KR20230166085A - 적층막 구조체 및 그 제조 방법 - Google Patents

적층막 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR20230166085A
KR20230166085A KR1020237032782A KR20237032782A KR20230166085A KR 20230166085 A KR20230166085 A KR 20230166085A KR 1020237032782 A KR1020237032782 A KR 1020237032782A KR 20237032782 A KR20237032782 A KR 20237032782A KR 20230166085 A KR20230166085 A KR 20230166085A
Authority
KR
South Korea
Prior art keywords
less
film
nitride
film structure
sic substrate
Prior art date
Application number
KR1020237032782A
Other languages
English (en)
Inventor
요시히로 우에오카
유타 스에모토
마사미 메스다
Original Assignee
도소 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도소 가부시키가이샤 filed Critical 도소 가부시키가이샤
Publication of KR20230166085A publication Critical patent/KR20230166085A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/06—Epitaxial-layer growth by reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

높은 결정성 및 평탄성을 갖는 적층막 구조체 그리고 그 제조 방법의 적어도 어느 것의 제공을 목적으로 하고, 나아가서는, SiC 기판과, 그 기판 상에 스퍼터링법에 의해 성막된 질화물계 막을 갖는 적층막 구조체로서, 파워 디바이스에 적용할 수 있는 것, 및, 그 제조 방법의 적어도 어느 것을 제공한다. SiC 기판과, 상기 SiC 기판 상에, 적어도 Ga 를 포함하는 질화물계 재료를 포함하는 막을 갖는 적층막 구조체로서, SiC 기판을 구성하는 SiC 단결정의 (0001) 면의 Silicon 면에 대해 오프 각도가 0.03°이상 8°이하이며, 질화물계 재료를 포함하는 막에 포함되는 C 가 2 × 1019 개/㎤ 이하이며, 또한, Cl 이 2 × 1018 개/㎤ 이하인, 적층막 구조체.

Description

적층막 구조체 및 그 제조 방법
본 발명은 적층막 구조체 및 그 제조 방법에 관한 것이다.
질화물계 재료는 우수한 반도체 특성을 나타낸다. 예를 들어 질화갈륨 (GaN) 은, 청색 발광 다이오드 (LED) 나 청색 레이저 다이오드 (LD) 의 재료로서 실용화되어 있다. 또, 질화갈륨은 높은 내압 성능을 갖는 점에서, 파워 디바이스 등의 용도에 바람직하다. 그 때문에 질화물계 재료의 막 (이하,「질화물계 막」이라고도 한다.) 을 기판 상에 형성한 적층막 구조체는 전자 디바이스의 분야에 있어서 유용하다.
특허문헌 1 ∼ 4 에, 유기 금속 화학 기상 성장 (MOCVD) 법을 비롯한, 질화물계 막의 제조에 관한 기술이 개시되어 있다.
특허문헌 1 은, MOCVD 법에 의한 질화물계 막의 제조 방법이 개시되어 있고, 반응 가스와 동시에 압압 (押壓) 확산 가스를 분사함으로써, 반도체 결정막 (질화물계 막) 을 성장시키는 방법이 개시되어 있다. 특허문헌 1 의 실시예에서는, 암모니아, 수소 가스 및 TMG (트리메틸갈륨) 가스를 사용하여 사파이어 기판 상에 질화갈륨막을 성장시키는 것이 구체적으로 기재되어 있다.
특허문헌 2 에는, 하이드라이드 기상 성장 (HVPE) 법을 사용하여, 질화갈륨막을 GaAs (111) 단결정 기판 상에 성장시키는 것이 개시되어 있다.
특허문헌 3 에는, 질화갈륨과 금속 갈륨이 성형물 중에서 다른 상으로서 존재하고 있고, 또한, 그 성형물 전체에 있어서의 Ga/(Ga＋N) 의 몰비가 55 ％ 이상 80 ％ 이하인 금속 갈륨 침투 질화갈륨 성형물을 스퍼터링 타깃으로서 사용하고, 사파이어 기판 상에 스퍼터를 실시하는 질화갈륨막의 성막 방법이 개시되어 있다.
특허문헌 4 에는, 탄화규소 (SiC) 기판의 에피택셜 성장면이, SiC 단결정의 C 면 (0001) 의 Silicon 면에 대한 오프 각도 0.03°에서 0.3°의 범위로 설정한 면인 것을 특징으로 하는, 질화갈륨 화합물 반도체층 성장용 SiC 기판이 개시되어 있다. 특허문헌 4 의 실시예에서는, SiC 기판 상에, MOCVD 법으로 질화물계 막을 성장시키는 취지가 기재되어 있다.
일본 공개특허공보 평4-164895호 일본 공개특허공보 2000-12900호 일본 공개특허공보 2014-159368호 일본 공개특허공보 2020-75839호
특허문헌 1 및 4 의 MOCVD 법, 그리고, 특허문헌 2 의 HVPE 법은 모두 화학적 성막 방식이다. 또, MOCVD 법 또는 HVPE 법에 있어서는, 각각, 유기 금속 재료 또는 염화물 재료를 필수로 하는 반응이다. 그 때문에, 어느 방법도 탄소나 염소 등의 불순물이 성막되는 질화물계 막에 도입되기 쉽다. 그 결과, 얻어지는 질화물계 막은 불순물 농도가 높아, 이것을 사용하여 구축한 디바이스는 특성 열화가 현저하였다. 이에 대해, 특허문헌 3 에 개시된 스퍼터링법은, 물리적 성막 방식이며, 스퍼터링 타깃으로부터 물리적 충격에 의해 원료 입자를 기판에 부착시킨다. 그 때문에, 유기 금속 재료나 염화물 재료를 필요로 하지 않고, 탄소 및 염화물 불순물 농도를 낮출 수 있다. 이에 더해, 유기 금속 재료나 염화물 재료의 무해화 설비도 불필요하여, 저환경 부하에 의한 질화물계 막의 성장을 가능하게 한다.
그러나, 파워 디바이스 등의 용도에 적용하는 경우, SiC 기판 상에 스퍼터링법으로 성막된 종래의 질화물계 막은, 그 결정성이 충분하지 않다.
이에 더해, 스퍼터링법으로 성막된 질화물계 막의 결정성에 관해서, SiC 기판의 오프 각도의 영향은 알려져 있지 않다.
본 발명은, 이와 같은 지견에 기초하여 완성된 것이고, 높은 결정성 및 평탄성을 갖는 적층막 구조체 그리고 그 제조 방법의 적어도 어느 것의 제공을 목적으로 하고, 나아가서는, SiC 기판과, 그 기판 상에 스퍼터링법에 의해 성막된 질화물계 막을 갖는 적층막 구조체로서, 파워 디바이스에 적용할 수 있는 것, 및, 그 제조 방법의 적어도 어느 것의 제공을 목적으로 한다.
본 발명자들은, MOCVD 법으로 얻어지는 질화물계 막과, 스퍼터링법으로 얻어지는 질화물계 막에서는 SiC 기판의 오프 각도의 영향이 크게 상이한 것을 지견하여, SiC 기판의 오프 각도를 제어함으로써, 스퍼터링법에 의해, SiC 기판 상에 고결정성의 질화물계 막을 얻을 수 있는 것을 알아냈다.
즉, 본 발명은 특허 청구의 범위에 기재된 바와 같고, 또, 하기 (1) ∼ (14) 의 양태를 포함한다. 또한, 본 명세서에 있어서「∼」라는 표현은, 그 양단의 수치를 포함한다. 즉,「X ∼ Y」는「X 이상 Y 이하」와 동일한 의미이다. 또「X 및/또는 Y」는「X 및 Y 의 적어도 일방 (X 및 Y 의 일방 또는 양방, 즉「X, Y, 또는, X 및 Y」)」과 동일한 의미이다.
(1) SiC 기판과, 상기 SiC 기판 상에, 적어도 Ga 를 포함하는 질화물계 재료를 포함하는 막을 갖는 적층막 구조체로서, SiC 기판을 구성하는 SiC 단결정의 (0001) 면의 Silicon 면에 대해 오프 각도가 0.03°이상 8°이하이며, 질화물계 재료를 포함하는 막에 포함되는 C 가 2 × 1019 개/㎤ 이하이며, 또한, Cl 이 2 × 1018 개/㎤ 이하인, 적층막 구조체.
(2) 표면의 (0002) 면의 로킹 커브 반치폭이 5.30°이하인, 상기 (1) 에 기재된 적층막 구조체.
(3) 상기 질화물계 재료가 질화갈륨인, 상기 (1) 에 기재된 적층막 구조체.
(4) 상기 적층막 구조체의 표면의 산술 평균 조도 (Ra) 가 10.0 ㎚ 이하인, 상기 (1) ∼ (3) 중 어느 하나에 기재된 적층막 구조체.
(5) 상기 질화물계 재료를 포함하는 막의 막두께가 20 ㎚ 이상인, 상기 (1) ∼ (4) 중 어느 하나에 기재된 방법.
(6) 상기 적층막 구조체는, 그 표면이 육방정 질화갈륨층으로 구성되고, 상기 질화갈륨층의 표면이 갈륨 (Ga) 극성인, 상기 (1) ∼ (5) 중 어느 하나에 기재된 적층막 구조체.
(7) 상기 SiC 기판 상에 비정질이 존재하고, 상기 비정질층의 두께가 0 ㎚ 이상 1.0 ㎚ 미만인, 상기 (1) ∼ (6) 중 어느 하나에 기재된 적층막 구조체.
(8) 상기 비정질층의 두께가 0 ㎚ 초과 1.0 ㎚ 미만인, 상기 (7) 에 기재된 적층막 구조체.
(9) 상기 질화물계 재료를 포함하는 막이, 질화갈륨계 스퍼터막인, 상기 (1) ∼ (8) 중 어느 하나에 기재된 적층체막 구조체.
(10) 상기 (1) ∼ (9) 중 어느 하나에 기재된 적층막 구조체를 구비한 반도체 소자.
(11) 상기 (10) 의 반도체 소자를 포함하는 전자 기기.
(12) 상기 (1) ∼ (9) 중 어느 하나에 기재된 적층막 구조체의 제조 방법으로서, SiC 기판을 준비하는 공정과, 상기 SiC 기판을 세정액에 침지하는 공정과, 침지 후의 상기 SiC 기판 상에, 스퍼터링법에 의해 질화물계 재료를 포함하는 막을 성막하는 공정을 포함하고, 상기 질화물계 재료를 포함하는 막을 성막할 때, 식 : Es = [투입 전력 (단위 : W/㎠)]/[도입 가스 압력 (단위 : Pa)]2 로 나타내는 스퍼터 에너지 (Es) 를 0.1 W/㎠Pa2 이상 150 W/㎠Pa2 이하로 하는, 적층막 구조체의 제조 방법.
(13) 상기 스퍼터링법을, 도달 진공도를 5.0 × 10-4 Pa 미만으로 한 후에 실시하는 상기 (12) 에 기재된 제조 방법.
(14) 상기 질화물계 재료를 포함하는 막을 성막할 때, 성막 직전의 성막 장치 내의 도달 진공도를 1 × 10-4 Pa 이하로 하는, 상기 (12) 또는 (13) 에 기재된 제조 방법.
(15) 상기 스퍼터링법을, 탄소 함유량이 1 질량％ 이하이며, 또한, 염소 함유량이 100 ppm 이하인 타깃을 사용하여 실시하는, 상기 (12) ∼ (14) 중 어느 하나에 기재된 제조 방법.
본 발명에 의하면, 높은 결정성 및 평탄성을 갖는 적층막 구조체 및 그 제조 방법의 적어도 어느 것이 제공된다. 나아가서는, SiC 기판과, 그 기판 상에 스퍼터링법에 의해 성막된 질화물계 막을 갖는 적층막 구조체로서, 파워 디바이스에 적용할 수 있는 것, 및, 그 제조 방법의 적어도 어느 것의 제공을 목적으로 한다.
도 1 은, 적층막 구조체의 단면의 일례를 나타내는 모식도.
도 2 는, 적층막 구조체의 단면의 다른 일례를 나타내는 모식도.
도 3 은, 반도체 소자의 일례를 나타내는 모식도.
도 4 는, 반도체 소자의 다른 일례를 나타내는 모식도.
본 발명의 구체적인 실시형태 (이하,「본 실시형태」라고도 한다.) 에 대해 설명한다. 또한, 본 발명은 이하의 실시형태로 한정되는 것은 아니고, 본 발명의 요지를 변경하지 않는 범위에 있어서 여러 변경이 가능하다.
[적층막 구조체]
본 실시형태는, SiC 기판과, 상기 SiC 기판 상에, 적어도 Ga 를 포함하는 질화물계 재료를 포함하는 막을 갖는 적층막 구조체로서, SiC 기판을 구성하는 SiC 단결정의 (0001) 면의 Silicon 면에 대해 오프 각도가 0.03°이상 8°이하이며, 질화물계 재료를 포함하는 막에 포함되는 C 가 2 × 1019 개/㎤ 이하이며, 또한, Cl 이 2 × 1018 개/㎤ 이하인, 적층막 구조체이다. 탄화규소 (SiC) 는, 질화물계 막과 격자 정수 (定數) 가 가깝기 때문에, 질화물계 막이 에피택셜 성장하기 쉽다. 또한, SiC 는 열전도율도 높아 방열성이 우수하기 때문에, 탄화규소를 질화물계 막의 지지 기판으로 가짐으로써, 본 실시형태의 적층막 구조체는 파워 디바이스 등의 열량의 발생이 큰 용도에 적합한 특성을 나타내는 것을 기대할 수 있다.
본 실시형태의 적층막 구조체는, 이른바 지지 기판으로서, SiC 기판을 구비한다. 본 실시형태의 적층막 구조체를 구성하는 SiC 기판은, 탄화규소 (SiC) 의 기판이며, 특히 탄화규소의 단결정으로 구성되는 기판 (SiC 단결정 기판) 이다.
그 SiC 기판은, 이것을 구성하는 SiC 단결정의 (0001) 면의 Silicon 면에 대해 오프 각도 (이하, 간단히「오프 각도」라고도 한다.) 가 0.03 도 이상 8 도 이하 (0.03°이상 8°이하) 이다. 오프 각도가 지나치게 작으면, SiC 단결정의 원자 스텝의 테라스 길이 (테라스 폭) 가 길어진다. 그 때문에, SiC 기판의 고결정성과 동등한 고결정성의 질화물계 재료를 포함하는 막이 성장하기 어려워진다고 생각된다. 한편, 오프 각도가 지나치게 크면, 원자 스텝의 테라스 길이가 짧아진다. 그 때문에, 고결정성의 질화물계 재료를 포함하는 막은 얻어지기 쉬워지지만, SiC 단결정의 잉곳으로부터 얻어지는 SiC 기판의 수율이 나빠진다. 그 결과, SiC 기판의 제조 비용이 높아지는 등의, 비용면에서 과제가 있다고 생각된다.
본 실시형태에서는, 오프 각도가 0.03°이상 8°이하이며, 0.05°이상 6°이하, 0.06°이상 5°이하, 0.08°이상 4°이하, 0.1°이상 4°이하, 또는, 0.1°이상 2°이하인 것이 바람직하다. 다른 실시형태로서, 오프 각도는 0.03°이상, 0.08°이상 또는 1°이상이며, 또한, 8°이하 또는 5°이하이면 된다.
SiC 단결정의 (0001) 면 (즉, SiC 결정의 C 축에 대응하는 등가인 면) 은, Silicon 면 (이른바 (0001) 면) 과, 그 반대측에 존재하는 Carbon 면 (이른바 (000-1) 면) 이 존재하고 있다. Silicon 면은 질화갈륨계 화합물 반도체로서 기능하는 함갈륨 질화물막의 성장에 사용되는 면, 즉 본 실시형태의 적층막 구조체에 있어서 질화물계 재료를 포함하는 막이 성장하는 면이다.
오프 각도는, 기준이 되는 결정면의 방향에 대한 각도이다. 오프 각도의 방향은 한정되지 않는다. 오프 각도는, 예를 들어, (0001) 면 방향으로부터, (1-100) 방향 또는 (11-20) 방향에 대해 경사를 부여한 각도이며, 바람직하게는 (0001) 면 방향으로부터 (11-20) 방향에 대해 경사를 부여한 각도이다. 본 실시형태의 적층막 구조체를 구성하는 SiC 기판으로서, (0001) 면 방향으로부터 (1-100) 방향에 대해 경사를 부여한 각도가 상기 서술한 오프 각도의 값인 SiC 기판, 및, (0001) 면 방향으로부터 (11-20) 방향에 대해 경사를 부여한 각도가 상기 서술한 오프 각도의 값인 기판의 적어도 어느 것을 사용할 수 있고 (0001) 면 방향으로부터 (11-20) 방향에 대해 경사를 부여한 각도가 상기 서술한 오프 각도의 값인 SiC 기판인 것이 바람직하다. 보다 구체적으로는, 본 실시형태의 적층막 구조체를 구성하는 SiC 기판은, (0001) 면 방향으로부터 (11-20) 방향으로 대한 오프 각도가 0.03°이상 8°이하, 나아가서는 0.05°이상 8°이하, 또 나아가서는 3°이상 6°이하인 SiC 기판인 것을 들 수 있다.
오프 각도는, 예를 들어 X 선 회절법을 사용하여, 2θ/ω 와 ω 스캔으로부터 구할 수 있다. 오프 각도의 측정에 있어서의 X 선 회절 측정은, 일반적인 X 선 회절 장치 (예를 들어, D8 DISCOVER, Bruker AXS 제조) 를 사용하고, 이하의 조건으로 측정할 수 있다.
가속 전류·전압 : 50 ㎃·50 ㎸
선원 : CuKα 선 (λ = 1.5405 Å)
측정 모드 : 연속 스캔
스캔 조건 : 2°/분
측정 범위 : 2θ = 10°에서 90°
발산 세로 제한 슬릿 : 10 ㎜
발산/입사 슬릿 : 1°
수광 슬릿 : open
수광 솔러 슬릿 : 5°
검출기 : 반도체 검출기 (D/teX Ultra)
필터 : Ni 필터
XRD 패턴은 일반적인 분말 X 선 회절 장치 (예를 들어, UltimaIV, 리가쿠사 제조) 를 사용하여 측정할 수 있다. 또, 결정성의 XRD 피크는, 일반적인 해석 소프트 (예를 들어, SmartLab StudioII, 리가쿠사 제조) 를 사용한 XRD 패턴의 해석에 있어서 피크 톱의 2θ 가 특정되어 검출되는 피크이다. XRD 패턴의 해석 조건으로서 이하의 조건을 들 수 있다.
피팅 조건 : 자동, 백그라운드를 정밀화
분산형 의 (擬) Voigt 함수 (피크 형상)
백그라운드 제거 방법 : 피팅 방식
Kα2 제거 방법 : Kα1/Kα2 비 = 0.497
평활화 방법 : B-Spline 곡선
평활화 조건 : 2 차 미분법, σ 컷값 = 3,
χ 임계값 = 1.5
본 실시형태의 적층막 구조체를 구성하는 SiC 기판은, 상기 서술한 오프 각도를 갖는 SiC 기판이면 되고, 그 제법은 한정되지 않는다. SiC 기판으로서, 승화법이나 융액법에 의해 제조된 SiC 기판, 또는, 이들 방법으로 제조된 SiC 단결정 기판 상에 SiC 단결정층을 에피택셜 성장시킨 SiC 에피 기판 (SiC 에피택셜 기판) 이어도 된다.
본 실시형태의 적층막 구조체를 구성하는 SiC 기판은 반절연성, n 형 및 p 형의 군에서 선택되는 하나 이상이면 되고, 반절연성 및 n 형의 적어도 어느 것, 나아가서는 n 형인 것이 바람직하다.
SiC 기판은 그 표면 및/또는 내부에 도너나 억셉터 등의 도펀트 원소를 포함하고 있어도 된다. 그러나, SiC 기판은 도펀트 원소를 포함하지 않아도 된다. SiC 기판에 포함되는 도펀트 원소로서, 예를 들어, 붕소, 질소, 알루미늄 및 인의 군에서 선택되는 하나 이상을 들 수 있다.
일반적으로, SiC 기판은, 막 입수한 상태에서는, 그 표면을 자연 산화막이나 자연 질화막이 덮고 있다. 이 자연 산화막 등은 비정질이며, 그 두께가 1 ∼ 3 ㎚ 정도이다. 자연 산화막 (비정질층) 이 잔존하는 SiC 기판을 그대로 사용하면 질화물계 재료의 막의 결정성이 저하될 우려가 있다. 이에 대하여, 자연 산화막을 보다 완전하게 가까운 상태로 제거한 SiC 기판을 사용하면 함갈륨 질화물막의 결정성을 보다 더 높이는 것이 가능해진다. 그 때문에, 본 실시형태의 적층막 구조체를 구성하는 SiC 기판은, 자연 산화막을 갖지 않는 SiC 기판인 것 (즉, 비정질상을 갖지 않는 것, 또는, 비정질층의 두께가 0 ㎚ 인 것) 이 바람직하다. 그러나, 본 실시형태의 적층막 구조체는, 그 효과가 저해되지 않을 정도의 자연 산화막 (비정질상) 을 갖는 SiC 기판을 구비하고 있어도 되고, 그 SiC 기판은, 두께가 1 ㎚ 미만 또는 0.5 ㎚ 미만의 비정질상을 가져도 된다.
본 실시형태의 적층막 구조체는, 적어도 Ga 를 포함하는 질화물계 재료를 포함하는 막 (이하,「함갈륨 질화물막」이라고도 한다.) 을 갖는다. 함갈륨 질화물막은, 적어도 Ga 를 포함하는 질화물계 재료 (이하,「함갈륨 질화물 재료」라고도 한다.) 를 포함하고, 나아가서는 함갈륨 질화물막은 함갈륨 질화물 재료로 되어 있어도 된다.
함갈륨 질화물막은, 스퍼터링에 의해 형성되는 막, 이른바 스퍼터막인 것이 바람직하다.
함갈륨 질화물막은 질화갈륨막, 질화알루미늄갈륨막, 질화인듐갈륨막, 및, 질화알루미늄인듐갈륨막의 군에서 선택되는 하나 이상인 것이 바람직하다. 또한, 청색 발광 다이오드 (LED) 나 청색 레이저 다이오드 (LD) 와 같은 발광 소자나, 파워 디바이스와 같은 반도체 소자의 재료로서 유용하기 때문에, 함갈륨 질화물막은 질화갈륨막인 것이 보다 바람직하다. 함갈륨 질화물막이 질화갈륨 (GaN) 임으로써, 본 실시형태의 적층막 구조체 자체를 발광 소자나 반도체 소자와 같은 전자 디바이스에 적용할 수 있다. 또한, 본 실시형태의 적층막 구조체를 하지 기판으로 하고, 그 위에 추가로 질화갈륨을 형성할 수도 있다. 본 실시형태의 적층막 구조체 상에 형성되는 질화갈륨은 에피택셜 성장할 수 있기 때문에, 그 질화갈륨을 포함하는 본 실시형태의 적층막 구조체는, 양호한 특성을 갖는 디바이스로 하는 것이 가능하다.
본 실시형태에 있어서, 함갈륨 질화물 재료는, 갈륨 (Ga) 을 포함하는 질화물계 재료이면, 그 종류는 한정되지 않는다. 예를 들어, 함갈륨 질화물 재료는, III-V 족 반도체로서 기능하는 재료로서, III 족 원소로서 적어도 갈륨 (Ga) 을 포함하고, 또한, V 족 원소로서 질소 (N) 를 포함하는 재료이면 된다.
구체적인 함갈륨 질화물 재료로서, 예를 들어, 질화갈륨, 질화알루미늄갈륨, 및, 질화인듐갈륨의 군에서 선택되는 하나 이상을 들 수 있고, 질화갈륨 (GaN) 이 바람직하다.
함갈륨 질화물 재료는, 그 조성이 화학량론 조성인 것으로 한정되지 않는다. 예를 들어, 질화갈륨의 화학량론 조성은, 갈륨 (Ga) 과 질소 (N) 의 비 (원자비) 가 1 : 1 이다. 함갈륨 질화물막에 포함되는 함갈륨 질화물 재료가 질화갈륨인 경우, 질화갈륨의 결정 구조를 유지하고 있는 한, 화학량론 조성으로부터의 벗어남은 허용되고, 그 질화갈륨은, 화학량론 조성을 갖지 않는 질화갈륨이어도 된다. 예를 들어, 본 실시형태에 있어서, 함갈륨 질화물 재료가 질화갈륨인 경우, 그 질화갈륨의 조성은, 원자비로 Ga : N 이 0.9 : 1.0 ∼ 1.1 : 1.0 인 것을 들 수 있다.
함갈륨 질화물 재료는, 도펀트 원소를 포함하고 있어도 된다. 도펀트 원소는, Ar, O, Si, Fe, Mg, 및, Mn 의 군에서 선택되는 하나 이상의 원소를 들 수 있다. 한편, 함갈륨 질화물 재료는 도펀트 원소를 포함하지 않아도 된다.
도펀트 원소를 포함하는 경우, 그 도펀트 원소의 함유량은, 1 × 1017 atoms/㎤ 이상 (1 × 1017 개/㎤ 이상) 이 바람직하고, 1 × 1018 atoms/㎤ 이상이 보다 바람직하고, 1 × 1019 atoms/㎤ 이상이 더욱 바람직하다. 본 실시형태에 있어서, 도펀트 원소는, 본 실시형태의 효과를 발휘하는 범위에서 함유하고 있으면 되고, 예를 들어, 도펀트 원소의 함유량이 1 × 1022 atoms/㎤ 이하 또는 1 × 1021 atoms/㎤ 이하를 들 수 있다. 또한, 본 실시형태에 있어서, 편의적으로, 탄소 (C) 및 염소 (Cl) 는 도펀트 원소로 간주하지 않는다.
본 실시형태의 적층막 구조체에 있어서, 함갈륨 질화물막에 포함되는 C 는 2 × 1019 개/㎤ 이하 (2 × 1019 atoms/㎤ 이하) 이며, 또한, Cl 은 2 × 1018 개/㎤ 이하 (2 × 1018 atoms/㎤ 이하) 이다.
본 실시형태의 적층막 구조체에 포함되는, 함갈륨 질화물막은 결정성이 높고, 또한, SiC 기판에 접하는 함갈륨 질화물막 중의 C (탄소) 및 Cl (염소) 의 함유량이 적다. 구체적으로는, C 의 함유량이 2.0 × 1019 atoms/㎤ 이하, Cl 의 함유량이 2.0 × 1018 atoms/㎤ 이하이다. C 및 Cl 의 함유량이 적음으로써, 함갈륨 질화물막의 결정성이 높아진다. 또, 함갈륨 질화물막의 불순물량 (즉 C 및 Cl 의 함유량) 이 적음으로써, 그 위에 추가로 막을 에피택셜 성장시킬 수 있다. 이로써, 양호한 특성을 갖는 반도체 소자 등의 디바이스의 제작이 가능하다.
C 의 함유량은, 바람직하게는 8.0 × 1018 atoms/㎤ 이하, 보다 바람직하게는 4.0 × 1018 atoms/㎤ 이하, 더욱 바람직하게는 2.0 × 1018 atoms/㎤ 이하, 더욱더 바람직하게는 1.0 × 1018 atoms/㎤ 이하, 특히 바람직하게는 8.0 × 1017 atoms/㎤ 이하이다. C 의 함유량은 적은 것이 바람직하지만, 0 atoms/㎤ 이상, 0 atoms/㎤ 초과 또는 5.0 × 1017 atoms/㎤ 이상인 것을 들 수 있다.
Cl 의 함유량은, 바람직하게는 8.0 × 1017 atoms/㎤ 이하, 보다 바람직하게는 4.0 × 1017 atoms/㎤ 이하, 더욱 바람직하게는 2.0 × 1017 atoms/㎤ 이하, 더욱더 바람직하게는 1.0 × 1017 atoms/㎤ 이하, 특히 바람직하게는 8.0 × 1016 atoms/㎤ 이하이다. Cl 의 함유량은 적은 것이 바람직하지만, 0 atoms/㎤ 이상, 0 atoms/㎤ 초과 또는 5.0 × 1016 atoms/㎤ 이상인 것을 들 수 있다.
함갈륨 질화물막에 있어서의 불순물량의 하한은 한정되지 않는다. C 및 Cl 의 함유량은, 각각, 1.0 × 1014 atoms/㎤ 이상, 나아가서는 1.0 × 1015 atoms/㎤ 이상, 또 나아가서는 1.0 × 1016 atoms/㎤ 이상이면 된다.
본 실시형태에 있어서, C 및 Cl 의 함유량은, 각각, 2 차 이온 질량 분석법 (SIMS) 으로 구할 수 있고, 예를 들어, 2 차 이온 질량 분석 장치 (PCOR-SIMS ; point by point correction-SIMS, EAG Laboratories 사) 를 사용한 2 차 이온 질량 분석에 의해 구할 수 있다.
본 실시형태의 적층막 구조체에 포함되는 함갈륨 질화물막은 결정성이 높은 것이 바람직하다. 여기서「결정성이 높다」란, 막 내에서의 결정 배향이 고도로 정렬된 상태를 말하고, 바람직하게는 함갈륨 질화물막이 후술하는 FWHM 을 만족하는 것을 말한다. 함갈륨 질화물막의 결정성이 높음으로써, 본 실시형태의 적층막 구조체가, LED 등의 발광 소자나 파워 디바이스용 소자를 SiC 기판 상에 제작할 때의 하지층으로서 바람직하게 사용할 수 있다. 또, 본 실시형태의 적층막 구조체를, 고결정성 질화갈륨막 성장용의 템플릿 기판으로서 바람직하게 사용할 수 있다.
본 실시형태를 구성하는 함갈륨 질화물막은, 막, 나아가서는 박막이라고 간주할 수 있는 한, 그 두께는 한정되지 않는다. 함갈륨 질화물막의 막두께는 20 ㎚ 이상이 바람직하고, 30 ㎚ 이상이 보다 바람직하고, 40 ㎚ 이상이 더욱 바람직하다. 막두께의 상한은 한정되지 않고, 1000 ㎚ 이하, 500 ㎚ 이하, 250 ㎚ 이하 또는 150 ㎚ 이하이면 된다.
막두께는, 투과형 전자 현미경을 사용하여 적층막 구조체의 단면을 관찰하여 구할 수 있다. 또, 동 조건으로 스퍼터한 막을 복수 준비하고, 접촉식 막두께 측정기나 광학식 막두께 측정기로 막두께를 구하고, 그것들로부터 구한 성막 레이트를 사용하여 산출해도 된다. 바람직한 막두께의 측정 방법으로서, 접촉식 막두께 측정기를 사용한 측정 방법을 들 수 있다.
본 실시형태의 적층막 구조체는, 오프 각도가 0.03 도 이상 8 도 이하 (0.03°이상 8°이하) 인 면을 갖는 SiC 기판과, 이 SiC 기판 상에 형성된, 함갈륨 질화물막을 적어도 1 층 구비한다.
본 실시형태에 있어서「적층막 구조체」는, 적어도 기판과, 그 기판 상에 적층된 1 이상의 막으로 구성되는 구조체이다.
본 실시형태의 적층막 구조체는, SiC 기판과, 상기 SiC 기판 상에, 함갈륨 질화물막을 갖는다. SiC 기판은, 그 위에 함갈륨 질화물막을 갖고 있으면 되고, 또한, SiC 기판 상에 함갈륨 질화물막이 적층되어 있으면 된다. 함갈륨 질화물막은, SiC 기판 상에 직접 적층되어 있어도 되고, SiC 기판 상에 다른 층을 개재하여 적층되어 있어도 된다.
본 실시형태의 적층막 구조체에 있어서, 함갈륨 질화물막이 SiC 기판 상에 다른 층을 개재하여 적층되어 있는 경우, 그 다른 층은, 비정질층인 것을 들 수 있고, 자연 산화막 및 자연 질화 질화막의 적어도 어느 것이어도 된다. 본 실시형태의 적층막 구조체에 있어서, SiC 기판 상에 비정질층이 존재해도 되고, SiC 기판과 함갈륨 질화물은, 비정질층을 개재하여 적층되어 있어도 된다. 즉, 본 실시형태의 적층막 구조체는, SiC 기판 상에 비정질층을 구비해도 되고, SiC 기판, 비정질층 및 함 Ga 재 막층이 적층되어 구성되는 적층막 구조체여도 되고, SiC 기판, 비정질층 및 함 Ga 재 막층이 차례로 적층된 구성을 갖는 적층막 구조체여도 된다.
그 비정질층의 두께가 1.0 ㎚ 미만이면 되고, 0 ㎚ 이상 1.0 ㎚ 미만, 나아가서는 0 ㎚ 이상 0.5 ㎚ 이하인 것이 바람직하다.
비정질층은, SiC 기판의 표면과 질소의 반응 생성물로 이루어지는 층인 것을 예시할 수 있고, 비정질 산화물층, 나아가서는 이산화규소 및 질화규소의 적어도 어느 것의 비정질을 포함하는 층인 것, 나아가서는 비정질 이산화규소 및 비정질 질화규소의 적어도 어느 것으로 이루어지는 층인 것을 들 수 있다.
본 실시형태의 적층막 구조체는, 표면의 산술 평균 조도 (Ra) 가 10.0 ㎚ 이하인 것이 바람직하고, 5.0 ㎚ 이하가 보다 바람직하고, 2.0 ㎚ 이하가 더욱 바람직하고, 1.0 ㎚ 이하가 특히 바람직하다. 이러한 산술 평균 표면 조도 (Ra) 를 가짐으로써, 표면에 디바이스를 구축하기 위한 기판으로서 바람직하게 되고, 또한, 디바이스를 구축하기 위해서 충분한 평활성을 나타내는 기판 표면이 된다. 산술 평균 표면 조도 (Ra) 는 이상적으로는 0 ㎚ 이다. 그러나, 현실적인 적층막 구조체는 표면 조도를 갖기 때문에, 본 실시형태의 적층막 구조체의 산술 평균 표면 조도 (Ra) 는 0 ㎚ 초과, 0.5 ㎚ 이상 또는 0.7 ㎚ 이상인 것을 예시할 수 있다.
마찬가지로, 본 실시형태의 적층막 구조체를 구성하는 함갈륨 질화물막도 상기 서술한 산술 평균 조도 (Ra) 인 것이 바람직하다.
표면 조도는, 주사형 프로브 현미경 (예를 들어, NanoScopeIIIa, Bruker AXS 사 제조) 을 사용하여 측정하면 된다.
본 실시형태의 적층막 구조체는, 그 표면의 (0002) 면의 로킹 커브 반치폭 (FWHM ; 이하, 간단히「FWHM」라고도 한다.) 이, 5.30°이하, 5.00 도 (°) 이하, 3.00 도 (°) 이하, 2.00°이하, 1.50 도 (°) 이하인 것이 바람직하다. FWHM 이 작을수록 결정성은 높아지지만, FWHM 은 0°이상, 0.1°또는 1.00°이상인 것을 예시할 수 있다. 본 실시형태의 적층막 구조체가 SiC 기판과, 함갈륨 질화물막으로 구성되는 적층막 구조체인 경우, 본 실시형태의 적층막 구조체의 표면은 (0002) 면의 로킹 커브 반치폭은, 그 함갈륨 질화물막의 (0002) 면의 로킹 커브 반치폭 (FWHM) 이어도 된다.
본 실시형태에 있어서의 FWHM 은 X 선 회절법으로 평가되는 값이며, 평가 조건으로서 이하의 조건을 들 수 있다.
­선원 : CuKα 선 (λ = 0.15418 ㎚)
­모노크로미터 : Ge (220)
­패스파인더 : Crystal3B
­측정 모드 : ω 스캔
­측정 간격 : 0.01°
(반가폭 0.1°이하인 경우에는 0.002°)
­계측 시간 : 0.5 초
­측정 범위 : ω = 0°∼ 35°
본 실시형태의 적층막 구조체는, 그 표면, 예를 들어, 함갈륨 질화물막의 표면이 육방정 질화갈륨층으로 구성되어 있는 것이 바람직하고, 이 질화갈륨층의 표면이 갈륨 (Ga) 극성인 것이 바람직하다. 표면이 갈륨 (Ga) 극성임으로써, 적층막 구조체 상에 추가로 질화갈륨 (GaN) 을 형성했을 때에, 디바이스 제작을 곤란하게 하는 육각형 파세트가 형성되기 어려워진다.
이하, 본 실시형태의 적층막 구조체로서, 비정질층을 구비하지 않는 적층막 구조체 (제 1 양태), 및, 비정질층을 구비하는 적층막 구조체 (제 2 양태), 각각에 대해 설명한다.
도 1 은 제 1 양태에 있어서의 적층막 구조체의 단면 모식도이다. 도 1 에 있어서, 적층막 구조체 (1) 는, SiC 기판 (2) 과, SiC 기판 (2) 상에 형성된 질화물계 재료의 막 (함갈륨 질화물막) (3) 을 구비한다. 제 1 양태에서는 비정질층은 존재하지 않는다. 즉, 비정질층의 두께가 0 ㎚ 이며, 다른 층을 개재하지 않고, 함갈륨 질화물막 (3) 이 SiC 기판 (2) 과 직접 접하고 있다.
함갈륨 질화물막 (3) 이 SiC 기판 (2) 과 직접 접하고 있는 것, 즉 SiC 기판 (2) 상에 함갈륨 질화물막이 직접 적층함으로써, 함갈륨 질화물막 (3) 의 결정성, 나아가서는 적층막 구조체의 표면의 결정성이 높아진다. 즉, 함갈륨 질화물막 (3) 이 고결정성의 SiC 기판 (2) 과 직접 접촉하고 있음으로써, SiC 기판 (2) 의 결정성과 동일한 결정성을 가지면서 함갈륨 질화물막 (3) 이 결정 성장한다. 제법 유래의 표현을 하면, 함갈륨 질화물막 (3) 이 양호하게 에피택셜 성장한다.
제 1 양태에서는, 함갈륨 질화물막 (3) 상에, 고결정성이 인계되는 한, 다른 층이 존재하고 있어도 된다. 즉, 제 1 양태의 적층막 구조체에 있어서의 함갈륨 질화물막 (3) 을 버퍼층으로 하고, 그 함갈륨 질화물막 상에 고결정성의 층이 적층된 구조 (SiC 기판/함갈륨 질화물막/고결정성의 층) 를 갖고 있어도 된다. 그 고결정성의 층은, 함갈륨 질화물막을 들 수 있고, 당해 층의 조성은 버퍼층인 함갈륨 질화물막과 동일해도 되고, 또, 상이해도 된다.
제 1 양태에서는, 비정질층을 갖지 않기 때문에, SiC 기판과 함갈륨 질화물막의 사이에, 예를 들어 단면 TEM 등의 관찰 이미지에서 비정질층의 콘트라스트가 명확하게 관측되지 않는다.
도 2 는, 제 2 양태에 있어서의 적층막 구조체의 단면 모식도이다. 이 적층막 구조체 (1) 는, SiC 기판 (2) 과, SiC 기판 (2) 상에 형성된 적어도 Ga 를 포함하는 질화물계 재료의 막 (함갈륨 질화물막) (3) 을 구비한다. 또 제 2 양태에서는 SiC 기판 (2) 과 함갈륨 질화물막 (3) 의 사이에 비정질층 (4) 이 존재하고 있다. 비정질층 (4) 의 두께는 0 ㎚ 초과 1.0 ㎚ 미만, 나아가서는 0.1 ㎚ 이상 0.5 ㎚ 이하이다. 비정질층 (4) 의 두께가 1.0 ㎚ 미만임으로써, 비정질층 (4) 이 존재한다고 해도, 함갈륨 질화물막 (3) 의 결정성이 높아진다. 이에 비하여, SiC 기판 (2) 상에 두께 1.0 ㎚ 이상의 비정질층이 존재하면, 함갈륨 질화물막 (3) 의 에피택셜 성장이 저해되어, 함갈륨 질화물막 (3) 의 결정성이 낮아진다. 또한, 비정질층 (4) 의 두께가 1.0 ㎚ 이상이면, 함갈륨 질화물막 (3) 의 결정 배향이 정렬되지 않아, 다결정상의 막으로 되어 버린다.
비정질층의 재질은 특별히 한정되지 않지만, 전형적으로는 비정질 산화물층, 나아가서는 이산화규소 및/또는 질화규소로 이루어지고, 보다 전형적으로는 이산화규소로 이루어진다.
제 2 양태에서는, 함갈륨 질화물막 (3) 의 고결정성이 유지되는 한, SiC 기판 (2) 과 함갈륨 질화물막 (3) 의 사이에 비정질층 (4) 이외의 다른 층이 존재해도 된다. 그러나, 비정질층 (4) 이외의 다른 층이 존재하지 않는 것이 바람직하다. 또, 함갈륨 질화물막 (3) 상에, 고결정성이 인계되는 한, 다른 층이 존재하고 있어도 된다.
제 1 양태 및 제 2 양태 모두, 함갈륨 질화물막을 구성하는 함갈륨 질화물 재료의 조합은, Ga 를 포함하는 한 한정되지 않고, 질화갈륨계 막이 보다 바람직하고, 질화갈륨막인 것이 특히 바람직하다. 함갈륨 질화물막을 구성하는 함갈륨 질화물 재료는 단일이어도 되고, 2 이상이어도 된다. 즉, 함갈륨 질화물막은 2 종 이상의 함갈륨 질화물 재료를 포함하고 있어도 된다. 또한, 함갈륨 질화물막은 복수층으로 되어 있어도 된다.
또한, SiC 기판의 Silicon 면 상에 질화물계 재료의 막을 구성함으로써, 질화물계 재료의 막을 구성하는 질화갈륨 (GaN) 의 표면을 갈륨 (Ga) 극성으로 하는 것이 용이해진다고 생각된다.
함갈륨 질화물막이, 질화갈륨계 스퍼터막인 것이 바람직하다.
본 실시형태의 바람직한 형태로서, SiC 기판 상에, 적어도 Ga 를 포함하는 질화물계 재료를 포함하는 막이 적층된 구성을 갖는 적층막 구조체로서,
상기 SiC 기판이 SiC 단결정으로 이루어지고, 또한, SiC (0001) 면에 대한 오프 각도가 0.03°이상 8°이하이며,
상기 막에 포함되는 질화물계 재료의 탄소 함유량이 2 × 1019 atoms/㎤ 이하, 및, 염소 함유량이 2 × 1018 atoms/㎤ 이하인, 적층막 구조체를 들 수 있다.
본 실시형태의 더욱 바람직한 형태로서, 단결정 SiC 기판 상에, 질화갈륨막이 적층된 구성을 갖는 적층막 구조체로서,
상기 단결정 SiC 기판을 구성하는 SiC 의 (0001) 면에 대한 오프 각도가 0.03°이상 8°이하이며,
상기 질화갈륨막의 탄소 함유량이 2 × 1019 atoms/㎤ 이하, 및, 염소 함유량이 2 × 1018 atoms/㎤ 이하인, 적층막 구조체를 들 수 있다.
본 실시형태의 바람직한 형태로서, SiC 기판, 및, 갈륨을 포함하는 질화물막을 구비하고,
상기 질화물막이 SiC 기판 상에 직접 또는 비정질층을 개재하여 적층되어 있고,
상기 SiC 기판이 SiC 단결정으로 이루어지고,
상기 SiC 기판의 SiC (0001) 면에 대한 오프 각도가 0.03°이상 8°이하이며,
상기 질화물막에 포함되는 탄소 함유량이 2 × 1019 atoms/㎤ 이하, 및, 염소 함유량이 2 × 1018 atoms/㎤ 이하이며, 또한,
상기 질화물막의 (0002) 면의 로킹 커브 반치폭이 5.00°이하인, 적층막 구조체를 들 수 있다.
[반도체 소자 및 전자 기기]
본 실시형태의 반도체 소자는, 본 실시형태의 적층막 구조체를 구비하고 있으면 된다.
본 실시형태의 전자 기기는, 본 실시형태의 반도체 소자를 포함하고 있으면 된다. 반도체 소자는, 청색 발광 다이오드 (LED) 나 청색 레이저 다이오드 (LD) 등의 발광 소자나 (도 3), 다이오드나 트랜지스터 등의 파워 디바이스 등이 예시된다 (도 4). 반도체 소자는, 본 실시형태의 적층막 구조체를 하지층으로 하고, 그 위에 형성한 질화갈륨 (GaN) 등의 질화물계 재료로 이루어지는 막 및/또는 후막을 구비해도 된다. 또 반도체 소자나 전자 기기는, 적층막 구조체 이외의 다른 기능 부품을 포함해도 된다. 적층막 구조체를 구성하는 질화물계 막의 고결정성에서 유래하여, 이 반도체 소자나 전자 기기는 양호한 특성을 나타낸다.
[적층막 구조체의 제조 방법]
본 실시형태의 적층막 구조체는, 상기 서술한 구성을 만족하는 한, 그 제조 방법이 한정되지 않지만, 이하의 제조 방법에 의해 바람직하게 제조할 수 있다.
즉, 본 실시형태의 적층막 구조체의 제조 방법은, SiC 기판을 준비하는 공정 (이하,「기판 준비 공정」이라고도 한다.) 과, 상기 SiC 기판을 세정액에 침지하는 공정 (이하,「웨트 에칭 공정」이라고도 한다.) 과, 침지 후의 SiC 기판 상에, 스퍼터링법에 의해 질화물계 재료를 포함하는 막을 성막하는 공정 (이하,「성막 공정」이라고도 한다.) 을 포함하고, 상기 질화물계 재료를 포함하는 막을 성막할 때, 식 : Es = [투입 전력 (단위 : W/㎠)]/[도입 가스 압력 (단위 : Pa)]2 로 나타내는 스퍼터 에너지 (Es) 를 0.1 W/㎠Pa2 이상 150 W/㎠Pa2 이하로 하는 제조 방법이다.
바람직하게는, 본 실시형태의 적층막 구조체의 제조 방법은, SiC 기판을 준비하는 공정과, 상기 SiC 기판을 세정액에 3 초 이상 침지하는 공정과, 침지 후의 SiC 기판 상에, 도달 진공도 5.0 × 10-4 Pa 미만으로 한 후에, 탄소 함유량이 1 질량％ 미만 또한 염소 함유량이 100 ppm 미만인 스퍼터링 타깃을 사용한 스퍼터링법에 의해 질화물계 재료를 포함하는 막을 성막하는 공정을 포함하고, 상기 질화물계 재료를 포함하는 막을 성막할 때, 식 : Es = [투입 전력 (단위 : W/㎠)]/[도입 가스 압력 (단위 : Pa)]2 로 나타내는 스퍼터 에너지 (Es) 를 0.1 W/㎠Pa2 이상 150 W/㎠Pa2 이하로 하는 제조 방법이다
각 공정의 상세한 것에 대하여 이하에 설명한다.
＜기판 준비 공정＞
기판 준비 공정에서는, SiC 기판을 준비한다. SiC 기판의 제법은 한정되지 않고, 승화법이나, 융액 성장법에 의해 제조된 것이어도 되고, 혹은 이들 방법으로 제조된 SiC 단결정 기판 상에, SiC 단결정층을 에피택셜 성장시킨 SiC 에피 기판이어도 된다. 또 SiC 기판은, 그 표면 및/또는 내부에 도너나 억셉터 등의 도펀트 원소를 포함하고 있어도 되고, 혹은 포함하지 않아도 된다.
＜웨트 에칭 공정＞
웨트 에칭 공정에서는, 준비한 SiC 기판을 세정액에 침지한다. 웨트 에칭 공정에 제공하는 SiC 기판은, 상기 서술한 오프각을 갖는 SiC 기판, 나아가서는 상기 서술한 오프각을 갖는 SiC 단결정으로 이루어지는 SiC 기판인 것이 바람직하다.
SiC 기판의 형상은 임의이며, 원하는 적층막 구조체와 동일한 형상이면 된다. SiC 기판의 형상으로서, 예를 들어, 원판상, 나아가서는 직경 10 ㎜ 이상 150 ㎜ 이하의 원판상, 또 나아가서는 직경 25 ㎜ 이상 120 ㎜ 이하의 원판상인 것을 들 수 있다.
SiC 기판의 두께는, 함갈륨 질화물막의 두께에 대해 충분히 두꺼우면 되고, 예를 들어, 200 ㎛ 이상 또는 300 ㎛ 이상인 것, 또, 1000 ㎛ 이하 또는 600 ㎛ 이하인 것을 들 수 있다.
SiC 기판의 저항률은 임의이지만, 예를 들어, 1.0 × 10-3 Ω·㎝ 이상 또는 1.0 × 10-2 Ω·㎝ 이상이며, 또, 1.0 × 108 Ω·㎝ 이하, 1.0 × 107 Ω·㎝ 이하 또는 1.0 × 10-1 Ω·㎝ 이하인 것을 들 수 있다.
웨트 에칭 공정에서는, SiC 기판 표면의 오염 물질이나 산화막의 제거 처리 (세정 처리) 를 실시한다.
세정액은, 불화수소산 수용액, 황산, 염산, 과산화수소, 수산화암모늄, 트리클로로에틸렌, 아세톤, 메탄올, 및, 이소프로판올의 군에서 선택되는 하나 이상을 들 수 있고, 불화수소산 수용액이 바람직하다. 침지는, 초음파 세척기를 병용하고, 초음파 처리를 하여 SiC 기판을 그 세정액에 침지해도 된다.
세정액으로서 불화수소산 수용액을 사용하는 경우, 그 불화수소산 수용액의 불화수소산 농도는 1 ∼ 10 질량％ (1 질량％ 이상 10 질량％ 이하), 나아가서는 5 ∼ 10 질량％ (5 질량％ 이상 10 질량％ 이하) 가 바람직하다. 불화수소산 농도를 5 질량％ 이상으로 함으로써, 수소를 표면에 효율적으로 수식하는 것이 가능해진다. 또 10 질량％ 이하임으로써, 웨트 에칭 처리 후의 SiC 기판의 표면 조도가 증대되기 어려워진다.
SiC 기판의 침지 시간은 3 초 이상 100 초 이하, 나아가서는 5 초 이상 100 초 이하 (5 ∼ 100 초) 가 바람직하다. 침지 시간을 5 초 이상으로 함으로써, 산화막의 제거가 충분해지고, 제조 후의 적층막 구조체에 있어서 비정질층의 두께를 작게 하는 것이 가능해진다. 또 침지 시간을 100 초 이하로 함으로써, 에칭할 때의 표면 조도를 억제하는 것이 가능해진다.
침지 시간은 20 초 이상 100 초 이하여도 되고, 20 초 이상 50 초 이하여도 된다. 이로써 비정질층의 두께 0 ㎚ (비정질이 존재하지 않는다) 의 제 1 양태의 적층막 구조체를 제작하기 쉬워진다. 침지 시간은 5 초 이상 20 초 미만이어도 된다. 이로써 비정질층의 두께 0 ㎚ 초과 1.0 ㎚ 미만의 제 2 양태의 적층막 구조체를 제작할 수 있다.
세정액에 침지한 후에, 기판 표면의 잔류 액적을 제거한다. 잔류 액적의 제거는, 질소 가스를 사용한 표면 블로우 등의 수법으로 실시할 수 있다.
웨트 에칭 처리 후의 SiC 기판은, 산화막이 충분히 제거되어 있고, 또한, 그 표면은 평탄한 것이 바람직하다. 웨트 에칭 처리 후의 SiC 기판은, 그 산술 평균 조도 (Ra) 가 0.5 ㎚ 이하, 바람직하게는 0.3 ㎚ 이하이다. SiC 기판의 산술 평균 조도는 작은 것이 바람직하지만 0 ㎚ 이상 또는 0.1 ㎚ 이상을 예시할 수 있다.
잔류 액적 제거 후에는 분위기중의 불순물에 의해 기판 표면이 오염되기 쉽기 때문에, 24 시간 이상 시간을 두지 않고, 질화물계 재료의 막 성막 공정으로 진행하는 것, 즉 웨트 에칭 공정으로부터 성막 공정의 이행 시간은 24 시간 미만, 나아가서는 12 시간 이하 또는 5 시간 이하인 것이 바람직하다. 그 이행 시간은 짧은 것이 바람직하지만, 15 분 이상 또는 30 분 이상인 것을 예시할 수 있다.
현실적인 SiC 기판은 자연 산화막을 갖지만, SiC 기판이 자연 산화막을 갖지 않는 SiC 기판을 제공하는 경우, 본 실시예의 제조 방법은 웨트 에칭 공정을 포함하지 않아도 된다.
＜성막 공정＞
성막 공정에서는, 웨트 에칭 처리 후의 SiC 기판 상에, 스퍼터링법에 의해 질화물계 재료의 막, 즉, 적어도 Ga 를 포함하는 질화물계 재료의 막 (함갈륨 질화물막) 을 성막한다. 이로써, 함갈륨 질화물의 스퍼터막이 성막되어, 본 실시형태의 적층막 구조체가 얻어진다.
스퍼터링법은 공지된 수법이면 되고, 예를 들어, DC 스퍼터링법, RF 스퍼터링법, AC 스퍼터링법, DC 마그네트론 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 스퍼터법, 및 이온 빔 스퍼터링법의 군에서 선택되는 하나 이상을 들 수 있다. 대면적에 균일하고도 고속 성막이 가능하기 때문에, 스퍼터링법은 마그네트론 스퍼터링법인 것, 나아가서는 DC 마그네트론 스퍼터링법 및 RF 마그네트론 스퍼터링법의 적어도 어느 것인 것이 바람직하다.
스퍼터링 타깃 (이하, 간단히「타깃」이라고도 한다.) 으로서, 질화물계 막의 성막에 사용되는 공지된 타깃을 사용할 수 있다. 이와 같은 타깃으로서, 금속 타깃 및 질화물계 타깃의 적어도 어느 것을 들 수 있다.
막 전체의 결정성을 높이는 관점에서, 타깃의 C 함유량 및 Cl 함유량은 낮을수록 바람직하다. 그 스퍼터링법을, 예를 들어 글로우 방전 질량 분석법 (GDMS) 에 의한 분석에 있어서, 탄소 함유량이 1 질량％ 이하, 나아가서는 1000 질량 ppm 이하, 또 나아가서는 100 질량 ppm 이하이며, 또한, 염소 함유량이 100 ppm 이하, 나아가서는 10 ppm 이하인 타깃을 사용하여 실시하는 것이 바람직하다.
또 추가로 C 함유량 및 Cl 함유량은, 각각, 100 ppm (중량비) 이하, 50 ppm 이하 또는 10 ppm 이하가 바람직하다. C 함유량 및 Cl 함유량은 적은 것이 바람직하지만, 원하는 함갈륨 질화물막이 얻어지는 타깃이면, 이들의 하한은 한정되지 않는다. 예를 들어, 타깃의 탄소 함유량은 0 ppm 이상, 0 ppm 초과 또는 10 ppm 이상인 것, 또, 타깃의 염소 함유량은 0 ppm 이상, 0 ppm 초과 또는 0.5 ppm 이상인 것을 들 수 있다.
타깃 면적이 클수록, 대면적 기판에 대한 성막이 가능해짐과 함께, 막두께나 막질의 균일성이 향상된다. 따라서, 타깃 면적은 18 ㎠ 이상이 바람직하고, 100 ㎠ 이상이 보다 바람직하다. 또한 타깃 면적이란, 타깃의 주면의 일방의 면적을 말한다.
스퍼터링법은, 도달 진공도를 5.0 × 10-4 Pa 미만, 나아가서는 1.0 × 10-5 Pa 이하로 한 후에 실시하는 것이 바람직하다.
질화물계 막의 성막시에, 성막 직전의 성막 장치 내의 도달 진공도는 1 × 10-4 Pa 이하, 7 × 10-5 Pa 이하, 2 × 10-5 Pa 이하, 9 × 10-6 Pa 이하, 또는, 5 × 10-6 Pa 이하인 것이 바람직하다. 성막 전의 장치 내의 진공도가 높음으로써, 성막시에 잔류 기체 불순물이 되어, 퇴적막 (질화물계 막) 중으로의 혼입이 억제되기 쉬워진다. 그 결과, 퇴적막의 결정성이 보다 더 향상된다. 도달 진공도는 높을수록 바람직하지만, 예를 들어, 1 × 10-6 Pa 이상 또는 2 × 10-6 Pa 이상인 것을 들 수 있다.
잔류 기체를 제거하는 목적으로, 성막 전의 장치에 베이킹 처리를 실시해도 된다.
또 스퍼터링 성막은, 기판을 가열한 상태에서 실시하는 것이 바람직하다. 이로써, 기판 상에 퇴적된 입자의 마이그레이션을 촉진하고, 안정적인 결정 상태의 퇴적막을 형성할 수 있다. 기판 가열 온도 (「성막 온도」또는「기판 온도」라고도 한다.) 는 100 ℃ ∼ 800 ℃ 가 바람직하고, 200 ℃ ∼ 600 ℃ 가 보다 바람직하다. 또한, 스퍼터링은 기판 온도를 400 ℃ 이상 850 ℃ 이하로 하여 실시하는 것이 바람직하다.
스퍼터링시의 도입 가스로서, 질화물계 막의 성막에 사용되는 공지된 가스를 사용할 수 있다. 이와 같은 가스로서 아르곤 (Ar) 및 질소 (N2) 의 적어도 어느 것을 들 수 있고, 적어도 아르곤을 포함하는 가스인 것이 바람직하고, 아르곤 및 질소의 혼합 가스인 것이 보다 바람직하다. 또 필요에 따라 암모니아 등의 다른 가스를 도입해도 된다.
질화물계 막을 성막할 때의 스퍼터 에너지 (Es) 는 0.1 W/㎠Pa2 이상 150 W/㎠Pa2 이하이다. 여기서 스퍼터 에너지 (Es) 는, 스퍼터 성막시에 있어서의 스퍼터 입자의 에너지이며, 식 : Es = [투입 전력 밀도 (단위 : W/㎠)]/[도입 가스 압력 (단위 : Pa)]2 로 정의된다.
투입 전력 밀도 (Es) 란, 투입 전력을 타깃의 면적으로 나누었을 때의 단위면적당 투입 에너지를 말한다. 이로써 결정성이 높은 막을 성막할 수 있다. 그 상세한 이유는 확실하지 않지만, 스퍼터 에너지 (Es) 의 대소에 의해, 기판에 도달한 스퍼터 입자의 부착력이나, 스퍼터 입자가 기판 상에서 마이그레이션할 때의 확산 길이, 및/또는, 이미 퇴적되어 있는 막 중으로의 침입 깊이와 같은 스퍼터 입자의 특성이 변화되고, 그것에 의해 질화물계 막의 결정성에 영향이 미친다고 추찰된다. Es 는 0.1 W/㎠Pa2 이상이며, 0.5 W/㎠Pa2 이상, 1 W/㎠Pa2 이상 2 W/㎠Pa2 이상 또는 10 ㎠Pa2 이상인 것이 바람직하다. 또 Es 는 100 W/㎠Pa2 이하, 60 W/㎠Pa2 이하 또는 30 W/㎠Pa2 이하이면 된다.
필요에 따라, 질화물계 막 상에, 다른 질화물계 막을 추가로 적층하는 공정을 마련해도 된다. 예를 들어 질화물계 막으로서 질화갈륨계 막을 스퍼터링법으로 성막한 후에, 추가로 그 위에 질화갈륨계 막을 MOCVD 법으로 성막해도 된다.
이와 같이 하여, 본 실시형태의 적층막 구조체가 제조된다.
실시예
본 발명을 이하의 실시예 및 비교예를 사용하여 더욱 설명한다. 그러나 본 발명은 이하의 실시예로 한정되는 것은 아니다.
(1) 평가
각 실시예 및 비교예에서 얻어진 적층막 구조체의 평가는 다음과 같이 하였다.
＜구조 해석＞
SiC 기판과 질화물계 막 사이의 해석에 의해, 비정질층의 유무 및 그 두께를 구하였다. 전처리로서, 적층막 구조체의 표면에 카본 코트를 형성한 후에, 수속 이온 빔 (FIB) 가공을 실시하여 관찰용 시료를 제작하였다. 다음으로, 전계 방출형 투과 전자 현미경 (니혼 전자 주식회사 제조, JEM-2100F) 을 사용하여, 관찰용 시료의 단면을 관찰하였다. 이 때, 전자선 가속 전압은 200 ㎸ 로 하였다.
＜적층막 구조체의 함유 원소＞
2 차 이온 질량 분석 장치 (Eurofins EAG, PCOR-SIMS) 를 사용하여, 질화물계 막 중의 C 및 Cl 의 함유량을 평가하였다. 질화물계 막 표면으로부터 깎으면서 분석을 실시하고, SiC 기판에 도달할 때까지의 프로파일 중, 가장 낮은 농도를 추출하였다.
＜적층막 구조체의 표면 조도＞
적층막 구조체 표면의 산술 평균 조도 (Ra) 를 측정하였다. 측정은, 주사형 프로브 현미경 (Bruker AXS, NanoScopeIIIa) 을 사용하고, 태핑 모드 AFM 으로 2 ㎛ × 2 ㎛ 의 시야에서 실시하였다.
＜적층막 구조체의 극성＞
비행 시간형 원자 산란 표면 분석 장치 (주식회사 파스칼, TOFLAS-3000) 를 사용하여, 질화갈륨막의 극성 및 결정상을 평가하였다. 적층막 구조체를 그 성막면이 상면이 되도록 장치에 세트하여, 측정을 실시하였다. 측정에 의해 얻어진 극점도를, 시뮬레이션에 의해 얻어진 표층 4 층까지의 각 결정상 및 극성의 극점도와 비교함으로써, 질화갈륨막의 극성 및 결정상을 판단하였다. 또한 측정 조건의 자세한 것은 이하에 나타내는 바와 같이 하였다.
­프로브 : He (원자 산란)
­에너지 : 3 keV
­빔원-타깃간 거리 : 805 ㎜
­타깃-검출기간 거리 : 395 ㎜
­분석실 진공도 : 2 × 10-3 Pa 이하
＜적층막 구조체의 결정성＞
X 선 회절 장치 (Bruker AXS 제조, D8 DISCOVER) 를 사용하여, 적층막 구조체 표면의 결정성을 평가하였다. 분석은 40 ㎸, 40 ㎃ 의 조건에서, HIGH RESOLUTION 모드로 실시하였다. 또 CuKα2 를 제거하기 위해서 모노크로미터를 사용하고, ω 스캔을 실행하였다. (0002) 면의 로킹 커브를 측정하여, 반치폭 (FWHM) 을 구하고, 이것을 막의 결정성의 지표로 하였다. 또한 분석 조건의 자세한 것은 이하에 나타내는 바와 같이 하였다.
­선원 : CuKα 선 (λ = 0.15418 ㎚)
­모노크로미터 : Ge (220)
­패스파인더 : Crystal3B
­측정 모드 : ω 스캔
­측정 간격 : 0.01°
(반가폭 0.1°이하인 경우에는 0.002°)
­계측 시간 : 0.5 초
­측정 범위 : ω = 0°∼ 35°
[예 1] (실시예)
＜준비 공정＞
SiC 기판으로서 n 형 SiC 기판 (Silicon 면으로부터 (11-20) 방향으로 4°오프, 즉 오프 각도가 4°) 을 준비하였다. 그 기판은, 직경이 50 ± 0.5 ㎜ (50 ㎜), 두께가 330 ± 25 ㎛ (330 ㎛), 및, 저항률은 0.015 Ω·㎝ 이상 (0.015 Ω·㎝) 이었다.
＜웨트 에칭 공정＞
당해 SiC 기판을 웨트 에칭 처리 (세정 처리) 하였다. 먼저, 불화수소산 (칸토 화학 주식회사, Ultrapure 그레이드) 을 초순수 (칸토 화학 주식회사, Ultrapure 그레이드) 로 희석하여, 불화수소 농도가 5 질량％ 인 희석 불화수소산 수용액을 얻었다. SiC 기판을, 그 희석 불화수소산 수용액에 30 초간 침지한 후, 희석 불화수소산 수용액으로부터 꺼냈다. 그 후, 질소 가스를 블로우하여 SiC 기판 표면에 잔존하는 액적을 제거하였다.
이로써, 세정 처리를 실시한 SiC 기판을 얻었다 (Ra : 0.15 ㎚). 그 후, 시간을 두지 않고 (1 시간 이내에), 얻어진 SiC 기판을 성막 공정 (후술하는 질화물계 막의 성막 공정) 에 제공하였다.
＜질화물계 막의 성막 공정＞
마그네트론 스퍼터 장치를 사용하고, RF 마그네트론 스퍼터법에 의해, 웨트 에칭 처리를 실시한 SiC 기판 상에 질화물계 막을 성막하였다. 즉, 스퍼터링 타깃으로서 질화갈륨 (GaN) 타깃 (순도 99.99 질량％, 탄소 함유량 20 ppm 및 염소 함유량 1 ppm) 을 사용하였다. 그 SiC 기판 및 그 타깃을, 스퍼터링 장치의 성막실 내에 배치하고, 성막실 내를 진공화하였다. 성막실 내의 진공도 (성막 전의 도달 진공도) 가 1.8 × 10-6 Pa 가 된 후에 스퍼터링을 개시하고, 질화갈륨막의 성막을 개시하였다.
성막은, 성막실 내로의 도입 가스로서 질소 (유량 : 20 sccm) 와 아르곤 (유량 : 3 sccm) 의 혼합 가스를 사용하고, 기판 온도 800 ℃ 및 스퍼터 에너지 10 W/㎠Pa2 의 조건에서 실시하였다. 이로써, 막두께 50 ㎚ 의 질화갈륨 (GaN) 막을 성막하고, SiC 기판 상에 질화갈륨막을 형성한 적층막 구조체 (SiC 기판 및 질화갈륨막을 구비하고, 그 질화갈륨막이 SiC 기판에 적층된 구조를 갖는 적층막 구조체) 를 제작하였다.
[예 2 ∼ 예 5] (실시예)
질화물계 막의 성막 공정의 조건을 표 1 에 나타내는 조건으로 한 것 이외에는 예 1 과 동일한 방법으로 적층막 구조체를 제작하였다.
[예 6] (실시예)
웨트 에칭 처리에 있어서의 희석 불화수소산 수용액에 대한 SiC 기판의 침지 시간을 5 초간으로 한 것, 및, 질화물계 막의 성막 공정의 조건을 표 1 에 나타내는 조건으로 한 것 이외에는 예 1 과 동일한 방법으로 적층막 구조체를 제작하였다.
[예 7 (비교예)]
웨트 에칭 처리에 있어서의 희석 불화수소산 수용액에 대한 SiC 기판의 침지 시간을 2 초간으로 한 것, 및, 질화물계 막의 성막 공정의 조건을 표 1 에 나타내는 조건으로 한 것 이외에는 예 1 과 동일한 방법으로 적층막 구조체를 제작하였다.
[예 8 (비교예)]
C 함유량이 100 ppm 이상 (1 질량％) 인 GaN 타깃을 사용한 것, 및, 질화물계 막의 성막 공정의 조건을 표 1 에 나타내는 조건으로 한 것 이외에는 예 1 과 동일한 방법으로 적층막 구조체를 제작하였다.
[예 9 (비교예)]
Cl 함유량이 100 ppm 이상 (100 질량 ppm) 인 GaN 타깃을 사용한 것, 및, 질화물계 막의 성막 공정의 조건을 표 1 에 나타내는 조건으로 한 것 이외에는 예 1 과 동일한 방법으로 적층막 구조체를 제작하였다.
[예 10 ∼ 12 (비교예)]
질화물계 막의 성막 공정의 조건을 표 1 에 나타내는 조건으로 한 것 이외에는 예 1 과 동일한 방법으로 적층막 구조체를 제작하였다.
[예 13 (비교예)]
SiC 기판 상에 GaN 막을 유기 금속 기상 성장법 (MOCVD 법) 으로 성장시켜, 적층막 구조체를 제작하였다.
[예 14 (비교예)]
SiC 기판 상에 GaN 막을 하이드라이드 기상 성장법 (HVPE 법) 으로 성장시켜, 적층막 구조체를 제작하였다.
[예 15 및 16] (실시예)
SiC 기판으로서 반절연성의 SiC 기판 (Silicon 면으로부터 (11-20) 방향으로 0.1°오프, 즉 오프 각도가 0.1°) 을 준비한 것, 및, 표 1 에 나타내는 조건으로 한 것 이외에는 실시예 1 과 동일한 방법으로 적층막 구조체를 제작하였다. 그 기판은, 직경이 101.6 ± 0.5 ㎜, 두께가 500 ± 25 ㎛, 및, 저항률은 1.0 × 107 Ω·㎝ 였다.
[예 17 및 18] (실시예)
SiC 기판으로서 n 형 SiC 기판 (Silicon 면으로부터 (11-20) 방향으로 4°오프, 즉 오프 각도가 4°) 을 준비한 것, 및, 표 1 에 나타내는 조건으로 한 것 이외에는 실시예 1 과 동일한 방법으로 적층막 구조체를 제작하였다. 그 기판은, 직경이 101.6 ± 0.5 ㎜, 두께가 350 ± 25 ㎛, 및, 저항률은 0.01 Ω·㎝ 였다.
[예 19 및 20] (실시예)
SiC 기판으로서 n 형 SiC 기판 (Silicon 면으로부터 (11-20) 방향으로 8°오프, 즉 오프 각도가 8°) 을 준비한 것, 및, 표 1 에 나타내는 조건으로 한 것 이외에는 실시예 1 과 동일한 방법으로 적층막 구조체를 제작하였다. 그 기판은, 직경이 101.6 ± 0.5 ㎜, 두께가 350 ± 25 ㎛, 및, 저항률은 0.01 Ω·㎝ 였다.
(3) 결과
예 1 ∼ 예 20 에 대해 얻어진 평가 결과를 표 2 에 나타낸다. 또한 예 1 ∼ 예 6, 예 15 ∼ 20 은 실시예이고, 예 7 ∼ 예 14 는 비교예이다.
특히 예 1 ∼ 예 5 는, C 의 함유량이 1.9 × 1019 atoms/㎤ 이하, Cl 의 함유량이 4.9 × 1017 atoms/㎤ 이하로 적었다. 또, 비정질층의 두께가 0.2 ㎚ 이하로 작았다. 또한, 산술 평균 조도 (Ra) 가 1.8 ㎚ 이하로 작고, 반치 전폭 (FWHM) 이 3.8°이하로 작았다. 이로써 예 1 ∼ 예 6 에서는, 저불순물, 고평탄, 결정성이며 또한 육방정을 갖는 Ga 극성의 질화갈륨막 (질화물계 막) 의 제작에 성공하였다.
이에 비하여, 비교예 (예 7 ∼ 예 14) 는 C 또는 Cl 함유량이 많아, 결정성 및 표면 평탄성이 열등하였다. 예를 들어, Si 기판의 침지 시간이 2 초간이었던 예 7 은, 비결정질층이 존재하고, 그 두께는 1.2 ㎚ 였다. 타깃 중의 C 함유량 또는 Cl 함유량이 100 ppm 이상인 예 8 및 예 9 는, 얻어진 적층막 구조체 표면의 C 함유량 또는 Cl 의 함유량이 많았다. 도달 진공도가 5.0 × 10-4 Pa 인 예 10 은 FWHM 이 커, 결정성이 낮았다. 스퍼터 에너지 (Es) 를 0.05 W/㎠Pa2 로 한 예 11 이나, 200 W/㎠Pa2 로 한 예 12 에서는, 적층막 구조체의 표면의 FWHM 이 커 결정성이 낮았다. GaN 막을 MOCVD 법으로 성장시킨 예 13 에서는 C 의 함유량이 많고, 또, GaN 막을 HVPE 법으로 성장시킨 예 14 에서는 Cl 의 함유량이 많았다.
Figure pct00001
Figure pct00002
또한, 2021년 4월 5일에 출원된 일본 특허출원 2021-063918호의 명세서, 특허 청구의 범위, 요약서, 및 도면의 전체 내용을 여기에 인용하고, 본 발명의 명세서의 개시로서 받아들이는 것이다.
1 : 적층막 구조체
2 : SiC 기판
3 : 질화물계 막
4 : 비정질층
5 : 발광 다이오드
6 : 드리프트층
7 : 전극
8 : 발광층
9 : 트랜지스터
10 : 전자 통과층
11 : 전자 발생층
12 : 배리어층

Claims (15)

  1. SiC 기판과, 상기 SiC 기판 상에, 적어도 Ga 를 포함하는 질화물계 재료를 포함하는 막을 갖는 적층막 구조체로서, SiC 기판을 구성하는 SiC 단결정의 (0001) 면의 Silicon 면에 대해 오프 각도가 0.03°이상 8°이하이며, 질화물계 재료를 포함하는 막에 포함되는 C 가 2 × 1019 개/㎤ 이하이며, 또한, Cl 이 2 × 1018 개/㎤ 이하인, 적층막 구조체.
  2. 제 1 항에 있어서,
    표면의 (0002) 면의 로킹 커브 반치폭이 5.30°이하인, 적층막 구조체.
  3. 제 1 항에 있어서,
    상기 질화물계 재료가 질화갈륨인, 적층막 구조체.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 적층막 구조체의 표면의 산술 평균 조도 (Ra) 가 10.0 ㎚ 이하인, 적층막 구조체.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 질화물계 재료를 포함하는 막의 막두께가 20 ㎚ 이상인, 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 적층막 구조체는, 그 표면이 육방정 질화갈륨층으로 구성되고, 상기 질화갈륨층의 표면이 갈륨 (Ga) 극성인, 적층막 구조체.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 SiC 기판 상에 비정질이 존재하고, 상기 비정질층의 두께가 0 ㎚ 이상 1.0 ㎚ 미만인, 적층막 구조체.
  8. 제 7 항에 있어서,
    상기 비정질층의 두께가 0 ㎚ 초과 1.0 ㎚ 미만인, 적층막 구조체.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 질화물계 재료를 포함하는 막이, 질화갈륨계 스퍼터막인, 적층체막 구조체.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 적층막 구조체를 구비한 반도체 소자.
  11. 제 10 항에 기재된 반도체 소자를 포함하는 전자 기기.
  12. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 적층막 구조체의 제조 방법으로서, SiC 기판을 준비하는 공정과, 상기 SiC 기판을 세정액에 침지하는 공정과, 침지 후의 상기 SiC 기판 상에, 스퍼터링법에 의해 질화물계 재료를 포함하는 막을 성막하는 공정을 포함하고, 상기 질화물계 재료를 포함하는 막을 성막할 때, 식 : Es = [투입 전력 (단위 : W/㎠)]/[도입 가스 압력 (단위 : Pa)]2 로 나타내는 스퍼터 에너지 (Es) 를 0.1 W/㎠Pa2 이상 150 W/㎠Pa2 이하로 하는, 적층막 구조체의 제조 방법.
  13. 제 12 항에 있어서,
    상기 스퍼터링법을, 도달 진공도를 5.0 × 10-4 Pa 미만으로 한 후에 실시하는, 제조 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 질화물계 재료를 포함하는 막을 성막할 때, 성막 직전의 성막 장치 내의 도달 진공도를 1 × 10-4 Pa 이하로 하는, 제조 방법.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 스퍼터링법을, 탄소 함유량이 1 질량％ 이하이며, 또한, 염소 함유량이 100 ppm 이하인 타깃을 사용하여 실시하는, 제조 방법.
KR1020237032782A 2021-04-05 2022-04-01 적층막 구조체 및 그 제조 방법 KR20230166085A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-063918 2021-04-05
JP2021063918 2021-04-05
PCT/JP2022/017010 WO2022215670A1 (ja) 2021-04-05 2022-04-01 積層膜構造体及びその製造方法

Publications (1)

Publication Number Publication Date
KR20230166085A true KR20230166085A (ko) 2023-12-06

Family

ID=83546073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237032782A KR20230166085A (ko) 2021-04-05 2022-04-01 적층막 구조체 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20240194829A1 (ko)
EP (1) EP4321659A1 (ko)
JP (1) JPWO2022215670A1 (ko)
KR (1) KR20230166085A (ko)
CN (1) CN117043400A (ko)
TW (1) TW202248472A (ko)
WO (1) WO2022215670A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04164895A (ja) 1990-10-25 1992-06-10 Nichia Chem Ind Ltd 半導体結晶膜の成長方法
JP2000012900A (ja) 1998-06-18 2000-01-14 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板及びその製造方法
JP2014159368A (ja) 2010-12-20 2014-09-04 Tosoh Corp 窒化ガリウム焼結体または窒化ガリウム成形体ならびにそれらの製造方法
JP2020075839A (ja) 2018-11-09 2020-05-21 株式会社新興製作所 窒化ガリウム系化合物半導体成長用ＳｉＣ基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233391A (ja) * 1998-02-12 1999-08-27 Nippon Telegr & Teleph Corp <Ntt> 結晶基板とそれを用いた半導体装置およびその製法
JP2008053665A (ja) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板の製造装置及び半導体基板
JP2008230868A (ja) * 2007-03-16 2008-10-02 Sumitomo Electric Ind Ltd 窒化ガリウム結晶の成長方法および窒化ガリウム結晶基板
JP2010265131A (ja) * 2009-05-13 2010-11-25 Sumitomo Electric Ind Ltd 窒化物単結晶の製造方法
JP6106535B2 (ja) * 2013-06-24 2017-04-05 昭和電工株式会社 ＳｉＣ基板の製造方法
CN110574144B (zh) * 2018-03-01 2023-05-12 株式会社爱发科 氮化镓薄膜的制造方法
JP2021063918A (ja) 2019-10-15 2021-04-22 株式会社トッパンインフォメディア マージナル孔付きラベル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04164895A (ja) 1990-10-25 1992-06-10 Nichia Chem Ind Ltd 半導体結晶膜の成長方法
JP2000012900A (ja) 1998-06-18 2000-01-14 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板及びその製造方法
JP2014159368A (ja) 2010-12-20 2014-09-04 Tosoh Corp 窒化ガリウム焼結体または窒化ガリウム成形体ならびにそれらの製造方法
JP2020075839A (ja) 2018-11-09 2020-05-21 株式会社新興製作所 窒化ガリウム系化合物半導体成長用ＳｉＣ基板

Also Published As

Publication number Publication date
WO2022215670A1 (ja) 2022-10-13
JPWO2022215670A1 (ko) 2022-10-13
TW202248472A (zh) 2022-12-16
US20240194829A1 (en) 2024-06-13
CN117043400A (zh) 2023-11-10
EP4321659A1 (en) 2024-02-14

Similar Documents

Publication Publication Date Title
JP5451280B2 (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
Gogova et al. Homo-and heteroepitaxial growth of Sn-doped β-Ga 2 O 3 layers by MOVPE
Guo et al. Comparative study of etching high crystalline quality AlN and GaN
KR102171509B1 (ko) n형 질화알루미늄 단결정 기판 및 수직형 질화물 반도체 디바이스
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
US11898269B2 (en) Oxygen-doped group III metal nitride and method of manufacture
US8268153B2 (en) Substrate and method for fabricating the same
Li et al. Nucleation layer design for growth of a high-quality AlN epitaxial film on a Si (111) substrate
JP6099346B2 (ja) Ｎ型ｉｉｉ族窒化物半導体層を有する積層体及びその製造方法
JP2014031300A (ja) 酸化ガリウム基板及びその製造方法
KR102361371B1 (ko) n형 질화 알루미늄 단결정 기판
JP5439675B2 (ja) 窒化物半導体形成用基板及び窒化物半導体
KR20230166085A (ko) 적층막 구조체 및 그 제조 방법
Detchprohm et al. Growth Mechanism and Characterization of Low‐Dislocation‐Density AlGaN Single Crystals Grown on Periodically Grooved Substrates
JP2021075779A (ja) 積層膜構造体及びその製造方法
JP6934473B2 (ja) Ｉｉｉ族窒化物半導体発光素子
Monish et al. Study of residual stress in reactively sputtered epitaxial Si-doped GaN films
WO2021085411A1 (ja) 積層膜構造体及びその製造方法
Chen et al. Effects of growth temperature on structural and electrical properties of in-rich InAlN–GaN heterostructures by radio-frequency metal–organic molecular beam epitaxy
Stacy et al. Considerations in further development of aluminum nitride as a material for device applications
Henry et al. AlGaN Multiple Quantum Wells and AlN Grown in a Hot-wall MOCVD for Deep UV Applications
Yusoff RF-MBE Growth of III-Nitrides Heterostructures for Light Detecting Applications
Lukitsch et al. Growth and Characterization of Epitaxial Al1− xInxN Films Grown on Sapphire (0001) by Plasma Source Molecular Beam Epitaxy
Han Growth of gallium nitride layers with very low threading dislocation densities
KR20080109420A (ko) 백금을 기판으로 하는 아연산화물 성장 방법 및 그것을이용한 소자 제작 방법