KR20230148525A - 구형파 전류에 대한 커패시터 시험 장치 - Google Patents

구형파 전류에 대한 커패시터 시험 장치 Download PDF

Info

Publication number
KR20230148525A
KR20230148525A KR1020220047343A KR20220047343A KR20230148525A KR 20230148525 A KR20230148525 A KR 20230148525A KR 1020220047343 A KR1020220047343 A KR 1020220047343A KR 20220047343 A KR20220047343 A KR 20220047343A KR 20230148525 A KR20230148525 A KR 20230148525A
Authority
KR
South Korea
Prior art keywords
capacitor
terminal
converting circuit
mosfet
square wave
Prior art date
Application number
KR1020220047343A
Other languages
English (en)
Other versions
KR102677422B1 (ko
Inventor
노정욱
강문현
양근주
엄태호
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020220047343A priority Critical patent/KR102677422B1/ko
Publication of KR20230148525A publication Critical patent/KR20230148525A/ko
Application granted granted Critical
Publication of KR102677422B1 publication Critical patent/KR102677422B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/64—Testing of capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/003—Measuring mean values of current or voltage during a given time interval
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/0077—Plural converter units whose outputs are connected in series
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

구형파 전류에 대한 커패시터 시험 장치가 제공된다. 상기 커패시터 시험 장치는 부스트 컨버팅 회로의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로로 제1 직류 전압을 인가하는 제1 전원 공급부, 제1 스위칭 소자를 포함하고, 상기 제1 스위칭 소자의 듀티 사이클에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달하는 부스트 컨버팅 회로, 상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되고, 상기 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가하는 제2 전원 공급부 및 상기 부스트 컨버팅 회로의 입력 단자 및 출력 단자 사이에 연결되고, 제2 스위칭 소자를 포함하고, 상기 제2 스위칭 소자를 따라 흐르는 전류의 평균값이 상기 시험 대상인 커패시터의 평균 전류를 추종하도록 전류 제어됨으로써 상기 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 흐르게 하는 벅 컨버팅 회로를 포함할 수 있다.

Description

구형파 전류에 대한 커패시터 시험 장치{TESTING APPARATUS OF CAPACITOR FOR SQUARE WAVE CURRENT}
이하의 설명은 구형파(square wave) 전류에 대한 커패시터 시험 장치에 관한 것이다. 보다 구체적으로, 구형파 전류를 생성하는 부스트 컨버팅 회로의 양 단에 피드백 루프를 생성하는 벅 컨버팅 회로를 연결함으로써 직류 전류의 적어도 일부가 궤환되도록 하여 부하에서 소비되는 전력 소모를 줄이는 구형파 전류에 대한 커패시터 시험 장치에 관한 것이다.
전기차 등에 이용되는 구동 회로에는 인버터와 모터를 구동시키고, 직류 링크 전류를 평활시키기 위해 커패시터가 이용되는데, 이 경우에 커패시터에 흐르는 전류는 펄스 파형을 갖는다. 그러나, 사인파(sinusoidal wave)를 이용하는 커패시터 전류 시험기는 실제 응용 단계에서의 특성을 모사하지 못한다는 한계가 존재한다.
종래 기술로는 부스트 컨버팅 회로 내의 출력 커패시터를 시험 커패시터로서 적용하는 방안이 존재한다. 부스트 컨버팅 회로의 경우는 스위칭 소자의 턴 온 또는 턴 오프 동작 원리상 다이오드 전류가 펄스파 형태로 발생하기 때문이다. 그러나, 종래 기술의 경우는 부하 저항의 전력 소모가 심하고 발열이 발생하는 문제가 있어, 시험 장치 자체에 별도의 냉각기를 필요로 한다는 문제가 존재한다. 또한, 종래 기술은 입력 전원의 소비 전력 문제, 고압 바이어스 전압 문제 등이 있어 시험 진행 시에 전기료가 상승되고, 고가의 반도체 부품을 필요로 하는 등의 단점이 존재한다.
대한민국 등록특허 제10-1452724호(2014.10.14) 대한민국 등록특허 제10-1651883호(2016.08.23)
일 측면에 따르면, 구형파 전류에 대한 커패시터 시험 장치가 제공된다. 상기 커패시터 시험 장치는 부스트 컨버팅 회로의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로로 제1 직류 전압을 인가하는 제1 전원 공급부, 제1 스위칭 소자를 포함하고, 상기 제1 스위칭 소자의 듀티 사이클에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달하는 부스트 컨버팅 회로, 상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되고, 상기 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가하는 제2 전원 공급부 및 상기 부스트 컨버팅 회로의 입력 단자 및 출력 단자 사이에 연결되고, 제2 스위칭 소자를 포함하고, 상기 제2 스위칭 소자를 따라 흐르는 전류의 평균값이 상기 시험 대상인 커패시터의 평균 전류를 추종하도록 전류 제어됨으로써 상기 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 흐르게 하는 벅 컨버팅 회로를 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전원 공급부는 상기 그라운드 노드에 음극 단자가 연결되며, 상기 제1 직류 전압을 제공하는 제1 전압원, 상기 제1 전압원의 양극 단자와 상기 부스트 컨버팅 회로의 입력 단자 사이에 연결되는 제1 인덕터 및 상기 그라운드 노드와 상기 부스트 컨버팅 회로의 입력 단자 사이에 연결되는 제1 커패시터를 포함할 수 있다.
다른 일 실시 예에 따르면, 상기 제2 전원 공급부는 상기 그라운드 노드에 양극 단자가 연결되며, 상기 제2 직류 전압을 제공하는 제2 전압원, 상기 제2 전압원의 음극 단자와 상기 시험 대상인 커패시터의 타 단 사이에 연결되는 제2 인덕터 및 상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되는 제2 커패시터를 포함할 수 있다.
또 다른 일 실시 예에 따르면, 상기 제2 직류 전압의 크기는 상기 커패시터의 직류 전원 시험 조건에 대응하는 직류 전압 크기에서 상기 제1 직류 전압의 크기의 소정 배수만큼을 차감한 값으로 결정될 수 있다.
또 다른 일 실시 예에 따르면, 상기 부스트 컨버팅 회로는 상기 제1 스위칭 소자로서 제1 MOSFET을 포함하고, 상기 제1 커패시터의 일 단과 상기 제1 MOSFET의 드레인 단자 사이에 연결되는 제3 인덕터, 상기 제1 MOSFET의 드레인 단자에 양극 단자가 연결되고, 음극 단자가 상기 시험 대상인 커패시터의 일 단에 연결되는 제1 다이오드 및 드레인 단자가 상기 제1 다이오드의 양극 단자에 연결되고, 소스 단자가 상기 그라운드 노드에 연결되는 제1 MOSFET을 포함할 수 있다.
또 다른 일 실시 예에 따르면, 상기 제1 MOSFET의 게이트 단자로 미리 지정된 듀티 사이클에 대응하여 상기 제1 MOSFET을 턴 온 시키는 제어 신호가 소정 주기로 입력될 수 있다.
또 다른 일 실시 예에 따르면, 상기 벅 컨버팅 회로는 상기 부스트 컨버팅 회로의 입력 단자와 제2 다이오드의 음극 단자 사이에 연결되는 제4 인덕터, 상기 제4 인덕터의 일 단과 그라운드 노드 사이에 연결되는 제2 다이오드, 소스 단자가 상기 제2 다이오드의 음극 단자에 연결되고, 드레인 단자가 필터부의 일 단에 연결되는 제2 MOSFET 및 상기 제2 MOSFET의 소스 단자와 상기 부스트 컨버팅 회로의 출력 단자에 연결되어, 상기 제2 MOSFET의 드레인 단자와 소스 단자를 통해 흐르는 전류를 평활화하는 필터부를 포함할 수 있다.
또 다른 일 실시 예에 따르면, 상기 필터부는 상기 제2 MOSFET의 드레인 단자와 상기 부스트 컨버팅 회로의 출력 단자 사이에 연결되는 제5 인덕터, 상기 제2 MOSFET의 드레인 단자와 그라운드 노드 사이에 연결되는 제3 커패시터 및 상기 부스트 컨버팅 회로의 출력 단자와 그라운드 노드 사이에 연결되는 제4 커패시터를 포함할 수 있다.
다른 일 측면에 따르면, 구형파 전류에 대한 커패시터 시험 장치가 제공된다. 상기 커패시터 시험 장치는 부스트 컨버팅 회로의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로로 제1 직류 전압을 인가하는 제1 전원 공급부, 제1 MOSFET을 포함하고, 상기 제1 MOSFET의 게이트 단자로 듀티 사이클 D를 갖는 제어 신호가 입력됨에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달하는 부스트 컨버팅 회로, 상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되고, 상기 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가하는 제2 전원 공급부 및 상기 부스트 컨버팅 회로의 입력 단자 및 출력 단자 사이에 연결되고, 제2 MOSFET을 포함하고, 상기 제2 MOSFET을 따라 흐르는 전류의 평균값이 상기 시험 대상인 커패시터의 평균 전류의 듀티 사이클의 역수 배를 추종하도록 전류 제어됨으로써 상기 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 흐르게 벅 컨버팅 회로를 포함할 수 있다.
일 실시 예에 따르면, 상기 부스트 컨버팅 회로는 상기 제1 커패시터의 일 단과 상기 제1 MOSFET의 드레인 단자 사이에 연결되는 제1 인덕터 및 상기 제1 MOSFET의 드레인 단자에 양극 단자가 연결되고, 음극 단자가 상기 시험 대상인 커패시터의 일 단에 연결되는 제1 다이오드를 더 포함하고, 상기 제1 MOSFET는 드레인 단자가 상기 제1 다이오드의 양극 단자에 연결되고, 소스 단자가 상기 그라운드 노드에 연결될 수 있다.
다른 일 실시 예에 따르면, 상기 벅 컨버팅 회로는 상기 부스트 컨버팅 회로의 입력 단자와 제2 다이오드의 음극 단자 사이에 연결되는 제2 인덕터 및 상기 제2 MOSFET의 소스 단자와 상기 부스트 컨버팅 회로의 출력 단자에 연결되어, 상기 제2 MOSFET의 드레인 단자와 소스 단자를 통해 흐르는 전류를 평활화하는 필터부를 더 포함하고, 상기 제2 MOSFET는 소스 단자가 상기 제2 다이오드의 음극 단자에 연결되고, 드레인 단자가 필터부의 일 단에 연결될 수 있다.
또 다른 일 실시 예에 따르면, 상기 필터부는 상기 제2 MOSFET의 드레인 단자와 상기 부스트 컨버팅 회로의 출력 단자 사이에 연결되는 제3 인덕터, 상기 제2 MOSFET의 드레인 단자와 그라운드 노드 사이에 연결되는 제1 커패시터 및 상기 부스트 컨버팅 회로의 출력 단자와 그라운드 노드 사이에 연결되는 제2 커패시터를 포함할 수 있다.
본 실시 예에 따른 커패시터 시험 장치는 직류 전류의 적어도 일부가 벅 컨버팅 회로를 통해 궤환되도록 제어함으로써, 부하에서 소비되는 전력을 최대한 줄이는 효과를 기대할 수 있다.
또한, 본 실시 예에 따른 커패시터 시험 장치는 부스트 컨버팅 회로의 전원 공급부와 커패시터의 시험 조건 구현을 위한 전원 공급부를 각각 구현하고, 궤환되는 전류를 통해 각각의 전원 공급부에서 소비되는 전력을 줄이는 효과를 기대할 수 있다.
본 발명의 실시 예의 설명에 이용되기 위하여 첨부된 아래 도면들은 본 발명의 실시 예들 중 단지 일부일 뿐이며, 본 발명의 기술분야에서 통상의 지식을 가진 사람(이하 "통상의 기술자"라 함)에게 있어서는 발명에 이르는 추가 노력 없이 이 도면들에 기초하여 다른 도면들이 얻어질 수 있다.
도 1은 일 실시 예에 따른 구형파 전류에 대한 커패시터 시험 장치를 설명하는 블록도이다.
도 2는 다른 일 실시 예에 따른 구형파 전류에 대한 커패시터 시험 장치의 회로도이다.
도 3a는 도 2의 실시 예에 따라 구현된 커패시터 시험 장치 내의 부스트 컨버팅 회로의 시간에 따른 주요 전압 및 전류의 그래프이다.
도 3b는 도 2의 실시 예에 따라 구현된 커패시터 시험 장치 내의 벅 컨버팅 회로의 시간에 따른 주요 전압 및 전류의 그래프이다.
도 3c는 도 2의 실시 예에 따라 구현된 커패시터 시험 장치의 시간에 따른 주요 전압 및 전류의 그래프이다.
도 4는 다른 일 실시 예에 따른 구형파 전류에 대한 커패시터 시험 장치를 설명하는 블록도이다.
도 5는 도 4의 실시 예에 따라 구현된 커패시터 시험 장치의 시간에 따른 주요 전압 및 전류의 그래프이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명의 목적들, 기술적 해법들 및 장점들을 분명하게 하기 위하여 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 통상의 기술자가 본 발명을 실시할 수 있도록 상세히 설명된다.
본 발명의 상세한 설명 및 청구항들에 걸쳐, '포함하다'라는 단어 및 그 변형은 다른 기술적 특징들, 부가물들, 구성요소들 또는 단계들을 제외하는 것으로 의도된 것이 아니다. 또한, '하나' 또는 '한'은 하나 이상의 의미로 쓰인 것이며, '또 다른'은 적어도 두 번째 이상으로 한정된다.
또한, 본 발명의 '제1', '제2' 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로서, 순서를 나타내는 것으로 이해되지 않는 한 이들 용어들에 의하여 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 이와 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는 그 다른 구성요소에 직접 연결될 수도 있지만 중간에 다른 구성요소가 개재할 수도 있다고 이해되어야 할 것이다. 반면에 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉, "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
각 단계들에 있어서 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용된 것으로 식별부호는 논리상 필연적으로 귀결되지 않는 한 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며, 반대의 순서로 수행될 수도 있다.
통상의 기술자에게 본 발명의 다른 목적들, 장점들 및 특성들이 일부는 본 설명서로부터, 그리고 일부는 본 발명의 실시로부터 드러날 것이다. 아래의 예시 및 도면은 실례로서 제공되며, 본 발명을 한정하는 것으로 의도된 것이 아니다. 따라서, 특정 구조나 기능에 관하여 본 명세서에 개시된 상세 사항들은 한정하는 의미로 해석되어서는 아니되고, 단지 통상의 기술자가 실질적으로 적합한 임의의 상세 구조들로써 본 발명을 다양하게 실시하도록 지침을 제공하는 대표적인 기초 자료로 해석되어야 할 것이다.
더욱이 본 발명은 본 명세서에 표시된 실시 예들의 모든 가능한 조합들을 망라한다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
본 명세서에서 달리 표시되거나 분명히 문맥에 모순되지 않는 한, 단수로 지칭된 항목은, 그 문맥에서 달리 요구되지 않는 한, 복수의 것을 아우른다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
이하, 통상의 기술자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 일 실시 예에 따른 구형파 전류에 대한 커패시터 시험 장치를 설명하는 블록도이다. 구형파 전류에 대한 커패시터 시험 장치(100)는 제1 전원 공급부(110), 부스트 컨버팅 회로(120), 제2 전원 공급부(130) 및 벅 컨버팅 회로(140)를 포함할 수 있다. 제1 전원 공급부(110)는 부스트 컨버팅 회로(120)에 전원을 공급할 수 있다. 다만, 제1 전원 공급부(110)가 부스트 컨버팅 회로(120)에 공급하는 전류 중 적어도 일부가 벅 컨버팅 회로(140)를 통해 궤환됨으로써 제1 전원 공급부(110)에서 소비되는 전력의 크기가 경감될 수 있다. 구체적으로, 제1 전원 공급부(110)는 부스트 컨버팅 회로(120)의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로(120)로 제1 직류 전압을 인가한다.
부스트 컨버팅 회로(120)는 제1 스위칭 소자를 포함하고, 상기 제1 스위칭 소자의 듀티 사이클에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달할 수 있다.
제2 전원 공급부(130)는 시험 대상인 커패시터에 시험 조건에 대응하는 직류 전압을 인가할 수 있다. 제2 전원 공급부(130)는 그라운드 노드와 시험 대상인 커패시터의 타 단 사이에 연결될 수 있다. 구체적으로, 제2 전원 공급부(130)는 상기 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가할 수 있다.
제2 전원 공급부(130)에 흐르는 전류의 크기는 시험 대상인 커패시터에 흐르는 평균 전류의 크기와 같아 0A로부터 오차 범위 이내로 구현될 수 있다. 이하에서, 추가될 회로도를 통해 구성 요소들의 연결 관계가 보다 상세히 설명될 것이다.
벅 컨버팅 회로(140)는 부스트 컨버팅 회로(120)의 입력 단자 및 출력 단자 사이에 연결될 수 있다. 벅 컨버팅 회로(140)는 제2 스위칭 소자를 포함하고, 상기 제2 스위칭 소자를 따라 흐르는 전류의 평균값이 시험 대상인 커패시터의 평균 전류를 추종하도록 전류 제어됨으로써 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 궤환시킨다. 벅 컨버팅 회로(140)가 직류 전류를 궤환시킴으로써 부하 저항에서 소비되는 전력이 감소되는 효과를 발생시킬 수 있다.
도 2는 다른 일 실시 예에 따른 구형파 전류에 대한 커패시터 시험 장치의 회로도이다. 도 2를 참조하면, 커패시터 시험 장치에 포함되는 제1 전원 공급부(210), 부스트 컨버팅 회로(220), 제2 전원 공급부(230) 및 벅 컨버팅 회로(240)의 예시적인 회로 구현이 도시된다.
제1 전원 공급부(210)는 그라운드 노드에 음극 단자가 연결되며, 제1 직류 전압을 제공하는 제1 전압원 Vin1, 제1 전압원 Vin1의 양극 단자와 부스트 컨버팅 회로(220)의 입력 단자(221) 사이에 연결되는 제1 인덕터 L1 및 그라운드 노드와 부스트 컨버팅 회로(220)의 입력 단자(221) 사이에 연결되는 제1 커패시터 C1를 포함할 수 있다. 제1 인덕터 L1 및 제1 커패시터 C1는 필터로서 동작하며, 부스트 컨버팅 회로(220)의 턴 온 또는 턴 오프에 따라 제1 전압원 Vin1으로 흐르는 전류 IL1이 과도하게 변하지 않도록 평활화한다.
부스트 컨버팅 회로(220)는 제1 스위칭 소자로서 제1 MOSFET을 포함할 수 있다. 부스트 컨버팅 회로(220)는 제1 커패시터 C1의 일 단과 상기 제1 MOSFET Q1의 드레인 단자 사이에 연결되는 제3 인덕터 L3, 제1 MOSFET Q1의 드레인 단자에 양극 단자가 연결되고, 음극 단자가 시험 대상인 커패시터 Ctest의 일 단에 연결되는 제1 다이오드 D1 및 드레인 단자가 제1 다이오드 D1의 양극 단자에 연결되고, 소스 단자가 그라운드 노드에 연결되는 제1 MOSFET Q1을 포함할 수 있다. 또한, 제1 MOSFET Q1의 게이트 단자로는 미리 지정된 듀티 사이클 D에 대응하여 상기 제1 MOSFET Q1을 턴 온 시키는 제어 신호가 소정 주기로 입력될 수 있다.
제2 전원 공급부(230)는 그라운드 노드에 양극 단자가 연결되며, 제2 직류 전압을 제공하는 제2 전압원 Vin2, 상기 제2 전압원 Vin2의 음극 단자와 시험 대상인 커패시터 Ctest의 타 단 사이에 연결되는 제2 인덕터 L2, 그라운드 노드와 시험 대상인 커패시터 Ctest의 타 단 사이에 연결되는 제2 커패시터 C2를 포함할 수 있다. 제2 직류 전압의 크기는, 상기 커패시터의 직류 전원 시험 조건에 대응하는 직류 전압 크기에서 상기 제1 직류 전압의 크기의 소정 배수를 차감한 값으로 결정될 수 있다. 상기 소정 배수는 부스트 컨버팅 회로(220) 내의 제1 MOSFET Q1의 게이트 단자로 전달되는 제어 신호의 듀티 사이클의 역수로서 결정될 수 있다. 부스트 컨버팅 회로(220)의 부스팅 동작에 따라 제1 전압원이 듀티 사이클의 역수 배만큼 증가하여 전달되기 때문에, 제2 전압원의 직류 전압 크기의 설계에는 듀티 사이클의 크기가 고려될 필요가 존재한다.
제1 전원 공급부(210)와 마찬가지로, 제2 인덕터 L2 및 제2 커패시터 C2는 필터로서 동작하며, 제2 전압원 Vin2으로 흐르는 전류 IL2가 과도하게 변하지 않게 평활화한다.
벅 컨버팅 회로(240)는 부스트 컨버팅 회로(220)의 입력 단자(221)와 제2 다이오드 D2의 음극 단자 사이에 연결되는 제4 인덕터 L4, 제4 인덕터의 일 단과 그라운드 노드 사이에 연결되는 제2 다이오드 D2, 소스 단자와 제2 다이오드 D2의 음극 단자에 연결되고, 드레인 단자가 필터부의 일 단에 연결되는 제2 MOSFET Q2, 제2 MOSFET Q2의 소스 단자와 부스트 컨버팅 회로(220)의 출력 단자(222)에 연결되어, 제2 MOSFET Q2의 드레인 단자와 소스 단자를 통해 흐르는 전류를 평활화하는 필터부를 포함할 수 있다.
보다 구체적으로, 벅 컨버팅 회로(240)의 필터부는 제2 MOSFET Q2의 드레인 단자와 부스트 컨버팅 회로(220)의 출력 단자(222) 사이에 연결되는 제5 인덕터 L5, 제2 MOSFET Q2의 드레인 단자와 그라운드 노드 사이에 연결되는 제3 커패시터 C3 및 부스트 컨버팅 회로(220)의 출력 단자(222)와 그라운드 노드 사이에 연결되는 제4 커패시터 C4를 포함할 수 있다.
제1 실시 예의 시뮬레이션 결과
이하에서는, 도 2와 함께 설명된 커패시터 시험 장치의 회로도에 기반하여 진행된 시뮬레이션 결과가 설명된다. 구체적으로, 시험 대상 커패시터의 Ctest는 1000μF이고, 직류 전원 시험 조건은 Itest,rms = 250A 이고, Vtest = 1kV로, 부스트 컨버팅 회로의 제1 MOSFET으로 입력되는 제1 제어 신호의 듀티 사이클은 0.5, 파형의 주파수는 20kHz로 설정된 경우가 설명된다.
도 3a는 도 2의 실시 예에 따라 구현된 커패시터 시험 장치 내의 부스트 컨버팅 회로의 시간에 따른 주요 전압 및 전류의 그래프이다. 도 3a을 참조하면, 부스트 컨버팅 회로의 게이트 단자로 입력되는 제1 제어 신호는 듀티 사이클 0.5에 따라 턴 온 신호(high)와 턴 오프 신호(low)가 교차적으로 형성된다. 일 실시 예로서, 제1 제어 신호는 듀티 사이클이 0.5로 설정된 PWM(pulse width modulation) 제어 회로에 의해 오픈 루프 제어될 수 있다. PWM 제어 회로는 기술 분야의 통상의 기술자에게는 자명한 사항이므로 자세한 설명은 생략하기로 한다. 이 경우에, 부스트 컨버팅 회로에 포함되는 제3 인버터 L3를 따라 흐르는 전류 IL3의 평균값의 크기는 부스팅 효과에 의해 Itest,rms 의 2배(듀티 사이클의 역수)인 500A가 된다. 부스트 컨버팅 회로에 포함되는 제1 다이오드를 따라 흐르는 전류 ID1는 제1 MOSFET의 턴 온 또는 턴 오프에 따라 구형파 형상으로 구현되어, 출력 단자(222)로 출력된다. 이 경우에, 벅 컨버팅 회로로 궤환되는 전류 ILoad의 평균값은 Itest,rms 와 같은 250A가 된다.
또한, 부스트 컨버팅 회로의 출력 단자(222)의 출력 전압 Vo은 그라운드 노드와 대비하여 제1 전압원의 전압 크기의 2배인 200V가 되며, 제1 MOSFET Q1의 VDS,Q1의 최대값도 200V가 된다.
도 3b는 도 2의 실시 예에 따라 구현된 커패시터 시험 장치 내의 벅 컨버팅 회로의 시간에 따른 주요 전압 및 전류의 그래프이다. 도 3b를 참조하면, 벅 컨버팅 회로의 게이트 단자로 입력되는 제2 제어 신호는 듀티 사이클 0.5에 따라 턴 온 신호(high)와 턴 오프 신호(low)가 교차적으로 형성된다. 일 실시 예로서, 제2 제어 신호는 제2 MOSFET Q2를 따라 흐르는 평균 전류가 Itest,rms를 추종하도록 PWM 전류 제어로 구현될 수 있다. 마찬가지로, PWM 전류 제어에 대한 회로는 기술 분야의 전문가에게는 자명한 사항이므로 자세한 설명은 생략하기로 한다. 이 경우에, 제2 MOSFET Q2를 따라 흐르는 평균 전류 IQ2는 제5 인덕터를 따라 흐르는 전류 IL5의 평균값과 같은 250A가 된다. 또한, 벅 컨버팅 회로의 출력 단자에 연결되는 제4 인덕터의 전류 평균값은 Itest,rms의 2 배인 500A가 된다. 벅 컨버팅 회로에 포함되는 제2 MOSFET Q2는 평균 전류 IQ2가 Itest,rms를 추종하도록 제어됨으로써, 시험 대상 커패시터 Ctest에 시험 대상 전류만이 흐르도록 하고, 부하에서의 전력 소모를 최소화하는 효과를 제공할 수 있다.
도 3c는 도 2의 실시 예에 따라 구현된 커패시터 시험 장치의 시간에 따른 주요 전압 및 전류의 그래프이다. 시험 대상 커패시터로 인가되는 Itest는 주파수 20kHz이고, 평균 전류값이 250A,rms인 구형파 형태로 구현될 수 있다. Vtest는 제1 직류 전압과 제2 직류 전압의 두 배의 합인 1Kv로 구현될 수 있다. 이 경우에, 피드백 루프를 통한 전류 궤환에 따라 제1 전압원 및 제2 전압원 각각을 따라 흐르는 전류 Iin1 및 Iin2는 평균값 0A에 근접한다. 실질적으로는, 각각의 컨버팅 회로의 효율(예. 약 90%)에 따라 부스트 컨버팅 회로 및 벅 컨버팅 회로에서 소비되는 전력의 크기만큼을 각각의 전압원이 공급하게 될 것이다.
도 4는 다른 일 실시 예에 따른 구형파 전류에 대한 커패시터 시험 장치를 설명하는 블록도이다. 도 4를 참조하면, 커패시터 시험 장치(400)는 제1 전원 공급부(410), 부스트 컨버팅 회로(420), 제2 전원 공급부(430) 및 벅 컨버팅 회로(440)를 포함할 수 있다. 제1 전원 공급부(410)는 부스트 컨버팅 회로의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로로 제1 직류 전압을 인가할 수 있다.
부스트 컨버팅 회로(420)는 제1 MOSFET을 포함하고, 상기 제1 MOSFET의 게이트 단자로 듀티 사이클 D를 갖는 제어 신호가 입력됨에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달할 수 있다.
제2 전원 공급부(430)는 그라운드 노드와 시험 대상인 커패시터의 타 단 사이에 연결되고, 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가할 수 있다.
벅 컨버팅 회로(440)는 부스트 컨버팅 회로의 입력 단자 및 출력 단자 사이에 연결되어 피드백 루프를 구현한다. 벅 컨버팅 회로(440)는 제2 MOSFET을 포함하고, 제2 MOSFET에 따라 흐르는 전류의 평균값이 시험 대상인 커패시터의 평균 전류의 듀티 사이클의 역수(1/D)배를 추종하도록 전류 제어됨으로써 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 흐르게 할 수 있다.
도 4에서 설명되는 커패시터 시험 장치는 부스트 컨버팅 회로의 제1 MOSFET의 게이트 단자로 입력되는 제어 신호의 듀티 사이클 D과 벅 컨버팅 회로의 제2 MOSFET의 게이트 단자로 입력되는 제어 신호의 전류 제어의 크기(커패시터의 평균 전류의 1/D배)를 통해 다양한 듀티 사이클은 갖는 구형파에 대해서도 커패시터의 시험을 수행하는 효과를 제공할 수 있다.
제1 전원 공급부(410) 및 제2 전원 공급부(420)의 구체적인 회로 구현 과정에 있어서는 도 2와 함께 설명된 기술적 사상이 적용될 수 있으므로 중복되는 설명은 생략하기로 한다.
부스트 컨버팅 회로(420)는 제1 커패시터의 일 단과 제1 MOSFET의 드레인 단자 사이에 연결되는 제1 인덕터, 제1 MOSFET의 드레인 단자에 양극 단자가 연결되고, 음극 단자가 시험 대상인 커패시터의 일 단에 연결되는 제1 다이오드를 더 포함할 수 있다. 또한, 제1 MOSFET 트랜지스터는 드레인 단자가 제1 다이오드의 양극 단자에 연결되고, 소스 단자가 그라운드 노드에 연결될 수 있다.
벅 컨버팅 회로(440)는 부스팅 컨버팅 회로(220)의 입력 단자와 제2 다이오드의 음극 단자 사이에 연결되는 제2 인덕터 및 제2 MOSFET의 소스 단자와 부스트 컨버팅 회로(420)의 출력 단자에 연결되어, 제2 MOSFET의 드레인 단자와 소스 단자를 통해 흐르는 전류를 평활화하는 필터부를 더 포함할 수 있다. 상기 제2 MOSFET은 소스 단자가 제2 다이오드의 음극 단자에 연결되고, 드레인 단자가 필터부의 일 단에 연결될 수 있다.
상기 필터부는 제2 MOSFET의 드레인 단자와 부스트 컨버팅 회로(420)의 출력 단자 사이에 연결되는 제3 인덕터, 상기 제2 MOSFET의 드레인 단자와 그라운드 노드 사이에 연결되는 제1 커패시터 및 부스트 컨버팅 회로(420)의 출력 단자와 그라운드 노드 사이에 연결되는 제2 커패시터를 포함할 수 있다.
제2 실시 예의 시뮬레이션 결과
도 5는 도 4의 실시 예에 따라 구현된 커패시터 시험 장치의 시간에 따른 주요 전압 및 전류의 그래프이다. 도 5의 경우에는, 시험 대상 커패시터의 Ctest는 1000μF이고, 직류 전원 시험 조건은 Itest,rms = 250A 이고, Vtest = 1kV로, 부스트 컨버팅 회로의 제1 MOSFET으로 입력되는 제1 제어 신호의 듀티 사이클은 0.33, 파형의 주파수는 20kHz로 설정된 경우가 설명된다.
제1 제어 신호는 미리 설정된 듀티 사이클(0.33)에 따라 턴 온 신호(high)를 제1 MOSFET의 게이트 단자로 출력한다. 일 실시 예에 따르면, 벅 컨버팅 회로(440)로 입력되는 제2 제어 신호는 제2 MOSFET Q2로 흐르는 전류 IQ2가 Itest,rms의 3 배를 추종하도록 PWM 전류 제어가 수행될 수 있다. 상기 제1 제어 신호에 따라 부스트 컨버팅 회로 내에 포함되는 제1 다이오드로 흐르는 전류 ID1의 크기가 결정된다. 위와 같은 제1 제어 신호 및 제2 제어 신호의 구현에 따라 시험 대상 커패시터로 흐르는 Itest는 비대칭적인 형상을 갖는 구형파로서 구현되어 동작될 수 있다.
이상, 본 발명의 기술적 사상을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명의 기술적 사상은 상기 실시 예들에 한정되지 않고, 본 발명의 기술적 사상은 상기 실시 예들에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 기술 분야의 통상의 지식을 가진 자에 의하여 여러 가지 변혼 및 변경이 가능하다.

Claims (12)

  1. 구형파(square wave) 전류에 대한 커패시터 시험 장치에 있어서,
    부스트 컨버팅 회로의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로로 제1 직류 전압을 인가하는 제1 전원 공급부;
    제1 스위칭 소자를 포함하고, 상기 제1 스위칭 소자의 듀티 사이클에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달하는 부스트 컨버팅 회로;
    상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되고, 상기 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가하는 제2 전원 공급부; 및
    상기 부스트 컨버팅 회로의 입력 단자 및 출력 단자 사이에 연결되고, 제2 스위칭 소자를 포함하고, 상기 제2 스위칭 소자를 따라 흐르는 전류의 평균값이 상기 시험 대상인 커패시터의 평균 전류를 추종하도록 전류 제어됨으로써 상기 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 흐르게 하는 벅 컨버팅 회로
    를 포함하는 구형파 전류에 대한 커패시터 시험 장치.
  2. 제1항에 있어서,
    상기 제1 전원 공급부는,
    상기 그라운드 노드에 음극 단자가 연결되며, 상기 제1 직류 전압을 제공하는 제1 전압원;
    상기 제1 전압원의 양극 단자와 상기 부스트 컨버팅 회로의 입력 단자 사이에 연결되는 제1 인덕터;
    상기 그라운드 노드와 상기 부스트 컨버팅 회로의 입력 단자 사이에 연결되는 제1 커패시터
    를 포함하는 구형파 전류에 대한 커패시터 시험 장치.
  3. 제1항에 있어서,
    상기 제2 전원 공급부는,
    상기 그라운드 노드에 양극 단자가 연결되며, 상기 제2 직류 전압을 제공하는 제2 전압원;
    상기 제2 전압원의 음극 단자와 상기 시험 대상인 커패시터의 타 단 사이에 연결되는 제2 인덕터; 및
    상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되는 제2 커패시터
    를 포함하는 구형파 전류에 대한 커패시터 시험 장치.
  4. 제3항에 있어서,
    상기 제2 직류 전압의 크기는,
    상기 커패시터의 직류 전원 시험 조건에 대응하는 직류 전압 크기에서 상기 제1 직류 전압의 크기의 소정 배수만큼을 차감한 값으로 결정되는 것을 특징으로 하는 구형파 전류에 대한 커패시터 시험 장치.
  5. 제1항에 있어서,
    상기 부스트 컨버팅 회로는,
    상기 제1 스위칭 소자로서 제1 MOSFET을 포함하고,
    상기 제1 커패시터의 일 단과 상기 제1 MOSFET의 드레인 단자 사이에 연결되는 제3 인덕터;
    상기 제1 MOSFET의 드레인 단자에 양극 단자가 연결되고, 음극 단자가 상기 시험 대상인 커패시터의 일 단에 연결되는 제1 다이오드; 및
    드레인 단자가 상기 제1 다이오드의 양극 단자에 연결되고, 소스 단자가 상기 그라운드 노드에 연결되는 제1 MOSFET
    을 포함하는 구형파 전류에 대한 커패시터 시험 장치.
  6. 제5항에 있어서,
    상기 제1 MOSFET의 게이트 단자로,
    미리 지정된 듀티 사이클에 대응하여 상기 제1 MOSFET을 턴 온 시키는 제어 신호가 소정 주기로 입력되는 것을 특징으로 하는 구형파 전류에 대한 커패시터 시험 장치.
  7. 제1항에 있어서,
    상기 벅 컨버팅 회로는,
    상기 부스트 컨버팅 회로의 입력 단자와 제2 다이오드의 음극 단자 사이에 연결되는 제4 인덕터;
    상기 제4 인덕터의 일 단과 그라운드 노드 사이에 연결되는 제2 다이오드;
    소스 단자가 상기 제2 다이오드의 음극 단자에 연결되고, 드레인 단자가 필터부의 일 단에 연결되는 제2 MOSFET; 및
    상기 제2 MOSFET의 소스 단자와 상기 부스트 컨버팅 회로의 출력 단자에 연결되어, 상기 제2 MOSFET의 드레인 단자와 소스 단자를 통해 흐르는 전류를 평활화하는 필터부
    를 포함하는 구형파 전류에 대한 커패시터 시험 장치.
  8. 제7항에 있어서,
    상기 필터부는,
    상기 제2 MOSFET의 드레인 단자와 상기 부스트 컨버팅 회로의 출력 단자 사이에 연결되는 제5 인덕터;
    상기 제2 MOSFET의 드레인 단자와 그라운드 노드 사이에 연결되는 제3 커패시터; 및
    상기 부스트 컨버팅 회로의 출력 단자와 그라운드 노드 사이에 연결되는 제4 커패시터
    를 포함하는 것을 특징으로 하는 구형파 전류에 대한 커패시터 시험 장치.
  9. 구형파 전류에 대한 커패시터 시험 장치에 있어서,
    부스트 컨버팅 회로의 입력 단자와 그라운드 노드 사이에 연결되며, 구형파 전류를 생성하는 부스트 컨버팅 회로로 제1 직류 전압을 인가하는 제1 전원 공급부;
    제1 MOSFET을 포함하고, 상기 제1 MOSFET의 게이트 단자로 듀티 사이클 D를 갖는 제어 신호가 입력됨에 따라 생성되는 구형파 전류를 시험 대상인 커패시터의 일 단이 연결된 출력 단자로 전달하는 부스트 컨버팅 회로;
    상기 그라운드 노드와 상기 시험 대상인 커패시터의 타 단 사이에 연결되고, 상기 커패시터의 직류 전원 시험 조건에 대응하여 제2 직류 전압을 인가하는 제2 전원 공급부; 및
    상기 부스트 컨버팅 회로의 입력 단자 및 출력 단자 사이에 연결되고, 제2 MOSFET을 포함하고, 상기 제2 MOSFET을 따라 흐르는 전류의 평균값이 상기 시험 대상인 커패시터의 평균 전류의 듀티 사이클의 역수 배를 추종하도록 전류 제어됨으로써 상기 커패시터를 통해 흐르는 부하 전류의 적어도 일부를 추출하여 피드백 루프로 흐르게 벅 컨버팅 회로
    를 포함하는 구형파 전류에 대한 커패시터 시험 장치.
  10. 제9항에 있어서,
    상기 부스트 컨버팅 회로는,
    상기 제1 커패시터의 일 단과 상기 제1 MOSFET의 드레인 단자 사이에 연결되는 제1 인덕터; 및
    상기 제1 MOSFET의 드레인 단자에 양극 단자가 연결되고, 음극 단자가 상기 시험 대상인 커패시터의 일 단에 연결되는 제1 다이오드;
    를 더 포함하고,
    상기 제1 MOSFET는 드레인 단자가 상기 제1 다이오드의 양극 단자에 연결되고, 소스 단자가 상기 그라운드 노드에 연결되는 구형파 전류에 대한 커패시터 시험 장치.
  11. 제9항에 있어서,
    상기 벅 컨버팅 회로는,
    상기 부스트 컨버팅 회로의 입력 단자와 제2 다이오드의 음극 단자 사이에 연결되는 제2 인덕터; 및
    상기 제2 MOSFET의 소스 단자와 상기 부스트 컨버팅 회로의 출력 단자에 연결되어, 상기 제2 MOSFET의 드레인 단자와 소스 단자를 통해 흐르는 전류를 평활화하는 필터부
    를 더 포함하고,
    상기 제2 MOSFET는,
    소스 단자가 상기 제2 다이오드의 음극 단자에 연결되고, 드레인 단자가 필터부의 일 단에 연결되는 구형파 전류에 대한 커패시터 시험 장치.
  12. 제11항에 있어서,
    상기 필터부는,
    상기 제2 MOSFET의 드레인 단자와 상기 부스트 컨버팅 회로의 출력 단자 사이에 연결되는 제3 인덕터;
    상기 제2 MOSFET의 드레인 단자와 그라운드 노드 사이에 연결되는 제1 커패시터; 및
    상기 부스트 컨버팅 회로의 출력 단자와 그라운드 노드 사이에 연결되는 제2 커패시터
    를 포함하는 것을 특징으로 하는 구형파 전류에 대한 커패시터 시험 장치.
KR1020220047343A 2022-04-18 2022-04-18 구형파 전류에 대한 커패시터 시험 장치 KR102677422B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220047343A KR102677422B1 (ko) 2022-04-18 2022-04-18 구형파 전류에 대한 커패시터 시험 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220047343A KR102677422B1 (ko) 2022-04-18 2022-04-18 구형파 전류에 대한 커패시터 시험 장치

Publications (2)

Publication Number Publication Date
KR20230148525A true KR20230148525A (ko) 2023-10-25
KR102677422B1 KR102677422B1 (ko) 2024-06-20

Family

ID=88515632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220047343A KR102677422B1 (ko) 2022-04-18 2022-04-18 구형파 전류에 대한 커패시터 시험 장치

Country Status (1)

Country Link
KR (1) KR102677422B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398515B2 (ja) * 1995-06-28 2010-01-13 ロッキード マーティン アイアール イメージング システムズ デジタルオフセット補正装置及びオフセット提供方法
KR20100085791A (ko) * 2009-01-21 2010-07-29 주식회사 파워트론 축전지팩의 제어 관리 장치 및 그 방법
KR101019342B1 (ko) * 2009-05-04 2011-03-07 손진근 전력변환장치에서의 직류 출력 필터 커패시터의 온라인 고장검출 시스템
KR20120034451A (ko) * 2010-10-01 2012-04-12 손진근 전력변환기에 대한 직류링크 커패시터의 고장진단을 위한 간단한 용량 추정 시스템
KR20130042083A (ko) * 2011-10-18 2013-04-26 손진근 전력변환기에 대한 직류링크 커패시터 장착형 커패시터 고장진단 통신 시스템
KR101452724B1 (ko) 2014-07-28 2014-10-23 주식회사 뉴인텍 자동차 인버터용 커패시터의 리플 전류 시험 장치 및 방법
KR101651883B1 (ko) 2014-12-31 2016-08-29 주식회사 효성 모듈형 컨버터의 커패시터 상태진단방법
JP2019184578A (ja) * 2018-04-02 2019-10-24 カルソニックカンセイ株式会社 診断装置及び診断方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398515B2 (ja) * 1995-06-28 2010-01-13 ロッキード マーティン アイアール イメージング システムズ デジタルオフセット補正装置及びオフセット提供方法
KR20100085791A (ko) * 2009-01-21 2010-07-29 주식회사 파워트론 축전지팩의 제어 관리 장치 및 그 방법
KR101019342B1 (ko) * 2009-05-04 2011-03-07 손진근 전력변환장치에서의 직류 출력 필터 커패시터의 온라인 고장검출 시스템
KR20120034451A (ko) * 2010-10-01 2012-04-12 손진근 전력변환기에 대한 직류링크 커패시터의 고장진단을 위한 간단한 용량 추정 시스템
KR20130042083A (ko) * 2011-10-18 2013-04-26 손진근 전력변환기에 대한 직류링크 커패시터 장착형 커패시터 고장진단 통신 시스템
KR101452724B1 (ko) 2014-07-28 2014-10-23 주식회사 뉴인텍 자동차 인버터용 커패시터의 리플 전류 시험 장치 및 방법
KR101651883B1 (ko) 2014-12-31 2016-08-29 주식회사 효성 모듈형 컨버터의 커패시터 상태진단방법
JP2019184578A (ja) * 2018-04-02 2019-10-24 カルソニックカンセイ株式会社 診断装置及び診断方法

Also Published As

Publication number Publication date
KR102677422B1 (ko) 2024-06-20

Similar Documents

Publication Publication Date Title
EP2127487B1 (en) Supply circuit
TWI542131B (zh) 具零電壓切換能力且以穩定切換頻率運作之可切換降壓轉換器
JP5960153B2 (ja) 電力供給制御システム及び装置
US9237621B1 (en) Current control circuit and method for floating IC driven buck-boost converter
US20170222545A1 (en) Power factor improving converter, and power supply device including power factor improving converter
US20170110965A1 (en) Power conversion apparatus
WO2006063024A1 (en) Current controlled gate driver for power switches
CN109921627B (zh) 用于限制开关转换器中的电磁干扰的装置和方法
CN108459651A (zh) 恒流控制器及其功率调节电路
EP3350911B1 (de) Pfc-modul für lückenden betrieb
JP2012088154A (ja) パワーサイクル試験装置およびパワーサイクル試験方法
Kathiresan et al. Novel high-power nonresonant multichannel LED driver
KR102677422B1 (ko) 구형파 전류에 대한 커패시터 시험 장치
US20230275526A1 (en) Rectifying element and voltage converter comprising such a rectifying element
JP5834596B2 (ja) 高電圧インバータ装置
JPH066975A (ja) 高圧電源回路
Hu et al. A low cost portable car heater based on a novel current-fed push-pull inverter
JP6867941B2 (ja) スイッチング電源装置
JP2007501598A (ja) 同期整流器の出力電圧制御
Goettle et al. Detailed Analysis and Optimization of the Asymmetrical Half-Bridge PWM Converter including Parasitics
JP2012195251A (ja) Ｌｅｄ駆動回路
US20230318465A1 (en) Pulse width modulator for a stacked half bridge
KR102032869B1 (ko) Dc-ac 인버터를 포함하는 전원 장치 및 전원 제어 방법
CN109075716B (zh) 具有电隔离的钟控电源单元
JP3111505B2 (ja) 放電灯点灯装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant