KR20230147957A - 반도체 소자의 광학적 불량 검출 시스템 및 방법 - Google Patents

반도체 소자의 광학적 불량 검출 시스템 및 방법 Download PDF

Info

Publication number
KR20230147957A
KR20230147957A KR1020220046977A KR20220046977A KR20230147957A KR 20230147957 A KR20230147957 A KR 20230147957A KR 1020220046977 A KR1020220046977 A KR 1020220046977A KR 20220046977 A KR20220046977 A KR 20220046977A KR 20230147957 A KR20230147957 A KR 20230147957A
Authority
KR
South Korea
Prior art keywords
optical
substrate plate
defect detection
detection system
wafer
Prior art date
Application number
KR1020220046977A
Other languages
English (en)
Inventor
이욱진
오길근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220046977A priority Critical patent/KR20230147957A/ko
Priority to US18/118,350 priority patent/US20230333027A1/en
Publication of KR20230147957A publication Critical patent/KR20230147957A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/13—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the heat-exchanging means at the junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00—Features of devices classified in G01N21/00
    • G01N2201/12—Circuits of general importance; Signal processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Biochemistry (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Robotics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

광학적 불량 검출 시스템은, 내부에 수용 공간을 구비하며 개구부가 구비된 상부 커버를 갖는 검사 챔버, 상기 상부 커버의 개구부에 장착되고 웨이퍼가 배치되는 제1 면 및 상기 제1 면에 반대하는 제2 면을 가지며 중심 영역에 광학 윈도우가 형성된 기판 플레이트, 상기 기판 플레이트의 상기 광학 윈도우 둘레에 배치되는 복수 개의 열전 소자들을 포함하고 상기 기판 플레이트의 상기 제1 면 상에서 상기 광학 윈도우를 통해 노출되도록 배치되는 상기 웨이퍼의 적어도 하나의 반도체 소자를 원하는 온도 범위로 가열 또는 냉각시키기 위한 온도 조절 장치, 및 상기 검사 챔버의 상기 수용 공간 내부에 배치되며 상기 광학 윈도우를 통해 노출되는 상기 적어도 하나의 반도체 소자를 향하여 광을 조사하고 반사되는 광을 분석하기 위한 광학 장치를 포함한다.

Description

반도체 소자의 광학적 불량 검출 시스템 및 방법{OPTICAL FAULT ISOLATION SYSTEM AND METHOD FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 검사 시스템 및 검사 방법에 관한 것으로, 보다 상세하게는, 웨이퍼에 형성된 반도체 소자들의 광학적 불량을 분석하기 위한 시스템 및 이를 이용한 반도체 소자의 광학적 불량 분석 방법에 관한 것이다.
반도체 장치의 단위 로직의 크기가 작아짐에 따라 물리적으로 실제 불량을 시각화하는 데 한계가 있으므로, 다양한 광학 기술을 사용하여 소자 불량의 원인을 찾는 광학적 결함 검출(Optical Fault Isolation, OFI) 분석 기술이 전기적 고장 분석 방법의 하나로서 사용되고 있다. 하지만, 종래의 OFI 분석 기술은 상온에서만 분석이 가능하므로 고온 품질 보증이 필수적인 자동차 전장 제품의 불량 분석을 위해 사용되기 어려운 문제점이 있고, 고온 또는 저온의 온도 범위에서 불량을 검출하여 제품 수율을 개선시킬 수 있는 새로운 광학적 불량 검출 시스템이 요구된다.
본 발명의 일 과제는 특정 온도에서 발생하는 불량에 따른 수율 손실을 방지하기 위한 반도체 소자의 광학적 불량 검출 시스템을 제공하는 데 있다.
본 발명의 다른 과제는 상술한 광학적 불량 검출 시스템을 이용하여 반도체 소자의 불량 위치를 검출하는 방법을 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 광학적 불량 검출 시스템은, 내부에 수용 공간을 구비하며 개구부가 구비된 상부 커버를 갖는 검사 챔버, 상기 상부 커버의 개구부에 장착되고 웨이퍼가 배치되는 제1 면 및 상기 제1 면에 반대하는 제2 면을 가지며 중심 영역에 광학 윈도우가 형성된 기판 플레이트, 상기 기판 플레이트의 상기 광학 윈도우 둘레에 배치되는 복수 개의 열전 소자들을 포함하고 상기 기판 플레이트의 상기 제1 면 상에서 상기 광학 윈도우를 통해 노출되도록 배치되는 상기 웨이퍼의 적어도 하나의 반도체 소자를 원하는 온도 범위로 가열 또는 냉각시키기 위한 온도 조절 장치, 및 상기 검사 챔버의 상기 수용 공간 내부에 배치되며 상기 광학 윈도우를 통해 노출되는 상기 적어도 하나의 반도체 소자를 향하여 광을 조사하고 반사되는 광을 분석하기 위한 광학 장치를 포함한다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 광학적 불량 검출 시스템은, 내부에 수용 공간을 구비하고 광학 윈도우를 갖는 기판 플레이트가 장착된 상부 커버를 갖는 검사 챔버, 상기 기판 플레이트에 구비되며 상기 광학 윈도우 둘레에 배치되는 복수 개의 열전 소자들을 포함하고 상기 기판 플레이트 상에 상기 광학 윈도우를 통해 노출되도록 배치되는 웨이퍼의 적어도 하나의 반도체 소자를 원하는 온도 범위로 가변시키기 위한 온도 조절 장치, 상기 검사 챔버의 상기 수용 공간 내에 배치되며 상기 광학 윈도우를 통해 노출되는 상기 적어도 하나의 반도체 소자를 향하여 광을 조사하고 반사되는 광을 분석하기 위한 광학 장치, 상기 검사 챔버의 상부에 배치되어 상기 반도체 소자와 접촉하는 프로브 카드, 및 상기 프로브 카드로 전기적 신호를 전송하고 상기 전기적 신호에 대응하는 반응 신호를 수신하여 상기 반도체 소자의 전기적 특성을 검사하는 테스터를 포함한다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 광학적 불량 검출 방법에 있어서, 광학 윈도우 둘레에 배치되는 열전 소자들을 갖는 기판 플레이트를 검사 챔버의 상부 커버에 장착한다. 상기 기판 플레이트 상에 웨이퍼를 배치시킨다. 열전 소자들을 이용하여 상기 광학 윈도우를 통해 노출된 적어도 하나의 반도체 소자를 원하는 온도 범위로 가변시킨다. 상기 반도체 소자에 전기적 신호를 인가한다. 상기 검사 챔버 내에 배치된 광학 장치를 이용하여 상기 광학 윈도우를 통해 노출된 상기 반도체 소자에 대한 광학적 불량 위치를 검출한다.
예시적인 실시예들에 따르면, 광학적 불량 검출 시스템은 광학 윈도우를 갖는 기판 플레이트가 장착된 상부 커버를 갖는 검사 챔버, 상기 기판 플레이트에 구비되며 상기 광학 윈도우 둘레에 배치되는 복수 개의 열전 소자들을 포함하는 온도 조절 장치, 및 상기 검사 챔버 내에 배치되며 상기 광학 윈도우를 통해 노출되는 적어도 하나의 반도체 소자를 향하여 광을 조사하고 반사되는 광을 분석하기 위한 광학 장치를 포함할 수 있다.
복수 개의 반도체 소자들이 형성된 웨이퍼는 상기 기판 플레이트 상에 지지되고, 상기 반도체 소자들 중에서 테스트하고자 하는 반도체 소자는 상기 광학 윈도우에 의해 노출되도록 배치될 수 있다. 상기 테스트하고자 하는 반도체 소자는 상기 열전 소자들에 의해 가열 또는 냉각되어 원하는 고온 또는 저온의 온도 범위로 가변되고, 상기 고온 또는 저온의 온도 범위 하에서 광학적 불량 검출이 수행될 수 있다. 이에 따라, 고온 또는 저온의 온도 범위에서의 엄격한 신뢰성 평가를 수행할 수 있다.
이와 같은 광학적 불량 분석법은 고온 환경에서 동작이 필수적인 전장 제품이나 AP의 고온 테스트에서 발생하는 주요 불량을 찾고, 품질 확보를 위한 번인(Burn-In), 고온 테스트(High temperature Test) 등의 각종 가혹 조건 테스트에서 발생하는 불량 원인을 밝히는데 사용되어 제품 품질을 높이고, 수율을 개선할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 광학적 불량 검출 시스템을 나타내는 단면도이다.
도 2는 도 1의 검사 챔버를 나타내는 사시도이다.
도 3은 도 2의 검사 챔버의 상부 커버 상에서 이동 가능한 이송 암을 나타내는 평면도이다.
도 4는 도 3의 이송 암이 상부 커버에 장착된 기판 플레이트 상에 위치한 상태를 나타내는 평면도이다.
도 5는 도 4의 웨이퍼의 B 부분을 나타내는 확대 평면도이다.
도 6은 예시적인 실시예들에 따른 온도 조절 장치가 구비된 기판 플레이트를 나타내는 평면도이다.
도 7은 도 6의 기판 플레이트를 나타내는 부분 절개 사시도이다. 도 8은 도 6의 기판 플레이트를 나타내는 단면도이다.
도 9는 도 8의 열전 소자를 나타내는 확대 단면도이다.
도 10은 다른 실시예에 따른 열전 소자를 나타내는 단면도이다.
도 11은 예시적인 실시예들에 따른 광학적 불량 검출 방법을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 광학적 불량 검출 시스템을 나타내는 단면도이다. 도 2는 도 1의 검사 챔버를 나타내는 사시도이다. 도 3은 도 2의 검사 챔버의 상부 커버 상에서 이동 가능한 이송 암을 나타내는 평면도이다. 도 4는 도 3의 이송 암이 상부 커버에 장착된 기판 플레이트 상에 위치한 상태를 나타내는 평면도이다. 도 5는 도 4의 웨이퍼의 B 부분을 나타내는 확대 평면도이다.
도 1 내지 도 5를 참조하면, 광학적 불량 검출 시스템(10)은 웨이퍼(W)와 같은 기판을 지지하기 위한 기판 플레이트(120)가 구비된 검사 챔버(100), 기판 플레이트(120) 상에 지지된 상기 웨이퍼의 국부적 위치를 원하는 온도 범위로 가열 또는 냉각시키기 위한 온도 조절 장치(200) 및 기판 플레이트(120)의 광학 윈도우(122)를 통해 노출된 상기 웨이퍼의 후면을 통해 상기 웨이퍼에 형성된 반도체 소자를 촬영하기 위한 광학 장치(300)를 포함할 수 있다.
또한, 광학적 불량 검출 시스템(10)은 피시험 장치(Device Under Test, DUT)인 반도체 소자들이 각각 형성된 웨이퍼들(W)을 수용하기 위한 로더부(20), 기판 플레이트(120) 상에 지지된 상기 웨이퍼의 상기 반도체 소자와의 전기적 및 물리적 접촉을 위한 프로브 카드(400) 및 프로브 카드(400)를 통해 상기 반도체 소자의 검사를 위한 전기 신호를 출력하기 위한 테스터(500)를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 광학적 불량 검출 시스템(10)은 다양한 광학적 분석 방법을 이용하여 반도체 소자의 불량 위치를 검출하기 위한 광학적 불량 검출(OFI) 시스템일 수 있다. 후술하는 바와 같이, 광학적 불량 검출 시스템(10)은 원하는 고온 또는 저온의 온도 범위 하에서 자동화 테스트 시스템(Automatic Test Equipment, ATE)과 연동하여 반도체 소자의 구동 상태에서 고배율 렌즈를 통하여 불량 위치를 시각적으로 제공할 수 있다.
도 1 및 도 2에 도시된 바와 같이, 검사 챔버(100)는 반도체 소자의 광학적 불량 검출(OFI) 공정이 수행되는 공간을 제공할 수 있다. 검사 챔버(100)는 외장부를 구성하며 상기 공간을 형성하는 하우징을 포함할 수 있다. 상기 하우징은 바닥부, 상기 바닥부로부터 상방으로 연장하는 복수 개의 측벽들(110) 및 측벽들(110)과 연결되고 측벽들(110) 상에 배치되는 상부 커버(112)를 포함하여 내부에 일정한 크기의 수용 공간(S)을 제공할 수 있다. 상기 바닥부는 외부 진동이나 충격을 흡수할 정도로 충분한 두께와 강성을 가질 수 있다.
상부 커버(112)는 개구부(114)가 구비될 수 있다. 기판 플레이트(120)는 상부 커버(112)의 개구부(114)에 장착될 수 있다. 기판 플레이트(120)는 웨이퍼(W)가 배치되는 상부면 및 상기 상부면에 반대하는 하부면을 가질 수 있다. 기판 플레이트(120)는 원형의 플레이트 형상을 가질 수 있다. 기판 플레이트(120)는 금속 또는 금속 합금을 포함할 수 있다. 예를 들면, 기판 플레이트(120)는 듀랄루민과 같은 알루미늄 합금을 포함할 수 있다.
기판 플레이트(120)는 중심 영역에 광학 윈도우(122)가 형성될 수 있다. 광학 윈도우(122)는 기판 플레이트(120)를 관통하는 관통홀을 포함할 수 있다. 이와 다르게, 광학 윈도우(122)는 상기 관통홀 내에 배치되는 열 전도성 투명 재료를 포함할 수 있다. 광학 윈도우(122)의 직경은 1cm 내지 5cm의 범위 이내에 있을 수 있다.
후술하는 바와 같이, 복수 개의 반도체 소자들이 형성된 웨이퍼(W)는 기판 플레이트(120)의 상부면 상에 지지되고, 복수 개의 반도체 소자들 중에서 적어도 하나는 광학 윈도우(122)를 통해 노출되도록 배치될 수 있다. 광학 장치(300)는 기판 플레이트(120)의 광학 윈도우(122)를 통해 노출된 상기 반도체 소자를 촬영하여 광학적 결함 검출(Optical Fault Isolation, OFI)을 수행할 수 있다.
예시적인 실시예들에 있어서, 로더부(20)는 검사 챔버(100)의 일측에 인접하게 배치되고, 검사 챔버(100)의 상부 커버(110)에 장착된 기판 플레이트(120) 상에 웨이퍼(W)와 같은 상기 피검사 장치를 로딩/언로딩할 수 있다. 로더부(20)는 복수 개의 웨이퍼들(W)이 수용된 FOUP과 같은 기판 이송 캐리어를 수용하는 기판 수용부 및 상기 기판 수용부로부터 웨이퍼(W)를 기판 플레이트(120) 상에 로딩하기 위한 기판 이송 메커니즘을 포함할 수 있다.
도 3 및 도 4에 도시된 바와 같이, 상기 기판 이송 메커니즘은 웨이퍼(W)를 보유한 상태로 기판 플레이트(120) 상에서 웨이퍼(W)를 이송시키기 위한 이송 암(130)을 포함할 수 있다. 이송 암(130)의 일단부에는 장착홀(132)이 형성되고, 웨이퍼(W)는 장착홀(132) 내에 지지될 수 있다. 이송 암(130)은 이송 레일(134)을 따라 제1 수평 방향(X 방향)으로 이동할 수 있다. 도면에 도시되지는 않았지만, 이송 암(130)은 또 다른 이송 레일을 따라 제2 수평 방향(Y 방향)으로 이동할 수 있다. 상기 제1 및 제2 수평 방향들은 상기 웨이퍼의 평면과 실질적으로 평행한 방향이다. 이송 암(130)은 강화 플라스틱 물질을 포함할 수 있다.
따라서, 이송 암(130)은 웨이퍼(W)를 파지하여 기판 플레이트(120) 상으로 이동시키고, 검사 공정이 완료된 웨이퍼(W)를 상기 기판 수용부로 언로딩할 수 있다. 또한, 이송 암(130)은 상기 제1 수평 방향 또는 상기 제2 수평 방향으로 기판 플레이트(120) 상에서 이동시켜 복수 개의 반도체 소자들 중에서 적어도 하나를 선택하여 기판 플레이트(120)의 광학 윈도우(122)를 통해 노출시킬 수 있다.
기판 플레이트(120)의 상부면에는 복수 개의 감압 홀들(124, 도 8 참조)이 형성될 수 있다. 웨이퍼(W)는 기판 플레이트(120)에 형성된 감압 홀들(124)에 의해 진공 흡착될 수 있다. 상기 감압 홀들은 배관들을 통해 진공 펌프(도시되지 않음)와 연결될 수 있다. 상기 진공 펌프는 제어부에 연결되어 상기 제어부의 제어에 의해 상기 감압 홀들에 진공 압력을 제공하여 웨이퍼(W)를 흡착할 수 있다.
또한, 기판 플레이트(120)의 상부면에서 복수 개의 가스 제공 홀들(도시되지 않음)이 형성될 수 있다. 웨이퍼(W)에 대한 검사 공정이 완료된 후, 상기 가스 제공 홀들을 통해 기판 플레이트(120) 상의 웨이퍼(W)의 후면에 가스를 제공하고 이송 암(130)은 검사 공정이 완료된 웨이퍼(W)를 상기 기판 수용부로 언로딩할 수 있다.
예시적인 실시예들에 있어서, 광학 장치(300)는 검사 챔버(100)의 수용 공간(S) 내부에 배치될 수 있다. 광학 장치(300)는 기판 플레이트(120)의 광학 윈도우(122)를 통해 노출되는 상기 적어도 하나의 반도체 소자를 향하여 광을 조사하고 반사되는 광으로부터 불량 위치를 검출할 수 있다.
광학 장치(300)는 이송 장치에 의해 상기 검사 챔버(100)의 상기 바닥부 상에서 수평 방향(X 방향 또는 Y 방향) 또는 수직 방향으로 이동 가능하도록 설치될 수 있다.
광학 장치(300)는 레이저 광원을 사용하는 광학 현미경을 포함할 수 있다. 상기 광학 현미경은 복수 개의 렌즈들(132)이 장착된 렌즈 터렛(310)을 포함할 수 있다. 렌즈 터렛(310)은 회전함에 따라, 복수 개의 렌즈들(132) 중에서 어느 하나를 선택하여 원하는 배율의 이미지를 획득할 수 있다.
광학적 불량 검출 시스템(10)은 원하는 배율의 이미지의 품질 확보를 위하여 광학 장치(300) 내부를 저온으로 유지시키기 위한 냉각 장치를 더 포함할 수 있다. 예를 들면, 상기 냉각 장치는 액화 질소 냉매를 사용하여 광학 렌즈가 배치되는 카메라 박스를 절대온도 87K까지 냉각시킬 수 있다.
예시적인 실시예들에 있어서, 테스터(500)는 프로브 카드(400)를 매개로 하여 기판 플레이트(120) 상에 지지된 웨이퍼(W)와 전기적으로 연결되어 상기 반도체 소자의 검사를 위한 전기 신호를 출력할 수 있다. 테스터(500)는 테스터 본체(510), 테스터 헤드(520) 및 인터페이스 모듈(530)을 포함할 수 있다.
테스터 본체(510)는 검사 챔버(100)의 타측에 배치될 수 있다. 테스터 본체(510)는 상기 반도체 소자의 검사를 위한 전기 신호를 출력하고, 검사 결과의 전기 신호를 입력받아 상기 반도체 소자의 정상 동작 여부를 판단할 수 있다.
테스터 헤드(520)는 검사 챔버(100) 상부에서 프로브 카드(400)와 전기적으로 연결되며 프로브 카드(400)와 테스터 본체(510) 사이의 전기 신호를 전달할 수 있다. 테스터 헤드(520)는 검사 챔버(100) 상에서 승강 가능하며, 프로브 카드(400)에 선택적으로 도킹될 수 있다. 테스터 헤드(520)는 테스터 본체(510)와 전기적으로 연결될 수 있다. 테스터 헤드(520)는 프로브 카드(400)가 접속되는 인터페이스 모듈(530)를 가지며, 테스터 헤드(520)는 인터페이스 모듈(530)에 접속된 프로브 카드(400)와 테스터 본체(510) 간에 전기 신호를 전달할 수 있다.
인터페이스 모듈(530) 내부에는 포고 블록(pogo block)이 구비될 수 있다. 상기 포고 블록의 내부에는 프로브 카드(400)의 회로 기판에 형성된 도전 패턴과 접촉하여 전기적으로 연결되는 복수 개의 포고 핀들(pogo pins)이 구비될 수 있다. 따라서, 테스터 본체(510)로부터의 전기 신호는 테스터 헤드(520) 및 인터페이스 모듈(530)의 상기 포고 핀들을 순차적으로 경유하여 프로브 카드(400)로 전달될 수 있다.
도 5에 도시된 바와 같이, 상기 웨이퍼는 다이 영역(DR) 및 다이 영역(DR)을 둘러싸는 스크라이브 레인 영역(SR)을 포함할 수 있다. 팹(FAB, Fabrication) 공정을 통해 웨이퍼(W)의 다이 영역들(DR)에는 반도체 소자들이 각각 형성될 수 있다. 상기 반도체 소자들은 스크라이브 레인 영역(SR)을 따라 분리된 후 어셈블리(assembly) 공정을 통해 개별 단위 칩으로 제조될 수 있다.
상기 팹 공정과 상기 어셈블리 공정의 사이에 웨이퍼(W)에 형성된 상기 반도체 소자들의 전기적 및 물리적 특성을 검사하는 검사 공정이 진행될 수 있다. 상기 검사 공정에서 상기 반도체 소자의 주변부를 따라 제공되는 전극 패드들(P)에 전기적 신호를 인가할 수 있다.
프로브 카드(400)가 인터페이스 모듈(530)에 결합된 상태에서, 프로브 카드(400)는 웨이퍼(W)를 향해 이동하여, 기판 플레이트(120) 상에 놓인 웨이퍼(W)에 형성된 상기 반도체 소자의 전극 패드들(P)은 프로브 카드(400)의 프로브들(402)에 각각 접촉될 수 있다. 이어서, 상기 반도체 소자의 OFI 분석을 수행할 수 있다. 상기 프로브 카드의 상기 프로브들과 상기 반도체 소자의 상기 전극 패드들을 접촉시키는 방식은 이에 제한되지 않으며, 다양한 방식에 의해 수행될 수 있다.
예시적인 실시예들에 있어서, 온도 조절 장치(200)는 기판 플레이트(120)의 광학 윈도우(122)에 의해 노출된 상기 반도체 소자만을 국부적으로 가열 또는 냉각함으로써, 원하는 온도 범위 하에서 상기 OFI 분석이 수행되도록 할 수 있다. 온도 조절 장치(200)는 기판 플레이트(120)에 구비되며 광학 윈도우(122) 둘레에 배치되는 복수 개의 열전 소자들(210)을 포함할 수 있다. 온도 조절 장치(200)는 펠티어(Peltier) 소자의 열전 특성을 이용하여 분석하고자 하는 반도체 소자만을 정확하고 빠르게 온도를 가변시킬 수 있다.
상기 OFI 분석을 위하여, 웨이퍼(W)는 기판 플레이트(120)의 상기 제1 면 상에서 적어도 하나의 반도체 소자가 검사 광학 윈도우(122)를 통해 노출되도록 배치될 수 있다. 상기 자동화 테스트 시스템으로서의 테스터(500)는 프로브 카드(400)를 통해 상기 반도체 소자에 전기적 신호를 인가할 수 있다. 상기 반도체 소자는 상기 전기적 신호에 응답하여 동작할 때, 광학 장치(300)는 상기 광학 렌즈를 이용하여 광학 윈도우(122)를 통해 웨이퍼(W)의 후면을 촬상하여 불량 위치를 검출할 수 있다. 이 때, 웨이퍼(W)의 상부면(S1)은 공기 중에 노출되므로, 일정한 온도를 유지하기 위하여 지속적으로 열을 공급하여야 한다. 한편, 검사 챔버(100) 내에 배치되는 광학 장치(300)는 이미지의 품질을 확보하기 위하여 저온 상태가 유지되어야 한다.
따라서, 분석하고자 하는 반도체 소자로부터 열이 발산되더라도, 검사 챔버(100) 내부로의 열 전달은 최소화할 필요성이 있다. 온도 조절 장치(200)는 원하는 온도 범위(예를 들면, 고온의 온도 범위)에서 OFI 분석을 수행하기 위하여, OFI의 이미지 품질에는 영향을 미치지 않도록 열전 소자들(210)을 이용하여 웨이퍼(W)의 국부적 가열이 가능하고 동시에 광학 렌즈의 온도 변화(상승)는 최소화할 수 있다.
이하에서는, 상기 온도 조절 장치에 대하여 상세히 설명하기로 한다.
도 6은 예시적인 실시예들에 따른 온도 조절 장치가 구비된 기판 플레이트를 나타내는 평면도이다. 도 7은 도 6의 기판 플레이트를 나타내는 부분 절개 사시도이다. 도 8은 도 6의 기판 플레이트를 나타내는 단면도이다. 도 9는 도 8의 열전 소자를 나타내는 확대 단면도이다. 도 8은 도 3의 A-A' 라인을 따라 절단한 단면도이다.
도 6 내지 도 9를 참조하면, 온도 조절 장치(200)는 기판 플레이트(120)에 구비되며 광학 윈도우(122) 둘레에 배치되는 복수 개의 열전 소자들(210)을 포함할 수 있다. 또한, 온도 조절 장치(200)는 열전 소자(210)에 인접하게 배치되는 단열 부재(220)를 더 포함할 수 있다.
온도 조절 장치(200)는 중심 영역에 광학 윈도우(122)를 갖는 단열 플레이트(202) 및 단열 플레이트(202)에 구비된 복수 개의 열전 소자들(210)을 포함할 수 있다. 단열 플레이트(202)는 단열 부재(220)로서의 가스켓을 포함할 수 있다. 가스켓(220)은 열전 소자(210)의 적어도 일측면을 둘러싸도록 구비될 수 있다. 단열 플레이트(202)는 기판 플레이트(120)의 중심 영역에 장착되고, 가스켓(220) 내에 복수 개의 열전 소자들(210)이 구비될 수 있다. 따라서, 가스켓(220)은 열전 소자들(210)의 측벽들을 둘러싸도록 배치되어 상기 단열 부재로서의 역할을 수행할 수 있다. 단열 플레이트(202)는 기판 플레이트(120)에 탈착 가능하도록 장착될 수 있다. 상기 단열 플레이트의 중심 영역에 광학 윈도우(122)가 구비될 수 있다. 예를 들면, 상기 가스켓은 내열성 실리콘 물질을 포함할 수 있다.
도 8 및 도 9에 도시된 바와 같이, 열전 소자들(210) 각각은 기판 플레이트(120)의 제1 면(121a)에 구비되는 발열부(214) 및 기판 플레이트(120)의 제2 면(121b)에 구비되는 흡열부(212)를 포함할 수 있다. 열전 소자(210)의 양단에 직류 전원(230)에 의해 전압이 인가되면, 흡열부(212)는 기판 플레이트(120)의 하부의 열을 흡수하고 발열부(214)는 흡열부(212)의 열을 전달받아 웨이퍼(W)의 반도체 소자로 열을 방출할 수 있다. 발열부(214) 및 흡열부(212)는 세라믹 층을 포함할 수 있다. 예를 들면, 발열부(214)와 흡열부(212) 사이의 온도 차이는 40℃ 내지 70℃의 범위 이내에 있을 수 있다.
열전 소자(210)는 직렬로 연결되는 적어도 하나의 N형 반도체(216) 및 P의 반도체(217) 커플을 포함할 수 있다. N형 반도체(216)는 원자가 전자가 4개인 원자에 미량의 5가 원자를 혼입한 것으로, 과잉 전자(excess electron)에 의해 전기를 전도할 수 있다. P형 반도체(217)는 원자가 전자가 4개인 원자에 미량의 3가 원자를 혼입한 것으로, 정공(positive hole)에 의해 전기를 전도할 수 있다.
N형 및 P형 반도체들(216, 217)은 양 끝단에 제1 및 제2 금속판들(213, 215)을 각각 접촉시키고, 도선에 의해 직류 전원(230)과 직렬로 연결될 수 있다. 직류 전류가 상기 도선에 반시계 방향으로 인가되면, N형 반도체(216)의 전자들은 전류의 흐름과 반대 방향(E 방향)으로 이동하게 되고, P형 반도체(217)의 정공들은 전류의 흐름과 같은 방향(H 방향)으로 이동하게 된다. 이 때, 정공들이 제1 및 제2 금속판들(213, 215) 사이에서 H 방향으로 열을 실어 나르는 역할을 하게 된다. 이에 따라, 흡열부(212)는 주위로부터 열을 흡수하게 되고, 흡열부(212)를 통해 흡수된 열 에너지는 정공에 의해 발열부(214)로 이동하여 외부로 방출될 수 있다.
예시적인 실시예들에 있어서, 온도 조절 장치(200)는 기판 플레이트(120)의 온도를 검출하기 위한 온도 센서(240) 및 온도 센서(240)로부터 검출된 온도에 기초하여 열전 소자들(210)의 동작을 제어하기 위한 제어기(250)를 더 포함할 수 있다.
온도 센서(240)는 열전 소자들(210)에 인접하게 기판 플레이트(120)에 설치될 수 있다. 온도 센서(240)는 웨이퍼(W)와 접촉하거나 인접하게 설치되어, 웨이퍼(W)에 형성된 반도체 소자의 온도를 검출할 수 있다. 이와 다르게, 자동화 테스트 시스템(ATE)의 온도 측정 유닛이 상기 반도체 소자의 온도를 측정할 수 있다.
제어기(250)는 검출된 온도에 기초하여 직류 전원(230)을 제어함으로써, 열전 소자들(210)의 동작을 제어할 수 있다. 이에 따라, 열전 소자들(210)의 동작 시간을 조절하여 상기 반도체 소자의 온도를 원하는 온도 범위까지 증가시킬 수 있다.
예를 들면, 웨이퍼(W)의 상기 반도체 소자는 온도 조절 장치(200)의 열전 소자들(210)에 의해 85℃ 내지 110℃의 고온 온도 범위로 가열될 수 있다. 이에 따라, 광학 장치(300)는 기판 플레이트(120)의 광학 윈도우(122)를 통해 노출된 웨이퍼(W)의 후면(S2)을 촬상하여 고온의 온도 범위 하에서 상기 OFI 분석을 수행할 수 있다.
예시적인 실시예들에 있어서, 직류 전원(230)에 의해 인가된 직류 전류의 방향을 반대 방향(시계 방향)으로 전환하여 흡열부(212)와 발열부(214)의 기능을 서로 바꿀 수 있다. 예를 들면, 제어기(250)에 의해 직류 전원(230)에 인가되는 직류 전류의 방향을 바꿀 수 있다.
직류 전원(230)에서 인가된 직류 전류의 방향이 시계 방향인 경우에는, 정공들은 H 방향과 반대 방향으로 움직이며 열을 실어 나르게 된다. 따라서, 발열부(214)가 주위로부터 열을 흡수하는 흡열부가 되고, 흡열부(212)가 주위로 열을 방출하는 방열부가 될 수 있다.
이 경우에 있어서, 흡열부(212)는 웨이퍼(W)로부터 열을 흡수하고 발열부(214)는 흡열부(212)의 열을 전단 받아 기판 플레이트(210) 하부로 열을 방출할 수 있다. 예를 들면, 웨이퍼(W)의 상기 반도체 소자는 온도 조절 장치(200)의 열전 소자들(210)에 의해 -20℃ 내지 -5℃의 저온 온도 범위로 냉각될 수 있다.
상술한 바와 같이, 광학적 불량 검출 시스템(10)은 광학 윈도우(122)를 갖는 기판 플레이트(120)가 장착된 상부 커버(112)를 갖는 검사 챔버(100), 기판 플레이트(120)에 구비되며 광학 윈도우(122) 둘레에 배치되는 복수 개의 열전 소자들(210)을 포함하는 온도 조절 장치(200), 및 검사 챔버(100) 내에 배치되며 광학 윈도우(122)를 통해 노출되는 적어도 하나의 반도체 소자를 향하여 광을 조사하고 반사되는 광을 분석하기 위한 광학 장치(300)를 포함할 수 있다.
복수 개의 반도체 소자들이 형성된 웨이퍼(W)는 기판 플레이트(120) 상에 지지되고, 상기 반도체 소자들 중에서 테스트하고자 하는 반도체 소자는 광학 윈도우(122)에 의해 노출되도록 배치될 수 있다. 상기 테스트하고자 하는 반도체 소자는 열전 소자들(210)에 의해 가열 또는 냉각되어 원하는 고온 또는 저온의 온도 범위로 가변되고, 상기 고온 또는 저온의 온도 범위 하에서 광학적 불량 검출이 수행될 수 있다. 이에 따라, 고온 또는 저온의 온도 범위에서의 엄격한 신뢰성 평가를 수행할 수 있다.
도 10은 다른 실시예에 따른 열전 소자를 나타내는 단면도이다.
도 10을 참조하면, 열전 소자들(210) 각각은 기판 플레이트(120)의 제1 면(121a)에 구비되는 흡열부(212) 및 기판 플레이트(120)의 제2 면(121b)에 구비되는 발열부(214)를 포함할 수 있다. 열전 소자(210)의 양단에 직류 전원(230)에 의해 전압이 인가되면, 흡열부(212)는 웨이퍼(W)로부터 열을 흡수하고 발열부(214)는 흡열부(212)의 열을 전단 받아 기판 플레이트(210) 하부로 열을 방출할 수 있다.
예를 들면, 웨이퍼(W)의 상기 반도체 소자는 온도 조절 장치(200)의 열전 소자들(210)에 의해 -20℃ 내지 -5℃의 저온 온도 범위로 냉각될 수 있다. 이에 따라, 저온의 온도 범위 하에서 상기 OFI 분석을 수행할 수 있다.
이하에서는, 도 1의 광학적 불량 검출 시스템을 이용한 반도체 소자의 광학적 불량 검출 방법에 대하여 설명하기로 한다.
도 11은 예시적인 실시예들에 따른 광학적 불량 검출 방법을 나타내는 순서도이다.
도 1 내지 도 11을 참조하면, 먼저, 광학 윈도우(122) 둘레에 배치되는 열전 소자들(210)을 갖는 기판 플레이트(120)를 제공하고(S100), 기판 플레이트(120) 상에 웨이퍼(W)를 배치시킬 수 있다(S110).
예시적인 실시예들에 있어서, 기판 플레이트(120)는 검사 챔버(100)의 상부 커버(112)에 장착될 수 있다. 기판 플레이트(120)의 중심 영역에는 광학 윈도우(122)가 구비될 수 있다. 온도 조절 장치(200)의 복수 개의 열전 소자들(210)는 기판 플레이트(120)에 구비되며 광학 윈도우(122) 둘레에 배치될 수 있다.
테스트하고자 하는 복수 개의 반도체 소자들이 형성된 웨이퍼(W)는 이송 암(130)에 의해 파지되어 기판 플레이트(120) 상으로 이동될 수 있다. 기판 플레이트(120)의 상부면에는 복수 개의 감압 홀들(124)이 형성될 수 있다. 웨이퍼(W)는 기판 플레이트(120)에 형성된 감압 홀들(124)에 의해 진공 흡착될 수 있다. 따라서, 웨이퍼(W)는 기판 플레이트(120) 상에 지지될 수 있다. 이 때, 복수 개의 반도체 소자들 중에서 테스트하고자 하는 적어도 하나의 반도체 소자는 광학 윈도우(122)를 통해 노출되도록 배치될 수 있다.
이어서, 열전 소자들(210)을 이용하여 광학 윈도우(122)를 통해 노출된 상기 적어도 하나의 반도체 소자를 가열 또는 냉각하여 원하는 온도 범위로 유지할 수 있다(S120).
도 9에 도시된 바와 같이, 열전 소자들(210) 각각은 기판 플레이트(120)의 제1 면(121a)에 구비되는 발열부(214) 및 기판 플레이트(120)의 제2 면(S2)에 구비되는 흡열부(212)를 포함할 수 있다. 이 경우에 있어서, 열전 소자(210)의 양단에 직류 전원(230)에 의해 전압이 인가되면, 열전 소자(210)의 흡열부(212)는 기판 플레이트(120)의 하부의 열을 흡수하고 발열부(214)는 흡열부(212)의 열을 전달받아 웨이퍼(W)의 반도체 소자로 열을 방출할 수 있다. 이에 따라, 상기 반도체 소자는 열전 소자들(210)에 의해 85℃ 내지 110℃의 고온 온도 범위로 가열될 수 있다.
도 10에 도시된 바와 같이, 열전 소자들(210) 각각은 기판 플레이트(120)의 제1 면(121a)에 구비되는 흡열부(212) 및 기판 플레이트(120)의 제2 면(121b)에 구비되는 발열부(214)를 포함할 수 있다. 이 경우에 있어서, 열전 소자(210)의 양단에 직류 전원(230)에 의해 전압이 인가되면, 흡열부(212)는 웨이퍼(W)로부터 열을 흡수하고 발열부(214)는 흡열부(212)의 열을 전달받아 기판 플레이트(210) 하부로 열을 방출할 수 있다. 이에 따라, 상기 반도체 소자는 온도 조절 장치(200)의 열전 소자들(210)에 의해 -20℃ 내지 -5℃의 저온 온도 범위로 가열될 수 있다.
예시적인 실시예들에 있어서, 상기 웨이퍼의 온도에 기초하여 열전 소자들(210)의 동작을 제어할 수 있다. 예를 들면, 기판 플레이트(120)에 장착된 온도 센서(240)로부터 검출된 온도에 기초하여 열전 소자들(210)의 동작을 제어할 수 있다. 제어기(250)는 온도 센서(240)로부터 검출된 온도에 기초하여 직류 전원(230)을 제어함으로써, 열전 소자들(210)의 동작 시간을 조절하여 상기 반도체 소자의 온도를 원하는 온도 범위로 변경할 수 있다.
이어서, 상기 반도체 소자에 전기적 신호를 인가하고(S130), 광학 윈도우(122)를 통해 노출된 상기 반도체 소자의 후면(S2)에 대한 광학 이미지를 획득하여 광학적 불량 위치를 검출할 수 있다(S140).
예시적인 실시예들에 있어서, 상기 고온 또는 저온의 온도 범위 하에서 자동화 테스트 시스템(ATE)과 연동하여 상기 반도체 소자의 구동 상태에서 광학적 불량 검출(OFI)을 수행할 수 있다.
구체적으로, 테스터 헤드(520)는 검사 챔버(100) 상부에서 프로브 카드(400)와 전기적으로 연결되며 프로브 카드(400)와 테스터 본체(510) 사이의 전기 신호를 전달할 수 있다. 프로브 카드(400)가 인터페이스 모듈(530)에 결합된 상태에서, 프로브 카드(400)는 웨이퍼(W)를 향해 이동하여, 기판 플레이트(120) 상에 놓인 웨이퍼(W)의 전극 패드들(P)은 프로브 카드(400)의 프로브들(402)에 각각 접촉될 수 있다.
테스터 본체(510)로부터의 전기 신호는 테스터 헤드(520) 및 인터페이스 모듈(530)의 상기 포고 핀들을 순차적으로 경유하여 프로브 카드(400)로 전달될 수 있다.
광학 장치(300)는 검사 챔버(100)의 수용 공간(S) 내부에 배치되고 기판 플레이트(120)의 광학 윈도우(122)를 통해 노출되는 상기 적어도 하나의 반도체 소자를 향하여 광을 조사하고 반사되는 광으로부터 불량 위치를 검출할 수 있다. 광학 장치(300)는 상기 전기 신호가 상기 반도체 소자로 인가된 상태에서, 상기 광학적 불량 검출(OFI)을 수행할 수 있다.
예를 들면, 상기 광학적 불량 검출(OFI) 방법은 광자 검출 광학 기법(Photon Emission Microscopy, PEM), 동적 레이저 자극 기법(Dynamic Laser Stimulation,　DLS), 레이저 주파수 검출 기법(Laser Voltage Probing, LVP)등을 포함할 수 있다.
광자 검출 광학 기법(PEM)의 경우, 반도체 소자의 트랜지스터에 전압이 인가되어 전류가 흐를 때 방출하는 광자(photon)를 광학 장치로 검출할 수 있다. 불량 회로의 전류 누출 통로(Leakage Path) 및 플로팅 노드(Floating Node)에 따른 비정상 전류 흐름을 광학 렌즈를 이용한 근적외선 촬영을 통해 불량 위치를 추적할 수 있다. 동적 레이저 자극 기법(Dynamic Laser Stimulation,　DLS)의 경우, 근적외선 영역의 레이저를 조사하여 반도체 소자의 전압/전류 특성을 국부적으로 변화시켰을 때 회로 동작의 불량 여부를 판정하여 불량 위치를 검출할 수 있다. 레이저 주파수 검출 기법(Laser Voltage Probing, LVP)의 경우, 반도체 소자에 레이저를 조사하고 반사되는 레이저의 반사율을 신호 형태로 변환함으로써 내부 회로의 파형 관측을 통해 불량 여부를 검출할 수 있다.
전장 반도체 제품은 차량이 운행되는 혹서지, 혹한지에서도 정상 동작을 하여야 한다. 반도체 특성 상 온도가 올라가면 문턱 전압과 전류가 감소하는 특성을 보이며, 반대로 누설 전류는 증가하기 때문에 실온에서는 크게 문제되지 않던 불량이 고온에서는 오동작이 발생할 수 있다.
예시적인 실시예들에 있어서, 상기 웨이퍼 내의 특정 반도체 소자에 대하여 상기 광학적 불량 분석을 수행한 후에, 상기 웨이퍼를 기판 플레이트(120) 상에서 이동시켜 동일한 웨이퍼 내의 또 다른 반도체 소자에 대하여 광학적 불량 분석을 수행할 수 있다. 상기 웨이퍼 내의 다이만을 이동시켜 동일한 웨이퍼 내의 또 다른 반도체 소자에 대한 분석이 가능하므로, 분석 시간을 감소시키고 매스(mass) 분석이 가능하다.
상술한 바와 같이, 테스트하고자 하는 반도체 소자는 열전 소자들(210)에 의해 가열 또는 냉각되어 원하는 고온 또는 저온의 온도 범위로 유지된 상태에서, 상기 광학적 불량 검출이 수행될 수 있다. 이에 따라, 고온 또는 저온의 온도 범위에서의 엄격한 신뢰성 평가를 수행할 수 있다.
이와 같은 광학적 불량 분석법은 고온 환경에서 동작이 필수적인 전장 제품이나 AP의 고온 테스트에서 발생하는 주요 불량을 찾고, 품질 확보를 위한 번인(Burn-In), 고온 테스트(High temperature Test) 등의 각종 가혹 조건 테스트에서 발생하는 불량 원인을 밝히는데 사용되어 제품 품질을 높이고 수율을 개선할 수 있다.
전술한 반도체 소자는 로직 소자나 메모리 소자를 포함할 수 있다. 상기 반도체 소자는, 예를 들어 중앙처리장치(CPU, MPU), 애플리케이션 프로세서(AP) 등과 같은 로직 소자, 예를 들어 에스램(SRAM) 장치, 디램(DRAM) 장치 등과 같은 휘발성 메모리 장치, 및 예를 들어 플래시 메모리 장치, 피램(PRAM) 장치, 엠램(MRAM) 장치, 알램(RRAM) 장치 등과 같은 불휘발성 메모리 장치를 포함할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 광학적 불량 검출 시스템 20: 로더부
100: 검사 챔버 110: 측벽
112: 상부 커버 114: 개구부
120: 기판 플레이트 122: 광학 윈도우
124: 감압 홀 130: 이송 암
132: 장착홀 134: 이송 레일
200: 온도 조절 장치 210: 열전 소자
212: 흡열부 214: 발열부
220: 단열 부재 230: 직류 전원
240: 온도 센서 250: 제어기
300: 광학 장치 400: 프로브 카드
402: 프로브 500: 테스터
510: 테스터 본체 520: 테스터 헤드
530: 인터페이스 모듈

Claims (10)

  1. 내부에 수용 공간을 구비하며, 개구부가 구비된 상부 커버를 갖는 검사 챔버;
    상기 상부 커버의 개구부에 장착되고, 웨이퍼가 배치되는 제1 면 및 상기 제1 면에 반대하는 제2 면을 가지며, 중심 영역에 광학 윈도우가 형성된 기판 플레이트;
    상기 기판 플레이트의 상기 광학 윈도우 둘레에 배치되는 복수 개의 열전 소자들을 포함하고, 상기 기판 플레이트의 상기 제1 면 상에서 상기 광학 윈도우를 통해 노출되도록 배치되는 상기 웨이퍼의 적어도 하나의 반도체 소자를 원하는 온도 범위로 가열 또는 냉각시키기 위한 온도 조절 장치; 및
    상기 검사 챔버의 상기 수용 공간 내부에 배치되며, 상기 광학 윈도우를 통해 노출되는 상기 적어도 하나의 반도체 소자를 향하여 광을 조사하고 반사되는 광을 분석하기 위한 광학 장치를 포함하는 광학적 불량 검출 시스템.
  2. 제 1 항에 있어서, 상기 열전 소자들 각각은 상기 기판 플레이트의 상기 제1 면 및 상기 제2 면 중 어느 하나에 구비되는 발열부 및 상기 기판 플레이트의 상기 제1 면 및 상기 제2 면 중 다른 하나에 구비되는 흡열부를 포함하는 광학적 불량 검출 시스템.
  3. 제 1 항에 있어서, 상기 열전 소자들 각각은
    직렬로 연결된 적어도 하나의 N형 반도체 및 P형 반도체 커플;
    상기 N형 및 P형 반도체들 양 끝단에 각각 배치되는 제1 및 제2 금속판들; 및
    제1 및 제2 금속판들 상에 각각 배치되는 흡열부와 발열부를 포함하고,
    상기 제1 및 제2 금속판들에 의해 상기 N형 반도체 및 상기 P형 반도체에 직류 전류가 흐를 때, 상기 흡열부는 주위로부터 열을 흡수하고 상기 흡열부를 통해 흡수된 열 에너지는 상기 발열부로 이동하여 외부로 방출되는 광학적 불량 검출 시스템.
  4. 제 1 항에 있어서, 상기 온도 조절 장치는 상기 열전 소자에 인접하게 배치되는 단열 부재를 더 포함하는 광학적 불량 검출 시스템.
  5. 제 4 항에 있어서, 상기 단열 부재는 상기 열전 소자의 적어도 일측면을 둘러싸는 가스켓을 포함하는 광학적 불량 검출 시스템.
  6. 제 1 항에 있어서, 상기 광학 윈도우의 직경은 1cm 내지 5cm의 범위이내에 있는 광학적 불량 검출 시스템.
  7. 제 1 항에 있어서,
    상기 기판 플레이트에 장착된 온도 센서; 및
    상기 온도 센서로부터 검출된 온도에 기초하여 상기 열전 소자들의 동작을 제어하기 위한 제어기를 더 포함하는 광학적 불량 검출 시스템.
  8. 제 1 항에 있어서,
    상기 기판을 보유한 상태로 상기 기판 플레이트 상에서 상기 기판을 이송시키기 위한 이송 암을 더 포함하는 광학적 불량 검출 시스템.
  9. 제 1 항에 있어서,
    상기 광학 장치는 레이저 광원을 사용하는 광학 현미경을 포함하는 광학적 불량 검출 시스템.
  10. 제 1 항에 있어서,
    상기 검사 챔버의 상부에 배치되어 상기 반도체 소자와 접촉하는 프로브 카드; 및
    상기 프로브 카드로 전기적 신호를 전송하고 상기 전기적 신호에 대응하는 반응 신호를 수신하여 상기 반도체 소자의 전기적 특성을 검사하는 테스터를 더 포함하는 광학적 불량 검출 시스템.
KR1020220046977A 2022-04-15 2022-04-15 반도체 소자의 광학적 불량 검출 시스템 및 방법 KR20230147957A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220046977A KR20230147957A (ko) 2022-04-15 2022-04-15 반도체 소자의 광학적 불량 검출 시스템 및 방법
US18/118,350 US20230333027A1 (en) 2022-04-15 2023-03-07 Inspection system and inspection method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220046977A KR20230147957A (ko) 2022-04-15 2022-04-15 반도체 소자의 광학적 불량 검출 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR20230147957A true KR20230147957A (ko) 2023-10-24

Family

ID=88308625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220046977A KR20230147957A (ko) 2022-04-15 2022-04-15 반도체 소자의 광학적 불량 검출 시스템 및 방법

Country Status (2)

Country Link
US (1) US20230333027A1 (ko)
KR (1) KR20230147957A (ko)

Also Published As

Publication number Publication date
US20230333027A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
KR100342016B1 (ko) 반도체 웨이퍼 유지 장치 및 반도체 웨이퍼 수납실
US8248089B2 (en) Apparatus for testing a semiconductor device
TW201836032A (zh) 載置台及電子元件檢查裝置
JP2007033450A (ja) プローブカード、そのプローブカードを有するテスト装置及び、そのテスト装置を用いたテスト方法
EP3799111B1 (en) Inspection device and temperature control method
US20180299487A1 (en) Wafer inspection device and wafer inspection method
KR100688564B1 (ko) 반도체 칩 검사용 지그 및 이를 이용한 반도체 칩 검사방법
JP2024052751A (ja) 載置台及び検査装置
US11313897B2 (en) Testing wafer and testing method
US20230333027A1 (en) Inspection system and inspection method for semiconductor device
WO2020095699A1 (ja) 検査装置及び検査方法
JP3400692B2 (ja) ウエハ温度制御装置及びウエハ収納室
JP3294175B2 (ja) 信頼性試験用ウエハ収納室
US11307223B2 (en) Inspection device and method of controlling temperature of probe card
JP3294174B2 (ja) ウエハ保持体の温度測定装置及びウエハ収納室
US11269004B2 (en) Inspection apparatus and inspection method for inspecting electrical characteristic of electronic device
JP3368461B2 (ja) シェル
JP7345320B2 (ja) 検査装置及びプローブカードの温度調整方法
EP3882644B1 (en) Substrate support, test device, and method of adjusting temperature of substrate support
WO2024062887A1 (ja) 測温用基板の校正方法、基板測温システム及び測温用基板
JP7479266B2 (ja) 検査装置の制御方法、及び、検査装置
JP3467548B2 (ja) 温度制御体の接合装置及びウエハ収納室
KR20240111029A (ko) 펠티어 소자를 이용하는 반도체 패키지 테스트 장치