KR20230142272A - Structure of a probe -head with improved integration and a manufacturing method for the same - Google Patents
Structure of a probe -head with improved integration and a manufacturing method for the same Download PDFInfo
- Publication number
- KR20230142272A KR20230142272A KR1020220041309A KR20220041309A KR20230142272A KR 20230142272 A KR20230142272 A KR 20230142272A KR 1020220041309 A KR1020220041309 A KR 1020220041309A KR 20220041309 A KR20220041309 A KR 20220041309A KR 20230142272 A KR20230142272 A KR 20230142272A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- electrode
- pin
- probe head
- probe
- Prior art date
Links
- 239000000523 sample Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 230000010354 integration Effects 0.000 title abstract description 5
- 230000000149 penetrating effect Effects 0.000 claims description 22
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 18
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 10
- -1 polydimethylsiloxane Polymers 0.000 claims description 9
- 239000004593 Epoxy Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 238000003491 array Methods 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 10
- 230000035515 penetration Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 6
- 239000011295 pitch Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
- G01R1/06761—Material aspects related to layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
협피치 프로브 핀으로 구비되되 변형 및 파손이 방지되고, 측정하고자 하는 검사 대상 장치와 접촉하는 프로브 핀과 외부 회로를 연결하는 연결 전극의 면적 문제로 인하여 프로브 핀 간 간격의 한계와 프로브 핀 배열 개수의 제한을 개선하는 프로브 헤드의 구조 및 그 제조방법을 개시한다. 본 발명에 따른 프로브 헤드는 절연층의 내부에 매설되고 횡방향의 선 형태로 형성되는 제1 전극 및 절연층의 내부에 매설되되 제1 전극의 상측으로 이격된 높이에 배치되고 종방향의 선 형태로 형성되는 제2 전극을 포함하고, 제1 전극의 상면으로부터 절연층을 관통하여 상기 절연층의 상측으로 돌출되는 제1 핀 및 제2 전극의 상면으로부터 상기 절연층을 관통하여 상기 절연층의 상측으로 돌출되는 제2 핀을 포함하는 것을 특징으로 한다. 이에 따라 각 프로브 핀의 배열은 전극 배선에 따른 핀의 간섭을 최소화하는 방향으로 디자인할 수 있으며, 단일 면적에서 최대의 집적도를 가져 갈수 있다.It is provided with a narrow pitch probe pin, but deformation and damage are prevented. Due to the problem of the area of the connection electrode connecting the external circuit and the probe pin in contact with the device to be measured, there is a limit to the spacing between probe pins and the number of probe pin arrays. Disclosed is a structure of a probe head that improves limitations and a method of manufacturing the same. The probe head according to the present invention has a first electrode embedded in the inside of the insulating layer and formed in the shape of a horizontal line, and a first electrode embedded in the inside of the insulating layer but disposed at a height spaced above the first electrode and formed in the form of a longitudinal line. It includes a second electrode formed of a first pin that penetrates the insulating layer from the upper surface of the first electrode and protrudes to the upper side of the insulating layer, and a first pin that protrudes from the upper surface of the second electrode to the upper side of the insulating layer. It is characterized in that it includes a second pin protruding. Accordingly, the arrangement of each probe pin can be designed to minimize pin interference due to electrode wiring, and maximum integration can be achieved in a single area.
Description
본 발명은 전기 소자의 검사 장치에 포함되는 프로브 헤드에 관한 것이다. 보다 자세하게는 웨이퍼 상에 형성된 마이크로(micro) 단위 크기의 전기 소자의 정상 동작 여부를 검사하는 장치에 포함되는 프로브 헤드의 구조에 관한 것이다.The present invention relates to a probe head included in an electrical device inspection device. More specifically, it relates to the structure of a probe head included in a device that tests whether micro-sized electrical devices formed on a wafer are operating normally.
일반적으로 반도체 제작 공정은 웨이퍼(Wafer)상에 전기 소자(Device)를 형성하는 공정과, 웨이퍼에 구성된 각 소자의 전기적 특성을 검사하는 공정과, 패턴이 형성된 웨이퍼를 각각의 칩(chip)으로 조립하는 패키지 공정을 통해서 제조된다. 검사 공정은 웨이퍼에 구성된 소자들을 독립된 칩으로 패키지 하기 전에 불량 소자들을 판별하기 위해 수행하는 것으로, 웨이퍼에 구성된 반도체 소자들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해서 불량을 판단하게 된다. 이 때, 각 반도체 소자들에 형성된 패드(pad)에 접촉되어 외부의 검사 장비와 연결시켜 주는 역할을 하는 것이 프로브 카드이다.In general, the semiconductor manufacturing process includes forming electrical devices on a wafer, inspecting the electrical characteristics of each device on the wafer, and assembling the patterned wafer into each chip. It is manufactured through a package process. The inspection process is performed to determine defective devices before packaging the devices on the wafer into independent chips. Electrical signals are applied to the semiconductor devices on the wafer and defects are determined based on signals checked from the applied electrical signals. do. At this time, the probe card is in contact with the pad formed on each semiconductor device and serves to connect it to external inspection equipment.
종래의 프로브 카드는 전기적 신호를 외부의 검사 장비에 전달시키는 PCB와 PCB에 전기적으로 연결되어 다수개가 정열되고 타단부가 반도체 소자의 패드와 같은 검사대상물에 전기적으로 용이하게 접촉될 수 있도록 하방으로 굵기가 좁아지는 테이퍼 형태로 가공된 다수의 프로브, 그리고 정열된 상기 다수의 프로브를 기계적으로 고정하는 에폭시 고정부로 구성된다.A conventional probe card is electrically connected to a PCB that transmits electrical signals to external inspection equipment, is arranged in multiple pieces, and the other end is thickened downward so that it can easily electrically contact an inspection object such as a pad of a semiconductor device. It consists of a plurality of probes processed into a narrowing tapered shape, and an epoxy fixing part that mechanically fixes the plurality of aligned probes.
이러한 종래의 프로브 카드는 반도체 웨이퍼에 구성된 소자와 외부의 검사 장비를 연결시켜 상기 소자들의 특성을 파악할 수 있도록 하며, 소자들의 불량을 판정할 수 있도록 한다.Such a conventional probe card connects elements formed on a semiconductor wafer to external inspection equipment to determine the characteristics of the elements and determine whether the elements are defective.
한편, 최근 반도체산업이 급격히 발달하여 반도체 디바이스가 점차 미세한 사이즈로 축소되면서 회로의 집적도 가 증가하고, 이에 따라 반도체 소자가 가지는 패드와 패드 사이의 간격(pitch:피치)이 좁아지면서, 프로브 카드를 구성하는 프로브와 프로브 사이의 피치(pitch)도 좁아진 협피치(수 내지 수십 마이크로)의 프로브 카드가 요구되고 있다.Meanwhile, the semiconductor industry has developed rapidly recently, and as semiconductor devices are gradually reduced to finer sizes, the degree of circuit integration has increased. As a result, the gap between pads of semiconductor devices (pitch) has narrowed, forming a probe card. There is a demand for probe cards with narrow pitches (several to several tens of microns) in which the pitch between probes is narrowed.
이러한 문제를 해결하기 위해 더욱 직경이 작은 프로브를 쓰게 되었으나 프로브 직경이 100μm 이하로 내려가면서 프로브의 가공 및 취급 중에 조그만 힘에도 변형이 일어나기 쉬워지고, 낮은 접촉 저항을 위한 적절한 핀압(Pin Force)를 얻기가 어려워져서, 피치가 좁아질수록 협피치의 프로브 카드를 만들기가 매우 어려워지고, 만들어진 프로브 카드의 신뢰성과 수명도 현저하게 저하되는 문제들이 발생하였다.To solve this problem, probes with smaller diameters were used. However, as the probe diameter goes below 100μm, it becomes easy for the probe to be deformed by even a small force during processing and handling, and it is difficult to obtain appropriate pin force for low contact resistance. As the pitch becomes narrower, it becomes very difficult to make probe cards with narrow pitches, and problems arise in which the reliability and lifespan of the probe cards are significantly reduced.
본 발명의 과제는 프로브 직경이 100μm 이하의 협피치로 구비되되 변형 및 파손이 방지될 수 있는 전기 소자 검사 장치를 제공함에 있다.The object of the present invention is to provide an electric device inspection device that has a probe diameter of 100 μm or less at a narrow pitch and can prevent deformation and damage.
본 발명의 다른 기술적 과제는 평면 기판 상에 프로브 헤드를 제작할 경우 측정하고자 하는 검사 대상 장치와 접촉하는 프로브 핀과 외부 회로를 연결하는 연결 전극의 면적 문제로 인하여 프로브 핀 간 간격의 한계와 프로브 핀 배열 개수의 제한을 개선하는 구조 및 방법을 제공함에 있다.Another technical problem of the present invention is that when manufacturing a probe head on a flat board, there is a problem with the area of the connection electrode connecting the external circuit and the probe pin in contact with the inspection target device to be measured, resulting in limitations in the spacing between probe pins and probe pin arrangement. To provide a structure and method to improve the number limit.
상기한 과제를 해결하기 위해 본 발명에 따른 프로브 헤드는 절연층의 내부에 매설되고 횡방향의 선 형태로 형성되는 제1 전극 및 절연층의 내부에 매설되되 제1 전극의 상측으로 이격된 높이에 배치되고 종방향의 선 형태로 형성되는 제2 전극을 포함하고, 제1 전극의 상면으로부터 절연층을 관통하여 상기 절연층의 상측으로 돌출되는 제1 핀 및 제2 전극의 상면으로부터 상기 절연층을 관통하여 상기 절연층의 상측으로 돌출되는 제2 핀을 포함하는 구성을 갖는다.In order to solve the above problem, the probe head according to the present invention is embedded inside the insulating layer and has a first electrode formed in the shape of a transverse line, and is embedded inside the insulating layer at a height spaced above the first electrode. It includes a second electrode disposed and formed in the shape of a longitudinal line, a first fin that penetrates the insulating layer from the upper surface of the first electrode and protrudes toward the upper side of the insulating layer, and the insulating layer from the upper surface of the second electrode. It has a configuration including a second fin that penetrates and protrudes toward the upper side of the insulating layer.
본 발명에 따르면 각 프로브 핀의 배열은 전극 배선에 따른 핀의 간섭을 최소화하는 방향으로 디자인할 수 있으며, 단일 면적에서 최대의 집적도를 가져 갈수 있다.According to the present invention, the arrangement of each probe pin can be designed to minimize pin interference with electrode wiring, and maximum integration can be achieved in a single area.
도 1은 본 발명에 따른 프로브 헤드의 형태를 간략하게 도시한 사시도이다.
도 2는 도 1에 도시된 프로브 헤드에서 절연층을 투명하게 처리하여 절연층 내부가 보이게 도시한 것이다.
도 3은 본 발명에 따른 프로브 헤드의 측단면을 나타낸 것이다.
도 4는 본 발명에 따른 프로브 헤드의 제조 방법을 나타낸 순서도이다.
도 5는 제1 탄성층을 적층하는 단계를 나타낸 사시도이다.
도 6은 제1 전극을 형성하는 단계를 나타낸 사시도이다.
도 7은 제1 절연층을 적층하는 단계를 나타낸 사시도이다.
도 8은 하부 관통부를 식각 형성하는 단계를 나타낸 사시도이다.
도 9는 중간 전도부를 형성하는 단계를 나타낸 사시도이다.
도 10은 중간 돌출부를 형성하는 단계 및 제2 전극을 적층하는 단계를 나타낸 사시도이다.
도 11은 제2 절연층을 적층하는 단계를 나타낸 사시도이다.
도 12는 제1 상부 관통부 및 제2 상부 관통부를 식각 형성하는 단계를 나타낸 사시도이다.
도 13은 팁부 및 제2 핀을 형성하는 단계를 나타낸 사시도이다.
도 14는 팁부 및 제2 핀을 노출시키는 단계를 나타낸 사시도이다.1 is a perspective view briefly showing the shape of a probe head according to the present invention.
FIG. 2 shows the probe head shown in FIG. 1 in which the insulating layer is made transparent so that the inside of the insulating layer is visible.
Figure 3 shows a side cross-section of the probe head according to the present invention.
Figure 4 is a flowchart showing a method of manufacturing a probe head according to the present invention.
Figure 5 is a perspective view showing the step of laminating the first elastic layer.
Figure 6 is a perspective view showing the step of forming the first electrode.
Figure 7 is a perspective view showing the step of laminating the first insulating layer.
Figure 8 is a perspective view showing the step of forming the lower penetration portion by etching.
Figure 9 is a perspective view showing the steps of forming an intermediate conductive portion.
Figure 10 is a perspective view showing the steps of forming the intermediate protrusion and stacking the second electrode.
Figure 11 is a perspective view showing the step of laminating the second insulating layer.
Figure 12 is a perspective view showing the step of forming the first upper penetration part and the second upper penetration part by etching.
Figure 13 is a perspective view showing the step of forming the tip portion and the second fin.
Figure 14 is a perspective view showing the step of exposing the tip portion and the second pin.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명의 일 실시예에 대해 구체적으로 설명하기로 한다. 본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.The terms used in this specification will be briefly described, and an embodiment of the present invention will be described in detail. The terms used in this specification are general terms that are currently widely used as much as possible while considering the function in the present invention, but this may vary depending on the intention or precedent of a person skilled in the art, the emergence of new technology, etc. In addition, in certain cases, there are terms arbitrarily selected by the applicant, and in this case, the meaning will be described in detail in the description of the relevant invention. Therefore, the terms used in this specification should be defined based on the meaning of the term and the overall content of the present invention, rather than simply the name of the term.
본 명세서에서 '상측'은 프로브 헤드에 검사 대상 장치(DUT)가 접촉되는 면의 방향으로 정의한다. 또한, 각 도면의 위쪽 방향이 상측인 것을 기준으로 설명한다. 본 명세서에서'하측'이란, 상측의 반대 방향을 의미하며, 도면에서 아래쪽 방향을 의미한다. 본 명세서에서 '상면'이란, 상측 방향의 면을 의미하며, '하면'이란 하측 방향의 면을 의미한다. 본 명세서에서 '측방향'이란, 상측 및 하측 방향에 대하여 수직인 방향을 의미하며, 도면에서 왼쪽 또는 오른쪽 방향을 의미한다.In this specification, 'upper side' is defined as the direction of the surface where the device under test (DUT) contacts the probe head. In addition, the description will be made based on the upward direction of each drawing. In this specification, 'lower side' refers to the direction opposite to the upper side, and refers to the downward direction in the drawing. In this specification, ‘upper surface’ refers to the surface in the upward direction, and ‘lower surface’ refers to the surface in the downward direction. In this specification, 'lateral direction' refers to a direction perpendicular to the upper and lower directions, and refers to the left or right direction in the drawings.
이하, 첨부된 도면을 통해 본 발명에 따른 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments according to the present invention will be described in detail through the attached drawings.
도 1은 본 발명에 따른 프로브 헤드(1)의 형태를 간략하게 도시한 사시도이다. 도 1에서는 9쌍의 프로브 핀(probe-pin, 40, 50)이 형성된 것으로 도시하였으나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자(이하, '당업자')라면, 도 1에 도시된 프로브 핀의 배치와 동일한 방식으로 더 많은 쌍의 프로브 핀이 형성된 프로브 헤드를 제조하는 것은 용이할 것이다.Figure 1 is a perspective view briefly showing the shape of the probe head 1 according to the present invention. In Figure 1, 9 pairs of probe pins (probe-pins, 40 and 50) are shown, but those of ordinary skill in the art to which the present invention pertains (hereinafter referred to as 'those skilled in the art') will recognize the probe pins shown in Figure 1. It would be easy to manufacture a probe head with more pairs of probe pins formed in the same manner as the arrangement of the probe pins.
본 발명에 따른 프로브 헤드는 기판(Sub), 절연층(10), 제1 전극(20), 제2 전극(30), 제1 핀(40), 제2 핀(50)을 포함한다.The probe head according to the present invention includes a substrate (Sub), an insulating layer 10, a first electrode 20, a second electrode 30, a first pin 40, and a second pin 50.
기판(Sub)은 프로브 헤드의 구조를 형성하기 용이하게 하고, 형성된 프로브 헤드를 지지하기 위한 구성이다. 여기서 '기판'이란, 특별히 언급이 없는 한 일반적인 의미에서의 기판이 아닌 본 발명에 따른 프로브 헤드가 형성되는 기판을 의미한다.The substrate Sub is configured to facilitate forming the structure of the probe head and to support the formed probe head. Here, 'substrate' refers to a substrate on which the probe head according to the present invention is formed, rather than a substrate in the general sense, unless specifically mentioned.
기판(Sub)은 일반적으로 사용되는 기판과 동일한 소재로 구비될 수 있다. 바람직하게, 본 발명에 따른 프로브 헤드의 기판은 절연성 재질이며, 검사 대상 장치(DUT, device under test)와 프로브 핀이 접촉될 때 가해지는 하중을 견딜 수 있는 충분한 경도를 가지는 재질과 두께로 구비될 수 있다.The substrate (Sub) may be made of the same material as a commonly used substrate. Preferably, the substrate of the probe head according to the present invention is made of an insulating material and is provided with a material and thickness having sufficient hardness to withstand the load applied when the probe pin contacts the device under test (DUT). You can.
바람직한 실시예로서, 기판(Sub)은 300㎛ 두께 내외의 투명한 재질로 구비될 수 있다. 이는 프로브 핀과 검사 대상 장치를 정렬하기 위함으로, 산화알루미늄(Al2O3), 유리(Glass), 석영(Quartz), 세라믹(Ceramic), 규소(Si) 중 어느 하나로 선택되는 재질일 수 있다.In a preferred embodiment, the substrate (Sub) may be made of a transparent material with a thickness of about 300㎛. This is to align the probe pin and the device to be inspected, and may be a material selected from the group consisting of aluminum oxide (Al2O3), glass, quartz, ceramic, and silicon (Si).
제1 핀(40) 및 제2 핀(50)은 프로브 핀으로서, 검사 대상 장치와 접촉됨으로써 검사 장치와 전기적인 연결을 제공하는 구성이다. 이를 위해 제1 핀(40) 및 제2 핀(50)은 프로브 헤드(1)의 상측으로 돌출된다.The first pin 40 and the second pin 50 are probe pins that provide an electrical connection to the test device by contacting the test target device. For this purpose, the first pin 40 and the second pin 50 protrude upward from the probe head 1.
절연층(10)은 제1 전극(20) 및 제2 전극(30)이 가해지는 충격을 흡수하며, 전극간 절연을 위한 구성이다. 상세하게, 절연층(10)은 소정의 탄성을 갖는 합성수지 재질로 기판(Sub) 상면에 소정의 두께인 평평한 판 형태로 적층된다. 바람직하게, 절연층(10)은 폴리디메틸실록산(polydimethylsiloxane, PDMS), Si에폭시(Si-epoxy) 및 UV레진(UV-resin) 중 어느 하나로 선택되는 재질로 구비된다. 이에 따라, 절연층(10)은 검사 대상 장치와 프로브 핀이 접촉될 때 프로브 헤드에 가해지는 충격 및 하중을 흡수 및 분산시킬 수 있게 된다. 바람직하게, 절연층(10)은 적어도 50㎛ 이상의 두께로 구비될 수 있다.The insulating layer 10 absorbs shock applied to the first electrode 20 and the second electrode 30 and is configured to insulate the electrodes. In detail, the insulating layer 10 is made of a synthetic resin material with a certain elasticity and is laminated in the form of a flat plate with a certain thickness on the upper surface of the substrate Sub. Preferably, the insulating layer 10 is made of a material selected from polydimethylsiloxane (PDMS), Si-epoxy, and UV-resin. Accordingly, the insulating layer 10 can absorb and disperse the impact and load applied to the probe head when the device to be inspected and the probe pin come into contact. Preferably, the insulating layer 10 may be provided with a thickness of at least 50㎛ or more.
절연층(10)은 기판(Sub) 상면에 코팅(coating)됨으로써 형성될 수 있다. 일 실시예에 따라, 절연층(10)은 기판(Sub) 상면에 스핀 코팅(spin-coating) 방식으로 형성될 수 있다.The insulating layer 10 may be formed by coating the upper surface of the substrate Sub. According to one embodiment, the insulating layer 10 may be formed on the upper surface of the substrate Sub using a spin-coating method.
제1 전극(20) 및 제2 전극(30)이 절연층(10) 내부에 매설됨에 따라, 복수의 제1 전극(20) 및 제2 전극(30)이 구비되는 경우 각 전극의 상호간 전기적인 간섭이 방지될 수 있다.As the first electrode 20 and the second electrode 30 are buried inside the insulating layer 10, when a plurality of first electrodes 20 and second electrodes 30 are provided, the electrical connection between each electrode is reduced. Interference can be prevented.
또한, 검사 대상 장치(DUT)가 프로브 핀에 접촉될 시에 발생할 수 있는 충격 및 하중(load)이 탄성부의 탄성에 의해 흡수 및 분산(disperse)된다. 이에 따라, 검사 대상 장치 및 프로브 헤드의 파손이 방지되어 프로브 헤드의 작동 안정성이 향상되며, 검사 작업이 신속하게 처리될 수 있는 효과가 있다.Additionally, shock and load that may occur when the device under test (DUT) contacts the probe pin are absorbed and dispersed by the elasticity of the elastic portion. Accordingly, damage to the inspection target device and the probe head is prevented, the operational stability of the probe head is improved, and inspection work can be processed quickly.
또한, 절연층(10)이 구비됨으로써 검사 대상 장치의 전극 간에 단차가 있더라도 각 프로브 핀이 용이하게 접촉될 수 있고, 이에 따라 검사의 정확도와 신뢰도가 향상되는 효과가 있다.In addition, by providing the insulating layer 10, each probe pin can be easily contacted even if there is a step between the electrodes of the device to be inspected, thereby improving the accuracy and reliability of the inspection.
제1 전극(20) 및 제2 전극(30)은 각각 양극 및 음극으로 구분되어 검사 장치와의 전기적 연결을 제공하는 구성이다.The first electrode 20 and the second electrode 30 are divided into an anode and a cathode, respectively, and provide electrical connection with the inspection device.
이를 위해, 제1 전극(20) 및 제2 전극(30)은 절연층(10) 내부에 금속 재질로 매설된다. 제1 핀(40)이 제1 전극(20)의 상면으로부터 상측으로 돌출되어 형성되고, 제2 핀(50)이 제2 전극(30)의 상면으로부터 상측으로 돌출되어 형성되며, 제1 핀(40) 및 제2 핀(50)이 각각 검사 대상 장치의 양전극 및 음전극과 접촉됨으로써 프로브 헤드와 검사 대상 장치간 전기적인 연결이 구성된다.For this purpose, the first electrode 20 and the second electrode 30 are buried inside the insulating layer 10 with a metal material. The first fin 40 is formed to protrude upward from the upper surface of the first electrode 20, and the second fin 50 is formed to protrude upward from the upper surface of the second electrode 30, and the first fin ( 40) and the second pin 50 are in contact with the positive and negative electrodes of the device to be inspected, respectively, thereby establishing an electrical connection between the probe head and the device to be inspected.
본 발명에 따른 제1 전극(20) 및 제2 전극(30)은 절연층(10) 내부에 매설됨을 특징으로 한다. 즉, 기판(Sub) 상면에 절연층(10)이 형성되고, 제1 전극(20) 및 제2 전극(30)은 절연층(10) 내부에 매설되며, 제1 핀(40) 및 제2 핀(50)은 각각 제1 전극(20) 및 제2 전극(30)으로부터 절연층(10)을 수직으로 관통하여 상측으로 돌출된다.The first electrode 20 and the second electrode 30 according to the present invention are characterized in that they are buried inside the insulating layer 10. That is, the insulating layer 10 is formed on the upper surface of the substrate (Sub), the first electrode 20 and the second electrode 30 are buried inside the insulating layer 10, and the first pin 40 and the second electrode The fins 50 protrude upward from the first electrode 20 and the second electrode 30, respectively, penetrating vertically through the insulating layer 10.
단, 여기서 '매설'이라 함은 제1 전극(20) 및 제2 전극(30)의 전체가 매설되는 것은 아니고, 적어도 일부는 절연층(10)의 외부로 노출될 수 있다. 이는 검사 장치와 전기적으로 연결되기 위함이다. 상세하게, 제1 전극(20) 및 제2 전극(30)의 절연층(10) 내부에 매설되되, 일 단이 절연층(10)의 측면 방향으로 돌출되어 노출될 수 있다.However, 'buried' here does not mean that the entire first electrode 20 and the second electrode 30 are buried, and at least part of them may be exposed to the outside of the insulating layer 10. This is to be electrically connected to the inspection device. In detail, it is buried inside the insulating layer 10 of the first electrode 20 and the second electrode 30, and one end may be exposed and protrude in the side direction of the insulating layer 10.
제1 전극(20) 및 제2 전극(30)은 각각 양극과 음극으로서 작동하므로, 상호간에 절연될 필요성이 있다. 이를 위해, 제1 전극(20)과 제2 전극(30)은 절연층(10)의 내부에 매설되되, 상하 방향으로 소정의 높이만큼 이격되어 배치될 수 있다.Since the first electrode 20 and the second electrode 30 operate as an anode and a cathode, respectively, they need to be insulated from each other. To this end, the first electrode 20 and the second electrode 30 may be buried inside the insulating layer 10 and spaced apart by a predetermined height in the vertical direction.
도 2는 도 1에 도시된 프로브 헤드에서 절연층(10)을 투명하게 처리하여 절연층(10) 내부가 보이게 도시한 것이다. 도 2를 참조하면, 제1 전극(20)은 횡방향의 선 형태로 형성되고, 제2 전극(30)은 종방향의 선 형태로 형성된다. 또한, 제2 전극(30)은 제1 전극(20)의 상측으로 소정 높이 이격되어 배치된다.FIG. 2 shows the probe head shown in FIG. 1 in which the insulating layer 10 is made transparent so that the inside of the insulating layer 10 is visible. Referring to FIG. 2, the first electrode 20 is formed in the shape of a horizontal line, and the second electrode 30 is formed in the shape of a vertical line. Additionally, the second electrode 30 is disposed above the first electrode 20 and spaced apart from each other at a predetermined height.
이에 따라, 복수의 제1 전극(20) 및 제2 전극(30)이 상호간에 절연되며 복수의 제1 핀(40) 및 제2 핀(50)에의 전기적 연결을 제공할 수 있다.Accordingly, the plurality of first electrodes 20 and the second electrodes 30 are insulated from each other and can provide electrical connection to the plurality of first pins 40 and the second pins 50.
한편, 제1 핀(40)은 상기 절연층(10)의 내부에서 측면중 적어도 일부가 측방향으로 돌출될 수 있다.Meanwhile, at least a portion of the side surface of the first fin 40 may protrude laterally within the insulating layer 10 .
도 3은 본 발명에 따른 프로브 헤드의 측단면을 나타낸 것이다. 도 3을 참조하면, 제1 핀(40)은 중간 전도부(41), 중간 돌출부(42), 팁부(43)를 포함한다.Figure 3 shows a side cross-section of the probe head according to the present invention. Referring to FIG. 3, the first pin 40 includes a middle conductive portion 41, a middle protrusion 42, and a tip portion 43.
중간 전도부(41)는 절연층(10)의 내부에 매설되고, 제1 전극(20)과 중간 돌출부(42)를 연결하기 위한 구성이다. 도 3에 도시된 바와 같이, 중간 전도부(41)는 제1 전극(20)의 상면으로부터 절연층(10)을 수직으로 관통하여 중간 돌출부(42)의 하면까지 형성된다.The intermediate conductive portion 41 is buried inside the insulating layer 10 and is configured to connect the first electrode 20 and the intermediate protrusion 42. As shown in FIG. 3, the intermediate conductive portion 41 is formed from the upper surface of the first electrode 20 to the lower surface of the intermediate protrusion 42 by vertically penetrating the insulating layer 10.
중간 돌출부(42)는 절연층(10)의 내부에 매설되고, 중간 전도부(41)와 팁부(43)를 연결하기 위한 구성이다. 도 3에 도시된 바와 같이, 중간 돌출부(42)는 중간 전도부(41)의 상면으로부터 절연층(10)을 수직으로 관통하여 팁부(43)의 하면까지 형성된다.The middle protrusion 42 is buried inside the insulating layer 10 and is configured to connect the middle conductive portion 41 and the tip portion 43. As shown in FIG. 3, the intermediate protrusion 42 is formed from the upper surface of the intermediate conductive portion 41 to the lower surface of the tip portion 43 by vertically penetrating the insulating layer 10.
팁부(43)는 검사 대상 장치의 단자와 접촉되어 검사 대상 장치와 중간 돌출부(42)를 전기적으로 연결하기 위한 구성이다. 도 3에 도시된 바와 같이, 팁부(43)는 중간 돌출부(42)의 상면으로부터 절연층(10)을 수직으로 관통하여 절연층(10)의 상측으로 돌출되도록 형성된다.The tip portion 43 is configured to contact the terminal of the device to be inspected and electrically connect the device to be inspected and the intermediate protrusion 42. As shown in FIG. 3, the tip portion 43 is formed to vertically penetrate the insulating layer 10 from the upper surface of the middle protrusion 42 and protrude toward the upper side of the insulating layer 10.
도 3을 참조하면, 중간 돌출부(42)는 중간 전도부(41) 및 팁부(43)보다 측면으로 돌출되어 구비된다. 이에 따라, 제1 핀(40)이 절연층(10)과 접하는 면적이 증가하여, 제1 핀(40)에 가해지는 충격이 보다 효율적으로 흡수될 수 있다.Referring to FIG. 3, the middle protrusion 42 is provided to protrude laterally than the middle conduction portion 41 and the tip portion 43. Accordingly, the area where the first fin 40 is in contact with the insulating layer 10 increases, so that the impact applied to the first fin 40 can be more efficiently absorbed.
바람직하게, 제1 전극(20), 제1 핀(40), 제2 전극(30) 및 제2 핀(50)은 Ti, Cr, Al, Ni, W, Cu 및 Au 중 어느 하나로 선택되는 재질일 수 있다.Preferably, the first electrode 20, the first pin 40, the second electrode 30, and the second pin 50 are made of a material selected from any one of Ti, Cr, Al, Ni, W, Cu, and Au. It can be.
본 발명에 따른 프로브 헤드는 상술한 바와 같은 제1 전극(20) 및 제2 전극(30)의 구성을 통해, 동시에 다수의 검사 대상 장치를 동시에 검사할 수 있다는 장점이 있다. 상세하게, 제1 전극(20)과 제2 전극(30)이 각각 횡방향과 종방향으로 형성됨으로써, 검사 대상 장치 중 불량인 개체의 위치를 쉽게 특정할 수 있다는 장점이 있다. 예를 들어, 복수의 제1 전극(20) 중 m번째 제1 전극(20)과 복수의 제2 전극(30) 중 n번째 제2 전극(30)에서 이상이 발견된다면, [m,n] 좌표에 배치된 검사 대상 장치가 불량인 것으로 특정할 수 있게 된다. 바람직하게, 제1 전극(20) 및 제2 전극(30)에 연결되는 전원부는 스위칭 회로를 사용하여 한 개의 핀만 동작하도록 구성되어 각각의 프로브 핀 쌍이 순차적으로 작동될 수 있다.The probe head according to the present invention has the advantage of being able to simultaneously inspect multiple inspection target devices through the configuration of the first electrode 20 and the second electrode 30 as described above. In detail, since the first electrode 20 and the second electrode 30 are formed in the horizontal and vertical directions, respectively, there is an advantage that the location of a defective object among the devices to be inspected can be easily specified. For example, if an abnormality is found in the mth first electrode 20 among the plurality of first electrodes 20 and the nth second electrode 30 among the plurality of second electrodes 30, [m,n] It is possible to determine that the inspection target device placed at the coordinates is defective. Preferably, the power supply connected to the first electrode 20 and the second electrode 30 is configured to operate only one pin using a switching circuit so that each pair of probe pins can be operated sequentially.
상술한 바와 같이 본 발명에 따른 프로브 헤드는 절연층(10)에 의해 각 프로브 핀 및 각 전극 간의 절연성을 확보하여 전기적 간섭을 최소화하며, 절연층(10)의 탄성을 통해 프로브 핀에 가해지는 충격을 흡수할 수 있다.As described above, the probe head according to the present invention minimizes electrical interference by securing insulation between each probe pin and each electrode by the insulating layer 10, and reduces shock applied to the probe pin through the elasticity of the insulating layer 10. can be absorbed.
또한, 평면 상에 다수의 프로브 핀을 배치하고자 할 경우 프로브 핀의 배열에 따른 각 전극의 배선에 제한 없이 구성할 수 있게 된다. 제1 전극(20) 및 제2 전극(30)이 상하로 이격되어 배치되므로 각 전극의 면적 문제가 발생되지 않기 때문이다. 이에 따라, 프로브 헤드의 면적대비 프로브 핀의 집적도가 향상될 수 있다.Additionally, when it is desired to place multiple probe pins on a plane, the wiring of each electrode can be configured without limitation according to the arrangement of the probe pins. This is because the first electrode 20 and the second electrode 30 are arranged to be spaced apart vertically, so there is no problem with the area of each electrode. Accordingly, the integration degree of the probe pin compared to the area of the probe head can be improved.
상술한 구조는 복수의 절연 재질 층을 적층함으로써 제조될 수 있다. 상세하게, 절연층(10)은 기판(Sub)의 상면에 차례로 적층되는 제1 탄성층(11), 제1 절연층(12), 제2 절연층(13)을 포함하고, 제1 전극(20)은 상기 제1 탄성층(11) 및 제1 절연층(12)의 사이에 형성되며, 상기 제2 전극(30)은 상기 제1 절연층(12) 및 제2 절연층(13)의 사이에 형성된다.The above-described structure can be manufactured by stacking multiple layers of insulating material. In detail, the insulating layer 10 includes a first elastic layer 11, a first insulating layer 12, and a second insulating layer 13 sequentially stacked on the upper surface of the substrate Sub, and a first electrode ( 20) is formed between the first elastic layer 11 and the first insulating layer 12, and the second electrode 30 is between the first insulating layer 12 and the second insulating layer 13. formed between
제1 핀(40)은 제1 전극(20)의 상면으로부터 제1 절연층(12) 및 제2 절연층(13)을 관통하여 제2 절연층(13)의 상측으로 돌출되며, 제2 핀(50)은 제2 전극(30)의 상면으로부터 제2 절연층(13)을 관통하여 제2 절연층(13)의 상측으로 돌출된다.The first fin 40 penetrates the first insulating layer 12 and the second insulating layer 13 from the upper surface of the first electrode 20 and protrudes toward the upper side of the second insulating layer 13, and the second fin (50) protrudes from the upper surface of the second electrode 30 to the upper side of the second insulating layer 13 through the second insulating layer 13.
일 실시예에 따라, 제1 탄성층(11), 제1 절연층(12) 및 상기 제2 절연층(13)은 서로 동일한 재질일 수 있다. 바람직하게, 제1 탄성층(11), 제1 절연층(12) 및 상기 제2 절연층(13)은 폴리디메틸실록산(polydimethylsiloxane, PDMS) 재질일 수 있다.According to one embodiment, the first elastic layer 11, the first insulating layer 12, and the second insulating layer 13 may be made of the same material. Preferably, the first elastic layer 11, the first insulating layer 12, and the second insulating layer 13 may be made of polydimethylsiloxane (PDMS).
다른 실시예에 따라, 제1 탄성층(11), 제1 절연층(12) 및 제2 절연층(13)은 서로 다른 절연 재질로 구비될 수 있다. 바람직하게, 제1 탄성층(11)은 폴리디메틸실록산(polydimethylsiloxane, PDMS) 재질이고, 제1 절연층(12) 및 제2 절연층(13)은 Si에폭시(Si-epoxy) 및 UV레진(UV-resin) 중 어느 하나로 선택되는 재질일 수 있다.According to another embodiment, the first elastic layer 11, the first insulating layer 12, and the second insulating layer 13 may be made of different insulating materials. Preferably, the first elastic layer 11 is made of polydimethylsiloxane (PDMS), and the first and second insulating layers 12 and 13 are made of Si-epoxy and UV resin. -resin) may be a material selected from one of the following.
도 4는 본 발명에 따른 프로브 헤드의 제조 방법을 나타낸 순서도이다. 본 발명에 따른 프로브 헤드의 제조 방법은 다음의 각 단계를 포함한다.Figure 4 is a flowchart showing a method of manufacturing a probe head according to the present invention. The method for manufacturing a probe head according to the present invention includes the following steps.
i) 제1 탄성층(11)을 적층하는 단계(S1);i) laminating the first elastic layer 11 (S1);
ii) 제1 전극(20)을 형성하는 단계(S2);ii) forming the first electrode 20 (S2);
iii) 제1 절연층(12)을 적층하는 단계(S3);iii) stacking the first insulating layer 12 (S3);
iv) 하부 관통부(121)를 식각 형성하는 단계(S4);iv) forming the lower penetration portion 121 by etching (S4);
v) 중간 전도부(41)를 형성하는 단계(S5);v) forming the intermediate conductive portion 41 (S5);
vi) 중간 돌출부(42)를 형성하는 단계(S6);vi) forming the intermediate protrusion 42 (S6);
vii) 제2 전극(30)을 형성하는 단계(S7);vii) forming the second electrode 30 (S7);
viii) 제2 절연층(13)을 적층하는 단계(S8);viii) stacking the second insulating layer 13 (S8);
ix) 제1 상부 관통부(131) 및 제2 상부 관통부(132)를 식각 형성하는 단계(S9);ix) etching forming the first upper penetrating portion 131 and the second upper penetrating portion 132 (S9);
x) 팁부(43) 및 제2 핀(50)을 형성하는 단계(S10);x) forming the tip portion 43 and the second fin 50 (S10);
xi) 팁부(43) 및 상기 제2 핀(50)을 노출시키는 단계(S11);xi) exposing the tip portion 43 and the second pin 50 (S11);
도 5는 제1 탄성층(11)을 적층하는 단계(S1)를 나타낸 사시도이다.Figure 5 is a perspective view showing the step (S1) of laminating the first elastic layer 11.
제1 탄성층(11)은, 기판(Sub)의 상면에 폴리디메틸실록산 (polydimethylsiloxane, PDMS), Si에폭시(Si-epoxy) 및 UV레진(UV-resin) 중 어느 하나로 선택되는 절연 재질을 코팅함으로써 형성된다.The first elastic layer 11 is formed by coating the upper surface of the substrate (Sub) with an insulating material selected from polydimethylsiloxane (PDMS), Si-epoxy, and UV-resin. is formed
도 6은 제1 전극(20)을 형성하는 단계(S2)를 나타낸 사시도이다.Figure 6 is a perspective view showing the step S2 of forming the first electrode 20.
제1 전극(20)은 제1 탄성층(11)의 상면에 횡방향의 선 형태로 금속을 증착시켜 형성된다. 여기서 '증착'이란, 통상적인 증착 방법에 따른 증착 방법을 의미하나, 임프린팅(imprinting) 방식을 통하여 형성될 수도 있다. 이는 제1 전극(20)뿐 아니라, 제2 전극(30), 제1 핀(40), 제2 핀(50)과 같은 금속 재질의 구성을 형성하는데 마찬가지로 적용될 수 있다.The first electrode 20 is formed by depositing metal in a horizontal line shape on the upper surface of the first elastic layer 11. Here, 'deposition' refers to a deposition method according to a typical deposition method, but may also be formed through an imprinting method. This can be similarly applied to forming structures made of metal, such as the first electrode 20, the second electrode 30, the first pin 40, and the second pin 50.
도 7은 제1 절연층(12)을 적층하는 단계(S3)를 나타낸 사시도이다.Figure 7 is a perspective view showing the step (S3) of laminating the first insulating layer 12.
제1 절연층(12)은 제1 전극(20) 및 제1 탄성층(11)의 상면에 절연 재질을 코팅함으로써 형성된다. 여기서 제1 절연층(12)은, 상술한 폴리디메틸실록산(polydimethylsiloxane, PDMS), Si에폭시(Si-epoxy) 및 UV레진(UV-resin) 중 제1 탄성층(11)과 동일한 재질이거나, 그 외의 재질로 형성될 수도 있다. 일 실시예에 따라, 제1 절연층(12)의 두께는 수 ㎛ 내지 수십 ㎛ 로 형성될 수 있다.The first insulating layer 12 is formed by coating an insulating material on the upper surfaces of the first electrode 20 and the first elastic layer 11. Here, the first insulating layer 12 is made of the same material as the first elastic layer 11 among the above-described polydimethylsiloxane (PDMS), Si-epoxy, and UV-resin, or It may also be formed from other materials. According to one embodiment, the first insulating layer 12 may have a thickness of several ㎛ to tens of ㎛.
도 8은 하부 관통부(121)를 식각 형성하는 단계(S4)를 나타낸 사시도이다.Figure 8 is a perspective view showing the step (S4) of forming the lower penetration portion 121 by etching.
하부 관통부(121)란 제1 전극(20)의 상면의 일 지점으로부터 제1 절연층(12)의 상면을 관통하는 홈을 의미한다. 여기서, '일 지점'이란 제1 전극(20)의 상면에서 제1 핀(40)이 형성될 위치를 의미한다. 하부 관통부(121)는 식각 방법을 통해 형성될 수 있다. 식각 방법은 건식 식각 또는 습식 식각이 모두 이용될 수 있다.The lower penetration portion 121 refers to a groove that penetrates the upper surface of the first insulating layer 12 from a point on the upper surface of the first electrode 20. Here, 'one point' refers to a position on the top surface of the first electrode 20 where the first fin 40 will be formed. The lower penetration portion 121 may be formed through an etching method. The etching method may be either dry etching or wet etching.
도 9는 중간 전도부(41)를 형성하는 단계(S5)를 나타낸 사시도이다.Figure 9 is a perspective view showing the step (S5) of forming the intermediate conductive portion 41.
중간 전도부(41)는 하부 관통부(121)에 금속을 증착시켜 충진시킴으로써 형성될 수 있다. 이에 따라 중간 전도부(41)는 제1 전극(20)과 연결되며 제1 절연층(12)을 관통하도록 형성된다.The middle conductive portion 41 may be formed by depositing and filling the lower penetrating portion 121 with metal. Accordingly, the intermediate conductive portion 41 is connected to the first electrode 20 and is formed to penetrate the first insulating layer 12.
도 10은 중간 돌출부(42)를 형성하는 단계(S6) 및 제2 전극(30)을 형성하는 단계(S7)를 나타낸 사시도이다.Figure 10 is a perspective view showing the step S6 of forming the intermediate protrusion 42 and the step S7 of forming the second electrode 30.
중간 돌출부(42)는 중간 전도부(41)의 상면에 금속을 증착시켜 형성된다. 이에 따라 중간 돌출부(42)는 중간 전도부(41)와 연결된다. 상술한 바와 같이, 중간 돌출부(42)는 중간 전도부(41) 및 팁부(43)보다 측면으로 돌출되어 구비되는 것이 바람직하다. 이를 위해, 상기 중간 돌출부(42)를 형성하는 단계는, 중간 돌출부(42)의 너비가 중간 전도부(41)의 너비보다 큰 형태로 증착되는 것을 특징으로 한다.The middle protrusion 42 is formed by depositing metal on the upper surface of the middle conductive portion 41. Accordingly, the middle protrusion 42 is connected to the middle conductive portion 41. As described above, the middle protrusion 42 is preferably provided to protrude laterally than the middle conduction portion 41 and the tip portion 43. To this end, the step of forming the middle protrusion 42 is characterized in that the middle protrusion 42 is deposited in a form in which the width of the middle protrusion 42 is larger than the width of the middle conductive portion 41.
제2 전극(30)은 중간 돌출부(42)와 소정 거리 이격된 위치에 종방향의 선 형태로 금속을 증착시켜 형성된다. 이에 따라 제2 전극(30)은 제1 전극(20) 및 제1 핀(40)과 절연될 수 있다.The second electrode 30 is formed by depositing metal in the form of a longitudinal line at a position spaced apart from the middle protrusion 42 by a predetermined distance. Accordingly, the second electrode 30 may be insulated from the first electrode 20 and the first pin 40.
도 11은 제2 절연층(13)을 적층하는 단계(S8)를 나타낸 사시도이다.Figure 11 is a perspective view showing the step (S8) of laminating the second insulating layer 13.
제2 절연층(13)은 제1 절연층(12), 중간 돌출부(42) 및 제2 전극(30)의 상면에 절연 재질을 코팅함으로써 형성된다. 여기서 제2 절연층(13)은, 상술한 폴리디메틸실록산(polydimethylsiloxane, PDMS), Si에폭시(Si-epoxy) 및 UV레진(UV-resin) 중 제1 탄성층(11) 또는 제1 절연층(12)과 동일한 재질이거나, 그 외의 재질로 형성될 수도 있다. 일 실시예에 따라, 제2 절연층(13)의 두께는 수십 ㎛ 내지 수백 ㎛ 로 형성될 수 있다.The second insulating layer 13 is formed by coating an insulating material on the upper surfaces of the first insulating layer 12, the middle protrusion 42, and the second electrode 30. Here, the second insulating layer 13 is the first elastic layer 11 or the first insulating layer ( It may be the same material as 12) or may be formed of another material. According to one embodiment, the thickness of the second insulating layer 13 may be from tens of ㎛ to hundreds of ㎛.
도 12는 제1 상부 관통부(131) 및 제2 상부 관통부(132)를 식각 형성하는 단계(S9)를 나타낸 사시도이다.FIG. 12 is a perspective view illustrating a step (S9) of etching and forming the first upper penetrating portion 131 and the second upper penetrating portion 132.
제1 상부 관통부(131)란 중간 돌출부(42)의 상면으로부터 제2 절연층(13)의 상면을 관통하는 홈을 의미하고, 제2 상부 관통부(132)란 제2 전극(30)의 상면의 일 지점으로부터 제1 절연층(12)의 상면을 관통하는 홈을 의미한다. 여기서, '일 지점'이란 제2 전극(30)의 상면에서 제2 핀(50)이 형성될 위치를 의미한다.The first upper penetrating part 131 refers to a groove penetrating from the upper surface of the middle protrusion 42 to the upper surface of the second insulating layer 13, and the second upper penetrating part 132 refers to the groove of the second electrode 30. It means a groove penetrating the upper surface of the first insulating layer 12 from a point on the upper surface. Here, 'one point' refers to a position on the upper surface of the second electrode 30 where the second fin 50 will be formed.
제1 상부 관통부(131) 및 제2 상부 관통부(132)는 식각 방법을 통해 형성될 수 있다. 식각 방법은 건식 식각 또는 습식 식각이 모두 이용될 수 있다.The first upper penetration part 131 and the second upper penetration part 132 may be formed through an etching method. The etching method may be either dry etching or wet etching.
도 13은 팁부(43) 및 제2 핀(50)을 형성하는 단계(S10)를 나타낸 사시도이다.Figure 13 is a perspective view showing the step (S10) of forming the tip portion 43 and the second fin 50.
팁부(43) 및 제2 핀(50)은 각각 제1 상부 관통부(131) 및 제2 상부 관통부(132)에 금속을 증착시켜 충진시킴으로써 형성될 수 있다.The tip portion 43 and the second pin 50 may be formed by depositing and filling the first upper penetrating portion 131 and the second upper penetrating portion 132 with metal, respectively.
이에 따라 팁부(43)는 중간 돌출부(42)와 연결되며 제2 절연층(13)을 관통하도록 형성되고, 제2 핀(50)은 제2 전극(30)과 연결되며 제2 절연층(13)을 관통하도록 형성된다.Accordingly, the tip portion 43 is connected to the middle protrusion 42 and is formed to penetrate the second insulating layer 13, and the second pin 50 is connected to the second electrode 30 and is formed to penetrate the second insulating layer 13. ) is formed to penetrate.
도 14는 팁부(43) 및 제2 핀(50)을 노출시키는 단계(S11)를 나타낸 사시도이다.Figure 14 is a perspective view showing the step (S11) of exposing the tip portion 43 and the second pin 50.
제2 절연층(13)의 상부를 소정의 깊이로 식각하여 팁부(43) 및 제2 핀(50)의 상측 일부가 노출된다.The upper portion of the second insulating layer 13 is etched to a predetermined depth to expose a portion of the upper portion of the tip portion 43 and the second fin 50.
상기한 본 발명의 바람직한 실시예는 예시의 목적으로 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경 및 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 상기의 특허청구 범위에 속하는 것으로 보아야 할 것이다.The preferred embodiments of the present invention described above have been disclosed for illustrative purposes, and those skilled in the art will be able to make various modifications, changes, and additions within the spirit and scope of the present invention, and such modifications, changes, and additions will be possible. should be regarded as falling within the scope of the above patent claims.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서, 여러 가지 치환, 변형 및 변경이 가능하므로, 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.Those of ordinary skill in the technical field to which the present invention pertains can make various substitutions, modifications and changes without departing from the technical spirit of the present invention. Therefore, the present invention is limited to the above-described embodiments and the accompanying drawings. It is not limited by
10: 절연층
11: 제1 탄성층
12: 제1 절연층
13: 제2 절연층
20: 제1 전극
30: 제2 전극
40: 제1 핀
50: 제2 핀10: insulating layer 11: first elastic layer
12: first insulating layer 13: second insulating layer
20: first electrode 30: second electrode
40: first pin 50: second pin
Claims (8)
기판(Sub) 상면에 소정의 두께로 적층되고 폴리디메틸실록산(polydimethylsiloxane, PDMS), Si에폭시(Si-epoxy) 및 UV레진(UV-resin) 중 어느 하나로 선택되는 재질인 절연층(10);
상기 절연층(10)의 내부에 매설되고 횡방향의 선 형태로 형성되는 제1 전극(20);
상기 절연층(10)의 내부에 매설되되 상기 제1 전극(20)의 상측으로 이격된 높이에 배치되고 종방향의 선 형태로 형성되는 제2 전극(30);
상기 제1 전극(20)의 상면으로부터 상기 절연층(10)을 관통하여 상기 절연층(10)의 상측으로 돌출되는 제1 핀(40); 및
상기 제2 전극(30)의 상면으로부터 상기 절연층(10)을 관통하여 상기 절연층(10)의 상측으로 돌출되는 제2 핀(50);을 포함하고,
상기 제1 핀(40) 및 상기 제2 핀(50)은 복수의 쌍으로 구비되어 횡방향 및 종방향으로 배열을 형성하는 것을 특징으로 하는 프로브 헤드.
In a probe head for testing the electrical characteristics of an electrical device,
An insulating layer 10 laminated to a predetermined thickness on the upper surface of the substrate (Sub) and made of a material selected from polydimethylsiloxane (PDMS), Si-epoxy, and UV-resin;
a first electrode (20) embedded in the insulating layer (10) and formed in the shape of a horizontal line;
a second electrode (30) embedded in the insulating layer (10), disposed at a height spaced apart from the upper side of the first electrode (20), and formed in the shape of a longitudinal line;
a first fin 40 protruding from the upper surface of the first electrode 20 through the insulating layer 10 and toward the upper side of the insulating layer 10; and
A second fin 50 protrudes from the upper surface of the second electrode 30 through the insulating layer 10 to the upper side of the insulating layer 10,
The probe head is characterized in that the first pin 40 and the second pin 50 are provided in a plurality of pairs to form an arrangement in the horizontal and vertical directions.
상기 절연층(10)은 상기 기판(Sub)의 상면에 차례로 적층되는 제1 탄성층(11), 제1 절연층(12), 제2 절연층(13)을 포함하고,
상기 제1 전극(20)은 상기 제1 탄성층(11) 및 제1 절연층(12)의 사이에 형성되며,
상기 제2 전극(30)은 상기 제1 절연층(12) 및 제2 절연층(13)의 사이에 형성되고,
상기 제1 핀(40)은 상기 제1 전극(20)의 상면으로부터 상기 제1 절연층(12) 및 제2 절연층(13)을 관통하여 상기 제2 절연층(13)의 상측으로 돌출되며,
상기 제2 핀(50)은 상기 제2 전극(30)의 상면으로부터 상기 제2 절연층(13)을 관통하여 상기 제2 절연층(13)의 상측으로 돌출되는 것을 특징으로 하는 프로브 헤드.
According to claim 1,
The insulating layer 10 includes a first elastic layer 11, a first insulating layer 12, and a second insulating layer 13 sequentially stacked on the upper surface of the substrate Sub,
The first electrode 20 is formed between the first elastic layer 11 and the first insulating layer 12,
The second electrode 30 is formed between the first insulating layer 12 and the second insulating layer 13,
The first fin 40 penetrates the first insulating layer 12 and the second insulating layer 13 from the upper surface of the first electrode 20 and protrudes toward the upper side of the second insulating layer 13. ,
The second pin 50 is a probe head characterized in that it penetrates the second insulating layer 13 from the upper surface of the second electrode 30 and protrudes toward the upper side of the second insulating layer 13.
상기 제1 탄성층(11), 상기 제1 절연층(12) 및 상기 제2 절연층(13)은,
폴리디메틸실록산(polydimethylsiloxane, PDMS) 재질인 것을 특징으로 하는 프로브 헤드.
According to claim 2,
The first elastic layer 11, the first insulating layer 12, and the second insulating layer 13,
A probe head characterized in that it is made of polydimethylsiloxane (PDMS).
상기 제1 탄성층(11)은,
폴리디메틸실록산(polydimethylsiloxane, PDMS) 재질이고,
상기 제1 절연층(12) 및 상기 제2 절연층(13)은,
Si에폭시(Si-epoxy) 및 UV레진(UV-resin) 중 어느 하나로 선택되는 재질인 것을 특징으로 하는 프로브 헤드.
According to claim 2,
The first elastic layer 11 is,
It is made of polydimethylsiloxane (PDMS),
The first insulating layer 12 and the second insulating layer 13 are,
A probe head characterized in that it is made of a material selected from one of Si-epoxy and UV-resin.
상기 제1 핀(40)은 상기 절연층(10)의 내부에서 측면중 적어도 일부가 측방향으로 돌출되는 것을 특징으로 하는 프로브 헤드.
According to claim 1,
The probe head is characterized in that at least a portion of a side surface of the first fin 40 protrudes laterally within the insulating layer 10.
상기 제1 전극(20), 상기 제1 핀(40), 상기 제2 전극(30) 및 상기 제2 핀(50)은 Ti, Cr, Al, Ni, W, Cu 및 Au 중 어느 하나로 선택되는 재질인 것을 특징으로 하는 프로브 헤드.
According to claim 1,
The first electrode 20, the first pin 40, the second electrode 30, and the second pin 50 are selected from any one of Ti, Cr, Al, Ni, W, Cu, and Au. A probe head characterized in that it is made of material.
상기 제1 탄성층(11)의 상면에 횡방향의 선 형태로 금속을 증착시켜 제1 전극(20)을 형성하는 단계(S2);
상기 제1 전극(20) 및 상기 제1 탄성층(11)의 상면에 제1 절연층(12)을 적층하는 단계(S3);
상기 제1 전극(20)의 상면의 일 지점으로부터 상기 제1 절연층(12)의 상면을 관통하는 하부 관통부(121)를 식각 형성하는 단계(S4);
상기 하부 관통부(121)에 금속을 증착시켜 중간 전도부(41)를 형성하는 단계(S5);
상기 중간 전도부(41)의 상면에 금속을 증착시켜 중간 돌출부(42)를 형성하는 단계(S6);
상기 중간 돌출부(42)와 소정 거리 이격된 위치에 종방향의 선 형태로 금속을 증착시켜 제2 전극(30)을 형성하는 단계(S7);
상기 제1 절연층(12), 상기 중간 돌출부(42) 및 상기 제2 전극(30)의 상면에 제2 절연층(13)을 적층하는 단계(S8);
상기 중간 돌출부(42)의 상면으로부터 상기 제2 절연층(13)의 상면을 관통하는 제1 상부 관통부(131) 및 상기 제2 전극(30)의 상면의 일 지점으로부터 상기 제2 절연층(13)의 상면을 관통하는 제2 상부 관통부(132)를 식각 형성하는 단계(S9);
상기 제1 상부 관통부(131) 및 상기 제2 상부 관통부(132)에 금속을 증착시켜 팁부(43) 및 제2 핀(50)을 형성하는 단계(S10); 및
상기 제2 절연층(13)의 상부를 소정의 깊이로 식각하여 상기 팁부(43) 및 상기 제2 핀(50)을 노출시키는 단계(S11);를 포함하는 것을 특징으로 하는 프로브 헤드의 제조 방법.
Step (S1) of laminating a first elastic layer 11 made of a material selected from polydimethylsiloxane (PDMS), Si-epoxy, and UV-resin on the upper surface of the substrate (S1) );
forming a first electrode 20 by depositing metal in a horizontal line shape on the upper surface of the first elastic layer 11 (S2);
Laminating a first insulating layer 12 on the upper surface of the first electrode 20 and the first elastic layer 11 (S3);
Etching to form a lower penetrating portion 121 penetrating the upper surface of the first insulating layer 12 from a point on the upper surface of the first electrode 20 (S4);
forming an intermediate conductive portion 41 by depositing metal on the lower penetrating portion 121 (S5);
Forming an intermediate protrusion 42 by depositing metal on the upper surface of the intermediate conductive portion 41 (S6);
forming a second electrode 30 by depositing metal in the form of a longitudinal line at a position spaced apart from the intermediate protrusion 42 by a predetermined distance (S7);
Laminating a second insulating layer 13 on the upper surfaces of the first insulating layer 12, the intermediate protrusion 42, and the second electrode 30 (S8);
The first upper penetrating portion 131 penetrates the upper surface of the second insulating layer 13 from the upper surface of the intermediate protrusion 42 and the second insulating layer ( Step (S9) of etching and forming a second upper penetrating portion 132 penetrating the upper surface of 13);
forming a tip portion 43 and a second fin 50 by depositing metal on the first upper penetrating portion 131 and the second upper penetrating portion 132 (S10); and
A method of manufacturing a probe head comprising a step (S11) of etching the upper part of the second insulating layer 13 to a predetermined depth to expose the tip portion 43 and the second fin 50. .
상기 중간 돌출부(42)를 형성하는 단계(S6)는,
상기 중간 돌출부(42)의 너비가 상기 중간 전도부(41)의 너비보다 큰 형태로 증착되는 것을 특징으로 하는 프로브 헤드의 제조 방법.According to claim 7,
The step (S6) of forming the intermediate protrusion 42 is,
A method of manufacturing a probe head, characterized in that the width of the intermediate protrusion (42) is deposited in a shape that is larger than the width of the intermediate conductive portion (41).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220041309A KR20230142272A (en) | 2022-04-01 | 2022-04-01 | Structure of a probe -head with improved integration and a manufacturing method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220041309A KR20230142272A (en) | 2022-04-01 | 2022-04-01 | Structure of a probe -head with improved integration and a manufacturing method for the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230142272A true KR20230142272A (en) | 2023-10-11 |
Family
ID=88295130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220041309A KR20230142272A (en) | 2022-04-01 | 2022-04-01 | Structure of a probe -head with improved integration and a manufacturing method for the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230142272A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101183978B1 (en) | 2011-02-10 | 2012-09-18 | 주식회사 프로텍 | Jig unit for testing LED chip |
| KR101585818B1 (en) | 2011-11-18 | 2016-01-14 | 럭스뷰 테크놀로지 코포레이션 | Micro device transfer head heater assembly and method of transferring a micro device |
-
2022
- 2022-04-01 KR KR1020220041309A patent/KR20230142272A/en unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101183978B1 (en) | 2011-02-10 | 2012-09-18 | 주식회사 프로텍 | Jig unit for testing LED chip |
| KR101585818B1 (en) | 2011-11-18 | 2016-01-14 | 럭스뷰 테크놀로지 코포레이션 | Micro device transfer head heater assembly and method of transferring a micro device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100470970B1 (en) | Probe needle fixing apparatus and method for semiconductor device test equipment | |
| US9459283B2 (en) | Contact test device | |
| TWI779192B (en) | Probe, inspection jig, inspection device, and method of manufacturing probe | |
| US6497581B2 (en) | Robust, small scale electrical contactor | |
| JP2001056345A (en) | Probing card and its manufacture | |
| CN1330435A (en) | Connecting component and its assembling mechanism | |
| KR20070115998A (en) | Probes for a wafer test apparatus | |
| KR102650163B1 (en) | Guide plate for probe card and manufacturing method thereof, and probe card having the same | |
| KR20210040685A (en) | Probe card | |
| KR20070032613A (en) | Contact assembly and LSI chip inspection device using same | |
| TWI391671B (en) | Inspection structure | |
| US20050036374A1 (en) | Probe card substrate | |
| KR20230142272A (en) | Structure of a probe -head with improved integration and a manufacturing method for the same | |
| US20180017592A1 (en) | Low force wafer test probe | |
| JP4209696B2 (en) | Electrical connection device | |
| KR20050083184A (en) | Probe card for testing semiconductor | |
| KR101467382B1 (en) | Stacked Needle Structure of Cantilever Probe Card | |
| US20020053917A1 (en) | Probe structure and method for manufacturing the same | |
| KR20140020627A (en) | Method of manufacturing for electric inspection jig | |
| US20220149555A1 (en) | Contactor block of self-aligning vertical probe card and manufacturing method therefor | |
| KR20130019602A (en) | Probe card | |
| CN112710877A (en) | Metal probe structure and manufacturing method thereof | |
| KR102271347B1 (en) | Probe-head for led probe device | |
| KR100787745B1 (en) | Pcm test pattern for menufacturing semiconductor device | |
| KR102339327B1 (en) | Manufacturing method of probe-head for led probe device |