KR20230121270A - 강유전체 기반의 데이터 저장 패턴 및 백 게이트를 포함하는 3차원 플래시 메모리의 동작 방법 - Google Patents
강유전체 기반의 데이터 저장 패턴 및 백 게이트를 포함하는 3차원 플래시 메모리의 동작 방법 Download PDFInfo
- Publication number
- KR20230121270A KR20230121270A KR1020220017916A KR20220017916A KR20230121270A KR 20230121270 A KR20230121270 A KR 20230121270A KR 1020220017916 A KR1020220017916 A KR 1020220017916A KR 20220017916 A KR20220017916 A KR 20220017916A KR 20230121270 A KR20230121270 A KR 20230121270A
- Authority
- KR
- South Korea
- Prior art keywords
- vertical channel
- voltage
- applying
- flash memory
- pattern
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 164
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000013500 data storage Methods 0.000 title claims abstract description 31
- 230000004044 response Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 34
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 102100029563 Somatostatin Human genes 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 102100030851 Cortistatin Human genes 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 101100058970 Arabidopsis thaliana CALS11 gene Proteins 0.000 description 5
- 101100341076 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IPK1 gene Proteins 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 101100058964 Arabidopsis thaliana CALS5 gene Proteins 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 102100025961 Glutaminase liver isoform, mitochondrial Human genes 0.000 description 1
- 101000856993 Homo sapiens Glutaminase liver isoform, mitochondrial Proteins 0.000 description 1
- 239000002033 PVDF binder Substances 0.000 description 1
- 229920001166 Poly(vinylidene fluoride-co-trifluoroethylene) Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910007667 ZnOx Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
강유전체 기반의 데이터 저장 패턴 및 백 게이트를 포함하는 3차원 플래시 메모리의 동작 방법이 개시된다. 일 실시예에 따르면, 3차원 플래시 메모리의 프로그램 동작 방법은, 워드 라인들 중 프로그램 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 워드 라인에 프로그램 전압을 인가하는 단계; 워드 라인들 중 선택된 워드 라인을 제외한 비선택된 워드 라인들 각각을 플로팅시키는 단계; 수직 채널 구조체들 중 대상 메모리 셀을 포함하는 선택된 수직 채널 구조체의 백 게이트에 패스 전압을 인가하는 단계; 및 선택된 워드 라인에 프로그램 전압이 인가되고 비선택된 워드 라인들 각각이 플로팅되며 백 게이트에 패스 전압이 인가됨에 응답하여, 대상 메모리 셀에 대한 프로그램 동작을 수행하는 단계를 포함할 수 있다.
Description
아래의 실시예들은 3차원 플래시 메모리의 동작 방법에 관한 것으로, 보다 상세하게는, 강유전체 기반의 데이터 저장 패턴 및 백 게이트를 포함하는 3차원 플래시 메모리의 동작 방법에 대한 기술이다.
플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어하여 전기적으로 프로그램 및 소거가 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다.
이러한 플래시 메모리 소자에서는 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 집적도를 증가시키는 것이 요구된 바, 메모리 셀 트랜지스터들이 수직 방향으로 배열되어 메모리 셀 스트링(CSTR)을 구성하는 3차원 구조가 제안되었다.
3차원 플래시 메모리는 최근 집적화를 위해 메모리 셀 스트링(CSTR)의 단면적을 축소시키는 추세로, 데이터 저장 패턴(Data Storage Pattern; DSP)으로 사용되는 ONO(Blocking Oxide-Nitride-Tunnel Oxide) 대신에 강유전체 물질의 단일막이 사용되는 기술이 제안되었다.
그러나 강유전체 기반의 데이터 저장 패턴(DSP)이 사용되는 3차원 플래시 메모리의 동작 방법에 대한 연구 개발이 미흡한 상황이다.
한편, 프로그램 동작 시 대상 메모리 셀(Sel memory cell)의 선택된 워드 라인(Sel WL)에 인접한 비선택된 워드 라인들(Unsel WLs) 각각에 인가되는 패스 전압(VPASS)에 의해 대상 메모리 셀(Sel memory cell)의 프로그램 동작이 방해를 받는 문제점을 해결하고자, 수직 채널 패턴(Vertical Channel Pattern; VCP)의 내측벽에 백 게이트(Back gate; BG)가 배치되는 구조가 제안되었다.
하지만 백 게이트(BG) 구조의 3차원 플래시 메모리의 동작 방법 역시 그 연구 개발이 미흡한 실정이다.
이에, 아래의 실시예들에서는 강유전체 기반의 데이터 저장 패턴(DSP) 및 백 게이트(BG)를 포함하는 3차원 플래시 메모리의 동작 방법을 제안하고자 한다.
일 실시예들은 수평 스케일링을 향상시키는 동시에 비선택된 워드 라인들(Unsel WLs) 각각에 인가되는 패스 전압(VPASS)에 의해 대상 메모리 셀(Sel memory cell)의 프로그램 동작이 방해를 받는 문제점을 해결하고자, 강유전체 기반의 데이터 저장 패턴(DSP) 및 백 게이트(BG)를 포함하는 3차원 플래시 메모리의 동작 방법을 제안한다.
다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
일 실시예에 따르면, 기판 상 수평 방향으로 연장 형성된 채 수직 방향으로 이격되며 적층된 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 수직 채널 패턴, 상기 수직 채널 패턴의 내측벽을 덮으며 상기 수직 방향으로 연장 형성되는 백 게이트 및 상기 수직 채널 패턴의 외측벽을 덮으며 형성되는 강유전체 기반의 데이터 저장 패턴을 포함하고, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법은, 상기 워드 라인들 중 상기 프로그램 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 워드 라인에 프로그램 전압을 인가하는 단계; 상기 워드 라인들 중 상기 선택된 워드 라인을 제외한 비선택된 워드 라인들 각각을 플로팅시키는 단계; 상기 수직 채널 구조체들 중 상기 대상 메모리 셀을 포함하는 선택된 수직 채널 구조체의 백 게이트에 패스 전압을 인가하는 단계; 및 상기 선택된 워드 라인에 프로그램 전압이 인가되고 상기 비선택된 워드 라인들 각각이 플로팅되며 상기 백 게이트에 패스 전압이 인가됨에 응답하여, 상기 대상 메모리 셀에 대한 상기 프로그램 동작을 수행하는 단계를 포함할 수 있다.
일 측면에 따르면, 상기 3차원 플래시 메모리의 프로그램 동작 방법은, 상기 수직 채널 구조체들 중 상기 대상 메모리 셀을 포함하지 않는 비선택된 수직 채널 구조체의 비트 라인에 상기 비선택된 수직 채널 구조체의 수직 채널 패턴을 셀프 부스팅시키는 전압을 인가하는 단계를 더 포함하는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 대상 메모리 셀을 포함하는 선택된 수직 채널 구조체의 수직 채널 패턴이 N 타입인 경우, 상기 선택된 워드 라인에 프로그램 전압을 인가하는 단계는, 양의 값의 프로그램 전압을 인가하는 단계인 것을 특징으로 하고, 상기 선택된 수직 채널 구조체의 백 게이트에 패스 전압을 인가하는 단계는, 양의 값의 패스 전압을 인가하는 단계인 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 대상 메모리 셀을 포함하는 선택된 수직 채널 구조체의 수직 채널 패턴이 P 타입인 경우, 상기 선택된 워드 라인에 프로그램 전압을 인가하는 단계는, 음의 값의 프로그램 전압을 인가하는 단계인 것을 특징으로 하고, 상기 선택된 수직 채널 구조체의 백 게이트에 패스 전압을 인가하는 단계는, 음의 값의 패스 전압을 인가하는 단계인 것을 특징으로 할 수 있다.
일 실시예에 따르면, 기판 상 수평 방향으로 연장 형성된 채 수직 방향으로 이격되며 적층된 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 수직 채널 패턴, 상기 수직 채널 패턴의 내측벽을 덮으며 상기 수직 방향으로 연장 형성되는 백 게이트 및 상기 수직 채널 패턴의 외측벽을 덮으며 형성되는 강유전체 기반의 데이터 저장 패턴을 포함하고, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 소거 동작 방법은, 상기 수직 채널 구조체들 중 소거 동작의 대상이 되는 블록에 포함되는 수직 채널 구조체들 각각의 비트 라인에 SSL(String Selection Line)과의 GIDL(Gate Induced Drain Leakage)을 발생시키기 위한 소거 전압을 인가하는 단계; 상기 워드 라인들 각각에 접지 전압을 인가하는 단계; 상기 블록에 포함되는 수직 채널 구조체들 각각의 백 게이트를 플로팅시키는 단계; 및 상기 블록에 포함되는 수직 채널 구조체들 각각에서 GIDL이 발생됨에 응답하여, 상기 블록에 포함되는 수직 채널 구조체들 각각의 메모리 셀들에 대한 소거 동작을 수행하는 단계를 포함할 수 있다.
일 측면에 따르면, 상기 블록에 포함되는 수직 채널 구조체들 각각의 수직 채널 패턴이 N 타입인 경우, 상기 소거 전압을 인가하는 단계는, 양의 값의 소거 전압을 인가하는 단계인 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 블록에 포함되는 수직 채널 구조체들 각각의 수직 채널 패턴이 P 타입인 경우, 상기 소거 전압을 인가하는 단계는, 음의 값의 소거 전압을 인가하는 단계인 것을 특징으로 할 수 있다.
일 실시예들은 강유전체 기반의 데이터 저장 패턴(DSP) 및 백 게이트(BG)를 포함하는 3차원 플래시 메모리의 동작 방법을 제안함으로써, 수평 스케일링을 향상시키는 동시에 비선택된 워드 라인들(Unsel WLs) 각각에 인가되는 패스 전압(VPASS)에 의해 대상 메모리 셀(Sel memory cell)의 프로그램 동작이 방해를 받는 문제점을 해결할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
도 1은 일 실시예에 따른 3차원 플래시 메모리의 어레이를 도시한 간략 회로도이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 평면도이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 단면도로, 도 2를 A-A'선으로 자른 단면에 해당된다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작 방법을 도시한 플로우 차트이다.
도 5 내지 6은 도 4에 도시된 프로그램 동작 방법을 설명하기 위해 3차원 플래시 메모리의 구조를 도시한 단면도이다.
도 7은 일 실시예에 따른 3차원 플래시 메모리의 소거 동작 방법을 도시한 플로우 차트이다.
도 8은 일 실시예에 따른 3차원 플래시 메모리의 판독 동작 방법을 도시한 플로우 차트이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 평면도이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 단면도로, 도 2를 A-A'선으로 자른 단면에 해당된다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작 방법을 도시한 플로우 차트이다.
도 5 내지 6은 도 4에 도시된 프로그램 동작 방법을 설명하기 위해 3차원 플래시 메모리의 구조를 도시한 단면도이다.
도 7은 일 실시예에 따른 3차원 플래시 메모리의 소거 동작 방법을 도시한 플로우 차트이다.
도 8은 일 실시예에 따른 3차원 플래시 메모리의 판독 동작 방법을 도시한 플로우 차트이다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(Terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 시청자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 예컨대, 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 본 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 본 명세서에서 제1, 제2 등의 용어가 다양한 영역, 방향, 형상 등을 기술하기 위해서 사용되었지만, 이들 영역, 방향, 형상이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역, 방향 또는 형상을 다른 영역, 방향 또는 형상과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에서 제1 부분으로 언급된 부분이 다른 실시예에서는 제2 부분으로 언급될 수도 있다.
또한, 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 제시된 각각의 실시예 범주에서 개별 구성요소의 위치, 배치, 또는 구성은 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.
이하, 도면들을 참조하여, 강유전체 기반의 데이터 저장 패턴(DSP) 및 백 게이트(BG)를 포함하는 3차원 플래시 메모리의 동작 방법에 대해 상세히 설명한다.
도 1은 일 실시예에 따른 3차원 플래시 메모리의 어레이를 도시한 간략 회로도이다.
도 1을 참조하면, 일 실시예에 따른 3차원 플래시 메모리의 어레이는 공통 소스 라인(CSL), 복수의 비트 라인들(BL0, BL1, BL2) 및 공통 소스 라인(CSL)과 비트 라인들(BL0, BL1, BL2) 사이에 배치되는 복수의 셀 스트링들(CSTR)을 포함할 수 있다.
비트 라인들(BL0, BL1, BL2)은 제2 방향(D2)으로 연장 형성된 채 제1 방향(D1)을 따라 서로 이격되며 2차원적으로 배열될 수 있다. 여기서, 제1 방향(D1), 제2 방향(D2) 및 제3 방향(D3) 각각은 서로 직교하며 X, Y, Z축으로 정의되는 직각 좌표계를 형성할 수 있다.
비트 라인들(BL0, BL1, BL2) 각각에는 복수의 셀 스트링들(CSTR)이 병렬로 연결될 수 있다. 셀 스트링들(CSTR)은 비트 라인들(BL0, BL1, BL2)과 하나의 공통 소스 라인(CSL) 사이에 제공된 채 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 이 때, 공통 소스 라인(CSL)은 복수 개로 제공될 수 있으며, 복수의 공통 소스 라인들(CSL)은 제1 방향(D1)으로 연장 형성된 채 제2 방향(D2)을 따라 서로 이격되며 2차원적으로 배열될 수 있다. 복수의 공통 소스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으나, 이에 제한되거나 한정되지 않고 복수의 공통 소스 라인들(CSL) 각각이 전기적으로 독립적으로 제어됨으로써 서로 다른 전압이 인가될 수도 있다.
셀 스트링들(CSTR)은 제3 방향(D3)으로 연장 형성된 채 비트 라인별로 제2 방향(D2)을 따라 서로 이격되며 배열될 수 있다. 실시예에 따르면, 셀 스트링들(CSTR) 각각은 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 비트 라인들(BL0, BL1, BL2)에 접속하며 직렬 연결된 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2), 접지 선택 트랜지스터(GST)와 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2) 사이에 배치된 채 직렬 연결된 메모리 셀 트랜지스터들(MCT) 및 소거 제어 트랜지스터(ECT)로 구성될 수 있다. 또한, 메모리 셀 트랜지스터들(MCT) 각각은 데이터 저장 요소(Data storage element)를 포함할 수 있다.
일 예로, 각각의 셀 스트링들(CSTR)은 직렬 연결된 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2)을 포함할 수 있으며, 제2 스트링 선택 트랜지스터(SST2)는 비트 라인들(BL0, BL1, BL2) 중 하나에 접속될 수 있다. 그러나 이에 제한되거나 한정되지 않고, 각각의 셀 스트링들(CSTR)은 하나의 스트링 선택 트랜지스터를 포함할 수도 있다. 다른 예로, 각각의 셀 스트링들(CSTR)에서 접지 선택 트랜지스터(GST)는, 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2)와 유사하게, 직렬 연결된 복수 개의 모스 트랜지스터들로 구성될 수도 있다.
하나의 셀 스트링(CSTR)은 공통 소스 라인들(CSL)로부터의 거리가 서로 다른 복수 개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 즉, 메모리 셀 트랜지스터들(MCT)은 제1 스트링 선택 트랜지스터(SST1)와 접지 선택 트랜지스터(GST) 사이에서 제3 방향(D3)을 따라 배치된 채 직렬 연결될 수 있다. 소거 제어 트랜지스터(ECT)는 접지 선택 트랜지스터(GST)와 공통 소스 라인들(CSL) 사이에 연결될 수 있다. 셀 스트링들(CSTR) 각각은 제1 스트링 선택 트랜지스터(SST1)와 메모리 셀 트랜지스터들(MCT) 중 최상위의 것 사이 및 접지 선택 트랜지스터(GST)와 메모리 셀 트랜지스터들(MCT) 중 최하위의 것 사이에 각각 연결된 더미 셀 트랜지스터들(DMC)을 더 포함할 수 있다.
실시예에 따르면, 제1 스트링 선택 트랜지스터(SST1)는 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3)에 의해 제어될 수 있으며, 제2 스트링 선택 트랜지스터(SST2)는 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)에 의해 제어될 수 있다. 메모리 셀 트랜지스터들(MCT)은 복수의 워드 라인들(WL0-WLn)에 의해 각각 제어 될 수 있으며, 더미 셀 트랜지스터들(DMC)은 더미 워드 라인(DWL)에 의해 각각 제어될 수 있다. 접지 선택 트랜지스터(GST)는 접지 선택 라인들(GSL0, GSL1, GSL2)에 의해 제어될 수 있으며, 소거 제어 트랜지스터(ECT)는 소거 제어 라인(ECL)에 의해 제어될 수 있다. 소거 제어 트랜지스터(ECT)는 복수 개로 제공될 수 있다. 공통 소스 라인들(CSL)은 소거 제어 트랜지스터들(ECT)의 소스들에 공통으로 연결될 수 있다.
공통 소스 라인들(CSL)로부터 실질적으로 동일한 거리에 제공되는, 메모리 셀 트랜지스터들(MCT)의 게이트 전극들은 워드 라인들(WL0-WLn, DWL) 중의 하나에 공통으로 연결되어 등전위 상태에 있을 수 있다. 그러나 이에 제한되거나 한정되지 않고, 메모리 셀 트랜지스터들(MCT)의 게이트 전극들이 공통 소스 라인들(CSL)로부터 실질적으로 동일한 레벨에 제공되더라도, 서로 다른 행 또는 열에 제공되는 게이트 전극들이 독립적으로 제어될 수도 있다.
접지 선택 라인들(GSL0, GSL1, GSL2), 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 및 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)은 제1 방향(D1)을 따라 연장되며, 제2 방향(D2)으로 서로 이격되며 2차원적으로 배열될 수 있다. 공통 소스라인들(CSL)로부터 실질적으로 동일한 레벨에 제공되는 접지 선택 라인들(GSL0, GSL1, GSL2), 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 및 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)은 전기적으로 서로 분리될 수 있다. 또한, 서로 다른 셀 스트링들(CSTR)의 소거 제어 트랜지스터들(ECT)은 공통의 소거 제어 라인(ECL)에 의해 제어될 수 있다. 소거 제어 트랜지스터들(ECT)은 메모리 셀 어레이의 소거 동작 시 게이트 유도 드레인 누설(Gate Induced Drain Leakage; 이하 GIDL)을 발생시킬 수 있다. 일부 실시예들에서, 메모리 셀 어레이의 소거 동작시 비트 라인들(BL0, BL1, BL2) 및/또는 공통 소스 라인들(CSL)에 소거 전압이 인가될 수 있으며, 스트링 선택 트랜지스터(SST) 및/또는 소거 제어 트랜지스터들(ECT)에서 게이트 유도 누설 전류가 발생될 수 있다.
이상 설명된 스트링 선택 라인(SSL)은 상부 선택 라인(USL)으로 표현될 수 있으며, 접지 선택 라인(GSL)은 하부 선택 라인으로 표현될 수도 있다.
도 2는 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 평면도이고, 도 3은 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 단면도로, 도 2를 A-A'선으로 자른 단면에 해당된다.
도 2 및 3을 참조하면, 기판(SUB)은 실리콘 기판, 실리콘-게르마늄 기판, 게르마늄 기판 또는 단결정(Monocrystalline) 실리콘 기판에 성장된 단결정 에피택시얼 층(Epitaxial layer) 등의 반도체 기판일 수 있다. 기판(SUB)에는 제1 도전형 불순물(예컨대, P형의 불순물)이 도핑될 수 있다.
기판(SUB) 상에는 적층 구조체들(ST)이 배치될 수 있다. 적층 구조체들(ST)은 제1 방향(D1)으로 연장 형성된 채 제2 방향(D2)을 따라 2차원적으로 배치될 수 있다. 또한, 적층 구조체들(ST)은 제2 방향(D2)으로 서로 이격될 수 있다.
적층 구조체들(ST) 각각은 기판(SUB)의 상면에 수직한 수직 방향(예컨대 제3 방향(D3))으로 교대로 적층된 게이트 전극들(EL1, EL2, EL3), 층간 절연막들(ILD)을 포함할 수 있다. 적층 구조체들(ST)은 실질적으로 평탄한 상면을 가질 수 있다. 즉, 적층 구조체들(ST)의 상면은 기판(SUB)의 상면과 평행할 수 있다. 이하, 수직 방향은 제3 방향(D3) 또는 제3 방향(D3)의 역방향을 의미한다.
다시 도 1을 참조하면, 각각의 게이트 전극들(EL1, EL2, EL3)은 기판(SUB) 상에 차례로 적층된 소거 제어 라인(ECL), 접지 선택 라인들(GSL0, GSL1, GSL2), 워드 라인들(WL0-WLn, DWL), 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 및 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3) 중 하나일 수 있다.
게이트 전극들(EL1, EL2, EL3) 각각은 제1 방향(D1)으로 연장 형성된 채 실질적으로 동일한 제3 방향(D3)으로의 두께를 가질 수 있다. 이하에서, 두께는 제3 방향(D3)으로의 두께를 의미한다. 게이트 전극들(EL1, EL2, EL3) 각각은, 도전성 물질로 형성될 수 있다. 예컨대, 게이트 전극들(EL1, EL2, EL3) 각각은 도핑된 반도체(ex, 도핑된 실리콘 등), 금속(ex, W(텅스텐), Cu(구리), Al(알루미늄), Ti(티타늄), Ta(탄탈륨), Mo(몰리브덴), Ru(루테늄), Au(금) 등) 또는 도전성 금속질화물(ex, 질화티타늄, 질화탄탈늄 등) 등에서 선택된 적어도 하나를 포함할 수 있다. 게이트 전극들(EL1, EL2, EL3) 각각은 설명된 금속 물질 이외에도 ALD로 형성 가능한 모든 금속 물질 중 적어도 하나를 포함할 수 있다.
보다 구체적으로, 게이트 전극들(EL1, EL2, EL3)은 최하부의 제1 게이트 전극(EL1), 최상부의 제3 게이트 전극(EL3) 및 제1 게이트 전극(EL1)과 제3 게이트 전극(EL3) 사이의 복수의 제2 게이트 전극들(EL2)을 포함할 수 있다. 제1 게이트 전극(EL1) 및 제3 게이트 전극(EL3)은 각각 단수로 도시 및 설명되었으나, 이는 예시적인 것으로 이에 제한되지 않으며, 필요에 따라 제1 게이트 전극(EL1) 및 제3 게이트 전극(EL3)은 복수로 제공될 수도 있다. 제1 게이트 전극(EL1)은 도 1에 도시된 접지 선택 라인들(GSL0, GSL1, GLS2) 중 어느 하나에 해당될 수 있다. 제2 게이트 전극(EL2)은 도 1에 도시된 워드 라인들(WL0-WLn, DWL) 중 어느 하나에 해당될 수 있다. 제3 게이트 전극(EL3)은 도 1에 도시된 도 1의 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 중 어느 하나 또는 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3) 중 어느 하나에 해당될 수 있다.
도시되지 않았으나, 적층 구조체들(ST) 각각의 단부는 제1 방향(D1)을 따라 계단 구조(Stepwise structure)를 가질 수 있다. 보다 구체적으로, 적층 구조체들(ST)의 게이트 전극들(EL1, EL2, EL3)은 기판(SUB)으로부터 멀어질수록 제1 방향(D1)으로의 길이가 감소할 수 있다. 제3 게이트 전극(EL3)은 제1 방향(D1)으로의 길이가 가장 작을 수 있고, 기판(SUB)과 제3 방향(D3)으로 이격되는 거리가 가장 클 수 있다. 제1 게이트 전극(EL1)은 제1 방향(D1)으로의 길이가 가장 클 수 있고, 기판(SUB)과 제3 방향(D3)으로 이격되는 거리가 가장 작을 수 있다. 계단식 구조에 의해, 적층 구조체들(ST) 각각은 후술하는 수직 채널 구조체들(VS) 중 최외각의 것(Outer-most one)으로부터 멀어질수록 두께가 감소할 수 있고, 게이트 전극들(EL1, EL2, EL3)의 측벽들은, 평면적 관점에서, 제1 방향(D1)을 따라 일정 간격으로 이격될 수 있다.
층간 절연막들(ILD) 각각은 서로 다른 두께를 가질 수 있다. 일 예로, 층간 절연막들(ILD) 중 최하부의 것 및 최상부의 것은 다른 층간 절연막들(ILD)보다 작은 두께를 가질 수 있다. 다만, 이는 예시적인 것으로 이에 제한되지 않으며, 층간 절연막들(ILD) 각각의 두께는 반도체 장치의 특성에 따라 서로 다른 두께를 갖거나, 모두 동일하게 설정될 수도 있다. 층간 절연막들(ILD)으로는 게이트 전극들(EL1, EL2, EL3) 사이의 절연을 위해 절연 물질로 형성될 수 있다. 일 예로, 층간 절연막들(ILD)은 실리콘 산화물로 형성될 수 있다.
적층 구조체들(ST) 및 기판(SUB)의 일부를 관통하는 복수 개의 채널 홀들(CH)이 제공될 수 있다. 채널 홀들(CH) 내에는 수직 채널 구조체들(VS)이 제공될 수 있다. 수직 채널 구조체들(VS)은 도 1에 도시된 복수의 셀 스트링들(CSTR)로서, 기판(SUB)과 연결된 채 제3 방향(D3)으로 연장 형성될 수 있다. 수직 채널 구조체들(VS)이 기판(SUB)과 연결되는 것은, 수직 채널 구조체들(VS) 각각의 일부가 하면이 기판(SUB)의 상면과 맞닿음으로써 이루어질 수 있으나, 이에 제한되거나 한정되지 않고 기판(SUB) 내부에 매립되어 이루어질 수도 있다. 수직 채널 구조체들(VS) 각각의 일부가 기판(SUB) 내부에 매립되는 경우, 수직 채널 구조체들(VS)의 하면은 기판(SUB)의 상면보다 낮은 레벨에 위치할 수 있다.
적층 구조체들(ST) 중 어느 하나를 관통하는 수직 채널 구조체들(VS)의 열들은 복수로 제공될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 2개의 수직 채널 구조체들(VS)의 열들이 적층 구조체들(ST) 중 하나를 관통할 수 있다. 그러나 이에 제한되거나 한정되지 않고, 3개 이상의 수직 채널 구조체들(VS)의 열들이 적층 구조체들(ST) 중 하나를 관통할 수 있다. 인접한 한 쌍의 열들에 있어서, 하나의 열에 해당하는 수직 채널 구조체들(VS)은 이에 인접한 다른 하나의 열에 해당하는 수직 채널 구조체들(VS)로부터 제1 방향(D1)으로 시프트(shift)될 수 있다. 평면적 관점에서, 수직 채널 구조체들(VS)은 제1 방향(D1)을 따라서 지그재그 형태로 배열될 수 있다. 그러나 이에 제한되거나 한정되지 않고, 수직 채널 구조체들(VS)은 로우(Row) 및 컬럼(Column)으로 나란히 배치되는 배열을 형성할 수도 있다.
수직 채널 구조체들(VS) 각각은 기판(SUB)으로부터 제3 방향(D3)으로 연장 형성될 수 있다. 도면에는 수직 채널 구조체들(VS) 각각이 상단과 하단의 너비가 동일한 기둥 형상을 갖는 것으로 도시되었으나, 이에 제한되거나 한정되지 않고 제3 방향(D3)으로 갈수록 제1 방향(D1) 및 제2 방향(D2)으로의 폭이 증가되는 형상을 가질 수 있다. 수직 채널 구조체들(VS) 각각의 상면은 원 형상, 타원 형상, 사각 형상 또는 바(Bar) 형상을 가질 수 있다.
수직 채널 구조체들(VS) 각각은 데이터 저장 패턴(DSP), 수직 채널 패턴(VCP), 백 게이트(BG) 및 도전 패드(PAD)를 포함할 수 있다. 수직 채널 구조체들(VS) 각각에서 데이터 저장 패턴(DSP) 및 수직 채널 패턴(VCP)은 하단이 오픈된(Opened) 파이프 형태 또는 마카로니 형태를 가질 수 있고, 백 게이트(BG)는 수직 채널 패턴(VCP)에 의해 적어도 일부분이 감싸진 채 수직 채널 패턴(VCP)의 내측 공간을 채우는 형태를 가질 수 있다.
데이터 저장 패턴(DSP)은 채널 홀들(CH) 각각의 내측벽을 덮은 채, 내측으로는 수직 채널 패턴(VCP)의 외측벽을 둘러싸며 외측으로는 게이트 전극들(EL1, EL2, EL3)의 측벽들과 접촉할 수 있다. 이에, 데이터 저장 패턴(DSP) 중 제2 게이트 전극들(EL2)에 대응하는 영역들은 수직 채널 패턴(VCP) 중 제2 게이트 전극들(EL2)에 대응하는 영역들과 함께, 제2 게이트 전극들(EL2)을 통해 인가되는 전압에 의해 메모리 동작(프로그램 동작, 판독 동작 또는 소거 동작)이 수행되는 메모리 셀들을 구성할 수 있다. 메모리 셀들은 도 1에 도시된 메모리 셀 트랜지스터들(MCT)에 해당된다. 이를 위해, 데이터 저장 패턴(DSP)은 제2 게이트 전극들(EL2)을 통해 인가되는 전압에 의한 전하들의 분극 상태로 데이터 값을 나타내도록 강유전체 물질로 형성될 수 있다. 일례로, 강유전체 기반의 데이터 저장 패턴(DSP)은 전하의 분극 상태로 이진 데이터 값 또는 다치화된 데이터 값을 나타낼 수 있다. 이하, 강유전체 물질은 사방정계(Orthorhombic) 결정 구조를 갖는 HfOx, Al, Zr 또는 Si 중 적어도 하나의 물질이 도핑된 HfOx, PZT(Pb(Zr, Ti)O3), PTO(PbTiO3), SBT(SrBi2Ti2O3), BLT(Bi(La, Ti)O3), PLZT(Pb(La, Zr)TiO3), BST(Bi(Sr, Ti)O3), 티탄산바륨(barium titanate, BaTiO3), P(VDF-TrFE), PVDF, AlOx, ZnOx, TiOx, TaOx 또는 InOx 중 적어도 하나를 포함할 수 있다.
수직 채널 패턴(VCP)은 데이터 저장 패턴(DSP)의 내측벽을 덮을 수 있으며, 제3 방향(D3)으로 연장될 수 있다. 수직 채널 패턴(VCP)은 데이터 저장 패턴(DSP)과 백 게이트(BG) 사이에 제공될 수 있으며, 데이터 저장 패턴(DSP) 중 제2 게이트 전극들(EL2)에 대응하는 영역들과 함께, 메모리 셀들을 구성할 수 있다.
수직 채널 패턴(VCP)의 상면은 제2 게이트 전극들(EL2) 중 최상부의 것의 상면보다 높은 레벨에 위치할 수 있다. 보다 구체적으로, 수직 채널 패턴(VCP)의 상면은 제3 게이트 전극(EL3)의 상면과 하면 사이에 위치할 수 있다.
수직 채널 패턴(VCP)은 데이터 저장 패턴(DSP)으로 전하 또는 홀을 전달하는 구성요소로서, 인가되는 전압에 의해 채널을 형성하거나 부스팅되도록 단결정질의 실리콘 또는 폴리 실리콘으로 형성될 수 있다. 그러나 이에 제한되거나 한정되지 않고 수직 채널 패턴(VCP)은 누설 전류를 차단, 억제 또는 최소화할 수 있는 산화물 반도체 물질로 형성될 수 있다. 예컨대, 수직 채널 패턴(VCP)은 누설 전류 특성이 우수한 In, Zn 또는 Ga 중 적어도 어느 하나를 포함하는 산화물 반도체 물질 또는 4족 반도체 물질 등으로 형성될 수 있다. 수직 채널 패턴(VCP)은, 예를 들어, AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 등을 포함하는 ZnOx 계열의 물질로 형성될 수 있다. 따라서, 수직 채널 패턴(VCP)은 게이트 전극들(EL1, EL2, EL3) 또는 기판(SUB)으로의 누설 전류를 차단, 억제 또는 최소화할 수 있고, 게이트 전극들(EL1, EL2, EL3) 중 적어도 어느 하나의 트랜지스터 특성(예를 들어, 문턱 전압 산포 및 프로그램/판독 동작의 속도)을 개선할 수 있어, 결과적으로 3차원 플래시 메모리의 전기적 특성을 향상시킬 수 있다.
백 게이트(BG)는 수직 채널 패턴(VCP)에 의해 적어도 일부분이 감싸진 채 맞닿으며 메모리 동작을 위한 수직 채널 패턴(VCP)로 전압을 인가하도록 형성될 수 있다. 이를 위해, 백 게이트(BG)는 도핑된 반도체(ex, 도핑된 실리콘 등), 금속(ex, W(텅스텐), Cu(구리), Al(알루미늄), Ti(티타늄), Ta(탄탈륨), Mo(몰리브덴), Ru(루테늄), Au(금) 등) 또는 도전성 금속질화물(ex, 질화티타늄, 질화탄탈늄 등) 등에서 선택된 적어도 하나를 포함하는 도전성 물질로 형성될 수 있다. 백 게이트(BG)는 설명된 금속 물질 이외에도 ALD로 형성 가능한 모든 금속 물질 중 적어도 하나를 포함할 수 있다.
이 때, 백 게이트(BG)는 제1 게이트 전극(EL1)에 대응하는 레벨부터 수직 채널 패턴(VCP) 내에서 제2 게이트 전극(EL2)에 대응하는 레벨까지 제3 방향(D3)을 따라 연장 형성될 수 있다. 즉, 백 게이트(BG)의 상면은 제2 게이트 전극들(EL2) 중 최상부의 것의 상면보다 높은 레벨에 위치할 수 있다. 그러나 이에 제한되거나 한정되지 않고, 백 게이트(BG)는 수직 채널 패턴(VCP) 내에서 제3 게이트 전극(EL3)에 대응하는 레벨까지 제3 방향(D3)을 따라 연장 형성될 수도 있다.
도면에는 백 게이트(BG)의 하부와 접촉하는 하부 기판이 생략되었지만, 구현 예시에 따라 백 게이트(BG)의 하면과 접촉하는 하부 기판이 포함될 수 있다. 또한, 구현 예시에 따라, 백 게이트(BG)가 기판(SUB) 내부로부터 형성되거나, 기판(SUB)의 상부로부터 형성될 수도 있다.
이와 같은 백 게이트(BG)는 셀 스트링들(CSTR) 각각의 수직 채널 패턴(VCP) 내에 포함되는 것으로, 셀 스트링들(CSTR) 각각의 수직 채널 패턴(VCP) 내에 포함되는 백 게이트(BG)는 백 게이트(BG)는 제1 방향(D1) 및 제2 방향(D2)가 형성하는 평면상에서 모두 전기적으로 연결될 수 있다. 즉, 백 게이트(BG)는 셀 스트링들(CSTR)에 공통적으로 연결될 수 있다. 이러한 경우, 셀 스트링들(CSTR) 각각의 백 게이트(BG)는 일괄적으로 제어되어 모두 동일한 전압이 인가될 수 있다.
그러나 이에 제한되거나 한정되지 않고, 셀 스트링들(CSTR) 각각의 수직 채널 패턴(VCP) 내에 포함되는 백 게이트(BG)는 도 1의 제1 방향(D1)를 따라 서로 전기적으로 연결될 수 있다. 이러한 경우, 제2 방향(D2)을 따라 배열된 셀 스트링들(CSTR) 각각의 백 게이트(BG)는 각각이 전기적으로 독립적으로 제어됨으로써 서로 다른 전압이 인가될 수 있으며, 도 1의 제1 방향(D1)을 따라 배열된 셀 스트링들(CSTR) 각각의 백 게이트(BG)는 일괄적으로 제어됨으로써 동일한 전압이 인가될 수 있다.
또한, 셀 스트링들(CSTR) 각각의 수직 채널 패턴(VCP) 내에 포함되는 백 게이트(BG)는 도 1의 제2 방향(D2)를 따라 서로 전기적으로 연결될 수도 있다. 이러한 경우, 제1 방향(D1)을 따라 배열된 셀 스트링들(CSTR) 각각의 백 게이트(BG)는 각각이 전기적으로 독립적으로 제어됨으로써 서로 다른 전압이 인가될 수 있으며, 도 1의 제2 방향(D2)을 따라 배열된 셀 스트링들(CSTR) 각각의 백 게이트(BG)는 일괄적으로 제어됨으로써 동일한 전압이 인가될 수 있다.
백 게이트(BG)와 수직 채널 패턴(VCP) 사이에는 절연막(INS)이 배치됨으로써, 백 게이트(BG)가 수직 채널 패턴(VCP)과 직접적으로 맞닿는 것을 방지할 수 있다. 절연막(INS)은 층간 절연막들(ILD)과 마찬가지로 실리콘 산화물과 같은 절연 물질로 형성될 수 있다. 그러나 절연막(INS)은 구현 예시에 따라 생략 가능하다.
이상, 백 게이트(BG)가 수직 채널 패턴(VCP)의 내부 홀에 형성되어 수직 채널 패턴(VCP)에 의해 빈틈없이 둘러싸인 채 형성되는 구조인 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 수직 채널 패턴(VCP)에 의해 적어도 일부분만이 감싸지는 구조로 형성될 수도 있다. 예컨대, 백 게이트(BG) 및 절연막(INS)이 수직 채널 패턴(VCP)의 적어도 일부분에 포함되는 구조 또는 수직 채널 패턴(VCP)을 관통하는 구조가 구현될 수 있다.
이와 같은 구조의 백 게이트(BG)는 3차원 플래시 메모리의 메모리 동작(예컨대, 프로그램 동작, 소거 동작 및 판독 동작)에서 강유전체 기반의 데이터 저장 패턴(DSP)의 전하들의 상태를 변화 및 유지시키기 위한 전압이 인가되는 용도로 사용될 수 있다. 이에, 백 게이트(BG)에 인가되는 전압은 워드 라인들(WL0-WLn)에 인가되는 전압 및 수직 채널 구조체들(VS) 각각에 연결되는 비트 라인들(BL0-BL1)에 인가되는 전압들과 함께 3차원 플래시 메모리의 메모리 동작을 야기하는 바, 일 실시예에 따른 3차원 플래시 메모리는 메모리 동작 과정에서 워드 라인들(WL0-WLn), 비트 라인들(BL0-BL1)과 더불어 백 게이트(BG)를 더 사용함으로써, 메모리 동작 전류를 개선하여 메모리 동작 속도를 빠르게 하고, 이를 통해 셀 특성 및 신뢰성을 향상시킬 수 있다. 이에 대한 상세한 설명은 아래에서 기재하기로 한다.
다시 도 1을 참조하면, 수직 채널 구조체들(VS)은 소거 제어 트랜지스터(ECT), 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2) 및 접지 선택 트랜지스터(GST) 및 메모리 셀 트랜지스터들(MCT)의 채널들에 해당할 수 있다.
수직 채널 패턴(VCP)의 상면 상에는 도전 패드(PAD)가 제공될 수 있다. 도전 패드(PAD)는 수직 채널 패턴(VCP)의 상부와 연결될 수 있다. 도전 패드(PAD)의 측벽은 데이터 저장 패턴(DSP)으로 둘러싸일 수 있다. 도전 패드(PAD)의 상면은 적층 구조체들(ST) 각각의 상면(즉, 층간 절연막들(ILD) 중 최상부의 것의 상면)과 실질적으로 공면을 이룰 수 있다. 도전 패드(PAD)의 하면은 제3 게이트 전극(EL3)의 상면보다 낮은 레벨에 위치할 수 있다. 보다 구체적으로, 도전 패드(PAD)의 하면은 제3 게이트 전극(EL3)의 상면과 하면 사이에 위치할 수 있다. 즉, 도전 패드(PAD)의 적어도 일부는 제3 게이트 전극(EL3)과 수평 방향으로 중첩될 수 있다.
도전 패드(PAD)는 불순물이 도핑된 반도체 또는 도전성 물질로 형성될 수 있다. 예를 들어, 도전 패드(PAD)는 기판(SUB)과 다른 불순물(보다 정확하게 제1 도전형(예컨대, P형)과 다른 제2 도전형(예컨대, N형)의 불순물)이 도핑된 반도체 물질로 형성될 수 있다.
도전 패드(PAD)는 후술하는 비트 라인(BL)과 수직 채널 패턴(VCP) 사이의 접촉 저항을 줄일 수 있다.
서로 인접한 적층 구조체들(ST) 사이에는 제1 방향(D1)으로 연장되는 분리 트렌치(TR)가 제공될 수 있다. 공통 소스 영역(CSR)은 분리 트렌치(TR)에 의해 노출되는 기판(SUB) 내부에 제공될 수 있다. 공통 소스 영역(CSR)은 기판(SUB) 내에서 제1 방향(D1)으로 연장될 수 있다. 공통 소스 영역(CSR)은, 제2 도전형의 불순물(예컨대, N형의 불순물)이 도핑된 반도체 물질로 형성될 수 있다. 공통 소스 영역(CSR)은 도 1의 공통 소스 라인(CSL)에 해당할 수 있다.
공통 소스 플러그(CSP)는 분리 트렌치(TR) 내에 제공될 수 있다. 공통 소스 플러그(CSP)는 공통 소스 영역(CSR)과 연결될 수 있다. 공통 소스 플러그(CSP)의 상면은 적층 구조체들(ST) 각각의 상면(즉, 층간 절연막들(ILD) 중 최상부의 것의 상면)과 실질적으로 공면을 이룰 수 있다. 공통 소스 플러그(CSP)는 제1 방향(D1) 및 제3 방향(D3)으로 연장되는 플레이트(Plate) 형상을 가질 수 있다. 이 때 공통 소스 플러그(CSP)는, 제3 방향(D3)으로 갈수록 제2 방향(D2)으로의 폭이 증가되는 형상을 가질 수 있다.
공통 소스 플러그(CSP)와 적층 구조체들(ST) 사이에는 절연 스페이서들(SP)이 개재될 수 있다. 절연 스페이서들(SP)은 서로 인접하는 적층 구조체들(ST) 사이에서 서로 대향하며 제공될 수 있다. 예를 들어 절연 스페이서들(SP)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 낮은 유전 상수를 갖는 low-k 물질로 형성될 수 있다.
적층 구조체들(ST), 수직 채널 구조체들(VS) 및 공통 소스 플러그(CSP) 상에 캡핑 절연막(CAP)이 제공될 수 있다. 캡핑 절연막(CAP)은 층간 절연막들(ILD) 중 최상부의 것의 상면, 도전 패드(PAD)의 상면 및 공통 소스 플러그(CSP)의 상면을 덮을 수 있다. 캡핑 절연막(CAP)은, 층간 절연막들(ILD)과 다른 절연 물질로 형성될 수 있다. 캡핑 절연막(CAP) 내부에 도전 패드(PAD)와 전기적으로 연결되는 비트 라인 콘택 플러그(BLPG)가 제공될 수 있다. 비트 라인 콘택 플러그(BLPG)는, 제3 방향(D3)으로 갈수록 제1 방향(D1) 및 제2 방향(D2)으로의 폭이 증가되는 형상을 가질 수 있다.
캡핑 절연막(CAP) 및 비트 라인 콘택 플러그(BLPG) 상에 비트 라인(BL)이 제공될 수 있다. 비트 라인(BL)은 도 1에 도시된 복수의 비트 라인들(BL0, BL1, BL2) 중 어느 하나에 해당되는 것으로, 제2 방향(D2)을 따라 도전성 물질로 연장 형성될 수 있다. 비트 라인(BL)을 구성하는 도전성 물질은 전술된 게이트 전극들(EL1, EL2, EL3) 각각을 형성하는 도전성 물질과 동일한 물질일 수 있다.
비트 라인(BL)은 비트 라인 콘택 플러그(BLPG)를 통해 수직 채널 구조체들(VS)과 전기적으로 연결될 수 있다. 여기서 비트 라인(BL)이 수직 채널 구조체들(VS)과 연결된다는 것은, 수직 채널 구조체들(VS)에 포함되는 수직 채널 패턴(VCP)과 연결되는 것을 의미할 수 있다.
일 실시예에 따른 3차원 플래시 메모리는 설명된 구조로 제한되거나 한정되지 않고, 구현 예시에 따라 수직 채널 패턴(VCP), 강유전체 기반의 데이터 저장 패턴(DSP), 백 게이트(BG), 게이트 전극들(EL1, EL2, EL3), 비트 라인(BL), 공통 소스 라인(CSL)을 포함하는 것을 전제로 다양한 구조로 구현될 수 있다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작 방법을 도시한 플로우 차트이고, 도 5 내지 6은 도 4에 도시된 프로그램 동작 방법을 설명하기 위해 3차원 플래시 메모리의 구조를 도시한 단면도이다. 보다 상세하게 도 5는 수직 채널 패턴이 N 타입인 경우의 프로그램 동작 방법을 설명하기 위해 3차원 플래시 메모리의 구조를 도시한 단면도이고, 도 6은 수직 채널 패턴이 P 타입인 경우의 프로그램 동작 방법을 설명하기 위해 3차원 플래시 메모리의 구조를 도시한 단면도이다.
이하, 설명되는 프로그램 동작 방법은 도 1 내지 3을 참조하여 상술된 구조의 3차원 플래시 메모리에 의해 수행됨을 전제로 한다.
도 4를 참조하면, 단계(S410)에서 3차원 플래시 메모리는, 워드 라인들(WL0-WLn) 중 프로그램 동작의 대상이 되는 대상 메모리 셀(Sel memory cell)에 대응하는 선택된 워드 라인(Sel WL)에 프로그램 전압(VPGM)을 인가할 수 있다.
단계(S420)에서 3차원 플래시 메모리는, 워드 라인들(WL0-WLn) 중 선택된 워드 라인(Sel WL)을 제외한 비선택된 워드 라인들(Unsel WLs) 각각을 플로팅시킬 수 있다.
단계(S430)에서 3차원 플래시 메모리는, 수직 채널 구조체들(VS) 중 대상 메모리 셀(Sel memory cell)을 포함하는 선택된 수직 채널 구조체(Sel VS)의 백 게이트(BG)에 패스 전압(VPASS)을 인가할 수 있다.
단계(S440)에서 3차원 플래시 메모리는, 선택된 워드 라인(Sel WL)에 프로그램 전압(VPGM)이 인가되고 비선택된 워드 라인들(Unsel WLs) 각각이 플로팅되며 백 게이트(BG)에 패스 전압(VPASS)이 인가됨에 응답하여, 대상 메모리 셀(Sel memory cell)에 대한 프로그램 동작을 수행할 수 있다.
이처럼 패스 전압(VPASS)이 비선택된 워드 라인들(Unsel WLs) 각각에 인가되는 대신에, 백 게이트(BG)에 인가됨으로써, 패스 전압(VPASS)이 비선택된 워드 라인들(Unsel WLs) 각각에 인가됨에 따라 대상 메모리 셀(Sel memory cell)의 프로그램 동작이 방해를 받는 문제점이 해결될 수 있다.
설명된 단계들(S410 내지 S440)을 기초로 수직 채널 패턴(VCP)의 타입별로 프로그램 동작에 대해 상세히 살펴보면, 도 5에 도시된 바와 같이 수직 채널 패턴(VCP)이 N 타입인 경우, 단계(S410)에서 3차원 플래시 메모리는, 선택된 워드 라인(Sel WL)에 양의 값의 프로그램 전압(+VPGM)을 인가할 수 있다. 양의 값의 프로그램 전압(+VPGM)은 5 내지 12V 사이의 값을 가질 수 있다. 일례로, 양의 값의 프로그램 전압(+VPGM)은 5V의 값을 가질 수 있다. 3차원 플래시 메모리는 단계(S420)에서 비선택된 워드 라인들(Unsel WLs) 각각을 플로팅시킨 뒤, 단계(S430)에서 선택된 수직 채널 구조체(Sel VS)의 백 게이트(BG)에 양의 값의 패스 전압(+VPASS)을 인가할 수 있다. 양의 값의 패스 전압(+VPASS)은 5 내지 10V 사이의 값을 가질 수 있다. 일례로, 양의 값의 패스 전압(+VPASS)은 7V의 값을 가질 수 있다.
이 때, 단계(S430)에서 3차원 플래시 메모리는 수직 채널 구조체들(VS) 중 대상 메모리 셀(Sel memory cell)을 포함하는 선택된 수직 채널 구조체(Sel VS)에 연결된 비트 라인(Sel BL)에 접지 전압(0V)을 인가하고, 수직 채널 구조체들(VS) 중 선택된 수직 채널 구조체(Sel VS)를 제외한 비선택된 수직 채널 구조체(Unsel VS)(대상 메모리 셀(Sel memory cell)을 포함하지 않는 수직 채널 구조체)에 연결된 비트 라인(Unsel BL)에 비선택된 수직 채널 구조체(Unsel VS)의 수직 채널 패턴(VCP)을 셀프 부스팅시키는 전압(양의 전원 전압 VCC; 예컨대, +2V)을 인가할 수 있다.
이에 따라, 수직 채널 패턴(VCP)이 N 타입인 수직 채널 구조체들(VS)에서 대상 메모리 셀(Sel memory cell)에 대한 프로그램 동작이 수행될 수 있다.
반면, 도 6에 도시된 바와 같이 수직 채널 패턴(VCP)이 P 타입인 경우, 단계(S410)에서 3차원 플래시 메모리는, 선택된 워드 라인(Sel WL)에 음의 값의 프로그램 전압(-VPGM)을 인가할 수 있다. 음의 값의 프로그램 전압(-VPGM)은 -12 내지 -5V 사이의 값을 가질 수 있다. 일례로, 음의 값의 프로그램 전압(-VPGM)은 -5V의 값을 가질 수 있다. 3차원 플래시 메모리는 단계(S420)에서 비선택된 워드 라인들(Unsel WLs) 각각을 플로팅시킨 뒤, 단계(S430)에서 선택된 수직 채널 구조체(Sel VS)의 백 게이트(BG)에 음의 값의 패스 전압(-VPASS)을 인가할 수 있다. 음의 값의 패스 전압(-VPASS)은 -10 내지 -5V 사이의 값을 가질 수 있다. 일례로, 음의 값의 패스 전압(-VPASS)은 -7V의 값을 가질 수 있다.
이 때, 단계(S430)에서 3차원 플래시 메모리는 수직 채널 구조체들(VS) 중 대상 메모리 셀(Sel memory cell)을 포함하는 선택된 수직 채널 구조체(Sel VS)에 연결된 비트 라인(Sel BL)에 접지 전압(0V)을 인가하고, 수직 채널 구조체들(VS) 중 선택된 수직 채널 구조체(Sel VS)를 제외한 비선택된 수직 채널 구조체(Unsel VS)(대상 메모리 셀(Sel memory cell)을 포함하지 않는 수직 채널 구조체)에 연결된 비트 라인(Unsel BL)에 비선택된 수직 채널 구조체(Unsel VS)의 수직 채널 패턴(VCP)을 셀프 부스팅시키는 전압(음의 전원 전압 VCC; 예컨대, -2V)을 인가할 수 있다.
이에 따라, 수직 채널 패턴(VCP)이 P 타입인 수직 채널 구조체들(VS)에서 대상 메모리 셀(Sel memory cell)에 대한 프로그램 동작이 수행될 수 있다.
도 7은 일 실시예에 따른 3차원 플래시 메모리의 소거 동작 방법을 도시한 플로우 차트이다.
이하, 설명되는 소거 동작 방법은 도 1 내지 3을 참조하여 상술된 구조의 3차원 플래시 메모리에 의해 수행됨을 전제로 한다.
도 7을 참조하면, 단계(S710)에서 3차원 플래시 메모리는, 수직 채널 구조체들(VS) 중 소거 동작의 대상이 되는 블록에 포함되는 수직 채널 구조체들 각각의 비트 라인에 SSL(String Selection Line)과의 GIDL(Gate Induced Drain Leakage)을 발생시키기 위한 소거 전압(VERASE)을 인가할 수 있다.
단계(S720)에서 3차원 플래시 메모리는, 워드 라인들(WL0-WLn) 각각에 접지 전압(0V)을 인가할 수 있다.
단계(S730)에서 3차원 플래시 메모리는, 블록에 포함되는 수직 채널 구조체들(VS) 각각의 백 게이트(BG)를 플로팅시킬 수 있다.
단계(S740)에서 3차원 플래시 메모리는, 블록에 포함되는 수직 채널 구조체들(VS) 각각에서 GIDL이 발생됨에 응답하여, 블록에 포함되는 수직 채널 구조체들(VS) 각각의 메모리 셀들에 대한 소거 동작을 수행할 수 있다.
설명된 단계들(S710 내지 S740)을 기초로 수직 채널 패턴(VCP)의 타입별로 소거 동작에 대해 상세히 살펴보면, 수직 채널 패턴(VCP)이 N 타입인 경우, 단계(S710)에서 3차원 플래시 메모리는, 소거 동작의 대상이 되는 블록에 포함되는 수직 채널 구조체들 각각의 비트 라인에 양의 값의 소거 전압(+VERASE)을 인가할 수 있다. 양의 값의 소거 전압(+VERASE)은 5 내지 12V 사이의 값을 가질 수 있다. 일례로, 양의 값의 소거 전압(+VERASE)은 10V의 값을 가질 수 있다. 이에 따라, 수직 채널 패턴(VCP)이 N 타입인 수직 채널 구조체들(VS)에 대한 소거 동작이 수행될 수 있다.
반면, 수직 채널 패턴(VCP)이 P 타입인 경우, 단계(S710)에서 3차원 플래시 메모리는, 소거 동작의 대상이 되는 블록에 포함되는 수직 채널 구조체들 각각의 비트 라인에 음의 값의 소거 전압(-VERASE)을 인가할 수 있다. 음의 값의 소거 전압(-VERASE)은 -12 내지 -5V 사이의 값을 가질 수 있다. 일례로, 음의 값의 소거 전압(-VERASE)은 -10V의 값을 가질 수 있다. 이에 따라, 수직 채널 패턴(VCP)이 P 타입인 수직 채널 구조체들(VS)에 대한 소거 동작이 수행될 수 있다.
도 8은 일 실시예에 따른 3차원 플래시 메모리의 판독 동작 방법을 도시한 플로우 차트이다.
이하, 설명되는 판독 동작 방법은 도 1 내지 3을 참조하여 상술된 구조의 3차원 플래시 메모리에 의해 수행됨을 전제로 한다.
도 8을 참조하면, 단계(S810)에서 3차원 플래시 메모리는, 단계(S810)에서 3차원 플래시 메모리는, 워드 라인들(WL0-WLn) 중 판독 동작의 대상이 되는 대상 메모리 셀(Sel memory cell)에 대응하는 선택된 워드 라인(Sel WL)에 판독 전압(VREAD)을 인가할 수 있다.
단계(S820)에서 3차원 플래시 메모리는, 워드 라인들(WL0-WLn) 중 선택된 워드 라인(Sel WL)을 제외한 비선택된 워드 라인들(Unsel WLs) 각각에 패스 전압(VPASS)을 인가할 수 있다.
단계(S830)에서 3차원 플래시 메모리는, 수직 채널 구조체들(VS) 중 대상 메모리 셀(Sel memory cell)을 포함하는 선택된 수직 채널 구조체(Sel VS)의 비트 라인(Sel BL)에 제1 전압(V1)을 인가할 수 있다.
단계(S840)에서 3차원 플래시 메모리는, 수직 채널 구조체들(VS) 중 대상 메모리 셀(Sel memory cell)을 포함하는 선택된 수직 채널 구조체(Sel VS)의 백 게이트(BG)에 접지 전압(0V)을 인가할 수 있다.
단계(S850)에서 3차원 플래시 메모리는, 선택된 워드 라인(Sel WL)에 판독 전압(VREAD)이 인가되고 비선택된 워드 라인들(Unsel WLs) 각각에 패스 전압(VPASS)이 인가되며 선택된 수직 채널 구조체(Sel VS)의 비트 라인(Sel BL)에 제1 전압(V1)이 인가되고 선택된 수직 채널 구조체(Sel VS)의 백 게이트(BG)에 접지 전압(0V)이 인가됨에 응답하여, 대상 메모리 셀(Sel memory cell)에 대한 판독 동작을 수행할 수 있다.
설명된 단계들(S810 내지 S850)을 기초로 수직 채널 패턴(VCP)의 타입별로 판독 동작에 대해 상세히 살펴보면, 수직 채널 패턴(VCP)이 N 타입인 경우, 단계(S810)에서 3차원 플래시 메모리는, 선택된 워드 라인(Sel WL)에 양의 값의 판독 전압(+VREAD)을 인가할 수 있다. 3차원 플래시 메모리는 단계(S820)에서 비선택된 워드 라인들(Unsel WLs) 각각에 양의 값의 패스 전압(+VPASS; 예컨대, +2V)을 인가할 수 있다. 또한, 단계(S830)에서 3차원 플래시 메모리는 수직 채널 구조체들(VS) 중 대상 메모리 셀(Sel memory cell)을 포함하는 선택된 수직 채널 구조체(Sel VS)의 비트 라인(Sel BL)에 양의 값의 제1 전압(V1; 예컨대 +1V)을 인가하고, 수직 채널 구조체들(VS) 중 대상 메모리 셀(Sel memory cell)을 포함하지 않는 비선택된 수직 채널 구조체(Unsel VS)의 비트 라인(Unsel VS)에 접지 전압(0V)을 인가할 수 있다.
이에 따라, 수직 채널 패턴(VCP)이 N 타입인 수직 채널 구조체들(VS)에서 대상 메모리 셀(Sel memory cell)에 대한 판독 동작이 수행될 수 있다.
반면, 수직 채널 패턴(VCP)이 P 타입인 경우, 단계(S810)에서 3차원 플래시 메모리는, 선택된 워드 라인(Sel WL)에 음의 값의 판독 전압(-VREAD)을 인가할 수 있다. 3차원 플래시 메모리는 단계(S820)에서 비선택된 워드 라인들(Unsel WLs) 각각에 음의 값의 패스 전압(-VPASS; 예컨대, -2V)을 인가할 수 있다. 또한, 단계(S830)에서 3차원 플래시 메모리는 수직 채널 구조체들(VS) 중 대상 메모리 셀(Sel memory cell)을 포함하는 선택된 수직 채널 구조체(Sel VS)의 비트 라인(Sel BL)에 음의 값의 제1 전압(V1; 예컨대 -1V)을 인가하고, 수직 채널 구조체들(VS) 중 대상 메모리 셀(Sel memory cell)을 포함하지 않는 비선택된 수직 채널 구조체(Unsel VS)의 비트 라인(Unsel VS)에 접지 전압(0V)을 인가할 수 있다.
이에 따라, 수직 채널 패턴(VCP)이 P 타입인 수직 채널 구조체들(VS)에서 대상 메모리 셀(Sel memory cell)에 대한 판독 동작이 수행될 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Claims (7)
- 기판 상 수평 방향으로 연장 형성된 채 수직 방향으로 이격되며 적층된 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 수직 채널 패턴, 상기 수직 채널 패턴의 내측벽을 덮으며 상기 수직 방향으로 연장 형성되는 백 게이트 및 상기 수직 채널 패턴의 외측벽을 덮으며 형성되는 강유전체 기반의 데이터 저장 패턴을 포함하고, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법에 있어서,
상기 워드 라인들 중 상기 프로그램 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 워드 라인에 프로그램 전압을 인가하는 단계;
상기 워드 라인들 중 상기 선택된 워드 라인을 제외한 비선택된 워드 라인들 각각을 플로팅시키는 단계;
상기 수직 채널 구조체들 중 상기 대상 메모리 셀을 포함하는 선택된 수직 채널 구조체의 백 게이트에 패스 전압을 인가하는 단계; 및
상기 선택된 워드 라인에 프로그램 전압이 인가되고 상기 비선택된 워드 라인들 각각이 플로팅되며 상기 백 게이트에 패스 전압이 인가됨에 응답하여, 상기 대상 메모리 셀에 대한 상기 프로그램 동작을 수행하는 단계
를 포함하는 3차원 플래시 메모리의 프로그램 동작 방법. - 제1항에 있어서,
상기 수직 채널 구조체들 중 상기 대상 메모리 셀을 포함하지 않는 비선택된 수직 채널 구조체의 비트 라인에 상기 비선택된 수직 채널 구조체의 수직 채널 패턴을 셀프 부스팅시키는 전압을 인가하는 단계
를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 프로그램 동작 방법. - 제1항에 있어서,
상기 대상 메모리 셀을 포함하는 선택된 수직 채널 구조체의 수직 채널 패턴이 N 타입인 경우,
상기 선택된 워드 라인에 프로그램 전압을 인가하는 단계는,
양의 값의 프로그램 전압을 인가하는 단계인 것을 특징으로 하고,
상기 선택된 수직 채널 구조체의 백 게이트에 패스 전압을 인가하는 단계는,
양의 값의 패스 전압을 인가하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 프로그램 동작 방법. - 제1항에 있어서,
상기 대상 메모리 셀을 포함하는 선택된 수직 채널 구조체의 수직 채널 패턴이 P 타입인 경우,
상기 선택된 워드 라인에 프로그램 전압을 인가하는 단계는,
음의 값의 프로그램 전압을 인가하는 단계인 것을 특징으로 하고,
상기 선택된 수직 채널 구조체의 백 게이트에 패스 전압을 인가하는 단계는,
음의 값의 패스 전압을 인가하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 프로그램 동작 방법. - 기판 상 수평 방향으로 연장 형성된 채 수직 방향으로 이격되며 적층된 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 수직 채널 패턴, 상기 수직 채널 패턴의 내측벽을 덮으며 상기 수직 방향으로 연장 형성되는 백 게이트 및 상기 수직 채널 패턴의 외측벽을 덮으며 형성되는 강유전체 기반의 데이터 저장 패턴을 포함하고, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 소거 동작 방법에 있어서,
상기 수직 채널 구조체들 중 소거 동작의 대상이 되는 블록에 포함되는 수직 채널 구조체들 각각의 비트 라인에 SSL(String Selection Line)과의 GIDL(Gate Induced Drain Leakage)을 발생시키기 위한 소거 전압을 인가하는 단계;
상기 워드 라인들 각각에 접지 전압을 인가하는 단계;
상기 블록에 포함되는 수직 채널 구조체들 각각의 백 게이트를 플로팅시키는 단계; 및
상기 블록에 포함되는 수직 채널 구조체들 각각에서 GIDL이 발생됨에 응답하여, 상기 블록에 포함되는 수직 채널 구조체들 각각의 메모리 셀들에 대한 소거 동작을 수행하는 단계
를 포함하는 3차원 플래시 메모리의 소거 동작 방법. - 제5항에 있어서,
상기 블록에 포함되는 수직 채널 구조체들 각각의 수직 채널 패턴이 N 타입인 경우,
상기 소거 전압을 인가하는 단계는,
양의 값의 소거 전압을 인가하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 소거 동작 방법. - 제5항에 있어서,
상기 블록에 포함되는 수직 채널 구조체들 각각의 수직 채널 패턴이 P 타입인 경우,
상기 소거 전압을 인가하는 단계는,
음의 값의 소거 전압을 인가하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 소거 동작 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220017916A KR20230121270A (ko) | 2022-02-11 | 2022-02-11 | 강유전체 기반의 데이터 저장 패턴 및 백 게이트를 포함하는 3차원 플래시 메모리의 동작 방법 |
| PCT/KR2023/000995 WO2023153670A1 (ko) | 2022-02-11 | 2023-01-20 | 강유전체 기반의 데이터 저장 패턴 및 백 게이트를 포함하는 3차원 플래시 메모리의 동작 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220017916A KR20230121270A (ko) | 2022-02-11 | 2022-02-11 | 강유전체 기반의 데이터 저장 패턴 및 백 게이트를 포함하는 3차원 플래시 메모리의 동작 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230121270A true KR20230121270A (ko) | 2023-08-18 |
Family
ID=87564582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220017916A KR20230121270A (ko) | 2022-02-11 | 2022-02-11 | 강유전체 기반의 데이터 저장 패턴 및 백 게이트를 포함하는 3차원 플래시 메모리의 동작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20230121270A (ko) |
| WO (1) | WO2023153670A1 (ko) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140086599A (ko) * | 2012-12-28 | 2014-07-08 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
| US9508735B2 (en) * | 2013-09-19 | 2016-11-29 | Micron Technology, Inc. | Methods and apparatuses having strings of memory cells and select gates with double gates |
| KR101946179B1 (ko) * | 2014-12-09 | 2019-02-08 | 샌디스크 테크놀로지스 엘엘씨 | 백 게이트 전극을 갖는 3차원 메모리 구조 |
| KR102437779B1 (ko) * | 2015-08-11 | 2022-08-30 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
| WO2021261744A1 (ko) * | 2020-06-23 | 2021-12-30 | 한양대학교 산학협력단 | 백 게이트를 포함하는 3차원 플래시 메모리 |
-
2022
- 2022-02-11 KR KR1020220017916A patent/KR20230121270A/ko not_active Application Discontinuation
-
2023
- 2023-01-20 WO PCT/KR2023/000995 patent/WO2023153670A1/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023153670A1 (ko) | 2023-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9362305B2 (en) | Vertically stacked nonvolatile NAND type flash memory device with U-shaped strings, method for operating the same, and method for fabricating the same | |
| KR20140026148A (ko) | 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법 | |
| KR102537270B1 (ko) | 백 게이트 구조를 기반으로 강유전체층을 이용하는 3차원 플래시 메모리 | |
| US11882705B2 (en) | Three-dimensional semiconductor memory device, operating method of the same and electronic system including the same | |
| KR102624193B1 (ko) | 3차원 플래시 메모리의 개선된 프로그램 동작 방법 | |
| KR102635478B1 (ko) | 게이트 퍼스트 공정을 통해 제조되는 3차원 플래시 메모리 | |
| KR20230121270A (ko) | 강유전체 기반의 데이터 저장 패턴 및 백 게이트를 포함하는 3차원 플래시 메모리의 동작 방법 | |
| KR102649118B1 (ko) | 강유전체 기반 고속 동작을 위한 3차원 플래시 메모리 | |
| KR102621680B1 (ko) | 강유전체 분극 특성을 개선하는 3차원 플래시 메모리 및 그 제조 방법 | |
| KR102628179B1 (ko) | 3차원 구조 메모리, 이의 동작 방법 및 이의 제조 방법 | |
| KR102633429B1 (ko) | 메모리 윈도우를 확장시킨 3차원 플래시 메모리 | |
| KR20230121269A (ko) | 강유전체 기반의 데이터 저장 패턴을 포함하는 3차원 플래시 메모리의 동작 방법 | |
| KR102506204B1 (ko) | 3차원 플래시 메모리, 이의 동작 방법 및 이의 제조 방법 | |
| US20240196624A1 (en) | Method of manufacturing ferroelectric-based 3-dimensional flash memory | |
| KR102688493B1 (ko) | 수직 채널 구조체의 이상 형상에 의한 셀 특성 열화를 개선하는 회로적 보상 방법 및 시스템 | |
| KR102597549B1 (ko) | 3차원 플래시 메모리의 판독 동작 방법 | |
| KR102603208B1 (ko) | 3차원 플래시 메모리의 개선된 프로그램 동작 방법 | |
| US20240130136A1 (en) | Semiconductor memory device and method for fabricating the same | |
| KR20230033971A (ko) | 다치화를 구현하는 3차원 플래시 메모리 | |
| KR102633697B1 (ko) | 독립된 데이터 저장 패턴 구조를 갖는 3차원 플래시 메모리 | |
| KR102624196B1 (ko) | 3차원 저항 변화 메모리 | |
| KR102565862B1 (ko) | 강유전체 물질 기반의 3차원 플래시 메모리 및 그 동작 방법 | |
| KR20230143285A (ko) | 스택 공정 기반의 3차원 플래시 메모리의 제조 방법 | |
| KR102627215B1 (ko) | 연결부를 포함하는 3차원 플래시 메모리 및 그 제조 방법 | |
| KR20240008762A (ko) | 듀얼 정션 구조를 갖는 3차원 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |