KR20230120441A - Harmonic Suppression Matching Network and Power Amplifier including the same - Google Patents

Harmonic Suppression Matching Network and Power Amplifier including the same Download PDF

Info

Publication number
KR20230120441A
KR20230120441A KR1020220017012A KR20220017012A KR20230120441A KR 20230120441 A KR20230120441 A KR 20230120441A KR 1020220017012 A KR1020220017012 A KR 1020220017012A KR 20220017012 A KR20220017012 A KR 20220017012A KR 20230120441 A KR20230120441 A KR 20230120441A
Authority
KR
South Korea
Prior art keywords
harmonic
frequency
matching network
transmission lines
power amplifier
Prior art date
Application number
KR1020220017012A
Other languages
Korean (ko)
Inventor
오준택
Original Assignee
국방과학연구소
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소, 숭실대학교산학협력단 filed Critical 국방과학연구소
Priority to KR1020220017012A priority Critical patent/KR20230120441A/en
Publication of KR20230120441A publication Critical patent/KR20230120441A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)

Abstract

고조파 억제 정합 네트워크 및 이를 포함하는 전력 증폭기가 개시된다. 이 전력 증폭기는 기본 주파수의 입력 신호를 전력 증폭하여 증폭 신호로서 출력하는 증폭단, 그리고 증폭단의 출력과 부하 사이에 연결되어 증폭 신호에 대해 최적의 임피던스를 제공하면서 기본 주파수의 고조파 주파수를 억제시켜서 부하로 출력하되, 기본 주파수에서는 증폭 신호에 대한 최적의 임피던스를 갖고, 고조파 주파수에서는 고조파 주파수의 주변 주파수를 억제하도록 작동하는 고조파 억제 정합 네트워크를 포함한다. 고조파 억제 정합 네트워크의 한 예는, 증폭 신호를 수신하는 입력단과 부하 사이에 연결된 복수의 전송 선로, 그리고 일측 단부가 복수의 전송 선로 각각을 연결하는 연결점과 복수의 전송 선로와 부하 사이의 연결점에 각각 병렬 연결되고 타측 단부가 개방되어 있는 복수의 오픈 스터브를 포함한다. 다른 예는, 증폭 신호를 수신하는 입력단과 부하 사이에 연결된 복수의 전송 선로, 그리고 일측 단부가 복수의 전송 선로 각각을 연결하는 연결점과 복수의 전송 선로와 부하 사이의 연결점에 각각 병렬 연결되고 타측 단부가 접지되어 있는 복수의 인덕터-커패시터 직렬 공진 회로를 포함한다.A harmonic suppression matching network and a power amplifier including the same are disclosed. This power amplifier is connected between an amplification stage that amplifies the input signal of the fundamental frequency and outputs it as an amplified signal, and is connected between the output of the amplification stage and the load to provide the optimum impedance for the amplification signal while suppressing the harmonic frequency of the fundamental frequency as a load. and a harmonic suppression matching network operative to output but have an optimum impedance to the amplified signal at the fundamental frequency and suppress frequencies around the harmonic frequency at harmonic frequencies. One example of a harmonic suppression matching network is a plurality of transmission lines connected between an input terminal receiving an amplified signal and a load, and one end is connected to a connection point connecting each of the plurality of transmission lines and a connection point between the plurality of transmission lines and the load, respectively. It includes a plurality of open stubs connected in parallel and the other end of which is open. Another example is a plurality of transmission lines connected between an input terminal receiving an amplified signal and a load, and one end is connected in parallel to a connection point connecting each of the plurality of transmission lines and a connection point between the plurality of transmission lines and the load, and the other end includes a plurality of inductor-capacitor series resonant circuits that are grounded.

Description

고조파 억제 정합 네트워크 및 이를 포함하는 전력 증폭기 {Harmonic Suppression Matching Network and Power Amplifier including the same}Harmonic Suppression Matching Network and Power Amplifier including the same {Harmonic Suppression Matching Network and Power Amplifier including the same}

본 발명은 고조파 억제 정합 네트워크 및 이를 포함하는 전력 증폭기에 관한 것이다.The present invention relates to a harmonic suppression matching network and a power amplifier including the same.

전력 증폭기는 입력 신호의 형태대로 왜곡 없이 출력 신호를 높은 전력으로 증폭하여 출력하는 회로이다. 이러한 회로는 적용되는 어플리케이션에 따라서 입력 신호의 고조파 생성이 억제되어야 하는 경우가 존재하며, 이 경우 전력 증폭기가 높은 선형성을 가지도록 설계되어야 할 뿐만 아니라 추가적인 고조파 억제 필터 구현을 통해 전력 증폭기의 최적화가 필요하다.A power amplifier is a circuit that amplifies and outputs an output signal with high power without distortion in the form of an input signal. In these circuits, there are cases in which the generation of harmonics of the input signal must be suppressed depending on the application. In this case, the power amplifier must be designed to have high linearity, and the power amplifier must be optimized by implementing an additional harmonic suppression filter. do.

도 1은 종래의 고조파 억제 전력 증폭기의 개략적인 블록도이다. 입력 신호를 증폭하여 증폭 신호를 출력하는 증폭단(11)에 연결된 정합 네트워크(13)는 입력신호 주파수(f0)에서 증폭단(11)에 원하는 최적 임피던스(Ropt)로 정합하도록 설계된다. 1 is a schematic block diagram of a conventional harmonic suppression power amplifier. The matching network 13 connected to the amplification stage 11 that amplifies the input signal and outputs the amplified signal is designed to match the amplification stage 11 with the desired optimum impedance (R opt ) at the input signal frequency (f 0 ).

고조파 억제 필터(15)는 정합 네트워크(13)의 출력에 연결되어 고조파 억제 필터를 통해 증폭단(11)의 비선형성에 의해 생성된 증폭 신호의 고조파 신호 출력을 억제하여 출력 신호(RFout)를 부하 측(17)으로 출력한다. The harmonic suppression filter 15 is connected to the output of the matching network 13 and suppresses the harmonic signal output of the amplified signal generated by the nonlinearity of the amplification stage 11 through the harmonic suppression filter to output the output signal RF out to the load side. output as (17).

이러한 종래 방식에서는 원하는 주파수 별로 정확한 임피던스를 변조하게 됨에 따라서, 입력 신호를 증폭하여 높은 전력을 출력하면서 고조파를 억제할 수 있다는 장점이 존재하지만, 많은 수동 소자의 사용으로 인해 입력 신호, 즉 증폭 신호의 주파수 대역에서 삽입 손실이 커진다는 단점이 존재한다. 이러한 삽입 손실의 증가는 전력 증폭기의 효율 저하를 일으키므로 고성능 전력 증폭기 구현에 어려움이 발생한다.In this conventional method, there is an advantage that harmonics can be suppressed while outputting high power by amplifying the input signal as the precise impedance is modulated for each desired frequency, but due to the use of many passive elements, the input signal, that is, the amplified signal There is a disadvantage that the insertion loss increases in the frequency band. This increase in insertion loss causes a decrease in the efficiency of the power amplifier, making it difficult to implement a high-performance power amplifier.

본 발명이 해결하고자 하는 기술적 과제는 출력단의 삽입 손실을 최소화하여 고효율 전력 증폭기를 제공할 수 있는 고조파 억제 정합 네트워크 및 이를 포함하는 전력 증폭기를 제공함에 있다. A technical problem to be solved by the present invention is to provide a harmonic suppression matching network capable of providing a high-efficiency power amplifier by minimizing insertion loss of an output stage and a power amplifier including the same.

상기한 바와 같은 본 발명의 과제를 달성하고, 후술하는 본 발명의 특징적인 효과를 실현하기 위한, 본 발명의 특징적인 구성은 하기와 같다. In order to achieve the objects of the present invention as described above and realize the characteristic effects of the present invention described later, the characteristic configuration of the present invention is as follows.

본 발명의 일 측면에 따르면, 고조파 억제 정합 네트워크가 제공되며, 이 네트워크는,According to one aspect of the present invention, a harmonic suppression matching network is provided, the network comprising:

전력 증폭기에서 사용되는 고조파 억제 정합 네트워크로서, 기본 주파수의 입력 신호를 수신하는 입력단과 부하 측의 출력단 사이에 연결된 복수의 전송 선로, 그리고 일측 단부가 상기 복수의 전송 선로 각각을 연결하는 연결점과 상기 복수의 전송 선로와 상기 출력단 사이의 연결점에 각각 병렬 연결되고 타측 단부가 개방되어 있는 복수의 오픈 스터브를 포함하며, 상기 복수의 오픈 스터브는 각각 상기 기본 주파수에 대한 고조파 주파수의 복수의 주변 주파수 중 대응하는 주변 주파수를 억제하는 길이를 갖는다.A harmonic suppression matching network used in a power amplifier, comprising: a plurality of transmission lines connected between an input terminal receiving an input signal of a fundamental frequency and an output terminal of a load side; and a plurality of open stubs each connected in parallel to a connection point between the transmission line and the output terminal and having the other end open, wherein each of the plurality of open stubs corresponds to a plurality of peripheral frequencies of harmonic frequencies with respect to the fundamental frequency It has a length that suppresses the surrounding frequencies.

여기서, 상기 복수의 전송 선로와 상기 복수의 오픈 스터브는 상기 기본 주파수에서는 상기 입력 신호에 대한 최적의 임피던스를 갖고, 상기 고조파 주파수에서는 상기 고조파 주파수의 주변 주파수를 억제하도록 작동한다.Here, the plurality of transmission lines and the plurality of open stubs have an optimum impedance for the input signal at the fundamental frequency and operate to suppress frequencies around the harmonic frequency at the harmonic frequency.

또한, 상기 복수의 오픈 스터브는 상기 고조파 주파수의 복수의 주변 주파수에서 각각 0옴의 임피던스를 갖도록 작동한다.Also, the plurality of open stubs operate to have an impedance of 0 ohm, respectively, at a plurality of peripheral frequencies of the harmonic frequency.

또한, 상기 복수의 오픈 스터브는 각각 대응하는 주변 주파수의 파장의 1/4의 길이를 갖는다.In addition, each of the plurality of open stubs has a length of 1/4 of a wavelength of a corresponding peripheral frequency.

본 발명의 다른 측면에 따르면, 고조파 억제 정합 네트워크가 제공되며, 이 네트워크는,According to another aspect of the present invention, a harmonic suppression matching network is provided, comprising:

전력 증폭기에서 사용되는 고조파 억제 정합 네트워크로서, 기본 주파수의 입력 신호를 수신하는 입력단과 부하 측의 출력단 사이에 연결된 복수의 전송 선로, 그리고 일측 단부가 상기 복수의 전송 선로 각각을 연결하는 연결점과 상기 복수의 전송 선로와 상기 출력단 사이의 연결점에 각각 병렬 연결되고 타측 단부가 접지되어 있는 복수의 인덕터-커패시터(LC) 직렬 공진 회로를 포함하며, 상기 복수의 LC 직렬 공진 회로는 각각 상기 기본 주파수에 대한 고조파 주파수의 복수의 주변 주파수 중 대응하는 주변 주파수를 억제하는 길이를 갖는다.A harmonic suppression matching network used in a power amplifier, comprising: a plurality of transmission lines connected between an input terminal receiving an input signal of a fundamental frequency and an output terminal of a load side; A plurality of inductor-capacitor (LC) series resonance circuits each connected in parallel to a connection point between the transmission line and the output terminal and the other end of which is grounded, wherein the plurality of LC series resonance circuits each generate harmonics for the fundamental frequency It has a length that suppresses a corresponding peripheral frequency among a plurality of peripheral frequencies of the frequency.

여기서, 상기 복수의 LC 직렬 공진 회로는 각각, 일측 단부가 상기 연결점에 연결된 인덕터, 그리고 일측 단부가 상기 인덕터의 타측 단부에 연결되고, 타측 단부가 접지되어 있는 커패시터를 포함한다.Here, each of the plurality of LC series resonant circuits includes an inductor having one end connected to the connection point, and a capacitor having one end connected to the other end of the inductor and the other end connected to ground.

또한, 상기 복수의 전송 선로와 상기 복수의 LC 직렬 공진 회로는 상기 기본 주파수에서는 상기 입력 신호에 대한 최적의 임피던스를 갖고, 상기 고조파 주파수에서는 상기 고조파 주파수의 주변 주파수를 억제하도록 작동한다.In addition, the plurality of transmission lines and the plurality of LC series resonant circuits operate to have optimum impedance for the input signal at the fundamental frequency and to suppress frequencies around the harmonic frequency at the harmonic frequency.

또한, 상기 복수의 LC 직렬 공진 회로는 상기 고조파 주파수의 복수의 주변 주파수에서 각각 0옴의 임피던스를 갖도록 작동한다.In addition, the plurality of LC series resonant circuits each operate to have an impedance of 0 ohm at a plurality of peripheral frequencies of the harmonic frequency.

본 발명의 또 다른 측면에 따르면, 전력 증폭기가 제공되며, 이 전력 증폭기는,According to another aspect of the present invention, a power amplifier is provided, the power amplifier comprising:

기본 주파수의 입력 신호를 전력 증폭하여 증폭 신호로서 출력하는 증폭단, 그리고 상기 증폭단의 출력과 부하 사이에 연결되어 상기 증폭 신호에 대해 최적의 임피던스를 제공하면서 상기 기본 주파수의 고조파 주파수를 억제시켜서 상기 부하로 출력하되, 상기 기본 주파수에서는 상기 증폭 신호에 대한 최적의 임피던스를 갖고, 상기 고조파 주파수에서는 상기 고조파 주파수의 주변 주파수를 억제하도록 작동하는 고조파 억제 정합 네트워크를 포함한다.An amplification stage that power-amplifies the input signal of the fundamental frequency and outputs it as an amplification signal, and is connected between the output of the amplification stage and a load to suppress harmonic frequencies of the fundamental frequency while providing optimum impedance for the amplification signal to the load. and a harmonic suppression matching network operative to output but have an optimum impedance to the amplified signal at the fundamental frequency and to suppress frequencies around the harmonic frequency at the harmonic frequencies.

여기서, 상기 고조파 억제 정합 네트워크는, 상기 증폭 신호를 수신하는 입력단과 상기 부하 사이에 연결된 복수의 전송 선로, 그리고 일측 단부가 상기 복수의 전송 선로 각각을 연결하는 연결점과 상기 복수의 전송 선로와 상기 부하 사이의 연결점에 각각 병렬 연결되고 타측 단부가 개방되어 있는 복수의 오픈 스터브를 포함하며, 상기 복수의 오픈 스터브는 각각 상기 기본 주파수에 대한 고조파 주파수의 복수의 주변 주파수 중 대응하는 주변 주파수를 억제하는 길이를 갖는다.Here, the harmonic suppression matching network includes a plurality of transmission lines connected between an input terminal receiving the amplified signal and the load, and a connection point at one end connecting each of the plurality of transmission lines and the plurality of transmission lines and the load. It includes a plurality of open stubs each connected in parallel to a connection point between the plurality of open stubs and having the other end open, wherein each of the plurality of open stubs suppresses a corresponding peripheral frequency among a plurality of peripheral frequencies of harmonic frequencies with respect to the fundamental frequency. have

또한, 상기 증폭 신호를 수신하는 입력단과 상기 부하 사이에 연결된 복수의 전송 선로, 그리고 일측 단부가 상기 복수의 전송 선로 각각을 연결하는 연결점과 상기 복수의 전송 선로와 상기 부하 사이의 연결점에 각각 병렬 연결되고 타측 단부가 접지되어 있는 복수의 인덕터-커패시터(LC) 직렬 공진 회로를 포함하며, 상기 복수의 LC 직렬 공진 회로는 각각 상기 기본 주파수에 대한 고조파 주파수의 복수의 주변 주파수 중 대응하는 주변 주파수를 억제하는 길이를 갖는다.In addition, a plurality of transmission lines connected between an input terminal for receiving the amplified signal and the load, and one end portion are connected in parallel to a connection point connecting each of the plurality of transmission lines and a connection point between the plurality of transmission lines and the load. and a plurality of inductor-capacitor (LC) series resonance circuits, the other end of which is grounded, wherein each of the plurality of LC series resonance circuits suppresses a corresponding peripheral frequency among a plurality of peripheral frequencies of harmonic frequencies with respect to the fundamental frequency has a length of

또한, 상기 복수의 LC 직렬 공진 회로는 각각, 일측 단부가 상기 연결점에 연결된 인덕터, 그리고 일측 단부가 상기 인덕터의 타측 단부에 연결되고, 타측 단부가 접지되어 있는 커패시터를 포함한다.Further, each of the plurality of LC series resonant circuits includes an inductor having one end connected to the connection point, and a capacitor having one end connected to the other end of the inductor and the other end connected to ground.

본 발명에 따르면, 정합 네트워크와 고조파 억제 필터를 통합하여 하나의 고조파 억제 정합 네트워크를 사용함으로써 출력단의 삽입 손실을 최소화하여 고효율 전력 증폭기를 제공할 수 있다.According to the present invention, a high-efficiency power amplifier can be provided by minimizing the insertion loss of an output stage by integrating the matching network and the harmonic suppression filter and using one harmonic suppression matching network.

이로 인해, 전력 증폭기가 통신용 시스템 및 레이다 시스템의 구현시 RF 송수신부에 적용되어 효율 향상에 기여할 수 있다.For this reason, the power amplifier can contribute to efficiency improvement by being applied to the RF transceiver when implementing a communication system and a radar system.

도 1은 종래의 고조파 억제 전력 증폭기의 개략적인 블록도이다.
도 2는 본 발명의 실시예에 따른 고조파 억제 정합 네트워크를 포함하는 전력 증폭기의 개략도이다.
도 3은 본 발명의 실시예에 따른 고조파 억제 정합 네트워크를 포함하는 전력 증폭기의 하나의 구현 예를 도시한 도면이다.
도 4는 3GHz 전력 증폭기에 대해 도 3의 방식으로 구현한 고조파 억제 정합 네트워크의 임피던스 특성을 나타낸 도면이다.
도 5는 도 3에 도시된 전력 증폭기의 확장된 구조의 전력 증폭기의 개략적인 블록도이다.
도 6은 본 발명의 실시예에 따른 고조파 억제 정합 네트워크를 포함하는 전력 증폭기의 다른 구현 예를 도시한 도면이다.
도 7은 도 6에 도시된 전력 증폭기의 확장된 구조의 전력 증폭기의 개략적인 블록도이다.
도 8은 본 발명의 실시예에 따른 전력 증폭기의 정합 네트워크의 S-파라미터 특성을 나타낸 그래프이다. 1 is a schematic block diagram of a conventional harmonic suppression power amplifier.
2 is a schematic diagram of a power amplifier including a harmonic suppression matching network according to an embodiment of the present invention.
3 is a diagram illustrating an implementation example of a power amplifier including a harmonic suppression matching network according to an embodiment of the present invention.
4 is a diagram showing impedance characteristics of a harmonic suppression matching network implemented in the method of FIG. 3 for a 3 GHz power amplifier.
5 is a schematic block diagram of a power amplifier of an extended structure of the power amplifier shown in FIG. 3;
6 is a diagram illustrating another implementation example of a power amplifier including a harmonic suppression matching network according to an embodiment of the present invention.
7 is a schematic block diagram of a power amplifier of an extended structure of the power amplifier shown in FIG. 6;
8 is a graph showing S-parameter characteristics of a matching network of a power amplifier according to an embodiment of the present invention.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.Hereinafter, with reference to the accompanying drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily carry out the present invention. This invention may be embodied in many different forms and is not limited to the embodiments set forth herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly describe the present invention, parts irrelevant to the description are omitted, and the same reference numerals are assigned to the same or similar components throughout the specification.

또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In addition, throughout the specification, when a certain component is said to "include", it means that it may further include other components without excluding other components unless otherwise stated.

이하, 도면을 참조하여 본 발명의 실시예에 따른 고조파 억제 정합 네트워크를 포함하는 전력 증폭기에 대해 설명한다.Hereinafter, a power amplifier including a harmonic suppression matching network according to an embodiment of the present invention will be described with reference to the drawings.

도 2는 본 발명의 실시예에 따른 고조파 억제 정합 네트워크를 포함하는 전력 증폭기(100)의 개략도이다.2 is a schematic diagram of a power amplifier 100 including a harmonic suppression matching network according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 고조파 억제 정합 네트워크를 포함하는 전력 증폭기(100)는 증폭단(110) 및 고조파 억제 정합 네트워크(120)를 포함한다.As shown in FIG. 2 , a power amplifier 100 including a harmonic suppression matching network according to an embodiment of the present invention includes an amplification stage 110 and a harmonic suppression matching network 120 .

증폭단(110)은 기본 주파수(f0)의 입력 신호(10)의 전력을 증폭하여 증폭된 신호, 즉 증폭 신호(20)를 고조파 억제 정합 네트워크(120)로 출력한다. 이러한 증폭단(110)은 MOS(Metal Oxide Semiconductor) FET(Field Effect Transistor)로 구현될 수 있다.The amplification stage 110 amplifies the power of the input signal 10 of the fundamental frequency f 0 and outputs the amplified signal, that is, the amplified signal 20 to the harmonic suppression matching network 120 . The amplification stage 110 may be implemented as a Metal Oxide Semiconductor (MOS) Field Effect Transistor (FET).

고조파 억제 정합 네트워크(120)는 증폭단(110)의 출력단에 연결되어 증폭단(110)에서 출력되는 증폭 신호(20)에 대해 최적의 임피던스(Ropt(f0))를 제공하면서 고조파를 억제시켜서 최종적으로 고조파가 억제된 출력 신호(RFout)(30)를 부하 측(130)으로 출력한다. The harmonic suppression matching network 120 is connected to the output terminal of the amplification stage 110 and suppresses harmonics while providing an optimum impedance (R opt (f 0 )) for the amplification signal 20 output from the amplification stage 110 to obtain a final result. The harmonic suppressed output signal (RF out ) 30 is output to the load side 130.

구체적으로, 고조파 억제 정합 네트워크(120)는 고조파 억제 정합 네트워크(120)로의 입력 신호, 즉 증폭 신호(20)의 기본 주파수(f0)에서는 증폭단(110)에 대해 최적의 임피던스(Ropt(f0))를 가지지만, 고조파 주파수, 예를 들어 2차 고조파 주파수(2f0)에서는 고조파 억제 정합 네트워크(120)의 입력, 즉 증폭 신호(20)에서 출력을 통과하는 신호의 전달 특성인 S21(입력된 신호 대비 출력된 신호의 비)이 -20 dB 이하의 고조파 억제 신호 특성을 갖는다. 즉, 고조파 주파수에서는 삽입 손실이 최대를 가져서 대응되는 고조파를 억제시키게 된다.Specifically, the harmonic suppression matching network 120 is an input signal to the harmonic suppression matching network 120, that is, at the fundamental frequency f 0 of the amplified signal 20, the optimum impedance (R opt (f 0 )), but at a harmonic frequency, for example, the second harmonic frequency (2f 0 ), the input of the harmonic suppression matching network 120, that is, the transfer characteristic of the signal passing from the amplified signal 20 to the output S 21 (Ratio of output signal to input signal) has harmonic suppression signal characteristics of -20 dB or less. That is, the insertion loss has the maximum at the harmonic frequency, so that the corresponding harmonic is suppressed.

이와 같이, 본 발명의 실시예에서는 정합 네트워크와 고조파 억제 필터가 통합됨으로써 종래의 전력 증폭기에서의 고조파 억제 필터와 정합 네트워크로 인한 문제가 해결될 것이다.In this way, in the embodiment of the present invention, the harmonic suppression filter and the harmonic suppression filter are integrated, thereby solving the problem caused by the harmonic suppression filter and the matching network in the conventional power amplifier.

이하, 도 2에 도시된 전력 증폭기(100)에 대한 구현 예에 대해 설명한다.Hereinafter, an implementation example of the power amplifier 100 shown in FIG. 2 will be described.

도 3은 본 발명의 실시예에 따른 고조파 억제 정합 네트워크를 포함하는 전력 증폭기(100)의 하나의 구현 예를 도시한 도면이다.3 is a diagram illustrating one implementation of a power amplifier 100 including a harmonic suppression matching network according to an embodiment of the present invention.

도 3을 참조하면, 전력 증폭기(100)는 증폭단(110) 및 고조파 억제 정합 네트워크(120)를 포함한다.Referring to FIG. 3 , the power amplifier 100 includes an amplification stage 110 and a harmonic suppression matching network 120 .

증폭단(110)은 트랜지스터, 예를 들어 MOS FET로 구현될 수 있으며, 게이트(111), 드레인(112) 및 소스(113)를 포함한다. 이러한 트랜지스터의 구성 및 작동에 대해서는 이미 잘 알려져 있으므로 여기에서는 구체적인 설명을 생략한다.The amplifier stage 110 may be implemented with a transistor, for example, a MOS FET, and includes a gate 111, a drain 112, and a source 113. Since the configuration and operation of these transistors are already well known, a detailed description thereof will be omitted.

증폭단(110)은 게이트(111)를 통해 입력되는 기본 주파수(f0)의 입력 신호(10)를 증폭하여 드레인(112)을 통해 증폭 신호(20)로서 출력한다.The amplifier stage 110 amplifies the input signal 10 of the fundamental frequency f 0 input through the gate 111 and outputs the amplified signal 20 through the drain 112 .

증폭단(110)의 소스(113)는 접지되어 있다.The source 113 of the amplification stage 110 is grounded.

전술한 증폭단(110)의 구성은 하나의 예일 뿐으로, 이와 다른 구성으로 구현될 수 있다.The configuration of the amplifying stage 110 described above is only one example, and may be implemented in a different configuration.

고조파 억제 정합 네트워크(120)는 증폭단(110)의 드레인(112)과 부하 측 출력단(130) 사이에 직렬 연결된 3개의 전송 선로(TL1, TL3, TL5) 및 각각의 전송 선로(TL1, TL3, TL5) 사이의 연결점(121, 123, 125) 각각에 일측 단부가 연결된 3개의 오픈 스터브(TL2, TL4, TL6)를 포함하며, 여기서 3개의 오픈 스터브(TL2, TL4, TL6) 각각의 타측 단부는 개방되어 있다. The harmonic suppression matching network 120 includes three transmission lines (TL 1 , TL 3 , TL 5 ) and each transmission line (TL 1 ) connected in series between the drain 112 of the amplification stage 110 and the load-side output stage 130. . _ _ _ _ _ TL 4 , TL 6 ) The other end of each is open.

한편, 3개의 오픈 스터브(TL2, TL4, TL6)는 각각 대응하는 고조파 주변 주파수(f1, f2, f3)의 파장의 1/4의 길이를 갖는다. 구체적으로, 오픈 스터브(TL2)는 제1 고조파 주변 주파수(f1)의 파장(λ1)의 1/4의 길이를 갖고, 오픈 스터브(TL4)는 제2 고조파 주변 주파수(f2)의 파장(λ2)의 1/4의 길이를 가지며, 오픈 스터브(TL6)는 제3 고조파 주변 주파수(f3)의 파장(λ3)의 1/4의 길이를 갖는다. 여기서, 고조파 주변 주파수(f1, f2, f3)는 기본 주파수(f0)의 2차 고조파 주파수인 2f0의 주변 주파수를 지칭하는 것으로, 다음과 같이 표현될 수 있다.Meanwhile, the three open stubs TL 2 , TL 4 , and TL 6 each have a length of 1/4 of the wavelength of the corresponding harmonic peripheral frequencies f 1 , f 2 , and f 3 . Specifically, the open stub (TL 2 ) has a length of 1/4 of the wavelength (λ 1 ) of the first harmonic peripheral frequency (f 1 ), and the open stub (TL 4 ) has a second harmonic peripheral frequency (f 2 ) It has a length of 1/4 of the wavelength (λ 2 ) of λ 2 , and the open stub (TL 6 ) has a length of 1/4 of the wavelength (λ 3 ) of the third harmonic peripheral frequency (f 3 ). Here, the harmonic frequencies f 1 , f 2 , and f 3 refer to the frequencies around 2f 0 , which is the second harmonic frequency of the fundamental frequency f 0 , and can be expressed as follows.

2f0 f1, f2, f3 2f 0 f 1 , f 2 , f 3

전술한 고조파 억제 정합 네트워크(120)의 6개의 전송 선로, 즉 3개의 전송 선로(TL1, TL3, TL5)와 3개의 오픈 스터브(TL2, TL4, TL6)는 기본 주파수(f0)에서 정합 네트워크를 형성하여 증폭단(110)이 기본 주파수(f0)에서 최적의 임피던스(Ropt)를 갖도록 하지만, 반면에, 기본 주파수(f0)가 아닌 고조파 주파수, 구체적으로는 고조파 주변 주파수(2f0

Figure pat00002
f1, f2, f3)에서는 매우 낮은 0옴의 임피던스를 가져 입력에서 출력을 통과하는 신호의 전달 특성인 S21이 -20 dB 이하의 고조파 억제 신호 특성을 갖도록 하여 고조파 억제 정합 네트워크(120)로 입력되는 증폭 신호로부터 고조파 신호를 억제하여 최종 출력 신호(RFout)를 출력할 수 있게 한다. 여기서, 기본 주파수(f0)에서 최적의 임피던스(Ropt)를 갖도록 하기 위해, 고조파 주변 주파수(2f0
Figure pat00003
f1, f2, f3)에서 0옴의 임피던스를 갖도록 오픈 스터브(TL2, TL4, TL6)를 결정한 후 3개의 전송 선로(TL1, TL3, TL5)의 길이를 조절하여 3개의 전송 선로(TL1, TL3, TL5)를 결정할 수 있다.Six transmission lines of the harmonic suppression matching network 120 described above, that is, three transmission lines (TL 1 , TL 3 , TL 5 ) and three open stubs (TL 2 , TL 4 , TL 6 ) have a fundamental frequency (f 0 ) to form a matching network so that the amplification stage 110 has an optimal impedance (R opt ) at the fundamental frequency (f 0 ), but on the other hand, harmonic frequencies other than the fundamental frequency (f 0 ), specifically around harmonics frequency(2f 0
Figure pat00002
f 1 , f 2 , f 3 ) has a very low 0 ohm impedance so that S 21 , which is the transfer characteristic of a signal passing from input to output, has harmonic suppression signal characteristics of -20 dB or less, harmonic suppression matching network (120 ) suppresses the harmonic signal from the amplified signal input to the final output signal (RF out ) to be output. Here, in order to have the optimal impedance (R opt ) at the fundamental frequency (f 0 ), the harmonics around the frequency (2f 0
Figure pat00003
After determining the open stub (TL 2 , TL 4 , TL 6 ) to have an impedance of 0 ohms at f 1 , f 2 , f 3 ), adjust the length of the three transmission lines (TL 1 , TL 3 , TL 5 ) to Three transmission lines (TL 1 , TL 3 , TL 5 ) may be determined.

이와 같이, 본 발명의 실시예에서는 정합 네트워크와 고조파 억제 필터를 통합하여 하나의 고조파 억제 정합 네트워크(120)를 사용함으로써 출력단의 삽입 손실을 최소화하여 고효율 전력 증폭기를 제공할 수 있다.As described above, in the embodiment of the present invention, a high-efficiency power amplifier can be provided by minimizing the insertion loss of the output stage by using one harmonic suppression matching network 120 by integrating the matching network and the harmonic suppression filter.

이하, 도 3에 도시된 전력 증폭기(100)의 구체적인 구현 예에 대해 설명한다.Hereinafter, a specific implementation example of the power amplifier 100 shown in FIG. 3 will be described.

도 4는 3GHz 전력 증폭기(100)에 대해 도 3의 방식으로 구현한 고조파 억제 정합 네트워크(120)의 임피던스 특성을 나타낸 도면이다.FIG. 4 is a diagram showing impedance characteristics of the harmonic suppression matching network 120 implemented in the method of FIG. 3 for the 3 GHz power amplifier 100.

먼저, 50옴 부하에 6.3GHz에서 0옴의 임피던스를 갖는 오픈 스터브(TL6)를 드레인(112)과 출력단(130) 사이의 제1 연결점(121)에 병렬 연결하면, 오픈 스터브(TL6)에 의해서 실수 임피던스 값이 변경되고 허수 임피던스 값이 커지게 된다. 여기서, 오픈 스터브(TL6)의 제1 연결점(121)에 연결되지 않은 단부는 개방된 상태로 유지한다.First, when an open stub (TL 6 ) having an impedance of 0 ohm at 6.3 GHz with a 50 ohm load is connected in parallel to the first connection point 121 between the drain 112 and the output terminal 130, the open stub (TL 6 ) As a result, the real impedance value is changed and the imaginary impedance value is increased. Here, the end not connected to the first connection point 121 of the open stub TL 6 is maintained in an open state.

이러한 상태에서, 전송 선로(TL5)를 드레인(112)과 제1 연결점(121) 사이에 직렬 연결하여 허수 임피던스 값을 제거한다. In this state, the imaginary impedance value is removed by connecting the transmission line TL 5 in series between the drain 112 and the first connection point 121 .

이러한 상태에서, 5.3 GHz에서 0옴의 임피던스를 갖는 오픈 스터브(TL4)를 드레인(112)과 전송 선로(TL5) 사이의 제2 연결점(123)에 병렬 연결하면, 전송 선로(TL4)에 의해서 실수 임피던스 값이 변경되고, 허수 임피던스가 커진다. 여기서, 오픈 스터브(TL4)의 제2 연결점(123)에 연결되지 않은 단부는 개방된 상태로 유지한다.In this state, when an open stub (TL 4 ) having an impedance of 0 ohm at 5.3 GHz is connected in parallel to the second connection point 123 between the drain 112 and the transmission line (TL 5 ), the transmission line (TL 4 ) As a result, the real impedance value is changed and the imaginary impedance increases. Here, the end not connected to the second connection point 123 of the open stub TL 4 remains open.

이러한 상태에서, 전송 선로(TL3)를 드레인(112)과 제2 연결점(123) 사이에 직렬 연결하여 허수부를 감소시킨다. In this state, the transmission line TL 3 is serially connected between the drain 112 and the second connection point 123 to reduce the imaginary part.

이러한 상태에서, 4.2 GHz에서 0옴의 임피던스를 갖는 오픈 스터브(TL2)를 드레인(112)과 전송 선로(TL3) 사이의 제3 연결점(125)에 병렬 연결하여 실수 임피던스를 변경하고, 전송 선로(TL1)를 드레인(112)과 제3 연결점(125) 사이에 직렬 연결하여 허수 임피던스를 조정하면 최적의 임피던스(Ropt)를 가질 수 있다. 여기서, 오픈 스터브(TL2)의 제3 연결점(125)에 연결되지 않은 단부는 개방된 상태로 유지한다.In this state, the open stub (TL 2 ) having an impedance of 0 ohm at 4.2 GHz is connected in parallel to the third connection point 125 between the drain 112 and the transmission line (TL 3 ) to change the real impedance, and transmit An optimal impedance (Ropt) can be obtained by adjusting the imaginary impedance by connecting the line (TL 1 ) in series between the drain 112 and the third connection point 125 . Here, the end not connected to the third connection point 125 of the open stub TL 2 is maintained in an open state.

상기에서는 전송 전력기(100)의 고조파 억제 정합 네트워크(120)가 3개의 전송 선로(TL1, TL3, TL5)와 3개의 오픈 스터브(TL2, TL4, TL6)로 구현되는 예에 대해 설명하였으나, 본 발명은 이것으로만 한정되지 않으며, 이보다 많은 개수, 예를 들어 N개의 전송 선로와 N개의 오픈 스터브를 사용하여 구현될 수도 있다.In the above example, the harmonic suppression matching network 120 of the transmission power generator 100 is implemented with three transmission lines (TL 1 , TL 3 , TL 5 ) and three open stubs (TL 2 , TL 4 , TL 6 ) has been described, but the present invention is not limited thereto, and may be implemented using a larger number, for example, N transmission lines and N open stubs.

이하, 도 3에 도시된 전력 증폭기(100)의 확장된 구조에 대해 설명한다.Hereinafter, an extended structure of the power amplifier 100 shown in FIG. 3 will be described.

도 5는 도 3에 도시된 전력 증폭기(100)의 확장된 구조의 전력 증폭기(200)의 개략적인 블록도이다.FIG. 5 is a schematic block diagram of a power amplifier 200 having an extended structure of the power amplifier 100 shown in FIG. 3 .

도 5를 참조하면, 전력 증폭기(200)는 증폭단(110) 및 고조파 억제 정합 네트워크(220)를 포함한다.Referring to FIG. 5 , the power amplifier 200 includes an amplification stage 110 and a harmonic suppression matching network 220 .

증폭단(110)은 도 3에서 설명된 증폭단(110)과 동일하므로 여기에서는 구체적인 설명을 생략하며, 동일한 도면 부호를 사용하여 설명한다.Since the amplification stage 110 is the same as the amplification stage 110 described in FIG. 3, a detailed description thereof will be omitted here, and the same reference numerals will be used for description.

고조파 억제 정합 네트워크(220)는 증폭단(110)의 출력 신호, 즉 드레인(112)에서 출력되는 증폭 신호와 부하 측 출력단(130) 사이에 직렬 연결된 N개의 전송 선로(TL1, …, TL2N-1) 및 각각의 전송 선로(TL1, …, TL2N-1) 사이의 연결점 각각에 일측 단부가 연결된 N개의 오픈 스터브(TL2, …, TL2N)를 포함하며, N개의 오픈 스터브(TL2, …, TL2N) 각각의 타측 단부는 개방되어 있다. The harmonic suppression matching network 220 includes N transmission lines (TL 1 , ..., TL 2N- 1 ) and N open stubs (TL 2 , ..., TL 2N) having one end connected to each connection point between each transmission line (TL 1 , ..., TL 2N-1 ), N open stubs (TL 2 , ..., TL 2N ) The other end of each is open.

N개의 오픈 스터브(TL2, …, TL2N)는 각각 대응하는 N개의 고조파 주변 주파수(f1, …, fN)의 파장의 1/4의 길이를 갖는다. 예를 들어, 오픈 스터브(TL2)는 제1 고조파 주변 주파수(f1)의 파장(λ1)의 1/4의 길이를 갖고, 오픈 스터브(TL2N)는 제N 고조파 주변 주파수(fN)의 파장(λN)의 1/4의 길이를 갖는다. 여기서, 고조파 주변 주파수(f1, …, fN)는 기본 주파수(f0)의 2차 고조파 주파수인 2f0의 주변 주파수를 지칭하는 것으로, 다음의 [수학식 1]과 같이 표현될 수 있다.Each of the N open stubs TL 2 , ... , TL 2N has a length of 1/4 of the wavelength of the corresponding N harmonic peripheral frequencies f 1 , ... , f N . For example, the open stub (TL 2 ) has a length of 1/4 of the wavelength (λ 1 ) of the first harmonic surrounding frequency (f 1 ), and the open stub (TL 2N ) has the Nth harmonic surrounding frequency (f N ) has a length of 1/4 of the wavelength (λ N ). Here, the harmonic peripheral frequencies (f 1 , ..., f N ) refer to the peripheral frequencies of 2f 0 , which is the second harmonic frequency of the fundamental frequency (f 0 ), and can be expressed as the following [Equation 1] .

[수학식 1][Equation 1]

2f0

Figure pat00004
f1, …, fN 2f 0
Figure pat00004
f 1 , . . . , fN

전술한 고조파 억제 정합 네트워크(120)의 2N개의 전송 선로, 즉 N개의 전송 선로(TL1, …, TL2N-1)와 N개의 오픈 스터브(TL2, …, TL2N)는 기본 주파수(f0)에서 정합 네트워크를 형성하여 증폭단(110)이 기본 주파수(f0)에서 최적의 임피던스(Ropt)를 갖도록 하지만, 반면에, 기본 주파수(f0)가 아닌 고조파 주파수, 구체적으로는 고조파 주변 주파수(2f0

Figure pat00005
f1, …, fN)에서는 매우 낮은 0옴의 임피던스를 가져 고조파 억제 정합 네트워크(120)로 입력되는 증폭 신호로부터 고조파 신호를 억제하여 최종 출력 신호(RFout)를 출력할 수 있게 한다. 여기서, 기본 주파수(f0)에서 최적의 임피던스(Ropt)를 갖도록 하기 위해, 고조파 주변 주파수(2f0
Figure pat00006
f1, …, fN)에서 0옴의 임피던스를 갖도록 N개의 오픈 스터브(TL2, …, TL2N)를 결정한 후 N개의 전송 선로(TL1, …, TL2N-1)의 길이를 조절하여 N개의 전송 선로(TL1, …, TL2N-1)를 결정할 수 있다.2N transmission lines of the above-described harmonic suppression matching network 120, that is, N transmission lines (TL 1 , ..., TL 2N-1 ) and N open stubs (TL 2 , ..., TL 2N ) have a fundamental frequency (f 0 ) to form a matching network so that the amplification stage 110 has an optimal impedance (R opt ) at the fundamental frequency (f 0 ), but on the other hand, harmonic frequencies other than the fundamental frequency (f 0 ), specifically around harmonics frequency(2f 0
Figure pat00005
f 1 , . . . , f N ) has a very low impedance of 0 ohm to suppress the harmonic signal from the amplified signal input to the harmonic suppression matching network 120 so that the final output signal RF out can be output. Here, in order to have the optimal impedance (R opt ) at the fundamental frequency (f 0 ), the harmonics around the frequency (2f 0
Figure pat00006
f 1 , . . . , f N ) after determining N open stubs (TL 2 , ..., TL 2N ) to have an impedance of 0 ohm, N transmission by adjusting the length of N transmission lines (TL 1 , ..., TL 2N-1 ) The lines (TL 1 , ..., TL 2N-1 ) can be determined.

이와 같이, 본 발명의 실시예에서는 정합 네트워크와 고조파 억제 필터를 통합하여 하나의 고조파 억제 정합 네트워크(120)를 사용함으로써 출력단의 삽입 손실을 최소화하여 고효율 전력 증폭기를 제공할 수 있다.As described above, in the embodiment of the present invention, a high-efficiency power amplifier can be provided by minimizing the insertion loss of the output stage by using one harmonic suppression matching network 120 by integrating the matching network and the harmonic suppression filter.

이상으로, 복수 개의 오픈 스터브를 전송 선로를 사용하여 구현하는 예에 대해 설명하였다. 이하에서는, 복수 개의 오픈 스터브 대신에 인덕터와 커패시터(LC)의 직렬 공진 회로를 사용하여 구현하는 예에 대해 설명한다.In the above, an example of implementing a plurality of open stubs using a transmission line has been described. Hereinafter, an example of implementation using a series resonant circuit of an inductor and a capacitor LC instead of a plurality of open stubs will be described.

도 6은 본 발명의 실시예에 따른 고조파 억제 정합 네트워크를 포함하는 전력 증폭기의 다른 구현 예를 도시한 도면이다.6 is a diagram illustrating another implementation example of a power amplifier including a harmonic suppression matching network according to an embodiment of the present invention.

도 6을 참조하면, 전력 증폭기(300)는 증폭단(110) 및 고조파 억제 정합 네트워크(320)를 포함한다.Referring to FIG. 6 , the power amplifier 300 includes an amplification stage 110 and a harmonic suppression matching network 320 .

증폭단(110)은 도 3에서 설명된 증폭단(110)과 동일하므로 여기에서는 구체적인 설명을 생략하며, 동일한 도면 부호를 사용하여 설명한다.Since the amplification stage 110 is the same as the amplification stage 110 described in FIG. 3, a detailed description thereof will be omitted here, and the same reference numerals will be used for description.

고조파 억제 정합 네트워크(320)는 증폭단(110)의 드레인(112)과 부하 측 출력단(130) 사이에 직렬 연결된 3개의 전송 선로(TL1, TL2, TL3) 및 각각의 전송 선로(TL1, TL2, TL3) 사이의 연결점(321, 322, 323) 각각에 일측 단부가 연결된 3개의 LC 직렬 공진 회로(325, 326, 327)를 포함하며, 3개의 LC 직렬 공진 회로(325, 326, 327) 각각의 타측 단부는 접지되어 있다. The harmonic suppression matching network 320 includes three transmission lines (TL 1 , TL 2 , TL 3 ) and each transmission line (TL 1 ) connected in series between the drain 112 of the amplification stage 110 and the load-side output stage 130 . . _ , 327) the other end of each is grounded.

3개의 LC 직렬 공진 회로(325, 326, 327)는 각각 직렬로 연결된 인덕터(L)와 커패시터(C)를 포함한다. 구체적으로, 제1 LC 직렬 공진 회로(325)는 일측 단부가 제1 연결점(321)에 연결된 제1 인덕터(L1)와, 일측 단부가 제1 인덕터(L1)의 타측 단부에 연결되고 타측 단부가 접지(short, HF1)되어 있는 제1 커패시터(C1)를 포함하고, 제2 LC 직렬 공진 회로(326)는 일측 단부가 제2 연결점(322)에 연결된 제2 인덕터(L2)와, 일측 단부가 제2 인덕터(L2)의 타측 단부에 연결되고 타측 단부가 접지(short, HF2)되어 있는 제2 커패시터(C2)를 포함하며, 제3 LC 직렬 공진 회로(327)는 일측 단부가 제3 연결점(323)에 연결된 제3 인덕터(L3)와, 일측 단부가 제3 인덕터(L3)의 타측 단부에 연결되고 타측 단부가 접지(short, HF3)되어 있는 제3 커패시터(C3)를 포함한다. The three LC series resonance circuits 325, 326 and 327 each include an inductor L and a capacitor C connected in series. Specifically, the first LC series resonant circuit 325 includes a first inductor L 1 having one end connected to the first connection point 321 and one end connected to the other end of the first inductor L 1 and the other end It includes a first capacitor (C 1 ) whose end is grounded (short, HF1), and the second LC series resonant circuit 326 has one end connected to the second connection point 322 and a second inductor (L 2 ) , a second capacitor C 2 having one end connected to the other end of the second inductor L 2 and the other end connected to ground (short, HF2 ), and the third LC series resonant circuit 327 has one side A third inductor L 3 having an end connected to the third connection point 323, and a third capacitor having one end connected to the other end of the third inductor L 3 and the other end connected to the ground (short, HF3) ( C 3 ).

3개의 LC 직렬 공진 회로(325, 326, 327)를 구성하는 3개의 인덕터(L1, L2, L3)와 3개의 커패시터(C1, C2, C3)의 값은 고조파 주변 주파수(2f0

Figure pat00007
f1, f2, f3)에 대해 다음의 [수학식 2]와 같이 공진하도록 그 값이 설정되며, 이에 따라서 각각의 LC 직렬 공진 회로(325, 326, 327)는 고조파 주변 주파수(2f0
Figure pat00008
f1, f2, f3)에서 0옴의 임피던스를 갖게 되어 부하측의 출력단(130) 쪽으로 고조파 주변 주파수 신호가 전달되지 못한다.The values of the three inductors (L 1 , L 2 , L 3 ) and the three capacitors (C 1 , C 2 , C 3 ) constituting the three LC series resonant circuits (325, 326, 327) are the harmonics around the frequency ( 2f 0
Figure pat00007
For f 1 , f 2 , f 3 ), the value is set to resonate as in [Equation 2], and accordingly, each LC series resonant circuit 325, 326, 327 has a harmonic peripheral frequency (2f 0
Figure pat00008
f 1 , f 2 , f 3 ) have an impedance of 0 ohm, so that the harmonic frequency signal cannot be transmitted toward the output terminal 130 on the load side.

[수학식 2][Equation 2]

전술한 고조파 억제 정합 네트워크(320)의 3개의 전송 선로(TL1, TL2, TL3)와 3개의 LC 직렬 공진 회로(325, 326, 327)는 기본 주파수(f0)에서 정합 네트워크를 형성하여 증폭단(110)이 기본 주파수(f0)에서 최적의 임피던스(Ropt)를 갖도록 하지만, 반면에, 기본 주파수(f0)가 아닌 고조파 주파수, 구체적으로는 고조파 주변 주파수(2f0

Figure pat00010
f1, f2, f3)에서는 매우 낮은 0옴의 임피던스를 갖는다. 여기서, 기본 주파수(f0)에서 최적의 임피던스(Ropt)를 갖도록 하기 위해, 고조파 주변 주파수(2f0
Figure pat00011
f1, f2, f3)에서 0옴의 임피던스를 갖도록 3개의 LC 직렬 공진 회로(325, 326, 327)를 결정한 후 3개의 전송 선로(TL1, TL2, TL3)의 길이를 조절하여 3개의 전송 선로(TL1, TL2, TL3)를 결정할 수 있다.The three transmission lines (TL 1 , TL 2 , TL 3 ) and the three LC series resonant circuits (325, 326, 327) of the harmonic suppression matching network 320 described above form a matching network at the fundamental frequency (f 0 ) So that the amplification stage 110 has the optimal impedance (R opt ) at the fundamental frequency (f 0 ), but on the other hand, harmonic frequencies other than the fundamental frequency (f 0 ), specifically harmonics around the frequency (2f 0
Figure pat00010
f 1 , f 2 , f 3 ) have a very low impedance of 0 ohm. Here, in order to have the optimal impedance (R opt ) at the fundamental frequency (f 0 ), the harmonics around the frequency (2f 0
Figure pat00011
After determining three LC series resonant circuits (325, 326, and 327) to have an impedance of 0 ohms at f 1 , f 2 , f 3 ), adjust the length of the three transmission lines (TL 1 , TL 2 , TL 3 ) Thus, three transmission lines (TL 1 , TL 2 , TL 3 ) may be determined.

이와 같이, 본 발명의 실시예에서는 정합 네트워크와 고조파 억제 필터를 통합하여 하나의 고조파 억제 정합 네트워크(120)를 사용함으로써 출력단의 삽입 손실을 최소화하여 고효율 전력 증폭기를 제공할 수 있다.As described above, in the embodiment of the present invention, a high-efficiency power amplifier can be provided by minimizing the insertion loss of the output stage by using one harmonic suppression matching network 120 by integrating the matching network and the harmonic suppression filter.

이하, 도 6에 도시된 전력 증폭기(300)의 확장된 구조에 대해 설명한다.Hereinafter, an extended structure of the power amplifier 300 shown in FIG. 6 will be described.

도 7은 도 6에 도시된 전력 증폭기(300)의 확장된 구조의 전력 증폭기(400)의 개략적인 블록도이다.FIG. 7 is a schematic block diagram of a power amplifier 400 having an extended structure of the power amplifier 300 shown in FIG. 6 .

도 7을 참조하면, 전력 증폭기(400)는 증폭단(110) 및 고조파 억제 정합 네트워크(420)를 포함한다.Referring to FIG. 7 , the power amplifier 400 includes an amplification stage 110 and a harmonic suppression matching network 420 .

증폭단(110)은 도 3에서 설명된 증폭단(110)과 동일하므로 여기에서는 구체적인 설명을 생략하며, 동일한 도면 부호를 사용하여 설명한다.Since the amplification stage 110 is the same as the amplification stage 110 described in FIG. 3, a detailed description thereof will be omitted here, and the same reference numerals will be used for description.

고조파 억제 정합 네트워크(420)는 증폭단(110)의 드레인(112)과 부하 측 출력단(130) 사이에 직렬 연결된 N개의 전송 선로(TL1, …, TLN) 및 각각의 전송 선로(TL1, …, TLN) 사이의 연결점 각각에 일측 단부가 연결된 N개의 LC 직렬 공진 회로(4211, …, 421N)를 포함하며, N개의 LC 직렬 공진 회로(4211, …, 421N) 각각의 타측 단부는 접지되어 있다. The harmonic suppression matching network 420 includes N transmission lines TL 1 , ..., TL N connected in series between the drain 112 of the amplification stage 110 and the load-side output stage 130 and each transmission line TL 1 , ..., TL N ), including N LC series resonance circuits 421 1 , ... , 421 N , one end of which is connected to each of the connection points between N LC series resonance circuits 421 1 , ... , 421 N ), respectively The other end is grounded.

N개의 LC 직렬 공진 회로(4211, …, 421N)는 각각 직렬로 연결된 인덕터(L)와 커패시터(C)를 포함한다. 예를 들어, 제1 LC 직렬 공진 회로(4211)는 일측 단부가 제1 연결점(4221)에 연결된 제1 인덕터(L1)와, 일측 단부가 제1 인덕터(L1)의 타측 단부에 연결되고 타측 단부가 접지(short, f1)되어 있는 제1 커패시터(C1)를 포함하고, 제N LC 직렬 공진 회로(421N)는 일측 단부가 제N 연결점(422N)에 연결된 제N 인덕터(LN)와, 일측 단부가 제N 인덕터(LN)의 타측 단부에 연결되고 타측 단부가 접지(short, fN)되어 있는 제N 커패시터(CN)를 포함한다. Each of the N LC series resonant circuits 421 1 , ..., 421 N includes an inductor L and a capacitor C connected in series. For example, the first LC series resonant circuit 421 1 includes a first inductor L 1 having one end connected to the first connection point 422 1 , and one end connected to the other end of the first inductor L 1 . It includes a first capacitor (C 1 ) connected and the other end is grounded (short, f 1 ), and the Nth LC series resonant circuit 421 N has one end connected to the Nth connection point 422 N . It includes an inductor (L N ) and an Nth capacitor (C N ) having one end connected to the other end of the Nth inductor (L N ) and the other end being grounded (short, f N ).

N개의 LC 직렬 공진 회로(4211, …, 421N)를 구성하는 N개의 인덕터(L1, …, LN)와 N개의 커패시터(C1, …, CN)의 값은 고조파 주변 주파수(2f0

Figure pat00012
f1, …, fN)에 대해 전술한 [수학식 2]와 같이 공진하도록 그 값이 설정되며, 이에 따라서 각각의 LC 직렬 공진 회로(4211, …, 421N)는 고조파 주변 주파수(2f0
Figure pat00013
f1, …, fN)에서 0옴의 임피던스를 갖게 되어 부하측의 출력단(130) 쪽으로 고조파 주변 주파수 신호가 전달되지 못한다.The values of N inductors (L 1 , …, L N ) and N capacitors (C 1 , …, C N ) constituting the N LC series resonant circuits (421 1 , …, 421 N ) are the harmonic peripheral frequencies ( 2f 0
Figure pat00012
f 1 , . . . , f N ), the value is set to resonate as in the above-described [Equation 2], and accordingly, each LC series resonant circuit 421 1 , ..., 421 N has a harmonic peripheral frequency (2f 0
Figure pat00013
f 1 , . . . , f N ) has an impedance of 0 ohm, so that the harmonic frequency signal cannot be transmitted toward the output terminal 130 on the load side.

전술한 고조파 억제 정합 네트워크(420)의 N개의 전송 선로(TL1, …, TLN)와 N개의 LC 직렬 공진 회로(4211, …, 421N)는 기본 주파수(f0)에서 정합 네트워크를 형성하여 증폭단(110)이 기본 주파수(f0)에서 최적의 임피던스(Ropt)를 갖도록 하지만, 반면에, 기본 주파수(f0)가 아닌 고조파 주파수, 구체적으로는 고조파 주변 주파수(2f0

Figure pat00014
f1, …, fN)에서는 매우 낮은 0옴의 임피던스를 갖는다. 여기서, 기본 주파수(f0)에서 최적의 임피던스(Ropt)를 갖도록 하기 위해, 고조파 주변 주파수(2f0
Figure pat00015
f1, …, fN)에서 0옴의 임피던스를 갖도록 N개의 LC 직렬 공진 회로(4211, …, 421N)를 결정한 후 N개의 전송 선로(TL1, …, TLN)의 길이를 조절하여 N개의 전송 선로(TL1, ,,,, TLN)를 결정할 수 있다.N transmission lines (TL 1 , ..., TL N ) and N LC series resonant circuits (421 1 , ..., 421 N ) of the harmonic suppression matching network 420 described above form a matching network at the fundamental frequency (f 0 ) Formed so that the amplification stage 110 has an optimal impedance (R opt ) at the fundamental frequency (f 0 ), but on the other hand, harmonic frequencies other than the fundamental frequency (f 0 ), specifically harmonics around the frequency (2f 0
Figure pat00014
f 1 , . . . , f N ) has a very low impedance of 0 ohm. Here, in order to have the optimal impedance (R opt ) at the fundamental frequency (f 0 ), the harmonics around the frequency (2f 0
Figure pat00015
f 1 , . . . , f N ) after determining the N number of LC series resonant circuits (421 1 , ..., 421 N ) to have an impedance of 0 ohm, adjusting the length of the N number of transmission lines (TL 1 , ..., TL N ) to achieve N transmission The line (TL 1 , ,,,, TL N ) can be determined.

이와 같이, 본 발명의 실시예에서는 정합 네트워크와 고조파 억제 필터를 통합하여 하나의 고조파 억제 정합 네트워크(420)를 사용함으로써 출력단의 삽입 손실을 최소화하여 고효율 전력 증폭기를 제공할 수 있다.As described above, in the embodiment of the present invention, a high-efficiency power amplifier can be provided by minimizing the insertion loss of the output stage by using one harmonic suppression matching network 420 by integrating the matching network and the harmonic suppression filter.

도 8은 본 발명의 실시예에 따른 전력 증폭기의 정합 네트워크의 S-파라미터 특성을 나타낸 그래프이다. 8 is a graph showing S-parameter characteristics of a matching network of a power amplifier according to an embodiment of the present invention.

도 8을 참조하면, 구현된 고조파 억제 정합 네트워크(120, 220, 320, 420)는 3GHz 대역에서 올바르게 정합되어 반사 손실이 없으며, 6GHz의 고조파 대역에서 매우 큰 삽입 손실을 가지는 것을 알 수 있다.Referring to FIG. 8, it can be seen that the implemented harmonic suppression matching networks 120, 220, 320, and 420 are correctly matched in the 3 GHz band and have no return loss, and have a very large insertion loss in the 6 GHz harmonic band.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The drawings and detailed description of the present invention referred to so far are only examples of the present invention, which are only used for the purpose of explaining the present invention, and are used to limit the scope of the present invention described in the meaning or claims. It is not. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

Claims (15)

전력 증폭기에서 사용되는 고조파 억제 정합 네트워크로서,
기본 주파수의 입력 신호를 수신하는 입력단과 부하 측의 출력단 사이에 연결된 복수의 전송 선로, 그리고
일측 단부가 상기 복수의 전송 선로 각각을 연결하는 연결점과 상기 복수의 전송 선로와 상기 출력단 사이의 연결점에 각각 병렬 연결되고 타측 단부가 개방되어 있는 복수의 오픈 스터브
를 포함하며,
상기 복수의 오픈 스터브는 각각 상기 기본 주파수에 대한 고조파 주파수의 복수의 주변 주파수 중 대응하는 주변 주파수를 억제하는 길이를 갖는,
고조파 억제 정합 네트워크.A harmonic suppression matching network used in a power amplifier, comprising:
A plurality of transmission lines connected between an input terminal receiving the input signal of the fundamental frequency and an output terminal of the load side, and
A plurality of open stubs, one end of which is connected in parallel to a connection point connecting each of the plurality of transmission lines and a connection point between the plurality of transmission lines and the output terminal, and the other end is open
Including,
Each of the plurality of open stubs has a length that suppresses a corresponding peripheral frequency among a plurality of peripheral frequencies of harmonic frequencies with respect to the fundamental frequency.
Harmonic suppression matching network. 제1항에 있어서,
상기 복수의 전송 선로와 상기 복수의 오픈 스터브는 상기 기본 주파수에서는 상기 입력 신호에 대한 최적의 임피던스를 갖고, 상기 고조파 주파수에서는 상기 고조파 주파수의 주변 주파수를 억제하도록 작동하는,
고조파 억제 정합 네트워크.According to claim 1,
The plurality of transmission lines and the plurality of open stubs have an optimum impedance for the input signal at the fundamental frequency and operate to suppress frequencies around the harmonic frequency at the harmonic frequency.
Harmonic suppression matching network. 제2항에 있어서,
상기 복수의 오픈 스터브는 상기 고조파 주파수의 복수의 주변 주파수에서 각각 0옴의 임피던스를 갖도록 작동하는,
고조파 억제 정합 네트워크.According to claim 2,
The plurality of open stubs operate to each have an impedance of 0 ohm at a plurality of peripheral frequencies of the harmonic frequency,
Harmonic suppression matching network. 제1항에 있어서,
상기 복수의 오픈 스터브는 각각 대응하는 주변 주파수의 파장의 1/4의 길이를 갖는,
고조파 억제 정합 네트워크.According to claim 1,
The plurality of open stubs each have a length of 1/4 of a wavelength of a corresponding peripheral frequency,
Harmonic suppression matching network. 전력 증폭기에서 사용되는 고조파 억제 정합 네트워크로서,
기본 주파수의 입력 신호를 수신하는 입력단과 부하 측의 출력단 사이에 연결된 복수의 전송 선로, 그리고
일측 단부가 상기 복수의 전송 선로 각각을 연결하는 연결점과 상기 복수의 전송 선로와 상기 출력단 사이의 연결점에 각각 병렬 연결되고 타측 단부가 접지되어 있는 복수의 인덕터-커패시터(LC) 직렬 공진 회로
를 포함하며,
상기 복수의 LC 직렬 공진 회로는 각각 상기 기본 주파수에 대한 고조파 주파수의 복수의 주변 주파수 중 대응하는 주변 주파수를 억제하는 길이를 갖는,
고조파 억제 정합 네트워크A harmonic suppression matching network used in a power amplifier, comprising:
A plurality of transmission lines connected between an input terminal receiving the input signal of the fundamental frequency and an output terminal of the load side, and
A plurality of inductor-capacitor (LC) series resonant circuits having one end connected in parallel to a connection point connecting each of the plurality of transmission lines and a connection point between the plurality of transmission lines and the output terminal, and the other end being grounded
Including,
The plurality of LC series resonant circuits each have a length that suppresses a corresponding peripheral frequency among a plurality of peripheral frequencies of harmonic frequencies with respect to the fundamental frequency,
Harmonic Suppression Matching Network 제5항에 있어서,
상기 복수의 LC 직렬 공진 회로는 각각,
일측 단부가 상기 연결점에 연결된 인덕터, 그리고
일측 단부가 상기 인덕터의 타측 단부에 연결되고, 타측 단부가 접지되어 있는 커패시터
를 포함하는, 고조파 억제 정합 네트워크According to claim 5,
Each of the plurality of LC series resonant circuits,
An inductor having one end connected to the connection point, and
A capacitor having one end connected to the other end of the inductor and the other end connected to ground.
A harmonic suppression matching network comprising 제5항에 있어서,
상기 복수의 전송 선로와 상기 복수의 LC 직렬 공진 회로는 상기 기본 주파수에서는 상기 입력 신호에 대한 최적의 임피던스를 갖고, 상기 고조파 주파수에서는 상기 고조파 주파수의 주변 주파수를 억제하도록 작동하는,
고조파 억제 정합 네트워크According to claim 5,
The plurality of transmission lines and the plurality of LC series resonant circuits have an optimum impedance for the input signal at the fundamental frequency and operate to suppress frequencies around the harmonic frequency at the harmonic frequency.
Harmonic Suppression Matching Network 제7항에 있어서,
상기 복수의 LC 직렬 공진 회로는 상기 고조파 주파수의 복수의 주변 주파수에서 각각 0옴의 임피던스를 갖도록 작동하는,
고조파 억제 정합 네트워크According to claim 7,
The plurality of LC series resonant circuits operate to each have an impedance of 0 ohm at a plurality of peripheral frequencies of the harmonic frequency,
Harmonic Suppression Matching Network 전력 증폭기로서,
기본 주파수의 입력 신호를 전력 증폭하여 증폭 신호로서 출력하는 증폭단, 그리고
상기 증폭단의 출력과 부하 사이에 연결되어 상기 증폭 신호에 대해 최적의 임피던스를 제공하면서 상기 기본 주파수의 고조파 주파수를 억제시켜서 상기 부하로 출력하되, 상기 기본 주파수에서는 상기 증폭 신호에 대한 최적의 임피던스를 갖고, 상기 고조파 주파수에서는 상기 고조파 주파수의 주변 주파수를 억제하도록 작동하는 고조파 억제 정합 네트워크
를 포함하는 전력 증폭기.As a power amplifier,
An amplification stage that power-amplifies the input signal of the fundamental frequency and outputs it as an amplification signal, and
It is connected between the output of the amplification stage and the load, and outputs to the load by suppressing the harmonic frequency of the fundamental frequency while providing the optimum impedance for the amplification signal, and having the optimum impedance for the amplification signal at the fundamental frequency , a harmonic suppression matching network that operates at the harmonic frequency to suppress frequencies around the harmonic frequency.
A power amplifier comprising a. 제9항에 있어서,
상기 고조파 억제 정합 네트워크는,
상기 증폭 신호를 수신하는 입력단과 상기 부하 사이에 연결된 복수의 전송 선로, 그리고
일측 단부가 상기 복수의 전송 선로 각각을 연결하는 연결점과 상기 복수의 전송 선로와 상기 부하 사이의 연결점에 각각 병렬 연결되고 타측 단부가 개방되어 있는 복수의 오픈 스터브
를 포함하며,
상기 복수의 오픈 스터브는 각각 상기 기본 주파수에 대한 고조파 주파수의 복수의 주변 주파수 중 대응하는 주변 주파수를 억제하는 길이를 갖는,
전력 증폭기.According to claim 9,
The harmonic suppression matching network,
A plurality of transmission lines connected between an input terminal receiving the amplified signal and the load, and
A plurality of open stubs, one end of which is connected in parallel to a connection point connecting each of the plurality of transmission lines and a connection point between the plurality of transmission lines and the load, and the other end is open
Including,
Each of the plurality of open stubs has a length that suppresses a corresponding peripheral frequency among a plurality of peripheral frequencies of harmonic frequencies with respect to the fundamental frequency.
power amplifier. 제10항에 있어서,
상기 복수의 오픈 스터브는 상기 고조파 주파수의 복수의 주변 주파수에서 각각 0옴의 임피던스를 갖도록 작동하는,
전력 증폭기.According to claim 10,
The plurality of open stubs operate to each have an impedance of 0 ohm at a plurality of peripheral frequencies of the harmonic frequency,
power amplifier. 제10항에 있어서,
상기 복수의 오픈 스터브는 각각 대응하는 주변 주파수의 파장의 1/4의 길이를 갖는,
전력 증폭기.According to claim 10,
The plurality of open stubs each have a length of 1/4 of a wavelength of a corresponding peripheral frequency,
power amplifier. 제9항에 있어서,
상기 증폭 신호를 수신하는 입력단과 상기 부하 사이에 연결된 복수의 전송 선로, 그리고
일측 단부가 상기 복수의 전송 선로 각각을 연결하는 연결점과 상기 복수의 전송 선로와 상기 부하 사이의 연결점에 각각 병렬 연결되고 타측 단부가 접지되어 있는 복수의 인덕터-커패시터(LC) 직렬 공진 회로
를 포함하며,
상기 복수의 LC 직렬 공진 회로는 각각 상기 기본 주파수에 대한 고조파 주파수의 복수의 주변 주파수 중 대응하는 주변 주파수를 억제하는 길이를 갖는,
전력 증폭기.According to claim 9,
A plurality of transmission lines connected between an input terminal receiving the amplified signal and the load, and
A plurality of inductor-capacitor (LC) series resonant circuits having one end connected in parallel to a connection point connecting each of the plurality of transmission lines and a connection point between the plurality of transmission lines and the load, and the other end thereof being grounded
Including,
The plurality of LC series resonant circuits each have a length that suppresses a corresponding peripheral frequency among a plurality of peripheral frequencies of harmonic frequencies with respect to the fundamental frequency,
power amplifier. 제13항에 있어서,
상기 복수의 LC 직렬 공진 회로는 각각,
일측 단부가 상기 연결점에 연결된 인덕터, 그리고
일측 단부가 상기 인덕터의 타측 단부에 연결되고, 타측 단부가 접지되어 있는 커패시터
를 포함하는, 전력 증폭기.According to claim 13,
Each of the plurality of LC series resonant circuits,
An inductor having one end connected to the connection point, and
A capacitor having one end connected to the other end of the inductor and the other end connected to ground.
Including, power amplifier. 제13항에 있어서,
상기 복수의 LC 직렬 공진 회로는 상기 고조파 주파수의 복수의 주변 주파수에서 각각 0옴의 임피던스를 갖도록 작동하는,
전력 증폭기.According to claim 13,
The plurality of LC series resonant circuits operate to each have an impedance of 0 ohm at a plurality of peripheral frequencies of the harmonic frequency,
power amplifier.
KR1020220017012A 2022-02-09 2022-02-09 Harmonic Suppression Matching Network and Power Amplifier including the same KR20230120441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220017012A KR20230120441A (en) 2022-02-09 2022-02-09 Harmonic Suppression Matching Network and Power Amplifier including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220017012A KR20230120441A (en) 2022-02-09 2022-02-09 Harmonic Suppression Matching Network and Power Amplifier including the same

Publications (1)

Publication Number Publication Date
KR20230120441A true KR20230120441A (en) 2023-08-17

Family

ID=87800416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220017012A KR20230120441A (en) 2022-02-09 2022-02-09 Harmonic Suppression Matching Network and Power Amplifier including the same

Country Status (1)

Country Link
KR (1) KR20230120441A (en)

Similar Documents

Publication Publication Date Title
US20190028062A1 (en) Load modulation amplifier
US20070205828A1 (en) Switched mode power amplifier using lumped element impedance inverter for parallel combining
US20090179711A1 (en) Matching circuit
JP6901108B2 (en) Dual band amplifier
CN109714011A (en) A kind of GaAs radio-frequency power amplifier applied in the 5th third-generation mobile communication 28GHz
KR20120116104A (en) Power amplifier with advanced linearity
CN216390932U (en) MMIC radio frequency power amplifier
CN111934629B (en) Broadband high-linearity power amplifier
CN110034738B (en) Ultra-wideband low-noise amplifier based on improved impedance matching network
KR100789918B1 (en) Input matching circuit for ultra-wideband low noise amplifier
CN110233599A (en) E-Band microwave F power-like amplifier based on CMOS
CN211063579U (en) X-waveband low-noise amplifier
TWI483542B (en) Amplifier circuit
JP3560464B2 (en) Harmonic suppression circuit
KR20230120441A (en) Harmonic Suppression Matching Network and Power Amplifier including the same
US7215221B1 (en) Harmonic termination circuit for medium bandwidth microwave power amplifiers
EP2309642B1 (en) Bias circuit
US11336235B2 (en) Amplifier
US9543902B2 (en) Power amplifier
KR101901510B1 (en) Power Amplifier Using Equivalent Transformer
Itoh et al. A 4 to 25 GHz 0.5 W monolithic lossy match amplifier
KR100459064B1 (en) Bandwidth expansion circuit of broadband amplifier
CN115276568B (en) Miniaturized filtering low-noise amplifier and receiver
KR20150073712A (en) T-type dual band impedance matching circuit and the design method thereof
JP2018142827A (en) Semiconductor device and electronic equipment

Legal Events

Date Code Title Description
E902 Notification of reason for refusal