KR20230093616A - 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치 - Google Patents

서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치 Download PDF

Info

Publication number
KR20230093616A
KR20230093616A KR1020210182401A KR20210182401A KR20230093616A KR 20230093616 A KR20230093616 A KR 20230093616A KR 1020210182401 A KR1020210182401 A KR 1020210182401A KR 20210182401 A KR20210182401 A KR 20210182401A KR 20230093616 A KR20230093616 A KR 20230093616A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
light emitting
driving
transistor
Prior art date
Application number
KR1020210182401A
Other languages
English (en)
Inventor
김철세
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210182401A priority Critical patent/KR20230093616A/ko
Priority to CN202211245653.7A priority patent/CN116363987A/zh
Priority to US17/965,426 priority patent/US11869436B2/en
Priority to EP22202772.4A priority patent/EP4198958A1/en
Publication of KR20230093616A publication Critical patent/KR20230093616A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 개시의 실시예들은 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치에 관한 것으로서, 더욱 상세하게는, 디스플레이 패널에 배치된 복수의 서브픽셀을 동작하는 서브픽셀 회로에 있어서, 고전위 전압을 공급받으며, 구동 전압에 따라 발광 소자의 동작이 제어되도록 구성된 발광 회로부; 상기 발광 회로부에서 전달되는 제어 전압과 저전위 전압 사이에 배치되어, 상기 발광 회로부의 구동 전류를 제어하도록 구성된 레퍼런스 회로부; 상기 제어 전압과 데이터 전압을 비교하여, 상기 발광 회로부의 동작을 제어하기 위한 상기 구동 전압이 생성되도록 구성된 증폭 회로부; 및 스캔 신호에 의해 상기 데이터 전압이 상기 증폭 회로부에 인가되는 시점을 제어하도록 구성된 입력 회로부를 포함하는 서브픽셀 회로를 제공할 수 있다.

Description

서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치{SUBPIXEL CIRCUIT, DISPLAY PANWEL AND DISPLAY DEVICE}
본 개시의 실시예들은 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치에 관한 것이다.
디지털 데이터를 이용하여 영상을 표시하는 디스플레이 장치로는 액정을 이용한 액정 디스플레이(Liquid Crystal Display; LCD) 장치, 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)를 이용한 유기 발광 디스플레이 장치 등이 대표적이다.
이러한 디스플레이 장치 중 유기 발광 디스플레이 장치는 스스로 발광하는 발광 다이오드를 이용함으로써, 응답 속도가 빠르고 명암비, 발광 효율, 휘도 및 시야각 등에서 장점이 존재한다. 이 경우, 발광 다이오드는 무기물 또는 유기물로 구현될 수 있다.
이러한 유기 발광 디스플레이 장치는 디스플레이 패널에 배열된 복수의 서브픽셀(Subpixel) 각각에 배치된 발광 다이오드(Light Emitting Diode)를 포함하고, 발광 다이오드에 흐르는 전압 제어를 통해 발광 다이오드를 발광시킴으로써 각각의 서브픽셀이 나타내는 휘도를 제어하며 이미지를 표시할 수 있다.
이러한 디스플레이 장치는 발광 소자를 구동하기 위한 서브픽셀 회로들이 디스플레이 패널에 배치될 수 있다. 예를 들어, 서브픽셀 회로는 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 스캔 신호에 따라 구동 트랜지스터의 게이트-소스 전압을 제어하는 적어도 하나의 스캔 트랜지스터를 포함한다. 서브픽셀 회로의 스캔 트랜지스터는 디스플레이 패널의 기판에 배치되는 게이트 구동 회로에서 출력되는 스캔 신호에 의해 제어될 수 있다.
이 때, 각 서브픽셀을 구성하는 구동 트랜지스터의 문턱 전압(threshold voltage) 또는 이동도(mobility)와 같은 특성값이 구동 시간에 따라 변화되거나, 각 서브픽셀의 구동시간 차이로 인해 각 트랜지스터의 특성값에 편차가 발생할 수 있다. 이로 인해, 서브픽셀 간의 휘도 편차 (휘도 불균일)가 발생하여 영상 품질이 저하될 수 있다.
따라서, 디스플레이 장치의 경우 서브픽셀 사이의 휘도 편차를 해결하기 위해서, 문턱 전압이나 이동도와 같은 구동 트랜지스터의 특성값을 센싱하고 이를 보상해주기 위한 기술이 사용되고 있다.
그러나, 디스플레이 장치는 사용 시간에 따라 서브픽셀을 구성하는 발광 소자도 열화되기 때문에, 구동 트랜지스터의 특성값과 함께 발광 소자의 열화를 함께 보상하기 어려운 문제가 있다.
이에, 본 명세서의 발명자들은 구동 트랜지스터와 발광 소자의 열화를 동시에 보상할 수 있는 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치를 발명하였다.
본 개시의 실시예들은 구동 트랜지스터와 발광 소자의 열화를 동시에 보상할 수 있는 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치를 제공할 수 있다.
또한, 본 개시의 실시예들은 발광 소자에 흐르는 구동 전류가 데이터 전압에 비례하도록 제어함으로써, 구동 트랜지스터와 발광 소자의 열화를 동시에 보상할 수 있는 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치를 제공할 수 있다.
또한, 본 개시의 실시예들은 구동 트랜지스터의 특성값 변동에 상관없이, 발광 소자에 흐르는 구동 전류가 데이터 전압에 비례하도록 제어되는 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들은 디스플레이 패널에 배치된 복수의 서브픽셀을 동작하는 서브픽셀 회로에 있어서, 고전위 전압을 공급받으며, 구동 전압에 따라 발광 소자의 동작이 제어되도록 구성된 발광 회로부; 상기 발광 회로부에서 전달되는 제어 전압과 저전위 전압 사이에 배치되어, 상기 발광 회로부의 구동 전류를 제어하도록 구성된 레퍼런스 회로부; 상기 제어 전압과 데이터 전압을 비교하여, 상기 발광 회로부의 동작을 제어하기 위한 상기 구동 전압이 생성되도록 구성된 증폭 회로부; 및 스캔 신호에 의해 상기 데이터 전압이 상기 증폭 회로부에 인가되는 시점을 제어하도록 구성된 입력 회로부를 포함하는 서브픽셀 회로를 제공할 수 있다.
본 개시의 실시예들은 고전위 전압을 공급받으며, 구동 전압에 따라 발광 소자의 동작이 제어되도록 구성된 발광 회로부; 상기 발광 회로부에서 전달되는 제어 전압과 저전위 전압 사이에 배치되어, 상기 발광 회로부의 구동 전류를 제어되도록 구성된 레퍼런스 회로부; 상기 제어 전압과 데이터 전압을 비교하여, 상기 발광 회로부의 동작을 제어하기 위한 상기 구동 전압이 생성되도록 구성된 증폭 회로부; 및 스캔 신호에 의해 상기 데이터 전압이 상기 증폭 회로부에 인가되는 시점을 제어하도록 구성된 입력 회로부를 포함하는 서브픽셀 회로를 내장하는 디스플레이 패널을 제공할 수 있다.
본 개시의 실시예들은 복수의 서브픽셀이 배치된 디스플레이 패널; 복수의 게이트 라인을 통해 상기 디스플레이 패널에 복수의 스캔 신호를 공급하도록 구성된 게이트 구동 회로; 복수의 데이터 라인을 통해 상기 디스플레이 패널에 복수의 데이터 전압을 공급하도록 구성된 데이터 구동 회로; 및 상기 게이트 구동 회로와 상기 데이터 구동 회로를 제어하도록 구성된 타이밍 컨트롤러를 포함하되, 상기 서브픽셀은 고전위 전압을 공급받으며, 구동 전압에 따라 발광 소자의 동작이 제어되도록 구성된 발광 회로부; 상기 발광 회로부에서 전달되는 제어 전압과 저전위 전압 사이에 배치되어, 상기 발광 회로부의 구동 전류를 제어되도록 구성된 레퍼런스 회로부; 상기 제어 전압과 데이터 전압을 비교하여, 상기 발광 회로부의 동작을 제어하기 위한 상기 구동 전압이 생성되도록 구성된 증폭 회로부; 및 스캔 신호에 의해 상기 데이터 전압이 상기 증폭 회로부에 인가되는 시점을 제어하도록 구성된 입력 회로부를 포함하는 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들에 의하면, 구동 트랜지스터와 발광 소자의 열화를 동시에 보상할 수 있는 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치를 제공할 수 있다.
또한, 본 개시의 실시예들에 의하면, 구동 트랜지스터와 발광 소자의 열화를 동시에 보상할 수 있는 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치를 제공할 수 있다.
또한, 본 개시의 실시예들에 의하면, 발광 소자에 흐르는 구동 전류가 데이터 전압에 비례하도록 제어함으로써, 구동 트랜지스터와 발광 소자의 열화를 동시에 보상할 수 있는 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치를 제공할 수 있다.
또한, 본 개시의 실시예들에 의하면, 구동 트랜지스터의 특성값 변동에 상관없이, 발광 소자에 흐르는 구동 전류가 데이터 전압에 비례하도록 제어되는 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치를 제공할 수 있다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 시스템 예시도이다.
도 3은 디스플레이 장치를 구성하는 종래의 서브픽셀 회로를 예시로 나타낸 도면이다.
도 4는 디스플레이 장치에 있어서, 구동 트랜지스터의 문턱 전압을 외부 보상하는 신호 타이밍 다이어그램을 예시로 나타낸 도면이다.
도 5는 디스플레이 장치에 있어서, 구동 트랜지스터의 이동도를 외부 보상하는 신호 타이밍 다이어그램을 예시로 나타낸 도면이다.
도 6은 디스플레이 장치에 있어서, 구동 트랜지스터의 문턱 전압과 이동도를 내부 보상하는 신호 타이밍 다이어그램을 예시로 나타내 도면이다.
도 7은 본 개시의 실시예들에 따른 서브픽셀 회로의 블록도를 나타낸 도면이다.
도 8은 본 개시의 실시예들에 따른 서브픽셀 회로의 세부 구성을 나타낸 도면이다.
도 9는 본 개시의 실시예들에 따른 서브픽셀 회로의 동작을 나타낸 신호 파형도의 예시이다.
도 10은 본 개시의 실시예들에 따른 서브픽셀 회로에서, 데이터 전압에 따라 레퍼런스 회로부에 흐르는 전류의 변동을 나타낸 신호 파형도이다.
도 11은 본 개시의 실시예들에 따른 서브픽셀 회로에서, 구동 트랜지스터의 문턱 전압이 다른 경우에 서브픽셀 회로의 전류와 전압의 변동을 나타낸 신호 파형도이다.
도 12는 본 개시의 실시예들에 따른 또 다른 서브픽셀 회로의 세부 구성을 나타낸 도면이다.
도 13은 본 개시의 실시예들에 따른 또 다른 서브픽셀 회로의 동작을 나타낸 신호 파형도의 예시이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 1을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 다수의 게이트 라인(GL)과 데이터 라인(DL)이 연결되고, 다수의 서브픽셀(SP)이 매트릭스 형태로 배열된 디스플레이 패널(110), 다수의 게이트 라인(GL)을 구동하는 게이트 구동 회로(120), 다수의 데이터 라인(DL)을 통해 데이터 전압을 공급하는 데이터 구동 회로(130), 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하는 타이밍 컨트롤러(140), 및 파워 관리 회로(Power Management IC, 150)를 포함할 수 있다.
디스플레이 패널(110)은 다수의 게이트 라인(GL)을 통해 게이트 구동 회로(120)에서 전달되는 스캔 신호와 다수의 데이터 라인(DL)을 통해 데이터 구동 회로(130)에서 전달되는 데이터 전압을 기반으로 영상을 표시한다.
액정 디스플레이의 경우, 디스플레이 패널(110)은 두 장의 기판 사이에 형성된 액정층을 포함하며, TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 공지된 어떠한 모드로도 동작될 수 있을 것이다. 반면, 유기 발광 디스플레이의 경우, 디스플레이 패널(110)은 전면 발광(Top Emission) 방식, 배면 발광(Bottom Emission) 방식 또는 양면 발광(Dual Emission) 방식 등으로 구현될 수 있을 것이다.
디스플레이 패널(110)은 다수의 픽셀이 매트릭스 형태로 배열될 수 있으며, 각 픽셀은 서로 다른 컬러의 서브픽셀(SP), 예를 들어 화이트 서브픽셀, 레드 서브픽셀, 그린 서브픽셀, 및 블루 서브픽셀로 이루어지며, 각 서브픽셀(SP)은 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)에 의해 정의될 수 있다.
하나의 서브픽셀(SP)은 하나의 데이터 라인(DL)과 하나의 게이트 라인(GL)이 교차하는 영역에 형성된 박막 트랜지스터(Thin Film Transistor, TFT), 데이터 전압을 충전하는 유기 발광 다이오드와 같은 발광 소자, 발광 소자에 전기적으로 연결되어 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor) 등을 포함할 수 있다.
예를 들어, 2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)가 화이트(W), 레드(R), 그린(G), 블루(B)의 4개 서브픽셀(SP)로 이루어지는 경우, 2,160 개의 게이트 라인(GL)과 4개의 서브픽셀(WRGB)에 각각 연결되는 3,840 개의 데이터 라인(DL)에 의해, 모두 3,840 X 4 = 15,360 개의 데이터 라인(DL)이 구비될 수 있으며, 이들 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 각각 서브픽셀(SP)이 배치될 것이다.
게이트 구동 회로(120)는 컨트롤러(140)에 의해 제어되는데, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력함으로써 다수의 서브픽셀(SP)에 대한 구동 타이밍을 제어한다.
2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)에서, 2,160 개의 게이트 라인(GL)에 대하여 제 1 게이트 라인으로부터 제 2,160 게이트 라인까지 순차적으로 스캔 신호를 출력하는 경우를 2,160상(2,160 phase) 구동이라 할 수 있다. 또는, 제 1 게이트 라인으로부터 제 4 게이트 라인까지 순차적으로 스캔 신호를 출력한 다음, 제 5 게이트 라인으로부터 제 8 게이트 라인까지 스캔 신호를 순차적으로 출력하는 경우와 같이, 4개의 게이트 라인(GL)을 단위로 순차적으로 스캔 신호를 출력하는 경우를 4상 구동이라고 한다. 즉, N개의 게이트 라인(GL) 마다 순차적으로 스캔 신호를 출력하는 경우를 N상 구동이라고 할 수 있다.
이 때, 게이트 구동 회로(120)는 하나 이상의 게이트 구동 집적 회로(Gate Driving Integrated Circuit; GDIC)를 포함할 수 있으며, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또는, 게이트 구동 회로(120)가 디스플레이 패널(110)의 베젤(Bezel) 영역에 내장되어 GIP(Gate In Panel) 형태로 구현될 수도 있다.
데이터 구동 회로(130)는 타이밍 컨트롤러(140)로부터 영상 데이터(DATA)를 수신하고, 수신된 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환한다. 그런 다음, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력함으로써, 데이터 라인(DL)에 연결된 각 서브픽셀(SP)은 데이터 전압에 해당하는 밝기의 발광 신호를 디스플레이 한다.
마찬가지로, 데이터 구동 회로(130)는 하나 이상의 소스 구동 집적 회로(Source Driving Integrated Circuit; SDIC)를 포함할 수 있으며, 소스 구동 집적 회로(SDIC)는 TAB (Tape Automated Bonding) 방식 또는 COG (Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 디스플레이 패널(110) 상에 직접 배치될 수 있다.
경우에 따라서, 각 소스 구동 집적 회로(SDIC)는 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 구동 집적 회로(SDIC)는 COF (Chip On Film) 방식으로 구현될 수 있으며, 이 경우에, 각 소스 구동 집적 회로(SDIC)는 회로 필름 상에 실장 되어, 회로 필름을 통해 디스플레이 패널(110)의 데이터 라인(DL)과 전기적으로 연결될 수 있다.
타이밍 컨트롤러(140)는 게이트 구동 회로(120)와 데이터 구동 회로(130)에 여러 가지 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다. 즉, 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 제어하고, 다른 한편으로는 외부에서 수신한 영상 데이터(DATA)를 데이터 구동 회로(130)에 전달한다.
이 때, 타이밍 컨트롤러(140)는 영상 데이터(DATA)와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 메인 클럭(MCLK) 등을 포함하는 여러 가지 타이밍 신호를 외부의 호스트 시스템(200)으로부터 수신한다.
호스트 시스템(200)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기 중 어느 하나일 수 있다.
이에 따라, 타이밍 컨트롤러(140)는 호스트 시스템(200)으로부터 수신한 여러 가지 타이밍 신호를 이용하여 제어 신호를 생성하고, 이를 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 전달한다.
예를 들어, 타이밍 컨트롤러(140)는 게이트 구동 회로(120)를 제어하기 위해서, 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 클럭(Gate Clock; GCLK), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함하는 여러 가지 게이트 제어 신호를 출력한다. 여기에서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 구동 집적 회로(GDIC)가 동작을 시작하는 타이밍을 제어한다. 또한, 게이트 클럭(GCLK)은 하나 이상의 게이트 구동 집적 회로(GDIC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 또한, 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 구동 집적 회로(GDIC)의 타이밍 정보를 지정한다.
또한, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SCLK), 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 각종 데이터 제어 신호를 출력한다. 여기에서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 구동 집적 회로(SDIC)가 데이터 샘플링을 시작하는 타이밍을 제어한다. 소스 샘플링 클럭(SCLK)은 소스 구동 집적 회로(SDIC)에서 데이터를 샘플링하는 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.
이러한 디스플레이 장치(100)는 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 파워 관리 회로(150)를 포함할 수 있다.
파워 관리 회로(150)는 호스트 시스템(200)으로부터 공급되는 직류 입력 전압(Vin)을 조정하여 디스플레이 패널(100), 및 게이트 구동 회로(120)와 데이터 구동 회로(130)의 구동에 필요한 전원을 발생한다.
한편, 서브픽셀(SP)은 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 위치하며, 각각의 서브픽셀(SP)에는 발광 소자가 배치될 수 있다. 예를 들어, 유기 발광 디스플레이 장치는 각각의 서브픽셀(SP)에 유기 발광 다이오드와 같은 발광 소자를 포함하며, 데이터 전압에 따라 발광 소자에 흐르는 전류를 제어함으로써 영상을 표시할 수 있다.
이러한 디스플레이 장치(100)는 액정 디스플레이(Liquid Crystal Display), 유기 발광 디스플레이(Organic Light Emitting Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 등 다양한 타입의 장치일 수 있다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 시스템 예시도이다.
도 2를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 데이터 구동 회로(130)에 포함된 소스 구동 집적 회로(SDIC)가 다양한 방식들(TAB, COG, COF 등) 중에서 COF (Chip On Film) 방식으로 구현되고, 게이트 구동 회로(120)가 다양한 방식들(TAB, COG, COF, GIP 등) 중에서 GIP (Gate In Panel) 형태로 구현된 경우를 나타낸 것이다.
게이트 구동 회로(120)가 GIP 형태로 구현되는 경우, 게이트 구동 회로(120)에 포함된 복수의 게이트 구동 집적 회로(GDIC)는 디스플레이 패널(110)의 베젤 영역에 직접 형성될 수 있다. 이 때, 게이트 구동 집적 회로(GDIC)는 베젤 영역에 배치된 게이트 구동 관련 신호 배선을 통해, 스캔 신호의 생성에 필요한 각종 신호(클럭 신호, 게이트 하이 신호, 게이트 로우 신호 등)를 공급받을 수 있다.
마찬가지로, 데이터 구동 회로(130)에 포함된 하나 이상의 소스 구동 집적 회로(SDIC)는 각각 소스 필름(SF) 상에 실장될 수 있으며, 소스 필름(SF)의 일측은 디스플레이 패널(110)과 전기적으로 연결될 수 있다. 또한, 소스 필름(SF)의 상부에는 소스 구동 집적 회로(SDIC)와 디스플레이 패널(110)을 전기적으로 연결하기 위한 배선들이 배치될 수 있다.
이러한 디스플레이 장치(100)는 복수의 소스 구동 집적 회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해서, 적어도 하나의 소스 인쇄 회로 기판(Source Printed Circuit Board; SPCB)과, 제어 부품들 및 각종 전기 장치들을 실장하기 위한 컨트롤 인쇄 회로 기판(Control Printed Circuit Board; CPCB)을 포함할 수 있다.
이 때, 적어도 하나의 소스 인쇄 회로 기판(SPCB)에는 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)의 타측이 연결될 수 있다. 즉, 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)은 일측이 디스플레이 패널(110)과 전기적으로 연결되고, 타측이 소스 인쇄 회로 기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄 회로 기판(CPCB)에는 타이밍 컨트롤러(140)와 파워 관리 회로(Power Management IC, 150)가 실장될 수 있다. 타이밍 컨트롤러(140)는 데이터 구동 회로(130), 게이트 구동 회로(120)의 동작을 제어할 수 있다. 파워 관리 회로(150)는 디스플레이 패널(110), 데이터 구동 회로(130), 및 게이트 구동 회로(120) 등으로 전원 전압이나 전류를 공급할 수도 있고, 공급되는 전압이나 전류를 제어할 수 있다.
적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있으며, 연결 부재는 예를 들어, 플렉서블 인쇄 회로(Flexible Printed Circuit; FPC), 플렉서블 플랫 케이블(Flexible Flat Cable; FFC) 등으로 이루어질 수 있다. 또한, 적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 하나의 인쇄 회로 기판으로 통합되어 구현될 수도 있다.
디스플레이 장치(100)는 컨트롤 인쇄 회로 기판(CPCB)과 전기적으로 연결된 세트 보드(Set Board, 170)를 더 포함할 수 있다. 이 때, 세트 보드(170)는 파워 보드(Power Board)라고 할 수도 있다. 이러한 세트 보드(170)에는 디스플레이 장치(100)의 전체 파워를 관리하는 메인 파워 관리 회로(Main Power Management Circuit; M-PMC, 160)가 존재할 수 있다. 메인 파워 관리 회로(160)는 파워 관리 회로(150)와 연동될 수 있다.
위와 같은 구성으로 이루어진 디스플레이 장치(100)의 경우, 전원 전압은 세트 보드(170)에서 발생되어 컨트롤 인쇄 회로 기판(CPCB) 내의 파워 관리 회로(150)로 전달된다. 파워 관리 회로(150)는 디스플레이 구동 또는 특성값 센싱에 필요한 전원 전압을 플렉서블 인쇄 회로(FPC), 또는 플렉서블 플랫 케이블(FFC)을 통해 소스 인쇄 회로 기판(SPCB)으로 전달한다. 소스 인쇄 회로 기판(SPCB)으로 전달된 전원 전압은 소스 구동 집적 회로(SDIC)를 통해 디스플레이 패널(110) 내의 특정 서브픽셀(SP)을 발광하거나 센싱하기 위해 공급된다.
이 때, 디스플레이 장치(100) 내의 디스플레이 패널(110)에 배열된 각 서브픽셀(SP)은 발광 소자와, 이를 구동하기 위한 구동 트랜지스터 등의 회로 소자로 구성될 수 있다.
각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다
도 3은 디스플레이 장치를 구성하는 종래의 서브픽셀 회로를 예시로 나타낸 도면이다.
도 3을 참조하면, 종래의 서브픽셀 회로는 하나 이상의 트랜지스터와 커패시터를 포함할 수 있으며, 발광 소자가 배치될 수 있다.
예를 들어, 서브픽셀 회로는 구동 트랜지스터(DRT), 스캔 트랜지스터(SCT), 센싱 트랜지스터(SENT), 스토리지 커패시터(Cst), 및 발광 다이오드(ED)를 포함할 수 있다.
구동 트랜지스터(DRT)는 제 1 노드(N1), 제 2 노드(N2), 및 제 3 노드(N3)를 가진다. 구동 트랜지스터(DRT)의 제 1 노드(N1)는 스캔 트랜지스터(SCT)가 턴-온 되면, 데이터 라인(DL)을 통해 데이터 구동 회로(130)로부터 데이터 전압(Vdata)이 인가되는 게이트 노드일 수 있다.
구동 트랜지스터(DRT)의 제 2 노드(N2)는 발광 다이오드(ED)의 애노드(Anode) 전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다.
구동 트랜지스터(DRT)의 제 3 노드(N3)는 고전위 전압(EVDD)이 인가되는 구동 전압 라인(DVL)과 전기적으로 연결되며, 드레인 노드 또는 소스 노드일 수 있다.
이 때, 디스플레이 구동 기간에는 구동 전압 라인(DVL)으로 영상을 디스플레이 하는데 필요한 고전위 전압(EVDD)이 공급될 수 있는데, 예를 들어, 영상을 디스플레이 하는데 필요한 고전위 전압(EVDD)은 27V일 수 있다.
스캔 트랜지스터(SCT)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결되며, 게이트 라인(GL)이 게이트 노드에 연결되어 게이트 라인(GL)을 통해 공급되는 제 1 스캔 신호(SCAN1)에 따라 동작한다. 또한, 스캔 트랜지스터(SCT)가 턴-온되는 경우에는 데이터 라인(DL)을 통해 공급되는 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 게이트 노드에 전달함으로써, 구동 트랜지스터(DRT)의 동작을 제어하게 된다.
센싱 트랜지스터(SENT)는 구동 트랜지스터(DRT)의 제 2 노드(N2)와 기준 전압 라인(RVL) 사이에 전기적으로 연결되며, 게이트 라인(GL)을 통해 공급되는 제 2 스캔 신호(SCAN2)에 따라 동작한다. 센싱 트랜지스터(SENT)가 턴-온되는 경우에는 기준 전압 라인(RVL)을 통해 공급되는 기준 전압(Vref)이 구동 트랜지스터(DRT)의 제 2 노드(N2)에 전달된다.
즉, 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)를 제어함으로써, 구동 트랜지스터(DRT)의 제 1 노드(N1) 전압과 제 2 노드(N2) 전압을 제어하게 되고, 이로 인해 발광 다이오드(ED)를 구동하기 위한 전류가 공급될 수 있도록 한다.
이러한 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)의 게이트 노드는 하나의 게이트 라인(GL)에 함께 연결될 수도 있고, 서로 다른 게이트 라인(GL)에 연결될 수도 있다. 여기에서는 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)가 서로 다른 게이트 라인(GL)에 연결된 구조를 예시로 나타낸 것이며, 이 경우에는 서로 다른 게이트 라인(GL)을 통해 전달되는 제 1 스캔 신호(SCAN1)와 제 2 스캔 신호(SCAN2)에 의해 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)를 독립적으로 제어할 수 있다.
반면, 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)가 하나의 게이트 라인(GL)에 연결된 경우에는 하나의 게이트 라인(GL)을 통해 전달되는 제 1 스캔 신호(SCAN1) 또는 제 2 스캔 신호(SCAN2)에 의해 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)를 동시에 제어할 수 있으며, 서브픽셀(SP)의 개구율(aperture ratio)이 증가할 수 있다.
한편, 서브픽셀 회로에 배치되는 트랜지스터는 N형 트랜지스터뿐만 아니라 P형 트랜지스터로 이루어질 수 있는데, 여기에서는 N형 트랜지스터로 구성된 경우를 예시로 나타내고 있다.
스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제 2 노드(N2) 사이에 전기적으로 연결되며, 한 프레임 동안 데이터 전압(Vdata)을 유지시켜준다.
이러한 스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 유형에 따라 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제 3 노드(N3) 사이에 연결될 수도 있다. 발광 다이오드(ED)의 애노드 전극은 구동 트랜지스터(DRT)의 제 2 노드(N2)와 전기적으로 연결될 수 있으며, 발광 다이오드(ED)의 캐소드(Cathode) 전극으로 저전위 전압(EVSS)이 인가될 수 있다.
여기에서, 저전위 전압(EVSS)은 그라운드 전압이거나 그라운드 전압보다 높거나 낮은 전압일 수 있다. 또한, 기전 전압(EVSS)은 구동 상태에 따라 가변될 수 있으며, 예를 들어, 디스플레이 구동 시점의 저전위 전압(EVSS)과 센싱 구동 시점의 저전위 전압(EVSS)이 서로 다르게 설정될 수 있다.
스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)는 스캔 신호(SCAN1, SCAN2)를 통해 제어되는 스캔 트랜지스터라고 할 수 있다.
이러한 서브픽셀(SP)의 구조는 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는 1개 이상의 커패시터를 더 포함하도록 이루어질 수도 있다.
이 때, 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 특성값, 예를 들어, 문턱 전압이나 이동도를 효과적으로 센싱하기 위해서, 구동 트랜지스터(DRT)의 특성값 센싱 구간에 스토리지 커패시터(Cst)에 충전되는 전압에 의해 흐르는 전류를 측정하는 방법을 사용할 수 있는데, 이를 전류 센싱이라고 한다.
즉, 구동 트랜지스터(DRT)의 특성값 센싱 구간에 스토리지 커패시터(Cst)에 충전된 전압에 의해 흐르는 전류를 측정함으로써, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성값이나 특성값의 변화를 알아낼 수 있다.
이 때, 기준 전압 라인(RVL)은 기준 전압(Vref)을 전달해주는 역할 뿐만 아니라, 서브픽셀 내 구동 트랜지스터(DRT)의 특성값을 센싱하기 위한 센싱 라인의 역할도 하기 때문에, 기준 전압 라인(RVL)을 센싱 라인 또는 센싱 채널이라고 할 수도 있다.
보다 구체적으로, 구동 트랜지스터(DRT)의 특성값 또는 특성값의 변화는 구동 트랜지스터(DRT)의 게이트 노드 전압과 소스 노드 전압의 차이에 대응될 수 있다.
이러한 구동 트랜지스터(DRT)의 특성값 보상은 외부의 추가적인 구성을 이용하지 않고 서브픽셀(SP)의 내부에서 구동 트랜지스터(DRT)의 특성값을 센싱하고 보상하는 내부 보상 또는 외부의 보상 회로를 이용해서 구동 트랜지스터(DRT)의 특성값을 센싱하고 보상하는 외부 보상으로 수행될 수 있다.
이 때, 외부 보상은 디스플레이 장치(100)의 출하 전에 이루어지고, 내부 보상은 디스플레이 장치(100)의 출하 후에 이루어질 수 있으나, 디스플레이 장치(100)의 출하 후에도 내부 보상과 외부 보상이 함께 이루어질 수도 있다
도 4는 디스플레이 장치에 있어서, 구동 트랜지스터의 문턱 전압을 외부 보상하는 신호 타이밍 다이어그램의 예시를 나타낸 도면이다.
도 4를 참조하면, 디스플레이 장치(100)에서 구동 트랜지스터(DRT)의 문턱 전압(Vth) 센싱은 초기화 단계(INITIAL), 트래킹 단계(TRACKING), 및 샘플링 단계(SAMPLING)로 진행될 수 있다.
이 때, 구동 트랜지스터(DRT)의 문턱 전압(Vth) 센싱을 위해서 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)를 동시에 턴-온 및 턴-오프시키기 때문에, 하나의 게이트 라인(GL)을 통해서 제 1 스캔 신호(SCAN1)와 제 2 스캔 신호(SCAN2)가 함께 인가될 수도 있고, 서로 다른 게이트 라인(GL)을 통해 제 1 스캔 신호(SCAN1)와 제 2 스캔 신호(SCAN2)를 동일한 시점에 인가될 수도 있다.
초기화 단계(INITIAL)는 구동 트랜지스터(DRT)의 문턱 전압(Vth) 센싱을 위해서, 구동 트랜지스터(DRT)의 제 2 노드(N2)를 기준 전압(Vref)으로 충전하는 구간으로서, 게이트 라인(GL)을 통해 하이 레벨의 제 1 스캔 신호(SCAN1)와 제 2 스캔 신호(SCAN2)가 인가될 수 있다.
트래킹 단계(TRACKING)는 구동 트랜지스터(DRT)의 제 2 노드(N2)에 대한 충전이 완료된 후에, 스토리지 커패시터(Cst)에 전하가 충전되도록 하는 구간이다.
샘플링 단계(SAMPLING)는 구동 트랜지스터(DRT)의 스토리지 커패시터(Cst)가 충전된 이후에, 스토리지 커패시터(Cst)에 충전된 전하에 의해 흐르는 전류를 검출하는 구간이다.
초기화 단계(INITIAL)에서 턴-온 레벨의 제 1 스캔 신호(SCAN1)와 제 2 스캔 신호(SCAN2)가 동시에 인가되면, 스캔 트랜지스터(SCT)가 턴-온 상태가 된다. 이에 따라, 구동 트랜지스터(DRT)의 제 1 노드(N1)는 문턱 전압(Vth) 센싱을 위한 센싱용 데이터 전압(Vdata_sen)으로 초기화 된다.
또한, 턴-온 레벨의 제 1 스캔 신호(SCAN1)와 제 2 스캔 신호(SCAN2)에 의해, 센싱 트랜지스터(SENT)도 턴-온 상태가 되고, 기준 전압 라인(RVL)을 통해 기준 전압(Vref)이 인가되어, 구동 트랜지스터(DRT)의 제 2 노드(N2)는 기준 전압(Vref)으로 초기화 된다.
트래킹 단계(TRACKING)에서는 구동 트랜지스터(DRT)의 문턱 전압(Vth)을 반영하는 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압을 트래킹 한다. 이를 위해서, 트래킹 단계(TRACKING)에서는 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)를 턴-온 상태로 유지하고, 기준 전압 라인(RVL)을 통해 인가되는 기준 전압(Vref)을 차단한다.
이에 따라, 구동 트랜지스터(DRT)의 제 2 노드(N2)는 플로팅 되고, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압은 기준 전압(Vref)에서부터 상승하기 시작한다. 이 때, 센싱 트랜지스터(SENT)가 턴-온되어 있기 때문에, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압 상승은 기준 전압 라인(RVL)의 전압 상승으로 이어진다.
이 과정에서 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압은 상승하다가 포화 상태(Saturation)가 된다. 구동 트랜지스터(DRT)의 제 2 노드(N2)가 포화 상태에 도달한 시점의 포화 전압은 문턱 전압(Vth)을 센싱하기 위한 센싱용 데이터 전압(Vdata_sen)과 구동 트랜지스터(DRT)의 문턱 전압(Vth)과의 차이(Vdata_sen - Vth)에 해당될 것이다.
샘플링 단계(SAMPLING)에서 게이트 라인(GL)에는 하이 레벨의 제 1 스캔 신호(SCAN1)와 제 2 스캔 신호(SCAN2)가 유지되고, 데이터 구동 회로(130)에 포함된 특성값 센싱 회로에서 구동 트랜지스터(DRT)의 스토리지 커패시터(Cst)에 충전된 전하를 센싱하게 된다.
도 5는 디스플레이 장치에 있어서, 구동 트랜지스터의 이동도를 외부 보상하는 신호 타이밍 다이어그램을 예시로 나타낸 도면이다.
도 5를 참조하면, 디스플레이 장치(100)에서 구동 트랜지스터(DRT)의 이동도 센싱은 문턱 전압(Vth) 센싱과 마찬가지로, 초기화 단계(INITIAL), 트래킹 단계(TRACKING), 및 샘플링 단계(SAMPLING)로 진행될 수 있다.
초기화 단계(INITIAL)에서는 턴-온 레벨의 제 1 스캔 신호(SCAN1)에 의해 스캔 트랜지스터(SCT)가 턴-온 상태가 되며, 이에 따라, 구동 트랜지스터(DRT)의 제 1 노드(N1)는 이동도 센싱을 위한 데이터 전압(Vdata)으로 초기화 된다. 또한, 턴-온 레벨의 제 2 스캔 신호(SCAN2)에 의해, 센싱 트랜지스터(SENT)가 턴-온 상태가 되고, 이 상태에서, 구동 트랜지스터(DRT)의 제 2 노드(N2)는 기준 전압(Vref)으로 초기화 된다.
트래킹 단계(TRACKING)는 구동 트랜지스터(DRT)의 이동도를 트래킹하는 단계이다. 구동 트랜지스터(DRT)의 이동도는 구동 트랜지스터(DRT)의 전류 구동 능력을 나타낼 수 있는데, 트래킹 단계(TRACKING)를 통해 구동 트랜지스터(DRT)의 이동도를 산출할 수 있는 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압을 트래킹 한다.
트래킹 단계(TRACKING)에서는 턴-오프 레벨의 제 1 스캔 신호(SCAN1)에 의해 스캔 트랜지스터(SCT)가 턴-오프 되고, 기준 전압(Vref)이 인가되는 스위치를 차단한다. 이로써, 구동 트랜지스터(DRT)의 제 1 노드(N1) 및 제 2 노드(N2)가 모두 플로팅 되어, 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제 2 노드(N2)의 전압이 모두 상승하게 된다.
특히, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압은 기준 전압(Vref)으로 초기화되었기 때문에, 기준 전압(Vref)에서부터 상승하기 시작한다. 이 때, 센싱 트랜지스터(SENT)가 턴-온되어 있기 때문에, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압 상승은 기준 전압 라인(RVL)의 전압 상승으로 이어진다.
샘플링 단계(SAMPLING)에서 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압이 상승하기 시작한 시점으로부터 미리 정해져 있는 일정 시간(Δt)이 경과한 시점에, 데이터 구동 회로(130)에 위치하는 특성값 센싱 회로에서 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압을 검출한다.
이 때, 특성값 센싱 회로에서 검출된 센싱 전압은 기준 전압(Vref)에서 일정 전압(ΔV)만큼 상승된 전압(Vref + ΔV)을 나타내며, 이렇게 검출된 센싱 전압(Vref + ΔV)과 이미 알고 있는 기준 전압(Vref), 그리고 제 2 노드(N2) 전압의 상승 시간(Δt)을 이용하여 구동 트랜지스터(DRT)의 이동도를 계산할 수 있다.
즉, 구동 트랜지스터(DRT)의 이동도는 트래킹 단계(TRACKING)와 샘플링 단계(SAMPLING)를 통해 기준 전압 라인(RVL)의 단위 시간 당 전압 변동량(ΔV/Δt)과 비례한다. 따라서, 구동 트랜지스터(DRT)의 이동도는 기준 전압 라인(RVL)의 전압 파형에서 기울기(Slope)와 비례하게 될 것이다.
도 6은 디스플레이 장치에 있어서, 구동 트랜지스터의 문턱 전압과 이동도를 내부 보상하는 신호 타이밍 다이어그램을 예시로 나타내 도면이다.
도 6을 참조하면, 디스플레이 장치(100)에서 구동 트랜지스터(DRT)의 특성값에 대한 내부 보상은 초기화 단계(INITIAL), 문턱 전압 센싱 단계(Vth SENSING), 이동도 보상 단계(u COMPENSATION), 및 발광 단계(EMISSION)로 진행될 수 있다.
초기화 단계(INITIAL)에서는 먼저 하이 레벨의 제 2 스캔 신호(SCAN2)를 입력하여 센싱 트랜지스터(SENT)를 턴-온시켜서 제 2 노드(N2)의 전압, 즉 구동 트랜지스터(DRT)의 소스 노드 전압을 기준 전압(Vref)으로 초기화한다.
이후 제 1 스캔 신호(SCAN1)를 하이 레벨로 공급하여 스캔 트랜지스터(SCT)를 턴-온시키고, 데이터 전압(Vdata)을 제 1 노드(N1) 즉, 구동 트랜지스터(DRT)의 게이트 노드에 인가하여 구동 트랜지스터(DRT)를 턴-온시킨다. 이어서, 데이터 전압(Vdata)을 오프셋 전압(Vos)의 레벨로 낮추게 되면, 제 1 노드(N1)의 전압은 오프셋 전압(Vos)의 레벨이 된다.
문턱 전압 센싱 단계(Vth SENSING)에서 제 2 스캔 신호(SCAN2)를 로우 레벨로 인가하여 센싱 트랜지스터(SENT)를 턴-오프시키면, 구동 트랜지스터(DRT)를 통해 제 2 노드(N2)의 전압이 오프셋 전압(Vos)과 구동 트랜지스터(DRT)의 문턱 전압(Vth)의 차이 전압까지 상승하게 되며, 결국 스토리지 커패시터(Cst)에는 문턱 전압(Vth) 레벨의 전압이 충전된다.
이동도 보상 단계(u COMPENSATION)에서는 디스플레이 패널(110)을 통해 표시하고자 하는 계조, 즉 해당하는 데이터 전압(Vdata)을 인가함으로써, 제 1 노드(N1)를 데이터 전압(Vdata)의 레벨로 상승시킨다. 이에 따라, 제 2 노드(N2)는 구동 트랜지스터(DRT)의 이동도(u) 특성에 따라 서서히 충전되며, 결국, 스토리지 커패시터(Cst)에는 데이터 전압(Vdata)과 문턱 전압(Vth)의 합에서 오프셋 전압(Vos) 및 이동도(u)에 따른 전압 변화량(ΔV)을 뺀 차이 전압이 저장되게 된다.
발광 단계(EMISSION)에는 제 1 스캔 신호(SCAN1)를 로우 레벨로 인가하여 스캔 트랜지스터(SCT)를 턴-오프함으로써, 스토리지 커패시터(Cst)에 저장된 전압 레벨에 의해 구동 트랜지스터(DRT)가 문턱 전압(Vth) 및 이동도(u)가 보정된 전류를 발광 다이오드(EL)에 인가된다.
이러한 내부 보상 또는 외부 보상은 디스플레이 장치(100)에 파워 온 신호가 발생한 이후 디스플레이 구동이 시작되기 전에 진행될 수 있다. 예를 들어, 디스플레이 장치(100)에 파워 온 신호가 인가되면, 타이밍 컨트롤러(140)는 디스플레이 패널(110)을 구동하는데 필요한 파라미터들을 로딩한 후에 디스플레이 구동을 진행한다.
이 때, 디스플레이 패널(110)을 구동하는데 필요한 파라미터에는 이전에 디스플레이 패널(110)에서 진행되었던 특성값 센싱 및 보상에 대한 정보 등이 포함될 수 있으며, 이러한 파라미터 로딩 과정에서 구동 트랜지스터(DRT)의 특성값(문턱 전압 및 이동도)에 대한 센싱 및 보상이 이루어질 수 있다. 이와 같이, 파워 온 신호 발생 이후에 파라미터 로딩 과정에서 특성값 센싱이 이루어지는 프로세스를 온-센싱 프로세스(On-Sensing Process)라고 한다.
또는, 구동 트랜지스터(DRT)의 특성값을 센싱하고 보상하는 구간이 디스플레이 장치(100)의 파워 오프 신호 발생 이후에 진행될 수 있다. 예를 들어, 디스플레이 장치(100)에 파워 오프 신호가 발생되면, 타이밍 컨트롤러(140)는 디스플레이 패널(110)에 공급되는 데이터 전압(Vdata)을 차단하고, 일정 시간 동안 구동 트랜지스터(DRT)의 특성값에 대한 센싱을 수행할 수 있다. 이와 같이, 파워 오프 신호가 발생되어 데이터 전압이 차단된 상태에서 특성값 센싱이 이루어지는 센싱 프로세스를 오프-센싱 프로세스(Off-Sensing Process)라고 한다.
또한, 구동 트랜지스터(DRT)의 특성값에 대한 센싱 및 보상은 디스플레이 구동 중에 실시간으로 진행될 수도 있다. 이러한 센싱 프로세스를 실시간(Real-Time; RT) 센싱 프로세스라고 한다. 실시간 센싱 프로세스의 경우에는, 디스플레이 구동 기간 중에서 블랭크 구간마다 하나 이상의 서브픽셀(SP) 라인에서 하나 이상의 서브픽셀(SP)에 대하여 센싱 프로세스가 진행될 수 있다.
즉, 디스플레이 패널(110)에 영상이 표시되는 디스플레이 구동 기간 중에 1 프레임 내, 또는 n 번째 프레임과 n+1 번째 프레임 사이에는 서브픽셀(SP)에 데이터 전압이 공급되지 않는 블랭크 구간이 존재하며, 이러한 블랭크 구간에, 하나 이상의 서브픽셀(SP)에 대한 특성값 센싱 및 보상을 진행할 수 있다.
이와 같이, 블랭크 구간에 센싱 프로세스가 수행되는 경우, 센싱 프로세스가 수행되는 서브픽셀(SP) 라인은 랜덤하게 선택될 수 있다. 이에 따라, 블랭크 구간에서의 센싱 프로세스가 진행된 후에는 디스플레이 구동 기간에 나타날 수 있는 이상 현상이 완화될 수 있다. 또한, 블랭크 구간 동안 센싱 프로세스가 진행된 후에, 디스플레이 구동 기간에 센싱 프로세스가 진행된 서브픽셀(SP)에 회복 데이터 전압을 공급해 줄 수 있다. 이에 따라, 블랭크 구간에서의 센싱 프로세스 이후 디스플레이 구동 기간에 센싱 프로세스가 완료된 서브픽셀(SP) 라인에서의 이상 현상이 더욱더 완화될 수 있다.
이 때, 구동 트랜지스터(DRT)의 문턱전압 센싱은 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압이 포화되는데 많은 시간이 걸릴 수 있기 때문에, 문턱전압(Vth) 센싱 및 보상은 주로 오프-센싱 프로세스로 진행된다. 반면, 구동 트랜지스터(DRT)의 이동도 센싱은 문턱전압 센싱 프로세스에 비해 상대적으로 짧은 시간이 걸리기 때문에, 이동도 센싱 및 보상은 실시간 센싱 프로세스로 진행될 수 있다.
그러나, 디스플레이 장치(100)는 구동 시간에 따라 서브픽셀을 구성하는 발광 소자(ED)도 열화되는데, 위와 같은 내부 보상 및 외부 보상 방법으로는 구동 트랜지스터(DRT)의 특성값과 발광 소자(ED)의 열화를 함께 보상하기 어려운 문제가 있다.
이에 따라, 본 개시에서는 발광 소자(ED)에 흐르는 구동 전류가 데이터 전압(Vdata)에 비례하도록 제어되는 새로운 서브픽셀 회로를 제시함으로써, 구동 트랜지스터(DRT)와 발광 소자(ED)의 열화를 동시에 보상할 수 있는 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치를 제공하고자 한다.
그 결과, 본 개시의 실시예들에 의하면, 구동 트랜지스터(DRT)의 특성값이 변동되더라도 발광 소자(ED)에 흐르는 구동 전류는 일정하게 유지될 수 있는 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치를 제공하고자 한다.
도 7은 본 개시의 실시예들에 따른 서브픽셀 회로의 블록도를 나타낸 도면이다.
도 7을 참조하면, 본 개시의 실시예들에 따른 서브픽셀 회로(300)는 발광 회로부(310), 레퍼런스 회로부(320), 증폭 회로부(330) 및 입력 회로부(340)를 포함할 수 있다.
발광 회로부(310)는 영상을 디스플레이 하는데 필요한 고전위 전압(EVDD)을 공급받으며, 증폭 회로부(330)의 출력 노드에 형성되는 구동 전압(Vd)에 따라 발광 소자의 동작을 제어하는 부분이다. 발광 소자(ED)가 턴-온되는 경우에 발광 회로부(310)를 통해 구동 전류(Id)가 흐르게 될 것이다.
여기에서, 고전위 전압(EVDD)은 디스플레이 구동 기간에 영상을 디스플레이 하는데 필요한 레벨로 공급될 수 있는데, 예를 들어, 영상을 디스플레이 하는데 필요한 고전위 전압(EVDD)은 27V일 수 있다.
레퍼런스 회로부(320)는 발광 회로부(310)의 출력 전압에 해당하는 제어 전압(Vc)과 저전위 전압(EVSS) 사이에서 구동 전류(Id)의 변동을 제어하는 역할을 한다. 예를 들어, 발광 회로부(310)의 출력 노드에 형성되는 제어 전압(Vc)과 데이터 전압(Vdata)이 동일한 전위를 가질 때, 증폭 회로부(330)에 인가되는 제 3 전류(I3)가 0의 값을 가지고, 구동 전류(Id)와 레퍼런스 회로부(320)를 흐르는 레퍼런스 전류(Iref)는 동일한 값을 가지게 된다.
여기에서, 저전위 전압(EVSS)은 그라운드 전압이거나 그라운드 전압보다 높거나 낮은 전압일 수 있다. 또한, 저전위 전압(EVSS)은 구동 상태에 따라 가변될 수 있으며, 예를 들어, 디스플레이 구동 시점의 저전위 전압(EVSS)과 센싱 구동 시점의 저전위 전압(EVSS)이 서로 다르게 설정될 수 있다.
증폭 회로부(330)는 제어 전압(Vc)과 데이터 전압(Vdata)을 비교하여 발광 회로부(310)의 동작을 제어하기 위한 구동 전압(Vd)을 생성할 수 있다. 예를 들어, 증폭 회로부(330)는 제어 전압(Vc)이 반전 입력 단자에 인가되고, 입력 회로부(340)의 출력 전압이 비반전 입력 단자(+)에 인가되는 연산 증폭기로 이루어질 수 있다.
발광 회로부(310)의 저항값은 증폭 회로부(330)의 구동 전압(Vd)에 반비례하여 감소되며, 제어 전압(Vc)이 데이터 전압(Vdata) 보다 큰 경우에 증폭 회로부(330)의 출력 노드에 해당하는 구동 전압(Vd)을 감소시키게 된다.
이에 따라, 제어 전압(Vc)과 데이터 전압(Vdata)이 동일 수준의 레벨을 가지는 시점에 증폭 회로부(310)의 동작은 멈추고, 제어 전압(Vc)은 데이터 전압(Vdata)과 동일한 수준의 레벨을 유지하게 된다.
입력 회로부(340)는 스캔 신호(SCAN)에 의해 증폭 회로부(330)의 비반전 입력 단자(+)에 데이터 전압(Vdata)이 인가되는 시점을 결정한다.
즉, 본 개시의 서브픽셀 회로(300)는 제어 전압(Vc)이 데이터 전압(Vdata)에 비례하는 레벨을 유지하도록 함으로써, 발광 소자(ED)에 흐르는 구동 전류(Id)가 데이터 전압(Vdata)의 레벨에 비례하도록 제어된다. 그 결과, 구동 트랜지스터의 특성값이나 발광 소자(ED)의 열화에 상관없이, 발광 소자(ED)에는 데이터 전압(Vdata)에 비례하는 전류가 흐르게 되어 디스플레이 장치(100)의 휘도를 일정하게 유지할 수 있다.
도 8은 본 개시의 실시예들에 따른 서브픽셀 회로의 세부 구성을 나타낸 도면이다.
도 8을 참조하면, 본 개시의 실시예들에 따른 서브픽셀 회로(300)는 발광 회로부(310), 레퍼런스 회로부(320), 증폭 회로부(330) 및 입력 회로부(340)를 포함할 수 있다. 여기에서는 디스플레이 패널(110)을 구성하는 다수의 서브픽셀 중에서 n번째 스캔 신호(SCAN(n))가 인가되는 서브픽셀 회로를 가정하여 설명한다.
발광 회로부(310)는 고전위 전압(EVDD)이 애노드 전극에 인가되는 발광 소자(ED)와, 발광 소자(ED)의 캐소드 전극이 드레인 노드에 연결되고 증폭 회로부(330)의 구동 전압(Vd)이 게이트 노드에 인가되는 구동 트랜지스터(Td)를 포함할 수 있다.
발광 소자(ED)가 고전위 전압(EVDD)에 의해 턴-온되고, 구동 트랜지스터(Td)가 증폭 회로부(330)의 구동 전압(Vd)에 의해 턴-온되는 경우, 발광 회로부(310)에는 구동 전류(Id)가 흐르게 될 것이다.
레퍼런스 회로부(320)는 제어 전압(Vc)이 드레인 노드와 게이트 노드에 인가되고, 저전위 전압(EVSS)이 소스 노드에 인가되는 레퍼런스 트랜지스터(Tref)를 포함할 수 있다.
제어 전압(Vc)과 데이터 전압(Vdata)이 동일한 전위를 가질 때, 발광 회로부(310)를 흐르는 구동 전류(Id)는 모두 레퍼런스 회로부(320)를 흐르게 되며, 이 때의 구동 전류(Id)는 레퍼런스 전류(Iref)와 동일한 값을 나타내게 된다.
증폭 회로부(330)는 제어 전압(Vc)이 게이트 노드에 인가되고, 소스 노드가 구동 트랜지스터(Td)의 게이트 노드에 연결되는 제어 트랜지스터(Tc), 리셋 전압(Vrst)이 소스 노드에 인가되고 (n-1)번째 스캔 신호(SCAN(n-1))가 게이트 노드에 인가되며 제어 트랜지스터(Tc)와 소스 노드를 공유하는 리셋 트랜지스터(Trst), 및 제어 트랜지스터(Tc)의 소스 노드에 연결되어 구동 트랜지스터(Td)를 구동시키기 위한 파워 전압(Vp)을 전달하는 제 1 커패시터(C1)를 포함할 수 있다.
리셋 전압(Vrst)은 구동 트랜지스터(Td)를 턴-오프시키기 위한 전압 레벨로 인가된다.
파워 전압(Vp)은 일정한 시점에 구동 트랜지스터(Td)를 구동시킬 수 있는 레벨로 인가될 수 있으며, 제 1 커패시터(C1)에 충전되는 전하에 의해서 레벨이 변경될 수 있다. 즉, 파워 전압(Vp)은 일정한 레벨의 정전압을 계속 유지하는 것은 아니다.
입력 회로부(340)는 n번째 스캔 신호(SCAN(n))가 게이트 노드에 인가되고, 드레인 노드에 데이터 전압(Vdata)이 인가되며, 소스 노드가 제어 트랜지스터(Tc)의 드레인 노드에 연결되는 스위칭 트랜지스터(Tsw), 및 스위칭 트랜지스터(Tsw)의 소스 노드와 저전위 전압(EVSS) 사이에 연결되는 제 2 커패시터(C2)를 포함할 수 있다.
따라서, 입력 회로부(340)는 n번째 스캔 신호(SCAN(n))에 의해서 데이터 전압(Vdata)을 증폭 회로부(330)에 공급한다. 제 2 커패시터(C2)는 데이터 전압(Vdata)을 안정적으로 전달하는 역할을 한다.
서브픽셀 회로(300)를 구성하는 트랜지스터(Td, Tref, Tc, Trst, Tsw)는 P형 트랜지스터일 수도 있고, N형 트랜지스터일 수도 있다.
P형 트랜지스터는 N형 트랜지스터에 비해 비교적 신뢰성이 높다. P형 트랜지스터의 경우, 발광 소자(ED)가 발광하는 구간에 구동 트랜지스터(Td)를 고전위 전압(EVDD)으로 고정시킬 수 있기 때문에 발광 소자(ED)에 흐르는 전류가 흔들리지 않고 안정적으로 공급할 수 있는 장점이 있다.
P형 트랜지스터는 포화(Saturation) 영역에서 동작할 경우 문턱 전압의 변화에 상관없이 일정한 전류를 흘려줄 수 있으므로 신뢰성이 비교적 높다.
반면, N형 트랜지스터는 정공이 아닌 전자를 캐리어로 사용하기 때문에, P형 트랜지스터에 비해 이동도가 빠르므로 스위칭 속도를 높일 수 있다.
N형 트랜지스터는 산화물 반도체를 이용하여 형성되는 산화물 트랜지스터(예를 들어, 인듐, 갈륨, 아연 산화물 또는 IGZO와 같은 산화물 반도체로부터 형성된 채널을 갖는 트랜지스터)로 이루어질 수 있고, P형 트랜지스터는 실리콘과 같은 반도체로부터 형성된 실리콘 트랜지스터(예를 들어, LTPS 또는 저온 폴리 실리콘으로 지칭되는 저온 프로세스를 이용하여 형성된 폴리 실리콘 채널을 갖는 트랜지스터)일 수 있다.
여기에서는 서브픽셀 회로(300)를 구성하는 트랜지스터(Td, Tref, Tc, Trst, Tsw)가 N형 트랜지스터로 이루어진 경우를 예시로 나타내고 있다.
또한, 트랜지스터의 소스 노드 및 드레인 노드는 입력되는 전압에 따라 드레인 노드와 소스 노드로 지칭되는 용어가 바뀔 수도 있을 것이다.
도 9는 본 개시의 실시예들에 따른 서브픽셀 회로의 동작을 나타낸 신호 파형도의 예시이다.
도 9를 참조하여, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, n번째 스캔 신호(SCAN(n))에 의해서 구동되는 서브픽셀 회로(300)에 대한 동작을 살펴보면 다음과 같다.
먼저, (n-1)번째 스캔 신호(SCAN(n-1))에 의하여 리셋 트랜지스터(Trst)가 턴-온되면, 리셋 전압(Vrst)이 구동 트랜지스터(Td)의 게이트 노드에 인가되어 구동 트랜지스터(Td)를 턴-오프시키게 된다. 아울러, 파워 전압(Vp)은 리셋 전압(Vrst)의 레벨을 향하여 감소하게 된다.
이 후, n번째 스캔 신호(SCAN(n))가 인가되어, 스위칭 트랜지스터(Tsw)가 턴-온되면, 데이터 전압(Vdata)이 제 2 커패시터(C2)에 인가된다. 이 때, 파워 전압(Vp)은 일정한 기울기를 가지고 상승하게 된다. 파워 전압(Vp)이 구동 트랜지스터(Td)의 문턱 전압 레벨에 도달하게 되면 구동 트랜지스터(Td)가 턴-온되고, 발광 소자(ED)를 흐르는 구동 전류(Id)가 구동 트랜지스터(Td)를 통해 레퍼런스 회로부(320)로 전달된다.
발광 회로부(310)에서 레퍼런스 회로부(320)로 흐르는 구동 전류(Id)에 의해서, 발광 회로부(310)의 출력 노드에 해당하는 제어 전압(Vc)은 상승한다.
제어 전압(Vc)이 상승하여, 데이터 전압(Vdata)과 제어 트랜지스터(Tc) 문턱 전압(Vth(Tc))의 합(Vdata+Vth(Tc))에 도달하면 제어 트랜지스터(Tc)가 턴-온된다. 제어 트랜지스터(Tc)가 턴-온되면 제 1 커패시터(C1)에 저장된 전하가 제 2 커패시터(C2)로 이동하게 되어, 구동 트랜지스터(Td)에 흐르는 구동 전류(Id)가 감소한다. 이에 따라, 제어 전압(Vc)이 감소하여 제어 트랜지스터(Tc)는 턴-오프된다.
짧은 시간 동안 제어 트랜지스터(Tc)가 턴-온 및 턴-오프되는 과정을 반복하면서 제어 전압(Vc)은 데이터 전압(Vdata)과 제어 트랜지스터(Tc) 문턱 전압(Vth(Tc))의 합(Vdata+Vth(Tc))의 레벨을 유지하게 된다.
이 상태에서, 레퍼런스 트랜지스터(Tref)에 흐르는 레퍼런스 전류(Iref)는 포화 영역에서 다음과 같이 나타낼 수 있다.
Iref = K*[(Vc-Vth(Tref)]2 = K*[(Vdata+Vth(Tc)-Vth(Tref)]2
여기에서, K=Cox*(W/L)*u 로 나타낼 수 있으며, W와 L은 레퍼런스 트랜지스터(Tref)의 채널폭과 길이이고, Cox는 게이트 절연막의 정전용량이며, u는 이동도를 나타낸다.
이 때, 인접한 위치에 있는 제어 트랜지스터(Tc)와 레퍼런스 트랜지스터(Tref)의 증착 조건을 동일하게 유지하면, 제어 트랜지스터(Tc)의 문턱 전압(Vth(Tc))과 레퍼런스 트랜지스터(Tref)의 문턱 전압(Vth(Tref))은 동일한 값을 가질 수 있다. 즉, 제어 트랜지스터(Tc)와 레퍼런스 트랜지스터(Tref)를 증착하는 과정에서, 게이트 노드, 소스 노드, 드레인 노드, 및 이들 사이에 위치하는 절연막의 두께와 조성비를 동일한 조건으로 유지함으로써, 제어 트랜지스터(Tc)와 레퍼런스 트랜지스터(Tref)가 동일한 문턱 전압(Vth)을 가지도록 형성할 수 있다.
제어 트랜지스터(Tc)의 문턱 전압(Vth(Tc))과 레퍼런스 트랜지스터(Tref)의 문턱 전압(Vth(Tref))이 동일한 값을 가질 때, 레퍼런스 트랜지스터(Tref)에 흐르는 레퍼런스 전류(Iref)는 다음과 같이 표현된다.
Iref = K * Vdata2
즉, 발광 소자(ED)에 흐르는 구동 전류(Id)와 레퍼런스 트랜지스터(Tref)에 흐르는 레퍼런스 전류(Iref)가 데이터 전압(Vdata)에 비례하게 되어, 발광 소자(ED)의 특성이나 구동 트랜지스터(Td)의 특성값에 상관없이 발광 소자(ED)를 구동하는 구동 전류(Id)를 데이터 전압(Vdata)에 의해 조절할 수 있게 된다.
한편, 구동 트랜지스터(Td)가 산화물 트랜지스터인 경우 PBTS(Positive Bias Temperature Stress)에 의해서 문턱 전압(Vth)이 이동할 수 있지만, 이 경우에는 고전위 전압(EVDD)의 크기를 증가시킴으로써 발광 소자(ED)에 흐르는 구동 전류(Id)를 증가시키고, 구동 트랜지스터(Td)의 게이트-소스 노드 전압을 낮추어서 문턱 전압(Vth)의 변경을 최소화할 수 있다.
예를 들어, PBTS(Positive Bias Temperature Stress)에 의한 구동 트랜지스터(Td)의 문턱 전압(Vth) 이동을 감소시키기 위해서, 고전위 전압(EVDD)를 28V 이상으로 설정할 수 있다.
그 결과, 본 개시의 서브픽셀 회로(300)는 발광 회로부(310)의 출력 노드에 해당하는 제어 전압(Vc)이 데이터 전압(Vdata)과 제어 트랜지스터(Tc) 문턱 전압(Vth(Tc))의 합(Vdata+Vth(Tc))에 해당하는 레벨을 유지함으로써, 발광 소자(ED)에 흐르는 구동 전류(Id)가 데이터 전압(Vdata)의 레벨에 비례하도록 제어한다. 이에 따라, 본 개시의 서브픽셀 회로(300)는 구동 트랜지스터(Td)의 특성값이나 발광 소자(ED)의 열화에 상관없이, 발광 소자(ED)에는 데이터 전압(Vdata)에 비례하는 전류가 흐르기 때문에 균일한 휘도의 디스플레이 패널(110) 및 디스플레이 장치(100)를 제공할 수 있다.
도 10은 본 개시의 실시예들에 따른 서브픽셀 회로에서, 데이터 전압에 따라 레퍼런스 회로부에 흐르는 전류의 변동을 나타낸 신호 파형도이다.
도 10을 참조하면, 본 개시의 실시예들에 따른 서브픽셀 회로(300)는 발광 회로부(310)의 출력 노드에 해당하는 제어 전압(Vc)이 데이터 전압(Vdata)과 제어 트랜지스터(Tc) 문턱 전압(Vth(Tc))의 합(Vdata+Vth(Tc))에 해당하는 레벨을 유지함으로써, 발광 회로부(310)에 흐르는 구동 전류(Id) 및 레퍼런스 회로부(320)에 흐르는 레퍼런스 전류(Iref)가 데이터 전압(Vdata)의 레벨에 비례하도록 제어될 수 있다.
예를 들어, 제어 전압(Vc)이 데이터 전압(Vdata)과 제어 트랜지스터(Tc) 문턱 전압(Vth(Tc))의 합(Vdata+Vth(Tc))에 해당하는 레벨을 유지함으로써 발광 회로부(310)에 흐르는 구동 전류(Id)와 레퍼런스 회로부(320)에 흐르는 레퍼런스 전류(Iref)는 동일한 값을 유지한다. 이 때, 데이터 전압(Vdata)을 3V, 2V, 1V, 0V, -1V, 및 -2V의 레벨로 순차적으로 변경하는 경우, 발광 회로부(310)에 흐르는 구동 전류(Id)와 레퍼런스 회로부(320)에 흐르는 레퍼런스 전류(Iref)는 각각 데이터 전압(Vdata)에 비례하는 값을 가지는 것을 확인할 수 있다.
도 11은 본 개시의 실시예들에 따른 서브픽셀 회로에서, 구동 트랜지스터의 문턱 전압이 다른 경우에 서브픽셀 회로의 전류와 전압의 변동을 나타낸 신호 파형도이다.
도 11을 참조하면, 본 개시의 실시예들에 따른 서브픽셀 회로(300)는 구동 시간이 증가함에 따라 구동 트랜지스터(Td)의 문턱 전압과 같은 특성값이 변경될 수 있다.
이러한 상황을 고려하여, 구동 트랜지스터(Td)의 문턱 전압이 기준 전압을 가지는 경우와 기준 전압에서 1V 증가하는 경우에서, 증폭 회로부(330)의 출력 노드에 해당하는 구동 전압(Vd), 발광 회로부(310)를 흐르는 구동 전류(Id) 및 발광 회로부(310)의 출력 노드에 해당하는 제어 전압(Vc)의 변동을 측정하였다.
먼저, 구동 트랜지스터(Td)의 문턱 전압이 증가하는 경우에서, 증폭 회로부(330)의 출력 노드에 해당하는 구동 전압(Vd)의 레벨이 변동되는 것을 확인할 수 있다.(도 11의 (a)의 경우)
그러나, 구동 트랜지스터(Td)의 문턱 전압이 증가하더라도 발광 회로부(310)의 출력 노드에 해당하는 제어 전압(Vc)은 데이터 전압(Vdata)과 제어 트랜지스터(Tc)의 문턱 전압(Vth(Tc))의 합(Vdata+Vth(Tc))에 해당하는 레벨을 일정하게 유지하게 된다.(도 11의 (b)의 경우)
그 결과, 발광 회로부(310)에 흐르는 구동 전류(Id) 및 레퍼런스 회로부(320)에 흐르는 레퍼런스 전류(Iref)는 구동 트랜지스터(Td)의 문턱 전압이 변경되더라도 일정한 값을 유지하게 된다.(도 11의 (c)의 경우)
이와 같이, 본 개시의 서브픽셀 회로(300)는 구동 트랜지스터(Td)의 특성값이나 발광 소자(ED)의 열화에 상관없이, 발광 소자(ED)에 흐르는 구동 전류(Id)가 데이터 전압(Vdata)에 비례하는 값을 가지기 때문에, 구동 시간이 증가하더라도 디스플레이 장치(100)는 균일한 휘도를 유지할 수 있게 된다.
한편, 본 개시의 서브픽셀 회로(300)는 증폭 회로부(330)에서 리셋 트랜지스터(Trst)를 생략하고, 파워 전압(Vp)의 제어를 통해 구동 트랜지스터(Td)를 리셋시킬 수 있다.
도 12는 본 개시의 실시예들에 따른 또 다른 서브픽셀 회로의 세부 구성을 나타낸 도면이다.
도 12를 참조하면, 본 개시의 실시예들에 따른 서브픽셀 회로(300)는 발광 회로부(310), 레퍼런스 회로부(320), 증폭 회로부(330) 및 입력 회로부(340)를 포함할 수 있다. 여기에서는 디스플레이 패널(110)을 구성하는 다수의 서브픽셀 중에서 n번째 스캔 신호(SCAN(n))가 인가되는 경우를 나타내고 있다.
발광 회로부(310)는 고전위 전압(EVDD)이 애노드 전극에 인가되는 발광 소자(ED)와, 발광 소자(ED)의 캐소드 전극이 드레인 노드에 연결되고 증폭 회로부(330)의 구동 전압(Vd)이 게이트 노드에 인가되는 구동 트랜지스터(Td)를 포함할 수 있다.
발광 소자(ED)가 고전위 전압(EVDD)에 의해 턴-온되고, 구동 트랜지스터(Td)가 증폭 회로부(330)의 구동 전압(Vd)에 의해 턴-온되는 경우, 발광 회로부(310)에는 구동 전류(Id)가 흐르게 될 것이다.
레퍼런스 회로부(320)는 발광 회로부(310)의 출력 노드에 해당하는 제어 전압(Vc)이 드레인 노드와 게이트 노드에 인가되고, 저전위 전압(EVSS)이 소스 노드에 인가되는 레퍼런스 트랜지스터(Tref)를 포함할 수 있다.
제어 전압(Vc)과 데이터 전압(Vdata)이 동일한 수준의 전위를 가질 때, 발광 회로부(310)를 흐르는 구동 전류(Id)는 모두 레퍼런스 회로부(320)를 흐르게 되며, 이 때의 구동 전류(Id)는 레퍼런스 전류(Iref)와 동일한 값을 나타내게 된다.
증폭 회로부(330)는 제어 전압(Vc)이 게이트 노드에 인가되고, 소스 노드가 구동 트랜지스터(Td)의 게이트 노드에 연결되는 제어 트랜지스터(Tc), 및 제어 트랜지스터(Tc)의 소스 노드에 연결되어 파워 전압(Vp)을 전달하는 제 1 커패시터(C1)를 포함할 수 있다. 파워 전압(Vp)은 구동 트랜지스터(Td)를 구동시킬 수 있는 레벨을 가진다.
입력 회로부(340)는 n번째 스캔 신호(SCAN(n))가 게이트 노드에 인가되고, 소스 노드에 데이터 전압(Vdata)이 인가되며, 소스 노드가 제어 트랜지스터(Tc)의 드레인 노드에 연결되는 스위칭 트랜지스터(Tsw), 및 스위칭 트랜지스터(Tsw)의 소스 노드와 저전위 전압(EVSS) 사이에 연결되는 제 2 커패시터(C2)를 포함할 수 있다.
따라서, 입력 회로부(340)는 n번째 스캔 신호(SCAN(n))에 의해서 데이터 전압(Vdata)을 증폭 회로부(330)에 공급한다. 제 2 커패시터(C2)는 데이터 전압(Vdata)을 안정적으로 전달하는 역할을 한다.
서브픽셀 회로(300)를 구성하는 트랜지스터(Td, Tref, Tc, Tsw)는 P형 트랜지스터일 수도 있고, N형 트랜지스터일 수도 있다.
P형 트랜지스터는 N형 트랜지스터에 비해 비교적 신뢰성이 높다. P형 트랜지스터의 경우, 발광 소자(ED)가 발광하는 구간에 구동 트랜지스터(Td)를 고전위 전압(EVDD)으로 고정시킬 수 있기 때문에 발광 소자(ED)에 흐르는 전류가 흔들리지 않고 안정적으로 공급할 수 있는 장점이 있다.
P형 트랜지스터는 포화(Saturation) 영역에서 동작할 경우 문턱 전압의 변화에 상관없이 일정한 전류를 흘려줄 수 있으므로 신뢰성이 비교적 높다.
반면, N형 트랜지스터는 정공이 아닌 전자를 캐리어로 사용하기 때문에, P형 트랜지스터에 비해 이동도가 빠르므로 스위칭 속도를 높일 수 있다.
N형 트랜지스터는 산화물 반도체를 이용하여 형성되는 산화물 트랜지스터(예를 들어, 인듐, 갈륨, 아연 산화물 또는 IGZO와 같은 산화물 반도체로부터 형성된 채널을 갖는 트랜지스터)로 이루어질 수 있고, P형 트랜지스터는 실리콘과 같은 반도체로부터 형성된 실리콘 트랜지스터(예를 들어, LTPS 또는 저온 폴리 실리콘으로 지칭되는 저온 프로세스를 이용하여 형성된 폴리 실리콘 채널을 갖는 트랜지스터)일 수 있다.
여기에서는 서브픽셀 회로(300)를 구성하는 트랜지스터(Td, Tref, Tc, Tsw)가 N형 트랜지스터로 이루어진 경우를 예시로 나타내고 있다.
또한, 트랜지스터의 소스 노드 및 드레인 노드는 입력되는 전압에 따라 드레인 노드와 소스 노드로 지칭되는 용어가 바뀔 수도 있을 것이다.
도 13은 본 개시의 실시예들에 따른 또 다른 서브픽셀 회로의 동작을 나타낸 신호 파형도의 예시이다.
도 13을 참조하여, 본 개시의 실시예들에 따른 서브픽셀 회로(300)의 동작을 살펴보면 다음과 같다.
파워 전압(Vp)은 파워 관리 회로(150)에서 타이밍에 맞게 펄스 형태로 인가될 수 있다.
먼저, n번째 스캔 신호(SCAN(n))이 인가되기 전에 파워 전압(Vp)이 로우 레벨로 인가되면, 파워 전압(Vp)에 의해서 구동 트랜지스터(Td)가 턴-오프된다.
이 후, n번째 스캔 신호(SCAN(n))가 인가되어, 스위칭 트랜지스터(Tsw)가 턴-온되면, 데이터 전압(Vdata)이 제 2 커패시터(C2)에 인가된다. n번째 스캔 신호(SCAN(n))가 인가된 이후 파워 전압(Vp)은 하이 레벨로 변환된다. 파워 전압(Vp)이 구동 트랜지스터(Td)의 문턱 전압 레벨에 도달하게 되면 구동 트랜지스터(Td)가 턴-온되고, 발광 소자(ED)를 흐르는 구동 전류(Id)가 구동 트랜지스터(Td)를 통해 레퍼런스 회로부(320)로 전달된다.
발광 회로부(310)에서 레퍼런스 회로부(320)로 흐르는 구동 전류(Id)에 의해서, 발광 회로부(310)의 출력 노드에 해당하는 제어 전압(Vc)은 상승한다.
제어 전압(Vc)이 데이터 전압(Vdata)과 제어 트랜지스터(Tc) 문턱 전압(Vth(Tc))의 합(Vdata+Vth(Tc))에 도달하면 제어 트랜지스터(Tc)가 턴-온된다. 제어 트랜지스터(Tc)가 턴-온되면 제 1 커패시터(C1)에 저장된 전하가 제 2 커패시터(C2)로 이동하게 되어, 구동 트랜지스터(Td)에 흐르는 구동 전류(Id)가 감소한다. 이에 따라, 제어 전압(Vc)이 감소하여 제어 트랜지스터(Tc)는 턴-오프된다.
짧은 시간 동안 제어 트랜지스터(Tc)가 턴-온 및 턴-오프되는 과정을 반복하면서 제어 전압(Vc)은 데이터 전압(Vdata)과 제어 트랜지스터(Tc)의 문턱 전압(Vth(Tc))의 합(Vdata+Vth(Tc))의 레벨을 유지하게 된다.
이 때, 인접한 위치에 있는 제어 트랜지스터(Tc)와 레퍼런스 트랜지스터(Tref)의 증착 조건이 동일하다면, 제어 트랜지스터(Tc)의 문턱 전압(Vth(Tc))과 레퍼런스 트랜지스터(Tref)의 문턱 전압(Vth(Tref))은 동일한 값을 가질 수 있다. 즉, 제어 트랜지스터(Tc)와 레퍼런스 트랜지스터(Tref)를 증착하는 과정에서, 게이트 노드, 소스 노드, 드레인 노드, 및 이들 사이에 위치하는 절연막의 두께와 조성비, 구조를 동일한 조건으로 유지함으로써, 제어 트랜지스터(Tc)와 레퍼런스 트랜지스터(Tref)가 동일한 문턱 전압(Vth)을 가지도록 형성할 수 있다.
제어 트랜지스터(Tc)의 문턱 전압(Vth(Tc))과 레퍼런스 트랜지스터(Tref)의 문턱 전압(Vth(Tref))이 동일한 값을 가질 때, 레퍼런스 트랜지스터(Tref)에 흐르는 레퍼런스 전류(Iref)는 다음과 같이 표현된다.
Iref = K * Vdata2
즉, 발광 소자(ED)에 흐르는 구동 전류(Id)와 레퍼런스 트랜지스터(Tref)에 흐르는 레퍼런스 전류(Iref)가 데이터 전압(Vdata)에 비례하게 되어, 발광 소자(ED)의 특성이나 구동 트랜지스터(Td)의 특성값에 상관없이 발광 소자(ED)를 구동하는 구동 전류(Id)를 데이터 전압(Vdata)에 의해 조절할 수 있게 된다.
그 결과, 본 개시의 서브픽셀 회로(300)는 발광 회로부(310)의 출력 노드에 해당하는 제어 전압(Vc)이 데이터 전압(Vdata)과 제어 트랜지스터(Tc) 문턱 전압(Vth(Tc))의 합(Vdata+Vth(Tc))에 해당하는 레벨을 유지함으로써, 발광 소자(ED)에 흐르는 구동 전류(Id)가 데이터 전압(Vdata)의 레벨에 비례하도록 제어한다.
이에 따라, 본 개시의 서브픽셀 회로(300)는 구동 트랜지스터(Td)의 특성값이나 발광 소자(ED)의 열화에 상관없이, 발광 소자(ED)에는 데이터 전압(Vdata)에 비례하는 전류가 흐르기 때문에 균일한 휘도의 디스플레이 패널(110) 및 디스플레이 장치(100)를 제공할 수 있다.
이상에서 설명한 본 개시의 실시예들을 간략하게 설명하면 아래와 같다.
본 개시의 서브픽셀 회로(300)는 디스플레이 패널(110)에 배치된 복수의 서브픽셀(SP)을 동작하는 서브픽셀 회로에 있어서, 고전위 전압(EVDD)이 인가되는 발광 소자(ED)를 포함하며, 구동 전압(Vd)에 따라 상기 발광 소자(ED)의 동작이 제어되도록 구성된 발광 회로부(310)와, 상기 발광 회로부(310)에서 전달되는 제어 전압(Vc)과 저전위 전압(EVSS) 사이에 배치되어, 상기 발광 회로부(310)의 구동 전류(Id)를 제어하도록 구성된 레퍼런스 회로부(320)와, 상기 제어 전압(Vc)과 데이터 전압(Vdata)을 비교하여, 상기 발광 회로부(310)의 동작을 제어하기 위한 상기 구동 전압(Vd)이 생성되도록 구성된 증폭 회로부(330); 및 스캔 신호(SCAN(n))에 의해 상기 데이터 전압(Vdata)이 상기 증폭 회로부(330)에 인가되는 시점을 제어하도록 구성된 입력 회로부(340)를 포함할 수 있다.
상기 발광 회로부(310)는 상기 고전위 전압(EVDD)이 애노드 전극에 인가되는 상기 발광 소자(ED); 및 상기 발광 소자(ED)의 캐소드 전극이 드레인 노드에 연결되고, 상기 구동 전압(Vd)이 게이트 노드에 인가되는 구동 트랜지스터(Td)를 포함할 수 있다.
상기 레퍼런스 회로부(320)는 상기 제어 전압(Vc)이 드레인 노드와 게이트 노드에 인가되고, 상기 저전위 전압(EVSS)이 소스 노드에 인가되는 레퍼런스 트랜지스터(Tref)를 포함할 수 있다.
상기 증폭 회로부(330)는 상기 제어 전압(Vc)이 반전 입력 단자(-)에 인가되고, 상기 입력 회로부(340)의 출력 전압이 비반전 입력 단자(+)에 인가되는 연산 증폭기를 포함할 수 있다.
상기 증폭 회로부(330)는 상기 제어 전압(Vc)이 게이트 노드에 인가되고, 소스 노드를 통해 상기 구동 전압(Vd)을 상기 발광 회로부(310)에 공급하는 제어 트랜지스터(Tc); 및 상기 제어 트랜지스터(Tc)의 소스 노드에 연결되어 파워 전압(Vp)을 전달하는 제 1 커패시터(C1)를 포함할 수 있다.
상기 제어 트랜지스터(Tc)는 상기 레퍼런스 트랜지스터(Tref)와 동일한 증착 조건으로 형성될 수 있다.
상기 증착 조건은 상기 제어 트랜지스터(Tc)와 상기 레퍼런스 트랜지스터(Tref)를 구성하는 게이트 노드, 소스 노드, 드레인 노드, 및 이들 사이에 위치하는 절연막의 두께, 조성비, 및 구조를 포함할 수 있다.
상기 입력 회로부(340)는 상기 스캔 신호(SCAN(n))가 게이트 노드에 인가되고, 소스 노드에 상기 데이터 전압(Vdata)이 인가되며, 소스 노드가 상기 증폭 회로부(330)에 연결되는 스위칭 트랜지스터(Tsw); 및 상기 스위칭 트랜지스터(Tsw)의 소스 노드와 저전위 전압(EVSS) 사이에 연결되는 제 2 커패시터(C2)를 포함할 수 있다.
상기 구동 트랜지스터(Td)는 상기 스캔 신호(SCAN(n))보다 먼저 인가되는 상기 파워 전압(Vp)에 의해 리셋되고, 상기 스캔 신호(SCAN(n))에 의해 턴-온될 수 있다.
상기 증폭 회로부(330)는 리셋 전압(Vrst)이 소스 노드에 인가되고 상기 스캔 신호(SCAN(n))보다 먼저 인가되는 제 2 스캔 신호(SCAN(n-1))가 게이트 노드에 인가되며, 상기 제어 트랜지스터(Tc)와 소스 노드를 공유하는 리셋 트랜지스터(Trst)를 더 포함할 수 있다.
상기 구동 트랜지스터(Td)는 상기 제 2 스캔 신호(SCAN(n-1))에 의해서 리셋되고, 상기 스캔 신호(SCAN(n))에 의해 턴-온될 수 있다.
상기 제어 전압(Vc)이 상기 제어 트랜지스터(Tc)의 문턱 전압(Vth(Tc))과 상기 데이터 전압(Vdata)의 합에 해당하는 레벨로 유지되는 경우에, 상기 발광 회로부(310)를 흐르는 구동 전류(Id)와 상기 레퍼런스 회로부(320)를 흐르는 레퍼런스 전류(Iref)가 동일한 값을 가질 수 있다.
상기 발광 회로부(310), 상기 레퍼런스 회로부(320), 상기 증폭 회로부(330), 및 상기 입력 회로부(340)를 구성하는 트랜지스터는 N형 트랜지스터로 이루어질 수 있다.
본 개시의 디스플레이 패널(110)은 고전위 전압(EVDD)이 인가되는 발광 소자(ED)를 포함하며, 구동 전압(Vd)에 따라 상기 발광 소자(ED)의 동작이 제어되도록 구성된 발광 회로부(310)와, 상기 발광 회로부(310)에서 전달되는 제어 전압(Vc)과 저전위 전압(EVSS) 사이에 배치되어, 상기 발광 회로부(310)의 구동 전류(Id)를 제어하도록 구성된 레퍼런스 회로부(320)와, 상기 제어 전압(Vc)과 데이터 전압(Vdata)을 비교하여, 상기 발광 회로부(310)의 동작을 제어하기 위한 상기 구동 전압(Vd)이 생성되도록 구성된 증폭 회로부(330); 및 스캔 신호(SCAN(n))에 의해 상기 데이터 전압(Vdata)이 상기 증폭 회로부(330)에 인가되는 시점을 제어하도록 구성된 입력 회로부(340)를 포함하는 서브픽셀 회로(300)를 내장할 수 있다.
본 개시의 디스플레이 장치(100)는 복수의 서브픽셀(SP)이 배치된 디스플레이 패널(110); 복수의 게이트 라인(GL)을 통해 상기 디스플레이 패널(110)에 복수의 스캔 신호(SCAN)를 공급하도록 구성된 게이트 구동 회로(120); 복수의 데이터 라인(DL)을 통해 상기 디스플레이 패널(110)에 복수의 데이터 전압(Vdata)을 공급하도록 구성된 데이터 구동 회로(130); 및 상기 게이트 구동 회로(120)와 상기 데이터 구동 회로(130)를 제어하도록 구성된 타이밍 컨트롤러(140)를 포함하되, 상기 서브픽셀(SP)은 고전위 전압(EVDD)이 인가되는 발광 소자(ED)를 포함하며, 구동 전압(Vd)에 따라 상기 발광 소자(ED)의 동작이 제어되도록 구성된 발광 회로부(310)와, 상기 발광 회로부(310)에서 전달되는 제어 전압(Vc)과 저전위 전압(EVSS) 사이에 배치되어, 상기 발광 회로부(310)의 구동 전류(Id)를 제어하도록 구성된 레퍼런스 회로부(320)와, 상기 제어 전압(Vc)과 데이터 전압(Vdata)을 비교하여, 상기 발광 회로부(310)의 동작을 제어하기 위한 상기 구동 전압(Vd)이 생성되도록 구성된 증폭 회로부(330); 및 스캔 신호(SCAN(n))에 의해 상기 데이터 전압(Vdata)이 상기 증폭 회로부(330)에 인가되는 시점을 제어하도록 구성된 입력 회로부(340)를 포함할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디스플레이 장치
110: 디스플레이 패널
120: 게이트 구동 회로
130: 데이터 구동 회로
140: 타이밍 컨트롤러
150: 파워 관리 회로
160: 메인 파워 관리 회로
170: 세트 보드
200: 호스트 시스템
300: 서브픽셀 회로
310: 발광 회로부
320: 레퍼런스 회로부
330: 증폭 회로부
340: 입력 회로부

Claims (15)

  1. 디스플레이 패널에 배치된 복수의 서브픽셀을 동작하는 서브픽셀 회로에 있어서,
    고전위 전압이 인가되는 발광 소자를 포함하며, 구동 전압에 따라 상기 발광 소자의 동작이 제어되도록 구성된 발광 회로부;
    상기 발광 회로부에서 전달되는 제어 전압과 저전위 전압 사이에 배치되어, 상기 발광 회로부의 구동 전류를 제어하도록 구성된 레퍼런스 회로부;
    상기 제어 전압과 데이터 전압을 비교하여, 상기 발광 회로부의 동작을 제어하기 위한 상기 구동 전압이 생성되도록 구성된 증폭 회로부; 및
    스캔 신호에 의해 상기 데이터 전압이 상기 증폭 회로부에 인가되는 시점을 제어하도록 구성된 입력 회로부를 포함하는 서브픽셀 회로.
  2. 제 1 항에 있어서,
    상기 발광 회로부는
    상기 고전위 전압이 애노드 전극에 인가되는 상기 발광 소자; 및
    상기 발광 소자의 캐소드 전극이 드레인 노드에 연결되고, 상기 구동 전압이 게이트 노드에 인가되는 구동 트랜지스터를 포함하는 서브픽셀 회로.
  3. 제 1 항에 있어서,
    상기 레퍼런스 회로부는
    상기 제어 전압이 드레인 노드와 게이트 노드에 인가되고, 상기 저전위 전압이 소스 노드에 인가되는 레퍼런스 트랜지스터를 포함하는 서브픽셀 회로.
  4. 제 1 항에 있어서,
    상기 증폭 회로부는
    상기 제어 전압이 반전 입력 단자에 인가되고, 상기 입력 회로부의 출력 전압이 비반전 입력 단자에 인가되는 연산 증폭기를 포함하는 서브픽셀 회로.
  5. 제 1 항에 있어서,
    상기 증폭 회로부는
    상기 제어 전압이 게이트 노드에 인가되고, 소스 노드를 통해 상기 구동 전압을 상기 발광 회로부에 공급하는 제어 트랜지스터; 및
    상기 제어 트랜지스터의 소스 노드에 연결되어 파워 전압을 전달하는 제 1 커패시터를 포함하는 서브픽셀 회로.
  6. 제 5 항에 있어서,
    상기 제어 트랜지스터는
    상기 레퍼런스 트랜지스터와 동일한 증착 조건으로 형성되는 서브픽셀 회로.
  7. 제 6 항에 있어서,
    상기 증착 조건은
    상기 제어 트랜지스터와 상기 레퍼런스 트랜지스터를 구성하는 게이트 노드, 소스 노드, 드레인 노드, 및 이들 사이에 위치하는 절연막의 두께, 조성비, 및 구조를 포함하는 서브픽셀 회로.
  8. 제 1 항에 있어서,
    상기 입력 회로부는
    상기 스캔 신호가 게이트 노드에 인가되고, 소스 노드에 상기 데이터 전압이 인가되며, 소스 노드가 상기 증폭 회로부에 연결되는 스위칭 트랜지스터; 및
    상기 스위칭 트랜지스터의 소스 노드와 저전위 전압 사이에 연결되는 제 2 커패시터를 포함하는 서브픽셀 회로.
  9. 제 8 항에 있어서,
    상기 구동 트랜지스터는
    상기 스캔 신호보다 먼저 인가되는 상기 파워 전압에 의해 리셋되고,
    상기 스캔 신호에 의해 턴-온되는 서브픽셀 회로.
  10. 제 5 항에 있어서,
    상기 증폭 회로부는
    리셋 전압이 소스 노드에 인가되고 상기 스캔 신호보다 먼저 인가되는 제 2 스캔 신호가 게이트 노드에 인가되며, 상기 제어 트랜지스터와 소스 노드를 공유하는 리셋 트랜지스터를 더 포함하는 서브픽셀 회로.
  11. 제 9 항에 있어서,
    상기 구동 트랜지스터는
    상기 제 2 스캔 신호에 의해서 리셋되고,
    상기 스캔 신호에 의해 턴-온되는 서브픽셀 회로.
  12. 제 5 항에 있어서,
    상기 제어 전압이 상기 제어 트랜지스터의 문턱 전압과 상기 데이터 전압의 합에 해당하는 레벨로 유지되는 경우에,
    상기 발광 회로부를 흐르는 구동 전류와 상기 레퍼런스 회로부를 흐르는 레퍼런스 전류가 동일한 값을 가지는 서브픽셀 회로.
  13. 제 1 항에 있어서,
    상기 발광 회로부, 상기 레퍼런스 회로부, 상기 증폭 회로부, 및 상기 입력 회로부를 구성하는 트랜지스터는 N형 트랜지스터로 이루어지는 서브픽셀 회로.
  14. 고전위 전압이 인가되는 발광 소자를 포함하며, 구동 전압에 따라 상기 발광 소자의 동작이 제어되도록 구성된 발광 회로부;
    상기 발광 회로부에서 전달되는 제어 전압과 저전위 전압 사이에 배치되어, 상기 발광 회로부의 구동 전류를 제어되도록 구성된 레퍼런스 회로부;
    상기 제어 전압과 데이터 전압을 비교하여, 상기 발광 회로부의 동작을 제어하기 위한 상기 구동 전압이 생성되도록 구성된 증폭 회로부; 및
    스캔 신호에 의해 상기 데이터 전압이 상기 증폭 회로부에 인가되는 시점을 제어하도록 구성된 입력 회로부를 포함하는 서브픽셀 회로를 내장하는 디스플레이 패널.
  15. 복수의 서브픽셀이 배치된 디스플레이 패널;
    복수의 게이트 라인을 통해 상기 디스플레이 패널에 복수의 스캔 신호를 공급하도록 구성된 게이트 구동 회로;
    복수의 데이터 라인을 통해 상기 디스플레이 패널에 복수의 데이터 전압을 공급하도록 구성된 데이터 구동 회로; 및
    상기 게이트 구동 회로와 상기 데이터 구동 회로를 제어하도록 구성된 타이밍 컨트롤러를 포함하되,
    상기 서브픽셀은
    고전위 전압이 인가되는 발광 소자를 포함하며, 구동 전압에 따라 상기 발광 소자의 동작이 제어되도록 구성된 발광 회로부;
    상기 발광 회로부에서 전달되는 제어 전압과 저전위 전압 사이에 배치되어, 상기 발광 회로부의 구동 전류를 제어되도록 구성된 레퍼런스 회로부;
    상기 제어 전압과 데이터 전압을 비교하여, 상기 발광 회로부의 동작을 제어하기 위한 상기 구동 전압이 생성되도록 구성된 증폭 회로부; 및
    스캔 신호에 의해 상기 데이터 전압이 상기 증폭 회로부에 인가되는 시점을 제어하도록 구성된 입력 회로부를 포함하는 디스플레이 장치.
KR1020210182401A 2021-12-20 2021-12-20 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치 KR20230093616A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210182401A KR20230093616A (ko) 2021-12-20 2021-12-20 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치
CN202211245653.7A CN116363987A (zh) 2021-12-20 2022-10-12 子像素电路、显示面板和显示装置
US17/965,426 US11869436B2 (en) 2021-12-20 2022-10-13 Subpixel circuit, display panel, and display device
EP22202772.4A EP4198958A1 (en) 2021-12-20 2022-10-20 Subpixel circuit, display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210182401A KR20230093616A (ko) 2021-12-20 2021-12-20 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230093616A true KR20230093616A (ko) 2023-06-27

Family

ID=83903134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210182401A KR20230093616A (ko) 2021-12-20 2021-12-20 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치

Country Status (4)

Country Link
US (1) US11869436B2 (ko)
EP (1) EP4198958A1 (ko)
KR (1) KR20230093616A (ko)
CN (1) CN116363987A (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831874B2 (ja) * 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
CN1293421C (zh) * 2001-12-27 2007-01-03 Lg.菲利浦Lcd株式会社 电致发光显示面板及用于操作它的方法
JP3829778B2 (ja) * 2002-08-07 2006-10-04 セイコーエプソン株式会社 電子回路、電気光学装置、及び電子機器
JP4307830B2 (ja) * 2002-12-25 2009-08-05 株式会社半導体エネルギー研究所 画像表示装置
JP4166783B2 (ja) * 2003-03-26 2008-10-15 株式会社半導体エネルギー研究所 発光装置及び素子基板
JP4562997B2 (ja) * 2003-03-26 2010-10-13 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP4754772B2 (ja) * 2003-05-16 2011-08-24 株式会社半導体エネルギー研究所 発光装置及び該発光装置を用いた電子機器
JP4574130B2 (ja) * 2003-06-18 2010-11-04 株式会社半導体エネルギー研究所 半導体装置、電子機器
US8552933B2 (en) * 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
KR101166824B1 (ko) * 2004-09-30 2012-07-19 엘지디스플레이 주식회사 유기 전계발광표시장치 및 이의 구동방법
US7595778B2 (en) * 2005-04-15 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
KR101416904B1 (ko) * 2007-11-07 2014-07-09 엘지디스플레이 주식회사 유기전계발광 표시장치의 화소 구동 장치
CN106782312B (zh) * 2017-03-08 2019-01-29 合肥鑫晟光电科技有限公司 一种像素电路及其驱动方法、显示装置
US11521547B2 (en) * 2018-03-27 2022-12-06 Sharp Kabushiki Kaisha Display device
KR102627269B1 (ko) 2018-09-28 2024-01-22 엘지디스플레이 주식회사 구동특성 보상회로를 갖는 유기발광 표시장치
CN112967681B (zh) 2021-04-06 2022-07-19 上海天马微电子有限公司 一种驱动电路、发光组件和显示装置

Also Published As

Publication number Publication date
EP4198958A1 (en) 2023-06-21
US20230197002A1 (en) 2023-06-22
US11869436B2 (en) 2024-01-09
CN116363987A (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
CN103077662B (zh) 有机发光显示设备
KR20220068537A (ko) 표시장치와 그 구동 방법
US11830443B2 (en) Display device, display panel, and display driving method having operation at a low driving frequency
US11842694B2 (en) Display device
KR20240037218A (ko) 디스플레이 장치 및 구동 방법
US11527210B2 (en) Method of sensing characteristic value of circuit element and display device using it
US20230410748A1 (en) Display Device, Driving Circuit and Display Driving Method
US20230343843A1 (en) Display Device and Display Driving Method
KR20210058232A (ko) 표시 장치
US11562700B2 (en) Display device and driving method thereof
KR20230071223A (ko) 디스플레이 장치, 구동 회로 및 디스플레이 구동 방법
KR20230093616A (ko) 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치
KR20230093619A (ko) 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치
KR20140041046A (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법
KR20230099137A (ko) 디스플레이 장치, 데이터 구동 회로 및 디스플레이 구동 방법
KR20100062578A (ko) 표시 장치 및 그의 구동 방법
KR20230102478A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20230100222A (ko) 디스플레이 패널, 디스플레이 장치 및 디스플레이 구동 방법
KR20230096492A (ko) 표시 장치 및 이의 구동 방법
KR20230102150A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20240096143A (ko) 디스플레이 장치, 디스플레이 패널, 및 서브픽셀 회로
KR20240063360A (ko) 디스플레이 장치 및 게이트 구동 회로
KR20230172135A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20230102601A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination