KR20230092468A - 비대칭면을 갖는 led 구조물, 이를 이용한 직류구동 가능한 led 전극어셈블리 제조방법 및 이를 통해 제조된 직류구동 가능한 led 전극어셈블리 - Google Patents

비대칭면을 갖는 led 구조물, 이를 이용한 직류구동 가능한 led 전극어셈블리 제조방법 및 이를 통해 제조된 직류구동 가능한 led 전극어셈블리 Download PDF

Info

Publication number
KR20230092468A
KR20230092468A KR1020210181879A KR20210181879A KR20230092468A KR 20230092468 A KR20230092468 A KR 20230092468A KR 1020210181879 A KR1020210181879 A KR 1020210181879A KR 20210181879 A KR20210181879 A KR 20210181879A KR 20230092468 A KR20230092468 A KR 20230092468A
Authority
KR
South Korea
Prior art keywords
led
led structure
semiconductor layer
conductive semiconductor
layer
Prior art date
Application number
KR1020210181879A
Other languages
English (en)
Inventor
도영락
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020210181879A priority Critical patent/KR20230092468A/ko
Priority to US18/083,319 priority patent/US20230197694A1/en
Priority to CN202211624056.5A priority patent/CN116417446A/zh
Publication of KR20230092468A publication Critical patent/KR20230092468A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 LED 구조물에 관한 것이며, 보다 구체적으로는 비대칭면을 갖는 LED 구조물, 이를 이용한 직류구동 가능한 LED 전극어셈블리 제조방법 및 이를 통해 제조된 직류구동 가능한 LED 전극어셈블리에 관한 것이다.

Description

비대칭면을 갖는 LED 구조물, 이를 이용한 직류구동 가능한 LED 전극어셈블리 제조방법 및 이를 통해 제조된 직류구동 가능한 LED 전극어셈블리{LED structure having asymmetric shape, method for manufacturing LED electrode assembly capable of direct current driving using the same and LED electrode assembly capable of direct current driving manufactured therefrom}
본 발명은 LED 구조물에 관한 것이며, 보다 구체적으로는 비대칭면을 갖는 LED 구조물, 이를 이용한 직류구동 가능한 LED 전극어셈블리 제조방법 및 이를 통해 제조된 직류구동 가능한 LED 전극어셈블리에 관한 것이다.
마이크로 LED와 나노 LED는 우수한 색감과 높은 효율을 구현할 수 있고, 친환경적인 물질이므로 디스플레이의 핵심 소재로 사용되고 있다. 이러한 시장상황에 맞춰서 최근에는 새로운 나노로드 LED 구조나 새로운 제조공정에 의하여 쉘이 코팅된 나노 케이블 LED를 개발하기 위한 연구가 진행되고 있다. 더불어 나노로드 외부면을 피복하는 보호막의 고효율, 고안정성을 달성하기 위한 보호막 소재에 대한 연구나 후속 공정에 유리한 리간드 소재에 대한 연구개발도 진행되고 있다.
또한, 이러한 소재분야의 연구에 맞춰서 픽 앤 플레이스(pick & place) 기술로 전극 상에 마이크로 LED 및 나노 LED를 일일이 목적하는 타겟 부분에 일대일로 실장시키는 것은 사실 상 불가능하기 때문에 독립된 낱 개의 마이크로 LED 및 나노 LED를 나노 또는 마이크로 단위 크기의 전극 상에 실장시키는 실장기술에 대한 연구도 활발히 진행되고 있다.
이러한 연구의 일환으로 등록특허공보 제10-1436123호는 서브픽셀에 나노로드형 LED가 혼합된 용액을 투하한 뒤 두 정렬 전극 사이에 전계(electric field)를 형성시켜 나노로드형 LED 소자들을 전극 상에 자기 정렬시킴으로써 서브픽셀을 형성하는 공법을 통해 제조된 디스플레이를 개시한다.
그러나 개시된 기술은 로드형 LED 소자의 n형 반도체 측인 장축 방향 일단과 p형 반도체 측인 장축 방향 타단이 동일 평면 상의 서로 다른 두 전극 상에 랜덤하게 정렬시킬 수밖에 없어서 상기 두 전극에 교류 전원을 인가해야만 LED 소자를 구동시킬 수 있는 기술적 한계가 존재한다.
또한, 로드형 LED 소자가 장축방향으로 서로 다른 두 반도체층과 광활성층이 적층되는 구조를 가지며, 이와 같은 구조의 로드형 LED 소자가 장축방향으로 직립해 전극에 실장되는 것이 아니라 수평으로 이격된 수평 전극 상에 장축방향으로 누워서 실장될 수밖에 없는 기술임에 따라서 전면이 아닌 측면으로 발광이 강한 디스플레이가 제조될 수밖에 없고, 이에 충분한 전면휘도를 갖도록 구현하기 어려웠다.
이에 따라서, LED 소자를 이루는 서로 다른 두 반도체층과 광활성층이 적층되는 방향으로 전극 상에 LED 소자를 정렬시켜서 구현되는 LED 전극어셈블리의 전면휘도를 크게 향상시키면서도 서로 다른 두 반도체층이 전극 상에 정렬되는 방향이 어느 한 방향이 되도록 다수 개의 LED 소자를 정렬시킴으로써 직류 구동이 가능한 LED 전극 어셈블리를 구현할 수 있는 LED 소재와 LED 정렬기술의 개발이 시급한 실정이다.
등록특허공보 제10-1436123호
본 발명은 상술한 문제점을 해결하기 위하여 고안된 것으로서, 발광면적이 넓고, 표면 결함에 의한 효율 저하가 최소화 또는 방지되며, 전자-정공의 재결합 속도가 최적화되고, 잉크화 시키기 적합하며, 자기정렬을 위한 자성층 등의 추가 구성이나 LED 소자를 LED 웨이퍼에서 식각해 분리해 내는 기존의 LED 소자 제조방법의 변경 없이도 LED 소자를 이루는 각 층의 적층방향으로 LED 소자가 직립해 실장될 수 있으면서 전극 상에 목적한 어느 일 반도체층 닿거나 인접하게 실장시킬 수 있는 LED 구조물, 이를 포함하는 인쇄장치용 잉크, 이를 이용한 직류구동 가능한 LED 전극 어셈블리를 제조하는 방법 및 이를 통해 제조되는 직류구동 가능한 LED 전극어셈블리를 제공하는데 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명은 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층을 포함하는 층들이 제1방향으로 적층되고 제1방향으로 상호 대향하는 제1면과 제2면을 갖는 LED 구조물로서, 상기 제1면과 제2면의 모양은 서로 합동이되 상기 제1면과 제2면의 모양은 대칭축이 존재하지 않는 비대칭 모양인 비대칭면을 갖는 LED 구조물을 제공한다.
본 발명의 일 실시예에 의하면, 상기 제1도전성 반도체층 및 상기 제2도전성 반도체층 중 어느 하나는 n형 III-질화물 반도체층이고, 다른 하나는 p형 III-질화물 반도체층일 수 있다.
또한, 상기 LED 구조물의 제1면과 제2면을 제외한 나머지 면의 모양은 상기 제1면 및 제2면 중 적어도 어느 일면의 모양과 상이한 모양을 가질 수 있다.
또한, 상기 제1면 및 제2면의 면적은 0.20 ~ 100㎛2일 수 있다.
또한, 상기 제1면과 제2면의 수직거리인 두께가 0.3 ~ 3.5㎛일 수 있다.
또한, 상기 제1도전성 반도체층은 n형 III-질화물 반도체층이고, 상기 광활성층에서 재결합되는 전자와 전공의 수가 균형이 이루어지도록 제1도전성 반도체층 하부에 전자지연층을 더 포함할 수 있다.
또한, 상기 전자지연층은 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, GaTe, SiC, ZnO, ZnMgO, SnO2, TiO2, In2O3, Ga2O3, Si, 폴리파라페닐렌 비닐렌(poly(paraphenylene vinylene)) 및 이의 유도체, 폴리아닐린(polyaniline), 폴리(3-알킬티오펜)(poly(3-alkylthiophene)) 및 폴리(파라페닐렌)(poly(paraphenylene))로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다.
또한, 상기 제1도전성 반도체층은 도핑된 n형 III-질화물 반도체층이며, 상기 전자지연층은 도핑농도가 상기 제1도전성 반도체층보다 낮은 III-질화물 반도체일 수 있다.
또한, 상기 제1방향과 면방향이 평행한 LED 구조물의 측면을 둘러싸는 보호피막을 더 포함할 수 있다.
또한, 상기 제1도전성 반도체층은 n형 III-질화물 반도체층이고, 상기 제2도전성 반도체층은 p형 III-질화물 반도체층이며, 제2도전성 반도체층의 노출된 측면, 또는 제2도전성 반도체층 노출된 측면과 광활성층 적어도 일부의 노출된 측면을 둘러싸서 노출된 측면 표면쪽의 정공을 중심쪽으로 이동시키기 위한 정공푸싱피막 및 상기 제1도전성 반도체층의 노출된 측면을 둘러싸서 노출된 측면 표면쪽의 전자를 중심쪽으로 이동시키기 위한 전자푸싱피막 중 적어도 어느 하나의 기능성 피막을 더 포함할 수 있다.
또한, 상기 LED 구조물은 제1도전성 반도체층 상에 구비되는 제2전극층 및 제2도전성 반도체층 상에 구비되는 제1전극층 중 어느 하나 이상을 더 포함할 수 있다.
또한, 본 발명은 본 발명에 따른 비대칭면을 갖는 LED 구조물을 다수 개 함유하는 인쇄장치용 잉크조성물을 제공한다.
또한, 본 발명은 (1) 본 발명에 따른 비대칭면을 갖는 LED 구조물을 다수 개 함유하는 인쇄장치용 잉크조성물을 준비하는 단계, (2) 적어도 1개의 하부전극 상에 상기 LED 구조물의 제1면과 동일한 모양으로 관통된 홀을 다수 개 구비하는 정렬용 가이드 부재를 형성시키는 단계, (3) 인쇄장치를 통해 상기 정렬용 가이드 부재 상에 상기 인쇄장치용 잉크조성물을 토출하는 단계, (4) 상기 정렬용 가이드 부재 상에 놓인 LED 구조물의 제2면 측 일단부를 정렬용 가이드 부재의 홀에 삽입시켜서 다수 개의 LED 구조물을 정렬시키는 단계, 및 (5) LED 구조물의 제1면과 접촉하도록 정렬된 다수 개의 LED 구조물 상에 적어도 1개의 상부전극을 형성시키는 단계를 포함하는 직류구동 가능한 LED 전극어셈블리 제조방법을 제공한다.
본 발명의 일 실시예에 의하면, 상기 (2) 단계에서 정렬용 가이드 부재에 구비된 다수 개의 홀 각각의 면적은 LED 구조물의 제2면 면적보다 1.01 ~ 1.50 배 크게 형성될 수 있다.
또한, 상기 (2) 단계에서 정렬용 가이드 부재 상에 다수 개의 홀이 형성된 영역을 둘러싸거나 또는 2개 이상의 영역으로 분할해 둘러싸는 격벽을 더 형성시킬 수 있다.
또한, 상기 (2) 단계에서 상기 홀은 어느 일 하부전극 주면에 대응하는 정렬용 가이드 부재 영역에 형성될 수 있다.
또한, 상기 (1) 단계에서 비대칭면을 갖는 LED 구조물은 제1면 및 제2면의 장축과 단축의 종횡비가 2: 1 이상으로 제1방향에 수직한 제2방향으로 길게 형성된 로드형의 구조물이며, 상기 (2) 단계에서 하부전극은 소정의 간격만큼 주면방향으로 이격해 형성된 제1하부전극과 제2하부전극을 포함하고, 상기 (2) 단계에서 정렬용 가이드 부재에 구비된 어느 일 홀은 LED 구조물의 선단 및 후단 쪽 제2면 부분이 인접하는 제1하부전극과 제2하부전극의 주면 상에 배치되도록 정렬용 가이드 부재를 관통해 형성되며, 상기 (4) 단계는 제1하부전극과 제2하부전극에 전원을 인가시켜서 수행될 수 있다.
또한, 상기 (4) 단계는 음파를 1 회 또는 다수 회 조사하여 수행될 수 있다.
또한, (4)단계를 통해서 홀에 삽입되어 정렬된 LED 구조물이 홀에서 이탈되지 않도록 LED 구조물의 제2면, 홀의 내측면 및 홀의 바닥면 중 어느 하나 이상에 화학적 결합 링커가 구비될 수 있다.
또한, (4) 단계 및 (5) 단계 사이에 상기 LED 구조물의 제2면과 하부전극 간에 전기적 컨택을 향상시키기 위하여 열처리하는 단계와, 각각의 LED 구조물과 LED 구조물이 삽입된 홀 간의 이격공간을 채우고 정렬된 다수 개의 LED 구조물 사이의 공간을 평탄화시키기 위하여 절연체를 증착시키는 단계를 더 포함할 수 있다.
또한, 본 발명은 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층을 포함하는 층들이 제1방향으로 적층되고 제1방향으로 상호 대향하는 제1면과 제2면을 가지며 제1면의 모양과 제2면의 모양은 서로 합동이되 상기 제1면의 모양과 제2면의 모양이 대칭축이 존재하지 않는 비대칭 모양인 다수 개의 LED 구조물, 제1방향으로 서로 이격한 적어도 1개의 하부전극 및 적어도 1개의 상부전극 및 적어도 1개의 하부전극 상에 배치되며 상기 LED 구조물의 제1면과 동일한 모양으로 관통된 홀을 다수 개 구비한 정렬용 가이드 부재를 포함하고, 다수 개의 LED 구조물 각각은 제2면 측 일단부가 정렬용 가이드 부재의 홀에 삽입되어 제2면과 적어도 1개의 하부전극 주면이 접촉하도록 하부전극 상에 정렬되며, 적어도 1개의 상부전극이 정렬된 다수 개의 LED 구조물 각각의 제1면 측 일단부 상에 배치되는 직류구동 가능한 LED 전극어셈블리를 제공한다.
또한, 본 발명은 본 발명에 따른 비대칭 면을 갖는 LED 구조물이 장착된 광원을 제공한다.
이하, 본 발명에서 사용한 용어에 대해 정의한다.
본 발명에 따른 구현예의 설명에 있어서, 각 층, 영역, 패턴 또는 기판, 각 층, 영역, 패턴들의 "위(on)", "상부", "상", "아래(under)", "하부", "하"에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "상부", "상", "아래(under)", "하부", "하"는 "directly"와 "indirectly"의 의미를 모두 포함한다.
본 발명에 따른 LED 구조물은 LED 웨이퍼를 식각해 낱 개의 LED 소자를 제조하는 기존의 제조공정을 변경하지 않고 LED 구조물의 기하학적 구조를 제어해 LED 구조물을 어느 일 방향으로만 전극 상에 실장시킬 수 있어서 직류구동이 가능한 LED 전극어셈블리를 쉽게 제조할 수 있고, LED 구조물을 이루는 반도체층들의 적층방향으로 전극 상에 LED 구조물이 실장될 수 있어서 전면발광 특성이 개선된 LED 전극 어셈블리를 쉽게 제조할 수 있다. 또한, LED 구조물의 구조 상 종래의 로드형 LED 소자에 대비해 발광면적을 증가시키기 유리하고, 발광면적을 증가시키면서도 표면에 노출된 광활성층 면적은 크게 줄어듬에 따라서 표면결함에 의한 효율 저하를 방지 또는 최소화할 수 있으며, 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하 및 이로 인한 발광 효율 저하를 최소화할 수 있어서 보다 상승된 휘도를 발현할 수 있다. 이에 따라서 전술한 것과 같은 이점으로 인해 본 발명에 따른 LED 구조물은 조명, 의료기기, 디스플레이 등의 각종 광원의 소재로서 널리 응용될 수 있다.
도 1은 본 발명의 일 실시예에 의한 비대칭 면을 가지는 LED 구조물의 사시도이다.
도 2는 도 1에 따른 LED 구조물의 제1방향의 제1면(A)과 제2면(B)에 대한 평면도이다.
도 3a 내지 도 3d는 다양한 모양의 LED 구조물의 제1방향의 제1면(A)과 제2면(B)에 대한 평면도로써, 도 3a는 대칭축을 갖지 않는 제1면(A)과 제2면(B)의 일 예시를 도시한 도면이며, 도 3b 내지 도 3d는 대칭축을 하나 이상 갖는 제1면(A)과 제2면(B)의 예시를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 의한 LED 구조물의 단면도이다.
도 5는 본 발명의 일 실시예에 의한 LED 구조물의 단면도이다.
도 6 및 도 7은 본 발명의 일 실시예에 의한 LED 구조물이 정렬용 가이드 부재를 통해서 정렬면과 정렬방향이 제어되는 메커니즘을 설명한 모식도이다.
도 8은 본 발명의 비교예에 해당되는 대칭면을 갖는 LED 구조물이 정렬용 가이드 부재를 통해서 삽입 정렬 시 가능한 정렬 양상을 도시한 모식도이다.
도 9는 본 발명의 일 실시예에 의한 LED 전극어셈블리를 제조하는 공정을 도시한 공정모식도이다.
도 10은 본 발명의 일 실시예에 의한 LED 전극어셈블리를 제조하는 공정 중 LED 구조물의 이탈을 방지하기 위한 일 방안으로 화학적 결합링커를 통해서 LED 구조물과 하부전극 간에 결합력을 부여하는 공정에 대한 모식도이다.
도 11은 본 발명의 일 실시예에 의해 LED 전극어셈블리를 제조하는 공정 중 LED 구조물을 전계를 이용해 실장시키는 공정을 도시한 모식도이다.
도 12는 도 11에 도시된 공정에 적합한 LED 구조물의 제1방향 일면의 평면도이다.
도 13 및 도 14는 본 발명의 여러 실시예에 따른 LED 전극어셈블리의 단면모식도이다.
이하, 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 도면을 참조하여 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1 및 도 2를 참조하여 설명하면, 본 발명에 따른 LED 구조물(100)은 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)을 포함하는 층들이 제1방향으로 적층된 구조물이다. 또한, 본 발명에 따른 LED 구조물(100)은 제1방향으로 상호 대향하는 제1면(A)과 제2면(B)의 모양은 서로 합동이되 상기 제1면(A)과 제2면(B)의 모양은 대칭축이 존재하지 않는 비대칭 모양을 갖는다.
여기서, 여기서 제1방향은 각 층들의 주면에 수직한 방향을 의미한다.
또한, 제1면(A)과 제2면(B)의 모양은 LED 구조물(100)의 외부로 노출된 면의 모양 즉, LED 구조물(100)을 바라보았을 때 보이는 해당 면의 모양을 의미하고, 노출된 면(또는 보이는 면)의 가상의 이면에 해당하는 반전된 모양을 의미하지 않는다. 이에 제1면(A) 또는 제2면(B)의 모양과 동일한 모양이라는 것은 외부로 노출된 면의 모양(또는 보이는 면의 모양)과 동일한 경우 즉, 어떤 모양을 앞과 뒤 반전 없이 그대로 겹쳤을 때 완전히 포개지는 것을 의미하고, 반전된 이면의 모양에만 동일한 경우는 동일한 모양에 해당하지 않는다.
또한, 여기서 합동이란 평면인 제1면(A)과 제2면(B)의 크기가 같고, 제1면(A)과 제2면(B) 중 어느 하나의 모양을 그대로 또는 앞, 뒤 반전시켜서 겹쳤을 때 다른 하나와 완전히 포개어지는 경우를 의미한다.
또한, 상기 제1면(A)과 제2면(B)이 비대칭 모양을 가지는 비대칭면이라는 것은 대칭축이 존재하지 않는 면을 의미하며, 여기서 대칭축이란 일면의 윤곽에 해당하는 폐곡선을 가로지는 어느 일 축을 기준으로 접었을 때 폐곡선 절반과 나머지 절반을 일치하게 하는 축을 의미한다. 예를 들어, 도 2 및 도 3a에 도시된 제1면(A)과 제2면(B)의 경우 제1면(A)과 제2면(B)의 윤곽인 폐곡선을 가로지르는 어떠한 축에 의해서도 대칭이 되지 않음에 따라서 대칭축이 존재하지 않는다. 그러나 도 3b에 도시된 직사각형 모양인 제1면(A)과 제2면(B)의 경우 2개의 대칭축(S1), 도 3c에 도시된 마름모 모양인 제1면(A)과 제2면(B)의 경우 2개의 대칭축(S1), 도 3d에 도시된 이등변삼각형 모양인 제1면(A)과 제2면(B)의 경우 1개의 대칭축(S1)을 가지므로 대칭 모양을 가지는 대칭면에 해당한다.
결국, 도 1에 도시된 LED 구조물(100)은 제1면(A)과 제2면(B)이 대칭축이 없는 비대칭면이므로 제1면(A)의 모양을 뒤집은 가상의 상이 제2면(B)과 완전히 포개어지는 합동관계에 있다. 그러나 제1면(A)의 모양과 제2면(B)의 모양 중 어느 하나를 뒤집어야만 상호 간에 포개어지므로 제1면(A)의 모양과 제2면(B)의 모양은 서로 동일 모양이 아니라고 할 것이다.
한편, 제1면(A)과 제2면(B)의 모양이 서로 합동이되 상기 제1면(A)과 제2면(B)의 모양이 대칭축이 존재하지 않는 비대칭 모양을 가지도록 LED 구조물(100)을 구현할 경우 제1면(A)의 모양 또는 제2면(B) 모양과 동일한 모양으로 관통된 홀을 구비한 정렬용 가이드 부재의 도움을 받아 다수 개의 LED 구조물의 정렬면과 정렬방향을 제어할 수 있다. 이를 도 6 및 도 7을 참조하여 설명하면, 도시된 것과 같이 LED 구조물(103,104)의 제1면(A) 모양과 동일한 모양으로 관통된 다수 개의 홀(H)을 구비한 정렬용 가이드 부재(300)에 다수 개의 LED 구조물(103,104)을 처리 시 도 7의 (a)에 도시된 것과 같이 오로지 LED 구조물(103,104)의 제2면(B) 측 일단부가 홀(H)에 삽입될 수 있고, 도 7의 (b)에 도시된 것과 같이 LED 구조물(103,104)의 제1면(A) 측 일단부는 모양이 정렬용 가이드 부재(300)의 상부에서 바라봤을 때 반전된 것과 같아져 제1면(A)의 모양으로 관통된 홀(H)에 삽입되지 않는다.
결국 다수 개의 LED 구조물을 하부전극 상에 인쇄 등을 통해 흩뿌린 후 자기정렬 시킬 때 상술한 것과 같은 정렬용 가이드 부재(300)의 도움을 받아 하부전극 상에 정렬되는 각각의 LED 구조물들의 정렬면을 특정한 면, 즉, 제1면(A) 또는 제2면(B)이 되도록 제어 시킬 수 있고, 이 경우 모든 소자들이 제1방향으로 하부전극 상에 정렬됨에 따라서 전면발광을 증가시킬 수 있다. 또한, 모든 LED 구조물의 제1면(A) 또는 제2면(B)이 하부전극에 닿도록 정렬시킬 수 있어서 제1방향 중에서도 특정 일방향으로 LED 구조물의 정렬방향을 제어할 수 있고, 이를 통해 직류구동이 가능한 LED 전극어셈블리의 구현이 가능하다.
이에 반하여 도 3(b)에 도시된 것과 같은 대칭축을 가지는 직사각형 모양의 제1면(A)과 제2면(B)을 갖는 LED 구조물의 경우 제1면(A), 제2면(B), 및 나머지 면인 측면이 모두 대칭축을 가지는 직사각형 모양일 수 있고, 이에 따라서 도 8에 도시된 것과 같이 LED 구정렬용 가이드 부재(300)의 홀에 제1면(A), 제2면(B) 및 측면 중 어느 일면이 정렬면이 되도록 LED 구조물이 삽입될 수 있어서 LED 구조물을 하부전극 상에 실장시킬 수 있어도 일부 LED 구조물은 측면이 하부전극 상에 위치해 전기적 단락되어 발광되지 않을 수 있고, 나머지 LED 구조물의 경우 제1면(A) 및 제2면(B)이 무작위로 정렬면이 되도록 하부전극 상에 위치함에 따라서 직류전원으로는 LED 전극어셈블리를 구동시키지 못하는 구동전원 선택의 제한 우려가 있다.
또한, 본 발명의 일 실시예에 의하면 LED 구조물(100)의 제1면(A)과 제2면(B)을 제외한 나머지 면의 모양은 제1면(A) 및 제2면(B) 중 적어도 어느 일면의 모양과 상이하며, 이를 통해서 LED 구조물(100)이 하부전극 상에 랜덤하게 배치된 후 정렬 시 LED 구조물(100)의 제1면(A)과 제2면(B)이 아닌 나머지 어느 일면이 하부전극에 닿도록 정렬되는 것을 방지할 수 있다. 일 예로 도 7의 (c)에 도시된 것과 같이 LED 구조물(103,104)의 측면 모양은 직사각형으로 제1면(A)이나 제2면(B)의 모양과 동일하지 않고, 이에 따라서 정렬용 가이드 부재(300)의 홀(H)에 LED 구조물(103,104)의 측면방향으로 삽입되지 못함에 따라서 LED 구조물(103,104)의 측면이 정렬면이 되는 것을 방지할 수 있다.
한편, LED 구조물(100)의 제1면(A)과 제2면(B)을 제외한 나머지 면의 모양은 제1면(A) 및 제2면(B) 중 어느 일 면의 모양과 상이한 모양을 가지면 되므로 본 발명은 나머지 면의 모양을 특별히 한정하지 않으며, 일 예로 직사각형, 정사각형, 또는 평행사변형 꼴일 수 있다.
또한, 상술한 LED 구조물(100)은 제1면(A)과 제2면(B)의 면적이 0.20 ~ 100㎛2 일 수 있으며, 제1면(A)과 제2면(B) 사이의 수직거리인 두께가 0.3 ~ 3.5㎛일 수 있으며, 이를 통해 본 발명의 목적을 달성하기에 유리할 수 있다. 특히 두께를 3.5㎛ 이하로 짧아지도록 LED 구조물을 제작할 경우 일 예로 제2도전성 반도체층(30) 및 제1도전성 반도체층(10)에 대응되는 p형 반도체층과 n형 반도체층을 지나가는 정공 및 전자의 이동거리를 크게 줄일 수 있고, 특히 전자 보다 모빌리티가 매우 낮은 정공 이동 시 보다 짧아진 거리를 이동할 수 있어서 이동거리에 의한 이동 손실을 최소화 시킬 수 있으므로 발광 효율을 크게 향상시킬 수 있다. 다만 만일 두께가 0.3㎛ 미만일 경우 p형 반도체층보다 n형 반도체층의 두께가 상대적 얇아질 수 있고, 이로 인해 정공과 전자가 결합하는 위치가 광활성층을 벗어날 수 있어서 발광효율이 크게 저하될 우려가 있다.
한편, 제1면(A)과 제2면(B) 사이의 수직거리인 두께가 상술한 바람직한 범위 내 일지라도 얇은 두께로 구현될 때 상술한 것과 같이 전자와 정공의 모빌리티 차이에 의해 전자와 정공이 결합하는 위치가 광활성층을 벗어날 우려가 있다. 즉, 대면적의 LED 웨이퍼를 식각해 LED 구조물들을 구현하는 경우 제1도전성 반도체층, 광활성층, 제2도전성 반도체층의 두께는 LED 웨이퍼 상태에서 이미 결정되는 반면에 웨이퍼의 두께와 다르게 일부만 식각해 LED 구조물로 구현하므로 이러한 문제는 필연적으로 발생할 가능성이 매우 높다. 이러한 전자와 정공 간에 결합이 이루어지는 위치 변화는 도전성 반도체층을 이동하는 전자와 정공의 속도 차이에 기인하는데, 일 예로 n형 GaN인 도전성 반도체층에서 전자의 모빌리티는 200㎠/Vs인데 반하여 p형 GaN인 도전성 반도체층에서 정공의 모빌리티는 5㎠/Vs에 불과해 이와 같은 전자-정공 속도 불균형으로 의해 p형 GaN인 도전성 반도체층의 두께와 n형 GaN인 도전성 반도체층의 두께에 따라서 전자와 정공이 결합하는 위치가 달라질 수 있고, 전자와 전공이 결합하는 위치가 광활성층을 벗어난 곳에서 형성될 수 있다.
이러한 문제점을 해결하기 위해서 도 4에 도시된 것과 같이 본 발명의 일 실시예에 따른 LED 구조물(101)은 광활성층에서 재결합되는 정공과 전자의 수가 균형이 이루어져서 발광효율의 저하를 방지하기 위해서 제1도전성 반도체층(10)을 n형 반도체층이라고 할 때, 제1도전성 반도체층(10) 하부 측에 인접해 전자지연층(60)을 더 포함하도록 구현될 수 있으며, 이를 통해 n형 반도체층인 제1도전성 반도체층(10)의 두께를 얇게 구현해도 발광효율 감소를 방지할 수 있다. 또한, 얇아진 제1도전성 반도체층(10)의 두께는 전자가 제1도전성 반도체층(10)의 두께 방향으로 이동 중 표면 결함에 의해 포획될 확률을 감소시킴으로써 발광손실을 최소화 시킬 수 있고 이를 통해 더욱 큰 발광효율을 달성할 수 있는 이점이 있다.
상기 전자지연층(60)은 일 예로 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, GaTe, SiC, ZnO, ZnMgO, SnO2, TiO2, In2O3, Ga2O3, Si, 폴리파라페닐렌 비닐렌(poly(paraphenylene vinylene)) 및 이의 유도체, 폴리아닐린(polyaniline), 폴리(3-알킬티오펜)(poly(3-alkylthiophene)) 및 폴리(파라페닐렌(poly(paraphenylene))로 이루어진 군에서 선택된 1종 이상을 함유일 수 있다. 또한, 상기 전자지연층(60)의 두께는 1 ~ 100㎚일 수 있으나 이에 제한되는 것은 아니며, n형 도전성 반도체층의 재질, 전자지연층의 재질 등을 고려해 적절히 변경될 수 있다.
이하, 본 발명의 일 실시예에 의한 LED 구조물(100,101)을 이루는 각 층에 대해 구체적으로 설명한다.
상기 LED 구조물(100,101)은 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)을 포함하는 층들이 제1방향으로 적층되어 형성된다.
이때, 상기 제1도전성 반도체층(10) 및 제2도전성 반도체층(30) 중 어느 하나는 n형 반도체층이고, 다른 하나는 p형 반도체층일 수 있으며, 상기 n형 반도체층 및 p형 반도체층은 발광다이오드에 채용되는 공지된 반도체층의 경우 제한 없이 사용될 수 있다. 일예로 상기 n형 반도체층과 p형 반도체층은 III-질화물 재료들로 지칭되는 III-V족 반도체들, 특히 갈륨, 알루미늄, 인듐 및 질소의 2원, 3원 및 4원 합금들을 포함할 수 있다.
일예로 제1도전성 반도체층(10)은 n형 반도체층일 수 있고, 이 경우 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제1 도전성 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면 상기 제1도전성 반도체층(10)의 두께는 100 nm ~ 3000 nm일 수 있으나 이에 제한되지 않는다.
또한, 제2도전성 반도체층(30)은 p형 반도체층일 수 있으며, 이 경우 상기 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제 2도전성 도펀트(예: Mg)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면, 상기 제2 도전성 반도체층(30)의 두께는 50 ~ 150㎚일 수 있으나 이에 제한되지 않는다.
또한, 상기 제1도전성 반도체층(10)과 제2도전성 반도체층(30) 사이에 위치하는 광활성층(20)은 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 광활성층(20)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 광활성층인 경우 제한 없이 사용될 수 있다. 상기 광활성층(20)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 도전성 도펀트가 도핑된 클래드층은 일 예로 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 광활성층(20)으로 이용될 수 있다. 이러한 광활성층(20)은 소자에 전계를 인가하였을 때, 광활성층 위, 아래에 각각 위치하는 도전성 반도체층으로부터 광활성층으로 이동하는 전자와 정공이 광활성층에서 전자-정공 쌍의 결합이 발생하고 이로 인해 발광하게 된다. 본 발명의 바람직한 일실예에 따르면 상기 광활성층(20)의 두께는 50 ~ 200㎚일 수 있으나 이에 제한되지 않는다.
한편, 상술한 제1 도전성 반도체층(10) 하부에는 제2전극층(50)이 구비될 수 있고/또는 제2 도전성 반도체층(40) 상부에는 제1전극층(40)이 더 구비될 수 있다.
상기 제1전극층(40) 및 상기 제2전극층(50)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 구비되는 전극층의 경우 제한 없이 사용될 수 있다. 상기 제1전극층(40) 및 상기 제2전극층(50)은 각각 독립적으로 Cr, Ti, Al, Au, Ni, ITO 및 이들의 산화물 또는 합금 중 1종으로 형성된 단독층, 또는 2종 이상이 혼합된 단독층, 또는 2종 이상의 재질 각각이 층을 이룬 복합층일 수 있다. 일예로 LED 구조물은 제2도전성 반도체층(30) 상에 ITO층 및 Ti/Au 복합층이 적층된 제1전극층을 구비할 수 있다. 또한, 상기 제1전극층(40) 및 상기 제2전극층(50)은 각각 독립적으로 두께가 10 ~ 500㎚일 수 있으나 이에 제한되지 않는다.
또한, LED 구조물(101)은 제1면(A)과 제2면(B)을 제외한 나머지 면들을 둘러싸는 보호피막(70)을 더 포함할 수 있다. 상기 보호피막(70)은 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)의 표면을 보호하는 기능을 수행한다. 또한, LED 웨이퍼를 두께방향으로 식각한 후 다수 개의 LED 기둥을 분리하는 공정에서 제1도전성 반도체층(10)을 비롯한 반도체층과 광활성층을 보호하는 역할을 수행할 수 있다. 상기 보호피막(70)은 일 예로 질화규소(Si3N4), 이산화규소(SiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화지르코늄(ZrO2), 산화이트륨(Y2O3), 이산화티타늄(TiO2), 질화알루미늄(AlN) 및 질화갈륨(GaN) 중 어느 하나 이상을 포함할 수 있다. 또한, 상기 보호피막(70)의 두께는 5㎚ ~ 100㎚, 보다 바람직하게는 30㎚ ~ 100㎚일 수 있고, 이를 통해 LED 웨이퍼를 식각 후 형성된 LED 기둥을 웨이퍼 몸체에서 분리하는 공정에서 n형 반도체층에 해당하는 제1도전성 반도체층(10)을 보호하기에 유리할 수 있다.
한편, 도 5에 도시된 것과 같이 본 발명의 일 실시예에 의한 LED 구조물(102)은 보호피막으로써의 보호기능 이외에 발광효율을 개선하기 위해서 제2도전성 반도체층(30)의 노출된 측면, 또는 제2도전성 반도체층(30) 노출된 측면과 광활성층(20) 노출된 측면 적어도 일부를 둘러싸서 노출된 측면의 표면쪽 정공을 중심쪽으로 이동시키기 위한 정공푸싱피막(81)과, 제1도전성 반도체층(10)의 노출된 측면을 둘러싸서 노출된 측면의 표면쪽 전자를 중심쪽으로 이동시키기 위한 전자푸싱피막(82)으로 구성된 기능성 피막(80)을 더 구비할 수 있다.
구체적으로 n형 반도체층을 제1도전성 반도체층(10)이라고 할 때, 제1도전성 반도체층(10)으로부터 광활성층(20)으로 이동되는 전하의 일부와, p형 반도체층인 제2도전성 반도체층(30)으로부터 광활성층(20)으로 이동되는 정공의 일부는 LED 구조물의 측면 표면을 따라 이동할 수 있는데, 이 경우 표면에 존재하는 결함에 의해서 전자나 정공의 ??칭이 발생하고, 이로 인해 발광효율이 저하될 우려가 있다. 이 경우 LED 구조물의 측면을 둘러싸는 보호피막을 구비시키더라도, 보호피막의 형성 전 LED 구조물 측면 표면에 발생된 결함에 의한 ??칭은 피할 수 없는 문제가 있다. 그러나 기능성 피막(80)을 정공푸싱피막(81)과 전자푸싱피막(82)으로 구성 시 전자와 정공을 소자 중심 쪽으로 집중시켜서 광활성층(20) 방향으로 이동하게끔 유도함에 따라서 기능성 피막(80) 형성 전 LED 구조물 측면에 발생한 표면결함이 있더라도 표면결함에 따른 발광효율 손실을 방지할 수 있는 이점이 있다.
상기 정공푸싱피막(81)은 일 예로 AlNX, ZrO2, MoO, Sc2O3, La2O3, MgO, Y2O3, Al2O3, Ga2O3, TiO2, ZnS, Ta2O5 및 n-MoS2로 이루어진 군에서 선택된 1종 이상을 포함할 수 있으며, 상기 전자푸싱피막(82)은 Al2O3, HfO2, SiNx, SiO2, ZrO2, Sc2O3, AlNx 및 Ga2O3로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다.
또한, 도 5에 도시된 것과 같이 LED 구조물(102)이 정공푸싱피막(81)과 전자푸싱피막(82)을 모두 구비하는 경우 전자푸싱피막(82)은 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)의 측면을 둘러싸는 최외피막으로 구비될 수 있다.
또한, 상기 정공푸싱피막(81)과 전자푸싱피막(82)은 각각 독립적으로 두께가 1 ~ 50㎚일 수 있다.
한편, 상술한 제1도전형 반도체층(10), 광활성층(20), 제2도전성 반도체층(30)은 LED 구조물의 최소 구성 요소로 포함될 수 있고, 각 층의 위/아래에 다른 형광체층, 양자점층, 활성층, 반도체층, 정공 블록층 및/또는 전극층을 더 포함할 수도 있음을 밝혀둔다.
상술한 본 발명의 일 실시예에 의한 LED 구조물(100,101)은 LED 웨이퍼를 통해서 낱 개의 분리된 LED 소자를 제조하는 공지된 방법을 적절히 채용하여 제조할 수 있으므로, 본 발명은 LED 구조물(100,101)의 제조방법에 대해서 특별히 한정하지 않는다. 다만, LED 구조물(100,101)의 제1면(A)의 면적을 고려했을 때 얇은 두께를 가지도록 LED 구조물(100,101)이 제조되는 경우 LED 웨이퍼로부터 식각된 LED 구조물을 낱 개로 분리기 용이하지 않을 수 있다.
이에 본 발명의 일 실시예에 의하면, LED 구조물(100,1001)은 (A) 제1도전성 반도체층에 해당하는 n형 반도체층, 광활성층 및 제2도전성 반도체층에 해당하는 p형 반도체층이 적어도 포함되어 적층된 LED 웨이퍼 상부를 목적하는 제1면(A)의 모양이 되도록 패터닝 한 후, 제1도전성 반도체층(10) 적어도 일부 두께까지 수직방향으로 식각하여 밑면이 LED 웨이퍼 몸체에서 분리되지 않은 다수 개의 LED 구조물을 형성시키는 단계, (B) 다수 개의 LED 구조물 각각의 노출면을 둘러싸되, 인접하는 LED 구조물 사이에 위치하는 제1도전성 반도체층 상부면을 외부에 노출되도록 보호피막을 형성시키는 단계, (C) LED 웨이퍼를 전해액에 함침 후 전원의 어느 한 단자와 전기적 연결시키 전원의 나머지 단자를 상기 전해액에 함침된 전극에 전기적 연결시킨 뒤, 전원을 인가하여 LED 웨이퍼 몸체에서 분리되지 않은 다수 개의 LED 구조물 하부에 위치하는 제1도전성 반도체층 부분에 다수 개의 기공을 형성시키는 단계, 및 (D) LED 웨이퍼에 초음파를 인가하여 다수 개의 기공이 형성된 제1도전성 반도체층 부분으로부터 다수 개의 LED 구조물을 분리시키는 단계를 포함하여 제조될 수 있다.
이때, (A) 내지 (D) 단계를 포함하는 LED 구조물(100,101)의 제조방법은 본 발명의 발명자에 의한 특허문헌으로써 대한민국 특허출원번호 제10-2020-0189204호, 10-2020-0189203호가 전체로서 본 발명의 참조로 삽입되며, 이에 상기 (A) 내지 (D) 단계를 포함하는 LED 구조물(100,101)의 구체적인 설명은 본 발명에서 생략한다. 상술한 본 발명자에 의한 특허문헌에 의해 LED 구조물을 제조할 경우 제1면(A)의 면적을 크게 하고, 상대적으로 두께를 매우 얇게 식각해 LED 구조물을 제조하는 경우이거나 제1면(A)의 모양이 정형화되지 않은 모양으로 제조된 경우에도 분리되는 LED 구조물의 밑 면 표면을 매끄럽게 LED 웨이퍼 몸체로부터 쉽게 분리시킬 수 있고, 이로 인해 분리되는 LED 구조물의 물리/화학적 손상을 최소화 시켜서 발광효율 저하가 최소화된 LED 구조물을 수득할 수 있는 이점이 있다.
또한, 도 5에 도시된 것과 같이 기능성 피막(80)을 구비한 LED 구조물의 제조방법 역시 본 발명의 참조로 삽입된 상술한 본 발명자에 의한 특허문헌에 개시된 제조방법에 의할 수 있으며, 본 발명은 이에 대한 구체적인 설명을 생략한다.
상술한 방법을 통해 수득된 LED 구조물(100,101,102)은 인쇄장치용 잉크 조성물로 구현될 수 있다. 상기 잉크조성물은 인쇄장치에 적합한 공지된 잉크 조성물에 구비되는 분산매, 기타 첨가제 등을 더 포함할 수 있고, 본 발명은 이에 대해 특별히 한정하지 않는다. 또한, 상기 인쇄장치는 잉크젯 프린터, 3D 프린터, 디스펜서 등 공지의 인쇄장치일 수 있으며, 본 발명은 이에 대해 특별히 한정되지 않는다.
상술한 LED 구조물(100,101,102)는 후술하는 방법을 통해 전극 상에 정렬면 및 정렬방향을 제어해 실장시킬 수 있으며, 이를 LED 구조물을 구비하는 전극어셈블리를 제조하는 방법을 통해 함께 설명한다.
본 발명의 일 실시예에 의한 LED 전극어셈블리는 (1) 본 발명에 따른 비대칭면을 갖는 LED 구조물을 다수 개 함유하는 인쇄장치용 잉크조성물을 준비하는 단계, (2) 적어도 1개의 하부전극 상에 상기 LED 구조물의 제1면과 동일한 모양으로 관통된 홀을 다수 개 구비하는 정렬용 가이드 부재를 형성시키는 단계, (3) 인쇄장치를 통해 상기 정렬용 가이드 부재 상에 상기 인쇄장치용 잉크조성물을 토출하는 단계, (4) 상기 정렬용 가이드 부재 상에 놓인 LED 구조물의 제2면 측 일단부를 정렬용 가이드 부재의 홀에 삽입시켜서 다수 개의 LED 구조물을 정렬시키는 단계, 및 (5) LED 구조물의 제1면과 접촉하도록 정렬된 다수 개의 LED 구조물 상에 적어도 1개의 상부전극을 형성시키는 단계를 포함하여 제조될 수 있으며, 제조된 LED 전극어셈블리는 LED 구조물의 특정 도전성 반도체층 측 일면을 하부전극 상에 위치하도록 다수 개의 LED 구조물을 특정 일방향으로 정렬시킬 수 있음에 따라서 직렬 구동이 가능하다.
먼저, (1) 단계와 (2) 단계는 순서에 제한 없이 수행될 수 있는 단계로, (1) 단계는 상술한 것과 같이 사용될 인쇄장치의 구체적 종류를 고려해 그에 적합하도록 잉크조성물이 준비될 수 있고, LED 구조물 이외에 LED 구조물을 분산 및 도출 후 LED 구조물의 이동과 정렬에 도움을 줄 수 있는 분산매와 분산성을 향상시킬 수 있는 분산제 등의 기타 첨가제가 더 포함될 수 있으며, 본 발명은 이에 대해 특별히 한정하지 않는다.
또한, (2) 단계는 LED 구조물이 인쇄될 영역을 준비하는 단계로서, 적어도 1개의 하부전극 상에 상기 LED 구조물의 제1면과 동일한 모양으로 관통된 홀을 다수 개 구비하는 정렬용 가이드 부재를 형성한다. 이를 도 9를 참조하여 설명하면, 도 9의 (a)에 도시된 것과 같이 적어도 1개의 하부전극(200) 상에 정렬용 가이드 부재의 몸체(300')를 소정의 두께로 형성시킨 뒤(도 9의 (b)), LED 구조물(100)의 제1면(A)의 모양과 동일한 모양을 갖도록 관통된 다수 개의 홀(H)을 형성시켜서 정렬용 가이드 부재(300)를 형성시킬 수 있다(도 9의 (c)). 상기 정렬용 가이드 부재(300)의 재질은 실장된 LED 구조물의 구동에 영향을 미치지 않도록 절연성 재질로 구현될 수 있고, 일 예로 질화규소(Si3N4), 이산화규소(SiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화지르코늄(ZrO2), 산화이트륨(Y2O3), 이산화티타늄(TiO2), 질화알루미늄(AlN) 및 질화갈륨(GaN) 중 어느 하나 이상을 포함할 수 있다. 또한, 정렬용 가이드 부재(300)의 유래가 되는 정렬용 가이드 부재의 몸체(300')는 통상적인 증착의 방법을 통해서 이루어질 수 있다. 이때, 증착되는 정렬용 가이드 부재의 몸체(300')의 두께는 일 예로 0.1 ~ 5.0㎛일 수 있는데, 이에 제한되는 것은 아니며, 준비된 LED 구조물의 두께를 고려해 적절히 변경할 수 있다.
또한, 홀(H)은 정렬용 가이드 부재의 몸체(300') 상부면을 LED 구조물 제1면(A)의 모양과 동일한 모양이 되도록 다수 개 형성된 패턴층을 형성시킨 뒤, 정렬용 가이드 부재의 몸체(300')의 두께만큼 식각해 형성될 수 있다. 이때, 상기 패턴층은 감광성 물질을 이용한 포토리소그래피를 통해서 형성되거나 또는 공지된 나노 임프린팅 공법, 레이저 간섭 리소그래피, 전자빔 리소그래피 등을 통해서 형성된 패턴일 수 있다. 또한, 상기 식각은 정렬용 가이드 부재의 몸체(300')의 재질에 따라 공지된 적절한 식각방법을 채용할 수 있으며, 일 예로 RIE(reactive ion etching: 반응성 이온 에칭)를 이용한 건식식각법을 통해 수행될 수 있다.
또한, 상기 홀(H)은 하부전극(200)의 주면의 적어도 일부가 홀(H) 내부에 위치하도록 하부전극(200) 주면에 대응하는 영역 상에 형성될 수 있다. 즉, LED 구조물의 형상, 크기 및 하부전극의 너비 및 LED 구조물 일면과 접촉하는 하부전극의 개수를 고려해 달라질 수 있다. 일 예로 도 11에 도시된 LED 구조물(106)은 2개의 제1하부전극(201)과 제2하부전극(202) 주면에 LED 구조물의 일면이 모두 접촉하도록 실장되는데, 이 경우 정렬용 가이드 부재(301)의 홀(H)은 제1하부전극(201)과 제2하부전극(202) 주면의 일부가 홀(H)의 내부에 있도록 형성될 수 있다.
한편, 상기 홀(H)의 모양은 LED 구조물의 제1면(A) 모양과 동일한 모양을 가지되, 크기는 LED 구조물의 제1방향 일단이 용이하게 삽입되도록 LED 구조물의 제1면(A) 면적보다 1.01 ~ 1.50 배 크게 형성될 수 있다. 만일 제1면(A) 면적보다 1.01 배 미만의 크기로 형성될 경우 LED 구조물 일단이 홀(H)에 삽입되기 어려울 수 있고, 이로 인해 LED 구조물을 정렬시키는 (4) 단계의 수행시간이 연장되거나, 연장된 정렬공정에도 불구하고 정렬용 가이드 부재(300) 내 홀(H)의 일부에는 LED 구조물이 배치되지 않을 수 있다. 또한, 만일 제1면(A)의 면적보다 1.50배 초과하는 크기로 홀(H)이 형성될 경우 (4) 단계를 통해 LED 구조물 일단이 홀(H)에 삽입되어 정렬된 후 쉽게 이탈될 수 있는 우려가 있다.
또한, 홀(H) 삽입된 LED 구조물이 홀(H)에서 빠져나와 이탈되지 않도록 홀(H)의 깊이는 바람직하게는 LED 구조물의 두께의 0.5 ~ 1.5 배가 되도록 형성될 수 있으며, 이를 통해 LED 구조물 일단의 삽입 정렬을 저해하지 않으면서 삽입 정렬된 LED 구조물의 이탈을 방지하기 유리할 수 있다.
한편, 본 발명의 일 실시예에 의하면, (2) 단계에서 정렬용 가이드 부재(300) 상에 다수 개의 홀(H)이 형성된 영역을 둘러싸는 격벽(350)을 형성시키는 공정을 더 포함할 수 있다. 상기 격벽(350)은 정렬용 가이드 부재(300) 상에 형성된 다수 개의 홀(H) 모두를 둘러싸도록 1개로 형성되거나(도 9의 (d)), 또는 다수 개의 홀(H)이 형성된 영역을 2개 이상의 영역으로 분할해 둘러싸도록 격벽이 형성될 수 있다. 상기 격벽은 액상의 잉크조성물이 정렬용 가이드 부재(300) 상에 인쇄된 후 목적한 영역이 아닌 다른 부분으로 흘러가는 것을 방지해 다수 개의 홀(H) 주변에 LED 구조물을 집중시켜서 위치시킬 수 있으며, 이를 통해서 다수 개의 홀(H) 모두에 LED 구조물이 삽입되어 배치될 확률을 증가시킬 수 있다. 상기 격벽(350)은 LED 구조물이 실장되어 구현된 최종 LED 전극어셈블리에서 LED 구조물의 구동 시 전기적 영향을 주지 않도록 절연물질로 형성된 것일 수 있다. 바람직하게는 상기 절연물질은 이산화규소(SiO2), 질화규소(Si3N4), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화이트륨(Y2O3) 및 이산화티타늄(TiO2) 등 무기 절연물과 다양한 투명 폴리머 절연물 중 어느 하나 이상을 사용할 수 있다. 또한, 상기 격벽(350)은 절연물질이 격벽(350)의 두께를 가지도록 정렬용 가이드 부재(300) 상에 형성된 후 정렬용 가이드 부재(300)의 다수 개의 홀(H)을 둘러싸는 측벽 형상이 되도록 패터닝 및 식각 공정을 수행해 격벽(350)으로 제조될 수 있다.
이때 격벽(350)은 그 재질이 무기 절연물일 경우 화학기상증착법, 원자층증착법, vacuum 증착법, e-빔 증착법 및 스핀코팅 방법 중 어느 하나의 방법에 의해 정렬용 가이드 부재(300) 상에 형성될 수 있다. 또한, 재질이 폴리머 절연물일 경우 정렬용 가이드 부재(300) 상에 스핀코팅, 스프레이코팅 및 스크린 프린팅 등의 코팅방법을 이용해 형성될 수 있다. 또한, 상기 패터닝은 감광성 물질을 이용한 포토리소그래피를 통해서 형성되거나 또는 공지된 나노 임프린팅 공법, 레이저 간섭 리소그래피, 전자빔 리소그래피 등에 의할 수 있다. 이때 형성되는 격벽(350)이 될 절연물의 두께는 LED 구조물 두께의 1/2 이상이며 통상적으로 후공정에 영향이 없을 수 있는 두께로서 바람직하게는 0.1 ~ 100㎛일 수 있고, 보다 바람직하게는 0.3 ~ 10㎛일 수 있다. 만일 상기 범위를 만족하지 못하는 경우 후공정에 영향을 미쳐 LED 전극 어셈블리의 제조를 어렵게 할 수 있으며, 특히, LED 구조물의 두께에 대비해 절연물의 두께가 너무 얇을 경우 격벽을 통한 LED 구조물의 퍼짐 방지 효과의 달성이 미비할 수 있고, LED 구조물을 포함하는 잉크조성물이 격벽 밖으로 넘칠 수 있는 우려가 있다.
또한, 상기 식각은 절연물의 재질을 고려해 적절한 식각방법을 채택할 수 있고, 일 예로 습식식각법이나 건식식각법을 통해 수행할 수 있으며, 바람직하게는 플라즈마 에칭, 스퍼터 에칭, 반응성 이온 에칭 및 반응성 이온빔 에칭 중 어느 하나 이상의 건식식각 방법에 의한 것일 수 있다.
다음으로 본 발명에 따른 (3) 단계로서, 인쇄장치를 통해 상기 정렬용 가이드 부재(300) 상에 다수 개의 LED 구조물(100,100')을 함유한 상기 인쇄장치용 잉크조성물(800)을 토출하는 단계를 수행한다(도 9의 (e),(f)). 이때 바람직하게는 상기 잉크조성물(800)은 상술한 격벽(350) 내부에 토출될 수 있다.
이후, 본 발명에 따른 (4) 단계로서, 정렬용 가이드 부재(300) 상에 무작위로 놓인 다수 개의 LED 구조물(100,100') 제1면(A) 측 일단부를 정렬용 가이드 부재(300)의 홀(H)에 삽입시켜서 다수 개의 LED 구조물(100)을 정렬시키는 단계를 수행한다(도 9의 (g)).
상기 (4) 단계에서 LED 구조물(100,100')의 정렬은 LED 구조물(100,100')을 이동시켜서 정렬용 가이드 부재(300)에 형성된 홀(H)에 LED 구조물(100,100')의 제2면 측 일단부가 삽입되도록 LED 구조물(100,100')의 위치와 방향을 용이하게 변경, 조절할 수 있는 방법의 경우 제한 없이 사용될 수 있다. 일 예로 (4) 단계는 음파를 1회 또는 다수 회 조사해 수행할 수 있으며, 구체적으로 정렬용 가이드 부재(300)에 형성된 홀(H)의 간격이나, LED 구조물의 이동거리 등을 고려해 음파의 진동수, 파형, 진폭을 적절히 조정하거나 진동수, 파형, 진폭 중 적어도 하나가 상이한 2종 이상의 음파를 함께 또는 순차적으로 조사하는 방식으로 LED 구조물을 이동 및 홀(H)에 삽입 정렬시킬 수 있다. 상기 음파는 통상적인 음파발생기를 통해 조사시킬 수 있으며, 본 발명은 이에 대해 특별히 한정하지 않는다.
또한, (4) 단계는 상술한 음파와 함께 또는 음파 없이 독립적으로 진동을 부가해 LED 구조물을 이동 및 홀(H)에 삽입 정렬시킬 수 있으며, 가해지는 진동의 세기나 주기는 정렬용 가이드 부재(300)에 형성된 홀(H)의 간격이나, LED 구조물의 이동거리 등을 고려해 적정하게 조정될 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다.
또는 (4) 단계는 종래의 전계를 이용한 전계유도방식으로 수행될 수도 있다. 즉, LED 구조물의 형상이 제1방향에 수직한 어느 일방향으로 길게 형성된 경우 전계 인가를 통한 전계 유도방식이 보다 적합할 수 있다. 이를 도 11 및 도 12를 참조해 설명하면, 비대칭면을 갖는 LED 구조물(106)의 제1면(A) 및 제2면(B)에서 장축(a)과 단축(b)의 종횡비가 2:1 이상으로 제1방향에 수직한 제2방향으로 길게 형성된 로드형의 구조물일 경우 전계를 인가 시 제2방향으로 LED 구조물(106)의 양단이 서로 다른 전하를 가지도록 분극되며, 이를 통해 서로 다른 전원이 인가된 제1하부전극(201)과 제2하부전극(202) 상에 LED 구조물이 제2방향으로 걸쳐지게 실장될 수 있다. 이때, 도 11의 (b)에 도시된 것과 같이 LED 구조물(106)의 제1면(A), 제2면(B) 및 측면이 제2방향으로 제1하부전극(201)과 제2하부전극(202) 상에 정렬될 수 있는데, 정렬용 가이드 부재(301)의 홀(H)의 모양에 정합되는 제2면(B) 측 LED 구조물의 일단이 제2방향으로 걸쳐지게 위치하는 경우에 홀(H) 내부로 LED 구조물이 삽입되도록 실장될 수 있고, 나머지 두 경우 즉, 제1면(A)과 측면이 제1하부전극(201)과 제2하부전극(202)에 인접하게 배치되는 경우에는 홀(H)에 삽입 실장되지 못하게 함으로써 LED 구조물(106)의 정렬면과 정렬방향을 제어할 수 있다. 이때, 한편, 삽입 실장되지 못한 LED 구조물의 경우 인가하는 전계의 세기 등을 변경하거나 전계 이외에 진동이나 음파 등을 부가해 LED 구조물의 추가적인 방향전환을 유도하여 종국적으로는 LED 구조물(106)의 제2면이 정렬면이 되도록 삽입정렬 시킬 수 있다. 이때, 전계를 형성시키기 위해 인가되는 전원의 세기는 전계를 이용한 자기정렬 공정에서 사용하는 공지된 전압범위 내에서 수행될 수 있고, LED 구조물의 종횡비나 크기 등을 고려해 적절히 변경할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다.
한편, (4) 단계를 수행하는 과정에서 다른 LED 구조물 보다 먼저 정렬용 가이드 부재(300,301)의 홀(H)에 일단이 삽입 정렬된 LED 구조물이나, (4) 단계를 통해서 삽입 정렬된 LED 구조물은 정렬되지 못한 다른 LED 구조물의 정렬 과정 또는 후속공정을 수행하는 과정에서 홀(H)에서 이탈할 우려가 있다. 본 발명의 일 실시예에 의하면, 삽입정렬될 LED 구조물의 이탈을 방지하기 위해서 (3) 단계 이전에 도 10에 도시된 것과 같이 기판(700) 상에 형성된 하부전극(200) 상에 화학적 결합링커(900)를 형성시키는 단계를 더 수행할 수 있다(도 10의 (a),(b)). 상기 화학적 결합링커(900)는 화학적 결합을 유도해 LED 구조물(105)의 제2전극층(40)과 하부전극(200) 간에 결합력을 부여하기 위한 것으로서 일 예로, 티올기, 아민기, 카복실기, DNA 단일가닥(single strand) 등이 외부로 노출되도록 형성된 것일 수 있고, 구체적으로 아미노에탄싸이올(aminoethanethiol), 1,2-에탄다이싸이올(1,2-ethanedithiol), 1,4-부탄다이싸이올 (1,4-butanedithiol), 머켑토프로피오닉엑시드(3-mercaptopropionic acid), NH2 종결된 DNA 단일가닥 등의 화합물을 통해서 형성된 것일 수 있다. 또한, 상기 화학결합은 공유결합 또는 비공유결합일 수 있고, 일예로 티올기가 화학적 결합링커로 사용된 경우 금속인 하부전극(200) 및/또는 제2전극층(40) 간에 비공유결합을 유도해 결합력을 부여할 수 있다(도 10의 (c),(d)).
한편, 일부의 경우 도 10에 도시된 것과 다르게 LED 구조물의 제2면(B)에도 화학적 결합링커가 형성될 수 있으며, 하부전극(200) 상에 형성된 제1화학적 결합링커와 LED 구조물의 제2면(B) 상에 형성된 제2화학적 결합링커 간의 상보적 결합을 통해서 LED 구조(105)과 하부전극(200) 간에 결합력을 부여할 수 있다. 일 예로 상기 제1화학적 결합링커와 제2화학적 결합링커는 각각 아민기와 카복실기일 수 있으며, 이들이 서로 결합하여 아마이드(amide) 결합을 형성할 수 있다. 그러나 이 두 작용기 간의 결합반응은 반응속도가 매우 느리기 때문에, 1-에틸-3-(3-디메틸아미노프로필) 카보디이미드(1-Ethyl-3-(3-Dimethylaminopropyl) Carbodiimide, EDC)를 첨가하여 카복실기를 활성 에스테르 중간체를 형성한 후 강한 친핵체인 1차 아민을 첨가하여 아마이드 결합을 빠르게 형성시킬 수 있다. 또한, EDC를 이용하여 에스테르 중간체를 안정화 시켜주기 위해 술포 N-하이드록시숙신이미드(sulfo N-Hydroxysuccinimide, NHS)를 사용하여 아마이드 결합이 안정하게 진행될 수 있게 할 수도 있다.
또한, (4) 단계를 수행한 후 후술하는 (5) 단계 전에 삽입정렬되지 못한 LED 구조물(101')을 세척하는 단계(도 9의 (g))를 수행할 수 있고, 이를 통해서 정렬용 가이드 부재(300)에 형성된 홀(H)에 LED 구조물(100)이 삽입 정렬된 중간 구조체를 구현할 수 있다(도 9의 (h)).
이후, 상기 중간 구조체는 후술하는 (5) 단계 전에 LED 구조물(100)의 제2면(B)과 하부전극(200) 간에 전기적 컨택을 향상시키기 위하여 열처리하는 단계 및 각각의 LED 구조물(100)과 LED 구조물(100)이 삽입된 홀(H) 간의 이격공간을 채우고 정렬된 다수 개의 LED 구조물(100) 사이의 공간을 평탄화시키기 위하여 절연체(400)를 증착시키는 단계(도 9의 (l),(m))를 더 수행할 수 있다.
먼저 LED 구조물(100)의 제2면(B)과 하부전극(200) 간에 전기적 컨택을 향상시키기 위하여 열처리하는 단계는 오믹 접촉을 이루도록 하는 단계로서, 일 예로 하부전극(200)과 LED 구조물 제2면(B) 간 계면을 급속 열처리(RTA, Rapid Thermal Annealing) 공정을 통해 수행될 수 있다. 상기 급속 열처리는 오믹 접촉을 이루도록 수행되는 공지의 급속 열처리 조건을 통해 수행될 수 있으며 본 발명은 이에 대해 특별히 한정하지 않는다.
또한, 각각의 LED 구조물(100)과 LED 구조물(100)이 삽입된 홀(H) 간의 이격공간을 채우고 정렬된 다수 개의 LED 구조물(100) 사이의 공간을 평탄화시키기 위하여 절연체를 증착시키는 단계(도 9의 (l),(m))는 후술하는 (5) 단계에서 형성될 상부전극(500)과 전기적 절연을 위하여 정렬용 가이드 부재(300) 상에 소정의 두께로 절연층(400)을 형성시키는 단계이다. 상기 절연층(400)은 공지된 절연재료의 증착을 통해 형성될 수 있고, 일예로 SiO2, SiNx와 같은 절연재료를 PECVD 공법을 통해 증착하거나, AlN, GaN와 같은 절연재료를 MOCVD 공법을 통해 증착하거나, Al2O, HfO2, ZrO2 등의 절연재료를 ALD 공법을 통해 증착시킬 수 있다. 한편, 상기 절연층(400)은 삽입 정렬된 LED 구조물(100)의 제1면(A) 표면을 덮지 않도록 형성됨이 바람직한데, 이를 위해서 LED 구조물(100)의 제1면(A) 표면을 덮지 않을 만큼의 두께까지 증착을 통해 절연층(400)을 형성시키거나 또는 LED 구조물(100)의 제1면(A) 표면을 덮는 두께까지 절연층(400')을 증착시킨 뒤(도 9의 (l)), LED 구조물(100)의 제1면(A) 표면이 노출될 때까지 건식식각을 수행하여 구현시킬 수도 있다(도 9의 (m)).
이후, 본 발명에 따른 (5) 단계로서, LED 구조물(100)의 제1면(A)과 접촉하도록 정렬된 다수 개의 LED 구조물(100) 상에 적어도 1개의 상부전극(500)을 형성시켜서 LED 전극어셈블리(1000)를 구현하는 단계를 수행한다. 상기 상부전극(500)은 공지된 포토리소그래피를 이용한 전극라인 패터닝 후 전극물질을 증착 또는 전극물질을 증착 후 건식 및/또는 습식 식각시켜서 구현할 수 있다. 이때 전극물질은 전기전자재료의 전극으로 사용되는 통상적인 전극물질일 수 있으며, 본 발명은 이에 대해 특별히 한정하지 않는다.
도 13 및 도 14를 참조하면, 상술한 본 발명의 일 실시예를 통해서 제조된 LED 전극어셈블리(1000,1001)는 본 발명의 일 실시예에 따른 비대칭 모양을 가지는 다수 개의 LED 구조물(105,106), 제1방향으로 서로 이격한 적어도 1개의 하부전극(200,201,202) 및 적어도 1개의 상부전극(500), 및 적어도 1개의 하부전극(200,201,202) 상에 배치되며 LED 구조물(105,106)의 제1면(A)과 동일한 모양으로 관통된 홀(H)을 다수 개 구비한 정렬용 가이드 부재(300,301)를 포함하고, 다수 개의 LED 구조물(105,106) 각각은 제2면(B) 측 일단부가 정렬용 가이드 부재(300,301)의 홀(H)에 삽입되어 제2면(B)과 적어도 1개의 하부전극(200,201,202) 주면이 접촉하도록 하부전극(200,201,202) 상에 정렬되며, 적어도 1개의 상부전극(500)이 정렬된 다수 개의 LED 구조물(105,106) 각각의 제1면(A) 측 일단부 상에 배치되도록 구현된다. 이러한 본 발명에 따른 LED 전극어셈블리(1000,1001)는 실장된 다수 개의 LED 구조물(105,106)에서 특정한 일면, 예를 들어 제2면(B)이 하부전극((200,201,202)과 접촉하도록 정렬됨에 따라서 직류 전원을 인가해 구동시킬 수 있고, LED 구조물(105,106)의 제1방향이 전면에 해당됨에 따라서 전면휘도를 크게 증가시킬 수 있는 이점이 있다.
또한, 본 발명은 상술한 LED 구조물(101,102,103,104,105,106)을 구비하는 광원을 포함한다. 상기 광원은 일예로 가정용/차량용 등 각종 LED 조명, LCD에 채용되는 백라이트 유닛이나 능동형 디스플레이의 발광원 등 각종 디스플레이의 발광원, 의료기기, 미용기기, 각종 광학기기 또는 이를 구성하는 일 부품일 수 있다.
하기의 실시예를 통하여 본 발명을 더욱 구체적으로 설명하기로 하지만, 하기 실시예가 본 발명의 범위를 제한하는 것은 아니며, 이는 본 발명의 이해를 돕기 위한 것으로 해석되어야 할 것이다.
<실시예 1>
기판 상에 미도핑된 n형 III-질화물 반도체층, Si로 도핑된 n형 III-질화물 반도체층(두께 ４㎛), 광활성층(두께 0.45㎛) 및 p형 III-질화물 반도체층(두께 0.05㎛)이 순차적으로 적층된 통상의 LED 웨이퍼(Epistar)를 준비하였다. 준비된 LED 웨이퍼 상에 제1전극층으로 ITO(두께 0.15㎛), 제1마스크층으로 SiO2(두께 1.2㎛), 제2마스크층으로 Al(두께 0.2㎛)을 순차적으로 증착한 뒤, 비대칭면이 되도록 도 2와 같은 제1면(A) 모양으로 패턴이 전사된 SOG 레진층을 나노임프린트 장비를 사용해 제2마스크층 상에 전사시켰다. 이후 RIE 사용하여 SOG 레진층을 경화시키고, 레진층의 잔류레진 부분을 RIE를 통해 식각해 레진패턴층을 형성시켰다. 이후 패턴을 따라서 ICP를 이용해 제2마스크층을 식각하고, RIE를 이용해 제1마스크층을 식각했다. 이후 ICP를 이용해 제1전극층, p형 III-질화물 반도체층, 광활성층을 식각한 뒤, 이어서 도핑된 n형 III-질화물 반도체층을 두께 0.78㎛까지 식각한 뒤 식각된 도핑된 n형 III-질화물 반도체층 측면이 층 면에 수직이 되도록 구현하기 위해서 KOH 습식 에칭을 통해 다수 개의 LED 구조물(제1면(A)의 면적(S) 1.77㎛2, 식각 깊이 500㎚)이 형성된 LED 웨이퍼를 제조했다. 이후 다수 개의 LED 구조물이 형성된 LED 웨이퍼 상에 SiNx 인 보호피막 재료를 증착하였고(LED 구조물 측면 기준 증착두께 52.5㎚, 72.5㎚), 이후 다수 개의 LED 구조물 사이에 형성된 보호피막 재료를 Reative ion etcher를 통해 제거시켜 LED 구조물 사이 부분에 대응되는 도핑된 n형 III-질화물 반도체층의 상부면을 노출시켰다.
이후 임시 보호피막이 형성된 LED 웨이퍼를 0.3M 옥살산 수용액인 전해액에 함침 후 전원의 애노드 단자에 연결시키고, 전해액에 함침된 백금전극에 캐소드 단자를 연결시킨 뒤 10V 전압을 5분간 인가시켜서 도핑된 n형 III-질화물 반도체층 제1부분(a)의 표면으로부터 깊이 600㎚ 지점까지 다수의 기공을 형성시켰다. 이후 임시 보호피막을 RIE를 통해 제거시킨 뒤 Al2O3인 표면 보호피막을 LED 구조물 측면 기준 두께 50㎚로 LED 웨이퍼에 재증착했고, 다수 개의 LED 구조물 상부에 형성된 표면 보호피막과 LED 구조물 사이 부분에 대응되는 도핑된 n형 III-질화물 반도체층 표면 상에 형성된 보호피막을 ICP를 통해 제거시켜 LED 구조물 사이 부분에 대응되는 도핑된 n형 III-질화물 반도체층의 상부면(S1)과 LED 구조물 상부면을 노출시켰다. 이후 LED 웨이퍼를 감마-부틸락톤인 기포형성 용액에 침지시킨 뒤 초음파를 40㎑ 주파수로 10분간 조사시켜서 생성된 기포를 이용해 도핑된 n형 III-질화물 반도체층에 형성된 기공을 붕괴시켜서 웨이퍼로부터 다수 개의 LED 구조물이 분리된, LED 구조물들이 포함된 LED 구조물 집합체를 제조했다. 한편, 분리공정 후 잔류한 웨이퍼 상에는 분리되지 않은 LED 구조물이 존재하지 않는 것을 SEM 촬영을 통하여 확인하였다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.
100,101,102,103,104,105,106: 비대칭면을 갖는 LED 구조물
200: 하부전극 300: 정렬용 가이드부재
400: 절연체층 500: 상부전극
1000,1001: LED 전극어셈블리

Claims (20)

  1. 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층을 포함하는 층들이 제1방향으로 적층되고 제1방향으로 상호 대향하는 제1면과 제2면을 갖는 LED 구조물로서, 상기 제1면과 제2면의 모양은 서로 합동이되 상기 제1면과 제2면의 모양은 대칭축이 존재하지 않는 비대칭 모양인, 비대칭면을 갖는 LED 구조물.
  2. 제1항에 있어서,
    상기 LED 구조물의 제1면과 제2면을 제외한 나머지 면의 모양은 상기 제1면 및 제2면 중 적어도 어느 일면의 모양과 상이한 모양을 갖는, 비대칭면을 갖는 LED 구조물.
  3. 제1항에 있어서,
    상기 제1면 및 제2면의 면적은 0.20 ~ 100㎛2인 비대칭면을 갖는 LED 구조물.
  4. 제1항에 있어서,
    상기 제1면과 제2면의 수직거리인 두께는 0.3 ~ 3.5㎛인 비대칭면을 갖는 LED 구조물.
  5. 제1항에 있어서,
    상기 제1도전성 반도체층은 n형 III-질화물 반도체층이고, 상기 광활성층에서 재결합되는 전자와 전공의 수가 균형이 이루어지도록 제1도전성 반도체층 하부에 전자지연층을 더 포함하는 비대칭면을 갖는 LED 구조물.
  6. 제5항에 있어서,
    상기 전자지연층은 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, GaTe, SiC, ZnO, ZnMgO, SnO2, TiO2, In2O3, Ga2O3, Si, 폴리파라페닐렌 비닐렌(poly(paraphenylene vinylene)) 및 이의 유도체, 폴리아닐린(polyaniline), 폴리(3-알킬티오펜)(poly(3-alkylthiophene)) 및 폴리(파라페닐렌(poly(paraphenylene))로 이루어진 군에서 선택된 1종 이상을 포함하는 비대칭면을 갖는 LED 구조물.
  7. 제5항에 있어서,
    상기 제1도전성 반도체층은 도핑된 n형 III-질화물 반도체층이며, 상기 전자지연층은 도핑농도가 상기 제1도전성 반도체층보다 낮은 III-질화물 반도체인 비대칭면을 갖는 LED 구조물.
  8. 제1항에 있어서,
    상기 제1방향과 면방향이 평행한 LED 구조물의 측면을 둘러싸는 보호피막을 더 포함하는 비대칭면을 갖는 LED 구조물.
  9. 제1항에 있어서,
    상기 제1도전성 반도체층은 n형 III-질화물 반도체층이고, 상기 제2도전성 반도체층은 p형 III-질화물 반도체층이며,
    제2도전성 반도체층의 노출된 측면, 또는 제2도전성 반도체층 노출된 측면과 광활성층 적어도 일부의 노출된 측면을 둘러싸서 노출된 측면 표면쪽의 정공을 중심쪽으로 이동시키기 위한 정공푸싱피막 및
    상기 제1도전성 반도체층의 노출된 측면을 둘러싸서 노출된 측면 표면쪽의 전자를 중심쪽으로 이동시키기 위한 전자푸싱피막 중 적어도 어느 하나의 기능성 피막을 더 포함하는 비대칭면을 갖는 LED 구조물.
  10. 제1항에 있어서,
    상기 LED 구조물은 제1도전성 반도체층 상에 구비되는 제2전극층 및 제2도전성 반도체층 상에 구비되는 제1전극층 중 어느 하나 이상을 더 포함하는 비대칭면을 갖는 LED 구조물.
  11. 제1항 내지 제10항 중 어느 한 항에 따른 비대칭면을 갖는 LED 구조물을 다수 개 함유하는 인쇄장치용 잉크조성물.
  12. (1) 제1항 내지 제10항 중 어느 한 항에 따른 비대칭면을 갖는 LED 구조물을 다수 개 함유하는 인쇄장치용 잉크조성물을 준비하는 단계;
    (2) 적어도 1개의 하부전극 상에 상기 LED 구조물의 제1면과 동일한 모양으로 관통된 홀을 다수 개 구비하는 정렬용 가이드 부재를 형성시키는 단계;
    (3) 인쇄장치를 통해 상기 정렬용 가이드 부재 상에 상기 인쇄장치용 잉크조성물을 토출하는 단계;
    (4) 상기 정렬용 가이드 부재 상에 놓인 LED 구조물의 제2면 측 일단부를 정렬용 가이드 부재의 홀에 삽입시켜서 다수 개의 LED 구조물을 정렬시키는 단계; 및
    (5) LED 구조물의 제1면과 접촉하도록 정렬된 다수 개의 LED 구조물 상에 적어도 1개의 상부전극을 형성시키는 단계;를 포함하는 직류구동 가능한 LED 전극어셈블리 제조방법.
  13. 제12항에 있어서, 상기 (2) 단계에서,
    정렬용 가이드 부재에 구비된 다수 개의 홀 각각의 면적은 LED 구조물의 제2면 면적보다 1.01 ~ 1.50 배 크게 형성되는 직류구동 가능한 LED 전극어셈블리 제조방법.
  14. 제12항에 있어서, 상기 (2) 단계에서
    정렬용 가이드 부재 상에 다수 개의 홀이 형성된 영역을 둘러싸거나 또는 2개 이상의 영역으로 분할해 둘러싸는 격벽을 더 형성시키는 직류구동 가능한 LED 전극어셈블리 제조방법.
  15. 제12항에 있어서, 상기 (2) 단계에서
    상기 홀은 어느 일 하부전극 주면에 대응하는 정렬용 가이드 부재 영역에 형성되는 직류구동 가능한 LED 전극어셈블리 제조방법.
  16. 제12항에 있어서,
    상기 (1) 단계에서 비대칭면을 갖는 LED 구조물은 제1면 및 제2면의 장축과 단축의 종횡비가 2: 1 이상으로 제1방향에 수직한 제2방향으로 길게 형성된 로드형의 구조물이며,
    상기 (2) 단계에서 하부전극은 소정의 간격만큼 주면방향으로 이격해 형성된 제1하부전극과 제2하부전극을 포함하고,
    상기 (2) 단계에서 정렬용 가이드 부재에 구비된 어느 일 홀은 LED 구조물의 선단 및 후단 쪽 제2면 부분이 인접하는 제1하부전극과 제2하부전극의 주면 상에 배치되도록 정렬용 가이드 부재를 관통해 형성되며,
    상기 (4) 단계는 제1하부전극과 제2하부전극에 전원을 인가시켜서 수행되는 직류구동 가능한 LED 전극어셈블리 제조방법.
  17. 제12항에 있어서,
    (4) 단계는 음파를 1 회 또는 다수 회 조사하여 수행되는 직류구동 가능한 LED 전극어셈블리 제조방법.
  18. 제12항에 있어서,
    홀에 삽입되어 정렬된 LED 구조물이 홀에서 이탈되지 않도록 LED 구조물의 제2면, 홀의 내측면 및 홀의 바닥면 중 어느 하나 이상에 화학적 결합 링커가 구비되는 직류구동 가능한 LED 전극어셈블리 제조방법.
  19. 제12항에 있어서, (4) 단계 및 (5) 단계 사이에,
    상기 LED 구조물의 제2면과 하부전극 간에 전기적 컨택을 향상시키기 위하여 열처리하는 단계; 및
    각각의 LED 구조물과 LED 구조물이 삽입된 홀 간의 이격공간을 채우고 정렬된 다수 개의 LED 구조물 사이의 공간을 평탄화시키기 위하여 절연체를 증착시키는 단계;를 더 포함하는 직류구동 가능한 LED 전극어셈블리 제조방법.
  20. 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층을 포함하는 층들이 제1방향으로 적층되고 제1방향으로 상호 대향하는 제1면과 제2면을 가지며 제1면의 모양과 제2면의 모양은 서로 합동이되 상기 제1면의 모양과 제2면의 모양은 대칭축이 존재하지 않는 비대칭 모양을 가지는 다수 개의 LED 구조물;
    제1방향으로 서로 이격한 적어도 1개의 하부전극 및 적어도 1개의 상부전극; 및
    적어도 1개의 하부전극 상에 배치되며, 상기 LED 구조물의 제1면과 동일한 모양으로 관통된 홀을 다수 개 구비한 정렬용 가이드 부재;를 포함하고,
    다수 개의 LED 구조물 각각은 제2면 측 일단부가 정렬용 가이드 부재의 홀에 삽입되어 제2면과 적어도 1개의 하부전극 주면이 접촉하도록 하부전극 상에 정렬되며,
    적어도 1개의 상부전극이 정렬된 다수 개의 LED 구조물 각각의 제1면 측 일단부 상에 배치되는 직류구동 가능한 LED 전극어셈블리.
KR1020210181879A 2021-12-17 2021-12-17 비대칭면을 갖는 led 구조물, 이를 이용한 직류구동 가능한 led 전극어셈블리 제조방법 및 이를 통해 제조된 직류구동 가능한 led 전극어셈블리 KR20230092468A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210181879A KR20230092468A (ko) 2021-12-17 2021-12-17 비대칭면을 갖는 led 구조물, 이를 이용한 직류구동 가능한 led 전극어셈블리 제조방법 및 이를 통해 제조된 직류구동 가능한 led 전극어셈블리
US18/083,319 US20230197694A1 (en) 2021-12-17 2022-12-16 Led structure having asymmetric face, method of manufacturing direct-current-drivable led electrode assembly using the same, and direct-current-drivable led electrode assembly manufactured thereby
CN202211624056.5A CN116417446A (zh) 2021-12-17 2022-12-16 具有非对称面的发光二极管结构物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210181879A KR20230092468A (ko) 2021-12-17 2021-12-17 비대칭면을 갖는 led 구조물, 이를 이용한 직류구동 가능한 led 전극어셈블리 제조방법 및 이를 통해 제조된 직류구동 가능한 led 전극어셈블리

Publications (1)

Publication Number Publication Date
KR20230092468A true KR20230092468A (ko) 2023-06-26

Family

ID=86769001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210181879A KR20230092468A (ko) 2021-12-17 2021-12-17 비대칭면을 갖는 led 구조물, 이를 이용한 직류구동 가능한 led 전극어셈블리 제조방법 및 이를 통해 제조된 직류구동 가능한 led 전극어셈블리

Country Status (3)

Country Link
US (1) US20230197694A1 (ko)
KR (1) KR20230092468A (ko)
CN (1) CN116417446A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법

Also Published As

Publication number Publication date
CN116417446A (zh) 2023-07-11
US20230197694A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US11855239B2 (en) Electrode assembly having lower electrode directly on the surface of a base substrate, a first electrode on the lower electrode, and the second electrode formed on and spaced apart from the first electrode
US8198638B2 (en) Light emitting device structure and process for fabrication thereof
CN102468386B (zh) 发光元件
US20240021769A1 (en) Full-color led display and manufacturing method thereof
KR20230092468A (ko) 비대칭면을 갖는 led 구조물, 이를 이용한 직류구동 가능한 led 전극어셈블리 제조방법 및 이를 통해 제조된 직류구동 가능한 led 전극어셈블리
JP2011076798A (ja) 電界発光素子およびその製造方法
US20230114186A1 (en) Flexible ultra-thin led skin patch and manufacturing method thereof
US20230130620A1 (en) High-resolution ultra-thin led display for ar and vr devices and manufacturing method thereof
KR20230086650A (ko) 초박형 led 소자, 이를 포함하는 잉크젯용 잉크 및 광원
KR20230092467A (ko) 직류 구동 가능한 풀-컬러 led 디스플레이 및 이의 제조방법
CN115668496A (zh) 微纳米fin led电极组件及其制造方法以及包含该组件的光源
US20240021588A1 (en) Ultra-thin fin led electrode assembly, manufacturing method thereof and light source comprising the same
US20220310878A1 (en) Ultra-thin led electrode assembly and method for manufacturing thereof
KR102583708B1 (ko) 초소형-led 유연 스킨 패치 및 이의 제조방법
US20240222555A1 (en) Ultra-thin fin light-emitting diode electrode assembly, method of manufacturing the same, and light source including the same
US20230411563A1 (en) Ultra-Thin Fin LED Device And Ink Composition Comprising The Same
KR102537613B1 (ko) 초박형 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법
KR102551869B1 (ko) 로드형 led 소자 수직배치형 전극 어셈블리, 이의 제조방법 및 이를 포함하는 광원
JP2011076770A (ja) 電界発光素子およびその製造方法
TW202427785A (zh) 超薄型鰭式led電極組件及其製造方法、包括其的光源
US20240065021A1 (en) Light-emitting element, light-emitting device, display device, and method
KR20230059314A (ko) Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원
CN1161105A (zh) 掺氮ii-vi族化合物半导体的成膜方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal