KR20230085936A - 정전 척에 대한 실시간 바이어스 검출 및 정정 - Google Patents

정전 척에 대한 실시간 바이어스 검출 및 정정 Download PDF

Info

Publication number
KR20230085936A
KR20230085936A KR1020237016837A KR20237016837A KR20230085936A KR 20230085936 A KR20230085936 A KR 20230085936A KR 1020237016837 A KR1020237016837 A KR 1020237016837A KR 20237016837 A KR20237016837 A KR 20237016837A KR 20230085936 A KR20230085936 A KR 20230085936A
Authority
KR
South Korea
Prior art keywords
voltage
chucking
current
modified
substrate
Prior art date
Application number
KR1020237016837A
Other languages
English (en)
Inventor
지안 리
후안 카를로스 로차-알바레즈
드미트리 에이. 질노
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20230085936A publication Critical patent/KR20230085936A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

방법은 정전 척의 2개의 전극들에 의해 척의 최상부에 배치된 기판에 인가되는 척킹력들의 차이를 감소시킨다. 방법은 2개의 전극들 각각에 초기 척킹 전압들을 제공하는 단계, 및 2개의 전극들 중 적어도 제1 전극에 제공된 초기 전류를 측정하는 단계를 포함한다. 방법은 기판의 DC 전압에 영향을 미치는 프로세스를 개시하고, 그 후 적어도 제1 전극에 제공된 수정된 전류를 측정하는 단계, 및 적어도 초기 전류 및 수정된 전류에 기초하여, 2개의 전극들 중 선택된 전극에 대한 수정된 척킹 전압을 결정하는 단계 ― 수정된 척킹 전압은 기판에 걸친 척킹력 임밸런스를 감소시킴 ― 를 더 포함한다. 방법은 또한 2개의 전극들 중 선택된 전극에 수정된 척킹 전압을 제공하는 단계를 포함한다.

Description

정전 척에 대한 실시간 바이어스 검출 및 정정
[0001] 본 출원은 2020년 10월 21일에 출원되고 발명의 명칭이 "REAL TIME BIAS DETECTION AND CORRECTION FOR ELECTROSTATIC CHUCK"인 미국 특허 출원 번호 제17/076,178호의 이익 및 우선권을 주장하며, 그 미국 특허 출원은 이로써 그 전체가 인용에 의해 포함된다.
[0002] 본 기술은 반도체 제조를 위한 컴포넌트들, 장치들 및 방법들에 관한 것이다. 보다 구체적으로, 본 기술은 기판 지지 조립체들 및 다른 반도체 프로세싱 장비에 관한 것이다.
[0003] 집적 회로들은 기판 표면들 상에 복잡하게 패터닝된 재료 층들을 생성하는 프로세스들에 의해 가능하게 된다. 기판 상에 패터닝된 재료를 생성하는 것은 재료를 형성 및 제거하기 위한 제어되는 방법들을 요구한다. 기판 지지부는 또한 기판 레벨 플라즈마를 발달시키기 위해 일부 기술들에서 활용될 수 있다. 기판 근처에서 생성된 플라즈마는 기판에 전하를 전달하여, 기판의 주변에 대한 기판의 전압 레벨(이 전압은 이하 VDC로서 지칭됨)을 변화시킬 수 있다.
[0004] 하나 이상의 실시예들에서, 방법은 정전 척의 2개의 전극들에 의해 척의 최상부에 배치된 기판에 인가되는 척킹력들의 차이를 감소시킨다. 방법은 2개의 전극들 각각에 초기 척킹 전압들을 제공하는 단계, 및 2개의 전극들 중 적어도 제1 전극에 제공된 초기 전류를 측정하는 단계를 포함한다. 방법은 기판의 DC 전압에 영향을 미치는 프로세스를 개시하고, 그 후 적어도 제1 전극에 제공된 수정된 전류를 측정하는 단계, 및 초기 전류 및 수정된 전류에 적어도 기초하여, 2개의 전극들 중 선택된 전극에 대한 수정된 척킹 전압을 결정하는 단계 ― 수정된 척킹 전압은 기판에 걸친 척킹력 임밸런스(imbalance)를 감소시킴 ― 를 더 포함한다. 방법은 또한 2개의 전극들 중 선택된 전극에 수정된 척킹 전압을 제공하는 단계를 포함한다.
[0005] 하나 이상의 실시예들에서, 척킹력 보상을 갖는 바이폴라 정전 척 시스템은 정전 척 바디, 2개의 전원들, 적어도 하나의 전류계 및 제어기를 포함한다. 절연성 기판 지지 표면이 정전 척 바디의 최상부에 배치되고, 2개의 전극들이 정전 척 바디의 적어도 일부의 최상부에 그리고 절연성 기판 지지 표면 아래에 배치된다. 2개의 전원들 각각은 전극들 중 대응하는 전극에 DC 전압 출력을 제공하도록 동작 가능하며, 2개의 전원들 중 적어도 하나는 입력 신호에 대한 응답으로 자신의 DC 전압 출력을 조정하도록 동작 가능하다. 전류계는 전극들 중 제1 전극과 직렬 전기 연결로 커플링되고, 제1 전극에 흐르는 전류를 측정하고, 전류를 표시하는 전류 정보를 제공하도록 구성된다. 제어기는 전류계로부터 전류 정보를 수신하고, 그리고 2개의 전극들에 의해 인가되는 척킹력의 차이를 적어도 부분적으로 감소시키기 위해, 전류 정보에 적어도 부분적으로 기초하여 2개의 전원들 중 조정 가능한 적어도 하나의 전원에 대한 입력 신호로서 전압 정정 정보를 제공하도록 구성된다.
[0006] 하나 이상의 실시예들에서, 기판 프로세싱 시스템은 척킹력 보상을 포함한다. 시스템은 기판을 프로세싱하도록 동작 가능한 프로세스 챔버, 및 프로세스 챔버 내에 배치된 정전 척 바디를 포함한다. 절연성 기판 지지 표면이 정전 척 바디의 최상부에 배치되고, 제1 및 제2 전극들은 정전 척 바디의 적어도 일부의 최상부에 그리고 절연성 기판 지지 표면 아래에 배치된다. 시스템은 제1 및 제2 전원들 및 제1 및 제2 전류계들을 더 포함한다. 각각의 전원은 전극들 중 대응하는 전극에 DC 전압 출력을 제공하도록 동작 가능하며, 2개의 전원들 각각은 입력 신호에 대한 응답으로 자신의 DC 전압 출력을 조정하도록 동작 가능하다. 제1 전류계는 제1 전원과 제1 전극 사이에서 직렬 전기 연결로 커플링되고, 제2 전류계는 제2 전원과 제2 전극 사이에서 직렬 전기 연결로 커플링된다. 전류계들 둘 모두는 개개의 전원과 개개의 전극 ― 전류계들은 전극과 전원 사이에 커플링됨 ― 사이에 흐르는 전류를 측정하고 전류를 표시하는 전류 정보를 제공하도록 구성된다. 시스템은 제어기를 더 포함하며, 이 제어기는, 절연성 기판 지지 표면 상에 웨이퍼를 로딩하고, 개개의 제1 및 제2 전극들에 초기 DC 전압들을 제공하도록 제1 및 제2 전원들을 동작시키고, 제1 및 제2 전류계들로부터 초기 제1 및 제2 전류 정보를 각각 수신하고, 그리고 프로세스 챔버 내에서 프로세스를 개시하도록 구성된다. 제어기는 또한 프로세스가 개시된 후에 각각, 제1 및 제2 전류계들로부터 수정된 제1 및 제2 전류 정보를 수신하고, 초기 및 수정된 전류 정보에 적어도 부분적으로 기초하여 제1 및 제2 전력 공급기들에 대한 수정된 DC 전압 값들을 결정하고, 그리고 2개의 전극들에 의해 인가되는 척킹력의 차이를 적어도 부분적으로 감소시키기 위해 개개의 제1 및 제2 전극들에 수정된 DC 전압들을 제공하도록 제1 및 제2 전원들을 동작시키도록 구성된다.
[0007] 개시되는 기술의 특성 및 이점들의 추가적인 이해는 본 명세서의 나머지 부분들 및 도면들을 참조함으로써 실현될 수 있다.
[0008] 도 1은 본 기술의 하나 이상의 실시예들에 따른 예시적인 프로세싱 시스템을 예시하는 평면도이다.
[0009] 도 2는 본 기술의 하나 이상의 실시예들에 따른 예시적인 기판 프로세싱 시스템의 일부를 예시하는 개략적인 단면도이다.
[0010] 도 3은 본 기술의 하나 이상의 실시예들에 따른 예시적인 기판 프로세싱 챔버의 개략적인 부분 단면도이다.
[0011] 도 4는 본 기술의 하나 이상의 실시예들에 따른 반도체 프로세싱 시스템의 선택된 컴포넌트들의 개략적인 부분 단면도이다.
[0012] 도 5는 본 기술의 일부 실시예들에 따라 베어 웨이퍼, 광 기반 입자 측정 시스템으로 반도체 웨이퍼 상에서 획득된 데이터 이미지 부분을 도시한다.
[0013] 도 6은 본 기술의 하나 이상의 실시예들에 따라 정전 척의 2개의 전극들에 의해 척의 최상부에 배치된 기판에 인가되는 척킹력들의 차이를 감소시키기 위한 방법의 흐름도이다.
[0014] 도면들 중 몇몇 도면들은 개략도들로서 포함된다. 도면들은 예시적인 목적들을 위한 것이며, 실척인 것으로 구체적으로 명시되지 않는 한, 실척인 것으로 간주되지 않아야 한다는 것이 이해되어야 한다. 부가적으로, 개략도들로서, 도면들은 이해를 돕기 위해 제공되며, 현실적인 표현들과 비교하여 모든 양상들 또는 정보를 포함하지 않을 수 있고, 예시적인 목적들을 위해 과장된 재료를 포함할 수 있다.
[0015] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 피처들은 동일한 참조 라벨을 가질 수 있다. 추가로, 동일한 유형의 다양한 컴포넌트들은, 유사한 컴포넌트들을 구별하는 문자를 참조 라벨에 뒤따르게 함으로써 구별될 수 있다. 본 명세서에서 제1 참조 라벨만이 사용된 경우, 설명은, 문자와 무관하게, 동일한 제1 참조 라벨을 갖는 유사한 컴포넌트들 중 임의의 하나에 적용 가능하다.
[0016] 플라즈마 프로세스들을 포함하는 반도체 프로세스들은 기판을 프로세싱하기 위해 하나 이상의 구성 전구체들을 에너자이징(energize)할 수 있다. 이러한 프로세스들은 기판 상에 응력을 야기할 수 있다. 예컨대, ON(oxide/nitride) 스택들과 같은 수직 메모리 애플리케이션들을 위한 유전체 층들의 개발에서, 다수의 재료 층들이 기판 상에 증착될 수 있다. 이러한 재료 층들은 기판 상에 작용하는 내부 응력들을 특징으로 할 수 있다. 이는 기판이 프로세싱 동안 구부러지게 하며, 이는 포토리소그래피 초점 이슈들, 형상 형성의 불량한 균일성 및/또는 디바이스 손상 또는 오작동으로 이어질 수 있다.
[0017] 정전 척은 프로세싱을 위해 특정 포지션에 기판을 고정하는 데 사용될 수 있으며, 예컨대, 굽힘 응력(bowing stress)을 극복하기 위해 기판에 대해 클램핑력을 가할 수 있다. 그러나 디바이스 스택들의 복잡성 및/또는 층들의 수가 증가함에 따라, 기판 상에 작용하는 응력들이 증가할 수 있으며, 이는 척킹 전압의 비례적 증가를 요구할 수 있다. 부가적으로, 챔버의 컴포넌트들에 추가로 영향을 미치는 비교적 높은 온도들에서 이러한 막들 대부분이 발달될 수 있다. 예컨대, 일부 증착 활동들은 500℃ 이상의 온도에서 발생할 수 있으며, 이는 정전 척을 형성하는 재료들과 같은 챔버 컴포넌트들의 저항에 영향을 줄 수 있다(그리고 일반적으로 감소시킬 수 있음). 재료 저항이 감소함에 따라, 누설 전류가 증가할 수 있다. 증가된 증착 층들로 기판 상에 가해지는 굽힘 응력을 극복하기 위해 사용되는 증가된 전압들과 결합될 때, 기판 및 챔버 컴포넌트들을 손상시킬 수 있는 전기 아크들이 생성될 수 있다. 이러한 이슈들은 유용한 척킹 전압 윈도우들을 원하는 것보다 더 좁은 범위들로 감소시키는 경향을 갖는다.
[0018] 일부 기술들은 모노폴라 정전 척을 사용한다. 그러한 척들은 프로세싱 동안 기판을 안정화하기 위해 척킹력을 제공할 수 있지만, 척들은 다른 방식으로 제한될 수 있고 프로세싱과 관련된 이슈들에 기여할 수 있다. 예컨대, 모노폴라 척들은 기판 움직임을 야기할 수 있으며, 이는 프로세싱 챔버 내의 원하는 로케이션으로부터 척을 시프트함으로써 프로세스 균일성에 영향을 미칠 수 있다. 이는 모노폴라 척이 프로세스 동안 생성된 플라즈마를 활용하여 기판 상에 정전기력을 생성하기 때문이다. 기판이 초기 로케이션에서 페데스탈 상에 배치되고 페데스탈 내의 모노폴라 척이 초기에 맞물릴 때, 웨이퍼는 척킹 전극의 DC 전원에 대해 전기적으로 플로팅될 수 있는데, 그 이유는 페데스탈 바디가 절연체로 코팅될 수 있기 때문이다. 플라즈마가 생성될 때, 플라즈마는 기판을 접지할 수 있으며, 이는 회로를 효과적으로 완성하고 기판과 페데스탈 바디 사이에 정전기력을 생성할 수 있다. 그러나, 플라즈마 생성, 진동 또는 다른 원인들이 정전기력이 활성화되기 전에 원하는 초기 로케이션으로부터 기판의 움직임을 야기할 수 있으며, 이는 프로세싱 동안 균일성에 영향을 미칠 수 있다.
[0019] 바이폴라 척들은 2개의 반원형 전극들을 포함할 수 있으며, 이는 하나의 전극을 양의 전압으로 커플링하고 다른 하나를 음의 전압으로 커플링함으로써 모노폴라 척이 갖는 이슈들을 극복할 수 있다. 프로세싱이 시작되기 전에, 기판은 여전히 순 중성 전하를 특징으로 하지만, 기판 내의 전하는 전극들 근처의 전기장들에 따라 로컬로 재분배될 것이어서, 기판이 기판 지지부에 클램핑될 수 있다. 그러나 프로세싱 온도들이 상승됨에 따라, 척 바디를 통한 누설이 증가할 수 있으며, 이는 2개의 전극들 사이의 DC 방전의 가능성을 증가시킬 수 있다. 또한, 프로세싱은 기판의 DC 전압을 변화시킬 수 있어서, 전극들 중 하나 근처의 전기장이 감소될 것이고 남은 하나의 전극 근처의 전기장은 증가될 수 있다. 플라즈마 프로세스는 기판의 DC 전압을 변화시킬 수 있는 일 유형의 프로세스이고; 다른 유형들의 프로세싱 및/또는 계측은 기판의 평균 DC 전압을 변화시키도록 하전 입자들에 기판을 노출시킬 수 있으며, 이는 기판으로부터 전하를 차감하거나 추가할 수 있다. 사용되는 프로세스 가스들의 유형들, 웨이퍼 척과 다른 시스템 컴포넌트들 사이의 DC 전압 차이들, 플라즈마 또는 다른 이온화된 입자 소스들의 존재, 온도 등과 같은 요인들은 모두 프로세싱 동안 기판의 DC 전압이 얼마나 많이 변하는지에 영향을 미칠 수 있다. 바이폴라 척이 사용될 때, DC 전압 변화는 웨이퍼의 남은 하나의 측과 비교하면 웨이퍼의 일 측 상의 상당히 더 큰 힘으로 이어질 수 있으며, 이는 척 상에 또는 웨이퍼의 후면 상에 이미 있을 수 있는 입자들 주위의 응력으로 인해 불균일한 프로세싱 및/또는 기판 손상으로 이어질 수 있다. 응력은 박형화된 웨이퍼들을 프로세싱할 때 회피하는 것이 특히 중요하다. 오늘날의 기술들은 종종 직경이 12인치 이상인 반도체 웨이퍼들을 프로세싱하며, 이렇게 생성된 회로들이 매우 작은 패키지들에 피팅되기에는 웨이퍼들이 너무 두꺼울 수 있다. 일부 제품들의 경우, 때로는 웨이퍼 프로세싱의 말미 근처에, 그러나 그러한 프로세싱이 완료되기 전에 웨이퍼 박형화가 요구되며, 박형화된 웨이퍼들은 높은 힘들에 처해질 때 손상되거나 파손될 위험이 있다.
[0020] 기판의 DC 전압은 전부는 아니지만 일부 프로세싱 구성들에서 직접 측정될 수 있다. 예컨대, 일부 프로세싱 구성들은 기판의 후면과 접촉을 행하도록 DC 프로브를 배치하고, 기판을 전압계에 직접 연결한다. 그러나, 일부 프로세싱 구성들(예컨대, 증착 챔버들)은 기판들이 척을 커버하지 않고 기판 프로세싱 사이클들 사이에서 세정 사이클들과 더불어 동작하기 때문에 이것이 항상 가능한 것은 아니다. 이러한 세정 사이클들에서 사용되는 가스들 및/또는 플라즈마들은 DC 프로브를 파괴할 수 있다. 랭뮤어(Langmuir) 프로브를 사용하여 DC 전압을 직접 측정하는 것이 또한 가능하지만, 이러한 프로브들은 또한, 프로세싱 조건들을 견디지 못할 수 있고 그리고/또는 프로세싱 조건들을 로컬로 교란시켜, 불균일한 프로세싱으로 이어질 수 있다.
[0021] 본 기술은 프로세싱에 의해 유도된 DC 전압 변화들을 간접적으로 추정하고 적어도 부분적으로 보상하기 위한 바이폴라 척킹 능력들 및 프로비전들을 갖는 기판 지지 조립체들로 이러한 난제들을 극복한다. 따라서 이러한 프로비전들은 척킹력들을 밸런싱하여 극도로 높은 힘들을 회피하는 데 도움이 된다. 간접 측정은 바이폴라 척 전극 전원들에서 측정된 누설 전류들에 의해 제공된다. 이러한 누설 전류들의 일부 컴포넌트들은 기판의 DC 전압에 독립적인 반면, 다른 컴포넌트들은 이러한 DC 전압에 비례한다. 즉, 정전 척 및 그 내부의 컴포넌트들이 명목상 서로 그리고 기판으로부터 절연되더라도, 척의 다양한 절연 층들 및/또는 최상부 코팅을 통한 일부 누설이 발생할 수 있다. 예컨대, 척 전극들과 내부 가열 엘리먼트들 사이에 누설이 발생할 수 있다. 기판의 DC 전압과 이러한 누설 전류들 사이의 관계를 특성화하고, 그 후 프로세싱 동안 이러한 누설 전류들을 측정함으로써, 본 기술은 기판의 DC 전압의 추정을 제공하고 전극들을 구동하는 전원들에 대한 수정을 행한다. 따라서, 특정 실시예들에서, VDC의 추정이 생성되고, 바이폴라 정전 척의 구역들에 인가되는 클램핑 바이어스들은 척킹력들이 보다 밸런싱되도록 조정된다. 밸런싱된 척킹력들은 (1) 프로세싱되는 기판을 더 평평하게 유지하고, (2) 기판의 일 측 상에서 필요한 것보다 더 높은 척킹력에 의해 야기될 수 있는 기판에 대한 손상을 회피하고 그리고/또는 (3) 척 표면과의 균일한 열 커플링을 개선하고 이에 따라 프로세스 균일성을 향상시키는 데 도움이 된다.
[0022] 본 개시내용은 개시되는 기술을 활용하는 특정 증착 프로세스들을 식별할 것이지만, 시스템들 및 방법들은 다른 증착, 에칭 및 세정 챔버들뿐만 아니라 설명된 챔버들, 및 다른 챔버들에서 발생할 수 있는 바와 같은 프로세스들에 동일하게 적용 가능하다는 것이 쉽게 이해될 것이다. 따라서, 이 기술은 이러한 특정 증착 프로세스들 또는 프로세스 챔버들에 대해서만 사용되는 것으로 제한되는 것으로 간주되지 않아야 한다. 본 개시내용은 본 기술의 실시예들에 따른 부가적인 변동들 및 조정들이 설명되기 전에, 본 기술의 실시예들에 따른 바이폴라 정전 웨이퍼 척(들)을 포함할 수 있는 하나 이상의 가능한 프로세스 챔버 구성들을 논의할 것이다.
[0023] 도 1은 하나 이상의 실시예들에 따라 증착, 에칭, 베이킹 및/또는 경화 챔버들을 포함할 수 있는 예시적인 프로세싱 시스템(100)의 일 실시예를 예시하는 평면도이다. 도면에서, 하나 이상의 FOUP(front opening unified pod)들(102)은 기판들을 공급하며, 그 기판들은 로봇 암들(104)에 의해 수용되고, 그리고 탠덤 섹션들(109a-c)에 포지셔닝된 기판 프로세싱 챔버들(108a-f) 중 하나 내에 배치되기 전에, 저압 홀딩 영역(106) 내에 배치된다. 반도체들이 제작될 웨이퍼들이 이 시스템 예에서 기판으로서 도시되지만, 다른 유형들의 기판들이 가능하다. 제2 로봇 암(110)은 홀딩 영역(106)으로부터 기판 프로세싱 챔버들(108) 중 임의의 것으로, 선택적으로 다른 기판 프로세싱 챔버들(108)로 그리고/또는 다시 FOUP들(102) 중 하나로 기판 웨이퍼들을 이송하는 데 사용될 수 있다. 각각의 기판 프로세싱 챔버(108)는 플라즈마 강화 화학 기상 증착, 원자층 증착, 물리적 기상 증착, 에칭, 사전-세정, 디개싱, 배향, 어닐링, 애싱 및/또는 다른 프로세스들 외에도, 하나 이상의 반도체 재료 층들의 형성을 포함하는 다수의 기판 프로세싱 동작들을 수행하도록 장비될 수 있다.
[0024] 기판 프로세싱 챔버들(108) 각각은 기판 상의 유전체 또는 다른 막을 프로세싱 이를테면, 증착, 어닐링, 경화 및/또는 에칭하기 위한 하나 이상의 시스템 컴포넌트들을 포함할 수 있고, 각각의 기판 프로세싱 챔버(108)는 이에 따라 프로세싱을 위해 기판을 포지셔닝하기 위한 페데스탈 또는 기판 홀더를 포함할 수 있다. 기판 홀더는 아래에서 추가로 논의되는 바와 같이 바이폴라 정전 척일 수 있다. 일 구성에서, 2개의 쌍들의 프로세싱 챔버들 예컨대, 탠덤 섹션(109a)의 108c-d, 및 탠덤 섹션(109c)의 108e-f는 기판 상에 유전체 재료를 증착하는 데 사용될 수 있으며, 제3 쌍의 프로세싱 챔버들 예컨대, 탠덤 섹션(109b)의 108a-b는 증착된 유전체를 에칭하는 데 사용될 수 있다. 다른 구성에서, 3개의 모든 챔버 쌍들 예컨대, 108a-f는 기판 상에 교호하는 유전체 막들의 스택들을 증착하도록 구성될 수 있다. 설명되는 프로세스들 중 임의의 하나 이상은 상이한 실시예들에서 보여진 제작 시스템으로부터 분리된 챔버들에서 수행될 수 있다. 유전체 막들을 위한 증착, 에칭, 어닐링, 및 경화 챔버들의 부가적인 구성들이 프로세싱 시스템(100)에 의해 고려된다는 것이 인식될 것이다.
[0025] 도 2는 본 기술의 하나 이상의 실시예들에 따른 예시적인 기판 프로세싱 시스템(200)의 일부를 예시하는 개략적인 단면도이다. 기판 프로세싱 시스템(200)은, 위에서 설명된 텐덤 섹션들(109) 중 하나 이상에 피팅될 수 있고 본 기술의 실시예들에 따른 기판 지지부 조립체들을 포함할 수 있는 한 쌍의 기판 프로세싱 챔버들(108)을 예시할 수 있다. 각각의 기판 프로세싱 챔버(108)는 제한 없이, 플라즈마 관련 프로세싱, 예컨대, 플라즈마 강화 증착, 플라즈마 에칭, 세정, 포토레지스트 애싱 등을 위해 구성될 수 있다. 대안적으로, 기판 프로세싱 챔버들(108)은 아래에서 추가로 논의되는 바와 같이 다른 유형들의 기판 프로세싱을 위해 구성될 수 있다. 기판 프로세싱 시스템(200)은 일반적으로, 한 쌍의 프로세싱 구역들(220a 및 220b)을 정의하는, 측벽들(212), 바닥 벽(216) 및 내부 측벽(201)을 갖는 챔버 바디(202)를 포함할 수 있다. 프로세싱 구역들(220a-220b) 각각은 유사하게 구성될 수 있고, 동일한 컴포넌트들을 포함할 수 있다. 도 2에서, 챔버들 각각에 대해 존재할 수 있는 일부 피처들은 예시의 명료함을 위해 챔버들 중 하나 내에서 번호로만 라벨링된다.
[0026] 예컨대, 프로세싱 구역(220b)(그의 컴포넌트들은 또한 프로세싱 구역(220a)에 포함될 수 있음)은 기판 프로세싱 시스템(200) 내 바닥 벽(216)에 형성된 통로(222)를 통해 프로세싱 구역에 배치된 페데스탈(228)을 포함할 수 있다. 페데스탈(228)은 페데스탈(228)의 노출된 절연성 표면 상에 기판(229)을 제 자리에 홀딩하기 위해 아래에서 추가로 설명되는 바와 같이 바이폴라 정전 척을 포함할 수 있다. 페데스탈(228)은 원하는 프로세스 온도로 기판(229)의 온도를 가열 및 제어할 수 있는 가열 엘리먼트들(232) 예컨대, 저항성 가열 엘리먼트들을 포함할 수 있다. 페데스탈(228)은 또한 램프 조립체 또는 임의의 다른 가열 디바이스와 같은 원격 가열 엘리먼트에 의해 가열될 수 있다.
[0027] 페데스탈(228)의 바디는 플랜지(233)에 의해 스템(226)에 커플링될 수 있다. 스템(226)은 페데스탈(228)을 전력 콘센트(power outlet) 또는 전력 박스(203)와 전기적으로 커플링할 수 있다. 전력 박스(203)는 프로세싱 구역(220b) 내에서의 페데스탈(228)의 고도(elevation) 및 움직임을 제어하는 구동 시스템을 포함할 수 있다. 스템(226)은 또한, 페데스탈(228) 또는 내부의 다른 컴포넌트들에 전력을 제공하기 위해 전력 인터페이스들을 포함할 수 있다. 전력 박스(203)는 또한, 전력 및 온도 표시기들을 위한 인터페이스들, 이를테면 열전대 인터페이스를 포함할 수 있다. 스템(226)은 전력 박스(203)에 분리 가능하게 커플링되도록 적응된 베이스 조립체(238)를 포함할 수 있다. 원주 링(circumferential ring)(235)이 전력 박스(203) 위에 도시된다. 일부 실시예들에서, 원주 링(235)은 전력 박스(203)의 상부 표면과 베이스 조립체(238) 사이에 기계적 인터페이스를 제공하도록 구성된 기계적 스톱(stop) 또는 랜드(land)로서 적응된 숄더(shoulder)일 수 있다.
[0028] 로드(230)는 프로세싱 구역(220b)의 바닥 벽(216)에 형성된 통로(224)를 통해 포함될 수 있고 페데스탈(228)의 바디를 통해 배치된 기판 리프트 핀들(261)을 포지셔닝하는 데 활용될 수 있다. 기판 리프트 핀들(261)은 기판 이송 포트(260)를 통해 프로세싱 구역(220b) 안팎으로 기판(229)을 이송하는 데 활용되는 로봇과 기판(229)의 교환을 용이하게 하기 위해 페데스탈로부터 기판(229)을 선택적으로 이격시킬 수 있다.
[0029] 챔버 리드(204)가 챔버 바디(202)의 최상부 부분에 커플링된다. 리드(204)는 자신에 커플링된 하나 이상의 전구체 분배 시스템들(208)을 수용할 수 있다. 전구체 분배 시스템(208)은 반응물 및 세정 전구체들을 이중 채널 샤워헤드(218)를 통해 프로세싱 구역(220b) 내로 전달할 수 있는 전구체 유입구 통로(240)를 포함할 수 있다. 이중 채널 샤워헤드(218)는 환상 베이스 플레이트(248)를 포함할 수 있고, 그 환상 베이스 플레이트(248)와 페이스플레이트(246) 사이에 블로커 플레이트(244)가 배치된다. 전력 소스(265)는 이중 채널 샤워헤드(218)에 커플링될 수 있으며, 이는 이중 채널 샤워헤드(218)의 페이스플레이트(246)와 페데스탈(228) 사이에 플라즈마 구역의 생성을 용이하게 하기 위해 이중 채널 샤워헤드(218)에 전력을 공급할 수 있다. (플라즈마를 점화하거나 유지하는 AC 소스들은 이러한 소스들이 동작하는 주파수들이 틀림없이 라디오 주파수 또는 마이크로파 주파수 스펙트럼 내에 있을 수 있음에도 불구하고 본원에서 "RF" 소스들로서 지정될 것이다.) 일부 실시예들에서, RF 소스는 플라즈마 생성을 가능하게 하기 위해, 챔버 바디(202)의 다른 부분들, 이를테면 페데스탈(228)에 커플링될 수 있다. 리드(204)로의 RF 전력의 전도를 방지하기 위해, 유전체 아이솔레이터(258)가 리드(204)와 이중 채널 샤워헤드(218) 사이에 배치될 수 있다. 페데스탈(228)과 맞물리는 섀도우 링(206)이 페데스탈(228)의 주변부 상에 배치될 수 있다.
[0030] 선택적인 냉각 채널(247)이 동작 동안 환상 베이스 플레이트(248)를 냉각시키기 위해, 전구체는 분배 시스템(208)의 환상 베이스 플레이트(248)에 형성될 수 있다. 환상 베이스 플레이트(248)가 미리 정의된 온도로 유지될 수 있도록, 열 전달 유체, 이를테면 물, 에틸렌 글리콜, 가스 등이 냉각 채널(247)을 통해 순환될 수 있다. 라이너 조립체(227)가 프로세싱 구역(220b) 내의 프로세싱 환경에 대한 측벽들(201, 212)의 노출을 방지하기 위해, 프로세싱 구역(220b) 내에서 챔버 바디(202)의 측벽들(201, 212)에 아주 근접하게 배치된다. 라이너 조립체(227)는 펌핑 시스템(264)에 커플링될 수 있는 원주형(circumferential) 펌핑 캐비티(225)를 포함할 수 있으며, 이 펌핑 시스템(264)은 프로세싱 구역(220b)으로부터 가스들 및 부산물들을 배출하고 프로세싱 구역(220b) 내의 압력을 제어하도록 구성된다. 복수의 배출 포트들(231)이 라이너 조립체(227) 상에 형성될 수 있다. 배출 포트들(231)은 기판 프로세싱 시스템(200) 내의 프로세싱을 촉진하는 방식으로, 프로세싱 구역(220b)으로부터 원주 펌핑 캐비티(225)로의 가스들의 유동을 가능하게 하도록 구성될 수 있다.
[0031] 도 3은 본 기술의 하나 이상의 실시예들에 따른 예시적인 기판 프로세싱 챔버(300)의 개략적인 부분 단면도이다. 기판 프로세싱 챔버(300)는 본 기술의 실시예들에 따른 기판 지지 조립체들을 포함할 수 있고, 위에서 설명된 탠덤 섹션들(109) 중 하나 이상에 피팅될 수 있는 기판 프로세싱 챔버(108)에 또는 기판 프로세싱 챔버(108)와 함께 사용될 수 있는 피처들을 예시할 수 있다. 도 3은 또한 도 2와 관련하여 위에서 논의된 하나 이상의 컴포넌트들을 포함할 수 있고, 그 챔버에 관련된 추가 세부사항들을 예시할 수 있다. 기판 프로세싱 챔버(300)는 이전에 설명된 바와 같이 유전체 재료들의 스택의 증착을 포함하는 반도체 프로세싱 동작들을 수행하는 데 사용될 수 있다. 기판 프로세싱 챔버(300)는 반도체 프로세싱 시스템의 프로세싱 구역의 부분 뷰를 보여줄 수 있고, 기판 프로세싱 챔버(300)의 일부 실시예들에 통합되는 것으로 이해되는 모든 컴포넌트들 이를테면, 이전에 설명된 부가적인 리드 스택 컴포넌트들을 포함하진 않을 수 있다.
[0032] 언급된 바와 같이, 도 3은 기판 프로세싱 챔버(300)의 일부를 예시할 수 있다. 기판 프로세싱 챔버(300)는 샤워헤드(305)뿐만 아니라 기판 지지부(310)를 포함할 수 있다. 챔버 측벽들(315)과 함께, 샤워헤드(305) 및 기판 지지부(310)는 플라즈마(322)가 생성될 수 있는 기판 프로세싱 구역(320)을 정의할 수 있다. 기판 지지부(310)는 바디 내에 매립되거나 배치된 하나 이상의 컴포넌트들을 포함할 수 있는 정전 척 바디(325)를 포함할 수 있다. 최상부 퍽(top puck) 내에 통합된 컴포넌트들은 일부 실시예들에서 프로세싱 재료들에 노출되지 않을 수 있고 완전히 정전 척 바디(325) 내에 유지될 수 있다. 정전 척 바디(325)는 기판 지지 표면(327)을 정의할 수 있고, 척 바디의 특정 기하학적 구조에 의존한 두께 및 길이 또는 직경을 특징으로 할 수 있다. 일부 실시예들에서, 척 바디는 타원형일 수 있고, 중앙 축으로부터 척 바디를 통한 하나 이상의 방사상 치수들을 특징으로 할 수 있다. 최상부 퍽은 임의의 기하학적 구조일 수 있고, 방사상 치수들이 논의될 때 척 바디의 중앙 포지션으로부터 임의의 길이를 정의할 수 있다는 것이 이해될 것이다.
[0033] 정전 척 바디(325)는, 정전 척 바디를 지지할 수 있고 척 바디(325)의 내부 컴포넌트들에 커플링될 수 있는 전기 및/또는 유체 라인들을 전달 및 수용하기 위한 채널들을 포함할 수 있는 스템(330)에 커플링될 수 있다. 정전 척 바디(325)는 정전 척으로서 동작하기 위한 연관된 채널들 또는 컴포넌트들을 포함할 수 있지만, 일부 실시예들에서, 조립체는 또한, 진공 척 또는 임의의 다른 유형의 척킹 시스템으로서 동작하거나 이를 위한 컴포넌트들을 포함할 수 있다. 스템(330)은 기판 지지 표면에 대향하는 척 바디의 제2 표면 상에서 척 바디에 커플링될 수 있다.
[0034] 정전 척 바디(325)는 기판 지지 표면(327)에 근접한 정전 척 바디(325) 내에 매립될 수 있는 제1 및 제2 전기 전도성 척킹 전극들(335a 및 335b)을 포함할 수 있다. 전극들(335a 및 335b)은 도시된 바와 같이 개개의 DC 전원들(340a 및 340b)과 전기적으로 커플링될 수 있으며, 이 개개의 DC 전원들(340a 및 340b)은 바이폴라 척킹 구성에서 전기 전도성 척킹 전극들(335a, 335b)에 에너지 또는 전압을 제공하도록 구성될 수 있다. 즉, 전극들(335a 및 335b)은 전형적으로 그 위에 배치된 기판의 전위에 대해 양의 전압 및 음의 전압으로 구동된다. 척킹 전극들(335a 및/또는 335b)은 정전 척 바디(325)의 개개의 부분들 위에서 상대적으로 연속적일 수 있거나 자신을 관통하는 어퍼처들을 형성할 수 있다(예컨대, 각각의 전극(335)은 메시일 수 있음). 이후 간결함을 위해, 척킹 전극들은 단순히 전극들로서 지칭될 수 있다. 전극들(335a, 335b)은 기판 프로세싱 챔버(300)의 기판 프로세싱 구역(320) 내에서 전구체로부터 플라즈마(322)를 형성하도록 동작될 수 있지만, 다른 플라즈마 동작들이 유사하게 유지될 수 있다. 예컨대, 전극들(335a, 335b)은 샤워헤드(305)와 전기적으로 커플링된 RF 소스(307)를 포함하는 용량성 플라즈마 시스템을 위한 AC 전기 접지들로서 동작할 수 있다. 예컨대, 전극들(335a, 335b)은 RF 소스(307)로부터의 전력을 위한 접지 경로들로서 동작할 수 있으면서, 기판에 대해 DC 전기 바이어스들을 또한 제공하여 기판 지지 표면(327)에 대한 기판의 바이폴라 정전기 클램핑을 제공할 수 있다. 전원들(340a, 340b)은 필터들, 전원들, 척킹 전압을 제공하도록 구성된 다수의 다른 전기 컴포넌트들을 포함할 수 있다. 전원들(340a 및 340b)은 또한 전극들(335a, 335b)에 공급되는 전류를 결정하도록 동작 가능한 내부 전류계들을 포함할 수 있다. 선택적으로, 그리고 특히 전원들(340a, 340b)이 내부 전류계들을 포함하지 않을 때, 전극들(335a, 335b)과 전기 직렬 연결로 커플링되고 전극들(335a, 335b)에 공급되는 전류들을 결정하도록 동작 가능한 별개의 전류계들(342a, 342b)이 존재할 수 있다. 일부 실시예들에 따른 바이폴라 척들에 대한 부가적인 전기 컴포넌트들 및 세부사항들은 아래에서 추가로 설명될 것이며, 설계들 중 임의의 것이 기판 프로세싱 챔버(300)로 구현될 수 있다. 예컨대, 부가적인 플라즈마 관련 전력 공급기들 또는 컴포넌트들이 아래에서 추가로 설명되는 바와 같이 통합될 수 있다.
[0035] 제어 및/또는 데이터 라인들은 전원들(340a, 340b), 선택적 전류계들(342a, 342b), 히터 전력 공급기(365), RF 소스(307), 및/또는 기판 프로세싱 챔버(300)를 포함하는 플라즈마 프로세싱 시스템의 다른 피처들 중 임의의 것을 데이터 라인들(385)을 통해 제어기(380)에 연결할 수 있다. 제어기(380)는 제한 없이 데이터를 수신하고, 데이터를 저장하고, 사용자 입력을 요청, 수신 및/또는 저장하고, 데이터 및/또는 사용자 입력의 임의의 조합을 사용하여 계산들을 수행하고, 그리고/또는 전원들(340a, 340b), 히터 전력 공급기(365), RF 소스(307), 기판 프로세싱 챔버(300)의 다른 능력들, 및/또는 챔버(300)를 포함하는 더 큰 시스템의 다른 능력들의 동작을 시작, 중지 및/또는 조정하기 위해 제어 신호들을 전송한다. 즉, 제어기(380)는 본원에서 설명된 제어 기법들을 실행하기 위한 전용 제어기일 수 있거나, 기판 프로세싱 챔버(300) 및/또는 프로세싱 시스템의 다른 부분들(예컨대, 기판 프로세싱 챔버들(108), 로봇 암들(104, 110), 저압 홀딩 영역(106) 또는 프로세싱 시스템(100)의 임의의 다른 특징들 중 하나 이상, 도 1)에 대한 시스템 제어기의 부분일 수 있다. 제어기(380)의 위에서 설명된 변동들 중 임의의 것은 설명된 모든 기능들을 수행하는 자립형 제어기로서 또는 설명된 기능들 중 일부를 하나의 로케이션에서 수행하고 기능들 중 일부를 다른 로케이션에서 수행하는 분산형 제어기로서 구현될 수 있다. 제어기(380)는 기판 프로세싱 챔버(300)와 함께(또는 챔버(300)를 포함하는 시스템과 함께) 하우징 또는 캐비넷에 물리적으로 로케이팅될 수 있거나, 또는 챔버(300) 및 제어기(380)의 물리적 컴포넌트들 사이 또는 그 중에서 개별 전자 연결들, 데이터 버스 연결들, 네트워크 연결들, 무선(예컨대, 라디오, 블루투스, 광학) 연결들 등의 임의의 조합인 데이터 라인들(385)과 더불어, 물리적으로 원격에 로케이팅될 수 있다. 제어기(380)는 로직 디바이스들, 마이크로제어기들, 마이크로프로세서들 등의 임의의 적합한 조합에 의해 구현될 수 있다. 본 개시내용을 읽고 이해하면, 당업자는 위에서 논의된 제어기(380)의 특정 구현들의 다양한 등가물들, 확장들, 변동들 및/또는 수정들을 쉽게 구상할 것이다.
[0036] 정전 척 바디(325)는 또한 기판이 배치될 수 있는 리세싱된 포켓을 제공할 수 있는 기판 지지 표면 내의 리세싱된 구역(345)을 한정할 수 있다. 리세싱된 구역(345)은 최상부 퍽의 내부 구역에 형성될 수 있고 프로세싱을 위해 기판을 수용하도록 구성될 수 있다. 리세싱된 구역(345)은 예시된 바와 같이 정전 척 바디의 중앙 구역을 둘러쌀 수 있고, 임의의 다양한 기판 크기들을 수용하도록 크기가 정해질 수 있다. 기판은 리세싱된 구역 내에 안착될 수 있고 기판을 둘러쌀 수 있는 외부 구역(347)에 의해 봉쇄될 수 있다. 일부 실시예들에서, 외부 구역(347)의 높이는 기판이 외부 구역(347)에서 기판 지지 표면의 표면 높이와 동일하거나 그 아래로 리세싱되도록 이루어질 수 있다. 리세싱된 표면은 프로세싱 동안 에지 효과들을 제어할 수 있으며, 이는 일부 실시예들에서 기판에 걸친 증착의 균일성을 개선할 수 있다. 일부 실시예들에서, 에지 링은 최상부 퍽의 주변부 주위에 배치될 수 있고, 기판이 안착될 수 있는 리세스를 적어도 부분적으로 정의할 수 있다. 일부 실시예들에서, 척 바디의 표면은 실질적으로 평면일 수 있고, 에지 링은 기판이 안착될 수 있는 리세스를 완전히 정의할 수 있다.
[0037] 일부 실시예들에서, 정전 척 바디(325) 및/또는 스템(330)은 절연성 또는 유전성 재료들일 수 있다. 예컨대, 산화물들, 질화물들, 탄화물들 및 다른 재료들이 컴포넌트들을 형성하는 데 사용될 수 있다. 예시적인 재료들은 알루미늄 산화물, 알루미늄 질화물, 실리콘 탄화물, 텅스텐 탄화물, 및 임의의 다른 금속 또는 전이 금속 산화물, 질화물, 탄화물, 붕소화물, 또는 티타네이트뿐만 아니라 이들 재료들 및 다른 절연성 또는 유전체 재료들의 조합들을 포함하는 세라믹들을 포함할 수 있다. 특정 온도 범위들에서 동작하도록 구성된 합성물들을 제공하기 위해 상이한 등급들의 세라믹 재료들이 사용될 수 있고, 이에 따라 일부 실시예들에서, 유사한 재료들의 상이한 세라믹 등급들이 최상부 퍽 및 스템을 위해 사용될 수 있다. 일부 실시예들에서, 도펀트들이 또한 전기적 성질들을 조정하기 위해 통합될 수 있다. 예시적인 도펀트 재료들은 이트륨, 마그네슘, 규소, 철, 칼슘, 크롬, 나트륨, 니켈, 구리, 아연, 또는 세라믹 또는 유전체 재료 내에 통합되는 것으로 알려진 임의의 수의 다른 엘리먼트를 포함할 수 있다.
[0038] 정전 척 바디(325)는 또한 척 바디 내에 포함된 매립된 히터(350)를 포함할 수 있다. 히터(350)는 일부 실시예들에서 저항성 히터 또는 유체 히터를 포함할 수 있다. 일부 실시예들에서, 전극들(335)은 히터로서 동작될 수 있지만, 이들 동작들을 디커플링함으로써, 보다 개별적인 제어가 제공될 수 있고, 플라즈마 형성을 위한 구역을 제한하면서 확장된 히터 커버리지가 제공될 수 있다. 히터(350)는 척 바디 재료와 본딩 또는 커플링된 중합체 히터를 포함할 수 있지만, 전도성 엘리먼트가 정전 척 바디 내에 매립되고 최상부 퍽을 가열하도록 AC 전류와 같은 전류를 수신하게 구성될 수 있다. 전류는 위에서 논의된 DC 전력과 유사한 채널을 통해 스템(330)을 통해 전달될 수 있다. 히터(350)는 연관된 척 바디 및/또는 기판의 가열을 용이하게 하기 위해 저항성 가열 엘리먼트에 전류를 제공할 수 있는 히터 전력 공급기(365)에 커플링될 수 있다. 히터(350)는 실시예들에서 다수의 히터들을 포함할 수 있고, 각각의 히터는 척 바디의 존(zone)과 연관될 수 있고, 따라서 예시적인 척 바디들은 히터들과 유사한 수 또는 더 많은 수의 존들을 포함할 수 있다. 척킹 전극들(335)은 일부 실시예들에서 히터(350)와 기판 지지 표면(327) 사이에 포지셔닝될 수 있다. 척킹 전극들(335)은 일부 실시예들에서 기판 지지 표면(327)을 형성하는 재료 내에 매립될 수 있거나, 다른 실시예들에서 전극들(335)과 기판 지지 표면(327) 사이에 거리가 유지될 수 있다.
[0039] 히터(350)는 정전 척 바디(325)뿐만 아니라 기판 지지 표면(327) 상에 상주하는 기판에 걸친 온도를 조정할 수 있을 수 있다. 히터는 척 바디 및/또는 기판을 약 100℃ 이상으로 가열하기 위한 동작 온도들의 범위를 가질 수 있고, 히터는 약 125℃ 이상, 약 150℃ 이상, 약 175℃ 이상, 약 200℃ 이상, 약 250℃ 이상, 약 300℃ 이상, 또는 약 350℃ 이상, 약 400℃ 이상, 약 450℃ 이상, 약 500℃ 이상, 약 550℃ 이상, 약 600℃ 이상, 약 650℃ 이상, 약 700℃ 이상, 약 750℃ 이상, 약 800℃ 이상, 약 850℃ 이상, 약 900℃ 이상, 약 950℃ 이상, 약 1000℃ 이상 또는 그 초과로 가열하도록 구성될 수 있다. 히터는 또한 이들 언급된 숫자들 중 임의의 2개 사이에 포함되는 임의의 범위 또는 이러한 범위들 중 임의의 범위 내에 포함되는 더 작은 범위들에서 동작하도록 구성될 수 있다. 일부 실시예들에서, 히터(350)는 증착 동작들 동안 기판 온도를 적어도 500℃ 초과로 유지하도록 동작될 수 있다.
[0040] 도 4는 본 기술의 하나 이상의 실시예들에 따른 반도체 프로세싱 시스템의 선택된 컴포넌트들의 개략적인 부분 단면도이다. 도 4는 본 기술에 속하는 특정 전압들 및 전류들을 예시하기 위한 개략적인 형태로, 도 3과 관련하여 이미 논의된 특정 컴포넌트들을 예시한다. 전원들(340a 및 340b)은 각각 척킹 전극들(335a, 335b)과 전기적으로 커플링된다. 전원들(340a 및 340b)에 대한 전력 및 제어 연결들은 예시의 명확성을 위해 도 4에 도시되지 않는다(도 3 참조). 기판(329)이 정전 척 바디(325)의 기판 지지 표면(327)의 최상부에 배치될 때, 전원들(340a 및 340b)이 에너자이징되어, 척킹 전극들(335a 및 335b)에 각각 반대 전압들 +U, -U을 공급할 수 있다. 전압들 +U, -U은 전극들(335a 및 335b)의 표면들에서 개개의 양전하 및 음전하(전극들(335a 및 335b) 바로 위에, 도 4에서 개략적으로 도시됨)를 유도하며, 이는 차례로 기판(329) 내에서 전하 재분배를 유도한다. 반대 전하들의 세트는 서로를 끌어당겨, 기판 지지 표면(327)에 기판(329)을 홀딩하는 정전기력을 생성한다. U의 전형적인 매그니튜드(magnitude)들은 수십 볼트 내지 최대 1000볼트 이상의 범위에 있다.
[0041] 전형적인 반도체 프로세싱에서, 기판(329)과 같은 웨이퍼들은 정전기 방전들 및 자신의 로컬 환경에 존재할 수 있는 입자들을 끌어당기는 전기장을 회피하기 위해 웨이퍼들을 접지된 채로 유지할 수 있는 전도성 카세트들, FOUP들 등으로 운송될 수 있다. 즉, 기판(329)의 VDC는 전형적으로 기판(329)이 초기에 기판 지지 표면(327)의 최상부에 배치될 때를 포함하여 프로세스 단계들 사이에서 0일 수 있다. 척킹 전압들이 기판(329)에 대해 동일하고 반대인 한, ― 즉, +U, -U가 양측의 접지(VDC = 0임)에 있는 한, 전극들(335a 및 335b)과 기판(329)의 각각의 측 사이의 척킹력들은 동일할 것이다.
[0042] 그러나 특정 프로세스들은 VDC가 0이 아닌 값이 되게 할 수 있다. 일 예에서, 플라즈마(322)가 개시될 때, 다양한 메커니즘들은 VDC가 0에서 벗어나게 할 수 있다. 예컨대, 정전 척 바디(325)와 주변 챔버 사이에 DC 바이어스가 있는 경우, 기판(329)은 둘 사이의 용량성 전압 분배기로서 작용할 수 있고; 또한, 플라즈마(322)의 하전 입자들은 그들의 전하들을 기판(329)에 제공할 수 있다. 특정 플라즈마 프로세스들에 대한 일부 전형적인 값은 -30V 내지 -50V일 수 있지만, 이 범위 밖의 다른 값들이 발생할 수 있다. 때때로 VDC를 상이하게 만들 수 있는 플라즈마 프로세싱의 요인들은 플라즈마(322)에 사용되는 프로세싱 가스들의 유형들, 플라즈마(322)를 점화 및/또는 유지하기 위해 인가되는 RF 전력의 양, 프로세스 챔버 내의 플라즈마의 압력, 기판(329)의 재료 및 후면 전도율, 및 기판(329)의 동작 온도(이는 차례로, 대체로 정전 척 바디(325)의 온도에 의해 결정될 수 있음)를 포함한다.
[0043] 또한 이온 밀링, 이온 주입, 전자 빔 이미징 및/또는 계측과 같이 반드시 플라즈마를 생성하지 않는 다른 유형들의 프로세싱이 또한 VDC를 변화시킬 수 있다. 커플링력(coupling force)들의 차이들을 감소시키기 위한 기법들은 다수의 그러한 유형들의 프로세싱과 함께 사용 가능하며, 플라즈마 프로세싱과의 사용으로 제한되지 않는 것으로 이해되어야 한다.
[0044] 프로세싱의 유형에 상관없이, VDC가 0이 아니고 +U, -U에 대해 상당할 때, 기판(329)의 측들과 전극들(335a 및 335b) 사이의 척킹 전압들 및 그에 따른 척킹력들은 언밸런싱(unbalance)될 것이다. 척킹력은 척킹 전압의 제곱에 비례할 수 있으므로, 예컨대, 두 개의 전극들에 의해 가해지는 척킹 전압들이 2:1의 비로 언밸런싱되는 경우, 대응하는 척킹력들은 4:1의 비로 언밸런싱될 수 있다.
[0045] 도 5는 베어 웨이퍼, 광 기반 입자 측정 시스템으로 반도체 웨이퍼 상에서 획득된 데이터 이미지 부분(395)을 도시한다. 데이터 이미지 부분(395)이 취해진 웨이퍼는 언밸런싱된 척킹력들에 처해졌다. 데이터 이미지 부분(395)의 좌측(397)에 대응하는 웨이퍼 부분은 매우 높은 척킹력을 경험한 반면, 우측(398)에 대응하는 웨이퍼 부분은 훨씬 더 낮은 척킹력을 경험했다. 데이터 이미지 부분(395)의 어두운 부분들은 입자 측정 시스템에 의해 어떤 것도 검출되지 않는 것에 대응하는 반면, 시스템에 의해 일부 광-산란 피처들이 "보이는" 모든 각각의 로케이션에 흰색 점이 디스플레이된다. 데이터 이미지는, 폴리싱된 실리콘 테스트 웨이퍼가 앞면이 아래로 향하게 정전 척 상에 배치된 채로, 웨이퍼가 언밸런싱된 척킹력에 처해지게 하고 웨이퍼를 제거하고 폴리싱된 면을 입자 카운터로 평가하도록 촬영되었다. 따라서 흰색 영역들은 폴리싱된 실리콘 표면 이외의 광-산란 아티팩트들을 표현한다. 이러한 영역들은 예컨대, 웨이퍼의 표면에 달라붙은 이물질, 웨이퍼에 대한 실제 손상 또는 이 둘의 조합일 수 있다. 둘 모두는 반도체들 또는 반도체 프로세싱 기술로 만들어진 다른 디바이스들의 고정밀 프로세싱에 바람직하지 않다. 웨이퍼에 대한 손상은 회로부 내 다양한 고장 메커니즘들로 이어질 수 있고, 웨이퍼 후면 상의 입자조차도 손상 또는 불균일한 프로세싱으로 이어질 수 있다. 예컨대, 입자가 하나의 영역을 척과 접촉하지 않게 강제하는 상태로 웨이퍼가 척으로 강하게 당겨질 때, 웨이퍼가 기계적으로 손상되거나, 입자 주위 영역이 웨이퍼의 잔여부와 척에 대한 동일한 열 커플링을 갖지 않을 수 있거나, 입자 주위 영역이 리소그래피 시스템의 초점 평면 밖으로 밀려나 회로 피처들이 잘못 인쇄되게 할 수 있다. 도 5의 좌측(397)의 경우, 언밸런싱된 척킹력들을 가한 척 내 히터 그리드 패턴에 대응하는 그리드 패턴이 보인다. 또한 399로 표시된 두 로케이션들에서 웨이퍼 척의 리프트 핀들에 의해 남겨진 검출 가능한 불규칙성이 보인다.
[0046] 일부 광-산란 피처들이 데이터 이미지 부분(395)의 우측(398)에서도 보인다는 점을 고려하면, 베어 웨이퍼, 광 기반 입자 측정 시스템을 통한 평가는 척킹력들이 밸런싱될 때를 결정하는 데 유용한 특성화 도구인 것으로 여겨진다. 웨이퍼가 밸런싱된 척킹력에 처해질 때, 평가된 웨이퍼의 2개의 측들이 거의 동일하게 나타나는 반면, 언밸런싱된 힘들에 처해질 때, 광-산란 피처들에서 약간의 차이가 분명할 수 있다. 그러나 이러한 도구를 통한 평가는 측정을 위해 프로세싱 시스템으로부터 웨이퍼를 제거할 것을 요구할 수 있다. 기판이 프로세싱 시스템에 있는 동안 척킹력들을 밸런싱하는 일부 방식을 갖는 것은 도움이 될 수 있다.
[0047] 도 3 및 도 4의 논의로 돌아가서, 프로세싱 동안 VDC가 측정되거나 적어도 추정될 수 있는 경우, 척킹 전압이 척킹력들의 미스매칭을 감소시키기 위해 일부 양만큼 조정될 수 있다. 유리하게는, 이러한 측정 또는 추정은 프로세싱 시스템에서 실시간으로 이루어져야 한다. 이상적인 경우, 즉 VDC를 정확하게 추정할 수 있고 척킹 전극들(335a 및 335b)에 제공할 수 있는 DC 전압들에 대한 상당한 제약들이 없을 때, 335a 및 335b 상의 전압들은, 각각의 척킹 전극과 VDC 사이의 전압 차이의 매그니튜드를 동일하게 만들기 위해, 335a 및 335b 상에서 반대 극성의 VDC의 양에 의해 조정될 것이다.
[0048] 일부 기판 프로세싱 시스템들에서, VDC는 기판(329)의 밑면과 접촉하는 DC 프로브를 사용함으로써 측정될 수 있다. 그러나 특정 시스템들에 의해 수행되는 프로세싱은 DC 프로브에 대해; 특히, 프로세스 챔버가 비어 있는 상태에서(예컨대, 기판(329)이 존재하지 않는 상태에서) 세정 동작들을 수행하는 시스템들에 대해 파괴적일 수 있다. 랭뮤어 프로브로 VDC를 측정하는 것이 또한 가능하며, 이는 실험실 환경에서 쉽게 행해질 수 있지만, 이러한 프로브들은 비싸고 또한 손상되기도 쉬워, 상대적으로 비용이 많이 들게 하고 그리고/또는 생산 환경에서 사용하기 어렵게 한다.
[0049] 본 기술의 일부 실시예들은 DC 또는 랭뮤어 프로브를 사용하지 않고 플라즈마(322) 온(on) 상태에서 VDC를 결정하거나 적어도 추정하는 것을 수반한다. 이들 실시예들은 전극들(335a 및 335b) 중 하나 또는 둘 모두로부터의 누설 전류의 측정들에 기초하여 VDC를 추정한다. 이러한 전류들은 특히, 프로세싱 온도가 상대적으로 높을 때 그리고 큰 기판 크기들에 대해 상당히 중요할 수 있다. 예컨대, 공칭 300mm/12 인치 웨이퍼를 포지셔닝하고 500℃ 초과에서 동작하는 정전 척에 대해, 전극당 누설 전류들은 수십 밀리암페어(milliamps)일 수 있는 반면, 600℃ 초과에서 동작하는 동일한 크기의 척에 대해, 전극 당 누설 전류들은 수백 밀리암페어일 수 있다. 도 4에 예시된 바와 같이, 전극(335a)에 +U 전압을 공급하는 전원(340a)으로부터의 전류(AL)는 전극(335a)으로부터 기판(329)으로의 누설 전류(AL1) 및 전극(335a)으로부터 정전 척 바디(325)의 다른 컴포넌트들, 특히 히터(350)로의 전류(AL2)를 포함한다. 전극(335b)에 전압(-U)을 공급하는 전원(340b)으로부터의 전류(AR)는 전극(335b)으로부터 기판(329)으로의 누설 전류(AR1) 및 전극(335b)으로부터 정전 척 바디(325)의 다른 컴포넌트들, 특히 히터(350)로의 누설 전류(AR2)를 포함한다. 따라서,
Figure pct00001
수학식 1
Figure pct00002
수학식 2
[0050] 표시된 전류들 각각은 이웃 도체들 사이의 전기장들에 의해 구동되며, 이는 차례로 알려진 전압들과 관련된다. 따라서, VDC = 0이고 정전 척 바디(325) 상에 DC 바이어스가 없을 때,
Figure pct00003
수학식 3
Figure pct00004
수학식 4
Figure pct00005
수학식 5
Figure pct00006
수학식 6
[0051] 플라즈마(322)가 존재할 때, VDC는 0이 아니다. VDC가 0이 아닐 때 기호 A*를 사용하여 위에서 언급된 것과 동일한 전류들을 나타낸다.
Figure pct00007
수학식 7
Figure pct00008
수학식 8
[0052] 누설 전류들(A*L1 및 A*R1)은 VDC가 0이 아닐 때 AL1 및 AR1과 상당히 상이할 수 있는데, 그 이유는 이러한 전류들의 전압들은 반대 방향들로 변하기 때문이다.
Figure pct00009
수학식 9
Figure pct00010
수학식 10
[0053] 그러나 누설 전류들(A*L1 및 A*R1)은 VDC가 0이 아닐 때 AL1 및 AR1과 상당히 상이하지 않을 수 있는데, 그 이유는 이들을 구동하는 전압들이 변하지 않기 때문이다.
Figure pct00011
수학식 11
Figure pct00012
수학식 12
[0054] 따라서, 플라즈마(322)가 존재할 때 대(vs.) 존재하지 않을 때 AR 또는 AL 중 어느 하나의 변화들을 획득하기 위해 각각의 A를 그의 대응하는 A*로부터 차감함으로써, AL2 및 AR2 항들은 상쇄되고, 변화들은 VDC의 강한 함수들이 될 것이다(2차 교차 곱셈 항은 무시함):
Figure pct00013
수학식 13
Figure pct00014
수학식 14
[0055] 따라서, 기판이 프로세싱되는 동안, AL 및 AR의 측정들 및 측정들로부터의 ΔAL 및 ΔAR의 계산들은 적어도 VDC의 추정을 실시간으로 획득하기 위해 사용 가능할 수 있어야 한다. 수학식들(3 내지 6 및 9 내지 14)에 표시된 비례들은 완벽한 2차 관계들일 수도 있고 아닐 수도 있다. 그러나 AL 및 AR이 측정되는 동안 DC 또는 랭뮤어 프로브를 사용하여 특성화 기반으로 VDC의 직접 측정들이 획득될 수 있는 경우, VDC 모델이 요구되는 레시피와 유사한 레시피를 실행하는 챔버에서, VDC와 AL 및 AR의 변화들 사이의 상관이 설정될 수 있다. 예컨대, 일부 실시예들은 ΔAL 및/또는 ΔAR의 함수로서 VDC에 대한 모델 또는 수학 공식을 저장할 수 있거나 룩업 테이블을 저장할 수 있다. ΔAL 및/또는 ΔAR 중 어느 하나 또는 둘 모두가 측정되고 VDC를 계산하거나 추정하는 데 사용할 수 있다는 것이 주의되어야 한다. 일부 실시예들에서, 단 하나의 전류계가 설치되고 사용될 필요가 있기 때문에, 경제성은 ΔAL 또는 ΔAR 중 단 하나만 사용하는 것을 선호할 수 있지만, 다른 실시예들에서, 정확도 및 더 다양한 프로세스 상황들을 처리하는 능력이 ΔAL 및 ΔAR 둘 모두를 사용하는 것을 선호할 수 있다.
[0056] U, -U가 조정되는 방식의 변동들이 또한 가능하다. 위에서 언급된 바와 같이, 이상적인 경우에 척킹 전압들은 각각의 척킹 전극과 VDC 사이의 전압 차이의 매그니튜드를 동일하게 만들기 위해 335a 및 335b 상의 반대 극성에서 VDC의 양만큼 조정될 것이다. 그러나, 예컨대, 전원들이 전압 구동 제한들에 도달하거나 또는 프로세스 챔버 내 다른 상황들에서 이러한 전압 조정들이 문제가 되는 경우들에서 이상적인 사례 조건들이 항상 충족되지는 않을 수 있다. 따라서, 일부 실시예들에서, U, -U에 대한 조정 값들을 공급하는 모델 또는 룩업 테이블은 또한 선택적으로, 의도된 정정을 스케일링하고, DC 오프셋을 추가하거나 차감할 수 있고, 전압 구동 제한들을 보상하고, 그리고/또는 정전 척 바디의 온도와 같은 다른 변수들에 대한 정정들을 포함할 수 있다. 또 다른 실시예들에서, 척킹력 미스매칭들은 ΔAL 및/또는 ΔAR과 직접적으로 상관될 수 있는 경우, 요구되는 척킹 전압 조정들의 적어도 1차 모델이 VDC를 명시적으로 추정하지 않고 생성될 수 있다. 예컨대, AL 및 AR을 측정하는 동안 상이한 척킹 전압들로 테스트 웨이퍼 실험들을 실행하고 도 5에 도시된 것과 같은 광-산란 아티팩트 데이터를 사용하여 최적 척킹 전압들을 결정함으로써 척킹 전압에 대한 요구되는 정정이 간단하게 이루어질 수 있다. 특정 실시예들은 척킹력 임밸런스의 1차 개선을 얻기 위해 단 하나의 척킹 전압(예컨대, 척킹 전극들(335a, 335b) 중 하나만에 제공되는 전압)을 조정할 수 있다.
[0057] 그 후, 생산 환경에서, 제어기는 전극들에 대한 전원들을 제어하고, 프로세스가 개시되기 이전 및 이후에 AL 및/또는 AR의 측정들을 수신하고, 선택적으로 온도와 같은 다른 데이터를 수신하고, 선택적으로 ΔAL 및/또는 ΔAR을 계산하고, 선택적으로 적어도 VDC의 추정을 생성하고, 전극들 중 적어도 하나의 척킹 전압에 대한 요구되는 정정을 계산하고, 그리고 전원들을 제어하여 정정을 구현하도록 구성될 수 있다. 제어기는 제어기(380)일 수 있고; 전원들은 전원들(340a 및/또는 340b)일 수 있고; 전류 측정들은 또한 전원들(340a 및/또는 340b)에 의해 제공될 수 있거나, 또는 별개의 전류계들(342a 및/또는 342b)에 의해 제공될 수 있고; 전부는 도 3에 도시된 바와 같다.
[0058] 위에서 개시된 기술들의 다양한 수정들이 가능하다. 예컨대, 일부 실시예들에서, 수정된 척킹 전압을 직접 결정하기 위해 (예컨대, 룩업 함수에 대한 인수들로서) 측정된 AL 및/또는 AR만을 사용하는 것으로 충분할 수 있거나, △AL, △AR 및/또는 VDC를 명시적으로 계산하는 것이 바람직할 수 있다. 다른 예에서, 척킹 전압들 둘 모두는 일반적으로 척킹력들을 밸런싱하기 위해 반대 방향들로 유사한 전압 매그니튜드들만큼 조정될 것이지만, 일부 실시예들에서, 이익을 획득하기 위해 단 하나의 척킹 전압만을 조정하는 것이 가능하다. 또한, 일부 실시예들에서, VDC 및/또는 수정된 척킹 전압(들)은 AL 또는 AR 측정들 중 단 하나에만 기초하여 결정될 수 있는 반면, 다른 실시예들은 AL 및 AR 둘 모두를 사용함으로써 VDC 및/또는 수정된 척킹 전압(들)이 보다 정확히 결정되는 것으로 고려할 수 있다. 이들 및 다른 실시예들에서, 프로세싱되는 각각의 기판에 대한 AL 및 AR 측정들, VDC 추정들, 초기 척킹 전압들, 및/또는 수정된 척킹 전압 중 임의의 것이 저장되고, 네트워크에 송신되고, 그리고/또는 통계적 프로세스 제어 목적들을 위해 다른 방식으로 사용될 수 있다. 본 개시내용을 읽고 이해하면, 당업자는 논의된 특정 기법들의 다양한 등가물들, 확장들, 변동들 및/또는 수정들을 쉽게 구상할 것이다.
[0059] 도 6은 본 기술의 하나 이상의 실시예들에 따라 정전 척의 2개의 전극들에 의해 척의 최상부에 배치된 기판에 인가되는 척킹력들의 차이들을 감소시키기 위한 방법(400)의 흐름도이다. 410에서, 방법(400)은 바이폴라 정전 척의 적어도 2개의 전극들에 초기 척킹 전압들을 제공한다. 410의 예는 기판(329)이 정전 척 바디(325)의 최상부에 있으면서, 전원들(340a 및 340b)이 전극들(335a 및 335b) 각각에 초기 척킹 전압을 제공하는 것이다(도 3 또는 도 4). 420에서, 방법(400)은 척킹 전극들 중 하나 또는 둘 모두에 제공되는 초기 전류를 측정하고; 위에서 논의한 바와 같이, 일부 경우들에서, 단 하나의 이러한 전류를 측정하는 것으로 충분할 수 있거나, 또는 전류들 둘 모두를 측정하는 것이 더 정확하거나, 또는 달리 유용하다고 고려될 수 있다. 420의 예들은 제어기(380)(도 3)가 전원들(340a 및/또는 340b)에 내장된 전류계들로부터 또는 별개의 전류계들(342a 및/또는 342b)(도 3)로부터 전류 측정들을 수신하는 것을 포함한다.
[0060] 430에서, VDC에 영향을 미치는 프로세스가 개시된다. 이러한 프로세스의 예들은 적어도 플라즈마 프로세스, 이온 밀링 프로세스, 이온 주입 프로세스 및/또는 전자 빔 기반 이미징 및/또는 계측 프로세스이다. 440에서, 방법(400)은 척킹 전극들 중 하나 또는 둘 모두에 제공되는 전류를 재측정한다. 위에서 논의된 바와 같이, 전류들 중 하나 또는 둘 모두가 재측정될 수 있고, 수정된 전류들(예컨대, 430에서, VDC에 영향을 미치는 프로세스에 의해 수정됨)로 고려될 수 있다. 440의 예들은 제어기(380)(도 3)가 전원들(340a 및/또는 340b)에 내장된 전류계들로부터 또는 별개의 전류계들(342a 및/또는 342b)(도 3)로부터 전류 측정들을 수신하는 것을 포함한다. 450에서, 적어도 하나의 수정된 척킹 전압이 420 및 440으로부터의 전류 측정들로부터 결정된다. 450의 예는 제어기(380)(도 3)가 420 및 440에서 측정된 초기 전류 및 수정된 전류에 적어도 부분적으로 기초하여 적어도 하나의 수정된 척킹 전압을 결정하는 것이다. 450의 선택적인 서브단계들 및/또는 변동들은 초기 전류(들) 및 수정된 전류(들)로부터 ΔAL, ΔAR 및/또는 VDC를 명시적으로 계산하는 것; VDC 및/또는 수정된 척킹 전압을 결정하기 위해 룩업 테이블을 사용하는 것; VDC 및/또는 수정된 척킹 전압을 결정하기 위해 저장된 공식을 사용하는 것; 척킹 전극들 둘 모두에 대해 수정된 척킹 전압들을 결정하는 것; 그리고 추후 사용을 위해 입력 데이터 및/또는 계산된 값들 중 임의의 것을 저장하는 것을 포함한다. 460에서, 적어도 하나의 수정된 척킹 전압이 적절한 전극에 제공된다. 빈번하지만 여전히 선택 사항인 460의 변동은 전극들 둘 모두에 수정된 척킹 전압을 제공하는 것이다. 460의 예들은 제어기(380)가 정정된 척킹 전압(들)을 제공하기 위해 전원(들)(340a 및/또는 340b)에 커맨드를 제공하는 것이다.
[0061] 이전의 설명에서, 설명의 목적들로, 본 기술의 다양한 실시예들의 이해를 제공하기 위해 다수의 세부사항들이 제시되었다. 그러나, 이들 세부사항 중 일부가 없이, 또는 부가적인 세부사항들과 함께, 특정 실시예들이 실시될 수 있다는 것이 당업자에게 자명할 것이다.
[0062] 여러 실시예들에 개시되었지만, 실시예들의 사상으로부터 벗어나지 않으면서, 다양한 수정들, 대안적인 구조들, 및 등가물들이 사용될 수 있다는 것이 당업자들에 의해 인식될 것이다. 부가적으로, 본 기술을 불필요하게 모호하게 하는 것을 방지하기 위해, 다수의 잘-알려진 프로세스들 및 엘리먼트들이 설명되지 않았다. 따라서, 위의 설명은 본 기술의 범위를 제한하는 것으로 이해되지 않아야 한다.
[0063] 값들의 범위가 주어진 경우, 그러한 값들의 범위의 상위 한계값과 하위 한계값 사이에 존재하는 각각의 값은, 문맥상 달리 명백히 표시되어 있지 않은 한 하위 한계값의 최소 자릿수의 단 단위 값의 10분의 1까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위 내의 임의의 명시된 값 또는 그 범위에 속하는 명시되지 않은 값과 그러한 명시된 범위 내의 임의의 다른 명시된 값 또는 그 범위에 속하는 다른 값 사이에 존재하는 임의의 더 좁은 범위가 포함된다. 이러한 소범위의 상위 한계값 및 하위 한계값은 독립적으로 그러한 범위에 포함되거나 그러한 범위에서 제외될 수 있고, 각각의 범위는, 상위 한계값과 하위 한계값 중 하나 또는 둘 모두가 그러한 소범위에 포함되든지, 둘 모두가 그러한 소범위에서 제외되는지 간에, 구체적으로 제외된 임의의 한계값이 명시된 범위에 있는 한, 또한 본 기술에 포함된다. 명시된 범위가 한계값들 중 하나 또는 둘 모두를 포함하는 경우, 그렇게 포함된 한계값들 중 하나 또는 둘 모두를 제외한 범위들이 또한 포함된다.
[0064] 본원 및 첨부 청구항들에서 사용되는 바와 같이, 단수 형태들은 문맥상 명확히 다르게 지시되지 않는 한 복수의 지시대상들을 포함한다. 따라서, 예컨대, "히터"에 대한 지칭은 복수의 그러한 히터들을 포함하고, "돌출부"에 대한 지칭은 하나 이상의 돌출부들, 및 당업자에게 알려져 있는 그 돌출부들의 등가물들에 대한 지칭을 포함하는 식이다.
[0065] 또한, 본 명세서에서 그리고 다음의 청구항들에서 사용되는 경우, "포함한다(comprise)", "포함하는(comprising)", "함유한다(contain)", "함유하는(containing)", "포함한다(include)", 그리고 "포함하는(including)"이란 단어들은 진술된 특징들, 인티저(integer)들, 컴포넌트들 또는 동작들의 존재를 특정하는 것으로 의도되지만, 이들은 하나 이상의 다른 특징들, 인티저들, 컴포넌트들, 동작들, 액트들 또는 그룹들의 존재 또는 추가를 배제하지 않는다.

Claims (20)

  1. 정전 척의 2개의 전극들에 의해 상기 척의 최상부에 배치된 기판에 인가되는 척킹력들의 차이들을 감소시키는 방법으로서,
    상기 2개의 전극들 각각에 초기 척킹 전압들을 제공하는 단계;
    상기 2개의 전극들 중 적어도 제1 전극에 제공된 초기 전류를 측정하는 단계;
    상기 기판의 DC 전압에 영향을 미치는 프로세스를 개시하는 단계;
    상기 프로세스가 개시된 후, 적어도 상기 제1 전극에 제공된 수정된 전류를 측정하는 단계;
    상기 초기 전류 및 상기 수정된 전류에 적어도 기초하여, 상기 2개의 전극들 중 선택된 전극에 대한 수정된 척킹 전압을 결정하는 단계 ― 상기 수정된 척킹 전압은 상기 기판에 걸친 척킹력 임밸런스(imbalance)를 감소시킴 ―; 및
    상기 2개의 전극들 중 선택된 전극에 상기 수정된 척킹 전압을 제공하는 단계를 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  2. 제1항에 있어서,
    상기 초기 전류 및 상기 수정된 전류를 측정하는 것은 상기 초기 척킹 전압을 상기 제1 전극에 제공하는 전원과 통합된 전류계에 의해 제공되는 전류 판독값들을 사용하는 것을 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  3. 제1항에 있어서,
    상기 초기 전류 및 상기 수정된 전류를 측정하는 것은 (a) 상기 제1 전극에 상기 초기 척킹 전압을 제공하는 전원과 (b) 상기 제1 전극 사이에 전기 직렬 연결로 커플링된 전류계를 사용하는 것을 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  4. 제1항에 있어서,
    상기 수정된 척킹 전압을 결정하는 단계는 룩업 테이블을 사용하는 단계를 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  5. 제1항에 있어서,
    상기 수정된 척킹 전압을 결정하는 단계는 상기 초기 전류 및 상기 수정된 전류를 사용하는 공식을 사용하여 상기 수정된 척킹 전압을 계산하는 단계를 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  6. 제1항에 있어서,
    상기 수정된 척킹 전압을 결정하는 단계는 상기 프로세스에 의해 야기되는, 상기 기판의 DC 전압의 대략적인 변화를 결정하는 단계를 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  7. 제1항에 있어서,
    상기 초기 전류를 측정하는 단계는,
    상기 제1 전극으로의 초기 전류를 제1 초기 전류로서 측정하는 단계, 및
    상기 2개의 전극 중 제2 전극으로의 초기 전류를 제2 초기 전류로서 측정하는 단계를 포함하고,
    적어도 상기 제1 전극에 제공된 수정된 전류를 측정하는 단계는,
    상기 제1 전극으로의 수정된 전류를 제1 수정된 전류로서 측정하는 단계, 및
    상기 제2 전극으로의 수정된 전류를 제2 수정된 전류로서 측정하는 단계를 포함하고; 그리고
    상기 2개의 전극들 중 선택된 전극에 대한 수정된 척킹 전압을 결정하는 단계는 상기 제1 초기 전류, 상기 제2 초기 전류, 상기 제1 수정된 전류 및 상기 제2 수정된 전류에 적어도 기초하여 상기 수정된 척킹 전압을 결정하는 단계를 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  8. 제7항에 있어서,
    상기 2개의 전극들 중 선택된 전극에 대한 수정된 척킹 전압을 결정하는 단계는 상기 수정된 척킹 전압을 제1 수정된 척킹 전압으로서 결정하는 단계, 및 상기 2개의 전극들 중 선택되지 않은 전극에 대한 수정된 척킹 전압을 제2 수정된 척킹 전압으로서 결정하는 단계를 포함하며;
    상기 방법은 상기 2개의 전극들 중 선택되지 않은 전극에 상기 제2 수정된 척킹 전압을 제공하는 단계를 더 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  9. 제8항에 있어서,
    상기 제1 수정된 척킹 전압 및 상기 제2 수정된 척킹 전압을 결정하는 것은,
    상기 제1 초기 전류, 상기 제2 초기 전류, 상기 제1 수정된 전류 및 상기 제2 수정된 전류에 적어도 기초하여 상기 기판의 DC 전압을 추정하는 것; 및
    상기 수정된 척킹 전압들을 형성하기 위해 상기 기판의 추정된 DC 전압에 적어도 부분적으로 기초하는 전압량들만큼 상기 초기 척킹 전압들을 조정하는 것을 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  10. 제9항에 있어서,
    상기 초기 척킹 전압들을 조정하는 것은 상기 수정된 척킹 전압들을 형성하기 위해 상기 기판의 추정된 DC 전압과 동일한 전압량만큼 상기 초기 척킹 전압들 각각을 조정하는 것을 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  11. 제1항에 있어서,
    척킹 전극들에 제공된 전류들을 측정하면서, 상기 프로세스를 거친 테스트 기판 상의 DC 전압 변화들을 평가하는 단계; 및
    상기 수정된 척킹 전압을 결정하는 데 사용하기 위한 룩업 테이블 또는 모델을 생성하는 단계를 더 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  12. 제11항에 있어서,
    상기 DC 전압 변화들을 평가하는 단계는 DC 프로브 또는 랭뮤어(Langmuir) 프로브를 활용하는 단계를 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  13. 제11항에 있어서,
    상기 DC 전압 변화들을 평가하는 단계는,
    상기 정전 척 상에 테스트 웨이퍼의 폴리싱된 측을 배치하는 단계;
    상기 프로세스 개시하는 단계;
    상기 테스트 웨이퍼를 제거하는 단계; 및
    상기 정전 척에 의해 유도된 광-산란 아티팩트(artifact)들을 검출하기 위해 광 기반 입자 측정 시스템으로 상기 테스트 웨이퍼의 폴리싱된 측을 평가하는 단계를 포함하는, 척킹력들의 차이들을 감소시키는 방법.
  14. 척킹력 보상을 갖는 바이폴라 정전 척 시스템으로서,
    정전 척 바디;
    상기 정전 척 바디의 최상부에 배치된 절연성 기판 지지 표면;
    상기 정전 척 바디의 적어도 일부의 최상부에 그리고 상기 절연성 기판 지지 표면 아래에 배치된 2개의 전극들;
    2개의 전원들 ― 각각의 전원은 상기 전극들 중 대응하는 전극에 DC 전압 출력을 제공하도록 동작 가능하며, 상기 2개의 전원들 중 적어도 하나는 입력 신호에 대한 응답으로 자신의 DC 전압 출력을 조정하도록 동작 가능함 ―;
    상기 전극들 중 제1 전극과 직렬 전기 연결로 커플링되는 전류계 ― 상기 전류계는,
    상기 제1 전극에 흐르는 전류를 측정하고, 그리고
    상기 전류를 표시하는 전류 정보를 제공하도록 구성됨 ―; 및
    제어기를 포함하고, 상기 제어기는,
    상기 전류 정보를 수신하고
    상기 전류 정보에 적어도 부분적으로 기초하여, 전압 정정 정보를 생성하고, 그리고
    상기 2개의 전극들에 의해 인가되는 척킹력의 차이를 적어도 부분적으로 감소시키기 위해, 상기 2개의 전원들 중 조정 가능한 적어도 하나의 전원에 상기 입력 신호로서 상기 전압 정정 정보를 제공하도록 구성되는, 바이폴라 정전 척 시스템.
  15. 제14항에 있어서,
    상기 전류계는 상기 2개의 전원들 중, 상기 제1 전극과 연결된 하나의 전원과 통합되는, 바이폴라 정전 척 시스템.
  16. 제14항에 있어서,
    상기 제어기는,
    상기 전류 정보에 기초하여, 상기 절연성 기판 지지 표면의 최상부에 배치된 기판의 대략적인 DC 전압을 결정하고; 그리고
    상기 대략적인 DC 전압에 기초하여 상기 전압 정정 정보를 생성하도록 구성되는, 바이폴라 정전 척 시스템.
  17. 제14항에 있어서,
    상기 2개의 전원들 각각은 대응하는 입력 신호에 대한 응답으로 자신의 개개의 DC 전압 출력을 조정하도록 동작 가능하고; 그리고
    상기 제어기는 상기 전류 정보에 적어도 부분적으로 기초하여 상기 2개의 전원들 각각에 대한 대응하는 입력 신호들로서 상기 2개의 전원들 각각에 전압 정정 정보를 제공하도록 구성되는, 바이폴라 정전 척 시스템.
  18. 제14항에 있어서,
    상기 전류계는 제1 전류계이고,
    상기 바이폴라 정전 척 시스템은, 상기 2개의 전극들 중 제2 전극과 직렬 전기 연결로 커플링되는 제2 전류계를 더 포함하고,
    상기 제2 전류계는,
    상기 제2 전극에 흐르는 전류를 측정하고,
    상기 제2 전극에 흐르는 전류를 표시하는 전류 정보를 제공하도록 구성되고; 그리고
    상기 제어기는 상기 제1 전류계 및 상기 제2 전류계로부터의 전류 정보에 적어도 부분적으로 기초하여 상기 전압 정정 정보를 제공하도록 구성되는, 바이폴라 정전 척 시스템.
  19. 제14항에 있어서,
    상기 제어기는,
    제1 시간에, 초기 전류 정보로서 상기 전류계로부터 상기 전류 정보를 수신하고;
    상기 제1 시간보다 늦은 제2 시간에, 수정된 전류 정보로서 상기 전류계로부터 상기 전류 정보를 수신하고; 그리고
    상기 초기 전류 정보 및 상기 수정된 전류 정보에 적어도 부분적으로 기초하여 상기 2개의 전원들 중 조정 가능한 적어도 하나의 전원에 입력 신호로서 상기 전압 정정 정보를 제공하도록 구성되는, 바이폴라 정전 척 시스템.
  20. 척킹력 보상을 갖는 기판 프로세싱 시스템으로서,
    기판을 프로세싱하도록 동작 가능한 프로세스 챔버;
    상기 프로세스 챔버 내에 배치된 정전 척 바디;
    상기 정전 척 바디의 최상부에 배치된 절연성 기판 지지 표면;
    상기 정전 척 바디의 적어도 일부의 최상부에 그리고 상기 절연성 기판 지지 표면 아래에 배치된 제1 및 제2 전극들;
    제1 및 제2 전원들 ― 각각의 전원은 상기 제1 및 제2 전극들의 개개의 전극에 DC 전압 출력을 제공하도록 동작 가능하며, 상기 제1 및 제2 전원들 각각은 입력 신호에 대한 응답으로 자신의 DC 전압 출력을 조정하도록 동작 가능함 ―; 및
    제1 및 제2 전류계들을 포함하고,
    상기 제1 전류계는 상기 제1 전원과 상기 제1 전극 사이에서 직렬 전기 연결로 커플링되고,
    상기 제2 전류계는 상기 제2 전원과 상기 제2 전극 사이에서 직렬 전기 연결로 커플링되며,
    상기 제1 및 제2 전류계들 각각은,
    개개의 전원과 개개의 전극 사이에 ― 전원과 전극 사이에 전류계가 커플링됨 ― 흐르는 전류를 측정하고; 그리고
    상기 전류를 표시하는 전류 정보를 제공하도록 구성되고;
    상기 기판 프로세싱 시스템은 제어기를 더 포함하고,
    상기 제어기는,
    상기 절연성 기판 지지 표면 상에 기판을 로딩하고;
    개개의 상기 제1 및 제2 전극들에 초기 DC 전압들을 제공하도록 상기 제1 및 제2 전원들을 동작시키고;
    상기 제1 및 제2 전류계들로부터 초기 제1 및 제2 전류 정보를 각각 수신하고;
    상기 프로세스 챔버 내에서 프로세스를 개시하고;
    상기 프로세스가 개시된 후에, 상기 제1 및 제2 전류계들로부터 수정된 제1 및 제2 전류 정보를 각각 수신하고;
    상기 초기 및 상기 수정된 전류 정보에 적어도 부분적으로 기초하여 상기 제1 및 제2 전원들에 대한 수정된 DC 전압 값들을 결정하고; 그리고
    상기 제1 및 제2 전극들에 의해 상기 기판에 인가되는 척킹력들의 차이를 적어도 부분적으로 감소시키기 위해 상기 개개의 제1 및 제2 전극들에 수정된 DC 전압들을 제공하도록 상기 제1 및 제2 전원들을 동작시키도록 구성되는, 기판 프로세싱 시스템.
KR1020237016837A 2020-10-21 2021-10-17 정전 척에 대한 실시간 바이어스 검출 및 정정 KR20230085936A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/076,178 2020-10-21
US17/076,178 US11594440B2 (en) 2020-10-21 2020-10-21 Real time bias detection and correction for electrostatic chuck
PCT/US2021/055332 WO2022086827A1 (en) 2020-10-21 2021-10-17 Real time bias detection and correction for electrostatic chuck

Publications (1)

Publication Number Publication Date
KR20230085936A true KR20230085936A (ko) 2023-06-14

Family

ID=81185491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237016837A KR20230085936A (ko) 2020-10-21 2021-10-17 정전 척에 대한 실시간 바이어스 검출 및 정정

Country Status (6)

Country Link
US (2) US11594440B2 (ko)
JP (1) JP2023547840A (ko)
KR (1) KR20230085936A (ko)
CN (1) CN116529418A (ko)
TW (1) TWI826849B (ko)
WO (1) WO2022086827A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854911B2 (en) * 2021-02-25 2023-12-26 Applied Materials, Inc. Methods, systems, and apparatus for conducting chucking operations using an adjusted chucking voltage if a process shift occurs
TWI814491B (zh) * 2022-07-18 2023-09-01 財團法人國家實驗研究院 檢測裝置之可拆卸保護結構

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027566A (ja) 1996-07-10 1998-01-27 Nissin Electric Co Ltd 基板保持装置
JP3287996B2 (ja) 1996-12-26 2002-06-04 京セラ株式会社 静電チャック装置
US5933314A (en) * 1997-06-27 1999-08-03 Lam Research Corp. Method and an apparatus for offsetting plasma bias voltage in bi-polar electro-static chucks
US10324121B2 (en) 2012-12-28 2019-06-18 Axcelis Technologies, Inc. Charge integration based electrostatic clamp health monitor
JP6357436B2 (ja) * 2014-07-25 2018-07-11 株式会社日立ハイテクノロジーズ プラズマ処理装置

Also Published As

Publication number Publication date
CN116529418A (zh) 2023-08-01
US20220122874A1 (en) 2022-04-21
TWI826849B (zh) 2023-12-21
US11594440B2 (en) 2023-02-28
WO2022086827A1 (en) 2022-04-28
JP2023547840A (ja) 2023-11-14
TW202224093A (zh) 2022-06-16
US20230207372A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US20230207372A1 (en) Real time bias detection and correction for electrostatic chuck
US7658816B2 (en) Focus ring and plasma processing apparatus
CN106409741B (zh) 基于可视的晶片凹口的位置测量
CN111801777B (zh) 基板处理***和基板处理方法
TW201834139A (zh) 具有小間隙之銷升降器組件
CN113785387A (zh) 用于衬底传送机械手自动校正的器具
US20200111648A1 (en) Plasma processing apparatus and method for measuring thickness of ring member
US10607815B2 (en) Methods and apparatuses for plasma chamber matching and fault identification
US20200234929A1 (en) Plasma processing apparatus and method for measuring misalignment of ring member
TW201501236A (zh) 在半導體處理設備中晶圓ｄｃ自我偏壓的非侵入式的測量
JP7516198B2 (ja) エッチング装置及びエッチング方法
US20190043766A1 (en) Hybrid corrective processing system and method
US20230070679A1 (en) Apparatus for treating substrates and temperature control method of heating elements
CN112868084A (zh) 用于降低响应于衬底体电阻率变动的沉积或蚀刻速率变化的rf功率补偿
US20210343503A1 (en) Etching apparatus and etching method
US12020960B2 (en) Determining and controlling substrate temperature during substrate processing
CN115335976A (zh) 使用穿透光束激光传感器的原位晶片厚度和间隙监测
US11610800B2 (en) Capacitive method of detecting wafer chucking and de-chucking
CN115398616A (zh) 用于衬底处理***的高精度边缘环对中
JP2023520034A (ja) 一体型シールを備える冷却エッジリング
KR20230085179A (ko) 유전체 시즈닝 막들을 사용하여 정전 척들을 시즈닝하는 시스템들 및 방법들
WO2021150548A1 (en) Edge ring transfer with automated rotational pre-alignment
CN117594477A (zh) Esc温度控制单元及包括其的基板处理装置
CN118398465A (en) Substrate processing system and substrate processing method