KR20230082529A

KR20230082529A - 리프레쉬 동작에서 파워 노이즈를 감소시킨 메모리 장치 및 그 동작방법

Info

Publication number: KR20230082529A
Application number: KR1020220044757A
Authority: KR
Inventors: 류정민; 조성진
Original assignee: 삼성전자주식회사
Priority date: 2021-12-01
Filing date: 2022-04-11
Publication date: 2023-06-08

Abstract

리프레쉬 동작에서 파워 노이즈를 감소시킨 메모리 장치 및 그 동작방법이 개시된다. 본 개시의 기술적 사상의 일측면에 따른 메모리 장치의 동작방법은, 제1 리프레쉬 커맨드의 수신에 응답하는 제1 리프레쉬 타이밍에서, 다수의 워드라인들 중 N 개의 워드라인들을 동시에 리프레쉬하는 제1 노멀 리프레쉬를 수행하는 단계와, 상기 제1 리프레쉬 커맨드의 수신에 응답하는 제2 리프레쉬 타이밍에서, 상기 다수의 워드라인들 중 가장 많이 액티브된 최대 액티브 워드라인에 인접한 제1 위크 워드라인에 대해 제1 타겟 리프레쉬를 수행하는 단계와, 제2 리프레쉬 커맨드의 수신에 응답하는 제1 리프레쉬 타이밍에서, 상기 다수의 워드라인들 중 다른 N 개의 워드라인들을 동시에 리프레쉬하는 제2 노멀 리프레쉬를 수행하는 단계 및 상기 제2 리프레쉬 커맨드의 수신에 응답하는 제2 리프레쉬 타이밍에서, 상기 최대 액티브 워드라인에 인접한 제2 위크 워드라인에 대해 제2 타겟 리프레쉬를 수행하는 단계를 구비하는 것을 특징으로 한다.

Description

리프레쉬 동작에서 파워 노이즈를 감소시킨 메모리 장치 및 그 동작방법{Memory device reducing power noise in refresh operation and Operating Method thereof}

본 개시의 기술적 사상은 메모리 장치 및 그 동작방법에 관한 것으로서, 상세하게는 리프레쉬 동작에서 파워 노이즈를 감소시킨 메모리 장치 및 그 동작방법에 관한 것이다.

고성능 전자 시스템에 널리 사용되고 있는 메모리 장치는 그 집적도 및 속도가 증가하고 있다. DRAM(Dynamic Random Access Memory) 등의 메모리 장치에서 특정 메모리 셀들의 억세스 빈도가 증가하는 경우, 이에 인접한 메모리 셀들이 스트레스를 받게 되고, 이에 따라 인접한 메모리 셀들의 데이터 리텐션 특성이 저하됨에 따라 데이터 신뢰성이 낮아지게 된다. 일 예로, 특정 워드라인이 집중적으로 액티브되는 경우, 상기 특정 워드라인에 인접하게 위치하는 하나 이상의 워드라인에 연결된 메모리 셀들의 데이터 리텐선 특성이 저하될 수 있으므로, 데이터 신뢰성 확보를 위해 상기 인접하게 위치하는 워드라인에 대한 타겟 리프레쉬가 수행될 수 있다.

그러나, 메모리 장치의 집적도가 증가함에 따라 리프레쉬가 수행될 워드라인들의 개수가 증가하게 되는데, DRAM 스펙에서 요구하는 리프레쉬 주기 내에서 리프레쉬 수행 타이밍의 횟수에는 한계가 있고, 또한 리프레쉬 주기 내에서 타겟 리프레쉬가 추가로 수행될 필요가 있으므로, 특정 시간 구간에서 많은 수의 워드라인들이 동시에 리프레쉬될 수 있고, 이 경우 파워 노이즈가 증가할 수 있는 문제가 있다.

본 발명의 기술적 사상이 해결하려는 과제는, 다수의 워드라인들에 대한 노멀 리프레쉬 및 타겟 리프레쉬를 최적으로 수행함으로써, 파워 노이즈를 감소시킬 수 있는 메모리 장치 및 그 동작방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 메모리 장치의 동작방법은, 제1 리프레쉬 커맨드의 수신에 응답하는 제1 리프레쉬 타이밍에서, 다수의 워드라인들 중 N 개의 워드라인들을 동시에 리프레쉬하는 제1 노멀 리프레쉬를 수행하는 단계와, 상기 제1 리프레쉬 커맨드의 수신에 응답하는 제2 리프레쉬 타이밍에서, 상기 다수의 워드라인들 중 가장 많이 액티브된 최대 액티브 워드라인에 인접한 제1 위크 워드라인에 대해 제1 타겟 리프레쉬를 수행하는 단계와, 제2 리프레쉬 커맨드의 수신에 응답하는 제1 리프레쉬 타이밍에서, 상기 다수의 워드라인들 중 다른 N 개의 워드라인들을 동시에 리프레쉬하는 제2 노멀 리프레쉬를 수행하는 단계 및 상기 제2 리프레쉬 커맨드의 수신에 응답하는 제2 리프레쉬 타이밍에서, 상기 최대 액티브 워드라인에 인접한 제2 위크 워드라인에 대해 제2 타겟 리프레쉬를 수행하는 단계를 구비하는 것을 특징으로 한다.

한편, 본 개시의 기술적 사상의 일측면에 따른 메모리 장치는, 다수의 워드라인들을 포함하는 메모리 셀 어레이와, 상기 다수의 워드라인들에 대한 리프레쉬 동작을 제어하고, 상기 다수의 워드라인들의 노멀 리프레쉬 동작 및 타겟 리프레쉬 동작을 스케줄링하는 리프레쉬 제어기 및 상기 다수의 워드라인들에 대한 액티브 횟수의 카운팅에 기초하여, 상기 타겟 리프레쉬가 수행될 적어도 하나의 위크 워드라인을 판단하는 제어 로직을 구비하고, 상기 리프레쉬 제어기는, 하나의 리프레쉬 커맨드의 수신에 대응하여 정의되는 리프레쉬 구간 동안 상기 노멀 리프레쉬 동작 및 상기 타겟 리프레쉬 동작이 함께 수행되도록 스케줄링을 수행하고, 상기 리프레쉬 구간 동안, 상기 노멀 리프레쉬 동작에서 동시에 리프레쉬되는 워드라인들의 개수는, 상기 타겟 리프레쉬 동작에서 리프레쉬되는 워드라인의 개수보다 많은 것을 특징으로 한다.

한편, 본 개시의 기술적 사상의 일측면에 따른 메모리 시스템은, 다수의 워드라인들을 포함하는 메모리 셀 어레이; 및 상기 다수의 워드라인들에 대한 리프레쉬 동작을 제어하고, 상기 다수의 워드라인들의 노멀 리프레쉬 동작 및 위크 워드라인에 대한 타겟 리프레쉬 동작을 스케줄링하는 리프레쉬 제어기를 포함하는 메모리 장치 및 상기 메모리 장치에 대한 커맨드 및 어드레스를 제공함으로써 상기 메모리 장치에 대한 억세스를 제어하는 메모리 컨트롤러를 구비하고, 상기 메모리 장치는, 상기 메모리 컨트롤러로부터의 하나의 리프레쉬 커맨드의 수신에 대응하여 정의되는 리프레쉬 구간 동안 상기 노멀 리프레쉬 동작 및 상기 타겟 리프레쉬 동작이 함께 수행되도록 스케줄링을 수행하고, 상기 리프레쉬 구간 동안, 상기 노멀 리프레쉬 동작에서 동시에 리프레쉬되는 워드라인들의 개수는, 상기 타겟 리프레쉬 동작에서 리프레쉬되는 워드라인의 개수보다 많은 것을 특징으로 한다.

본 발명의 기술적 사상의 메모리 장치 및 그 동작방법에 따르면, 상대적으로 짧은 시간 동안 많은 수의 워드라인들이 리프레쉬됨에 따라 발생될 수 있는 파워 노이즈를 감소시킬 수 있는 효과가 있다.

또한, 본 발명의 기술적 사상의 메모리 장치 및 그 동작방법에 따르면, 데이터 손실 가능성이 높은 위크 워드라인에 대한 타겟 리프레쉬를 수행하므로, 파워 노이즈의 증가를 최소화하면서 데이터의 신뢰성을 향상할 수 있는 효과가 있다.

도 1은 본 개시의 예시적인 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 2는 타겟 리프레쉬가 수행되는 위크 워드라인의 일 예를 나타내는 도면이다.
도 3은 본 개시의 예시적인 실시예에 따른 2 시리즈 리프레쉬를 개략적으로 나타내는 도면이다.
도 4는 본 개시의 예시적인 실시예에 따른 리프레쉬 동작의 일 예를 나타내는 도면이다.
도 5는 본 개시의 예시적인 실시예에 따른 메모리 장치의 동작방법을 나타내는 플로우차트이다.
도 6은 본 개시의 예시적인 실시예에 따른 어느 하나의 뱅크(BANK)에서의 리프레쉬 동작 예를 나타내는 도면이다.
도 7은 본 개시의 예시적인 실시예에 따른 메모리 장치의 구체 구현 예를 나타내는 블록도이다.
도 8은 본 개시의 다양한 실시예들에 따른 메모리 장치의 리프레쉬 동작 예를 나타내는 도면이다.
도 9는 본 개시의 다른 실시예에 따른 메모리 장치의 리프레쉬 동작 예를 나타내는 도면이다.
도 10은 본 개시의 메모리 장치를 포함하는 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 11은 본 개시의 예시적인 실시예의 메모리 시스템을 나타내는 블록도이다.
도 12는 본 개시의 다른 실시예에 따른 메모리 장치의 동작 예를 나타내는 도면이다.
도 13은 본 개시의 예시적 실시예에 따른 시스템을 포함하는 데이터 센터를 나타내는 블록도이다.

이하, 첨부한 도면을 참조하여 본 개시의 실시 예에 대해 상세히 설명한다.

도 1은 본 개시의 예시적인 실시예에 따른 메모리 시스템을 나타내는 블록도이다.

도 1을 참조하면, 메모리 시스템(10)은 메모리 컨트롤러(100) 및 메모리 장치(200)를 포함할 수 있다. 메모리 장치(200)는 메모리 셀 어레이(210), 리프레쉬 제어기(220) 및 제어 로직(230)을 포함할 수 있다. 또한, 본 개시의 예시적인 실시예에 따라, 제어 로직(230)은 위크 워드라인 판단기(231)를 포함할 수 있다. 제어 로직(230)은 위크 워드라인 판단기(231) 이외에도 메모리 동작을 제어하기 위한 다른 구성 요소들을 더 포함할 수도 있다. 즉, 제어 로직(230)은 메모리 장치(200) 내에서 다양한 종류의 구성 요소들을 포함하는 개념으로 정의될 수 있다.

메모리 컨트롤러(100)는 인터페이스 회로(미도시)를 통해 각종 신호를 메모리 장치(200)로 제공하여 기록 및 독출 등의 메모리 동작을 제어한다. 예컨대, 메모리 컨트롤러(100)는 커맨드(CMD) 및 어드레스(ADD)를 메모리 장치(200)로 제공하여 메모리 셀 어레이(210)의 데이터(DATA)를 억세스할 수 있다. 커맨드(CMD)는 데이터 기록 및 독출 등 노멀 메모리 동작을 위한 커맨드를 포함할 수 있다. 또한, 메모리 장치(200)가 DRAM(Dynamic Random Access Memory) 셀을 포함하는 경우, 커맨드(CMD)는 DRAM에 관련된 고유한 각종 동작들, 예컨대 메모리 셀들을 리프레쉬 하기 위한 리프레쉬 커맨드를 포함할 수 있다.

메모리 컨트롤러(100)는 호스트(HOST)로부터의 요청에 따라 메모리 장치(200)를 억세스할 수 있다. 메모리 컨트롤러(100)는 다양한 프로토콜을 사용하여 호스트(HOST)와 통신할 수 있다. 메모리 셀 어레이(210)는 다수 개의 메모리 셀들을 포함할 수 있으며, 일 예로 메모리 셀 어레이(210)는 다수 개의 워드라인들을 포함하고 각각의 워드라인에는 다수 개의 메모리 셀들이 연결될 수 있다. 일 예로서, 하나의 워드라인에 연결된 메모리 셀들은 로우로 지칭될 수 있다. 즉, 메모리 셀 어레이(210)는 다수 개의 로우들을 포함할 수 있다. 본 개시의 예시적인 실시예들을 설명함에 있어서 워드라인에 대한 리프레쉬를 수행한다 함은, 하나의 워드라인에 연결된 메모리 셀들(또는, 로우)에 대한 리프레쉬를 수행하는 것을 의미할 수 있으며, 이에 따라 워드라인에 대한 리프레쉬, 로우에 대한 리프레쉬 등의 문구가 혼용되어 사용될 수 있을 것이다.

한편, 본 개시의 예시적인 실시예에 따라, 어느 하나의 워드라인이 집중적으로 또는 빈번하게 액티브(또는, 억세스)될 때, 집중적으로 액티브된 워드라인에 인접하게 위치하는 워드라인(이하, 위크 워드라인으로 지칭함)의 메모리 셀들은 전자기적 간섭을 받게 되고, 특히 메모리 장치(200)의 집적도가 높아짐에 따라 위크 워드라인이 받는 간섭 정도는 증가할 수 있다. 이에 따라, 위크 워드라인에 연결된 메모리 셀들의 데이터는 플립(flip)될 가능성이 높아지며, 상기와 같은 현상에 대응하여 데이터의 신뢰성을 확보하기 위해, 소정의 주기에 따라 또는 비주기적으로 위크 워드라인에 대한 타겟 리프레쉬가 수행될 수 있다.

또한, 메모리 셀 어레이(210)에서 다수의 워드라인들은 나란하게 배치되는 구조를 가질 수 있고, 집중적으로 억세스된 워드라인에 양측으로 인접하게 위치하는 두 개의 워드라인들이 상기한 위크 워드라인에 해당할 수 있다. 또는, 예시적인 실시예에서, 집중적으로 억세스된 워드라인에 일 측으로 인접하는 적어도 두 개의 워드라인들이 상기한 위크 워드라인에 해당함에 따라, 집중적으로 억세스된 워드라인과 관련하여 3 개 이상의 위크 워드라인이 판단될 수도 있을 것이다.

한편, 리프레쉬 제어기(220)는 메모리 컨트롤러(100)로부터의 리프레쉬 커맨드에 응답하여 메모리 셀 어레이(210)의 워드라인들(또는, 로우들)에 대한 리프레쉬를 수행할 수 있다. 또는, 리프레쉬 제어기(220)는 셀프 리프레쉬 모드에서 메모리 컨트롤러(100)의 개입 없이 메모리 셀 어레이(210)의 워드라인들을 리프레쉬할 수 있다. 또한, 일 실시예에 따라, 특정 워드라인이 집중적으로 억세스될 때, 리프레쉬 제어기(220)는 제어 로직(230)의 제어에 기반하여 집중적으로 억세스된 워드라인에 인접한 하나 이상의 위크 워드라인에 대한 타겟 리프레쉬 동작을 제어할 수 있다.

예시적인 실시예에서, 위크 워드라인 판단기(231)는 다수의 워드라인들에 대한 액티브 회수를 판단한 결과를 기초로, 소정의 주기 동안 가장 많이 액티브된 워드라인을 판단할 수 있고, 가장 많이 액티브된 워드라인에 인접한 하나 이상의 위크 워드라인들의 위치를 판단할 수 있다. 또한, 판단된 위크 워드라인들에 관련된 정보는 리프레쉬 제어기(220)로 제공될 수 있다. 그러나, 본 개시의 실시예들은 이에 국한될 필요는 없으며, 위크 워드라인을 판단하는 구성 요소들은 메모리 장치(200) 내에서 다양하게 구현될 수 있으며, 예컨대 위크 워드라인을 판단하는 구성 요소들은 제어 로직(230) 외부에 구현될 수도 있을 것이다.

본 개시의 예시적인 실시예에 따라, 리프레쉬 제어기(220)는 노멀 리프레쉬 동작과 타겟 리프레쉬 동작을 제어할 수 있다. 예컨대, 메모리 컨트롤러(100)로부터의 커맨드(CMD)는 리프레쉬 커맨드를 포함할 수 있고, 리프레쉬 제어기(220)는 리프레쉬 커맨드에 응답하여 노멀 리프레쉬 동작 및 타겟 리프레쉬 동작을 선택적으로 수행할 수 있다. 예컨대, 리프레쉬 제어기(220)는 스케줄러(221)를 포함할 수 있고, 스케줄러(221)는 노멀 리프레쉬 동작 및 타겟 리프레쉬 동작에 대한 스케줄링을 수행할 수 있다.

본 개시의 예시적인 실시예에 따라, 메모리 장치(200)는 메모리 컨트롤러(100)로부터의 하나의 리프레쉬 커맨드에 응답하여 적어도 2 회의 리프레쉬 동작을 수행할 수 있다. 예컨대, 하나의 리프레쉬 커맨드에 응답하여 N 회의 타이밍에서 각각 리프레쉬 동작이 수행되는 경우, 이는 N 시리즈 리프레쉬라고 지칭될 수 있다. 예컨대, 하나의 리프레쉬 커맨드에 응답하여 리프레쉬가 수행되는 시간적 구간(예컨대, 리프레쉬 구간)은 파라미터 tRFC로 정의될 수 있고, 리프레쉬 구간(tRFC) 내에서 N 회의 리프레쉬 동작이 순차적으로 수행될 수 있다. 또한, 메모리 장치(200)의 모든 워드라인들은 소정의 리프레쉬 주기 내에서 적어도 1 회 리프레쉬될 필요가 있으며, 메모리 컨트롤러(100)로부터 리프레쉬 커맨드가 수신되는 간격(예컨대, 리프레쉬 수신 간격)은 파라미터 tREFI로 정의될 수 있다.

다수의 워드라인들이 동시에 리프레쉬되거나, 짧은 시간 구간 동안 많은 워드라인들에 대한 리프레쉬 동작이 집중되는 경우에 파워 노이즈가 증가할 수 있고 이는 데이터 신뢰성 저하를 유발할 수 있으나, 본 개시의 예시적인 실시예에 따르면 노멀 리프레쉬 동작과 타겟 리프레쉬 동작이 적절한 타이밍에 수행될 수 있도록 스케줄링 동작이 수행될 수 있으며, 이에 따라 파워 노이즈가 감소될 수 있다. 예컨대, 메모리 장치(200)가 N 시리즈 리프레쉬를 수행하는 경우, 상기한 스케줄링 동작을 기초로 하여, 하나의 리프레쉬 커맨드에 응답하여 일부의 리프레쉬 타이밍에서는 노멀 리프레쉬 동작이 수행되고 다른 일부의 리프레쉬 타이밍에서는 타겟 리프레쉬 동작이 수행될 수 있다.

메모리 장치(200)에서 데이터의 보유 특성을 향상하기 위해 소정의 시간을 갖는 리프레쉬 주기가 설정되고, 메모리 장치(200)의 집적도가 향상함에 따라 메모리 셀 어레이(210)에 구비되는 워드라인들의 개수가 증가할 수 있으며, 이 경우 하나의 리프레쉬 타이밍에서 다수의 워드라인들이 동시에 노멀 리프레쉬될 수 있다. 반면에, 타겟 리프레쉬 동작의 경우에는 어느 하나의 워드라인에 인접한 하나 또는 두 개의 위크 워드라인에 대해 선택적으로 리프레쉬가 수행되므로, 하나의 리프레쉬 타이밍에서 하나 또는 상대적으로 소수의 워드라인들이 리프레쉬될 수 있다. 본 개시의 실시예에서는 하나의 리프레쉬 구간(tRFC) 동안 노멀 리프레쉬와 타겟 리프레쉬가 함께 수행되기 때문에, 어느 하나의 리프레쉬 구간(tRFC) 동안 노멀 리프레쉬 동작이 연속적으로 수행됨에 따라 짧은 시간 구간 동안 많은 수의 워드라인들이 리프레쉬되는 경우가 감소 또는 방지될 수 있고, 이에 따라 파워 노이즈를 감소시킬 수 있다.

한편, 전술한 실시예에서, 위크 워드라인의 판단 기준이 소정 구간에서 가장 많이 액티브된 워드라인을 판단하는 동작을 포함하는 것으로 설명되었으나, 본 개시의 실시예들은 이에 국한될 필요는 없다. 위크 워드라인은 다양한 기준에 의해 판단될 수 있으며, 일 예로서 소정의 기준값 이상으로 연속하게 액티브가 수행된 워드라인이 판단되고, 연속하여 액티브가 수행된 워드라인에 인접한 하나 이상의 워드라인이 상기한 위크 워드라인으로 판단될 수도 있을 것이다.

한편, 리프레쉬 제어기(220)는 그 내부에 노멀 리프레쉬가 수행될 워드라인을 지시하기 위한 어드레스(예컨대, 노멀 어드레스)를 생성하는 카운터(미도시)를 포함하고, 스케줄러(221)는 노멀 어드레스와 함께 제어 로직(230)으로부터 타겟 리프레쉬가 수행될 위크 워드라인을 지시하는 어드레스(예컨대, 타겟 어드레스)를 수신할 수 있다. 또한, 제어 로직(230)의 제어에 기초하여, 스케줄러(221)는 노멀 리프레쉬가 수행될 타이밍에서 노멀 리프레쉬를 출력할 수 있고, 타겟 리프레쉬가 수행될 타이밍에서 타겟 리프레쉬를 출력할 수 있다.

위크 워드라인에 대한 타겟 리프레쉬가 수행됨에 따라, 하나의 리프레쉬 주기 내에서 노멀 리프레쉬의 수행 타이밍의 횟수가 감소하게 되고, 이에 따라 소정의 시간 구간(예컨대, 짧은 시간 구간) 동안 많은 수의 워드라인들의 노멀 리프레쉬가 수행됨에 따라 파워 노이즈가 증가할 수 있는데, 상기와 같은 본 개시의 실시예에 따르면 짧은 시간 구간 내에서 많은 수의 워드라인들이 리프레쉬되는 경우를 감소할 수 있고, 파워 노이즈에 대응하여 데이터의 신뢰성을 효과적으로 향상할 수 있다.

한편, 메모리 장치(200)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Ramdom Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, RDRAM(Rambus Dynamic Ramdom Access Memory) 등과 같은 동적 랜덤 억세스 메모리일 수 있다. 그러나, 본 개시의 실시예들은 이에 국한될 필요가 없으며, 일 예로서 MRAM(Magnetic RAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM) 및 ReRAM(Resistive RAM) 등의 불휘발성 메모리로서, 리프레쉬에 상응하는 데이터 유지 동작을 수행하는 메모리 장치에 본 개시의 실시예들이 적용되어도 무방하다.

한편, 메모리 장치(200)는 하나의 메모리 칩일 수 있으며, 또는 두 개 이상의 메모리 칩들을 포함하는 반도체 패키지일 수 있다. 또는, 메모리 장치(200)는 모듈 보드 상에 다수의 메모리 칩들이 장착된 메모리 모듈일 수도 있다. 또는, 도 1에서 메모리 컨트롤러(100)와 메모리 장치(200)가 서로 구분된 구성인 것으로 도시되었으나, 본 개시의 메모리 장치(200)는 메모리 컨트롤 기능과 메모리 셀 어레이가 하나의 반도체 패키지에 집적된 메모리 시스템으로 구현될 수도 있을 것이다.

도 2는 타겟 리프레쉬가 수행되는 위크 워드라인의 일 예를 나타내는 도면이다.

도 2를 참조하면, 메모리 셀 어레이(210)는 다수 개의 워드라인들(WL1 ~ WLm)을 포함하고, 소정의 주기에 따라 다수 개의 워드라인들(WL1 ~ WLm) 중 가장 많이 액티브된 워드라인이 판단될 수 있다. 제k 워드라인(WLk)이 가장 많이 액티브된 워드라인인 것으로 가정할 때, 제k 워드라인에 인접한 적어도 하나의 워드라인들은 전자기적 간섭을 크게 받을 수 있고, 이에 따라 상기 인접한 적어도 하나의 워드라인들은 위크 워드라인에 해당할 수 있다.

제k 워드라인(WLk)을 기준으로 하여 양 측으로 위크 워드라인들이 위치할 수 있고, 일 예로서 제k 워드라인(WLk)의 일 측에 위치하는 위크 워드라인은 제1 위크 워드라인(weak WL 1)으로 지칭되고, 다른 일 측에 위치하는 위크 워드라인은 제2 위크 워드라인(weak WL 2)으로 지칭될 수 있다. 예시적인 실시예에서, 제k 워드라인(WLk)을 기준으로 일 측에 위치하는 하나의 워드라인이 위크 워드라인으로 판단될 수 있으며, 이 경우 제1 위크 워드라인(weak WL 1)은 하나의 워드라인을 포함할 수 있을 것이다. 또는, 일 측에 위치하는 두 개 이상의 워드라인들이 위크 워드라인으로 판단될 수 있으며, 이 경우 제1 위크 워드라인(weak WL 1)은 두 개 이상의 워드라인들을 포함할 수 있을 것이다.

예시적인 실시예에서, 타겟 리프레쉬는 하나의 리프레쉬 타이밍에서 하나의 워드라인에 대해 수행될 수 있다. 또한, 메모리 컨트롤러로부터의 하나의 리프레쉬 커맨드에 대응하여 N 회의 리프레쉬들이 수행되는 경우(N은 2 이상의 정수), 상기 N 회의 리프레쉬들 중 일부의 리프레쉬는 타겟 리프레쉬에 해당할 수 있다. 이에 따라, 하나의 리프레쉬 커맨드에 대응하여 연속으로 노멀 리프레쉬가 수행되는 경우가 방지되거나, 또는 감소될 수 있으며, 짧은 시간 구간 동안 많은 수의 워드라인들이 집중적으로 리프레쉬되는 것을 방지함으로써 파워 노이즈가 감소될 수 있다.

도 3은 본 개시의 예시적인 실시예에 따른 2 시리즈 리프레쉬를 개략적으로 나타내는 도면이다.

도 3을 참조하면, 하나의 리프레쉬 주기 내에서 다수의 리프레쉬 커맨드들이 메모리 컨트롤러로부터 메모리 장치로 제공될 수 있으며, DRAM 스펙에 정의된 다양한 파라미터로서 리프레쉬 구간(tRFC)은 하나의 리프레쉬 커맨드에 응답하여 메모리 장치 내에서 리프레쉬가 수행되는 시간 구간에 해당할 수 있고, 하나의 리프레쉬 구간(tRFC) 동안 2 회의 리프레쉬 타이밍이 존재함에 따라 2 회의 리프레쉬 동작이 수행되는 경우에는, 메모리 장치는 2 시리즈 리프레쉬 동작을 수행하는 것으로 지칭될 수 있다. 예컨대, 메모리 장치는 메모리 컨트롤러로부터 리프레쉬 커맨드가 수신될 때마다, 소정의 파라미터로서 정의되는 리프레쉬 구간(tRFC) 내에서 리프레쉬가 수행될 임의의 2 회의 시점을 판단할 수 있고, 해당 시점을 판단하기 위한 카운터 회로 등의 구성 요소를 포함할 수 있다.

예시적인 실시예에서, 본 개시의 메모리 장치는 하나의 리프레쉬 구간(tRFC) 내에서 다수 종류의 리프레쉬 동작들을 함께 수행할 수 있다. 예컨대, 리프레쉬 동작은 다수의 워드라인들에 대해 순차적으로 수행되는 노멀 리프레쉬 동작과, 특정한 워드라인들에 대해 선택적으로 수행되는 타겟 리프레쉬 동작을 포함할 수 있다. 또한, 메모리 장치의 제조 과정이나 테스트 과정에서 그 데이터 보유 특성이 상대적으로 낮은 워드라인들의 정보가 메모리 시스템에 기 저장될 수 있고, 상기 리프레쉬 동작은, 특성이 낮은 워드라인에 대한 리프레쉬(예컨대, 결함 워드라인에 대한 케어 리프레쉬로 지칭될 수 있음) 동작을 더 포함할 수 있다. 예컨대, 본 개시의 메모리 장치는 하나의 리프레쉬 구간(tRFC) 내에서 전술한 다양한 종류의 리프레쉬 동작들 중 적어도 2 가지 종류의 리프레쉬 동작들을 함께 수행할 수 있다.

예시적인 실시예에서, 메모리 장치가 2 시리즈 리프레쉬 동작을 수행하는 경우, 메모리 컨트롤러로부터의 하나의 리프레쉬 커맨드에 응답하여 노멀 리프레쉬와 타겟 리프레쉬를 함께 수행할 수 있다. 또는, 예시적인 실시예에서, 메모리 장치는 메모리 컨트롤러로부터의 하나의 리프레쉬 커맨드에 응답하여 노멀 리프레쉬와 케어 리프레쉬를 함께 수행할 수 있다. 이외에도, 메모리 장치는 다른 다양한 종류의 리프레쉬 동작들을 수행할 수 있으며, 다양한 종류의 리프레쉬 동작들 중에서 선택된 적어도 2 개의 종류의 리프레쉬 동작들이 하나의 리프레쉬 구간(tRFC)에서 함께 수행될 수 있을 것이다.

도 4는 본 개시의 예시적인 실시예에 따른 리프레쉬 동작의 일 예를 나타내는 도면이다.

메모리 장치의 용량에 따라 메모리 장치에 구비되는 워드라인들의 개수가 달라질 수 있고, 도 4의 (a)의 예에서는 메모리 장치로서 DRAM 셀을 포함하는 DRAM 칩이 8Gb, 12Gb, 16Gb, 24Gb 의 용량을 갖는 경우가 예시된다. 일 구현 예에서, DRAM 칩의 메모리 셀 어레이가 다수의 뱅크 그룹(BG)들을 포함하고, 각각의 뱅크 그룹(BG)은 4 개의 뱅크(BA)들을 포함할 수 있으며, 각각의 뱅크에서 DRAM 칩의 메모리 용량 별로 서로 다른 개수의 워드라인들이 배치될 수 있다. 일 예로서, DRAM 칩이 8Gb 의 용량을 갖는 경우에는 하나의 뱅크에 32k 개의 워드라인들이 배치되고, 12Gb 의 용량을 갖는 경우에는 48k 개의 워드라인들이 배치되며, 16Gb 의 용량을 갖는 경우에는 64k 개의 워드라인들이 배치되고, 24Gb 의 용량을 갖는 경우에는 96k 개의 워드라인들이 배치될 수 있다.

만약, 메모리 장치의 리프레쉬 주기가 64ms 로 정의되고, 리프레쉬 커맨드들이 수신되는 리프레쉬 커맨드 수신 간격(tREFI)에 따라 상기 리프레쉬 주기 동안 8k 개의 리프레쉬 커맨드들이 메모리 컨트롤러로부터 메모리 장치로 제공되는 것으로 가정하면, 메모리 장치가 2 시리즈 리프레쉬를 수행하는 경우에는 하나의 리프레쉬 주기 동안 16k 회의 리프레쉬 동작이 수행될 수 있다. 이 때, 메모리 용량이 8Gb 에 해당함에 따라 각 뱅크에 32k 개의 워드라인들이 배치되는 경우에는, 매 리프레쉬 동작(예컨대, 노멀 리프레쉬 동작) 마다 2 개의 워드라인들이 동시에 리프레쉬될 필요가 있다.

한편, 전술한 실시예에 따라 메모리 장치가 타겟 리프레쉬를 수행하는 경우에는, 상기한 16k 회의 리프레쉬 동작들 중 일부의 리프레쉬 동작에서는 타겟 리프레쉬가 수행될 수 있다. 예컨대, 노멀 리프레쉬 동작과 타겟 리프레쉬 동작이 1:1의 비율로 수행되는 경우, 하나의 리프레쉬 주기 내에서 노멀 리프레쉬 동작과 타겟 리프레쉬 동작은 각각 8k 회 수행될 수 있다. 이 경우, 32k 개의 워드라인들에 대해 모두 노멀 리프레쉬 동작이 수행되기 위해서는, 각각의 노멀 리프레쉬 동작에서 4 개의 워드라인들이 동시에 리프레쉬될 필요가 있다.

도 4의 (b)는 8Gb 의 용량을 갖는 메모리 장치에서의 리프레쉬 동작 예를 나타내며, 제1 내지 제4 리프레쉬 커맨드(C_Ref 1 ~ C_Ref 4)가 수신되는 경우에서의 리프레쉬 동작 예가 도시된다. 또한, 도 4의 (b)의 첫 번째 행에서는 타겟 리프레쉬 동작(T)이 수행됨이 없이 노멀 리프레쉬 동작(N) 만이 수행되는 경우가 예시되며, 도 4의 (b)의 두 번째 행에서는 본 개시의 실시예가 적용되지 않은 경우에서 타겟 리프레쉬 동작(T)과 노멀 리프레쉬 동작(N)이 수행되는 경우가 예시되며, 도 4의 (b)의 세 번째 행에서는 본 개시의 실시예에 따라 타겟 리프레쉬 동작(T)과 노멀 리프레쉬 동작(N)이 수행되는 경우가 예시된다. 또한, 도 4의 (b)의 두 번째 및 세 번째 행의 경우, 타겟 리프레쉬 동작(T)과 노멀 리프레쉬 동작(N)은 1:1의 비율로 수행되는 것으로 가정된다.

도 4의 (b)의 첫 번째 행에 도시된 바와 같이, 제1 내지 제4 리프레쉬 커맨드(C_Ref 1 ~ C_Ref 4) 각각에 응답하여 2 회의 리프레쉬 동작이 수행될 수 있고, 전술한 실시예에 따라 하나의 리프레쉬 동작에서 2 개의 워드라인들이 동시에 리프레쉬될 수 있다.

반면에, 도 4의 (b)의 두 번째 행에 도시된 바와 같이, 각각의 리프레쉬 커맨드에 응답하여 동일한 종류의 리프레쉬 동작만이 수행되고, 하나의 리프레쉬 주기에 포함되는 다수의 리프레쉬 동작들 중 절반에 해당하는 리프레쉬 동작 타이밍에서 타겟 리프레쉬가 수행됨에 따라, 하나의 노멀 리프레쉬 동작(N)에서는 4 개의 워드라인들에 대해 동시에 리프레쉬 동작이 수행될 수 있다. 또한, 2 개의 리프레쉬 커맨드가 수신되는 시간 간격(2 * tREFI)은 가장 많이 액티브된 워드라인을 판단하는 단위에 상응할 수 있고, 가장 많이 액티브된 워드라인에 양 측으로 인접하는 두 개의 워드라인들이 위크 워드라인으로 판단될 수 있으며, 상기 가장 많이 액티브된 워드라인을 판단하는 주기 동안 두 개의 위크 워드라인들에 대한 타겟 리프레쉬가 수행될 수 있다.

예컨대, 제1 리프레쉬 커맨드(C_Ref 1)에 응답하여 2 회의 노멀 리프레쉬 동작들이 수행될 수 있고, 각각의 노멀 리프레쉬 동작에서 4 개의 워드라인들이 동시에 리프레쉬될 수 있다. 이후, 제2 리프레쉬 커맨드(C_Ref 2)에 응답하여 2 회의 타겟 리프레쉬 동작들이 수행될 수 있고, 각각의 타겟 리프레쉬 동작에서 1 개의 위크 워드라인이 리프레쉬될 수 있다. 상기와 같은 노멀 리프레쉬 동작(N) 및 타겟 리프레쉬 동작(T)은 리프레쉬 커맨드가 수신될 때마다 교번하게 수행될 수 있다.

한편, 도 4의 (b)의 세 번째 행에 도시된 본 개시의 실시예에 따르면, 하나의 리프레쉬 커맨드에 응답하여 노멀 리프레쉬 동작(N) 및 타겟 리프레쉬 동작(T)이 함께 수행될 수 있다. 예컨대, 제1 리프레쉬 커맨드(C_Ref 1)에 응답하여, 처음의 리프레쉬 타이밍에서 4 개의 워드라인들이 동시에 노멀 리프레쉬된 후, 다음의 리프레쉬 타이밍에서 하나의 위크 워드라인에 대한 타겟 리프레쉬 동작(T)이 수행될 수 있다. 또한, 이와 유사하게 제2 리프레쉬 커맨드(C_Ref 2)에 응답하여 4 개의 워드라인들이 동시에 노멀 리프레쉬된 후, 하나의 위크 워드라인에 대한 타겟 리프레쉬 동작(T)이 수행될 수 있다. 한편, 각각의 리프레쉬 커맨드에 응답하여 노멀 리프레쉬 동작(N)이 먼저 수행된 후 타겟 리프레쉬 동작(T)이 수행되는 경우가 예시되었으나, 본 개시의 예시적인 실시예에서 타겟 리프레쉬 동작(T)이 수행된 이후 노멀 리프레쉬 동작(N)이 수행될 수도 있을 것이다.

상기와 같은 본 개시의 예시적인 실시예에 따르면, 상대적으로 짧은 시간 구간(예컨대, 리프레쉬 구간) 동안 리프레쉬되는 워드라인들이 개수가 급격히 많아지는 경우가 감소될 수 있고, 일 예로서 도 4의 (b)의 세 번째 행에 도시된 바와 같이 전체적으로 동시에 리프레쉬되는 워드라인들의 개수가 균일화될 수 있고, 이를 통해 파워 노이즈를 감소시킬 수 있다. 또한, 본 개시의 예시적인 실시예에서, 메모리 장치의 용량이 소정 크기 이상인 경우에는 하나의 리프레쉬 타이밍에서 4 의 배수에 해당하는 많은 수들의 워드라인들이 동시에 노멀 리프레쉬될 수 있으나, 상대적으로 짧은 시간 구간 내에서 연속하게 노멀 리프레쉬가 수행되는 경우를 감소할 수 있으므로, 파워 노이즈의 감소가 가능하다.

도 5는 본 개시의 예시적인 실시예에 따른 메모리 장치의 동작방법을 나타내는 플로우차트이다.

도 5를 참조하면, 메모리 장치는 메모리 컨트롤러로부터 주기적으로 리프레쉬 커맨드를 수신하고, 일 예로서 제1 리프레쉬 커맨드를 수신할 수 있다(S11). 메모리 장치는 각각의 리프레쉬 커맨드의 수신에 응답하여 N 시리즈 리프레쉬를 수행할 수 있고, 예컨대 제1 리프레쉬 커맨드의 수신에 응답하는 N 회의 리프레쉬 타이밍들 중 일부의 타이밍 각각에서 다수의 제1 워드라인들에 대한 노멀 리프레쉬를 수행할 수 있다(S12). 그리고, 상기 N 회의 리프레쉬 타이밍들 중 다른 일부의 타이밍 각각에서 제1 타겟 워드라인에 대한 타겟 리프레쉬를 수행할 수 있으며(S13), 일 예로서 제1 타겟 워드라인은 적어도 하나의 워드라인을 포함할 수 있다.

이후, 메모리 장치는 메모리 컨트롤러로부터 제2 리프레쉬 커맨드를 수신할 수 있으며(S14), 제2 리프레쉬 커맨드의 수신에 응답하는 N 회의 리프레쉬 타이밍들 중 일부의 타이밍 각각에서 다수의 제2 워드라인들에 대한 노멀 리프레쉬를 수행할 수 있다(S15). 그리고, 상기 N 회의 리프레쉬 타이밍들 중 다른 일부의 타이밍 각각에서 제2 타겟 워드라인에 대한 타겟 리프레쉬를 수행할 수 있다(S16).

예시적인 실시예에서, 노멀 리프레쉬 동작은 다수의 워드라인들을 순차적으로 지시하는 노멀 어드레스를 기초로 수행될 수 있으며, 노멀 어드레스는 카운팅 동작에 기초하여 생성될 수 있다. 또한, 다수의 제1 워드라인들은 메모리 셀 어레이의 어느 하나의 뱅크에서, 소정 개수의 워드라인들만큼 이격되게 위치하는 두 개 이상의 워드라인들을 포함할 수 있다. 이에 따라, 상기한 다수의 제2 워드라인들은 제1 워드라인들에 인접하게 위치하는 워드라인들을 포함할 수 있다.

도 6은 본 개시의 예시적인 실시예에 따른 어느 하나의 뱅크(BANK)에서의 리프레쉬 동작 예를 나타내는 도면이다. 도 6에서는, 메모리 장치가 2 시리즈 리프레쉬를 수행하고, 또한 각각의 리프레쉬 커맨드에 응답하여 1 회의 노멀 리프레쉬와 1 회의 타겟 리프레쉬를 함께 수행하는 경우가 예시된다.

먼저, 메모리 컨트롤러로부터 제1 리프레쉬 커맨드(C_Ref 1)가 수신됨에 따라, 메모리 장치는 리프레쉬 구간(tRFC) 내에서 2 회의 리프레쉬 동작을 수행할 수 있고, 일 예로서 첫 번째 리프레쉬 타이밍에서 노멀 리프레쉬 동작을 수행하고, 두 번째 리프레쉬 타이밍에서 타겟 리프레쉬 동작을 수행할 수 있다. 메모리 장치에 구비되는 워드라인들의 개수에 따라 노멀 리프레쉬 동작에서는 다수의 워드라인들이 동시에 리프레쉬될 수 있고, 일 예로서 첫 번째 리프레쉬 타이밍에서 4 개의 워드라인들이 동시에 리프레쉬되는 경우가 예시된다.

한편, 소정의 시간 구간 동안 가장 많이 액티브된 워드라인이 판단될 수 있고, 일 예로서 제1 리프레쉬 커맨드가 수신되기 이전의 소정의 구간(일 예로서, 메모리 컨트롤러로부터 두 개의 리프레쉬 커맨드들이 수신되는 시간 구간) 동안 판단된 가장 많이 액티브된 워드라인을 기초로 적어도 두 개의 위크 워드라인들이 판단될 수 있다. 가장 많이 액티브된 워드라인이 제k 워드라인(WL k)인 것으로 가정하는 경우, 제1 리프레쉬 커맨드에 응답하는 두 번째 리프레쉬 타이밍에서 상기 제k 워드라인(WL k)의 일 측에 인접하는 제1 위크 워드라인(weak WL 1)에 대한 타겟 리프레쉬가 수행될 수 있다.

한편, 메모리 장치는 그 이후에 메모리 컨트롤러로부터 제2 리프레쉬 커맨드(C_Ref 2)를 수신하고, 제2 리프레쉬 커맨드에 응답하는 첫 번째 리프레쉬 타이밍에서 노멀 리프레쉬가 수행될 수 있다. 일 예로서, 노멀 리프레쉬는 어드레스 카운팅에 기초하여 워드라인들에 대해 순차적으로 진행됨에 따라, 앞선 제1 리프레쉬 커맨드에 응답하여 노멀 리프레쉬가 수행된 4 개의 워드라인들에 인접한 4 개의 워드라인들이 동시에 리프레쉬될 수 있다.

한편, 제2 리프레쉬 커맨드(C_Ref 2)에 응답하는 두 번째 리프레쉬 타이밍에서 타겟 리프레쉬가 수행될 수 있으며, 앞서 판단된 가장 많이 액티브된 워드라인(예컨대, 제k 워드라인(WL k))의 다른 일 측에 인접하는 제2 위크 워드라인(weak WL 2)에 대한 타겟 리프레쉬가 수행될 수 있다. 상기와 같은 타겟 리프레쉬 동작이 리프레쉬 주기에 추가됨에 따라, 하나의 리프레쉬 주기 내에서 일부의 워드라인들은 적어도 2 회 리프레쉬될 수 있다.

도 7은 본 개시의 예시적인 실시예에 따른 메모리 장치의 구체 구현 예를 나타내는 블록도이다.

도 7을 참조하면, 메모리 장치(300)는 제어 로직(310), 리프레쉬 제어기(320), 리프레쉬 로직(330) 및 메모리 셀 어레이(340)를 포함할 수 있다. 도 7에 도시된 구성요소들은 하나의 구현 가능한 실시예에 대한 것으로서, 도 7에 도시된 리프레쉬 제어기(320) 내의 구성요소들 중 일부는 제어 로직(310)에 구비되는 것으로 설명될 수 있으며, 또는 리프레쉬 제어기(320) 외부에 별개로 위치하는 것으로 설명되어도 무방할 것이다.

제어 로직(310)은 전술한 실시예들에 따라 리프레쉬 동작에 관련된 제어를 수행할 수 있고, 일 예로서 내부에 카운터 회로(미도시)의 카운팅 동작에 기반하여 생성될 수 있는 노멀 리프레쉬 어드레스(또는, 노멀 어드레스(ADD_N))를 리프레쉬 제어기(320)로 제공할 수 있다. 또한, 리프레쉬 제어기(320)는 제1 어드레스 버퍼(321), 제2 어드레스 버퍼(322), 어드레스 선택기(323), 최대 액티브 어드레스 생성기(324), 어드레스 변환기(325) 및 리프레쉬 스케줄러(326)를 포함할 수 있다.

최대 액티브 어드레스 생성기(324)는 내부에 카운터 회로(미도시)를 포함할 수 있고, 각각의 워드라인의 소정 기간 동안의 액티브 횟수를 카운팅할 수 있으며, 카운팅 결과를 기초로 가장 많이 액티브된 워드라인의 어드레스를 생성할 수 있다. 또한, 어드레스 변환기(325)는 가장 많이 액티브된 워드라인에 인접한 위크 워드라인의 어드레스를 생성하는 어드레스 변환 동작을 수행할 수 있고, 일 예로서 가장 많이 액티브된 워드라인의 어드레스에 1 을 가산함으로써 상기 가장 많이 액티브된 워드라인의 일 측에 인접하는 위크 워드라인을 지시하는 타겟 어드레스(ADD_T)가 생성될 수 있으며, 또한 가장 많이 액티브된 워드라인의 어드레스에 1 을 감산함으로써 상기 가장 많이 액티브된 워드라인의 다른 일 측에 인접하는 위크 워드라인을 지시하는 타겟 어드레스(ADD_T)가 생성될 수 있다. 또한, 노멀 어드레스(ADD_N)는 제1 어드레스 버퍼(321)에 저장되고, 타겟 어드레스(ADD_T)는 제2 어드레스 버퍼(322)에 저장되며, 노멀 어드레스(ADD_N) 및 타겟 어드레스(ADD_T)는 어드레스 선택기(323)의 입력으로 제공될 수 있다.

한편, 어드레스 선택기(323)는 리프레쉬 제어신호(Ctrl_R)에 응답하여 노멀 어드레스(ADD_N) 또는 타겟 어드레스(ADD_T)를 선택적으로 출력할 수 있고, 본 개시의 실시예들에 기초하여 2 시리즈 리프레쉬 동작이 수행됨에 따라, 어느 하나의 리프레쉬 구간에서 어드레스 선택기(323)는 노멀 어드레스(ADD_N) 및 타겟 어드레스(ADD_T)를 번갈아 출력할 수 있다. 어드레스 선택기(323)로부터 출력되는 노멀 어드레스(ADD_N) 또는 타겟 어드레스(ADD_T)는 리프레쉬 스케줄러(326)로 제공될 수 있고, 리프레쉬 스케줄러(326)는 리프레쉬 타이밍을 스케줄링할 수 있다. 예컨대, 메모리 동작에 있어서 리프레쉬 동작이 소정 시간 앞서 수행되거나 또는 지연되어 수행될 수 있고, 리프레쉬 스케줄러(326)의 제어를 기초로 리프레쉬 타이밍이 조절될 수 있다.

한편, 리프레쉬 로직(330)은 리프레쉬 스케줄러(326)의 제어에 기초하여 실제 리프레쉬가 수행되도록 메모리 셀 어레이(340)를 제어하는 동작을 수행할 수 있고, 일 예로서 노멀 어드레스(ADD_N) 또는 타겟 어드레스(ADD_T)가 지시하는 위치의 워드라인을 액티브하기 위한 제어 동작을 수행할 수 있다.

도 8은 본 개시의 다양한 실시예들에 따른 메모리 장치의 리프레쉬 동작 예를 나타내는 도면이다. 도 8에서는 인접하게 위치하는 제1 및 제2 뱅크들(BA 1, BA 2)에서의 리프레쉬 동작 예가 도시된다. 또한, 각각의 리프레쉬 커맨드에 응답하여 2 시리즈 리프레쉬가 수행되고, 노멀 리프레쉬 동작(N)과 타겟 리프레쉬 동작(T)은 1:1의 비율로 수행될 수 있으며, 각각의 노멀 리프레쉬 동작(N)에서 4 개의 워드라인들이 동시에 리프레쉬되는 경우가 예시된다.

도 8의 첫 번째 행과 같이 본 개시의 실시예가 적용되지 않은 경우, 제1 리프레쉬 커맨드(C_Ref 1)에 응답하여 제1 및 제2 뱅크들(BA 1, BA 2) 각각에서 노멀 리프레쉬 동작(N)이 수행될 수 있으며, 일 예로서 하나의 리프레쉬 구간의 첫 번째 및 두 번째 리프레쉬 타이밍들 각각에서 하나의 뱅크 당 4 개의 워드라인들이 동시에 리프레쉬될 수 있다. 이 경우, 하나의 리프레쉬 타이밍에서, 서로 인접한 제1 및 제2 뱅크들(BA 1, BA 2)에 위치하는 8 개의 워드라인들이 동시에 리프레쉬될 뿐 아니라, 상대적으로 짧은 시간 구간에 해당하는 첫 번째 및 두 번째 리프레쉬 타이밍들에서 전체 16 개의 워드라인들이 리프레쉬될 수 있다.

한편, 제2 리프레쉬 커맨드(C_Ref 2)에 응답하여 제1 및 제2 뱅크들(BA 1, BA 2) 각각에서 타겟 리프레쉬 동작(T)이 수행될 수 있으며, 하나의 리프레쉬 구간 내의 각각의 리프레쉬 타이밍에서, 하나의 뱅크에서 하나의 워드라인에 대한 타겟 리프레쉬 동작(T)이 수행될 수 있다. 이와 유사하게, 제3 리프레쉬 커맨드(C_Ref 3)에 응답하여 제1 및 제2 뱅크들(BA 1, BA 2) 각각에서 노멀 리프레쉬 동작(N)이 수행될 수 있고, 제4 리프레쉬 커맨드(C_Ref 4)에 응답하여 제1 및 제2 뱅크들(BA 1, BA 2) 각각에서 타겟 리프레쉬 동작(T)이 수행될 수 있다.

상기의 동작 예에 따르면, 제1 리프레쉬 커맨드(C_Ref 1) 및 제3 리프레쉬 커맨드(C_Ref 3) 각각에 응답하여 수행되는 리프레쉬 동작에서, 상대적으로 짧은 시간 구간 동안 매우 많은 수의 워드라인들이 집중되게 리프레쉬될 수 있으므로, 파워 노이즈에 따른 성능 저하가 발생될 수 있다.

한편, 도 8의 두 번째 행과 같이 본 개시의 실시예가 적용되는 경우, 하나의 리프레쉬 구간에서 노멀 리프레쉬 동작(N) 및 타겟 리프레쉬 동작(T)이 함께 수행될 수 있다. 예컨대, 하나의 리프레쉬 구간의 하나의 리프레쉬 타이밍에서 4 개의 워드라인들이 동시에 노멀 리프레쉬될 수 있으며, 다른 하나의 리프레쉬 타이밍에서 하나의 위크 워드라인이 타겟 리프레쉬될 수 있다.

예시적인 실시예에서, 어느 하나의 리프레쉬 타이밍에서, 제1 뱅크(BA 1) 및 제2 뱅크(BA 2)에 대해 서로 다른 종류의 리프레쉬가 수행될 수 있다. 예컨대, 제1 리프레쉬 커맨드(C_Ref 1)에 응답하는 첫 번째 리프레쉬 타이밍에서, 제1 뱅크(BA 1)에는 노멀 리프레쉬 동작(N)이 수행됨에 따라 4 개의 워드라인들이 동시에 리프레쉬되는 반면에, 제2 뱅크(BA 2)에는 타겟 리프레쉬 동작(T)이 수행됨에 따라 하나의 위크 워드라인이 리프레쉬될 수 있다. 또한, 제1 리프레쉬 커맨드(C_Ref 1)에 응답하는 두 번째 리프레쉬 타이밍에서, 제1 뱅크(BA 1)에는 타겟 리프레쉬 동작(T)이 수행됨에 따라 하나의 위크 워드라인이 리프레쉬되는 반면에, 제2 뱅크(BA 2)에는 노멀 리프레쉬 동작(N)이 수행됨에 따라 4 개의 워드라인들이 동시에 노멀 리프레쉬될 수 있다.

이와 유사하게, 제2 리프레쉬 커맨드(C_Ref 2) 내지 제4 리프레쉬 커맨드(C_Ref 4) 각각에 대해서도, 각 리프레쉬 커맨드에 응답하여 2 회의 리프레쉬 타이밍이 존재할 수 있고, 각각의 리프레쉬 타이밍에서 제1 및 제2 뱅크들(BA 1, BA 2) 중 어느 하나의 뱅크에는 노멀 리프레쉬 동작(N)이 수행되는 반면에, 다른 하나의 뱅크에는 타겟 리프레쉬 동작(T)이 수행될 수 있다.

상기와 같은 본 개시의 예시적인 실시예에 따르면, 서로 인접한 뱅크들에 대해 서로 동일한 리프레쉬 타이밍에서 서로 다른 종류의 리프레쉬 동작을 적용함에 따라, 각각의 리프레쉬 타이밍에서 동시에 리프레쉬되는 워드라인들의 개수를 균일화하고, 이를 통해 파워 노이즈를 감소할 수 있다. 예컨대, 다수의 인접한 뱅크들에 대해 다수의 워드라인들이 동시에 리프레쉬되는 노멀 리프레쉬 동작(N)을 동시에 적용하는 경우, 많은 수의 워드라인들이 동시에 리프레쉬됨에 따라 파워 노이즈가 증가될 수 있는 반면에, 상기한 본 개시의 실시예에 따르면 각각의 리프레쉬 타이밍에서 동시에 리프레쉬되는 워드라인들의 개수를 감소할 수 있다.

도 9는 본 개시의 다른 실시예에 따른 메모리 장치의 리프레쉬 동작 예를 나타내는 도면이다. 도 9에서는, 본 개시의 예시적인 실시예에서, 각각의 리프레쉬 커맨드에 응답하여 3 시리즈 리프레쉬가 수행되는 경우가 예시된다.

도 9의 첫 번째 행의 경우, 본 개시의 실시예가 적용됨이 없이 2 시리즈 리프레쉬가 수행되고 타겟 리프레쉬 동작(T)이 수행되지 않는 경우를 나타내며, 제1 리프레쉬 커맨드(C_Ref 1) 내지 제4 리프레쉬 커맨드(C_Ref 4) 각각에 응답하는 2 회의 리프레쉬 타이밍이 존재하고, 각각의 리프레쉬 타이밍에서 4 개의 워드라인들에 대해 노멀 리프레쉬 동작(N)이 수행될 수 있다. 한편, 도 9의 두 번째 행의 경우, 본 개시의 실시예가 적용됨이 없이 2 시리즈 리프레쉬가 수행되고 타겟 리프레쉬 동작(T)이 수행되는 경우를 나타내며, 제1 리프레쉬 커맨드(C_Ref 1) 내지 제4 리프레쉬 커맨드(C_Ref 4) 각각에 응답하는 2 회의 리프레쉬 타이밍이 존재하고, 어느 하나의 리프레쉬 커맨드에 응답하여서는 노멀 리프레쉬 동작(N) 만이 수행되는 반면에, 다른 하나의 리프레쉬 커맨드에 응답하여서는 타겟 리프레쉬 동작(T) 만이 수행될 수 있다. 이 때, 노멀 리프레쉬 동작(N)이 수행되는 경우에는 8 개의 워드라인들이 동시에 리프레쉬될 수 있고, 타겟 리프레쉬 동작(T)이 수행되는 경우에는 하나의 위크 워드라인에 대해 타겟 리프레쉬가 수행될 수 있다.

한편, 도 9의 세 번째 행과 같이 본 개시의 실시예가 적용되는 경우, 하나의 리프레쉬 구간에 3 회의 리프레쉬 타이밍들이 존재하고, 3 회의 리프레쉬 타이밍들 중 일부에서 노멀 리프레쉬 동작(N)이 수행되고, 다른 일부에서 타겟 리프레쉬 동작(T)이 수행될 수 있다. 예컨대, 하나의 리프레쉬 커맨드에 응답하여 2 회의 노멀 리프레쉬 동작(N)이 수행되고, 1 회의 타겟 리프레쉬 동작(T)이 수행되는 경우가 예시된다.

노멀 리프레쉬 동작(N)과 타겟 리프레쉬 동작(T)의 수행 횟수는 소정의 비율로 설정될 수 있고, 예시적인 실시예에 따라 노멀 리프레쉬 동작(N)과 타겟 리프레쉬 동작(T)의 수행 횟수는 2 : 1 의 비율로 설정될 수 있다. 이 경우, 일 동작 예에서, 하나의 리프레쉬 커맨드에 응답하여 각각의 노멀 리프레쉬 동작(N)에서는 4 개의 워드라인들이 동시에 리프레쉬될 수 있는 반면에, 타겟 리프레쉬 동작(T)에서는 1 개의 위크 워드라인이 리프레쉬될 수 있다. 또한, 예시적인 실시예에서, 각각의 리프레쉬 커맨드에 응답하여 노멀 리프레쉬 동작(N), 타겟 리프레쉬 동작(T) 및 노멀 리프레쉬 동작(N)이 순차적으로 수행될 수 있다.

상기와 같은 예시적인 실시예에 따르면, 각각의 리프레쉬 타이밍에서 동시에 리프레쉬가 수행되는 워드라인의 개수가 감소될 수 있으며, 연속적으로 다수의 워드라인들이 리프레쉬되는 경우가 감소될 수 있다. 일 예로서, 리프레쉬 커맨드 수신 간격은 하나의 리프레쉬 구간(예컨대, tRFC)에 비해 시간적으로 상대적으로 길 수 있고, 이에 따라 제1 리프레쉬 커맨드(C_Ref 1)에 응답하여 세 번째 리프레쉬 타이밍에서 수행되는 노멀 리프레쉬 동작(N)과, 제2 리프레쉬 커맨드(C_Ref 2)에 응답하여 첫 번째 리프레쉬 타이밍에서 수행되는 노멀 리프레쉬 동작(N) 사이의 시간 간격은 상대적으로 길 수 있으므로, 짧은 시간 구간 동안 많은 수의 워드라인들이 집중적으로 리프레쉬되는 경우가 감소될 수 있다.

도 10은 본 개시의 메모리 장치를 포함하는 메모리 시스템의 동작방법을 나타내는 플로우차트이다.

도 10을 참조하면, 메모리 시스템이 초기 구동됨에 따라, 메모리 시스템에 구비되는 메모리 장치의 초기 구동이 수행되며(S21), 메모리 장치 내에 구비되는 모드 레지스터 세트에는 메모리 컨트롤러로부터의 제어에 기초하여 메모리 장치의 동작 환경을 설정하기 위한 각종 설정 정보가 저장될 수 있다. 예컨대, 메모리 장치의 용량에 따라 서로 다른 개수의 워드라인들이 메모리 장치에 구비될 수 있고, 메모리 컨트롤러로부터의 제어에 기초하여 메모리 장치의 용량에 따른 동작 환경이 상기 초기 구동에 의해 설정될 수 있다(S22).

상기와 같은 동작 환경 설정에 따라, 메모리 장치는 그 용량이 기준값보다 큰 지 또는 작은 지에 따라 리프레쉬 동작이 다르게 제어될 수 있다(S23). 예컨대, 메모리 장치의 용량이 소정의 기준값보다 큰 경우에는, 메모리 장치에 구비되는 워드라인의 개수가 상대적으로 많은 것을 나타낼 수 있으며, 이 경우 본 개시의 실시예들이 리프레쉬 동작에 적용될 수 있다. 즉, 워드라인의 개수가 상대적으로 많은 경우에는 동시에 리프레쉬되는 워드라인의 개수가 상대적으로 많을 수 있고, 이에 따라 파워 노이즈의 감소를 위하여 하나의 리프레쉬 커맨드에 응답하여 노멀 리프레쉬와 타겟 리프레쉬과 함께 수행되도록 리프레쉬 동작이 제어될 수 있다(S25).

반면에, 메모리 장치의 용량이 소정의 기준값보다 작은 경우에는, 메모리 장치에 구비되는 워드라인의 개수가 상대적으로 작은 것을 나타낼 수 있으며, 이러한 경우는 동시에 리프레쉬되는 워드라인의 개수가 상대적으로 적음을 나타낼 수 있다. 이에 따라, 하나의 리프레쉬 커맨드에 응답하여 노멀 리프레쉬와 타겟 리프레쉬가 별개로 수행될 수 있다(S24). 예컨대, 어느 하나의 리프레쉬 커맨드에 응답하여 다수의 노멀 리프레쉬들이 연속하여 수행될 수 있으며, 다른 하나의 리프레쉬 커맨드에 응답하여 다수의 타겟 리프레쉬들이 연속하여 수행될 수 있다.

도 11은 본 개시의 예시적인 실시예의 메모리 시스템을 나타내는 블록도이다. 도 11에서는 어플리케이션 프로세서(Application Processor, 410)와 메모리 장치(420) 사이의 데이터(DATA) 억세스가 예시되며, 메모리 시스템(400)은 어플리케이션 프로세서(410)와 메모리 장치(420)를 포함하는 개념으로 정의되거나, 또는 어플리케이션 프로세서(410) 내의 메모리 컨트롤 모듈(411)과 메모리 장치(420)가 메모리 시스템(400)을 구성하는 것으로 정의될 수도 있다. 전술한 실시예에 따라, 메모리 장치(420)는 메모리 셀 어레이(421), 리프레쉬 제어기(422) 및 제어 로직(424)을 포함할 수 있다.

어플리케이션 프로세서(410)는 시스템 온 칩(System on Chip, SoC)으로 구현될 수 있다. 시스템 온 칩(SoC)은 소정의 표준 버스 규격을 갖는 프로토콜이 적용된 시스템 버스(미도시)를 포함할 수 있으며, 상기 시스템 버스에 연결되는 각종 IP(Intellectual Property)들을 포함할 수 있다. 시스템 버스의 표준 규격으로서, ARM(Advanced RISC Machine) 사의 AMBA(Advanced Microcontroller Bus Architecture) 프로토콜이 적용될 수 있다. AMBA 프로토콜의 버스 타입에는 AHB(Advanced High-Performance Bus), APB(Advanced Peripheral Bus), AXI(Advanced eXtensible Interface), AXI4, ACE(AXI Coherency Extensions) 등이 포함될 수 있다. 이외에도, 소닉사(SONICs Inc.)의 uNetwork 이나 IBM의 CoreConnect, OCP-IP의 오픈 코어 프로토콜(Open Core Protocol) 등 다른 타입의 프로토콜이 적용되어도 무방하다.

예시적인 실시예에서, 리프레쉬 동작과 관련된 적어도 일부의 제어 동작은 어플리케이션 프로세서(410) 측에서 수행될 수 있으며, 일 예로서 메모리 컨트롤 모듈(411)은 위크 워드라인 판단기(411_1)를 포함할 수 있다. 메모리 컨트롤 모듈(411)은 커맨드/어드레스(CMD/ADD)를 메모리 장치(420)로 제공할 수 있고, 이에 따라 메모리 장치(420)에 구비되는 워드라인들의 액티브 여부를 판단할 수 있으며, 액티브 횟수에 대한 카운팅 결과를 기초로 위크 워드라인을 판단할 수 있다.

리프레쉬 제어기(422)는 스케줄러(422_1)를 포함할 수 있고, 전술한 실시예들에 따라 어느 하나의 리프레쉬 구간에서 노멀 리프레쉬와 타겟 리프레쉬가 함께 수행되도록 스케줄링을 수행할 수 있다. 일 동작 예로서, 메모리 컨트롤 모듈(411)은 리프레쉬 커맨드와 함께, 적어도 하나의 위크 워드라인을 나타내는 타겟 어드레스(ADD_T)를 메모리 장치(420)로 제공할 수 있으며, 메모리 장치(420)는 메모리 컨트롤 모듈(411)로부터의 타겟 어드레스(ADD_T)에 기초하여 타겟 리프레쉬를 수행할 수 있다. 예컨대, 메모리 장치(420)는 내부의 카운팅 동작을 기초로 노멀 리프레쉬가 수행될 노멀 어드레스(미도시)를 생성할 수 있고, 노멀 어드레스와 타겟 어드레스(ADD_T)를 이용한 스케줄링 동작을 통해 본 개시의 실시예들이 적용된 리프레쉬 동작을 수행할 수 있을 것이다.

도 12는 본 개시의 다른 실시예에 따른 메모리 장치의 동작 예를 나타내는 도면이다. 도 12에서는, 본 개시의 실시예들에 따른 타겟 리프레쉬가 가장 많이 액티브된 워드라인의 액티브 회수에 기초하여 타겟 리프레쉬가 선택적으로 수행되는 경우가 예시된다.

만약, 소정의 주기 내에서 가장 많이 액티브된 워드라인의 액티브 횟수가 임계치(Th)를 초과하지 않는 경우에는, 전자기적 간섭을 크게 받은 워드라인이 존재하지 않은 경우에 상응할 수 있으므로, 타겟 리프레쉬의 수행이 스킵될 수 있다. 이 경우, 하나의 리프레쉬 커맨드에 응답하는 리프레쉬 구간(tRFC)에서 2 회의 리프레쉬 동작이 수행됨에 있어서, 노멀 리프레쉬 동작(N) 만이 연속하게 수행될 수 있다.

반면에, 소정의 주기 내에서 가장 많이 액티브된 워드라인의 액티브 횟수가 임계치(Th)를 초과하는 경우에는, 특정한 하나 이상의 워드라인들이 전자기적 간섭을 크게 받은 경우에 해당하고, 이에 따라 타겟 리프레쉬가 수행될 수 있다. 이 경우, 하나의 리프레쉬 커맨드에 응답하는 리프레쉬 구간(tRFC)에서 2 회의 리프레쉬 동작이 수행됨에 있어서, 노멀 리프레쉬 동작(N)과 타겟 리프레쉬 동작(T)이 순차적으로 수행될 수 있다.

도 13은 본 개시의 예시적 실시예에 따른 시스템을 포함하는 데이터 센터(500)를 나타내는 블록도이다. 일부 실시예들에서, 도면들을 참조하여 전술된 메모리 시스템은, 데이터 센터(500)의 어플리케이션 서버 및/또는 스토리지 서버에 포함될 수 있다.

도 13을 참조하면, 데이터 센터(500)는 다양한 데이터를 수집하고 서비스를 제공할 수 있고, 데이터 스토리지 센터로 지칭될 수도 있다. 예를 들면, 데이터 센터(500)는 검색 엔진 및 데이터 베이스 운용을 위한 시스템일 수 있고, 은행 등의 기업 또는 정부기관에서 사용되는 컴퓨팅 시스템일 수도 있다. 도 13에 도시된 바와 같이, 데이터 센터(500)는 어플리케이션 서버들(50_1 ~ 50_n) 및 스토리지 서버들(60_1 ~ 60_m)을 포함할 수 있다(m 및 n은 1보다 큰 정수). 어플리케이션 서버들(50_1 ~ 50_n)의 개수 n 및 스토리지 서버들(60_1 ~ 60_m)의 개수 m은 실시예에 따라 다양하게 선택될 수 있고, 어플리케이션 서버들(50_1 ~ 50_n)의 개수 n 및 스토리지 서버들(60_1 ~ 60_m)의 개수 m은 상이할 수 있다.

어플리케이션 서버(50_1 ~ 50_n)는 프로세서(51_1 ~ 51_n), 메모리(52_1 ~ 52_n), 스위치(53_1 ~ 53_n), NIC(network interface controller)(54_1 ~ 54_n) 및 스토리지 장치(55_1 ~ 55_n) 중 적어도 하나를 포함할 수 있다. 프로세서(52_1 ~ 51_n)는 어플리케이션 서버(50_1 ~ 50_n)의 전반적인 동작을 제어할 수 있고, 메모리(52_1 ~ 52_n)에 억세스하여 메모리(52_1 ~ 52_n)에 로딩된 명령어들(instructions) 및/또는 데이터를 실행할 수 있다. 메모리(52_1 ~ 52_n)는 비제한적인 예시로서, DDR SDRAM(Double Data Rate Synchronous DRAM), HBM(High Bandwidth Memory), HMC(Hybrid Memory Cube), DIMM(Dual In-line Memory Module), Optane DIMM 또는 NVMDIMM(Non-Volatile DIMM)를 포함할 수 있다.

실시예에 따라, 어플리케이션 서버(50_1 ~ 50_n)에 포함되는 프로세서들의 개수 및 메모리들의 개수는 다양하게 선택될 수 있다. 일부 실시예들에서, 프로세서(51_1 ~ 51_n)와 메모리(52_1 ~ 52_n)는 프로세서-메모리 페어를 제공할 수 있다. 일부 실시예들에서, 프로세서(51_1 ~ 51_n)와 메모리(52_1 ~ 52_n)의 개수는 상이할 수 있다. 프로세서(51_1 ~ 51_n)는 단일 코어 프로세서 또는 다중 코어 프로세서를 포함할 수 있다. 일부 실시예들에서, 도 13에서 점선으로 도시된 바와 같이, 어플리케이션 서버(50_1 ~ 50_n)에서 스토리지 장치(55_1 ~ 55_n)는 생략될 수도 있다. 스토리지 서버(50_1 ~ 50_n)에 포함되는 스토리지 장치(55_1 ~ 55_n)의 개수는 실시예에 따라 다양하게 선택될 수 있다. 프로세서(51_1 ~ 51_n), 메모리(52_1 ~ 52_n), 스위치(53_1 ~ 53_n), NIC(54_1 ~ 54_n) 및/또는 스토리지 장치(55_1 ~ 55_n)는, 도면들을 참조하여 전술된 링크를 통해서 상호 통신할 수 있다.

스토리지 서버(60_1 ~ 60_m)는 프로세서(61_1 ~ 61_m), 메모리(62_1 ~ 62_m), 스위치(63_1 ~ 63_m), NIC(64_1 ~ 64_n) 및 스토리지 장치(65_1 ~ 65_m) 중 적어도 하나를 포함할 수 있다. 프로세서(61_1 ~ 61_m) 및 메모리(62_1 ~ 62_m)는, 전술된 어플리케이션 서버(50_1 ~ 50_n)의 프로세서(51_1 ~ 51_n) 및 메모리(52_1 ~ 52_n)와 유사하게 동작할 수 있다.

어플리케이션 서버(50_1 ~ 50_n) 및 스토리지 서버(60_1 ~ 60_m)에 포함된 메모리들(52_1 ~ 52_n, 62_1 ~ 62_m)은 전술한 실시예들에 따른 메모리 장치를 포함할 수 있다. 예컨대, 메모리들(52_1 ~ 52_n, 62_1 ~ 62_m)은 DRAM 등 휘발성 메모리 장치를 포함할 수 있고, 다수의 워드라인들에 대한 리프레쉬 동작을 수행함에 있어서 전술한 실시예들에 따른 노멀 리프레쉬 동작과 타겟 리프레쉬 동작이 수행될 수 있을 것이다.

어플리케이션 서버들(50_1 ~ 50_n) 및 스토리지 서버들(60_1 ~ 60_m)은 네트워크(70)를 통해 상호 통신할 수 있다. 일부 실시예들에서, 네트워크(70)는 FC(Fibre Channel) 또는 이더넷(Ethernet) 등을 이용하여 구현될 수 있다. FC는 상대적으로 고속의 데이터 전송에 사용되는 매체일 수 있고, 고성능/고가용성을 제공하는 광 스위치가 사용될 수 있다. 네트워크(70)의 액세스 방식에 따라 스토리지 서버들(60_1 ~ 60_m)은 파일 스토리지, 블록 스토리지, 또는 오브젝트 스토리지로서 제공될 수 있다.

일부 실시예들에서, 네트워크(70)는 SAN(Storage Area Network)와 같은 스토리지 전용 네트워크일 수 있다. 예를 들어, SAN은 FC 네트워크를 이용할 수 있고 FCP(FC Protocol)에 따라 구현된 FC-SAN일 수 있다. 다르게는, SAN은 TCP/IP 네트워크를 이용하고 iSCSI(SCSI over TCP/IP 또는 Internet SCSI) 프로토콜에 따라 구현된 IP-SAN일 수 있다. 일부 실시예들에서, 네트워크(70)는 TCP/IP 네트워크와 같은 일반 네트워크일 수 있다. 예를 들면, 네트워크(70)는 FCoE(FC over Ethernet), NAS(Network Attached Storage), NVMe-oF(NVMe over Fabrics) 등의 프로토콜에 따라 구현될 수 있다.

이하에서, 어플리케이션 서버(50_1) 및 스토리지 서버(60_1)가 주로 설명되나, 어플리케이션 서버(50_1)에 대한 설명은 다른 어플리케이션 서버(예컨대, 50_n)에도 적용될 수 있고, 스토리지 서버(60_1)에 대한 설명은 다른 스토리지 서버(예컨대, 60_m)에도 적용될 수 있는 점이 유의된다.

어플리케이션 서버(50_1)는 사용자 또는 클라이언트가 저장을 요청한 데이터를 네트워크(70)를 통해 스토리지 서버들(60_1 ~ 60_m) 중 하나에 저장할 수 있다. 또한, 어플리케이션 서버(50_1)는 사용자 또는 클라이언트가 독출을 요청한 데이터를 스토리지 서버들(60_1 ~ 60_m) 중 하나로부터 네트워크(70)를 통해 획득할 수 있다. 예를 들어, 어플리케이션 서버(50_1)는 웹 서버 또는 DBMS(Database Management System) 등으로 구현될 수 있다.

어플리케이션 서버(50_1)는 네트워크(70)를 통해 다른 어플리케이션 서버(50_n)에 포함된 메모리(52_n) 및/또는 스토리지 장치(55_n)에 액세스할 수 있고, 그리고/또는 네트워크(70)를 통해 스토리지 서버들(60_1 ~ 60_m)에 포함된 메모리들(62_1 ~ 62_m) 및/또는 스토리지 장치들(65_1 ~ 65_m)에 액세스할 수 있다. 이에 따라, 어플리케이션 서버(50_1)는 어플리케이션 서버들(50_1 ~ 50_n) 및/또는 스토리지 서버들(60_1 ~ 60_m)에 저장된 데이터에 대해 다양한 동작들을 수행할 수 있다. 예를 들어, 어플리케이션 서버(50_1)는 어플리케이션 서버들(50_1 ~ 50_n) 및/또는 스토리지 서버들(60_1 ~ 60_m) 사이에서 데이터를 이동시키거나 복사(copy)하기 위한 명령어를 실행할 수 있다. 이 때 데이터는 스토리지 서버들(60_1 ~ 60_m)의 스토리지 장치로(65_1 ~ 65_m)부터 스토리지 서버들(60_1 ~ 60_m)의 메모리들(62_1 ~ 62_m)을 통해서 또는 직접적으로 어플리케이션 서버들(50_1 ~ 50_n)의 메모리(52_1 ~ 52_n)로 이동될 수 있다. 일부 실시예들에서, 네트워크(70)를 통해 이동하는 데이터는 보안 또는 프라이버시를 위해 암호화된 데이터일 수 있다.

스토리지 서버(60_1)에서, 인터페이스(IF)는 프로세서(61_1)와 컨트롤러(CTRL)의 물리적 연결 및 NIC(64_1)와 컨트롤러(CTRL)의 물리적 연결을 제공할 수 있다. 예를 들어, 인터페이스(IF)는 스토리지 장치(65_1)를 전용 케이블로 직접 접속하는 DAS(Direct Attached Storage) 방식으로 구현될 수 있다. 또한, 예를 들어, 인터페이스(IF)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NVM express), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC(embedded multi-media card), UFS(Universal Flash Storage), eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.

스토리지 서버(60_1)에서, 스위치(63_1)는 프로세서(61_1)의 제어에 따라 프로세서(61_1)와 스토리지 장치(65_1)를 선택적으로 접속시키거나, NIC(64_1)과 스토리지 장치(65_1)를 선택적으로 접속시킬 수 있다.

일부 실시예들에서, NIC(64_1)는 네트워크 인터페이스 카드, 네트워크 어댑터 등을 포함할 수 있다. NIC(54_1)는 유선 인터페이스, 무선 인터페이스, 블루투스 인터페이스, 광학 인터페이스 등에 의해 네트워크(70)에 연결될 수 있다. NIC(54_1)는 내부 메모리, DSP, 호스트 버스 인터페이스 등을 포함할 수 있으며, 호스트 버스 인터페이스를 통해 프로세서(61_1) 및/또는 스위치(63_1) 등과 연결될 수 있다. 일부 실시예들에서, NIC(64_1)는 프로세서(61_1), 스위치(63_1), 스토리지 장치(65_1) 중 적어도 하나와 통합될 수도 있다.

어플리케이션 서버(50_1 ~ 50_n) 또는 스토리지 서버(60_1 ~ 60_m)에서 프로세서(51_1 ~ 51_m, 61_1 ~ 61_n)는 스토리지 장치들(55_1 ~ 55_n, 65_1 ~ 65_m) 또는 메모리(52_1 ~ 52_n, 62_1 ~ 62_m)로 커맨드를 전송하여 데이터를 프로그램하거나 리드할 수 있다. 이 때 데이터는 ECC(Error Correction Code) 엔진을 통해 에러 정정된 데이터일 수 있다. 데이터는 데이터 버스 변환(Data Bus Inversion: DBI) 또는 데이터 마스킹(Data Masking: DM) 처리된 데이터로서, CRC(Cyclic Redundancy Code) 정보를 포함할 수 있다. 데이터는 보안 또는 프라이버시를 위해 암호화된 데이터일 수 있다.

스토리지 장치(55_1 ~ 55_n, 65_1 ~ 65_m)는 프로세서(51_1 ~ 51_m, 61_1 ~ 61_n)로부터 수신된 독출 커맨드에 응답하여, 제어 신호 및 커맨드/어드레스 신호를 비휘발성 메모리 장치(예컨대 NAND 플래시 메모리 장치, NVM)로 전송할 수 있다. 이에 따라 비휘발성 메모리 장치(NVM)로부터 데이터를 독출하는 경우, 독출 인에이블 신호는 데이터 출력 제어 신호로 입력되어, 데이터를 DQ 버스로 출력하는 역할을 할 수 있다. 독출 인에이블 신호를 이용하여 데이터 스트로브 신호를 생성할 수 있다. 커맨드와 어드레스 신호는 기입 인에이블 신호의 상승 엣지 또는 하강 엣지에 따라 래치될 수 있다.

컨트롤러(CTRL)는 스토리지 장치(65_1)의 동작을 전반적으로 제어할 수 있다. 일 실시예에서, 컨트롤러(CTRL)는 SRAM(Static Random Access Memory)을 포함할 수 있다. 컨트롤러(CTRL)는 기입 커맨드에 응답하여 비휘발성 메모리 장치(NVM)에 데이터를 기입할 수 있고, 또는 독출 커맨드에 응답하여 비휘발성 메모리 장치(NVM)로부터 데이터를 독출할 수 있다. 예를 들어, 기입 커맨드 및/또는 독출 커맨드는 호스트, 예컨대 스토리지 서버(60_1) 내의 프로세서(61_1), 다른 스토리지 서버(60_m) 내의 프로세서(61_m) 또는 어플리케이션 서버(50_1 ~ 50_n) 내의 프로세서(51_1 ~ 51_n)로부터 제공된 요청에 기초하여 생성될 수 있다. 버퍼(BUF)는 비휘발성 메모리 장치(NVM)에 기입될 데이터 또는 비휘발성 메모리 장치(NVM)로부터 독출된 데이터를 임시 저장(버퍼링)할 수 있다. 일부 실시예들에서 버퍼(BUF)는 DRAM을 포함할 수 있다. 또한, 버퍼(BUF)는 메타 데이터를 저장할 수 있고, 메타 데이터는 사용자 데이터 또는 비휘발성 메모리 장치(NVM)를 관리하기 위해 컨트롤러(CTRL)에서 생성된 데이터를 지칭할 수 있다. 스토리지 장치(65_1)는 보안 또는 프라이버시를 위해 SE(Secure Element)를 포함할 수 있다.

이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims

메모리 장치의 동작방법에 있어서, 상기 메모리 장치는 다수의 워드라인들을 포함하고,
제1 리프레쉬 커맨드의 수신에 응답하는 제1 리프레쉬 타이밍에서, 상기 다수의 워드라인들 중 N 개의 워드라인들을 동시에 리프레쉬하는 제1 노멀 리프레쉬를 수행하는 단계(단, N은 2 이상의 정수);
상기 제1 리프레쉬 커맨드의 수신에 응답하는 제2 리프레쉬 타이밍에서, 상기 다수의 워드라인들 중 가장 많이 액티브된 최대 액티브 워드라인에 인접한 제1 위크 워드라인에 대해 제1 타겟 리프레쉬를 수행하는 단계;
제2 리프레쉬 커맨드의 수신에 응답하는 제1 리프레쉬 타이밍에서, 상기 다수의 워드라인들 중 다른 N 개의 워드라인들을 동시에 리프레쉬하는 제2 노멀 리프레쉬를 수행하는 단계; 및
상기 제2 리프레쉬 커맨드의 수신에 응답하는 제2 리프레쉬 타이밍에서, 상기 최대 액티브 워드라인에 인접한 제2 위크 워드라인에 대해 제2 타겟 리프레쉬를 수행하는 단계를 구비하는 것을 특징으로 하는 메모리 장치의 동작방법.
제1항에 있어서,
상기 제1 위크 워드라인은 상기 최대 액티브 워드라인에 일 측으로 가장 인접한 워드라인이며, 상기 제2 위크 워드라인은 상기 최대 액티브 워드라인에 다른 일 측으로 가장 인접한 워드라인인 것을 특징으로 하는 메모리 장치의 동작방법.
제1항에 있어서,
상기 제1 위크 워드라인은 상기 최대 액티브 워드라인에 일 측으로 인접한 적어도 2 개의 워드라인들을 포함하고, 상기 제2 위크 워드라인은 상기 최대 액티브 워드라인에 다른 일 측으로 인접한 적어도 2 개의 워드라인들을 포함하는 것을 특징으로 하는 메모리 장치의 동작방법.
제1항에 있어서,
상기 최대 액티브 워드라인은, 2 개의 리프레쉬 커맨드가 수신되는 시간 간격 동안 가장 많이 액티브된 워드라인에 상응하는 것을 특징으로 하는 메모리 장치의 동작방법.
제1항에 있어서,
상기 메모리 장치는 제1 뱅크 및 제2 뱅크를 포함하고,
상기 제1 리프레쉬 커맨드의 수신에 응답하는 상기 제1 리프레쉬 타이밍에서, 상기 제1 뱅크의 N 개의 워드라인들은 동시에 리프레쉬되고 상기 제2 뱅크의 어느 하나의 위크 워드라인은 타겟 리프레쉬가 수행되는 것을 특징으로 하는 메모리 장치의 동작방법.
제5항에 있어서,
상기 제1 리프레쉬 커맨드의 수신에 응답하는 상기 제2 리프레쉬 타이밍에서, 상기 제1 뱅크의 어느 하나의 위크 워드라인은 타겟 리프레쉬가 수행되고 상기 제2 뱅크의 N 개의 워드라인들은 동시에 리프레쉬되는 것을 특징으로 하는 메모리 장치의 동작방법.
제1항에 있어서,
상기 제1 리프레쉬 커맨드의 수신에 응답하여 리프레쉬가 수행되는 시간 간격에 상응하는 리프레쉬 구간(tRFC)이 정의되고,
상기 제1 노멀 리프레쉬 및 상기 제1 타겟 리프레쉬는 상기 리프레쉬 구간(tRFC) 내에서 수행되는 것을 특징으로 하는 메모리 장치의 동작방법.
제1항에 있어서,
상기 제1 리프레쉬 커맨드의 수신에 응답하여, 제1 노멀 리프레쉬에서 동시 리프레쉬되는 워드라인의 개수는 4 의 배수에 상응하고, 제1 타겟 리프레쉬에서 하나의 위크 워드라인이 리프레쉬되는 것을 특징으로 하는 메모리 장치의 동작방법.
메모리 장치에 있어서,
다수의 워드라인들을 포함하는 메모리 셀 어레이;
상기 다수의 워드라인들에 대한 리프레쉬 동작을 제어하고, 상기 다수의 워드라인들의 노멀 리프레쉬 동작 및 타겟 리프레쉬 동작을 스케줄링하는 리프레쉬 제어기; 및
상기 다수의 워드라인들에 대한 액티브 횟수의 카운팅에 기초하여, 상기 타겟 리프레쉬가 수행될 적어도 하나의 위크 워드라인을 판단하는 제어 로직을 구비하고,
상기 리프레쉬 제어기는, 하나의 리프레쉬 커맨드의 수신에 대응하여 정의되는 리프레쉬 구간 동안 상기 노멀 리프레쉬 동작 및 상기 타겟 리프레쉬 동작이 함께 수행되도록 스케줄링을 수행하고,
상기 리프레쉬 구간 동안, 상기 노멀 리프레쉬 동작에서 동시에 리프레쉬되는 워드라인들의 개수는, 상기 타겟 리프레쉬 동작에서 리프레쉬되는 워드라인의 개수보다 많은 것을 특징으로 하는 메모리 장치.
제9항에 있어서,
상기 메모리 장치는, 상기 하나의 리프레쉬 커맨드의 수신에 대응하여 상기 리프레쉬 구간 동안 N 개의 리프레쉬 타이밍들을 포함하는 N 시리즈 리프레쉬를 수행하고(단, N은 2 이상의 정수),
상기 리프레쉬 구간 동안, 상기 노멀 리프레쉬 동작의 수행 횟수와 상기 타겟 리프레쉬 동작의 수행 횟수는 동일한 것을 특징으로 하는 메모리 장치.
제9항에 있어서,
상기 리프레쉬 구간의 상기 타겟 리프레쉬 동작에서, 소정의 시간 구간 동안 가장 많이 액티브된 워드라인의 일 측에 인접하는 하나의 위크 워드라인이 리프레쉬되는 것을 특징으로 하는 메모리 장치.
제11항에 있어서,
상기 가장 많이 액티브된 워드라인의 다른 일 측에 인접하는 하나의 위크 워드라인은, 다음에 수신되는 리프레쉬 커맨드에 대응되는 리프레쉬 구간의 타겟 리프레쉬 동작에서 리프레쉬되는 것을 특징으로 하는 메모리 장치.
제9항에 있어서,
상기 리프레쉬 제어기는,
상기 노멀 리프레쉬 동작에서 리프레쉬될 워드라인들을 지시하는 노멀 어드레스를 생성하고, 상기 제어 로직으로부터 상기 위크 워드라인을 지시하는 타겟 어드레스를 수신하며,
상기 노멀 리프레쉬가 수행될 타이밍에서 상기 노멀 어드레스를 출력하고, 상기 타겟 리프레쉬가 수행될 타이밍에서 상기 타겟 어드레스를 출력하는 것을 특징으로 하는 메모리 장치.
제9항에 있어서,
상기 메모리 셀 어레이는 제1 뱅크 및 제2 뱅크를 포함하고,
상기 리프레쉬 구간은 제1 리프레쉬 타이밍 및 제2 리프레쉬 타이밍을 포함하고,
상기 제1 리프레쉬 타이밍에서, 상기 제1 뱅크의 다수의 워드라인들에 대해 상기 노멀 리프레쉬 동작이 수행되고, 상기 제2 뱅크의 위크 워드라인에 대해 상기 타겟 리프레쉬 동작이 수행되는 것을 특징으로 하는 메모리 장치.
제14항에 있어서,
상기 제2 리프레쉬 타이밍에서, 상기 제1 뱅크의 위크 워드라인에 대해 상기 타겟 리프레쉬 동작이 수행되고, 상기 제2 뱅크의 다수의 워드라인들에 대해 상기 노멀 리프레쉬 동작이 수행되는 것을 특징으로 하는 메모리 장치.
제9항에 있어서,
상기 위크 워드라인은, 2 개의 리프레쉬 커맨드가 수신되는 시간 간격 동안 가장 많이 액티브된 워드라인에 인접한 워드라인인 것을 특징으로 하는 메모리 장치.
메모리 시스템에 있어서,
다수의 워드라인들을 포함하는 메모리 셀 어레이; 및 상기 다수의 워드라인들에 대한 리프레쉬 동작을 제어하고, 상기 다수의 워드라인들의 노멀 리프레쉬 동작 및 위크 워드라인에 대한 타겟 리프레쉬 동작을 스케줄링하는 리프레쉬 제어기를 포함하는 메모리 장치; 및
상기 메모리 장치에 대한 커맨드 및 어드레스를 제공함으로써 상기 메모리 장치에 대한 억세스를 제어하는 메모리 컨트롤러를 구비하고,
상기 메모리 장치는, 상기 메모리 컨트롤러로부터의 하나의 리프레쉬 커맨드의 수신에 대응하여 정의되는 리프레쉬 구간 동안 상기 노멀 리프레쉬 동작 및 상기 타겟 리프레쉬 동작이 함께 수행되도록 스케줄링을 수행하고,
상기 리프레쉬 구간 동안, 상기 노멀 리프레쉬 동작에서 동시에 리프레쉬되는 워드라인들의 개수는, 상기 타겟 리프레쉬 동작에서 리프레쉬되는 워드라인의 개수보다 많은 것을 특징으로 하는 메모리 장치.
제17항에 있어서,
상기 메모리 장치는, 상기 하나의 리프레쉬 커맨드의 수신에 대응하여 상기 리프레쉬 구간 동안 상기 노멀 리프레쉬 동작 및 상기 타겟 리프레쉬 동작을 각각 한 번 수행하는 것을 특징으로 하는 메모리 장치.
제18항에 있어서,
상기 위크 워드라인은, 소정의 구간 동안 가장 많이 액티브된 워드라인에 양측으로 인접한 제1 위크 워드라인 및 제2 위크 워드라인을 포함하고,
상기 하나의 리프레쉬 커맨드의 수신에 대응하는 상기 타겟 리프레쉬 동작에서 상기 제1 위크 워드라인에 대한 타겟 리프레쉬 동작이 수행되고,
다음의 리프레쉬 커맨드의 수신에 대응하는 상기 타겟 리프레쉬 동작에서 상기 제2 위크 워드라인에 대한 타겟 리프레쉬 동작이 수행되는 것을 특징으로 하는 메모리 장치.
제18항에 있어서,
상기 메모리 컨트롤러는,
상기 메모리 장치의 다수의 워드라인들에 대한 액티브 횟수를 카운팅함에 기초하여 상기 위크 워드라인을 판단하며,
상기 리프레쉬 커맨드와 함께 상기 위크 워드라인을 지시하는 타겟 어드레스를 상기 메모리 장치로 전송하는 것을 특징으로 하는 메모리 장치.