KR20230082068A - Memristor having multi-level switching characteristics and manufacturing method thereof - Google Patents
Memristor having multi-level switching characteristics and manufacturing method thereof Download PDFInfo
- Publication number
- KR20230082068A KR20230082068A KR1020210169628A KR20210169628A KR20230082068A KR 20230082068 A KR20230082068 A KR 20230082068A KR 1020210169628 A KR1020210169628 A KR 1020210169628A KR 20210169628 A KR20210169628 A KR 20210169628A KR 20230082068 A KR20230082068 A KR 20230082068A
- Authority
- KR
- South Korea
- Prior art keywords
- change layer
- resistance change
- electrode
- memristor
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 230000008859 change Effects 0.000 claims abstract description 157
- 238000000034 method Methods 0.000 claims abstract description 46
- 230000008569 process Effects 0.000 claims abstract description 31
- 238000004549 pulsed laser deposition Methods 0.000 claims abstract description 14
- GNZJTRGEKSBAAS-UHFFFAOYSA-N selanylideneantimony;selenium Chemical compound [Se].[Sb]=[Se].[Sb]=[Se] GNZJTRGEKSBAAS-UHFFFAOYSA-N 0.000 claims abstract description 12
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000010955 niobium Substances 0.000 claims description 9
- 229910002367 SrTiO Inorganic materials 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- 229910052712 strontium Inorganic materials 0.000 claims description 5
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 3
- 230000000052 comparative effect Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 27
- 239000011669 selenium Substances 0.000 description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 13
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 7
- 238000004630 atomic force microscopy Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 4
- 238000004626 scanning electron microscopy Methods 0.000 description 4
- 238000001069 Raman spectroscopy Methods 0.000 description 3
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910052711 selenium Inorganic materials 0.000 description 3
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005211 surface analysis Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Micromachines (AREA)
Abstract
Description
본 발명은 멀티레벨 스위칭 특성을 갖는 멤리스터 및 그 제조 방법에 관한 것으로서, 보다 구체적으로는 셀렌화안티몬(Sb2Se3)을 저항 변화층으로 갖는 멀티레벨 스위칭 특성의 멤리스터 및 그 제조 방법에 관련된 것이다. The present invention relates to a memristor having multilevel switching characteristics and a method for manufacturing the same, and more specifically, to a memristor having antimony selenide (Sb 2 Se 3 ) as a resistance change layer and a method for manufacturing the same it is related
멤리스터는 레지스터(resistor), 커패시터(capacitor) 및 인덕터(inductor)와 함께 전기 회로의 기본 구성요소의 하나이다. 상기 멤리스터는 일반적으로 레지스터가 담당하는 다양한 역할을 수행하는 점에서는 상기 레지스터와 유사하나, 레지스터와는 다르게 인가된 전압의 방향과 크기에 따라 저항을 변경할 수 있으며, 전압이 차단되더라도 그의 저항을 기억하는 능력이 있다.Memristors are one of the basic components of electrical circuits along with resistors, capacitors and inductors. The memristor is similar to the resistor in that it generally performs various roles performed by the resistor, but unlike the resistor, it can change its resistance according to the direction and magnitude of the applied voltage, and remembers its resistance even if the voltage is cut off have the ability to
따라서, 멤리스터는 이를 이용하여 테라비트(terabit) 메모리, 신경망 회로 구성에 의한 결함 인정 소자 등 새로운 논리회로 구성을 가능하게 하는 신개념 소자이며, 나노 기술을 기반으로 하는 차세대 메모리 관련 분야에 속한다. 또한, 변하는 저항 상태를 0과 1로 구분하는 방식으로 DRAM, FLASH 이후 차세대 비활성 메모리 소자 중 하나인 저항 메모리(resistive random access memory) 응용으로 많은 연구가 이루어지고 있다. 이 밖에도, 멤리스터에 관한 연구는 지속적으로 이루어지고 있다.Therefore, the memristor is a new concept device that enables a new logic circuit configuration such as a terabit memory and a defect recognition device using a neural network circuit configuration, and belongs to a next-generation memory-related field based on nanotechnology. In addition, many studies have been conducted on the application of resistive random access memory, which is one of the next-generation non-volatile memory devices after DRAM and FLASH, by dividing the changing resistance state into 0 and 1. In addition, research on memristors is continuously being conducted.
예를 들어, 대한민국 특허 공개 번호 10-2017-0113453(출원번호: 10-2017-0042053, 출원인: 성균관대학교산학협력단)에는, 제1 전극, 제2 전극, 및 층상 유무기 복합 페로브스카이트를 함유하는 층 또는 층상 유무기 복합 페로브스카이트를 함유하는 스위칭 층을 포함하며, 상기 층상 유무기 복합 페로브스카이트를 함유하는 층 또는 상기 층상 유무기 복합 페로브스카이트를 함유하는 스위칭 층이 상기 제1 전극 및 상기 제2 전극 사이에 위치하는 것인 멤리스터가 개시되어 있다.For example, in Korean Patent Publication No. 10-2017-0113453 (Application No.: 10-2017-0042053, Applicant: Sungkyunkwan University Industry-University Cooperation Foundation), a first electrode, a second electrode, and a layered organic-inorganic composite perovskite A layer containing or a switching layer containing a layered organic-inorganic composite perovskite, wherein the layer containing the layered organic-inorganic composite perovskite or the switching layer containing the layered organic-inorganic composite perovskite A memristor disposed between the first electrode and the second electrode is disclosed.
본 발명이 해결하고자 하는 일 기술적 과제는, 멀티레벨 스위칭 특성을 갖는 멤리스터 및 그 제조 방법을 제공하는 데 있다. One technical problem to be solved by the present invention is to provide a memristor having multilevel switching characteristics and a manufacturing method thereof.
본 발명이 해결하고자 하는 다른 기술적 과제는, 짧은 펄스 전압(pulse voltage)에서도 저항 스위칭(resistive switching) 특성을 나타내는 멤리스터 및 그 제조 방법을 제공하는 데 있다. Another technical problem to be solved by the present invention is to provide a memristor exhibiting resistive switching characteristics even at a short pulse voltage and a manufacturing method thereof.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 저항 변조율(On/off ratio)이 향상된 멤리스터 및 그 제조 방법을 제공하는 데 있다. Another technical problem to be solved by the present invention is to provide a memristor with improved resistance modulation ratio (On / off ratio) and a manufacturing method thereof.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 안정성이 향상된 멤리스터 및 그 제조 방법을 제공하는 데 있다. Another technical problem to be solved by the present invention is to provide a memristor with improved stability and a manufacturing method thereof.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 고신뢰성의 멤리스터 및 그 제조 방법을 제공하는 데 있다. Another technical problem to be solved by the present invention is to provide a highly reliable memristor and a manufacturing method thereof.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다. The technical problem to be solved by the present invention is not limited to the above.
상기 기술적 과제들을 해결하기 위하여, 본 발명은 멀티레벨 멤리스터의 제조 방법을 제공한다. In order to solve the above technical problems, the present invention provides a method for manufacturing a multilevel memristor.
일 실시 예에 따르면, 일 실시 예에 따르면, 상기 멀티레벨 멤리스터의 제조 방법은 제1 전극을 준비하는 단계, 상기 제1 전극 상에, 펄스드 레이저 증착법(Pulsed Laser Deposition, PLD)을 통해 셀렌화안티몬(Sb2Se3)을 포함하는 저항 변화층을 형성하는 단계, 및 상기 저항 변화층 상에 제2 전극을 형성하는 단계를 포함하되, 상기 저항 변화층을 형성하는 단계에서, 상기 저항 변화층의 형성을 위한 공정 압력이 제어됨에 따라 상기 저항 변화층의 특성이 제어되는 것을 포함할 수 있다. According to one embodiment, the method of manufacturing the multilevel memristor includes preparing a first electrode, and applying selenium on the first electrode through a pulsed laser deposition (PLD). Forming a resistance change layer containing antimony sb (Sb 2 Se 3 ), and forming a second electrode on the resistance change layer, wherein in the forming of the resistance change layer, the resistance change Characteristics of the resistance change layer may be controlled as process pressure for forming the layer is controlled.
일 실시 예에 따르면, 상기 저항 변화층의 형성을 위한 공정 압력이 0.1 torr 이상으로 제어됨에 따라, 상기 저항 변화층이 멀티레벨 스위칭 특성을 갖는 것을 포함할 수 있다. According to an embodiment, as the process pressure for forming the resistance change layer is controlled to be 0.1 torr or more, the resistance change layer may have multilevel switching characteristics.
일 실시 예에 따르면, 상기 저항 변화층의 형성을 위한 공정 압력이 0.005 torr 초과 0.2 torr 미만으로 제어됨에 따라, 상기 저항 변화층의 저항 변조율(On/off ratio)이 향상되는 것을 포함할 수 있다. According to an embodiment, as the process pressure for forming the resistance change layer is controlled to greater than 0.005 torr and less than 0.2 torr, an on/off ratio of the resistance change layer may be improved. .
일 실시 예에 따르면, 상기 저항 변화층의 형성을 위한 공정 압력이 증가함에 따라, 상기 저항 변화층의 공극률이 향상되는 것을 포함할 수 있다. According to an embodiment, as the process pressure for forming the resistance change layer increases, the porosity of the resistance change layer may be improved.
일 실시 예에 따르면, 상기 저항 변화층을 형성하는 단계는, 상기 제1 전극의 제1 영역 상에 실리콘 브릿지(bridge)를 배치하는 단계, 상기 실리콘 브릿지가 배치된 상태에서 상기 제1 전극 상에 셀렌화안티몬(Sb2Se3) 타겟 소스를 증착시키는 단계, 및 상기 제1 영역 상에 배치된 상기 실리콘 브릿지를 상기 제1 전극으로부터 제거하여, 상기 실리콘 브릿지가 배치되지 않은 상기 제1 전극의 제2 영역 상에 상기 저항 변화층을 형성하는 단계를 포함할 수 있다. According to an embodiment, the forming of the resistance change layer may include disposing a silicon bridge on a first region of the first electrode, and on the first electrode in a state in which the silicon bridge is disposed. Depositing an antimony selenide (Sb 2 Se 3 ) target source, and removing the silicon bridge disposed on the first region from the first electrode so that the silicon bridge is not disposed on the first electrode. A step of forming the resistance change layer on the second region may be included.
일 실시 예에 따르면, 상기 저항 변화층 상에 제2 전극을 형성하는 단계는, 상기 저항 변화층 상에 복수의 개구가 형성된 마스크를 배치하는 단계, 상기 마스크가 배치된 상기 저항 변화층 상에 금속 타겟 소스를 제공하여, 상기 개구를 통해 노출된 상기 저항 변화층 상에 상기 금속 타겟 소스를 증착 시키는 단계, 및 상기 저항 변화층으로부터 상기 마스크를 제거하는 단계를 포함할 수 있다. According to an embodiment, the forming of the second electrode on the resistance change layer may include disposing a mask having a plurality of openings on the resistance change layer, and forming a metal on the resistance change layer on which the mask is disposed. The method may include providing a target source, depositing the metal target source on the resistance change layer exposed through the opening, and removing the mask from the resistance change layer.
일 실시 예에 따르면, 상기 마스크를 배치하는 단계에서 상기 저항 변화층 상에 배치된 상기 마스크 중 일부분은 상기 제1 전극의 상기 제1 영역의 일부분을 덮도록 배치되고, 상기 금속 타겟 소스를 증착시키는 단계에서 상기 금속 타겟 소스는 상기 제1 전극의 상기 제1 영역에도 제공되어, 상기 제1 전극의 상기 제1 영역 상에도 상기 제2 전극이 형성되는 것을 포함할 수 있다. According to an embodiment, in the step of disposing the mask, a portion of the mask disposed on the resistance change layer is disposed to cover a portion of the first region of the first electrode, and depositing the metal target source. In the step, the metal target source may be provided to the first region of the first electrode so that the second electrode is also formed on the first region of the first electrode.
일 실시 예에 따르면, 상기 저항 변화층의 형성을 위한 레이저 에너지 밀도(Laser energy density)는 2 J/cm2이고, 증착 온도는 200℃이며, 펄스 반복 주파수(repetition rate)는 5 Hz인 것을 포함할 수 있다. According to one embodiment, the laser energy density for forming the resistance change layer is 2 J/cm 2 , the deposition temperature is 200° C., and the pulse repetition rate is 5 Hz. can do.
상기 기술적 과제들을 해결하기 위하여, 본 발명은 멀티레벨 멤리스터를 제공한다. In order to solve the above technical problems, the present invention provides a multilevel memristor.
일 실시 예에 따르면, 상기 멀티레벨 멤리스터는 스트론튬(Sr) 화합물을 포함하는 제1 전극, 상기 제1 전극 상에 배치되고 셀렌화안티몬(Sb2Se3)을 포함하는 저항 변화층, 및 상기 저항 변화층 상에 배치되는 제2 전극을 포함하되, 상기 제1 전극이 포함하는 물질의 종류에 따라, 멤리스터 특성 및 멀티레벨 스위칭 특성을 갖는 것을 포함할 수 있다. According to an embodiment, the multilevel memristor includes a first electrode including a strontium (Sr) compound, a resistance change layer disposed on the first electrode and including antimony selenide (Sb 2 Se 3 ), and the A second electrode disposed on the resistance change layer may be included, but may have memristor characteristics and multilevel switching characteristics according to the type of material included in the first electrode.
일 실시 예에 따르면, 상기 제1 전극은 니오븀(Nb)이 도핑된 스트론튬 티탄산염(SrTiO3, STO)을 포함할 수 있다. According to an embodiment, the first electrode may include strontium titanate (SrTiO 3 , STO) doped with niobium (Nb).
일 실시 예에 따르면, 상기 멀티레벨 멤리스터는 1.1x105 이상의 저항 변조율(On/off ratio)을 갖는 것을 포함할 수 있다. According to an embodiment, the multilevel memristor may have an on/off ratio of 1.1x10 5 or more.
일 실시 예에 따르면, 상기 제1 전극은, 외부에 노출되는 제1 영역 및 상기 저항 변화층이 배치되는 제2 영역을 포함하되, 상기 제1 영역 상에도 상기 제2 전극이 배치되는 것을 포함할 수 있다. According to an embodiment, the first electrode may include a first region exposed to the outside and a second region in which the resistance change layer is disposed, and the second electrode may also be disposed on the first region. can
본 발명의 실시 예에 따른 멀티레벨 멤리스터는, 스트론튬(Sr) 화합물을 포함하는 제1 전극, 상기 제1 전극 상에 배치되고 셀렌화안티몬(Sb2Se3)을 포함하는 저항 변화층, 및 상기 저항 변화층 상에 배치되고 금속(예를 들어, Pt)을 포함하는 제2 전극을 포함하되, 상기 제1 전극이 니오듐(Nb)이 도핑된 스트론튬 티탄산염(SrTiO3, STO)을 포함함으로써 멤리스터 특성과 멀티레벨 스위칭 특성을 가질 수 있다. A multilevel memristor according to an embodiment of the present invention includes a first electrode containing a strontium (Sr) compound, a resistance change layer disposed on the first electrode and containing antimony selenide (Sb 2 Se 3 ), and A second electrode disposed on the resistance change layer and including a metal (eg, Pt), wherein the first electrode includes niodium (Nb) doped strontium titanate (SrTiO 3 , STO) By doing so, it is possible to have memristor characteristics and multi-level switching characteristics.
또한, 본 발명의 실시 예에 따른 멀티레벨 멤리스터는, 반복된 스윕(Sweep)에서도 높은 저항 변조율(On/off ratio)를 유지할 수 있고, 짧은 펄스 전압(pulse voltage)에서도 저항 스위칭(resistive switching) 특성을 나타낼 수 있다. In addition, the multilevel memristor according to an embodiment of the present invention can maintain a high resistance modulation rate (On / off ratio) even in repeated sweeps, and resistive switching even at a short pulse voltage ) can be characterized.
또한, 본 발명의 실시 예에 따른 멀티레벨 멤리스터의 제조 과정에서 상기 저항 변화층을 펄스드 레이저 증착법(PLD)으로 형성하되, 상기 저항 변화층 형성을 위한 공정 압력이 0.1 torr 이상으로 제어됨으로써, 상기 저항 변화층은 멀티레벨 스위칭 특성을 가질 수 있다. 뿐만 아니라, 상기 저항 변화층 형성을 위한 공정 압력이 0.005 torr 초과 0.2 torr 미만으로 제어됨에 따라 상기 저항 변화층이 1.1x105이상의 높은 저항 변조율(On/off ratio)을 가질 수 있다. 즉, 상기 저항 변화층(200) 형성을 위한 공정 압력이 0.1 torr 이상 및 0.2 torr 미만으로 제어됨에 따라, 상기 저항 변화층은 높은 저항 변조율(On/off ratio) 및 멀티레벨 스위칭 특성을 모두 가질 수 있다. In addition, in the process of manufacturing the multilevel memristor according to an embodiment of the present invention, the resistance change layer is formed by a pulsed laser deposition method (PLD), and the process pressure for forming the resistance change layer is controlled to 0.1 torr or more, The resistance change layer may have multilevel switching characteristics. In addition, as the process pressure for forming the resistance-variable layer is controlled to be greater than 0.005 torr and less than 0.2 torr, the resistance-variable layer may have a high on/off ratio of 1.1x10 5 or greater. That is, as the process pressure for forming the
도 1은 본 발명의 실시 예에 따른 멀티레벨 멤리스터의 제조 방법을 설명하기 위한 순서도이다.
도 2 및 도 3은 본 발명의 실시 예에 따른 멀티레벨 멤리스터의 제조 공정을 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 멀티레벨 멤리스터를 설명하기 위한 도면이다.
도 5는 본 발명의 비교 예에 따른 멤리스터의 저항 변화층 XPS 분석 결과를 나타내는 도면이다.
도 6은 본 발명의 실험 예 2에 따른 멤리스터의 저항 변화층 XPS 분석 결과를 나타내는 도면이다.
도 7은 본 발명의 비교 예 및 실험 예들에 따른 멤리스터의 저항 변화층 Raman 분석 결과를 나타내는 도면이다.
도 8은 본 발명의 비교 예 1에 따른 멤리스터의 저항 변화층을 촬영한 사진이다.
도 9는 본 발명의 실험 예 1에 따른 멤리스터의 저항 변화층을 촬영한 사진이다.
도 10은 본 발명의 실험 예 2에 따른 멤리스터의 저항 변화층을 촬영한 사진이다.
도 11은 본 발명의 비교 예 1에 따른 멤리스터의 저항 변조율을 측정한 결과를 나타내는 도면이다.
도 12는 본 발명의 실험 예 1에 따른 멤리스터의 저항 변조율을 측정한 결과를 나타내는 도면이다.
도 13은 본 발명의 실험 예 2에 따른 멤리스터의 저항 변조율을 측정한 결과를 나타내는 도면이다.
도 14는 본 발명의 실험 예 3에 따른 멤리스터의 저항 변조율을 측정한 결과를 나타내는 도면이다.
도 15는 본 발명의 실험 예 4에 따른 멤리스터의 저항 변조율을 측정한 결과를 나타내는 도면이다.
도 16은 본 발명의 실험 예 2에 따른 멤리스터의 저항 변화층의 전도 메커니즘을 설명하기 위한 도면이다.
도 17은 본 발명의 비교 예 2에 따른 멤리스터의 저항 변화층 특성을 나타내는 도면이다.
도 18은 본 발명의 실험 예 2에 따른 멤리스터의 안정성 및 신뢰성 테스트 결과를 나타내는 도면이다.
도 19는 본 발명의 실험 예 2에 따른 멤리스터의 전류값 변화 특성을 나타내는 도면이다. 1 is a flowchart illustrating a method of manufacturing a multilevel memristor according to an embodiment of the present invention.
2 and 3 are views for explaining a manufacturing process of a multilevel memristor according to an embodiment of the present invention.
4 is a diagram for explaining a multilevel memristor according to an embodiment of the present invention.
5 is a diagram showing the result of XPS analysis of a resistance change layer of a memristor according to a comparative example of the present invention.
6 is a diagram showing the result of XPS analysis of the resistance change layer of the memristor according to Experimental Example 2 of the present invention.
7 is a diagram showing Raman analysis results of a resistance change layer of a memristor according to comparative examples and experimental examples of the present invention.
8 is a photograph of a resistance change layer of a memristor according to Comparative Example 1 of the present invention.
9 is a photograph of a resistance change layer of a memristor according to Experimental Example 1 of the present invention.
10 is a photograph of a resistance change layer of a memristor according to Experimental Example 2 of the present invention.
11 is a diagram showing the result of measuring the resistance modulation factor of the memristor according to Comparative Example 1 of the present invention.
12 is a diagram showing the result of measuring the resistance modulation factor of the memristor according to Experimental Example 1 of the present invention.
13 is a diagram showing the result of measuring the resistance modulation factor of the memristor according to Experimental Example 2 of the present invention.
14 is a diagram showing the result of measuring the resistance modulation factor of the memristor according to Experimental Example 3 of the present invention.
15 is a diagram showing the result of measuring the resistance modulation factor of the memristor according to Experimental Example 4 of the present invention.
16 is a diagram for explaining a conduction mechanism of a resistance change layer of a memristor according to Experimental Example 2 of the present invention.
17 is a diagram showing characteristics of a resistance change layer of a memristor according to Comparative Example 2 of the present invention.
18 is a diagram showing stability and reliability test results of the memristor according to Experimental Example 2 of the present invention.
19 is a diagram showing current value change characteristics of a memristor according to Experimental Example 2 of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical spirit of the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed content will be thorough and complete, and the spirit of the present invention will be sufficiently conveyed to those skilled in the art.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. In this specification, when an element is referred to as being on another element, it means that it may be directly formed on the other element or a third element may be interposed therebetween. Also, in the drawings, the thicknesses of films and regions are exaggerated for effective explanation of technical content.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. In addition, although terms such as first, second, and third are used to describe various elements in various embodiments of the present specification, these elements should not be limited by these terms. Therefore, what is referred to as a first element in one embodiment may be referred to as a second element in another embodiment.
여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.Each embodiment described and illustrated herein also includes its complementary embodiments. In addition, in this specification, 'and/or' is used to mean including at least one of the elements listed before and after.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. In the specification, expressions in the singular number include plural expressions unless the context clearly dictates otherwise. In addition, the terms "comprise" or "having" are intended to designate that the features, numbers, steps, components, or combinations thereof described in the specification exist, but one or more other features, numbers, steps, or components. It should not be construed as excluding the possibility of the presence or addition of elements or combinations thereof.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.In addition, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted.
도 1은 본 발명의 실시 예에 따른 멀티레벨 멤리스터의 제조 방법을 설명하기 위한 순서도이고, 도 2 및 도 3은 본 발명의 실시 예에 따른 멀티레벨 멤리스터의 제조 공정을 설명하기 위한 도면이고, 도 4는 본 발명의 실시 예에 따른 멀티레벨 멤리스터를 설명하기 위한 도면이다. 1 is a flowchart for explaining a method for manufacturing a multi-level memristor according to an embodiment of the present invention, and FIGS. 2 and 3 are diagrams for explaining a manufacturing process for a multi-level memristor according to an embodiment of the present invention. , FIG. 4 is a diagram for explaining a multilevel memristor according to an embodiment of the present invention.
도 1 내지 도 4를 참조하면, 제1 전극(100)이 준비된다(S100). 일 실시 예에 따르면, 상기 제1 전극(100)은 스트론튬(Sr) 화합물을 포함할 수 있다. 구체적으로, 상기 제1 전극(100)은 니오븀(Nb)이 도핑된 스트론튬 티탄산염(SrTiO3, STO)을 포함할 수 있다. 상기 제1 전극(100)이 스트론튬 티탄산염(STO)을 포함함에 따라, 상기 멀티레벨 멤리스터 소자는, 멤리스터 특성과 멀티레벨 특성을 가질 수 있다. 이와 달리, 상기 제1 전극(100)이 스트론튬 티탄산염(STO)외 다른 물질을 포함하는 경우, 상기 멀티레벨 멤리스터 소자는 멤리스터 특성과 멀티레벨 특성을 갖지 못하는 문제점이 발생될 수 있다. 예를 들어, 상기 제1 전극(100)이 스트론튬 루테늄 산화물(SrRuO3, SRO)를 포함하는 경우, 상기 멀티레벨 멤리스터 소자는 멤리스터 특성과 멀티레벨 특성을 갖지 못할 수 있다. Referring to FIGS. 1 to 4 , the
상기 제1 전극(100) 상에 저항 변화층(200)이 형성될 수 있다(S200). 일 실시 예에 따르면, 상기 저항 변화층(200)은 펄스드 레이저 증착법(Pulsed Laser Deposition, PLD)을 통해 형성될 수 있다. 구체적으로, 상기 저항 변화층(200)을 형성하는 단계는, 상기 제1 전극(100)의 제1 영역(A1) 상에 실리콘 브릿지(Si bridge, BG)를 배치하는 단계, 상기 실리콘 브릿지(BG)가 배치된 상태에서 상기 제1 전극(100) 상에 셀렌화안티몬(Sb2Se3) 타겟 소스를 증착시키는 단계, 및 상기 제1 영역(A1) 상에 배치된 상기 실리콘 브릿지(BG)를 상기 제1 전극(100)으로부터 제거하여, 상기 실리콘 브릿지(BG)가 배치되지 않은 상기 제1 전극(100)의 제2 영역(A2) 상에 상기 저항 변화층(200)을 형성하는 단계를 포함할 수 있다. 이에 따라, 상기 저항 변화층(200)은 셀렌화안티몬(Sb2Se3)을 포함할 수 있다. 보다 구체적으로, 상기 저항 변화층(200)은 2 J/cm2의 레이저 에너지 밀도(Laser energy density), 200℃의 증착 온도, 및 5 Hz의 펄스 반복 주파수(repetition rate) 조건에서 형성될 수 있다. A
일 실시 예에 따르면, 상기 저항 변화층(200)의 형성을 위한 공정 압력이 제어됨에 따라, 상기 저항 변화층(200)의 특성이 제어될 수 있다. 예를 들어, 상기 저항 변화층(200)의 형성을 위한 공정 압력이 0.1 torr 이상으로 제어됨에 따라, 상기 저항 변화층(200)이 멀티레벨 스위칭 특성을 가질 수 있다. 이와 달리, 상기 저항 변화층(200)의 형성을 위한 공정 압력이 0.1 torr 미만으로 제어되는 경우, 상기 저항 변화층(200)은 멀티레벨 스위칭 특성을 갖지 못할 수 있다. According to an embodiment, as a process pressure for forming the
또한, 상기 저항 변화층(200)의 형성을 위한 공정 압력은 0.005 torr 초과 0.2 torr 미만으로 제어될 수 있다. 0.005 torr 초과 0.2 torr 미만의 압력에서 형성된 상기 저항 변화층(200)은 저항 변조율(On/off ratio)이 향상될 수 있다. 구체적으로, 0.005 torr 초과 0.2 torr 미만의 압력에서 형성된 상기 저항 변화층(200)은 1.1x105이상의 높은 저항 변조율(On/off ratio)을 가질 수 있다. 이와 달리, 0.005 torr 이하 또는 0.2 torr 이상의 압력에서 형성된 상기 저항 변화층(200)은 저항 변조율(On/off ratio)이 감소되는 문제점이 발생될 수 있다. In addition, a process pressure for forming the
일 실시 예에 따르면, 상기 저항 변화층(200)의 형성을 위한 공정 압력이 제어됨에 따라, 상기 저항 변화층(200)의 공극률이 제어될 수 있다. 구체적으로, 상기 저항 변화층(200)의 형성을 위한 공정 압력이 증가함에 따라, 상기 저항 변화층(200)의 공극률이 향상될 수 있다. According to an embodiment, as the process pressure for forming the
상기 저항 변화층(200) 상에 제2 전극(300)이 형성될 수 있다(S300). 일 실시 예에 따르면, 상기 제2 전극(300)은 스퍼터링(sputtering) 방법으로 형성될 수 있다. 구체적으로, 상기 제2 전극(300)을 형성하는 단계는 상기 저항 변화층(200) 상에 복수의 개구(h)가 형성된 마스크(M)를 배치하는 단계, 상기 마스크(M)가 배치된 상기 저항 변화층(200) 상에 금속 타겟 소스(예를 들어, Pt 타겟 소스)를 제공하여, 상기 개구(h)를 통해 노출된 상기 저항 변화층(200) 상에 상기 금속 타겟 소스를 증착시키는 단계, 및 상기 저항 변화층(200)으로부터 상기 마스크(M)를 제거하는 단계를 포함할 수 있다. 이에 따라, 상기 저항 변화층(200) 상에 복수의 패턴으로 구성된 상기 제2 전극(200)이 형성될 수 있다. A
일 실시 예에 따르면, 상기 마스크(M)를 배치하는 단계에서 상기 저항 변화층(200) 상에 배치된 상기 마스크(M) 중 일부분은 상기 제1 전극(100)의 상기 제1 영역(A1)의 일부분들 덮도록 배치될 수 있다. 또한, 상기 금속 타겟 소스를 증착시키는 단계에서 상기 금속 타겟 소스는 상기 제1 전극(100)의 상기 제1 영역(A1)에도 제공될 수 있다. 이에 따라, 상기 제1 전극(100)의 상기 제1 영역(A1) 상에도 상기 제2 전극(300)이 형성될 수 있다. According to an embodiment, in the step of disposing the mask M, a portion of the mask M disposed on the
결과적으로, 본 발명의 실시 예에 따른 멀티레벨 멤리스터는, 스트론튬(Sr) 화합물을 포함하는 제1 전극(100), 상기 제1 전극(100) 상에 배치되고 셀렌화안티몬(Sb2Se3)을 포함하는 저항 변화층(200), 및 상기 저항 변화층(200) 상에 배치되고 금속(예를 들어, Pt)을 포함하는 제2 전극(300)을 포함하되, 상기 제1 전극(100)이 니오듐(Nb)이 도핑된 스트론튬 티탄산염(SrTiO3, STO)을 포함함으로써 멤리스터 특성과 멀티레벨 스위칭 특성을 가질 수 있다. As a result, the multilevel memristor according to an embodiment of the present invention is disposed on the
또한, 본 발명의 실시 예에 따른 멀티레벨 멤리스터는, 반복된 스윕(Sweep)에서도 높은 저항 변조율(On/off ratio)를 유지할 수 있고, 짧은 펄스 전압(pulse voltage)에서도 저항 스위칭(resistive switching) 특성을 나타낼 수 있다. In addition, the multilevel memristor according to an embodiment of the present invention can maintain a high resistance modulation rate (On / off ratio) even in repeated sweeps, and resistive switching even at a short pulse voltage ) can be characterized.
또한, 본 발명의 실시 예에 따른 멀티레벨 멤리스터의 제조 과정에서 상기 저항 변화층(200)을 펄스드 레이저 증착법(PLD)으로 형성하되, 상기 저항 변화층(200) 형성을 위한 공정 압력이 0.1 torr 이상으로 제어됨으로써, 상기 저항 변화층(200)은 멀티레벨 스위칭 특성을 가질 수 있다. 뿐만 아니라, 상기 저항 변화층(200) 형성을 위한 공정 압력이 0.005 torr 초과 0.2 torr 미만으로 제어됨에 따라 상기 저항 변화층(200)이 1.1x105이상의 높은 저항 변조율(On/off ratio)을 가질 수 있다. 즉, 상기 저항 변화층(200) 형성을 위한 공정 압력이 0.1 torr 이상 및 0.2 torr 미만으로 제어됨에 따라, 상기 저항 변화층(200)은 높은 저항 변조율(On/off ratio) 및 멀티레벨 스위칭 특성을 가질 수 있다. In addition, in the process of manufacturing the multilevel memristor according to an embodiment of the present invention, the
이상, 본 발명의 실시 예에 따른 멀티레벨 멤리스터 및 그 제조 방법이 설명되었다. 이하, 본 발명의 실시 예에 따른 멀티레벨 멤리스터의 구체적인 실험 예 및 특성 평가 결과가 설명된다. In the above, the multilevel memristor and method for manufacturing the same according to an embodiment of the present invention have been described. Hereinafter, specific experimental examples and characteristic evaluation results of the multilevel memristor according to an embodiment of the present invention will be described.
실험 예 1에 따른 멤리스터 제조Memristor manufacturing according to Experimental Example 1
니오듐(Nb)이 도핑된 스트론튬 티탄산염(SrTiO3, STO) 전극 상에 펄스드 레이저 증착법(Pulsed Laser Deposition, PLD)을 이용하여 셀렌화안티몬(Sb2Se3) 저항 변화층을 증착하였다. 이후, 저항 변화층 상에 쉐도우 마스크(shadow mask)를 배치한 후 스퍼터링(sputtering) 방법으로 백금(Pt) 전극을 형성하고, 저항 변화층으로부터 쉐도우 마스크를 제거하였다. 저항 변화층 형성 공정의 구체적인 조건은 아래의 <표 1>과 같다. An antimony selenide (Sb 2 Se 3 ) resistance change layer was deposited on a niodium (Nb) doped strontium titanate (SrTiO 3 , STO) electrode using a pulsed laser deposition (PLD). Thereafter, a shadow mask was disposed on the resistance change layer, a platinum (Pt) electrode was formed by a sputtering method, and the shadow mask was removed from the resistance change layer. Specific conditions of the resistance change layer formation process are shown in <Table 1> below.
실험 예 2에 따른 멤리스터 제조Memristor manufacturing according to Experimental Example 2
상술된 실험 예 1에 따른 방법으로 멤리스터를 제조하되, 0.1 torr의 압력 조건에서 저항 변화층을 형성하였다. A memristor was manufactured by the method according to Experimental Example 1 described above, but a resistance change layer was formed under a pressure condition of 0.1 torr.
실험 예 3에 따른 멤리스터 제조Memristor manufacturing according to Experimental Example 3
상술된 실험 예 1에 따른 방법으로 멤리스터를 제조하되, 0.2 torr의 압력 조건에서 저항 변화층을 형성하였다. A memristor was manufactured by the method according to Experimental Example 1 described above, but a resistance change layer was formed under a pressure condition of 0.2 torr.
실험 예 4에 따른 멤리스터 제조Memristor manufacturing according to Experimental Example 4
상술된 실험 예 1에 따른 방법으로 멤리스터를 제조하되, 1.0 torr의 압력 조건에서 저항 변화층을 형성하였다. A memristor was manufactured by the method according to Experimental Example 1 described above, but a resistance change layer was formed under a pressure condition of 1.0 torr.
비교 예 1에 따른 멤리스터 제조Memristor Preparation according to Comparative Example 1
상술된 실험 예 1에 따른 방법으로 멤리스터를 제조하되, 고진공(High vaccum) 조건에서 저항 변화층을 형성하였다. A memristor was manufactured by the method according to Experimental Example 1 described above, but a resistance change layer was formed under a high vacuum condition.
비교 예 2에 따른 멤리스터 제조Memristor Manufacturing According to Comparative Example 2
상술된 실험 예 2에 따른 방법으로 멤리스터를 제조하되, 제1 전극으로서 스트론튬 루테늄 산화물(SrRuO3, SRO)을 사용하였다. A memristor was manufactured by the method according to Experimental Example 2 described above, but strontium ruthenium oxide (SrRuO 3 , SRO) was used as the first electrode.
상기 실험 예 1 내지 실험 예 4 및 비교 예에 따른 멤리스터의 제조 과정에서 사용된 압력 조건들 및 구조가 아래의 <표 2>를 통해 정리된다. The pressure conditions and structures used in the manufacturing process of the memristors according to Experimental Examples 1 to 4 and Comparative Examples are summarized in <Table 2> below.
도 5는 본 발명의 비교 예에 따른 멤리스터의 저항 변화층 XPS 분석 결과를 나타내는 도면이다. 5 is a diagram showing the result of XPS analysis of a resistance change layer of a memristor according to a comparative example of the present invention.
도 5의 (a) 및 (b)를 참조하면, 상기 비교 예에 따른 멤리스터의 저항 변화층(High vaccum)에 대한 XPS(X-Ray Photoelectron Spectroscopy) Surface 분석 결과를 나타낸다. 도 5의 (a) 및 (b)에서 확인할 수 있듯이, 상기 비교 예에 따른 멤리스터의 저항 변화층에는 안티모니(Sb), 셀레늄(Se), 및 산소(O)가 분포되어 있는 것을 확인할 수 있었다. Referring to (a) and (b) of FIG. 5 , the X-Ray Photoelectron Spectroscopy (XPS) surface analysis results of the resistance change layer (high vacuum) of the memristor according to the comparative example are shown. As can be seen in (a) and (b) of FIG. 5, it can be seen that antimony (Sb), selenium (Se), and oxygen (O) are distributed in the resistance change layer of the memristor according to the comparative example. there was.
도 6은 본 발명의 실험 예 2에 따른 멤리스터의 저항 변화층 XPS 분석 결과를 나타내는 도면이다. 6 is a diagram showing the result of XPS analysis of the resistance change layer of the memristor according to Experimental Example 2 of the present invention.
도 6의 (a) 및 (b)를 참조하면 상기 실험 예 2에 따른 멤리스터의 저항 변화층(0.1 torr)에 대한 XPS(X-Ray Photoelectron Spectroscopy) Surface 분석 결과를 나타낸다. 도 6의 (a) 및 (b)에서 확인할 수 있듯이, 상기 실험 예 2에 따른 멤리스터의 저항 변화층에는 안티모니(Sb), 셀레늄(Se), 및 산소(O)가 분포되어 있는 것을 확인할 수 있었다. Referring to FIG. 6 (a) and (b), XPS (X-Ray Photoelectron Spectroscopy) surface analysis results of the memristor resistance change layer (0.1 torr) according to Experimental Example 2 are shown. As can be seen in (a) and (b) of FIG. 6, it can be seen that antimony (Sb), selenium (Se), and oxygen (O) are distributed in the resistance change layer of the memristor according to Experimental Example 2. could
도 7은 본 발명의 비교 예 및 실험 예들에 따른 멤리스터의 저항 변화층 Raman 분석 결과를 나타내는 도면이다. 7 is a diagram showing Raman analysis results of a resistance change layer of a memristor according to comparative examples and experimental examples of the present invention.
도 7의 (a) 및 (b)를 참조하면, 상기 비교 예 1에 따른 멤리스터(High vaccum), 상기 실험 예 1에 따른 멤리스터(0.005 torr), 및 상기 실험 예 2에 따른 멤리스터(0.1 torr) 각각의 저항 변화층에 대한 Raman 분석 결과를 나타낸다. Referring to (a) and (b) of FIG. 7 , the memristor according to Comparative Example 1 (High vacuum), the memristor according to Experimental Example 1 (0.005 torr), and the memristor according to Experimental Example 2 ( 0.1 torr) Raman analysis results for each resistance change layer are shown.
도 7의 (a) 및 (b)에서 확인할 수 있듯이, 상기 비교 예 1, 실험 예 1, 및 실험 예 2에 따른 멤리스터 모두 Sb2Se3가 증착되었음을 확인할 수 있었다. 또한, 상기 실험 예 2에 따른 멤리스터의 경우 Sb2O3 또한 형성되었음을 확인할 수 있었다. As can be seen in (a) and (b) of FIG. 7 , it was confirmed that Sb 2 Se 3 was deposited in all of the memristors according to Comparative Example 1, Experimental Example 1, and Experimental Example 2. In addition, in the case of the memristor according to Experimental Example 2, it was confirmed that Sb 2 O 3 was also formed.
도 8은 본 발명의 비교 예 1에 따른 멤리스터의 저항 변화층을 촬영한 사진이다. 8 is a photograph of a resistance change layer of a memristor according to Comparative Example 1 of the present invention.
도 8의 (a)를 참조하면, 상기 비교 예 1(High vaccum)에 따른 멤리스터의 저항 변화층 SEM(Scanning Electron Microscopy) 사진을 나타내고, 도 8의 (b)를 참조하면, 상기 비교 예 1에 따른 멤리스터의 저항 변화층 AFM(Atomic Force Microscopy) 사진을 나타낸다. 도 8의 (a)에서 확인할 수 있듯이 상기 비교 예 1에 따른 멤리스터의 저항 변화층에는 공극이 거의 형성되지 않은 것을 확인할 수 있었다. 또한, 도 8의 (b)를 통해 측정된 상기 비교 예 1에 따른 멤리스터의 저항 변화층 Rq 값은 1.5로 측정되었다. Referring to (a) of FIG. 8, a scanning electron microscopy (SEM) photograph of the resistance change layer of the memristor according to Comparative Example 1 (high vacuum) is shown, and referring to (b) of FIG. 8, Comparative Example 1 An AFM (Atomic Force Microscopy) picture of the resistance change layer of the memristor according to is shown. As can be seen in (a) of FIG. 8, it was confirmed that almost no voids were formed in the resistance variation layer of the memristor according to Comparative Example 1. In addition, the Rq value of the resistance change layer of the memristor according to Comparative Example 1 measured through (b) of FIG. 8 was measured to be 1.5.
도 9는 본 발명의 실험 예 1에 따른 멤리스터의 저항 변화층을 촬영한 사진이다. 9 is a photograph of a resistance change layer of a memristor according to Experimental Example 1 of the present invention.
도 9의 (a)를 참조하면, 상기 실험 예 1(0.005 torr)에 따른 멤리스터의 저항 변화층 SEM(Scanning Electron Microscopy) 사진을 나타내고, 도 9의 (b)를 참조하면, 상기 실험 예 1에 따른 멤리스터의 저항 변화층 AFM(Atomic Force Microscopy) 사진을 나타낸다. 도 9의 (a)에서 확인할 수 있듯이 상기 실험 예 1에 따른 멤리스터의 저항 변화층에는 공극이 거의 형성되지 않은 것을 확인할 수 있었다. 또한, 도 9의 (b)를 통해 측정된 상기 실험 예 1에 따른 멤리스터의 저항 변화층 Rq 값은 3.836으로 측정되었다. Referring to (a) of FIG. 9, a SEM (Scanning Electron Microscopy) photograph of the resistivity change layer of the memristor according to Experimental Example 1 (0.005 torr) is shown, and referring to (b) of FIG. 9, Experimental Example 1 An AFM (Atomic Force Microscopy) picture of the resistance change layer of the memristor according to is shown. As can be seen in (a) of FIG. 9, it was confirmed that almost no voids were formed in the resistance change layer of the memristor according to Experimental Example 1. In addition, the Rq value of the resistance change layer of the memristor according to Experimental Example 1 measured through (b) of FIG. 9 was measured to be 3.836.
도 10은 본 발명의 실험 예 2에 따른 멤리스터의 저항 변화층을 촬영한 사진이다. 10 is a photograph of a resistance change layer of a memristor according to Experimental Example 2 of the present invention.
도 10의 (a)를 참조하면, 상기 실험 예 2(0.1 torr)에 따른 멤리스터의 저항 변화층 SEM(Scanning Electron Microscopy) 사진을 나타내고, 도 10의 (b)를 참조하면, 상기 실험 예 2에 따른 멤리스터의 저항 변화층 AFM(Atomic Force Microscopy) 사진을 나타낸다. 도 10의 (a)에서 확인할 수 있듯이 상기 실험 예 2에 따른 멤리스터의 저항 변화층에는 다수의 공극이 형성된 것을 확인할 수 있었다. 또한, 도 10의 (b)를 통해 측정된 상기 실험 예 2에 따른 멤리스터의 저항 변화층 Rq 값은 7.209으로 측정되었다. Referring to FIG. 10 (a), a scanning electron microscopy (SEM) photograph of the memristor resistance change layer according to Experimental Example 2 (0.1 torr) is shown, and referring to FIG. 10 (b), Experimental Example 2 An AFM (Atomic Force Microscopy) picture of the resistance change layer of the memristor according to is shown. As can be seen in (a) of FIG. 10 , it was confirmed that a plurality of pores were formed in the resistance change layer of the memristor according to Experimental Example 2. In addition, the Rq value of the resistance change layer of the memristor according to Experimental Example 2 measured through (b) of FIG. 10 was measured to be 7.209.
상기 비교 예 1, 실험 예 1, 및 실험 예 2에 따른 멤리스터 저항 변화층의 Rq 값은 아래의 <표 3>을 통해 정리된다. The Rq values of the memristor resistance varying layers according to Comparative Example 1, Experimental Example 1, and Experimental Example 2 are summarized in <Table 3> below.
도 8 내지 도 10 및 <표 3>을 통해 확인할 수 있듯이, 저항 변화층 형성을 위한 공정 압력이 증가할수록, 저항 변화층의 공극률이 향상되는 것을 확인할 수 있었다. 즉, 상대적으로 높은 공정 압력에서 형성된 저항 변화층은, 상대적으로 높은 공극률로 인하여 상대적으로 높은 표면적을 갖는 것을 알 수 있다. As can be confirmed through FIGS. 8 to 10 and <Table 3>, as the process pressure for forming the resistance change layer increases, it was confirmed that the porosity of the resistance change layer is improved. That is, it can be seen that the resistance change layer formed at a relatively high process pressure has a relatively high surface area due to a relatively high porosity.
도 11은 본 발명의 비교 예 1에 따른 멤리스터의 저항 변조율을 측정한 결과를 나타내는 도면이다. 11 is a diagram showing the result of measuring the resistance modulation factor of the memristor according to Comparative Example 1 of the present invention.
도 11을 참조하면, 상기 비교 예 1(High vaccum)에 따른 멤리스터를 준비한 후 저항 변화층에 대해 전압(voltage, V)에 따른 전류(Current, A)값을 측정하여, 저항 변조율을 측정하였다. 보다 구체적으로, -1V to 3V, -2V to 3V, -3V to 3V의 조건에서 측정되었다. 도 11에서 확인할 수 있듯이, 상기 비교 예 1에 따른 멤리스터는 매우 낮은 값의 저항 변조를 갖는 것을 확인할 수 있었다. Referring to FIG. 11, after preparing the memristor according to Comparative Example 1 (High vacuum), the resistance modulation rate is measured by measuring the current (A) value according to the voltage (V) for the resistance change layer did More specifically, it was measured under conditions of -1V to 3V, -2V to 3V, and -3V to 3V. As can be seen in FIG. 11 , it was confirmed that the memristor according to Comparative Example 1 had a very low value of resistance modulation.
도 12는 본 발명의 실험 예 1에 따른 멤리스터의 저항 변조율을 측정한 결과를 나타내는 도면이다. 12 is a diagram showing the result of measuring the resistance modulation factor of the memristor according to Experimental Example 1 of the present invention.
도 12를 참조하면, 상기 실험 예 1(0.005 torr)에 따른 멤리스터를 준비한 후 저항 변화층에 대해 전압(voltage, V)에 따른 전류(Current, A)값을 측정하여, 저항 변조율을 측정하였다. 보다 구체적으로, -1V to 3V, -3V to 3V, -5V to 3V의 조건에서 측정되었다. 도 12에서 확인할 수 있듯이, 상기 실험 예 1에 따른 멤리스터의 저항 변화층은, 59의 저항 변조율(On/off ratio)을 갖는 것을 확인할 수 있었다. Referring to FIG. 12, after preparing the memristor according to Experimental Example 1 (0.005 torr), the resistance modulation rate is measured by measuring the current (A) value according to the voltage (V) for the resistance change layer did More specifically, it was measured under conditions of -1V to 3V, -3V to 3V, and -5V to 3V. As can be seen in FIG. 12 , it was confirmed that the resistance change layer of the memristor according to Experimental Example 1 had an on/off ratio of 59.
도 13은 본 발명의 실험 예 2에 따른 멤리스터의 저항 변조율을 측정한 결과를 나타내는 도면이다. 13 is a diagram showing the result of measuring the resistance modulation factor of the memristor according to Experimental Example 2 of the present invention.
도 13을 참조하면, 상기 실험 예 2(0.1 torr)에 따른 멤리스터를 준비한 후 저항 변화층에 대해 전압(voltage, V)에 따른 전류(Current, A)값을 측정하여, 저항 변조율을 측정하였다. 보다 구체적으로, -1V to 3V, -2V to 3V, -3V to 3V, -5V to 3V, -7V to 3V의 조건에서 측정되었다. 구체적인 측정 결과는 아래의 <표 4>를 통해 정리된다. Referring to FIG. 13, after preparing the memristor according to Experimental Example 2 (0.1 torr), the resistance modulation rate is measured by measuring the current (A) value according to the voltage (V) for the resistance change layer did More specifically, it was measured under conditions of -1V to 3V, -2V to 3V, -3V to 3V, -5V to 3V, and -7V to 3V. The specific measurement results are organized through <Table 4> below.
도 13에서 확인할 수 있듯이, 상기 실험 예 2에 따른 멤리스터의 저항 변화층에서는 멀티레벨 스위칭 특성이 나타나는 것을 확인할 수 있었다. 또한, <표 4>에서 확인할 수 있듯이, 상기 실험 예 2에 따른 멤리스터의 저항 변화층은 1.1x105의 높은 저항 변조율(On/off ratio)을 갖는 것을 확인할 수 있었다. As can be seen in FIG. 13, it was confirmed that the multilevel switching characteristics appeared in the resistance change layer of the memristor according to Experimental Example 2. In addition, as can be seen in <Table 4>, it was confirmed that the resistance change layer of the memristor according to Experimental Example 2 had a high resistance modulation ratio (On/off ratio) of 1.1x10 5 .
도 14는 본 발명의 실험 예 3에 따른 멤리스터의 저항 변조율을 측정한 결과를 나타내는 도면이다. 14 is a diagram showing the result of measuring the resistance modulation factor of the memristor according to Experimental Example 3 of the present invention.
도 14를 참조하면, 상기 실험 예 3(0.2 torr)에 따른 멤리스터를 준비한 후 저항 변화층에 대해 전압(voltage, V)에 따른 전류(Current, A)값을 측정하여, 저항 변조율을 측정하였다. 보다 구체적으로, -1V to 3V, -2V to 3V, -3V to 3V, -4V to 3V, -5V to 3V의 조건에서 측정되었다. Referring to FIG. 14, after preparing the memristor according to Experimental Example 3 (0.2 torr), the resistance modulation rate is measured by measuring the current (A) value according to the voltage (V) for the resistance change layer did More specifically, it was measured under conditions of -1V to 3V, -2V to 3V, -3V to 3V, -4V to 3V, and -5V to 3V.
도 14에서 확인할 수 있듯이, 상기 실험 예 3에 따른 멤리스터의 저항 변화층 또한 멀티레벨 스위칭 특성이 나타나는 것을 확인할 수 있었다. 또한, 상기 실험 예 3에 따른 멤리스터의 저항 변화층은 9.3x102의 저항 변조율(On/off ratio)을 갖는 것을 확인할 수 있었다. As can be seen in FIG. 14, it can be confirmed that the resistance change layer of the memristor according to Experimental Example 3 also exhibits multilevel switching characteristics. In addition, it was confirmed that the resistance change layer of the memristor according to Experimental Example 3 had an on/off ratio of 9.3x10 2 .
도 15는 본 발명의 실험 예 4에 따른 멤리스터의 저항 변조율을 측정한 결과를 나타내는 도면이다. 15 is a diagram showing the result of measuring the resistance modulation factor of the memristor according to Experimental Example 4 of the present invention.
도 15를 참조하면, 상기 실험 예 4(1.0 torr)에 따른 멤리스터를 준비한 후 저항 변화층에 대해 전압(voltage, V)에 따른 전류(Current, A)값을 측정하여, 저항 변조율을 측정하였다. 보다 구체적으로, -1V to 3V, -2V to 3V, -3V to 3V, -4V to 3V, -5V to 3V의 조건에서 측정되었다. Referring to FIG. 15, after preparing the memristor according to Experimental Example 4 (1.0 torr), the resistance modulation rate is measured by measuring the current (A) value according to the voltage (V) for the resistance change layer did More specifically, it was measured under conditions of -1V to 3V, -2V to 3V, -3V to 3V, -4V to 3V, and -5V to 3V.
도 15에서 확인할 수 있듯이, 상기 실험 예 4에 따른 멤리스터의 저항 변화층 또한 멀티레벨 스위칭 특성이 나타나는 것을 확인할 수 있었다. 또한, 상기 실험 예 4에 따른 멤리스터의 저항 변화층은 2.9x103의 저항 변조율(On/off ratio)을 갖는 것을 확인할 수 있었다. As can be seen in FIG. 15, it can be confirmed that the resistance change layer of the memristor according to Experimental Example 4 also exhibits multilevel switching characteristics. In addition, it was confirmed that the resistance change layer of the memristor according to Experimental Example 4 had an on/off ratio of 2.9x10 3 .
상기 비교 예 1 및 실험 예 1 내지 실험 예 4에 따른 멤리스터 저항 변화층의 특성이 아래의 <표 5>를 통해 정리된다. The characteristics of the memristor resistance varying layer according to Comparative Example 1 and Experimental Examples 1 to 4 are summarized in <Table 5> below.
도 11 내지 도 15 및 <표 5>를 통해 확인할 수 있듯이, 저항 변화층을 형성하기 위한 공정 압력이 0.005 torr에서 0.1 torr로 증가함에 따라 저항 변조율(On/off ratio)이 현저하게 증가하지만, 0.1 torr에서 0.2 torr 및 1.0 torr로 증가함에 따라 저항 변조율(On/off ratio)이 현저하게 감소하는 것을 확인할 수 있었다. 또한, 저항 변화층을 형성하기 위한 공정 압력이 0.1 torr 이상인 경우 멀티레벨 스위칭 특성이 나타나지만, 0.1 torr 미만의 조건에서는 멀티레벨 스위칭 특성이 나타나지 않는 것을 확인할 수 있었다. As can be seen through FIGS. 11 to 15 and <Table 5>, as the process pressure for forming the resistance change layer increases from 0.005 torr to 0.1 torr, the resistance modulation ratio (On/off ratio) increases remarkably. It was confirmed that the resistance modulation ratio (On / off ratio) significantly decreased as the voltage increased from 0.1 torr to 0.2 torr and 1.0 torr. In addition, it was confirmed that multilevel switching characteristics appeared when the process pressure for forming the resistance change layer was 0.1 torr or more, but multilevel switching characteristics did not appear under the condition of less than 0.1 torr.
이에 따라, 저항 변화층 형성을 위한 공정 압력이 0.1 torr 이상으로 제어됨으로써, 저항 변화층은 멀티레벨 스위칭 특성을 가질 수 있는 것을 알 수 있다. 또한, 저항 변화층 형성을 위한 공정 압력이 0.005 torr 초과 0.2 torr 미만으로 제어됨으로써, 저항 변화층은 1.1x105이상의 높은 저항 변조율(On/off ratio)을 갖는 것을 알 수 있다. 결과적으로, 높은 저항 변조율과 멀티레벨 스위칭 특성을 모두 갖기 위해 0.1 torr 이상 0.2 torr 미만으로 공정 압력이 제어되어야 함을 알 수 있다. Accordingly, it can be seen that the resistance-variable layer can have multi-level switching characteristics by controlling the process pressure for forming the resistance-variable layer to 0.1 torr or more. In addition, since the process pressure for forming the resistance-variable layer is controlled to greater than 0.005 torr and less than 0.2 torr, it can be seen that the resistance-variable layer has a high resistance modulation ratio (on/off ratio) of 1.1x10 5 or more. As a result, it can be seen that the process pressure must be controlled to be greater than 0.1 torr and less than 0.2 torr in order to have both a high resistance modulation rate and multilevel switching characteristics.
도 16은 본 발명의 실험 예 2에 따른 멤리스터의 저항 변화층의 전도 메커니즘을 설명하기 위한 도면이다. 16 is a diagram for explaining a conduction mechanism of a resistance change layer of a memristor according to Experimental Example 2 of the present invention.
도 16의 (a)를 참조하면, 상기 실험 예 2(0.1 torr)에 따른 멤리스터를 준비한 후 저항 변화층에 대해 전압(voltage, V)에 따른 전류(Current, A)값을 측정하여, 전도 메커니즘(conduction mechanism)을 확인하였다. 도 16의 (b)는 Pool Frenkel emission 그래프를 나타낸다. Referring to (a) of FIG. 16, after preparing the memristor according to Experimental Example 2 (0.1 torr), the current (A) value according to the voltage (V) is measured for the resistance change layer, and conduction The conduction mechanism was confirmed. 16(b) shows a Pool Frenkel emission graph.
도 16의 (a) 및 (b)에서 확인할 수 있듯이, 상기 실험 예 2에 따른 멤리스터의 저항 변화층이 On 상태일 경우 ohmic, SCLC(Space Charge Limited Conduction)를 보이지만, off 상태일 경우 Pool Frenkel emission을 보이는 것을 확인할 수 있었다. As can be seen in (a) and (b) of FIG. 16, when the resistance change layer of the memristor according to Experimental Example 2 is in an on state, ohmic and SCLC (Space Charge Limited Conduction) are shown, but in an off state, Pool Frenkel emission could be observed.
도 17은 본 발명의 비교 예 2에 따른 멤리스터의 저항 변화층 특성을 나타내는 도면이다. 17 is a diagram showing characteristics of a resistance change layer of a memristor according to Comparative Example 2 of the present invention.
도 17을 참조하면, 상기 비교 예 2에 따른 멤리스터(SRO-Sb2Se3-Pt)를 준비한 후 저항 변화층에 대해 전압(voltage, V)에 따른 전류(Current, A)값을 측정하였다. 도 17에서 확인할 수 있듯이 제1 전극으로서 SRO를 사용한 경우, 멀티레벨 스위칭 특성 및 멤리스터 특성이 나타나지 않고, ohmic한 결과를 나타내는 것을 확인할 수 있었다. Referring to FIG. 17, after preparing the memristor (SRO-Sb 2 Se 3 -Pt) according to Comparative Example 2, the current (Current, A) value according to the voltage (V) was measured for the resistance change layer . As can be seen in FIG. 17, when SRO was used as the first electrode, it was confirmed that multilevel switching characteristics and memristor characteristics did not appear, and ohmic results were obtained.
도 18은 본 발명의 실험 예 2에 따른 멤리스터의 안정성 및 신뢰성 테스트 결과를 나타내는 도면이다. 18 is a diagram showing stability and reliability test results of the memristor according to Experimental Example 2 of the present invention.
도 18의 (a)를 참조하면, 상기 실험 예 2에 따른 멤리스터를 준비한 후 싸이클 동작이 복수회 반복되는 동안 저항 변조율(On/off ratio)을 측정하였다. -5V 
도 18의 (b)를 참조하면, 상기 실험 예 2에 따른 멤리스터를 준비한 후 싸이클 동작이 8회 반복되는 동안, 각 싸이클 마다 전압(voltage, V)에 따른 전류(current, A)를 측정하였다. 도 18의 (b)에서 확인할 수 있듯이, 상기 실험 예 2에 따른 멤리스터는 싸이클 동작이 8회 반복되는 동안 실질적으로 유사한 거동을 나타내는 것을 확인할 수 있었다. Referring to (b) of FIG. 18, after preparing the memristor according to Experimental Example 2, the current (A) according to the voltage (V) was measured for each cycle while the cycle operation was repeated 8 times. . As can be seen in (b) of FIG. 18, it was confirmed that the memristor according to Experimental Example 2 showed substantially similar behavior while the cycle operation was repeated 8 times.
즉, 도 18의 (a) 및 (b)를 통해 확인할 수 있듯이, 상기 실험 예 2에 따른 멤리스터는 높은 안정성과 신뢰성을 갖는 것을 확인할 수 있었다. That is, as can be confirmed through (a) and (b) of FIG. 18 , it was confirmed that the memristor according to Experimental Example 2 had high stability and reliability.
도 19는 본 발명의 실험 예 2에 따른 멤리스터의 전류값 변화 특성을 나타내는 도면이다. 19 is a diagram showing current value change characteristics of a memristor according to Experimental Example 2 of the present invention.
도 19의 (a)를 참조하면, 상기 실험 예 2에 따른 멤리스터를 준비한 후 3ms Rising time, 50ms Width, -1V Base Voltage, 및 2V Pulse voltage 조건에서 시간(Time, s)에 따른 전압(Voltage, V) 변화를 측정하였다. 도 19의 (b)를 참조하면, 상기 실험 예 2에 따른 멤리스터를 준비한 후 3ms Rising time, 50ms Width, -1V Base Voltage, 및 -7V Pulse voltage 조건에서 시간(Time, s)에 따른 전압(Voltage, V) 변화를 측정하였다. 도 19의 (a) 및 (b)에서 확인할 수 있듯이, 상기 실험 예 2에 따른 멤리스터는 3ms의 짧은 pulse voltage에서도 전류값이 변하는 것을 확인할 수 있었다. Referring to (a) of FIG. 19, after preparing the memristor according to Experimental Example 2, the voltage (Voltage according to Time, s) under the conditions of 3ms Rising time, 50ms Width, -1V Base Voltage, and 2V Pulse voltage , V) changes were measured. Referring to (b) of FIG. 19, after preparing the memristor according to Experimental Example 2, voltage according to time (Time, s) under conditions of 3ms Rising time, 50ms Width, -1V Base Voltage, and -7V Pulse voltage ( Voltage, V) changes were measured. As can be seen in (a) and (b) of FIG. 19 , it was confirmed that the current value of the memristor according to Experimental Example 2 is changed even at a short pulse voltage of 3 ms.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.In the above, the present invention has been described in detail using preferred embodiments, but the scope of the present invention is not limited to specific embodiments, and should be interpreted according to the appended claims. In addition, those skilled in the art should understand that many modifications and variations are possible without departing from the scope of the present invention.
100: 제1 전극
200: 저항 변화층
300: 제2 전극
BG: 브릿지
M: 마스크
h: 개구
A1, A2: 제1 영역, 제2 영역100: first electrode
200: resistance change layer
300: second electrode
BG: Bridge
M: mask
h: opening
A 1 , A 2 : first region, second region
Claims (12)
상기 제1 전극 상에, 펄스드 레이저 증착법(Pulsed Laser Deposition, PLD)을 통해 셀렌화안티몬(Sb2Se3)을 포함하는 저항 변화층을 형성하는 단계; 및
상기 저항 변화층 상에 제2 전극을 형성하는 단계를 포함하되,
상기 저항 변화층을 형성하는 단계에서, 상기 저항 변화층의 형성을 위한 공정 압력이 제어됨에 따라 상기 저항 변화층의 특성이 제어되는 것을 포함하는 멀티레벨 멤리스터의 제조 방법.
preparing a first electrode;
Forming a resistance change layer including antimony selenide (Sb 2 Se 3 ) on the first electrode through a pulsed laser deposition (PLD); and
Forming a second electrode on the resistance change layer,
and in the step of forming the resistance change layer, characteristics of the resistance change layer are controlled as process pressure for forming the resistance change layer is controlled.
상기 저항 변화층의 형성을 위한 공정 압력이 0.1 torr 이상으로 제어됨에 따라, 상기 저항 변화층이 멀티레벨 스위칭 특성을 갖는 것을 포함하는 멀티레벨 멤리스터의 제조 방법.
According to claim 1,
The method of manufacturing a multilevel memristor comprising controlling the resistance change layer to have a multilevel switching characteristic as a process pressure for forming the resistance change layer is controlled to 0.1 torr or more.
상기 저항 변화층의 형성을 위한 공정 압력이 0.005 torr 초과 0.2 torr 미만으로 제어됨에 따라, 상기 저항 변화층의 저항 변조율(On/off ratio)이 향상되는 것을 포함하는 멀티레벨 멤리스터의 제조 방법.
According to claim 1,
As the process pressure for forming the resistance change layer is controlled to be greater than 0.005 torr and less than 0.2 torr, an on / off ratio of the resistance change layer is improved. Method of manufacturing a multilevel memristor.
상기 저항 변화층의 형성을 위한 공정 압력이 증가함에 따라, 상기 저항 변화층의 공극률이 향상되는 것을 포함하는 멀티레벨 멤리스터의 제조 방법.
According to claim 1,
The manufacturing method of the multilevel memristor comprising increasing the porosity of the resistance change layer as the process pressure for forming the resistance change layer increases.
상기 저항 변화층을 형성하는 단계는,
상기 제1 전극의 제1 영역 상에 실리콘 브릿지(bridge)를 배치하는 단계;
상기 실리콘 브릿지가 배치된 상태에서 상기 제1 전극 상에 셀렌화안티몬(Sb2Se3) 타겟 소스를 증착시키는 단계; 및
상기 제1 영역 상에 배치된 상기 실리콘 브릿지를 상기 제1 전극으로부터 제거하여, 상기 실리콘 브릿지가 배치되지 않은 상기 제1 전극의 제2 영역 상에 상기 저항 변화층을 형성하는 단계를 포함하는 멀티레벨 멤리스터의 제조 방법.
According to claim 1,
Forming the resistance change layer,
disposing a silicon bridge on a first region of the first electrode;
depositing an antimony selenide (Sb 2 Se 3 ) target source on the first electrode in a state where the silicon bridge is disposed; and
and removing the silicon bridge disposed on the first region from the first electrode to form the resistance change layer on a second region of the first electrode where the silicon bridge is not disposed. Method for manufacturing memristors.
상기 저항 변화층 상에 제2 전극을 형성하는 단계는,
상기 저항 변화층 상에 복수의 개구가 형성된 마스크를 배치하는 단계;
상기 마스크가 배치된 상기 저항 변화층 상에 금속 타겟 소스를 제공하여, 상기 개구를 통해 노출된 상기 저항 변화층 상에 상기 금속 타겟 소스를 증착 시키는 단계; 및
상기 저항 변화층으로부터 상기 마스크를 제거하는 단계를 포함하는 멀티레벨 멤리스터의 제조 방법.
According to claim 5,
Forming a second electrode on the resistance change layer,
disposing a mask having a plurality of openings on the resistance change layer;
providing a metal target source on the resistance change layer where the mask is disposed, and depositing the metal target source on the resistance change layer exposed through the opening; and
A method of manufacturing a multilevel memristor comprising removing the mask from the resistance change layer.
상기 마스크를 배치하는 단계에서 상기 저항 변화층 상에 배치된 상기 마스크 중 일부분은 상기 제1 전극의 상기 제1 영역의 일부분을 덮도록 배치되고,
상기 금속 타겟 소스를 증착시키는 단계에서 상기 금속 타겟 소스는 상기 제1 전극의 상기 제1 영역에도 제공되어,
상기 제1 전극의 상기 제1 영역 상에도 상기 제2 전극이 형성되는 것을 포함하는 멀티레벨 멤리스터의 제조 방법.
According to claim 6,
In the step of disposing the mask, a portion of the mask disposed on the resistance change layer is disposed to cover a portion of the first region of the first electrode;
In the step of depositing the metal target source, the metal target source is provided to the first region of the first electrode,
and forming the second electrode on the first region of the first electrode.
상기 저항 변화층의 형성을 위한 레이저 에너지 밀도(Laser energy density)는 2 J/cm2이고, 증착 온도는 200℃이며, 펄스 반복 주파수(repetition rate)는 5 Hz인 것을 포함하는 멀티레벨 멤리스터의 제조 방법.
According to claim 1,
The laser energy density for forming the resistance change layer is 2 J/cm 2 , the deposition temperature is 200° C., and the pulse repetition rate is 5 Hz. manufacturing method.
상기 제1 전극이 포함하는 물질의 종류에 따라, 멤리스터 특성 및 멀티레벨 스위칭 특성을 갖는 것을 포함하는 멀티레벨 멤리스터.
A first electrode including a strontium (Sr) compound, a resistance change layer disposed on the first electrode and including antimony selenide (Sb 2 Se 3 ), and a second electrode disposed on the resistance change layer but
A multilevel memristor including one having memristor characteristics and multilevel switching characteristics according to the type of material included in the first electrode.
상기 제1 전극은 니오븀(Nb)이 도핑된 스트론튬 티탄산염(SrTiO3, STO)을 포함하는 멀티레벨 멤리스터.
According to claim 9,
The first electrode is a multilevel memristor including strontium titanate (SrTiO 3 , STO) doped with niobium (Nb).
1.1x105 이상의 저항 변조율(On/off ratio)을 갖는 것을 포함하는 멀티레벨 멤리스터.
According to claim 9,
1.1x10 5 Multi-level memristor including one having a resistance modulation rate (On / off ratio) or more.
상기 제1 전극은, 외부에 노출되는 제1 영역 및 상기 저항 변화층이 배치되는 제2 영역을 포함하되,
상기 제1 영역 상에도 상기 제2 전극이 배치되는 것을 포함하는 멀티레벨 멤리스터. According to claim 9,
The first electrode includes a first region exposed to the outside and a second region in which the resistance change layer is disposed,
The multilevel memristor comprising the second electrode disposed also on the first region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210169628A KR102671671B1 (en) | 2021-12-01 | 2021-12-01 | Memristor having multi-level switching characteristics and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210169628A KR102671671B1 (en) | 2021-12-01 | 2021-12-01 | Memristor having multi-level switching characteristics and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230082068A true KR20230082068A (en) | 2023-06-08 |
| KR102671671B1 KR102671671B1 (en) | 2024-06-03 |
Family
ID=86765539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210169628A KR102671671B1 (en) | 2021-12-01 | 2021-12-01 | Memristor having multi-level switching characteristics and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102671671B1 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791477B1 (en) * | 2006-08-08 | 2008-01-03 | 삼성전자주식회사 | A phase-change memory unit, method of manufacturing the phase-change memory unit, a phase-change memory device having the phase-change memory unit and method of manufacturing the phase-change memory device |
| KR20100084790A (en) * | 2009-01-19 | 2010-07-28 | 한양대학교 산학협력단 | Non-volatile memory device and method of manufacturing the same |
| KR20100116221A (en) * | 2008-03-13 | 2010-10-29 | 가부시끼가이샤 도시바 | Information recording device and information recording/reproduction system including the same |
| KR20130062211A (en) * | 2011-12-03 | 2013-06-12 | 에스케이하이닉스 주식회사 | Variable resistive memory device and method of fabricating the same |
| JP2014053459A (en) * | 2012-09-07 | 2014-03-20 | Sharp Corp | Process of manufacturing photoelectric conversion element |
| KR20170113453A (en) | 2016-03-31 | 2017-10-12 | 성균관대학교산학협력단 | Memristor using layered organic-inorganic hybrid perovskite |
| KR20210059428A (en) * | 2019-11-15 | 2021-05-25 | 광주과학기술원 | Dielectric layer, memcapacitor manufactured comprising the same, cell array comprising the same, and manufacturing method of the same |
-
2021
- 2021-12-01 KR KR1020210169628A patent/KR102671671B1/en active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791477B1 (en) * | 2006-08-08 | 2008-01-03 | 삼성전자주식회사 | A phase-change memory unit, method of manufacturing the phase-change memory unit, a phase-change memory device having the phase-change memory unit and method of manufacturing the phase-change memory device |
| KR20100116221A (en) * | 2008-03-13 | 2010-10-29 | 가부시끼가이샤 도시바 | Information recording device and information recording/reproduction system including the same |
| KR20100084790A (en) * | 2009-01-19 | 2010-07-28 | 한양대학교 산학협력단 | Non-volatile memory device and method of manufacturing the same |
| KR20130062211A (en) * | 2011-12-03 | 2013-06-12 | 에스케이하이닉스 주식회사 | Variable resistive memory device and method of fabricating the same |
| JP2014053459A (en) * | 2012-09-07 | 2014-03-20 | Sharp Corp | Process of manufacturing photoelectric conversion element |
| KR20170113453A (en) | 2016-03-31 | 2017-10-12 | 성균관대학교산학협력단 | Memristor using layered organic-inorganic hybrid perovskite |
| KR20210059428A (en) * | 2019-11-15 | 2021-05-25 | 광주과학기술원 | Dielectric layer, memcapacitor manufactured comprising the same, cell array comprising the same, and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102671671B1 (en) | 2024-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7265570B2 (en) | Methods used to form ferroelectric capacitors, ferroelectric field effect transistors, and electronic components containing conductive and ferroelectric materials | |
| KR100693409B1 (en) | Nonvolatile Memory Device Based on Resistance Switching of Oxide ? Method Thereof | |
| EP3231021B1 (en) | Transition metal oxide resistive switching device with doped buffer region | |
| KR100913395B1 (en) | Memory devices and method for fabricating the same | |
| US7960774B2 (en) | Memory devices including dielectric thin film and method of manufacturing the same | |
| WO2002019389A2 (en) | Epitaxial template and barrier for the integration of functional thin film heterostructures on silicon | |
| JP6101068B2 (en) | Metal-insulator-metal stack and manufacturing method thereof | |
| US9281477B2 (en) | Resistance change element and method for producing the same | |
| KR20100084677A (en) | Capacitor, semiconductor device, method for manufacturing the capacitor, and method for manufacturing the semiconductor device | |
| KR100769547B1 (en) | Memory Devices including Dielectric Thin Film and The Manufacturing Method thereof | |
| US6403441B1 (en) | Method for fabricating storage capacitor using high dielectric constant material | |
| KR102671671B1 (en) | Memristor having multi-level switching characteristics and manufacturing method thereof | |
| KR102259923B1 (en) | Dielectric layer, memcapacitor manufactured comprising the same, cell array comprising the same, and manufacturing method of the same | |
| US20170012197A1 (en) | Variable-Resisance Element and Production Method Therefor | |
| US6504228B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR101455003B1 (en) | capacitor device | |
| JP3914171B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20220406884A1 (en) | Thin film structure, capacitor including thin film structure, semiconductor device including thin film structure, and method of manufacturing thin film structure | |
| KR102674344B1 (en) | Method for manufacturing capacitor with low leakage current and high capacitance using high work function oxide semiconductor interlayer and capacitor manufactured thereby | |
| US20110151617A1 (en) | Memory and methods of forming the same to enhance scalability of non-volatile two-terminal memory cells | |
| KR102601688B1 (en) | Memcapacitor having multi-capacitance memory characteristics and method for manufacturing the same | |
| JP6825085B2 (en) | Manufacturing method of resistance changing element and resistance changing element | |
| KR20240071099A (en) | Multi-capacitance memcapacitor device having neuromorphic characteristics and method for manufacturing the same | |
| KR20220169882A (en) | Thin film structure, capacitor and semiconductor device including the same, and preparation method of the thin film structure | |
| JP2006128718A (en) | Oxide dielectric element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |