KR20230075443A - 상이한 비트 심도에서 비디오 데이터의 코딩을 위한 적응적 루프 필터링의 동작 비트 심도의 제한 - Google Patents

상이한 비트 심도에서 비디오 데이터의 코딩을 위한 적응적 루프 필터링의 동작 비트 심도의 제한 Download PDF

Info

Publication number
KR20230075443A
KR20230075443A KR1020237010258A KR20237010258A KR20230075443A KR 20230075443 A KR20230075443 A KR 20230075443A KR 1020237010258 A KR1020237010258 A KR 1020237010258A KR 20237010258 A KR20237010258 A KR 20237010258A KR 20230075443 A KR20230075443 A KR 20230075443A
Authority
KR
South Korea
Prior art keywords
bit depth
video
video data
samples
reconstructed
Prior art date
Application number
KR1020237010258A
Other languages
English (en)
Inventor
드미트로 루사노브스키
반 루옹 팜
마르타 카르체비츠
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20230075443A publication Critical patent/KR20230075443A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
    • H04N19/82—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation involving filtering within a prediction loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/117—Filters, e.g. for pre-processing or post-processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/63—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using sub-band based transform, e.g. wavelets
    • H04N19/635—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using sub-band based transform, e.g. wavelets characterised by filter definition or implementation details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

비디오 데이터를 코딩하기 위한 예시적인 디바이스들 및 기법들이 설명된다. 예시의 디바이스는 비디오 데이터를 저장하도록 구성된 메모리 및 회로부에서 구현되고 메모리에 통신가능하게 커플링된 하나 이상의 프로세서들을 포함한다. 그 하나 이상의 프로세서들은 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하도록 구성되고, 고정 비트 심도는 입력 비트 심도와 상이하다. 하나 이상의 프로세서들은 고정 비트 심도에서 재구성된 샘플들을 분류하고 그 분류에 기초하여 필터를 결정하도록 구성된다. 하나 이상의 프로세서들은 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링하고, 적응적 루프 필터링된 샘플들을 프로세싱하도록 구성된다.

Description

상이한 비트 심도에서 비디오 데이터의 코딩을 위한 적응적 루프 필터링의 동작 비트 심도의 제한
이 출원은 2021년 9월 2일자로 출원된 미국 출원 제 17/465,149 호 및 2020년 9월 30일자로 출원된 미국 가특허출원 제 63/085,957 호에 대하여 우선권을 주장하며, 그 각각의 내용은 원용에 의하여 본원에 통합된다. 2021년 9월 2일자로 출원된 미국 출원 제 17/465,149 호는 2020년 9월 30일자로 출원된 미국 가특허출원 제 63/085,957 호의 이익을 주장한다.
기술 분야
본 개시는 비디오 인코딩 및 비디오 디코딩에 관한 것이다.
배경
디지털 비디오 능력들은 디지털 텔레비전들, 디지털 직접 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인용 디지털 보조기들 (PDA들), 랩톱 또는 데스크톱 컴퓨터들, 태블릿 컴퓨터들, e-북 리더들, 디지털 카메라들, 디지털 레코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 소위 "스마트 폰들", 비디오 텔레컨퍼런싱 디바이스들, 비디오 스트리밍 디바이스들 등을 포함한, 광범위한 디바이스들에 통합될 수 있다. 디지털 비디오 디바이스들은, MPEG-2, MPEG-4, ITU-T H.263 또는 ITU-T H.264/MPEG-4, Part 10, AVC (Advanced Video Coding), ITU-T H.265, HEVC (High Efficiency Video Coding) 에 의해 정의되는 표준들, 및 그러한 표준들의 확장들에서 설명된 것들과 같은 비디오 코딩 기법들을 구현한다. 비디오 디바이스들은 그러한 비디오 코딩 기술들을 구현함으로써 디지털 비디오 정보를 더 효율적으로 송신, 수신, 인코딩, 디코딩, 및/또는 저장할 수도 있다.
비디오 코딩 기법들은 비디오 시퀀스들에 내재한 리던던시를 감소 또는 제거하기 위해 공간 (인트라 픽처) 예측 및/또는 시간 (인터 픽처) 예측을 포함한다. 블록 기반 비디오 코딩에 대해, 비디오 슬라이스 (즉, 비디오 픽처 또는 비디오 픽처의 일부) 는 비디오 블록들로 파티셔닝될 수도 있으며, 이 비디오 블록들은 또한 코딩 트리 유닛들 (CTU들), 코딩 유닛들 (CU들) 및/또는 코딩 노드들로서 지칭될 수도 있다. 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일한 픽처에 있어서 이웃하는 블록들에서의 레퍼런스 샘플들에 대한 공간적 예측을 사용하여 인코딩된다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스에서의 비디오 블록들은 동일 픽처의 이웃하는 블록들에서의 레퍼런스 샘플들에 대한 공간 예측, 또는 다른 레퍼런스 픽처들에서의 레퍼런스 샘플들에 대한 시간 예측을 이용할 수도 있다. 픽처들은 프레임들로 지칭될 수도 있고, 레퍼런스 픽처들은 레퍼런스 프레임들로 지칭될 수도 있다.
개요
일반적으로, 본 개시물은 필수 비디오 코딩 (Essential Video Coding; EVC), 다목적 비디오 코딩 (Versatile Video Coding; VVC) 또는 다른 비디오 코딩 표준들과 같은 코덱들에서 적응적 루프 필터 (Adaptive Loop Filter; ALF) 프로세싱 스테이지에 대한 동작 비트 심도(operational bit depth)를 제약하기 위한 기법들을 설명한다. 개시된 기법들은, 예를 들어, 높은 비트 심도 프로파일 코덱, 예컨대, 높은 비트 심도 프로파일 EVC 또는 VVC 코덱에서, ALF 필터 컴포넌트들을 높은 비트 심도들로 동작가능하도록 재설계하기 보다는, 더 낮은 비트 심도, 예컨대, 10 비트를 타겟으로 하는 ALF 필터 컴포넌트들의 구현의 재사용을 허용한다.
일 예에서, 방법은 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하는 단계 - 고정 비트 심도는 입력 비트 심도와 상이함 -, 고정 비트 심도에서 재구성된 샘플들을 분류하는 단계, 그 분류에 기초하여 필터를 결정하는 단계, 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링하는 단계, 및 적응적 루프 필터링된 샘플들을 프로세싱하는 단계를 포함한다.
일 예에서, 디바이스는 비디오 데이터를 저장하도록 구성된 메모리, 및, 회로부에서 구현되고 메모리에 통신가능하게 커플링된 하나 이상의 프로세서들을 포함하고, 그 하나 이상의 프로세서들은: 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하고 - 고정 비트 심도는 입력 비트 심도와 상이함 -; 고정 비트 심도에서 재구성된 샘플들을 분류하고; 그 분류에 기초하여 필터를 결정하고; 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링하고; 그리고 적응적 루프 필터링된 샘플들을 프로세싱하도록 구성된다.
일 예에서, 비일시적 컴퓨터 판독가능 저장 매체는 명령들을 저장하고, 그 명령들은, 실행될 때, 하나 이상의 프로세서들로 하여금: 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하게 하고 - 고정 비트 심도는 입력 비트 심도와 상이함 -; 고정 비트 심도에서 재구성된 샘플들을 분류하게 하고; 분류에 기초하여 필터를 결정하게 하고; 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링하게 하고; 그리고 적응적 루프 필터링된 샘플들을 프로세싱하게 한다.
일 예에서, 디바이스는 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하는 수단으로서, 고정 비트 심도는 입력 비트 심도와 상이한, 상기 입력 비트 심도를 조정하는 수단, 고정 비트 심도에서 재구성된 샘플들을 분류하는 수단, 그 분류에 기초하여 필터를 결정하는 수단, 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링하는 수단, 및 적응적 루프 필터링된 샘플들을 프로세싱하는 수단을 포함한다.
일 예에서, 방법은 적응적 루프 필터 (ALF) 의 동작들을 고정된 동작 비트 심도로 제약하는 단계, 고정된 동작 비트 심도로 제약된 동작들을 갖는 ALF 를 이용하여 비디오 데이터의 블록의 샘플들을 적응적 루프 필터링하는 단계, 및 적응적 루프 필터링된 샘플들에 기초하여 블록을 코딩하는 단계를 포함한다.
다른 예에서, 디바이스는 비디오 데이터를 저장하도록 구성된 메모리, 및 회로로 구현되고 메모리에 커플링된 하나 이상의 프로세서들을 포함하고, 그 하나 이상의 프로세서들은 본 개시의 기법들 중 임의의 것을 수행하도록 구성된다.
다른 예에서, 디바이스는 본 개시의 기법들 중 임의의 것을 수행하기 위한 적어도 하나의 수단을 포함한다.
다른 예에서, 컴퓨터 판독가능 저장 매체는, 실행될 때, 프로그래밍가능 프로세서로 하여금, 본 개시의 기법들 중 임의의 것을 수행하게 하는 명령들로 인코딩된다.
하나 이상의 예들의 상세들이 첨부 도면들 및 이하의 설명에서 전개된다. 다른 특징들, 목적들, 및 이점들은 설명, 도면들, 및 청구항들로부터 명백할 것이다.
도면들의 간단한 설명
도 1 은 본 개시의 기법들을 수행할 수도 있는 예시적인 비디오 인코딩 및 디코딩 시스템을 나타내는 블록도이다.
도 2a 및 도 2b 는 예시적인 쿼드트리 바이너리 트리 (QTBT) 구조, 및 대응하는 코딩 트리 유닛 (CTU) 을 나타내는 개념도들이다.
도 3 은 본 개시의 기법들을 수행할 수도 있는 예시적인 비디오 인코더를 나타내는 블록도이다.
도 4 는 본 개시의 기법들을 수행할 수도 있는 예시적인 비디오 디코더를 나타내는 블록도이다.
도 5 는 적응적 루프 필터 (ALF) 의 예시적인 아키텍처를 예시하는 개념도이다.
도 6 은 예시적인 ALF 필터 형상들을 예시하는 개념도이다.
도 7a 내지 도 7d는 라플라시안 계산에 사용하기 위한 서브샘플링된 포지션들을 예시하는 개념도들이다.
도 8 은 예시적인 루마 ALF 아키텍처의 블록도이다.
도 9 는 본 개시의 기법들에 따른, 예시적인 루마 ALF 아키텍처를 나타내는 블록도이다.
도 10 은 본 개시에 따른, 예시적인 ALF 루마 필터링 기법들을 나타내는 플로우차트이다.
도 11 은 본 개시의 기법들에 따른, 현재 블록을 인코딩하기 위한 예시적인 방법을 나타내는 플로우차트이다.
도 12 는 본 개시의 기법들에 따른, 현재 블록을 디코딩하기 위한 예시적인 방법을 나타내는 플로우차트이다.
상세한 설명
비디오 코딩 표준들 및 비디오 코더들은, 과거 비디오 코딩 표준들 및 비디오 코더들의 더 낮은 비트 심도 (예를 들어, 10 비트들) 와는 대조적으로, 비디오 데이터를 코딩할 때 높은 비트 심도의 사용을 포함할 수도 있다. 일부 비디오 코더들의 루마 적응적 루프 필터 (ALF) 의 스테이지들 또는 모듈들 중 2 개는 재구성된 샘플들에 걸쳐 동작한다. 이러한 모듈들은 분류기 모듈 및 필터링 모듈을 포함할 수도 있다. 높은 비트 심도 비디오 데이터 코딩, 예를 들어, 12 비트, 14 비트, 16 비트의 도입으로, ALF 의 구현은 더 높은 비트 심도를 지원하기 위해 이들 2 개의 모듈들의 재설계를 요구할 것이다. 분류기 모듈은 비교적 복잡할 수도 있다. 이러한 모듈들을 재설계하는 것은 상당한 엔지니어링 리소스들을 요구할 수도 있고, 높은 비트 심도 비디오 데이터 코딩을 위한 ALF 를 구현하는 비용을 증가시킬 수도 있다.
본 개시의 기법들에 따르면, ALF 분류기 모듈의 동작들은 재구성된 샘플들의 비트 심도 (예를 들어, 높은 비트 심도) 와는 상이할 수도 있는 고정된 동작 비트 심도로 제한될 수도 있다. 이러한 방식으로, 기존의 분류기 모듈 및 필터링 모듈 설계들은 높은 비트 심도 비디오 데이터 코딩을 지원하기 위해 재설계 없이 그리고 억제와 함께 사용될 수도 있다.
도 1 은 본 개시의 기법들을 수행할 수도 있는 예시적인 비디오 인코딩 및 디코딩 시스템 (100) 을 나타내는 블록도이다. 본 개시의 기법들은 일반적으로 비디오 데이터를 코딩 (인코딩 및/또는 디코딩) 하는 것과 관련된다. 일반적으로, 비디오 데이터는 비디오를 프로세싱하기 위한 임의의 데이터를 포함한다. 따라서, 비디오 데이터는 원시, 인코딩되지 않은 비디오, 인코딩된 비디오, 디코딩된 (예를 들어, 재구성된) 비디오, 및 비디오 메타데이터, 이를 테면 시그널링 데이터를 포함할 수도 있다.
도 1 에 나타낸 바와 같이, 시스템 (100) 은 이 예에서 목적지 디바이스 (116) 에 의해 디코딩 및 디스플레이될 인코딩된 비디오 데이터를 제공하는 소스 디바이스 (102) 를 포함한다. 특히, 소스 디바이스 (102) 는 컴퓨터 판독 가능 매체 (110) 를 통해 목적지 디바이스 (116) 에 비디오 데이터를 제공한다. 소스 디바이스 (102) 및 목적지 디바이스 (116) 는, 데스크톱 컴퓨터들, 노트북 (즉, 랩톱) 컴퓨터들, 모바일 디바이스들, 태블릿 컴퓨터들, 셋톱 박스들, 전화기 핸드셋들, 예컨대, 스마트폰들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스, 브로드캐스트 수신기 디바이스 등을 포함하여, 광범위한 디바이스들 중 임의의 것을 포함할 수도 있다. 일부 경우들에 있어서, 소스 디바이스 (102) 및 목적지 디바이스 (116) 는 무선 통신을 위해 장비될 수도 있고, 따라서, 무선 통신 디바이스들로서 지칭될 수도 있다.
도 1 의 예에서, 소스 디바이스 (102) 는 비디오 소스 (104), 메모리 (106), 비디오 인코더 (200), 및 출력 인터페이스 (108) 를 포함한다. 목적지 디바이스 (116) 는 입력 인터페이스 (122), 비디오 디코더 (300), 메모리 (120), 및 디스플레이 디바이스 (118) 를 포함한다. 본 개시에 따르면, 소스 디바이스 (102) 의 비디오 인코더 (200) 및 목적지 디바이스 (116) 의 비디오 디코더 (300) 는 적응적 루프 필터링을 위한 동작 비트 심도를 제한하기 위한 기술들을 적용하도록 구성될 수도 있다. 따라서, 소스 디바이스 (102) 는 비디오 인코딩 디바이스의 일 예를 나타내는 한편, 목적지 디바이스 (116) 는 비디오 디코딩 디바이스의 일 예를 나타낸다. 다른 예들에서, 소스 디바이스 및 목적지 디바이스는 다른 컴포넌트들 또는 배열들을 포함할 수도 있다. 예를 들어, 소스 디바이스 (102) 는 외부 카메라와 같은 외부 비디오 소스로부터 비디오 데이터를 수신할 수도 있다. 마찬가지로, 목적지 디바이스 (116) 는 통합된 디스플레이 디바이스를 포함하는 것보다는, 외부 디스플레이 디바이스와 인터페이스할 수도 있다.
도 1 에서 도시된 시스템 (100) 은 단지 하나의 예일 뿐이다. 일반적으로, 임의의 디지털 비디오 인코딩 및/또는 디코딩 디바이스는 적응적 루프 필터링을 위해 비트 심도를 제약하기 위한 기술들을 수행할 수도 있다. 소스 디바이스 (102) 및 목적지 디바이스 (116) 는 소스 디바이스 (102) 가 목적지 디바이스 (116) 로의 송신을 위한 코딩된 비디오 데이터를 생성하는 이러한 코딩 디바이스들의 예들일 뿐이다. 본 개시물은 데이터의 코딩 (인코딩 및/또는 디코딩) 을 수행하는 디바이스로서 "코딩” 디바이스를 언급한다. 따라서, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 코딩 디바이스들, 특히 각각 비디오 인코더 및 비디오 디코더의 예들을 나타낸다. 일부 예들에 있어서, 소스 디바이스 (102) 및 목적지 디바이스 (116) 는, 소스 디바이스 (102) 및 목적지 디바이스 (116) 의 각각이 비디오 인코딩 및 디코딩 컴포넌트들을 포함하도록 실질적으로 대칭적인 방식으로 동작할 수도 있다. 따라서, 시스템 (100) 은 예를 들면, 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 또는 비디오 텔레포니를 위해, 소스 디바이스 (102) 와 목적지 디바이스 (116) 간의 일방향 또는 양방향 비디오 송신을 지원할 수도 있다.
일반적으로, 비디오 소스 (104) 는 비디오 데이터 (즉, 원시, 코딩되지 않은 비디오 데이터) 의 소스를 나타내며 픽처들에 대한 데이터를 인코딩하는 비디오 인코더 (200) 에 비디오 데이터의 순차적인 일련의 픽처들 (또한 "프레임들" 로도 지칭됨) 을 제공한다. 소스 디바이스 (102) 의 비디오 소스 (104) 는 비디오 카메라와 같은 비디오 캡처 디바이스, 이전에 캡처된 원시 비디오를 포함하는 비디오 아카이브 (video archive), 및/또는 비디오 콘텐츠 제공자로부터 비디오를 수신하기 위한 비디오 피드 인터페이스 (video feed interface) 를 포함할 수도 있다. 추가의 대안으로서, 비디오 소스 (104) 는 컴퓨터 그래픽 기반 데이터를 소스 비디오로서, 또는 라이브 비디오, 아카이브된 비디오, 및 컴퓨터 생성된 비디오의 조합을 생성할 수도 있다. 각각의 경우에 있어서, 비디오 인코더 (200) 는 캡처된, 사전 캡처된, 또는 컴퓨터 생성된 비디오 데이터를 인코딩한다. 비디오 인코더 (200) 는 픽처들을 수신된 순서 (때때로 "디스플레이 순서" 로 지칭됨) 로부터 코딩을 위한 코딩 순서로 재배열할 수도 있다. 비디오 인코더 (200) 는 인코딩된 비디오 데이터를 포함하는 비트스트림을 생성할 수도 있다. 그 후, 소스 디바이스 (102) 는 예를 들어, 목적지 디바이스 (116) 의 입력 인터페이스 (122) 에 의한 수신 및/또는 취출을 위해 인코딩된 비디오 데이터를 출력 인터페이스 (108) 를 통해 컴퓨터 판독가능 매체 (110) 상으로 출력할 수도 있다.
소스 디바이스 (102) 의 메모리 (106) 및 목적지 디바이스 (116) 의 메모리 (120) 는 범용 메모리들을 나타낸다. 일부 예들에서, 메모리들 (106, 120) 은 원시 비디오 데이터, 예를 들어, 비디오 소스 (104) 로부터의 원시 비디오 및 비디오 디코더 (300) 로부터의 원시, 디코딩된 비디오 데이터를 저장할 수도 있다. 추가적으로 또는 대안적으로, 메모리들 (106, 120) 은 예를 들어, 비디오 인코더 (200) 및 비디오 디코더 (300) 에 의해 실행가능한 소프트웨어 명령들을 각각 저장할 수도 있다. 메모리 (106) 및 메모리 (120) 는 이 예에서 비디오 인코더 (200) 및 비디오 디코더 (300) 와 별도로 도시되지만, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 또한 기능적으로 유사하거나 또는 동등한 목적들을 위한 내부 메모리들을 포함할 수도 있음을 이해해야 한다. 또한, 메모리들 (106, 120) 은 예를 들어, 비디오 인코더 (200) 로부터 출력되고 비디오 디코더 (300) 에 입력되는 인코딩된 비디오 데이터를 저장할 수도 있다. 일부 예들에서, 메모리들 (106, 120) 의 부분들은 예를 들어, 원시, 디코딩된, 및/또는 인코딩된 비디오 데이터를 저장하기 위해 하나 이상의 비디오 버퍼들로서 할당될 수도 있다.
컴퓨터 판독가능 매체 (110) 는 인코딩된 비디오 데이터를 소스 디바이스 (102) 로부터 목적지 디바이스 (116) 로 전송할 수도 있는 임의의 타입의 매체 또는 디바이스를 나타낼 수도 있다. 하나의 예에서, 컴퓨터 판독가능 매체 (110) 는, 소스 디바이스 (102) 로 하여금, 실시간으로, 예를 들어, 라디오 주파수 네트워크 또는 컴퓨터 기반 네트워크를 통해 직접 목적지 디바이스 (116) 로 인코딩된 비디오 데이터를 송신할 수 있게 하기 위한 통신 매체를 나타낸다. 무선 통신 프로토콜과 같은 통신 표준에 따라, 출력 인터페이스 (108) 는 인코딩된 비디오 데이터를 포함하는 송신 신호를 변조할 수도 있고, 입력 인터페이스 (122) 는 수신된 송신 신호를 복조할 수도 있다. 통신 매체는 임의의 무선 또는 유선 통신 매체, 이를 테면 라디오 주파수 (radio frequency; RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들을 포함할 수도 있다. 통신 매체는 패킷 기반 네트워크, 예컨대 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크의 부분을 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (102) 로부터 목적지 디바이스 (116) 로의 통신을 가능하게 하는 데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
일부 예들에서, 소스 디바이스 (102) 는 출력 인터페이스 (108) 로부터 저장 디바이스 (112) 로 인코딩된 데이터를 출력할 수도 있다. 유사하게, 목적지 디바이스 (116) 는 입력 인터페이스 (122) 를 통해 저장 디바이스 (112) 로부터의 인코딩된 데이터에 액세스할 수도 있다. 저장 디바이스 (112) 는 하드 드라이브, 블루레이 디스크들, DVD들, CD-ROM들, 플래시 메모리, 휘발성 또는 비휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체와 같은 다양한 분산된 또는 로컬 액세스된 데이터 저장 매체 중 임의의 것을 포함할 수도 있다.
일부 예들에 있어서, 소스 디바이스 (102) 는, 소스 디바이스 (102) 에 의해 생성된 인코딩된 비디오 데이터를 저장할 수도 있는 파일 서버 (114) 또는 다른 중간 저장 디바이스로 인코딩된 비디오 데이터를 출력할 수도 있다. 목적지 디바이스 (116) 는 스트리밍 또는 다운로드를 통해 파일 서버 (114) 로부터의 저장된 비디오 데이터에 액세스할 수도 있다.
파일 서버 (114) 는 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스 (116) 에 송신할 수 있는 임의의 타입의 서버 디바이스일 수도 있다. 파일 서버 (114) 는 (예컨대, 웹 사이트에 대한) 웹 서버, (파일 전송 프로토콜 (FTP) 또는 FLUTE (File Delivery over Unidirectional Transport) 프로토콜과 같은) 파일 전송 프로토콜 서비스를 제공하도록 구성된 서버, 콘텐츠 전달 네트워크 (CDN) 디바이스, 하이퍼텍스트 전송 프로토콜 (HTTP) 서버, 멀티미디어 브로드캐스트 멀티캐스트 서비스 (MBMS) 또는 강화된 MBMS (eMBMS) 서버, 및/또는 네트워크 어태치형 스토리지 (NAS) 디바이스를 나타낼 수도 있다. 파일 서버 (114) 는, 부가적으로 또는 대안적으로, DASH (Dynamic Adaptive Streaming over HTTP), HTTP 라이브 스트리밍 (HLS), 실시간 스트리밍 프로토콜 (RTSP), HTTP 동적 스트리밍 등과 같은 하나 이상의 HTTP 스트리밍 프로토콜들을 구현할 수도 있다.
목적지 디바이스 (116) 는 인터넷 커넥션을 포함한, 임의의 표준 데이터 커넥션을 통해 파일 서버 (114) 로부터의 인코딩된 비디오 데이터에 액세스할 수도 있다. 이것은 파일 서버 (114) 상에 저장된 인코딩된 비디오 데이터에 액세스하기에 적합한, 무선 채널 (예를 들어, Wi-Fi 접속), 유선 접속 (예를 들어, 디지털 가입자 라인 (DSL), 케이블 모뎀 등), 또는 양자의 조합을 포함할 수도 있다. 입력 인터페이스 (122) 는 파일 서버 (114) 로부터 미디어 데이터를 취출하거나 수신하기 위해 상기 논의된 다양한 프로토콜들 중 임의의 하나 이상의 프로토콜들, 또는 미디어 데이터를 취출하기 위한 다른 그러한 프로토콜들에 따라 동작하도록 구성될 수도 있다.
출력 인터페이스 (108) 및 입력 인터페이스 (122) 는 무선 송신기들/수신기들, 모뎀들, 유선 네트워킹 컴포넌트들 (예컨대, 이더넷 카드들), 다양한 IEEE 802.11 표준들 중 임의의 것에 따라 동작하는 무선 통신 컴포넌트들, 또는 다른 물리적 컴포넌트들을 나타낼 수도 있다. 출력 인터페이스 (108) 및 입력 인터페이스 (122) 가 무선 컴포넌트들을 포함하는 예들에 있어서, 출력 인터페이스 (108) 및 입력 인터페이스 (122) 는 4G, 4G-LTE (Long-Term Evolution), LTE 어드밴스드, 5G 등과 같은 셀룰러 통신 표준에 따라, 인코딩된 비디오 데이터와 같은 데이터를 전송하도록 구성될 수도 있다. 출력 인터페이스 (108) 가 무선 송신기를 포함하는 일부 예들에 있어서, 출력 인터페이스 (108) 및 입력 인터페이스 (122) 는 IEEE 802.11 사양, IEEE 802.15 사양 (예를 들어, ZigBee™), Bluetooth™ 표준 등과 같은 다른 무선 표준들에 따라, 인코딩된 비디오 데이터와 같은 데이터를 전송하도록 구성될 수도 있다. 일부 예들에서, 소스 디바이스 (102) 및/또는 목적지 디바이스 (116) 는 개개의 시스템-온-칩 (SoC) 디바이스들을 포함할 수도 있다. 예를 들어, 소스 디바이스 (102) 는 비디오 인코더 (200) 및/또는 출력 인터페이스 (108) 에 기인하는 기능성을 수행하기 위한 SoC 디바이스를 포함할 수도 있고, 목적지 디바이스 (116) 는 비디오 디코더 (300) 및/또는 입력 인터페이스 (122) 에 기인하는 기능성을 수행하기 위한 SoC 디바이스를 포함할 수도 있다.
본 개시의 기법들은 오버-디-에어 (over-the-air) 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 인터넷 스트리밍 비디오 송신들, 이를 테면 DASH (dynamic adaptive streaming over HTTP), 데이터 저장 매체 상으로 인코딩되는 디지털 비디오, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은 다양한 멀티미디어 애플리케이션들 중 임의의 것을 지원하여 비디오 코딩에 적용될 수도 있다.
목적지 디바이스 (116) 의 입력 인터페이스 (122) 는 컴퓨터 판독가능 매체 (110)(예를 들어, 통신 매체, 저장 디바이스 (112), 파일 서버 (114) 등) 로부터 인코딩된 비디오 비트스트림을 수신한다. 인코딩된 비디오 비트스트림은 비디오 블록들 또는 다른 코딩된 유닛들 (예를 들어, 슬라이스들, 픽처들, 픽처들의 그룹들, 시퀀스들 등) 의 프로세싱 및/또는 특성들을 기술하는 값들을 갖는 신택스 엘리먼트들과 같은, 비디오 디코더 (300) 에 의해 또한 사용되는 비디오 인코더 (200) 에 의해 정의된 시그널링 정보를 포함할 수도 있다. 디스플레이 디바이스 (118) 는 디코딩된 비디오 데이터의 디코딩된 픽처들을 사용자에게 디스플레이한다. 디스플레이 디바이스 (118) 는 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 또는 다른 타입의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중 임의의 것을 나타낼 수도 있다.
도 1 에 도시되지는 않았지만, 일부 예들에서, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 각각 오디오 인코더 및/또는 오디오 디코더와 통합될 수도 있고, 공통 데이터 스트림에서 오디오 및 비디오 양자 모두를 포함하는 멀티플렉싱된 스트림들을 핸들링하기 위해, 적절한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및/또는 소프트웨어를 포함할 수도 있다. 적용가능한 경우, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 다른 프로토콜들, 이를 테면 사용자 데이터그램 프로토콜 (UDP) 에 따를 수도 있다.
비디오 인코더 (200) 및 비디오 디코더 (300) 각각은 다양한 적합한 인코더 및/또는 디코더 회로부, 이를 테면 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서들 (DSP들), 주문형 집적 회로들 (ASIC들), 필드 프로그래밍가능 게이트 어레이들 (FPGA들), 이산 로직, 소프트웨어, 하드웨어, 펌웨어 또는 이들의 임의의 조합들 중 임의의 것으로서 구현될 수도 있다. 기법들이 부분적으로 소프트웨어로 구현되는 경우, 디바이스는 적합한 비일시적 컴퓨터 판독가능 매체에 소프트웨어에 대한 명령들을 저장하고, 본 개시의 기법들을 수행하기 위해 하나 이상의 프로세서들을 사용하는 하드웨어에서 그 명령들을 실행할 수도 있다. 비디오 인코더 (200) 및 비디오 디코더 (300) 의 각각은 하나 이상의 인코더들 또는 디코더들에 포함될 수도 있는데, 이들 중 어느 하나는 각각의 디바이스에서 커플링된 인코더/디코더 (CODEC) 의 부분으로서 통합될 수도 있다. 비디오 인코더 (200) 및/또는 비디오 디코더 (300) 를 포함하는 디바이스는 집적 회로, 마이크로프로세서, 및/또는 무선 통신 디바이스, 예컨대 셀룰러 전화기를 포함할 수도 있다.
비디오 인코더 (22) 및 비디오 디코더 (300) 는 고효율 비디오 코딩 (HEVC) 으로도 지칭되는 ITU-T H.265 와 같은 비디오 코딩 표준 또는 멀티-뷰 및/또는 스케일러블 비디오 코딩 확장들과 같은 그의 확장들에 따라 동작할 수도 있다. 대안적으로, 비디오 인코더 (200) 및 비디오 디코더 (300) 는, VVC (Versatile Video Coding) 로서 또한 지칭되는 ITU-T H.266 과 같은 다른 독점 또는 산업 표준들에 따라 동작할 수도 있다. VVC 표준의 다른 드래프트는 Bross 등의, “Versatile Video Coding (Draft 10),” Joint Video Experts Team (JVET) of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29/WG 11, 18th Meeting: by teleconference, 22 June - 1 July 2020, JVET-S2001-vH (이하 "VVC 드래프트 10") 에 설명되어 있다. 하지만, 본 개시의 기법들은 임의의 특정 코딩 표준에 한정되지 않는다.
일반적으로, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 픽처들의 블록 기반 코딩을 수행할 수도 있다. 용어 "블록" 은 일반적으로 프로세싱될 (예를 들어, 인코딩될, 디코딩될, 또는 다르게는 인코딩 및/또는 디코딩 프로세스에서 사용될) 데이터를 포함하는 구조를 지칭한다. 예를 들어, 블록은 루미넌스 및/또는 크로미넌스 데이터의 샘플들의 2 차원 매트릭스를 포함할 수도 있다. 일반적으로, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 YUV (예를 들어, Y, Cb, Cr) 포맷으로 표현된 비디오 데이터를 코딩할 수도 있다. 즉, 픽처의 샘플들에 대한 적색, 녹색, 및 청색 (RGB) 데이터를 코딩하는 것보다는, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 루미넌스 및 크로미넌스 컴포넌트들을 코딩할 수도 있고, 여기서 크로미넌스 컴포넌트들은 적색 색조 및 청색 색조 크로미넌스 컴포넌트들 양자 모두를 포함할 수도 있다. 일부 예들에서, 비디오 인코더 (200) 는 인코딩 이전에 수신된 RGB 포맷팅된 데이터를 YUV 표현으로 변환하고, 비디오 디코더 (300) 는 YUV 표현을 RGB 포맷으로 변환한다. 대안적으로는, 사전 및 사후 프로세싱 유닛들 (도시되지 않음) 이 이들 변환들을 수행할 수도 있다.
본 개시는 일반적으로 픽처의 데이터를 인코딩 또는 디코딩하는 프로세스를 포함하는 픽처들의 코딩 (예를 들어, 인코딩 및 디코딩) 을 언급할 수도 있다. 유사하게, 본 개시는, 예를 들어, 예측 및/또는 잔차 코딩과 같은, 블록들에 대한 데이터를 인코딩 또는 디코딩하는 프로세스를 포함하는 픽처의 블록들의 코딩을 언급할 수도 있다. 인코딩된 비디오 비트스트림은 일반적으로 코딩 결정들 (예를 들어, 코딩 모드들) 및 픽처들의 블록들로의 파티셔닝을 나타내는 신택스 엘리먼트들에 대한 일련의 값들을 포함한다. 따라서, 픽처 또는 블록을 코딩하는 것에 대한 언급들은 일반적으로 픽처 또는 블록을 형성하는 신택스 엘리먼트들에 대한 코딩 값들로서 이해되어야 한다.
HEVC 는 코딩 유닛들 (CU들), 예측 유닛들 (PU들), 및 변환 유닛들 (TU들) 을 포함한 다양한 블록들을 정의한다. HEVC 에 따르면, 비디오 코더 (이를 테면 비디오 인코더 (200)) 는 쿼드트리 구조에 따라 코딩 트리 유닛 (CTU) 을 CU들로 파티셔닝한다. 즉, 비디오 코더는 CTU들 및 CU들을 4 개의 동일한 비오버랩하는 정사각형들로 파티셔닝하고, 쿼드트리의 각각의 노드는 0 개 또는 4 개 중 어느 하나의 자식 노드들을 갖는다. 자식 노드들 없는 노드들은 "리프 노드들" 로 지칭될 수도 있고, 그러한 리프 노드들의 CU들은 하나 이상의 PU들 및/또는 하나 이상의 TU들을 포함할 수도 있다. 비디오 코더는 PU들 및 TU들을 추가로 파티셔닝할 수도 있다. 예를 들어, HEVC 에서, 잔차 쿼드트리 (RQT) 는 TU들의 파티셔닝을 나타낸다. HEVC 에서, PU들은 인터 예측 데이터를 나타내는 한편, TU들은 잔차 데이터를 나타낸다. 인트라 예측되는 CU들은 인트라 모드 표시와 같은 인트라 예측 정보를 포함한다.
다른 예로서, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 VVC 에 따라 동작하도록 구성될 수도 있다. VVC 에 따르면, (비디오 인코더 (200) 와 같은) 비디오 코더는 픽처를 복수의 코딩 트리 유닛들 (CTU들) 로 파티셔닝한다. 비디오 인코더 (200) 는 쿼드트리 바이너리 트리 (QTBT) 구조 또는 멀티-타입 트리 (MTT) 구조와 같은 트리 구조에 따라 CTU 를 파티셔닝할 수도 있다. QTBT 구조는 HEVC 의 CU들, PU들, 및 TU들 간의 분리와 같은 다중 파티션 타입들의 개념들을 제거한다. QTBT 구조는 2 개의 레벨들: 쿼드트리 파티셔닝에 따라 파티셔닝된 제 1 레벨, 및 바이너리 트리 파티셔닝에 따라 파티셔닝된 제 2 레벨을 포함한다. QTBT 구조의 루트 노드는 CTU 에 대응한다. 바이너리 트리들의 리프 노드들은 코딩 유닛들 (CU들) 에 대응한다.
MTT 파티셔닝 구조에서, 블록들은 쿼드트리 (QT) 파티션, 바이너리 트리 (BT) 파티션, 및 하나 이상의 타입들의 트리플 트리 (TT) (터너리 (ternary) 트리 (TT) 로도 불림) 파티션들을 사용하여 파티셔닝될 수도 있다. 트리플 또는 터너리 트리 파티션은 블록이 3 개의 서브-블록들로 스플릿팅되는 파티션이다. 일부 예들에서, 트리플 또는 터너리 트리 파티션은 센터를 통해 원래 블록을 분할하지 않고 블록을 3 개의 서브-블록들로 분할한다. MTT 에서의 파티셔닝 타입들 (예를 들어, QT, BT, 및 TT) 은 대칭적 또는 비대칭적일 수도 있다.
일부 예들에서, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 루미넌스 및 크로미넌스 컴포넌트들의 각각을 나타내기 위해 단일 QTBT 또는 MTT 구조를 사용할 수도 있는 한편, 다른 예들에서, 비디오 인코더 (200) 및 비디오 디코더 (300) 는 2 개 이상의 QTBT 또는 MTT 구조들, 이를 테면 루미넌스 컴포넌트를 위한 하나의 QTBT/MTT 구조 및 양자의 크로미넌스 컴포넌트들을 위한 다른 QTBT/MTT 구조 (또는 각각의 크로미넌스 컴포넌트들을 위한 2 개의 QTBT/MTT 구조들) 를 사용할 수도 있다.
비디오 인코더 (200) 및 비디오 디코더 (300) 는 HEVC 당 쿼드트리 파티셔닝, QTBT 파티셔닝, MTT 파티셔닝, 또는 다른 파티셔닝 구조들을 사용하도록 구성될 수도 있다. 설명의 목적들을 위해, 본 개시의 기법들의 설명은 QTBT 파티셔닝에 대하여 제시된다. 그러나, 본 개시의 기법들은 또한, 쿼드트리 파티셔닝, 또는 다른 타입들의 파티셔닝에도 사용하도록 구성된 비디오 코더들에 적용될 수도 있음이 이해되어야 한다.
일부 예들에서, CTU 는 루마 샘플들의 코딩 트리 블록 (CTB), 3 개의 샘플 어레이들을 갖는 픽처의 크로마 샘플들의 2 개의 대응하는 CTB들, 또는 모노크롬 픽처 또는 샘플들을 코딩하는데 사용되는 3 개의 별개의 컬러 평면들 및 신택스 구조들을 사용하여 코딩되는 픽처의 샘플들의 CTB 를 포함한다.　 CTB 는, CTB 들로의 컴포넌트의 분할이 파티셔닝이 되도록, N 의 일부 값에 대한 샘플들의 NxN 블록일 수도 있다.　 컴포넌트는 4:2:0, 4:2:2, 또는 4:4:4 컬러 포맷으로 픽처를 구성하는 3개의 어레이들 (루마 및 2개의 크로마) 중 하나로부터의 어레이 또는 단일 샘플, 또는 모노크롬 포맷으로 픽처를 구성하는 어레이의 어레이 또는 단일 샘플이다.　 일부 예들에서, 코딩 블록은 CTB 의 코딩 블록들로의 분할이 파티셔닝이도록 M 및 N 의 일부 값들에 대한 샘플들의 MxN 블록이다.　
블록들 (예를 들어, CTU들 또는 CU들) 은 픽처에서 다양한 방식으로 그룹화될 수도 있다. 하나의 예로서, 브릭 (brick) 은 픽처에서의 특정 타일 내의 CTU 행들의 직사각형 영역을 지칭할 수도 있다. 타일은 픽처에서의 특정 타일 행 (row) 및 특정 타일 열 (column) 내의 CTU들의 직사각형 영역일 수도 있다. 타일 열은 (예를 들어, 픽처 파라미터 세트에서와 같은) 신택스 엘리먼트들에 의해 특정된 폭 및 픽처의 높이와 동일한 높이를 갖는 CTU들의 직사각형 영역을 지칭한다. 타일 행은, 픽처의 폭과 동일한 폭 및 (예를 들어, 픽처 파라미터 세트에서와 같은) 신택스 엘리먼트들에 의해 특정된 높이를 갖는 CTU들의 직사각형 영역을 지칭한다.
일부 예들에서, 타일은 다중 브릭들로 파티셔닝될 수도 있고, 그 브릭들의 각각은 타일 내의 하나 이상의 CTU 행들을 포함할 수도 있다. 다중 브릭들로 파티셔닝되지 않은 타일이 또한, 브릭으로서 지칭될 수도 있다. 하지만, 타일의 진정한 서브세트인 브릭은 타일로서 지칭되지 않을 수도 있다.
픽처에서의 브릭들은 또한 슬라이스에서 배열될 수도 있다. 슬라이스는 단일 네트워크 추상화 계층 (NAL) 유닛에 배타적으로 포함될 수도 있는 픽처의 정수 개의 브릭들일 수도 있다. 일부 예들에서, 슬라이스는 다수의 완전한 타일들 또는 오직 하나의 타일의 연속적인 시퀀스의 완전한 브릭들 중 어느 하나를 포함한다.
본 개시는 수직 및 수평 차원들의 관점에서 블록 (예컨대 CU 또는 다른 비디오 블록) 의 샘플 차원들을 지칭하기 위해 상호교환가능하게 "NxN" 및 "N 바이 N", 예를 들어, 16x16 샘플들 또는 16 바이 16 샘플들을 사용할 수도 있다. 일반적으로, 16x16 CU 는 수직 방향에서 16 샘플들 (y = 16) 그리고 수평 방향에서 16 샘플들 (x = 16) 을 가질 것이다. 마찬가지로, NxN CU 는 일반적으로 수직 방향에서 N 샘플들 및 수평 방향에서 N 샘플들을 갖고, 여기서 N 은 음이 아닌 정수 값을 나타낸다. CU 에서의 샘플들은 행들 및 열들로 배열될 수도 있다. 더욱이, CU들은 수직 방향에서와 동일한 수의 샘플들을 수평 방향에서 반드시 가질 필요는 없다. 예를 들면, CU들은 NxM 샘플들을 포함할 수도 있고, 여기서 M 은 N 과 반드시 동일한 것은 아니다.
비디오 인코더 (200) 는 예측 및/또는 잔차 정보를 나타내는 CU들에 대한 비디오 데이터, 및 다른 정보를 인코딩한다. 예측 정보는 CU 에 대한 예측 블록을 형성하기 위하여 CU 가 어떻게 예측될지를 표시한다. 잔차 정보는 일반적으로 인코딩 이전의 CU 의 샘플들과 예측 블록 사이의 샘플 별 (sample-by-sample) 차이들을 나타낸다.
CU 를 예측하기 위해, 비디오 인코더 (200) 는 일반적으로 인터 예측 또는 인트라 예측을 통해 CU 에 대한 예측 블록을 형성할 수도 있다. 인터 예측은 일반적으로 이전에 코딩된 픽처의 데이터로부터 CU 를 예측하는 것을 지칭하는 반면, 인트라 예측은 일반적으로 동일한 픽처의 이전에 코딩된 데이터로부터 CU 를 예측하는 것을 지칭한다. 인터 예측을 수행하기 위해, 비디오 인코더 (200) 는 하나 이상의 모션 벡터들을 사용하여 예측 블록을 생성할 수도 있다. 비디오 인코더 (200) 는 일반적으로 CU 와 레퍼런스 블록 사이의 차이들의 관점에서, CU 에 밀접하게 매칭하는 레퍼런스 블록을 식별하기 위해 모션 탐색을 수행할 수도 있다. 비디오 인코더 (200) 는 절대 차이의 합 (sum of absolute difference; SAD), 제곱 차이들의 합 (sum of squared differences; SSD), 평균 절대 차이 (mean absolute difference; MAD), 평균 제곱 차이들 (mean squared differences; MSD), 또는 레퍼런스 블록이 현재 CU 에 밀접하게 매칭하는지 여부를 결정하기 위한 다른 그러한 차이 계산들을 사용하여 차이 메트릭을 계산할 수도 있다. 일부 예들에서, 비디오 인코더 (200) 는 단방향 예측 또는 양방향 예측을 사용하여 현재 CU 를 예측할 수도 있다.
VVC 의 일부 예들은 또한, 인터-예측 모드로 고려될 수도 있는 아핀 모션 보상 모드를 제공한다. 아핀 모션 보상 모드에서, 비디오 인코더 (200) 는 줌 인 또는 아웃, 회전, 원근 모션, 또는 다른 불규칙한 모션 타입들과 같은 비-병진 모션을 나타내는 2 이상의 모션 벡터들을 결정할 수도 있다.
인트라 예측을 수행하기 위해, 비디오 인코더 (200) 는 예측 블록을 생성하기 위해 인트라 예측 모드를 선택할 수도 있다. VVC 의 일부 예들은 다양한 방향성 모드들 뿐만 아니라 평면 모드 및 DC 모드를 포함하여 67개의 인트라-예측 모드들을 제공한다. 일반적으로, 비디오 인코더 (200) 는, 현재 블록의 샘플들을 예측할 현재 블록 (예컨대, CU 의 블록) 에 대한 이웃 샘플들을 기술하는 인트라-예측 모드를 선택한다. 그러한 샘플들은 일반적으로, 비디오 인코더 (200) 가 래스터 스캔 순서로 (좌측에서 우측으로, 상부에서 하부로) CTU들 및 CU들을 코딩하는 것을 가정하여, 현재 블록과 동일한 픽처에서 현재 블록의 상부, 상부 및 좌측에, 또는 좌측에 있을 수도 있다.
비디오 인코더 (200) 는 현재 블록에 대한 예측 모드를 나타내는 데이터를 인코딩한다. 예를 들어, 인터 예측 모드들에 대해, 비디오 인코더 (200) 는 다양한 이용가능한 인터 예측 모드들 중 어느 것이 사용되는지를 나타내는 데이터 뿐만 아니라 대응하는 모드에 대한 모션 정보를 인코딩할 수도 있다. 단방향 또는 양방향 인터 예측을 위해, 예를 들어, 비디오 인코더 (200) 는 어드밴스드 모션 벡터 예측 (AMVP) 또는 병합 모드(merge mode)를 사용하여 모션 벡터들을 인코딩할 수도 있다. 비디오 인코더 (200) 는 유사한 모드들을 사용하여 아핀 모션 보상 모드에 대한 모션 벡터들을 인코딩할 수도 있다.
블록의 인트라 예측 또는 인터 예측과 같은 예측에 이어, 비디오 인코더 (200) 는 블록에 대한 잔차 데이터를 계산할 수도 있다. 잔차 블록과 같은 잔차 데이터는 대응하는 예측 모드를 사용하여 형성되는, 블록과 블록에 대한 예측 블록 사이의 샘플 별 차이들을 나타낸다. 비디오 인코더 (200) 는 샘플 도메인 대신에 변환 도메인에서 변환된 데이터를 생성하기 위해, 잔차 블록에 하나 이상의 변환들을 적용할 수도 있다. 예를 들어, 비디오 인코더 (200) 는 이산 코사인 (DCT), 정수 변환, 웨이브릿 변환, 또는 개념적으로 유사한 변환을 잔차 비디오 데이터에 적용할 수도 있다. 추가적으로, 비디오 인코더 (200) 는 MDNSST (mode-dependent non-separable secondary transform), 신호 의존적 변환, 카루넨-루베 변환 (Karhunen-Loeve transform; KLT) 등과 같은 제 1 변환에 후속하는 세컨더리 변환을 적용할 수도 있다. 비디오 인코더 (200) 는 하나 이상의 변환들의 적용에 이어 변환 계수들을 생성한다.
상기 언급된 바와 같이, 변환 계수들을 생성하기 위한 임의의 변환들에 이어, 비디오 인코더 (200) 는 변환 계수들의 양자화를 수행할 수도 있다. 양자화는 일반적으로, 변환 계수들이 그 변환 계수들을 나타내는데 사용된 데이터의 양을 가능하게는 감소시키도록 양자화되어 추가 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스를 수행함으로써, 비디오 인코더 (200) 는 변환 계수들의 일부 또는 전부와 연관된 비트 심도를 감소시킬 수도 있다. 예를 들어, 비디오 인코더 (200) 는 양자화 동안 n-비트 값을 m-비트 값으로 라운딩 다운할 수도 있고, 여기서 n 은 m 보다 크다. 일부 예들에서, 양자화를 수행하기 위해, 비디오 인코더 (200) 는 양자화될 값의 비트단위 우측-시프트를 수행할 수도 있다.
양자화에 이어, 비디오 인코더 (200) 는 변환 계수들을 스캔하여, 양자화된 변환 계수들을 포함한 2-차원 매트릭스로부터 1-차원 벡터를 생성할 수도 있다. 스캔은 벡터의 전방에 더 높은 에너지 (및 따라서 더 낮은 주파수) 변환 계수들을 배치하고 벡터의 후방에 더 낮은 에너지 (및 따라서 더 높은 주파수) 변환 계수들을 배치하도록 설계될 수도 있다. 일부 예들에서, 비디오 인코더 (200) 는 양자화된 변환 계수들을 스캔하기 위해 미리정의된 스캔 순서를 활용하여 직렬화된 벡터를 생성한 후, 벡터의 양자화된 변환 계수들을 엔트로피 인코딩할 수도 있다. 다른 예들에서, 비디오 인코더 (200) 는 적응적 스캔을 수행할 수도 있다. 1-차원 벡터를 형성하기 위해 양자화된 변환 계수들을 스캔한 후, 비디오 인코더 (200) 는, 예를 들어, 컨텍스트 적응 이진 산술 코딩 (CABAC) 에 따라, 1-차원 벡터를 엔트로피 인코딩할 수도 있다. 비디오 인코더 (200) 는 또한, 비디오 데이터를 디코딩하는데 있어서 비디오 디코더 (300) 에 의한 사용을 위해 인코딩된 비디오 데이터와 연관된 메타데이터를 기술하는 신택스 엘리먼트들에 대한 값들을 엔트로피 인코딩할 수도 있다.
CABAC 을 수행하기 위해, 비디오 인코더 (200) 는 송신될 심볼에 컨텍스트 모델 내의 컨텍스트를 할당할 수도 있다. 컨텍스트 (context) 는 예를 들어, 심볼의 이웃하는 값들이 제로 값인지 여부와 관련될 수도 있다. 확률 결정은 심볼에 할당된 컨텍스트에 기초할 수도 있다.
비디오 인코더 (200) 는 신택스 데이터, 예컨대 블록-기반 신택스 데이터, 픽처-기반 신택스 데이터, 및 시퀀스-기반 신택스 데이터를, 비디오 디코더 (300) 에, 예를 들어, 픽처 헤더, 블록 헤더, 슬라이스 헤더, 또는 다른 신택스 데이터, 예컨대 시퀀스 파라미터 세트 (SPS), 픽처 파라미터 세트 (PPS), 또는 비디오 파라미터 세트 (VPS) 에서 추가로 생성할 수도 있다. 비디오 디코더 (300) 는 마찬가지로 대응하는 비디오 데이터를 디코딩하는 방법을 결정하기 위해 그러한 신택스 데이터를 디코딩할 수도 있다.
이러한 방식으로, 비디오 인코더 (200) 는 인코딩된 비디오 데이터, 예를 들어, 픽처의 블록들 (예를 들어, CU들) 로의 파티셔닝을 기술하는 신택스 엘리먼트들 및 블록들에 대한 예측 및/또는 잔차 정보를 포함하는 비트스트림을 생성할 수도 있다. 궁극적으로, 비디오 디코더 (300) 는 비트스트림을 수신하고 인코딩된 비디오 데이터를 디코딩할 수도 있다.
일반적으로, 비디오 디코더 (300) 는 비트스트림의 인코딩된 비디오 데이터를 디코딩하기 위해 비디오 인코더 (200) 에 의해 수행되는 것과 상호적인 프로세스를 수행한다. 예를 들어, 비디오 디코더 (300) 는 비디오 인코더 (200) 의 CABAC 인코딩 프로세스와 실질적으로 유사하지만, 상호역의 방식으로 CABAC 을 사용하여 비트스트림의 신택스 엘리먼트들에 대한 값들을 디코딩할 수도 있다. 신택스 엘리먼트들은 픽처의 CTU들로의 파티셔닝, 및 QTBT 구조와 같은 대응하는 파티션 구조에 따른 각각의 CTU 의 파티셔닝을 위한 파티셔닝 정보를 정의하여, CTU 의 CU들을 정의할 수도 있다. 신택스 엘리먼트들은 비디오 데이터의 블록들 (예를 들어, CU들) 에 대한 예측 및 잔차 정보를 추가로 정의할 수도 있다.
잔차 정보는 예를 들어 양자화된 변환 계수들에 의해 표현될 수도 있다. 비디오 디코더 (300) 는 블록에 대한 잔차 블록을 재생성하기 위해 블록의 양자화된 변환 계수들을 역 양자화 및 역 변환할 수도 있다. 비디오 디코더 (300) 는 시그널링된 예측 모드 (인트라 또는 인터 예측) 및 관련된 예측 정보 (예를 들어, 인터 예측을 위한 모션 정보) 를 사용하여 블록에 대한 예측 블록을 형성한다. 비디오 디코더 (300) 는 그 후 예측 블록과 잔차 블록을 (샘플 별 기준으로) 결합하여 원래의 블록을 재생성할 수도 있다. 비디오 디코더 (300) 는 블록의 경계들을 따라 시각적 아티팩트들을 감소시키기 위해 디블록킹 프로세스를 수행하는 것과 같은 추가적인 프로세싱을 수행할 수도 있다.
본 개시의 기법들에 따르면, 적응적 루프 필터 (ALF) 프로세싱 스테이지에 대한 동작 비트 심도가 제한된다. 개시된 기법들은, 예를 들어, 높은 비트 심도 프로파일 코덱, 예컨대, 높은 비트 심도 프로파일 EVC 또는 VVC 코덱에서, ALF 필터 컴포넌트들을 높은 비트 심도들로 동작가능하도록 재설계하기 보다는, 더 낮은 비트 심도, 예컨대, 10 비트를 타겟으로 하는 ALF 필터 컴포넌트들의 구현의 재사용을 허용한다.
본 개시의 기법들에 따르면, 방법은 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하는 단계로서, 고정 비트 심도는 입력 비트 심도와 상이한, 상기 입력 비트 심도를 조정하는 단계, 고정 비트 심도에서 재구성된 샘플들을 분류하는 단계, 분류에 기초하여 필터를 결정하는 단계, 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링하는 단계, 및 적응적 루프 필터링된 샘플들을 프로세싱하는 단계를 포함한다.
본 개시의 기법들에 따르면, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하고 - 여기서, 고정 비트 심도는 입력 비트 심도와 상이함 -, 고정 비트 심도에서 재구성된 샘플들을 분류하고, 분류에 기초하여 필터를 결정하고, 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링하고, 적응적 루프 필터링된 샘플들을 프로세싱할 수도 있다.
본 개시의 기법들에 따르면, 비일시적 컴퓨터 판독가능 저장 매체는, 실행될 때, 비디오 인코더 (200) 또는 비디오 디코더 (300) 의 하나 이상의 프로세서들로 하여금: 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하게 하고 - 고정 비트 심도는 입력 비트 심도와 상이함 -; 고정 비트 심도에서 재구성된 샘플들을 분류하게 하고; 분류에 기초하여 필터를 결정하게 하고; 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링하게 하고; 그리고 적응적 루프 필터링된 샘플들을 프로세싱하게 하는 명령들을 저장한다.
본 개시의 기법들에 따르면, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하는 수단으로서, 고정 비트 심도는 입력 비트 심도와 상이한, 상기 입력 비트 심도를 조정하는 수단, 고정 비트 심도에서 재구성된 샘플들을 분류하는 수단, 분류에 기초하여 필터를 결정하는 수단, 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링하는 수단, 및 적응적 루프 필터링된 샘플들을 프로세싱하는 수단을 포함한다.
본 개시의 기법들에 따르면, 방법은 적응적 루프 필터 (ALF) 의 동작들을 고정된 동작 비트 심도로 제한하는 단계, 제한된 동작들을 갖는 ALF 를 이용하여 비디오 데이터의 블록의 샘플들을 적응적 루프 필터링하는 단계, 및 적응적 루프 필터링된 샘플들에 기초하여 블록을 코딩하는 단계를 포함한다.
본 개시의 기법들에 따르면, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 비디오 데이터를 저장하도록 구성된 메모리, 및 회로로 구현되고 메모리에 커플링된 하나 이상의 프로세서들을 포함하며, 하나 이상의 프로세서들은 본 개시의 기법들 중 임의의 것을 수행하도록 구성된다.
본 개시의 기법들에 따르면, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 본 개시의 기법들 중 임의의 것을 수행하기 위한 적어도 하나의 수단을 포함한다.
본 개시의 기법들에 따르면, 컴퓨터 판독가능 저장 매체는, 실행될 때, 비디오 인코더 (200) 또는 비디오 디코더 (300) 의 프로그래밍가능 프로세서로 하여금, 본 개시의 기법들 중 임의의 것을 수행하게 하는 명령들로 인코딩된다.
본 개시는 일반적으로 신택스 엘리먼트들과 같은, 소정의 정보를 "시그널링(signaling)” 하는 것을 언급할 수도 있다. 용어 “시그널링” 은 일반적으로 인코딩된 비디오 데이터를 디코딩하는데 사용된 신택스 엘리먼트들 및/또는 다른 데이터에 대한 값들의 통신을 지칭할 수도 있다. 즉, 비디오 인코더 (200) 는 비트스트림에서 신택스 엘리먼트들에 대한 값들을 시그널링할 수도 있다. 일반적으로, 시그널링은 비트스트림에서 값을 생성하는 것을 지칭한다. 상기 언급된 바와 같이, 소스 디바이스 (102) 는 목적지 디바이스 (116) 에 의한 추후 취출을 위해 저장 디바이스 (112) 에 신택스 엘리먼트들을 저장할 때 발생할 수도 있는 바와 같은, 비실시간으로, 또는 실질적으로 실시간으로 비트스트림을 목적지 디바이스 (116) 로 전송할 수도 있다.
도 2a 및 도 2b 는 예시적인 쿼드트리 바이너리 트리 (QTBT) 구조 (130), 및 대응하는 코딩 트리 유닛 (CTU) (132) 을 나타내는 개념도들이다. 실선들은 쿼드트리 스플릿팅을 나타내고, 점선들은 바이너리 트리 스플릿팅을 나타낸다. 바이너리 트리의 각각의 스플릿팅된 (즉, 비-리프) 노드에서, 어느 스플릿팅 타입 (즉, 수평 또는 수직) 이 사용되는지를 나타내기 위해 하나의 플래그가 시그널링되며, 여기서 0 은 수평 스플릿팅을 표시하고 1 은 수직 스플릿팅을 표시한다. 쿼드트리 스플릿팅에 대해, 쿼드트리 노드들은 블록을 동일한 사이즈를 갖는 4개의 서브블록들로 수평으로 및 수직으로 분할하기 때문에 스플릿팅 타입을 표시할 필요가 없다. 이에 따라, QTBT 구조 (130) 의 영역 트리 레벨 (즉, 실선들) 에 대한 (스플릿팅 정보와 같은) 신택스 엘리먼트들 및 QTBT 구조 (130) 의 예측 트리 레벨 (즉, 점선들) 에 대한 (스플릿팅 정보와 같은) 신택스 엘리먼트들을, 비디오 인코더 (200) 가 인코딩할 수도 있고 비디오 디코더 (300) 가 디코딩할 수도 있다. QTBT 구조 (130) 의 종단 리프 노드들에 의해 표현된 CU들에 대해, 예측 및 변환 데이터와 같은 비디오 데이터를, 비디오 인코더 (200) 가 인코딩할 수도 있고, 비디오 디코더 (300) 가 디코딩할 수도 있다.
일반적으로, 도 2b 의 CTU (132) 는 제 1 및 제 2 레벨들에서 QTBT 구조 (130) 의 노드들에 대응하는 블록들의 사이즈들을 정의하는 파라미터들과 연관될 수도 있다. 이들 파라미터들은 CTU 사이즈 (샘플들에서 CTU (132) 의 사이즈를 나타냄), 최소 쿼드트리 사이즈 (MinQTSize, 최소 허용된 쿼드트리 리프 노드 사이즈를 나타냄), 최대 바이너리 트리 사이즈 (MaxBTSize, 최대 허용된 바이너리 트리 루트 노드 사이즈를 나타냄), 최대 바이너리 트리 심도 (MaxBTDepth, 최대 허용된 바이너리 트리 심도를 나타냄), 및 최소 바이너리 트리 사이즈 (MinBTSize, 최소 허용된 바이너리 트리 리프 노드 사이즈를 나타냄) 를 포함할 수도 있다.
CTU 에 대응하는 QTBT 구조의 루트 노드는 QTBT 구조의 제 1 레벨에서 4 개의 자식 노드들을 가질 수도 있고, 이들의 각각은 쿼드트리 파티셔닝에 따라 파티셔닝될 수도 있다. 즉, 제 1 레벨의 노드들은 리프 노드들 (자식 노드들이 없음) 이거나 또는 4 개의 자식 노드들을 갖는다. QTBT 구조 (130) 의 예는 그러한 노드들을 브랜치들에 대한 실선들을 갖는 자식 노드들 및 부모 노드를 포함하는 것으로서 나타낸다. 제 1 레벨의 노드들이 최대 허용된 바이너리 트리 루트 노드 사이즈 (MaxBTSize) 보다 크지 않으면, 노드들은 개별의 바이너리 트리들에 의해 추가로 파티셔닝될 수 있다. 하나의 노드의 바이너리 트리 스플릿팅은 스플릿으로부터 발생하는 노드들이 최소 허용된 바이너리 트리 리프 노드 사이즈 (MinBTSize) 또는 최대 허용된 바이너리 트리 심도 (MaxBTDepth) 에 도달할 때까지 반복될 수 있다. QTBT 구조 (130) 의 예는 그러한 노드들을 브랜치들에 대한 점선들을 갖는 것으로서 나타낸다. 바이너리 트리 리프 노드는, 임의의 추가 파티셔닝 없이, 예측 (예를 들어, 인트라 픽처 또는 인터 픽처 예측) 및 변환을 위해 사용되는 코딩 유닛 (CU) 으로 지칭된다. 상기 논의된 바와 같이, CU들은 또한, "비디오 블록들" 또는 "블록들" 로 지칭될 수도 있다.
QTBT 파티셔닝 구조의 하나의 예에서, CTU 사이즈는 128x128 (루마 샘플들 및 2 개의 대응하는 64x64 크로마 샘플들) 로서 설정되고, MinQTSize 는 16x16 으로서 설정되고, MaxBTSize 는 64x64 로서 설정되고, (폭 및 높이 양자 모두에 대한) MinBTSize 는 4 로서 설정되고, 그리고 MaxBTDepth 는 4 로서 설정된다. 쿼드트리 파티셔닝은 쿼드트리 리프 노드들을 생성하기 위해 먼저 CTU 에 적용된다. 쿼드트리 리프 노드들은 16x16 (즉, MinQTSize) 으로부터 128x128 (즉, CTU 사이즈) 까지의 사이즈를 가질 수도 있다. 쿼드트리 리프 노드가 128x128 이면, 사이즈가 MaxBTSize (즉, 이 예에서 64x64) 를 초과하기 때문에, 리프 쿼드트리 노드는 바이너리 트리에 의해 추가로 스플릿팅되지 않을 것이다. 그렇지 않으면, 쿼드트리 리프 노드는 바이너리 트리에 의해 추가로 파티셔닝될 것이다. 따라서, 쿼드트리 리프 노드는 또한 바이너리 트리에 대한 루트 노드이고 바이너리 트리 심도를 0 으로서 갖는다. 바이너리 트리 심도가 MaxBTDepth (이 예에서는 4) 에 도달할 때, 추가의 스플릿팅이 허용되지 않는다. MinBTSize (이 예에서는 4) 와 동일한 폭을 갖는 바이너리 트리 노드는, 그 바이너리 트리 노드에 대해 추가의 수직 스플릿팅 (즉, 폭의 분할) 이 허용되지 않음을 암시한다. 유사하게, MinBTSize 와 동일한 높이를 갖는 바이너리 트리 노드는, 그 바이너리 트리 노드에 대해 추가의 수평 스플릿팅 (즉, 높이의 분할) 이 허용되지 않음을 암시한다. 상기 언급된 바와 같이, 바이너리 트리의 리프 노드들은 CU들로서 지칭되고, 추가의 파티셔닝 없이 예측 및 변환에 따라 추가로 프로세싱된다.
도 3 은 본 개시의 기법들을 수행할 수도 있는 예시의 비디오 인코더 (200) 를 나타내는 블록도이다. 도 3 은 설명의 목적으로 제공되며 본 개시에 폭넓게 예시되고 기재되는 바와 같이 기법들을 제한하는 것으로 고려되지 않아야 한다. 설명의 목적으로, 본 개시는 VVC (ITU-T H.266, 개발 중), 및 HEVC (ITU-T H.265) 의 기법들에 따른 비디오 디코더 (200) 를 기재한다. 그러나, 본 개시의 기법들은 다른 비디오 코딩 표준들로 구성되는 비디오 인코딩 디바이스들에 의해 수행될 수도 있다.
도 3 의 예에서, 비디오 인코더 (200) 는 비디오 데이터 메모리 (230), 모드 선택 유닛 (202), 잔차 생성 유닛 (204), 변환 프로세싱 유닛 (206), 양자화 유닛 (208), 역 양자화 유닛 (210), 역 변환 프로세싱 유닛 (212), 재구성 유닛 (214), 필터 유닛 (216), 디코딩된 픽처 버퍼 (DPB)(218), 및 엔트로피 인코딩 유닛 (220) 을 포함한다. 비디오 데이터 메모리 (230), 모드 선택 유닛 (202), 잔차 생성 유닛 (204), 변환 프로세싱 유닛 (206), 양자화 유닛 (208), 역 양자화 유닛 (210), 역 변환 프로세싱 유닛 (212), 재구성 유닛 (214), 필터 유닛 (216), DPB (218), 및 엔트로피 인코딩 유닛 (220) 의 어느 것 또는 전부는 하나 이상의 프로세서들에서 또는 프로세싱 회로에서 구현될 수도 있다. 예를 들어, 비디오 인코더 (200)의 유닛은 하드웨어 회로의 일부로서 또는 프로세서, ASIC 또는 FPGA의 일부로서 하나 이상의 회로 또는 논리 요소로서 구현될 수있다. 더욱이, 비디오 인코더 (200) 는 이들 및 다른 기능들을 수행하기 위해 부가 또는 대안의 프로세서들 또는 프로세싱 회로를 포함할 수도 있다.
비디오 데이터 메모리 (230) 는, 비디오 인코더 (200) 의 컴포넌트들에 의해 인코딩될 비디오 데이터를 저장할 수도 있다.　 비디오 인코더 (200) 는 예를 들어, 비디오 소스 (104) (도 1) 로부터 비디오 데이터 메모리 (230) 에 저장된 비디오 데이터를 수신할 수도 있다.　 DPB (218) 는 비디오 인코더 (200) 에 의한 후속 비디오 데이터의 예측에 사용하기 위해 레퍼런스 비디오 데이터를 저장하는 레퍼런스 픽처 메모리로서 작용할 수도 있다.　 비디오 데이터 메모리 (230) 및 DPB (218) 는 동기식 동적 랜덤 액세스 메모리 (SDRAM) 를 포함한 동적 랜덤 액세스 메모리 (DRAM), 자기저항성 RAM (MRAM), 저항성 RAM (RRAM), 또는 다른 타입들의 메모리 디바이스들과 같은 다양한 메모리 디바이스들 중 임의의 것에 의해 형성될 수도 있다.　 비디오 데이터 메모리 (230) 및 DPB (218) 는 동일한 메모리 디바이스 또는 별도의 메모리 디바이스들에 의해 제공될 수도 있다. 　다양한 예들에서, 비디오 데이터 메모리 (230) 는 예시된 바와 같이 비디오 인코더 (200) 의 다른 컴포넌트들과 온-칩이거나, 또는 그 컴포넌트들에 대하여 오프-칩일 수도 있다.
본 개시에서, 비디오 데이터 메모리 (230) 에 대한 언급은 그렇게 구체적으로 기재되지 않는 한 비디오 인코더 (200) 내부의 메모리 또는 그렇게 구체적으로 기재되지 않는 한 비디오 인코더 (200) 외부의 메모리로 제한되는 것으로 해석되지 않아야 한다. 오히려, 비디오 데이터 메모리 (230) 에 대한 언급은 비디오 인코더 (200) 가 인코딩을 위해 수신하는 비디오 데이터 (예를 들어, 인코딩될 현재 블록에 대한 비디오 데이터) 를 저장하는 레퍼런스 메모리로서 이해되어야 한다. 도 1 의 메모리 (106) 는 또한 비디오 인코더 (200) 의 다양한 유닛들로부터의 출력들의 일시적 저장을 제공할 수도 있다.
도 3 의 다양한 유닛들은 비디오 인코더 (200) 에 의해 수행되는 동작들의 이해를 돕기 위해 예시된다. 그 유닛들은 고정 기능 회로들, 프로그래밍가능 회로들, 또는 이들의 조합으로서 구현될 수도 있다. 고정 기능 회로들은 특정 기능성을 제공하는 회로들을 지칭하며, 수행될 수 있는 동작들에 대해 미리설정된다. 프로그래밍가능 회로들은 다양한 태스크들을 수행하도록 프로그래밍될 수 있는 회로들을 지칭하고, 수행될 수 있는 동작들에서 유연한 기능성을 제공한다. 예를 들어, 프로그래밍가능 회로들은, 그 프로그래밍가능 회로들이 소프트웨어 또는 펌웨어의 명령들에 의해 정의된 방식으로 동작하게 하는 소프트웨어 또는 펌웨어를 실행할 수도 있다. 고정 기능 회로들은 (예를 들어, 파라미터들을 수신하거나 또는 파라미터들을 출력하기 위해) 소프트웨어 명령들을 실행할 수도 있지만, 고정 기능 회로들이 수행하는 동작들의 타입들은 일반적으로 불변이다. 일부 예들에서, 유닛들의 하나 이상은 별개의 회로 블록들 (고정 기능 또는 프로그래밍가능) 일 수도 있고, 일부 예들에서, 유닛들의 하나 이상은 집적 회로들일 수도 있다.
비디오 인코더 (200) 는 프로그래밍가능 회로들로부터 형성된, 산술 로직 유닛 (arithmetic logic unit; ALU) 들, 기본 기능 유닛 (elementary function unit; EFU) 들, 디지털 회로들, 아날로그 회로들, 및/또는 프로그래밍가능 코어들을 포함할 수도 있다. 비디오 인코더 (200) 의 동작들이 프로그래밍가능 회로들에 의해 실행되는 소프트웨어를 사용하여 수행되는 예들에서, 메모리 (106)(도 1) 는 비디오 인코더 (200) 가 수신하고 실행하는 소프트웨어의 명령들 (예를 들어, 오브젝트 코드) 를 저장할 수도 있거나 또는 비디오 인코더 (200) 내의 다른 메모리 (미도시) 가 이러한 명령들을 저장할 수도 있다 .
비디오 데이터 메모리 (230) 는 수신된 비디오 데이터를 저장하도록 구성된다. 비디오 인코더 (200) 는 비디오 데이터 메모리 (230) 로부터 비디오 데이터의 픽처를 취출하고 비디오 데이터를 잔차 생성 유닛 (204) 및 모드 선택 유닛 (202) 에 제공할 수도 있다. 비디오 데이터 메모리 (230) 에서의 비디오 데이터는 인코딩될 원시 비디오 데이터일 수도 있다.
모드 선택 유닛 (202) 은 모션 추정 유닛 (222), 모션 보상 유닛 (224), 및 인트라-예측 유닛 (226) 을 포함한다. 모드 선택 유닛 (202) 은 다른 예측 모드들에 따라 비디오 예측을 수행하기 위해 추가적인 기능 유닛들을 포함할 수도 있다. 예를 들어, 모드 선택 유닛 (202) 은 팔레트 유닛, 인트라-블록 카피 유닛 (모션 추정 유닛 (222) 및/또는 모션 보상 유닛 (224) 의 일부일 수도 있음), 아핀 유닛, 선형 모델 (LM) 유닛 등을 포함할 수도 있다.
모드 선택 유닛 (202) 은 일반적으로 인코딩 파라미터들의 조합들 및 그러한 조합들에 대한 결과의 레이트-왜곡 값들을 테스트하기 위해 다중 인코딩 패스들을 조정한다. 인코딩 파라미터들은 CTU들의 CU들로의 파티셔닝, CU들에 대한 예측 모드들, CU들의 잔차 데이터에 대한 변환 타입들, CU들의 잔차 데이터에 대한 양자화 파라미터들 등을 포함할 수도 있다. 모드 선택 유닛 (202) 은 궁극적으로 다른 테스트된 조합들보다 양호한 레이트-왜곡 값들을 갖는 인코딩 파라미터들의 조합을 선택할 수도 있다.
비디오 인코더 (200) 는 비디오 데이터 메모리 (230) 로부터 취출된 픽처를 일련의 CTU들로 파티셔닝하고, 슬라이스 내에 하나 이상의 CTU들을 캡슐화할 수도 있다. 모드 선택 유닛 (202) 은 상기 설명된 HEVC 의 쿼드트리 구조 또는 QTBT 구조와 같은, 트리 구조에 따라 픽처의 CTU 를 파티셔닝할 수도 있다. 상기 설명된 바와 같이, 비디오 인코더 (200) 는 트리 구조에 따라 CTU 를 파티셔닝하는 것으로부터 하나 이상의 CU들을 형성할 수도 있다. 그러한 CU 는 일반적으로 "비디오 블록" 또는 "블록" 으로도 또한 지칭될 수도 있다.
일반적으로, 모드 선택 유닛 (202) 은 또한 그것의 컴포넌트들 (예를 들어, 모션 추정 유닛 (222), 모션 보상 유닛 (224), 및 인트라 예측 유닛 (226)) 을 제어하여 현재 블록 (예를 들어, 현재 CU, 또는 HEVC 에서, PU 및 TU 의 오버랩하는 부분) 에 대한 예측 블록을 생성한다. 현재 블록의 인터 예측을 위해, 모션 추정 유닛 (222) 은 하나 이상의 레퍼런스 픽처들 (DPB (218) 에 저장된 하나 이상의 이전에 코딩된 픽처들) 에서 하나 이상의 밀접하게 매칭하는 레퍼런스 블록들을 식별하기 위해 모션 탐색을 수행할 수도 있다. 특히, 모션 추정 유닛 (222) 은, 예를 들어, 절대 차이의 합 (SAD), 제곱 차이들의 합 (SSD), 평균 절대 차이 (MAD), 평균 제곱 차이들 (MSD) 등에 따라, 잠재적 레퍼런스 블록이 현재 블록에 얼마나 유사한지를 나타내는 값을 계산할 수도 있다. 모션 추정 유닛 (222) 은 일반적으로, 고려되는 레퍼런스 블록과 현재 블록 사이의 샘플 별 차이들을 사용하여 이들 계산들을 수행할 수도 있다. 모션 추정 유닛 (222) 은 현재 블록과 가장 근접하게 매칭하는 레퍼런스 블록을 표시하는, 이러한 계산들로부터 초래되는 최저 값을 갖는 레퍼런스 블록을 식별할 수도 있다.
모션 추정 유닛 (222) 은 현재 픽처에서의 현재 블록의 포지션에 대한 레퍼런스 픽처들에서의 레퍼런스 블록들의 포지션들을 정의하는 하나 이상의 모션 벡터 (MV) 들을 형성할 수도 있다. 모션 추정 유닛 (222) 은 그 후 모션 벡터들을 모션 보상 유닛 (224) 에 제공할 수도 있다. 예를 들어, 단방향 인터-예측에 대해, 모션 추정 유닛 (222) 은 단일 모션 벡터를 제공할 수도 있는 반면, 양방향 인터-예측에 대해, 모션 추정 유닛 (222) 은 2 개의 모션 벡터들을 제공할 수도 있다. 그 후, 모션 보상 유닛 (224) 은 모션 벡터들을 사용하여 예측 블록을 생성할 수도 있다. 예를 들어, 모션 보상 유닛 (224) 은 모션 벡터를 사용하여 레퍼런스 블록의 데이터를 취출 (retrieve) 할 수도 있다. 다른 예로서, 모션 벡터가 분수 샘플 정밀도를 갖는다면, 모션 보상 유닛 (224) 은 하나 이상의 보간 필터들에 따라 예측 블록에 대한 값들을 보간할 수도 있다. 또한, 양방향 인터 예측에 대해, 모션 보상 유닛 (224) 은 각각의 모션 벡터들에 의해 식별된 2 개의 레퍼런스 블록들에 대한 데이터를 취출하고, 예를 들어 샘플 별 평균화 또는 가중된 평균화를 통해 취출된 데이터를 결합할 수도 있다.
다른 예로서, 인트라 예측, 또는 인트라 예측 코딩에 대해, 인트라 예측 유닛 (226) 은 현재 블록에 이웃하는 샘플들로부터 예측 블록을 생성할 수도 있다. 예를 들어, 방향성 모드들에 대해, 인트라 예측 유닛 (226) 은 일반적으로 이웃하는 샘플들의 값들을 수학적으로 결합하고 현재 블록에 걸쳐 정의된 방향에서 이들 계산된 값들을 팝퓰레이트 (populate) 하여 예측 블록을 생성할 수도 있다. 다른 예로서, DC 모드에 대해, 인트라 예측 유닛 (226) 은 현재 블록에 대한 이웃하는 샘플들의 평균을 계산하고 예측 블록을 생성하여 예측 블록의 각각의 샘플에 대해 이러한 결과적인 평균을 포함할 수도 있다.
모드 선택 유닛 (202) 은 예측 블록을 잔차 생성 유닛 (204) 에 제공한다. 잔차 생성 유닛 (204) 은 비디오 데이터 메모리 (230) 로부터의 현재 블록의 원시의, 코딩되지 않은 버전 및 모드 선택 유닛 (202) 으로부터의 예측 블록을 수신한다. 잔차 생성 유닛 (204) 은 현재 블록과 예측 블록 사이의 샘플 별 차이들을 계산한다. 결과적인 샘플 별 차이들은 현재 블록에 대한 잔차 블록을 정의한다. 일부 예들에서, 잔차 생성 유닛 (204) 은 또한 잔차 차분 펄스 코드 변조 (residual differential pulse code modulation; RDPCM) 를 사용하여 잔차 블록을 생성하기 위해 잔차 블록에서의 샘플 값들 사이의 차이들을 결정할 수도 있다. 일부 예들에서, 잔차 생성 유닛 (204) 은 바이너리 감산을 수행하는 하나 이상의 감산 회로들을 사용하여 형성될 수도 있다.
모드 선택 유닛 (202) 이 CU들을 PU들로 파티셔닝하는 예들에서, 각각의 PU 는 루마 예측 유닛 및 대응하는 크로마 예측 유닛들과 연관될 수도 있다. 비디오 인코더 (200) 및 비디오 디코더 (300) 는 다양한 사이즈를 갖는 PU들을 지원할 수도 있다. 상기 나타낸 바와 같이, CU 의 사이즈는 CU 의 루마 코딩 블록의 사이즈를 지칭할 수도 있고 PU 의 사이즈는 PU 의 루마 예측 블록의 사이즈를 지칭할 수도 있다. 특정 CU 의 사이즈가 2Nx2N 임을 가정하면, 비디오 인코더 (200) 는 인트라-예측을 위해 2Nx2N 또는 NxN 의 PU 사이즈들을 지원하고, 인터-예측을 위해 2Nx2N, 2NxN, Nx2N, NxN, 기타 등등의 대칭적인 PU 사이즈들을 지원할 수도 있다. 비디오 인코더 (200) 및 비디오 디코더 (300) 는 또한, 인터 예측을 위해 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 사이즈들에 대한 비대칭적인 파티셔닝을 지원할 수도 있다.
모드 선택 유닛 (202) 이 CU 를 PU들로 추가로 파티셔닝하지 않는 예들에 있어서, 각각의 CU 는 루마 코딩 블록 및 대응하는 크로마 코딩 블록들과 연관될 수도 있다. 상기와 같이, CU 의 사이즈는 CU 의 루마 코딩 블록의 사이즈를 지칭할 수도 있다. 비디오 인코더 (200) 및 비디오 디코더 (300) 는 2Nx2N, 2NxN, 또는 Nx2N 의 CU 사이즈들을 지원할 수도 있다.
인트라 블록 카피 모드 코딩, 아핀 모드 코딩 및 선형 모델 (LM) 모드 코딩과 같은 다른 비디오 코딩 기법들에 대해, 몇몇 예들에서와 같이, 모드 선택 유닛 (202) 은 코딩 기술과 연관된 개개의 유닛들을 통해, 인코딩되고 있는 현재 블록에 대한 예측 블록을 생성한다. 팔레트 모드 코딩과 같은 일부 예에서, 모드 선택 유닛 (202) 은 예측 블록을 생성하지 않을 수도 있고, 대신에 선택된 팔레트에 기초하여 블록을 재구성하는 방식을 표시하는 신택스 엘리먼트들을 생성할 수도 있다. 이러한 모드들에서, 모드 선택 유닛 (202) 은 이들 신택스 엘리먼트들을 인코딩되도록 엔트로피 인코딩 유닛 (220) 에 제공할 수도 있다.
상술한 바와 같이, 잔차 생성 유닛 (204) 은 현재 블록 및 대응하는 예측 블록에 대해 비디오 데이터를 수신한다. 잔차 생성 유닛 (204) 은 그 후 현재 블록에 대한 잔차 블록을 생성한다. 잔차 블록을 생성하기 위해, 잔차 생성 유닛 (204) 은 현재 블록과 예측 블록 사이의 샘플 별 차이들을 계산한다.
변환 프로세싱 유닛 (206) 은 잔차 블록에 하나 이상의 변환들을 적용하여 변환 계수들의 블록 (본 명세서에서는 "변환 계수 블록" 으로 지칭됨) 을 생성한다. 변환 프로세싱 유닛 (206) 은 다양한 변환들을 잔차 블록에 적용하여 변환 계수 블록을 형성할 수도 있다. 예를 들어, 변환 프로세싱 유닛 (206) 은 이산 코사인 변환 (DCT), 방향성 변환, Karhunen-Loeve 변환 (KLT), 또는 개념적으로 유사한 변환을 잔차 블록에 적용할 수도 있다. 일부 예들에서, 변환 프로세싱 유닛 (206) 은 잔차 블록에 대한 다중 변환들, 예를 들어 프라이머리 변환 및 세컨더리 변환, 이를 테면 회전 변환을 수행할 수도 있다. 일부 예들에서, 변환 프로세싱 유닛 (206) 은 잔차 블록에 변환들을 적용하지 않는다.
양자화 유닛 (208) 은 양자화된 변환 계수 블록을 생성하기 위해 변환 계수 블록에서의 변환 계수들을 양자화할 수도 있다. 양자화 유닛 (208) 은 현재 블록과 연관된 양자화 파라미터 (QP) 값에 따라 변환 계수 블록의 변환 계수들을 양자화할 수도 있다. 비디오 인코더 (200) 는 (예컨대, 모드 선택 유닛 (202) 을 통해) CU 와 연관된 QP 값을 조정함으로써 현재 블록과 연관된 변환 계수 블록들에 적용되는 양자화도를 조정할 수도 있다. 양자화는 정보의 손실을 도입할 수도 있으며, 따라서, 양자화된 변환 계수들은 변환 프로세싱 유닛 (206) 에 의해 생성된 오리지널 변환 계수들보다 더 낮은 정밀도를 가질 수도 있다.
역 양자화 유닛 (210) 및 역 변환 프로세싱 유닛 (212) 은 양자화된 변환 계수 블록에 역 양자화 및 역 변환들을 각각 적용하여, 변환 계수 블록으로부터 잔차 블록을 재구성할 수도 있다. 재구성 유닛 (214) 은 모드 선택 유닛 (202) 에 의해 생성된 예측 블록 및 재구성된 잔차 블록에 기초하여 (잠재적으로 어느 정도의 왜곡을 가짐에도 불구하고) 현재 블록에 대응하는 재구성된 블록을 생성할 수도 있다 . 예를 들어, 재구성 유닛 (214) 은 재구성된 잔차 블록의 샘플들을, 모드 선택 유닛 (202) 에 의해 생성된 예측 블록으로부터의 대응하는 샘플들에 가산하여 재구성된 블록을 생성할 수도 있다.
필터 유닛 (216) 은 재구성된 블록들에 대해 하나 이상의 필터 동작을 수행할 수도 있다. 예를 들어, 필터 유닛 (216) 은 CU들의 에지들을 따라 블록키니스 아티팩트들 (blockiness artifacts) 을 감소시키기 위해 디블록킹 동작들을 수행할 수도 있다. 필터 유닛 (216) 의 동작들은 일부 예들에서 생략될 수도 있다. 일부 예들에서, 필터 유닛 (216) 은 재구성된 블록들의 샘플들을 ALF 필터링할 수도 있다. 예를 들어, 필터 유닛 (216) 은 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하고, 고정 비트 심도에서 재구성된 샘플들을 분류하고, 고정 비트 심도에서 재구성된 샘플들의 분류에 기초하여 필터를 결정하고, 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링할 수도 있다.
비디오 인코더 (200) 는 DPB (218) 에 재구성된 블록들을 저장한다. 예를 들어, 필터 유닛 (216) 의 동작들이 수행되지 않은 예들에서, 재구성 유닛 (214) 은 재구성된 블록들을 DPB (218) 에 저장할 수도 있다. 필터 유닛 (216) 의 동작들이 수행되는 예들에서, 필터 유닛 (216) 은 필터링된 재구성된 블록들을 DPB (218) 에 저장할 수도 있다. 모션 추정 유닛 (222) 및 모션 보상 유닛 (224) 은 재구성된 (및 잠재적으로 필터링된) 블록들로부터 형성된 DPB (218) 로부터의 레퍼런스 픽처를 취출하여, 후속적으로 인코딩된 픽처들의 블록들을 인터-예측할 수도 있다. 또한, 인트라 예측 유닛 (226) 은 현재 픽처에서의 다른 블록들을 인트라 예측하기 위해 현재 픽처의 DPB (218) 에서 재구성된 블록들을 사용할 수도 있다.
일반적으로, 엔트로피 인코딩 유닛 (220) 은 비디오 인코더 (200) 의 다른 기능 컴포넌트들로부터 수신된 신택스 엘리먼트들을 엔트로피 인코딩할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (220) 은 양자화 유닛 (208) 으로부터의 양자화된 변환 계수 블록들을 엔트로피 인코딩할 수도 있다. 다른 예로서, 엔트로피 인코딩 유닛 (220) 은 모드 선택 유닛 (202) 으로부터 예측 신택스 엘리먼트들 (예를 들어, 인터 예측에 대한 모션 정보 또는 인트라 예측에 대한 인트라 모드 정보) 을 엔트로피 인코딩할 수도 있다. 엔트로피 인코딩 유닛 (220) 은 엔트로피 인코딩된 데이터를 생성하기 위해, 비디오 데이터의 다른 예인, 신택스 엘리먼트들에 대해 하나 이상의 엔트로피 인코딩 동작들을 수행할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (220) 은 컨텍스트 적응적 가변 길이 코딩 (CAVLC) 동작, CABAC 동작, V2V (variable-to-variable) 길이 코딩 동작, 신택스 기반 컨텍스트 적응 이진 산술 코딩 (SBAC) 동작, 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩 동작, 지수-골롬 인코딩 동작, 또는 다른 타입의 엔트로피 인코딩 동작을 데이터에 대해 수행할 수도 있다. 일부 예들에서, 엔트로피 인코딩 유닛 (220) 은 신택스 엘리먼트들이 엔트로피 인코딩되지 않는 바이패스 모드에서 동작할 수도 있다.
비디오 인코더 (200) 는 픽처 또는 슬라이스의 블록들을 재구성하는데 필요한 엔트로피 인코딩된 신택스 엘리먼트들을 포함하는 비트스트림을 출력할 수도 있다. 특히, 엔트로피 인코딩 유닛 (220) 이 비트스트림을 출력할 수도 있다.
상기 설명된 동작들은 블록에 대하여 설명된다. 이러한 설명은 루마 코딩 블록 및/또는 크로마 코딩 블록들에 대한 동작들인 것으로 이해되어야 한다. 상술한 바와 같이, 일부 예들에서, 루마 코딩 블록 및 크로마 코딩 블록들은 CU 의 루마 및 크로마 컴포넌트들이다. 일부 예들에서, 루마 코딩 블록 및 크로마 코딩 블록들은 PU 의 루마 및 크로마 컴포넌트들이다.
일부 예들에서, 루마 코딩 블록에 대해 수행되는 동작들은 크로마 코딩 블록들에 대해 반복될 필요가 없다. 하나의 예로서, 크로마 블록들에 대한 모션 벡터 (MV) 및 레퍼런스 픽처를 식별하기 위해 루마 코딩 블록에 대한 MV 및 레퍼런스 픽처를 식별하는 동작들이 반복될 필요는 없다. 오히려, 루마 코딩 블록에 대한 MV 는 크로마 블록들에 대한 MV 를 결정하도록 스케일링될 수도 있고, 레퍼런스 픽처는 동일할 수도 있다. 다른 예로서, 인트라-예측 프로세스는 루마 코딩 블록 및 크로마 코딩 블록들에 대해 동일할 수도 있다.
일부 예들에서, 필터 유닛 (216) 은 재구성된 블록들의 샘플들을 ALF 필터링할 수도 있다. 예를 들어, 필터 유닛 (216) 은 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하고, 고정 비트 심도에서 재구성된 샘플들을 분류하고, 고정 비트 심도에서 재구성된 샘플들의 분류에 기초하여 필터를 결정하고, 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링할 수도 있다.
비디오 인코더 (200) 는 비디오 데이터를 인코딩하도록 구성된 디바이스의 예를 나타내고, 그 디바이스는 비디오 데이터를 저장하도록 구성된 메모리, 및 회로부에서 구현되고 메모리에 통신가능하게 커플링된 하나 이상의 프로세서들을 포함하고, 그 하나 이상의 프로세서들은, 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하고 - 고정 비트 심도는 입력 비트 심도와 상이함 -; 고정 비트 심도에서 재구성된 샘플들을 분류하고; 분류에 기초하여 필터를 결정하고; 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링하고; 그리고 적응적 루프 필터링된 샘플들을 프로세싱하도록 구성된다.
비디오 인코더 (200) 는 비디오 데이터를 인코딩하도록 구성된 디바이스의 예를 나타내고, 이 디바이스는 비디오 데이터를 저장하도록 구성된 메모리, 및 회로부에서 구현되고 적응적 루프 필터 (ALF) 의 동작들을 고정된 동작 비트 심도로 제약하고, 고정된 동작 비트 심도로 제약된 동작들을 갖는 ALF 를 이용하여 비디오 데이터의 블록의 샘플들을 적응적 루프 필터링하고, 적응적 루프 필터링된 샘플들에 기초하여 블록을 인코딩하도록 구성된 하나 이상의 프로세싱 유닛들을 포함한다.
도 4 는 본 개시의 기법들을 수행할 수도 있는 예시적인 비디오 디코더 (300) 를 나타내는 블록도이다. 도 4 는 설명의 목적을 위해 제공되고 본 개시에 폭넓게 예시되고 설명된 기법들에 대해 한정하지 않는다. 설명의 목적으로, 본 개시는 VVC (ITU-T H.266, 개발 중), 및 HEVC (ITU-T H.265) 의 기법들에 따른 비디오 디코더 (300) 를 기재한다. 그러나, 본 개시의 기법들은 다른 비디오 코딩 표준들로 구성되는 비디오 코딩 디바이스들에 의해 수행될 수도 있다.
도 4 의 예에서, 비디오 디코더 (300) 는 코딩된 픽처 버퍼 (CPB) 메모리 (320), 엔트로피 디코딩 유닛 (302), 예측 프로세싱 유닛 (304), 역 양자화 유닛 (306), 역 변환 프로세싱 유닛 (308), 재구성 유닛 (310), 필터 유닛 (312), 및 디코딩된 픽처 버퍼 (DPB) (314) 를 포함한다. CBP 메모리 (320), 엔트로피 디코딩 유닛 (302), 예측 프로세싱 유닛 (304), 역 양자화 유닛 (306), 역 변환 프로세싱 유닛 (308), 재구성 유닛 (310), 필터 유닛 (312), 및 DPB (314) 중 임의의 것 또는 전부가 하나 이상의 프로세서들에서 또는 프로세싱 회로에서 구현될 수도 있다. 실례로, 비디오 디코더 (300) 의 유닛들은 하드웨어 회로의 일부로서 또는 FPGA 의 프로세서, ASIC 의 일부로서 하나 이상의 회로들 또는 로직 엘리먼트들로서 구현될 수도 있다. 더욱이, 비디오 디코더 (300) 는 이들 및 다른 기능들을 수행하기 위해 추가적인 또는 대안적인 프로세서들 또는 프로세싱 회로부를 포함할 수도 있다.
예측 프로세싱 유닛 (304) 은 모션 보상 유닛 (316) 및 인트라-예측 유닛 (318) 을 포함한다. 예측 프로세싱 유닛 (304) 은 다른 예측 모드들에 따라 예측을 수행하기 위해 추가적인 유닛들을 포함할 수도 있다. 예들로서, 예측 프로세싱 유닛 (304) 은 팔레트 유닛, 인트라-블록 카피 유닛 (이는 모션 보상 유닛 (316) 의 부분을 형성할 수도 있음), 아핀 유닛, 선형 모델 (LM) 유닛 등을 포함할 수도 있다. 다른 예들에서, 비디오 디코더 (300) 는 더 많거나, 더 적거나, 또는 상이한 기능성 컴포넌트들을 포함할 수도 있다.
CPB 메모리 (320) 는, 비디오 디코더 (300) 의 컴포넌트들에 의해 디코딩될 인코딩된 비디오 비트스트림과 같은 비디오 데이터를 저장할 수도 있다.　 CPB 메모리 (320) 에 저장된 비디오 데이터는, 예를 들어 컴퓨터 판독가능 매체 (110) (도 1) 로부터 획득될 수도 있다.　 CPB 메모리 (320) 는 인코딩된 비디오 비트스트림으로부터 인코딩된 비디오 데이터 (예를 들어, 신택스 엘리먼트들) 를 저장하는 CPB 를 포함할 수도 있다.　 또한, CPB 메모리 (320) 는 비디오 디코더 (300) 의 다양한 유닛들로부터의 출력들을 나타내는 일시적 데이터와 같은, 코딩된 픽처의 신택스 엘리먼트들 이외의 비디오 데이터를 저장할 수도 있다. DPB (314) 는 일반적으로, 인코딩된 비디오 비트스트림의 후속 데이터 또는 픽처들을 디코딩할 때, 레퍼런스 비디오 데이터로서 비디오 디코더 (300) 가 출력 및/또는 사용할 수도 있는 디코딩된 픽처들을 저장한다.　 CBP 메모리 (320) 및 DPB (314) 는 다양한 메모리 디바이스들, 예컨대 SDRAM 을 포함한 DRAM, MRAM, RRAM, 또는 다른 타입들의 메모리 디바이스들 중 임의의 것에 의해 형성될 수도 있다.　 CPB 메모리 (320) 및 DPB (314) 는 동일한 메모리 디바이스 또는 별도의 메모리 디바이스들에 의해 제공될 수도 있다. 여러 예들에서, CPB 메모리 (320) 는 비디오 디코더 (300) 의 다른 컴포넌트들과 온-칩이거나 그 컴포넌트들에 대하여 오프-칩일 수도 있다.
추가적으로 또는 대안적으로, 일부 예들에서, 비디오 디코더 (300) 는 메모리 (120) (도 1) 로부터 코딩된 비디오 데이터를 취출할 수도 있다. 즉, 메모리 (120) 는 CPB 메모리 (320) 로 상기 논의된 바와 같이 데이터를 저장할 수도 있다. 마찬가지로, 메모리 (120) 는 비디오 디코더 (300) 의 기능성의 일부 또는 전부가 비디오 디코더 (300) 의 프로세싱 회로에 의해 실행될 소프트웨어에서 구현될 때, 비디오 디코더 (300) 에 의해 실행될 명령들을 저장할 수도 있다.
도 4 에 나타낸 다양한 유닛들은 비디오 인코더 (300) 에 의해 수행된 동작들의 이해를 돕기 위해 도시된다. 그 유닛들은 고정 기능 회로들, 프로그래밍가능 회로들, 또는 이들의 조합으로서 구현될 수도 있다. 도 3 과 유사하게, 고정 기능 회로들은 특정 기능성을 제공하는 회로들을 지칭하며, 수행될 수 있는 동작들에 대해 미리설정된다. 프로그래밍가능 회로들은 다양한 태스크들을 수행하도록 프로그래밍될 수 있는 회로들을 지칭하고, 수행될 수 있는 동작들에서 유연한 기능성을 제공한다. 예를 들어, 프로그래밍가능 회로들은, 그 프로그래밍가능 회로들이 소프트웨어 또는 펌웨어의 명령들에 의해 정의된 방식으로 동작하게 하는 소프트웨어 또는 펌웨어를 실행할 수도 있다. 고정 기능 회로들은 (예를 들어, 파라미터들을 수신하거나 또는 파라미터들을 출력하기 위해) 소프트웨어 명령들을 실행할 수도 있지만, 고정 기능 회로들이 수행하는 동작들의 타입들은 일반적으로 불변이다. 일부 예들에서, 유닛들의 하나 이상은 별개의 회로 블록들 (고정 기능 또는 프로그래밍가능) 일 수도 있고, 일부 예들에서, 유닛들의 하나 이상은 집적 회로들일 수도 있다.
비디오 디코더 (300) 는 프로그래밍가능 회로들로부터 형성된, ALU 들, EFU들, 디지털 회로들, 아날로그 회로들, 및/또는 프로그래밍가능 코어들을 포함할 수도 있다. 비디오 디코더 (300) 의 동작들이 프로그래밍가능 회로들 상에서 실행하는 소프트웨어에 의해 수행되는 예들에서, 온-칩 또는 오프-칩 메모리는 비디오 디코더 (300) 가 수신하고 실행하는 소프트웨어의 명령들 (예를 들어, 오브젝트 코드) 을 저장할 수도 있다.
엔트로피 디코딩 유닛 (302) 은 인코딩된 비디오 데이터를 CPB 로부터 수신하고, 비디오 데이터를 엔트로피 디코딩하여 신택스 엘리먼트들을 재생성할 수도 있다. 예측 프로세싱 유닛 (304), 역 양자화 유닛 (306), 역 변환 프로세싱 유닛 (308), 복원 유닛 (310), 및 필터 유닛 (312) 은 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 디코딩된 비디오 데이터를 생성할 수도 있다.
일반적으로, 비디오 디코더 (300) 는 블록 별 기반으로 픽처를 재구성한다. 비디오 디코더 (300) 는 개별적으로 각각의 블록에 대해 재구성 동작을 수행할 수도 있다 (여기서 현재 재구성되고 있는, 즉 디코딩되고 있는 블록은 "현재 블록" 으로 지칭될 수도 있음).
엔트로피 디코딩 유닛 (302) 은 양자화 파라미터 (QP) 및/또는 변환 모드 표시(들)와 같은 변환 정보 뿐만 아니라, 양자화된 변환 계수 블록의 양자화된 변환 계수들을 정의하는 신택스 엘리먼트들을 엔트로피 디코딩할 수도 있다. 역 양자화 유닛 (306) 은 양자화된 변환 계수 블록과 연관된 QP 를 사용하여, 양자화도 및 유사하게, 적용할 역 양자화 유닛 (306) 에 대한 역 양자화도를 결정할 수도 있다. 역 양자화 유닛 (306) 은 예를 들어, 양자화된 변환 계수들을 역 양자화하기 위해 비트단위 좌측-시프트 동작을 수행할 수도 있다. 역 양자화 유닛 (306) 은 이에 의해 변환 계수들을 포함하는 변환 계수 블록을 형성할 수도 있다.
역 양자화 유닛 (306) 이 변환 계수 블록을 형성한 후, 역 변환 프로세싱 유닛 (308) 은 현재 블록과 연관된 잔차 블록을 생성하기 위해 변환 계수 블록에 하나 이상의 역 변환들을 적용할 수도 있다. 예를 들어, 역 변환 프로세싱 유닛 (308) 은 역 DCT, 역 정수 변환, 역 Karhunen-Loeve 변환 (KLT), 역 회전 변환, 역 방향성 변환, 또는 다른 역 변환을 변환 계수 블록에 적용할 수도 있다.
더욱이, 예측 프로세싱 유닛 (304) 은, 엔트로피 디코딩 유닛 (302) 에 의해 엔트로피 디코딩된 예측 정보 신택스 엘리먼트들에 따라 예측 블록을 생성한다. 예를 들어, 예측 정보 신택스 엘리먼트들이 현재 블록이 인터 예측됨을 표시하면, 모션 보상 유닛 (316) 은 예측 블록을 생성할 수도 있다. 이 경우, 예측 정보 신택스 엘리먼트들은 레퍼런스 블록을 취출할 DPB (314) 에서의 레퍼런스 픽처뿐만 아니라 현재 픽처에서의 현재 블록의 위치에 대한 레퍼런스 픽처에서의 레퍼런스 블록의 위치를 식별하는 모션 벡터를 표시할 수도 있다. 모션 보상 유닛 (316) 은 일반적으로 모션 보상 유닛 (224) (도 3) 과 관련하여 설명된 것과 실질적으로 유사한 방식으로 인터 예측 프로세스를 수행할 수도 있다.
다른 예로서, 예측 정보 신택스 엘리먼트들이 현재 블록이 인트라 예측되는 것을 표시하면, 인트라 예측 유닛 (318) 은 예측 정보 신택스 엘리먼트들에 의해 표시된 인트라 예측 모드에 따라 예측 블록을 생성할 수도 있다. 다시, 인트라 예측 유닛 (318) 은 일반적으로 인트라 예측 유닛 (226) (도 3) 과 관련하여 설명된 것과 실질적으로 유사한 방식으로 인트라 예측 프로세스를 수행할 수도 있다. 인트라-예측 유닛 (318) 은 DPB (314) 로부터 현재 블록에 이웃하는 샘플들의 데이터를 취출할 수도 있다.
재구성 유닛 (310) 은 예측 블록 및 잔차 블록을 사용하여 현재 블록을 재구성(reconstruct)할 수도 있다. 예를 들어, 재구성 유닛 (310) 은 잔차 블록의 샘플들을 예측 블록의 대응하는 샘플들에 가산하여 현재 블록을 재구성할 수도 있다.
필터 유닛 (312) 은 재구성된 블록들에 대해 하나 이상의 필터 동작들을 수행할 수도 있다. 예를 들어, 필터 유닛 (312) 은 재구성된 블록들의 에지들을 따라 블록키니스 아티팩트들을 감소시키기 위해 디블록킹 동작들을 수행할 수도 있다. 필터 유닛 (312) 의 동작들이 모든 예들에서 반드시 수행되는 것은 아니다. 일부 예들에서, 필터 유닛 (312) 은 재구성된 블록들의 샘플들을 ALF 필터링할 수도 있다. 예를 들어, 필터 유닛 (312) 은 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하고, 고정 비트 심도에서 재구성된 샘플들을 분류하고, 고정 비트 심도에서 재구성된 샘플들의 분류에 기초하여 필터를 결정하고, 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링할 수도 있다.
비디오 디코더 (300) 는 DPB (314) 에 재구성된 블록들을 저장할 수도 있다. 예를 들어, 필터 유닛 (312) 의 동작들이 수행되지 않은 예들에서, 재구성 유닛 (310) 은 재구성된 블록들을 DPB (314) 에 저장할 수도 있다. 필터 유닛 (312) 의 동작들이 수행되는 예들에서, 필터 유닛 (312) 은 필터링된 재구성된 블록들을 DPB (314) 에 저장할 수도 있다. 상기 논의된 바와 같이, DPB (314) 는 예측 프로세싱 유닛 (304) 에 인트라-예측을 위한 현재 픽처의 샘플들 및 후속 모션 보상을 위해 이전에 디코딩된 픽처들과 같은 레퍼런스 정보를 제공할 수도 있다. 더욱이, 비디오 디코더 (300) 는 도 1 의 디스플레이 디바이스 (118) 와 같은 디스플레이 디바이스 상으로의 후속 프리젠테이션을 위해 DPB (314) 로부터 디코딩된 픽처들 (예를 들어, 디코딩된 비디오) 을 출력할 수도 있다.
이러한 방식으로, 비디오 디코더 (300) 는 비디오 데이터를 저장하도록 구성된 메모리, 및 회로에 구현되고 통신가능하게 메모리에 커플링된 하나 이상의 프로세싱 유닛들을 포함하는 비디오 디코딩 디바이스의 일 예를 나타내고, 그 하나 이상의 프로세싱 유닛들은 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하고, 고정 비트 심도는 입력 비트 심도와 상이하고; 고정 비트 심도에서 재구성된 샘플들을 분류하고; 분류에 기초하여 필터를 결정하고; 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링하고; 그리고 적응적 루프 필터링된 샘플들을 프로세싱하도록 구성된다.
비디오 디코더 (300) 는 또한, 비디오 데이터를 저장하도록 구성된 메모리, 및 회로에서 구현되고 적응적 루프 필터 (ALF) 의 동작들을 고정된 동작 비트 심도로 제약하고, 제약된 동작들을 갖는 ALF 를 이용하여 비디오 데이터의 블록의 샘플들을 고정된 동작 비트 심도로 적응적 루프 필터링하고, 적응적으로 루프 필터링된 샘플들에 기초하여 블록을 디코딩하도록 구성된 하나 이상의 프로세싱 유닛들을 포함하는 비디오 디코딩 디바이스의 일 예를 나타낸다.
다음은 MPEG5, EVC, 및 VVC에서 이용되는 ALF 코딩 툴을 설명한다. ALF는 디블록킹 필터 및 SAO(sample adaptive offset) 필터(존재하는 경우) 이후의 재구성된 픽처의 샘플들에 적용될 수도 있다.
도 5 는 ALF 의 예시적인 아키텍처를 나타내는 개념도이다. 도 5 의 예시적인 ALF 는 VVC에서 이용되는 ALF 아키텍처를 나타낼 수도 있다. SAO 루마 (400) (예를 들어, SAO RY (x, y) 의 루마 출력) 는 ALF 루마 (410)에 입력될 수도 있다. ALF 루마 (410)에서, SAO 루마 (400) 는 분류 모듈 (412)에 의해 분류되고 필터링 모듈 (414)에 의해 필터링되어 ALF 필터링된 루마를 생성할 수도 있다. SAO 크로마 Cb (402) RCb(x,y) 및 SAO 크로마 Cr (404) RCr(x,y) 은 ALF 크로마 (420)에 입력될 수도 있다.
8 적응 파라미터 세트(APS) 버퍼(406)는 8개의 APS를 포함할 수도 있고, 필터링 모듈(414), 크로스 컴포넌트 적응 루프 필터(CCALF) Cb(416), CCALF Cr(418), 및 ALF 크로마(420)에 대한 입력으로서 사용될 수도 있다. 이러한 방식으로, APS들에서의 정보는 필터링 모듈 (414), CCALF Cb (416), CCALF Cr (418), 및 ALF 크로마 (420)에 영향을 미치기 위해 사용될 수도 있다. 가산기 (422) 는 CCALF Cb (416) 의 출력 (ΔRCb(x,y)) 및 ALF 크로마 (420) 의 Cb 출력을 가산하여 ALF 필터링된 Cb 를 생성할 수도 있다. 가산기 (424) 는 CCALF Cr (418) 의 출력 (ΔRCr(x,y)) 및 ALF 크로마 (420) 의 Cr 출력을 가산하여 ALF 필터링된 Cr 을 생성할 수도 있다. 추가적으로, 64개의 고정 필터들 버퍼(408)가 필터링 모듈(414)에 의해 사용될 수도 있다. 즉, 64 개의 고정 필터들 버퍼 (408)에서의 64 개의 필터들 중 하나는 비디오 데이터의 주어진 블록을 ALF 필터링할 때 필터링 모듈 (414)에서 사용될 수도 있다.
본 개시물은 루마 컴포넌트들에 대한 ALF 를 더 상세히 설명한다. 도 5 의 예에서, ALF 루마 (410) 는 2 개의 모듈들: 분류 모듈 (412) 및 필터링 모듈 (414) 을 포함할 수도 있다.
루마 컴포넌트에 대해, 25 개의 필터들 중 하나는 그라디언트 및 방향성과 같은 로컬 통계 추정치들에 기초하여, 각각의 4×4 블록에 대해 분류 프로세스를 통해 선택된다. 이용되는 필터들의 대칭적 속성들로부터 이익을 얻기 위해, ALF 는 필터 계수 변환 프로세스를 이용할 수도 있다. ALF 설계에 대한 더 자세한 사항은 아래에서 제공된다.
ALF 필터 형상이 이제 논의된다. 도 6 은 7x7 다이아몬드 및 5x5 다이아몬드의 예시적인 ALF 필터 형상들을 나타내는 개념도이다.
두 개의 다이아몬드 필터 형상이 사용된다. 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 루마 샘플들을 필터링하기 위해 7×7 다이아몬드 형상 필터 (432) 또는 5×5 다이아몬드 형상 필터 (430) 를 사용하고 크로마 샘플들을 위해 5×5 다이아몬드 형상 필터 (430) 를 사용할 수도 있다.
루마 컴포넌트의 경우, 각각의 4x4 블록은 25개의 클래스들 중 하나로 분류된다. 예를 들어, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 각각의 4x4 블록을 25 개의 클래스들 중 하나로 분류할 수도 있다. 분류 인덱스 C 는 블록의 방향성
Figure pct00001
및 활동의 양자화된 값
Figure pct00002
에 기초하여 다음과 같이 유도된다:
Figure pct00003
Figure pct00004
및
Figure pct00005
를 계산하기 위해, 먼저 1-D 라플라시안 계산을 사용하여 수평, 수직 및 2개의 대각선 방향의 그라디언트를 계산한다:
Figure pct00006
Figure pct00007
Figure pct00008
Figure pct00009
상기에서, 인덱스 i 및 j는 4×4 블록 내의 좌측 상부 샘플의 좌표를 지칭하고, R(i,j)는 좌표 (i,j)에서의 재구성된 샘플을 나타내며, v 는 수직이고, h 는 수평이며, d1 은 하나의 대각선이고, d2 는 다른 대각선이다.
도 7a 내지 도 7d는 라플라시안 계산에 사용하기 위한 서브샘플링된 포지션들을 예시하는 개념도들이다. 블록 분류의 복잡성을 감소시키기 위해, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 서브샘플링된 1-D 라플라시안 계산들을 적용할 수도 있다. 수직 그라디언트에 대한 서브샘플링된 포지션들은 V라는 명칭으로 도 7a의 블록(440)에 도시된다. 수평 그라디언트에 대한 서브샘플링된 포지션들은 H라는 명칭으로 도 7b의 블록(442)에 도시된다. 제 1 대각선 그라디언트에 대한 서브샘플링된 포지션들은 D1이라는 명칭으로 도 7c의 블록(444)에 도시된다. 제 2 대각선 그라디언트에 대한 서브샘플링된 포지션들은 명칭 D2로 도 7d의 블록(446)에서 도시된다. 도 7a 내지 도 7d 에 도시된 바와 같이, 동일한 서브샘플링된 포지션들이 방향들 각각에 대한 그라디언트 계산을 위해 사용된다.
수평 및 수직 방향들의 그라디언트들의
Figure pct00010
최대 및 최소 값들은 다음과 같이 설정될 수도 있다:
Figure pct00011
,
Figure pct00012
2개의 대각선 방향들의 그라디언트의 최대 및 최소 값들은 다음과 같이 설정될 수도 있다:
Figure pct00013
,
Figure pct00014
방향성
Figure pct00015
의 값을 도출하기 위해, 이들 값들은 다음과 같이 서로에 대해 비교되고 2개의 임계치들 t1 및 t2 와 비교된다:
단계 1.
Figure pct00016
및
Figure pct00017
양자 모두가 참인 경우,
Figure pct00018
는
Figure pct00019
으로 설정된다.
단계 2.
Figure pct00020
인 경우, 단계 3 에서 계속하고, 그렇지 않으면 단계 4 에서 계속한다.
단계 3.
Figure pct00021
인 경우,
Figure pct00022
는
Figure pct00023
로 설정되고; 그렇지 않으면,
Figure pct00024
는
Figure pct00025
으로 설정된다.
단계 4.
Figure pct00026
인 경우,
Figure pct00027
는
Figure pct00028
로 설정되고; 그렇지 않으면,
Figure pct00029
는
Figure pct00030
으로 설정된다.
비디오 인코더 (200) 및 비디오 디코더는 활동 값
Figure pct00031
을 다음과 같이 계산할 수도 있다:
Figure pct00032
비디오 인코더 (200) 및 비디오 디코더는 그 값
Figure pct00033
을 포함적 0 내지 4 의 범위로 더 양자화할 수도 있고, 양자화된 값은
Figure pct00034
로서 표시된다.
픽처에서의 크로마 컴포넌트들에 대해, 분류 기법들이 적용되지 않을 수도 있으며, 예를 들어, ALF 계수들의 단일 세트가 각각의 크로마 컴포넌트에 대해 적용된다.
이제 필터 계수들의 기하학적 변환들이 논의된다. 각각의 4×4 루마 블록을 필터링하기 전에, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 그 블록에 대해 계산된 그라디언트 값들에 의존하여 필터 계수들 f (k, l)에 회전 또는 대각선 및 수직 플립핑과 같은 기하학적 변환들을 적용할 수도 있다. 이 적용(예를 들어, 기하학적 변환의 적용)은 필터 지원 영역 내의 샘플들에 이들 변환들을 적용하는 것과 동등하다. 기하학적 변환들은 그들의 방향성을 정렬함으로써 ALF 가 적용되는 상이한 블록들을 더 유사하게 만들 수도 있다.
대각선, 수직 플립 및 회전을 포함한 3 가지 기하학적 변환들이 소개된다:
· 대각선:
Figure pct00035
· 수직 플립:
Figure pct00036
· 회전:
Figure pct00037
여기서
Figure pct00038
는 필터의 사이즈이고,
Figure pct00039
는 계수들 좌표들이며, 따라서 위치
Figure pct00040
는 블록의 상부 좌측 코너에 있고 위치
Figure pct00041
는 블록의 하부 우측 코너에 있다. 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 그 블록에 대해 계산된 그라디언트 값들에 의존하여 필터 계수들 f (k, l) 에 변환들을 적용할 수도 있다. 4방향들의 4개의 그라디언트들과 변환의 관계는 아래의 테이블 1에 정리되어 있다.
테이블 1. 하나의 블록에 대해 계산된 그라디언트와 변환들의 맵핑
그라디언트 값들 변환
g d2 < g d1 및 g h < g v 변환 없음
g d2 < g d1 및 g v < g h 대각선
g d1 < g d2 및 g h < g v 수직 플립
g d1 < g d2 및 g v < g h 회전
이제 필터 파라미터 시그널링에 대해 논의한다. 비디오 인코더 (200) 는 적응 파라미터 세트 (APS) NAL 유닛에서 ALF 필터 파라미터들을 시그널링할 수도 있다. 각각의 APS 는 비디오 인코더 (200) 또는 비디오 디코더 (300) 가 다른 신택스 엘리먼트들로부터 현재의 APS 정보를 참조하기 위해 사용할 수도 있는 고유한 adaptation_parameter_set_id에 의해 식별될 수도 있다. APS들은 픽처들에 걸쳐 공유될 수 있고 픽처 내의 상이한 타일 그룹들에서 상이할 수 있다. tile_group_alf_enabled_flag 가 1 과 동일한 경우, APS 는 타일 그룹 헤더에 의해 참조되고, APS에서 반송되는 ALF 파라미터들은 타일 그룹에 의해 사용된다. ALF 파라미터들의 반송을 위해 APS 를 사용하는 주요 이점은 APS 들이 대역외로 전송될 수 있다는 것이며, 예를 들어, 비디오 인코더 (200) 는 외부 기술에 의해 비디오 디코더 (300)에 APS 를 제공할 수도 있다.
필터 적용성은 CTB 레벨에서 제어될 수 있다. 비디오 인코더 (200) 는 ALF 가 루마 CTB에 적용되는지 여부를 표시하기 위해 플래그를 시그널링할 수도 있다. 비디오 디코더 (300) 는 플래그를 파싱하여 루마 CTB에 ALF 를 적용할지 여부를 결정할 수도 있다. 크로마 CTB에 대해, 비디오 인코더 (200) 는 alf_chroma_ctb_present_flag 의 값에 따라 크로마 CTB에 ALF 가 적용되는지 여부를 표시하기 위해 플래그를 시그널링할 수도 있다. 비디오 디코더 (300) 는 플래그 및 alf_chroma_ctb_present_flag 를 파싱하여 크로마 CTB에 ALF 를 적용할지 여부를 결정할 수도 있다.
이제 필터링 프로세스에 대해 논의한다. 디코더 측 (예를 들어, 비디오 디코더 (300)) 에서, ALF 가 CTB에 대해 인에이블될 때, 비디오 디코더 (300) 는 CU 내의 각각의 샘플
Figure pct00042
을 필터링하여, 아래에 나타낸 바와 같은 샘플 값
Figure pct00043
을 초래할 수도 있으며, 여기서 L 은 필터 길이를 나타내고,
Figure pct00044
는 필터 계수를 나타내고,
Figure pct00045
는 디코딩된 필터 계수들을 나타낸다.
Figure pct00046
이제 고정 필터들에 대해 논의한다. ALF 설계는 사이드 정보로서 비디오 디코더 (300)에 제공된 고정 필터들의 세트로 초기화될 수도 있다. 예를 들어, 비디오 인코더 (200) 는 고정 필터들에 대한 초기화 정보를 사이드 정보로서 비디오 디코더 (300)에 전송할 수도 있다. 총 64개의 7x7 필터가 있을 수도 있으며 각 필터는 13개의 계수를 포함할 수도 있다. 분류의 각각의 클래스에 대해, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 현재 클래스에 대해 64 개의 필터들로부터의 어느 16 개의 고정 필터들이 사용될 수도 있는지를 정의하기 위해 맵핑을 적용할 수도 있다. 비디오 인코더 (200) 는 각각의 클래스의 선택 인덱스 (0-15) 를 고정 필터 인덱스로서 비디오 디코더 (300)에 시그널링할 수도 있다. 적응적으로 유도된 필터가 사용될 때, 비디오 인코더 (200) 는 고정 필터 계수들과 적응적 필터 계수들 사이의 차이를 비디오 디코더 (300)에 시그널링할 수도 있다.
도 8 은 예시적인 루마 ALF 아키텍처의 블록도이다. EVC 또는 VVC에 의해 설명된 바와 같은 루마 ALF (450) 는 3 개의 스테이지들: 도 8에 도시된 바와 같은 분류기 모듈 (452), 필터 유도 모듈 (454) 및 샘플 필터링 모듈 (456) 을 포함할 수도 있다. 이들 모듈들 중 2개는 재구성된 샘플들에 대해 동작한다: 분류기 모듈(452) 및 샘플 필터링 모듈(456). 높은 비트 심도 비디오 데이터 코딩, 예를 들어, 12, 14, 16 비트들의 도입으로, ALF 의 구현은 더 높은 비트 심도를 지원하기 위해 이들 2 개의 컴포넌트들의 재설계를 요구할 것이다. 이러한 재설계는 복잡하고 비용이 많이 들 수도 있다.
본 개시의 기법들에 따르면, ALF 분류기 모듈의 동작들은 고정된 동작 비트 심도, 예를 들어, operationalBD 로 제한될 수도 있으며, 이는 재구성된 샘플들의 비트 심도와 상이할 수도 있다. 예를 들어, 고정된 동작 비트 심도(fixed operation bit depth)는 재구성된 샘플들의 입력 비트 심도보다 작을 수도 있다.
도 9 는 본 개시의 기법들에 따른, 예시적인 루마 ALF 아키텍처를 나타내는 블록도이다. 비디오 인코더(200) 또는 비디오 디코더(300)의 루마 ALF(460)는 도 9에 도시된 바와 같이 분류기 모듈(462)에 대한 입력으로서 사용되는 샘플들에 대해 입력 비트 심도를 고정된 동작 비트 심도로 조정하기 위해 비트 심도 조정기 모듈(468)을 사용할 수도 있다. 분류 후에, 필터 유도 모듈 (464) 은 사용될 필터를 유도할 수도 있고, 샘플 필터링 모듈 (466) 은 입력 비트 심도에서 샘플들에 필터를 적용할 수도 있다. 예를 들어, 입력 비트 심도가 12이면, 비트 심도 조정기 모듈(468)은 분류기 모듈(462)에 제공되는 샘플들의 비트 심도를 10과 같은 상이한 비트 심도로 조정할 수도 있다. 그러나, 샘플 필터링 모듈(466)이 필터링하는 샘플들은 12의 입력 비트 심도에 있을 수도 있다.
일 예에서, 비트 심도 조정은 재구성된 루마 샘플의 최상위 비트들의 operationalBD 수의 직접적 페칭으로서 수행될 수도 있다. 예를 들어, 비트 심도 조정기 모듈 (468) 은 재구성된 루마 샘플의 최상위 비트들의 operationalBD 수, 예를 들어, 10 개의 최상위 비트들을 직접 페치(fetch)할 수도 있다.
또 다른 예에서, 비트 심도 조정은 라운딩 오프셋으로 또는 라운딩 오프셋 없이 샘플 값의 우측 비트 시프트의 프로세스를 통해 수행될 수도 있다. 예를 들어, 비트 심도 조정기 모듈 (468) 은 다음과 같을 수도 있다:
x = x >> numShift;
또는
int offset = 1 << (numShift - 1);
y = (x + offset) >> numShift;
일부 예들에서, numShift 값은 입력 비트 심도, 또는 재구성된 샘플들의 비트 심도, 및 분류기의 동작 비트 심도의 함수로서 도출된다.
예를 들어, 비트 심도 조정기 모듈 (468) 은 numShift = InputBit 심도 - operationalBD 를 결정할 수도 있다.
일부 예들에서, numShift 변수는 비트스트림에서 시그널링된 신택스 엘리먼트들의 값에 기초하여 또는 현재 프로세싱되는 컬러 컴포넌트의 비트 심도에 기초하여 비디오 디코더 (300) 의 비트 심도 조정기 모듈 (468)에 의해 도출된다.
일부 예들에서, 오프셋 값은 무조건 0 과 동일하게 설정되거나, numShift 가 1 보다 작으면 0 로 설정될 수도 있다. 예를 들어, 비트 심도 조정기 모듈 (468) 은 오프셋 값을 0 과 동일하게 설정하거나 numShift 가 1 보다 작으면 오프셋 값을 0 과 동일하게 설정할 수도 있다.
일부 예들에서, 분류기 모듈 (462)에서 사용될 루마 샘플들에 대한 비트 심도 조정은 현재 프로세싱되는 루마 샘플과 연관된, 입력 신호의 다른 컬러 컴포넌트들의 샘플 값들, 예를 들어, 크로마 샘플들을 고려하는 도출 프로세스로서 구현될 수도 있다. 예를 들어, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 현재 프로세싱되는 컬러 컴포넌트와 연관된 다른 컬러 컴포넌트들의 샘플 값들에 기초하여 조정된 비트 심도 샘플을 도출할 수도 있다. 예를 들어, 비트 심도 조정기 모듈 (468) 은 X1 = function(xluma, xCb, xCr) 을 결정할 수도 있다.
일부 예들에서, 도출 함수는 컬러 변환의 형태로 구현될 수 있다. 예를 들어, 비트 심도 조정기 모듈(468)은 X1 = (weightL * xluma + weightCb * xCb + weightCr * xCr) / 정규화를 결정할 수도 있다.
도 10 은 본 개시에 따른, 예시적인 ALF 루마 필터링 기법들을 나타내는 플로우차트이다. 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정할 수도 있다 (330). 예를 들어, ALF 필터링될 루마 샘플들은 12, 14, 16 등과 같은 높은 비트 심도의 것일 수도 있다. 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 루마 샘플들의 비트 심도를 고정 비트 심도이도록 조정할 수도 있다. 고정 비트 심도는 분류기 모듈(462)의 동작 고정 비트 심도일 수도 있다. 일부 예들에서, 고정 비트 심도는 입력 비트 심도보다 작다. 예를 들어, 고정 비트 심도는 10 비트일 수도 있다.
비디오 인코더 (200) 또는 비디오 디코더 (300) 는 고정 비트 심도에서 재구성된 샘플들을 분류할 수도 있으며, 여기서, 고정 비트 심도는 입력 비트 심도와 상이하다 (332). 예를 들어, 비디오 인코더 (200) 또는 비디오 디코더 (300) 의 분류기 모듈 (462) 은 더 낮은 고정 비트 심도에서 재구성된 샘플들의 분류를 수행할 수도 있다. 분류기 모듈(462)은 분류를 필터 유도 모듈(464)에 출력할 수도 있다. 비디오 인코더 (200) 또는 비디오 디코더 (300) 의 필터 도출 모듈 (464) 은 분류에 기초하여 필터를 결정할 수도 있다 (334). 예를 들어, 분류기 모듈(462)은 분류기 모듈(462)에 의해 결정된 분류를 수신하고 그 분류에 기초하여 적절한 필터를 결정할 수도 있다.
비디오 인코더 (200) 또는 비디오 디코더 (300) 의 샘플 필터링 모듈 (466) 은 결정된 필터에 기초하여 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링할 수도 있다 (336). 예를 들어, 샘플 필터링 모듈 (466) 은 비트 심도 조정기 모듈 (468)에 의해 출력된 고정 비트 심도보다는 입력 비트 심도에서 재구성된 샘플들을 적응적 루프 필터링할 수도 있다. 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 적응적 루프 필터링된 샘플들을 프로세싱할 수도 있다 (338). 예를 들어, 비디오 인코더 (200) 는 적응적 루프 필터링된 샘플들을 프로세싱할 수도 있고, 예컨대 적응적 루프 필터링된 샘플들을 추가로 필터링하거나 디코딩된 픽처 버퍼 (218)에 저장할 수도 있다. 유사하게, 비디오 디코더 (300) 는 적응적 루프 필터링된 샘플들을 프로세싱할 수도 있고, 예컨대 적응적 루프 필터링된 샘플들을 추가로 필터링하거나 디코딩된 픽처 버퍼 (314)에 저장할 수도 있다.
일부 예들에서, 고정 비트 심도는 입력 비트 심도보다 작다. 일부 예들에서, 입력 비트 심도를 조정하는 것은 재구성된 루마 샘플의 최상위 비트들의 수를 페치하는 것을 포함하고, 그 수는 고정 비트 심도와 동일하다.
일부 예들에서, 입력 비트 심도를 조정하는 것은 비트들의 수에 의한 재구성된 샘플 값의 우측 비트 시프팅(right bit shifting)을 포함한다. 일부 예들에서, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 우측-비트-시프트된 재구성된 샘플 값에 라운딩 오프셋(rounding offset)을 적용할 수도 있다. 일부 예들에서, 비디오 인코더 (200) 또는 비디오 디코더 (300) 는 우측-비트-시프트된 재구성된 샘플 값에 라운딩 오프셋을 적용하는 것을 억제(refrain)할 수도 있다. 일부 예들에서, 비트들의 수는 분류기의 입력 비트 심도 및 동작 비트 심도에 기초한다. 일부 예들에서, 비트들의 수는 비트스트림에서 시그널링된 적어도 하나의 신택스 엘리먼트의 값에 기초한다. 일부 예들에서, 비트들의 수는 현재 프로세싱되는 컬러 컴포넌트의 비트 심도에 기초한다. 일부 예들에서, 입력 비트 심도를 조정하는 것은 오프셋 값에 기초하고, 그 오프셋 값은 0이도록 미리 결정되거나 비트들의 수가 1 미만인 경우 0으로 설정된다.
일부 예들에서, 입력 비트 심도를 조정하는 것은 현재 프로세싱되는 컬러 컴포넌트와 연관된 다른 컬러 컴포넌트들의 샘플 값들에 기초하여 조정된 비트 심도 샘플을 도출하는 단계를 포함한다. 일부 예들에서, 다른 컬러 컴포넌트들은 크로마 컴포넌트들을 포함하고 현재 프로세싱되는 컬러 컴포넌트는 루마 컴포넌트를 포함한다. 일부 예들에서, 조정된 비트 심도 샘플을 도출하는 것은 컬러 변환을 적용하는 것을 포함한다.
도 11 은 본 개시의 기법들에 따른, 현재 블록을 인코딩하기 위한 예시적인 방법을 나타내는 플로우차트이다. 현재 블록은 현재 CU 를 포함할 수도 있다. 비디오 인코더 (200)(도 1 및 도 3) 와 관련하여 설명되지만, 도 11 과 유사한 방법을 수행하도록 다른 디바이스들이 구성될 수도 있음을 이해해야 한다. 일부 예들에서, 비디오 인코더 (200) 는 도 10 의 기법들 뿐만 아니라 도 11 의 기법들을 수행할 수도 있다.
본 예에서, 비디오 인코더 (200) 는 초기에 현재 블록을 예측한다 (350). 예를 들어, 비디오 인코더 (200) 는 현재 블록에 대한 예측 블록을 형성할 수도 있다. 그 다음, 비디오 인코더 (200) 는 현재 블록에 대한 잔차 블록을 계산할 수도 있다 (352). 잔차 블록을 계산하기 위해, 비디오 인코더 (200) 는 원래의, 인코딩되지 않은 블록과 현재 블록에 대한 예측 블록 사이의 차이를 계산할 수도 있다. 비디오 인코더 (200) 는 그 후 잔차 블록을 변환하고 잔차 블록의 변환 계수들을 양자화할 수도 있다 (354). 다음으로, 비디오 인코더 (200) 는 잔차 블록의 양자화된 변환 계수들을 스캔할 수도 있다 (356). 스캔 동안, 또는 스캔에 후속하여, 비디오 인코더 (200) 는 변환 계수들을 엔트로피 인코딩할 수도 있다 (358). 예를 들어, 비디오 인코더 (200) 는 CAVLC 또는 CABAC 를 사용하여 변환 계수들을 인코딩할 수도 있다. 비디오 인코더 (200) 는 그 후 블록의 엔트로피 인코딩된 데이터를 출력할 수도 있다 (360).
도 12 는 본 개시의 기법들에 따른, 비디오 데이터의 현재 블록을 디코딩하기 위한 예시적인 방법을 나타내는 플로우차트이다. 현재 블록은 현재 CU 를 포함할 수도 있다. 비디오 디코더 (300)(도 1 및 도 4) 와 관련하여 설명되지만, 도 12 과 유사한 방법을 수행하도록 다른 디바이스들이 구성될 수도 있음을 이해해야 한다. 일부 예들에서, 비디오 디코더 (300) 는 도 10 의 기법들 뿐만 아니라 도 12 의 기법들을 수행할 수도 있다.
비디오 디코더 (300) 는 현재 블록에 대응하는 잔차 블록의 변환 계수들에 대한 엔트로피 인코딩된 예측 정보 및 엔트로피 인코딩된 데이터와 같은, 현재 블록에 대한 엔트로피 인코딩된 데이터를 수신할 수도 있다 (370). 비디오 디코더 (300) 는 현재 블록에 대한 예측 정보를 결정하고 잔차 블록의 변환 계수들을 재생성하기 위해 엔트로피 인코딩된 데이터를 엔트로피 디코딩할 수도 있다 (372). 비디오 디코더 (300) 는 현재 블록에 대한 예측 블록을 계산하기 위해, 예를 들어 현재 블록에 대한 예측 정보에 의해 표시된 바와 같이 인트라- 또는 인터-예측 모드를 사용하여, 현재 블록을 예측할 수도 있다 (374). 비디오 디코더 (300) 는 양자화된 변환 계수들의 블록을 생성하기 위해 재구성된 변환 계수들을 역 스캔할 수도 있다 (376). 비디오 디코더 (300) 는 그 후 변환 계수들을 역 양자화하고 변환 계수들에 역 변환을 적용하여 잔차 블록을 생성할 수도 있다 (378). 비디오 디코더 (300) 는 예측 블록 및 잔차 블록을 조합함으로써 종국적으로 현재 블록을 디코딩할 수도 있다 (380).
코덱들에서 분류기 모듈 (462)에 대한 동작 비트 심도를 제한함으로써, 개시된 기법들은, 비싸고 시간 소모적일 수도 있는 높은 비트 심도들로 동작가능하도록 그러한 컴포넌트들을 재설계하기보다는, 예를 들어, 높은 비트 심도 프로파일 코덱, 예컨대, 높은 비트 심도 프로파일 EVC 또는 VVC 코덱에서, 예컨대, 10 비트인 낮은 비트 심도를 타겟팅하는 ALF 필터 컴포넌트들의 구현의 재사용을 허용한다.
본 개시는 다음의 비제한적인 조항들을 포함한다.
조항 1A. 비디오 데이터를 코딩하는 방법으로서, 적응적 루프 필터 (ALF) 의 동작들을 고정된 동작 비트 심도로 제약하는 단계; 상기 고정된 동작 비트 심도로 제약된 동작들을 갖는 ALF 를 이용하여 상기 비디오 데이터의 블록의 샘플들을 적응적 루프 필터링하는 단계; 및 상기 적응적 루프 필터링된 샘플들에 기초하여 상기 블록을 코딩하는 단계를 포함하는, 비디오 데이터를 코딩하는 방법.
조항 2A. 조항 1A의 방법에 있어서, 상기 샘플들을 분류하기 이전에 상기 고정된 동작 비트 심도를 조정하는 단계를 더 포함하는, 방법.
조항 3A. 조항 2A의 방법에 있어서, 상기 고정된 동작 비트 심도를 조정하는 단계는 재구성된 루마 샘플의 최상위 비트들의 수를 페치하는 단계를 포함하고, 상기 수는 상기 고정된 동작 비트 심도와 동일한, 방법.
조항 4A. 조항 2A의 방법에 있어서, 상기 고정된 동작 비트 심도를 조정하는 단계는 비트들의 수에 의한 샘플 값의 우측 비트 시프팅을 포함하는, 방법.
조항 5A. 조항 4A의 방법에 있어서, 상기 우측 비트 시프트된 샘플 값에 라운딩 오프셋을 적용하는 단계를 더 포함하는, 방법.
조항 6A. 조항 4A의 방법에 있어서, 상기 우측 비트 시프트된 샘플 값에 라운딩 오프셋을 적용하는 것을 억제하는 단계를 더 포함하는, 방법.
조항 7A. 조항 4A의 방법에 있어서, 상기 비트들의 수는 입력 비트 심도 및 상기 고정된 동작 비트 심도에 기초하는, 방법.
조항 8A. 조항 7A의 방법에 있어서, 상기 입력 비트 심도는 재구성된 샘플들의 비트 심도를 포함하는, 방법.
조항 9A. 조항 4A의 방법에 있어서, 상기 비트들의 수는 비트스트림에서 시그널링된 적어도 하나의 신택스 엘리먼트의 값에 기초하는, 방법.
조항 10A. 조항 4A의 방법에 있어서, 상기 비트들의 수는 현재 프로세싱되는 컬러 컴포넌트의 비트 심도에 기초하는, 방법.
조항 11A. 조항 2A의 방법에 있어서, 상기 조정은 오프셋 값에 기초하고, 상기 오프셋 값은 0으로 미리 결정되거나 또는 상기 비트들의 수가 1보다 작으면 0으로 설정되는, 방법.
조항 12A. 조항 2A의 방법에 있어서, 상기 고정된 동작 비트 심도를 조정하는 단계는, 현재 프로세싱되는 컬러 컴포넌트와 연관된 다른 컬러 컴포넌트들의 샘플 값들에 기초하여 도출 프로세스를 적용하는 단계를 포함하는, 방법.
조항 13A. 조항 12A의 방법에 있어서, 상기 다른 컬러 컴포넌트들은 크로마 컴포넌트들을 포함하고, 상기 현재 프로세싱되는 컬러 컴포넌트는 루마 컴포넌트를 포함하는, 방법.
조항 14A. 조항 13A의 방법에 있어서, 상기 도출 프로세스는 컬러 변환을 포함하는, 방법.
조항 15A. 조항들 1A-14A 중 어느 것의 방법에 있어서, 코딩은 디코딩을 포함하는, 방법.
조항 16A. 조항들 1A-15A 중 어느 것의 방법에 있어서, 코딩은 인코딩을 포함하는, 방법.
조항 17A. 비디오 데이터를 코딩하기 위한 디바이스로서, 상기 디바이스는 조항들 1A-16A 중 어느 것의 방법을 수행하기 위한 하나 이상의 수단을 포함하는, 비디오 데이터를 코딩하기 위한 디바이스.
조항 18A. 조항 17A 의 디바이스에 있어서, 상기 하나 이상의 수단은 회로부에서 구현된 하나 이상의 프로세서들을 포함하는, 디바이스.
조항 19A. 조항들 17A 및 18A 중 어느 것의 디바이스에 있어서, 비디오 데이터를 저장하기 위한 메모리를 더 포함하는, 디바이스.
조항 20A. 조항들 17A-19A 중 어느 것의 디바이스에 있어서, 디코딩된 비디오 데이터를 디스플레이하도록 구성된 디스플레이를 더 포함하는, 디바이스.
조항 21A. 조항들 17A-20A 중 어느 것의 디바이스에 있어서, 상기 디바이스는 카메라, 컴퓨터, 모바일 디바이스, 브로드캐스트 수신기 디바이스, 또는 셋탑 박스 중 하나 이상을 포함하는, 디바이스.
조항 22A. 조항들 17A-21A 중 어느 것의 디바이스에 있어서, 상기 디바이스는 비디오 디코더를 포함하는, 디바이스.
조항 23A. 조항들 17A-22A 중 어느 것의 디바이스에 있어서, 상기 디바이스는 비디오 인코더를 포함하는, 디바이스.
조항 24A. 명령들을 저장한 컴퓨터 판독가능 저장 매체로서, 상기 명령들은 실행될 때, 하나 이상의 프로세서들로 하여금, 조항들 1A-16A 중 어느 것의 방법을 수행하게 하는, 컴퓨터 판독가능 저장 매체.
조항 25A. 비디오 데이터를 인코딩하기 위한 디바이스로서, 상기 디바이스는: 적응적 루프 필터 (ALF) 의 동작들을 고정된 동작 비트 심도로 제약하기 위한 수단; 상기 비디오 데이터의 블록의 샘플들을 적응적 루프 필터링하기 위한 수단; 및 상기 적응적 루프 필터링된 샘플들에 기초하여 상기 블록을 코딩하기 위한 수단을 포함하는, 비디오 데이터를 인코딩하기 위한 디바이스.
조항 1B. 비디오 데이터를 코딩하는 방법으로서, 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하는 단계로서, 상기 고정 비트 심도는 상기 입력 비트 심도와 상이한, 상기 입력 비트 심도를 조정하는 단계; 상기 고정 비트 심도에서 상기 재구성된 샘플들을 분류하는 단계; 상기 분류에 기초하여 필터를 결정하는 단계; 결정된 상기 필터에 기초하여 상기 입력 비트 심도에서 상기 재구성된 샘플들을 적응적 루프 필터링하는 단계; 및 상기 적응적 루프 필터링된 샘플들을 프로세싱하는 단계를 포함하는, 비디오 데이터를 코딩하는 방법.
조항 2B. 조항 1B의 방법에 있어서, 상기 적응적 루프 필터링된 샘플들을 프로세싱하는 단계는 상기 적응적 루프 필터링된 샘플들을 디코딩된 픽처 버퍼에 저장하는 단계를 포함하는, 방법.
조항 3B. 조항 1B 또는 조항 2B의 방법에 있어서, 상기 고정 비트 심도는 상기 입력 비트 심도보다 적은, 방법.
조항 4B. 조항들 1B-3B의 임의의 조합의 방법에 있어서, 상기 입력 비트 심도를 조정하는 단계는 재구성된 루마 샘플의 최상위 비트들의 수를 페치하는 단계를 포함하고, 상기 수는 상기 고정 비트 심도와 동일한, 방법.
조항 5B. 조항들 1B-3B의 임의의 조합의 방법에 있어서, 상기 입력 비트 심도를 조정하는 단계는 상기 비트들의 수에 의한 재구성된 샘플 값의 우측 비트 시프팅을 포함하는, 방법.
조항 6B. 조항 5B의 방법에 있어서, 상기 우측-비트-시프트된 재구성된 샘플 값에 라운딩 오프셋을 적용하는 단계를 더 포함하는, 방법.
조항 7B. 조항 5B의 방법에 있어서, 상기 우측-비트-시프트된 재구성된 샘플 값에 라운딩 오프셋을 적용하는 것을 억제하는 단계를 더 포함하는, 방법.
조항 8B. 조항 5B, 조항 6B, 또는 조항 7B의 방법에 있어서, 상기 비트들의 수는 분류기의 입력 비트 심도 및 동작 비트 심도에 기초하는, 방법.
조항 9B. 조항 5B, 조항 6B, 또는 조항 7B의 방법에 있어서, 상기 비트들의 수는 비트스트림에서 시그널링된 적어도 하나의 신택스 엘리먼트의 값에 기초하는, 방법.
조항 10B. 조항 5B, 조항 6B, 또는 조항 7B의 방법에 있어서, 상기 비트들의 수는 현재 프로세싱되는 컬러 컴포넌트의 비트 심도에 기초하는, 방법.
조항 11B. 조항 5B, 조항 6B, 또는 조항 7B의 방법에 있어서, 상기 입력 비트 심도를 조정하는 단계는 오프셋 값에 기초하고, 상기 오프셋 값은 0으로 미리 결정되거나 또는 상기 비트들의 수가 1보다 작으면 0으로 설정되는, 방법.
조항 12B. 조항들 1B-3B, 조항 4B, 또는 조항 5B 의 임의의 조합의 방법에 있어서, 상기 입력 비트 심도를 조정하는 단계는, 현재 프로세싱되는 컬러 컴포넌트와 연관된 다른 컬러 컴포넌트들의 샘플 값들에 기초하여 조정된 비트 심도 샘플을 도출하는 단계를 포함하는, 방법.
조항 13B. 조항 12B의 방법에 있어서, 상기 다른 컬러 컴포넌트들은 크로마 컴포넌트들을 포함하고, 상기 현재 프로세싱되는 컬러 컴포넌트는 루마 컴포넌트를 포함하는, 방법.
조항 14B. 조항 13B의 방법에 있어서, 조정된 비트 심도 샘플을 도출하는 단계는 컬러 변환을 적용하는 단계를 포함하는, 방법.
조항 15B. 비디오 데이터를 코딩하기 위한 디바이스로서, 상기 디바이스는: 상기 비디오 데이터를 저장하도록 구성된 메모리; 및 회로부로 구현되고 상기 메모리에 통신가능하게 커플링된 하나 이상의 프로세서들을 포함하고, 상기 하나 이상의 프로세서들은: 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하고 - 상기 고정 비트 심도는 상기 입력 비트 심도와 상이함 -; 상기 고정 비트 심도에서 상기 재구성된 샘플들을 분류하고; 상기 분류에 기초하여 필터를 결정하고; 결정된 상기 필터에 기초하여 상기 입력 비트 심도에서 상기 재구성된 샘플들을 적응적 루프 필터링하고; 그리고 상기 적응적 루프 필터링된 샘플들을 프로세싱하도록 구성되는, 비디오 데이터를 코딩하기 위한 디바이스.
조항 16B. 조항 15B의 디바이스에 있어서, 상기 고정 비트 심도는 상기 입력 비트 심도보다 적은, 디바이스.
조항 17B. 조항 15B 또는 조항 16B의 디바이스에 있어서, 상기 입력 비트 심도를 조정하는 것의 일부로서, 상기 하나 이상의 프로세서들은 재구성된 루마 샘플의 최상위 비트들의 수를 페치하도록 구성되고, 상기 수는 상기 고정 비트 심도와 동일한, 디바이스.
조항 18B. 조항 15B 또는 조항 16B의 디바이스에 있어서, 상기 입력 비트 심도를 조정하는 것의 일부로서, 상기 하나 이상의 프로세서들은 재구성된 샘플 값을 비트들의 수만큼 우측 비트 시프트하도록 구성되는, 디바이스.
조항 19B. 조항 18B의 디바이스에 있어서, 상기 하나 이상의 프로세서들은 상기 우측-비트-시프트된 재구성된 샘플 값에 라운딩 오프셋을 적용하도록 추가로 구성되는, 디바이스.
조항 20B. 조항 18B의 디바이스에 있어서, 상기 하나 이상의 프로세서들은 상기 우측-비트-시프트된 재구성된 샘플 값에 라운딩 오프셋을 적용하는 것을 억제하도록 추가로 구성되는, 디바이스.
조항 21B. 조항 18B, 조항 19B, 또는 조항 20B의 디바이스에 있어서, 상기 비트들의 수는 분류기의 입력 비트 심도 및 동작 비트 심도에 기초하는, 디바이스.
조항 22B. 조항 18B, 조항 19B, 또는 조항 20B의 디바이스에 있어서, 상기 비트들의 수는 비트스트림에서 시그널링된 적어도 하나의 신택스 엘리먼트의 값에 기초하는, 디바이스.
조항 23B. 조항 18B, 조항 19B, 또는 조항 20B의 디바이스에 있어서, 상기 비트들의 수는 현재 프로세싱되는 컬러 컴포넌트의 비트 심도에 기초하는, 디바이스.
조항 24B. 조항 18B, 조항 19B, 또는 조항 20B의 디바이스에 있어서, 상기 하나 이상의 프로세서들은 오프셋 값에 기초하여 상기 입력 비트 심도를 조정하고, 상기 오프셋 값은 0으로 미리 결정되거나 상기 비트들의 수가 1 미만인 경우 0으로 설정되는, 디바이스.
조항 25B. 조항들 15B-18B 중 어느 것의 디바이스에 있어서, 상기 입력 비트 심도를 조정하는 것의 일부로서, 상기 하나 이상의 프로세서들은 현재 프로세싱되는 컬러 컴포넌트와 연관된 다른 컬러 컴포넌트들의 샘플 값들에 기초하여 조정된 비트 심도 샘플을 도출하도록 구성되는, 디바이스.
조항 26B. 조항 25B의 디바이스에 있어서, 상기 다른 컬러 컴포넌트들은 크로마 컴포넌트들을 포함하고, 상기 현재 프로세싱되는 컬러 컴포넌트는 루마 컴포넌트를 포함하는, 디바이스.
조항 27B. 조항 26B의 디바이스에 있어서, 상기 조정된 비트 심도 샘플을 도출하는 것의 일부로서, 상기 하나 이상의 프로세서들은 컬러 변환을 적용하도록 구성되는, 디바이스.
조항 28B. 조항들 15B-27B 중 어느 것의 디바이스에 있어서, 상기 비디오 데이터를 캡처하도록 구성된 카메라; 또는 상기 비디오 데이터를 디스플레이하도록 구성된 디스플레이 디바이스 중 적어도 하나를 더 포함하는, 디바이스.
조항 29B. 명령들을 저장하는 비일시적 컴퓨터 판독가능 저장 매체로서, 상기 명령들은, 실행될 때, 하나 이상의 프로세서들로 하여금: 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하는 것으로서, 상기 고정 비트 심도는 상기 입력 비트 심도와 상이한, 상기 입력 비트 심도를 조정하게 하고; 상기 고정 비트 심도에서 상기 재구성된 샘플들을 분류하게 하고; 상기 분류에 기초하여 필터를 결정하게 하고; 상기 결정된 필터에 기초하여 상기 입력 비트 심도에서 상기 재구성된 샘플들을 적응적 루프 필터링하게 하고; 그리고 상기 적응적 루프 필터링된 샘플들을 프로세싱하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.
조항 30B. 비디오 데이터를 코딩하기 위한 디바이스로서, 상기 디바이스는: 비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하는 수단으로서, 상기 고정 비트 심도는 상기 입력 비트 심도와 상이한, 상기 입력 비트 심도를 조정하는 수단; 상기 고정 비트 심도에서 상기 재구성된 샘플들을 분류하는 수단; 그 분류에 기초하여 필터를 결정하는 수단; 결정된 상기 필터에 기초하여 상기 입력 비트 심도에서 상기 재구성된 샘플들을 적응형 루프 필터링하는 수단; 및 상기 적응형 루프 필터링된 샘플들을 프로세싱하는 수단을 포함하는, 비디오 데이터를 코딩하기 위한 디바이스.
예에 따라, 본원에 기술된 기법들 중 어느 것의 특정 행위들 또는 이벤트들이 상이한 시퀀스에서 수행될 수 있거나, 추가될 수도 있거나, 병합될 수도 있거나, 또는 전부 생략될 수도 있다 (예를 들어, 모든 설명된 행위들 또는 이벤트들이 기법들의 실시를 위해 필요한 것은 아니다) 는 것이 인식되야 한다. 더욱이, 특정 예들에 있어서, 행위들 또는 이벤트들은 순차적인 것보다는, 예를 들어, 다중-스레딩된 프로세싱, 인터럽트 프로세싱, 또는 다중의 프로세서들을 통해 동시에 수행될 수도 있다.
하나 이상의 예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 그 임의의 조합으로 구현될 수도 있다.　 소프트웨어로 구현되면, 그 기능들은 컴퓨터 판독가능 매체 상의 하나 이상의 명령 또는 코드로서 저장되거나 송신될 수도 있고 하드웨어 기반 프로세싱 유닛에 의해 실행될 수도 있다. 컴퓨터 판독가능 매체는, 데이터 저장 매체와 같은 유형의 매체에 대응하는 컴퓨터 판독가능 저장 매체, 또는 예를 들어, 통신 프로토콜에 따라, 일 장소로부터 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체를 포함할 수도 있다. 이러한 방식으로, 컴퓨터 판독가능 매체들은 일반적으로 (1) 비일시적인 유형의 컴퓨터 판독가능 저장 매체들 또는 (2) 신호 또는 캐리어파와 같은 통신 매체에 대응할 수도 있다. 　데이터 저장 매체들은 본 개시에서 설명된 기법들의 구현을 위한 명령들, 코드 및/또는 데이터 구조들을 취출하기 위해 하나 이상의 컴퓨터들 또는 하나 이상의 프로세서들에 의해 액세스될 수 있는 임의의 가용 매체들일 수도 있다.　 컴퓨터 프로그램 제품은 컴퓨터 판독가능 매체를 포함할 수도 있다.
제한이 아닌 예로서, 이러한 컴퓨터 판독가능 저장 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지, 또는 다른 자기 저장 디바이스들, 플래시 메모리, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하는데 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다.　 또한, 임의의 커넥션이 컴퓨터 판독가능 매체로 적절히 명명된다. 예를 들어, 명령들이 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 라인 (DSL), 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 매체의 정의에 포함된다. 하지만, 컴퓨터 판독가능 저장 매체들 및 데이터 저장 매체들은 커넥션들, 캐리어 파들, 신호들 또는 다른 일시적 매체들을 포함하는 것이 아니라, 대신에 비일시적, 유형의 저장 매체에 관련된다는 것이 이해되야 한다. 디스크 (disk) 및 디스크 (disc) 는, 본 명세서에서 사용된 바와 같이, 콤팩트 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다용도 디스크 (DVD), 플로피 디스크 및 블루-레이 디스크를 포함하고, 여기서 디스크 (disk) 들은 보통 데이터를 자기적으로 재생하는 한편, 디스크 (disc) 들은 레이저들로 데이터를 광학적으로 재생한다. 상기의 조합들이 또한, 컴퓨터 판독가능 매체들의 범위 내에 포함되어야 한다.
명령들은 하나 이상의 DSP들, 범용 마이크로 프로세서들, ASIC들, FPGA들, 또는 다른 균등한 집적된 또는 별개의 로직 회로와 같은 하나 이상의 프로세서들에 의해 실행될 수도 있다. 이에 따라, 용어들 "프로세서" 및 "프로세싱 회로부" 는 본 명세서에서 사용된 바와 같이, 전술한 구조들 또는 본 명세서에서 설명된 기법들의 구현에 적합한 임의의 다른 구조 중 임의의 것을 지칭할 수도 있다. 또한, 일부 양태들에 있어서, 본 명세서에서 설명된 기능성은 인코딩 및 디코딩을 위해 구성되거나 또는 결합된 코덱에서 통합된 전용 하드웨어 및/또는 소프트웨어 모듈들 내에 제공될 수도 있다. 또한, 그 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수 있을 것이다.
본 개시의 기법들은 무선 핸드셋, 집적 회로 (IC) 또는 IC들의 세트 (예를 들어, 칩 세트) 를 포함하여, 광범위한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 모듈들, 또는 유닛들은 개시된 기법들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위해 본 개시에 설명되지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 필요로 하는 것은 아니다. 오히려, 상기 설명된 바와 같이, 다양한 유닛들은 코덱 하드웨어 유닛에서 결합되거나 또는 적합한 소프트웨어 및/또는 펌웨어와 함께, 상기 설명된 바와 같은 하나 이상의 프로세서들을 포함하는, 상호동작가능한 하드웨어 유닛들의 콜렉션에 의해 제공될 수도 있다.
다양한 예들이 설명되었다. 이들 및 다른 예들은 다음의 청구항들의 범위 내에 있다.

Claims (30)

  1. 비디오 데이터를 코딩하는 방법으로서,
    비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하는 단계로서, 상기 고정 비트 심도는 상기 입력 비트 심도와는 상이한, 상기 입력 비트 심도를 고정 비트 심도로 조정하는 단계;
    상기 고정 비트 심도에서 상기 재구성된 샘플들을 분류하는 단계;
    상기 분류에 기초하여 필터를 결정하는 단계;
    결정된 상기 필터에 기초하여 상기 입력 비트 심도에서 상기 재구성된 샘플들을 적응적 루프 필터링하는 단계; 및
    상기 적응적 루프 필터링된 샘플들을 프로세싱하는 단계를 포함하는, 비디오 데이터를 코딩하는 방법.
  2. 제 1 항에 있어서,
    상기 적응적 루프 필터링된 샘플들을 프로세싱하는 단계는, 상기 적응적 루프 필터링된 샘플들을 디코딩된 픽처 버퍼에 저장하는 단계를 포함하는, 비디오 데이터를 코딩하는 방법.
  3. 제 1 항에 있어서,
    상기 고정 비트 심도는 상기 입력 비트 심도보다 적은, 비디오 데이터를 코딩하는 방법.
  4. 제 1 항에 있어서,
    상기 입력 비트 심도를 고정 비트 심도로 조정하는 단계는, 재구성된 루마 샘플의 최상위 비트들의 수를 페치하는 단계를 포함하고, 상기 수는 상기 고정 비트 심도와 동일한, 비디오 데이터를 코딩하는 방법.
  5. 제 1 항에 있어서,
    상기 입력 비트 심도를 고정 비트 심도로 조정하는 단계는, 재구성된 샘플 값을 비트들의 수만큼 우측 비트 시프트하는 단계를 포함하는, 비디오 데이터를 코딩하는 방법.
  6. 제 5 항에 있어서,
    상기 우측 비트 시프트된 재구성된 샘플 값에 라운딩 오프셋을 적용하는 단계를 더 포함하는, 비디오 데이터를 코딩하는 방법.
  7. 제 5 항에 있어서,
    상기 우측 비트 시프트된 재구성된 샘플 값에 라운딩 오프셋을 적용하는 것을 억제하는 단계를 더 포함하는, 비디오 데이터를 코딩하는 방법.
  8. 제 5 항에 있어서,
    상기 비트들의 수는 상기 입력 비트 심도 및 분류기의 동작 비트 심도에 기초하는, 비디오 데이터를 코딩하는 방법.
  9. 제 5 항에 있어서,
    상기 비트들의 수는 비트스트림에서 시그널링된 적어도 하나의 신택스 엘리먼트의 값에 기초하는, 비디오 데이터를 코딩하는 방법.
  10. 제 5 항에 있어서,
    상기 비트들의 수는 현재 프로세싱되는 컬러 컴포넌트의 비트 심도에 기초하는, 비디오 데이터를 코딩하는 방법.
  11. 제 5 항에 있어서,
    상기 입력 비트 심도를 고정 비트 심도로 조정하는 단계는, 오프셋 값에 기초하며, 상기 오프셋 값은 0으로 미리 결정되거나 상기 비트들의 수가 1 미만인 경우 0으로 설정되는, 비디오 데이터를 코딩하는 방법.
  12. 제 1 항에 있어서,
    상기 입력 비트 심도를 고정 비트 심도로 조정하는 단계는, 현재 프로세싱되는 컬러 컴포넌트와 연관된 다른 컬러 컴포넌트들의 샘플 값들에 기초하여 조정된 비트 심도 샘플을 도출하는 단계를 포함하는, 비디오 데이터를 코딩하는 방법.
  13. 제 12 항에 있어서,
    상기 다른 컬러 컴포넌트들은 크로마 컴포넌트들을 포함하고, 상기 현재 프로세싱되는 컬러 컴포넌트는 루마 컴포넌트를 포함하는, 비디오 데이터를 코딩하는 방법.
  14. 제 13 항에 있어서,
    상기 조정된 비트 심도 샘플을 도출하는 단계는 컬러 변환을 적용하는 단계를 포함하는, 비디오 데이터를 코딩하는 방법.
  15. 비디오 데이터를 코딩하기 위한 디바이스로서,
    상기 디바이스는,
    상기 비디오 데이터를 저장하도록 구성된 메모리; 및
    회로부에서 구현되고 상기 메모리에 통신적으로 커플링된 하나 이상의 프로세서들을 포함하고,
    상기 하나 이상의 프로세서들은:
    비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하는 것으로서, 상기 고정 비트 심도는 상기 입력 비트 심도와는 상이한, 상기 입력 비트 심도를 고정 비트 심도로 조정하는 것을 행하고;
    상기 고정 비트 심도에서 상기 재구성된 샘플들을 분류하며;
    상기 분류에 기초하여 필터를 결정하고;
    결정된 상기 필터에 기초하여 상기 입력 비트 심도에서 상기 재구성된 샘플들을 적응적 루프 필터링하며; 그리고
    상기 적응적 루프 필터링된 샘플들을 프로세싱하도록
    구성되는, 비디오 데이터를 코딩하기 위한 디바이스.
  16. 제 15 항에 있어서,
    상기 고정 비트 심도는 상기 입력 비트 심도보다 적은, 비디오 데이터를 코딩하기 위한 디바이스.
  17. 제 15 항에 있어서,
    상기 입력 비트 심도를 조정하는 것의 일부로서, 상기 하나 이상의 프로세서들은 재구성된 루마 샘플의 최상위 비트들의 수를 페치하도록 구성되고, 상기 수는 상기 고정 비트 심도와 동일한, 비디오 데이터를 코딩하기 위한 디바이스.
  18. 제 15 항에 있어서,
    상기 입력 비트 심도를 조정하는 것의 일부로서, 상기 하나 이상의 프로세서들은 재구성된 샘플 값을 비트들의 수만큼 우측 비트 시프트하도록 구성되는, 비디오 데이터를 코딩하기 위한 디바이스.
  19. 제 18 항에 있어서,
    상기 하나 이상의 프로세서들은 또한, 상기 우측 비트 시프트된 재구성된 샘플 값에 라운딩 오프셋을 적용하도록 구성되는, 비디오 데이터를 코딩하기 위한 디바이스.
  20. 제 18 항에 있어서,
    상기 하나 이상의 프로세서들은 또한, 상기 우측 비트 시프트된 재구성된 샘플 값에 라운딩 오프셋을 적용하는 것을 억제하도록 구성되는, 비디오 데이터를 코딩하기 위한 디바이스.
  21. 제 18 항에 있어서,
    상기 비트들의 수는 상기 입력 비트 심도 및 분류기의 동작 비트 심도에 기초하는, 비디오 데이터를 코딩하기 위한 디바이스.
  22. 제 18 항에 있어서,
    상기 비트들의 수는 비트스트림에서 시그널링된 적어도 하나의 신택스 엘리먼트의 값에 기초하는, 비디오 데이터를 코딩하기 위한 디바이스.
  23. 제 18 항에 있어서,
    상기 비트들의 수는 현재 프로세싱되는 컬러 컴포넌트의 비트 심도에 기초하는, 비디오 데이터를 코딩하기 위한 디바이스.
  24. 제 18 항에 있어서,
    상기 하나 이상의 프로세서들은 오프셋 값에 기초하여 상기 입력 비트 심도를 조정하고, 상기 오프셋 값은 0으로 미리 결정되거나 상기 비트들의 수가 1 미만인 경우 0으로 설정되는, 비디오 데이터를 코딩하기 위한 디바이스.
  25. 제 15 항에 있어서,
    상기 입력 비트 심도를 조정하는 것의 일부로서, 상기 하나 이상의 프로세서들은 현재 프로세싱되는 컬러 컴포넌트와 연관된 다른 컬러 컴포넌트들의 샘플 값들에 기초하여 조정된 비트 심도 샘플을 도출하도록 구성되는, 비디오 데이터를 코딩하기 위한 디바이스.
  26. 제 25 항에 있어서,
    상기 다른 컬러 컴포넌트들은 크로마 컴포넌트들을 포함하고, 상기 현재 프로세싱되는 컬러 컴포넌트는 루마 컴포넌트를 포함하는, 비디오 데이터를 코딩하기 위한 디바이스.
  27. 제 26 항에 있어서,
    상기 조정된 비트 심도 샘플을 도출하는 것의 일부로서, 상기 하나 이상의 프로세서들은 컬러 변환을 적용하도록 구성되는, 비디오 데이터를 코딩하기 위한 디바이스.
  28. 제 15 항에 있어서,
    상기 비디오 데이터를 캡처하도록 구성된 카메라; 또는
    상기 비디오 데이터를 디스플레이하도록 구성된 디스플레이 디바이스
    중 적어도 하나를 더 포함하는, 비디오 데이터를 코딩하기 위한 디바이스.
  29. 명령들을 저장하는 비일시적 컴퓨터 판독가능 저장 매체로서,
    상기 명령들은, 실행될 때, 하나 이상의 프로세서들로 하여금:
    비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하는 것으로서, 상기 고정 비트 심도는 상기 입력 비트 심도와는 상이한, 상기 입력 비트 심도를 고정 비트 심도로 조정하는 것을 행하게 하고;
    상기 고정 비트 심도에서 상기 재구성된 샘플들을 분류하게 하며;
    상기 분류에 기초하여 필터를 결정하게 하고;
    결정된 상기 필터에 기초하여 상기 입력 비트 심도에서 상기 재구성된 샘플들을 적응적 루프 필터링하게 하며; 그리고
    상기 적응적 루프 필터링된 샘플들을 프로세싱하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.
  30. 비디오 데이터를 코딩하기 위한 디바이스로서,
    비디오 데이터의 재구성된 샘플들의 입력 비트 심도를 고정 비트 심도로 조정하기 위한 수단으로서, 상기 고정 비트 심도는 상기 입력 비트 심도와는 상이한, 상기 입력 비트 심도를 고정 비트 심도로 조정하기 위한 수단;
    상기 고정 비트 심도에서 상기 재구성된 샘플들을 분류하기 위한 수단;
    상기 분류에 기초하여 필터를 결정하기 위한 수단;
    결정된 상기 필터에 기초하여 상기 입력 비트 심도에서 상기 재구성된 샘플들을 적응적 루프 필터링하기 위한 수단; 및
    상기 적응적 루프 필터링된 샘플들을 프로세싱하기 위한 수단을 포함하는, 비디오 데이터를 코딩하기 위한 디바이스.
KR1020237010258A 2020-09-30 2021-09-03 상이한 비트 심도에서 비디오 데이터의 코딩을 위한 적응적 루프 필터링의 동작 비트 심도의 제한 KR20230075443A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063085957P 2020-09-30 2020-09-30
US63/085,957 2020-09-30
US17/465,149 US20220103825A1 (en) 2020-09-30 2021-09-02 Constraining operational bit depth of adaptive loop filtering for coding of video data at different bit depth
US17/465,149 2021-09-02
PCT/US2021/049062 WO2022072121A1 (en) 2020-09-30 2021-09-03 Constraining operational bit depth of adaptive loop filtering for coding of video data at different bit depth

Publications (1)

Publication Number Publication Date
KR20230075443A true KR20230075443A (ko) 2023-05-31

Family

ID=80821945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237010258A KR20230075443A (ko) 2020-09-30 2021-09-03 상이한 비트 심도에서 비디오 데이터의 코딩을 위한 적응적 루프 필터링의 동작 비트 심도의 제한

Country Status (6)

Country Link
US (1) US20220103825A1 (ko)
EP (1) EP4222967A1 (ko)
KR (1) KR20230075443A (ko)
CN (1) CN116210222A (ko)
TW (1) TW202215846A (ko)
WO (1) WO2022072121A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024129091A1 (en) * 2022-12-16 2024-06-20 Stoneridge Electronics Ab Image processing system for a camera-based monitoring system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7401542B2 (ja) * 2018-11-26 2023-12-19 華為技術有限公司 ピクチャのブロックのイントラ予測の方法
CN113785569B (zh) * 2019-01-25 2023-09-08 寰发股份有限公司 视频编码的非线性适应性环路滤波方法和装置
US11159792B2 (en) * 2019-09-27 2021-10-26 Tencent America LLC Shift based cross-component adaptive loop filter
US11303892B2 (en) * 2020-01-23 2022-04-12 Qualcomm Incorporated Adaptive rounding for loop filters

Also Published As

Publication number Publication date
WO2022072121A1 (en) 2022-04-07
TW202215846A (zh) 2022-04-16
US20220103825A1 (en) 2022-03-31
CN116210222A (zh) 2023-06-02
EP4222967A1 (en) 2023-08-09

Similar Documents

Publication Publication Date Title
KR20220008265A (ko) 비디오 코딩을 위한 제로-아웃 패턴들에 기초한 저 주파수 비 분리가능 변환 시그널링
US11539982B2 (en) Merge estimation region for multi-type-tree block structure
EP4035390A1 (en) Low-frequency non-separable transform (lfnst) simplifications
CN111602395B (zh) 用于视频译码的量化组
WO2020181105A2 (en) Simplification of sub-block transforms in video coding
WO2020190468A1 (en) Video coding in triangular prediction unit mode using different chroma formats
WO2021041153A1 (en) Chroma quantization parameter (qp) derivation for video coding
US11778213B2 (en) Activation function design in neural network-based filtering process for video coding
KR20230038709A (ko) 다중 적응형 루프 필터 세트들
KR20230081701A (ko) 비디오 코딩 동안 조인트-컴포넌트 뉴럴 네트워크 기반 필터링
KR20220064969A (ko) 비디오 코딩을 위한 크로스-컴포넌트 적응형 루프 필터링을 위한 비트 시프팅
KR20230129015A (ko) 비디오 코딩 동안의 필터링을 위한 다수의 신경망 모델들
KR20220122997A (ko) 병합 추정 영역에 대한 이력 기반 모션 벡터 예측자 제약
KR20230043101A (ko) 디블록킹 필터 파라미터 시그널링
KR20220159965A (ko) 비디오 코딩에서 저주파 분리 불가능 변환 인덱스 시그널링
US20220103825A1 (en) Constraining operational bit depth of adaptive loop filtering for coding of video data at different bit depth
US20210314567A1 (en) Block partitioning for image and video coding
US11356685B2 (en) Signaling number of sub-pictures in high-level syntax for video coding
KR20220073755A (ko) 비디오 코딩을 위한 변환 스킵에서 잔차 값들을 위한 코딩 스킴 시그널링
US20210176468A1 (en) Residual coding selection and low-level signaling based on quantization parameter
KR20230079049A (ko) 비디오 코딩에서의 크로스-컴포넌트 리니어 모델 (cclm) 모드에 대한 고정된 비트 심도 프로세싱
WO2022146831A1 (en) Sign prediction for multiple color components in video coding
KR20220083709A (ko) 비디오 코딩을 위한 파라메트릭 그래프-기반 분리형 변환