KR20230071479A - 반도체 시스템 및 반도체 시스템의 동작 방법 - Google Patents

반도체 시스템 및 반도체 시스템의 동작 방법 Download PDF

Info

Publication number
KR20230071479A
KR20230071479A KR1020210157723A KR20210157723A KR20230071479A KR 20230071479 A KR20230071479 A KR 20230071479A KR 1020210157723 A KR1020210157723 A KR 1020210157723A KR 20210157723 A KR20210157723 A KR 20210157723A KR 20230071479 A KR20230071479 A KR 20230071479A
Authority
KR
South Korea
Prior art keywords
characteristic information
data
state characteristic
circuit
semiconductor system
Prior art date
Application number
KR1020210157723A
Other languages
English (en)
Inventor
최문수
조성엽
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210157723A priority Critical patent/KR20230071479A/ko
Priority to US17/679,836 priority patent/US20230153016A1/en
Priority to CN202210580291.0A priority patent/CN116137160A/zh
Publication of KR20230071479A publication Critical patent/KR20230071479A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)

Abstract

반도체 시스템은 호스트 장치, 동작 장치, 및 인터페이스 장치를 포함한다. 호스트 장치는 동작 장치에 구성되는 데이터 구동 회로에 대한 상태 특성 정보와 데이터 라인에 대한 상태 특성 정보에 기초하여 데이터 트레이닝 동작을 수행한다.

Description

반도체 시스템 및 반도체 시스템의 동작 방법{SEMICONDUCTOR SYSTEM AND OPERATING METHOD OF SEMICONDUCTOR SYSTEM}
본 발명은 반도체 시스템 및 반도체 시스템의 동작 방법에 관한 것으로, 더욱 상세하게는 호스트 장치와 동작 장치 간의 안정적인 데이터 송수신 환경을 제공할 수 있는 반도체 시스템 및 반도체 시스템의 동작 방법에 관한 것이다.
최근 전기, 전자 제품에 대한 수요가 증가하면서 전기, 전자 제품을 제어하는 반도체 시스템에 대한 관심이 폭증하고 있다. 여기서, 반도체 시스템은 예컨대, 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등에 탑재되어 이들을 제어하기 위한 두뇌 역할을 담당한다.
일반적으로 반도체 시스템은 제어 동작을 수행하는 호스트 장치와 제어 동작에 기초하여 기 설정된 동작을 수행하는 동작 장치를 포함한다. 동작 장치는 예컨대, 호스트 장치에서 제공하는 데이터를 저장할 수 있는 반도체 메모리 장치로 구성된다.
일반적으로 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다. 휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 단점을 가지고 있지만 데이터가 저장되는 메모리 셀에 대한 집적도가 높고 동작 속도가 빠른 장점을 가지고 있다. 휘발성 메모리 장치에는 SRAM(Static RAM), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 장점을 가지고 있지만 휘발성 메모리 장치에 비하여 집적도가 낮으며 동작 속도가 느린 단점을 가지고 있다. 불휘발성 메모리 장치에는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다.
한편, 호스트 장치와 동작 장치는 다양한 종류의 데이터 신호를 송수신한다. 만약, 호스트 장치와 동작 장치 간에 송수신되는 데이터 신호에 원치 않는 오류가 발생하는 경우 반도체 시스템은 원활한 동작을 수행할 수 없다. 따라서, 반도체 시스템은 호스트 장치와 동작 장치 간의 안정적인 데이터 송수신 환경을 제공하기 위하여 계속적으로 연구 개발되고 있다. 하지만, 호스트 장치와 동작 장치를 제작하는 업체는 서로 다를 수 있으며, 더욱이 호스트 장치와 동작 장치가 탑재될 인터페이스 장치 역시 제작하는 업체가 다를 수 있다. 호스트 장치, 동작 장치, 및 인터페이스 장치 각각을 제작하는 업체가 다르다는 것은 데이터 신호를 송수신하는데 있어서 미스매치(mismatch)를 유발할 여지가 있다는 것을 내포한다. 반도체 시스템은 이러한 문제를 극복하기 위한 데이터 트레이닝 동작을 수행하고 있다.
데이터 트레이닝 동작은 호스트 장치와 동작 장치 간에 송수신되는 데이터 신호가 최적의 송수신 환경을 보장받기 위한 동작이다. 보다 자세히 설명하면, 데이터 트레이닝 동작은 호스트 장치와 동작 장치를 인터페이스 장치에 탑재한 상태에서 송수신되는 트레이닝 데이터 신호를 단계적으로 제어하여 송수신하고 각각의 스캐닝(scanning) 결과에 기초하여 최적의 송수신 환경을 검출한다. 그리고 데이터 트레이닝 동작은 최적의 송수신 환경에 따라 호스트 장치에 구성되는 데이터 구동 회로와 동작 장치에 구성되는 데이터 구동 회로 각각의 구동력, 지연량, 전원 등을 조절한다. 따라서, 반도체 시스템은 데이터 트레이닝 동작을 통해 호스트 장치와 동작 장치가 데이터 신호를 송수신하는데 있어서 최적의 송수신 환경을 제공하는 것이 가능하다.
이와 관련하여 위에서 설명하였듯이, 호스트 장치, 동작 장치, 및 인터페이스 장치 각각은 서로 다른 업체에서 생산될 수 있다. 따라서, 데이터 트레이닝 동작은 최적의 송수신 환경을 검출하기 위하여 모든 스캐닝 결과를 도출해야만 한다. 여기서, 모든 스캐닝 결과를 도출하기 위해서는 트레이닝 데이터 신호를 가능한 모든 트레이닝 범위에서 단계적으로 제어하여 송수신해야만 한다. 결과적으로, 최적의 송수신 환경을 검출하기 위한 데이터 트레이닝 동작은 많은 시간이 요구된다.
데이터 트레이닝 동작은 호스트 장치와 동작 장치 간에 송수신되는 데이터에 대한 신뢰성을 높이기 위하여 반드시 필요한 동작이다. 하지만, 데이터 트레이닝 동작시 소요되는 시간은 반도체 시스템의 퍼포먼스를 낮추는 요인으로 작용한다.
본 발명의 일 실시예는 호스트 장치와 동작 장치 사이를 연결하는 데이터 라인에 대한 상태 특성 정보와 데이터 구동 회로에 대한 상태 특성 정보에 기초하여 데이터 트레이닝 동작을 수행할 수 있는 반도체 시스템 및 반도체 시스템의 동작 방법을 제공할 수 있다.
본 발명의 해결과제는 이상에서 언급한 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따르면, 호스트 장치와 동작 장치 사이를 서로 연결하는 데이터 라인이 구비된 인터페이스 장치를 포함하되, 상기 호스트 장치는 상기 동작 장치에 구성되는 데이터 구동 회로에 대한 상태 특성 정보와 상기 데이터 라인에 대한 상태 특성 정보에 기초하여 데이터 트레이닝 동작을 수행하는 것을 특징으로 하는 반도체 시스템이 제공될 수 있다.
본 발명의 일 실시예에 따르면, 호스트 장치와 동작 장치 사이에 연결된 데이터 라인에 대한 상태 특성 정보를 획득하는 단계; 상기 호스트 장치와 상기 동작 장치 각각에 구비되는 데이터 구동 회로에 대한 상태 특성 정보를 교환하는 단계; 상기 상태 특성 정보에 기초하여 데이터 트레이닝 동작을 수행하는 단계; 및 상기 데이터 라인을 통해 상기 호스트 장치와 상기 동작 장치 간에 노말 신호를 송수신하여 노말 동작을 수행하는 단계를 포함하는 반도체 시스템의 동작 방법이 제공될 수 있다.
본 발명의 일 실시예는 보다 정확하고 보다 빠른 데이터 트레이닝 동작을 통해 최적화된 송수신 환경을 제공해 줄 수 있는 효과가 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1 은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 보여주기 위한 블록도이다.
도 2 는 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 보여주기 위한 블록도이다.
도 3 은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 보여주기 위한 블록도이다.
도 4 는 본 발명의 일 실시예에 따른 반도체 시스템의 동작 방법을 보여주기 위한 순서도이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백히 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 1 은 본 발명의 일 실시예에 따른 반도체 시스템(100)의 구성을 보여주기 위한 블록도이다.
도 1 을 참조하면, 반도체 시스템(100)은 회로 동작을 통해 원하는 동작을 수행하기 위한 구성일 수 있다. 반도체 시스템(100)은 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multichip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제작될 수 있다. 반도체 시스템(100)은 인터페이스 장치(110), 호스트 장치(120), 및 동작 장치(130)를 포함할 수 있다.
인터페이스 장치(110)는 호스트 장치(120)와 동작 장치(130)를 서로 연결하기 위한 구성일 수 있다. 인터페이스 장치(110)는 호스트 장치(120)와 동작 장치(130)가 탑재될 수 있다. 인터페이스 장치(110)는 호스트 장치(120)와 동작 장치(130) 사이를 서로 연결하는 데이터 라인(DL)을 구비할 수 있다. 이후 도 2 에서 보다 자세히 설명하겠지만, 데이터 라인(DL)은 호스트 장치(120) 입장에서 송신될 신호를 전달할 수 있는 제1 데이터 라인(DL_1, 도 2 참조)과 호스트 장치(120) 입장에서 수신될 신호를 전달받을 수 있는 제2 데이터 라인(DL_2, 도 2 참조)을 포함할 수 있다. 이어서, 제1 데이터 라인(DL_1)은 동작 장치(130) 입장에서 수신될 신호를 전달할 수 있고, 제2 데이터 라인(DL_2)은 동작 장치(130) 입장에서 송신될 신호를 전달할 수 있다. 도 1 에서는 설명의 편의를 위하여 데이터 라인(DL)을 하나만 도시하였지만, 데이터 라인(DL)은 복수개로 설계될 수 있다.
호스트 장치(120)는 동작 장치(130)를 제어하기 위한 구성일 수 있다. 그리고 동작 장치(130)는 호스트 장치(120)의 제어에 따라 기 설정된 동작을 수행하기 위한 구성일 수 있다.
호스트 장치(120)는 동작 장치(130)를 제어하기 위하여 예컨대, 커맨드 신호, 데이터 신호, 각종 제어 신호 등을 데이터 라인(DL)을 통해 동작 장치(130)에 제공해 줄 수 있다. 예컨대, 동작 장치(130)가 메모리 역할을 수행하는 구성일 경우 호스트 장치(120)는 데이터 신호가 저장될 메모리 뱅크의 위치에 대응하는 어드레스 신호를 추가로 제공해 줄 수 있다. 그리고 동작 장치(130)는 호스트 장치(120)의 제어에 따라 출력되는 신호를 데이터 라인(DL)을 통해 출력하며, 호스트 장치(120)는 데이터 라인(DL)을 통해 전달되는 신호를 제공받을 수 있다.
호스트 장치(120)와 동작 장치(130)는 호스트 장치(120)에 의해 설정되는 송수신 프로토콜(protocol)에 따라 다양한 데이터 송수신 동작을 수행할 수 있다. 예컨대, 호스트 장치(120)와 동작 장치(130)는 DDR(double data rate), DDR2, DDR3, DDR4, LPDDR(low power DDR), USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), embedded MMC, ATA(advanced technology attachment), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), ESDI(enhanced small disk interface), IDE(integrated drive electronics), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI express), 파이어와이어(firewire), NVMe(nonvolatile memory express) 등으로 송수신 동작을 수행할 수 있다.
이후 보다 자세히 설명하겠지만, 호스트 장치(120)와 동작 장치(130) 각각에는 데이터 라인(DL)의 말단에 연결되는 데이터 구동 회로(도시되지 않음)가 구성될 수 있다. 그리고 호스트 장치(120)는 동작 장치(130)에 구성되는 데이터 구동 회로에 대한 상태 특성 정보와 데이터 라인(DL)에 대한 상태 특성 정보에 기초하여 데이터 트레이닝 동작을 수행할 수 있다.
참고로, 데이터 구동 회로는 도 2 에서 설명될 동작 장치(230)의 제2 송수신 회로(231)를 포함할 수 있으며, 이후 다시 설명하겠지만, 제2 송수신 회로(231)는 제2 수신 회로(231_RX)와 제2 송신 회로(231_TX)를 포함할 수 있다. 그리고 데이터 구동 회로의 상태 특성 정보는 제2 수신 회로(231_RX)와 제2 송신 회로(231_TX) 중 적어도 하나의 회로에 대한 상태 특성 정보를 포함할 수 있다.
데이터 라인(DL)에 대한 상태 특성 정보와 데이터 구동 회로에 대한 상태 특성 정보는 각 구성에 대한 예컨대, 재료 정보, 공정 정보, 설계 정보, 및 동작 상태 정보 중 적어도 하나의 정보에 대응하는 특성 값을 포함할 수 있다. 예컨대, 데이터 라인(DL)이 어떤 재료를 사용하여 어떤 공정을 통해 어떤 모양, 길이로 설계하였고, 이때 온도, 전압, 전송 속도 등에 따라 어떤 동작 상태를 가진다면, 데이터 라인(DL)에 대한 상태 특성 정보는 데이터 라인(DL)에 대한 재료 정보, 공정 정보, 설계 정보, 및 동작 상태 정보 각각에 대응하는 특성 값 정보를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 시스템(100)은 동작 장치(130)에 구성되는 데이터 구동 회로에 대한 상태 특성 정보와 데이터 라인(DL)에 대한 상태 특성 정보에 기초하여 데이터 트레이닝 동작을 수행할 수 있다. 다시 말하면, 반도체 시스템(100)은 다양한 상태 특성 정보에 대응하는 트레이닝 범위에서 데이터 트레이닝 동작을 수행함으로써 데이터 트레이닝 동작시 소요되는 시간을 기존보다 줄여 줄 수 있다.
여기서, 데이터 트레이닝 동작 시간을 줄일 수 있다는 것은 스펙(SPEC.)으로 정의된 데이터 트레이닝 동작 시간 내에 추가적인 동작, 예컨대 미세 트레이닝 동작 등을 수행할 수 있는 시간을 더 확보할 수 있다는 것을 의미한다. 따라서, 반도체 시스템(100)은 보다 정확하고 보다 빠른 데이터 트레이닝 동작을 수행함으로써 호스트 장치(120)와 구동 회로(130)에 대한 최적화된 송수신 환경을 제공해 줄 수 있다.
도 2 는 본 발명의 일 실시예에 따른 반도체 시스템(200)의 구성을 보여주기 위한 블록도이다.
도 2 를 참조하면, 반도체 시스템(200)은 인터페이스 장치(210), 호스트 장치(220), 및 동작 장치(230)를 포함할 수 있다. 여기서, 인터페이스 장치(210), 호스트 장치(220), 및 동작 장치(230) 각각은 도 1 의 인터페이스 장치(110), 호스트 장치(120), 및 동작 장치(130) 각각에 대응할 수 있다.
호스트 장치(220)는 제1 송수신 회로(221), 제1 트레이닝 제어 회로(222)를 포함할 수 있다.
제1 송수신 회로(221)는 제1 및 제2 데이터 라인(DL_1, DL_2)과 연결되어 신호를 송수신하기 위한 구성일 수 있다. 제1 송수신 회로(221)는 제1 송신 회로(221_TX), 제1 수신 회로(221_RX)를 포함할 수 있다.
우선, 제1 송신 회로(221_TX)는 호스트 장치(220)의 데이터 구동 회로에 대한 상태 특성 정보를 출력하기 위한 구성일 수 있다. 다시 말하면, 제1 송신 회로(221_TX)는 호스트 장치(220)의 제1 송수신 회로(221)에 대한 상태 특성 정보를 출력할 수 있다. 여기서, 제1 송수신 회로(221)에 대한 상태 특성 정보는 제1 송신 회로(221_TX)와 제1 수신 회로(221_RX) 중 적어도 하나의 회로에 대한 상태 특성 정보를 포함할 수 있다.
그래서 제1 송신 회로(221_TX)는 데이터 트레이닝 동작 이전에 이후 설명될 제1 정보 저장 회로(223)에 저장된 제1 송신 회로(221_TX)와 제1 수신 회로(221_RX) 중 적어도 하나의 회로에 대한 상태 특성 정보를 제2 수신 회로(231_RX)로 출력할 수 있다. 그리고 제1 송신 회로(221_TX)는 데이터 트레이닝 동작시 트레이닝 데이터 신호를 제2 수신 회로(231_RX)로 출력할 수 있다. 그리고 제1 송신 회로(221_TX)는 데이터 트레이닝 동작이 완료된 이후 노말 신호를 제2 수신 회로(231_RX)로 출력할 수 있다. 여기서, 노말 신호는 위에서 설명한 커맨드 신호, 데이터 신호, 각종 제어 신호, 및 어드레스 신호 등을 포함할 수 있다. 제1 송신 회로(221_TX)는 도면에는 도시되지 않았지만, 버퍼 회로, De-Emphasis 회로, Pre-Shoot 회로 등을 포함할 수 있다. 그래서 제1 송신 회로(221_TX)는 De-Emphasis 회로, Pre-Shoot 회로가 제어됨으로써 제1 송신 회로(221_TX)의 데이터 송신 동작에 대한 데이터 트레이닝 동작을 수행할 수 있다.
다음으로, 제1 수신 회로(221_RX)는 동작 장치(230)의 데이터 구동 회로에 대한 상태 특성 정보를 입력 받기 위한 구성일 수 있다. 다시 말하면, 제1 수신 회로(221_RX)는 동작 장치(230)의 제2 송수신 회로(231)에 대한 상태 특성 정보를 입력 받을 수 있다. 여기서, 제2 송수신 회로(231)에 대한 상태 특성 정보는 제2 수신 회로(231_RX)와 제2 송신 회로(231_TX) 중 적어도 하나의 회로에 대한 상태 특성 정보를 포함할 수 있다.
그래서 제1 수신 회로(221_RX)는 데이터 트레이닝 동작 이전에 이후 설명될 제2 정보 저장 회로(233)에 저장된 제2 수신 회로(231_RX)와 제2 송신 회로(231_TX) 중 적어도 하나의 회로에 대한 상태 특성 정보를 제2 송신 회로(231_TX)를 통해 입력 받아 제1 정보 저장 회로(223)로 전달할 수 있다. 그리고 제1 수신 회로(221_RX)는 데이터 트레이닝 동작시 트레이닝 데이터 신호를 제2 송신 회로(231_TX)를 통해 입력 받을 수 있다. 그리고 제1 수신 회로(221_RX)는 데이터 트레이닝 동작이 완료된 이후 노말 신호를 제2 송신 회로(231_TX)를 통해 입력 받을 수 있다. 여기서, 노말 신호는 위에서 설명한 커맨드 신호, 데이터 신호, 각종 제어 신호, 및 어드레스 신호 등을 포함할 수 있다. 제1 수신 회로(221_RX)는 도면에는 도시되지 않았지만, 버퍼 회로, Equalizing 회로 등을 포함할 수 있다. 그래서 제1 수신 회로(221_RX)는 Equalizing 회로가 제어됨으로써 제1 수신 회로(221_RX)의 데이터 수신 동작에 대한 데이터 트레이닝 동작을 수행할 수 있다.
한편, 제1 트레이닝 제어 회로(222)는 동작 장치(230)의 데이터 구동 회로에 대한 상태 특성 정보와 데이터 라인에 대한 상태 특성 정보에 기초하여 제1 송수신 회로(221)의 데이터 트레이닝 동작을 제어하기 위한 구성일 수 있다. 다시 말하면, 제1 트레이닝 제어 회로(222)는 동작 장치(230)의 제2 수신 회로(231_RX)와 제2 송신 회로(231_TX) 중 적어도 하나의 회로에 대한 상태 특성 정보와 제1 및 제2 데이터 라인(DL_1, DL_2) 중 적어도 하나의 데이터 라인에 대한 상태 특성 정보에 기초하여 제1 송수신 회로(221)의 데이터 트레이닝 동작을 제어할 수 있다.
또한, 제1 트레이닝 제어 회로(222)는 호스트 장치(220)의 데이터 구동 회로에 대한 상태 특성 정보와 데이터 라인에 대한 상태 특성 정보에 기초하여 제1 송수신 회로(221)의 데이터 트레이닝 동작을 제어할 수 있다. 다시 말하면, 제1 트레이닝 제어 회로(222)는 제1 송신 회로(221_TX)와 제1 수신 회로(221_RX) 중 적어도 하나의 회로에 대한 상태 특성 정보와 제1 및 제2 데이터 라인(DL_1, DL_2) 중 적어도 하나의 데이터 라인에 대한 상태 특성 정보에 기초하여 제1 송수신 회로(221)의 데이터 트레이닝 동작을 제어할 수 있다.
보다 자세히 설명하면, 제1 트레이닝 제어 회로(222)는 제1 송신 회로(221_TX)의 데이터 트레이닝 동작을 위하여 제1 데이터 라인(DL_1)의 상태 특성 정보와 함께 제1 송신 회로(221_TX)와 제2 수신 회로(231_RX) 중 적어도 하나의 상태 특성 정보를 이용할 수 있다. 예컨대, 제1 송신 회로(221_TX)는 데이터 트레이닝 동작을 통해 제1 송신 회로(221_TX)의 파라메터(parameter) 값 등이 조절될 수 있다. 그리고 제1 트레이닝 제어 회로(222)는 제1 수신 회로(221_RX)의 데이터 트레이닝 동작을 위하여 제2 데이터 라인(DL_2)의 상태 특성 정보와 함께 제1 수신 회로(221_RX)와 제2 송신 회로(231_TX) 중 적어도 하나의 상태 특성 정보를 이용할 수 있다. 예컨대, 제1 수신 회로(221_RX)는 데이터 트레이닝 동작을 통해 제1 수신 회로(221_RX)의 터미널 저항 값 등이 조절될 수 있다.
정리하면, 제1 트레이닝 제어 회로(222)는 제1 및 제2 송수신 회로(221, 231)에 대한 상태 특성 정보, 제1 및 제2 데이터 라인(DL_1, DL_2)에 대한 상태 특성 정보 등을 이용하여 제1 송수신 회로(221)의 데이터 트레이닝 동작을 수행할 수 있다. 따라서, 제1 송수신 회로(221)는 모든 데이터 트레이닝 범위가 아닌 상태 특성 정보에 대응하는 데이터 트레이닝 범위에서만 데이터 트레이닝 동작을 수행할 수 있다. 결국, 제1 송수신 회로(221)에 대한 데이터 트레이닝 동작 시간을 최소화할 수 있다.
본 발명의 일 실시예에 따른 반도체 시스템(200)은 상태 특성 정보에 대응하는 데이터 트레이닝 범위에 기초하여 제1 송수신 회로(221)의 데이터 트레이닝 동작을 제어할 수 있다. 따라서, 반도체 시스템(200)은 호스트 장치(220) 입장에서 보다 빠른 데이터 트레이닝 동작을 수행할 수 있다.
한편, 호스트 장치(220)는 제1 정보 저장 회로(223)를 포함할 수 있다. 제1 정보 저장 회로(223)는 동작 장치(230)의 데이터 구동 회로인 제2 송수신 회로(231)에 대한 상태 특성 정보, 제1 및 제2 데이터 라인(DL_1, DL_2)에 대한 상태 특성 정보를 저장하기 위한 구성일 수 있다. 제1 정보 저장 회로(223)는 호스트 장치(220)의 제1 송수신 회로(221)에 대한 상태 특성 정보 역시 저장할 수 있다.
여기서, 제1 송수신 회로(221)에 대한 상태 특성 정보는 호스트 장치(220)를 제작하는 업체에서 제공받을 수 있고, 제1 및 제2 데이터 라인(DL_1, DL_2)에 대한 상태 특성 정보는 인터페이스 장치(210)를 제작하는 업체에서 제공할 수 있다. 그리고 제2 송수신 회로(231)에 대한 상태 특성 정보는 동작 장치(230)를 제작하는 업체에서 제공받을 수 있다. 특히, 제2 송수신 회로(231)에 대한 상태 특성 정보는 이후 설명될 제2 정보 저장 회로(233)에 저장될 수 있고 제2 데이터 라인(DL_2)을 통해 제공받을 수 있다. 제1 정보 저장 회로(223)는 이렇게 저장된 상태 특성 정보를 제1 트레이닝 제어 회로(222)에 제공해 줄 수 있다.
본 발명의 일 실시예에 따른 반도체 시스템(200)은 제1 및 제2 송수신 회로(221, 231)에 대한 상태 특성 정보와 제1 및 제2 데이터 라인(DL_1, DL_2)에 대한 상태 특성 정보를 제1 정보 저장 회로(223)에 저장할 수 있다.
한편, 도 2 의 동작 장치(230)는 제2 송수신 회로(231), 제2 트레이닝 제어 회로(232)를 포함할 수 있다.
제2 송수신 회로(231)는 제1 및 제2 데이터 라인(DL_1, DL_2)과 연결되어 신호를 송수신하기 위한 구성일 수 있다. 제2 송수신 회로(231)는 제2 수신 회로(231_RX), 제2 송신 회로(231_TX)를 포함할 수 있다.
우선, 제2 수신 회로(231_RX)는 호스트 장치(220)의 데이터 구동 회로에 대한 상태 특성 정보를 입력 받기 위한 구성일 수 있다. 다시 말하면, 제2 수신 회로(231_RX)는 호스트 장치(220)의 제1 송수신 회로(221)에 대한 상태 특성 정보를 입력 받을 수 있다.
그래서 제2 수신 회로(231_RX)는 데이터 트레이닝 동작 이전에 제1 정보 저장 회로(223)에 저장된 제1 송신 회로(221_TX)와 제1 수신 회로(221_RX) 중 적어도 하나의 회로에 대한 상태 특성 정보를 제1 송신 회로(221_TX)를 통해 입력 받아 제2 정보 저장 회로(233)로 전달할 수 있다. 그리고 제2 수신 회로(231_RX)는 데이터 트레이닝 동작시 트레이닝 데이터 신호를 제1 송신 회로(221_TX)를 통해 입력 받을 수 있다. 그리고 제2 수신 회로(231_RX)는 데이터 트레이닝 동작이 완료된 이후 노말 신호를 제1 송신 회로(221_TX)를 통해 입력 받을 수 있다. 제2 수신 회로(231_RX)는 제1 수신 회로(221_RX)와 마찬가지로 버퍼 회로, Equalizing 회로 등을 포함할 수 있다. 그래서 제2 수신 회로(231_RX)는 Equalizing 회로가 제어됨으로써 제2 수신 회로(231_RX)의 데이터 수신 동작에 대한 데이터 트레이닝 동작을 수행할 수 있다.
다음으로, 제2 송신 회로(231_TX)는 동작 장치(230)의 데이터 구동 회로에 대한 상태 특성 정보를 출력하기 위한 구성일 수 있다. 다시 말하면, 제2 송신 회로(231_TX)는 동작 장치(230)의 제2 송수신 회로(231)에 대한 상태 특성 정보를 출력할 수 있다.
그래서 제2 송신 회로(231_TX)는 데이터 트레이닝 동작 이전에 제2 정보 저장 회로(233)에 저장된 제2 수신 회로(231_RX)와 제2 송신 회로(231_TX) 중 적어도 하나의 회로에 대한 상태 특성 정보를 제1 수신 회로(221_RX)로 출력할 수 있다. 그리고 제2 송신 회로(231_TX)는 데이터 트레이닝 동작시 트레이닝 데이터 신호를 제1 수신 회로(221_RX)로 출력할 수 있다. 그리고 제2 송신 회로(231_TX)는 데이터 트레이닝 동작이 완료된 이후 노말 신호를 제1 수신 회로(221_RX)로 출력할 수 있다. 제2 송신 회로(231_TX)는 제1 송신 회로(221_TX)와 마찬가지로 버퍼 회로, De-Emphasis 회로, Pre-Shoot 회로 등을 포함할 수 있다. 그래서 제2 송신 회로(231_TX)는 De-Emphasis 회로, Pre-Shoot 회로가 제어됨으로써 제2 송신 회로(231_TX)의 데이터 송신 동작에 대한 데이터 트레이닝 동작을 수행할 수 있다.
한편, 제2 트레이닝 제어 회로(232)는 호스트 장치(220)의 데이터 구동 회로에 대한 상태 특성 정보와 데이터 라인에 대한 상태 특성 정보에 기초하여 제2 송수신 회로(231)의 데이터 트레이닝 동작을 제어하기 위한 구성일 수 있다. 다시 말하면, 제2 트레이닝 제어 회로(232)는 호스트 장치(220)의 제1 송신 회로(221_TX)와 제1 수신 회로(221_RX) 중 적어도 하나의 회로에 대한 상태 특성 정보와 제1 및 제2 데이터 라인(DL_1, DL_2) 중 적어도 하나의 데이터 라인에 대한 상태 특성 정보에 기초하여 제2 송수신 회로(231)의 데이터 트레이닝 동작을 제어할 수 있다.
또한, 제2 트레이닝 제어 회로(232)는 동작 장치(230)의 데이터 구동 회로에 대한 특성 정보와 데이터 라인에 대한 특성 정보에 기초하여 제2 송수신 회로(231)의 데이터 트레이닝 동작을 제어할 수 있다. 다시 말하면, 제2 트레이닝 제어 회로(232)는 제2 수신 회로(231_RX)와 제2 송신 회로(231_TX) 중 적어도 하나의 회로에 대한 상태 특성 정보와 제1 및 제2 데이터 라인(DL_1, DL_2) 중 적어도 하나의 데이터 라인에 대한 상태 특성 정보에 기초하여 제2 송수신 회로(231)의 데이터 트레이닝 동작을 제어할 수 있다.
보다 자세히 설명하면, 제2 트레이닝 제어 회로(232)는 제2 수신 회로(231_RX)의 데이터 트레이닝 동작을 위하여 제1 데이터 라인(DL_1)의 상태 특성 정보와 함께 제1 송신 회로(221_TX)와 제2 수신 회로(231_RX) 중 적어도 하나의 상태 특성 정보를 이용할 수 있다. 예컨대, 제2 수신 회로(231_RX)는 데이터 트레이닝 동작을 통해 제2 수신 회로(231_RX)의 터미널 저항 값 등이 조절될 수 있다. 그리고 제2 트레이닝 제어 회로(232)는 제2 송신 회로(231_TX)의 데이터 트레이닝 동작을 위하여 제2 데이터 라인(DL_2)의 상태 특성 정보와 함께 제1 수신 회로(221_RX)와 제2 송신 회로(231_TX) 중 적어도 하나의 상태 특성 정보를 이용할 수 있다. 예컨대, 제2 송신 회로(231_TX)는 데이터 트레이닝 동작을 통해 제2 송신 회로(231_TX)의 파라메터(parameter) 값 등이 조절될 수 있다.
정리하면, 제2 트레이닝 제어 회로(232)는 제1 및 제2 송수신 회로(221, 231)에 대한 상태 특성 정보, 제1 및 제2 데이터 라인(DL_1, DL_2)에 대한 상태 특성 정보 등을 이용하여 제2 송수신 회로(231)의 데이터 트레이닝 동작을 수행할 수 있다. 따라서, 제2 송수신 회로(231)는 모든 데이터 트레이닝 범위가 아닌 상태 특성 정보에 대응하는 데이터 트레이닝 범위에서만 데이터 트레이닝 동작을 수행할 수 있다. 결국, 제2 송수신 회로(231)에 대한 데이터 트레이닝 동작 시간을 최소화할 수 있다.
본 발명의 일 실시예에 따른 반도체 시스템(200)은 상태 특성 정보에 대응하는 데이터 트레이닝 범위에 기초하여 제2 송수신 회로(231)의 데이터 트레이닝 동작을 제어할 수 있다. 따라서, 반도체 시스템(200)은 동작 장치(230) 입장에서 보다 빠른 데이터 트레이닝 동작을 수행할 수 있다.
한편, 동작 장치(230)는 제2 정보 저장 회로(233)를 포함할 수 있다. 제2 정보 저장 회로(233)는 호스트 장치(220)의 데이터 구동 회로인 제1 송수신 회로(221)에 대한 상태 특성 정보, 제1 및 제2 데이터 라인(DL_1, DL_2)에 대한 상태 특성 정보를 저장하기 위한 구성일 수 있다. 제2 정보 저장 회로(233)는 동작 장치(230)의 제2 송수신 회로(231)에 대한 상태 특성 정보 역시 저장할 수 있다.
여기서, 제2 송수신 회로(231)에 대한 상태 특성 정보는 동작 장치(230)를 제작하는 업체에서 제공받을 수 있고 제1 송수신 회로(221)에 대한 상태 특성 정보는 호스트 장치(220)를 제작하는 업체에서 제공받을 수 있다. 특히, 제1 송수신 회로(221)에 대한 상태 특성 정보는 제1 정보 저장 회로(223)에 저장될 수 있고 제1 데이터 라인(DL_1)을 통해 제공받을 수 있다. 제2 정보 저장 회로(233)는 이렇게 저장된 상태 특성 정보를 제2 트레이닝 제어 회로(232)에 제공해 줄 수 있다.
본 발명의 일 실시예에 따른 반도체 시스템(200)은 제1 및 제2 송수신 회로(221, 231)에 대한 상태 특성 정보와 제1 및 제2 데이터 라인(DL_1, DL_2)에 대한 상태 특성 정보를 제2 정보 저장 회로(233)에 저장할 수 있다.
도 3 은 본 발명의 일 실시예에 따른 반도체 시스템(300)의 구성을 보여주기 위한 블록도이다.
도 3 을 참조하면, 인터페이스 장치(310), 호스트 장치(320), 및 동작 장치(330)를 포함할 수 있다. 여기서, 인터페이스 장치(310), 호스트 장치(320), 및 동작 장치(330) 각각은 도 1 의 인터페이스 장치(110), 호스트 장치(120), 및 동작 장치(130) 각각에 대응할 수 있다. 도 3 의 반도체 시스템(300)은 도 1 의 반도체 시스템(100)과 비교하여 인터페이스 장치(310)에 차이점이 있으며, 따라서 해당 차이점을 기준으로 설명하기로 한다.
인터페이스 장치(310)는 데이터 라인(DL)에 대한 상태 특성 정보를 호스트 장치(320)와 동작 장치(330) 중 적어도 하나의 장치에 제공할 수 있다. 도 3 에서는 설명의 편의를 위하여 인터페이스 장치(310)가 데이터 라인(DL)에 대한 상태 특성 정보를 호스트 장치(320)에 제공하는 것을 일례로 하였다.
다시 말하면, 인터페이스 장치(310)는 데이터 라인(DL)에 대한 상태 특성 정보를 호스트 장치(320)에 제공할 수 있으며, 이를 위하여 저장 회로(311)를 포함할 수 있다. 위에서 설명하였듯이, 인터페이스 장치(310)를 제작하는 업체는 데이터 라인(DL)에 대한 상태 특성 정보를 제공해 줄 수 있으며, 저장 회로(311)는 이 특성 정보를 저장할 수 있다. 저장 회로(311)에 저장된 데이터 라인(DL)에 대한 상태 특성 정보는 예컨대, 도 2 의 제1 정보 저장 회로(223)로 전달될 수 있다. 따라서, 호스트 장치(320)는 데이터 트레이닝 동작시 데이터 라인(DL)에 대한 상태 특성 정보를 활용할 수 있다.
이어서, 도 3 에서는 데이터 라인(DL)에 대한 상태 특성 정보가 도 2 의 제1 정보 저장 회로(223)에 저장될 수 있다. 그리고 제1 정보 저장 회로(223)에 저장된 데이터 라인(DL)에 대한 상태 특성 정보는 데이터 라인(DL)을 통해 동작 장치(330)로 전달될 수 있다. 따라서, 동작 장치(330) 역시 데이터 트레이닝 동작시 데이터 라인(DL)에 대한 상태 특성 정보를 활용할 수 있다.
본 발명의 일 실시예에 따른 반도체 시스템(300)은 데이터 라인(DL)에 대한 상태 특성 정보를 저장하기 위한 저장 회로(311)를 포함할 수 있다. 따라서, 호스트 장치(320)와 동작 장치(330)는 데이터 트레이닝 동작을 위한 데이터 라인(DL)에 대한 상태 특성 정보를 저장 회로(311)를 통해 제공받을 수 있다.
도 4 는 본 발명의 일 실시예에 따른 반도체 시스템의 동작 방법(S400)을 보여주기 위한 순서도이다.
도 4 를 참조하면, 반도체 시스템의 동작 방법(S400)은 데이터 라인에 대한 상태 특성 정보를 획득하는 단계(S410), 데이터 트레이닝 동작을 위한 정보를 교환하는 단계(S420), 데이터 트레이닝 동작을 수행하는 단계(S430), 및 노말 동작을 수행하는 단계(S440)를 포함할 수 있다.
데이터 라인에 대한 상태 특성 정보를 획득하는 단계(S410)는 도 2 의 제1 및 제2 데이터 라인(DL_1, DL_2)에 대한 상태 특성 정보를 획득하기 위한 단계일 수 있다. 반도체 시스템(200)은 제1 및 제2 데이터 라인(DL_1, DL_2)에 대한 특성 정보를 제1 및 제2 정보 저장 회로(223, 233)에 저장하여 획득할 수 있다.
이와 관련하여, 도 3 에서 데이터 라인에 대한 상태 특성 정보를 획득하는 단계(S410)는 저장 회로(311)를 통해 데이터 라인(DL)에 대한 상태 특성 정보를 획득할 수 있다. 또한, 위에서 설명하였듯이, 저장 회로(311)에 획득된 데이터 라인(DL)에 대한 상태 특성 정보는 예컨대, 호스트 장치(320)에 저장될 수 있다. 그리고 호스트 장치(320)에 저장된 데이터 라인(DL)에 대한 상태 특성 정보는 데이터 라인(DL)을 통해 동작 장치(330)로 전달될 수 있다.
데이터 트레이닝 동작을 위한 정보를 교환하는 단계(S420)는 도 2 의 호스트 장치(220)와 동작 장치(230) 각각에 구비되는 데이터 구동 회로에 대한 상태 특성 정보를 교환하기 위한 단계일 수 있다. 위에서 설명하였듯이, 도 2 의 호스트 장치(220)는 데이터 구동 회로인 제1 송수신 회로(221)를 포함할 수 있다. 그리고 동작 장치(230)는 데이터 구동 회로인 제2 송수신 회로(231)를 포함할 수 있다. 이때, 제1 정보 저장 회로(223)는 제1 송수신 회로(221)에 대한 상태 특성 정보를 저장할 수 있고, 제2 정보 저장 회로(233)는 제2 송수신 회로(231)에 대한 상태 특성 정보를 저장할 수 있다.
따라서, 호스트 장치(220)는 제1 송수신 회로(221)에 대한 상태 특성 정보를 제1 데이터 라인(DL_1)을 통해 동작 장치(230)로 전달할 수 있다. 그리고 동작 장치(230)는 제2 송수신 회로(231)에 대한 상태 특성 정보를 제2 데이터 라인(DL_2)을 통해 호스트 장치(220)로 전달할 수 있다. 다시 말하면, 호스트 장치(220)와 동작 장치(230)는 각각에 구비되는 데이터 구동 회로에 대한 상태 특성 정보를 서로 교환할 수 있다.
데이터 트레이닝 동작을 수행하는 단계(S430)는 상태 특성 정보에 기초하여 데이터 트레이닝 동작을 수행하기 위한 단계일 수 있다. 데이터 트레이닝 동작을 수행하는 단계(S430)는 도 2 의 제1 트레이닝 제어 회로(222)와 제2 트레이닝 제어 회로(232)에서 수행될 수 있다.
위에서 설명하였듯이, 제1 트레이닝 제어 회로(222)는 제1 정보 저장 회로(223)에 저장되어 있는 상태 특성 정보에 기초하여 제1 송수신 회로(221)에 대한 데이터 트레이닝 동작을 수행할 수 있다. 이때, 제1 정보 저장 회로(223)는 제1 및 제2 송수신 회로(221, 231)에 대한 상태 특성 정보, 제1 및 제2 데이터 라인(DL_1, DL_2)에 대한 상태 특성 정보 등을 저장할 수 있다. 그리고 제2 트레이닝 제어 회로(232)는 제2 정보 저장 회로(233)에 저장되어 있는 상태 특성 정보에 기초하여 제2 송수신 회로(231)에 대한 데이터 트레이닝 동작을 수행할 수 있다. 이때, 제2 정보 저장 회로(233)는 제1 및 제2 송수신 회로(221, 231)에 대한 상태 특성 정보, 제1 및 제2 데이터 라인(DL_1, DL_2)에 대한 상태 특성 정보 등을 저장할 수 있다.
따라서, 데이터 트레이닝 동작을 수행하는 단계(S430)는 획득된 제1 및 제2 데이터 라인(DL_2)에 대한 상태 특성 정보와 교환된 제1 및 제2 송수신 회로(221, 231)에 대한 상태 특성 정보에 대응하는 데이터 트레이닝 범위에서 호스트 장치(220)와 동작 장치(230)에 대한 데이터 트레이닝 동작을 제어할 수 있다. 이때, 제1 및 제2 데이터 라인(DL_2)은 트레이닝 데이터 신호를 송수신할 수 있다.
노말 동작을 수행하는 단계(S440)는 도 2 의 제1 및 제2 데이터 라인(DL_1, DL_2)을 통해 호스트 장치(220)와 동작 장치(230) 간에 노말 신호를 송수신하여 노말 동작을 수행하기 위한 단계일 수 있다. 노말 동작시 호스트 장치(220)와 동작 장치(230)는 제1 및 제2 데이터 라인(DL_1, DL_2)을 통해 노말 신호를 송수신 할 수 있다.
본 발명의 일 실시예에 따른 반도체 시스템의 동작 방법(S400)은 데이터 라인에 대한 상태 특성 정보를 획득하고 데이터 트레이닝 동작을 위한 정보를 교환함으로써, 데이터 트레이닝 범위를 최소화할 수 있다. 따라서, 반도체 시스템은 최적의 송수신 환경을 제공하기 위한 데이터 트레이닝 동작시 소요되는 시간을 최소한으로 줄여줄 수 있다.
본 명세서에서 설명되는 실시예와 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 예시적으로 설명하는 것에 불과하다. 따라서, 본 명세서에 개시된 실시예는 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아님은 자명하다. 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 반도체 시스템 110 : 인터페이스 장치
120 : 호스트 장치 130 : 동작 장치

Claims (20)

  1. 호스트 장치와 동작 장치 사이를 서로 연결하는 데이터 라인이 구비된 인터페이스 장치를 포함하되,
    상기 호스트 장치는 상기 동작 장치에 구성되는 데이터 구동 회로에 대한 상태 특성 정보와 상기 데이터 라인에 대한 상태 특성 정보에 기초하여 데이터 트레이닝 동작을 수행하는 것을 특징으로 하는
    반도체 시스템.
  2. 제1항에 있어서,
    상기 데이터 구동 회로는 수신 회로와 송신 회로를 포함하며, 상기 데이터 구동 회로에 대한 상태 특성 정보는 상기 수신 회로와 상기 송신 회로 중 적어도 하나의 회로에 대한 상태 특성 정보를 포함하는 것을 특징으로 하는
    반도체 시스템.
  3. 제1항에 있어서,
    상기 상태 특성 정보는 해당 구성에 대한 재료 정보, 공정 정보, 설계 정보, 및 동작 상태 정보 중 적어도 하나의 정보에 대응하는 특성 값 정보를 포함하는 것을 특징으로 하는
    반도체 시스템.
  4. 제1항에 있어서,
    상기 호스트 장치는
    상기 데이터 라인에 연결되어 신호를 송수신하는 제1 송수신 회로; 및
    상기 동작 장치의 데이터 구동 회로에 대한 상태 특성 정보와 상기 데이터 라인에 대한 상태 특성 정보에 기초하여 상기 제1 송수신 회로의 상기 데이터 트레이닝 동작을 제어하는 제1 트레이닝 제어 회로를 포함하는
    반도체 시스템.
  5. 제4항에 있어서,
    상기 제1 송수신 회로는
    상기 호스트 장치의 데이터 구동 회로에 대한 상태 특성 정보를 출력하는 제1 송신 회로; 및
    상기 동작 장치의 데이터 구동 회로에 대한 상태 특성 정보를 입력 받는 제1 수신 회로를 포함하는
    반도체 시스템.
  6. 제5항에 있어서,
    상기 제1 송신 회로는 상기 데이터 트레이닝 동작 이전에 상기 호스트 장치의 데이터 구동 회로에 대한 상태 특성 정보를 출력하고, 상기 데이터 트레이닝 동작이 완료된 이후 노말 신호를 출력하는 것을 특징으로 하는
    반도체 시스템.
  7. 제5항에 있어서,
    상기 제1 수신 회로는 상기 데이터 트레이닝 동작 이전에 상기 동작 장치의 데이터 구동 회로에 대한 상태 특성 정보를 입력 받고, 상기 데이터 트레이닝 동작이 완료된 이후 노말 신호를 입력 받는 것을 특징으로 하는
    반도체 시스템.
  8. 제4항에 있어서,
    상기 제1 트레이닝 제어 회로는 상기 호스트 장치에 대한 상태 특성 정보와 상기 데이터 라인에 대한 상태 특성 정보에 기초하여 상기 제1 송수신 회로의 데이터 트레이닝 동작을 수행하는 것을 특징으로 하는
    반도체 시스템.
  9. 제1항에 있어서,
    상기 호스트 장치는
    상기 동작 장치의 데이터 구동 회로에 대한 상태 특성 정보, 상기 데이터 라인에 대한 상태 특성 정보를 저장하는 제1 정보 저장 회로 더 포함하는
    반도체 시스템.
  10. 제1항에 있어서,
    상기 동작 장치는
    상기 데이터 라인에 연결되어 신호를 송수신하는 제2 송수신 회로; 및
    상기 호스트 장치의 데이터 구동 회로에 대한 상태 특성 정보와 상기 데이터 라인에 대한 상태 특성 정보에 기초하여 상기 제2 송수신 회로의 상기 데이터 트레이닝 동작을 제어하는 제2 트레이닝 제어 회로를 포함하는
    반도체 시스템.
  11. 제10항에 있어서,
    상기 제2 송수신 회로는
    상기 호스트 장치의 데이터 구동 회로에 대한 상태 특성 정보를 입력 받는 제2 수신 회로; 및
    상기 동작 장치의 데이터 구동 회로에 대한 상태 특성 정보를 출력하는 제2 송신 회로를 포함하는
    반도체 시스템.
  12. 제11항에 있어서,
    상기 제2 수신 회로는 상기 데이터 트레이닝 동작 이전에 상기 호스트 장치의 데이터 구동 회로에 대한 상태 특성 정보를 입력 받고, 상기 데이터 트레이닝 동작이 완료된 이후 노말 신호를 입력 받는 것을 특징으로 하는
    반도체 시스템.
  13. 제11항에 있어서,
    상기 제2 송신 회로는 상기 데이터 트레이닝 동작 이전에 상기 동작 장치의 데이터 구동 회로에 대한 상태 특성 정보를 출력하고, 상기 데이터 트레이닝 동작이 완료된 이후 노말 신호를 출력하는 것을 특징으로 하는
    반도체 시스템.
  14. 제10항에 있어서,
    상기 제2 트레이닝 제어 회로는 상기 동작 장치의 데이터 구동 회로에 대한 상태 특성 정보와 상기 데이터 라인에 대한 상태 특성 정보에 기초하여 상기 제2 송수신 회로의 데이터 트레이닝 동작을 수행하는 것을 특징으로 하는
    반도체 시스템.
  15. 제1항에 있어서,
    상기 동작 장치는
    상기 호스트 장치의 데이터 구동 회로에 대한 상태 특성 정보, 상기 데이터 라인에 대한 상태 특성 정보를 저장하는 제2 정보 저장 회로 더 포함하는
    반도체 시스템.
  16. 제1항에 있어서,
    상기 인터페이스 장치는 상기 데이터 라인에 대한 상태 특성 정보를 상기 호스트 장치와 상기 동작 장치 중 적어도 하나의 장치에 제공하는 것을 특징으로 하는
    반도체 시스템.
  17. 호스트 장치와 동작 장치 사이에 연결된 데이터 라인에 대한 상태 특성 정보를 획득하는 단계;
    상기 호스트 장치와 상기 동작 장치 각각에 구비되는 데이터 구동 회로에 대한 상태 특성 정보를 교환하는 단계;
    상기 상태 특성 정보에 기초하여 데이터 트레이닝 동작을 수행하는 단계; 및
    상기 데이터 라인을 통해 상기 호스트 장치와 상기 동작 장치 간에 노말 신호를 송수신하여 노말 동작을 수행하는 단계를 포함하는
    반도체 시스템의 동작 방법.
  18. 제17항에 있어서,
    상기 데이터 라인에 대한 상태 특성 정보를 획득하는 단계는 상기 호스트 장치와 상기 동작 장치 중 어느 하나의 장치에 저장되는 상기 데이터 라인에 대한 상태 특성 정보가 상기 데이터 라인을 통해 다른 하나의 장치로 전달되는 것을 특징으로 하는
    반도체 시스템의 동작 방법.
  19. 제17항에 있어서,
    상기 상태 특성 정보를 교환하는 단계는
    상기 호스트 장치의 데이터 구동 회로에 대한 상태 특성 정보를 상기 데이터 라인을 통해 상기 동작 장치로 전달하는 단계; 및
    상기 동작 장치의 데이터 구동 회로에 대한 상태 특성 정보를 상기 데이터 라인을 통해 상기 호스트 장치로 전달하는 단계를 포함하는
    반도체 시스템의 동작 방법.
  20. 제17항에 있어서,
    상기 데이터 트레이닝 동작을 수행하는 단계는 상기 데이터 라인에 대한 상태 특성 정보와 상기 교환된 상태 특성 정보에 대응하는 데이터 트레이닝 범위에서 상기 호스트 장치와 상기 동작 장치에 대한 상기 데이터 트레이닝 동작을 제어하는 것을 특징으로 하는
    반도체 시스템의 동작 방법.
KR1020210157723A 2021-11-16 2021-11-16 반도체 시스템 및 반도체 시스템의 동작 방법 KR20230071479A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210157723A KR20230071479A (ko) 2021-11-16 2021-11-16 반도체 시스템 및 반도체 시스템의 동작 방법
US17/679,836 US20230153016A1 (en) 2021-11-16 2022-02-24 Semiconductor system and operating method thereof
CN202210580291.0A CN116137160A (zh) 2021-11-16 2022-05-25 半导体***及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210157723A KR20230071479A (ko) 2021-11-16 2021-11-16 반도체 시스템 및 반도체 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230071479A true KR20230071479A (ko) 2023-05-23

Family

ID=86324658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210157723A KR20230071479A (ko) 2021-11-16 2021-11-16 반도체 시스템 및 반도체 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US20230153016A1 (ko)
KR (1) KR20230071479A (ko)
CN (1) CN116137160A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447588B (zh) * 2011-10-07 2014-08-01 Asmedia Technology Inc 適應性驅動傳送資料的方法及其通信裝置
KR102310241B1 (ko) * 2015-04-29 2021-10-08 삼성전자주식회사 소스 디바이스, 그의 제어 방법, 싱크 디바이스 및 그의 화질 개선 처리 방법
US10469291B2 (en) * 2018-03-19 2019-11-05 Dell Products, Lp System and method to optimize equalization coefficients in a high-speed serial interface
US11442858B1 (en) * 2021-03-10 2022-09-13 Micron Technology, Inc. Bias control for a memory device
KR102559387B1 (ko) * 2021-05-25 2023-07-26 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법

Also Published As

Publication number Publication date
CN116137160A (zh) 2023-05-19
US20230153016A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US10509670B2 (en) Data storage device and operating method thereof
US20200293199A1 (en) Memory device
US20180052732A1 (en) Semiconductor device and semiconductor system
US11082043B2 (en) Memory device
US10133284B2 (en) Circuits for setting reference voltages and semiconductor devices including the same
US20230367519A1 (en) Memory device
US11875873B2 (en) Multi-mode compatible ZQ calibration circuit in memory device
US11101016B2 (en) Test modes for a semiconductor memory device with stacked memory chips using a chip identification
USRE49496E1 (en) Semiconductor device
US11704051B2 (en) Data storage apparatus and interface circuit therefor
US20160004660A1 (en) Memory system and data storage device
US9843316B2 (en) Integrated circuits relating to transmission data and latch clock signals
CN110456981B (zh) 存储器***、存储器***的操作方法以及电子装置
CN107301872B (zh) 半导体存储器装置的操作方法
KR20230071479A (ko) 반도체 시스템 및 반도체 시스템의 동작 방법
US10013180B1 (en) Operating methods of nonvolatile memory device and data storage device including the same
US20220294445A1 (en) Computer system and interface circuit therefor
US10636462B2 (en) Semiconductor devices
KR102655360B1 (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
US10353611B2 (en) Data storage device and operating method thereof
US10282289B2 (en) Package modules and methods of testing operations of chips included therein
US20230032415A1 (en) Semiconductor device and memory system including the same
KR20210059960A (ko) 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법