KR20230063155A - Method for manufacturing flexible and transparent oxide-based visible light semiconductor using organic doping and visible light semiconductor - Google Patents

Method for manufacturing flexible and transparent oxide-based visible light semiconductor using organic doping and visible light semiconductor Download PDF

Info

Publication number
KR20230063155A
KR20230063155A KR1020210148095A KR20210148095A KR20230063155A KR 20230063155 A KR20230063155 A KR 20230063155A KR 1020210148095 A KR1020210148095 A KR 1020210148095A KR 20210148095 A KR20210148095 A KR 20210148095A KR 20230063155 A KR20230063155 A KR 20230063155A
Authority
KR
South Korea
Prior art keywords
single layer
sputtering
carbon
organic polymer
oxide semiconductor
Prior art date
Application number
KR1020210148095A
Other languages
Korean (ko)
Other versions
KR102640703B1 (en
Inventor
김현재
김민성
김동우
최동현
김관인
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020210148095A priority Critical patent/KR102640703B1/en
Publication of KR20230063155A publication Critical patent/KR20230063155A/en
Application granted granted Critical
Publication of KR102640703B1 publication Critical patent/KR102640703B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

The present invention is to provide a semiconductor that absorbs visible light while ensuring transparency and flexibility, and a method for manufacturing the same. A semiconductor device of the present invention comprises a substrate, and a single layer stacked on a substrate, wherein the single layer may be formed integrally with a channel layer and a visible light absorption layer without distinction of layers.

Description

유기물 도핑을 이용한 유연 및 투명 산화물 기반 가시광 반도체의 제작 방법 및 가시광 반도체{Method for manufacturing flexible and transparent oxide-based visible light semiconductor using organic doping and visible light semiconductor}Method for manufacturing flexible and transparent oxide-based visible light semiconductor using organic doping and visible light semiconductor

본 발명은 가시광 센서 또는 가시광 메모리 등의 반도체 및 그 제작 방법에 관한 것이다.The present invention relates to a semiconductor such as a visible light sensor or a visible light memory and a manufacturing method thereof.

최근 산화 기반 박막 트랜지스터(산화물 TFT(Thin Film Transistor))는 넓은 면적에 대한 높은 균일성, 낮은 오프 전류 및 가시광선 영역의 높은 투명성 등 최적의 전기 및 광학 특성을 보인다.Recently, oxide-based thin film transistors (oxide Thin Film Transistors (TFTs)) exhibit optimal electrical and optical characteristics such as high uniformity over a large area, low off-current, and high transparency in the visible ray region.

이러한 특성은 산화물 TFT가 우수한 광전자 장치에 적합하다는 것을 의미한다. 그러나 산화물 TFT는 채널층의 넓은 밴드갭(>3 eV)으로 인해 가시광선을 흡수할 수 없어 적용성이 자외선 및 청색광 흡수 어플리케이션으로 제한되었다.These characteristics mean that oxide TFTs are suitable for excellent optoelectronic devices. However, oxide TFTs cannot absorb visible light due to the wide bandgap (>3 eV) of the channel layer, limiting their applicability to ultraviolet and blue light absorption applications.

한국등록특허공보 제1862072호에는 기판 위에 비진공 상태의 전기 증착을 이용해 반투명막층을 형성하고, 그 위에 활성층을 형성하는 기술이 개시되어 있다.Korean Patent Registration No. 1862072 discloses a technique of forming a translucent film layer on a substrate by using non-vacuum electrodeposition and forming an active layer thereon.

한국등록특허공보 제1862072호Korean Registered Patent Publication No. 1862072

본 발명은 가시광선을 흡수하면서도 투명성과 유연성을 보장하는 반도체 및 그 제조 방법을 제공하기 위한 것이다.An object of the present invention is to provide a semiconductor that absorbs visible light while ensuring transparency and flexibility, and a manufacturing method thereof.

본 발명의 반도체 장치는 기판; 기판 상에 적층되는 단일층;을 포함하고, 상기 단일층은 채널층과 가시광 흡수층이 층의 구분없이 일체로 형성될 수 있다.The semiconductor device of the present invention includes a substrate; and a single layer stacked on the substrate, wherein the channel layer and the visible light absorbing layer of the single layer may be integrally formed without classifying the layers.

본 발명의 제조 방법은 기판 상에 투명한 채널층과 투명한 가시광 흡수층을 층의 구분없이 일체로 형성할 수 있다.In the manufacturing method of the present invention, the transparent channel layer and the transparent visible light absorbing layer may be integrally formed on a substrate without classifying the layers.

본 발명의 제조 방법은 기판의 일면에 게이트(gate)를 형성하는 제1 전극 단계; 상기 게이트 및 상기 기판의 일면에 절연체를 적층하는 절연체 단계; 상기 절연체를 사이에 두고 상기 게이트에 대면되는 제1 영역에 탄소결합 유기 중합체 및 산화물 반도체가 포함된 단일층을 형성하는 단일층 단계; 상기 단일층의 일측과 상기 절연체 상에 소스(source)를 형성하고, 상기 단일층의 타측과 상기 절연체 상에 드레인(drain)을 형성하는 제2 전극 단계;를 포함할 수 있다.The manufacturing method of the present invention includes a first electrode step of forming a gate on one surface of a substrate; an insulator step of stacking an insulator on one surface of the gate and the substrate; forming a single layer including a carbon-bonded organic polymer and an oxide semiconductor in a first region facing the gate with the insulator interposed therebetween; A second electrode step of forming a source on one side of the single layer and the insulator and forming a drain on the other side of the single layer and the insulator; may include.

본 발명에 따르면, 기판 상에 투명한 채널층과 투명한 가시광 흡수층이 층의 구분없이 일체로 형성된 반도체 장치가 제공될 수 있다.According to the present invention, a semiconductor device in which a transparent channel layer and a transparent visible light absorbing layer are integrally formed on a substrate without distinction of layers can be provided.

산화물 TFT가 유기 중합체, 탄소 화합물, 금속 나노 입자, 양자점 등의 흡수층을 이용하여 가시광선을 흡수할 수 있도록 하기 위한 많은 연구가 수행되고 있다. 이러한 물질을 사용하는 산화물 TFT는 가시광선을 흡수할 수 있지만, 이러한 물질은 산화물 반도체의 장점인 높은 투명성을 제한하는 단점을 지닌다.A lot of research has been conducted to enable the oxide TFT to absorb visible light using an absorbing layer such as organic polymer, carbon compound, metal nanoparticle, quantum dot, or the like. Oxide TFTs using these materials can absorb visible light, but these materials have a disadvantage of limiting high transparency, which is an advantage of oxide semiconductors.

본 발명에서는 유연성을 향상시키고 투명성을 극대화하는 IGZO(In-Ga-Zn-O) TFT에 의한 가시광선 검출의 새로운 방법을 제안한다.In the present invention, a new method of detecting visible light by an In-Ga-Zn-O (IGZO) TFT that improves flexibility and maximizes transparency is proposed.

본 발명에서는 가시광선 탐지를 위해 IGZO내에 유기물(폴리이미드)이 도핑된 IGZO TFT를 제안하며 도핑 농도 조절에 따른 어플리케이션(광 센서 및 광 메모리)의 다양성 또한 제안한다.The present invention proposes an IGZO TFT doped with an organic material (polyimide) in IGZO for visible light detection, and also proposes a variety of applications (optical sensor and optical memory) according to doping concentration control.

본 발명의 제조 방법은 IGZO와 유기물을 동시에 증착시켜 밴드갭(bandgap) 내 서브갭 스테이트(subgap states) 형성할 수 있다. 이를 통해 가시광 센싱(visible light sensing)이 가능한 환경이 제공될 수 있다.The manufacturing method of the present invention may form subgap states in a bandgap by simultaneously depositing IGZO and an organic material. Through this, an environment in which visible light sensing is possible may be provided.

본 발명의 제조 방법은 IGZO 내의 유기물 농도 조절을 통하여 광 센서 또는 광 메모리로 기능한 반도체 장치를 선택적으로 제조할 수 있다The manufacturing method of the present invention can selectively manufacture a semiconductor device functioning as an optical sensor or an optical memory through adjusting the concentration of organic substances in IGZO.

본 발명에 따르면, 가시광을 흡수하면서도 산화물 반도체의 장점 중 하나인 투명성이 유지되며, 추가적으로 유연성이 부가될 수 있다. 또한, 본 발명에 따르면, 가시광 흡수층(그래핀, 페로브스카이트 등의 물질)을 도입하는 광전자 소자 대비 대면적의 증착이 가능한 장점이 있다.According to the present invention, while absorbing visible light, transparency, which is one of the advantages of oxide semiconductors, is maintained, and flexibility can be additionally added. In addition, according to the present invention, there is an advantage that deposition of a large area is possible compared to an optoelectronic device in which a visible light absorbing layer (a material such as graphene or perovskite) is introduced.

도 1은 본 발명의 반도체 장치의 단면을 나타낸 개략도이다.
도 2는 본 발명의 반도체 장치 제조 방법을 나타내 흐름도이다.
도 3은 제1 전극 단계를 나타낸 개략도이다.
도 4는 절연층 단계를 나타낸 개략도이다.
도 5는 단일층 단계를 나타낸 개략도이다.
도 6은 제2 전극 단계를 나타낸 개략도이다.
도 7은 반도체 장치의 제조 공정을 나타낸 개략도이다.
도 8은 PSL 포토 트랜지스터의 전달 곡선을 나타낸 그래프이다.
도 9는 광전자 특성을 나타낸 도표이다.
도 10은 적색광 및 녹색광에서 포토 트랜지스터의 전달 곡선을 나타낸 그래프이다.
도 11은 깊이 프로파일을 나타낸 그래프이다.
도 12는 PLS 필름의 FT-IR 분석 그래프이다.
도 13은 XPS 분석의 O1s피크를 나타낸 그래프이다.
도 14는 밴드 다이어그램의 도식적 메커니즘을 나타낸 개략도이다.
도 15는 광투과율 및 유리 기판 상의 PSL의 실제 이미지를 나타낸 개략도이다.
도 16은 굽힘 테스트 결과를 나타낸 그래프이다.
1 is a schematic diagram showing a cross section of a semiconductor device of the present invention.
2 is a flowchart showing a semiconductor device manufacturing method according to the present invention.
3 is a schematic diagram showing the first electrode step.
Figure 4 is a schematic diagram showing the insulating layer step.
5 is a schematic diagram showing a monolayer step.
6 is a schematic diagram showing a second electrode step.
7 is a schematic diagram showing a manufacturing process of a semiconductor device.
8 is a graph showing a transfer curve of a PSL phototransistor.
9 is a diagram showing optoelectronic properties.
10 is a graph showing transfer curves of a phototransistor under red light and green light.
11 is a graph showing a depth profile.
12 is a FT-IR analysis graph of a PLS film.
13 is a graph showing the O1s peak of XPS analysis.
14 is a schematic diagram showing a schematic mechanism of a band diagram.
15 is a schematic diagram showing light transmittance and real images of PSL on a glass substrate.
16 is a graph showing bending test results.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, with reference to the accompanying drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily carry out the present invention. However, the present invention may be embodied in many different forms and is not limited to the embodiments described herein. And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification.

본 명세서에서, 동일한 구성요소에 대해서 중복된 설명은 생략한다.In this specification, redundant descriptions of the same components are omitted.

또한 본 명세서에서, 어떤 구성요소가 다른 구성요소에 '연결되어' 있다거나 '접속되어' 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에 본 명세서에서, 어떤 구성요소가 다른 구성요소에 '직접 연결되어' 있다거나 '직접 접속되어' 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.In addition, in this specification, when a component is referred to as being 'connected' or 'connected' to another component, it may be directly connected or connected to the other component, but another component in the middle It should be understood that may exist. On the other hand, in this specification, when a component is referred to as 'directly connected' or 'directly connected' to another component, it should be understood that no other component exists in the middle.

또한, 본 명세서에서 사용되는 용어는 단지 특정한 실시예를 설명하기 위해 사용되는 것으로써, 본 발명을 한정하려는 의도로 사용되는 것이 아니다.In addition, terms used in this specification are only used to describe specific embodiments and are not intended to limit the present invention.

또한 본 명세서에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. Also, in this specification, a singular expression may include a plurality of expressions unless the context clearly indicates otherwise.

또한 본 명세서에서, '포함하다' 또는 '가지다' 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품, 또는 이들을 조합한 것이 존재함을 지정하려는 것일 뿐, 하나 또는 그 이상의 다른 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 할 것이다.In addition, in this specification, terms such as 'include' or 'having' are only intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more It should be understood that the presence or addition of other features, numbers, steps, operations, components, parts, or combinations thereof is not precluded.

또한 본 명세서에서, '및/또는' 이라는 용어는 복수의 기재된 항목들의 조합 또는 복수의 기재된 항목들 중의 어느 항목을 포함한다. 본 명세서에서, 'A 또는 B'는, 'A', 'B', 또는 'A와 B 모두'를 포함할 수 있다.Also in this specification, the term 'and/or' includes a combination of a plurality of listed items or any item among a plurality of listed items. In this specification, 'A or B' may include 'A', 'B', or 'both A and B'.

또한 본 명세서에서, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략될 것이다.Also, in this specification, detailed descriptions of well-known functions and configurations that may obscure the subject matter of the present invention will be omitted.

도 1은 본 발명의 반도체 장치의 단면을 나타낸 개략도이다.1 is a schematic diagram showing a cross section of a semiconductor device of the present invention.

도 1에 도시된 반도체 장치는 기판(10), 제1 전극(20)층, 절연층(30), 단일층(40), 제2 전극층(50)을 포함할 수 있다.The semiconductor device illustrated in FIG. 1 may include a substrate 10 , a first electrode layer 20 , an insulating layer 30 , a single layer 40 , and a second electrode layer 50 .

기판(10)은 이산화규소(SiO2) 등의 부도체를 포함할 수 있다. 기판(10)은 얇은 판 형상으로 형성될 수 있다.The substrate 10 may include an insulator such as silicon dioxide (SiO 2 ). The substrate 10 may be formed in a thin plate shape.

제1 전극(20)층은 기판(10) 상에 적층될 수 있다. 일 예로, 제1 전극(20)층은 반도체 장치의 게이트(gate)를 포함할 수 있다.The first electrode 20 layer may be stacked on the substrate 10 . For example, the first electrode 20 layer may include a gate of a semiconductor device.

절연층(30)은 제1 전극(20)층을 제2 전극층(50)으로부터 전기적으로 분리시키기 위한 것으로, 제1 전극(20)층 및 기판(10) 상에 적층될 수 있다.The insulating layer 30 is for electrically separating the first electrode 20 layer from the second electrode layer 50 and may be stacked on the first electrode 20 layer and the substrate 10 .

단일층(40)은 기판(10) 상에 적층될 수 있다. 구체적으로, 단일층(40)은 절연층(30) 상에 적층될 수 있다. 평면상으로 단일층(40)은 제1 전극(20)층 상에 배치될 수 있다.A single layer 40 may be deposited on the substrate 10 . Specifically, the single layer 40 may be stacked on the insulating layer 30 . In plan view, the single layer 40 may be disposed on the first electrode 20 layer.

단일층(40)은 채널층과 가시광 흡수층이 층의 구분없이 일체로 혼합되어 형성될 수 있다.The single layer 40 may be formed by integrally mixing the channel layer and the visible light absorbing layer without classifying the layers.

채널층(반전층)은 기판(10)의 다수 캐리어와 반대 형태의 캐리어가 모여 있는 층, 상태를 의미할 수 있다. 일 예로, P형 기판(10)의 다수 캐리어는 정공인데 채널 영역에 소수 캐리어인 전자가 보여 있기 때문에 반전층이라 불리운다.The channel layer (reversal layer) may refer to a layer or state in which carriers having a form opposite to the plurality of carriers of the substrate 10 are gathered. For example, the majority carrier of the P-type substrate 10 is a hole, but it is called an inversion layer because electrons, which are minority carriers, are shown in the channel region.

비교 실시예의 반도체 장치는 가시광 흡수층을 마련하기 위해 채널층과 가시광 흡수층을 각각 구분해서 형성할 수 있다. 본 발명의 반도체 장치는 채널층과 가시광 흡수층이 동일 위치, 동일 높이에 혼합되어 형성될 수 있다.In the semiconductor device of Comparative Example, the channel layer and the visible light absorbing layer may be separately formed to prepare the visible light absorbing layer. The semiconductor device of the present invention may be formed by mixing the channel layer and the visible light absorbing layer at the same position and at the same height.

제2 전극층(50)은 단일층(40)과 절연층(30)에 걸쳐 형성될 수 있다. 일 예로, 평면상으로 제2 전극층(50)은 단일층(40)의 일측 내부로부터 단일층(40)의 일측 경계선을 통과해서 절연층(30)까지 연장될 수 있다. 제2 전극층(50)은 복수로 마련된 경우, 다른 제2 전극층(50)은 평면상으로 단일층(40)의 타측 내부로부터 단일층(40)의 타측 경계선을 통과해서 절연층(30)까지 연장되는 형태를 취할 수 있다.The second electrode layer 50 may be formed over the single layer 40 and the insulating layer 30 . For example, in a plan view, the second electrode layer 50 may extend from the inside of one side of the single layer 40 to the insulating layer 30 through a boundary line on one side of the single layer 40 . When the second electrode layer 50 is provided in plurality, the other second electrode layer 50 extends from the inside of the other side of the single layer 40 to the insulating layer 30 through the boundary line of the other side of the single layer 40 in plan view. can take the form of

다른 관점에서 살펴보면, 제2 전극층(50)은 단일층(40)의 일부 영역과 절연층(30)의 일부 영역에 걸쳐 적층될 수 있다.Looking from another point of view, the second electrode layer 50 may be stacked over a partial area of the single layer 40 and a partial area of the insulating layer 30 .

이하, 단일층(40)에 대하여 상세하게 설명한다.Hereinafter, the single layer 40 will be described in detail.

단일층(40)은 탄소결합 유기 중합체 및 산화물 반도체를 함께 포함할 수 있다. 다시 말해, 단일층(40)에는 탄소결합 유기 중합체 및 산화물 반도체가 서로 혼합된 상태로 포함될 수 있다.The single layer 40 may include both a carbon-bonded organic polymer and an oxide semiconductor. In other words, the single layer 40 may include the carbon-bonded organic polymer and the oxide semiconductor in a mixed state.

일 예로, 단일층(40)은 폴리이미드층과 IGZO(In-Ga-Zn-O)층이 동시에 증착된 것일 수 있다. 폴리이미드는 탄소결합 유기 중합체에 해당될 수 있다. IGZO는 산화물 반도체에 해당될 수 있다.For example, the single layer 40 may be formed by simultaneously depositing a polyimide layer and an In-Ga-Zn-O (IGZO) layer. Polyimide may correspond to a carbon-bonded organic polymer. IGZO may correspond to an oxide semiconductor.

단일층(40)은 탄소결합 유기 중합체의 제1 스퍼터링 또는 제1 스핀 코팅, 산화물 반도체의 제2 스퍼터링 또는 제2 스핀 코팅이 동시에 수행되어 생성된 것일 수 있다.The single layer 40 may be formed by simultaneously performing first sputtering or first spin coating of a carbon-bonded organic polymer and second sputtering or second spin coating of an oxide semiconductor.

스퍼터링에 의해 단일층(40)이 생성되는 경우, 제1 스퍼터링의 스퍼터링 파워(전력)에 따라 반도체 장치는 포토 트랜지스터가 되거나 포토 메모리가 될 수 있다.When the single layer 40 is generated by sputtering, the semiconductor device may be a photo transistor or a photo memory according to the sputtering power (power) of the first sputtering.

단일층(40)은 평면상으로 서로 뒤섞여 배치된 탄소결합 유기 중합체와 산화물 반도체를 포함할 수 있다.The single layer 40 may include a carbon-bonded organic polymer and an oxide semiconductor that are mixed and disposed in a plane.

탄소결합 유기 중합체와 산화물 반도체는 기판(10)의 두께 방향 상으로 서로 동일한 위치에 배치될 수 있다.The carbon-bonded organic polymer and the oxide semiconductor may be disposed at the same position in the thickness direction of the substrate 10 .

일 예로, 도 1에서 기판(10)은 x축 방향 및 y축 방향으로 연장되는 xy 평면에 평행하게 배치될 수 있다. 이때, 탄소결합 유기 중합체와 산화물 반도체는 x축 방향 상으로 서로 구분되지 않게 혼합될 수 있다. 또한, 탄소결합 유기 중합체와 산화물 반도체는 y축 방향 상으로 서로 구분되지 않게 혼합될 수 있다. 또한, 탄소결합 유기 중합체와 산화물 반도체는 기판(10)의 두께 방향에 해당하는 z축 방향 상으로 서로 구분되지 않게 혼합될 수 있다. 결과적으로, 단일층(40)은 외형적으로 단일의 재료로 형성된 층이 되며, 이때, 단일층(40)의 재질은 탄소결합 유기 중합체와 산화물 반도체의 혼합물일 수 있다.For example, in FIG. 1 , the substrate 10 may be disposed parallel to xy planes extending in the x-axis direction and the y-axis direction. In this case, the carbon-bonded organic polymer and the oxide semiconductor may be mixed indistinguishably from each other in the x-axis direction. In addition, the carbon-bonded organic polymer and the oxide semiconductor may be mixed indistinguishably from each other in the y-axis direction. In addition, the carbon-bonded organic polymer and the oxide semiconductor may be indistinguishably mixed in the z-axis direction corresponding to the thickness direction of the substrate 10 . As a result, the single layer 40 externally becomes a layer formed of a single material, and at this time, the material of the single layer 40 may be a mixture of a carbon-bonded organic polymer and an oxide semiconductor.

한편, 기판(10)에 대한 흡착력, 전기적 성질의 개선 등을 고려하여 기판(10) 또는 절연층(30)에는 탄소결합 유기 중합체와 산화물 반도체 중 어느 하나가 대면 접촉되는 것이 유리할 수 있다.Meanwhile, it may be advantageous that any one of a carbon-bonded organic polymer and an oxide semiconductor is in face-to-face contact with the substrate 10 or the insulating layer 30 in consideration of the adsorption force to the substrate 10 and the improvement of electrical properties.

일 예로, 기존 산화물 반도체의 장점을 부각시키기 위해 기판(10)에 대면되는 단일층(40)의 일면(도 1에서는 단일층(40)의 밑면)은 산화물 반도체를 포함할 수 있다. 이를 위해, 반도체 장치의 제조 과정에서 산화물 반도체의 일부를 기판(10)에 대면되는 단일층(40)의 일면에 집중시키는 방안이 적용될 수 있다.For example, one surface of the single layer 40 facing the substrate 10 (a bottom surface of the single layer 40 in FIG. 1) may include an oxide semiconductor in order to highlight the advantages of the existing oxide semiconductor. To this end, a method of concentrating a portion of the oxide semiconductor on one surface of the single layer 40 facing the substrate 10 may be applied during the manufacturing process of the semiconductor device.

한편, 기판(10)의 투명성 및 기판(10)의 유연성을 개선하기 위해 단일층(40)의 외면에는 탄소결합 유기 중합체가 집중적으로 존재하는 것이 유리할 수 있다. 다시 말해, 단일층(40)의 외면에는 탄소결합 유기 중합체 입자가 산화물 반도체 입자보다 많은 양이 존재하는 것이 좋을 수 있다.Meanwhile, in order to improve transparency and flexibility of the substrate 10 , it may be advantageous that the carbon-bonded organic polymer is intensively present on the outer surface of the single layer 40 . In other words, it may be preferable to have more carbon-bonded organic polymer particles than oxide semiconductor particles on the outer surface of the single layer 40 .

일 예로, 기판(10)에 대면되는 단일층(40) 일면의 반대면인 타면(도 1에서는 단일층(40)의 윗면)이 정의될 수 있다. 이때, 단일층(40)의 타면은 탄소결합 유기 중합체를 포함할 수 있다. 이를 위해, 반도체 장치의 제조 과정에서 탄소결합 유기 중합체의 일부를 단일층(40)의 타면에 집중시키는 방안이 적용될 수 있다.For example, the other surface opposite to one surface of the single layer 40 facing the substrate 10 (a top surface of the single layer 40 in FIG. 1) may be defined. At this time, the other surface of the single layer 40 may include a carbon-bonded organic polymer. To this end, a method of concentrating a portion of the carbon-bonded organic polymer on the other surface of the single layer 40 may be applied during the manufacturing process of the semiconductor device.

도 2는 본 발명의 반도체 장치 제조 방법을 나타내 흐름도이다. 도 3은 제1 전극(20) 단계를 나타낸 개략도이다. 도 4는 절연층(30) 단계를 나타낸 개략도이다. 도 5는 단일층(40) 단계를 나타낸 개략도이다. 도 6은 제2 전극 단계를 나타낸 개략도이다. 도 7은 반도체 장치의 제조 공정을 나타낸 개략도이다.2 is a flowchart showing a semiconductor device manufacturing method according to the present invention. 3 is a schematic diagram showing the steps of the first electrode 20 . 4 is a schematic diagram showing the insulating layer 30 step. 5 is a schematic diagram showing the monolayer 40 steps. 6 is a schematic diagram showing a second electrode step. 7 is a schematic diagram showing a manufacturing process of a semiconductor device.

본 발명의 제조 방법은 기판(10) 상에 투명한 채널층과 투명한 가시광 흡수층을 층의 구분없이 일체로 형성하는 것이 주요 포인트일 수 있다. 제조 방법은 반도체 제조 장치에 의해 수행될 수 있다.The main point of the manufacturing method of the present invention may be to integrally form a transparent channel layer and a transparent visible light absorbing layer on the substrate 10 without distinction of layers. The manufacturing method may be performed by a semiconductor manufacturing apparatus.

일 예로, 제조 방법은 제1 전극(20) 단계(S 510), 절연체 단계(S 520), 단일층(40) 단계(S 530), 제2 전극 단계(S 540)를 포함할 수 있다.For example, the manufacturing method may include a first electrode 20 step (S 510), an insulator step (S 520), a single layer 40 step (S 530), and a second electrode step (S 540).

제1 전극(20) 단계(S 510)는 이산화규소 재질의 기판(10)(substrate)의 일면에 게이트(p+ gate 등)를 형성할 수 있다.In the first electrode 20 step (S510), a gate (p + gate, etc.) may be formed on one surface of the substrate 10 made of silicon dioxide.

절연체 단계(S 520)는 게이트 및 기판(10)의 일면에 이산화규소 재질의 절연체를 적층할 수 있다.In the insulator step ( S520 ), an insulator made of silicon dioxide may be laminated on one surface of the gate and the substrate 10 .

단일층(40) 단계(S 530)는 절연체를 사이에 두고 게이트에 대면되는 제1 영역 a에 탄소결합 유기 중합체 및 산화물 반도체가 포함된 단일층(40)을 형성할 수 있다.In the single layer 40 step (S530), the single layer 40 including the carbon-bonded organic polymer and the oxide semiconductor may be formed in the first region a facing the gate with an insulator interposed therebetween.

제2 전극 단계(S 540)는 단일층(40)의 일측과 절연체 상에 소스(51)(source)를 형성하고, 단일층(40)의 타측과 절연체 상에 드레인(52)(drain)을 형성할 수 있다.In the second electrode step (S 540), a source 51 is formed on one side of the single layer 40 and the insulator, and a drain 52 is formed on the other side of the single layer 40 and the insulator. can form

단일층(40) 단계(S 530)는 제1 영역 a에 대면되는 일면에 제1 통공(119)이 형성된 제1 쉐도우 마스크(110)로 절연체를 덮을 수 있다.In the single layer 40 step (S530), the insulator may be covered with a first shadow mask 110 having a first through hole 119 formed on one surface facing the first region a.

단일층(40) 단계(S 530)는 제1 통공(119)을 통해 제1 영역 a 전체를 타겟으로, 폴리이미드(PI, polyimide) 등의 탄소결합 유기 중합체를 제1 스퍼터링할 수 있다.In the single layer 40 step ( S530 ), a carbon-bonded organic polymer such as polyimide (PI) may be first sputtered with the entire first region a as a target through the first through hole 119 .

단일층(40) 단계(S 530)는 제1 통공(119)을 통해 제1 영역 a 전체를 타겟으로 IGZO 등의 산화물 반도체를 제2 스퍼터링할 수 있다.In the single layer 40 step ( S530 ), an oxide semiconductor such as IGZO may be subjected to second sputtering using the entire first region a as a target through the first through hole 119 .

이때, 제1 스퍼터링이 연속적으로 수행되는 제1 기간과 제2 스퍼터링이 연속적으로 수행되는 제2 기간은 동일한 공통 시점을 포함할 수 있다. 본 실시예에 따르면, 제1 스퍼터링하는 스퍼터링 수단 s1은 제1 영역 a를 타겟으로 탄소결합 유기 중합체를 증착시킬 수 있다. 제2 스퍼터링하는 스퍼터링 수단 s1은 제1 영역 a를 타겟으로 산화물 반도체를 증착시킬 수 있다. 제1 스퍼터링과 제2 스퍼터링의 타겟 위치는 서로 동일하다. 이때 제1 스퍼터링의 수행 시점과 제2 스퍼터링의 수행 시점이 동일하다면, 제1 영역 a에는 탄소결합 유기 중합체와 산화물 반도체가 서로 뒤섞여서 혼합 증착될 수 있다.In this case, the first period in which the first sputtering is continuously performed and the second period in which the second sputtering is continuously performed may include the same common time point. According to this embodiment, the sputtering unit s1 performing the first sputtering may deposit the carbon-bonded organic polymer targeting the first region a. The second sputtering means s1 may deposit an oxide semiconductor targeting the first region a. The target positions of the first sputtering and the second sputtering are the same. In this case, when the timing of the first sputtering and the timing of the second sputtering are the same, the carbon-bonded organic polymer and the oxide semiconductor may be mixed and deposited in the first region a.

산화물 반도체가 제2 스퍼터링되는 제2 기간은 탄소결합 유기 중합체가 제1 스퍼터링되는 제1 기간보다 먼저 시작될 수 있다. 본 실시예에 따르면, 일단 바닥에 탄소결합 유기 중합체가 먼저 증착된 이후에 산화물 반도체와 탄소결합 유기 중합체가 함께 동일의 제1 영역 a에 혼합되어 증착될 수 있다. 이에 따라, 기판(10)에 대면되는 단일층(40)의 일면에는 산화물 반도체가 집중적으로 형성될 수 있다.The second period in which the second oxide semiconductor is sputtered may start prior to the first period in which the carbon-bonded organic polymer is first sputtered. According to this embodiment, after the carbon-bonded organic polymer is first deposited on the bottom, the oxide semiconductor and the carbon-bonded organic polymer may be mixed and deposited together in the same first region a. Accordingly, an oxide semiconductor may be intensively formed on one surface of the single layer 40 facing the substrate 10 .

탄소결합 유기 중합체가 제1 스퍼터링되는 제1 기간은 산화물 반도체가 제2 스퍼터링되는 제2 기간보다 늦게 종료될 수 있다. 본 실시예에 따르면, 일단 제1 영역 a에 대해 탄소결합 유기 중합체와 산화물 반도체가 함께 혼합 증착된 후 제1 영역 a에 대해 산화물 반도체를 배제하고 탄소결합 유기 중합체만 단독으로 제1 영역 a에 증착될 수 있다. 탄소결합 유기 중합체 단독으로 이루어지는 증착은 제1 영역 a에 대한 혼합 증착이 완료된 후에 이루어질 수 있다. 그 결과, 탄소결합 유기 중합체와 산화물 반도체의 혼합 증착물의 겉면(외면)이 탄소결합 유기 중합체로 코팅될 수 있다.The first period in which the carbon-bonded organic polymer is first sputtered may end later than the second period in which the oxide semiconductor is secondly sputtered. According to this embodiment, once the carbon-bonded organic polymer and the oxide semiconductor are mixed and deposited together on the first region a, then the oxide semiconductor is excluded from the first region a and only the carbon-bonded organic polymer is deposited on the first region a. It can be. Deposition made of the carbon-bonded organic polymer alone may be performed after the mixed deposition for the first region a is completed. As a result, the outer surface (external surface) of the mixed deposit of the carbon-bonded organic polymer and the oxide semiconductor can be coated with the carbon-bonded organic polymer.

본 실시예에 따르면, 단일층(40) 단계(S 530)는 제1 영역 a를 타겟으로 탄소결합 유기 중합체를 제1 스퍼터링하고, 제1 스퍼터링 도중에 제1 영역 a를 타겟으로 산화물 반도체를 제2 스퍼터링할 수 있다.According to the present embodiment, in step S530 of the single layer 40, first sputtering of the carbon-bonded organic polymer is performed with the first region a as a target, and during the first sputtering, an oxide semiconductor is applied with the first region a as a target in the second sputtering. can be sputtered.

단일층(40) 단계(S 530)는 제1 스퍼터링의 구동 전력에 해당하는 제1 전력과 제2 스퍼터링의 구동 전력에 해당하는 제2 전력 간의 비율에 따라 물성이 다른 반도체 장치를 생성할 수 있다.In the single layer 40 step (S530), a semiconductor device having different physical properties may be generated according to a ratio between first power corresponding to the driving power of the first sputtering and second power corresponding to the driving power of the second sputtering. .

일 예로, 단일층(40) 단계(S 530)는 포토 트랜지스터를 생성하기 위해, 제1 전력과 제2 전력 간의 비율을 150:5 ~ 150:15로 설정할 수 있다.For example, in the single layer 40 step (S530), a ratio between the first power and the second power may be set to 150:5 to 150:15 to generate a photo transistor.

단일층(40) 단계(S 530)는 포토 메모리를 생성하기 위해, 제1 전력과 제2 전력 간의 비율을 150:25 ~ 150:35로 설정할 수 있다.In the single layer 40 step (S530), a ratio between the first power and the second power may be set to 150:25 to 150:35 in order to generate a photo memory.

한편, 본 발명의 제조 방법은 단일층(40) 단계(S 530)와 제2 전극 단계(S 540) 사이에 수행되는 어닐링(annealing) 단계를 더 포함할 수 있다.Meanwhile, the manufacturing method of the present invention may further include an annealing step performed between the single layer 40 step (S530) and the second electrode step (S540).

어닐링 단계는 단일층(40) 단계(S 530)가 완료된 기판(10)을 핫 플레이트 n에서 200도 이상의 설정 온도에서 설정 시간동안 유지시킬 수 있다.In the annealing step, the substrate 10 on which the single layer 40 step (S530) has been completed may be maintained on a hot plate n at a set temperature of 200 degrees or more for a set time.

본 발명에 따르면, 가시광 감지를 위한 투명하고 유연한 폴리이미드(PI)가 도핑된 단일층(40)(Polyimide-doped Single Layer, 이하 PSL)이 제공될 수 있다.According to the present invention, a transparent and flexible polyimide (PI) doped single layer 40 (Polyimide-doped Single Layer, hereinafter PSL) for sensing visible light may be provided.

PSL은 비정질 인듐-갈륨-아연 산화물(IGZO)과 PI 타겟을 동시에 사용하는 공동 스퍼터링(co-sputtering) 공정에 의해 SiO2 절연체 위에 증착될 수 있다. PSL은 채널 층과 가시광 흡수 층의 역할을 모두 수행할 수 있다. PI는 스퍼터링 타겟으로 제작할 수 있는 몇 안 되는 유연한 유기 재료 중 하나이다. PI 도핑이 없는 IGZO 포토 트랜지스터와 비교하여 PSL 포토 트랜지스터는 1mW/mm2 강도의 635 nm 적색광 조명에서 향상된 광전자 특성(optoelectronic characteristics)을 나타내었다. 이렇게 얻어진 photoresponsivity는 15.00에서 575.00 A/W, photosensitivity는 1.38 Х 101에서 9.86 Х 106, specific detectivity는 1.35 Х 107에서 5.83 Х 1011 Jones로 향상되었다. 이러한 개선의 결과는 분해된 유기 분자, 산소 공공(oxygen vacancy) 및 금속 수산화물을 형성하는 PI 도핑에 의해 유도된 서브갭(subgap) states에 기인할 수 있다. 또한 유연한 PSL 포토 트랜지스터를 제작하여 10,000번의 굽힘 테스트 후에도 안정적인 광전자 특성을 보였다.The PSL may be deposited on the SiO 2 insulator by a co-sputtering process using an amorphous indium-gallium-zinc oxide (IGZO) and a PI target simultaneously. The PSL may serve as both a channel layer and a visible light absorbing layer. PI is one of the few flexible organic materials that can be fabricated as a sputtering target. Compared to the IGZO phototransistor without PI doping, the PSL phototransistor exhibited improved optoelectronic characteristics under 635 nm red light illumination with an intensity of 1 mW/mm 2 . The obtained photoresponsivity increased from 15.00 to 575.00 A/W, photosensitivity from 1.38 Х 10 1 to 9.86 Х 10 6 , and specific detectivity from 1.35 Х 10 7 to 5.83 Х 10 11 Jones. These improvements can be attributed to subgap states induced by PI doping to form decomposed organic molecules, oxygen vacancies and metal hydroxides. In addition, a flexible PSL phototransistor was fabricated and showed stable optoelectronic characteristics after 10,000 bending tests.

산화물 반도체는 대면적 제조 능력, 낮은 오프 전류, 가시광 영역에서의 투명성 등의 장점으로 OLED(Organic Light Emitting Diode) 디스플레이의 백플레인(backplane)을 형성하는 박막 트랜지스터(Thin Film Transistor, 이하 TFT) 채널층 재료로 상용화되었다. 또한 산화물 반도체는 디스플레이 산업을 넘어 포토 트랜지스터와 같은 새로운 전자 응용 프로그램에 제안되고 있다. 비정질(amorphous) 인듐-갈륨-아연 산화물(IGZO)과 같은 산화물 반도체를 포토 트랜지스터에 적용하면 넓은 밴드갭(> 3.0 eV)으로 인해 자외선과 가시광 영역의 청색광(

Figure pat00001
< 400 nm, 밴드갭 > 3.1 eV)과 같이 파장(
Figure pat00002
)이 상대적으로 짧고 에너지가 큰 빛 영역만 감지할 수 있다. 즉, 가시광 영역의 녹색 및 적색 광(
Figure pat00003
< 700 nm, 밴드갭 > 1.7 eV)과 같이 파장이 상대적으로 길고 에너지가 작은 빛 영역은 감지할 수 없다. 가시광 전 영역을 감지할 수 있는 산화물 반도체 기반 포토 트랜지스터를 제작하기 위해 가장 널리 사용되는 방법 중 하나는 칼코게나이드(chalcogenides), 유기물(organics), 페로브스카이트(perovskites) 또는 나노닷(nanodots)과 같이 채널층 위에 흡수층을 추가하는 것이다. 이러한 연구는 가시광을 검출할 수 있음을 입증했지만 대부분의 흡수층은 밴드갭이 작기 때문에 가시광 영역의 빛을 모두 흡수하므로 투명도가 낮아진다는 단점이 있다. 또한, 이렇게 채널층과 흡수층을 이중으로 제작하면 제조 공정이 복잡해질 뿐만 아니라 기존 산화물을 이용하는 디스플레이 공정에서 사용하기가 쉽지 않다.Oxide semiconductor is a thin film transistor (TFT) channel layer material that forms the backplane of OLED (Organic Light Emitting Diode) displays due to its advantages such as large-area manufacturing capability, low off-state current, and transparency in the visible light region. has been commercialized as Oxide semiconductors are also being proposed for new electronic applications such as phototransistors beyond the display industry. When an oxide semiconductor such as amorphous indium-gallium-zinc oxide (IGZO) is applied to a phototransistor, its wide band gap (> 3.0 eV) results in UV and blue light (
Figure pat00001
< 400 nm, band gap > 3.1 eV)
Figure pat00002
) is relatively short and can only detect light regions with high energy. That is, green and red light in the visible light region (
Figure pat00003
Light regions with relatively long wavelengths and low energy, such as < 700 nm and band gap > 1.7 eV, cannot be detected. One of the most widely used methods for fabricating oxide semiconductor-based phototransistors capable of sensing the entire visible light range is chalcogenides, organics, perovskites or nanodots. As in, an absorption layer is added on top of the channel layer. Although this study proved that visible light can be detected, most of the absorbing layers have a small bandgap, so they absorb all light in the visible light range, and thus have a disadvantage in that transparency is lowered. In addition, when the channel layer and the absorption layer are double-manufactured in this way, the manufacturing process becomes complicated and it is not easy to use in a display process using an existing oxide.

앞서 설명된 바와 같이, 본 발명은 투명하고 유연하면서 가시광을 감지할 수 있는 폴리이미드(PI)가 도핑된 단일층(40)(Polyimide-doped Single Layer, 이하 PSL) 포토 트랜지스터 제조 방법을 제안한다. IGZO 및 PI는 채널층 자체가 가시광 영역의 빛에 반응하도록 공동 스퍼터링(co-sputtering) 공정을 사용하여 증착될 수 있다. PI는 디스플레이 산업에서 유연한 기판(10)으로 잘 알려져 있으며, 스퍼터링 타겟으로 쉽게 제작할 수 있기 때문에 기존 디스플레이 산업의 스퍼터 공정 장비에 사용될 수 있다. IGZO에서 PI 도핑에 의한 가시광 검출 메커니즘을 확인하기 위해 TOF-SIMS(Time-of-Flight Secondary Ion Mass Spectrometry), FT-IR(Fourier transform-infrared spectroscopy), XPS(X-ray photoelectron spectroscopy) 표면 분석, UPS(ultraviolet photoelectron spectroscopy), UV-visible spectrophotometer 분석을 수행했다. 또한, PI가 도핑된 IGZO 포토 트랜지스터(이하, PSL 포토 트랜지스터)의 광전자 특성(optoelectronic characteristics)을 PI가 도핑되지 않은 IGZO 포토 트랜지스터(이하, IGZO 포토 트랜지스터)와 비교하였다. 또한, PSL의 투명도를 측정하였고, 유연한 기판(10) 위에 제작된 PSL 포토 트랜지스터에 대해 굽힘 테스트를 수행하였다.As described above, the present invention proposes a method for manufacturing a polyimide-doped single layer (PSL) phototransistor 40 that is transparent and flexible and capable of sensing visible light. IGZO and PI may be deposited using a co-sputtering process so that the channel layer itself reacts to light in the visible region. PI is well known as a flexible substrate 10 in the display industry, and since it can be easily manufactured as a sputtering target, it can be used in existing display industry sputter process equipment. TOF-SIMS (Time-of-Flight Secondary Ion Mass Spectrometry), FT-IR (Fourier transform-infrared spectroscopy), XPS (X-ray photoelectron spectroscopy) surface analysis, Ultraviolet photoelectron spectroscopy (UPS) and UV-visible spectrophotometer analysis were performed. In addition, the optoelectronic characteristics of the PI-doped IGZO phototransistor (hereinafter referred to as PSL phototransistor) were compared with those of the PI-doped IGZO phototransistor (hereinafter referred to as IGZO phototransistor). In addition, the transparency of the PSL was measured, and a bending test was performed on the PSL phototransistor fabricated on the flexible substrate 10.

테스트 환경은 다음과 같다.The test environment is as follows.

기판(10)은 SiO2가 p+-Si 웨이퍼에서 열적으로 산화된(thermally oxidized) SiO2/p+-Si을 사용했다. p+-Si 및 SiO2는 각각 게이트 및 게이트 절연체로 사용되었다. SiO2/p+-Si 기판(10)에서 PSL은 공동 스퍼터링(co-sputtering) 공정을 사용하여 채널층으로 증착되었다. 패터닝(patterning)을 위해 제1 쉐도우(shadow) 마스크를 사용했다. IGZO 및 PI의 무선 주파수(RF) 마그네트론 스퍼터링 파워는 각각 150 W 및 0 ~ 30 W로 설정되었다. 작동 압력은 5 mTorr이며, 아르곤 플라즈마를 이용하였다. 증착 후 핫 플레이트(hot plate) n을 이용하여 300oC에서 1시간 동안 활성화(activation) 공정을 수행하였다. 마지막으로 RF 마그네트론 스퍼터링에서 패터닝을 위해 제2 통공(129)이 형성된 제2 쉐도우 마스크(120)와 스퍼터링 수단 s2를 사용하여 알루미늄(Al)을 소스(51)/드레인(52)으로 증착하였다. 채널의 길이와 너비는 각각 150 μm및 1,000 μm였다.As the substrate 10, SiO 2 /p + -Si obtained by thermally oxidizing SiO 2 in a p + -Si wafer was used. p + -Si and SiO 2 were used as the gate and gate insulator, respectively. On the SiO 2 /p + -Si substrate 10 , PSL was deposited as a channel layer using a co-sputtering process. A first shadow mask was used for patterning. The radio frequency (RF) magnetron sputtering powers of IGZO and PI were set to 150 W and 0 to 30 W, respectively. The operating pressure was 5 mTorr, and argon plasma was used. After deposition, an activation process was performed at 300 ° C. for 1 hour using a hot plate n. Finally, for patterning in RF magnetron sputtering, aluminum (Al) was deposited as the source 51/drain 52 using the second shadow mask 120 having the second through hole 129 formed therein and the sputtering means s2. The length and width of the channels were 150 μm and 1,000 μm, respectively.

제2 통공(129)은 소스(51) 전극을 위한 것(129a)과 드레인(52) 전극 위한 것(129b)을 포함할 수 있다.The second through hole 129 may include a hole 129a for the source 51 electrode and a hole 129b for the drain 52 electrode.

본 테스트에서 진행된 산화물 기반 포토 트랜지스터는 비정질 인듐-갈륨-아연 산화물 반도체에 폴리이미드를 공동 스퍼터링하여 단일층(40)을 형성하였으며, 가시광 영역에서 빛 반응을 하는 포토 트랜지스터이다. 광전자 특성은 전달 곡선으로 측정하였으며, 수식에 의해 Photoresponsivity(PR). Photosensitivity(PS). Specific/detectivity(D*)를 각각 계산하여 그 성능을 서술하였다. 또한, 성분 분석 및 밴드 다이어그램을 측정하여 포토 트랜지스터의 메커니즘을 분석하였다.The oxide-based phototransistor used in this test is a phototransistor in which a single layer 40 is formed by co-sputtering polyimide on an amorphous indium-gallium-zinc oxide semiconductor, and responds to light in the visible light region. Photoelectronic properties were measured by transfer curves, and Photoresponsivity (PR) by the formula. Photosensitivity (PS). Specific/detectivity (D * ) was calculated, respectively, and its performance was described. In addition, the mechanism of the phototransistor was analyzed by component analysis and band diagram measurement.

도 8은 PSL 포토 트랜지스터의 전달 곡선을 나타낸 그래프이다.8 is a graph showing a transfer curve of a PSL phototransistor.

IGZO와 PI의 스퍼터링 파워는 PSL 포토트랜지스터 제작시 PI 파워를 조절하여 최적화하였다. 또한 IGZO와 PSL 포토 트랜지스터의 전기적 특성을 비교했다. 도 8은 PI 전력이 10, 20 및 30 W일 때 1 mW/mm2의 강도를 갖는 어두운 상태 및 적색광 상태에서 10.1 V의 드레인(52) 전압에서 PSL 포토 트랜지스터의 전달 곡선(Transfer curve)으로 특성의 차이를 보여준다.The sputtering power of IGZO and PI was optimized by adjusting the PI power when manufacturing the PSL phototransistor. In addition, the electrical characteristics of IGZO and PSL phototransistors were compared. 8 is a transfer curve characteristic of a PSL phototransistor at a drain 52 voltage of 10.1 V in a dark state and a red light state with an intensity of 1 mW/mm 2 when the PI power is 10, 20, and 30 W. show the difference in

제작된 PSL 포토 트랜지스터의 광전자 특성을 비교하였다. 10, 20 및 30 W의 스퍼터 파워(스퍼터링 파워, sputter power)에서 PR은 575.00, 117.89, 20.73 A/W, PS는 9.86 Х 106, 2.40 Х 104, 3.21 Х 103, D*는 5.83 Х 1011, 7.81 Х 108, 그리고 3.85 Х 107 Jones이었다. Optoelectronic properties of the fabricated PSL phototransistors were compared. At sputter powers of 10, 20 and 30 W, PR is 575.00, 117.89, 20.73 A/W, PS is 9.86 Х 10 6 , 2.40 Х 10 4 , 3.21 Х 10 3 , D * is 5.83 Х 10 11 , 7.81 Х 10 8 , and 3.85 Х 10 7 Jones.

또한, 도 8에서 P.S가 공동 스퍼터링 power가 증가함에 따라 저하되었음을 확인할 수 있다. 광전자 특성을 저하시키는 P.S 열하의 가능한 원인 중 하나는 채널 층의 결함(defect)이다. 광전자 성능은 P.S 값이 증가함에 따라 감소했다. 1 mW/mm2 강도의 어두운 곳과 적색광 조명에서 P.S 및 광전자 특성이 도 9에 요약되어 있다. 10 W의 전력으로 제작된 PSL 포토 트랜지스터가 다른 PSL 포토 트랜지스터에 비해 우수한 광학적 특성을 가짐을 확인하였다.In addition, it can be seen in FIG. 8 that the PS decreases as the cavity sputtering power increases. One of the possible causes of PS deterioration that deteriorates optoelectronic properties is a defect in the channel layer. The optoelectronic performance decreased with increasing PS values. The PS and optoelectronic properties in the dark and under red light illumination at an intensity of 1 mW/mm 2 are summarized in FIG. 9 . It was confirmed that the PSL phototransistor fabricated with a power of 10 W had superior optical characteristics compared to other PSL phototransistors.

도 10은 적색광 및 녹색광에서 포토 트랜지스터의 전달 곡선을 나타낸 그래프이다.10 is a graph showing transfer curves of a phototransistor under red light and green light.

도 10은 적색 및 녹색 조명 강도(intensity)에서의 특성으로서 IGZO 및 PSL 포토 트랜지스터의 전달(transfer) 특성을 보여준다. 도 10의 (a) 및 (b)는 1 mW/mm2 강도의 적색 및 녹색광으로 비출 때 IGZO 포토 트랜지스터가 각각 0.09 및 1.62 V의 음의 문턱 전압(VTH) 이동을 나타냄을 보여준다. 이전에 보고된 바와 같이 이는 IGZO의 밴드갭이 3.0 eV를 초과했기 때문이다. 따라서 적색 (635 nm, 1.95 eV) 및 녹색 (532 nm, 2.33 eV) 빛을 흡수할 수 없다. 도 10의 (c) 및 (d)는 1 mW/mm2 강도의 적색 및 녹색 광으로 비출 때 PSL 포토 트랜지스터가 각각 7.78 V 및 22.75 V의 음의 VTH 이동을 표시했음을 보여준다. 또한, PSL 포토 트랜지스터의 광전자 특성은 IGZO 포토 트랜지스터에 비해 1 mW/mm2 강도에서 적색 및 녹색 광에서 크게 개선되었다. 구체적으로, PR은 15.00 및 70.33 A/W에서 575.00 및 1,050.00 A/W로, PS는 1.38 Х 101 및 9.11 Х 107에서 9.86 Х 106 및 1.75 Х 108로, D*는 1.35 Х 107 및 1.18 Х 109에서 5.83 Х 1011및 4.07 Х 1012 Jones로 향상되었다.10 shows transfer characteristics of IGZO and PSL phototransistors as characteristics at red and green illumination intensities. 10(a) and (b) show that the IGZO phototransistor exhibits a negative threshold voltage (VTH) shift of 0.09 and 1.62 V, respectively, when illuminated with red and green light at an intensity of 1 mW/mm 2 . As previously reported, this is because the bandgap of IGZO exceeded 3.0 eV. Therefore, it cannot absorb red (635 nm, 1.95 eV) and green (532 nm, 2.33 eV) light. 10(c) and (d) show that the PSL phototransistors displayed negative VTH shifts of 7.78 V and 22.75 V, respectively, when illuminated with red and green light at an intensity of 1 mW/mm 2 . In addition, the optoelectronic properties of the PSL phototransistor were greatly improved in red and green light at an intensity of 1 mW/mm2 compared to the IGZO phototransistor. Specifically, PR is from 15.00 and 70.33 A/W to 575.00 and 1,050.00 a/W, PS is 1.38 х 10 1 and 9.11 х 10 7 to 9.86 х 10 6 and 1.75 х 10 8 , D * is 1.35 х 10 7 and 1.18 Х 10 9 to 5.83 Х 10 11 and 4.07 Х 10 12 Jones.

도 11은 깊이 프로파일을 나타낸 그래프이다.11 is a graph showing a depth profile.

IGZO의 PI 도핑에 따른 성분 및 변화를 확인하기 위해 TOF-SIMS 분석을 수행하였다. 도 11의 (a)는 IGZO 필름에 대한 TOF-SIMS 결과를 보여준다. 여기서 CN 이온은 10.0 카운트의 강도를 갖고 C는 약간의 노이즈만 나타낸다. 도 11의 (b)는 PSL 필름의 경우에 대한 결과를 보여준다. CN- 및 C- 피크는 각각 42.7 및 3.1 카운트의 강도를 가졌다. 즉, IGZO 필름에 비해 CN-, C- 피크의 세기가 증가하였다.TOF-SIMS analysis was performed to confirm the components and changes of IGZO according to PI doping. Figure 11 (a) shows the TOF-SIMS results for the IGZO film. Here, the CN ion has an intensity of 10.0 counts and C represents only some noise. Figure 11 (b) shows the results for the case of the PSL film. The CN- and C - peaks had intensities of 42.7 and 3.1 counts, respectively. That is, compared to the IGZO film, the intensity of the CN - and C- peaks increased.

도 12는 PLS 필름의 FT-IR 분석 그래프이다.12 is a FT-IR analysis graph of a PLS film.

PSL에 존재하는 PI 구성 요소를 확인하기 위해 FT-IR 분석을 수행하였다. 도 12는 IGZO 샘플을 기준으로 사용할 때 1,153 및 1,065 cm-1에서 피크가 나타남을 보여준다. 이러한 피크는 PI의 C-O 및 C-OH 결합에 해당할 가능성이 높다. PSL이 증착 될 때 PI 분자 구조가 분해된다. 분해된 유기분자(CN-, C-, C-O, C-OH)를 산화물 반도체에 도핑 하면 밴드갭 내에서 서브갭 states가 유도되는 것으로 알려져 있다. 따라서 유기 분자는 PSL 포토 트랜지스터에서 가시광의 흡수를 향상시킬 수 있다.FT-IR analysis was performed to confirm the PI component present in the PSL. 12 shows that peaks appear at 1,153 and 1,065 cm -1 when the IGZO sample is used as a reference. These peaks most likely correspond to the CO and C-OH bonds of PI. When the PSL is deposited, the PI molecular structure is decomposed. It is known that subgap states are induced within the bandgap when oxide semiconductors are doped with decomposed organic molecules (CN-, C-, CO, C-OH). Therefore, organic molecules can enhance the absorption of visible light in PSL phototransistors.

도 13은 XPS 분석의 O1s피크를 나타낸 그래프이다.13 is a graph showing the O 1s peak of XPS analysis.

XPS 분석을 사용하여 PI 도핑 중 화학 조성의 변화를 확인했다. 산소 1s (O1s) 피크는 530 ± 0.10, 531 ± 0.14 및 532 ± 0.39 eV에서 3개의 피크로 분리되었으며, 이는 금속 산화물(M-O) 결합, 산소 공공(Vo) 및 금속 수산화물(M-OH) 결합에 해당한다. 도 13의 (a)는 IGZO에 대한 XPS O1s 피크 결과를 보여준다. M-O 결합, Vo 및 M-OH 결합의 상대적인 양은 각각 77.2 %, 19.2 % 및 3.6 %였다. 도 13의 (b)에서는 PI 도핑된 경우에 해당하는 경우는 각각 62.5 %, 27.6 % 및 9.9%였다. 구체적으로, IGZO 필름과 비교하여 Vo 및 M-OH 결합은 각각 8.4 % 및 6.3 % 증가하고 M-O 결합은 14.7% 감소했다. 광전자 특성의 개선은 Vo 및 M-OH 결합의 증가로 인한 서브갭 states의 형성에 기인한다. 이러한 결과는 채널층의 PI 도핑이 Vo 및 M-OH 결합을 증가시켜 PSL 밴드갭에서 서브갭 states를 생성한다는 것을 확인했다.XPS analysis was used to confirm the change in chemical composition during PI doping. The oxygen 1s (O 1s ) peak was separated into three peaks at 530 ± 0.10, 531 ± 0.14 and 532 ± 0.39 eV, which are metal oxide (MO) bonds, oxygen vacancies (Vo) and metal hydroxide (M-OH) bonds. corresponds to Figure 13 (a) shows the XPS O 1s peak results for IGZO. The relative amounts of MO bonds, Vo and M–OH bonds were 77.2%, 19.2% and 3.6%, respectively. In (b) of FIG. 13, the cases corresponding to the case of PI doping were 62.5%, 27.6%, and 9.9%, respectively. Specifically, compared to the IGZO film, Vo and M-OH bonds increased by 8.4% and 6.3%, respectively, and MO bonds decreased by 14.7%. The improvement of the optoelectronic properties is attributed to the formation of subgap states due to the increase of Vo and M-OH bonds. These results confirm that PI doping of the channel layer increases Vo and M-OH bonds to create subgap states in the PSL bandgap.

도 14는 밴드 다이어그램의 도식적 메커니즘을 나타낸 개략도이다.14 is a schematic diagram showing a schematic mechanism of a band diagram.

TOF-SIMS, FT-IR, XPS, UPS 및 UV-vis spectrophotometry 분석에 의해 확인된 내용을 통해 포토 트랜지스터의 메커니즘을 도 14에 나타내었다. IGZO 필름의 경우 밴드갭이 크기 때문에 가시광 조명에서도 가전자대의 전자가 전도대로 쉽게 여기 되지 않았다(도 14의 (a)). PSL의 경우 밴드갭에 형성된 서브갭 states는 빛 에너지가 밴드갭보다 적은 경우에도 전자가 쉽게 여기 될 수 있도록 한다(도 14의 (b)). IGZO 포토 트랜지스터 (3.75 eV)의 밴드갭과 비교하여 PSL 포토 트랜지스터(3.78 eV)의 밴드갭은 거의 변화가 없었으며, PSL 광 트랜지스터는 PI 도핑에 의해 가전자대 최대값 (VBM 부근) 및 전도대 최소값 (CBM 부근) 근처에서 유도된 서브갭 states로 인해 가시광을 감지할 수 있다. 일반적으로 이러한 subgap states를 증가시키는 요인은 Vo, undercoordinated oxygens, M-OH 결합, 수소 음이온 및 유기 성분 등이다. PSL에서 유도된 VBM및 CBM에 가까운 서브갭 states는 분해된 유기 분자, Vo 및 M-OH 결합에 기인한다. 구체적으로, VBM에 가까운 상태와 CBM에 가까운 상태는 주로 Vo와 분해된 유기분자와 M-OH에 의해 유도되었다. PSL 포토 트랜지스터가 빛에 비춰졌을 때 이러한 서브갭 states는 다양한 광 여기 경로를 제공했다. 따라서, PI 도핑을 사용하여 향상된 가시광 검출을 얻을 수 있었다. 채널층에 PI를 도핑하면 불투명한 광흡수 물질 없이도 서브갭 stages의 밀도를 제어하고 산화물 반도체에 의한 가시광의 검출을 용이하게 할 수 있다.The mechanism of the phototransistor is shown in FIG. 14 through contents confirmed by TOF-SIMS, FT-IR, XPS, UPS, and UV-vis spectrophotometry analysis. In the case of the IGZO film, because of the large band gap, electrons in the valence band were not easily excited into the conduction band even under visible light illumination (FIG. 14(a)). In the case of PSL, the subgap states formed in the bandgap allow electrons to be easily excited even when the light energy is less than the bandgap (FIG. 14(b)). Compared to the band gap of the IGZO phototransistor (3.75 eV), the bandgap of the PSL phototransistor (3.78 eV) showed almost no change, and the PSL phototransistor had a maximum value of the valence band (near VBM) and a minimum value of the conduction band ( Visible light can be sensed due to subgap states induced near the CBM). In general, the factors that increase these subgap states are Vo, undercoordinated oxygens, M-OH bonds, hydrogen anions, and organic components. The PSL-derived subgap states close to VBM and CBM are attributed to decomposed organic molecules, Vo and M-OH bonds. Specifically, the states close to VBM and close to CBM were mainly induced by Vo, decomposed organic molecules and M-OH. When the PSL phototransistor was illuminated, these subgap states provided multiple photoexcitation paths. Therefore, improved visible light detection could be obtained using PI doping. When the channel layer is doped with PI, the density of subgap stages can be controlled without an opaque light absorbing material and visible light can be easily detected by the oxide semiconductor.

도 15는 광투과율 및 유리 기판(10) 상의 PSL의 실제 이미지를 나타낸 개략도이다.15 is a schematic diagram showing light transmittance and real images of the PSL on the glass substrate 10;

UV-vis 흡수 분석을 사용하여 PI 도핑에 따른 IGZO의 광학 특성 변화를 확인했다. 도 15의 (a)는 유리 기판(10)에 증착 된 IGZO와 PSL의 광투과율 결과를 보여준다. 가시광 영역에서 광투과율 (> 81%)의 변화가 없었다. 도 15의 (b)와 같이 실제 이미지도 투명함을 알 수 있다.UV-vis absorption analysis was used to confirm the change in optical properties of IGZO according to PI doping. Figure 15 (a) shows the light transmittance results of IGZO and PSL deposited on the glass substrate (10). There was no change in light transmittance (> 81%) in the visible light region. As shown in (b) of FIG. 15, it can be seen that the actual image is also transparent.

도 16은 굽힘 테스트 결과를 나타낸 그래프이다.16 is a graph showing bending test results.

PSL 포토 트랜지스터의 기계적 유연성에 대한 PI의 기능을 조사하기 위해 PI 기판(10)으로 유연한 포토 트랜지스터를 제작했다. 유연한 포토 트랜지스터는 반경 10 mm에서 10,000번의 굽힘 테스트 후에도 큰 열화 없이 안정적인 광흡수 특성을 보였다(도 16의 (b)). 이러한 결과는 PSL 포토 트랜지스터가 확장 가능하고 유연하다는 것을 의미한다.To investigate the function of PI on the mechanical flexibility of the PSL phototransistor, a flexible phototransistor was fabricated with the PI substrate (10). The flexible phototransistor showed stable light absorption characteristics without significant deterioration even after 10,000 bending tests at a radius of 10 mm (FIG. 16(b)). These results imply that the PSL phototransistor is scalable and flexible.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 통상의 기술자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the following claims are also provided. belong to the scope of the invention.

10...기판 20...제1 전극
30...절연층 40...단일층
50...제2 전극층 51...소스
52...드레인 110...제1 쉐도우 마스크
119...제1 통공 120...제2 쉐도우 마스크
129...제2 통공
10 ... substrate 20 ... first electrode
30 ... insulating layer 40 ... single layer
50 ... second electrode layer 51 ... source
52 ... drain 110 ... first shadow mask
119 ... first through hole 120 ... second shadow mask
129 ... second through hole

Claims (16)

기판;
기판 상에 적층되는 단일층;을 포함하고,
상기 단일층은 채널층과 가시광 흡수층이 층의 구분없이 일체로 형성된 반도체 장치.
Board;
Including; a single layer laminated on the substrate;
The single layer is a semiconductor device in which a channel layer and a visible light absorbing layer are integrally formed without distinction of layers.
제1항에 있어서,
상기 단일층은 탄소결합 유기 중합체 및 산화물 반도체를 함께 포함하는 반도체 장치.
According to claim 1,
The semiconductor device of claim 1 , wherein the single layer includes both a carbon-bonded organic polymer and an oxide semiconductor.
제1항에 있어서,
상기 단일층은 폴리이미드층과 IGZO(In-Ga-Zn-O)층이 동시에 증착된 것인 반도체 장치.
According to claim 1,
The single layer is a semiconductor device in which a polyimide layer and an In-Ga-Zn-O (IGZO) layer are simultaneously deposited.
제1항에 있어서,
상기 단일층은 탄소결합 유기 중합체의 제1 스퍼터링 또는 제1 스핀 코팅, 상기 산화물 반도체의 제2 스퍼터링 또는 제2 스핀 코팅이 동시에 수행되어 생성된 것인 반도체 장치.
According to claim 1,
The semiconductor device of claim 1 , wherein the single layer is produced by simultaneously performing first sputtering or first spin coating of the carbon-bonded organic polymer and second sputtering or second spin coating of the oxide semiconductor.
제1항에 있어서,
상기 단일층은 탄소결합 유기 중합체의 제1 스퍼터링 및 상기 산화물 반도체의 제2 스퍼터링이 동시에 수행되어 생성되고,
상기 제1 스퍼터링의 스퍼터링 파워에 따라 포토 트랜지스터가 되거나 포토 메모리가 되는 반도체 장치.
According to claim 1,
The single layer is produced by simultaneously performing first sputtering of the carbon-bonded organic polymer and second sputtering of the oxide semiconductor,
A semiconductor device that becomes a photo transistor or a photo memory according to the sputtering power of the first sputtering.
제1항에 있어서,
상기 단일층은 평면상으로 서로 뒤섞여 배치된 탄소결합 유기 중합체와 산화물 반도체를 포함하고,
상기 탄소결합 유기 중합체와 상기 산화물 반도체는 상기 기판의 두께 방향 상으로 서로 동일한 위치에 배치되는 반도체 장치.
According to claim 1,
The single layer includes a carbon-bonded organic polymer and an oxide semiconductor disposed intermixed with each other on a plane,
The semiconductor device of claim 1 , wherein the carbon-bonded organic polymer and the oxide semiconductor are disposed at the same position in a thickness direction of the substrate.
제6항에 있어서,
상기 기판에 대면되는 상기 단일층의 일면은 상기 산화물 반도체를 포함하는 반도체 장치.
According to claim 6,
The semiconductor device of claim 1 , wherein one surface of the single layer facing the substrate includes the oxide semiconductor.
제6항에 있어서,
상기 기판에 대면되는 상기 단일층의 일면, 상기 일면의 반대면인 타면이 정의될 때,
상기 단일층의 타면은 상기 탄소결합 유기 중합체를 포함하는 반도체 장치.
According to claim 6,
When one side of the single layer facing the substrate and the other side opposite to the one side are defined,
The semiconductor device of claim 1 , wherein the other surface of the single layer includes the carbon-bonded organic polymer.
반도체 장치의 제조 방법에 있어서,
기판 상에 투명한 채널층과 투명한 가시광 흡수층을 층의 구분없이 일체로 형성하는 제조 방법.
In the method of manufacturing a semiconductor device,
A manufacturing method of integrally forming a transparent channel layer and a transparent visible light absorbing layer on a substrate without distinction of layers.
반도체 장치의 제조 방법에 있어서,
기판의 일면에 게이트(gate)를 형성하는 제1 전극 단계;
상기 게이트 및 상기 기판의 일면에 절연체를 적층하는 절연체 단계;
상기 절연체를 사이에 두고 상기 게이트에 대면되는 제1 영역에 탄소결합 유기 중합체 및 산화물 반도체가 포함된 단일층을 형성하는 단일층 단계;
상기 단일층의 일측과 상기 절연체 상에 소스(source)를 형성하고, 상기 단일층의 타측과 상기 절연체 상에 드레인(drain)을 형성하는 제2 전극 단계;
를 포함하는 제조 방법.
In the method of manufacturing a semiconductor device,
A first electrode step of forming a gate (gate) on one surface of the substrate;
an insulator step of stacking an insulator on one surface of the gate and the substrate;
forming a single layer including a carbon-bonded organic polymer and an oxide semiconductor in a first region facing the gate with the insulator interposed therebetween;
a second electrode step of forming a source on one side of the single layer and the insulator, and forming a drain on the other side of the single layer and the insulator;
Manufacturing method comprising a.
제10항에 있어서,
상기 단일층 단계는,
상기 제1 영역에 대면되는 일면에 제1 통공이 형성된 제1 쉐도우 마스크로 상기 절연체를 덮고,
상기 제1 통공을 통해 상기 제1 영역 전체를 타겟으로, 상기 탄소결합 유기 중합체를 제1 스퍼터링하고, 상기 제1 통공을 통해 상기 제1 영역 전체를 타겟으로 상기 산화물 반도체를 제2 스퍼터링하며,
상기 제1 스퍼터링이 연속적으로 수행되는 제1 기간과 상기 제2 스퍼터링이 연속적으로 수행되는 제2 기간은 동일한 공통 시점을 포함하는 제조 방법.
According to claim 10,
The single layer step,
Covering the insulator with a first shadow mask having a first through hole formed on a surface facing the first region;
first sputtering of the carbon-bonded organic polymer with the entire first region as a target through the first through hole, and second sputtering of the oxide semiconductor with the entire first region as a target through the first through hole;
The first period in which the first sputtering is continuously performed and the second period in which the second sputtering is continuously performed include the same common time point.
제11항에 있어서,
상기 산화물 반도체가 제2 스퍼터링되는 상기 제2 기간은 상기 탄소결합 유기 중합체가 제1 스퍼터링되는 상기 제1 기간보다 먼저 시작되는 제조 방법.
According to claim 11,
The second period in which the oxide semiconductor is second sputtered starts earlier than the first period in which the carbon-bonded organic polymer is first sputtered.
제11항에 있어서,
상기 탄소결합 유기 중합체가 제1 스퍼터링되는 상기 제1 기간은 상기 산화물 반도체가 제2 스퍼터링되는 상기 제2 기간보다 늦게 종료되는 제조 방법.
According to claim 11,
The first period in which the carbon-bonded organic polymer is first sputtered ends later than the second period in which the oxide semiconductor is secondly sputtered.
제10항에 있어서,
상기 단일층 단계는 상기 제1 영역을 타겟으로 상기 탄소결합 유기 중합체를 제1 스퍼터링하고, 상기 제1 스퍼터링 도중에 상기 제1 영역을 타겟으로 상기 산화물 반도체를 제2 스퍼터링하며,
상기 제1 스퍼터링의 제1 전력과 상기 제2 스퍼터링의 제2 전력 간의 비율에 따라 물성이 다른 반도체 장치를 생성하는 제조 방법.
According to claim 10,
In the single-layer step, first sputtering of the carbon-bonded organic polymer is performed on the first region as a target, and during the first sputtering, second sputtering of the oxide semiconductor is performed on the first region as a target,
A manufacturing method of generating a semiconductor device having different physical properties according to a ratio between a first power of the first sputtering and a second power of the second sputtering.
제14항에 있어서,
상기 단일층 단계는 포토 트랜지스터를 생성하기 위해, 상기 제1 전력과 상기 제2 전력 간의 비율을 150:5 ~ 150:15로 설정하거나,
상기 단일층 단계는 포토 메모리를 생성하기 위해, 상기 제1 전력과 상기 제2 전력 간의 비율을 150:25 ~ 150:35로 설정하는 제조 방법.
According to claim 14,
In the single layer step, the ratio between the first power and the second power is set to 150:5 to 150:15 to generate a phototransistor, or
In the single layer step, a ratio between the first power and the second power is set to 150:25 to 150:35 to generate a photo memory.
제10항에 있어서,
상기 단일층 단계와 상기 제2 전극 단계 사이에 수행되는 어닐링 단계;를 더 포함하고,
상기 어닐링 단계는 상기 단일층 단계가 완료된 기판을 핫 플레이트에서 200도 이상의 설정 온도에서 설정 시간동안 유지시키는 제조 방법.
According to claim 10,
Further comprising an annealing step performed between the single layer step and the second electrode step,
The annealing step is a manufacturing method of maintaining the substrate on which the single layer step is completed at a set temperature of 200 degrees or more on a hot plate for a set time.
KR1020210148095A 2021-11-01 2021-11-01 Method for manufacturing flexible and transparent oxide-based visible light semiconductor using organic doping and visible light semiconductor KR102640703B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210148095A KR102640703B1 (en) 2021-11-01 2021-11-01 Method for manufacturing flexible and transparent oxide-based visible light semiconductor using organic doping and visible light semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210148095A KR102640703B1 (en) 2021-11-01 2021-11-01 Method for manufacturing flexible and transparent oxide-based visible light semiconductor using organic doping and visible light semiconductor

Publications (2)

Publication Number Publication Date
KR20230063155A true KR20230063155A (en) 2023-05-09
KR102640703B1 KR102640703B1 (en) 2024-02-23

Family

ID=86408339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210148095A KR102640703B1 (en) 2021-11-01 2021-11-01 Method for manufacturing flexible and transparent oxide-based visible light semiconductor using organic doping and visible light semiconductor

Country Status (1)

Country Link
KR (1) KR102640703B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862072B1 (en) 2016-07-07 2018-05-29 성균관대학교 산학협력단 Manufacturing method of translucent thin film, manufacturing method of oxides semiconductor having absorptive characteristic of visible irradiation and oxides semiconductor therefrom
KR20190057713A (en) * 2017-11-20 2019-05-29 엘지디스플레이 주식회사 Oxide semiconductor phototransistor improved in visible light absorption rate and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862072B1 (en) 2016-07-07 2018-05-29 성균관대학교 산학협력단 Manufacturing method of translucent thin film, manufacturing method of oxides semiconductor having absorptive characteristic of visible irradiation and oxides semiconductor therefrom
KR20190057713A (en) * 2017-11-20 2019-05-29 엘지디스플레이 주식회사 Oxide semiconductor phototransistor improved in visible light absorption rate and manufacturing method thereof

Also Published As

Publication number Publication date
KR102640703B1 (en) 2024-02-23

Similar Documents

Publication Publication Date Title
KR101905898B1 (en) Thin film transistor, method of manufacturing the same, and device having the thin film transistor
JP4982620B1 (en) Manufacturing method of field effect transistor, field effect transistor, display device, image sensor, and X-ray sensor
JP5497417B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND APPARATUS HAVING THE THIN FILM TRANSISTOR
US8299461B2 (en) Thin film transistor, method of producing the same, electrooptic apparatus, and sensor
JP5052693B1 (en) Thin film transistor and manufacturing method thereof, display device, image sensor, X-ray sensor, and X-ray digital imaging device
TWI605597B (en) Semiconductor device and method for manufacturing the same
TWI520345B (en) Amorphous oxide semiconductor material, field-effect transistor, and display device
JP5657433B2 (en) Thin film transistor manufacturing method, thin film transistor, display device, sensor, and X-ray digital imaging device
JP5679933B2 (en) Thin film transistor and manufacturing method thereof, display device, image sensor, X-ray sensor, and X-ray digital imaging device
JP2015109315A (en) Thin film transistor, manufacturing method of the same, oxide semiconductor layer, display device and semiconductor device
JP2010067954A (en) Thin film field effect transistor
JP5795551B2 (en) Method for manufacturing field effect transistor
US9773918B2 (en) Metal oxide TFT with improved stability and mobility
JP5995504B2 (en) FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME, DISPLAY DEVICE, IMAGE SENSOR, AND X-RAY SENSOR
US11393935B2 (en) Oxide semiconductor phototransistor improved in visible light absorption rate and manufacturing method thereof
JP2015032655A (en) Thin film transistor
KR102640703B1 (en) Method for manufacturing flexible and transparent oxide-based visible light semiconductor using organic doping and visible light semiconductor
KR102151101B1 (en) Oxide semiconductor thin film transistor
Ryu et al. P‐32: Light Shielding Layers Enabled Full Swing Multi‐Layer MoS2 Inverters For the Application of Photodetectors

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant