KR20230050695A - 스토리지 장치 - Google Patents
스토리지 장치 Download PDFInfo
- Publication number
- KR20230050695A KR20230050695A KR1020210133845A KR20210133845A KR20230050695A KR 20230050695 A KR20230050695 A KR 20230050695A KR 1020210133845 A KR1020210133845 A KR 1020210133845A KR 20210133845 A KR20210133845 A KR 20210133845A KR 20230050695 A KR20230050695 A KR 20230050695A
- Authority
- KR
- South Korea
- Prior art keywords
- user data
- reclaim
- memory
- data
- controller
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims abstract description 352
- 230000004044 response Effects 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 26
- 101000641216 Aquareovirus G (isolate American grass carp/USA/PB01-155/-) Non-structural protein 4 Proteins 0.000 description 16
- 101000927946 Homo sapiens LisH domain-containing protein ARMC9 Proteins 0.000 description 16
- 102100036882 LisH domain-containing protein ARMC9 Human genes 0.000 description 16
- 238000000034 method Methods 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000013519 translation Methods 0.000 description 5
- 101100481704 Arabidopsis thaliana TMK3 gene Proteins 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 101100016038 Arabidopsis thaliana GSTF4 gene Proteins 0.000 description 2
- 101100505877 Arabidopsis thaliana GSTF7 gene Proteins 0.000 description 2
- 101100338016 Arabidopsis thaliana GSTU3 gene Proteins 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 206010067959 refractory cytopenia with multilineage dysplasia Diseases 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100058961 Arabidopsis thaliana CALS2 gene Proteins 0.000 description 1
- 101100058964 Arabidopsis thaliana CALS5 gene Proteins 0.000 description 1
- 101100112084 Arabidopsis thaliana CRT2 gene Proteins 0.000 description 1
- 101100235014 Capsicum annuum LCY1 gene Proteins 0.000 description 1
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 1
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 1
- 101100287040 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ARG82 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 101150062870 ssl3 gene Proteins 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
성능 및 신뢰성이 향상된 스토리지 장치가 제공된다. 상기 스토리지 장치는 제1 유저 데이터를 저장하는 제1 메모리 블록을 포함하는 비휘발성 메모리, 및 제1 유저 데이터에 대하여 패트롤 리드를 수행하는 컨트롤러를 포함하고, 컨트롤러는, 제1 유저 데이터에 대한 리클레임이 필요한 경우, 제1 유저 데이터에 대한 리클레임 카운트를 증가시키고, 제1 유저 데이터에 대한 리클레임 카운트가 리클레임 임계 값보다 큰 경우, 제1 유저 데이터를 콜드 데이터로 결정하고, 콜드 데이터로 결정된 제1 유저 데이터에 대하여 제1 리클레임을 수행하고, 비휘발성 메모리는 제1 리클레임에 응답하여 제1 메모리 블록과 다른 제2 메모리 블록에 제1 유저 데이터를 저장한다.
Description
본 발명은 스토리지 장치에 대한 것이다.
반도체 메모리 장치들은 휘발성 메모리 장치들 및 비휘발성 메모리 장치들을 포함한다. 휘발성 메모리 장치의 리드(Read) 및 라이트(write) 속도는 빠른 반면, 휘발성 메모리 장치는 전원-오프일때, 저장된 내용을 잃을 수 있다. 반대로, 비휘발성 메모리 장치들은 전원-오프인 경우에도, 저장된 내용을 유지하므로, 비휘발성 메모리 장치들은 전원 공급 여부에 관계 없이 유지되어야 하는 컨텐츠를 저장하는 데 이용된다.
예컨대, 휘발성 메모리 장치는 정적 램(SRAM: static RAM), 동적 램(DRAM: dynamic RAM), 동기식 디램(SDRAM: synchronous DRAM) 등을 포함한다. 비휘발성 메모리 장치들은 전원-오프인 경우에도, 저장된 내용을 유지한다. 예컨대, 비휘발성 메모리 장치는 롬(ROM: read only memory), 프로그래머블 롬(PROM: programmable ROM), 전기적 프로그래머블 롬(EPROM: electrically programmable ROM), 전기적 소거 및 프로그램 가능 롬(EEPROM: electrically erasable and programmable ROM), 플래시 메모리(flash memory), 상변화 램(PRAM: phase change RAM), 마그네틱 램(MRAM: magnetic RAM), 저항성 램(RRAM: resistive RAM), 강유전체 램(FRAM: ferroelectric RAM) 등을 포함한다. 플래시 메모리는 NOR 타입 플래시 메모리 및 NAND 타입 플래시 메모리로 분류될 수 있다.
한국공개특허 2021-0003625를 참조하면, 중앙 처리 장치는 리드 리클레임 수행 시, 비 슈퍼 블록에 저장된 데이터를 핫 데이터와 콜드 데이터로 구분하고, 핫 데이터를 슈퍼 블록으로 카피할 수 있다. 여기서 핫 데이터는 리드 횟수가 많은 데이터를 의미하고, 콜드 데이터는 리드 횟수가 적은 데이터를 의미한다. 즉, 선행문헌에 따르면, 스토리지 장치는 데이터의 리드 횟수에 따라서 데이터를 콜드 데이터로 분류한다. 스토리지 장치의 콜드 데이터의 구분 방법이 문제될 수 있다.
본 발명이 해결하고자 하는 기술적 과제는, 성능 및 신뢰성이 향상된 스토리지 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 스토리지 장치는 제1 유저 데이터를 저장하는 제1 메모리 블록을 포함하는 비휘발성 메모리, 및 제1 유저 데이터에 대하여 패트롤 리드를 수행하는 컨트롤러를 포함하고, 컨트롤러는, 제1 유저 데이터에 대한 리클레임이 필요한 경우, 제1 유저 데이터에 대한 리클레임 카운트를 증가시키고, 제1 유저 데이터에 대한 리클레임 카운트가 리클레임 임계 값보다 큰 경우, 제1 유저 데이터를 콜드 데이터로 결정하고, 콜드 데이터로 결정된 제1 유저 데이터에 대하여 제1 리클레임을 수행하고, 비휘발성 메모리는 제1 리클레임에 응답하여 제1 메모리 블록과 다른 제2 메모리 블록에 제1 유저 데이터를 저장할 수 있다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 스토리지 장치는 비휘발성 메모리, 및 외부 장치로부터 제1 유저 데이터, 논리 블록 어드레스 및 라이트 커맨드를 수신하고, 논리 블록 어드레스와 매칭되는 제1 어드레스에 대한 제1 매칭 테이블을 생성하고, 제1 어드레스 및 제1 유저 데이터를 비휘발성 메모리에 제공하는 컨트롤러를 포함하고, 비휘발성 메모리는 제1 어드레스에 기초하여 제1 유저 데이터를 저장하고, 컨트롤러는 제1 유저 데이터에 대한 리클레임 카운트를 증가시키고, 제1 유저 데이터에 대한 리클레임을 수행하고, 논리 블록 어드레스와 매칭되는 제2 어드레스에 대한 제2 매칭 테이블을 생성하고, 제2 어드레스는 제1 어드레스와 다를 수 있다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 스토리지 장치는 제1 유저 데이터를 저장하는 제1 비휘발성 메모리, 제1 비휘발성 메모리와 다른 제2 비휘발성 메모리, 및 제1 유저 데이터에 대하여 패트롤 리드를 수행하는 컨트롤러를 포함하고, 컨트롤러는, 제1 유저 데이터에 대한 리클레임이 필요한 경우, 제1 유저 데이터에 대한 리클레임 카운트를 증가시키고, 제1 유저 데이터에 대한 리클레임 카운트가 리클레임 임계 값보다 큰 경우, 제1 유저 데이터를 제2 비휘발성 메모리에 제공하고, 제2 비휘발성 메모리는 제1 유저 데이터를 저장할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 메모리 시스템의 블록도이다.
도 2는 도 1의 비휘발성 메모리의 블록도이다.
도 3은 도 1의 스토리지 컨트롤러와 비휘발성 메모리에 대한 블록도이다.
도 4는 몇몇 실시예에 따른 메모리 셀 어레이를 도시한 예시적인 회로도이다.
도 5는 몇몇 실시예에 따른 리클레임 컨트롤러와 비휘발성 메모리에 대한 블록도이다.
도 6은 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 래더 다이어그램이다.
도 7은 패트롤 리드를 설명하기 위한 도면이다.
도 8은 몇몇 실시예에 따른 리클레임 카운트 업 및 콜드 데이터 리클레임을 설명하기 위한 순서도이다.
도 9는 리클레임이 수행된 비휘발성 메모리에 대한 블록도이다.
도 10은 도 5의 임계 값 결정기의 동작을 설명하는 순서도이다.
도 11은 몇몇 실시예에 따른 매칭 테이블의 변경에 대한 도면이다.
도 12는 몇몇 실시예에 따른 제1 유저 데이터의 리드 동작을 설명하기 위한 래더 다이어그램이다.
도 13 및 도 14는 몇몇 실시예에 따른 복수의 메모리 블록들을 포함하는 스토리지 장치에 대한 블록도이다.
도 15는 몇몇 실시예에 따른 복수의 스토리지 장치들을 포함하는 메모리 시스템에 대한 것이다.
도 16은 도 15의 메모리 시스템의 동작을 설명하기 위한 래더 다이어그램이다.
도 17은 몇몇 실시예에 따른 스토리지 장치를 포함하는 데이터 센터에 대한 도면이다.
도 2는 도 1의 비휘발성 메모리의 블록도이다.
도 3은 도 1의 스토리지 컨트롤러와 비휘발성 메모리에 대한 블록도이다.
도 4는 몇몇 실시예에 따른 메모리 셀 어레이를 도시한 예시적인 회로도이다.
도 5는 몇몇 실시예에 따른 리클레임 컨트롤러와 비휘발성 메모리에 대한 블록도이다.
도 6은 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 래더 다이어그램이다.
도 7은 패트롤 리드를 설명하기 위한 도면이다.
도 8은 몇몇 실시예에 따른 리클레임 카운트 업 및 콜드 데이터 리클레임을 설명하기 위한 순서도이다.
도 9는 리클레임이 수행된 비휘발성 메모리에 대한 블록도이다.
도 10은 도 5의 임계 값 결정기의 동작을 설명하는 순서도이다.
도 11은 몇몇 실시예에 따른 매칭 테이블의 변경에 대한 도면이다.
도 12는 몇몇 실시예에 따른 제1 유저 데이터의 리드 동작을 설명하기 위한 래더 다이어그램이다.
도 13 및 도 14는 몇몇 실시예에 따른 복수의 메모리 블록들을 포함하는 스토리지 장치에 대한 블록도이다.
도 15는 몇몇 실시예에 따른 복수의 스토리지 장치들을 포함하는 메모리 시스템에 대한 것이다.
도 16은 도 15의 메모리 시스템의 동작을 설명하기 위한 래더 다이어그램이다.
도 17은 몇몇 실시예에 따른 스토리지 장치를 포함하는 데이터 센터에 대한 도면이다.
이하 첨부된 도면을 참조하여, 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.
도 1은 몇몇 실시예에 따른 메모리 시스템의 블록도이다.
도 1을 참조하면, 메모리 시스템(1)은 호스트 장치(20) 및 스토리지 장치(10)를 포함할 수 있다. 호스트 장치(20)는 호스트 컨트롤러(21) 및 호스트 메모리(22)를 포함할 수 있다. 호스트 컨트롤러(21)는 호스트 장치(20)의 전반적인 동작을 제어할 수 있다. 호스트 메모리(22)는 외부로부터 전송되는 데이터, 스토리지 장치(10)로 전송될 데이터 또는 스토리지 장치(10)로부터 전송되는 데이터를 임시적으로 저장할 수 있다. 호스트 장치(20)는 어플리케이션 프로세서(application processor, AP)로 구현될 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다.
스토리지 장치(10)는 스토리지 컨트롤러(200) 및 비휘발성 메모리(400)를 포함할 수 있다.
스토리지 장치(10)는 호스트 장치(20)로부터의 요청에 따라 데이터를 저장하기 위한 저장 매체들을 포함할 수 있다. 일 예로서, 스토리지 장치(10)는 SSD(Solid State Drive), 임베디드(embedded) 메모리 및 착탈 가능한 외장(external) 메모리 중 적어도 하나를 포함할 수 있다. 스토리지 장치(10)가 SSD인 경우, 스토리지 장치(10)는 NVMe(non-volatile memory express) 표준을 따르는 장치일 수 있다. 스토리지 장치(10)가 임베디드 메모리 혹은 외장(external) 메모리인 경우, 스토리지 장치(10)는 UFS(universal flash storage) 혹은 eMMC(embedded multi-media card) 표준을 따르는 장치일 수 있다. 스토리지 장치(10)와 호스트 장치(20)는 각각 채용된 표준 프로토콜에 따른 패킷을 생성하고 이를 전송할 수 있다.
스토리지 장치(10)의 비휘발성 메모리(400)가 플래시 메모리를 포함할 때, 상기 플래시 메모리는 2D NAND 메모리 어레이나 3D(또는 수직형, Vertical) NAND(VNAND) 메모리 어레이를 포함할 수 있다. 다른 예로서, 스토리지 장치(10)는 다른 다양한 종류의 비휘발성 메모리들을 포함할 수도 있다. 예를 들어, 스토리지 장치(10)는 MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torgue MRAM), Conductive bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase RAM), 저항 메모리(Resistive RAM) 및 다른 다양한 종류의 메모리가 적용될 수 있다.
스토리지 컨트롤러(200)는 호스트 인터페이스(211), 메모리 인터페이스(212) 및 CPU(central processing unit)(213)를 포함할 수 있다. 또한, 스토리지 컨트롤러(210)는 플래시 변환 레이어(Flash Translation Layer; FTL)(214), 패킷 매니저(215), 버퍼 메모리(216), ECC(error correction code)(217) 엔진 및 AES(advanced encryption standard) 엔진(218)을 더 포함할 수 있다. 스토리지 컨트롤러(200)는 플래시 변환 레이어(FTL)(214)가 로딩되는 워킹 메모리(미도시)를 더 포함할 수 있으며, CPU(213)가 플래시 변환 레이어를 실행하는 것에 의해 비휘발성 메모리(400)에 대한 데이터 라이트 및 리드 동작이 제어될 수 있다.
호스트 인터페이스(211)는 호스트 장치(20)와 패킷(packet)을 송수신할 수 있다. 호스트 장치(20)로부터 호스트 인터페이스(211)로 전송되는 패킷은 커맨드(command) 혹은 비휘발성 메모리(400)에 라이트 될 데이터 등을 포함할 수 있으며, 호스트 인터페이스(211)로부터 호스트 장치(20)로 전송되는 패킷은 커맨드에 대한 응답(response) 혹은 비휘발성 메모리(400)로부터 리드된 데이터 등을 포함할 수 있다. 메모리 인터페이스(212)는 비휘발성 메모리(400)에 라이트 될 데이터를 비휘발성 메모리(400)로 송신하거나, 비휘발성 메모리(400)로부터 리드된 데이터를 수신할 수 있다. 이러한 메모리 인터페이스(212)는 토글(Toggle) 혹은 온파이(Open NAND Flash Interface; ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다.
플래시 변환 레이어(214)는 어드레스 매핑(address mapping), 웨어-레벨링(wear-leveling), 가비지 콜렉션(garbage collection)과 같은 여러 기능을 수행할 수 있다. 어드레스 매핑 동작은 호스트 장치(20)로부터 수신한 논리 어드레스(logical address)를, 비휘발성 메모리(400) 내에 데이터를 실제로 저장하는 데 사용되는 물리 어드레스(physical address)로 바꾸는 동작이다. 예를 들어, 스토리지 컨트롤러(200)는 논리 블록 어드레스와 대응되는 물리 블록 어드레스를 포함하는 매칭 테이블을 생성할 수 있다. 웨어-레벨링은 비휘발성 메모리(400) 내의 블록(block)들이 균일하게 사용되도록 하여 특정 블록의 과도한 열화를 방지하기 위한 기술로, 예시적으로 물리 블록(physical block)들의 소거 카운트들을 밸런싱하는 펌웨어 기술을 통해 구현될 수 있다. 가비지 콜렉션은, 블록의 유효 데이터를 새 블록에 복사한 후 기존 블록을 소거(erase)하는 방식을 통해 비휘발성 메모리(400) 내에서 사용 가능한 용량을 확보하기 위한 기술이다. 몇몇 실시예에서, 스토리지 컨트롤러(200)는 비휘발성 메모리(400)에 저장된 메타 데이터를 참조하여 어드레스 매핑, 웨어-레벨링 및 가비지 콜렉션과 같은 기능들을 수행할 수 있다.
패킷 매니저(215)는 호스트 장치(20)와 협의된 인터페이스의 프로토콜에 따른 패킷(Packet)을 생성하거나, 호스트 장치(20)로부터 수신된 패킷(Packet)으로부터 각종 정보를 파싱할 수 있다.
버퍼 메모리(216)는 비휘발성 메모리(400)에 라이트 될 데이터 혹은 비휘발성 메모리(400)로부터 리드될 데이터를 임시로 저장할 수 있다. 버퍼 메모리(216)는 스토리지 컨트롤러(200) 내에 구비되는 구성일 수 있으나, 스토리지 컨트롤러(200)의 외부에 배치되어도 무방하다.
ECC 엔진(217)은 비휘발성 메모리(400)로부터 리드된 데이터에 대한 오류 검출 및 정정 기능을 수행할 수 있다. 구체적으로, ECC 엔진(217)은 비휘발성 메모리(400)에 라이트 될 데이터에 대하여 패리티 비트(parity bit)들을 생성할 수 있으며, 이와 같이 생성된 패리티 비트들은 라이트 데이터와 함께 비휘발성 메모리(400) 내에 저장될 수 있다. 비휘발성 메모리(400)로부터의 데이터 리드 시, ECC 엔진(217)은 리드 데이터와 함께 비휘발성 메모리(400)로부터 리드되는 패리티 비트들을 이용하여 리드 데이터의 에러를 정정하고, 에러가 정정된 리드 데이터를 출력할 수 있다.
AES 엔진(218)은, 스토리지 컨트롤러(200)로 입력되는 데이터에 대한 암호화(encryption) 동작과 복호화(decryption) 동작 중 적어도 하나를, 대칭 키 알고리즘(symmetric-key algorithm)를 이용하여 수행할 수 있다.
도 2는 도 1의 비휘발성 메모리의 블록도이다.
도 2를 참조하면, 비휘발성 메모리(400)는 메모리 셀 어레이(410), 어드레스 디코더(420), 전압 발생기(430), 리드 라이트 회로(440) 및 제어 로직 회로(450)(control logic) 등을 포함할 수 있다.
메모리 셀 어레이(410)는 워드 라인(WL)들을 통해 어드레스 디코더(420)에 연결될 수 있다. 메모리 셀 어레이(410)는 비트 라인(BL)들을 통해 리드 라이트 회로(440)에 연결될 수 있다. 메모리 셀 어레이(410)는 복수의 메모리 셀들을 포함할 수 있다. 예를 들어, 행(row) 방향으로 배열되는 메모리 셀들은 워드 라인(WL)에 연결될 수 있다. 예를 들어, 열(column) 방향으로 배열되는 메모리 셀들은 비트 라인(BL)에 연결될 수 있다.
어드레스 디코더(420)는 워드 라인(WL)을 통해 메모리 셀 어레이(410)에 연결될 수 있다. 어드레스 디코더(420)는 제어 로직 회로(450)의 제어에 응답하여 동작할 수 있다. 어드레스 디코더(420)는 스토리지 컨트롤러(200)로부터 어드레스(ADDR)를 제공받을 수 있다. 어드레스 디코더(420)는 전압 발생기(430)로부터 프로그램 및 리드 등의 동작에 필요한 전압을 제공받을 수 있다.
어드레스 디코더(420)는 수신한 어드레스(ADDR) 중 행 어드레스를 디코딩할 수 있다. 어드레스 디코더(420)는 디코딩된 행 어드레스를 이용하여 워드 라인(WL)을 선택할 수 있다. 디코딩된 열 어드레스(DCA)는 리드 라이트 회로(440)에 제공될 수 있다. 예를 들어, 어드레스 디코더(420)는 행 디코더, 열 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
전압 발생기(430)는 제어 로직 회로(450)의 제어에 따라 액세스 동작에 필요한 전압을 생성할 수 있다. 예를 들어, 전압 발생기(430)는 프로그램 동작을 수행하기 위해 필요한 프로그램 전압과 프로그램 검증 전압을 생성할 수 있다. 예를 들어, 전압 발생기(430)는 리드 동작을 수행하기 위하여 필요한 리드 전압들을 생성하고, 이레이즈 동작을 수행하기 위하여 필요한 이레이즈 전압과 이레이즈 검증 전압 등을 생성할 수 있다. 예를 들어, 전압 발생기(430)는 메모리 셀 어레이(410)에 저장된 데이터를 모니터링하기 위한 모니터링 전압을 생성할 수 있다. 또한, 전압 발생기(430)는 각 동작을 수행하기 위해 필요한 전압을 어드레스 디코더(420)에 제공할 수 있다.
리드 라이트 회로(440)는 비트 라인(BL)을 통해 메모리 셀 어레이(410)에 연결될 수 있다. 리드 라이트 회로(440)는 스토리지 컨트롤러(200)와 데이터(DATA)를 주고받을 수 있다. 리드 라이트 회로(440)는 제어 로직 회로(450)의 제어에 응답하여 동작할 수 있다. 리드 라이트 회로(440)는 어드레스 디코더(420)로부터 디코딩된 열 어드레스(DCA)를 제공받을 수 있다. 리드 라이트 회로(440)는 디코딩된 열 어드레스(DCA)를 이용하여 비트 라인(BL)을 선택할 수 있다.
예를 들어, 리드 라이트 회로(440)는 수신한 데이터(DATA)를 메모리 셀 어레이(410)에 프로그램할 수 있다. 리드 라이트 회로(440)는 메모리 셀 어레이(410)로부터 데이터를 리드하고, 리드한 데이터를 외부(예를 들어, 스토리지 컨트롤러(200))에 제공할 수 있다. 예를 들어, 리드 라이트 회로(440)는 감지 증폭기, 라이트 드라이버, 열 선택 회로 및 페이지 버퍼 등과 같은 구성을 포함할 수 있다. 즉, 리드 라이트 회로(440)는 스토리지 컨트롤러(200)로부터 수신한 데이터(DATA)를 페이지 버퍼에 버퍼링하고, 버퍼링된 데이터(DATA)를 메모리 셀 어레이(410)에 프로그램할 수 있다.
제어 로직 회로(450)는 어드레스 디코더(420), 전압 발생기(430) 및 리드 라이트 회로(440)와 연결될 수 있다. 제어 로직 회로(450)는 비휘발성 메모리(400)의 동작을 제어할 수 있다. 제어 로직 회로(450)은 스토리지 컨트롤러(200)로부터 제공된 제어 신호(CRTL) 및 커맨드(CMD)(예를 들어, 라이트 커맨드 및 리드 커맨드 등)에 응답하여 동작할 수 있다.
도 3은 도 1의 스토리지 컨트롤러와 비휘발성 메모리에 대한 블록도이다.
도 3을 참조하면, 스토리지 장치(10)는 스토리지 컨트롤러(200) 및 비휘발성 메모리(400)를 포함할 수 있다. 스토리지 장치(10)는 복수의 채널들(CH1~CHm)을 지원할 수 있고, 스토리지 컨트롤러(200) 및 비휘발성 메모리(400)는 복수의 채널들(CH1~CHm)을 통해 연결될 수 있다. 예를 들어, 스토리지 장치(10)는 SSD(Solid State Drive)와 같은 스토리지 장치로 구현될 수 있다.
비휘발성 메모리(400)는 복수의 비휘발성 메모리 장치들(NVM11~NVMmn)을 포함할 수 있다. 비휘발성 메모리 장치들(NVM11~NVMmn) 각각은 대응하는 웨이(way)를 통해 복수의 채널들(CH1~CHm) 중 하나에 연결될 수 있다. 예를 들어, 비휘발성 메모리 장치들(NVM11~NVM1n)은 웨이들(W11~W1n)을 통해 제1 채널(CH1)에 연결되고, 비휘발성 메모리 장치들(NVM21~NVM2n)은 웨이들(W21~W2n)을 통해 제2 채널(CH2)에 연결될 수 있다. 예시적인 실시 예에서, 비휘발성 메모리 장치들(NVM11~NVMmn) 각각은 스토리지 컨트롤러(200)로부터의 개별적인 명령에 따라 동작할 수 있는 임의의 메모리 단위로 구현될 수 있다. 예를 들어, 비휘발성 메모리 장치들(NVM11~NVMmn) 각각은 칩(chip) 또는 다이(die)로 구현될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
스토리지 컨트롤러(200)는 복수의 채널들(CH1~CHm)을 통해 비휘발성 메모리(400)와 신호들을 송수신할 수 있다. 예를 들어, 스토리지 컨트롤러(200)는 채널들(CH1~CHm)을 통해 커맨드들(CMDa~CMDm), 어드레스들(ADDRa~ADDRm), 및 데이터(DATAa~DATAm)를 비휘발성 메모리(400)로 전송하거나, 비휘발성 메모리(400)로부터 데이터(DATAa~DATAm)를 수신할 수 있다.
스토리지 컨트롤러(200)는 각각의 채널을 통해 해당 채널에 연결된 비휘발성 메모리 장치들 중 하나를 선택하고, 선택된 비휘발성 메모리 장치와 신호들을 송수신할 수 있다. 예를 들어, 스토리지 컨트롤러(200)는 제1 채널(CH1)에 연결된 비휘발성 메모리 장치들(NVM11~NVM1n) 중 비휘발성 메모리 장치(NVM11)를 선택할 수 있다. 스토리지 컨트롤러(200)는 선택된 비휘발성 메모리 장치(NVM11)로 제1 채널(CH1)을 통해 커맨드(CMDa), 어드레스(ADDRa), 및 데이터(DATAa)를 전송하거나, 선택된 비휘발성 메모리 장치(NVM11)로부터 데이터(DATAa)를 수신할 수 있다.
스토리지 컨트롤러(200)는 서로 다른 채널들을 통해 비휘발성 메모리(400)와 신호들을 병렬적으로 송수신할 수 있다. 예를 들어, 스토리지 컨트롤러(200)는 제1 채널(CH1)을 통해 비휘발성 메모리(400)로 커맨드(CMDa)를 전송하는 동안 제2 채널(CH2)을 통해 비휘발성 메모리(400)로 커맨드(CMDb)를 전송할 수 있다. 예를 들어, 스토리지 컨트롤러(200)는 제1 채널(CH1)을 통해 비휘발성 메모리(400)로부터 데이터(DATAa)를 수신하는 동안 제2 채널(CH2)을 통해 비휘발성 메모리(400)로부터 데이터(DATAb)를 수신할 수 있다.
스토리지 컨트롤러(200)는 비휘발성 메모리(400)의 전반적인 동작을 제어할 수 있다. 스토리지 컨트롤러(200)는 채널들(CH1~CHm)로 신호를 전송하여 채널들(CH1~CHm)에 연결된 비휘발성 메모리 장치들(NVM11~NVMmn) 각각을 제어할 수 있다. 예를 들어, 스토리지 컨트롤러(200)는 제1 채널(CH1)로 커맨드(CMDa) 및 어드레스(ADDRa)를 전송하여 비휘발성 메모리 장치들(NVM11~NVM1n) 중 선택된 하나를 제어할 수 있다.
비휘발성 메모리 장치들(NVM11~NVMmn) 각각은 스토리지 컨트롤러(200)의 제어에 따라 동작할 수 있다. 예를 들어, 비휘발성 메모리 장치(NVM11)는 제1 채널(CH1)로 제공되는 커맨드(CMDa), 어드레스(ADDRa), 및 데이터(DATAa)에 따라 데이터(DATAa)를 프로그램할 수 있다. 예를 들어, 비휘발성 메모리 장치(NVM21)는 제2 채널(CH2)로 제공되는 커맨드(CMDb) 및 어드레스(ADDRb)에 따라 데이터(DATAb)를 독출하고, 독출된 데이터(DATAb)를 스토리지 컨트롤러(200)로 전송할 수 있다.
도 3에는 비휘발성 메모리(400)가 m개의 채널을 통해 스토리지 컨트롤러(200)와 통신하고, 비휘발성 메모리(400)가 각각의 채널에 대응하여 n개의 비휘발성 메모리 장치를 포함하는 것으로 도시되나, 채널들의 개수와 하나의 채널에 연결된 비휘발성 메모리 장치의 개수는 다양하게 변경될 수 있다.
도 4는 몇몇 실시예에 따른 메모리 셀 어레이를 도시한 예시적인 회로도이다.
도 4를 참조하면, 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)이 기판(도시되지 않음) 상에 제1 방향(x) 및 제2 방향(y)으로 배치될 수 있다. 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)은 제3 방향(z)으로 연장된 형태를 가질 수 있다. 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)은 기판(도시되지 않음) 상에, 또는 기판(도시되지 않음) 내에 형성되는 공통 소스 라인(CSL: Common Source Line)에 공통으로 연결될 수 있다. 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)의 제3 방향(z)으로의 최하단에 공통 소스 라인(CSL)이 연결되는 것으로 도시되어 있으나, 공통 소스 라인(CSL)은 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)의 제3 방향(z)으로의 최하단에 전기적으로 연결되는 것으로 충분하며, 물리적으로 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)의 하단에 위치하는 것으로 한정되지 않는다. 또한, 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)은 3 x 3 배열로 배치되는 것으로 본 도면에 도시되었으나, 메모리 셀 어레이(410)에 배치된 복수의 셀 스트링들의 배치 형태와 수가 이에 제한되는 것은 아니다.
몇몇 셀 스트링들(NS11, NS12, 및 NS13)은 제1 그라운드 선택 라인(GSL: Ground Select Line)(GSL1)과 연결될 수 있다. 몇몇 셀 스트링들(NS21, NS22, 및 NS23)은 제2 그라운드 선택 라인(GSL2)과 연결될 수 있다. 몇몇 셀 스트링들(NS31, NS32, 및 NS33)은 제3 그라운드 선택 라인(GSL3)과 연결될 수 있다.
또한, 몇몇 셀 스트링들(NS11, NS12, 및 NS13)은 제1 스트링 선택 라인(SSL: String Select Line)(SSL1)과 연결될 수 있다. 몇몇 셀 스트링들(NS21, NS22, 및 NS23)은 제2 스트링 선택 라인(SSL2)과 연결될 수 있다. 몇몇 셀 스트링들(NS31, NS32, 및 NS33)은 제3 스트링 선택 라인(SSL3)과 연결될 수 있다.
복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33) 각각은 스트링 선택 라인 각각과 연결되는 스트링 선택 트랜지스터(SST: String Select Transistor)를 포함할 수 있다. 또한, 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33) 각각은 그라운드 선택 라인 각각과 연결되는 그라운드 선택 트랜지스터(GST: Ground Select Transistor)를 포함할 수 있다.
복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33) 각각의 그라운드 선택 트랜지스터의 일단은 공통 소스 라인(CSL)과 연결될 수 있다. 또한, 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33) 각각은 그라운드 선택 트랜지스터와 스트링 선택 트랜지스터 사이에 복수의 메모리 셀들이 제3 방향(z)으로 차례로 적층될 수 있다. 본 도면엔 도시되지 않았으나, 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33) 각각은 그라운드 선택 트랜지스터와 스트링 선택 트랜지스터 사이에 더미 셀들이 포함될 수 있다. 또한, 각 스트링에 포함된 스트링 선택 트랜지스터의 개수가 본 도면에 제한되는 것은 아니다.
예를 들어, 셀 스트링(NS11)은 제3 방향(z)으로의 최하단에 배치된 그라운드 선택 트랜지스터(GST11)와, 그라운드 선택 트랜지스터(GST11) 상의 제3 방향(z)으로 차례로 적층된 복수의 메모리 셀들(M11_1 내지 M11_8)과, 최상단 메모리 셀(M11_8) 상의 제3 방향(z)으로 적층된 스트링 선택 트랜지스터(SST11)를 포함할 수 있다. 또한, 셀 스트링(NS21)은 제3 방향(z)으로의 최하단에 배치된 그라운드 선택 트랜지스터(GST21)와, 그라운드 선택 트랜지스터(GST21) 상의 제3 방향(z)으로 차례로 적층된 복수의 메모리 셀들(M21_1 내지 M21_8)과, 최상단 메모리 셀(M21_8) 상의 제3 방향(z)으로 적층된 스트링 선택 트랜지스터(SST21)를 포함할 수 있다. 또한, 셀 스트링(NS31)은 제3 방향(z)으로의 최하단에 배치된 그라운드 선택 트랜지스터(GST31)와, 그라운드 선택 트랜지스터(GST31) 상의 제3 방향(z)으로 차례로 적층된 복수의 메모리 셀들(M31_1 내지 M31_8)과, 최상단 메모리 셀(M31_8) 상의 제3 방향(z)으로 적층된 스트링 선택 트랜지스터(SST31)를 포함할 수 있다. 이하, 다른 스트링의 구성도 이와 유사할 수 있다.
기판(도시되지 않음) 또는 그라운드 선택 트랜지스터로부터 동일한 제3 방향(z)으로의 높이에 위치한 메모리 셀들은 각각의 워드 라인을 통해 전기적으로 공통으로 연결될 수 있다. 예를 들어, 메모리 셀들(M11_1, M21_1, 및 M31_1)이 형성된 높이의 메모리 셀들은 제1 워드 라인(WL1)과 연결될 수 있다. 또한, 메모리 셀들(M11_2, M21_2, 및 M31_2)이 형성된 높이의 메모리 셀들은 제2 워드 라인(WL2)과 연결될 수 있다. 이하, 제3 워드 라인(WL3) 내지 제8 워드 라인(WL8)과 연결되는 메모리 셀들의 배치 및 구조도 이와 유사하므로 설명을 생략한다.
복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33) 각각의 스트링 선택 트랜지스터의 일단은 비트 라인(BL1, BL2, 및 BL3)과 연결될 수 있다. 예를 들어, 스트링 선택 트랜지스터(ST11, SST21, 및 SST31)는 제2 방향(y)으로 연장되는 비트 라인(BL1)과 연결될 수 있다. 비트 라인(BL2, 및 BL3)과 연결되는 다른 스트링 선택 트랜지스터에 대한 설명도 이와 유사하므로 설명을 생략한다.
하나의 스트링(또는 그라운드) 선택 라인 및 하나의 워드 라인에 대응하는 메모리 셀들은 하나의 페이지를 형성할 수 있다. 쓰기 동작 및 읽기 동작은 각 페이지의 단위로 수행될 수 있다. 각 페이지의 각 메모리 셀들은 둘 이상의 비트들을 저장할 수도 있다. 각 페이지의 메모리 셀들에 기입되는 비트들은 논리 페이지들을 형성할 수 있다.
메모리 셀 어레이(410)는 3차원 메모리 어레이로 제공될 수 있다. 3차원 메모리 어레이는 기판(도시되지 않음) 및 메모리 셀들의 동작에 연관된 회로의 위에 배치되는 활성 영역을 갖는 메모리 셀들의 어레이들의 하나 또는 그 이상의 물리 레벨들에 획일적으로(monolithically) 형성될 수 있다. 메모리 셀들의 동작에 연관된 회로는 기판 내에 또는 기판 위에 위치할 수 있다. 획일적으로 형성되는 것은, 3차원 어레이의 각 레벨의 레이어들이 3차원 어레이의 하위 레벨의 레이어들 위에 직접 증착될 수 있음을 의미한다.
이하, 도 5 내지 도 11을 참조하여 리클레임 동작을 수행하는 스토리지 장치에 대하여 설명한다.
도 5는 몇몇 실시예에 따른 리클레임 컨트롤러와 비휘발성 메모리에 대한 블록도이다. 도 6은 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 래더 다이어그램이다.
도 5를 참조하면, 스토리지 장치(10)는 리클레임 컨트롤러(100) 및 비휘발성 메모리(400)를 포함할 수 있다. 리클레임 컨트롤러(100)는 도 1에 도시한 스토리지 컨트롤러(200)에 포함될 수 있다. 예를 들어, 리클레임 컨트롤러(100)는 스토리지 컨트롤러(200)의 구성에 의하여 구현될 수 있다. 하지만, 본 발명의 실시예는 이에 제한되지 않는다. 예를 들어, 리클레임 컨트롤러(100)는 비휘발성 메모리(400)에 의해 구현될 수 있으며, 펌웨어(firm ware)에 의하여 구현될 수도 있다. 본 명세서에서, 리클레임 컨트롤러(100)가 비휘발성 메모리(400)에 대한 리클레임 동작을 제어하는 것으로 설명한다.
먼저, 비휘발성 메모리(400)는 제1 메모리 블록(410a)과 제2 메모리 블록(410b)을 포함할 수 있다. 여기서, 제1 메모리 블록(410a)과 제2 메모리 블록(410b)은 메모리 셀 어레이(410)에 포함될 수 있다. 즉, 메모리 셀 어레이(410)의 일부분은 제1 메모리 블록(410a)에 해당할 수 있고, 메모리 셀 어레이(410)의 다른 일부분은 제2 메모리 블록(410b)에 해당할 수 있다. 제1 메모리 블록(410a)과 제2 메모리 블록(410b)은 물리적으로 분리될 수 있다.
또한, 제1 메모리 블록(410a)과 제2 메모리 블록(410b)은 서로 다른 특성을 가질 수 있다. 예를 들어, 제1 메모리 블록(410a)은 SLC(single level cell)에 해당하는 메모리 셀을 가질 수 있고, 제2 메모리 블록(410b)은 MLC(multi level cell), TLC(triple level cell) 및 QLC(quad level cell) 중 적어도 하나에 해당하는 메모리 셀을 가질 수 있다.
여기서, SLC에 해당하는 메모리 셀은 하나의 비트를 갖는 데이터를 저장할 수 있다. 하지만, MLC에 해당하는 메모리 셀은 2 비트를 갖는 데이터를 저장할 수 있고, TLC에 해당하는 메모리 셀은 3 비트를 갖는 데이터를 저장할 수 있고, QLC에 해당하는 메모리 셀은 4 비트를 갖는 데이터를 저장할 수 있다. 즉, SLC에 해당하는 메모리 셀에 저장되는 데이터의 용량은 MLC, TLC 및 QLC에 해당하는 메모리 셀에 저장되는 데이터의 용량보다 작을 수 있다. 따라서, 제1 메모리 블록(410a)과 제2 메모리 블록(410b)이 같은 면적을 차지하는 경우, 제1 메모리 블록(410a)에 저장되는 데이터의 용량은 제2 메모리 블록(410b)에 저장되는 데이터의 용량보다 작을 수 있다.
또한, 제1 메모리 블록(410a)이 MLC를 포함할 수 있고, 제2 메모리 블록(410b)이 TLC 및 QLC 중 적어도 하나를 포함할 수 있다. 즉, 제1 메모리 블록(410a)의 메모리 셀에 저장되는 데이터의 용량은 제2 메모리 블록(410b)의 메모리 셀에 저장되는 데이터의 용량보다 작을 수 있다. 또한, 제1 메모리 블록(410a)의 메모리 셀의 동작 속도는 제2 메모리 블록(410b)의 메모리 셀의 동작 속도보다 클 수 있다.
리클레임 컨트롤러(100)는 패트롤 리드 컨트롤러(110), 임계 값 결정기(120), 콜드 데이터 결정기(130) 및 콜드 데이터 리클레임 컨트롤러(140)를 포함할 수 있다. 도 5에 도시된 패트롤 리드 컨트롤러(110), 임계 값 결정기(120), 콜드 데이터 결정기(130) 및 콜드 데이터 리클레임 컨트롤러(140)는 예시에 해당되며, 해당 구성들이 물리적으로 존재하는 것은 아니다. 즉, 패트롤 리드 컨트롤러(110), 임계 값 결정기(120), 콜드 데이터 결정기(130) 및 콜드 데이터 리클레임 컨트롤러(140)는 리클레임 컨트롤러(100) 또는 스토리지 컨트롤러(200)에 의해 구현된 기능에 해당할 수 있다.
몇몇 실시예에서, 패트롤 리드 컨트롤러(110)는 비휘발성 메모리(400)에 대하여 패트롤 리드를 수행할 수 있다. 비휘발성 메모리(400)에 포함되는 메모리 셀 어레이(410)는 복수의 메모리 셀들을 포함할 수 있다. 시간이 지남에 따라서, 메모리 셀에 저장된 전하는 변화할 수 있으며, 이에 따라 메모리 셀은 열화될 수 있다. 예를 들어, 비휘발성 메모리(400)는 리텐션이 발생할 수 있다. 즉, 메모리 셀의 산포는 초기의 산포와 달라질 수 있다. 따라서 리텐션된 메모리 셀에 대하여 추가적인 처리가 필요할 수 있다.
패트롤 리드 컨트롤러(110)는 비휘발성 메모리(400)의 메모리 셀들에 모니터링 전압을 인가할 수 있다. 패트롤 리드 컨트롤러(110)는 비휘발성 메모리(400)에 포함되는 메모리 셀들의 열화 여부를 판단할 수 있다. 비휘발성 메모리(400)에 데이터가 프로그램 된 후에, 오랜 시간이 지난 후에, 메모리 셀은 열화될 수 있고, 패트롤 리드 컨트롤러(110)는 열화된 메모리 셀을 검출할 수 있다. 예를 들어, 패트롤 리드 컨트롤러(110)는 제1 메모리 블록(410a)에 저장된 제1 유저 데이터(UD1)에 대하여 패트롤 리드를 수행하고, 제1 유저 데이터(UD1)의 열화 여부를 판단할 수 있다. 예를 들어, 제1 유저 데이터(UD1)가 저장된 메모리 셀에 인가된 전압이 특정 전압 이하인 경우, 패트롤 리드 컨트롤러(110)는 제1 유저 데이터(UD1)를 열화 데이터로 판단할 수 있다.
리클레임 임계 값 결정기(120)는 리클레임 수행의 기준이 되는 임계 값을 결정할 수 있다. 예를 들어, 리클레임 임계 값 결정기(120)는 콜드 데이터 결정기(130)에서 사용되는 기준이 되는 임계 값을 결정할 수 있다. 리클레임 임계 값 결정기(120)의 상세한 임계 값 결정 방법에 대하여는 후술하도록 한다.
콜드 데이터 결정기(130)는 비휘발성 메모리(400)에 저장된 데이터가 콜드 데이터인지 여부를 판단할 수 있다. 콜드 데이터는 열화되어 리클레임이 필요한 정도의 메모리 셀에 저장된 데이터에 해당할 수 있다. 콜드 데이터 결정기(130)는 패트롤 리드 컨트롤러(110)에 의해 판단된 유저 데이터를 콜드 데이터로 결정할 수 있다. 예를 들어, 콜드 데이터 결정기(130)는 리클레임 임계 값 결정기(120)에 의해 결정된 임계 값과 유저 데이터의 리클레임 카운트를 비교함으로써, 유저 데이터를 콜드 데이터로 결정할 수 있다. 이에 대한 보다 상세한 설명은 후술하도록 한다.
콜드 데이터 리클레임 컨트롤러(140)는 결정된 콜드 데이터에 대하여 리클레임을 수행할 수 있다. 예를 들어, 콜드 데이터 리클레임 컨트롤러(140)는 콜드 데이터를 복사하여 다른 메모리 블록에 제공할 수 있다.
도 1, 도 5 및 도 6을 참조하면, 호스트 장치(20)는 스토리지 컨트롤러(200)에 라이트 커맨드(WCMD), 논리 블록 어드레스(LBA) 및 제1 유저 데이터(UD1)를 제공할 수 있다(S500). 스토리지 컨트롤러(200)는 플래시 변환 레이어(214)를 통해 논리 블록 어드레스(LBA)에 매칭되는 제1 어드레스(ADDR1)를 생성할 수 있다. 여기서, 논리 블록 어드레스(LBA)와 제1 어드레스(ADDR1)는 매칭 테이블에 의해 매칭될 수 있다. 스토리지 컨트롤러(200)는 제1 메타 데이터(MD1)를 생성할 수 있다(S501). 예를 들어, 스토리지 컨트롤러(200)는 제1 유저 데이터(UD1)에 기초하여 제1 메타 데이터(MD1)를 생성할 수 있다. 여기서 제1 메타 데이터(MD1)는 비휘발성 메모리(400)에 저장되는 제1 메타 데이터(MD1)와 제1 메타 데이터(MD1)가 저장되는 메모리 셀 어레이(410)에 대한 정보를 포함할 수 있으나, 본 발명의 실시예는 이에 제한되지 않는다. 이어서, 스토리지 컨트롤러(200)는 라이트 커맨드(WCMD), 제1 유저 데이터(UD1), 제1 메타 데이터(MD1) 및 제1 어드레스(ADDR1)를 비휘발성 메모리(400)에 제공할 수 있다(S502).
비휘발성 메모리(400)는 제1 메모리 블록(410a)에 제1 유저 데이터(UD1)와 제1 메타 데이터(MD1)를 라이트할 수 있다(S503). 예를 들어, 비휘발성 메모리(400)는 제1 어드레스(ADDR1)에 대응되는 제1 메모리 블록(410a)에 제1 유저 데이터(UD1)와 제1 메타 데이터(MD1)를 프로그램할 수 있다. 제1 유저 데이터(UD1)와 제1 메타 데이터(MD1)는 제1 메모리 블록(410a)의 서로 다른 부분에 프로그램될 수 있다. 여기서 제1 메타 데이터(MD1)는 스토리지 컨트롤러(200)에 의해 업데이트 될 수도 있다. 시간이 지남에 따라서, 제1 메모리 블록(410a)에 저장된 제1 유저 데이터(UD1)는 열화될 수 있다. 즉, 제1 유저 데이터(UD1)에 대한 리텐션이 진행될 수 있다.
제1 유저 데이터(UD1)와 제1 메타 데이터(MD1)가 라이트 된 후에, 스토리지 컨트롤러(200)는 패트롤 리드를 수행할 수 있다(S510).
도 7은 패트롤 리드를 설명하기 위한 도면이다. 도 8은 몇몇 실시예에 따른 리클레임 카운트 업 및 콜드 데이터 리클레임을 설명하기 위한 순서도이다.
도 7을 참조하면, 패트롤 리드 컨트롤러(110)는 비휘발성 메모리(400)의 전압 발생기(430)를 제어할 수 있다. 예를 들어, 전압 발생기(430)는 모니터링 전압(VM)을 메모리 셀 어레이(410)에 인가하여 패트롤 리드를 수행할 수 있다. 모니터링 전압(VM)이 제1 메모리 블록(410a)에 인가됨에 따라서, 제1 유저 데이터(UD1)가 저장된 메모리 셀의 열화 여부를 판단할 수 있다. 즉, 제1 유저 데이터(UD1)가 저장된 메모리 셀의 전압에 따라서, 제1 유저 데이터(UD1)의 열화 여부를 판단할 수 있다.
도 8을 참조하면, 리클레임 컨트롤러(100)는 제1 유저 데이터(UD1)가 리클레임을 필요로 하는지 판단할 수 있다(S511). 즉, 리클레임 컨트롤러(100)는 제1 유저 데이터(UD1)가 저장된 제1 메모리 블록(410a)의 열화 여부를 판단할 수 있다. 모니터링 전압(VM)이 인가되고 출력되는 전압이 기준 전압과 다른 경우, 패트롤 리드 컨트롤러(110)는 해당 메모리 셀이 리클레임을 필요로 하는 것으로 판단할 수 있다.
제1 유저 데이터(UD1)가 리클레임을 필요로 하는 경우(S511-Y), 제1 유저 데이터(UD1)에 대한 리클레임 카운트가 증가할 수 있다(S512). 예를 들어, 기존에 제1 유저 데이터(UD1)에 대한 리클레임이 수행되었을 수 있다. 기존에 제1 유저 데이터(UD1)에 대한 리클레임 카운트가 n인 경우에, 리클레임 컨트롤러(100)는 제1 유저 데이터(UD1)에 대한 리클레임 카운트를 n+1로 증가시킬 수 있다. 즉, 리클레임 컨트롤러(100)는 제1 유저 데이터(UD1)에 대한 리클레임 카운트를 갱신할 수 있다.
제1 유저 데이터(UD1)가 리클레임을 필요로 하지 않는 경우(S511-N), 패트롤 리드는 종료될 수 있다. 즉, 제1 유저 데이터(UD1)가 리클레임을 필요로 하지 않는 경우에, 제1 유저 데이터(UD1)에 대한 리클레임 카운트는 증가하지 않을 수 있다.
제1 유저 데이터(UD1)에 대한 리클레임 카운트가 증가된 후, 리클레임 컨트롤러(100)는 제1 유저 데이터(UD1)에 대한 리클레임 카운트가 리클레임 임계 값보다 큰지 판단할 수 있다(S513). 여기서 리클레임 임계 값은 리클레임 임계 값 결정기(120)에 의해 결정될 수 있다.
도 10은 도 5의 임계 값 결정기의 동작을 설명하는 순서도이다.
리클레임 임계 값 결정기(120)는 패트롤 리드를 수행하기에 앞서(S510), 리클레임 임계 값을 결정할 수 있다(S530). 리클레임 임계 값 결정기(120)는 복수의 메모리 블록들(410a, 410b)의 리텐션 값 편차, 복수의 메모리 블록들(410a, 410b)의 콜드 데이터 수용 한계 및 가비지 컬렉션 오버헤드 상태 등에 기초하여 리클레임 임계 값을 결정할 수 있다. 예를 들어, 리클레임 컨트롤러(100)는 제1 메모리 블록(410a)의 삭제 카운트 및 제2 메모리 블록(410b)의 삭제 카운트에 기초하여 리클레임 임계 값을 결정할 수 있다. 이에 따라서, 리클레임 임계 값이 작은 경우에 많은 콜드 데이터가 결정될 수 있고, 리클레임 임계 값이 큰 경우에 보다 적은 콜드 데이터가 결정될 수 있다.
제1 유저 데이터(UD1)에 대한 리클레임 카운트가 리클레임 임계 값보다 큰 경우(S513-Y), 리클레임 컨트롤러(100)는 제1 유저 데이터(UD1)를 제1 콜드 데이터(CD1)로 결정하고, 제1 메타 데이터(MD1')를 생성할 수 있다(S520). 즉, 리클레임 컨트롤러(100)는 제1 유저 데이터(UD1)에 대한 리클레임 카운트와 리클레임 임계 값을 비교하여 제1 유저 데이터(UD1)가 콜드 데이터인지 여부를 판단할 수 있다. 즉, 제1 유저 데이터(UD1)가 리클레임이 필요한지 여부(S511)와 제1 유저 데이터(UD1)에 대한 리클레임 카운트와 리클레임 임계 값의 비교(S513)를 통하여, 제1 유저 데이터(UD1)는 콜드 데이터로 결정될 수 있다. 이를 통해 성능이 개선된 스토리지 장치(10)가 제공될 수 있다.
또한, 제1 유저 데이터(UD1)에 대한 리클레임 카운트를 포함하는 제1 메타 데이터(MD1')가 생성될 수 있다. 리클레임 컨트롤러(100) 또는 스토리지 컨트롤러(200)는 웨어-레벨링, 가비지 콜렉션 등에 제1 유저 데이터(UD1)에 대한 리클레임 카운트를 포함하는 제1 메타 데이터(MD1')를 사용함으로써 스토리지 장치(10)의 성능 및 수명을 향상시킬 수 있다. 즉, 기존의 기술 분야에서는 유저 데이터에 대한 리드 카운트만을 이용하여 콜드 데이터를 분류하였으나, 본 발명의 실시예에서는, 리클레임 카운트에 기초하여 콜드 데이터를 분류하고, 웨어-레벨링, 가비지 콜렉션 등의 동작에 리클레임 카운트를 사용함으로써, 성능이 향상된 스토리지 장치(10)가 제공될 수 있다.
예를 들어, 리클레임 컨트롤러(100)는 제1 메타 데이터(MD1')에 기초하여 메모리 셀 어레이(410)의 각 영역의 수명에 따라서, 메모리 셀 어레이(410)의 각 영역에 데이터를 분배시킬 수 있다. 또한, 웨어-레벨링 동작에서, 리클레임 컨트롤러(100)는 이레이즈 카운트가 높은 메모리 블록에 데이터를 제공할 수 있다.
리클레임 컨트롤러(100)는 제1 콜드 데이터(CD1)에 대하여 리클레임을 수행할 수 있다(S521). 예를 들어, 리클레임 컨트롤러(100)는 제1 콜드 데이터(CD1)로 결정된 제1 유저 데이터(UD1)에 대하여 리클레임을 수행할 수 있다. 다시 도 6을 참조하면, 스토리지 컨트롤러(200)는 라이트 커맨드(WCMD), 제1 유저 데이터(UD1), 제1 메타 데이터(MD1') 및 제2 어드레스(ADDR2)를 비휘발성 메모리(400)에 제공할 수 있다(S522). 이에 따라서, 비휘발성 메모리(400)는 제2 메모리 블록(410b)에 제1 유저 데이터(UD1)와 제1 메타 데이터(MD1')를 라이트할 수 있다(S523).
도 9는 리클레임이 수행된 비휘발성 메모리에 대한 블록도이다.
도 9을 참조하면, 리클레임 컨트롤러(100)의 콜드 데이터 리클레임 컨트롤러(140)에 의하여, 제1 메모리 블록(410a)에 저장되었던 제1 유저 데이터(UD1)는 제2 메모리 블록(410b)으로 이동할 수 있다. 즉, 제1 메모리 블록(410a)은 제1 유저 데이터(UD1)를 삭제할 수 있고, 제2 메모리 블록(410b)은 제1 유저 데이터(UD1)를 라이트할 수 있다. 또한, 카운트 업 된 리클레임 카운트를 포함하는 제1 메타 데이터(MD1')가 제2 메모리 블록(410b)에 라이트 될 수 있다. 이에 따라서, 리클레임 컨트롤러(100)는 제2 메모리 블록(410b)에 액세스하여, 제1 메타 데이터(MD1')를 도출할 수 있다.
제2 메모리 블록(BLK2)에 포함되는 메모리 셀의 저장 용량은 제1 메모리 블록(BLK1)에 포함되는 메모리 셀의 저장 용량보다 클 수 있다. 즉, 제2 메모리 블록(BLK2)이 TLC인 경우, 제1 메모리 블록(BLK1)은 SLC일 수 있다. 제1 콜드 데이터(CD1)에 해당하는 제1 유저 데이터(UD1)를 보다 높은 비트 밀도를 가지는 제2 메모리 블록(BLK2)에 저장시킴으로써, 보다 성능이 개선된 스토리지 장치(10)가 제공될 수 있다.
제1 유저 데이터(UD1)에 대한 리클레임 카운트가 리클레임 임계 값보다 크지 않은 경우(S513-N), 리클레임 컨트롤러(100)는 제1 유저 데이터(UD1)에 대하여 리클레임을 수행할 수 있다(S514). 이 경우, 리클레임 컨트롤러(100)는 제1 유저 데이터(UD1)를 콜드 데이터로 결정하지 않을 수 있다. 따라서, 제1 메타 데이터(MD1')는 생성되지 않을 수 있고, 기존의 제1 메타 데이터(MD1)가 유지될 수 있다. 이 경우, 제1 유저 데이터(UD1)에 대한 리클레임 동작은, 제1 콜드 데이터(CD1)로 결정된 제1 유저 데이터(UD1)에 대한 리클레임 동작과 다를 수 있다. 예를 들어, S514의 리클레임 동작은 제1 유저 데이터(UD1)를 메모리 셀 어레이(410)의 프리 블록으로 이동시키는 것에 해당할 수 있다. 하지만, S521의 리클레임 동작은 제1 유저 데이터(UD1)를 보다 높은 비트 밀도를 갖는 제2 메모리 블록(410b)으로 이동시키는 것에 해당할 수 있다.
도 11은 몇몇 실시예에 따른 매칭 테이블의 변경에 대한 도면이다.
도 6 및 도 11을 참조하면, 스토리지 컨트롤러(200)는 매칭 테이블을 변경시킬 수 있다(S524). 예를 들어, 리클레임이 수행되기 전의 제1 매칭 테이블(MT1)은 논리 블록 어드레스(LBA)에 매칭되는 제1 어드레스(ADDR1)에 대한 정보를 포함할 수 있다. 리클레임이 수행된 후의 제2 매칭 테이블(MT2)은 논리 블록 어드레스(LBA)에 매칭되는 제2 어드레스(ADDR2)에 대한 정보를 포함할 수 있다. 즉, 리클레임의 수행에 따라서 스토리지 컨트롤러(200)는 논리 블록 어드레스(LBA)에 매칭되는 매칭 테이블을 변경시킬 수 있다.
여기서, 제1 어드레스(ADDR1)는 제1 메모리 블록(BLK1)에 해당할 수 있고, 제2 어드레스(ADDR2)는 제2 메모리 블록(BLK2)에 해당할 수 있다. 즉, 리클레임 카운트가 증가하고, 제1 콜드 데이터(CD1)에 대한 리클레임이 수행됨에 따라서, 제1 어드레스(ADDR1)로부터 제2 어드레스(ADDR2)로의 매칭 테이블 변경이 수행될 수 있다. 이는 스토리지 컨트롤러(200)와 비휘발성 메모리(400) 사이의 인터페이스에 해당할 수 있다.
도 12는 몇몇 실시예에 따른 제1 유저 데이터의 리드 동작을 설명하기 위한 래더 다이어그램이다.
도 12를 참조하면, 매칭 테이블이 변경된 후에(S524), 호스트 장치(20)는 리드 커맨드(RCMD) 및 논리 블록 어드레스(LBA)를 스토리지 컨트롤러(200)에 제공할 수 있다(S540). 스토리지 컨트롤러(200)는 논리 블록 어드레스(LBA)를 제2 어드레스(ADDR2)에 매칭시킬 수 있다(S541). 즉, 스토리지 컨트롤러(200)는 제2 매칭 테이블(MT2)에 따라서 제2 어드레스(ADDR2)를 도출할 수 있다.
이어서, 스토리지 컨트롤러(200)는 리드 커맨드(RCMD)와 제2 어드레스(ADDR2)를 비휘발성 메모리(400)에 제공할 수 있다(S542). 비휘발성 메모리(400)는 제1 유저 데이터(UD1)를 리드할 수 있다(S543). 예를 들어, 비휘발성 메모리(400)는 제2 어드레스(ADDR2)에 해당하는 제2 메모리 블록(410b)로부터 제1 유저 데이터(UD1)를 리드할 수 있다. 여기서 제1 유저 데이터(UD1)는 제1 메모리 블록(410a)이 아닌 제2 메모리 블록(410b)에 저장될 수 있다.
비휘발성 메모리(400)는 스토리지 컨트롤러(200)에 제1 유저 데이터(UD1)를 제공할 수 있고(S544), 스토리지 컨트롤러(200)는 호스트 장치(20)에 제1 유저 데이터(UD1)를 제공할 수 있다(S545). 콜드 데이터에 해당하는 제1 유저 데이터(UD1)가 성능이 낮은 제2 메모리 블록(410b)에 저장됨에 따라서, 성능이 비교적 높은 제1 메모리 블록(410a)이 보다 효율적으로 사용될 수 있다.
이하, 도 13 및 도 14를 참조하여 다른 실시예에 따른 스토리지 장치(10')를 설명한다.
도 13 및 도 14는 몇몇 실시예에 따른 복수의 메모리 블록들을 포함하는 스토리지 장치에 대한 블록도이다. 편의를 위해, 도 1 내지 도 12를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 13을 참조하면, 스토리지 장치(10')는 리클레임 컨트롤러(100) 및 비휘발성 메모리(400')를 포함할 수 있다. 여기서, 비휘발성 메모리(400')는 복수의 메모리 블록들을 포함할 수 있다. 예를 들어, 비휘발성 메모리(400')는 제1 메모리 블록(410a), 제2 메모리 블록(410b) 및 제3 메모리 블록(410c)을 포함할 수 있다. 도 1 내지 도 12를 참조하여 설명한 비휘발성 메모리(400)가 제1 메모리 블록(410a)과 제2 메모리 블록(410b)만을 포함하는 것과 달리, 비휘발성 메모리(400')는 제3 메모리 블록(410c)을 더 포함할 수 있다.
제1 메모리 블록(410a)은 제1 유저 데이터(UD1)와 제1 메타 데이터(MD1)를 저장할 수 있고, 제2 메모리 블록(410b)은 제2 유저 데이터(UD2)와 제2 메타 데이터(MD2)를 저장할 수 있다. 여기서, 제1 메타 데이터(MD1)는 제1 유저 데이터(UD1)에 대한 리클레임 카운트를 포함할 수 있고, 제2 메타 데이터(MD2)는 제2 유저 데이터(UD2)에 대한 리클레임 카운트를 포함할 수 있다.
도 14를 참조하면, 리클레임 컨트롤러(100)는 제1 메모리 블록(410a)에 저장된 제1 유저 데이터(UD1)와 제2 메모리 블록(410b)에 저장된 제2 유저 데이터(UD2)에 대하여 리클레임을 수행할 수 있다. 이 경우, 제1 유저 데이터(UD1)에 대한 리클레임 카운트가 증가할 수 있고, 제2 유저 데이터(UD2)에 대한 리클레임 카운트가 증가할 수 있다. 즉, 제1 유저 데이터(UD1)에 대한 증가된 리클레임 카운트를 포함하는 제1 메타 데이터(MD1'')가 생성될 수 있고, 제2 유저 데이터(UD2)에 대한 증가된 리클레임 카운트를 포함하는 제2 메타 데이터(MD2'')가 생성될 수 있다.
제1 유저 데이터(UD1)와 제2 유저 데이터(UD2)에 대한 리클레임이 수행됨에 따라서, 제1 유저 데이터(UD1), 제2 유저 데이터(UD2), 제1 메타 데이터(MD1'') 및 제2 메타 데이터(MD2'')는 제3 메모리 블록(410c)에 저장될 수 있다. 여기서, 제3 메모리 블록(410c)에 포함되는 메모리 셀의 저장 용량은 제1 메모리 블록(410a) 및 제2 메모리 블록(410b)에 포함되는 메모리 셀의 저장 용량보다 클 수 있다. 리클레임되는 제1 유저 데이터(UD1) 및 제2 유저 데이터(UD2)가 제3 메모리 블록(410c)에 저장됨에 따라서, 스토리지 장치(10')의 성능이 보다 개선될 수 있다.
이하, 도 15 및 도 16을 참조하여 다른 실시예에 따른 메모리 시스템(2)을 설명한다.
도 15는 몇몇 실시예에 따른 복수의 스토리지 장치들을 포함하는 메모리 시스템에 대한 것이다. 도 16은 도 15의 메모리 시스템의 동작을 설명하기 위한 래더 다이어그램이다. 편의를 위해, 도 1 내지 도 12를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 15를 참조하면, 메모리 시스템(2)은 호스트 장치(20), 제1 스토리지 장치(10a) 및 제2 스토리지 장치(10b)를 포함할 수 있다. 제1 스토리지 장치(10a)와 제2 스토리지 장치(10b)는 서로 분리될 수 있다.
제1 스토리지 장치(10a)는 제1 스토리지 컨트롤러(200a) 및 제1 비휘발성 메모리(400a)를 포함할 수 있다. 제2 스토리지 장치(10b)는 제2 스토리지 컨트롤러(200b) 및 제2 비휘발성 메모리(400b)를 포함할 수 있다. 여기서, 제1 비휘발성 메모리(400a)는 제1 유저 데이터(UD1)와 제1 메타 데이터(MD1)를 저장할 수 있다. 제1 비휘발성 메모리(400a)에 포함되는 메모리 셀의 저장 용량은 제2 비휘발성 메모리(400b)에 포함되는 메모리 셀의 저장 용량보다 작을 수 있다. 즉, 제1 비휘발성 메모리(400a)와 제2 비휘발성 메모리(400b)는 서로 다를 수 있다.
도 15 및 도 16을 참조하면, 제1 비휘발성 메모리(400a)는 제1 유저 데이터(UD1)와 제1 메타 데이터(MD1)를 라이트할 수 있다(S550). 이어서, 제1 스토리지 컨트롤러(200a)는 패트롤 리드를 수행할 수 있다(S551). 제1 스토리지 컨트롤러(200a)는 제1 비휘발성 메모리(400a)에 저장된 제1 유저 데이터(UD1)에 대하여 패트롤 리드를 수행할 수 있다. 제1 스토리지 컨트롤러(200a)는 이에 따라서 제1 유저 데이터(UD1)를 제1 콜드 데이터(CD1)으로 결정하고, 제1 메타 데이터(MD1')를 생성할 수 있다(S552). 이 때, 제1 유저 데이터(UD1)에 대한 리클레임 카운트를 증가시키고, 제1 유저 데이터(UD1)에 대한 리클레임 카운트가 리클레임 임계 값보다 큰 경우에, 스토리지 컨트롤러(200a)는 제1 유저 데이터(UD1)에 대한 리클레임을 수행할 수 있다(S553).
제1 유저 데이터(UD1)에 대한 리클레임이 수행됨에 따라서, 제1 스토리지 컨트롤러(200a)는 제1 유저 데이터(UD1)와 제1 메타 데이터(MD1')를 호스트 장치(20)에 제공할 수 있다(S554). 호스트 장치(20)는 제1 유저 데이터(UD1)와 제1 메타 데이터(MD1')를 제2 스토리지 컨트롤러(200b)에 제공할 수 있다(S555).
이에 따라서, 제2 스토리지 컨트롤러(200b)는 제1 유저 데이터(UD1)와 제1 메타 데이터(MD1')를 제2 비휘발성 메모리(400b)에 제공할 수 있다(S556). 리클레임이 수행됨에 따라서, 제2 비휘발성 메모리(400b)는 제1 유저 데이터(UD1)와 제1 메타 데이터(MD1')를 라이트할 수 있다(S557).
즉, 제1 비휘발성 메모리(400a)에 저장된 제1 유저 데이터(UD1)에 대하여 리클레임이 수행됨에 따라서, 제2 비휘발성 메모리(400b)에 제1 유저 데이터(UD1)가 저장될 수 있다. 이에 따라서, 제1 비휘발성 메모리(400a)가 보다 효율적으로 사용될 수 있다.
도 17은 몇몇 실시예에 따른 스토리지 장치를 포함하는 데이터 센터에 대한 도면이다.
도 17을 참조하면, 데이터 센터(3000)는 각종 데이터를 모아두고 서비스를 제공하는 시설로서, 데이터 스토리지 센터라고 지칭될 수도 있다. 데이터 센터(3000)는 검색 엔진 및 데이터 베이스 운용을 위한 시스템일 수 있으며, 은행 등의 기업 또는 정부기관에서 사용되는 컴퓨팅 시스템일 수 있다. 데이터 센터(3000)는 애플리케이션 서버들(3100 내지 3100n) 및 스토리지 서버들(3200 내지 3200m)을 포함할 수 있다. 애플리케이션 서버들(3100 내지 3100n)의 개수 및 스토리지 서버들(3200 내지 3200m)의 개수는 실시예에 따라 다양하게 선택될 수 있고, 애플리케이션 서버들(3100 내지 3100n)의 개수 및 스토리지 서버들(3200 내지 3200m)의 개수는 서로 다를 수 있다.
애플리케이션 서버(3100) 또는 스토리지 서버(3200)는 프로세서(3110, 3210) 및 메모리(3120, 3220) 중 적어도 하나를 포함할 수 있다. 스토리지 서버(3200)를 예시로 설명하면, 프로세서(3210)는 스토리지 서버(3200)의 전반적인 동작을 제어할 수 있고, 메모리(3220)에 액세스하여 메모리(3220)에 로딩된 명령어 및/또는 데이터를 실행할 수 있다. 메모리(3220)는 DDR SDRAM(Double Data Rate Synchronous DRAM), HBM(High Bandwidth Memory), HMC(Hybrid Memory Cube), DIMM(Dual In-line Memory Module), Optane DIMM 및/또는 NVMDIMM(Non-Volatile DIMM)일 수 있다. 실시예에 따라, 스토리지 서버(3200)에 포함되는 프로세서(3210)의 개수 및 메모리(3220)의 개수는 다양하게 선택될 수 있다. 일 실시예에서, 프로세서(3210)와 메모리(3220)는 프로세서-메모리 페어를 제공할 수 있다. 일 실시예에서, 프로세서(3210)와 메모리(3220)의 개수는 서로 다를 수도 있다. 프로세서(3210)는 단일 코어 프로세서 또는 다중 코어 프로세서를 포함할 수 있다. 스토리지 서버(3200)에 대한 상기 설명은, 애플리케이션 서버(3100)에도 유사하게 적용될 수 있다. 실시예에 따라, 애플리케이션 서버(3100)는 스토리지 장치(3150)를 포함하지 않을 수도 있다. 스토리지 서버(3200)는 적어도 하나 이상의 스토리지 장치(3250)를 포함할 수 있다. 스토리지 서버(3200)에 포함되는 스토리지 장치(3250)의 개수는 실시예에 따라 다양하게 선택될 수 있다. 스토리지 장치(3250)는 도 1 내지 도 16을 참조하여 설명한 스토리지 장치(10)를 포함할 수 있다.
애플리케이션 서버들(3100 내지 3100n) 및 스토리지 서버들(3200 내지 3200m)은 네트워크(3300)를 통해 서로 통신할 수 있다. 네트워크(3300)는 FC(Fiber Channel) 또는 이더넷(Ethernet) 등을 이용하여 구현될 수 있다. 이 때, FC는 상대적으로 고속의 데이터 전송에 사용되는 매체이며, 고성능/고가용성을 제공하는 광 스위치를 사용할 수 있다. 네트워크(3300)의 액세스 방식에 따라 스토리지 서버들(3200 내지 3200m)은 파일 스토리지, 블록 스토리지, 또는 오브젝트 스토리지로서 제공될 수 있다.
일 실시예에서, 네트워크(3300)는 SAN(Storage Area Network)와 같은 스토리지 전용 네트워크일 수 있다. 예를 들어, SAN은 FC 네트워크를 이용하고 FCP(FC Protocol)에 따라 구현된 FC-SAN일 수 있다. 다른 예를 들어, SAN은 TCP/IP 네트워크를 이용하고 iSCSI(SCSI over TCP/IP 또는 Internet SCSI) 프로토콜에 따라 구현된 IP-SAN일 수 있다. 다른 실시예에서, 네트워크(3300)는 TCP/IP 네트워크와 같은 일반 네트워크일 수 있다. 예를 들어, 네트워크(3300)는 FCoE(FC over Ethernet), NAS(Network Attached Storage), NVMe-oF(NVMe over Fabrics) 등의 프로토콜에 따라 구현될 수 있다.
이하에서는, 애플리케이션 서버(3100) 및 스토리지 서버(3200)를 중심으로 설명하기로 한다. 애플리케이션 서버(3100)에 대한 설명은 다른 애플리케이션 서버(3100n)에도 적용될 수 있고, 스토리지 서버(3200)에 대한 설명은 다른 스토리지 서버(3200m)에도 적용될 수 있다.
애플리케이션 서버(3100)는 사용자 또는 클라이언트가 저장 요청한 데이터를 네트워크(3300)를 통해 스토리지 서버들(3200 내지 3200m) 중 하나에 저장할 수 있다. 또한, 애플리케이션 서버(3100)는 사용자 또는 클라이언트가 독출 요청한 데이터를 스토리지 서버들(3200 내지 3200m) 중 하나로부터 네트워크(3300)를 통해 획득할 수 있다. 예를 들어, 애플리케이션 서버(3100)는 웹 서버 또는 DBMS(Database Management System) 등으로 구현될 수 있다.
애플리케이션 서버(3100)는 네트워크(3300)를 통해 다른 애플리케이션 서버(3100n)에 포함된 메모리(3120n) 또는 스토리지 장치(3150n)에 액세스할 수 있고, 또는 네트워크(3300)를 통해 스토리지 서버들(3200-3200m)에 포함된 메모리들(3220-3220m) 또는 스토리지 장치(3250-3250m)에 액세스할 수 있다. 이로써, 애플리케이션 서버(3100)는 애플리케이션 서버들(3100-3100n) 및/또는 스토리지 서버들(3200-3200m)에 저장된 데이터에 대해 다양한 동작들을 수행할 수 있다. 예를 들어, 애플리케이션 서버(3100)는 애플리케이션 서버들(3100-3100n) 및/또는 스토리지 서버들(3200-3200m) 사이에서 데이터를 이동 또는 카피(copy)하기 위한 명령어를 실행할 수 있다. 이 때 데이터는 스토리지 서버들(3200-3200m)의 스토리지 장치(3250-3250m)로부터 스토리지 서버들(3200-3200m)의 메모리들(3220-3220m)을 거쳐서, 또는 바로 애플리케이션 서버들(3100-3100n)의 메모리(3120-3120n)로 이동될 수 있다. 네트워크(3300)를 통해 이동하는 데이터는 보안 또는 프라이버시를 위해 암호화된 데이터일 수 있다.
스토리지 서버(3200)를 예시로 설명하면, 인터페이스(3254)는 프로세서(3210)와 컨트롤러(3251)의 물리적 연결 및 NIC(Network InterConnect)(3240)와 컨트롤러(3251)의 물리적 연결을 제공할 수 있다. 예를 들어, 인터페이스(3254)는 스토리지 장치(3250)를 전용 케이블로 직접 접속하는 DAS(Direct Attached Storage) 방식으로 구현될 수 있다. 또한, 예를 들어, 인터페이스(3254)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NVM express), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC(embedded multi-media card), UFS(Universal Flash Storage), eUFS(embedded Universal Flash Storage), 및/또는 CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
스토리지 서버(3200)는 스위치(3230) 및 NIC(3240)을 더 포함할 수 있다. 스위치(3230)는 프로세서(3210)의 제어에 따라 프로세서(3210)와 스토리지 장치(3250)를 선택적으로 연결시키거나, NIC(3240)와 스토리지 장치(3250)를 선택적으로 연결시킬 수 있다.
일 실시예에서 NIC(3240)는 네트워크 인터페이스 카드, 네트워크 어댑터 등을 포함할 수 있다. NIC(3240)는 유선 인터페이스, 무선 인터페이스, 블루투스 인터페이스, 광학 인터페이스 등에 의해 네트워크(3300)에 연결될 수 있다. NIC(3240)는 내부 메모리, DSP(Digital Signal Processor), 호스트 버스 인터페이스 등을 포함할 수 있으며, 호스트 버스 인터페이스를 통해 프로세서(3210) 및/또는 스위치(3230) 등과 연결될 수 있다. 호스트 버스 인터페이스는, 앞서 설명한 인터페이스(3254)의 예시들 중 하나로 구현될 수도 있다. 일 실시예에서, NIC(3240)는 프로세서(3210), 스위치(3230), 스토리지 장치(3250) 중 적어도 하나와 통합될 수도 있다.
스토리지 서버들(3200-3200m) 또는 애플리케이션 서버들(3100-3100n)에서 프로세서는 스토리지 장치(3150-3150n, 3250-3250m) 또는 메모리(3120-3120n, 3220-3220m)로 커맨드를 전송하여 데이터를 프로그램하거나 리드할 수 있다. 이 때 데이터는 ECC(Error Correction Code) 엔진을 통해 에러 정정된 데이터일 수 있다. 데이터는 데이터 버스 변환(Data Bus Inversion: DBI) 또는 데이터 마스킹(Data Masking: DM) 처리된 데이터로서, CRC(Cyclic Redundancy Code) 정보를 포함할 수 있다. 데이터는 보안 또는 프라이버시를 위해 암호화된 데이터일 수 있다.
스토리지 장치(3150-3150n, 3250-3250m)는 프로세서로부터 수신된 리드 커맨드에 응답하여, 제어 신호 및 커맨드/어드레스 신호를 NAND 플래시 메모리 장치(3252-3252m)로 전송할 수 있다. 이에 따라 NAND 플래시 메모리 장치(3252-3252m)로부터 데이터를 독출하는 경우, RE(Read Enable) 신호는 데이터 출력 제어 신호로 입력되어, 데이터를 DQ 버스로 출력하는 역할을 할 수 있다. RE 신호를 이용하여 DQS(Data Strobe)가 생성될 수 있다. 커맨드와 어드레스 신호는 WE(Write Enable) 신호의 상승 엣지 또는 하강 엣지에 따라 페이지 버퍼에 래치될 수 있다.
컨트롤러(3251)는 스토리지 장치(3250)의 동작을 전반적으로 제어할 수 있다. 일 실시예에서, 컨트롤러(3251)는 SRAM(Static Random Access Memory)을 포함할 수 있다. 컨트롤러(3251)는 기입 커맨드에 응답하여 낸드 플래시(3252)에 데이터를 기입할 수 있고, 또는 독출 커맨드에 응답하여 낸드 플래시(3252)로부터 데이터를 독출할 수 있다. 예를 들어, 기입 커맨드 및/또는 독출 커맨드는 스토리지 서버(3200) 내의 프로세서(3210), 다른 스토리지 서버(3200m) 내의 프로세서(3210m) 또는 애플리케이션 서버(3100, 3100n) 내의 프로세서(3110, 3110n)로부터 제공될 수 있다. DRAM(3253)은 낸드 플래시(3252)에 기입될 데이터 또는 낸드 플래시(3252)로부터 독출된 데이터를 임시 저장(버퍼링)할 수 있다. 또한, DRAM(3253)은 메타 데이터를 저장할 수 있다. 여기서, 메타 데이터는 사용자 데이터 또는 낸드 플래시(3252)를 관리하기 위해 컨트롤러(3251)에서 생성된 데이터이다. 스토리지 장치(3250)는 보안 또는 프라이버시를 위해 SE(Secure Element)를 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 메모리 시스템
10: 스토리지 장치
20: 호스트 장치 100: 리클레임 컨트롤러
110: 패트롤 리드 컨트롤러 120: 리클레임 임계 값 결정기
130: 콜드 데이터 결정기 140: 콜드 데이터 리클레임 컨트롤러
200: 스토리지 컨트롤러 400: 비휘발성 메모리
410a: 제1 메모리 블록 410b: 제2 메모리 블록
20: 호스트 장치 100: 리클레임 컨트롤러
110: 패트롤 리드 컨트롤러 120: 리클레임 임계 값 결정기
130: 콜드 데이터 결정기 140: 콜드 데이터 리클레임 컨트롤러
200: 스토리지 컨트롤러 400: 비휘발성 메모리
410a: 제1 메모리 블록 410b: 제2 메모리 블록
Claims (10)
- 제1 유저 데이터를 저장하는 제1 메모리 블록을 포함하는 비휘발성 메모리; 및
상기 제1 유저 데이터에 대하여 패트롤 리드를 수행하는 컨트롤러를 포함하고,
상기 컨트롤러는,
상기 제1 유저 데이터에 대한 리클레임이 필요한 경우, 상기 제1 유저 데이터에 대한 리클레임 카운트를 증가시키고,
상기 제1 유저 데이터에 대한 리클레임 카운트가 리클레임 임계 값보다 큰 경우, 상기 제1 유저 데이터를 콜드 데이터로 결정하고,
상기 콜드 데이터로 결정된 상기 제1 유저 데이터에 대하여 제1 리클레임을 수행하고,
상기 비휘발성 메모리는 상기 제1 리클레임에 응답하여 상기 제1 메모리 블록과 다른 제2 메모리 블록에 상기 제1 유저 데이터를 저장하는 스토리지 장치. - 제 1항에 있어서,
상기 제1 메모리 블록은 SLC(single level cell)를 포함하고, 상기 제2 메모리 블록은 MLC(multi level cell), TLC(triple level cell) 및 QLC(quad level cell) 중 적어도 하나를 포함하는 스토리지 장치. - 제 1항에 있어서,
상기 제1 메모리 블록에 포함되는 제1 메모리 셀의 저장 용량은 상기 제2 메모리 블록에 포함되는 제2 메모리 셀의 저장 용량보다 작은 스토리지 장치. - 제 1항에 있어서,
상기 비휘발성 메모리는 제2 유저 데이터를 저장하는 제3 메모리 블록을 포함하고,
상기 컨트롤러는,
상기 제2 유저 데이터에 대하여 패트롤 리드를 수행하고,
상기 제2 유저 데이터에 대한 리클레임이 필요한 경우, 상기 제2 유저 데이터에 대한 리클레임 카운트를 증가시키고,
상기 제2 유저 데이터에 대한 리클레임 카운트가 상기 리클레임 임계 값보다 크지 않을 경우, 상기 제2 유저 데이터를 콜드 데이터로 결정하지 않고 상기 제2 유저 데이터에 대하여 제2 리클레임을 수행하는 스토리지 장치. - 제 4항에 있어서,
상기 비휘발성 메모리는 상기 제2 리클레임에 응답하여 상기 제3 메모리 블록과 다른 제4 메모리 블록에 상기 제2 유저 데이터를 저장하고,
상기 제3 메모리 블록에 포함되는 제3 메모리 셀의 저장 용량은 상기 제4 메모리 블록에 포함되는 제4 메모리 셀의 저장 용량보다 작지 않은 스토리지 장치. - 제 1항에 있어서,
상기 비휘발성 메모리는 상기 제1 메모리 블록과 다른 제2 메모리 블록을 포함하고,
상기 컨트롤러는 상기 제1 메모리 블록의 삭제 카운트 및 상기 제2 메모리 블록의 삭제 카운트에 기초하여 상기 리클레임 임계 값을 결정하는 스토리지 장치. - 제 1항에 있어서,
상기 비휘발성 메모리는 상기 제1 유저 데이터와 다른 제2 유저 데이터를 저장하는 제2 메모리 블록 및 상기 제1 및 제2 메모리 블록과 다른 제3 메모리 블록을 포함하고,
상기 컨트롤러는,
상기 제2 유저 데이터에 대하여 패트롤 리드를 수행하고,
상기 제2 유저 데이터에 대한 리클레임이 필요한 경우, 상기 제2 유저 데이터에 대한 리클레임 카운트를 증가시키고,
상기 제2 유저 데이터에 대한 리클레임 카운트가 상기 리클레임 임계 값보다 큰 경우, 상기 제2 유저 데이터를 콜드 데이터로 결정하고,
상기 콜드 데이터로 결정된 상기 제1 유저 데이터에 대하여 제1 리클레임을 수행하고,
상기 콜드 데이터로 결정된 상기 제2 유저 데이터에 대하여 제2 리클레임을 수행하는 스토리지 장치. - 비휘발성 메모리; 및
외부 장치로부터 제1 유저 데이터, 논리 블록 어드레스 및 라이트 커맨드를 수신하고, 상기 논리 블록 어드레스와 매칭되는 제1 어드레스에 대한 제1 매칭 테이블을 생성하고, 상기 제1 어드레스 및 상기 제1 유저 데이터를 상기 비휘발성 메모리에 제공하는 컨트롤러를 포함하고,
상기 비휘발성 메모리는 상기 제1 어드레스에 기초하여 상기 제1 유저 데이터를 저장하고,
상기 컨트롤러는 상기 제1 유저 데이터에 대한 리클레임 카운트를 증가시키고, 상기 제1 유저 데이터에 대한 리클레임을 수행하고, 상기 논리 블록 어드레스와 매칭되는 제2 어드레스에 대한 제2 매칭 테이블을 생성하고,
상기 제2 어드레스는 상기 제1 어드레스와 다른 스토리지 장치. - 제 8항에 있어서,
상기 컨트롤러는 상기 리클레임 카운트에 기초하여 상기 제1 유저 데이터에 대한 리클레임을 수행하고,
상기 제1 어드레스에 기초하여 상기 제1 유저 데이터가 저장된 제1 메모리 블록은 상기 제2 어드레스에 기초하여 상기 제1 유저 데이터가 저장된 제2 메모리 블록과 다른 스토리지 장치. - 제1 유저 데이터를 저장하는 제1 비휘발성 메모리;
상기 제1 비휘발성 메모리와 다른 제2 비휘발성 메모리; 및
상기 제1 유저 데이터에 대하여 패트롤 리드를 수행하는 컨트롤러를 포함하고,
상기 컨트롤러는,
상기 제1 유저 데이터에 대한 리클레임이 필요한 경우, 상기 제1 유저 데이터에 대한 리클레임 카운트를 증가시키고,
상기 제1 유저 데이터에 대한 리클레임 카운트가 리클레임 임계 값보다 큰 경우, 상기 제1 유저 데이터를 상기 제2 비휘발성 메모리에 제공하고,
상기 제2 비휘발성 메모리는 상기 제1 유저 데이터를 저장하는 스토리지 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210133845A KR20230050695A (ko) | 2021-10-08 | 2021-10-08 | 스토리지 장치 |
| US17/731,628 US20230114199A1 (en) | 2021-10-08 | 2022-04-28 | Storage device |
| CN202211210150.6A CN115964308A (zh) | 2021-10-08 | 2022-09-30 | 存储设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210133845A KR20230050695A (ko) | 2021-10-08 | 2021-10-08 | 스토리지 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230050695A true KR20230050695A (ko) | 2023-04-17 |
Family
ID=85798138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210133845A KR20230050695A (ko) | 2021-10-08 | 2021-10-08 | 스토리지 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230114199A1 (ko) |
| KR (1) | KR20230050695A (ko) |
| CN (1) | CN115964308A (ko) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102025263B1 (ko) * | 2012-10-05 | 2019-09-25 | 삼성전자주식회사 | 메모리 시스템 및 그것의 읽기 교정 방법 |
| KR20180076765A (ko) * | 2016-12-28 | 2018-07-06 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
| KR102592902B1 (ko) * | 2018-09-05 | 2023-10-24 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
| JP2020154728A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | メモリシステム及びその制御方法 |
| KR20210041233A (ko) * | 2019-10-07 | 2021-04-15 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 컨트롤러 및 동작 방법 |
| KR20220157793A (ko) * | 2021-05-21 | 2022-11-29 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그 동작 방법 |
-
2021
- 2021-10-08 KR KR1020210133845A patent/KR20230050695A/ko unknown
-
2022
- 2022-04-28 US US17/731,628 patent/US20230114199A1/en active Pending
- 2022-09-30 CN CN202211210150.6A patent/CN115964308A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230114199A1 (en) | 2023-04-13 |
| CN115964308A (zh) | 2023-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11675504B2 (en) | Memory controller, memory system including the same, and method of operating the same | |
| US20230350578A1 (en) | Method of writing data in nonvolatile memory device and nonvolatile memory device performing the same | |
| KR20230068935A (ko) | 스토리지 장치 및 그 구동 방법 | |
| KR20230050695A (ko) | 스토리지 장치 | |
| KR20220067795A (ko) | 스토리지 장치 및 이를 포함하는 스토리지 시스템 | |
| US11921625B2 (en) | Storage device for graph data | |
| KR102430219B1 (ko) | 스토리지 장치, 스토리지 장치의 키 생성 방법 및 스토리지 장치의 인증 방법 | |
| US20230141409A1 (en) | Storage device and operating method thereof | |
| US12014772B2 (en) | Storage controller and storage device including the same | |
| KR102545465B1 (ko) | 스토리지 컨트롤러 및 이를 포함하는 스토리지 장치 | |
| US11842076B2 (en) | Storage system and operating method for same | |
| EP4180969B1 (en) | Method of operating a storage device using multi-level address translation and a storage device performing the same | |
| US11977447B2 (en) | Storage device, operating method for the same and memory system | |
| US20240193105A1 (en) | Computational storage device and method of operating the same | |
| KR102482115B1 (ko) | 멀티-레벨 어드레스 변환을 이용한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치 | |
| US20240194273A1 (en) | Nonvolatile memory device, storage device including the same, and method of operating the same | |
| EP4290355A1 (en) | Method of writing data in storage device using write throttling and storage device performing the same | |
| US20230146540A1 (en) | Storage device and an operating method of a storage controller thereof | |
| KR20230067457A (ko) | 스토리지 컨트롤러, 스토리지 시스템 및 그 동작방법 | |
| KR20230068939A (ko) | 스토리지 장치 및 그 구동 방법 | |
| KR20220037184A (ko) | 스토리지 장치, 스토리지 시스템 및 스토리지 시스템의 동작 방법 | |
| KR20240057106A (ko) | 연산 스토리지 장치 및 그 구동 방법, 호스트 장치의 구동 방법 | |
| KR20230041864A (ko) | 메모리 장치를 제어하도록 구성된 메모리 컨트롤러의 동작 방법 | |
| TW202321926A (zh) | 儲存裝置及其操作方法、以及控制器的操作方法 | |
| KR20230097866A (ko) | 메모리 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법 |