KR20230045466A - Composition for semiconductor package substrate, semiconductor package substrate comprising same, and method for manufacturing same - Google Patents

Composition for semiconductor package substrate, semiconductor package substrate comprising same, and method for manufacturing same Download PDF

Info

Publication number
KR20230045466A
KR20230045466A KR1020210128357A KR20210128357A KR20230045466A KR 20230045466 A KR20230045466 A KR 20230045466A KR 1020210128357 A KR1020210128357 A KR 1020210128357A KR 20210128357 A KR20210128357 A KR 20210128357A KR 20230045466 A KR20230045466 A KR 20230045466A
Authority
KR
South Korea
Prior art keywords
semiconductor package
package substrate
imidazole
resin
insulating composition
Prior art date
Application number
KR1020210128357A
Other languages
Korean (ko)
Other versions
KR102574456B1 (en
Inventor
김제원
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020210128357A priority Critical patent/KR102574456B1/en
Publication of KR20230045466A publication Critical patent/KR20230045466A/en
Application granted granted Critical
Publication of KR102574456B1 publication Critical patent/KR102574456B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/22Di-epoxy compounds
    • C08G59/30Di-epoxy compounds containing atoms other than carbon, hydrogen, oxygen and nitrogen
    • C08G59/306Di-epoxy compounds containing atoms other than carbon, hydrogen, oxygen and nitrogen containing silicon
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/4007Curing agents not provided for by the groups C08G59/42 - C08G59/66
    • C08G59/4014Nitrogen containing compounds
    • C08G59/4021Ureas; Thioureas; Guanidines; Dicyandiamides
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62Alcohols or phenols
    • C08G59/621Phenols
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08KUse of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00Use of organic ingredients
    • C08K5/16Nitrogen-containing compounds
    • C08K5/34Heterocyclic compounds having nitrogen in the ring
    • C08K5/3442Heterocyclic compounds having nitrogen in the ring having two nitrogen atoms in the ring
    • C08K5/3445Five-membered rings
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08KUse of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00Use of ingredients characterised by shape
    • C08K7/16Solid spheres
    • C08K7/18Solid spheres inorganic
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L15/00Compositions of rubber derivatives
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L15/00Compositions of rubber derivatives
    • C08L15/005Hydrogenated nitrile rubber
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L79/00Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen with or without oxygen or carbon only, not provided for in groups C08L61/00 - C08L77/00
    • C08L79/04Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C08L79/08Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

The purpose of the present invention is to provide a composition for a semiconductor package substrate which can reduce the warpage of a semiconductor package substrate during manufacture and a semiconductor package substrate comprising the same. The present invention provides an insulating composition for a semiconductor package substrate, comprising an inorganic filler including fused spherical silica; hydrogenated nitrile butadiene rubber (HNBR); a thermosetting polyimide resin; a photopolymerizable compound; a siloxane-modified epoxy resin; a rubber-modified epoxy resin; epoxidized polybutadiene; at least one kind of curing agent; and an imidazole-based curing accelerator.

Description

반도체 패키지 기판용 조성물, 이를 포함하는 반도체 패키지 기판 및 이의 제조방법{Composition for semiconductor package substrate, semiconductor package substrate comprising same, and method for manufacturing same}Composition for a semiconductor package substrate, a semiconductor package substrate comprising the same, and a method for manufacturing the same

본 발명은 반도체 패키지 기판용 조성물, 이를 포함하는 반도체 패키지 기판 및 이의 제조방법에 관한 것으로서, 더 상세하게는 제조 시에 반도체 패키지 기판의 휨이 개선된 반도체 패키지 기판용 조성물 및 이를 포함하는 반도체 패키지 기판에 관한 것이다.The present invention relates to a composition for a semiconductor package substrate, a semiconductor package substrate including the same, and a manufacturing method thereof, and more particularly, to a composition for a semiconductor package substrate having improved warpage of the semiconductor package substrate during manufacture and a semiconductor package substrate including the same It is about.

반도체 소자는 반도체 패키지 기판에 패키징되어 사용되는바, 이러한 패키징을 위해 사용되는 반도체 패키지 기판은 미세 회로 패턴 및/또는 I/O단자들을 갖는다. 반도체 소자의 고성능화 및/또는 고집적화, 그리고 이를 이용한 전자기기의 소형화 및/또는 고성능화 등이 진행됨에 따라 반도체 패키지 기판의 미세 회로 패턴 등은 그 선폭이 더 좁아지고 복잡도 역시 높아지고 있다.A semiconductor device is packaged and used in a semiconductor package substrate, and the semiconductor package substrate used for such packaging has a fine circuit pattern and/or I/O terminals. As high-performance and/or high-integration of semiconductor devices and miniaturization and/or high-performance of electronic devices using the same progress, the fine circuit patterns of semiconductor package substrates have become narrower in line width and increased in complexity.

기존의 반도체 패키지 기판 제조 시에는 동박(Copper Foil)이 적층된 CCL(Copper Clad Laminate)를 이용해 관통홀을 형성하고 관통홀 내면을 도금하여 상면 동박과 하면 동박을 전기적으로 연결하며 이후 상면 동박과 하면 동박을 각각 포토레지스트를 이용해 패터닝하는 등의 과정을 거쳐 제조하였다. 그러나 이러한 종래의 반도체 패키지 기판 제조방법에는 제조공정이 복잡하고 정밀도가 낮다는 문제점이 있었다.In conventional semiconductor package substrate manufacturing, through-holes are formed using CCL (Copper Clad Laminate) in which copper foil is laminated, and the inner surface of the through-hole is plated to electrically connect the top and bottom copper foils, and then the top and bottom copper foils are electrically connected. Each copper foil was manufactured through a process such as patterning using a photoresist. However, this conventional semiconductor package substrate manufacturing method has a problem in that the manufacturing process is complicated and the precision is low.

이에 근래에는, 제조공정의 단순화 등을 위해서 전도성 베이스층에 절연성 물질을 충진하는 것으로 반도체 패키지 기판을 제조하는 방법이 도입되고 있다.In recent years, a method of manufacturing a semiconductor package substrate by filling an insulating material in a conductive base layer has been introduced to simplify the manufacturing process.

본 발명은 제조 시에 반도체 패키지 기판의 휨이 개선된 반도체 패키지 기판용 조성물 및 이를 포함하는 반도체 패키지 기판을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.An object of the present invention is to provide a composition for a semiconductor package substrate with improved warpage of the semiconductor package substrate during manufacture and a semiconductor package substrate including the same. However, these tasks are illustrative, and the scope of the present invention is not limited thereby.

본 발명의 일 관점에 따르면, 용융 구상 실리카를 포함하는 무기 충전재; 수소첨가 니트릴부타디엔고무(Hydrogenated Nitrile Butadiene Rubber: HNBR); 열경화성 폴리이미드 수지; 광중합성 화합물; 실록산 변성 에폭시 수지; 고무 변성 에폭시 수지; 에폭시화 폴리부타디엔; 적어도 1종 이상의 경화제; 및 이미다졸계 경화 촉진제; 를 구비하는, 반도체 패키지 기판용 절연성 조성물이 제공된다.According to one aspect of the present invention, an inorganic filler containing fused spherical silica; hydrogenated nitrile butadiene rubber (HNBR); thermosetting polyimide resin; photopolymerizable compounds; siloxane-modified epoxy resins; rubber-modified epoxy resin; epoxidized polybutadiene; At least one curing agent; and an imidazole-based curing accelerator; Provided is an insulating composition for a semiconductor package substrate comprising a.

본 실시예에 따르면, 상기 무기 충전재는 70wt% 이상 85wt% 이하 포함될 수 있다.According to this embodiment, the inorganic filler may be included in an amount of 70wt% or more and 85wt% or less.

본 실시예에 따르면, 상기 수소 첨가 니트릴부타디엔고무(HNBR)는 3wt% 이상 5wt% 이하 포함될 수 있다.According to this embodiment, the hydrogenated nitrile butadiene rubber (HNBR) may be included in an amount of 3 wt% or more and 5 wt% or less.

본 실시예에 따르면, 상기 광중합성 화합물은 장쇄 비스페놀 A계 에폭시 수지일 수 있으며, 상기 광중합성 화합물은 0.1wt% 이상 1.5wt% 이하 포함될 수 있다.According to this embodiment, the photopolymerizable compound may be a long-chain bisphenol A-based epoxy resin, and the photopolymerizable compound may be included in an amount of 0.1wt% or more and 1.5wt% or less.

본 실시예에 따르면, 상기 실록산 변성 에폭시 수지는 0.1wt% 이상 3.0wt% 포함될 수 있다.According to this embodiment, the siloxane-modified epoxy resin may be included in an amount of 0.1 wt% or more and 3.0 wt%.

본 실시예에 따르면, 상기 고무 변성 에폭시 수지는 0.1wt% 이상 4wt% 이하 포함될 수 있다.According to this embodiment, the rubber-modified epoxy resin may be included in an amount of 0.1 wt% or more and 4 wt% or less.

본 실시예에 따르면, 상기 에폭시화 폴리부타디엔은 0.1wt% 이상 2.0wt% 이하 포함되는, 반도체 패키지 기판용 절연성 조성물.According to this embodiment, the epoxidized polybutadiene is contained in 0.1wt% or more and 2.0wt% or less, the insulating composition for a semiconductor package substrate.

본 실시예에 따르면, 상기 적어도 1종 이상의 경화제는 0.01wt% 이상 0.5wt% 이하 포함될 수 있다.According to this embodiment, the at least one curing agent may be included in 0.01wt% or more and 0.5wt% or less.

본 실시예에 따르면, 상기 적어도 1종 이상의 경화제는 디시안디아미드(Dicyandiamide), 페놀 노블락 경화제 및 산무수물 중 적어도 1종 이상을 포함할 수 있다.According to this embodiment, the at least one curing agent may include at least one of dicyandiamide, a phenol novolak curing agent, and an acid anhydride.

본 실시예에 따르면, 상기 열경화성 폴리이미드 수지는 BT(Bismaleimide Triazine) 수지일 수 있다.According to this embodiment, the thermosetting polyimide resin may be BT (Bismaleimide Triazine) resin.

본 실시예에 따르면, 상기 이미다졸계 경화 촉진제는 1-메틸 이미다졸(1-methyl imidazole), 2-메틸 이미다졸(2-methyl imidazole), 2-에틸 4-메틸 이미다졸(2-ethyl 4-methyl imidazole), 2-페닐 이미다졸(2-phenyl imidazole), 2-시클로헥실 4-메틸 이미다졸(2-cyclohexyl 4-methyl imidazole), 4-부틸 5-에틸 이미다졸(4-butyl 5-ethyl imidazole), 2-메틸 5-에틸 이미다졸(2-methyl 5-ethyl imidazole), 2-옥틸 4-헥실 이미다졸(2-octhyl 4-hexyl imidazole), 2,5-디클로로-4-에틸 이미다졸(2,5-dichloro-4-ethyl imidazole), 2-부톡시 4-알릴 이미다졸(2-butoxy 4-allyl imidazole) 등과 같은 이미다졸, 및 상기 이미다졸 유도체 중에서 선택된 1종 이상을 포함할 수 있다.According to this embodiment, the imidazole-based curing accelerator is 1-methyl imidazole, 2-methyl imidazole, 2-ethyl 4-methyl imidazole (2-ethyl 4 -methyl imidazole, 2-phenyl imidazole, 2-cyclohexyl 4-methyl imidazole, 4-butyl 5-ethyl imidazole ethyl imidazole), 2-methyl 5-ethyl imidazole, 2-octyl 4-hexyl imidazole, 2,5-dichloro-4-ethyl imidazole imidazole such as 2,5-dichloro-4-ethyl imidazole, 2-butoxy 4-allyl imidazole, and at least one selected from the above imidazole derivatives. can

본 발명의 다른 관점에 따르면, 전도성 물질을 포함하고, 적어도 일 면에 위치한 홈 또는 트렌치를 갖는, 베이스층; 및 상기 베이스층의 상기 홈 또는 트렌치에 매립된, 수지층;을 구비하고, 상기 수지층은 제1항 내지 제11항 중 어느 한 항의 반도체 패키지 기판용 절연성 조성물을 포함하는 반도체 패키지 기판을 제공한다.According to another aspect of the present invention, the base layer includes a conductive material and has a groove or trench located on at least one surface; and a resin layer buried in the groove or trench of the base layer, wherein the resin layer includes the insulating composition for a semiconductor package substrate according to any one of claims 1 to 11. .

본 실시예에 따르면, 지면과 평행한 평면을 기준면이라 할 때, 상기 기준면에서 이격된 상기 반도체 패키지 기판까지의 최대 거리는 3mm 이하일 수 있다.According to this embodiment, when a plane parallel to the ground is referred to as a reference plane, a maximum distance from the reference plane to the semiconductor package substrate may be 3 mm or less.

본 발명의 또 다른 관점에 따르면, 전도성 소재의 베이스층을 준비하는 단계; 상기 베이스층의 적어도 일면에 홈 또는 트렌치를 형성하는 단계; 상기 홈 또는 트렌치에 절연성 조성물을 충진하여 수지층을 형성하는 단계; 상기 홈 또는 트렌치 외부로 노출되어 과충진된 절연성 조성물의 부분을 제거하는 단계;를 포함하고, 상기 절연성 조성물은, 수소첨가 니트릴부타디엔고무(Hydrogenated Nitrile Butadiene Rubber: HNBR); 열경화성 폴리이미드 수지; 광중합성 화합물; 실록산 변성 에폭시 수지; 고무 변성 에폭시 수지; 에폭시화 폴리부타디엔; 적어도 1종 이상의 경화제; 이미다졸계 경화 촉진제; 및 실리카, 용매제 및 실란 커플링 에이전트를 포함하는 무기 충전재를 포함하는, 반도체 패키지 기판의 제조방법이 게공된다.According to another aspect of the present invention, preparing a base layer of a conductive material; forming a groove or a trench on at least one surface of the base layer; forming a resin layer by filling the groove or trench with an insulating composition; and removing a portion of the insulating composition that is exposed to the outside of the groove or trench and is overfilled, wherein the insulating composition includes hydrogenated nitrile butadiene rubber (HNBR); thermosetting polyimide resin; photopolymerizable compounds; siloxane-modified epoxy resins; rubber-modified epoxy resin; epoxidized polybutadiene; At least one curing agent; imidazole-based curing accelerator; And a method for manufacturing a semiconductor package substrate including an inorganic filler including silica, a solvent and a silane coupling agent is disclosed.

본 실시예에 따르면, 상기 과충진된 절연성 조성물의 부분을 제거하는 단계는 과충진된 절연성 조성물의 부분을 그라인딩 공정으로 제어할 수 있다.According to this embodiment, the step of removing the overfilled insulating composition portion may be controlled by a grinding process for the overfilled insulating composition portion.

본 실시예에 따르면, 상기 그라인딩 공정 후, 지면과 평행한 평면을 기준면이라 할 때, 상기 기준면에서 이격된 상기 반도체 패키지 기판까지의 최대 거리는 3mm 이하일 수 있다.According to the present embodiment, when a plane parallel to the ground is referred to as a reference plane after the grinding process, a maximum distance from the reference plane to the semiconductor package substrate may be 3 mm or less.

본 실시예에 따르면, 무기 충전재 70wt% 이상 85% 이하, 상기 수소 첨가 니트릴부타디엔고무는 3wt% 이상 5wt% 이하, 상기 장쇄 비스페놀 A계 에폭시 수지는 0.1wt% 이상 1.5wt% 이하, 상기 실록산 변성 에폭시 수지는 0.1wt% 이상 2.8wt% 이하, 상기 고무 변성 에폭시 수지는 0.1wt% 이상 4wt% 이하, 상기 에폭시화 폴리부타디엔은 0.1wt% 이상 1.8wt% 이하, 상기 적어도 1종 이상의 경화제는 0.01wt% 이상 0.5wt% 이하 포함될 수 있다.According to this embodiment, the inorganic filler is 70wt% or more and 85% or less, the hydrogenated nitrile butadiene rubber is 3wt% or more and 5wt% or less, the long-chain bisphenol A-based epoxy resin is 0.1wt% or more and 1.5wt% or less, the siloxane-modified epoxy Resin is 0.1wt% or more and 2.8wt% or less, the rubber-modified epoxy resin is 0.1wt% or more and 4wt% or less, the epoxidized polybutadiene is 0.1wt% or more and 1.8wt% or less, and the at least one curing agent is 0.01wt% More than 0.5 wt% or less may be included.

본 실시예에 따르면, 상기 적어도 1종 이상의 경화제는 디시안디아미드(Dicyandiamide), 페놀 노블락 경화제 및 산무수물 중 적어도 1종 이상을 포함할 수 있다.According to this embodiment, the at least one curing agent may include at least one of dicyandiamide, a phenol novolak curing agent, and an acid anhydride.

본 실시예에 따르면, 상기 열경화성 폴리이미드 수지는 BT(Bismaleimide Triazine) 수지일 수 있다.According to this embodiment, the thermosetting polyimide resin may be BT (Bismaleimide Triazine) resin.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다. Other aspects, features and advantages other than those described above will become apparent from the following drawings, claims and detailed description of the invention.

이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.These general and specific aspects may be practiced using a system, method, computer program, or any combination of systems, methods, or computer programs.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조 시에 반도체 패키지 기판의 휨이 개선된 반도체 패키지 기판용 조성물 및 이를 포함하는 반도체 패키지 기판을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to one embodiment of the present invention made as described above, it is possible to implement a composition for a semiconductor package substrate in which warpage of a semiconductor package substrate is improved during manufacture and a semiconductor package substrate including the same. Of course, the scope of the present invention is not limited by these effects.

도 1 및 도 2는 본 발명의 일 실시예에 따른 반도체 패키지 기판을 개략적으로 도시한 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지 기판용 절연성 조성물을 사용한 반도체 패키지 기판을 개략적으로 도시한 단면도이다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 반도체 패키지 기판의 제조방법의 일부를 개략적으로 도시한 단면도들이다.
1 and 2 are schematic cross-sectional views of a semiconductor package substrate according to an embodiment of the present invention.
3 is a schematic cross-sectional view of a semiconductor package substrate using an insulating composition for a semiconductor package substrate according to an embodiment of the present invention.
4 to 7 are cross-sectional views schematically illustrating a part of a method of manufacturing a semiconductor package substrate according to an embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and methods for achieving them will become clear with reference to the embodiments described later in detail together with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when describing with reference to the drawings, the same or corresponding components are assigned the same reference numerals, and overlapping descriptions thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In the following embodiments, terms such as first and second are used for the purpose of distinguishing one component from another component without limiting meaning. Also, expressions in the singular number include plural expressions unless the context clearly dictates otherwise.

한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. Meanwhile, terms such as include or have mean that features or elements described in the specification exist, and do not preclude the possibility that one or more other features or elements may be added. In addition, when a part such as a film, region, component, etc. is said to be "on" or "on" another part, not only when it is "directly on" or "on" another part, but also another film in the middle, A case where a region, component, etc. are interposed is also included.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In the drawings, the size of components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, the present invention is not necessarily limited to the illustrated bar.

x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.The x-axis, y-axis, and z-axis are not limited to the three axes of the Cartesian coordinate system, and may be interpreted in a broad sense including them. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may refer to different directions that are not orthogonal to each other.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.When an embodiment is otherwise implementable, a specific process sequence may be performed differently from the described sequence. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order reverse to the order described.

도 1 및 도 2는 본 발명의 일 실시예에 따른 반도체 패키지 기판을 개략적으로 도시한 단면도들이다.1 and 2 are schematic cross-sectional views of a semiconductor package substrate according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 기판(10)은 베이스층(100), 베이스층(100)의 적어도 일 면에 매립된 수지층(200)을 구비한다.Referring to FIG. 1 , a semiconductor package substrate 10 according to an embodiment of the present invention includes a base layer 100 and a resin layer 200 buried in at least one surface of the base layer 100 .

베이스층(100)은 전기 전도성 물질을 포함하는 평판 형상을 가질 수 있다. 전기 전도성 물질로는 예컨대 Fe나, Fe-Ni, Fe-Ni-Co 등과 같은 Fe합금, Cu나, Cu-Sn, Cu-Zr, Cu-Fe, Cu-Zn 등과 같은 Cu합금 등을 포함할 수 있다. 베이스층(100)은 판상 형태로 상호 반대쪽인 제1 면(100a) 및 제2 면(100b)을 가질 수 있다.The base layer 100 may have a flat plate shape including an electrically conductive material. The electrically conductive material may include, for example, Fe, Fe alloys such as Fe-Ni, Fe-Ni-Co, etc., Cu or Cu alloys such as Cu-Sn, Cu-Zr, Cu-Fe, Cu-Zn, etc. there is. The base layer 100 may have a first surface 100a and a second surface 100b opposite to each other in a plate shape.

베이스층(100)의 제1 면(100a)에는 제1 홈 또는 제1 트렌치(H1)가 구비될 수 있다. 제1 홈 또는 제1 트렌치(H1)에는 수지층(200)이 충진될 수 있다. 수지층(200)은 베이스층(100)의 제1 면(100a)과 동일 면까지 충진되어, 베이스층(100)의 제1 면(100a)은 평탄화한 면을 이룰 수 있다.A first groove or a first trench H1 may be provided on the first surface 100a of the base layer 100 . The resin layer 200 may be filled in the first groove or the first trench H1 . The resin layer 200 may be filled up to the same surface as the first surface 100a of the base layer 100, so that the first surface 100a of the base layer 100 may be flattened.

다른 실시예로, 도 2와 같이 베이스층(100)의 제2 면(100b)에는 제2 홈 또는 제2 트렌치(H2)가 구비될 수도 있다. 제2 홈 또는 제2 트렌치(H2)는 반대측에 수지층(200)가 형성된 부분까지 식각되며, 제2 홈 또는 제2 트렌치(H2)를 통해 제1 면(100a)에 매립된 수지층(200)의 적어도 일부가 노출될 수 있다.In another embodiment, as shown in FIG. 2 , a second groove or a second trench H2 may be provided on the second surface 100b of the base layer 100 . The second groove or the second trench H2 is etched to a portion where the resin layer 200 is formed on the opposite side, and the resin layer 200 buried in the first surface 100a through the second groove or the second trench H2. ), at least a portion of which may be exposed.

본 명세서에서 도 1 및 도 2를 비롯하여 설명하는 반도체 패키지 기판(10)은 일 제조 공정 중의 반도체 패키지 기판(10)의 일 형태일 수도 있고, 완성된 반도체 패키지 기판(10)일 수도 있다. The semiconductor package substrate 10 described in this specification, including FIGS. 1 and 2 , may be one form of the semiconductor package substrate 10 during a manufacturing process or may be a completed semiconductor package substrate 10 .

베이스층(100)의 제1 면(100a)에는 제1 홈 또는 제1 트렌치(H1)와 이들 사이에 충진된 수지층(200)에 의해 제1 도전패턴(102)이 형성되며, 베이스층(100)의 제2 면(100b)에는 제2 홈 또는 제2 트렌치(H2)와 이들을 통해 노출된 수지층(200)에 의해 제2 도전패턴(104)이 나타난다.The first conductive pattern 102 is formed on the first surface 100a of the base layer 100 by the first groove or first trench H1 and the resin layer 200 filled therebetween, and the base layer ( The second conductive pattern 104 is formed on the second surface 100b of 100 by the second groove or the second trench H2 and the resin layer 200 exposed through them.

도 1 등에서는 베이스층(100)의 제1 면(100a)에 제1 홈 또는 제1 트렌치(H1)가 구비되는 것으로 도시되었으나, 다른 실시예로 베이스층(100)의 제2 면(100b)에 제1 홈 또는 제1 트렌치(H1)가 형성되고, 베이스층(100)의 제1 면(100a)에 제2 홈 또는 제2 트렌치(H2)가 구비될 수도 있다. 즉, 베이스층(100)의 제1 면(100a)을 하면, 제2 면(100b)을 상면이라고 할 때, 제2 면(100b)에 먼저 제1 홈 또는 제1 트렌치(H1)가 형성되고, 그 후 제1 면(100a)에 제2 홈 또는 제2 트렌치(H2)가 구비되어 도 1 및 도 2의 구조가 상하반전된 형태를 가질 수도 있다.In FIG. 1 and the like, it is shown that the first groove or the first trench H1 is provided on the first surface 100a of the base layer 100, but in another embodiment, the second surface 100b of the base layer 100 A first groove or a first trench H1 may be formed therein, and a second groove or a second trench H2 may be provided on the first surface 100a of the base layer 100 . That is, when the first surface 100a of the base layer 100 is referred to as the upper surface, the first groove or the first trench H1 is formed on the second surface 100b. , and then the first surface 100a is provided with a second groove or a second trench H2 so that the structure of FIGS. 1 and 2 may have an upside down shape.

본 발명의 일 실시예에 따른 수지층(200)은 반도체 기판 용 절연성 조성물을 포함할 수 있다. 절연성 조성물은 용융 구상 실리카를 포함하는 무기 충전재, 수소첨가 니트릴부타디엔고무(Hydrogenated Nitrile Butadiene Rubber: HNBR), 열경화성 폴리이미드 수지, 장쇄 비스페놀 A계 에폭시 수지, 실록산 변성 에폭시 수지, 고무 변성 에폭시 수지, 에폭시화 폴리부타디엔, 적어도 1종 이상의 경화제, 이미다졸계 경화 촉진제를 포함한다.The resin layer 200 according to an embodiment of the present invention may include an insulating composition for a semiconductor substrate. The insulating composition includes inorganic fillers including fused spherical silica, hydrogenated nitrile butadiene rubber (HNBR), thermosetting polyimide resin, long-chain bisphenol A-based epoxy resin, siloxane-modified epoxy resin, rubber-modified epoxy resin, and epoxidation. It includes polybutadiene, at least one curing agent, and an imidazole-based curing accelerator.

무기 충전재는 용융 구상 실리카를 포함할 수 있다. 용융 구상 실리카는 예컨대, 지름 약 50㎛ 내지 60㎛의 실리카, 바람직하게는 지름 약 55㎛ 사이즈의 실리카를 사용할 수 있다. 일 실시예로, 절연성 조성물 내에서 무기 충전재는 약 80wt% 내지 90wt%, 바람직하게 약 85wt%를 포함할 수 있다.The inorganic filler may include fused spherical silica. As the fused spherical silica, for example, silica having a diameter of about 50 μm to 60 μm, preferably silica having a diameter of about 55 μm may be used. In one embodiment, the inorganic filler in the insulating composition may include about 80wt% to about 90wt%, preferably about 85wt%.

무기 충전재는 용융 구상 실리카를 분산시키기 위해 용매제 및 실란 커플링 에이전트를 더 포함할 수 있다. 용매제는 저점도 타입을 사용할 수 있으며, 예컨대, MEK(Methyl Ethyl Ketone), DMF(Dimethylformamide), MFG(Polyethylene Glycol Monomethyl Ether), BFG(Propylene Glycol Monobutyl Ether), BG(Ethylene Glycol Monobutyl Ether) 및 MDG(Diethylene Glycol Monomethyl Ether) 중 적어도 하나 이상을 포함할 수 있다. 실란 커플링 에이전트는 예컨대, Vinyltrimethoxysilane, 2-(3,4 epoxycyclohexyl), ethyltrimethoxysilane, 3-Glycidoxypropyl trimethoxysilane, p-Styryltrimethoxysilane, 3-Methacryloxypropyl methyldimethoxysilane, 3-Methacryloxypropyl methyldiethoxysilane, 3-Acryloxypropyl, trimethoxysilane, 3-Aminopropyltriethoxysilane, 3-Ureidopropyltrialkoxysilane 3-Isocyanatepropyltriethoxysilane 및 3-(Trimethoxysilyl)propylsuccinic anhydride 중 적어도 1종 또는 2종을 혼합하여 사용할 수 있다.The inorganic filler may further include a solvent agent and a silane coupling agent to disperse the fused spherical silica. A low-viscosity type of the solvent may be used, for example, MEK (Methyl Ethyl Ketone), DMF (Dimethylformamide), MFG (Polyethylene Glycol Monomethyl Ether), BFG (Propylene Glycol Monobutyl Ether), BG (Ethylene Glycol Monobutyl Ether) and MDG (Diethylene Glycol Monomethyl Ether). Silane coupling agents include, for example, Vinyltrimethoxysilane, 2-(3,4 epoxycyclohexyl), ethyltrimethoxysilane, 3-Glycidoxypropyl trimethoxysilane, p-Styryltrimethoxysilane, 3-Methacryloxypropyl methyldimethoxysilane, 3-Methacryloxypropyl methyldiethoxysilane, 3-Acryloxypropyl, trimethoxysilane, 3-Aminopropyltriethoxysilane, 3 -Ureidopropyltrialkoxysilane 3-Isocyanatepropyltriethoxysilane and 3-(Trimethoxysilyl)propylsuccinic anhydride can be used by mixing at least one or two kinds.

수소첨가 니트릴부타디엔고무(HNBR)는 약 3wt% 내지 5wt% 포함될 수 있다. 본 실시예에서 수소첨가 니트릴부타디엔고무(HNBR)의 니트릴 함량은 한정되지 않는다. 수소첨가 니트릴부타디엔고무(HNBR)는 예컨대, Very High Nitrite Zetpol® 0020, High Nitrile Zetpol® 1010, Zetpol® 1020, Middle High Nitrile Zetpol® 2001, Zetpol® 2010, Zetpol® 2020, Zetpol® 2030L 등을 사용할 수 있다. Hydrogenated nitrile butadiene rubber (HNBR) may be included in about 3wt% to 5wt%. In this embodiment, the nitrile content of hydrogenated nitrile butadiene rubber (HNBR) is not limited. Hydrogenated nitrile butadiene rubber (HNBR), for example, Very High Nitrite Zetpol® 0020, High Nitrile Zetpol® 1010, Zetpol® 1020, Middle High Nitrile Zetpol® 2001, Zetpol® 2010, Zetpol® 2020, Zetpol® 2030L, etc. can be used. there is.

수소첨가 니트릴부타디엔고무(HNBR)은 절연성 조성물의 유연성(flexibility)를 향상시켜 제조 과정, 특히 과충진된 수지층 부분을 제거하는 그라인딩 공정에서 고온, 고압에 의해 반도체 패키지 기판에 휨(warpage)이 발생하는 것을 완화 또는 최소화시킬 수 있다. 수소첨가 니트릴부타디엔고무(HNBR)가 3wt% 미만으로 첨가될 경우 반도체 패키지 기판에 유연성이 충분히 발휘되지 않을 수 있고, 수소첨가 니트릴부타디엔고무(HNBR)가 5wt% 초과하여 첨가될 경우 반도체 패키지 기판의 강도가 부족하여 추후 패키징 작업 및 솔더링 시 반도체 패키지 기판에 변형이 발생할 수 있다.Hydrogenated nitrile butadiene rubber (HNBR) improves the flexibility of the insulating composition and warpage occurs on the semiconductor package substrate due to high temperature and high pressure during the manufacturing process, especially in the grinding process that removes the overfilled resin layer. can be mitigated or minimized. When hydrogenated nitrile butadiene rubber (HNBR) is added in an amount of less than 3wt%, the flexibility of the semiconductor package substrate may not be sufficiently exhibited, and when hydrogenated nitrile butadiene rubber (HNBR) is added in an amount exceeding 5wt%, the strength of the semiconductor package substrate Deformation may occur in the semiconductor package substrate during subsequent packaging and soldering due to lack of .

열경화성 폴리이미드(thermosetting polyimide) 수지는 약 0.1wt% 내지 3.0wt% 포함될 수 있으며, 바람직하게 1.9wt% 이상 2.3wt% 이하로 포함될 수 있다. 일반적으로 폴리이미드는 열가소성이나, 본 발명의 일 실시예에 따른 폴리이미드는 열경화성의 성질을 갖는다는 것에서 차이가 있다. 열경화성 폴리이미드 수지는 예컨대, BT(Bismaleimide Triazine) 수지일 수 있으며, 제품명 Naonzine-500을 사용할 수 있다.The thermosetting polyimide resin may be included in an amount of about 0.1wt% to about 3.0wt%, preferably 1.9wt% or more and 2.3wt% or less. In general, polyimide is thermoplastic, but polyimide according to an embodiment of the present invention has a difference in that it has thermosetting properties. The thermosetting polyimide resin may be, for example, BT (Bismaleimide Triazine) resin, and a product name Naonzine-500 may be used.

일 실시예로, 반도체 기판 용 절연성 조성물은 광중합성 화합물을 2종 이상 포함할 수 있다. 보다 구체적으로, 광중합성 화합물은 광 양이온 중합성 화합물일 수 있다. 광 양이온 중합성 화합물로는 예컨대, 장쇄 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지 등의 비스페놀형 에폭시 수지; 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 지방족 에폭시 수지, 지환식 에폭시 수지, 나프탈렌형 에폭시 수지, 다관능성 에폭시 수지, 비페닐형 에폭시 수지, 글리시딜에테르형 에폭시 수지, 글리시딜에스테르형 에폭시 수지, 글리시딜아민형 에폭시 수지; 수소화된 비스페놀 A형 에폭시 수지 등의 알콜형 에폭시 수지; 브롬화 에폭시 수지 등의 할로겐화 에폭시 수지; 고무 변성 우레탄 수지, 우레탄 변성 에폭시 수지, 에폭시화 폴리부타디엔, 에폭시화 스티렌-부타디엔-스티렌 블록 공중합체, 에폭시기 함유 폴리에스테르 수지, 에폭시기 함유 폴리우레탄 수지, 에폭시기 함유 아크릴 수지 등의 에폭시기 함유 화합물; 페녹시메틸옥세탄, 3,3-비스(메톡시메틸)옥세탄, 3,3-비스(페녹시메틸)옥세탄, 3-에틸-3-(페녹시메틸)옥세탄, 3-에틸-3-(2-에틸헥실옥시메틸)옥세탄, 3-에틸-3-{[3-(트리에톡시실릴)프로폭시]메틸}옥세탄, 페놀 노볼락 옥세탄, 1,4-비스{[(3-에틸-3-옥세타닐)메톡시]메틸}벤젠 등의 옥세타닐기 함유 화합물 등을 들 수 있으며, 이들은 단독 또는 2종 이상 혼합하여 사용할 수 있다.In one embodiment, the insulating composition for a semiconductor substrate may include two or more types of photopolymerizable compounds. More specifically, the photopolymerizable compound may be a photocationically polymerizable compound. Examples of the photocationically polymerizable compound include "bisphenol-type" epoxy"resins such as long-chain bisphenol A-type"epoxy"resin and "bisphenol"F-type"epoxy"resin; novolak type "epoxy" resins such as phenol novolak type "epoxy" resins and cresol novolac type "epoxy" resins; aliphatic "epoxy" resin, alicyclic "epoxy" resin, naphthalene type "epoxy" resin, polyfunctional "epoxy" resin, biphenyl type "epoxy" resin, glycidyl ether type "epoxy" resin, glycidyl ester type "epoxy" resin, glycidylamine type "resin" epoxy; alcohol-type "epoxy" resins such as hydrogenated "bisphenol" A-type "epoxy" resin; halogenated "epoxy" resins such as brominated "epoxy" resins; Epoxy group-containing compounds such as rubber-modified urethane resins, urethane-modified "epoxy" resins, "epoxylated polybutadienes," epoxidized styrene-butadiene-styrene block copolymers, "epoxy group-containing polyester resins," epoxy group-containing polyurethane resins, and "epoxy group-containing acrylic resins; Phenoxymethyloxetane, 3,3-bis(methoxymethyl)oxetane, 3,3-bis(phenoxymethyl)oxetane, 3-ethyl-3-(phenoxymethyl)oxetane, 3-ethyl- 3-(2-ethylhexyloxymethyl)oxetane, 3-ethyl-3-{[3-(triethoxysilyl)propoxy]methyl}oxetane, phenol novolak oxetane, 1,4-bis{[ and oxetanyl group-containing compounds such as (3-ethyl-3-oxetanyl)methoxy]methyl}benzene. These may be used alone or in combination of two or more.

본 실시예에서, 반도체 기판 용 절연성 조성물은 장쇄 비스페놀 A형 에폭시 수지를 포함할 수 있으며, 장쇄 비스페놀 A형 에폭시 수지는 약 0.1wt% 내지 1.5wt%로 포함될 수 있고, 바람직하게는 약 1.2wt% 내지 1.5wt%로 포함될 수 있다.In this embodiment, the insulating composition for a semiconductor substrate may include a long-chain bisphenol A-type "epoxy" resin, and the long-chain bisphenol A-type "epoxy" resin may be included at about 0.1 wt% to 1.5 wt%, preferably about 1.2 wt%. to 1.5 wt%.

또한 본 실시예에서, 반도체 기판 용 절연성 조성물은 에폭시화 폴리부타디엔을 포함할 수 있으며, 에폭시화 폴리부타디엔은 약 0.1wt% 이상 2.0wt% 이하로 포함될 수 있고, 바람직하게 1.5wt% 이상 1.8wt% 이하로 포함될 수 있다.Also, in this embodiment, the insulating composition for a semiconductor substrate may include epoxidized polybutadiene, and the epoxidized polybutadiene may be included in about 0.1wt% or more and 2.0wt% or less, preferably 1.5wt% or more and 1.8wt%. may be included below.

일 실시예로, 반도체 기판 용 절연성 조성물은 적어도 2종 이상의 에폭시 수지를 포함할 수 있다. 상기 에폭시 수지로는, 예를 들어, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 E 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 2,2'-디알릴비스페놀 A 형 에폭시 수지, 수첨 비스페놀형 에폭시 수지, 프로필렌옥사이드 부가 비스페놀 A 형 에폭시 수지, 레조르시놀형 에폭시 수지, 비페닐형 에폭시 수지, 술파이드형 에폭시 수지, 디페닐에테르형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 나프틸렌에테르형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 오르토 크레졸 노볼락형 에폭시 수지, 디시클로펜타디엔 노볼락형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 나프탈렌 페놀 노볼락형 에폭시 수지, 글리시딜아민형 에폭시 수지, 알킬폴리올형 에폭시 수지, 고무 변성형 에폭시 수지, 글리시딜에스테르 화합물 중 적어도 2종 이상을 포함할 수 있다. 일 실시예로, 반도체 기판 용 절연성 조성물은 실록산 변성 에폭시 수지 및 고무 변성 에폭시 수지를 포함할 수 있다.In one embodiment, the insulating composition for a semiconductor substrate may include at least two or more epoxy resins. Examples of the above "epoxy" resin include bisphenol A type "epoxy" resin, bisphenol F type "epoxy" resin, bisphenol E type "epoxy" resin, bisphenol S type "epoxy" resin, 2,2'-diallylbisphenol A type "epoxy" resin, and hydrogenated bisphenol type. Epoxy Resin, Propylene Oxide Added Bisphenol A Type Epoxy Resin, Resorcinol Type Epoxy Resin, Biphenyl Type Epoxy Resin, Sulfide Type Epoxy Resin, Diphenyl Ether Type Epoxy Resin, Dicyclopentadiene Type Epoxy Resin, Naphthalene Type Epoxy Resin, Naphthalene Type Epoxy Resin, Fluorene type "epoxy" resin, naphthylene ether type "epoxy" resin, phenol novolak type "epoxy" resin, ortho-cresol novolak type "epoxy" resin, dicyclopentadiene novolak type "epoxy" resin, biphenyl novolac type "epoxy" resin, naphthalene phenol novolac At least two or more of the type "epoxy" resin, glycidylamine type "epoxy" resin, alkyl polyol type "epoxy" resin, "rubber" modified type "epoxy" resin, and glycidyl ester compound may be included. In one embodiment, the insulating composition for a semiconductor substrate may include a siloxane-modified epoxy resin and a rubber-modified epoxy resin.

실록산 변성 에폭시 수지는 약 0.1wt% 내지 3.0%로 포함될 수 있으며, 바람직하게는 약 2.3wt% 내지 2.8wt%로 포함될 수 있다. 실록산 변성 에폭시 수지는 관능성 실란 변성 고형 에폭시 수지일 수 있다. 실록산 변성 에폭시 수지는 내열성이 우수한 폴리이미드 합성 중 실록산을 투입하여 실록산이미드를 제조하고, 실록산이미드의 말단을 에폭시기와 반응시켜 변성 에폭시 수지를 합성하여 사용할 수 있다. 이를 통해 내열성과 접착력을 향상시킬 수 있다. 예를 들어, 실록산 변성 에폭시 수지는 제품명 KSR276M70(국도화학)을 사용할 수 있다. 실록산 변성 에폭시 수지는 구리(Cu)와의 접착력을 향상시키기 위해 첨가될 수 있다.The siloxane-modified epoxy resin may be included in about 0.1wt% to 3.0%, preferably about 2.3wt% to 2.8wt%. The siloxane-modified epoxy resin may be a functional silane-modified solid epoxy resin. The siloxane-modified epoxy resin can be used by preparing siloxaneimide by adding siloxane during polyimide synthesis having excellent heat resistance, and reacting the terminal of the siloxaneimide with an epoxy group to synthesize a modified epoxy resin. Through this, it is possible to improve heat resistance and adhesive strength. For example, the siloxane-modified epoxy resin may use the product name KSR276M70 (Kukdo Chemical). A siloxane-modified epoxy resin may be added to improve adhesion with copper (Cu).

고무 변성 에폭시 수지는 약 0.1wt% 이상 4.0wt% 이하로 포함될 수 있으며, 바람직하게 3.0wt% 이상 4.0wt% 이하로 포함될 수 있다. 고무 변성 에폭시 수지는 롤투롤(roll-to-roll) 공정에서 절연성 조성물의 크랙을 방지하기 위해 첨가될 수 있다.The rubber-modified epoxy resin may be included in about 0.1wt% or more and 4.0wt% or less, preferably 3.0wt% or more and 4.0wt% or less. The rubber-modified epoxy resin may be added to prevent cracking of the insulating composition in a roll-to-roll process.

일 실시예로, 반도체 기판 용 절연성 조성물은 1종 이상의 경화제를 포함할 수 있다. 예를 들어, 경화제는 페놀계 경화제, 아미드계 경화제, 이미다졸류 및 활성 에스테르계 경화제로 이루어지는 군에서 선택되는 적어도 1 종 이상일 수 있다. In one embodiment, the insulating composition for a semiconductor substrate may include one or more curing agents. For example, the curing agent may be at least one selected from the group consisting of phenol-based curing agents, amide-based curing agents, imidazoles, and active ester-based curing agents.

예컨대, 페놀계 경화제의 구체예로는, 비스페놀 A, 비스페놀 F, 4,4'-디하이드록시 디페닐메탄, 4,4'-디하이드록시디페닐에테르, 1,4-비스(4-하이드록시페녹시)벤젠, 1,3-비스(4-하이드록시페녹시)벤젠, 4,4'-디하이드록시디페닐술파이드, 4,4'-디하이드록시디페닐케톤, 4,4'-디하이드록시디페닐술폰, 4,4'-디하이드록시비페닐, 2,2'-디하이드록시비페닐, 10-(2,5-디하이드록시페닐)-10H-9-옥사-10-포스파페난트렌-10-옥사이드, 페놀 노볼락, 비스페놀 A 노볼락, o-크레졸 노볼락, m-크레졸 노볼락, p-크레졸 노볼락, 자일레놀 노볼락, 폴리-p-하이드록시스티렌, 하이드로퀴논, 레조르신, 카테콜, t-부틸카테콜, t-부틸하이드로퀴논, 플루오로글리시놀, 피로갈롤, t-부틸피로갈롤, 알릴화피로갈롤, 폴리알릴화피로갈롤, 1,2,4-벤젠트리올, 2,3,4-트리하이드록시벤조페논, 1,2-디하이드록시나프탈렌, 1,3-디하이드록시나프탈렌, 1,4-디하이드록시나프탈렌, 1,5-디하이드록시나프탈렌, 1,6-디하이드록시나프탈렌, 1,7-디하이드록시나프탈렌, 1,8-디하이드록시나프탈렌, 2,3-디하이드록시나프탈렌, 2,4-디하이드록시나프탈렌, 2,5-디하이드록시나프탈렌, 2,6-디하이드록시나프탈렌, 2,7-디하이드록시나프탈렌, 2,8-디하이드록시나프탈렌, 상기 디하이드록시나프탈렌의 알릴화물 또는 폴리알릴화물, 알릴화 비스페놀 A, 알릴화 비스페놀 F, 알릴화 페놀 노볼락, 알릴화 피로갈롤 등이 예시된다. 상기 페놀계 경화제는 1종만으로 사용할 수 있고, 2종 이상을 임의의 조합 및 비율로 혼합하여 사용할 수도 있다.For example, as specific examples of the phenol-based curing agent, bisphenol A, bisphenol F, 4,4'-dihydroxydiphenylmethane, 4,4'-dihydroxydiphenyl ether, 1,4-bis(4-hydroxy hydroxyphenoxy) benzene, 1,3-bis (4-hydroxyphenoxy) benzene, 4,4'-dihydroxydiphenyl sulfide, 4,4'-dihydroxydiphenyl ketone, 4,4' -Dihydroxydiphenylsulfone, 4,4'-dihydroxybiphenyl, 2,2'-dihydroxybiphenyl, 10-(2,5-dihydroxyphenyl)-10H-9-oxa-10 -Phosphaphenanthrene-10-oxide, phenol novolac, bisphenol A novolac, o-cresol novolac, m-cresol novolac, p-cresol novolac, xylenol novolak, poly-p-hydroxystyrene , hydroquinone, resorcin, catechol, t-butylcatechol, t-butylhydroquinone, fluoroglycinol, pyrogallol, t-butylpyrogallol, allylated pyrogallol, polyallylated pyrogallol, 1, 2,4-benzenetriol, 2,3,4-trihydroxybenzophenone, 1,2-dihydroxynaphthalene, 1,3-dihydroxynaphthalene, 1,4-dihydroxynaphthalene, 1,5 -Dihydroxynaphthalene, 1,6-dihydroxynaphthalene, 1,7-dihydroxynaphthalene, 1,8-dihydroxynaphthalene, 2,3-dihydroxynaphthalene, 2,4-dihydroxynaphthalene , 2,5-dihydroxynaphthalene, 2,6-dihydroxynaphthalene, 2,7-dihydroxynaphthalene, 2,8-dihydroxynaphthalene, allylated or polyallylated dihydroxynaphthalene, allylated bisphenol A, allylated bisphenol F, allylated phenol novolac, allylated pyrogallol, and the like. The phenol-based curing agent may be used alone, or two or more types may be mixed and used in any combination and ratio.

예컨대, 경화제로서 아미드계 경화제를 사용하는 것은, 반도체 패키지 기판용 절연성 조성물의 내열성의 향상의 관점에서 바람직하다. 아미드계 경화제로는 디시안디아미드 및 그 유도체, 폴리아미드 수지 등을 들 수 있다. 상기 아미드계 경화제는 1종만으로 사용할 수 있고, 2종 이상을 임의의 조합 및 비율로 혼합하여 사용할 수도 있다.For example, it is preferable to use an amide-based curing agent as a curing agent from the viewpoint of improving the heat resistance of the insulating composition for semiconductor package substrates. Examples of the amide-based curing agent include dicyandiamide and derivatives thereof, and polyamide resins. The amide-based curing agent may be used alone, or two or more may be mixed and used in any combination and ratio.

그 밖의 경화제로는, 예를 들어, 아민계 경화제 (단, 제3급 아민을 제외한다), 산 무수물계 경화제, 제3급 아민, 유기 포스핀류, 포스포늄염, 테트라페닐붕소염, 유기산디하이드라지드, 할로겐화붕소아민 착물, 폴리메르캅탄계 경화제, 이소시아네이트계 경화제, 블록이소시아네이트계 경화제 등을 들 수 있다. 상기 그 밖의 경화제는, 1종만으로 사용할 수 있고, 2종 이상을 임의의 조합 및 비율로 혼합하여 사용할 수도 있다.Other "curing agents" include, for example, amine-based "curing agents" (except for tertiary amines), acid anhydride-based "curing agents, tertiary amines, organic phosphines, phosphonium salts, tetraphenyl boron salts, organic acid di A hydrazide, a halide boron amine complex, a polymercaptan type "curing agent, an isocyanate type" curing agent, a block isocyanate type "curing agent", and the like are exemplified. Said other hardening|curing agent can be used only by 1 type, and can also mix and use 2 or more types in arbitrary combinations and ratios.

본 실시예에서, 경화제는 예컨대, 디시안디아미드(Dicyandiamide) 및 페놀 노블락 경화제를 혼합하여 포함할 수 있다. 디시안디아미드(Dicyandiamide)는 약 0.01wt% 이상 0.2wt% 이하로 포함될 수 있으며, 바람직하게 0.1wt% 이상 0.2wt% 이하로 포함될 수 있다. 페놀 노블락 경화제는 약 0.01wt% 이상 0.1wt% 이하로 포함될 수 있으며, 바람직하게 약 0.1wt%로 포함될 수 있다.In this embodiment, the curing agent may include, for example, a mixture of dicyandiamide and a phenol novolak curing agent. Dicyandiamide may be included in about 0.01wt% or more and 0.2wt% or less, preferably 0.1wt% or more and 0.2wt% or less. Phenol novolak curing agent may be included in about 0.01wt% or more and 0.1wt% or less, preferably about 0.1wt%.

경화 촉진제는 이미다졸계 경화 촉진제를 포함할 수 있다. 경화 촉진제로서 이미다졸류를 사용하는 것은, 경화 반응을 충분히 진행시키고, 내열성을 향상시키는 관점에서 바람직하다. 이미다졸계 경화 촉진제로는, 2-페닐이미다졸, 2-에틸-4(5)-메틸이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가체, 2-페닐이미다졸이소시아누르산 부가체, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸, 및 에폭시 수지와 상기 이미다졸류의 부가체 등이 예시된다. 또한, 이미다졸계 경화 촉진제로는, 1-메틸 이미다졸(1-methyl imidazole), 2-메틸 이미다졸(2-methyl imidazole), 2-에틸 4-메틸 이미다졸(2-ethyl 4-methyl imidazole), 2-페닐 이미다졸(2-phenyl imidazole), 2-시클로헥실 4-메틸 이미다졸(2-cyclohexyl 4-methyl imidazole), 4-부틸 5-에틸 이미다졸(4-butyl 5-ethyl imidazole), 2-메틸 5-에틸 이미다졸(2-methyl 5-ethyl imidazole), 2-옥틸 4-헥실 이미다졸(2-octhyl 4-hexyl imidazole), 2,5-디클로로-4-에틸 이미다졸(2,5-dichloro-4-ethyl imidazole), 2-부톡시 4-알릴 이미다졸(2-butoxy 4-allyl imidazole) 등과 같은 이미다졸, 및 상기 이미다졸 유도체 중에서 선택된 1종 이상을 포함할 수 있다. 이미다졸류는 촉매능을 갖기 때문에, 일반적으로는 경화 촉진제로사 사용되나, 경화제의 기능도 함께 수행할 수 있다. 상기 이미다졸계 경화 촉진제는 1종만으로 사용할 수 있고, 2종 이상을 임의의 조합 및 비율로 혼합하여 사용할 수도 있다.The curing accelerator may include an imidazole-based curing accelerator. It is preferable to use imidazoles as a curing accelerator from the viewpoint of sufficiently advancing the curing reaction and improving heat resistance. As the imidazole-based curing accelerator, 2-phenylimidazole, 2-ethyl-4(5)-methylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole , 1-benzyl-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimida Zoltrimellitate, 1-cyanoethyl-2-phenylimidazolium trimellitate, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-tri Azine, 2,4-diamino-6-[2'-ethyl-4'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2' -Methylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct, 2-phenylimidazole isocyanuric acid adduct, 2-phenyl-4,5-dihydroxymethyl Midazole, 2-phenyl-4-methyl-5-hydroxymethylimidazole, and adducts of "epoxy" resin and the above imidazoles are exemplified. In addition, imidazole-based curing accelerators include 1-methyl imidazole, 2-methyl imidazole, and 2-ethyl 4-methyl imidazole. ), 2-phenyl imidazole, 2-cyclohexyl 4-methyl imidazole, 4-butyl 5-ethyl imidazole , 2-methyl 5-ethyl imidazole, 2-octyl 4-hexyl imidazole, 2,5-dichloro-4-ethyl imidazole (2 ,5-dichloro-4-ethyl imidazole), imidazole such as 2-butoxy 4-allyl imidazole, and at least one selected from the above imidazole derivatives. Since imidazoles have a catalytic function, they are generally used as curing accelerators, but may also serve as curing agents. The imidazole-based curing accelerator may be used alone, or two or more types may be mixed and used in any combination and ratio.

이와 같이, 반도체 패키지 기판용 절연성 조성물이 상술한 것과 같은 물질들의 조합, 특히 수소첨가 니트릴부타디엔고무(HNBR)는 약 3wt% 내지 5wt% 포함함으로써, 절연성 조성물의 유연성(flexibility)를 향상시켜 제조 과정, 특히 과충진된 수지층 부분을 제거하는 그라인딩 공정에서 고온, 고압에 의해 반도체 패키지 기판에 휨(warpage)이 발생하는 것을 완화 또는 최소화시킬 수 있다.As such, the insulating composition for a semiconductor package substrate contains a combination of the above-described materials, particularly hydrogenated nitrile butadiene rubber (HNBR), in an amount of about 3 wt% to 5 wt%, thereby improving the flexibility of the insulating composition, thereby improving the manufacturing process, In particular, it is possible to alleviate or minimize the occurrence of warpage in the semiconductor package substrate due to high temperature and high pressure in the grinding process of removing the overfilled resin layer.

도 3은 본 발명의 일 실시예에 따른 반도체 패키지 기판용 절연성 조성물을 사용한 반도체 패키지 기판을 개략적으로 도시한 단면도이다.3 is a schematic cross-sectional view of a semiconductor package substrate using an insulating composition for a semiconductor package substrate according to an embodiment of the present invention.

도 3을 참조하면, 본 실시예에 반도체 패키지 기판(10)은 지면과 평행한 평면을 기준면(RP)이라 할 때, 상기 기준면(RP)에서 이격된 반도체 패키지 기판(10)까지의 최대 거리(d)는 3mm 이하일 수 있다. 기준면(RP)에서 이격된 반도체 패키지 기판(10)까지의 최대 거리(d)라 함은 반도체 패키지 기판(10)에 휨(warpage)이 발생하는 경우, 곡률을 고려하여 기준면(RP)으로부터 들뜬 거리를 의미할 수 있다. 따라서, 반도체 패키지 기판(10)이 완벽히 플랫한 상태를 이루는 경우 기준면(RP)에서 이격된 반도체 패키지 기판(10)까지의 최대 거리(d)는 0mm일 수 있다. 즉, 반도체 패키지 기판(10)에 휨(warpage)이 발생하더라도, 기준면(RP)에서 이격된 반도체 패키지 기판(10)까지의 최대 거리(d)가 3mm 이하인 경우에는 추후 패키징 작업 및 솔더링 시 반도체 패키지 기판(10)의 신뢰성이 문제되지 않는다. Referring to FIG. 3 , when the semiconductor package substrate 10 in this embodiment refers to a plane parallel to the ground as a reference plane RP, the maximum distance from the reference plane RP to the semiconductor package substrate 10 spaced apart ( d) may be 3 mm or less. The maximum distance d from the reference plane RP to the semiconductor package substrate 10 is the lifting distance from the reference plane RP in consideration of the curvature when warpage occurs in the semiconductor package substrate 10 can mean Accordingly, when the semiconductor package substrate 10 is perfectly flat, the maximum distance d from the reference plane RP to the semiconductor package substrate 10 may be 0 mm. That is, even if warpage occurs in the semiconductor package substrate 10, when the maximum distance d from the reference plane RP to the semiconductor package substrate 10 is 3 mm or less, the semiconductor package during packaging and soldering Reliability of the substrate 10 is not a problem.

반도체 패키지 기판(10)은 과충진된 수지층 부분을 제거하는 그라인딩 공정에서 고온, 고압에 의해 반도체 패키지 기판에 휨(warpage)이 발생할 수 있다. 물론, 반도체 패키지 기판(10)이 완벽히 플랫한 상태로 제조되는 것이 가장 바람직하나, 그라인딩 공정에서 고온, 고압에 의해 불가피하게 반도체 패키지 기판에 휨(warpage)이 발생하고, 이와 같이 반도체 패키지 기판(10)의 휨(warpage)이 일정 이상 발생하는 경우에는 추후 패키징 작업 및 솔더링 시 신뢰성에 문제가 발생할 수 있다.In the grinding process of removing the overfilled resin layer portion of the semiconductor package substrate 10 , warpage may occur in the semiconductor package substrate due to high temperature and high pressure. Of course, it is most preferable that the semiconductor package substrate 10 is manufactured in a perfectly flat state, but warpage inevitably occurs in the semiconductor package substrate due to high temperature and high pressure in the grinding process, and thus the semiconductor package substrate 10 If warpage of ) occurs above a certain level, reliability problems may occur during packaging and soldering later.

도 1을 참조하여 설명한 반도체 패키지 기판용 절연성 조성물은 수소첨가 니트릴부타디엔고무(HNBR)는 약 3wt% 내지 5wt% 포함함으로써, 절연성 조성물의 유연성(flexibility)이 향상될 수 있다. 이를 통해, 제조 공정에서 반도체 패키지 기판(10)에 휨(warpage)이 발생하더라도 기준면(RP)에서 이격된 반도체 패키지 기판(10)까지의 최대 거리를 3mm 이하로 제어하는 것이 가능하다.The insulating composition for a semiconductor package substrate described with reference to FIG. 1 includes hydrogenated nitrile butadiene rubber (HNBR) in an amount of about 3 wt % to about 5 wt %, so that the flexibility of the insulating composition can be improved. Through this, even if warpage occurs in the semiconductor package substrate 10 in the manufacturing process, it is possible to control the maximum distance from the reference plane RP to the semiconductor package substrate 10 to 3 mm or less.

지금까지는 반도체 패키지 기판용 절연성 조성물 및 이를 포함하는 반도체 패키지 기판에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 반도체 패키지 기판의 제조방법을 이용한 유기발광 디스플레이 장치 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.So far, only the insulating composition for a semiconductor package substrate and the semiconductor package substrate including the same have been mainly described, but the present invention is not limited thereto. For example, a method of manufacturing an organic light emitting display device using the method of manufacturing a semiconductor package substrate will also fall within the scope of the present invention.

도 4 내지 도 7은 본 발명의 일 실시예에 따른 반도체 패키지 기판의 제조방법의 일부를 개략적으로 도시한 단면도들이다.4 to 7 are cross-sectional views schematically illustrating a part of a method of manufacturing a semiconductor package substrate according to an embodiment of the present invention.

먼저 도 4를 참조하면, 본 실시예 따른 반도체 패키지 기판(10)의 제조방법에 따라 전도성 소재의 베이스층(100)을 준비한다. 베이스층(100)은 전기 전도성 물질을 포함하는 평판 형상을 가질 수 있다. 전기 전도성 물질로는 예컨대 Fe나, Fe-Ni, Fe-Ni-Co 등과 같은 Fe합금, Cu나, Cu-Sn, Cu-Zr, Cu-Fe, Cu-Zn 등과 같은 Cu합금 등을 포함할 수 있다. First, referring to FIG. 4 , a base layer 100 of a conductive material is prepared according to the manufacturing method of the semiconductor package substrate 10 according to the present embodiment. The base layer 100 may have a flat plate shape including an electrically conductive material. The electrically conductive material may include, for example, Fe, Fe alloys such as Fe-Ni, Fe-Ni-Co, etc., Cu or Cu alloys such as Cu-Sn, Cu-Zr, Cu-Fe, Cu-Zn, etc. there is.

베이스층(100)은 판상 형태로 상호 반대를 향하는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다. 제1 면(100a)은 배면으로서 지면을 향하도록 배치된 면을 의미하고, 제2 면(100b)은 상면으로서 제1 면(100a)과 반대되는 면을 의미한다.The base layer 100 may have a first surface 100a and a second surface 100b facing opposite each other in a plate shape. The first surface 100a is a back surface and means a surface disposed to face the ground, and the second surface 100b is a top surface and means a surface opposite to the first surface 100a.

일 실시예로, 베이스층(100)의 두께(T0)는 약 100㎛ 내지 500㎛일 수 있으며, 예컨대 약 185㎛ 내지 250㎛일 수 있다. In one embodiment, the thickness T0 of the base layer 100 may be about 100 μm to 500 μm, for example, about 185 μm to 250 μm.

그 후 도 5를 참조하면, 베이스층(100)의 제1 면(100a)에 제1 홈 또는 제1 트렌치(H1)를 형성한다. 여기서 제1 홈 또는 제1 트렌치(H1)라 함은, 베이스층(100)을 완전히 관통하지 않는다는 것을 의미한다. 도 5는 단면도이기에 나타나지 않으나, 베이스층(100)의 제1 면(100a)의 제1 홈 또는 제1 트렌치(H1)를 제외한 부분은 평면도 상에서는 기 설정된 방향을 따라 연장되거나 또는 구불구불한 배선패턴으로 이해될 수 있다.After that, referring to FIG. 5 , a first groove or a first trench H1 is formed on the first surface 100a of the base layer 100 . Here, the first groove or the first trench H1 means that it does not completely penetrate the base layer 100 . Although FIG. 5 is not shown because it is a cross-sectional view, the portion of the first surface 100a of the base layer 100 excluding the first groove or the first trench H1 extends or meanders along a predetermined direction on a plan view, showing a wiring pattern. can be understood as

이와 같은 제1 홈 또는 제1 트렌치(H1)를 형성하기 위해, 감광성 소재의 DFR(Dry Film Resist)을 베이스층(100)의 제1 면(100a) 상에 라미네이팅하고, 노광 및 현상 등의 과정을 거쳐 베이스층(100)의 제1 홈 또는 제1 트렌치(H1)가 형성될 부분만이 노출되도록 한다. 이후 베이스층(100)의 제1 면(100a) 중 DFR이 덮이지 않은 부분을 염화동 또는 염화철과 같은 에칭액을 이용해 식각함으로써, 도 2에 도시된 것과 같이 베이스층(100)을 관통하지 않도록 제1 면(100a)에 형성된 제1 홈 또는 제1 트렌치(H1)를 형성할 수 있다.To form the first groove or the first trench H1, a dry film resist (DFR) of a photosensitive material is laminated on the first surface 100a of the base layer 100, and exposure and development are performed. Through this, only a portion of the base layer 100 where the first groove or first trench H1 is to be formed is exposed. Thereafter, the portion of the first surface 100a of the base layer 100 not covered with DFR is etched using an etchant such as copper chloride or iron chloride so as not to penetrate the base layer 100 as shown in FIG. 2 . A first groove or a first trench H1 formed in the surface 100a may be formed.

베이스층(100)의 제1 면(100a)에 있어서 제거되지 않고 남은 부분, 즉 제1 홈 또는 제1 트렌치(H1) 이외의 부분은 추후 배선패턴의 역할을 할 수 있다. 따라서 베이스층(100)의 제1 면(100a)에 제1 홈 또는 제1 트렌치(H1)를 형성할 시, 인접한 홈과 홈 사이 또는 트렌치와 트렌치 사이의 부분의 폭은 통상적인 배선패턴의 폭인 대략 20㎛ 내지 30㎛가 되도록 하는 것이 바람직하다.A portion remaining on the first surface 100a of the base layer 100 that is not removed, that is, a portion other than the first groove or the first trench H1 may serve as a wiring pattern later. Therefore, when the first groove or the first trench H1 is formed on the first surface 100a of the base layer 100, the width of the portion between adjacent grooves or trenches is the width of a typical wiring pattern. It is preferable to make it about 20 micrometers to 30 micrometers.

도 5에 도시된 것과 같이 베이스층(100)의 제1 면(100a) 상에 제1 홈 또는 제1 트렌치(H1)를 형성할 시, 제1 홈 또는 제1 트렌치(H1)의 깊이는 베이스층(100)의 두께의 대략 80% 내지 90%가 되도록 하는 것이 바람직하나, 본 발명이 반드시 이에 한정되는 것은 아니다.As shown in FIG. 5 , when the first groove or the first trench H1 is formed on the first surface 100a of the base layer 100, the depth of the first groove or the first trench H1 is It is preferable to be approximately 80% to 90% of the thickness of the layer 100, but the present invention is not necessarily limited thereto.

만일 제1 홈 또는 제1 트렌치(H1)의 깊이가 이보다 더 깊어진다면, 반도체 패키지 기판 제조과정이나 추후 패키징 과정에서 베이스층(100)이나 반도체 패키지 기판의 핸들링이 용이하지 않을 수 있다. 또한 제1 홈 또는 제1 트렌치(H1)의 깊이가 이보다 더 깊어진다면, 경우에 따라 제1 홈 또는 제1 트렌치(H1)를 형성함에 있어서 공차 등에 의해 베이스층(100)의 제1 면(100a)과 제2 면(100b)을 관통하는 관통홀이 형성될 수도 있다. 한편, 제1 홈 또는 제1 트렌치(H1)의 깊이가 이보다 얕게 된다면, 이는 추후 반도체 패키지 기판을 제조함에 있어서 후속공정이 용이하지 않거나 최종적으로 제조되는 반도체 패키지 기판의 두께가 지나치게 얇아질 수 있다.If the depth of the first groove or the first trench H1 is deeper than this, it may not be easy to handle the base layer 100 or the semiconductor package substrate during a semiconductor package substrate manufacturing process or a subsequent packaging process. In addition, if the depth of the first groove or the first trench H1 is deeper than this, in some cases, the first surface 100a of the base layer 100 may be due to tolerances in forming the first groove or the first trench H1. ) and a through hole passing through the second surface 100b may be formed. On the other hand, if the depth of the first groove or the first trench H1 is shallower than this, subsequent processes may not be easy in manufacturing a semiconductor package substrate later, or the thickness of a finally manufactured semiconductor package substrate may become too thin.

일 실시예로, 구리(Cu) 또는 구리합금(Cu-alloy)을 주 성분으로 하는 베이스층(100)에 에칭액을 사용하여 스프레이 분사법을 통해 에칭할 수 있다. 이 경우 제1 면(100a)을 하프(half) 에칭하여 구리(Cu) 또는 구리합금(Cu-alloy) 소재에 목표 형상을 구현한다. 또한, 소재의 변형 방지 및 에칭에 의한 베이스층(100)의 관통 예방을 위해 제1 홈 또는 제1 트렌치(H1)에 대응한 베이스층(100)의 잔여 두께(T1)는 최소 35㎛ 이상으로 형성하는 것이 바람직하다.In one embodiment, the base layer 100 containing copper (Cu) or a copper alloy (Cu-alloy) as a main component may be etched using an etchant through a spray injection method. In this case, the first surface 100a is half-etched to implement a target shape on a copper (Cu) or copper alloy (Cu-alloy) material. In addition, the remaining thickness T1 of the base layer 100 corresponding to the first groove or the first trench H1 is at least 35 μm or more to prevent deformation of the material and penetration of the base layer 100 by etching. It is desirable to form

그 후 도 6을 참조하면, 베이스층(100)의 제1 홈 또는 제1 트렌치(H1)를 절연성 조성물로 충진하여 수지층(200)을 형성한다. 수지층(200)은 전기적으로 도통되지 않은 절연성 소재로서, 도 1 등을 참조하여 설명한 반도체 패키지 기판용 절연성 조성물로 형성될 수 있다. 절연성 조성물은 최초 충진 시, 예컨대 약 150㎛ 내지 200㎛ 두께로 충진될 수 있으며, 이는 베이스층(100)의 두께에 따라 변경될 수 있다.After that, referring to FIG. 6 , the resin layer 200 is formed by filling the first groove or the first trench H1 of the base layer 100 with an insulating composition. The resin layer 200 is an insulating material that is not electrically conductive, and may be formed of the insulating composition for a semiconductor package substrate described with reference to FIG. 1 and the like. The insulating composition may be filled to a thickness of, for example, about 150 μm to about 200 μm at the time of initial filling, which may vary depending on the thickness of the base layer 100 .

절연성 조성물은 용융 구상 실리카를 포함하는 무기 충전재, 수소첨가 니트릴부타디엔고무(Hydrogenated Nitrile Butadiene Rubber: HNBR), 열경화성 폴리이미드 수지, 장쇄 비스페놀 A계 에폭시 수지, 실록산 변성 에폭시 수지, 고무 변성 에폭시 수지, 에폭시화 폴리부타디엔, 적어도 1종 이상의 경화제, 이미다졸계 경화 촉진제를 포함한다. 예컨대 절연성 조성물은 열처리에 의해 고분자화되어 경화되는 열경화성 수지일 수 있다. 이러한 절연성 조성물로 형성된 수지층(200)는 추후 반도체 패키지 기판의 배선패턴들 사이를 전기적으로 절연하는 역할을 할 수 있다. The insulating composition includes inorganic fillers including fused spherical silica, hydrogenated nitrile butadiene rubber (HNBR), thermosetting polyimide resin, long-chain bisphenol A-based epoxy resin, siloxane-modified epoxy resin, rubber-modified epoxy resin, and epoxidation. It includes polybutadiene, at least one curing agent, and an imidazole-based curing accelerator. For example, the insulating composition may be a thermosetting resin that is polymerized and cured by heat treatment. The resin layer 200 formed of such an insulating composition may serve to electrically insulate between wiring patterns of a semiconductor package substrate in the future.

일 실시예로, 절연성 조성물은 수소첨가 니트릴부타디엔고무(HNBR)는 약 3wt% 내지 5wt% 포함될 수 있다. 수소첨가 니트릴부타디엔고무(HNBR)은 절연성 조성물의 유연성(flexibility)를 향상시켜 제조 과정, 특히 과충진된 수지층 부분을 제거하는 그라인딩 공정에서 고온, 고압에 의해 반도체 패키지 기판에 휨(warpage)이 발생하는 것을 완화 또는 최소화시킬 수 있다. 수소첨가 니트릴부타디엔고무(HNBR)가 3wt% 미만으로 첨가될 경우 반도체 패키지 기판에 유연성이 충분히 발휘되지 않을 수 있고, 수소첨가 니트릴부타디엔고무(HNBR)가 5wt% 초과하여 첨가될 경우 반도체 패키지 기판의 강도가 부족하여 추후 패키징 작업 및 솔더링 시 반도체 패키지 기판에 변형이 발생할 수 있다.In one embodiment, the insulating composition may include about 3wt% to 5wt% of hydrogenated nitrile butadiene rubber (HNBR). Hydrogenated nitrile butadiene rubber (HNBR) improves the flexibility of the insulating composition and warpage occurs on the semiconductor package substrate due to high temperature and high pressure during the manufacturing process, especially in the grinding process that removes the overfilled resin layer. can be mitigated or minimized. When hydrogenated nitrile butadiene rubber (HNBR) is added in an amount of less than 3wt%, the flexibility of the semiconductor package substrate may not be sufficiently exhibited, and when hydrogenated nitrile butadiene rubber (HNBR) is added in an amount exceeding 5wt%, the strength of the semiconductor package substrate Deformation may occur in the semiconductor package substrate during subsequent packaging and soldering due to lack of .

한편, 도시되어 있지는 않으나, 수지층(200)과 제1 홈 또는 제1 트렌치(H1)의 내측면(H1-IS) 사이 접착력 증진을 위하여, 수지층(200) 충진 전 표면전체에 화학적 방법(예컨대, 도금, 에칭 등) 또는 물리적 방법(예컨대, 연마 등)으로 표면 거칠기 또는 표면적을 증가시키는 공정을 추가할 수 있다. 이를 통해 제1 면(100a)의 제1 홈 또는 제1 트렌치(H1) 내에 충진된 수지층(200)은 높은 균일성(less void)과 우수한 접착력을 가질 수 있다. On the other hand, although not shown, in order to improve the adhesion between the resin layer 200 and the inner surface H1-IS of the first groove or first trench H1, the entire surface before filling the resin layer 200 is coated with a chemical method ( For example, plating, etching, etc.) or a physical method (eg, polishing, etc.) may be added to increase the surface roughness or surface area. Through this, the resin layer 200 filled in the first groove or the first trench H1 of the first surface 100a may have high uniformity (less void) and excellent adhesion.

구체적으로, 베이스층(100)의 제1 홈 또는 제1 트렌치(H1)에 수지층(200)을 충진하기에 앞서 제1 홈 또는 제1 트렌치(H1)의 내측면을 거칠게 하는 단계를 거칠 수 있다. 이를 통해 수지층(200)과 베이스층(100) 사이의 접합력을 획기적으로 높일 수 있다. 베이스층(100)의 제1 홈 또는 제1 트렌치(H1)의 내측면을 거칠게 하기 위해 플라즈마 처리, 자외선 처리, 또는 과수황산계 용액을 이용할 수 있으며, 이 경우 베이스층(100)의 제1 홈 또는 제1 트렌치(H1)의 내면의 거칠기는 150nm 이상이 되도록 할 수 있다.Specifically, before filling the resin layer 200 in the first groove or the first trench H1 of the base layer 100, a step of roughening the inner surface of the first groove or the first trench H1 may be performed. there is. Through this, bonding strength between the resin layer 200 and the base layer 100 can be dramatically increased. Plasma treatment, ultraviolet treatment, or a perhydrosulfuric acid-based solution may be used to roughen the inner surface of the first groove or the first trench H1 of the base layer 100. In this case, the first groove of the base layer 100 Alternatively, the roughness of the inner surface of the first trench H1 may be 150 nm or more.

그 후, 수지층(200) 충진 후 온도를 상승시켜 큐어링(Curing)를 통한 경화 과정을 거친다. 특히 액상 수지의 경우, 큐어링 과정 중 수지 흘러내림 방지를 위해 수평구간에 머무르는 시간을 늘릴 수 있다. 큐어링 공정은 예컨대 220℃에서 2시간 동안 경화하여 완전 경화가 되게 할 수 있다.Then, after filling the resin layer 200, the temperature is raised to undergo a curing process through curing. In particular, in the case of liquid resin, the staying time in the horizontal section can be increased to prevent the resin from flowing down during the curing process. In the curing process, for example, curing at 220° C. for 2 hours may result in complete curing.

그 후 도 4를 참조하면, 과도포된 수지 부분(200a)을 제거하는 단계를 거칠 수 있다. 수지 부분(200a)은 예컨대, 약 20㎛ 내지 50㎛ 두께가 제거될 수 있다.After that, referring to FIG. 4 , a step of removing the overfilled resin portion 200a may be performed. The resin portion 200a may be, for example, about 20 μm to about 50 μm thick.

이는 수지층(200)을 충진할 시, 도 6에 도시된 것과 같이 수지층(200)이 베이스층(100)의 제1 홈 또는 제1 트렌치(H1)만을 채우는 것이 아니라 베이스층(100)의 제1 면(100a)의 적어도 일부를 덮을 수도 있다. 이때, 제1 면(100a) 상에 과도포된 수지층(200)을 제거함으로써, 수지층(200)이 베이스층(100)의 제1 홈 또는 제1 트렌치(H1) 내에만 위치하도록 할 수 있다.This means that when filling the resin layer 200, as shown in FIG. 6, the resin layer 200 does not fill only the first groove or the first trench H1 of the base layer 100, but also of the base layer 100. At least a portion of the first surface 100a may be covered. At this time, by removing the over-saturated resin layer 200 on the first surface 100a, the resin layer 200 may be located only in the first groove or the first trench H1 of the base layer 100. there is.

과도포된 수지 부분(200a)은 그라인딩 공정에 의한 연삭 또는 연마와 같은 기계적인 가공에 의해 제거할 수 있다. 이처럼, 베이스층(100)의 제1 면(100a)의 적어도 일부를 덮고 있던 수지층(200)의 일부가 제거됨에 따라, 베이스층(100)의 제1 면(100a)은 다시 외부로 노출될 수 있다.The oversaturated resin portion 200a may be removed by mechanical processing such as grinding or polishing by a grinding process. As such, as a portion of the resin layer 200 covering at least a portion of the first surface 100a of the base layer 100 is removed, the first surface 100a of the base layer 100 will be exposed to the outside again. can

반도체 패키지 기판(10)은 과충진된 수지 부분(200a)을 제거하는 그라인딩 공정에서 고온, 고압에 의해 반도체 패키지 기판에 휨(warpage)이 발생할 수 있다. 물론, 반도체 패키지 기판(10)이 완벽히 플랫한 상태로 제조되는 것이 가장 바람직하나, 그라인딩 공정에서 고온, 고압에 의해 불가피하게 반도체 패키지 기판에 휨(warpage)이 발생하고, 이와 같이 반도체 패키지 기판(10)의 휨(warpage)이 일정 이상 발생하는 경우에는 추후 패키징 작업 및 솔더링 시 신뢰성에 문제가 발생할 수 있다.In the grinding process of removing the overfilled resin portion 200a, the semiconductor package substrate 10 may warp due to high temperature and high pressure. Of course, it is most preferable that the semiconductor package substrate 10 is manufactured in a perfectly flat state, but warpage inevitably occurs in the semiconductor package substrate due to high temperature and high pressure in the grinding process, and thus the semiconductor package substrate 10 ), if a certain amount of warpage occurs, reliability problems may occur during packaging and soldering later.

물론 반도체 패키지 기판(10)의 휨(warpage)을 방지하기 위해 과도포된 수지 부분(200a)을 제거하는 단계는 생략하는 것을 고려할 수도 있으나, 이 경우 베이스층(100)의 제1 홈 또는 제1 트렌치(H1)가 수지층(200)이 제대로 충진되지 않을 수도 있다는 문제점이 있다.Of course, in order to prevent warpage of the semiconductor package substrate 10, the step of removing the oversaturated resin portion 200a may be omitted, but in this case, the first groove or the first groove of the base layer 100 There is a problem that the resin layer 200 may not properly fill the trench H1.

이와 같이, 본 발명의 일 실시예에 따른 반도체 패키지 기판용 절연성 조성물이 상술한 것과 같은 물질들의 조합, 특히 수소첨가 니트릴부타디엔고무(HNBR)는 약 3wt% 내지 5wt% 포함함으로써, 절연성 조성물의 유연성(flexibility)를 향상시켜 제조 과정, 특히 과충진된 수지층 부분을 제거하는 그라인딩 공정에서 고온, 고압에 의해 반도체 패키지 기판에 휨(warpage)이 발생하는 것을 완화 또는 최소화시킬 수 있다.As such, the insulating composition for a semiconductor package substrate according to an embodiment of the present invention includes about 3 wt % to 5 wt % of a combination of the above materials, particularly hydrogenated nitrile butadiene rubber (HNBR), so that the insulating composition has flexibility ( It is possible to alleviate or minimize the occurrence of warpage in the semiconductor package substrate due to high temperature and high pressure in a manufacturing process by improving flexibility, particularly in a grinding process for removing an overfilled resin layer portion.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical scope of protection of the present invention should be determined by the technical spirit of the appended claims.

10: 반도체 패키지 기판
100: 베니스층
200: 수지층
200a: 과도포된 수지 부분
10: semiconductor package substrate
100: Venice layer
200: resin layer
200a: overfilled resin part

Claims (19)

용융 구상 실리카를 포함하는 무기 충전재;
수소첨가 니트릴부타디엔고무(Hydrogenated Nitrile Butadiene Rubber: HNBR);
열경화성 폴리이미드 수지;
광중합성 화합물;
실록산 변성 에폭시 수지;
고무 변성 에폭시 수지;
에폭시화 폴리부타디엔;
적어도 1종 이상의 경화제; 및
이미다졸계 경화 촉진제;
를 구비하는, 반도체 패키지 기판용 절연성 조성물.
inorganic fillers containing fused spherical silica;
Hydrogenated Nitrile Butadiene Rubber (HNBR);
thermosetting polyimide resin;
photopolymerizable compounds;
siloxane-modified epoxy resins;
rubber-modified epoxy resin;
epoxidized polybutadiene;
At least one curing agent; and
imidazole-based curing accelerator;
, Insulating composition for a semiconductor package substrate comprising a.
제1항에 있어서,
상기 무기 충전재는 70wt% 이상 85wt% 이하 포함되는, 반도체 패키지 기판용 절연성 조성물.
According to claim 1,
The inorganic filler is contained in 70wt% or more and 85wt% or less, an insulating composition for a semiconductor package substrate.
제1항에 있어서,
상기 수소 첨가 니트릴부타디엔고무(HNBR)는 3wt% 이상 5wt% 이하 포함되는, 반도체 패키지 기판용 절연성 조성물.
According to claim 1,
The hydrogenated nitrile butadiene rubber (HNBR) is contained in 3wt% or more and 5wt% or less, an insulating composition for a semiconductor package substrate.
제1항에 있어서,
상기 광중합성 화합물은 장쇄 비스페놀 A계 에폭시 수지일 수 있으며, 상기 광중합성 화합물은 0.1wt% 이상 1.5wt% 이하 포함되는, 반도체 패키지 기판용 절연성 조성물.
According to claim 1,
The photopolymerizable compound may be a long-chain bisphenol A-based epoxy resin, and the photopolymerizable compound is contained in an amount of 0.1 wt% or more and 1.5 wt% or less, an insulating composition for a semiconductor package substrate.
제1항에 있어서,
상기 실록산 변성 에폭시 수지는 0.1wt% 이상 3.0wt% 포함되는, 반도체 패키지 기판용 절연성 조성물.
According to claim 1,
The siloxane-modified epoxy resin is an insulating composition for a semiconductor package substrate containing 0.1wt% or more and 3.0wt%.
제1항에 있어서,
상기 고무 변성 에폭시 수지는 0.1wt% 이상 4wt% 이하 포함되는, 반도체 패키지 기판용 절연성 조성물.
According to claim 1,
The rubber-modified epoxy resin is contained in an amount of 0.1 wt% or more and 4 wt% or less, an insulating composition for a semiconductor package substrate.
제1항에 있어서,
상기 에폭시화 폴리부타디엔은 0.1wt% 이상 2.0wt% 이하 포함되는, 반도체 패키지 기판용 절연성 조성물.
According to claim 1,
The epoxidized polybutadiene is contained in 0.1wt% or more and 2.0wt% or less, an insulating composition for a semiconductor package substrate.
제1항에 있어서,
상기 적어도 1종 이상의 경화제는 0.01wt% 이상 0.5wt% 이하 포함되는, 반도체 패키지 기판용 절연성 조성물.
According to claim 1,
Wherein the at least one curing agent is contained in an amount of 0.01wt% or more and 0.5wt% or less, an insulating composition for a semiconductor package substrate.
제8항에 있어서,
상기 적어도 1종 이상의 경화제는 디시안디아미드(Dicyandiamide), 페놀 노블락 경화제 및 산무수물 중 적어도 1종 이상을 포함하는, 반도체 패키지 기판용 절연성 조성물.
According to claim 8,
The at least one curing agent comprises at least one or more of dicyandiamide, a phenol noblock curing agent, and an acid anhydride, the insulating composition for a semiconductor package substrate.
제1항에 있어서,
상기 열경화성 폴리이미드 수지는 BT(Bismaleimide Triazine) 수지인, 반도체 패키지 기판용 절연성 조성물.
According to claim 1,
The thermosetting polyimide resin is a BT (Bismaleimide Triazine) resin, an insulating composition for a semiconductor package substrate.
제1항에 있어서,
상기 이미다졸계 경화 촉진제는 1-메틸 이미다졸(1-methyl imidazole), 2-메틸 이미다졸(2-methyl imidazole), 2-에틸 4-메틸 이미다졸(2-ethyl 4-methyl imidazole), 2-페닐 이미다졸(2-phenyl imidazole), 2-시클로헥실 4-메틸 이미다졸(2-cyclohexyl 4-methyl imidazole), 4-부틸 5-에틸 이미다졸(4-butyl 5-ethyl imidazole), 2-메틸 5-에틸 이미다졸(2-methyl 5-ethyl imidazole), 2-옥틸 4-헥실 이미다졸(2-octhyl 4-hexyl imidazole), 2,5-디클로로-4-에틸 이미다졸(2,5-dichloro-4-ethyl imidazole), 2-부톡시 4-알릴 이미다졸(2-butoxy 4-allyl imidazole) 등과 같은 이미다졸, 및 상기 이미다졸 유도체 중에서 선택된 1종 이상을 포함하는, 반도체 패키지 기판용 절연성 조성물.
According to claim 1,
The imidazole-based curing accelerator is 1-methyl imidazole, 2-methyl imidazole, 2-ethyl 4-methyl imidazole, 2 -phenyl imidazole, 2-cyclohexyl 4-methyl imidazole, 4-butyl 5-ethyl imidazole, 2- Methyl 5-ethyl imidazole (2-methyl 5-ethyl imidazole), 2-octyl 4-hexyl imidazole (2-octhyl 4-hexyl imidazole), 2,5-dichloro-4-ethyl imidazole (2,5- Dichloro-4-ethyl imidazole), imidazole such as 2-butoxy 4-allyl imidazole, and at least one selected from the above imidazole derivatives, insulating properties for semiconductor package substrates composition.
전도성 물질을 포함하고, 적어도 일 면에 위치한 홈 또는 트렌치를 갖는, 베이스층; 및
상기 베이스층의 상기 홈 또는 트렌치에 매립된, 수지층;을 구비하고,
상기 수지층은 제1항 내지 제11항 중 어느 한 항의 반도체 패키지 기판용 절연성 조성물을 포함하는, 반도체 패키지 기판.
a base layer comprising a conductive material and having a groove or trench located on at least one side thereof; and
A resin layer buried in the groove or trench of the base layer;
The resin layer comprises the insulating composition for a semiconductor package substrate according to any one of claims 1 to 11, a semiconductor package substrate.
제12항에 있어서,
지면과 평행한 평면을 기준면이라 할 때, 상기 기준면에서 이격된 상기 반도체 패키지 기판까지의 최대 거리는 3mm 이하인, 반도체 패키지 기판.
According to claim 12,
When a plane parallel to the ground is referred to as a reference plane, the maximum distance to the semiconductor package substrate spaced apart from the reference plane is 3 mm or less, the semiconductor package substrate.
전도성 소재의 베이스층을 준비하는 단계;
상기 베이스층의 적어도 일면에 홈 또는 트렌치를 형성하는 단계;
상기 홈 또는 트렌치에 절연성 조성물을 충진하여 수지층을 형성하는 단계;
상기 홈 또는 트렌치 외부로 노출되어 과충진된 절연성 조성물의 부분을 제거하는 단계;를 포함하고,
상기 절연성 조성물은,
수소첨가 니트릴부타디엔고무(Hydrogenated Nitrile Butadiene Rubber: HNBR);
열경화성 폴리이미드 수지;
광중합성 화합물;
실록산 변성 에폭시 수지;
고무 변성 에폭시 수지;
에폭시화 폴리부타디엔;
적어도 1종 이상의 경화제;
이미다졸계 경화 촉진제; 및
실리카, 용매제 및 실란 커플링 에이전트를 포함하는 무기 충전재;
를 포함하는, 반도체 패키지 기판의 제조방법.
preparing a base layer of a conductive material;
forming a groove or a trench on at least one surface of the base layer;
forming a resin layer by filling the groove or trench with an insulating composition;
removing a portion of the insulating composition that is exposed to the outside of the groove or trench and is overfilled;
The insulating composition,
Hydrogenated Nitrile Butadiene Rubber (HNBR);
thermosetting polyimide resin;
photopolymerizable compounds;
siloxane-modified epoxy resins;
rubber-modified epoxy resin;
epoxidized polybutadiene;
At least one curing agent;
imidazole-based curing accelerator; and
inorganic fillers including silica, solvents and silane coupling agents;
Including, a method of manufacturing a semiconductor package substrate.
제14항에 있어서,
상기 과충진된 절연성 조성물의 부분을 제거하는 단계는 과충진된 절연성 조성물의 부분을 그라인딩 공정으로 제어하는, 반도체 패키지 기판의 제조방법.
According to claim 14,
In the step of removing the portion of the overfilled insulating composition, the portion of the overfilled insulating composition is controlled by a grinding process.
제15항에 있어서,
상기 그라인딩 공정 후, 지면과 평행한 평면을 기준면이라 할 때, 상기 기준면에서 이격된 상기 반도체 패키지 기판까지의 최대 거리는 3mm 이하인, 반도체 패키지 기판의 제조방법.
According to claim 15,
After the grinding process, when a plane parallel to the ground is referred to as a reference plane, the maximum distance to the semiconductor package substrate spaced apart from the reference plane is 3 mm or less.
제14항에 있어서,
무기 충전재 70wt% 이상 85% 이하, 상기 수소 첨가 니트릴부타디엔고무는 3wt% 이상 5wt% 이하, 상기 장쇄 비스페놀 A계 에폭시 수지는 0.1wt% 이상 1.5wt% 이하, 상기 실록산 변성 에폭시 수지는 0.1wt% 이상 2.8wt% 이하, 상기 고무 변성 에폭시 수지는 0.1wt% 이상 4wt% 이하, 상기 에폭시화 폴리부타디엔은 0.1wt% 이상 1.8wt% 이하, 상기 적어도 1종 이상의 경화제는 0.01wt% 이상 0.5wt% 이하 포함되는, 반도체 패키지 기판의 제조방법.
According to claim 14,
Inorganic filler 70 wt% or more and 85% or less, the hydrogenated nitrile butadiene rubber is 3 wt% or more and 5 wt% or less, the long-chain bisphenol A-based epoxy resin is 0.1 wt% or more and 1.5 wt% or less, the siloxane-modified epoxy resin is 0.1 wt% or more 2.8wt% or less, the rubber-modified epoxy resin is 0.1wt% or more and 4wt% or less, the epoxidized polybutadiene is 0.1wt% or more and 1.8wt% or less, and the at least one curing agent contains 0.01wt% or more and 0.5wt% or less A method for manufacturing a semiconductor package substrate.
제14항에 있어서,
상기 적어도 1종 이상의 경화제는 디시안디아미드(Dicyandiamide), 페놀 노블락 경화제 및 산무수물 중 적어도 1종 이상을 포함하는, 반도체 패키지 기판의 제조방법.
According to claim 14,
The method of manufacturing a semiconductor package substrate, wherein the at least one curing agent includes at least one of dicyandiamide, a phenol noblock curing agent, and an acid anhydride.
제14항에 있어서,
상기 열경화성 폴리이미드 수지는 BT(Bismaleimide Triazine) 수지인, 반도체 패키지 기판의 제조방법.
According to claim 14,
The thermosetting polyimide resin is a BT (Bismaleimide Triazine) resin, a method of manufacturing a semiconductor package substrate.
KR1020210128357A 2021-09-28 2021-09-28 Composition for semiconductor package substrate, semiconductor package substrate comprising same, and method for manufacturing same KR102574456B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210128357A KR102574456B1 (en) 2021-09-28 2021-09-28 Composition for semiconductor package substrate, semiconductor package substrate comprising same, and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210128357A KR102574456B1 (en) 2021-09-28 2021-09-28 Composition for semiconductor package substrate, semiconductor package substrate comprising same, and method for manufacturing same

Publications (2)

Publication Number Publication Date
KR20230045466A true KR20230045466A (en) 2023-04-04
KR102574456B1 KR102574456B1 (en) 2023-09-06

Family

ID=85928446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210128357A KR102574456B1 (en) 2021-09-28 2021-09-28 Composition for semiconductor package substrate, semiconductor package substrate comprising same, and method for manufacturing same

Country Status (1)

Country Link
KR (1) KR102574456B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130139252A (en) * 2010-10-26 2013-12-20 아토테크더치랜드게엠베하 Composite build-up material for embedding of circuitry
KR20190024243A (en) * 2017-08-31 2019-03-08 해성디에스 주식회사 Method for manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
KR20210003685A (en) * 2019-07-02 2021-01-12 아지노모토 가부시키가이샤 Resin composition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130139252A (en) * 2010-10-26 2013-12-20 아토테크더치랜드게엠베하 Composite build-up material for embedding of circuitry
KR20190024243A (en) * 2017-08-31 2019-03-08 해성디에스 주식회사 Method for manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
KR20210003685A (en) * 2019-07-02 2021-01-12 아지노모토 가부시키가이샤 Resin composition

Also Published As

Publication number Publication date
KR102574456B1 (en) 2023-09-06

Similar Documents

Publication Publication Date Title
TWI817928B (en) resin composition
JP6696113B2 (en) Resin composition for printed wiring board, prepreg, resin substrate, metal-clad laminate, printed wiring board, and semiconductor device
KR100870216B1 (en) Multilayer printed wiring board
WO2018181737A1 (en) Paste-like resin composition
JP2016196549A (en) Resin composition for printed wiring board, prepreg, resin substrate, metal clad laminated board, printed wiring board, and semiconductor device
KR102316144B1 (en) Epoxy resin composition, resin sheet, and prepreg, and metal-clad laminate board, printed circuit board, and semiconductor device
JP2016196557A (en) Resin composition for printed wiring board, prepreg, resin substrate, metal clad laminated board, printed wiring board, and semiconductor device
KR20190020622A (en) Resin composition
JP7211693B2 (en) resin composition
KR102387048B1 (en) Epoxy resin composition, resin sheet, prepreg and metal-clad laminated sheet, printed circuit board, and semiconductor device
JP7302496B2 (en) resin composition
KR102574456B1 (en) Composition for semiconductor package substrate, semiconductor package substrate comprising same, and method for manufacturing same
TWI775880B (en) resin composition
JP5803399B2 (en) Wiring board manufacturing method
TWI773796B (en) resin composition
JP2018133416A (en) Circuit board
JP7151550B2 (en) resin composition
TWI736593B (en) Resin composition
KR101117757B1 (en) Resin composition for no-flow underfill and no-flow underfill film using the same
TW202342571A (en) Curable composition capable of obtaining a cured product having a high thermal conductivity and a low elastic modulus
JP5790272B2 (en) Wiring board manufacturing method
JP5671313B2 (en) Anisotropic conductive film and manufacturing method of connection structure using the same
WO2022224474A1 (en) Manufacturing method for wiring board, and laminate
JP2011238855A (en) Laminated material for printed-wiring board and application of the same
TWI835277B (en) resin composition

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant