KR20230001716A - 패키지 방법 - Google Patents

패키지 방법 Download PDF

Info

Publication number
KR20230001716A
KR20230001716A KR1020210084601A KR20210084601A KR20230001716A KR 20230001716 A KR20230001716 A KR 20230001716A KR 1020210084601 A KR1020210084601 A KR 1020210084601A KR 20210084601 A KR20210084601 A KR 20210084601A KR 20230001716 A KR20230001716 A KR 20230001716A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting element
connection terminal
forming
bonding
Prior art date
Application number
KR1020210084601A
Other languages
English (en)
Inventor
김종선
오민균
윤병진
김진혁
Original Assignee
베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 filed Critical 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디
Priority to KR1020210084601A priority Critical patent/KR20230001716A/ko
Priority to PCT/KR2021/008231 priority patent/WO2023277213A1/ko
Priority to CN202180001978.8A priority patent/CN115836400A/zh
Publication of KR20230001716A publication Critical patent/KR20230001716A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 실시예에 의한 패키지 방법은 제어 회로가 형성된 기판에 발광 소자와 전기적으로 연결되는 발광 소자 접속 단자를 형성하는 단계와, 발광 소자의 접속 패드와 발광 소자 접속 단자를 접합하는 단계와, 발광 소자가 접합된 기판에 외부 접속 단자를 형성하는 단계와, 외부 접속 단자에 상응하는 패드가 형성된 투명 기판에 발광 소자가 접합된 기판을 접합하는 단계를 포함하며, 투명 기판을 투과하여 발광 소자가 발광하는 광이 외부로 제공되도록 발광 소자와 투명 기판을 접합하는 단계를 포함한다.

Description

패키지 방법{PACKAGING METHOD}
본 기술은 패키지 방법과 관련된다.
최근 상업용 실외 및 실내 전광판의 구현에 있어, 전광판 디스플레이 면적을 대형화하고, 디스플레이의 해상도를 높이는 추세로 발전하고 있다. 또한, 고휘도, 고명암비 및 양호한 색재현성을 구현하기 위하여 발광 소자로 LED를 채택한다.
LED를 이용한 디스플레이에도 액티브 매트릭스(Active Matrix)를 채택해야 하는 필요성이 대두되고 있다. 이 경우, 화소에 구성된 LED를 직접 제어하는 방식이 아닌, 능동소자를 이용하여 가로축과 세로축을 제어함으로써 제어핀이 패시브 매트릭스 방식에 대비하여 현격하게 줄일 수 있는 장점이 있다. 따라서, 구동을 위한 구동 회로가 매우 간략화 되어 화소 사이즈 및 화소 간격의 감소에 매우 유리하며, 전력 소모 역시 동시에 감소 가능하다.
LED 디스플레이는 개별 LED 간의 간격이 좁을수록 픽셀의 수가 보다 조밀하고, 개별 LED의 휘도를 증대시킬수록 전체 디스플레이의 선명도가 증대되어 화질이 개선되는데, 바람직하게는 LED 디스플레이를 액티브 매트릭스로 구현하는 경우 물리적 크기나 비용적인 측면에서 보다 효율적으로 LED 디스플레이를 구현할 수 있다.
종래의 LED 디스플레이는 패시브 매트릭스(Passive Matrix) 방식으로 배선이 차지하는 비율이 클 뿐만 아니라 구동 영역도 한정적이어서 대형 투명 디스플레이에 적합하지 않다. 본 실시예는 상기한 종래 기술의 단점을 해소하기 위한 것으로 투명 기판에 소자를 접합할 때 배선의 수를 최소로 하여 투과율을 향상시키고 넓은 디스플레이 영역을 구동할 수 있는 액티브 매트릭스(Active Matrix) 방식을 이용하여 대형 투명 디스플레이에 적합한 해법을 제공하기 위한 것이다.
본 실시예에 의한 패키지 방법은 제어 회로가 형성된 기판에 발광 소자와 전기적으로 연결되는 발광 소자 접속 단자를 형성하는 단계와, 발광 소자의 접속 패드와 발광 소자 접속 단자를 접합하는 단계와, 발광 소자가 접합된 기판에 외부 접속 단자를 형성하는 단계와, 외부 접속 단자에 상응하는 패드가 형성된 투명 기판에 발광 소자가 접합된 기판을 접합하는 단계를 포함하며, 투명 기판을 투과하여 발광 소자가 발광하는 광이 외부로 제공되도록 발광 소자와 투명 기판을 접합하는 단계를 포함한다.
패키지 방법의 일 예로, 발광 소자 접속 단자를 형성하는 단계는, 시드 패턴(seed pattern)을 형성하는 단계와, 도금을 수행하여 시드 패턴으로부터 도전성 필라를 형성하는 단계와, 도전성 필라의 상단에 접합 물질을 형성하는 단계를 포함한다.
패키지 방법의 일 예로, 외부 접속 단자를 형성하는 단계는, 시드 패턴(seed pattern)을 형성하는 단계와, 도금을 수행하여 시드 패턴으로부터 도전성 필라를 형성하는 단계와, 도전성 필라의 상단에 접합 물질을 형성하는 단계를 포함하며, 발광 소자 접속 단자의 단면적에 비하여 외부 접속 단자의 단면적을 크게 형성한다.
패키지 방법의 일 예로, 시드 패턴을 형성하는 단계 이전에, 제어 회로와 전기적으로 연결된 패드를 개방하는 단계를 더 포함한다.
패키지 방법의 일 예로, 발광 소자를 발광 소자 접속 단자와 접합하는 단계는, 캐리어 기판, 발광 소자층 및 외부 접속 패드가 순차적으로 형성된 발광 소자에서 외부 접속 패드와 발광 소자 접속 단자를 정렬하여 접합하는 과정 및 캐리어 기판을 분리하는 과정을 수행하여 이루어진다.
패키지 방법의 일 예로, 발광 소자를 발광 소자 접속 단자와 접합하는 단계는, 발광 소자가 제공하는 광이 제어 회로의 반대 방향으로 제공되도록 수행된다.
본 실시예에 의하면, 투명 기판에 능동회로를 포함한 픽셀 패키지를 접합하므로 배선 비율을 줄일 수 있을 뿐만 아니라 넓은 영역을 구동할 수 있는 장점이 제공된다.
도 1은 본 실시예에 의한 LED 픽셀 패키지의 개요를 도시한 도면이다.
도 2는 제어부의 개요를 도시한 도면이다.
도 3(A)는 신호 분리부의 개요적 회로도이고, 도 3(B)는 제어 신호와 신호 분리부가 출력하는 활성화 신호와 펄스열의 개요를 도시한 도면이다.
도 4(A)는 발광 제어부의 개요를 도시한 블록도이며, 도 4(B)는 발광 제어부에 입력되는 신호들과 출력되는 신호들의 개요적 타이밍도이다.
도 5는 픽셀 그룹 제어부에 포함되어 단위 픽셀 Pr을 구동하는 회로의 개요를 도시한 회로도이다.
도 6은 도 2로 예시된 본 실시예에 의한 픽셀 패키지의 타이밍도 이다.
도 7은 본 실시예에 의한 다중 화소 패키지들을 어레이로 배치하여 액티브 매트릭스로 구현한 상태를 도시한 도면이다.
도 8은 액티브 매트릭스로 구현된 다중 화소 패키지에 제공된 신호들의 타이밍 도이다.
도 9는 본 실시예에 의한 픽셀 패키지의 개요를 도시한 개요도이다.
도 10 내지 도 18은 본 실시예에 의한 패키지 방법 각 단계의 개요를 도시하는 도 9의 A-A를 따라 절단한 공정 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하에서는 첨부된 도면들을 참조하여 본 실시예에 의한 LED 픽셀 패키지를 설명한다. 도 1은 본 실시예에 의한 LED 픽셀 패키지(10)의 개요를 도시한 도면이다. 도 2는 제어부(100)의 개요를 도시한 도면이다. 도 1 및 도 2를 참조하면, 본 실시예에 의한 LED 픽셀 패키지(10)는 캐소드(cathode)가 공통으로 연결된 R(Red), G(Green) 및 B(Blue) LED들의 단위 픽셀(Pr, Pg, Pb)을 포함하는 픽셀 그룹(200) 및 픽셀 그룹(200)에 속한 단위 픽셀들(Pr, Pg, Pb)이 출력하는 광의 휘도를 제어하는 데이터 신호(DATA)와, 활성화 신호와 복수의 펄스를 포함하는 펄스열이 임베드(embed)된 제어 신호(S_SIG)를 제공받고 상기 픽셀 그룹을 제어하는 제어부(100)를 포함하되, 제어부(100)는: 활성화 신호(ON)와 펄스열(S_OUT)을 분리하여 각각 출력하는 신호 분리부(110)와, 활성화 신호(ON)에 의하여 활성화되고, 펄스열(S_OUT)로부터 각각의 픽셀 그룹(20)이 발광할 에너지를 충전하도록 제어하는 충전 신호(EN_R, EN_G, EN_B) 및 펄스열(S_OUT)로부터 각각의 픽셀 그룹(200a, 200b)이 발광하도록 제어하는 에미션 신호(EMI)를 출력하는 발광 제어부(120) 및 충전 신호(EN_R, EN_G, EN_B)가 제공되어 데이터 신호(DATA)로 제공된 에너지를 충전하며, 에미션 신호(EMI)로 픽셀들이 발광하도록 제어하는 픽셀 제어부(130)를 포함한다.
단위 픽셀들(Pr, Pg, Pb)은 각각 R, G, B 색을 발광하는 LED를 포함하며, 단위 픽셀에 포함된 LED 들의 캐소드(cathode)들은 전기적으로 연결되어 제어부(100)에 연결된다.
도 3(A)는 신호 분리부(110)의 개요적 회로도이며, 도 3(B)는 제어 신호(S_SIG)와 신호 분리부(110)가 출력하는 활성화 신호(ON)과 펄스열(S_OUT)의 개요를 도시한 도면이다.
도 3(A)와 도 3(B)를 참조하면, 제어 신호(S_SIG)는 제1 레벨, 제2 레벨 및 제3 레벨 사이에서 스윙(swing)할 수 있다. 일 예로, 제1 레벨은 접지 전압 레벨일 수 있으며, 제3 레벨은 구동 전압(VCC) 레벨일 수 있으며, 제2 레벨은 신호 분리부(110)에 포함된 NMOS 트랜지스터의 문턱 전압에 비하여 크되, 제3 레벨보다 작고, NMOS 트랜지스터의 문턱 전압의 두 배 보다 작은 레벨일 수 있다.
제어 신호(S_SIG)는 접지 전압과 제2 레벨 사이에서 스윙하는 활성화 신호와 제2 레벨과 구동 전압(VCC)인 제3 레벨 사이에서 스윙하는 펄스를 포함하는 펄스열이 임베드된 신호이다.
신호 분리부(110)는 제어 신호(S_SIG)에서 활성화 신호(ON)를 분리하는 활성화 신호 분리 회로(112)와 제어 신호(S_SIG)에서 펄스열(S_OUT)을 분리하는 펄스열 분리 회로(114)를 포함한다.
활성화 신호 분리 회로(112)는 저항(Ra)와 제1 레벨과 제2 레벨 사이의 문턱 전압을 가지는 트랜지스터(N1)를 포함하는 인버터(I1)와, 슈미트 트리거(ST) 및 인버터 I2가 캐스케이드로 연결된다. 트랜지스터 N1의 문턱 전압은 제1 레벨보다 크나 제2 레벨 보다는 작다. 따라서, 인버터(I1)에 제1 레벨의 제어 신호(S_SIG)가 입력되면 트랜지스터 N1은 차단되어 제3 레벨의 논리 하이 신호를 출력한다. 그러나 트랜지스터 N1에 제2 레벨 또는 제3 레벨의 제어 신호(S_SIG)가 입력되면 도통된다. 따라서, 인버터(I1)은 제1 레벨의 논리 로우 신호를 출력한다.
슈미트 트리거(schmitt trigger)는 입력의 크기 및 방향에 따른 출력 응답이 이력 곡선의 특성을 가져서 순간적인 노이즈에 대한 응답은 하지 않는 회로로, 입력이 상승할 시에 출력의 응답은 비교적 높은 문턱전압을 갖고 입력이 하강할 시에는 출력의 응답은 비교적 낮은 문턱전압을 갖는 특징을 가진다.
슈미트 트리거(ST)의 출력은 인버터 I2에 제공되며, 인버터 I2는 제공된 입력을 반전한 신호로, 제1 레벨과 제3 레벨 사이에서 스윙하는 신호이다. 인버터 I2의 출력은 후속하는 발광 제어부(120)의 활성화를 제어하는 활성화 신호(ON)이다.
펄스열 분리 회로(114)는 캐스케이드로 연결된 인버터들(I3, I4)을 포함할 수 있으며, 최초 스테이지의 인버터(I3)는 접지 전압과 다이오드 결선된 NMOS 트랜지스터(N3)를 사이에 두고 연결된다. 인버터(I3)에 포함된 NMOS 트랜지스터(N4)는 다이오드 결선된 NMOS 트랜지스터 N3의 문턱 전압과 트랜지스터 N4의 문턱 전압이 더해진 전압에서 도통된다.
상술한 바와 같이 N3의 문턱 전압과 N4의 문턱 전압이 더해진 전압은 제2 레벨보다 크다. 따라서, 제1 및 제2 레벨을 가지는 제어 신호(S_SIG)가 인버터(I3)에 제공되면 NMOS 트랜지스터(N4) 도통되지 않아 인버터 I3는 제3 레벨의 논리 하이 신호를 출력한다. 그러나, 제3 레벨을 가지는 제어 신호(S_SIG)가 인버터(I3)에 제공되면 NMOS 트랜지스터(N4)는 도통되어 인버터 I3는 제1 레벨의 논리 로우 신호를 출력한다. 따라서, 제어 신호(S_SIG)에 임베드된 펄스열을 분리할 수 있다. 인버터 I4는 인버터 I3의 출력 신호를 반전하여 제1 레벨과 제3 레벨 사이에서 스윙하는 펄스열(S_OUT)로 출력한다.
도 4(A)는 발광 제어부(120)의 개요를 도시한 블록도이며, 도 4(B)는 발광 제어부(120)에 입력되는 신호들과 출력되는 신호들의 개요적 타이밍도이다. 도 4(A)와 도 4(B)를 참조하면, 발광 제어부(120)는 활성화 신호(ON)에 의하여 활성화 되며, 펄스열(S_OUT)에 포함된 펄스를 계수하여 출력하는 카운터(counter, 122)와, 카운터 출력에 상응하여 복수의 픽셀 그룹들(200a, 200b)에 대한 충전 신호(EN_R, EN_G, EN_B) 및 에미션 신호(emission signal, EMI)를 형성하여 출력하는 인코더(encoder, 124)를 포함한다.
일 실시예로, 카운터(122)는 활성화 신호(ON)가 논리 하이 상태일 때 활성화(active high)되어 제공된 펄스열(S_OUT)에 포함된 펄스의 개수를 계수하여 이진수로 출력하며, 활성화 신호(ON)이 논리 로우일 때에는 출력을 리셋한다. 도시된 실시예와 같이 카운터는 3 비트 카운터일 수 있으며, 논리 하이 상태의 활성화 신호(ON)에 의하여 활성화된 카운터(122)는 000에서 펄스 하나를 계수할 때마다 1씩 증가하여 001, 010, 011, 100, 101을 계수한 후 활성화 신호에 의하여 리셋될 수 있다.
일 예로, 펄스열(S_OUT)에는 픽셀 그룹에 포함된 픽셀들의 개수 이상의 펄스를 포함할 수 있으며, 픽셀 그룹에 포함된 픽셀들의 개수에 펄스열에 포함된 펄스의 개수가 달라질 수 있다.
인코더(124)는 카운터(122)의 출력을 제공받고, 순차적으로 단위 픽셀들의 충전 신호(EN_R, EN_G, EN_B) 및 에미션 신호(EMI)를 형성하여 제공할 수 있다. 일 예로, 카운터의 출력은 3 비트이므로 인코더는 서로 다른 8 개의 신호를 출력할 수 있다. 따라서, 1 개의 에미션 신호(EMI)와 7 개의 충전 신호를 출력하여 7 개의 픽셀 그룹을 제어할 수 있다. 도시된 실시예에서, 에미션 신호(EMI)는 인코더의 출력 신호일 수 있다.
도 5는 픽셀 그룹 제어부(130)에 포함되어 단위 픽셀 Pr을 구동하는 회로의 개요를 도시한 회로도이다. 도 5를 참조하면, 충전 스위치(SW(R))는 충전 신호(EN)에 의하여 도통된다. 커패시터(C)는 구동 전압(VLED)이 일 전극에 제공되고, 타 전극으로는 아날로그 전압인 데이터 신호(DATA)에 상응하는 전압이 제공된다. 따라서 커패시터(C)에는 구동 전압(VLED)과 데이터 신호(DATA)로 제공되는 전압차에 상응하는 전압이 충전된다.
PMOS 트랜지스터(TR(R))은 커패시터(C)에 충전되어 PMOS 트랜지스터(TR(R))의 게이트 전극에 제공되는 전압의 크기에 따라 도통이 제어된다. 에미션 신호(EMI)가 제공됨에 따라 에미션 스위치(SW_EM)가 도통되며 구동 전원(VLED)으로부터 전류(Ir)가 제공되어 픽셀을 발광시킨다. 구동 전원(VLED)로부터 제공되는 전류(Ir)의 크기는 PMOS 트랜지스터의 도통 저항(turn-on resistance)에 의하여 제어되며, PMOS 트랜지스터의 도통 저항(turn-on resistance)은 DATA 신호로 제공되는 아날로그 전압에 의하여 조절된다. 따라서, DATA 신호로 제공되는 전압의 크기를 제어하여 픽셀에 제공되는 전류를 조절하고, 그로부터 픽셀의 발광 휘도를 제어할 수 있다.
도 6은 도 2로 예시된 본 실시예에 의한 픽셀 패키지(10)의 타이밍도 이다. 도 2 및 도 6을 참조하여 본 실시예에 의한 다중 화소 패키지의 실시예를 설명한다. 제어 신호(S_SIG)에 포함된 펄스열에 동기하여 픽셀 그룹에 속한 픽셀별로 데이터 신호(DATA)가 제공된다. 상술한 바와 같이 데이터 신호(DATA)는 픽셀의 발광휘도에 상응하는 전압값을 가질 수 있다.
발광 제어부(120)에서는 충전 신호(EN_R, EN_G, EN_B)를 출력하여 충전 스위치(SW(R), SW(G), SW(B))를 도통시키고, 커패시터(C)에 데이터 신호에 상응하는 전압을 충전한다.
각 픽셀 그룹에 속하는 픽셀 별 충전이 완료되면 에미션 신호(EMI)가 출력되어 각 픽셀 별로 전류(I(R), I(G), I(B))가 출력되고, 픽셀은 제공된 전류에 상응하는 휘도로 발광한다.
도 7은 본 실시예에 의한 다중 화소 패키지들을 어레이로 배치하여 액티브 매트릭스로 구현한 상태를 도시한 도면이고, 도 8은 액티브 매트릭스로 구현된 다중 화소 패키지에 제공된 신호들의 타이밍 도이다. 도 7 및 도 8을 참조하면, 본 실시예에 따라 어레이로 배치된 다중 화소 패키지는 각 로우(row)별로 제어 신호 S_SIG[1], S_SIG[2], ..., S_SIG[n]이 제공되고, 각 로우에 연결된 각 컬럼 별로 DATA[1], DATA[2], ..., DATA[m]의 데이터 신호가 제공된다.
타이밍도로 도시된 바와 같이 S_SIG[1] 신호와, S_SIG[1]와 동기하여 DATA 신호를 제공하여 첫 번째 로우를 프로그램한다. 이어서, 인코더에서 제공된 에미션 신호에 의하여 첫번째 로우의 발광이 이루어짐과 동시에 두 번째 로우에 대한 프로그램이 수행된다. 즉, 프로그램된 n 번째 로우에 대한 발광과 동시에 n+1 번째 로우에 대한 프로그램을 수행한다.
따라서, 액티브 매트릭스로 구현된 본 실시예에 의한 다중 화소 패키지 어레이는 제어 신호(S_SIG)와 데이터 1 신호(DATA1) 및 데이터 2 신호(DATA 2)를 제공하여 개별적으로 충전되어 동시에 발광하도록 제어될 수 있다. 일 실시예로, 복수의 픽셀 패키지들은 투명 기판(3000, 도 14 참조)에 접합되며, 액티브 매트릭스 형태로 연결될 수 있다.
이하에서는 도 9 내지 도 14를 참조하여 본 실시예에 의한 패키지 방법의 제1 실시예를 설명한다.
도 9는 본 실시예에 의한 픽셀 패키지(10)의 개요를 도시한 개요도이며, 도 10 내지 도 14는 본 실시예에 의한 패키지 방법 각 단계의 개요를 도시하는 도면으로, 도 9의 A-A를 따라 절단한 공정 단면도이다. 도 9를 참조하면, 본 실시예에 의한 픽셀 패키지는 제어부(100)와 단위 픽셀(Pr, Pb, Pg)를 포함하는 픽셀그룹(200)을 포함한다.
도 10을 참조하면, 제어부(100)가 형성된 기판(sub)에 제어부(100)와 연결된 패드를 개방한다. 일 실시예로, 제어부(100) 등의 회로가 형성된 기판(sub)에는 외부와의 물질 교환, 목적하지 않은 전기적 연결을 차단하기 위해 패시베이션 막(미도시)이 형성된다. 발광 소자 접속 단자(1100)를 형성하기 위하여 패시베이션 막을 제거하여 제어부(100)과 연결된 패드(pad)를 노출시킨다.
패드(pad)가 노출된 상태에서 도전 물질인 시드층(seed layer, 미도시)를 형성한 후, 패터닝을 수행하여 시드 패턴(seed pattern, 미도시)을 형성한다. 일 예로, 패터닝은 포토 리소그래피 공정으로 수행될 수 있다.
이어서 도금(plating) 과정을 수행하여 시드 패턴으로부터 도전성 필라(pillar, 1120)를 성장시킨다. 일 예로, 도전성 필라(1120)는 구리(Cu)로 형성할 수 있다. 필라(1120)의 높이는 도금을 수행하는 시간을 조절하여 제어될 수 있다. 도전성 필라(1120)가 목적하는 높이로 형성되면 범프 상부에 주석은 합금(SnAg) 등을 위치시킨다. 이어서 리플로우(reflow)를 수행하여 접합 물질(1130)를 형성하여 발광 소자 접속 단자(1100)를 형성할 수 있다. 상기한 과정은 범프 형성의 일 실시예로, 통상의 기술자는 상기한 공정과 상이한 공정을 수행하여 자명하게 범프를 형성할 수 있다.
도 11을 참조하면, 발광 소자(2120)의 접속 패드(2110)와 발광 소자 접속 단자(1100)를 접합한다. 일 실시예로, 발광 소자(2120)의 접속 패드(2110)는 정렬을 수행하여 발광 소자 접속 단자(1100)와 접합된다.
도 12를 참조하면, 발광 소자(2120)의 캐리어 기판(2130)을 분리한다. 캐리어 기판(2130)은 공정 중 발광 소자가 형성된 반도체 에피택시층(epitaxial layer)을 보호하기 위하여 발광 소자(2120)와 결합되는 기판이다. 접합 과정에서 발광 소자(2120)와 발광 소자 접속 단자(1110)가 접합된 이후에 캐리어 기판(2130)을 제거한다. 일 실시예로, 발광 소자(2120)는 결정질 실리콘 박막일 수 있으며, 캐리어 기판(2130)은 사파이어 기판일 수 있다.
일 실시예로, 발광 소자(2120)는 광이 외부로 제공되도록 발광 소자 접속 단자(1100)와 접합된다. 따라서, 발광 소자(2120)의 발광면은 기판(sub)의 반대면을 바라보도록 접합될 수 있다.
도 13을 참조하면, 외부 접속 단자(1200)를 형성한다. 일 실시예에서, 외부 접속 단자(1200)는 아래의 과정을 거쳐 형성될 수 있다. 패시베이션 막을 제거하여 제어부(100)와 전기적으로 연결된 패드(pad2)를 노출시킨다. 노출된 패드(pad2)에 시드층(seed layer, 미도시)를 형성한 후, 패터닝을 수행하여 시드 패턴(seed pattern, 미도시)을 형성한다. 일 예로, 패터닝은 포토 리소그래피 공정을 수행될 수 있다.
이어서 도금(plating) 과정을 수행하여 시드 패턴으로부터 도전성 필라(pillar, 1220)를 성장시킨다. 일 예로, 도전성 필라(1120)는 구리(Cu)로 형성할 수 있다. 필라(1220)의 높이는 도금을 수행하는 시간을 조절하여 제어될 수 있다.
도전성 필라(1120)가 목적하는 높이로 형성되면 필라 상부에 주석은 합금(SnAg) 등의 접착 물질을 위치시키고, 리플로우(reflow)를 수행하여 접합 물질(1130)를 형성하여 발광 소자 접속 단자(1200)를 형성할 수 있다.
일 실시예로, 외부 접속 단자(1200)는 외부에서 구동 전압(VCC), 접지 전압(GND)이 제공되는 단자이므로, 저항을 감소시키도록 발광 소자 접속 단자(1110)의 단면적에 비하여 큰 단면적을 가지도록 형성한다. 상기한 과정을 수행하여 본 실시예에 의한 픽셀 패키지(10)를 형성할 수 있다.
도 14를 참조하면, 투명 기판(3000)에 형성된 패드(3100)와 픽셀 패키지들(10a, 10b, 10c)을 정렬(align)하여 접합한다. 일 실시예로, 투명 기판(3000)에는 외부 접속 단자(1200)의 간격과, 복수의 픽셀 패키지들(10a, 10b, 10c)의 간격에 상응하도록 패드(3100)들이 위치한다. 투명 기판(3000)에는 픽셀 패키지들(10a, 10b, 10c)에 구동 전압(VCC), 접지 전압(GND), 제어 신호(S_SIG) 및 DATA 신호(DATA)를 제공하는 배선들(미도시)이 위치한다. 따라서, 구동 전압(VCC), 접지 전압(GND), 제어 신호(S_SIG) 및 DATA 신호(DATA)는 배선(미도시)과 패드(3100)를 통하여 각각의 픽셀 패키지들(10a, 10b, 10c)에 제공된다. 또한, 발광 소자(2120)들은 발광면이 투명 기판(3000)을 향하므로 발광 소자(2120)들이 제공하는 광은 투명 기판(3000)을 투과하여 외부에 제공될 수 있다.
일 실시예로, 투명 기판(3000)은 유리 기판일 수 있으며, 폴리 카보네이트 등의 투명한 성질을 가지는 합성 수지 기판일 수 있다.
이하에서는 도 15 내지 도 18을 참조하여 패키지 방법의 제2 실시예를 설명한다.
도 15 내지 도 18은 본 실시예에 의한 패키지 방법 각 단계의 개요를 도시하는 도 9의 A-A를 따라 절단한 공정 단면도이다. 위에서 설명된 제1 실시예와 동일하거나 유사한 요소에 대하여는 설명을 생략할 수 있다.
도 15를 참조하면, 제어부(100)가 형성된 기판(sub)에 제어부(100)와 연결된 패드들(pad, 1300)을 개방한다. 일 실시예로, 제어부(100) 등의 회로가 형성된 기판(sub)에는 외부와의 물질 교환, 목적하지 않은 전기적 연결을 차단하기 위해 패시베이션 막(미도시)이 형성된다. 패시베이션 막을 제거하여 패드(pad)를 노출한다. 노출된 패드(pad)에는 상술한 공정을 거쳐 도전성 필라(1120)와 접합 물질(1130)이 형성되어 발광 소자 접속 단자(1100)가 형성된다. 패시베이션 막이 제거되어 노출된 외부 접합 패드(1300)는 투명 기판(3000)에 형성된 픽셀 패키지 접속 단자(3200)와 접합한다.
도 16을 참조하면, 발광 소자(2120)의 접속 패드(2110)와 발광 소자 접속 단자(1100)를 접합한다. 일 실시예로, 발광 소자(2120)의 접속 패드(2110)는 정렬되어 발광 소자 접속 단자(1100)와 접합된다. 위에서 설명된 바와 같이 발광 소자(2120)는 캐리어 기판(2130, 도 11 참조)과 결합된 상태에서 접합될 수 있으며, 접합 후 제거될 수 있다.
도시된 실시예에서, 발광 소자(2120)는 광이 외부로 제공되도록 발광 소자 접속 단자(1100)와 접합된다. 따라서, 발광 소자(2120)의 발광면은 기판(sub)의 반대면을 바라보도록 접합될 수 있다.
도 17을 참조하면, 투명 기판(3000)에 픽셀 패키지 접속 단자(3200)를 형성한다. 투명 기판(3000)에는 픽셀 패키지(10)에 구동 전압(VCC), 접지 전압(GND), 제어 신호(S_SIG) 및 데이터 신호(DATA)를 제공하는 배선(미도시)이 형성될 수 있다. 픽셀 패키지 접속 단자(3200)는 배선과 연결되어 이후 공정에서 접합될 픽셀 패키지(10)에 구동 전압(VCC), 접지 전압(GND), 제어 신호(S_SIG) 및 데이터 신호(DATA)를 제공할 수 있다.
픽셀 패키지 접속 단자(3200)를 형성하는 과정은 제1 실시예의 외부 접속 단자(1200) 형성 과정과 유사할 수 있다. 일 실시예로, 투명 기판(3000)의 배선과 전기적으로 연결된 패드(pad3)에 시드층(seed layer, 미도시)를 형성한 후, 패터닝을 수행하여 시드 패턴(seed pattern, 미도시)을 형성한다. 일 예로, 패터닝은 포토 리소그래피 공정을 수행될 수 있다.
이어서 도금(plating) 과정을 수행하여 시드 패턴으로부터 도전성 필라(pillar, 3220)를 성장시킨다. 일 예로, 도전성 필라(3220)는 구리(Cu)로 형성할 수 있다. 필라(3220)의 높이는 도금을 수행하는 시간을 조절하여 제어될 수 있다.
도전성 필라(3220)가 목적하는 높이로 형성되면 범프 상부에 주석은 합금(SnAg) 등을 위치시키고, 리플로우(reflow)를 수행하여 접합 물질(3230)를 형성하여 픽셀 패키지 접속 단자(3200)를 형성할 수 있다. 상기한 과정은 범프 형성의 일 실시예로, 통상의 기술자는 상기한 공정과 상이한 공정을 수행하여 자명하게 범프를 형성할 수 있다.
일 실시예로, 픽셀 패키지 접속 단자(3200)는 외부에서 구동 전압(VCC), 접지 전압(GND)이 제공되는 단자이므로, 저항을 감소시키도록 발광 소자 접속 단자(1110)의 단면적에 비하여 큰 단면적을 가지도록 형성한다.
도 18을 참조하면, 픽셀 패키지(10a, 10b, 10c)에 형성된 외부 접속 패드(pad2)와 투명 기판(3000)에 형성된 픽셀 패키지 접속 단자(3200)를 정렬(align)하여 접합한다. 일 실시예로, 투명 기판(3000)에 형성된 픽셀 패키지 접속 단자(3200)의 간격은 복수의 픽셀 패키지들(10a, 10b, 10c) 사이의 간격 및 에 각 픽셀 패키지에 형성된 패드 사이의 간격에 상응한다.
픽셀 패키지 접속 단자(3200)와 외부 접합 패드(1300)가 접합되어 구동 전압(VCC), 접지 전압(GND), 제어 신호(S_SIG) 및 DATA 신호(DATA)가 각각의 픽셀 패키지들(10a, 10b, 10c)에 제공될 수 있다. 또한, 발광 소자(2120)들은 발광면이 투명 기판(3000)을 향하므로 발광 소자(2120)들이 제공하는 광은 투명 기판(3000)를 투과하여 외부에 제공될 수 있다.
일 실시예로, 투명 기판(3000)과 접합된 복수의 픽셀 패키지들(10a, 10b, 10c)은 상술한 실시예와 같이 액티브 매트릭스 형태로 연결될 수 있으며, 이로부터 높은 해상도를 가지는 디스플레이를 형성할 수 있다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.
10, 10a, 10b, 10c: 픽셀 패키지 100: 제어부
110: 신호 분리부 112: 활성화 신호 분리 회로
114: 펄스열 분리 회로 120: 발광 제어부
122: 카운터 124: 인코더
130: 픽셀 제어부 200: 픽셀 그룹
1100: 발광 소자 접속 단자 1120: 전도성 필라
1130: 접합 물질 2110: 접속 패드
2120: 발광 소자 2130: 캐리어 기판
1200: 외부 접속 단자 1220: 전도성 필라
1230: 접합 물질 1300: 외부 접속 패드
3000: 투명 기판 3100: 접속 패드
3200: 픽셀 패키지 접속 단자 3220: 도전성 필라
3230: 접합 물질

Claims (14)

  1. 제어 회로가 형성된 기판에 발광 소자와 전기적으로 연결되는 발광 소자 접속 단자를 형성하는 단계와,
    발광 소자의 외부 접속 패드와 상기 발광 소자 접속 단자를 접합하는 단계와,
    상기 기판에 외부 접속 단자를 형성하는 단계와,
    상기 외부 접속 단자에 상응하는 패드가 형성된 투명 기판에 상기 발광 소자가 접합된 상기 기판을 접합하는 단계를 포함하며,
    상기 기판에 접합된 상기 발광 소자가 발광하는 광이 상기 투명 기판을 투과하여 외부로 제공되도록 상기 기판과 상기 투명 기판을 접합하는 패키지 방법.
  2. 제1항에 있어서,
    상기 발광 소자 접속 단자를 형성하는 단계는,
    시드 패턴(seed pattern)을 형성하는 단계와,
    도금을 수행하여 상기 시드 패턴으로부터 도전성 필라를 형성하는 단계와,
    상기 도전성 필라의 상단에 접합 물질을 형성하는 단계를 포함하는 패키지 방법.
  3. 제1항에 있어서,
    상기 외부 접속 단자를 형성하는 단계는,
    시드 패턴(seed pattern)을 형성하는 단계와,
    도금을 수행하여 상기 시드 패턴으로부터 도전성 필라를 형성하는 단계와,
    상기 도전성 필라의 상단에 접합 물질을 형성하는 단계를 포함하며,
    상기 발광 소자 접속 단자의 단면적에 비하여 상기 외부 접속 단자의 단면적을 크게 형성하는 패키지 방법.
  4. 제2항 또는 제3항 중 어느 한 항에 있어서,
    상기 시드 패턴을 형성하는 단계 이전에,
    상기 제어 회로와 전기적으로 연결된 패드를 개방하는 단계를 더 포함하는 패키지 방법.
  5. 제1항에 있어서,
    상기 발광 소자의 외부 접속 패드와 발광 소자 접속 단자를 접합하는 단계는,
    캐리어 기판, 발광 소자층 및 외부 접속 패드가 형성된 발광 소자에서 상기 외부 접속 패드와 상기 발광 소자 접속 단자를 정렬하여 접합하는 과정 및
    상기 캐리어 기판을 분리하는 과정을 수행하여 이루어지는 패키지 방법.
  6. 제5항에 있어서,
    상기 발광 소자를 상기 발광 소자 접속 단자와 접합하는 단계는,
    상기 발광 소자가 제공하는 광이 상기 제어 회로의 반대 방향으로 제공되도록 수행되는 패키지 방법.
  7. 제1항에 있어서,
    상기 발광 소자 접속 단자를 형성하는 단계와, 상기 발광 소자 접속 단자를 접합하는 단계 및 상기 외부 접속 단자를 형성하는 단계를 수행하여 픽셀 패키지를 형성하고,
    상기 패키지 방법은,
    상기 투명 기판에 복수의 픽셀 패키지를 접합하되, 상기 복수의 픽셀 패키지를 액티브 매트릭스 형태로 연결되도록 접합하는 패키지 방법.
  8. 제어 회로가 형성된 기판에 발광 소자와 전기적으로 연결되는 발광 소자 접속 단자를 형성하는 단계와,
    발광 소자의 외부 접속 패드와 상기 발광 소자 접속 단자를 접합하는 단계와,
    투명 기판에 외부 접속 단자를 형성하는 단계와,
    상기 외부 접속 단자가 형성된 상기 투명 기판과 상기 발광 소자가 접합된 상기 기판을 접합하는 단계를 포함하며,
    상기 기판에 접합된 상기 발광 소자가 제공하는 강이 상기 투명 기판을 투과하여 외부로 제공되도록 상기 기판과 상기 투명 기판을 접합하는 패키지 방법.
  9. 제8항에 있어서,
    상기 발광 소자 접속 단자를 형성하는 단계는,
    시드 패턴(seed pattern)을 형성하는 단계와,
    도금을 수행하여 상기 시드 패턴으로부터 도전성 필라를 형성하는 단계와,
    상기 도전성 필라의 상단에 접합 물질을 형성하는 단계를 포함하는 패키지 방법.
  10. 제1항에 있어서,
    상기 외부 접속 단자를 형성하는 단계는,
    시드 패턴(seed pattern)을 형성하는 단계와,
    도금을 수행하여 상기 시드 패턴으로부터 도전성 필라를 형성하는 단계와,
    상기 도전성 필라의 상단에 접합 물질을 형성하는 단계를 포함하며,
    상기 발광 소자 접속 단자의 단면적에 비하여 상기 외부 접속 단자의 단면적을 크게 형성하는 패키지 방법.
  11. 제9항에 있어서,
    상기 시드 패턴을 형성하는 단계 이전에,
    패드를 개방하는 단계를 더 포함하는 패키지 방법.
  12. 제8항에 있어서,
    상기 발광 소자의 외부 접속 패드와 발광 소자 접속 단자를 접합하는 단계는,
    캐리어 기판, 발광 소자층 및 외부 접속 패드가 형성된 발광 소자에서 상기 외부 접속 패드와 상기 발광 소자 접속 단자를 정렬하여 접합하는 과정 및
    상기 캐리어 기판을 분리하는 과정을 수행하여 이루어지는 패키지 방법.
  13. 제12항에 있어서,
    상기 발광 소자를 상기 발광 소자 접속 단자와 접합하는 단계는,
    상기 발광 소자가 제공하는 광이 상기 제어 회로의 반대 방향으로 제공되도록 수행되는 패키지 방법.
  14. 제8항에 있어서,
    상기 발광 소자 접속 단자를 형성하는 단계와, 상기 발광 소자 접속 단자를 접합하는 단계 및 상기 외부 접속 단자를 형성하는 단계를 수행하여 픽셀 패키지를 형성하고,
    상기 패키지 방법은,
    상기 투명 기판에 복수의 픽셀 패키지를 접합하되, 상기 복수의 픽셀 패키지를 액티브 매트릭스 형태로 연결되도록 접합하는 패키지 방법.
KR1020210084601A 2021-06-29 2021-06-29 패키지 방법 KR20230001716A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210084601A KR20230001716A (ko) 2021-06-29 2021-06-29 패키지 방법
PCT/KR2021/008231 WO2023277213A1 (ko) 2021-06-29 2021-06-30 패키지 방법
CN202180001978.8A CN115836400A (zh) 2021-06-29 2021-06-30 封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210084601A KR20230001716A (ko) 2021-06-29 2021-06-29 패키지 방법

Publications (1)

Publication Number Publication Date
KR20230001716A true KR20230001716A (ko) 2023-01-05

Family

ID=84692795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210084601A KR20230001716A (ko) 2021-06-29 2021-06-29 패키지 방법

Country Status (3)

Country Link
KR (1) KR20230001716A (ko)
CN (1) CN115836400A (ko)
WO (1) WO2023277213A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788280B1 (ko) * 2006-12-29 2007-12-27 옵토팩 주식회사 반도체 소자 패키지 및 그 패키징 방법
KR20130102746A (ko) * 2012-03-08 2013-09-23 삼성전자주식회사 발광 장치의 제조 방법
US10079264B2 (en) * 2015-12-21 2018-09-18 Hong Kong Beida Jade Bird Display Limited Semiconductor devices with integrated thin-film transistor circuitry
KR102456882B1 (ko) * 2017-11-24 2022-10-21 주식회사 루멘스 고효율 마이크로 엘이디 모듈의 제조방법
KR20200002733A (ko) * 2019-12-19 2020-01-08 엘지전자 주식회사 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN115836400A (zh) 2023-03-21
WO2023277213A1 (ko) 2023-01-05

Similar Documents

Publication Publication Date Title
CN110211987B (zh) 发光二极管面板
EP3333906B1 (en) Led component, led panel and led display screen
CN107750377B (zh) 显示面板冗余方案
US10229630B2 (en) Passive-matrix light-emitting diodes on silicon micro-display
KR102411775B1 (ko) 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치
EP3029661A1 (en) Oled display modules for large-format oled displays
KR20180009116A (ko) 마이크로 led 어레이 디스플레이 장치
WO2015151796A1 (ja) 実装基板および電子機器
EP3951760A1 (en) Display device
CN111868813B (zh) Led像素封装
US12020630B1 (en) Stacked structure, display screen, and display apparatus
CN108957852A (zh) 显示模组和显示装置
TW201926668A (zh) 微型化發光裝置
WO2021195974A1 (zh) 显示基板及其测试方法
TW201909407A (zh) 包含具有彩色發光二極體之發射像素的透明主動矩陣顯示器
TW202301310A (zh) 微型發光二極體顯示裝置
CN112820202B (zh) 一种显示装置及其显示方法
KR20230001716A (ko) 패키지 방법
JP6527194B2 (ja) 表示装置
CN113380935B (zh) 一种led集成封装体及显示装置
KR20240035905A (ko) 디스플레이 디바이스 및 디스플레이 시스템을 구성하기 위한 시스템들 및 방법들
CN208063525U (zh) 一种led灯珠封装结构及led显示屏
TW202205659A (zh) 具驅動ic的像素單元、包含該像素單元的發光裝置及其製法
CN101246668B (zh) 有机发光二极管显示器及其增亮驱动方法
CN108541108B (zh) 一种led灯珠封装结构及led显示屏

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application