KR20220163460A - 탄성파 장치 - Google Patents

탄성파 장치 Download PDF

Info

Publication number
KR20220163460A
KR20220163460A KR1020227038543A KR20227038543A KR20220163460A KR 20220163460 A KR20220163460 A KR 20220163460A KR 1020227038543 A KR1020227038543 A KR 1020227038543A KR 20227038543 A KR20227038543 A KR 20227038543A KR 20220163460 A KR20220163460 A KR 20220163460A
Authority
KR
South Korea
Prior art keywords
layer
elastic wave
wave device
piezoelectric substrate
main surface
Prior art date
Application number
KR1020227038543A
Other languages
English (en)
Inventor
마사카즈 미무라
소이치로 테가와
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20220163460A publication Critical patent/KR20220163460A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/125Driving means, e.g. electrodes, coils
    • H03H9/145Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538Formation
    • H03H9/14541Multilayer finger or busbar electrode
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02228Guided bulk acoustic wave devices or Lamb wave devices having interdigital transducers situated in parallel planes on either side of a piezoelectric layer
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02929Means for compensation or elimination of undesirable effects of ageing changes of characteristics, e.g. electro-acousto-migration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25Constructional features of resonators using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

압전성 기판에 IDT 전극을 구성하는 Cu가 확산되는 것을 보다 확실하게 억제할 수 있는 탄성파 장치를 제공한다.
본 발명의 탄성파 장치는 압전성 기판(2)과, 압전성 기판(2) 상에 마련된 제1 층(4)과, 제1 층(4) 상에 마련되며 Cu를 주성분으로 하는 제2 층(5)을 가지면서 복수개의 전극지를 가지는 IDT 전극(3)을 포함한다. 제1 층(4)은 압전성 기판(2) 측에 위치하는 제1 주면(4a)과, 제2 층(5)에 접촉하는 제2 주면(4b)을 포함한다. 제2 층(5)은 제1 층(4)에 접촉하는 제3 주면(5a)과, 제3 주면(5a)에 대향하는 제4 주면(5b)과, 제3, 제4 주면(5a, 5b)에 접속되는 측면(5c)을 포함한다. IDT 전극(3)은 제2 층(5)의 측면(5c)에 마련된 배리어층(7)(바깥층)을 더 가진다. 제2 층(5)의 측면(5c)과 배리어층(7)의 경계(A)가 제1 층(4)의 제2 주면(4b) 상에 위치하고, 배리어층(7)이 압전성 기판(2) 상에 연장되지 않는다.

Description

탄성파 장치
본 발명은 탄성파 장치에 관한 것이다.
종래, 탄성파 장치는 휴대전화기의 필터 등에 널리 이용되고 있다. 하기의 특허문헌 1에는 탄성파 장치의 일례가 개시되어 있다. 이 탄성파 장치에서는 압전 기판 상에 IDT(Interdigital Transducer) 전극이 마련된다. IDT 전극은 Cu막을 포함한다. 또한, 압전 기판 상에는 IDT 전극을 덮도록 산화실리콘막이 마련된다. Cu막에서의 Cu가 산화실리콘막으로 확산되는 것을 막기 위해, 압전 기판 상에 IDT 전극을 덮도록 보호막이 마련된다.
특허문헌 2에 기재된 탄성파 장치에서는 IDT 전극은 압전 기판 상에 마련된 배리어층과, 배리어층 상에 마련된 메인 전극층을 가진다. 배리어층은 메인 전극층의 금속이 압전 기판으로 확산되는 것을 막기 위해 마련된다.
일본 공개특허공보 특개2019-068309호 일본 공개특허공보 특개2017-157944호
특허문헌 2의 IDT 전극을 덮도록, 특허문헌 1의 보호막을 압전 기판 상에 마련했다고 가정하면, 산화실리콘막 및 압전 기판에, IDT 전극을 구성하는 금속의 확산을 억제할 수 있다고도 생각된다. 그러나 본원 발명자들은 배리어층의 측면과 보호막의 경계를 경로로 하여 금속이 압전 기판으로 확산될 우려가 있는 것을 발견했다.
본 발명의 목적은 압전성 기판에 IDT 전극을 구성하는 Cu가 확산되는 것을 보다 확실하게 억제할 수 있는 탄성파 장치를 제공하는 것에 있다.
본 발명에 따른 탄성파 장치는, 압전성 기판과, 상기 압전성 기판 상에 마련된 제1 층과, 상기 제1 층 상에 마련되며 Cu를 주성분으로 하는 제2 층을 가지면서 복수개의 전극지를 가지는 IDT 전극을 포함하고, 상기 제1 층이 상기 압전성 기판 측에 위치하는 제1 주면(主面)과, 상기 제2 층에 접촉하는 제2 주면을 포함하고, 상기 제2 층이 상기 제1 층에 접촉하는 제3 주면과, 상기 제3 주면에 대향하는 제4 주면과, 상기 제3 주면 및 상기 제4 주면에 접속된 측면을 포함하며, 상기 IDT 전극이 상기 제2 층의 상기 측면에 마련된 바깥층을 더 가지며, 상기 제2 층의 상기 측면과 상기 바깥층의 경계가 상기 제1 층의 상기 제2 주면 상에 위치하고, 상기 바깥층이 상기 압전성 기판 상에 연장되지 않는다.
본 발명에 따른 탄성파 장치에 따르면, 압전성 기판에 IDT 전극을 구성하는 Cu가 확산되는 것을 보다 확실하게 억제할 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 탄성파 장치의 평면도이다.
도 2는 도 1 중의 I-I선을 따르는 전극지의 단면도이다.
도 3은 제1 비교예에서의 전극지의 횡단면도이다.
도 4는 제2 비교예에서의 전극지의 횡단면도이다.
도 5는 본 발명의 제1 실시형태의 제1 변형예에서의 전극지의 횡단면도이다.
도 6은 본 발명의 제1 실시형태의 제2 변형예에서의 전극지의 횡단면도이다.
도 7은 본 발명의 제1 실시형태의 제3 변형예에서의 전극지의 횡단면도이다.
도 8은 본 발명의 제2 실시형태에서의 전극지의 횡단면도이다.
도 9는 본 발명의 제2 실시형태의 변형예에서의 전극지의 횡단면도이다.
도 10은 본 발명의 제3 실시형태에서의 전극지의 횡단면도이다.
도 11은 본 발명의 제3 실시형태의 변형예에서의 전극지의 횡단면도이다.
도 12는 본 발명의 제4 실시형태에서의 전극지의 횡단면도이다.
도 13은 본 발명의 제5 실시형태에 따른 탄성파 장치의 정면 단면도이다.
도 14는 본 발명의 제6 실시형태에 따른 탄성파 장치의 정면 단면도이다.
도 15는 본 발명의 제7 실시형태에 따른 탄성파 장치의 정면 단면도이다.
이하, 도면을 참조하면서, 본 발명의 구체적인 실시형태를 설명함으로써 본 발명을 분명하게 한다.
한편, 본 명세서에 기재된 각 실시형태는 예시적인 것이며, 다른 실시형태 간에 구성의 부분적인 치환 또는 조합이 가능한 것을 지적해 둔다.
도 1은 본 발명의 제1 실시형태에 따른 탄성파 장치의 평면도이다.
탄성파 장치(1)는 압전성 기판(2)을 가진다. 본 실시형태의 압전성 기판(2)은 압전체층만으로 이루어지는 압전 기판이다. 압전성 기판(2)은 니오브산리튬으로 이루어진다. 본 명세서에서 압전성 기판(2)이 니오브산리튬으로 이루어진다는 것은 압전성 기판(2)이 미량의 불순물을 함유하는 경우도 포함한다. 본 발명에 따른 탄성파 장치의 다른 구성과 재료의 관계도 마찬가지이다. 압전성 기판(2)은 보다 구체적으로는, 128° 회전 Y커트 X전파 LiNbO3으로 이루어진다. 단, 압전성 기판(2)의 커트각 및 재료는 상기에 한정되지 않는다. 압전성 기판(2)의 재료로는 예를 들면, 탄탈산리튬, 산화아연, 질화알루미늄, 수정, 또는 PZT(티탄산지르콘산납) 등을 사용할 수도 있다. 한편, 압전성 기판(2)은 압전체층을 포함하는 적층 기판이어도 된다.
압전성 기판(2) 상에는 IDT 전극(3)이 마련된다. IDT 전극(3)은, 제1 버스바(busbar)(18a), 제2 버스바(18b), 복수개의 제1 전극지(19a) 및 복수개의 제2 전극지(19b)를 가진다. 제1 버스바(18a) 및 제2 버스바(18b)는 대향한다. 복수개의 제1 전극지(19a)의 일단(一端)은 각각 제1 버스바(18a)에 접속된다. 복수개의 제2 전극지(19b)의 일단은 각각 제2 버스바(18b)에 접속된다. 복수개의 제1 전극지(19a) 및 복수개의 제2 전극지(19b)는 서로 맞물린다. 한편, IDT 전극(3)의 전극지 피치에 의해 규정되는 파장을 λ로 한다. 전극지 피치란, 이웃하는 전극지 사이에서의 중심간 거리를 말한다. IDT 전극(3)이, 상기 중심간 거리가 다른 부분을 가지는 경우에는 상기 중심간 거리의 평균값을 전극지 피치로 해도 된다.
IDT 전극(3)에 교류 전압을 인가함으로써 탄성파가 여진(勵振)된다. 압전성 기판(2) 상에서의, IDT 전극(3)의 탄성파 전파방향 양측에, 한 쌍의 반사기(9A) 및 반사기(9B)가 마련된다. 이와 같이, 본 실시형태의 탄성파 장치(1)는 탄성표면파 공진자이다. 단, 본 발명에 따른 탄성파 장치는 탄성경계파 공진자이어도 된다. 또한, 본 발명에 따른 탄성파 장치는 탄성파 공진자에는 한정되지 않고, 탄성파 공진자를 가지는 필터 장치나 멀티플렉서이어도 된다.
도 2는 도 1 중의 I-I선을 따르는 전극지의 단면도이다.
IDT 전극(3)은 제1 층(4)과 제2 층(5)과 제3 층(6)을 가진다. 보다 구체적으로는 압전성 기판(2) 상에 제1 층(4)이 마련된다. 제1 층(4) 상에 제2 층(5)이 마련된다. 제2 층(5) 상에 제3 층(6)이 마련된다.
제1 층(4)은 제1 주면(4a) 및 제2 주면(4b)을 가진다. 제1 주면(4a) 및 제2 주면(4b)은 대향한다. 제1 주면(4a)은 압전성 기판(2) 측에 위치한다. 제2 주면(4b)은 제2 층(5)에 접촉한다. 본 실시형태에서는 제1 층(4)은 단층의 밀착층이다. 제1 층(4)은 NiCr로 이루어진다. 단, 제1 층(4)의 재료는 상기에 한정되지 않는다. 혹은, 제1 층(4)은 적층체이어도 된다.
제2 층(5)은 제3 주면(5a) 및 제4 주면(5b), 그리고 측면(5c)을 가진다. 제3 주면(5a) 및 제4 주면(5b)은 대향한다. 제3 주면(5a)은 제1 층(4)에 접촉한다. 제4 주면(5b)은 제3 층(6)에 접촉한다. 측면(5c)은 제3 주면(5a) 및 제4 주면(5b)에 접속된다. 제2 층(5)은 Cu를 주성분으로 한다. 본 명세서에서 주성분이란, 점유율이 50%를 초과하는 성분을 말한다. 단, 제2 층(5)은 Cu로 이루어지는 것이 바람직하다.
제3 층(6)은 Ti로 이루어진다. 한편, 제3 층(6)의 재료는 상기에 한정되지 않는다. 혹은 제3 층(6)은 적층체이어도 된다.
IDT 전극(3)은 배리어층(7)을 더 가진다. 배리어층(7)은 본 발명에서의 바깥층이다. 배리어층(7)은 제2 층(5)의 측면(5c)에 마련된다. 보다 구체적으로는 배리어층(7)은 측면(5c)을 덮는다. 본 실시형태에서는 배리어층(7)에서의, 제2 층(5)의 측면(5c)에 마련된 부분의 두께가 제1 층(4)의 두께보다도 두껍다. 단, 제1 층(4)의 두께가 배리어층(7)의 상기 부분의 두께보다도 두꺼워도 된다. 혹은, 제1 층(4)의 두께와 배리어층(7)의 상기 부분의 두께가 같아도 된다. 도 2에 나타내는 바와 같이, 제2 층(5)의 측면(5c)과 배리어층(7)의 경계(A)는 제1 층(4)의 제2 주면(4b) 상에 위치한다. 보다 구체적으로는 경계(A)는 제2 주면(4b)의 단부보다도 내측에 위치한다.
본 실시형태에서는 배리어층(7)은 Mn의 산화물로 이루어진다. 단, 배리어층(7)은 금속의 산화물로 이루어지는 것이면 된다. 배리어층(7)은 Mn, Al, Mg 및 Sn으로 이루어지는 군에서 선택되는 1종의 금속의 산화물로 이루어지는 것이 바람직하다.
압전성 기판(2) 상에는 IDT 전극(3)을 덮도록, 보호막(8)이 마련된다. 보호막(8)은 산화규소로 이루어진다. 보다 구체적으로는 보호막(8)은 SiO2로 이루어진다. 단, 보호막(8)은 상기에 한정되지 않고, 예를 들면, 산질화규소 등으로 이루어져도 된다.
본 실시형태의 특징은 제2 층(5)의 측면(5c)과 배리어층(7)의 경계(A)가 제1 층(4)의 제2 주면(4b) 상에 위치하고, 배리어층(7)이 압전성 기판(2) 상에 연장되지 않는 것에 있다. 그로써, 압전성 기판(2)에 IDT 전극(3)을 구성하는 Cu가 확산되는 것을 보다 확실하게 억제할 수 있다. 또한, 보호막(8)에 상기 Cu가 확산되는 것을 효과적으로 억제할 수 있다. 이하에서 본 실시형태의 효과를 보다 상세하게 설명한다.
제1 실시형태의 탄성파 장치로 이루어지는 탄성파 필터 장치를 준비했다. 또한, 제1 비교예의 탄성파 장치로 이루어지는 탄성파 필터 장치와, 제2 비교예의 탄성파 장치로 이루어지는 탄성파 필터 장치를 준비했다. 한편, 이들 탄성파 필터 장치를 각각 복수개 준비했다. 도 3에 나타내는 바와 같이, 제1 비교예의 탄성파 장치는 IDT 전극이 배리어층을 가지지 않는 점에서 제1 실시형태와 다르다. 도 4에 나타내는 바와 같이 제2 비교예도 IDT 전극이 배리어층을 가지지 않는 점에서, 제1 실시형태와 다르다. 또한, 제2 비교예에서는 제1 층(104)의 폭이 제2 층(5)의 폭보다도 넓다. 이것은 특허문헌 2(일본 공개특허공보 특개2017-157944호)에 기재된 구성과 마찬가지이다. 여기서, 전극지의 폭은 전극지의 탄성파 전파방향을 따르는 치수이다.
제1 실시형태의 탄성파 장치의 설계 파라미터는 이하와 같다.
압전성 기판(2)의 재료; 128° 회전 Y커트 X 전파 LiNbO3
제1 층(4); 재료…NiCr, 두께…6㎚
제2 층(5); 재료…Cu, 두께…300㎚
제3 층(6); 재료…Ti, 두께…8㎚
배리어층(7); 재료…Mn의 산화물, 두께…15㎚, 위치…제2 층(5)의 측면(5c)에만 형성했음.
보호막(8); 재료…SiO2, 두께…1110㎚
IDT 전극(3)에서의 파장(λ); 4㎛
제1 비교예 및 제2 비교예의 탄성파 장치의 설계 파라미터는 이하와 같다.
압전성 기판의 재료; 128° 회전 Y커트 X전파 LiNbO3
제1 층; 재료…NiCr, 두께…6㎚
제2 층; 재료…Cu, 두께…300㎚
제3 층; 재료…Ti, 두께…8㎚
IDT 전극에서의 파장(λ); 4㎛
제1 실시형태의 탄성파 장치(1)로 이루어지는 탄성파 필터 장치, 제1 비교예의 탄성파 장치로 이루어지는 탄성파 필터 장치, 및 제2 비교예의 탄성파 장치로 이루어지는 탄성파 필터 장치에서, 고온 부하 시험을 실시했다. 상기 시험에서는 온도를 125℃로 하고, IDT 전극의 제1 버스바 및 제2 버스바 사이에 3V의 직류 전압을 인가했다. 이 상태에서 소정의 시간 간격으로 필터 전기 특성을 측정했다.
고온 부하 시험을 실시한 결과, 제1 비교예에서는 시험 시간 200시간 후의 측정 시에 모든 샘플에서 삽입 손실의 열화가 보였다. 제2 비교예에서는 시험 시간 500시간 후의 측정 시에 일부의 샘플에서 삽입 손실의 열화가 보였다. 그 이외의 제2 비교예의 샘플에서도 절연저항값의 열화가 확인되었다. 절연저항값의 열화가 확인된 샘플의 전극지를 관찰한 바, 제2 층(5)에서의 Cu와, 압전성 기판(2)에서의 LiNbO3 사이의 확산이 확인되었다. 즉, 특허문헌 2의 구조에 의해, 제2 층(5)에서의 Cu와 LiNbO3 사이의 확산을 어느 정도 억제할 수 있지만, 시장 요구를 충족할 수 있을 정도의 실력을 얻을 수는 없었다.
한편으로, 제1 실시형태의 탄성파 장치(1)로 이루어지는 탄성파 필터 장치에서는 시험 시간 1000시간에서도 삽입 손실 및 절연저항값의 열화는 보이지 않았다.
이들로부터, 제2 층(5)의 측면(5c)에 배리어층(7)을 형성하고, 제2 층(5)과 배리어층(7)의 경계(A)를 제1 층(4)의 제2 주면(4b) 상에 배치함으로써, 신뢰성을 높일 수 있음을 알 수 있었다. 이는 제2 층(5)과 압전성 기판(2)의 거리가 멀어진 후에 추가로 배리어층(7)에 의해, Cu 확산의 경로가 차단된 것에 의한 효과이다.
탄성파 장치(1)에서는 제1 층(4)은 밀착층으로서 기능한다. 여기서, 제1 층(4)의 두께는 6㎚로 얇다. 그로써, 탄성파 필터 장치의 삽입 손실이 낮게 유지된다. 또한, 제2 층(5)의 측면(5c)에 형성된 배리어층(7)이 제2 층(5)에서의 Cu의 마이그레이션을 억제한다. 따라서, 내전력성을 높일 수 있다.
제1 층(4)의 두께는 2㎚ 이상, 10㎚ 이하의 범위 내인 것이 바람직하다. 제1 층(4)의 두께가 2㎚보다 얇으면, 제2 층(5)에서의 Cu와 압전성 기판(2) 사이의 확산을 억제하기 어려워지거나, 내전력성이 열화될 우려가 있다. 한편 제1 층(4)의 두께가 10㎚보다 두꺼운 경우, 디바이스의 삽입 손실이 커질 우려가 있다.
제1 층(4)은 본 실시형태에서는 NiCr에 의해 형성된다. 단, 제1 층(4)의 재료로는 예를 들면, Ti, Ni 또는 Cr 등을 사용해도 된다. 제1 층(4)은 금속을 포함하는 도전체로 형성된 것이 바람직하다. 그로써, 전기기계 결합계수가 저하되기 어렵고, 디바이스의 특성이 열화되기 어렵다.
배리어층(7)의 두께는 10㎚ 이상, 20㎚ 이하의 범위 내인 것이 바람직하다. 배리어층(7)의 두께가 10㎚보다 얇은 경우는 배리어성이 불충분해질 우려가 있고, Cu의 확산을 억제하기 어려워질 우려가 있다. 한편 배리어층(7)의 두께가 20㎚보다 두꺼운 경우에는 전극지의 단면적에 대하여 배리어층(7)의 비율이 늘어나고, 제2 층(5)의 비율이 줄어듦으로써, 전극지의 전기저항이 증가한다.
이상과 같이, 배리어층(7)의 두께를 제1 층(4)의 두께보다도 두껍게 함으로써 확산 방지에 의해 신뢰성이 뛰어나고, 내전력성도 있으며, 삽입 손실이 작은 디바이스를 실현할 수 있다.
본 실시형태와 같이, 제2 층(5) 상에 제3 층(6)이 마련되는 것이 바람직하다. 그로써, 제2 층(5)에서의 Cu가 보호막(8)으로 확산되는 것을 효과적으로 억제할 수 있다. 또한, 제2 층(5)에서의 Cu의 산화를 억제할 수도 있다.
여기서, 제1 실시형태에서의 탄성파 장치(1)의 제조 방법의 일례를 설명한다. 우선, 압전성 기판(2) 상에, 예를 들면 리프트 오프법 등에 의해, 제1 층(4), 제2 층(5)용 전극 패턴, 및 제3 층(6)을 형성한다. 제2 층(5)용 전극 패턴은 Cu에 0.1원자%~20원자%의 Mn을 첨가한 금속에 의해 형성한다. 한편, 제1 층(4), 제2 층(5)용 전극 패턴, 및 제3 층(6)은 각 금속층을 에칭함으로써 패터닝해도 된다.
다음으로, 200℃~400℃에서 1시간 정도의 가열 처리를 실시한다. 이 때에, 전극 패턴 중의 Mn은 전극 패턴의 측면에서 분위기 중의 산소와 결합하여 산화막을 형성한다. 한편, 전극 패턴의 측면 이외에는 제1 층(4) 및 제3 층(6)에 의해 덮인다. 따라서, Mn의 산화는 진행되지 않는다. Mn의 산화에 따라, 전극 패턴 중의 Mn은 전극 패턴의 측면으로 더 이동한다. 그리고 Mn의 산화가 진행된다. 이로써, Cu 및 Mn의 혼합물로 이루어지는 전극 패턴으로부터, Cu층인 제2 층(5)이 형성된다. 또한, 제2 층(5)의 측면(5c)에 Mn의 산화물로 이루어지는 배리어층(7)이 형성된다. 압전성 기판(2) 상에서의 전극지 사이의 부분 등의 전극지 비형성 영역에는 직접 배리어층(7)은 형성되지 않는다. 한편, IDT 전극(3)과 동시에 반사기(9A) 및 반사기(9B)도 형성한다. 그 후, 스퍼터링법 등에 의해, 압전성 기판(2) 상에 IDT 전극(3)을 덮도록 보호막(8)을 형성한다.
상기 가열 처리를 실시하기 전, 즉 전극 패턴으로서의 Cu층 중에 소량의 Mn이 섞인 상태에서는 Cu층의 저항율도 높고, Cu의 확산에 대한 배리어성도 가지지 않는다. 가열 처리에 의해 Mn이 외측으로 이동하여 산화막을 형성함으로써 배리어성을 얻을 수 있고, 중심부의 Cu부의 Mn 농도가 저하되어서 순Cu에 가까워지기 때문에 저항율이 저하되어 본원의 효과를 얻을 수 있다.
제2 층(5)은 Cu를 주성분으로 하면 되고, Mn이 잔존해도 된다. 제2 층(5)에서의 Mn의 농도는 0.02원자% 이하인 것이 바람직하다. 이 경우에는, 순Cu에 대한 저항율의 증가를 비교적 작게 할 수 있다. 단, 상기와 같이, 제2 층(5)은 불순물을 포함하지 않는 Cu로 이루어지는 것이 바람직하다. 이 경우에는 저항률을 한층 더 낮게 할 수 있다.
Mn과 동일한 움직임을 취하고, 안정된 산화막을 형성하는 금속 원소로는 예를 들면, Al, Mg, Sn 등이 있다. 단, 배리어층(7)을 형성하기 위해 Cu에 첨가한 경우, 가장 전극지의 전기저항을 작게 할 수 있는 금속 원소는 상기 복수개의 금속 원소 중에서는 Mn이다. 한편, 상기의 금속 이외에 Ag를 첨가한 경우에는 IDT 전극(3)의 내전력성을 높일 수 있다.
한편, 보호막(8)이 SiO2 등의 산화물인 경우에는 상기 가열 처리는 전극 패턴 형성 후가 아닌, 보호막(8)의 형성 후에 실시해도 된다. 그 경우는 Mn은 분위기 중이 아닌 보호막(8) 중의 산소와 결합하고, 산화막을 형성한다.
한편, 보호막(8)은 반드시 형성되지 않아도 된다. 도 5에 나타내는 제1 실시형태의 제1 변형예에서는 압전성 기판(2) 상에 보호막(8)은 형성되지 않았다. 이 경우에도 제1 실시형태와 마찬가지로, 제2 층(5)의 Cu와 압전성 기판(2) 사이의 확산을 보다 확실하게 억제할 수 있다.
제1 실시형태에서는 제2 층(5)과 배리어층(7)의 경계(A)가 제1 층(4)의 제2 주면(4b)에서의 단부(端部)보다도 내측에 위치한다. 단, 경계(A)는 제2 주면(4b) 상에 위치하면 된다. 도 6에 나타내는 제1 실시형태의 제2 변형예에서는 경계(A)는 제1 층(4A)에서의 제2 주면(4b)의 단부에 위치한다. 이 경우에도 제2 층(5)과 압전성 기판(2)의 거리가 멀어진 후에 추가로 배리어층(7)에 의해, Cu의 확산 경로가 차단된다. 한편, 배리어층(7)은 압전성 기판(2) 상에 연장되지 않기 때문에 제2 층(5)의 Cu가 배리어층(7)을 따라 옮겨가서 압전성 기판(2)에 연장되는 경로도 생기지 않는다. 따라서, 제1 실시형태와 마찬가지로, 제2 층(5)의 Cu와 압전성 기판(2) 사이의 확산을 보다 확실하게 억제할 수 있다.
단, 제1 실시형태와 같이, 제2 층(5)과 배리어층(7)의 경계(A)가 제1 층(4)의 제2 주면(4b)에서의 단부보다도 내측에 위치하는 것이 바람직하다. 그로써, 제2 층(5)과 압전성 기판(2) 사이에서의 Cu의 확산의 경로를 한층 더 확실하게 차단할 수 있다.
상기와 같이, 제1 층(4)은 적층체이어도 된다. 도 7에 나타내는 제1 실시형태의 제3 변형예에서는 제1 층(4B)은 제1 금속층(12)과 제2 금속층(13)을 가진다. 제1 금속층(12)은 NiCr로 이루어지는 밀착층이다. 제2 금속층(13)은 Ag로 이루어진다. 단, 제1 층(4B)의 적층 수 및 각 층의 재료는 상기에 한정되지 않는다.
도 8은 제2 실시형태에서의 전극지의 횡단면도이다. 한편, 본 명세서에서는 전극지의 횡단면은 전극지가 연장되는 방향에 직교하는 방향을 따르는 절단면이다.
본 실시형태는 제1 층(24)의 두께가 배리어층(7)에서의, 제2 층(5)의 측면(5c)에 마련된 부분의 두께보다도 두꺼운 점에서 제1 실시형태와 다르다. 상기의 점 이외에는 본 실시형태의 탄성파 장치는 제1 실시형태의 탄성파 장치(1)와 동일한 구성을 가진다.
본 실시형태에서도 제1 실시형태와 마찬가지로, 제2 층(5)의 Cu와 압전성 기판(2) 사이의 확산을 보다 확실하게 억제할 수 있다. 한편, 이하에서 본 실시형태의 효과를 보다 상세하게 설명한다.
제2 실시형태의 탄성파 장치로 이루어지는 탄성파 필터 장치를 준비했다. 또한, 제3 비교예의 탄성파 장치로 이루어지는 탄성파 필터 장치와, 제4 비교예의 탄성파 장치로 이루어지는 탄성파 필터 장치를 준비했다. 한편, 이들 탄성파 필터 장치를 각각 복수개 준비했다. 제3 비교예의 탄성파 장치는 IDT 전극이 배리어층을 가지지 않는 점에서 제2 실시형태와 다르다. 제4 비교예도 IDT 전극이 배리어층을 가지지 않는 점에서 제2 실시형태와 다르다. 또한, 제4 비교예에서는 도 4에 나타내는 제2 비교예와 마찬가지로, 제1 층의 폭은 제2 층의 폭보다도 넓다.
제2 실시형태의 탄성파 장치의 설계 파라미터는 이하와 같다.
압전성 기판(2)의 재료; 128° 회전 Y커트 X전파 LiNbO3
제1 층(24); 재료…NiCr, 두께…60㎚
제2 층(5); 재료…Cu, 두께…300㎚
제3 층(6); 재료…Ti, 두께…8㎚
배리어층(7); 재료…Mn의 산화물, 두께…5㎚ 위치…제2 층(5)의 측면(5c)에만 형성했음.
보호막(8); 재료…SiO2, 두께…1110㎚
IDT 전극(23)에서의 파장(λ); 4㎛
제3 비교예 및 제4 비교예의 탄성파 장치의 설계 파라미터는 이하와 같다.
압전성 기판의 재료; 128° 회전 Y커트 X전파 LiNbO3
제1 층; 재료…NiCr, 두께…60㎚
제2 층; 재료…Cu, 두께…300㎚
제3 층; 재료…Ti, 두께…8㎚
IDT 전극에서의 파장(λ); 4㎛
제2 실시형태의 탄성파 장치로 이루어지는 탄성파 필터 장치, 제3 비교예의 탄성파 장치로 이루어지는 탄성파 필터 장치, 및 제4 비교예의 탄성파 장치로 이루어지는 탄성파 필터 장치에서, 상기와 동일한 고온 부하 시험을 실시했다. 고온 부하 시험을 실시한 결과, 제3 비교예 및 제4 비교예에서는 시험 시간 500시간 후의 측정 시에 각각의 일부 샘플에서 삽입 손실의 열화가 보였다. 제3 비교예 및 제4 비교예의, 삽입 손실의 열화가 보인 샘플 이외의 샘플이어도 절연저항값의 열화가 확인되었다. 절연저항값의 열화가 확인된 샘플의 전극지를 관찰한 바, 제2 층에서의 Cu와, 압전성 기판에서의 LiNbO3 사이의 확산이 확인되었다. 제4 비교예의 결과로부터 분명한 바와 같이, 특허문헌 2의 구조로 하면서 제1 층을 두껍게 함으로써, Cu와 LiNbO3 사이의 확산을 어느 정도 억제할 수 있는데, 시장 요구를 충족할 수 있을 정도의 실력을 얻을 수는 없었다.
한편으로, 제2 실시형태의 탄성파 장치로 이루어지는 탄성파 필터 장치에서는 시험시간 1000시간에서도 삽입 손실 및 절연저항값의 열화는 보이지 않았다.
이들의 점에서, 제1 층을 두껍게 함에 의해 제2 층과 압전성 기판의 간격을 크게 함으로써, 신뢰성의 실력 향상에 관한, 어느 정도의 효과를 얻을 수 있긴 했지만, 아직 실력은 불충분한 것이 확인되었다. 또한, 도 8에 나타내는 제2 실시형태와 같이, 제2 층(5)의 측면(5c)에 배리어층(7)을 형성하고, 제2 층(5)과 배리어층(7)의 경계(A)를 제1 층(24)의 제2 주면(4b) 상에 배치함으로써, 신뢰성을 높일 수 있음을 알 수 있었다. 이것은 제2 층(5)과 압전성 기판(2)의 거리가 한층 더 멀어진 후에 추가로 배리어층(7)에 의해 확산 경로가 차단된 것에 의한 효과이다.
제1 층(24)의 두께는 20㎚ 이상인 것이 바람직하다. 그로써, 제2 층(5)에서의 Cu의 확산을 효과적으로 억제할 수 있다. 한편으로, 제1 층(24)의 두께에서 상한은 특별히 제한은 없지만, 제1 층(24)의 두께는 파장(λ)의 30% 이하인 것이 바람직하다. IDT 전극(23)의 두께가 지나치게 두꺼워지면, 전극 패턴의 형성이 어려워질 우려가 있다.
이상과 같이, 제1 층(24)의 두께를 배리어층(7)의 두께보다 두껍게 함으로써, 제2 층(5)과 압전성 기판(2) 사이의 확산을 효과적으로 억제할 수 있기 때문에 신뢰성이 뛰어나면서 전극지의 전기저항이 낮고 저손실인 탄성파 디바이스를 실현할 수 있다.
도 7에 나타낸 예와 마찬가지로, 제1 층(24)은 적층체이어도 된다. 도 9에 나타내는 제2 실시형태의 변형예에서는 제1 층(24A)은 제1 금속층(25)과 제2 금속층(26)과 제3 금속층(27)을 가진다. 제1 금속층(25)은 NiCr로 이루어지는 밀착층이다. 제2 금속층(26)은 Pt로 이루어진다. 제3 금속층(27)은 Ti로 이루어진다. 단, 제1 층(24A)의 적층 수 및 각 층의 재료는 상기에 한정되지 않는다.
이하의 제3 실시형태 이후의 실시형태에서도 제1 층(4)의 두께는 배리어층(37)에서의, 제2 층(5)의 측면(5c)에 마련된 부분보다도 두꺼워도 된다.
도 10은 제3 실시형태에서의 전극지의 횡단면도이다.
본 실시형태는 IDT 전극(33)에서 제2 층(5)의 측면(5c) 및 제4 주면(5b) 쌍방에 배리어층(37)이 마련된 점, 그리고 제3 층(6)이 마련되지 않은 점에서 제1 실시형태와 다르다. 상기의 점 이외에는 본 실시형태의 탄성파 장치는 제1 실시형태의 탄성파 장치(1)와 동일한 구성을 가진다.
배리어층(37)이 제2 층(5)의 측면(5c) 및 제4 주면(5b)을 덮음으로써 제2 층(5)의 Cu가 보호막(8)으로 확산되는 것을 억제할 수 있다. 또한, 제1 실시형태와 마찬가지로, 제2 층(5)의 Cu와 압전성 기판(2) 사이의 확산을 보다 확실하게 억제할 수 있다.
본 실시형태의 IDT 전극(33)의 형성 시에는 예를 들면, 제3 층(6)을 마련하지 않고, 제1 실시형태의 IDT 전극(3)을 형성하는 경우와 마찬가지로 가열 처리를 실시한다. 이때에 제2 층(5)용 전극 패턴 중의 Mn은 전극 패턴의 측면 및 윗면에서 분위기 중의 산소와 결합하여 산화막을 형성한다. 한편, 윗면이란, 도 10에서의 상방의 면이다. Mn의 산화에 따라, 전극 패턴 중의 Mn은 전극 패턴의 측면 및 윗면으로 더 이동한다. 그리고 Mn의 산화가 진행된다. 이로써, Cu 및 Mn의 혼합물로 이루어지는 전극 패턴으로부터, Cu층인 제2 층(5)이 형성된다. 또한, 제2 층(5)의 측면(5c) 및 제4 주면(5b)에 Mn의 산화물로 이루어지는 배리어층(37)이 형성된다.
도 10에 나타내는 바와 같이, 배리어층(37)은 접속부(37a)를 가진다. 보다 구체적으로는 접속부(37a)는 배리어층(37)에서의, 제2 층(5)의 측면(5c)에 마련된 부분 및 제4 주면(5b)에 마련된 부분이 접속된 부분이다. 본 실시형태에서는 IDT 전극(33)의 횡단면에서의 접속부(37a)의 형상은 직선과 직선이 접속된 형상이다. 접속부(37a)는 모서리부로서 구성된다. 한편, 배리어층(37)과 보호막(8)의 경계, 및 배리어층(37)과 제2 층(5)의 경계 쌍방에서 접속부(37a)는 모서리부로서 구성된다. 단, 접속부(37a)의 형상은 이에 한정되는 것은 아니다. 도 11에 나타내는 제3 실시형태의 변형예에서는 배리어층(37A)의 접속부(37x)는 곡면 형상의 형상을 가진다. 보다 구체적으로는 배리어층(37A)과 보호막(8)의 경계, 및 배리어층(37A)과 제2 층(5)의 경계 쌍방에서 접속부(37x)는 곡면 형상의 형상을 가진다.
도 12는 제4 실시형태에서의 전극지의 횡단면도이다.
본 실시형태는 압전성 기판(2)과 IDT 전극(3) 사이에 유전체막(43)이 마련된 점에서 제1 실시형태와 다르다. 상기의 점 이외에는 본 실시형태의 탄성파 장치는 제1 실시형태의 탄성파 장치(1)와 동일한 구성을 가진다.
유전체막(43)이 마련됨으로써 전기기계 결합계수를 적절한 값으로 조정할 수 있음과 함께 제2 층(5)의 Cu와 압전성 기판(2) 사이의 확산을 효과적으로 억제할 수 있다. 유전체막(43)의 두께는 파장(λ)의 1% 이하인 것이 바람직하다. 이로써, 전기기계 결합계수가 지나치게 작아지는 것을 억제할 수 있다. 따라서, 삽입 손실이 커지기 어렵다.
도 13은 제5 실시형태에 따른 탄성파 장치의 정면 단면도이다.
본 실시형태는 압전성 기판(52)이 지지 기판(53) 및 압전체층(54)의 적층기판인 점에서 제1 실시형태와 다르다. 지지 기판(53) 상에 압전체층(54)이 마련된다. 압전체층(54) 상에 IDT 전극(3)이 마련된다. 상기의 점 이외에는 본 실시형태의 탄성파 장치는 제1 실시형태의 탄성파 장치(1)와 동일한 구성을 가진다.
압전체층(54)은 니오브산리튬으로 이루어진다. 단, 압전체층(54)의 재료는 상기에 한정되지 않고, 예를 들면, 탄탈산리튬, 산화아연, 질화알루미늄, 수정, 또는 PZT 등을 사용할 수도 있다.
지지 기판(53)은 실리콘으로 이루어진다. 단, 지지 기판(53)의 재료는 상기에 한정되지 않고, 예를 들면, 산화알루미늄, 탄탈산리튬, 니오브산리튬, 수정 등의 압전체, 알루미나, 사파이어, 마그네시아, 질화규소, 질화알루미늄, 탄화규소, 지르코니아, 코디에라이트, 멀라이트, 스테아타이트, 포스테라이트 등의 각종 세라믹, 다이아몬드, 유리 등의 유전체, 질화갈륨 등의 반도체 또는 수지 등을 사용할 수도 있다.
본 실시형태에서도 IDT 전극(3)은 제1 실시형태와 마찬가지로 구성된다. 따라서, 압전성 기판(52) 및 보호막(8)에 IDT 전극(3)을 구성하는 Cu가 확산되는 것을 보다 확실하게 억제할 수 있다.
압전체층(54)의 두께는 1λ 이하인 것이 바람직하다. 이 경우에는 탄성파의 여진 효율을 높일 수 있다.
도 14는 제6 실시형태에 따른 탄성파 장치의 정면 단면도이다.
본 실시형태는 지지 기판(63)이 공동부(空洞部)(63a)와 지지부(63b)를 가지는 점에서 제5 실시형태와 다르다. 상기의 점 이외에는 제6 실시형태의 탄성파 장치는 제5 실시형태의 탄성파 장치와 동일한 구성을 가진다.
지지 기판(63)의 공동부(63a)는 지지부(63b)에 의해 둘러싸이면서 압전체층(54) 측으로 개구한다. 지지 기판(63)은 지지부(63b)에서 압전체층(54)을 지지한다. 이 경우에는 탄성파의 여진 효율을 효과적으로 높일 수 있다.
본 실시형태에서는 IDT 전극(3)은 제5 실시형태와 마찬가지로 구성된다. 따라서, 압전성 기판(62) 및 보호막(8)에 IDT 전극(3)을 구성하는 Cu가 확산되는 것을 보다 확실하게 억제할 수 있다.
도 15는 제7 실시형태에 따른 탄성파 장치의 정면 단면도이다.
본 실시형태는 탄성파 장치(71)가 두께 전단(thickness shear) 1차 모드의 벌크파를 이용한 점에서 제1 실시형태와 다르다. 보다 구체적으로는 본 실시형태에서는 압전체층(54)의 두께를 d로 하고, IDT 전극(3)의 전극지 피치를 p로 한 경우, d/p가 0.5 이하이다. 이와 같은 구성으로 함으로써 두께 전단 1차 모드의 벌크파를 메인 모드로서 이용할 수 있다. 한편, 탄성파 장치(71)는 반사기를 가지지 않는다. 상기의 점 이외에는 본 실시형태의 탄성파 장치(71)는 제6 실시형태의 탄성파 장치와 동일한 구성을 가진다.
두께 전단 1차 모드의 벌크파를 이용한 경우, 반사기에서의 전극지의 개수를 적게 해도 전파 손실이 적다. 따라서, 탄성파 장치(71)의 소형화를 효과적으로 진행시킬 수 있다. 또한, IDT 전극(3)은 제6 실시형태와 마찬가지로 구성되기 때문에 압전성 기판(62) 및 보호막(8)에 IDT 전극(3)을 구성하는 Cu가 확산되는 것을 보다 확실하게 억제할 수 있다.
1: 탄성파 장치 2: 압전성 기판
3: IDT 전극 4, 4A, 4B: 제1 층
4a, 4b: 제1, 제2 주면 5: 제2 층
5a, 5b: 제3, 제4 주면 5c: 측면
6: 제3 층 7: 배리어층
8: 보호막 9A, 9B: 반사기
12, 13: 제1, 제2 금속층 18a, 18b: 제1, 제2 버스바
19a, 19b: 제1, 제2 전극지 23: IDT 전극
24, 24A: 제1 층 25~27: 제1~제3 금속층
33: IDT 전극 37, 37A: 배리어층
37a, 37x: 접속부 43: 유전체막
52: 압전성 기판 53: 지지 기판
54: 압전체층 62: 압전성 기판
63: 지지 기판 63a: 공동부
63b: 지지부 71: 탄성파 장치
104: 제1 층 A: 경계

Claims (12)

  1. 압전성 기판과,
    상기 압전성 기판 상에 마련된 제1 층과, 상기 제1 층 상에 마련되며 Cu를 주성분으로 하는 제2 층을 가지면서 복수개의 전극지(電極指)를 가지는 IDT 전극을 포함하고,
    상기 제1 층이 상기 압전성 기판 측에 위치하는 제1 주면(主面)과, 상기 제2 층에 접촉하는 제2 주면을 포함하며,
    상기 제2 층이 상기 제1 층에 접촉하는 제3 주면과, 상기 제3 주면에 대향하는 제4 주면과, 상기 제3 주면 및 상기 제4 주면에 접속되는 측면을 포함하고,
    상기 IDT 전극이 상기 제2 층의 상기 측면에 마련된 바깥층을 더 가지며,
    상기 제2 층의 상기 측면과 상기 바깥층의 경계가 상기 제1 층의 상기 제2 주면 상에 위치하고, 상기 바깥층이 상기 압전성 기판 상에 연장되지 않는, 탄성파 장치.
  2. 제1항에 있어서,
    상기 제2 층의 상기 측면과 상기 바깥층의 경계가 상기 제1 층의 상기 제2 주면의 단부(端部)보다도 내측에 위치하는, 탄성파 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 압전성 기판 상에, 상기 IDT 전극을 덮도록 마련된 보호막을 더 포함하는, 탄성파 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 IDT 전극이 상기 제2 층의 상기 제4 주면에 마련된 제3 층을 더 가지는, 탄성파 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 바깥층이 상기 제2 층의 상기 측면 및 상기 제4 주면에 마련되는, 탄성파 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 바깥층에서의, 상기 제2 층의 상기 측면에 마련된 부분의 두께가 상기 제1 층의 두께보다도 두꺼운, 탄성파 장치.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 층의 두께가 상기 바깥층에서의, 상기 제2 층의 상기 측면에 마련된 부분의 두께보다도 두꺼운, 탄성파 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 바깥층이 금속의 산화물로 이루어지는, 탄성파 장치.
  9. 제8항에 있어서,
    상기 바깥층이 Mn, Al, Mg 및 Sn으로 이루어지는 군에서 선택되는 1종의 금속의 산화물로 이루어지는, 탄성파 장치.
  10. 제9항에 있어서,
    상기 바깥층이 Mn의 산화물로 이루어지는, 탄성파 장치.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 압전성 기판이 지지 기판과, 상기 지지 기판 상에 마련된 압전체층을 가지는, 탄성파 장치.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 압전성 기판과 상기 IDT 전극 사이에 마련된 유전체막을 더 포함하고,
    상기 IDT 전극의 전극지 피치에 의해 규정되는 파장을 λ로 했을 때에, 상기 유전체막의 두께가 상기 파장(λ)의 1% 이하인, 탄성파 장치.
KR1020227038543A 2020-05-28 2021-05-21 탄성파 장치 KR20220163460A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-093437 2020-05-28
JP2020093437 2020-05-28
PCT/JP2021/019338 WO2021241434A1 (ja) 2020-05-28 2021-05-21 弾性波装置

Publications (1)

Publication Number Publication Date
KR20220163460A true KR20220163460A (ko) 2022-12-09

Family

ID=78744743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227038543A KR20220163460A (ko) 2020-05-28 2021-05-21 탄성파 장치

Country Status (4)

Country Link
US (1) US20230070867A1 (ko)
KR (1) KR20220163460A (ko)
CN (1) CN115699572A (ko)
WO (1) WO2021241434A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157944A (ja) 2016-02-29 2017-09-07 株式会社村田製作所 弾性表面波装置およびそれを用いた送受信フィルタを有するデュプレクサ
JP2019068309A (ja) 2017-10-02 2019-04-25 太陽誘電株式会社 弾性波デバイス、フィルタおよびマルチプレクサ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289441A (ja) * 2003-03-20 2004-10-14 Murata Mfg Co Ltd 弾性表面波素子およびその製造方法
JP4359551B2 (ja) * 2004-10-08 2009-11-04 アルプス電気株式会社 弾性表面波素子の製造方法
JP2008067289A (ja) * 2006-09-11 2008-03-21 Fujitsu Media Device Kk 弾性波デバイスおよびフィルタ
JP2010177393A (ja) * 2009-01-29 2010-08-12 Sony Corp 半導体記憶装置およびその製造方法
KR101623099B1 (ko) * 2010-12-24 2016-05-20 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157944A (ja) 2016-02-29 2017-09-07 株式会社村田製作所 弾性表面波装置およびそれを用いた送受信フィルタを有するデュプレクサ
JP2019068309A (ja) 2017-10-02 2019-04-25 太陽誘電株式会社 弾性波デバイス、フィルタおよびマルチプレクサ

Also Published As

Publication number Publication date
US20230070867A1 (en) 2023-03-09
CN115699572A (zh) 2023-02-03
WO2021241434A1 (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
US9640750B2 (en) Acoustic wave device with suppressed higher order transverse modes
US11239819B2 (en) Elastic wave device
KR100839788B1 (ko) 탄성 경계파 장치
WO2007034832A1 (ja) 弾性表面波素子及び弾性表面波装置
US20230076316A1 (en) Acoustic wave device
EP1729414A2 (en) Surface acoustic wave device and method of manufacturing the same
WO2009098840A1 (ja) 弾性境界波装置
JP4359551B2 (ja) 弾性表面波素子の製造方法
US20220224311A1 (en) Acoustic wave device
KR20210025663A (ko) 탄성파 장치 및 래더형 필터
KR20210090214A (ko) 탄성파 장치
US20220247377A1 (en) Acoustic wave device
US20220345108A1 (en) Acoustic wave device
JP5152342B2 (ja) 弾性表面波装置
JP2007235711A (ja) 弾性表面波装置
JP2017157944A (ja) 弾性表面波装置およびそれを用いた送受信フィルタを有するデュプレクサ
JP5131117B2 (ja) 弾性波装置及びその製造方法
CN114982129A (zh) 弹性波装置
KR20220163460A (ko) 탄성파 장치
US10763818B2 (en) Acoustic wave device
JP5437248B2 (ja) 電気的多層構成要素
WO2014034222A1 (ja) 弾性波装置
US20240171152A1 (en) Acoustic wave device
JP2018182499A (ja) 弾性波デバイス
WO2024014204A1 (ja) 弾性波装置