KR20220160359A - 이미지 장치 - Google Patents

이미지 장치 Download PDF

Info

Publication number
KR20220160359A
KR20220160359A KR1020210068493A KR20210068493A KR20220160359A KR 20220160359 A KR20220160359 A KR 20220160359A KR 1020210068493 A KR1020210068493 A KR 1020210068493A KR 20210068493 A KR20210068493 A KR 20210068493A KR 20220160359 A KR20220160359 A KR 20220160359A
Authority
KR
South Korea
Prior art keywords
puf
transistor
image
signal
data
Prior art date
Application number
KR1020210068493A
Other languages
English (en)
Inventor
켄 사와다
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210068493A priority Critical patent/KR20220160359A/ko
Priority to CN202210426365.5A priority patent/CN115412691A/zh
Priority to US17/729,921 priority patent/US11706544B2/en
Priority to JP2022085394A priority patent/JP2022183094A/ja
Publication of KR20220160359A publication Critical patent/KR20220160359A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/44—Secrecy systems
    • H04N1/448—Rendering the image unintelligible, e.g. scrambling
    • H04N1/4486—Rendering the image unintelligible, e.g. scrambling using digital data encryption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/83—Generation or processing of protective or descriptive data associated with content; Content structuring
    • H04N21/835—Generation of protective data, e.g. certificates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/374—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

본 발명의 일 실시 예에 따른 이미지 장치는, 장면을 캡쳐한 이미지 데이터를 생성하는 이미지 생성부와, 적어도 하나의 FPN(fixed pattern noise) 및 적어도 하나의 RTN(random telegraph noise)에 대한 정보를 포함하는 PUF(physical unclonable function) 데이터를 생성하는 PUF 생성부를 포함하는 이미지 센싱 장치; 상기 PUF 데이터로부터 획득된 상기 적어도 하나의 FPN 및 상기 적어도 하나의 RTN에 기초하여 비밀 키를 생성하는 비밀 키 생성부; 및 상기 이미지 데이터를 상기 비밀 키를 이용하여 암호화하는 이미지 암호화 부를 포함하고, 상기 PUF 생성부에 포함된 제1 트랜지스터는 상기 이미지 생성부에 포함되고 상기 제1 트랜지스터에 상응하는 제2 트랜지스터와 상이한 특성을 가질 수 있다.

Description

이미지 장치{Image Device}
본 발명은 이미지 데이터에 대한 암호화 기능을 갖는 이미지 장치에 관한 것이다.
이미지 장치는 빛에 반응하는 광 감지 반도체 물질의 성질을 이용하여 광학 이미지를 캡쳐(capture)하는 장치이다. 자동차, 의료, 컴퓨터 및 통신 등 산업의 발전에 따라 스마트폰, 디지털 카메라, 게임기기, 사물 인터넷(Internet of Things), 로봇, 경비용 카메라, 의료용 마이크로 카메라 등과 같은 다양한 분야에서 고성능(high-performance) 이미지 장치에 대한 수요가 증대되고 있다.
이미지 장치는 크게 CCD(Charge Coupled Device) 이미지 장치와, CMOS(Complementary Metal Oxide Semiconductor) 이미지 장치로 구분될 수 있다. CCD 이미지 장치는 CMOS 이미지 장치에 비해 더 나은 이미지 품질을 제공하나, 더 큰 크기로 구현되고 더 많은 전력을 소비하는 경향이 있다. 반면에, CMOS 이미지 장치는 CCD 이미지 장치에 비해 더 작은 크기로 구현될 수 있고, 더 적은 전력을 소비한다. 또한, CMOS 이미지 장치는 CMOS 제조 기술을 이용하여 제조되므로, 광 감지 소자 및 신호 처리 회로를 단일 칩에 통합할 수 있으며, 이를 통해 저렴한 비용으로 소형의 이미지 장치를 생산할 수 있다. 이러한 이유로, CMOS 이미지 장치는 모바일 장치를 포함한 많은 애플리케이션을 위해 개발되고 있다.
본 발명의 기술적 사상은 이미지 데이터에 대한 해킹으로부터 안정성이 높은 암호화 기능을 갖는 이미지 장치를 제공할 수 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 문서에 개시되는 본 발명의 일 실시 예에 따른 이미지 장치는, 장면을 캡쳐한 이미지 데이터를 생성하는 이미지 생성부와, 적어도 하나의 FPN(fixed pattern noise) 및 적어도 하나의 RTN(random telegraph noise)에 대한 정보를 포함하는 PUF(physical unclonable function) 데이터를 생성하는 PUF 생성부를 포함하는 이미지 센싱 장치; 상기 PUF 데이터로부터 획득된 상기 적어도 하나의 FPN 및 상기 적어도 하나의 RTN에 기초하여 비밀 키를 생성하는 비밀 키 생성부; 및 상기 이미지 데이터를 상기 비밀 키를 이용하여 암호화하는 이미지 암호화 부를 포함하고, 상기 PUF 생성부에 포함된 제1 트랜지스터는 상기 이미지 생성부에 포함되고 상기 제1 트랜지스터에 상응하는 제2 트랜지스터와 상이한 특성을 가질 수 있다.
본 발명의 다른 실시예에 따른 이미지 장치는, 적어도 하나의 FPN 및 적어도 하나의 RTN에 대한 정보를 포함하는 PUF 데이터의 생성에 연관된 제1 트랜지스터, 및 장면을 캡쳐한 이미지 데이터의 생성에 연관된 제2 트랜지스터를 포함하는 이미지 센싱 장치; 상기 PUF 데이터의 상기 적어도 하나의 FPN 및 상기 적어도 하나의 RTN에 기초하여 비밀 키를 생성하는 비밀 키 생성부; 및 상기 이미지 데이터를 상기 비밀 키를 이용하여 암호화하는 이미지 암호화 부를 포함하고, 상기 제1 트랜지스터는 상기 제2 트랜지스터와 상이한 특성을 가질 수 있다.
본 문서에 개시되는 실시 예들에 따르면, 이미지 장치의 내부 고유 특성에 의해 고정된 정보뿐 아니라 고유 특성과 연관되어 랜덤하게 생성되는 정보를 함께 이용하여 이미지 데이터를 암호화함으로써 타인에 악의적인 편취 및 무단 해석을 미연에 방지할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 시스템을 간략히 나타낸 도면이다.
도 2는 도 1에 도시된 이미지 장치를 간략히 나타낸 블록도이다.
도 3은 도 2에 도시된 이미지 센싱 장치를 보다 상세히 나타낸 블록도이다.
도 4는 도 3에 도시된 픽셀 어레이를 보다 상세히 나타낸 도면이다.
도 5는 도 3에서 설명된 단위 픽셀 및 단위 픽셀에 연결된 ADC를 간략히 나타낸 도면이다.
도 6은 도 5에 도시된 비교기의 일 예를 나타낸 도면이다.
도 7은 이미지 센싱 장치가 PUF 데이터를 생성하는 방법의 일 실시예를 설명하기 위한 타이밍도이다.
도 8은 이미지 센싱 장치가 PUF 데이터를 생성하는 방법의 다른 실시예를 설명하기 위한 타이밍도이다.
도 9는 이미지 센싱 장치가 PUF 데이터를 생성하는 방법의 또 다른 실시예를 설명하기 위한 타이밍도이다.
도 10은 본 발명의 일 실시예에서 RTN이 발생하는 원리에 대해 설명하기 위한 그래프이다.
이하, 첨부된 도면을 참조하여 다양한 실시 예가 설명될 것이다. 그러나, 본 개시는 특정한 실시 예에 한정되지 않고, 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 본 개시의 실시 예는 본 개시를 통해 직간접적으로 인식될 수 있는 다양한 효과를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 시스템을 간략히 나타낸 도면이다.
도 1을 참조하면, 시스템(1)은 이미지 장치(image device, 10), 호스트 장치(host device, 20) 및 네트워크(network, 30)를 포함할 수 있다.
이미지 장치(10)는 스마트폰, 디지털 카메라 등의 모바일 기기, PC(Personal Computer), 노트북(notebook), 모니터링용 카메라(예컨대, CCTV)를 포함하는 가정용 또는 산업용 시스템 등일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다.
이미지 장치(10)는 호스트 장치(20)의 요청에 따라 또는 미리 정해진 규칙(예컨대, 시간적 주기 또는 조건)에 따라 장면(scene)을 캡쳐(capture)하여 이미지 데이터를 생성하고, 네트워크(30)를 통해 호스트 장치(20)로 전송할 수 있다. 이때, 이미지 장치(10)는 반도체 공정에서 발생하는 미세한 차이로 인해 해당 디바이스가 갖게 되는 고유 특성을 의미하는 PUF(physical unclonable function)를 이용해 비밀 키(KEY)를 생성하고, 비밀 키(KEY)를 이용해 이미지 데이터를 암호화(encryption)하여 이미지 장치(10)의 외부로 출력할 수 있다.
여기서, PUF는 이미지 장치(10) 내부의 고유 특성에 기초하여 생성되는 정보로서, 이미지 장치(10)의 고유 특성에 의해 고정된 정보(fixed pattern noise;FPN) 및 이미지 장치(10)의 고유 특성과 연관되어 랜덤하게 생성되는 정보(random telegraph noise; RTN)를 포함할 수 있다. 즉, PUF는 적어도 하나의 FPN과 적어도 하나의 RTN을 포함할 수 있다.
이미지 장치(10)는 PUF의 적어도 하나의 FPN과 적어도 하나의 RTN에 대해 비트 연산(예컨대, AND, OR, XOR, NOT 등)을 수행하여 비밀 키(KEY)를 생성할 수 있다. 예를 들어, PUF가 하나의 FPN(제1 FPN)과 두개의 RTN(제1 RTN 및 제2 RTN)을 포함한다고 가정할 경우, 이미지 장치(10)는 제1 FPN과 제1 RTN을 XOR 연산한 뒤, 연산 결과와 제2 RTN을 XOR 연산하여 KEY를 생성할 수 있다. 적어도 하나의 FPN과 적어도 하나의 RTN에 대해 비트 연산을 수행하는 순서 및 방법은 필요에 따라 다양하게 결정될 수 있다.
이미지 장치(10)는 장면을 캡쳐하여 생성된 이미지 데이터를 비밀 키(KEY)를 이용하여 암호화함으로써, 암호화된 이미지 데이터(IDATA_E)를 생성할 수 있다. 이미지 장치(10)는 이미지 데이터를 복수의 블록들로 나누고, 복수의 블록들 각각에 대해 비밀 키(KEY)를 이용해 암호화(encryption)를 수행함으로써 암호화된 이미지 데이터(IDATA_E)를 생성할 수 있다. 여기서, 암호화를 수행하는 방식은 대칭키 암호화 방식(예컨대, AES(advanced encryption standard))일 수 있다.
이미지 장치(10)는 암호화된 이미지 데이터(IDATA_E)를 네트워크(30)를 통해 호스트 장치(20)로 전송할 수 있다.
호스트 장치(20)는 이미지 장치(10)와 통신 가능한 장치로서, 이미지 장치(10)와 동일하게 이미지 생성 기능을 가진 장치일 수도 있고, 이미지 데이터를 수집 및 저장하는 서버(예컨대, 클라우드 서버)일 수도 있다.
호스트 장치(20)는 이미지 장치(10)로부터 암호화된 이미지 데이터(IDATA_E)를 수신하고, 암호화된 이미지 데이터(IDATA_E)에 대해 비밀 키(KEY)를 이용하여 복호화(decryption)를 수행함으로써 복호화된 이미지 데이터(IDATA_D)를 생성할 수 있다. 여기서, 복호화를 수행하는 방식은 대칭키 복호화 방식일 수 있고, 즉 복호화된 이미지 데이터(IDATA_D)는 이미지 장치(10)에 의해 암호화되기 전의 이미지 데이터와 동일할 수 있다.
네트워크(30)는 이미지 장치(10)와 호스트 장치(20) 간의 데이터 교환이 가능하도록 통신 기능을 제공할 수 있다. 예를 들어, 네트워크(30)는 이동 통신, 근거리 통신 등의 무선 통신 기능을 제공하는 무선 네트워크, 이더넷(Ethernet) 통신, 시리얼 통신(예컨대, USB(universal serial bus)) 등의 유선 통신 기능을 제공하는 유선 네트워크, 또는 이들의 조합으로 구현될 수 있다.
네트워크(30)는 상용화된 네트워크에 해당하므로, 이미지 장치(10)로부터 호스트 장치(20)로 전송되는 이미지 데이터는 타인의 편취 또는 무단 해석 행위에 의해 노출될 수 있다. 특히, 이미지 데이터에 사용자의 사생활, 개인 정보 등이 포함될 경우, 사용자에게 심각한 피해가 발생할 수 있다.
이를 방지하기 위해, 본 발명의 일 실시예에 따른 이미지 장치(10)와 호스트 장치(20)는 이미지 장치(10)의 고유 특성에 의해 결정되는 PUF에 기초하여 이미지 데이터를 암호화한 이미지 데이터(IDATA_E)를 네트워크(30)를 통해 송수신함으로써 타인의 편취 행위에 대해 높은 안정성을 확보할 수 있다. 또한, PUF는 이미지 장치(10)의 고유 특성에 의해 고정된 정보뿐 아니라, 이미지 장치(10)의 고유 특성과 연관되어 랜덤하게 가변되는 정보를 포함함으로써, 이미지 장치(10)의 고유 특성에 의해 고정된 정보가 편취되더라도 이미지 장치(10)의 고유 특성과 연관되어 랜덤하게 가변되는 정보에 의해, 타인의 편취 행위에 대해 높은 안정성을 유지할 수 있다.
도 2는 도 1에 도시된 이미지 장치를 간략히 나타낸 블록도이다.
도 2를 참조하면, 이미지 장치(10)는 이미지 센싱 장치(image sensing device, 100), PUF 획득부(PUF acquisition unit, 200), 비밀 키 생성부(KEY generation unit, 300), 및 이미지 암호화부(image encryption unit, 400)를 포함할 수 있다.
이미지 센싱 장치(100)는 장면을 캡쳐하여 이미지 데이터(IDATA)를 생성하고, PUF에 대한 정보를 포함하는 PUF 데이터(PDATA)를 생성할 수 있다.
이미지 센싱 장치(100)는 복수의 PUF 모드들 중 어느 하나의 모드로 동작할 수 있고, 각 PUF 모드는 PUF에 포함되는 정보 각각에 대응될 수 있다. 예를 들어, PUF가 하나의 FPN(제1 FPN)과 두개의 RTN(제1 RTN 및 제2 RTN)을 포함한다고 가정할 경우, 복수의 모드들은 제1 FPN을 생성하기 위한 제1 PUF 모드, 제1 RTN을 생성하기 위한 제2 PUF 모드 및 제2 RTN을 생성하기 위한 제3 PUF 모드를 포함할 수 있다. 이미지 센싱 장치(100)의 보다 상세한 구성은 도 3을 참조하여 후술하기로 한다.
PUF 획득부(200)는 PUF 데이터(PDATA)를 수신하여 PUF를 획득할 수 있다. 예를 들어, 제1 PUF 모드로 동작하는 이미지 센싱 장치(100)가 생성한 PUF 데이터(PDATA)로부터 제1 FPN을 획득하고, 제2 PUF 모드로 동작하는 이미지 센싱 장치(100)가 생성한 PUF 데이터(PDATA)로부터 제1 RTN을 획득하고, 제3 PUF 모드로 동작하는 이미지 센싱 장치(100)가 생성한 PUF 데이터(PDATA)로부터 제2 RTN을 획득할 수 있다. PUF 획득부(200)는 PUF 데이터(PDATA)가 어떤 정보에 해당하는지 식별하기 위해 이미지 센싱 장치(100)로부터 PUF 모드에 대한 정보를 제공받을 수 있다.
비밀 키 생성부(300)는 PUF 획득부(200)로부터 PUF를 수신하고, PUF에 기초하여 비밀 키(KEY)를 생성할 수 있다. 일 실시예에 따라, 비밀 키 생성부(300)는 PUF의 적어도 하나의 FPN과 적어도 하나의 RTN에 대해 비트 연산(예컨대, AND, OR, XOR, NOT 등)을 수행하여 비밀 키(KEY)를 생성할 수 있다. 이때, 비밀 키 생성부(300)가 적어도 하나의 FPN과 적어도 하나의 RTN을 선택하는 방식, 및 선택된 적어도 하나의 FPN과 적어도 하나의 RTN을 배열 및 연산하는 방식은 미리 결정될 수 있다. 예컨대, 비밀 키 생성부(300)는 PUF 픽셀들 또는 PUF ADC들 중 미리 정해진 특정 PUF 픽셀들 또는 특정 PUF ADC들을 선택할 수 있고, 선택된 특정 PUF 픽셀들 또는 특정 PUF ADC들로부터 획득된 적어도 하나의 FPN과 적어도 하나의 RTN을 미리 정해진 순서로 배열하고 미리 정해진 연산을 수행할 수 있다.
일 실시예에 따라, 비밀 키 생성부(300)가 적어도 하나의 FPN과 적어도 하나의 RTN을 선택하는 방식, 및 선택된 적어도 하나의 FPN과 적어도 하나의 RTN을 배열 및 연산하는 방식은 미리 설정된 알고리즘에 따라 또는 일정 주기마다 변경될 수 있다.
이미지 암호화부(400)는 장면을 캡쳐하여 생성된 이미지 데이터(IDATA)를 비밀 키(KEY)를 이용하여 암호화함으로써, 암호화된 이미지 데이터(IDATA_E)를 생성할 수 있다. 이미지 장치(10)는 이미지 데이터를 복수의 블록들로 나누고, 복수의 블록들 각각에 대해 비밀 키(KEY)를 이용해 암호화를 수행함으로써 암호화된 이미지 데이터(IDTA_E)를 생성할 수 있다.
도 3은 도 2에 도시된 이미지 센싱 장치를 보다 상세히 나타낸 블록도이다.
도 3을 참조하면, 이미지 센싱 장치(100)는 픽셀 어레이(pixel array, 110), 로우 드라이버(row driver, 120), 상관 이중 샘플러(Correlate Double Sampler; CDS, 130), 아날로그-디지털 컨버터(Analog-Digital Converter; ADC, 140), 출력 버퍼(output buffer, 150), 컬럼 드라이버(column driver, 160) 및 타이밍 컨트롤러(timing controller, 170)를 포함할 수 있다. 여기서, 이미지 센싱 장치(100)의 각 구성은 예시적인 것에 불과하며, 필요에 따라 적어도 일부의 구성이 추가되거나 생략될 수 있다.
픽셀 어레이(110)는 복수의 로우들(rows) 및 복수의 컬럼들(columns)로 배열된 복수의 단위 픽셀들을 포함할 수 있다. 일 실시예에서, 복수의 단위 픽셀들은 로우들 및 컬럼들을 포함하는 2차원 픽셀 어레이로 배열될 수 있다. 다른 실시예에서, 복수의 단위 픽셀들은 3차원 픽셀 어레이로 배열될 수 있다. 복수의 단위 픽셀들은 단위 픽셀 단위로 또는 픽셀 그룹 단위로 광 신호를 전기적 신호로 변환할 수 있으며, 픽셀 그룹 내 단위 픽셀들은 적어도 특정 내부 회로를 공유할 수 있다. 픽셀 어레이(110)는 로우 드라이버(120)로부터 로우 선택 신호, 픽셀 리셋 신호 및 전송 신호 등을 포함하는 구동 신호를 수신할 수 있으며, 구동 신호에 의하여 픽셀 어레이(110)의 해당 단위 픽셀은 로우 선택 신호, 픽셀 리셋 신호 및 전송 신호에 대응하는 동작을 수행하도록 활성화될 수 있다.
로우 드라이버(120)는 타이밍 컨트롤러(170)에 의해 공급되는 명령들 및 제어 신호들에 기초하여 해당 로우에 포함된 단위 픽셀들에 대해 특정 동작들을 수행하도록 픽셀 어레이(110)를 활성화할 수 있다. 일 실시예에서, 로우 드라이버(120)는 픽셀 어레이(110)의 적어도 하나의 로우에 배열된 적어도 하나의 단위 픽셀을 선택할 수 있다. 로우 드라이버(120)는 복수의 로우들 중 적어도 하나의 로우를 선택하기 위하여 로우 선택 신호를 생성할 수 있다. 로우 드라이버(120)는 선택된 적어도 하나의 로우에 대응하는 픽셀들에 대해 픽셀 리셋 신호 및 전송 신호를 순차적으로 인에이블시킬 수 있다. 이에 따라, 선택된 로우의 픽셀들 각각으로부터 생성되는 아날로그 형태의 기준 신호와 영상 신호가 순차적으로 상관 이중 샘플러(130)로 전달될 수 있다. 여기서, 기준 신호는 단위 픽셀의 센싱 노드(예컨대, 플로팅 디퓨전 노드)가 리셋되었을 때 상관 이중 샘플러(130)로 제공되는 전기적 신호이고, 영상 신호는 단위 픽셀에 의해 생성된 광전하가 센싱 노드에 축적되었을 때 상관 이중 샘플러(130)로 제공되는 전기적 신호일 수 있다. 픽셀 고유의 리셋 노이즈(reset noise)를 나타내는 기준 신호와, 입사광의 세기를 나타내는 영상 신호는 픽셀 신호로 통칭될 수 있다.
CMOS 이미지 센서는 두 샘플들 사이의 차이를 제거하기 위해 픽셀 신호를 두 번 샘플링 함으로써, 고정 패턴 노이즈와 같은 픽셀의 원치 않는 오프셋 값을 제거할 수 있도록 상관 이중 샘플링을 이용할 수 있다. 일 예로, 상관 이중 샘플링은 입사광에 의해 생성된 광전하가 센싱 노드에 축적되기 전후로 획득된 픽셀 출력 전압들을 비교함으로써, 원치 않는 오프셋 값을 제거하여 오직 입사광에 기초하는 픽셀 출력 전압이 측정될 수 있다. 일 실시예에서, 상관 이중 샘플러(130)는 픽셀 어레이(110)로부터 복수의 컬럼 라인들 각각에 제공되는 기준 신호와 영상 신호를 순차적으로 샘플링 및 홀딩(sampling and holding)할 수 있다. 즉, 상관 이중 샘플러(130)는 픽셀 어레이(110)의 컬럼들 각각에 대응하는 기준 신호와 영상 신호의 레벨을 샘플링하고 홀딩할 수 있다.
상관 이중 샘플러(130)는 타이밍 컨트롤러(170)로부터의 제어 신호에 기초하여 컬럼들 각각의 기준 신호와 영상 신호를 상관 이중 샘플링 신호로서 ADC(140)로 전달할 수 있다.
ADC(140)는 상관 이중 샘플러(130)로부터 출력되는 각 컬럼에 대한 상관 이중 샘플링 신호를 디지털 신호로 변환하여 출력할 수 있다. 일 실시예에서, ADC(140)는 램프 비교 타입(ramp-compare type) ADC로 구현될 수 있다. 램프 비교 타입 ADC는 시간에 따라 상승 또는 하강하는 램프 신호와 아날로그 픽셀 신호를 비교하는 비교 회로, 및 램프 신호가 아날로그 픽셀 신호에 매칭(matching)될 때까지 카운팅 동작을 수행하는 카운터를 포함할 수 있다. 일 실시예에서, ADC(140)는 컬럼들 각각을 위한 상관 이중 샘플러(130)에 의해 생성된 상관 이중 샘플링 신호를 디지털 신호로 변환하여 출력할 수 있다.
ADC(140)는 픽셀 어레이(110)의 컬럼들 각각에 대응하는 복수의 컬럼 카운터들을 포함할 수 있다. 픽셀 어레이(110)의 각 컬럼은 각 컬럼 카운터에 연결되며, 영상 데이터는 컬럼 카운터들을 이용하여 컬럼들 각각에 대응되는 상관 이중 샘플링 신호를 디지털 신호로 변환함에 의해 생성될 수 있다. 다른 실시예에 따라, ADC(140)는 하나의 글로벌 카운터를 포함하고, 글로벌 카운터에서 제공되는 글로벌 코드를 이용하여 컬럼들 각각에 대응되는 상관 이중 샘플링 신호를 디지털 신호로 변환할 수 있다.
출력 버퍼(150)는 ADC(140)에서 제공되는 각각의 컬럼 단위의 영상 데이터를 일시적으로 홀딩하여 출력할 수 있다. 출력 버퍼(150)는 타이밍 컨트롤러(170)의 제어 신호에 기초하여 ADC(140)로부터 출력되는 영상 데이터를 일시 저장할 수 있다. 출력 버퍼(150)는 이미지 센싱 장치(100)와 연결된 다른 장치 사이의 전송(또는 처리) 속도 차이를 보상해주는 인터페이스로서 동작할 수 있다.
컬럼 드라이버(160)는 타이밍 컨트롤러(170)의 제어 신호에 기초하여 출력 버퍼(150)의 컬럼을 선택하고, 출력 버퍼(150)의 선택된 컬럼에 일시 저장된 영상 데이터가 순차적으로 출력되도록 제어할 수 있다. 일 실시예에서, 컬럼 드라이버(160)는 타이밍 컨트롤러(170)로부터 어드레스 신호를 수신할 수 있으며, 컬럼 드라이버(160)는 어드레스 신호를 기반으로 컬럼 선택 신호를 생성하여 출력 버퍼(150)의 컬럼을 선택함으로써, 출력 버퍼(150)의 선택된 컬럼으로부터 영상 데이터가 외부로 출력되도록 제어할 수 있다.
타이밍 컨트롤러(170)는 로우 드라이버(120), 상관 이중 샘플러(130), ADC(140), 출력 버퍼(150) 및 컬럼 드라이버(160) 중 적어도 하나를 제어할 수 있다.
타이밍 컨트롤러(170)는 이미지 센싱 장치(100)의 각 구성의 동작에 요구되는 클럭 신호, 타이밍 컨트롤을 위한 제어 신호, 및 로우 또는 컬럼을 선택하기 위한 어드레스 신호들을 로우 드라이버(120), 상관 이중 샘플러(130), ADC(140), 출력 버퍼(150) 및 컬럼 드라이버(160) 중 적어도 하나에 제공할 수 있다. 일 실시예에 따라, 타이밍 컨트롤러(170)는 로직 제어회로(Logic control circuit), 위상 고정 루프(Phase Lock Loop, PLL) 회로, 타이밍 컨트롤 회로(timing control circuit) 및 통신 인터페이스 회로(communication interface circuit) 등을 포함할 수 있다.
도 4는 도 3에 도시된 픽셀 어레이를 보다 상세히 나타낸 도면이다.
도 4를 참조하면, 픽셀 어레이(110)는 액티브 픽셀 어레이(400) 및 PUF 픽셀 어레이(410)를 포함할 수 있다.
액티브 픽셀 어레이(400)는 장면을 캡쳐하여 이미지 데이터(IDATA)를 생성하기 위한 적어도 하나의 이미지 픽셀을 포함할 수 있다. PUF 픽셀 어레이(410)는 PUF에 대한 정보를 포함하는 PUF 데이터(PDATA)를 생성하기 위한 적어도 하나의 PUF 픽셀을 포함할 수 있다. 이미지 픽셀들과 PUF 픽셀들은 도 3에서 설명된 복수의 단위 픽셀들에 해당할 수 있다.
도 4에서 PUF 픽셀 어레이(410)는 액티브 픽셀 어레이(400)의 일 측(하 측)에 배치되는 것으로 예시되어 있으나, 본 발명의 범위는 이에 한정되지 않는다. 다른 실시예에 따라, PUF 픽셀 어레이(410)는 액티브 픽셀 어레이(400)의 상하좌우 중 적어도 하나의 측면에 배치될 수 있다. 또 다른 실시예에 따라, 적어도 하나의 PUF 픽셀이 액티브 픽셀 어레이(400)의 내부에 포함될 수도 있다.
도 5는 도 3에서 설명된 단위 픽셀 및 단위 픽셀에 연결된 ADC를 간략히 나타낸 도면이다. 도 6은 도 5에 도시된 비교기의 일 예를 나타낸 도면이다.
도 5를 참조하면, 단위 픽셀(510) 및 단위 픽셀(510)에 전기적으로 연결된 ADC(520)가 도시되어 있다. 단위 픽셀(510)과 ADC(520)는 컬럼 라인(CL)을 통해 전기적으로 연결될 수 있다. 도 5에는 컬럼 라인(CL)에 하나의 단위 픽셀(510)이 연결된 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것이며, 컬럼 라인(CL)에는 단위 픽셀(510)과 동일한 컬럼에 속한 다른 단위 픽셀들이 함께 연결될 수 있다.
단위 픽셀(510)은 이미지 픽셀 또는 PUF 픽셀 일 수 있다. 단위 픽셀(510)이 이미지 픽셀일 경우, 컬럼 라인(CL)은 액티브 픽셀 어레이(400)에서 단위 픽셀(510)과 동일한 컬럼에 속한 다른 이미지 픽셀들에 연결될 수 있다. 단위 픽셀(510)이 PUF 픽셀일 경우, 컬럼 라인(CL)은 PUF 픽셀 어레이(410)에서 단위 픽셀(510)과 동일한 컬럼에 속한 다른 PUF 픽셀들에 연결될 수 있다. 그러나, 단위 픽셀(510)이 이미지 픽셀일 경우, 컬럼 라인(CL)은 PUF 픽셀에 연결되지 않을 수 있다. 마찬가지로, 단위 픽셀(510)이 PUF 픽셀일 경우, 컬럼 라인(CL)은 이미지 픽셀에 연결되지 않을 수 있다. 즉, 이미지 픽셀과 PUF 픽셀은 서로 독립된 ADC(520)에 연결될 수 있다. 이미지 픽셀과 PUF 픽셀은 서로 동일한 컬럼에 속하더라도 서로 다른 컬럼 라인에 연결되어 서로 다른 ADC로 픽셀 신호를 출력할 수 있다.
이미지 센싱 장치(100)는 이미지 데이터(IDATA)를 생성하는 이미지 생성부와 PUF 데이터(PDATA)를 생성하는 PUF 생성부를 포함할 수 있다. 이미지 생성부는 이미지 픽셀과 이미지 픽셀에 연결된 이미지 ADC를 포함할 수 있고, PUF 생성부는 PUF 픽셀과 PUF 픽셀에 연결된 PUF ADC를 포함할 수 있다
이미지 픽셀과 PUF 픽셀은 서로 실질적으로 동일한 구조(예컨대, 단위 픽셀(510)의 구조)를 가질 수 있고, 이미지 픽셀에 연결되는 ADC와 PUF 픽셀에 연결되는 ADC는 서로 실질적으로 동일한 구조(예컨대, ADC(520)의 구조)를 가질 수 있다. 이미지 픽셀에 연결되는 ADC는 이미지 ADC로 정의될 수 있고, PUF 픽셀에 연결되는 ADC는 PUF ADC로 정의될 수 있다.
단위 픽셀(510)은 광전 변환 소자(PD), 전송 트랜지스터(TX), 리셋 트랜지스터(RX), 플로팅 디퓨전 영역(FD), 제1 캐패시터(C1), 드라이브 트랜지스터(DX) 및 선택 트랜지스터(SX)를 포함할 수 있다. 단위 픽셀(510)은 하나의 광전 변환 소자(PD)를 포함하는 것으로 예시되었으나, 다른 실시예에 따라 복수의 광전 변환 소자들을 갖는 공유 픽셀(shared pixel)일 수 있다. 이 경우, 복수의 광전 변환 소자들에 대응하여 복수의 전송 트랜지스터들이 구비될 수 있다.
광전 변환 소자(PD)는 입사광의 세기에 대응하는 광전하를 생성 및 축적할 수 있다. 예를 들어, 광전 변환 소자(PD)는 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드 또는 이들의 조합으로 구현될 수 있다.
광전 변환 소자(PD)가 포토 다이오드로 구현되는 경우, 제1 도전형(예컨대, P형)을 갖는 기판 내에 제2 도전형(예컨대, N형)의 불순물로 도핑된 영역일 수 있다.
전송 트랜지스터(TX)는 광전 변환 소자(PD)와 플로팅 디퓨전 영역(FD) 사이에 연결될 수 있다. 전송 트랜지스터(TX)는 전송 신호(TG)에 응답하여 턴온 또는 턴오프될 수 있으며, 턴온된 전송 트랜지스터(TX)는 광전 변환 소자(PD)에 축적된 광전하를 플로팅 디퓨전 영역(FD)으로 전달할 수 있다.
리셋 트랜지스터(RX)는 전원 전압(VDDpx)과 플로팅 디퓨전 영역(FD) 사이에 연결되고, 픽셀 리셋 신호(RG)에 응답하여 플로팅 디퓨전 영역(FD)의 전압을 전원 전압(VDDpx)으로 리셋시킬 수 있다.
플로팅 디퓨전 영역(FD)은 전송 트랜지스터(TX)로부터 전달되는 광전하를 축적할 수 있다. 플로팅 디퓨전 영역(FD)은 접지 단자에 연결된 제1 캐패시터(C1)에 연결될 수 있다. 예를 들어, 플로팅 디퓨전 영역(FD)은 제1 도전형(예컨대, P형)을 갖는 기판 내에 제2 도전형(예컨대, N형)의 불순물로 도핑된 영역일 수 있고, 기판과 불순물 도핑 영역은 정션 캐패시터인 제1 캐패시터(C1)로 모델링될 수 있다. 즉, 제1 캐패시터(C1)는 별도의 용량 소자가 아닌 플로팅 디퓨전 영역(FD) 자체의 정전 용량을 나타내는 구성일 수 있다. 다른 실시예에 따라, 제1 캐패시터(C1)는 플로팅 디퓨전 영역(FD) 자체의 정전 용량에 별도의 용량 소자(예컨대, MIM(metal-insulator-metal) 캐패시터 등)가 부가된 캐패시터일 수 있다. 또 다른 실시예에 따라, 단위 픽셀(510)의 동적 범위(dynamic range)의 확장을 위해, 별도의 용량 소자가 DCG(dual conversion gain) 트랜지스터를 통해 플로팅 디퓨전 영역(FD)에 선택적으로 연결될 수도 있다.
드라이브 트랜지스터(DX)는 전원 전압(VDDpx)과 선택 트랜지스터(SX) 사이에 연결되고, 광전 변환 소자(PD)에 축적된 광전하를 전달받은 플로팅 디퓨전 영역(FD)의 전기적 포텐셜을 전압 신호로 변환하여 선택 트랜지스터(SX)로 전달할 수 있다.
이미지 픽셀의 드라이브 트랜지스터(DX)의 게이트 면적은 PUF 픽셀의 드라이브 트랜지스터(DX)의 게이트 면적보다 클 수 있다.
선택 트랜지스터(SX)는 드라이브 트랜지스터(DX)와 컬럼 라인(CL) 사이에 연결되고, 로우 선택 신호(SEL)에 의해 턴온되어 드라이버 트랜지스터(DX)로부터 전달되는 전기적 신호를 픽셀 신호(Vpx)로서 출력할 수 있다.
단위 픽셀(510)로부터 픽셀 신호(Vpx)를 수신하는 ADC(520)는 제2 캐패시터(C2), 비교기 리셋 트랜지스터(Tcr), 비교기(530) 및 카운터(540)를 포함할 수 있다.
제2 캐패시터(C2)는 컬럼 라인(CL)과 비교기(530)의 제1 입력단 사이에 연결되어 픽셀 신호(Vpx)에 포함된 노이즈(예컨대, 고주파 노이즈)를 제거할 수 있다.
비교기 리셋 트랜지스터(Tcr)는 비교기(530)의 제1 입력단과 비교기(530)의 출력단 사이에 연결되고, 비교기 리셋 신호(CRG)에 의해 턴온되어 비교기(530)의 제1 입력단을 비교기(530)의 출력단의 전압으로 리셋할 수 있다. 비교기(530)의 출력단의 전압은 램프 신호(Vramp)와 픽셀 신호(Vpx)의 대소 관계에 대응하는 레벨을 가지게 되는데, 램프 신호(Vramp)가 점진적으로 감소하게 되므로 일정 시간이 경과하면 비교기(530)의 출력단의 전압은 로직 로우 레벨으로 수렴하게 된다. 여기서, 로직 로우 레벨은 비교기(530)의 제1 입력단을 리셋하는 전압일 수 있다.
램프 신호 생성기(미도시)는 특정 기울기(slope)로 전압이 감소하는 램프 신호(Vramp)를 생성하여 비교기(530)의 제2 입력단에 램프 신호(Vramp)를 공급할 수 있다.
비교기(530)는 픽셀 신호(Vpx)와 램프 신호(Vramp)를 비교하여 픽셀 신호(Vpx)와 램프 신호(Vramp) 간의 대소 관계에 대응하는 비교 신호를 생성할 수 있다. 예를 들어, 픽셀 신호(Vpx)가 램프 신호(Vramp)보다 큰 경우, 비교 신호는 로직 로우 레벨을 가질 수 있다. 반대로, 픽셀 신호(Vpx)가 램프 신호(Vramp)보다 작은 경우, 비교 신호는 로직 하이 레벨을 가질 수 있다.
도 6을 참조하면, 비교기(900)는 도 5에 도시된 비교기(530)의 일 예일 수 있다.
비교기(900)는 로드 스테이지(910), 분리 스테이지(920), 입력 스테이지(930) 및 바이어스 스테이지(940)를 포함할 수 있다. 비교기(900)는 feedback이 없는 OP AMP(operational amplifier)의 구조를 가질 수 있다.
로드 스테이지(910), 분리 스테이지(920), 입력 스테이지(930) 및 바이어스 스테이지(940)는 제1 바이어스 전압(Vdda)과 제2 바이어스 전압(Vssa) 사이에 접속된 차동 증폭기(differential amplifier)를 구성할 수 있다.
로드 스테이지(910)는 제1 PMOS 트랜지스터(MP1)와 제2 PMOS 트랜지스터(MP2)를 포함할 수 있다. 제1 PMOS 트랜지스터(MP1)와 제2 PMOS 트랜지스터(MP2) 각각의 게이트는 서로 연결되고, 제1 PMOS 트랜지스터(MP1)와 제2 PMOS 트랜지스터(MP2) 각각의 소스는 제1 바이어스 전압(Vdda)을 공급받을 수 있다. 제1 PMOS 트랜지스터(MP1)의 드레인은 제1 PMOS 트랜지스터(MP1)의 게이트와 연결되고, 제2 PMOS 트랜지스터(MP2)의 드레인을 통해 비교기(900)의 출력인 비교 신호(Vc)가 출력될 수 있다.
입력 스테이지(930)는 제1 NMOS 트랜지스터(MN1)와 제2 NMOS 트랜지스터(MN2)를 포함할 수 있다. 제1 NMOS 트랜지스터(MN1)의 게이트는 램프 신호(Vramp)를 수신하고, 제2 NMOS 트랜지스터(MN2)의 게이트는 픽셀 신호(Vpx)를 수신할 수 있다.
제1 NMOS 트랜지스터(MN1)와 제2 NMOS 트랜지스터(MN2) 각각의 게이트 면적이 서로 동일하다고 가정하기로 한다. 이 경우, 이미지 ADC의 제1 NMOS 트랜지스터(MN1)와 제2 NMOS 트랜지스터(MN2) 각각의 게이트 면적은 PUF ADC의 제1 NMOS 트랜지스터(MN1)와 제2 NMOS 트랜지스터(MN2) 각각의 게이트 면적보다 클 수 있다.
분리 스테이지(920)는 제1 PMOS 트랜지스터(MP1)와 제1 NMOS 트랜지스터(MN1) 사이에 연결되는 제3 NMOS 트랜지스터(MN3), 및 제2 PMOS 트랜지스터(MP2)와 제2 NMOS 트랜지스터(MN2) 사이에 연결되는 제4 NMOS 트랜지스터(MN4)를 포함할 수 있다. 제3 NMOS 트랜지스터(MN3)와 제4 NMOS 트랜지스터(MN4) 각각의 게이트는 제1 바이어스 전압(Vdda)에 연결되고, 분리 스테이지(920)는 비교 신호(Vc)가 출력되는 동안 비교 신호(Vc)의 전압 레벨을 안정화시킬 수 있다.
바이어스 스테이지(940)는 입력 스테이지(930)와 제2 바이어스 전압(Vssa) 사이에 직렬로 접속되는 제5 NMOS 트랜지스터(MN5)와 제6 NMOS 트랜지스터(MN6)를 포함할 수 있다.
제5 NMOS 트랜지스터(MN5)는 캐스케이드 제어 전압(Vcasc)을 인가받아 입력 스테이지(930)와 제6 NMOS 트랜지스터(MN6) 간의 캐스케이드(cascade) 연결을 제어할 수 있다. 즉, 제5 NMOS 트랜지스터(MN5)가 턴온되면, 입력 스테이지(930)로 제6 NMOS 트랜지스터(MN6)를 통해 바이어스 전류가 공급될 수 있다.
제6 NMOS 트랜지스터(MN6)는 바이어스 제어 전압(Vbias)을 인가받아 입력 스테이지(930)로 바이어스 전류를 공급할 수 있다. 여기서, 바이어스 전류의 크기는 바이어스 제어 전압(Vbias)에 대응하여 결정될 수 있다.
이미지 ADC의 제6 NMOS 트랜지스터(MN6)의 게이트 면적은 PUF ADC의 제6 NMOS 트랜지스터(MN6)의 게이트 면적보다 클 수 있다.
캐스케이드 제어 전압(Vcasc)과 바이어스 제어 전압(Vbias)은 타이밍 컨트롤러(170)로부터 제공되는 전압일 수 있다.
앞서 설명된 바와 같이, 픽셀 신호(Vpx)가 램프 신호(Vramp)보다 큰 경우, 비교 신호(Vc)는 로직 로우 레벨에 해당하는 전압(예컨대, 제2 바이어스 전압(Vssa))을 가질 수 있다. 반대로, 픽셀 신호(Vpx)가 램프 신호(Vramp)보다 작은 경우, 비교 신호(Vc)는 로직 하이 레벨에 해당하는 전압(예컨대, 제1 바이어스 전압(Vdda))을 가질 수 있다.
다시 도 5를 참조하면, 카운터(540)는 타이밍 컨트롤러(170)로부터 공급되는 클럭 신호의 에지(예컨대, 상승 에지 또는 하강 에지)에 동기화되어 비교 신호의 레벨에 대응하여 카운팅을 수행할 수 있다. 카운터(540)가 카운팅을 수행할 수 있는 구간은 카운팅 가능 구간으로 정의될 수 있는데, 카운팅 가능 구간은 램프 신호(Vramp)의 전압이 일정 기울기로 감소하기 시작하는 시점으로부터 미리 정해진 시간이 경과한 시점까지의 구간일 수 있다.
카운터(540)는 카운팅 가능 구간 동안 비교 신호가 제1 레벨(예컨대, 로직 하이 레벨)로부터 제2 레벨(예컨대, 로직 로우 레벨)로 천이할 때까지 카운팅을 수행하여 누적된 카운팅 값을 이미지 데이터(IDTA) 또는 PUF 데이터(PDATA)로 출력할 수 있다.
도 7은 이미지 센싱 장치가 PUF 데이터를 생성하는 방법의 일 실시예를 설명하기 위한 타이밍도이다.
도 7을 참조하면, 이미지 센싱 장치(100)가 제1 PUF 모드로 동작하는 경우, 이미지 센싱 장치(100)를 제어하기 위한 제어 신호들(MS, RG, TG, SEL, CRG) 및 이미지 센싱 장치(100)에 의해 생성되는 PUF 데이터(PDATA)가 도시되어 있다.
먼저 이미지 센싱 장치(100)가 제1 PUF 모드로 동작하는 동안 기계적 셔터 제어 신호(MS)는 로직 로우 레벨(L)을 유지할 수 있다. 기계적 셔터 제어 신호(MS)는 픽셀 어레이(110)로 입사되는 광량을 제어하는 기계적 셔터(미도시)의 동작을 제어하는 신호일 수 있다. 기계적 셔터 제어 신호(MS)가 로직 로우 레벨(L)일 때, 기계적 셔터(미도시)는 픽셀 어레이(110)로 입사되는 광을 차단할 수 있다. 기계적 셔터 제어 신호(MS)가 로직 하이 레벨(H)일 때, 기계적 셔터(미도시)는 픽셀 어레이(110)로 입사되는 광을 통과시킬 수 있다.
제1 PUF 모드에서, 이미지 센싱 장치(100)는 픽셀 리셋 구간(PXRS), 비교기 리셋 구간(CPRS), 리셋 리드아웃 구간(RSRO), 픽셀 전송 구간(PXTR) 및 신호 리드아웃 구간(SGRO)의 순서로 동작할 수 있다.
픽셀 리셋 구간(PXRS)은 PUF 픽셀(510) 내부에 존재하는 광전하를 제거하고 플로팅 디퓨전 영역(FD)을 전원 전압(VDDpx)으로 리셋하는 동작 구간을 의미할 수 있다. 픽셀 리셋 구간(PXRS)에서 픽셀 리셋 신호(RG), 전송 신호(TG) 및 로우 선택 신호(SEL)는 로직 하이 레벨(H)을 가지고, 비교기 리셋 신호(CRG)은 로직 로우 레벨(L)을 가질 수 있다. 이에 따라, 리셋 트랜지스터(RX), 전송 트랜지스터(TX) 및 선택 트랜지스터(SX)는 턴온될 수 있다.
비교기 리셋 구간(CPRS)은 PUF 비교기(530)를 리셋하여 PUF 비교기(530)의 제1 입력단의 전압을 초기화하는 동작 구간을 의미할 수 있다. 비교기 리셋 구간(CPRS)에서, 로우 선택 신호(SEL) 및 비교기 리셋 신호(CRG)는 로직 하이 레벨(H)을 가지고, 픽셀 리셋 신호(RG) 및 전송 신호(TG)는 로직 로우 레벨(L)을 가질 수 있다. 이에 따라, 선택 트랜지스터(SX) 및 비교기 리셋 트랜지스터(Tcr)는 턴온될 수 있다.
리셋 리드아웃 구간(RSRO)은 리셋된 플로팅 디퓨전 영역(FD)의 전압에 대응하는 기준 신호가 PUF 픽셀(510)로부터 출력되어, PUF ADC(520)가 기준 신호와 램프 신호(Vramp)를 비교하여 비교 결과에 대응하는 PUF 데이터(PDATA)를 생성하는 동작 구간을 의미할 수 있다. 리셋 리드아웃 구간(RSRO)에서, 로우 선택 신호(SEL)는 로직 하이 레벨(H)을 가지고, 픽셀 리셋 신호(RG), 전송 신호(TG) 및 비교기 리셋 신호(CRG)는 로직 로우 레벨(L)을 가질 수 있다. 이에 따라, 선택 트랜지스터(SX)는 턴온될 수 있다. 리셋 리드아웃 구간(RSRO)에서 PUF ADC(520)의 카운터(540)는 비교 신호가 로직 하이 레벨로부터 로직 로우 레벨로 천이할 때까지 초기값으로부터 순차적으로 감산하는 downcount 방식으로 카운팅을 수행할 수 있다. 카운터(540)는 카운팅이 종료된 후 누적된 카운팅 값을 유지할 수 있다.
픽셀 전송 구간(PXTR)은 광전 변환 소자(PD)에 축적된 광전하를 플로팅 디퓨전 영역(FD)으로 전달하고, 광전하를 축적한 플로팅 디퓨전 영역(FD)의 전압에 대응하는 영상 신호가 PUF 픽셀(510)로부터 출력되어 PUF ADC(520)로 전달되는 동작 구간을 의미할 수 있다. 픽셀 전송 구간(PXTR)에서 전송 신호(TG) 및 로우 선택 신호(SEL)는 로직 하이 레벨(H)을 가지고, 픽셀 리셋 신호(RG) 및 비교기 리셋 신호(CRG)은 로직 로우 레벨(L)을 가질 수 있다. 이에 따라, 전송 트랜지스터(TX) 및 선택 트랜지스터(SX)는 턴온될 수 있다.
신호 리드아웃 구간(SGRO)은 PUF ADC(520)가 영상 신호와 램프 신호(Vramp)를 비교하여 비교 결과에 대응하는 PUF 데이터(PDATA)를 생성하는 동작 구간을 의미할 수 있다. 신호 리드아웃 구간(SGRO)에서, 로우 선택 신호(SEL)는 로직 하이 레벨(H)을 가지고, 픽셀 리셋 신호(RG), 전송 신호(TG) 및 비교기 리셋 신호(CRG)는 로직 로우 레벨(L)을 가질 수 있다. 이에 따라, 선택 트랜지스터(SX)는 턴온될 수 있다. 신호 리드아웃 구간(SGRO)에서 PUF ADC(520)의 카운터(540)는 비교 신호가 로직 하이 레벨로부터 로직 로우 레벨로 천이할 때까지 현재 값으로부터 순차적으로 가산하는 upcount 방식으로 카운팅을 수행할 수 있다. 카운터(540)는 카운팅이 종료된 후 누적된 카운팅 값을 유지할 수 있다.
리셋 리드아웃 구간(RSRO)에서는 카운터(540)가 downcount 방식으로 카운팅을 수행하고, 신호 리드아웃 구간(SGRO)에서는 카운터(540)가 upcount 방식으로 카운팅 방식으로 수행함으로써, 영상 신호에 대응하는 카운팅 값으로부터 기준 신호에 대응하는 카운팅 값이 감산될 수 있고, 리셋 노이즈가 제거된 PUF 데이터(PDATA)가 생성될 수 있다. 즉, 본 발명의 일 실시예에서는 별도의 상관 이중 샘플러(130) 없이 PUF ADC(520)가 상관 이중 샘플러(130)의 기능을 함께 수행할 수 있다.
즉, 제1 PUF 모드는 픽셀 어레이(110)로 광이 전달되지 않는 조건(암 조건)에서 PUF 픽셀 내부에서 발생하는 누설 전류로 인한 FPN을 획득할 수 있는 모드일 수 있다.
PUF 획득부(200)는 제1 PUF 모드로 동작하는 이미지 센싱 장치(100)로부터 수신되는 PUF 데이터(PDATA)와 미리 정해진 제1 임계값과 비교한 결과를 기초로 제1 FPN을 결정할 수 있다. PUF 데이터(PDATA)가 제1 임계값 이상인 경우, PUF 획득부(200)는 제1 FPN을 제1 로직 레벨(예컨대, 1)로 결정할 수 있다. PUF 데이터(PDATA)가 제1 임계값 미만인 경우, PUF 획득부(200)는 제1 FPN을 제2 로직 레벨(예컨대, 0)로 결정할 수 있다.
도 7에서는 기계적 셔터(미도시)의 동작을 통해 암조건을 형성한 상태에서 PUF 데이터(PDATA)를 생성하는 것으로 설명되었으나, 기계적 셔터(미도시) 없이도 FPN에 해당하는 PUF 데이터(PDATA)를 생성할 수도 있다. 예를 들어, 픽셀 전송 구간(PXTR)에서 전송 트랜지스터(TX)를 턴오프 시킨 상태를 유지하고, 플로팅 디퓨전 영역(FD)으로 유입되는 누설 전류에 대응하는 PUF 데이터(PDATA)를 생성함으로써, 기계적 셔터(미도시) 없이도 FPN에 해당하는 PUF 데이터(PDATA)를 생성할 수도 있다.
도 8은 이미지 센싱 장치가 PUF 데이터를 생성하는 방법의 다른 실시예를 설명하기 위한 타이밍도이다.
도 8을 참조하면, 이미지 센싱 장치(100)가 제2 PUF 모드로 동작하는 경우, 이미지 센싱 장치(100)를 제어하기 위한 제어 신호들(MS, RG, TG, SEL, CRG) 및 이미지 센싱 장치(100)에 의해 생성되는 PUF 데이터(PDATA)가 도시되어 있다.
먼저 이미지 센싱 장치(100)가 제2 PUF 모드로 동작하는 동안 기계적 셔터 제어 신호(MS)는 로직 하이 레벨(H)을 유지할 수 있다. 따라서, 기계적 셔터(미도시)는 픽셀 어레이(110)로 입사되는 광을 통과시킬 수 있다.
제2 PUF 모드에서, 이미지 센싱 장치(100)는 제1 이미지 획득 구간(IMG1) 및 제2 이미지 획득 구간(IMG2)의 순서로 동작할 수 있다. 제1 이미지 획득 구간(IMG1) 및 제2 이미지 획득 구간(IMG2) 각각은 픽셀 리셋 구간(PXRS), 비교기 리셋 구간(CPRS), 리셋 리드아웃 구간(RSRO), 픽셀 전송 구간(PXTR) 및 신호 리드아웃 구간(SGRO)의 순서로 동작할 수 있다.
픽셀 리셋 구간(PXRS), 비교기 리셋 구간(CPRS), 리셋 리드아웃 구간(RSRO), 픽셀 전송 구간(PXTR) 및 신호 리드아웃 구간(SGRO) 각각에서의 이미지 센싱 장치(100)의 동작은 도 7에서 설명된 바와 동일하므로, 중복된 설명은 생략하기로 한다.
제2 PUF 모드에서 이미지 센싱 장치(100)는 PUF 픽셀로 입사되는 광의 세기에 대응하는 PUF 데이터(PDATA)를 연속적으로 생성할 수 있다. 제1 이미지 획득 구간(IMG1) 및 제2 이미지 획득 구간(IMG2) 간의 간격은 매우 작게 설정될 수 있으며, 이 경우 서로 연속된 제1 이미지 획득 구간(IMG1) 및 제2 이미지 획득 구간(IMG2) 각각에서 생성되는 PUF 데이터(PDATA)는 서로 거의 동일한 값을 가질 가능성이 높다.
그러나, PUF 픽셀의 드라이브 트랜지스터(DX)의 게이트 면적은 이미지 픽셀의 드라이브 트랜지스터(DX)의 면적보다 작을 수 있다. 드라이브 트랜지스터(DX)는 플로팅 디퓨전 영역(FD)의 전기적 포텐셜을 전압 신호로 변환하는데, 상대적으로 작은 게이트 면적을 갖는 PUF 픽셀의 드라이브 트랜지스터(DX)는 변환 과정에서 상대적으로 높은 빈도 또는 진폭으로 노이즈를 발생시킬 수 있다. 또한, PUF 픽셀의 드라이브 트랜지스터(DX)에서 발생되는 노이즈는 랜덤하게 발생할 수 있고, 상대적으로 높은 빈도 또는 진폭으로 발생되는 노이즈의 변화는 유의미한 데이터로 활용될 수 있다.
따라서, 드라이브 트랜지스터(DX)의 전압 신호에 기초하여 제1 이미지 획득 구간(IMG1) 및 제2 이미지 획득 구간(IMG2) 각각에서 생성되는 PUF 데이터(PDATA)는 드라이브 트랜지스터(DX)에서 발생하는 노이즈를 포함할 수 있다.
즉, 제2 PUF 모드는 동일한 입사광을 감지한 PUF 픽셀의 드라이브 트랜지스터(DX)에서 발생하는 노이즈의 변화로 인한 RTN을 획득할 수 있는 모드일 수 있다.
PUF 획득부(200)는 제2 PUF 모드로 동작하는 이미지 센싱 장치(100)로부터 수신되는 제1 이미지 획득 구간(IMG1)의 PUF 데이터(PDATA)와 제2 이미지 획득 구간(IMG2)의 PUF 데이터(PDATA)를 감산하고, 감산한 결과와 미리 정해진 제2 임계값과 비교한 결과를 기초로 제1 RTN을 결정할 수 있다. 감산한 결과가 제2 임계값 이상인 경우, PUF 획득부(200)는 제1 RTN을 제1 로직 레벨(예컨대, 1)로 결정할 수 있다. 감산한 결과가 제2 임계값 미만인 경우, PUF 획득부(200)는 제1 RTN을 제2 로직 레벨(예컨대, 0)로 결정할 수 있다.
도 9는 이미지 센싱 장치가 PUF 데이터를 생성하는 방법의 또 다른 실시예를 설명하기 위한 타이밍도이다.
도 9를 참조하면, 이미지 센싱 장치(100)가 제3 PUF 모드로 동작하는 경우, 이미지 센싱 장치(100)를 제어하기 위한 제어 신호들(RG, TG, SEL, CRG) 및 이미지 센싱 장치(100)에 의해 생성되는 PUF 데이터(PDATA)가 도시되어 있다.
제3 PUF 모드에서, 이미지 센싱 장치(100)는 픽셀 리셋 구간(PXRS), 비교기 리셋 구간(CPRS), 리셋 리드아웃 구간(RSRO), 픽셀 전송 구간(PXTR) 및 신호 리드아웃 구간(SGRO)의 순서로 동작할 수 있다.
픽셀 리셋 구간(PXRS), 비교기 리셋 구간(CPRS), 리셋 리드아웃 구간(RSRO), 픽셀 전송 구간(PXTR) 및 신호 리드아웃 구간(SGRO) 각각에서의 이미지 센싱 장치(100)의 동작은 도 7에서 설명된 바와 전체적으로 유사하므로, 서로 다른 부분을 중심으로 설명하기로 한다.
픽셀 리셋 구간(PXRS)은 PUF 픽셀(510) 내부에 존재하는 광전하를 제거하고 플로팅 디퓨전 영역(FD)을 전원 전압(VDDpx)으로 리셋하는 동작 구간을 의미할 수 있다. 픽셀 리셋 구간(PXRS)에서 픽셀 리셋 신호(RG) 및 전송 신호(TG)는 로직 하이 레벨(H)을 가지고, 로우 선택 신호(SEL) 및 비교기 리셋 신호(CRG)은 로직 로우 레벨(L)을 가질 수 있다. 이에 따라, 리셋 트랜지스터(RX) 및 전송 트랜지스터(TX)는 턴온될 수 있다. 도 7에서 설명된 픽셀 리셋 구간(PXRS)과는 달리, 도 9에서는 선택 트랜지스터(SX)는 턴오프될 수 있다.
비교기 리셋 구간(CPRS)은 PUF 비교기(530)를 리셋하여 PUF 비교기(530)의 제1 입력단의 전압을 초기화하는 동작 구간을 의미할 수 있다. 비교기 리셋 구간(CPRS)에서, 비교기 리셋 신호(CRG)는 로직 하이 레벨(H)을 가지고, 픽셀 리셋 신호(RG), 전송 신호(TG) 및 로우 선택 신호(SEL)는 로직 로우 레벨(L)을 가질 수 있다. 이에 따라, 비교기 리셋 트랜지스터(Tcr)는 턴온될 수 있다. 도 7에서 설명된 비교기 리셋 구간(CPRS)과는 달리, 도 9에서는 선택 트랜지스터(SX)는 턴오프될 수 있다.
리셋 리드아웃 구간(RSRO)은 PUF ADC(520)가 리셋된 PUF 비교기(530)의 제1 입력단의 전압(즉, 비교기 리셋 신호)과 램프 신호(Vramp)를 비교하여 비교 결과에 대응하는 PUF 데이터(PDATA)를 생성하는 동작 구간을 의미할 수 있다. 리셋 리드아웃 구간(RSRO)에서, 픽셀 리셋 신호(RG), 전송 신호(TG), 로우 선택 신호(SEL) 및 비교기 리셋 신호(CRG)는 로직 로우 레벨(L)을 가질 수 있다. 리셋 리드아웃 구간(RSRO)에서 PUF ADC(520)의 카운터(540)는 비교 신호가 로직 하이 레벨로부터 로직 로우 레벨로 천이할 때까지 초기값으로부터 순차적으로 감산하는 downcount 방식으로 카운팅을 수행할 수 있다. 카운터(540)는 카운팅이 종료된 후 누적된 카운팅 값을 유지할 수 있다. 도 7에서 설명된 리셋 리드아웃 구간(RSRO)과는 달리, 도 9에서는 선택 트랜지스터(SX)는 턴오프될 수 있다. 이는 도 9의 리셋 리드아웃 구간(RSRO)은 PUF 픽셀(510)이 리셋된 상태에 대응하는 신호를 리드아웃하기 위한 동작 구간이 아니고, PUF 비교기(530)가 리셋된 상태에 대응하는 신호를 리드아웃하기 위한 동작 구간이기 때문이다.
픽셀 전송 구간(PXTR)은 리셋된 플로팅 디퓨전 영역(FD)의 전압에 대응하는 기준 신호가 PUF 픽셀(510)로부터 출력되어 PUF ADC(520)로 전달되는 동작 구간을 의미할 수 있다. 픽셀 전송 구간(PXTR)에서 로우 선택 신호(SEL)는 로직 하이 레벨(H)을 가지고, 픽셀 리셋 신호(RG), 전송 신호(TG) 및 비교기 리셋 신호(CRG)은 로직 로우 레벨(L)을 가질 수 있다. 이에 따라, 선택 트랜지스터(SX)는 턴온될 수 있다. 도 7에서 설명된 픽셀 전송 구간(PXTR)과는 달리, 도 9에서는 전송 트랜지스터(TX)는 턴오프될 수 있다.
신호 리드아웃 구간(SGRO)은 PUF ADC(520)가 PUF ADC(520)로 전달된 기준 신호와 램프 신호(Vramp)를 비교하여 비교 결과에 대응하는 PUF 데이터(PDATA)를 생성하는 동작 구간을 의미할 수 있다. 신호 리드아웃 구간(SGRO)에서, 픽셀 리셋 신호(RG), 전송 신호(TG), 로우 선택 신호(SEL) 및 비교기 리셋 신호(CRG)는 로직 로우 레벨(L)을 가질 수 있다. 신호 리드아웃 구간(SGRO)에서 PUF ADC(520)의 카운터(540)는 비교 신호가 로직 하이 레벨로부터 로직 로우 레벨로 천이할 때까지 현재 값으로부터 순차적으로 가산하는 upcount 방식으로 카운팅을 수행할 수 있다. 카운터(540)는 카운팅이 종료된 후 누적된 카운팅 값을 유지할 수 있다. 도 7에서 설명된 신호 리드아웃 구간(SGRO)과는 달리, 도 9에서는 선택 트랜지스터(SX)는 턴오프될 수 있다. 이는 도 9의 신호 리드아웃 구간(SGRO)은 PUF 픽셀(510)로부터 출력된 영상 신호를 리드아웃하기 위한 동작 구간이 아니고, PUF 픽셀(510)로부터 출력된 기준 신호를 리드아웃하기 위한 동작 구간이기 때문이며, 픽셀 전송 구간(PXTR)에서 이미 기준 신호가 PUF ADC(520)로 전달된 상태이기 때문이다.
리셋 리드아웃 구간(RSRO)에서는 카운터(540)가 downcount 방식으로 카운팅을 수행하고, 신호 리드아웃 구간(SGRO)에서는 카운터(540)가 upcount 방식으로 카운팅 방식으로 수행함으로써, 기준 신호에 대응하는 카운팅 값으로부터 비교기 리셋 신호에 대응하는 카운팅 값이 감산될 수 있고, PUF 비교기(530)의 리셋 노이즈가 제거된 PUF 데이터(PDATA)가 생성될 수 있다.
PUF ADC의 제1 NMOS 트랜지스터(MN1)의 게이트 면적은 이미지 ADC의 제1 NMOS 트랜지스터(MN1)의 게이트 면적보다 작을 수 있다. 또한, PUF ADC의 제2 NMOS 트랜지스터(MN2)의 게이트 면적은 이미지 ADC의 제2 NMOS 트랜지스터(MN2)의 게이트 면적보다 작을 수 있다.
제1 NMOS 트랜지스터(MN1)과 제2 NMOS 트랜지스터(MN2) 각각은 램프 신호(Vramp)와 픽셀 신호(Vpx) 각각을 수신하며, 제1 NMOS 트랜지스터(MN1)과 제2 NMOS 트랜지스터(MN2) 각각이 생성하는 드레인 전류의 대소 관계는 램프 신호(Vramp)와 픽셀 신호(Vpx)의 대소 관계에 대응할 수 있다. 즉, 제1 NMOS 트랜지스터(MN1)과 제2 NMOS 트랜지스터(MN2)는 램프 신호(Vramp)와 픽셀 신호(Vpx)의 대소 관계에 대응하는 드레인 전류를 발생시켜 비교 신호(Vc)가 로직 로우 레벨 또는 로직 하이 레벨에 해당하는 전압을 가지도록 함으로써, 램프 신호(Vramp)와 픽셀 신호(Vpx)의 대소 관계를 비교 신호(Vc)로 변환할 수 있다.
상대적으로 작은 게이트 면적을 갖는 PUF ADC의 제1 NMOS 트랜지스터(MN1)과 제2 NMOS 트랜지스터(MN2)는 변환 과정에서 상대적으로 높은 빈도 또는 진폭으로 노이즈를 발생시킬 수 있다. 또한, PUF ADC의 제1 NMOS 트랜지스터(MN1)과 제2 NMOS 트랜지스터(MN2)에서 발생되는 노이즈는 랜덤하게 발생할 수 있고, 상대적으로 높은 빈도 또는 진폭으로 발생되는 노이즈의 변화는 유의미한 데이터로 활용될 수 있다.
PUF ADC의 제6 NMOS 트랜지스터(MN6)의 게이트 면적은 이미지 ADC의 제6 NMOS 트랜지스터(MN6)의 게이트 면적보다 작을 수 있다.
제6 NMOS 트랜지스터(MN6)는 입력 스테이지(930)로 바이어스 제어 전압(Vbias)에 대응하는 바이어스 전류를 공급하게 되는데, 바이어스 전류는 비교 신호(Vc)의 로직 로우 레벨을 결정할 수 있다. 예를 들어, 바이어스 전류가 증가할수록 비교 신호(Vc)의 로직 로우 레벨은 제2 바이어스 전압(Vssa)에 가깝게 낮아질 수 있다.
상대적으로 작은 게이트 면적을 갖는 PUF ADC의 제6 NMOS 트랜지스터(MN6)는 바이어스 전류 생성 과정에서 상대적으로 높은 빈도 또는 진폭으로 노이즈를 발생시킬 수 있다. 또한, PUF ADC의 제6 NMOS 트랜지스터(MN6)에서 발생되는 노이즈는 랜덤하게 발생할 수 있고, 상대적으로 높은 빈도 또는 진폭으로 발생되는 노이즈의 변화는 유의미한 데이터로 활용될 수 있다.
따라서, 리셋 리드아웃 구간(RSRO)을 거쳐 신호 리드아웃 구간(SGRO)에서 생성되는 PUF 데이터(PDATA)는 PUF ADC에서 발생하는 노이즈를 포함할 수 있다.
즉, 제3 PUF 모드는 PUF 픽셀(510)의 기준 신호에 대응하는 PUF 데이터(PDATA)를 생성하는 PUF ADC(520)에서 발생하는 노이즈의 변화로 인한 RTN을 획득할 수 있는 모드일 수 있다.
PUF ADC(520)에서 발생하는 노이즈는 PUF 픽셀(510)에서 발생하는 노이즈에 비해 상대적으로 클 수 있다. 즉, 상대적으로 큰 노이즈가 발생한 PUF ADC(520)에 연결된 동일 컬럼에 속한 픽셀들이 다양한 신호를 출력하더라도 PUF ADC(520)이 생성하는 PUF 데이터(PDATA)는 동일한 값(예컨대, 1)을 나타낼 수 있다.
다른 실시예에 따라, 도 9에서 설명된 제3 PUF 모드의 동작에서 픽셀 전송 구간(PXTR)은 생략될 수 있다. 즉, 픽셀 전송 구간(PXTR)에 대응하는 시간 구간에서 로우 선택 신호(SEL)는 로직 로우 레벨(L)을 유지할 수 있다. 이는 PUF 데이터(PDATA)가 PUF 픽셀(510)로부터 유입되는 노이즈를 배제하고 PUF ADC(520) 자체에서 발생하는 노이즈 만을 포함하도록 하기 위함이다.
PUF 획득부(200)는 제3 PUF 모드로 동작하는 이미지 센싱 장치(100)로부터 수신되는 PUF 데이터(PDATA)와 미리 정해진 제3 임계값과 비교한 결과를 기초로 제2 RTN을 결정할 수 있다. PUF 데이터(PDATA)가 제3 임계값 이상인 경우, PUF 획득부(200)는 제2 RTN을 제1 로직 레벨(예컨대, 1)로 결정할 수 있다. PUF 데이터(PDATA)가 제3 임계값 미만인 경우, PUF 획득부(200)는 제2 RTN을 제2 로직 레벨(예컨대, 0)로 결정할 수 있다.
도 10은 본 발명의 일 실시예에서 RTN이 발생하는 원리에 대해 설명하기 위한 그래프이다.
도 10을 참조하면, 트랜지스터에서 발생하는 RTN의 진폭(noise amplitude)과 발생 빈도(noise occurrence frequency) 간의 관계를 나타낸 그래프가 도시되어 있다. 즉, 그래프에서 X축은 RTN의 진폭(또는 크기)을 나타내고, Y축은 RTN의 발생 빈도(또는 발생 확률)를 나타낸다. 트랜지스터의 RTN은 트랜지스터의 게이트로 입력되는 입력 전압에 대응하여 트랜지스터의 드레인 또는 소스로 출력되는 출력 전류 또는 출력 전압에 발생하는 노이즈일 수 있다.
일반적으로 트랜지스터에서 발생하는 RTN은, 진폭이 증가할수록 발생 빈도가 감소하게 되고, 진폭이 감소할수록 발생 빈도가 증가하게 된다. 또한, RTN의 진폭과 RTN의 발생 빈도는 트랜지스터의 게이트 면적(또는 게이트 면적의 거듭제곱)에 따라 변화할 수 있다.
트랜지스터의 게이트 면적이 감소되면, 트랜지스터의 출력 전류가 감소하게 되며, 트랜지스터의 출력 전류가 감소됨에 따라 신호 대 잡음비(signal-to-noise ratio; SNR)가 낮아져, 동일한 RTN의 진폭에 대해 RTN의 발생 빈도가 증가할 수 있다.
또한, 트랜지스터의 게이트 면적이 감소되면, 트랜지스터를 구동(또는 턴온)시키기 위해 게이트 전극에 주입이 필요한 전하량인 게이트 총 전하량(또는 게이트 용량)이 감소하게 되며, 트랜지스터의 게이트 총 전하량이 감소됨에 따라 RTN의 단위 발생 빈도 당 RTN의 진폭(그래프에서 직선의 기울기에 해당함)이 증가(기울기가 완만해짐)할 수 있다.
이미지 센싱 장치(100)에서 이미지 데이터(IDTA)의 생성에 연관된 트랜지스터는, 이미지 데이터(IDATA)에 포함될 수 있는 노이즈를 최소화할 수 있도록, 가능한 적은 RTN을 가지도록 설계될 수 있다. 도 10에는 이미지 데이터(IDTA)를 위한 트랜지스터의 게이트에 대한 제1 RTN 특성(gate for IDATA)이 예시되어 있다.
그러나, PUF 데이터(PDATA)의 생성에 연관된 트랜지스터는, 의도적으로 PUF 데이터(PDATA)에 일정 범위의 발생 빈도와 진폭으로 발생되는 노이즈가 포함될 수 있도록, 이미지 데이터(IDTA)를 위한 트랜지스터에 비해 좁은 게이트 면적을 갖도록 설계될 수 있다.
PUF 데이터(PDATA)의 생성에 연관된 트랜지스터가 상대적으로 좁은 게이트 면적을 가져 트랜지스터의 출력 전류가 감소됨에 따라, 제1 RTN 특성(gate for IDATA)에 비해 동일한 RTN의 진폭에 대해 RTN의 발생 빈도가 증가할 수 있다(reduced current).
PUF 데이터(PDATA)의 생성에 연관된 트랜지스터가 상대적으로 좁은 게이트 면적을 가져 게이트 총 전하량(또는 게이트 용량)이 감소됨에 따라, RTN의 단위 발생 빈도 당 RTN의 진폭(그래프에서 직선의 기울기에 해당함)이 증가(기울기가 완만해짐)할 수 있다(reduced gate capacity).
즉, PUF 데이터(PDATA)의 생성에 연관된 트랜지스터가 상대적으로 좁은 게이트 면적을 가짐으로써, RTN의 발생 빈도 및 진폭을 동시에 증가시킬 수 있다.
도 10에서 확인할 수 있듯이, PUF 데이터(PDATA)의 생성에 연관된 트랜지스터가 상대적으로 좁은 게이트 면적을 가짐으로써, 동일한 발생 빈도에 대해 이미지 데이터(IDATA)의 생성에 연관된 트랜지스터의 노이즈 진폭(V1), 트랜지스터의 출력 전류만 감소된 경우에 대응하는 노이즈 진폭(V2), 트랜지스터의 게이트 총 전하량도 감소된 경우에 대응하는 노이즈 진폭(V3)으로 갈수록 진폭이 증가할 수 있다.
여기서, PUF 데이터(PDATA)의 생성에 연관된 트랜지스터는 앞서 설명된 바와 같이, PUF 픽셀의 드라이브 트랜지스터(DX), PUF ADC의 제1 NMOS 트랜지스터(MN1), 제2 NMOS 트랜지스터(MN2) 및 제6 NMOS 트랜지스터(MN6) 중 적어도 하나일 수 있다. 본 개시에서는 위의 4가지 트랜지스터를 예시로 설명하였으나, PUF 데이터(PDATA)의 생성에 연관된 다른 트랜지스터의 게이트 면적도 RTN의 발생을 위해 조절될 수 있다.
또한, 본 개시에서는 PUF 데이터(PDATA)의 생성에 연관된 트랜지스터의 게이트 면적을 조절함으로써 PUF 데이터(PDATA)에 RTN을 발생시키는 실시예에 대해 설명하였으나, 다른 실시예에 따라 PUF 데이터(PDATA)의 생성에 연관된 트랜지스터의 임계 전압(threshold voltage)을 조절하는 방법을 이용해 PUF 데이터(PDATA)에 RTN을 발생시킬 수도 있다. 예를 들어, PUF 데이터(PDATA)의 생성에 연관된 트랜지스터의 임계 전압은 이미지 데이터(IDTA)의 생성에 연관된 트랜지스터 중 상응하는 트랜지스터의 임계 전압보다 클 수 있다.
즉, 본 개시에서 PUF 데이터(PDATA)의 생성에 연관된 트랜지스터(또는 제1 트랜지스터)는 이미지 데이터(IDATA)의 생성에 연관된 트랜지스터 중 PUF 데이터(PDATA)의 생성에 연관된 트랜지스터에 상응하는 트랜지스터(또는 제2 트랜지스터)와 상이한 특성을 가질 수 있다. 여기서, 특성은 게이트 면적 또는 임계 전압으로 예시되었으나, 의도적으로 RTN을 발생시킬 수 있는 다른 특성도 포함될 수 있음은 물론이다.
본 발명의 일 실시예에 따른 이미지 장치(10)에 의하면, 이미지 장치(10) 내부의 고유 특성에 의해 고정된 정보뿐 아니라 고유 특성과 연관되어 랜덤하게 생성되는 정보를 함께 이용하여 이미지 데이터를 암호화함으로써 타인에 악의적인 편취 및 해석을 미연에 방지할 수 있다.

Claims (15)

  1. 장면을 캡쳐한 이미지 데이터를 생성하는 이미지 생성부와, 적어도 하나의 FPN(fixed pattern noise) 및 적어도 하나의 RTN(random telegraph noise)에 대한 정보를 포함하는 PUF(physical unclonable function) 데이터를 생성하는 PUF 생성부를 포함하는 이미지 센싱 장치;
    상기 PUF 데이터로부터 획득된 상기 적어도 하나의 FPN 및 상기 적어도 하나의 RTN에 기초하여 비밀 키를 생성하는 비밀 키 생성부; 및
    상기 이미지 데이터를 상기 비밀 키를 이용하여 암호화하는 이미지 암호화 부를 포함하고,
    상기 PUF 생성부에 포함된 제1 트랜지스터는 상기 이미지 생성부에 포함되고 상기 제1 트랜지스터에 상응하는 제2 트랜지스터와 상이한 특성을 가지는 이미지 장치.
  2. 제1항에 있어서,
    상기 제1 트랜지스터의 게이트 면적은 상기 제2 트랜지스터의 게이트 면적보다 작은 이미지 장치.
  3. 제1항에 있어서,
    상기 제1 트랜지스터의 임계 전압은 상기 제2 트랜지스터의 임계 전압보다 큰 이미지 장치.
  4. 제1항에 있어서,
    상기 PUF 생성부는 입사광이 차단된 상태에서 생성된 픽셀 신호에 기초하여 상기 PUF 데이터를 생성하고,
    상기 PUF 데이터는 상기 적어도 하나의 FPN에 대한 정보를 포함하는 이미지 장치.
  5. 제4항에 있어서,
    상기 PUF 데이터로부터 상기 적어도 하나의 FPN을 획득하는 PUF 획득부를 더 포함하고,
    상기 PUF 획득부는 상기 PUF 데이터를 제1 임계값과 비교한 결과를 기초로 제1 FPN을 제1 로직 레벨 또는 제2 로직 레벨로 결정하는 이미지 장치.
  6. 제1항에 있어서,
    상기 이미지 생성부와 상기 PUF 생성부 각각은 광전하를 전달받는 플로팅 디퓨전 영역의 전기적 포텐셜을 전압 신호로 변환하는 드라이브 트랜지스터를 포함하는 이미지 장치.
  7. 제6항에 있어서,
    상기 제1 트랜지스터는 상기 PUF 생성부에 포함된 상기 드라이브 트랜지스터에 해당하고,
    상기 제2 트랜지스터는 상기 이미지 생성부에 포함된 상기 드라이브 트랜지스터에 해당하는 이미지 장치.
  8. 제6항에 있어서,
    상기 PUF 생성부는 서로 연속된 제1 이미지 획득 구간과 제2 이미지 획득 구간 각각에서 상기 드라이브 트랜지스터의 상기 전압 신호에 기초하여 상기 PUF 데이터를 생성하고,
    상기 PUF 데이터는 상기 적어도 하나의 RTN 중 제1 RTN에 대한 정보를 포함하는 이미지 장치.
  9. 제8항에 있어서,
    상기 PUF 데이터로부터 상기 적어도 하나의 RTN을 획득하는 PUF 획득부를 더 포함하고,
    상기 PUF 획득부는 상기 제1 이미지 획득 구간에서 생성된 상기 PUF 데이터와, 상기 제2 이미지 획득 구간에서 생성된 상기 PUF 데이터를 감산하고, 감산한 결과와 제2 임계값을 비교한 결과를 기초로 상기 제1 RTN을 제1 로직 레벨 또는 제2 로직 레벨로 결정하는 이미지 장치.
  10. 제1항에 있어서,
    상기 이미지 생성부와 상기 PUF 생성부 각각은,
    픽셀 신호와 램프 신호를 비교하여 상기 픽셀 신호와 상기 램프 신호 간의 대소 관계에 대응하는 비교 신호를 생성하는 비교기; 및
    상기 비교 신호의 레벨에 대응하여 카운팅을 수행하는 카운터를 포함하는 이미지 장치.
  11. 제10항에 있어서,
    상기 비교기는 상기 픽셀 신호를 수신하는 트랜지스터 및 상기 램프 신호를 수신하는 트랜지스터를 포함하고,
    상기 제1 트랜지스터는 상기 PUF 생성부에 포함된 상기 픽셀 신호를 수신하는 트랜지스터 및 상기 램프 신호를 수신하는 트랜지스터에 해당하고,
    상기 제2 트랜지스터는 상기 이미지 생성부에 포함된 상기 픽셀 신호를 수신하는 트랜지스터 및 상기 램프 신호를 수신하는 트랜지스터에 해당하는 이미지 장치.
  12. 제11항에 있어서,
    상기 비교기는 상기 픽셀 신호를 수신하는 트랜지스터 및 상기 램프 신호를 수신하는 트랜지스터에 바이어스 전류를 공급하는 트랜지스터를 더 포함하고,
    상기 제1 트랜지스터는 상기 PUF 생성부에 포함된 상기 바이어스 전류를 공급하는 트랜지스터에 해당하고,
    상기 제2 트랜지스터는 상기 이미지 생성부에 포함된 상기 바이어스 전류를 공급하는 트랜지스터에 해당하는 이미지 장치.
  13. 제10항에 있어서,
    상기 PUF 생성부는 상기 픽셀 신호를 출력하는 선택 트랜지스터가 턴오프된 상태에서 상기 PUF 데이터를 생성하고,
    상기 PUF 데이터는 상기 적어도 하나의 RTN 중 제2 RTN에 대한 정보를 포함하는 이미지 장치.
  14. 제13항에 있어서,
    상기 PUF 데이터로부터 상기 적어도 하나의 RTN을 획득하는 PUF 획득부를 더 포함하고,
    상기 PUF 획득부는 상기 PUF 데이터를 제3 임계값과 비교한 결과를 기초로 상기 제2 RTN을 제1 로직 레벨 또는 제2 로직 레벨로 결정하는 이미지 장치.
  15. 적어도 하나의 FPN(fixed pattern noise) 및 적어도 하나의 RTN(random telegraph noise)에 대한 정보를 포함하는 PUF(physical unclonable function) 데이터의 생성에 연관된 제1 트랜지스터, 및 장면을 캡쳐한 이미지 데이터의 생성에 연관된 제2 트랜지스터를 포함하는 이미지 센싱 장치;
    상기 PUF 데이터의 상기 적어도 하나의 FPN 및 상기 적어도 하나의 RTN에 기초하여 비밀 키를 생성하는 비밀 키 생성부; 및
    상기 이미지 데이터를 상기 비밀 키를 이용하여 암호화하는 이미지 암호화 부를 포함하고,
    상기 제1 트랜지스터는 상기 제2 트랜지스터와 상이한 특성을 가지는 이미지 장치.
KR1020210068493A 2021-05-27 2021-05-27 이미지 장치 KR20220160359A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210068493A KR20220160359A (ko) 2021-05-27 2021-05-27 이미지 장치
CN202210426365.5A CN115412691A (zh) 2021-05-27 2022-04-22 成像装置
US17/729,921 US11706544B2 (en) 2021-05-27 2022-04-26 Imaging device with image encryption
JP2022085394A JP2022183094A (ja) 2021-05-27 2022-05-25 イメージ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210068493A KR20220160359A (ko) 2021-05-27 2021-05-27 이미지 장치

Publications (1)

Publication Number Publication Date
KR20220160359A true KR20220160359A (ko) 2022-12-06

Family

ID=84158169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210068493A KR20220160359A (ko) 2021-05-27 2021-05-27 이미지 장치

Country Status (4)

Country Link
US (1) US11706544B2 (ko)
JP (1) JP2022183094A (ko)
KR (1) KR20220160359A (ko)
CN (1) CN115412691A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961263B1 (en) * 2023-09-16 2024-04-16 SiliconeSignal Technologies Zero-vision camera system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663670B1 (en) * 2001-02-09 2010-02-16 Digital Imaging Systems Gmbh Methods and systems for embedding camera information in images
CN107852471B (zh) * 2015-04-16 2020-09-18 普里露尼库斯股份有限公司 固体摄像装置、固体摄像装置的驱动方法以及电子设备
JP6853934B2 (ja) 2017-01-19 2021-04-07 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7042025B2 (ja) 2017-01-23 2022-03-25 ソニーセミコンダクタソリューションズ株式会社 情報処理装置、情報処理方法、及び記録媒体
US11316687B2 (en) * 2019-03-04 2022-04-26 Cypress Semiconductor Corporation Encrypted gang programming

Also Published As

Publication number Publication date
US20220385849A1 (en) 2022-12-01
CN115412691A (zh) 2022-11-29
US11706544B2 (en) 2023-07-18
JP2022183094A (ja) 2022-12-08

Similar Documents

Publication Publication Date Title
US10382708B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus with physically unclonable function
US10708529B2 (en) Image sensors with low-voltage transistors
CN111669524B (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
US7541571B2 (en) Image sensor having first and second charge transmitters
KR101696410B1 (ko) 이미지 센서 및 그 동작 방법
US8174601B2 (en) Image sensor with controllable transfer gate off state voltage levels
US10484638B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus for preventing tampering of an image
CN103066964A (zh) 比较器、ad转换器、固态成像装置以及相机***
CN111587571B (zh) 固态成像元件
CN109845244B (zh) 固态摄像设备
US9209221B2 (en) BDI IR readout circuit using pinned photodiode as integration node
CN111630845B (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
US20230307480A1 (en) Image sensing device
JP2022183094A (ja) イメージ装置
JP7031326B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
WO2019188411A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
Sajal et al. Concealable physically unclonable functions and key generation using a Geiger mode imager
KR20220036751A (ko) 다중 전송을 이용하는 이미지 센서 및 이의 동작 방법
Okura et al. P01 A Proposal of PUF Utilizing Pixel Variations in the CMOS Image Sensor
CN115643493A (zh) 图像感测装置及其操作方法
KR20180087922A (ko) 노이즈 감소 기능을 가지는 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination