KR20220159270A - 스토리지 장치 및 그 동작 방법 - Google Patents

스토리지 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20220159270A
KR20220159270A KR1020220060487A KR20220060487A KR20220159270A KR 20220159270 A KR20220159270 A KR 20220159270A KR 1020220060487 A KR1020220060487 A KR 1020220060487A KR 20220060487 A KR20220060487 A KR 20220060487A KR 20220159270 A KR20220159270 A KR 20220159270A
Authority
KR
South Korea
Prior art keywords
physical
data
memory
zone
zones
Prior art date
Application number
KR1020220060487A
Other languages
English (en)
Inventor
양순열
노정기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to US17/752,147 priority Critical patent/US11954350B2/en
Priority to TW111119338A priority patent/TW202314471A/zh
Priority to CN202210580061.4A priority patent/CN115390747A/zh
Publication of KR20220159270A publication Critical patent/KR20220159270A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

본 기술의 일 실시 예에 따른 스토리지 장치는, 복수의 메모리 다이들을 포함하는 메모리 장치; 및 외부 호스트로부터 데이터 및 상기 데이터의 속성에 관한 로그를 수신하고, 상기 데이터의 로그를 기초로 상기 메모리 장치 내의 상기 데이터가 저장될 슈퍼 블록 및 상기 슈퍼 블록에 포함된 물리 구역(physical zone)을 할당하며, 상기 물리 구역별로 저장된 데이터의 로그 및 비어 있는 영역이 존재하지 않는 풀(full) 상태의 물리 구역이 풀 상태로 전환된 시점에 관한 정보를 저장하는 메모리 컨트롤러;를 포함하고, 상기 메모리 컨트롤러는, 내부 영역이 모두 비어 있는 빈(empty) 상태의 물리 구역의 수에 따라 가비지 컬렉션을 수행하도록 상기 메모리 장치를 제어하며, 가비지 컬렉션 수행 시 상기 데이터의 로그 및 풀 상태 전환 시점에 관한 정보를 기초로 희생 물리 구역을 선정할 수 있다.

Description

스토리지 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 스토리지 장치 및 그 동작 방법에 관한 것이다.
스토리지 장치는 호스트로부터 전달받은 논리 어드레스를 물리 어드레스로 변환하여 사용하며, 이에 따라 호스트 내의 논리적 영역과 스토리지 장치의 물리적 영역은 서로 관련된다. 이에 전자 장치의 성능 향상을 위해서는 상호 보완적으로 호스트 및 스토리지 장치를 제어할 수 있는 새로운 장치 또는 방법이 요구되는 실정이다.
본 발명의 실시 예는, 데이터의 특성별로 효율적인 관리가 가능한 스토리지 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 스토리지 장치는, 복수의 메모리 다이들을 포함하는 메모리 장치; 및 외부 호스트로부터 데이터 및 상기 데이터의 속성에 관한 로그를 수신하고, 상기 데이터의 로그를 기초로 상기 메모리 장치 내의 상기 데이터가 저장될 슈퍼 블록 및 상기 슈퍼 블록에 포함된 물리 구역(physical zone)을 할당하며, 상기 물리 구역별로 저장된 데이터의 로그 및 비어 있는 영역이 존재하지 않는 풀(full) 상태의 물리 구역이 풀 상태로 전환된 시점에 관한 정보를 저장하는 메모리 컨트롤러;를 포함하고, 상기 메모리 컨트롤러는, 내부 영역이 모두 비어 있는 빈(empty) 상태의 물리 구역의 수에 따라 가비지 컬렉션을 수행하도록 상기 메모리 장치를 제어하며, 가비지 컬렉션 수행 시 상기 데이터의 로그 및 풀 상태 전환 시점에 관한 정보를 기초로 희생 물리 구역을 선정할 수 있다.
본 발명의 실시 예에 따른 동작 방법은, 복수의 메모리 다이들을 포함하는 메모리 장치 및 외부 호스트로부터 데이터 및 상기 데이터의 속성에 관한 로그를 수신하고, 상기 데이터의 로그를 기초로 상기 메모리 장치 내의 상기 데이터가 저장될 슈퍼 블록 및 상기 슈퍼 블록에 포함된 물리 구역(physical zone)을 할당하는 메모리 컨트롤러를 포함하는 스토리지 장치의 동작 방법으로, 내부 영역이 모두 비어 있는 빈(empty) 상태의 물리 구역의 수를 기초로 가비지 컬렉션의 수행 여부 및 수행 방법을 결정하는 단계; 비어 있는 영역이 존재하지 않는 풀(full) 상태의 물리 구역들 중에서 후보 물리 구역들을 선택하는 단계; 및 상기 후보 물리 구역들에 저장된 데이터의 로그 및 후보 물리 구역들이 풀 상태로 전환된 시점을 기초로 희생 물리 구역을 결정하는 단계;를 포함할 수 있다.
본 발명의 실시 예에 따른 스토리지 장치는, 복수의 메모리 다이들을 포함하는 메모리 장치; 및 상기 메모리 장치를 복수 개의 슈퍼 블록들로 나누어 제어하는 메모리 컨트롤러;를 포함하고, 상기 복수 개의 슈퍼 블록들 중 하나 이상의 슈퍼 블록들은 각각 서로 다른 메모리 다이들에 포함된 메모리 블록들 각각의 일부를 포함하는 물리 구역들을 복수 개 포함하며, 상기 메모리 컨트롤러는 상기 물리 구역들에 관한 정보를 기초로 가비지 컬렉션을 수행하도록 상기 메모리 장치를 제어할 수 있다.
본 기술은 데이터의 특성별로 효율적인 관리가 가능한 스토리지 장치 및 그 동작 방법을 제공한다.
도 1은 본 발명의 일 실시 예에 따른 스토리지 장치를 포함하는 전자 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 스토리지 장치를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 스토리지 장치의 슈퍼 블록 할당 과정을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 스토리지 장치의 슈퍼 블록 관리를 설명하기 위한 도면이다.
도 7은 파일 시스템에 의하여 할당되는 섹션의 구조를 설명하기 위한 도면이다.
도 8은 파일 시스템에 의한 제1 섹션 그룹의 새로운 섹션 할당 과정을 설명하기 위한 도면이다.
도 9 및 도 10은 파일 시스템에 의한 제2 섹션 그룹의 새로운 섹션 할당 과정을 설명하기 위한 도면이다.
도 11은 파일 시스템에 의한 제1 섹션 그룹의 리셋 과정을 설명하기 위한 도면이다.
도 12는 파일 시스템에 의한 제2 섹션 그룹의 리셋 과정을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시 예에 따른 데이터의 분류를 설명하기 위한 도면이다.
도 14는 본 발명의 다른 실시 예에 따른 데이터의 분류를 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시 예에 따라, 스토리지 장치의 가비지 컬렉션을 설명하기 위한 순서도이다.
도 16은 본 발명의 일 실시 예에 따라, 스토리지 장치의 희생 물리 구역을 선정하는 과정을 설명하기 위한 순서도이다.
도 17은 본 발명의 일 실시 예에 따라, 스토리지 장치에서 희생 물리 구역에 대한 가비지 컬렉션을 수행 과정을 설명하는 순서도이다.
도 18은 본 발명의 다른 일 실시 예에 따라, 스토리지 장치의 희생 물리 구역을 선정하는 과정을 설명하기 위한 순서도이다.
도 19는 본 발명의 다른 일 실시 예에 따라, 스토리지 장치에서 희생 물리 구역에 대한 가비지 컬렉션을 수행 과정을 설명하는 순서도이다.
도 20은 본 발명의 일 실시 예에 따라, 가비지 컬렉션 수행 시 희생 물리 구역 내의 데이터들을 복사하는 과정을 설명하기 위한 도면이다.
도 21은 도 1의 메모리 컨트롤러의 다른 실시 예를 나타낸 도면이다.
도 22는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 23은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 24는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 일 실시 예에 따른 스토리지 장치를 포함하는 전자 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 스토리지 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다. 스토리지 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(400)의 제어에 따라 데이터를 저장하는 장치일 수 있다. 또는 스토리지 장치(50)는 서버, 데이터 센터 등과 같이 한 곳에 고용량의 데이터를 저장하는 호스트(400)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
스토리지 장치(50)는 호스트(400)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 스토리지 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
스토리지 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이(미도시)를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이(미도시)는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 각 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND flash memory), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change RAM: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 스토리지 장치(50)의 전반적인 동작을 제어할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터 데이터와 논리 어드레스(logical address, LA)를 입력 받을 수 있으며, 메모리 컨트롤러(200)는 논리 어드레스(LA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 어드레스(physical address, PA)로 변환할 수 있는 펌웨어(firmware; 미도시)를 포함할 수 있다. 또한 메모리 컨트롤러(200)는 논리 어드레스(LA)와 물리 어드레스(PA) 간의 맵핑(mapping) 관계를 구성하는 논리-물리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(400)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 어드레스를 메모리 장치(100)에 제공할 수 있다. 또는, 메모리 컨트롤러(200)는 호스트(400)의 요청에 따라 메모리 장치(100) 내의 물리 구역(physical zone)을 오픈 또는 클로즈할 수 있다. 물리 구역을 오픈한다는 것은 해당 물리 구역에 대응되는 논리 어드레스 그룹, 예를 들어 호스트가 데이터에 대하여 할당하는 섹션에 대응되는 논리 어드레스들에 대한 맵 테이블을 생성하는 것일 수 있다. 물리 구역을 클로즈한다는 것은 해당 물리 구역에 대해 오픈 요청을 다시 수신하기 전까지는 해당 물리 구역에 데이터를 저장하는 쓰기 요청이 없을 것임을 나타내는 것일 수 있다. 호스트(400)는 이와 같은 물리 구역을 오픈 또는 클로즈하라는 요청을 별도의 요청으로 제공할 수 있으며, 쓰기 요청 등과 같은 다른 요청과 함께 제공할 수도 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 리드 리클레임(read reclaim), 가비지 컬렉션(garbage collection) 등을 수행하는데 수반되는 프로그램 동작, 리드 동작 및 소거 동작들을 수행하기 위한 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 플래시 변환 계층(Flash Translation Layer)을 포함할 수 있다. 플래시 변환 계층은 호스트(400)로부터 수신된 요청에 대응하는 논리 어드레스(LA)를 물리 어드레스(PA)로 변환하여 메모리 장치(100)에 출력할 수 있다.
예를 들면, 위에서 설명된 바와 같이, 플래시 변환 계층은 프로그램 요청에 대응하는 논리 어드레스(LA)를 물리 어드레스(PA)로 변환하거나, 리드 요청에 대응하는 논리 어드레스(LA)를 물리 어드레스(PA)로 변환하거나, 또는 소거 요청에 대응하는 논리 어드레스(LA)를 물리 어드레스(PA)로 변환할 수 있다. 플래시 변환 계층은 변환된 물리 어드레스(PA)를 메모리 장치(100)에 출력하고, 메모리 장치(100)는 물리 어드레스(PA)에 대응하는 페이지 또는 메모리 블록에 동작을 수행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 파일 시스템(420)으로부터 논리 어드레스들을 수신하고, 수신된 논리 어드레스들을 연속적인 물리 어드레스들로 변환할 수 있다. 연속적인 물리 어드레스들이 메모리 장치(100)에 출력되면, 메모리 장치(100)는 연속적인 물리 어드레스들에 대응하는 연속적인 동작들을 수행할 수 있다. 이 때, 연속적인 물리 어드레스들은 할당되는 물리 구역(physical zone)의 유형에 따라 결정될 수 있다. 물리 구역의 유형에 대해서는 도 5 및 도 6 등에서 보다 상세히 설명한다.
실시 예에서, 스토리지 장치(50)는 버퍼 메모리(미도시)를 더 포함할 수 있다. 메모리 컨트롤러(200)는 호스트(400)와 버퍼 메모리(미도시) 사이의 데이터 교환을 제어할 수 있다. 또는 메모리 컨트롤러(200)는 메모리 장치(100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리에 저장할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 호스트(400)로부터 입력된 데이터를 버퍼 메모리에 임시로 저장하고, 이후 버퍼 메모리에 임시 저장된 데이터를 메모리 장치(100)로 전송할 수 있다.
다양한 실시 예에서, 버퍼 메모리는 메모리 컨트롤러(200)의 동작 메모리, 캐시 메모리로 사용될 수 있다. 버퍼 메모리는 메모리 컨트롤러(200)가 실행하는 코드들 또는 커맨드들을 저장할 수 있다. 또는 버퍼 메모리는 메모리 컨트롤러(200)에 의해 처리되는 데이터를 저장할 수 있다.
실시 예에서, 버퍼 메모리는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)과 같은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)로 구현될 수 있다.
다양한 실시 예에서, 버퍼 메모리는 스토리지 장치(50)의 외부에서 연결될 수 있다. 이 경우, 스토리지 장치(50) 외부에 연결된 휘발성 메모리 장치들이 버퍼 메모리의 역할을 수행할 수 있을 것이다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들에 대한 동작이 중첩되도록 제어하는 방식일 수 있다. 또는 인터리빙 방식은 하나의 메모리 장치(100) 내에서 구분되는 복수의 그룹들에 대한 동작이 중첩되도록 제어하는 방식일 수 있다. 이 때 그룹은 하나 이상의 메모리 다이(memory die) 단위 또는 하나 이상의 메모리 플레인(plane) 단위일 수 있다.
호스트(400)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 스토리지 장치(50)와 통신할 수 있다.
실시 예에서, 호스트(400)는 어플리케이션(410)을 포함할 수 있다. 어플리케이션(410)은 응용프로그램(application program)이라고도 하며, 운영 체제(operation system, OS) 상에서 실행되는 소프트웨어일 수 있다. 어플리케이션(410)은 사용자 입력에 응답하여 데이터를 가공할 수 있다. 예를 들어, 어플리케이션(410)은 사용자의 입력에 응답하여 데이터를 처리하고, 처리된 데이터를 스토리지 장치(50)의 메모리 장치(100)에 저장하기 위한 요청을 파일 시스템(420)으로 전달할 수 있다.
파일 시스템(420)은 애플리케이션으로부터 전달된 요청에 응답하여, 데이터가 저장될 논리 어드레스(logical address, LA)를 할당할 수 있다. 실시 예에서, 파일 시스템(420)은　로그　구조　파일　시스템(Log structure File System, LFS)일 수 있다. 로그 구조 파일 시스템(LFS)은 입력되는 데이터의 속성을 고려하여 로그를 생성할 수 있으며, 로그를 기초로 데이터에 대응되는 섹션을 할당할 수 있다. 이 때 섹션은 논리 어드레스들의 집합일 수 있다. 따라서, 섹션이 할당된다는 것은 해당 데이터에 대응되는 논리 어드레스들이 할당된다는 것을 의미할 수 있다. 섹션이 할당된 데이터는 섹션에 대응되는 메모리 장치(100)의 저장 영역에 순차적으로 저장될 수 있다. 예를 들어, 로그 구조 파일 시스템(LFS)은 플래시 친화적 파일 시스템(flash friendly file system, F2FS)일 수 있다. 플래시 친화적 파일 시스템(F2FS)은 SSD(Solid State Drive)의 특성을 고려하여 설계된 로그 기반 파일 시스템으로, 멀티 헤드(Multi-Head) 로그를 사용하여 SSD 내부의 병렬성을 높일 수 있다. 서로 다른 로그가 생성된 데이터는 서로 다른 섹션이 할당될 수 있다. 로그 구조 파일 시스템(LFS)은 데이터의 오버라이트(overwrite)는 할 수 없다. 로그 구조 파일 시스템(LFS)은 데이터를 수정할 때에는 수정할 데이터에 대응되는 논리 어드레스를 새로 할당하고, 이에 대응되는 물리적 영역에 데이터를 라이트할 수 있다.
어플리케이션(410)에 의하여 쓰기 요청된 데이터는 호스트 내의 호스트 메모리(미도시)에 저장될 수 있으며, 디바이스 인터페이스(미도시)에 의해 어플리케이션으로부터의 요청에 따라 스토리지 장치(50)로 플러쉬(flush)될 수 있다. 호스트 메모리는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 2는 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 전압 생성부(120), 어드레스 디코더(130), 입출력 회로(140) 및 제어 로직(150)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKi)을 포함한다. 복수의 메모리 블록들(BLK1~BLKi)은 행 라인들(RL)을 통해 어드레스 디코더(130)에 연결된다. 복수의 메모리 블록들(BLK1~BLKi)은 열 라인들(CL)을 통해 입출력 회로(140)에 연결될 수 있다. 실시 예에서, 행 라인들(RL)은 워드라인들, 소스 선택 라인들, 드레인 선택 라인들을 포함할 수 있다. 실시 예에서, 열 라인들(CL)은 비트라인들을 포함할 수 있다.
실시 예에서, 메모리 셀 어레이(110)는 하나 이상의 메모리 다이(Memory Die)를 포함할 수 있으며, 각각의 메모리 다이는 하나 이상의 메모리 블록을 포함하는 하나 이상의 플레인(Plane)을 포함할 수 있다.
또한, 메모리 셀 어레이(110)에 포함된 다수의 메모리 블록(BLK)은, 둘 이상의 슈퍼 블록(Super Block)으로 그룹화 될 수 있다. 슈퍼 블록(SB)은 제어 로직(150)이 메모리 셀 어레이(110)에 포함된 다수의 메모리 블록(BLK)을 관리하는 단위일 수 있다. 슈퍼 블록은 복수의 메모리 블록(BLK)들을 포함할 수 있다. 하나의 슈퍼 블록은, 읽기 동작 및/또는 쓰기 동작 등이 동시에 또는 동일 시간대에 이루어지거나 읽기 동작 및/또는 쓰기 동작 등이 연계되거나 관련되어 이루어지는 메모리 블록(BLK)들의 집합이거나, 하나의 커맨드에 대하여 읽기 동작 및/또는 쓰기 동작 등이 이루어지는 메모리 블록(BLK)들의 집합이거나, 메모리 셀 어레이(110)에서 읽기 동작 및/또는 쓰기 동작 등이 연계되어 이루어지거나 동시에 이루어지는 메모리 블록(BLK)들의 집합일 수 있다. 뿐만 아니라, 여러 메모리 블록(BLK) 중에서 관리 또는 동작 관점에서 서로 구별되는 메모리 블록(BLK)들의 그룹을 슈퍼 블록이라고 할 수 있다. 실시 예에서, 하나의 슈퍼 블록은 동일한 데이터 유형으로 분류되는 데이터들을 저장할 수 있다. 둘 이상의 슈퍼 블록 각각의 크기는 모두 동일할 수도 있다. 즉, 둘 이상의 슈퍼 블록(SB) 각각에 포함되는 메모리 블록(BLK)들의 개수는 모두 동일할 수도 있다. 또는, 둘 이상의 슈퍼 블록 중 적어도 하나는 나머지와 크기가 다를 수도 있다. 즉, 다수의 슈퍼 블록 중 적어도 하나의 슈퍼 블록에 포함되는 메모리 블록(BLK)들의 개수는 나머지 슈퍼 블록에 포함되는 메모리 블록(BLK)들의 개수와 다를 수도 있다. 또한, 둘 이상의 슈퍼 블록 각각에 포함되는 둘 이상의 메모리 블록(BLK)은 모두 동일한 하나의 메모리 다이에 위치할 수 있다. 이와 다르게, 둘 이상의 슈퍼 블록 각각에 포함되는 둘 이상의 메모리 블록(BLK)은 서로 다른 2개 이상의 메모리 다이(Die)들에 위치할 수도 있다.
복수의 메모리 블록들(BLK1~BLKi) 각각은 복수의 메모리 셀들을 포함한다. 실시 예에서, 복수의 메모리 셀들은 불휘발성 메모리 셀들일 수 있다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의될 수 있다. 즉 메모리 셀 어레이(110)는 복수의 물리 페이지들을 포함할 수 있다. 메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
실시 예에서, 전압 생성부(120), 어드레스 디코더(130) 및 입출력 회로(140)는 주변 회로(peripheral circuit)로 통칭될 수 있다. 주변 회로는 제어 로직(150)의 제어에 따라 메모리 셀 어레이(110)를 구동할 수 있다. 주변 회로는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
전압 생성부(120)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압들을 발생하도록 구성된다. 전압 생성부(120)는 제어 로직(150)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(120)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(120)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(120)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압들을 생성할 수 있다. 전압 생성부(120)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(120)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(120)는 다양한 전압 레벨들을 갖는 복수의 동작 전압들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(150)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압들을 생성할 것이다.
생성된 복수의 동작 전압들은 어드레스 디코더(130)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
어드레스 디코더(130)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(130)는 제어 로직(150)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(130)는 제어 로직(150)으로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩할 수 있다. 어드레스 디코더(130)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKi) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 로우 어드레스를 디코딩할 수 있다. 어드레스 디코더(130)는 디코딩된 로우 어드레스에 따라 선택된 메모리 블록의 워드라인들 중 적어도 하나의 워드라인을 선택할 수 있다. 실시 예에서, 어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩할 수 있다. 어드레스 디코더(130)는 디코딩된 컬럼 어드레스에 따라 입출력 회로(140)와 메모리 셀 어레이(110)를 연결할 수 있다.
예시적으로, 어드레스 디코더(130)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
입출력 회로(140)는 복수의 페이지 버퍼들을 포함할 수 있다. 복수의 페이지 버퍼들은 비트 라인들을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 프로그램 동작 시, 복수의 페이지 버퍼들에 저장된 데이터에 따라 선택된 메모리 셀들에 데이터가 저장될 수 있다.
리드 동작 시, 선택된 메모리 셀들에 저장된 데이터가 비트라인들을 통해서 센싱되고, 센싱된 데이터는 페이지 버퍼들에 저장될 수 있다.
제어 로직(150)은 어드레스 디코더(130), 전압 생성부(120) 및 입출력 회로(140)를 제어할 수 있다. 제어 로직(150)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다. 제어 로직(150)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 제어 신호들을 생성하여 주변 회로들을 제어할 수 있다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 셀 어레이(110)는 하나 이상의 메모리 다이(Memory Die)를 포함할 수 있으며, 각각의 메모리 다이는 하나 이상의 메모리 블록을 포함하는 하나 이상의 플레인(Plane)을 포함할 수 있다. 도 3에서는 메모리 셀 어레이(110)가 4개의 메모리 다이(DIE#0, DIE#1, DIE#2, DIE#3)를 포함하는 것으로 도시되었으나, 메모리 다이의 수가 이에 제한되는 것은 아니다. 복수의 메모리 다이들은 복수의 채널을 통해 메모리 컨트롤러와 송수신할 수 있는데, 각각의 채널은 하나 이상의 메모리 다이들과 연결될 수 있다. 예를 들어, 하나의 채널이 하나의 메모리 다이와 연결된다면, 하나의 메모리 다이는 한 번에 하나의 커맨드를 수신할 수 있으며, 하나의 메모리 다이에 포함된 플레인들은 메모리 다이가 수신한 커맨드를 병렬로 처리할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 스토리지 장치를 설명하기 위한 도면이다.
도 4를 참조하면, 호스트 장치의 파일 시스템(420)은 데이터를 쓸 것을 요청하는 어플리케이션(410)으로부터의 요청에 응답하여, 데이터의 속성에 대한 로그를 생성하고, 로그를 기초로 데이터에 대응되는 섹션을 할당할 수 있다. 섹션은 복수의 논리 어드레스들의 그룹일 수 있으며, 데이터에 대응되는 섹션을 할당한다는 것은 섹션에 포함된 복수의 논리 어드레스들 중 일부 또는 전부를 해당 데이터에 할당한다는 의미일 수 있다. 일 실시 예에서, 하나의 섹션에 대응되는 복수의 논리 어드레스들은 연속되는 논리 어드레스들일 수 있다. 또는, 하나의 섹션에 대응되는 복수의 논리 어드레스들은 연속하지 않을 수 있으나, 섹션별로 포함하는 논리 어드레스에 대한 정보가 호스트 내의 메모리 또는 스토리지 장치 상의 메모리 등에 저장되어, 섹션별 논리 어드레스를 관리할 수 있다. 또한, 파일 시스템(420)은 데이터에 할당된 로그에 기초하여, 섹션이 포함되는 섹션 그룹을 결정할 수 있다. 섹션 그룹은 복수의 섹션들을 포함할 수 있으며, 하나의 섹션 그룹 내의 섹션들에 포함된 논리 어드레스들은 연속할 수 있다. 또는, 하나의 섹션 그룹 내의 섹션들에 포함된 논리 어드레스들은 연속하지 않을 수 있으나, 섹션 그룹별로 포함하는 논리 어드레스에 대한 정보가 호스트 내의 메모리 또는 스토리지 장치 상의 메모리 등에 저장되어, 섹션 그룹별 논리 어드레스를 관리할 수 있다. 일 실시 예에서, 섹션 그룹은 파일 시스템이 섹션 그룹 내의 섹션 순서와 무관하게 섹션 그룹 내 비어있는 섹션 중 어느 하나를 새로운 섹션으로 할당하는 제1 섹션 그룹 및 파일 시스템이 섹션 그룹 내의 섹션 순서에 따라 새로운 섹션을 할당하는 제2 섹션 그룹을 포함할 수 있다.
또한, 호스트(400)는 파일 시스템(420)에 의하여 로그 및 섹션이 할당된 데이터를 스토리지 장치(50)에 제공할 수 있다. 일 예에서, 호스트(400) 내의 디바이스 인터페이스(미도시)에 의해 스토리지 장치(50)에 데이터를 제공할 수 있다. 파일 시스템(420)은 스토리지 장치(50) 내 메모리 장치(100)를 복수의 영역으로 분할하여 관리할 수 있다. 일 실시 예에서, 파일 시스템(420)은 메모리 장치 (100) 내의 저장 공간을 체크 포인트 영역(Check Point Area), 세그먼트 정보 테이블(Segment Info. Table, SIT), 노드 어드레스 테이블(Node Address Table, NAT), 세그먼트 요약 영역(Segment Summary Area, SSA) 및 메인 영역(Main Area)으로 구분할 수 있다. 체크 포인트 영역은 체크포인트를 저장할 수 있다. 체크포인트는 컴퓨팅 시스템의 동작 중에 서든 파워 오프(Sudden Power Off) 등과 같은 시스템 중단 이벤트가 발생하는 경우, 시스템의 논리적 중단점까지의 상태를 보존하는 데이터로, 이를 이용하여 데이터를 복구할 수 있다. 세그먼트 정보 테이블(SIT)은 각 세그먼트 내 유효 페이지 정보를 포함할 수 있다. 노드 어드레스 테이블(NAT)은 메모리 장치(100) 내에 저장된 파일의 인덱싱 트리를 구성하는 각 노드들에 대한 식별자와, 노드 식별자 각각에 대응되는 물리 어드레스를 포함할 수 있다. 세그먼트 요약 영역(SSA)은 후술할 메인 영역의 각 세그먼트의 요약 정보를 포함할 수 있다. 메인 영역은 실제 사용자가 사용하고 있는 각종 디렉터리 정보, 데이터, 파일 정보 등을 저장하는 공간일 수 있다. 본 명세서에서는 메인 영역에 저장되는 모든 데이터 및 정보들을 포괄하여 데이터로 정의한다. 이 때, 메인 영역에 저장되는 데이터는 그 종류에 따라 노드 또는 데이터로 분류될 수 있다. 노드는 아이노드(inode) 또는 인덱스(index), 데이터는 디렉터리(directory) 또는 사용자 파일 데이터(user file data)를 의미할 수 있다. 또한 저장되는 데이터는 온도에 따라 분류될 수 있으며, 각각 데이터의 온도를 핫, 웜, 및 콜드로 분류할 수 있다. 이에 따라, 데이터는 파일 시스템(420)에 의해 핫 노드, 웜 노드, 콜드 노드, 핫 데이터, 웜 데이터, 콜드 데이터 등으로 분류되어 로그가 할당된 후 메인 영역에 저장될 수 있다. 따라서, 메인 영역은 파일 시스템(420)이 할당한 섹션들에 대응되는 가상의 구역들로 구분될 수 있으며, 가상의 구역들 각각은 특정 로그가 할당되어 있을 수 있다. 또한, 이러한 가상의 구역들은 파일 시스템(420)에 의해 결정된 섹션 그룹에 대응되는 가상의 구역 그룹들로 그룹핑되어 구분될 수 있다. 또한, 가상의 구역들 각각은 복수의 세그먼트들을 포함할 수 있으며, 각 세그먼트에 데이터가 순차적으로 저장될 수 있다. 이 때 하나의 세그먼트는 하나 또는 둘 이상의 논리 어드레스에 대응될 수 있다. 이러한 가상의 구역들은 호스트 내의 호스트 메모리(미도시) 또는 스토리지 장치의 버퍼 메모리 장치(미도시) 등에 물리적으로 구현되거나, 섹션 및 섹션 그룹별로 포함하는 논리 어드레스들에 대한 정보를 호스트 메모리 도는 버퍼 메모리 장치에서 관리함으로써 논리적으로 구현될 수 있다.
스토리지 장치(50)는 메모리 컨트롤러(200) 및 메모리 장치(100)를 포함할 수 있으며, 메모리 컨트롤러(200)는 구역 관리부(210) 및 구역 정보 저장부(220)를 포함할 수 있다.
메모리 컨트롤러(200)는 호스트(400)로부터 데이터를 수신할 수 있다. 데이터는 파일 시스템(420)에 의해 로그 및 섹션이 할당된 데이터일 수 있다. 구역 관리부(210)는 수신한 데이터의 로그를 기초로 데이터가 저장될 슈퍼 블록을 할당할 수 있다. 슈퍼 블록은 복수의 물리 구역(physical zone)을 포함하며, 슈퍼 블록의 종류에 따라 이에 포함되는 물리 구역의 형태가 상이하기에, 슈퍼 블록을 할당하는 것은 데이터가 저장되는 물리 구역의 형태를 결정하는 것일 수 있다. 즉, 하나의 메모리 다이 내의 하나 이상의 메모리 블록들을 포함하는 제1 물리 구역 및 서로 다른 메모리 다이들에 포함된 메모리 블록들 각각의 일부를 포함하는 제2 물리 구역 중 어느 물리 구역에 포함되어야 하는지 결정할 수 있다. 이 때, 제1 물리 구역들을 복수 개 포함하는 슈퍼 블록을 제1 슈퍼 블록, 제2 물리 구역들을 복수 개 포함하는 슈퍼 블록을 제2 슈퍼 블록으로 칭할 수 있다. 이 때, 제1 슈퍼 블록에 저장되는 데이터는 파일 시스템(420)에 의해 제1 섹션 그룹 내의 섹션이 할당된 데이터일 수 있으며, 제2 슈퍼 블록에 저장되는 데이터는 제2 섹션 그룹 내의 섹션이 할당된 데이터일 수 있다.
구역 관리부(210)는 데이터가 저장될 물리 구역 유형에 대한 정보를 플래시 변환 계층(미도시)에 제공할 수 있으며, 플래시 변환 계층(미도시)은 이를 기초로 섹션이 할당된 데이터의 논리 어드레스를 물리 어드레스로 변환할 수 있다. 일 실시 예에서, 섹션이 할당된 데이터는 섹션에 포함된 논리 어드레스들이 부여될 수 있으며, 플래시 변환 계층(미도시)은 저장할 데이터의 논리 어드레스를 구역 관리부(210)에 의해 결정된 물리 구역 내에서의 연속적인 물리 어드레스로 변환할 수 있다. 플래시 변환 계층(미도시)은 변환된 물리 어드레스를 구역 관리부(210)에 전달할 수 있으며, 구역 관리부(210)는 수신한 물리 어드레스에 데이터를 저장하도록 메모리 장치(100)를 제어할 수 있다.
또한, 구역 정보 저장부(220)는 구역 관리부(210)에 의하여 할당된 각 물리 구역들의 상태 정보를 저장할 수 있다. 각 물리 구역들은 풀(full) 상태, 빈(empty) 상태, 활성(active) 상태로 구분될 수 있다. 풀 상태는 물리 구역 내의 모든 영역에 데이터가 저장되어 물리 구역 내에 비어 있는 영역이 존재하지 않는 상태를 의미할 수 있다. 빈 상태의 경우, 물리 구역 내의 영역에 저장된 데이터가 없이 물리 구역이 비어 있는 상태를 의미할 수 있다. 활성 상태의 경우, 물리 구역 내의 일부 영역에만 데이터가 저장되어 있는 상태를 의미할 수 있으며, 열린(open) 상태 또는 닫힌(close) 상태일 수 있다. 열린 상태는 물리 구역 내의 일부 영역에만 데이터가 저장된 물리 구역 중에서 현재 데이터가 프로그램 중인 물리 구역을 의미하며, 닫힌 상태는 물리 구역 내의 일부 영역에만 데이터가 저장된 물리 구역 중에서 현재 데이터가 프로그램 중이지는 않은 물리 구역을 의미할 수 있다. 또한, 물리 구역 종류에 따라, 물리 구역은 리셋 준비 중(ready to reset) 상태를 더 가질 수 있다. 이는 물리 구역을 소거하여 빈 상태로 만들기 위한 리셋 동작을 수행하였으나 물리 구역이 포함된 슈퍼 블록 내의 다른 물리 구역의 상태에 따라 리셋 동작이 완료되지 않은 상태를 의미할 수 있다. 이에 대해서는 후술할 도 5, 도 6, 도 12 등에서 보다 상세히 설명한다. 구역 정보 저장부(220)는 이러한 각 물리 구역들의 상태 및 각 물리 구역들의 상태가 전환되는 시점에 대한 정보를 저장할 수 있다. 실시 예에서, 구역 정보 저장부(220)는 물리 구역이 풀 상태로 전환되는 시점에 대한 정보를 저장할 수 있다.
또한, 구역 정보 저장부(220)는 각 물리 구역별로 저장된 데이터의 로그를 저장할 수 있다. 이러한 데이터의 로그는 상술한 바와 같이 데이터의 유형 및 온도와 같은 속성에 기초한 것으로, 호스트(400)의 파일 시스템(420)에 의하여 생성된 것일 수 있다. 동일한 물리 구역에는 동일한 로그를 가지는 데이터가 저장될 수 있다.
구역 정보 저장부(220)는 메모리 컨트롤러(200) 내부 또는 외부에 존재하는 버퍼 메모리(미도시) 또는 메모리 장치(100)의 일부에 구역별 상태 정보 및 저장된 데이터의 로그를 저장하도록 제어할 수 있다. 구역 정보 저장부(220)는 저장된 물리 구역들에 대한 정보를 가비지 컬렉션 수행 시 희생 물리 구역 선정을 위해 제공할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 스토리지 장치의 슈퍼 블록 할당 과정을 설명하기 위한 도면이다.
도 1 및 도 5를 참조하면, 호스트(400)의 파일 시스템(420)은 어플리케이션(410)으로부터 쓰기를 요청 받은 데이터에 대해 데이터의 속성을 기초로 로그를 생성하고, 이를 기초로 데이터를 분류하여 데이터에 대해 할당할 섹션이 포함되는 섹션 그룹을 결정한다. 다양한 기준에 따라, 데이터는 제1 섹션 그룹(421a)의 제1 섹션(422a)이 할당되는 제1 유형 데이터 및 제2 섹션 그룹(421b)의 제2 섹션(422b)이 할당되는 제2 유형 데이터로 구분할 수 있다. 파일 시스템에 의하여 제1 섹션 그룹(421a) 내 제1 섹션(422a)이 할당된 데이터는 메모리 컨트롤러(200)의 제어에 따라 메모리 장치(100)의 제1 슈퍼 블록(111a) 내 제1 물리 구역(112a)에 저장되며, 제2 섹션 그룹(421b) 내 제2 섹션(422b)이 할당된 데이터는 메모리 장치(100)의 제2 슈퍼 블록(111b) 내 제2 물리 구역(112b)에 저장될 수 있다. 제1 섹션 그룹(421a)은 제1 슈퍼 블록(111a)에 대응되며, 이에 따라 제1 섹션(422a)은 제1 물리 구역(112a)에 대응된다. 섹션 그룹 내 섹션 순서와 무관하게 새로운 섹션이 할당될 수 있는 제1 섹션(422a)의 특성은 하나의 메모리 다이 별로 관리되는 제1 물리 구역(112a)의 특성에 부합하고, 제1 섹션(422a) 및 제1 물리 구역(112a) 모두 하나의 섹션 또는 물리 구역 단위로 리셋 또는 소거 동작이 가능하다는 특성이 일치한다. 또한, 섹션 그룹 내 섹션 순서에 따라 새로운 섹션을 할당하는 제2 섹션(422b)의 특성은 다수의 메모리 다이들에 걸쳐 형성되는 제2 물리 구역(112b)의 특성에 부합하고, 제2 섹션(422b) 및 제2 물리 구역(112b) 모두 하나의 섹션 또는 물리 구역 단위로는 리셋 또는 소거 동작이 불가능하며, 각각이 속하는 제2 섹션 그룹(421b) 및 제2 슈퍼 블록(111b)이 모두 리셋 또는 소거가 가능한 상태가 된 후에, 섹션 그룹 및 슈퍼 블록 단위로 리셋 또는 소거 동작을 수행한다는 특성이 일치한다. 제1 물리 구역(112a) 및 제2 물리 구역(112b)의 형태는 도 6에서, 제1 섹션(422a) 및 제2 섹션(422b)의 할당 및 리셋은 도 7 내지 도 11에서 보다 상세히 설명한다.
제1 섹션 그룹(421a) 내의 제1 섹션(422a)들은 섹션 순서와 무관하게 할당되며, 호스트(400)로부터의 섹션이 할당된 데이터가 저장될 물리 구역 할당 요청에 응답하여 메모리 컨트롤러(200)는 하나의 메모리 다이 내의 영역으로 형성된 제1 물리 구역(112a)을 할당할 수 있다. 제2 섹션 그룹(421b) 내의 제2 섹션(422b)들은 섹션 순서에 따라 할당되며, 호스트(400)로부터의 섹션이 할당된 데이터가 저장될 물리 구역 할당 요청에 응답하여 메모리 컨트롤러(200)는 복수의 메모리 다이들 내의 메모리 블록들의 일부를 포함하는 영역으로 형성된 제2 물리 구역(112b)을 할당할 수 있다. 호스트(400)의 물리 구역 할당 요청에 대해, 메모리 컨트롤러(200)가 현재 사용 중인 슈퍼 블록 내에 추가로 할당 가능한 물리 구역이 없다는 정보를 회신하는 경우, 파일 시스템(420)은 새로운 섹션 그룹을 할당 후, 새로운 섹션 그룹 내 섹션을 할당할 수 있고, 이에 응답하여, 메모리 컨트롤러(200)는 새로운 슈퍼 블록 및 이에 포함되는 새로운 물리 구역을 할당 후, 새로운 섹션이 할당된 데이터를 저장할 수 있다. 또는, 파일 시스템(420)은 메모리 컨트롤러(200)로부터 슈퍼 블록 및 물리 구역에 대한 정보를 회신받지 않고, 자체적으로 새로운 섹션 그룹 및 이에 포함되는 섹션을 할당할 수도 있다.
도 6은 본 발명의 일 실시 예에 따른 스토리지 장치의 슈퍼 블록 관리를 설명하기 위한 도면이다.
도 1, 도 4 및 도 6을 참조하면, 메모리 셀 어레이(110)는 복수 개의 메모리 다이들을 포함할 수 있으며, 예를 들어 4개의 메모리 다이들(DIE#0~DIE#3)을 포함할 수 있다. 또한, 각 메모리 다이는 각각 복수 개의 메모리 블록들을 포함하는 복수 개의 플레인들을 포함할 수 있으며, 예를 들어 4개의 플레인들(PLANE#0~PLANE#3)을 포함할 수 있다. 메모리 컨트롤러(200)는 메모리 장치(100)의 메모리 셀 어레이(110)를 복수 개의 슈퍼 블록들로 분할하여 제어할 수 있다. 슈퍼 블록들은 메모리 셀 어레이(110)에 포함된 메모리 블록을 두 개 이상 포함할 수 있다. 슈퍼 블록들은 복수 개의 물리 구역(physical zone)들을 포함할 수 있다. 슈퍼 블록은 복수 개의 메모리 다이들에 걸쳐 형성될 수 있으며, 도 6에서와 같이, 슈퍼 블록은 모든 메모리 다이들에 걸쳐 형성될 수 있다. 슈퍼 블록은 포함되는 물리 구역의 형태에 따라 제1 슈퍼 블록(111a) 및 제2 슈퍼 블록(111b)으로 분류될 수 있다. 본 발명의 일 실시 예에 따른 스토리지 장치에서 메모리 컨트롤러(200)가 메모리 장치(100)를 제어하는 단위인 슈퍼 블록은 제1 물리 구역(112a)들을 포함하는 제1 슈퍼 블록(111a)들로만 이루어지거나, 제2 물리 구역(112b)들을 포함하는 제2 슈퍼 블록(111b)들로만 이루어지거나, 또는 제1 슈퍼 블록 및 제2 슈퍼 블록을 모두 포함할 수도 있다.
제1 슈퍼 블록(111a)에 포함되는 제1 물리 구역(112a)의 경우, 하나의 메모리 다이 내의 하나 이상의 블록들을 포함할 수 있다. 예를 들어, 도 6에서와 같이, 메모리 다이 별로 플레인 0 내지 플레인 3에 포함된 메모리 블록 1개씩을 포함한 구역을 하나의 물리 구역으로 지정할 수 있으며, 이에 따라 제1 슈퍼 블록(111a)은 각 메모리 다이 별로 하나씩 형성된 4개의 제1 물리 구역(112a)들을 포함할 수 있다.
제2 슈퍼 블록(111b)에 포함되는 제2 물리 구역(112b)은, 서로 다른 메모리 다이들에 포함된 블록들 각각의 일부를 포함할 수 있다. 예를 들어, 도 6에서와 같이, 제2 물리 구역(112b)은 4개의 메모리 다이들(DIE#0~DIE#3) 전체에 걸쳐 형성되되, 각 플레인에 포함된 메모리 블록들 각각의 일부만을 포함할 수 있다. 예를 들어, 도 6과 같이, 각 플레인에 포함된 각 메모리 블록들의 페이지들 중 1/4씩만을 포함할 수 있다. 이에 따라, 제2 슈퍼 블록(111b)은 전체 메모리 다이들에 걸쳐 형성되되, 각각의 메모리 블록들의 일부 페이지만을 포함하도록 형성되는 4개의 제2 물리 구역(112b)들을 포함할 수 있다.
일 실시 예에서, 제1 슈퍼 블록(111a) 및 제2 슈퍼 블록(111b)의 크기는 동일할 수 있다. 즉, 제1 슈퍼 블록(111a) 및 제2 슈퍼 블록(111b)은 동일한 개수의 메모리 블록을 포함할 수 있다. 또한, 제1 물리 구역(112a) 및 제2 물리 구역(112b)의 크기는 동일할 수 있다. 즉, 제1 물리 구역(112a) 및 제2 물리 구역(112b)에 포함된 페이지의 수는 동일할 수 있다. 제1 물리 구역(112a)은 하나의 메모리 다이 내에 형성되는 반면, 제2 물리 구역(112b)은 복수의 메모리 다이들에 걸쳐 형성될 수 있다. 이에 제2 물리 구역(112b)의 경우, 다이 인터리빙 방식으로 동작이 가능하며, 특히 도 6에서와 같이 제2 물리 구역(112b)이 전체 메모리 다이들에 걸쳐 형성되는 경우, 풀 다이(full-die) 인터리빙 방식으로 동작이 가능하다. 다만, 서로 다른 제2 물리 구역(112b)들을 동시에 할당하고 프로그램할 수는 없다. 또한, 제2 물리 구역이 메모리 블록들 각각의 일부만을 포함하기에, 특정 물리 구역을 소거하고자 할 때 즉시 소거할 수는 없으며, 해당 물리 구역이 일부 포함하고 있는 메모리 블록들 각각의 전체 페이지가 소거가 가능할 때, 즉 해당 물리 구역이 포함된 슈퍼 블록의 전체 물리 구역의 소거가 가능할 때, 해당 물리 구역이 소거될 수 있다. 따라서, 제2 물리 구역의 경우, 메모리 다이 단위의 인터리빙 방식으로 동작이 가능하다는 이점이 있으나, 프로그램 및 소거 시의 제한을 고려할 때, 인풋/아웃풋 빈도가 높은 데이터를 저장하기에는 부적합할 수 있다. 이에, 제1 슈퍼 블록 및 제2 슈퍼 블록을 모두 사용함으로써, 제1 슈퍼 블록 내의 제1 물리 구역에는 비교적 용량이 작거나 인풋/아웃풋 빈도가 높은 데이터를 저장하고, 제2 슈퍼 블록 내의 제2 물리 구역에는 비교적 용량이 크거나, 인풋/아웃풋 빈도가 낮은 데이터를 저장하여, 스토리지 장치의 성능을 향상시킬 수 있다.
상술한 바와 같이, 제1 물리 구역 및 제2 물리 구역과 같이 슈퍼 블록 내에 포함되는 물리 구역들은 풀(full) 상태, 빈(empty) 상태, 활성(active) 상태로 구분될 수 있으며, 제2 물리 구역의 경우, 리셋 준비 중(ready to reset) 상태를 더 가질 수 있다. 물리 구역에 대한 리셋 동작이란 물리 구역을 소거하여 빈 상태의 물리 구역을 만들기 위한 동작을 의미할 수 있다. 소거는 메모리 블록 단위로 수행될 수 있는데, 도 6에서와 같이 제2 물리 구역(112b)의 경우 복수의 메모리 블록들 각각의 일부만을 포함하게 된다. 반면, 제1 물리 구역(112a)의 경우, 하나 이상의 메모리 블록들 전체를 포함할 수 있다. 따라서, 특정 제1 물리 구역(112a)을 리셋하고자 하는 경우, 해당 물리 구역을 바로 소거할 수 있다. 반면, 특정 제2 물리 구역(112b)을 리셋하고자 하는 경우, 해당 물리 구역이 일부 포함하고 있는 메모리 블록들 각각의 전체 페이지가 소거가 가능할 때, 즉 해당 물리 구역이 포함된 슈퍼 블록의 전체 물리 구역의 소거가 가능할 때, 해당 물리 구역이 소거될 수 있다. 따라서, 제2 물리 구역(112b)에 대하여 리셋 동작을 수행할 경우, 해당 물리 구역은 바로 소거되지 않고, 리셋 준비 중(ready to reset) 상태로 전환되며, 제2 물리 구역(112b)이 포함된 제2 슈퍼 블록(111b) 내의 모든 제2 물리 구역(112b)들이 리셋 준비 중 상태로 전환되면, 해당 슈퍼 블록 내의 모든 제2 물리 구역(112b)들이 한꺼번에 소거되어, 빈(empty) 상태로 전환될 수 있다.
도 7은 파일 시스템에 의하여 할당되는 섹션의 구조를 설명하기 위한 도면이다.
도 7을 참조하면, 섹션은 복수의 논리 어드레스를 포함할 수 있다. 하나의 섹션 내에 포함되는 논리 어드레스들은 연속적인 어드레스들이거나 연속하지 않은 어드레스들일 수 있다. 데이터에 대해 섹션이 할당된다는 것은 섹션 내의 논리 어드레스가 할당된다는 의미일 수 있다. 섹션별 포함하는 어드레스들에 대한 정보가 호스트 내의 메모리 또는 스토리지 장치 내의 메모리에 포함될 수 있다. 쓰기 요청된 데이터의 크기에 따라 논리 어드레스가 순차적으로 할당될 수 있다. 예를 들어, 특정 크기의 데이터 D1 및 D2에 대한 쓰기 요청이 있으며, 데이터 D1 및 D2에 대해 모두 도 7의 섹션이 할당된 경우, D1에 대해서 LA1 내지 LA3의 논리 어드레스가 할당될 수 있고, D2에 대해서 LA4 및 LA5의 논리 어드레스가 할당될 수 있다.
도 8은 파일 시스템에 의한 제1 섹션 그룹의 새로운 섹션 할당 과정을 설명하기 위한 도면이다.
도 8을 참조하면, 섹션 그룹 내 섹션 순서와 무관하게 새로운 섹션이 할당될 수 있는 섹션 그룹을 제1 섹션 그룹(421a)으로 정의할 수 있다. 이 때, 섹션 그룹 내 섹션들에 포함된 논리 어드레스는 서로 연속할 수 있으며, 섹션 그룹 내 섹션의 번호가 증가할수록 논리 어드레스가 증가할 수 있다. 따라서, 섹션 순서란 섹션 그룹 내의 섹션 번호 순서를 의미할 수 있으며, 이는 논리 어드레스가 증가하는 방향으로의 순서를 의미할 수 있다. 또는 섹션 그룹 내 섹션들에 포함된 논리 어드레스는 서로 연속하지 않을 수 있다. 이 경우, 별도의 메모리에 저장된 섹션 및 섹션 그룹별 포함된 논리 어드레스들에 대한 정보를 기초로 섹션 순서가 결정될 수 있다. 제1 섹션 그룹(421a)의 경우, 섹션 순서와 무관하게 섹션이 할당되어 논리 어드레스가 부여될 수 있기에, 제3 섹션(Section#3)이 먼저 할당되어 제3 섹션 내 모든 논리 어드레스가 부여됨으로써, 풀 섹션(Full Section)이 된 후, 제1 섹션(Section#1)이 할당되어 새로운 데이터에 대한 논리 어드레스가 부여될 수 있다. 오픈 섹션(Open Section)인 제1 섹션의 모든 논리 어드레스가 데이터에 부여되어 제1 섹션이 풀 섹션이 되면, 파일 시스템(420)은 비어있는 섹션(Empty Section)인 제0 섹션(Section#0) 또는 제2 섹션(Section#2) 중 어느 하나를 새로운 섹션으로 할당하고 이에 포함된 논리 어드레스를 데이터에 부여할 수 있다.
도 9 및 도 10은 파일 시스템에 의한 제2 섹션 그룹의 새로운 섹션 할당 과정을 설명하기 위한 도면이다.
도 9 및 도 10을 참조하면, 섹션 그룹 내 섹션 순서에 따라 새로운 섹션이 할당될 수 있는 섹션 그룹을 제2 섹션 그룹(421b)으로 정의할 수 있다. 도 9에서와 같이, 제2 섹션 그룹에서는 제0 섹션(Section#0)이 제일 먼저 오픈되어 이에 포함된 논리 어드레스를 데이터에 부여하며, 제0 섹션이 풀 섹션이 되는 경우에는, 다음 순서의 섹션인 제1 섹션(Section#1)이 새로운 섹션으로 할당되어 데이터가 저장될 수 있다. 만약 도 10과 같이 제2 섹션 그룹(421b) 내 모든 섹션이 풀 섹션인 경우, 파일 시스템(420)은 새로운 제2 섹션 그룹(421b)을 할당한 후, 새로운 제2 섹션 그룹 내 첫 번째 섹션인 제0 섹션(Section#0)을 새로운 섹션으로 할당하고 이에 포함된 논리 어드레스를 데이터에 부여할 수 있다. 이 때 제2 섹션 그룹(421b)의 경우, 섹션 그룹 내 섹션 순서에 따라 섹션이 할당되는 바, 마지막 섹션인 제3 섹션(Section#3)이 풀 섹션인 경우 그보다 앞선 섹션 중에는 비어있는 섹션(Empty Section)이 존재할 수 없다. 따라서 제2 섹션 그룹(421b)의 경우, 섹션 그룹 내 비어있는 섹션을 찾을 필요는 없으며, 제2 섹션 그룹(421b) 내 다음 순서의 섹션이 존재하지 않는다면, 파일 시스템(420)은 새로운 제2 섹션 그룹(421b)을 할당하게 된다.
도 11은 파일 시스템에 의한 제1 섹션 그룹의 리셋 과정을 설명하기 위한 도면이다.
도 11을 참조하면, 제1 섹션 그룹(421a)에서, 1) 제0 섹션(Section#0)을 리셋하는 경우, 2) 제0 섹션 내의 논리 어드레스들에 대응되는 데이터를 모두 폐기(discard)함으로써, 제0 섹션은 비어있는(empty) 섹션이 되어 리셋 동작이 완료된다. 또한, 3) 제1 섹션(Section#1)을 리셋하는 경우, 4) 제1 섹션 내의 논리 어드레스들에 대응되는 데이터를 모두 폐기(discard)함으로써, 제1 섹션은 비어있는(empty) 섹션이 되어 리셋 동작이 완료된다. 또한, 5) 제2 섹션(Section#2)을 리셋하는 경우, 6) 제2 섹션 내의 논리 어드레스들에 대응되는 데이터를 모두 폐기(discard)함으로써, 제2 섹션은 비어있는(empty) 섹션이 되어 리셋 동작이 완료된다. 즉, 제1 섹션 그룹(421a)에 포함된 하나의 섹션에 대해 리셋 동작을 수행하는 경우, 이에 응답하여 해당 섹션 내의 논리 어드레스들에 대응되는 데이터들은 폐기(discard)되어 해당 섹션은 바로 비어있는(empty) 섹션이 될 수 있으며, 이에 따라 리셋 동작이 완료될 수 있다. 이 때, 섹션에 대한 리셋 동작에서 논리 어드레스들에 대응되는 데이터들을 폐기한다는 것은 논리 어드레스와 데이터 간의 맵핑 관계를 해제한다는 것을 의미할 수 있다. 리셋 동작은 특정 섹션 내의 논리 어드레스들에 대응되는 데이터들이 모두 무효(invalid)인 경우 수행되며, 유효한 데이터가 존재한다면 이를 다른 섹션의 논리 어드레스에 맵핑하고, 해당 논리 어드레스에 대응되는 데이터는 무효(invalid)처리 한 후, 리셋 동작이 수행될 수 있다. 리셋이 완료된 섹션에 포함된 논리 어드레스들은 새로운 데이터들에 대해 다시 부여될 수 있다. 이러한 리셋 동작은 파일 시스템에 의하여 수행될 수 있다.
도 12는 파일 시스템에 의한 제2 섹션 그룹의 리셋 과정을 설명하기 위한 도면이다.
도 5 및 도 12를 참조하면, 제2 섹션 그룹(421b)에서, 1) 제0 섹션(Section#0)을 리셋하는 경우, 2) 제0 섹션 내의 논리 어드레스들에 대응되는 데이터는 바로 폐기되지 않고, 제0 섹션은 리셋 준비 중(Ready to Reset)임을 나타내는 정보가 비트맵에 저장된다. 또한, 3) 제1 섹션(Section#1)을 리셋하는 경우, 4) 제1 섹션 내의 논리 어드레스들에 대응되는 데이터는 바로 폐기되지 않고, 제1 섹션은 리셋 준비 중(Ready to Reset)임을 나타내는 정보가 비트맵에 저장된다. 또한, 5) 제2 섹션(Section#2)을 리셋하는 경우, 6) 제2 섹션 내의 논리 어드레스들에 대응되는 데이터는 바로 폐기되지 않고, 제2 섹션은 리셋 준비 중(Ready to Reset)임을 나타내는 정보가 비트맵에 저장된다. 또한, 7) 제3 섹션(Section#3)을 리셋하는 경우, 8) 제3 섹션 내의 논리 어드레스들에 대응되는 데이터는 파로 폐기되지 않고, 제3 섹션은 리셋 준비 중(Ready to Reset)임을 나타내는 정보가 비트맵에 저장된다. 9) 이에 따라 제2 섹션 그룹(421b)의 모든 섹션들에 대하여 리셋 준비 중임을 나타내는 정보가 비트맵에 저장되면, 상기 모든 섹션 내의 모든 논리 어드레스들에 대응되는 데이터들이 모두 폐기(discard)되고, 제2 섹션 그룹(421b) 내의 모든 섹션들은 한꺼번에 비어있는 섹션이 됨으로써, 리셋 동작이 완료될 수 있다. 즉, 제2 섹션 그룹(421b)의 경우, 일부의 섹션만이 리셋되는 경우에는 바로 데이터들이 폐기되지 않아 섹션이 비어있는 섹션이 되지 않고, 제2 섹션 그룹(421b) 내의 모든 섹션들에 대해 리셋 동작이 수행된 후, 즉 모든 섹션들에 대해 리셋 준비 중이라는 정보가 저장된 후에, 제2 섹션 그룹(421b)에 포함된 모든 섹션들의 논리 어드레스들에 대응되는 데이터들이 폐기됨으로써 제2 섹션 그룹(421b) 내의 모든 섹션들은 동시에 비어있는 섹션이 될 수 있다. 리셋 동작이 완료되면, 제2 섹션 그룹(421b) 내의 모든 섹션들에 대하여, 리셋 준비 중임을 나타내는 정보는 삭제될 수 있다. 이 때, 리셋 준비 중임을 나타내는 정보를 저장하는 비트맵은 스토리지 장치 내의 임의의 위치에 포함될 수 있다. 이 때, 섹션에 대한 리셋 동작에서 논리 어드레스들에 대응되는 데이터들을 폐기한다는 것은 논리 어드레스와 데이터 간의 맵핑 관계를 해제한다는 것을 의미할 수 있다. 리셋 동작은 특정 섹션 내의 논리 어드레스들에 대응되는 데이터들이 모두 무효(invalid)인 경우 수행되며, 유효한 데이터가 존재한다면 이를 다른 섹션의 논리 어드레스에 맵핑하고, 해당 논리 어드레스에 대응되는 데이터는 무효(invalid)처리 한 후, 리셋 동작이 수행될 수 있다. 리셋이 완료된 섹션에 포함된 논리 어드레스들은 새로운 데이터들에 대해 다시 부여될 수 있다. 이러한 리셋 동작은 파일 시스템에 의하여 수행될 수 있다. 즉, 이러한 제2 섹션의 리셋 동작은 도 5에서의 제2 슈퍼 블록(111b) 내의 제2 물리 구역(112b)의 리셋 동작에 대응된다. 즉, 제2 섹션(422b)에 대한 리셋 동작 수행 시, 제2 섹션은 리셋 준비 중(ready to reset) 상태가 되며, 이에 따라 제2 섹션(422b)에 대응되는 제2 물리 구역(112b)도 바로 소거되는 것이 아니라, 리셋 준비 중(ready to reset) 상태로 전환된다. 추후 제2 섹션(422b)이 포함된 섹션 그룹(421b) 내의 모든 제2 섹션(422b)이 리셋 준비 중(ready to reset) 상태로 전환된 경우, 즉 제2 물리 구역(112b)이 포함된 제2 슈퍼 블록(111b) 내의 모든 제2 물리 구역(112b)들이 리셋 준비 중 상태로 전환된 경우, 섹션 그룹(421b) 내의 모든 제2 섹션(422b)들의 논리 어드레스들에 대응되는 데이터들이 폐기됨으로써 제2 섹션 그룹(421b) 내의 모든 섹션들은 동시에 비어있는 섹션이 되며, 이에 대응되는 제2 슈퍼 블록(111b) 내의 모든 제2 물리 구역(112b)들은 소거되어, 빈(empty) 상태가 된다.
도 13은 본 발명의 일 실시 예에 따른 데이터의 분류를 설명하기 위한 도면이다.
일 실시 예에서, 어플리케이션에 의해 쓰기 요청된 데이터는 그 유형에 따라 노드 또는 데이터로 분류될 수 있으며, 온도에 따라 핫, 웜 및 콜드로 분류할 수 있다. 이에 따라, 파일 시스템(420)은 데이터에 대해 그 속성에 따라 핫 노드, 웜 노드, 콜드 노드, 핫 데이터, 웜 데이터, 콜드 데이터 등의 로그를 생성할 수 있다. 예를 들어, 핫 노드는 디렉터리(directory)에 대한 아이노드(inode) 또는 다이렉트 노드 블록(direct node block)일 수 있으며, 따라서 핫 노드는, 오버라이트 또는 업데이트 빈도가 매우 높고, 가비지 컬렉션 대상이 될 확률도 높은 데이터일 수 있다. 웜 노드는 일반 파일(regular file)에 대한 아이노드(inode) 또는 다이렉트 노드 블록일 수 있으며, 따라서 웜 노드는, 오버라이트 또는 업데이트 빈도가 높고, 가비지 컬렉션 대상이 될 확률도 상당한 데이터일 수 있다. 콜드 노드는 인다이렉트 노드 블록(indirect node block)일 수 있으며, 따라서 콜드 노드는, 오버라이트 및 업데이트 빈도는 낮으나, 가비지 컬렉션 대상이 될 확률이 매우 높은 데이터일 수 있다. 핫 데이터는 디렉터리 엔트리 블록(directory entry block), 할당량(quota) 또는 64 KB 이하의 비교적 작은 용량의 파일 데이터일 수 있으며, 따라서 핫 데이터는, 다른 데이터에 비해 오버라이트 또는 업데이트 빈도가 높고, 가비지 컬렉션 대상이 될 확률이 높은 데이터일 수 있다. 웜 데이터는 사용자에 의해 만들어진 데이터 블록일 수 있으며, 예를 들어, 64 KB 이상의 비교적 큰 용량의 파일 데이터일 수 있고, 따라서 웜 데이터는, 업데이트 빈도는 비교적 높으나 가비지 컬렉션 대상이 될 확률은 비교적 낮은 데이터일 수 있다. 콜드 데이터는 클리닝(cleaning) 또는 가비지 컬렉션(garbage collection)에 의해 이동된 데이터, 사용자에 의해 콜드 데이터로 분류된 데이터 블록 또는 특정 형식을 갖는(ex, .db, .jpg 등) 파일 데이터, 예를 들면 멀티미디어 파일 데이터(multimedia file data)일 수 있고, 따라서 콜드 데이터는, 오버라이트 빈도가 낮으며, 가비지 컬렉션 대상이 될 확률도 비교적 낮은 데이터일 수 있다. 다만, 이러한 데이터의 분류는 이러한 방법으로 제한되는 것은 아니고, 아래 도 14에서의 방식을 포함한 다양한 기준을 가지는 방법으로 수정될 수 있다. 본 명세서에서, 파일 시스템의 클리닝(cleaning)은 호스트의 입장에서 비어있는 섹션을 확보하기 위하여, 희생 섹션 내의 논리 어드레스에 대응되는 유효 데이터들에 대해 다른 섹션을 할당한 후, 희생 섹션 내의 논리 어드레스들과 이에 대응되는 데이터 간의 관계를 해제하는 것을 의미하며, 스토리지 장치의 가비지 컬렉션(garbage collection)은 스토리지 장치의 입장에서 비어있는 물리 구역을 확보하기 위하여, 또는 비어있는 메모리 블록을 확보하기 위하여, 메모리 장치의 희생 물리 구역에 저장된 데이터들 중 유효 데이터를 다른 물리 구역으로 이동시킨 후, 해당 물리 구역을 소거하는 것을 의미할 수 있다. 즉, 클리닝 및 가비지 컬렉션은 결과적으로 동일한 동작을 의미하는 것일 수 있다.
도 13을 참고하면, 핫 노드, 웜 노드, 콜드 노드 및 핫 데이터에 대해서는 제1 섹션 그룹에 포함되는 제1 섹션(422a)이, 웜 데이터 및 콜드 데이터에 대해서는 제2 섹션 그룹에 포함되는 제2 섹션(422b)이 할당될 수 있다. 이 때, 제1 섹션 그룹에 포함되는 제1 섹션이 할당되는 핫 노드, 웜 노드, 콜드 노드 및 핫 데이터를 제1 유형 데이터로, 제2 섹션 그룹에 포함되는 제2 섹션이 할당되는 웜 데이터 및 콜드 데이터를 제2 유형 데이터로 정의할 수 있다. 그러나, 제1 섹션 그룹 및 제2 섹션 그룹에 포함되는 각 데이터의 분류는 도 13에 도시된 것으로 제한되는 것은 아니고, 데이터는 설정에 따라 다양하게 분류될 수 있다. 바람직하게는 제1 유형 데이터는 비교적 작은 용량을 갖거나, 업데이트 또는 오버라이트가 될 가능성이 높은 데이터일 수 있다. 또한 제2 유형 데이터는 비교적 큰 용량을 갖거나, 업데이트 또는 오버라이트가 될 가능성이 작은 데이터일 수 있다. 이에 따라 제2 유형 데이터는 제1 유형 데이터에 비하여 비교적 인풋/아웃풋 성능에 영향을 많이 받는 데이터일 수 있다. 이 때, 제1 유형 데이터로 분류되는 데이터는 그 구체적인 속성과 무관하게 하나의 제1 섹션 그룹 내의 섹션들이 할당될 수 있다. 또는, 동일한 제1 유형 데이터라 하더라도, 데이터의 종류(노드 또는 데이터) 또는 온도(핫, 웜, 콜드) 등과 같은 속성이 상이한 경우, 이에 따라 서로 다른 복수의 제1 섹션 그룹 내의 섹션들이 할당될 수 있다. 마찬가지로, 제2 유형 데이터로 분류되는 데이터는 그 구체적인 속성과 무관하게 하나의 제2 섹션 그룹 내의 섹션들이 할당될 수 있다. 또는, 동일한 제2 유형 데이터라 하더라도, 데이터의 종류(노드 또는 데이터) 또는 온도(핫, 웜, 콜드) 등과 같은 속성이 상이한 경우, 이에 따라 서로 다른 복수의 제2 섹션 그룹 내의 섹션들이 할당될 수 있다. 제1 섹션(422a)이 할당된 제1 유형의 데이터의 경우 제1 슈퍼 블록(111a) 내의 제1 물리 구역(112a)에 저장될 수 있다. 또한, 제2 섹션(422b)이 할당된 제2 유형의 데이터의 경우 제2 슈퍼 블록(111b) 내의 제2 물리 구역(112b)에 저장될 수 있다.
도 14는 본 발명의 다른 실시 예에 따른 데이터의 분류를 설명하기 위한 도면이다.
도 14를 참조하면, 도 13과는 다른 분류 기준으로 데이터를 분류할 수 있다. 도 14의 경우, 데이터를 핫 노드, 웜 노드, 핫 데이터, 웜 데이터, 콜드 데이터로 분류한다. 핫 노드에는 디렉터리에 대한 아이노드, 파일에 대한 아이노드 및 다이렉트 노드가 포함될 수 있고, 웜 노드에는 인다이렉트 노드, 디렉터리 엔트리 블록, 할당량이 포함될 수 있다. 또한 핫 데이터에는 작은 사이즈의 파일 데이터가, 웜 데이터에는 중간 사이즈의 파일 데이터가 포함될 수 있으며, 콜드 데이터는 큰 사이즈의 파일 데이터 또는 특정 형식을 갖는 모든 크기의 파일 데이터일 수 있다. 즉, 도 14에서 제시하는 데이터의 분류는, 섹션 그룹 및 슈퍼 블록을 나누어 관리하는데 보다 적합할 수 있도록 데이터의 종류, 데이터의 크기, 데이터 발생 빈도, 오버라이트 빈도 등을 기준으로 하여 여러 속성의 데이터를 재분류한 것일 수 있다. 이에 따라 분류된 핫 노드, 웜 노드, 핫 데이터는 제1 유형 데이터로 분류되어 제1 섹션 그룹 내의 섹션이 할당되며, 웜 데이터 및 콜드 데이터는 제2 유형 데이터로 분류되어 제2 섹션 그룹 내의 섹션이 할당될 수 있다. 제1 섹션(422a)이 할당된 제1 유형의 데이터의 경우 제1 슈퍼 블록(111a) 내의 제1 물리 구역(112a)에 저장될 수 있다. 또한, 제2 섹션(422b)이 할당된 제2 유형의 데이터의 경우 제2 슈퍼 블록(111b) 내의 제2 물리 구역(112b)에 저장될 수 있다. 다만 데이터 분류 기준이 도 13에 대하여 설명한 내용 및 도 14에 도시된 내용으로 제한되는 것은 아니다.
도 15는 본 발명의 일 실시 예에 따라, 스토리지 장치의 가비지 컬렉션을 설명하기 위한 순서도이다.
도 15를 참조하면, S1501 단계에서 스토리지 장치는 복수의 물리 구역들 중 빈 상태(empty state)를 가지는 물리 구역들의 수를 확인할 수 있다. 확인한 빈 상태의 물리 구역들의 수를 기초로 가비지 컬렉션의 수행 여부 및 수행 방법을 결정할 수 있다.
예를 들어, S1503 단계에서, 확인한 빈 상태의 물리 구역들의 수가 제1 임계값보다 작은지 여부를 확인할 수 있다. 빈 상태의 물리 구역들의 수가 제1 임계값보다 작지 않은 경우, 가비지 컬렉션을 수행하지 않을 수 있으며, 반복하여 빈 상태를 가지는 물리 구역들의 수를 확인할 수 있다. 빈 상태의 물리 구역들의 수가 제1 임계값보다 작은 경우, 가비지 컬렉션을 수행할 수 있다. S1505 단계에서, S1501 단계에서 확인한 빈 상태의 물리 구역들의 수가 제2 임계값보다 작은지 여부를 확인할 수 있다. 이 때, 제2 임계값은 제1 임계값보다 작은 값일 수 있다. 빈 상태의 물리 구역들의 수가 제2 임계값보다 작은 경우, 빈 상태의 물리 구역의 확보가 시급한 상태로 판단하여, S1507 단계에서 슈퍼 블록 단위의 가비지 컬렉션을 수행할 수 있다. 만약 빈 상태의 물리 구역들의 수가 제2 임계값들보다 작지 않은 경우, 즉 제1 임계값 및 제2 임계값 사이인 경우, 빈 상태의 물리 구역의 확보가 비교적 덜 시급하다고 판단하여, S1509 단계에서 물리 구역 단위의 가비지 컬렉션을 수행할 수 있다. S1507 단계 및 S1509 단계에 따른 가비지 컬렉션 수행 과정에 대해서는 도 16 내지 도 19에서 보다 상세히 설명한다.
도 16은 본 발명의 일 실시 예에 따라, 스토리지 장치의 희생 물리 구역을 선정하는 과정을 설명하기 위한 순서도이다.
도 16의 과정은 슈퍼 블록 단위로 가비지 컬렉션을 수행하는 도 15의 S1507 단계의 예시일 수 있다. 도 4 및 도 16을 참조하면, S1601 단계에서 후보 슈퍼 블록들을 선택할 수 있다. 후보 슈퍼 블록들은 풀 상태의 물리 구역 및 리셋 준비 중 상태의 물리 구역들만을 포함하는 슈퍼 블록들 중에서 선택될 수 있다. 이 때, 구역 정보 저장부(220)에 의해 저장된 각 물리 구역들에 대한 정보를 기초로 후보 슈퍼 블록들이 선택될 수 있다.
S1603 단계에서 후보 물리 구역들을 선택할 수 있다. 후보 물리 구역들은 후보 슈퍼 블록들에 포함된 물리 구역들 중에서 선택될 수 있다. 후보 물리 구역들은 후보 슈퍼 블록들에 포함된 물리 구역들 중 풀 상태를 가지는 물리 구역들 중에서 선택될 수 있다. 이 때, 구역 정보 저장부(220)에 의해 저장된 물리 구역들의 정보를 기초로 후보 물리 구역들이 선택될 수 있다.
S1605 단계에서, 후보 물리 구역들의 비용을 계산할 수 있다. 이 때 비용은 구역 정보 저장부(220)에 의해 저장된 후보 물리 구역들에 대한 정보를 기초로 계산될 수 있다. 실시 예에서, 후보 물리 구역들에 저장된 데이터의 로그 및 후보 물리 구역들이 풀 상태로 전환된 시점을 기초로 후보 물리 구역들에 대한 비용을 계산할 수 있다. 예를 들어, 후보 물리 구역에 저장된 데이터의 로그 고려 시, 데이터의 온도가 콜드일수록, 데이터의 유형이 노드(node)가 아니라 데이터(data)일수록, 해당 후보 물리 구역 내의 데이터가 무효(invalid)가 될 가능성이 낮다고 판단하여, 이러한 물리 구역이 희생 물리 구역으로 선정될 가능성을 높일 수 있도록 비용을 계산할 수 있다. 또한, 후보 물리 구역의 풀 상태 전환 시점 고려 시, 풀 상태로 전환된 시점이 오래되었을수록 해당 후보 물리 구역 내의 데이터가 무효(invalid)가 될 가능성이 낮다고 판단하여, 이러한 물리 구역이 희생 물리 구역으로 선정될 가능성을 높일 수 있도록 비용을 계산할 수 있다.
S1607 단계에서, 후보 슈퍼 블록들 각각에 포함된 후보 물리 구역들의 비용을 기초로 후보 슈퍼 블록들의 비용을 계산할 수 있다. 예를 들어, 후보 슈퍼 블록들 내의 리셋 준비 중 상태인 물리 구역의 수를 기초로 비용을 산출한 후, 후보 슈퍼 블록들 각각에 포함된 후보 물리 구역들에 대하여 S1605 단계에서 계산한 비용을 합산함으로써 후보 슈퍼 블록들의 비용을 계산할 수 있다. 후보 슈퍼 블록들 내의 리셋 준비 중 상태인 물리 구역의 수가 많을수록 희생 물리 구역으로 선정될 가능성이 높아지도록 비용이 계산될 수 있다.
S1609 단계에서, 후보 슈퍼 블록들의 비용을 비교하여 희생 슈퍼 블록을 결정할 수 있다. 가장 낮은 비용을 갖는 것으로 계산된 후보 슈퍼 블록이 희생 슈퍼 블록으로 결정될 수 있다.
S1611 단계에서, 희생 슈퍼 블록에 포함된 모든 후보 물리 구역들을 희생 물리 구역으로 결정할 수 있다.
도 17은 본 발명의 일 실시 예에 따라, 스토리지 장치에서 희생 물리 구역에 대한 가비지 컬렉션을 수행 과정을 설명하는 순서도이다.
도 17은 도 16에서 결정된 희생 물리 구역에 대한 가비지 컬렉션 수행 과정의 예시일 수 있다. 도 17을 참조하면, S1701 단계에서 희생 물리 구역들에 저장된 데이터를 복사하여 희생 슈퍼 블록과는 다른 슈퍼 블록에 저장할 수 있다. 이 때, 희생 슈퍼 블록이 제1 슈퍼 블록인 경우, 복사된 데이터는 다른 제1 슈퍼 블록에 저장될 수 있고, 희생 슈퍼 블록이 제2 슈퍼 블록인 경우, 복사된 데이터는 다른 제2 슈퍼블록에 저장될 수 있다.
S1703 단계에서 데이터의 이동이 완료된 희생 슈퍼 블록에 대해 소거를 수행할 수 있다. 이에 따라 희생 슈퍼 블록 내에 포함된 모든 물리 구역들은 빈 상태로 전환될 수 있다.
도 18은 본 발명의 다른 일 실시 예에 따라, 스토리지 장치의 희생 물리 구역을 선정하는 과정을 설명하기 위한 순서도이다.
도 18의 과정은 물리 구역 단위로 가비지 컬렉션을 수행하는 도 15의 S1509 단계의 예시일 수 있다. 도 4 및 도 18을 참조하면, S1801 단계에서 후보 물리 구역들을 선택할 수 있다. 후보 물리 구역들은 풀 상태를 가지는 물리 구역들 중에서 선택될 수 있다.
S1803 단계에서 후보 물리 구역들의 비용을 계산할 수 있다. 이 때 비용은 구역 정보 저장부(220)에 의해 저장된 후보 물리 구역들에 대한 정보를 기초로 계산될 수 있다. 실시 예에서, 후보 물리 구역들에 저장된 데이터의 로그 및 후보 물리 구역들이 풀 상태로 전환된 시점을 기초로 후보 물리 구역들에 대한 비용을 계산할 수 있다. 예를 들어, 후보 물리 구역에 저장된 데이터의 로그 고려 시, 데이터의 온도가 콜드일수록, 데이터의 유형이 노드(node)가 아니라 데이터(data)일수록, 해당 후보 물리 구역 내의 데이터가 무효(invalid)가 될 가능성이 낮다고 판단하여, 이러한 물리 구역이 희생 물리 구역으로 선정될 가능성을 높일 수 있도록 비용을 계산할 수 있다. 또한, 후보 물리 구역의 풀 상태 전환 시점 고려 시, 풀 상태로 전환된 시점이 오래되었을수록 해당 후보 물리 구역 내의 데이터가 무효(invalid)가 될 가능성이 낮다고 판단하여, 이러한 물리 구역이 희생 물리 구역으로 선정될 가능성을 높일 수 있도록 비용을 계산할 수 있다.
S1805 단계에서, 후보 물리 구역들의 비용을 비교하여 희생 물리 구역을 결정할 수 있다. 가장 낮은 비용을 갖는 것으로 계산된 후보 물리 구역이 희생 물리 구역으로 결정될 수 있다.
도 19는 본 발명의 다른 일 실시 예에 따라, 스토리지 장치에서 희생 물리 구역에 대한 가비지 컬렉션을 수행 과정을 설명하는 순서도이다.
도 19는 도 18에서 결정된 희생 물리 구역에 대한 가비지 컬렉션 수행 과정의 예시일 수 있다. 도 19를 참조하면, S1901 단계에서 희생 물리 구역들에 저장된 데이터를 복사하여 희생 슈퍼 블록과는 다른 슈퍼 블록에 저장할 수 있다. 이 때, 희생 슈퍼 블록이 제1 슈퍼 블록인 경우, 복사된 데이터는 다른 제1 슈퍼 블록에 저장될 수 있고, 희생 슈퍼 블록이 제2 슈퍼 블록인 경우, 복사된 데이터는 다른 제2 슈퍼블록에 저장될 수 있다.
S1903 단계에서 희생 물리 구역의 물리 구역 유형을 확인할 수 있다. S1905 단계에서 희생 물리 구역이 제1 물리 구역이라고 확인된 경우, S1907 단계에서 희생 물리 구역을 소거할 수 있으며, 이에 따라 S1909 단계에서 희생 물리 구역의 상태는 빈 상태로 변경될 수 있다.
S1905 단계에서 희생 물리 구역이 제1 물리 구역이 아니라고 확인된 경우, 즉 희생 물리 구역이 제2 물리 구역이라고 확인된 경우, 희생 물리 구역을 바로 소거하지 않고, S1911 단계에서 희생 물리 구역의 상태만을 리셋 준비 중 상태로 변경할 수 있다. 이 후, 희생 물리 구역이 포함되는 슈퍼 블록 내의 전체 물리 구역이 리셋 준비 중 상태가 되는 경우, 해당 슈퍼 블록 전체가 소거될 수 있으며, 이에 따라 해당 슈퍼 블록 내의 모든 물리 구역들의 상태가 빈 상태로 변경될 수 있다.
즉, 물리 구역의 유형에 따라 물리 구역을 소거하여 빈 상태로 만들기 위한 리셋 동작의 과정이 상이하기에, 이와 같이 물리 구역의 유형마다 다른 형태로 가비지 컬렉션이 수행될 수 있다.
도 20은 본 발명의 일 실시 예에 따라, 가비지 컬렉션 수행 시 희생 물리 구역 내의 데이터들을 복사하는 과정을 설명하기 위한 도면이다.
도 20을 참조하면, 도 17의 S1701 단계 및 도 19의 S1901 단계와 같이 희생 물리 구역에 저장된 데이터를 복사하여 새로운 슈퍼 블록에 저장할 때, 새로운 슈퍼 블록의 결정은 희생 물리 구역이 포함된 슈퍼 블록의 타입을 고려할 수 있다. 즉, 희생 물리 구역에 저장된 데이터의 로그를 고려할 수 있다. 예를 들어, 도 20의 핫 노드, 웜 노드, 콜드 노드, 핫 데이터와 같이 제1 유형 데이터로 분류되어 제1 슈퍼 블록 내의 제1 물리 구역에 저장되었던 데이터는, 해당 물리 구역이 희생 물리 구역으로 결정된 경우, 다른 제1 슈퍼 블록 내의 제1 물리 구역으로 이동하게 된다. 만약, 제1 슈퍼 블록 내에 할당할 제1 물리 구역이 존재하지 않는다면, 새로운 제1 슈퍼 블록을 할당한 후, 이에 포함된 어느 하나의 제1 물리 구역을 희생 물리 구역에 저장된 데이터가 새로 저장될 물리 구역으로 할당할 수 있다. 또한, 도 20의 웜 데이터 및 콜드 데이터와 같이 제2 유형 데이터로 분류되어 제2 슈퍼 블록 내의 제2 물리 구역에 저장되었던 데이터는, 해당 물리 구역이 희생 물리 구역으로 결정된 경우, 다른 제2 슈퍼 블록 내의 제2 물리 구역으로 이동하게 된다. 만약, 제2 슈퍼 블록 내에 할당할 제2 물리 구역이 존재하지 않는다면, 새로운 제2 슈퍼 블록을 할당한 후, 이에 포함된 첫 번째 제2 물리 구역을 희생 물리 구역에 저장된 데이터가 새로 저장될 물리 구역으로 할당할 수 있다.
도 21은 도 1의 메모리 컨트롤러의 다른 실시 예를 나타낸 도면이다.
도 21을 참조하면, 메모리 컨트롤러(1000)는 프로세서(Processor; 1010), 내부 메모리(Internal Memory; 1020), 에러 정정 코드 회로(Error Correction Code Circuit; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 메모리 인터페이스(Buffer Memory Interface; 1050) 및 메모리 인터페이스(Memory Interface; 1060)를 포함할 수 있다.
프로세서(1010)는 메모리 장치(100)를 제어하기 위한 각종 연산을 수행하거나, 다양한 커맨드들(commands)을 생성할 수 있다. 프로세서(1010)는 호스트(400)로부터 요청(request)을 수신하면, 수신된 요청에 따라 커맨드를 생성하고, 생성된 커맨드를 큐 컨트롤러(미도시)로 전송할 수 있다. 또한 프로세서(1010)는 호스트(400)로부터의 물리 구역 할당 요청에 응답하여, 호스트로부터 수신하는 데이터가 저장될 메모리 장치 내 슈퍼 블록 및 이에 포함되는 물리 구역을 할당할 수 있으며, 할당된 슈퍼 블록 및 물리 구역을 관리할 수 있다. 또한, 프로세서(1010)는 각 물리 구역들에 대한 정보를 기초로 가비지 컬렉션을 수행할 수 있다.
내부 메모리(1020)는 메모리 컨트롤러(1000)의 동작에 필요한 다양한 정보들을 저장할 수 있다. 예를 들면, 내부 메모리(1020)는 논리, 물리(logical, physical) 어드레스 맵 테이블들(address map tables)을 포함할 수 있다. 내부 메모리(1020)는 RAM(random access memory), DRAM(dynamic RAM), SRAM(static RAM), 캐시(cache) 및 강하게 결합된 메모리(tightly coupled memory; TCM) 중 적어도 하나 이상으로 구성될 수 있다. 내부 메모리(1020)는 프로세서가 할당한 각 물리 구역들에 대한 정보를 저장할 수 있다. 예를 들어, 각 물리 구역들에 저장된 데이터의 로그 및 각 물리 구역들의 상태 정보 등을 저장할 수 있다.
에러 정정 코드 회로(1030)는 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 메모리 장치(100)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다. 프로세서(1010)는 에러 정정 코드 회로(1030)의 에러 검출 결과에 따라 읽기 전압을 조절하고, 재읽기를 수행하도록 메모리 장치(100)를 제어할 수 있다. 예시적인 실시 예로서, 에러 정정 블록은 메모리 컨트롤러(1000)의 구성 요소로서 제공될 수 있다.
호스트 인터페이스(1040)는 메모리 컨트롤러(1000)와 호스트(400) 사이에서 커맨드, 어드레스 및 데이터 등을 주고받을 수 있다. 예를 들면, 호스트 인터페이스(1040)는 호스트(400)로부터 요청(request), 어드레스 및 데이터 등을 수신할 수 있고, 메모리 장치(100)로부터 리드된 데이터를 호스트(400)로 출력할 수 있다. 호스트 인터페이스(1040)는 다양한 프로토콜을 사용하여 호스트(400)와 통신할 수 있다.
버퍼 메모리 인터페이스(1050)는 프로세서(1010)와 버퍼 메모리 사이에서 데이터를 전송할 수 있다. 버퍼 메모리는 메모리 컨트롤러(1000)의 동작 메모리 또는 캐시 메모리로 사용될 수 있으며, 스토리지 장치(50) 내에서 사용되는 데이터를 저장할 수 있다. 프로세서(1010)에 의해 버퍼 메모리 인터페이스(1050)는 버퍼 메모리를 리드 버퍼, 라이트 버퍼, 맵 버퍼 등으로 사용할 수 있다. 버퍼 메모리가 메모리 컨트롤러(1000) 내부에 포함되는 경우에는 버퍼 메모리 인터페이스(1050)는 생략될 수 있다.
메모리 인터페이스(1060)는 메모리 컨트롤러(1000)와 메모리 장치(100) 사이에서 커맨드, 어드레스 및 데이터 등을 주고받을 수 있다. 예를 들면, 메모리 인터페이스(1060)는 채널(channel)을 통해 메모리 장치(100)에 커맨드, 어드레스 및 데이터 등을 전송할 수 있고, 메모리 장치(100)로부터 데이터 등을 수신할 수 있다. 메모리 인터페이스(1060)는 프로세서(1010)가 할당 및 관리하는 슈퍼 블록 및 물리 구역을 기초로 메모리 장치(100)에 또는 메모리 장치(100)로부터 커맨드, 어드레스 및 데이터 등을 송수신할 수 있다. 또한, 가비지 컬렉션 수행 시, 희생 물리 구역으로 선정된 물리 구역 내의 데이터를 희생 물리 구역이 포함된 슈퍼 블록과는 다른 슈퍼 블록으로 이동할 수 있으며, 희생 물리 구역에 대해 소거 동작을 수행하거나, 희생 물리 구역의 상태를 변경하여 변경된 상태 정보를 내부 메모리(1020)에 제공할 수 있다.
도 22는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 22를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 리드, 프로그램, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200) 내에 물리 구역 및 이를 포함하는 슈퍼 블록을 할당하여, 물리 구역 및 슈퍼 블록 단위로 메모리 장치(2200)를 제어할 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 다양한 불휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 23은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 23을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호를 주고 받고, 전원 커넥터(3002)를 통해 전원을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. SSD 컨트롤러(3210)는 이러한 복수의 플래시 메모리들을 복수의 채널(CH1~CHn)을 통해 제어할 수 있다. 각각의 채널에는 하나 이상의 메모리 다이들이 연결될 수 있다. 예시적으로, 신호는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호는 다양한 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다. SSD 컨트롤러(3210)는 호스트(3100)로부터 수신한 가비지 컬렉션 수행 요청에 따라 가비지 컬렉션을 수행하거나, 자체적으로 가비지 컬렉션을 수행할 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 휘발성 메모리 또는 불휘발성 메모리들을 포함할 수 있다.
도 24는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 24를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 사용자 프로그램 또는 파일 시스템 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다. 애플리케이션 프로세서(4100)는 사용자가 쓰기 요청한 데이터에 대하여 로그를 생성하고, 이를 기초로 섹션 그룹 및 섹션을 할당할 수 있으며, 섹션이 할당된 데이터를 스토리지 모듈(4400)에 제공할 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 휘발성 랜덤 액세스 메모리 또는 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Division Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 스토리지 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 스토리지 장치
100: 메모리 장치
200: 메모리 컨트롤러
400: 호스트

Claims (20)

  1. 복수의 메모리 다이들을 포함하는 메모리 장치; 및
    외부 호스트로부터 데이터 및 상기 데이터의 속성에 관한 로그를 수신하고, 상기 데이터의 로그를 기초로 상기 메모리 장치 내의 상기 데이터가 저장될 슈퍼 블록 및 상기 슈퍼 블록에 포함된 물리 구역(physical zone)을 할당하며, 상기 물리 구역별로 저장된 데이터의 로그 및 비어 있는 영역이 존재하지 않는 풀(full) 상태의 물리 구역이 풀 상태로 전환된 시점에 관한 정보를 저장하는 메모리 컨트롤러;를 포함하고,
    상기 메모리 컨트롤러는,
    내부 영역이 모두 비어 있는 빈(empty) 상태의 물리 구역의 수에 따라 가비지 컬렉션을 수행하도록 상기 메모리 장치를 제어하며,
    가비지 컬렉션 수행 시 상기 데이터의 로그 및 풀 상태 전환 시점에 관한 정보를 기초로 희생 물리 구역을 선정하는 스토리지 장치.
  2. 제 1항에 있어서, 상기 로그는,
    상기 데이터의 종류 및 온도에 따라 상기 외부 호스트에 의해 할당되는 스토리지 장치.
  3. 제 2항에 있어서, 상기 슈퍼 블록은,
    상기 데이터의 로그에 따라 하나의 메모리 다이 내의 하나 이상의 메모리 블록들을 포함하는 제1 물리 구역을 복수 개 포함하는 제1 슈퍼 블록 또는 서로 다른 메모리 다이들에 포함된 메모리 블록들 각각의 일부를 포함하는 제2 물리 구역을 복수 개 포함하는 제2 슈퍼 블록으로 결정되는 스토리지 장치.
  4. 제 3항에 있어서,
    상기 제1 물리 구역에 저장되는 데이터는 상기 제2 물리 구역에 저장되는 데이터에 비하여 용량이 작거나, 인풋/아웃풋 빈도가 높은 스토리지 장치.
  5. 제 4항에 있어서, 상기 제1 물리 구역에 저장되는 데이터의 로그는,
    핫 노드, 웜 노드, 콜드 노드 및 핫 데이터 중 어느 하나인 스토리지 장치.
  6. 제 4항에 있어서, 상기 제2 물리 구역에 저장되는 데이터의 로그는,
    웜 데이터 및 콜드 데이터 중 어느 하나인 스토리지 장치.
  7. 제 3항에 있어서, 상기 물리 구역은,
    물리 구역 내에 비어 있는 영역이 존재하지 않는 풀(Full) 상태, 물리 구역이 비어 있는 빈(Empty) 상태, 물리 구역 내 일부 영역에만 데이터가 저장되어 있는 활성(Active) 상태 및 물리 구역을 소거하여 빈 상태로 만들기 위한 리셋 동작을 수행하였으나 물리 구역이 포함된 슈퍼 블록 내의 다른 물리 구역의 상태에 따라 리셋 동작이 완료되지 않은 리셋 준비 중(Ready to reset) 상태 중 어느 하나의 상태를 갖는 스토리지 장치.
  8. 제 7항에 있어서, 상기 희생 물리 구역은,
    풀 상태의 물리 구역들 중에서 선택되는 스토리지 장치.
  9. 제 8항에 있어서, 상기 메모리 컨트롤러는,
    상기 희생 물리 구역에 저장된 데이터들을 복사하여 다른 슈퍼 블록 내의 물리 구역에 저장하도록 제어하는 스토리지 장치.
  10. 제 9항에 있어서, 상기 메모리 컨트롤러는,
    상기 희생 물리 구역이 제1 물리 구역인 경우, 제1 물리 구역을 포함하는 다른 슈퍼 블록 내의 물리 구역에 희생 물리 구역으로부터 복사한 데이터를 저장하고,
    상기 희생 물리 구역이 제2 물리 구역인 경우, 제2 물리 구역을 포함하는 다른 슈퍼 블록 내의 물리 구역에 희생 물리 구역으로부터 복사한 데이터를 저장하도록 제어하는 스토리지 장치.
  11. 복수의 메모리 다이들을 포함하는 메모리 장치 및 외부 호스트로부터 데이터 및 상기 데이터의 속성에 관한 로그를 수신하고, 상기 데이터의 로그를 기초로 상기 메모리 장치 내의 상기 데이터가 저장될 슈퍼 블록 및 상기 슈퍼 블록에 포함된 물리 구역(physical zone)을 할당하는 메모리 컨트롤러를 포함하는 스토리지 장치의 동작 방법에 있어서,
    내부 영역이 모두 비어 있는 빈(empty) 상태의 물리 구역의 수를 기초로 가비지 컬렉션의 수행 여부 및 수행 방법을 결정하는 단계;
    비어 있는 영역이 존재하지 않는 풀(full) 상태의 물리 구역들 중에서 후보 물리 구역들을 선택하는 단계; 및
    상기 후보 물리 구역들에 저장된 데이터의 로그 및 후보 물리 구역들이 풀 상태로 전환된 시점을 기초로 희생 물리 구역을 결정하는 단계;
    를 포함하는 동작 방법.
  12. 제 11항에 있어서, 상기 슈퍼 블록은,
    하나의 메모리 다이 내의 하나 이상의 메모리 블록들을 포함하는 제1 물리 구역을 복수 개 포함하는 제1 슈퍼 블록 또는 서로 다른 메모리 다이들에 포함된 메모리 블록들 각각의 일부를 포함하는 제2 물리 구역을 복수 개 포함하는 제2 슈퍼 블록 중 어느 하나인 결정되는 동작 방법.
  13. 제 12항에 있어서, 상기 가비지 컬렉션의 수행 여부 및 수행 방법을 결정하는 단계는,
    상기 빈 상태의 물리 구역의 수가 제1 임계값보다 작은 경우 상기 가비지 컬렉션을 수행하는 것으로 결정하는 동작 방법.
  14. 제 13항에 있어서,
    상기 빈 상태의 물리 구역의 수가 상기 제1 임계값보다 작은 제2 임계값보다 작은 경우, 상기 후보 물리 구역은,
    내부에 비어 있는 영역이 존재하지 않는 풀(Full) 상태의 물리 구역들 및 물리 구역을 소거하여 빈 상태로 만들기 위한 리셋 동작을 수행하였으나 물리 구역이 포함된 슈퍼 블록 내의 다른 물리 구역의 상태에 따라 리셋 동작이 완료되지 않은 리셋 준비 중(Ready to reset) 상태의 물리 구역들만을 포함하는 슈퍼 블록 내의 물리 구역들 중에서 선택되는 동작 방법.
  15. 제 14항에 있어서, 상기 희생 물리 구역을 결정하는 단계는,
    후보 물리 구역들에 저장된 데이터의 로그 및 후보 물리 구역들이 풀 상태로 전환된 시점을 기초로 후보 물리 구역들에 대한 비용을 계산하는 단계;
    각 후보 물리 구역들이 포함된 후보 슈퍼 블록들 내의 모든 후보 물리 구역들의 비용을 기초로 상기 후보 슈퍼 블록들의 비용을 계산하는 단계; 및
    상기 후보 슈퍼 블록들의 비용을 비교함으로써 희생 슈퍼 블록을 결정하고, 상기 희생 슈퍼 블록에 포함된 모든 후보 물리 구역을 희생 물리 구역으로 결정하는 단계;를 포함하는 동작 방법.
  16. 제 15항에 있어서,
    상기 희생 물리 구역에 포함된 데이터를 다른 슈퍼 블록에 포함된 물리 구역에 저장하는 단계; 및
    상기 희생 슈퍼 블록을 소거하는 단계;를 더 포함하는 동작 방법.
  17. 제 13항에 있어서,
    상기 빈 상태의 물리 구역의 수가 상기 제1 임계값보다 작고, 상기 제1 임계값보다 작은 제2 임계값보다 큰 경우, 상기 희생 물리 구역을 결정하는 단계는,
    후보 물리 구역들에 저장된 데이터의 로그 및 후보 물리 구역들이 풀 상태로 전환된 시점을 기초로 후보 물리 구역들에 대한 비용을 계산하는 단계; 및
    상기 후보 물리 구역들에 대한 비용을 비교하여 희생 물리 구역을 결정하는 단계;를 포함하는 동작 방법.
  18. 제 17항에 있어서,
    상기 희생 물리 구역에 포함된 데이터를 다른 슈퍼 블록에 포함된 물리 구역에 저장하는 단계; 및
    상기 희생 물리 구역을 소거하거나, 리셋 준비 중 상태로 전환하는 단계;를 포함하는 동작 방법.
  19. 제 18항에 있어서,
    상기 희생 물리 구역이 제1 물리 구역인 경우, 상기 희생 물리 구역을 소거하며,
    상기 희생 물리 구역이 제2 물리 구역인 경우, 상기 희생 물리 구역을 리셋 준비 중 상태로 전환하는 동작 방법.
  20. 복수의 메모리 다이들을 포함하는 메모리 장치; 및
    상기 메모리 장치를 복수 개의 슈퍼 블록들로 나누어 제어하는 메모리 컨트롤러;를 포함하고,
    상기 복수 개의 슈퍼 블록들 중 하나 이상의 슈퍼 블록들은 각각 서로 다른 메모리 다이들에 포함된 메모리 블록들 각각의 일부를 포함하는 물리 구역들을 복수 개 포함하며,
    상기 메모리 컨트롤러는 상기 물리 구역들에 관한 정보를 기초로 가비지 컬렉션을 수행하도록 상기 메모리 장치를 제어하는 스토리지 장치.

KR1020220060487A 2021-05-25 2022-05-17 스토리지 장치 및 그 동작 방법 KR20220159270A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/752,147 US11954350B2 (en) 2021-05-25 2022-05-24 Storage device and method of operating the same
TW111119338A TW202314471A (zh) 2021-05-25 2022-05-24 儲存裝置及其操作方法
CN202210580061.4A CN115390747A (zh) 2021-05-25 2022-05-25 存储设备及其操作方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163192877P 2021-05-25 2021-05-25
US63/192,877 2021-05-25
KR1020210086013 2021-06-30
KR20210086013 2021-06-30

Publications (1)

Publication Number Publication Date
KR20220159270A true KR20220159270A (ko) 2022-12-02

Family

ID=84417865

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020220060487A KR20220159270A (ko) 2021-05-25 2022-05-17 스토리지 장치 및 그 동작 방법
KR1020220060466A KR20220159268A (ko) 2021-05-25 2022-05-17 호스트 장치, 스토리지 장치 및 전자 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220060466A KR20220159268A (ko) 2021-05-25 2022-05-17 호스트 장치, 스토리지 장치 및 전자 장치

Country Status (1)

Country Link
KR (2) KR20220159270A (ko)

Also Published As

Publication number Publication date
KR20220159268A (ko) 2022-12-02

Similar Documents

Publication Publication Date Title
US11086537B2 (en) Method and system to perform urgency level garbage collection based on write history of memory blocks
US8700881B2 (en) Controller, data storage device and data storage system having the controller, and data processing method
US11687262B2 (en) Memory system and method of operating the same
KR102649131B1 (ko) 메모리 시스템 내 대용량 데이터 저장이 가능한 블록에서의 유효 데이터 체크 방법 및 장치
JP2017503266A (ja) フラッシュメモリ内に記憶されたデータの推測的プリフェッチ
US11210226B2 (en) Data storage device and method for first processing core to determine that second processing core has completed loading portion of logical-to-physical mapping table thereof
KR102595233B1 (ko) 데이터 처리 시스템 및 그것의 동작 방법
US20230418485A1 (en) Host device, storage device, and electronic device
US11422930B2 (en) Controller, memory system and data processing system
US11403011B1 (en) Host memory buffer allocation management
US20210026763A1 (en) Storage device for improving journal replay, operating method thereof, and electronic device including the storage device
US11042317B2 (en) Memory system for reducing fragmentation based on sequential index and operating method thereof
KR102596964B1 (ko) 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치
US11775211B2 (en) Memory controller and method of operating the same
US11954350B2 (en) Storage device and method of operating the same
KR20220103340A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11520519B2 (en) Storage device and method of operating the same
US11755476B2 (en) Memory controller, storage device including the memory controller, and method of operating the memory controller and the storage device
US20240231663A1 (en) Storage device and method of operating the same
KR20220159270A (ko) 스토리지 장치 및 그 동작 방법
KR20220005322A (ko) 메모리 컨트롤러 및 그 동작 방법
US12007887B2 (en) Method and system for garbage collection
US11657000B2 (en) Controller and memory system including the same
KR20220159269A (ko) 스토리지 장치 및 그 동작 방법
US20240095181A1 (en) Storage device, host device, and electronic device