KR20220158801A - 리액티브 어레이 - Google Patents

리액티브 어레이 Download PDF

Info

Publication number
KR20220158801A
KR20220158801A KR1020227037251A KR20227037251A KR20220158801A KR 20220158801 A KR20220158801 A KR 20220158801A KR 1020227037251 A KR1020227037251 A KR 1020227037251A KR 20227037251 A KR20227037251 A KR 20227037251A KR 20220158801 A KR20220158801 A KR 20220158801A
Authority
KR
South Korea
Prior art keywords
layer
mmic
radiator
antenna
integrated circuit
Prior art date
Application number
KR1020227037251A
Other languages
English (en)
Inventor
토마스 브이. 시키나
존 피. 헤이븐
채닝 피. 파브로
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20220158801A publication Critical patent/KR20220158801A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H01Q21/0025—Modular arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguide Aerials (AREA)
  • Photoreceptors In Electrophotography (AREA)
  • Inorganic Insulating Materials (AREA)
  • Solid-Sorbent Or Filter-Aiding Compositions (AREA)

Abstract

패치 안테나 레이어 및 제1 그라운드 평면 레이어를 포함하는 안테나, 및 액티브 영역에 위치되는 집적 회로를 가지고, 상기 안테나는 상기 패치 안테나 레이어 및 상기 제1 그라운드 평면 레이어 사이의 상기 라디에이터의 리액티브 필드 영역을 갖는, 라디에이터를 제공하기 위한 방법 및 장치.

Description

리액티브 어레이
아래의 개시는 패치 라디에이터와 같은 라디에이터 내에 프론트 엔드 마이크로웨이브 컴포넌트를 갖는 리액티브 필드 어레이를 위한 방법 및 장치에 관한 것이다.
당업계에서 알려진 바와 같이, 복수의 안테나(antenna) 소자(element)는 어레이(array) 안테나를 형성하도록 배치될 수 있다. 무선 주파수(RF) 신호를 수신(receiving)할 수 있는 안테나 소자를 사용하는 것이 바람직한 경우가 종종 있다. 패치(patch) 라디에이터(radiator)가 사용될 수 있으며 비용이 저렴하고 통합하기 쉽다. 또한 패치 라디에이터는 얇고 중량이 가벼운 라디에이터가 바람직 할 때 유용할 수 있다. 기존의 라디에이터는 예를 들어 비아(via) 연결(connection)에 의해 라디에이터에 연결된 전기 회로망 기판 레이어의 프론트 엔드(front-end) 전기 회로망로부터 신호를 수신한다. 기능(capability) 및 컴포넌트가 증가함에 따라 회로 기판 레이어가 혼잡해지고 컴포넌트 밀도가 한계에 도달한다. 패치 영역에 컴포넌트를 배치하는 것은 회로 기판 상의 밀도를 낮추어 더 많은 기능을 허용할 수 있다. 이러한 비아 연결은 손실이 없으며 적절한 설계 없이는 적절한 전파 특성을 제공하지 못할 수 있다. 또한 기판 레이어 간의 비아 연결은 어려운 제작 이슈를 발생시킬 수 있다.
당업계에서 알려진 바와 같이 마이크로웨이브 회로는 고차(higher order) 커플링(coupling) 모드로 인해 성능 이슈를 겪을 수 있다. 스트립라인(stripline) 아키텍처(architecture)에서는 그라운드 평면(ground plane)과 그라운드 평면을 연결하는 도금된(plated) 비아를 사용하여 처리된다. 전도성 리드(conductive lid)가 있는 마이크로스트립 어셈블리에서는 도금된 관통 구멍 비아를 사용할 수 없다. 이전에 고차 모드 커플링을 처리하려는 시도는 마이크로웨이브 PCB 어셈블리 내로 얇은 업소버(absorber) 레이어를 삽입하고, 업소버 블록을 도입(introducing)하고, 마이크로웨이브와 MMIC 간의 간격을 증가시키고, 증폭기 게인(gain)을 감소시키는 것을 포함한다. 이러한 방법은 일부 성능 향상을 제공할 수 있지만, 결정적이지 않은 시행착오 방법이라는 단점이 있다. 결과적으로 복잡한 마이크로웨이브 회로는 종종 설계 및 제조 사이클을 지연시키는 커플링 문제에 직면한다. 업소버 블록은 중요한 회로에 손실을 야기할 수 있고, 상당한 단위 간 변동성(variability)을 가지며, 완전히 효과적이지 않을 수 있다. 중요한 MMIC 간의 간격을 증가시키는 것은 제한된 공간으로 인해, 일반적으로 고주파 또는 고급 회로에 대해 실용적이지 않으며 새로운 과밀도가 높은 PCB 레이아웃 조건을 발생시키며 항상 효과적인 것은 아니다. 증폭기 게인을 감소시키는 것은 전체 시스템 성능을 저하시키고, 제조 결함 위험을 증가시키며, 성능 향상을 제한한다.
본 발명의 실시예는 패치 라디에이터와 같은 라디에이터 내에 프론트 엔드 마이크로웨이브 컴포넌트를 갖는 리액티브 필드 어레이를 위한 방법 및 장치를 제공한다. 라디에이팅 소자(radiating element)와 전기 회로망으로부터의 연결은 본질적으로 손실이 없다. 실시예들에서, 전기 회로망은 MMIC로 제공되며, MMIC는 패키지 비용 및 손실을 제거하는 베어 다이(bare die) 구성일 수 있다. 실시예들에서, 라디에이터(radiator) 포트로부터 제1 수신 증폭기까지의 전기적 경로 길이는 본질적으로 0이므로 최소한의 프론트 엔드 손실을 달성할 수 있다. 라디에이터의 리액티브 필드 내의 프론트 엔드 MMIC를 장착(housing)하는 것은 크기와 중량을 전례 없는 수준으로 감소시킨다.
일부 실시예에서, 알려진 모드 억제(suppression) 기술이 사용될 수 있다. 일부 실시예에서, 라디에이터는 MMIC 또는 다른 회로를 갖는 패치 컨덕터 아래의 캐비티에 쇼팅 포스트(shorting posts)를 포함시킴으로써 고차 모드 억제를 포함한다.
실시예에서, PCB를 함유하는(containing) 캐비티는 캐비티 내에서 고차 모드 억제를 달성하도록 위치된 일련의 쇼팅 포스트를 포함한다. 캐비티는 하단 그라운드 평면으로 간주될 수 있는 제1 그라운드 평면과 상단 그라운드 평면으로 간주될 수 있는 제2 그라운드 평면을 포함할 수 있다. 캐비티는 캐비티의 에지에서의 전도성 벽으로 정의될 수 있다. 하나 이상의 IC가 PCB 표면 상에 장착될 수 있다. 쇼팅 포스트는 고차 모드를 억제하기 위해 제2 그라운드 평면으로부터 캐비티까지 연장될 수 있다.
일 양태에서, 라디에이터는 패치 안테나 레이어 및 제1 그라운드 평면 레이어를 포함하는 안테나; 및 액티브 영역에 위치되는 집적 회로를 포함하고, 상기 안테나는 상기 패치 안테나 레이어 및 상기 제1 그라운드 평면 레이어 사이의 상기 라디에이터의 리액티브 필드 영역을 가질 수 있다.
라디에이터는 다음 특징들 중 하나 이상을 포함할 수 있다: 상기 집적 회로는 모놀리식 마이크로웨이브 집적 회로(Monolithic Microwave Integrated Circuit, MMIC)를 포함하고, 상기 MMIC는 베어 다이이고, 상기 MMIC는 어떠한 와이어 본드 연결도 갖지 않고, 상기 집적 회로는 (MMIC)를 포함하고, 상기 MMIC는 전력 증폭기, RF 스위치, 저소음 증폭기, 페이즈 시프터 및/또는 디지털 감쇠기, 로직 레이어를 포함할 수 있고, 상기 로직 레이어는 상기 MMIC에 연결되고, 상기 로직 레이어는 비아와 함께 상기 MMIC에 연결되고, 라디에이터는 제2 그라운드 레이어를 더 포함하고, 상기 제2 그라운드 레이어는 상기 패치 안테나 레이어에 연결되고, 상기 제2 그라운드 레이어는 비아에 의해 상기 패치 안테나 레이어에 연결되고, 상기 라디에이터는 2.2mm보다 작거나 같은 두께를 갖고, 상기 라디에이터는 상기 안테나, 상기 패치 안테나 상의 페인트 레이어, 적어도 하나의 MMIC를 포함하는 상기 집적 회로, 본드 필름, 라미네이트 레이어, 제2 그라운드 평면 레이어, 로직 레이어 및 구조적 캐리어 레이어를 포함하고, 상기 라디에이터는 2.0 kg/mm2보다 작은 밀도를 갖는다.
또다른 양태에서, 방법은 패치 안테나 레이어 및 제1 그라운드 평면 레이어를 포함하는 안테나를 채용하는 단계; 및 액티브 영역에 위치되는 집적 회로를 채용하는 단계를 포함하고, 상기 안테나는 상기 패치 안테나 레이어 및 상기 제1 그라운드 평면 레이어 사이의 상기 라디에이터의 리액티브 필드 영역을 가지고, 상기 안테나는 라디에이터의 일부를 형성한다.
방법은 다음 특징들 중 하나 시아을 포함할 수 있다: 상기 집적 회로는 모놀리식 마이크로웨이브 집적 회로(Monolithic Microwave Integrated Circuit, MMIC)를 포함하고, 상기 MMIC는 베어 다이이고, 상기 MMIC는 어떠한 와이어 본드 연결도 갖지 않고, 상기 집적 회로는 (MMIC)를 포함하고, 상기 MMIC는 전력 증폭기, RF 스위치, 저소음 증폭기, 페이즈 시프터 및/또는 디지털 감쇠기, 로직 레이어를 포함할 수 있고, 상기 로직 레이어는 상기 MMIC에 연결되고, 상기 로직 레이어는 비아와 함께 상기 MMIC에 연결되고, 라디에이터는 제2 그라운드 레이어를 더 포함하고, 상기 제2 그라운드 레이어는 상기 패치 안테나 레이어에 연결되고, 상기 제2 그라운드 레이어는 비아에 의해 상기 패치 안테나 레이어에 연결되고, 상기 라디에이터는 2.2mm보다 작거나 같은 두께를 갖고, 상기 라디에이터는 상기 안테나, 상기 패치 안테나 상의 페인트 레이어, 적어도 하나의 MMIC를 포함하는 상기 집적 회로, 본드 필름, 라미네이트 레이어, 제2 그라운드 평면 레이어, 로직 레이어 및 구조적 캐리어 레이어를 포함하고, 상기 라디에이터는 2.0 kg/mm2보다 작은 밀도를 갖는다.
본 발명 자체 뿐만 아니라, 본 발명의 전술한 특징은 도면에 대한 다음 설명으로부터 더욱 완벽하게 이해될 수 있다.
도 1 및 1a는 안테나 소자 아래의 캐비티에 위치된 MMIC들을 갖는 라디에이터의 예를 도시한다.
도 1b는 도 1의 라디에이터의 로직 레이어를 디멘션(dimension)의 예와 함께 도시한다.
도 1c는 도 1의 라디에이터를 디멘션의 예와 함께 도시한다.
도 2는 도 1의 라디에이터의 일부를 형성 할 수있는 회로의 예에 대한 개략도이다.
도 3은 페이즈(phased) 어레이 안테나를 형성할 수있는 라디에이터 소자의 타일(tiles)의 예를 도시한다.
도 4는 고차 모드 억제를 위한 PCB와 쇼팅 포스트를 갖는 캐비티를 도시한다.
도 5는 쇼팅 포스트를 갖는 2x2 단위 셀을 갖는 캐비티 내 PCB의 평면도이다.
도 6a는 모드 억제 없는 캐비티 내의 E-필드 강도를 그래픽으로 표현한 것이다.
도 6b는 모드 억제의 예와 함께 캐비티 내 E-field 강도를 그래픽으로 표현한 것이다.
도 7은 갭이 있는 쇼팅 포스트 분포의 예를 갖는 캐비티의 개략도이다.
도 8은 IC들과 쇼팅 포스트를 갖는 개념적(notional) PCB의 평면도를 도시한다.
도 9a 및 9b는 쇼팅 포스트를 형성하는 장비의 개략도이다.
도 10은 고차 모드 억제를 위한 쇼팅 포스트를 제공하는 단계 시퀀스의 예를 도시하는 흐름도이다.
도 1 및 1a는 라디에이터의 리액티브(reactive) 필드 영역 내에 전기 회로망(circuitry)을 갖는 라디에이터(100)의 예를 도시한다. 집적 회로(integrated circuits)(102)는 패치 안테나 레이어(106) 아래의 캐비티(104) 내에 하나 이상의 MMIC(모놀리식 마이크로웨이브 집적 회로)를 포함할 수 있다. 패치 안테나 레이어(106)는 원하는 특성을 갖는 페인트와 같은 소재(108)로 커버될(covered) 수 있다. 당업계에서 알려진 바와 같이 MMIC는 마이크로웨이브 주파수(예: 300MHz 내지 300GHz)에서 작동하는 집적 회로들(ICs)을 지칭한다. MMIC의 예는 신호 믹서(signal mixers), 전력 증폭기(power amplifiers), 저소음 증폭기(low noise amplifiers)(LNAs) 및 고주파 스위치(high-frequency switches)를 포함한다. MMIC 장치의 입력 및 출력은 일반적으로 50 Ohm 임피던스와 매치된다(matched).
도시된 실시예에서, 스트립라인에 제공될 수 있는 그라운드 레이어(110)는 MMIC(102) 아래에 있고 유전체 소재의 레이어(112)에 의해 분리된다. 유전체 소재로서 제공될 수 있는 라디에이터 기판 레이어(114)는 예를 들어 구리를 포함할 수 있는 그라운드 레이어(110)와 추가 그라운드 레이어(116) 사이에 위치된다. 그라운드 레이어(116) 아래의 로직 레이어(118)는 디지털 전기 회로망 및 DC 전력 분배를 포함할 수 있다. 로직 레이어(118)는 캐리어 레이어(120)의 상단에 위치될 수 있다.
실시예에서, 패치 레이어(106) 및 그라운드 레이어(110)는 패치 안테나를 제공한다. 안테나로부터의 프린징(fringing) 필드는 라디에이션(radiation)을 담당한다. 안테나 에지 상에서의 프린징 E-필드는 위상이 합산되어 안테나의 라디에이션을 생성한다. 패치 안테나 상에서의 위상이 합산되고 반대 방향의 동일한 전류가 그라운드 평면에 존재하여 라디에이션을 캔슬한다. 안테나 라디에이션은 유리한 전압 분포로 인해 프린징 필드로부터 발생한다. 즉, 라디에이션은 전류가 아닌 전압으로 인해 발생한다. 패치 안테나는 전압 라디에이터로 간주될 수 있다. 실시예에서, MMIC(102)는 패치(106)와 그라운드 레이어(110) 사이의 액티브 영역에 위치된다.
제1 비아(122)는 그라운드 레이어(116)로부터 패치 라디에이터(106)로의 연결을 제공하고, 제2 비아(124)는 로직 레이어(118)로부터 MMIC(102)로의 연결을 제공한다. 예시적인 실시예에서, 다중 비아가 MMIC(102)에 연결된다.
실시예에서, 컴포넌트 모듈(126)은 저항기, 인덕터 및/또는 커패시터(RLC)와 같은 패시브 컴포넌트와 같은 다양한 회로 컴포넌트를 포함할 수 있으며, 로직 레이어(118) 근처에 제공될 수 있다. 당업자에게 알려진 다양한 회로 컴포넌트는 컴포넌트 모듈(126)의 일부를 형성할 수 있는 것으로 이해된다.
실시예에서, MMIC(102)는 베어 다이 컴포넌트를 포함하며, 예를 들어 MMIC는 MMIC에 필요한 면적 및 높이를 상당히 감소시키는 패키지(봉지제(encapsulant))를 포함하지 않는다. MMIC(102)는 와이어 본드(wirebonds) 대신 프린트된(printed) 베이스 연결(base connections)을 가질 수 있다.
도 1b는 도 1의 로직 레이어(118)에 대한 예제 레이어 및 레이어 두께를 도시하며, 도 1c는 도 1의 예제 라디에이터(100)의 예제 레이어 두께를 도시한다. 볼 수 있는 바와 같이, 도시된 실시예에서, 예시적인 라디에이터(100)의 전체 두께는 약 0.086인치(2.2mm) 미만이다. 이 두께는 임의의 알려진 라디에이터보다 작다. 실시예에서, 상술한 라디에이터 실시예를 갖는 어레이는 2.0 kg/m2 미만의 중량을 가질 수 있다. 이러한 가벼운 중량은 예를 들어 우주 기반 및 공중 레이더를 포함하는 중량이 중요한 응용 분야에서 매우 바람직하다는 것을 쉽게 이해할 수 있다. 어떠한 기존의 어레이도 이렇게 낮은 중량 밀도를 갖는 것으로 알려져 있지 않다.
도시된 실시예에서 TLY-5 은 사용될 수 있는 약 2.2 정도의 유전상수를 갖는 라미네이트 레이어 소재의 일 예로서 TACONIC의 TLY-5 을 지칭하는 것으로 이해된다. 적합한 라미네이트는 직조 유리 섬유 보강재를 사용하고 유리로 채워진 PTFE 복합재를 포함할 수 있다. 저중량 요구 사항을 충족하려면 재료의 밀도가 낮아야 한다.
도 2는 도 1의 라디에이터(100)의 일부를 형성할 수 있는 회로(200)의 예를 도시한다. 제1 영역(202)은 도 1에 도시된 패치 라디에이터(100)의 캐비티(104) 내의 MMIC(102)와 같은 MMIC를 위한 캐비티 내로의 비아 인터페이스를 제공한다. 도시된 실시예에서, 4 포트 어셈블리(202)는 마이크로웨이브 PWB로부터 패치 영역 내로 4개의 전송 라인을 가져온다. 이는 두 편광(polarizations)에 대한 송수신(transmit and receive)을 나타낸다. RX 포트는 라디에이터 피드(feed)에 연결하기 전에 두 개의 포트 LNA(210)를 통과한 다음 RF 스위치(208, 209)로 이동한다. TX 포트는 RF 스위치에 직접 연결된다. 예시적인 실시예에서, 비아 인터페이스는 4개의 비아를 포함한다. 제1 및 제2 연결부(204, 206)는 V 및 H 편광을 포함할 수 있는 도 1의 패치 안테나(102)와 같은 패치 안테나에 대한 인터페이스를 제공한다. RF 스위치(208, 209)는 라디에이터에 대한 송신 및 수신 동작 중에서 선택하도록 제어된다. LNA(210)는 수신 모드에서 스위치(208, 209)를 통해 패치 안테나에 선택적으로 커플링될 수 있다. 송신 모드에서는 전력 증폭기(미도시)의 신호가 스위치(208,209)를 통해 패치 안테나로 공급되어 에어로 전송된다. 라디에이터는 캐비티 내에 모드 억제를 포함할 수 있다. 예제 모드 억제 구성은 캐비티 내의 쇼팅 포스트, MMIC 회로 위의 얇은 업소버 레이어, PCB 상에서의 업소버 블록, MMIC 분리 증가, 증폭기 게인 제한 등을 포함할 수 있다.
도 3은 어레이로부터 분리된 것으로 도시된 라디에이터의 타일 또는 서브 어레이(302) 내에서 상술한 예시적인 라디에이터 실시예를 갖는 예시적인 어레이(300)를 도시한다. 라디에이터의 실시예는 다양한 안테나 어레이에 사용될 수 있는 것으로 이해된다.
리액티브 필드 어레이의 예시적인 실시예는 통합된 베어 다이 MMIC를 갖는 라디에이터를 포함할 수 있다. 실시예에서, MMIC 내의 전기 회로망은 예를 들어 패치 라디에이터에 필요한 공간을 제한하기 위해 비교적 단순할 수 있다. 일부 라디에이터 실시예는 표면 실장 기술(SMT)과 호환되며 알려진 PCB 레이아웃 프로세스에 통합될 수 있다.
상술한 라디에이터 실시예는 X 내지 Ku 대역 페이즈 어레이와 같은 기존의 라디에이터에 비해 페이즈 어레이에 대해 상당한 중량 감소를 달성한다는 점을 이해하게 될 것이다. 이러한 중량 감소는 웨어러블 센서 및 통신, 바람직한 항공기 센서 및 새로운 등급의 우주 기반 어레이, 레이더, CubeSATS 및 NanoSAT를 가능하게 한다.
라디에이터 레퍼런스의 실시예와 관련하여, 본원에서는 특정 어레이 형상 및/또는 크기를 갖는 어레이 안테나(예를 들어, 특정 개수의 안테나 소자) 또는 특정 개수의 안테나 소자로 구성된 어레이 안테나에 대한 레퍼런스가 때때로 이루어지는 것으로 이해된다. 그러나 당업계의 일반적인 기술 중 하나는 본원에 설명된 개념, 회로 및 기법이 어레이 안테나의 다양한 크기, 형상 및 유형에 적용할 수 있다는 점을 인식할 것이다.
따라서 본원에 제공된 설명은 실질적으로 정사각형 또는 직사각형 모양을 가지며 각각 실질적으로 정사각형 또는 직사각형 형상을 갖는 요소로 구성된 어레이 안테나의 맥락에서 보호하려는 개념, 시스템 및 회로를 설명하지만, 통상의 기술자는 이 개념이 다양한 크기, 모양을 가진 어레이 안테나 및 안테나 소자의 다른 크기와 모양에도 동일하게 적용된다는 점을 인식하게 될 것이다.
또한, 본원에서는 특정 주파수에서 작동하도록 구성된 특정 유형, 크기 및/또는 형상의 안테나 소자를 포함하는 어레이 안테나를 참조하기도 한다. 통상의 기술자는 물론 다른 안테나 형상도 사용될 수 있으며 하나 이상의 안테나 소자의 크기가 RF 주파수 범위의 모든 주파수에서 작동하도록 선택될 수 있다는 것을 인식할 것이다.
또한 안테나 소자는 임의의 모양의 격자 배열을 포함하는 비주기적 또는 기타 기하학적 배열 뿐만 아니라 직사각형, 원형 정사각형, 삼각형(예: 정삼각형 또는 이등변 삼각형)과 같은 주기적 격자 배열(또는 구성)을 포함하는 복수의 상이한 안테나 소자 격자 배열 및 나선형 구성 중 어느 하나를 갖는 안테나 소자가 제공될 수 있다는 점이 인식되어야 한다.
도 4는 캐비티에서 고차 모드 억제를 달성하도록 위치되는 쇼팅 포스트(402)를 갖는 예제 캐비티(400)를 도시한다. 도시된 실시예에서, 캐비티(400)는 하단 그라운드 평면으로 간주될 수 있는 제1 그라운드 평면(404) 및 상단 그라운드 평면으로 간주될 수 있는 제2 그라운드 평면(406)을 포함한다. 캐비티(400)는 캐비티의 에지에서의 전도성 벽(408)에 의해 정의된다. IC(410)는 유전체 레이어(414)를 포함하는 PCB(412)의 표면 상에 장착된다. 도시된 실시예에서, 마이크로스트립(microstrip) 피드(feed) 라인(416)은 IC(410)에 연결된다. 쇼팅 포스트(402)는 제1 그라운드 평면(404)으로부터 도금된 관통 구멍에 의해 또는 비아(418)에 의해 캐비티(400) 내로 연장된다.
도 5는 예제 2x2 단위 셀을 사용한 마이크로웨이브 인쇄 회로 기판(PCB)(500)의 예를 도시하여, 파선으로 표시된 것처럼 4개의 단위 셀(502a-d)이 있다. 도 4에서 도시된 바와 같이, PCB는 전도성 벽으로 둘러싸인 캐비티에 위치될 수 있다. PCB는 커패시터, 저항기 등과 같은 다수의 IC 및 컴포넌트를 포함한다. 제1 IC(504)는 단위 셀(502)의 교차점에 위치된다. IC는 특정 애플리케이션의 요구 사항을 충족하는 데 적합한 모든 실용적인 장치를 포함할 수 있다. 특정 실시예에서, 제1 IC(504)는 예를 들어 스위치, 전력 및/또는 저소음 증폭기에 커플링된 4-1 빔포머(beamformer)와 같은 빔포머 장치를 포함한다. 일련의 도금 관통 구멍(506)이 다양한 위치에 도시된다. 본원에 자세히 설명된 바와 같이, 쇼팅 포스트(미도시)는 다양한 위치에 위치되어 고차 모드 커플링을 줄일 수 있다.
도 6a는 모드 억제가 없는 캐비티 내의 PCB에 대해 시뮬레이션된 E-필드(600)를 도시한다. 보다시피 고차 모드 커플링이 있는 많은 영역(602)이 있다. 도 6b는 일련의 쇼팅 포스트에 의해 제공되는 고차 모드 억제와 함께, 도 5에 도시된 PCB와 같은 캐비티 내의 PCB에 대해 시뮬레이션된 E 필드를 도시한다. 도시된 실시예에서, 인접한 단위 셀 분리에 대해 30dB 향상이 도시된다. 도시된 예시 모드 억제에는 필드 생성 IC 또는 기타 소스(source)를 둘러싸는 8개의 수신기(604)가 있다. 원하는 고차 모드 억제를 달성하기 위해 단위 셀의 에지에 위치되는 쇼팅 포스트(606)가 있다.
실시예에서, 컷오프(cutoff) 바운더리는 고차 모드 커플링을 억제하기 위한 쇼팅 포스트를 배치하는데 사용된다. 이러한 커플링 모드는 임피던스 불일치, 분산, 증폭기 진동, 절연 불량을 포함하는 예상치 못한 전기적 문제를 야기한다. 이러한 문제는 캐비티 모드를 고려하지 않고 정확하게 모델링하기 어려운 경우가 많기 때문에 발생한다. 결과적으로 이러한 모드는 비싸고 신중하게 설계된 회로에 침입하여 종종 허용되지 않는 전기적 성능을 생성한다.
이전에 고차 모드 커플링을 처리하려는 시도는 마이크로웨이브 PCB 어셈블리 내로 얇은 업소버(absorber) 레이어를 삽입하고, 업소버 블록을 도입(introducing)하고, 마이크로웨이브와 MMIC 간의 간격을 증가시키고, 증폭기 게인(gain)을 감소시키는 것을 포함한다. 이러한 방법은 일부 성능 향상을 제공할 수 있지만, 결정적이지 않은 시행착오 방법이라는 단점이 있다. 결과적으로 복잡한 마이크로웨이브 회로는 종종 설계 및 제조 사이클을 지연시키는 커플링 문제에 직면한다. 업소버 블록은 중요한 회로에 손실을 야기할 수 있고, 상당한 단위 간 변동성(variability)을 가지며, 완전히 효과적이지 않을 수 있다. 중요한 MMIC 간의 간격을 증가시키는 것은 제한된 공간으로 인해, 일반적으로 고주파 또는 고급 회로에 대해 실용적이지 않으며 새로운 과밀도가 높은 PCB 레이아웃 조건을 발생시키며 항상 효과적인 것은 아니다. 증폭기 게인을 감소시키는 것은 전체 시스템 성능을 저하시키고, 제조 결함 위험을 증가시키며, 성능 향상을 제한한다.
고차 모드 억제의 예시적인 실시예는 의도된 TEM 전파에 미치는 영향을 최소화하면서 커플링을 감소시킨다. 실시예에서, 쇼팅 포스트는 PCB 레이아웃 프로세스에 쉽게 통합될 수 있는 표면 실장 기술(SMT) 기술을 사용하여 형성된다.
실시예에서, PCB 설계는 FEM(유한 요소법) 풀 웨이브(full wave) 솔버(solver)를 사용하여 분석되어 고차 캐비티 모드를 식별한다. 캐비티의 전체 크기는 저손실 커플링 메커니즘을 형성하는 모드 컴포지션(composition)을 결정한다. 전도성 쇼팅 포스트는 의도된 마이크로스트립 TEM 필드에 거의 영향을 주지 않고 캐비티 모드 커플링을 차단한다(cut off).
쇼팅 또는 그라운드 포스트를 사용하여 단위 셀 주위에 에지 벽을 만들면 더 작은 효과 단위 셀이 생성되어 캐비티의 최소 공진 주파수를 증가시킨다. 일반적으로 쇼팅 포스트에 의해 생성된 '벽'은 연속적일 필요가 없다. 실시예에서, 벽은 아래에 더 자세히 설명된 바와 같이 갭을 가질 수 있다. 이 갭의 크기는 허용되는 단위 셀 간 커플링을 결정한다. 쇼팅 포스트는 유닛 셀 내에 배치되어 리액티브 필드로 인한 직접적인 포인트 투 포인트(point-to-point) 커플링을 다룰 수 있을 뿐만 아니라, 고차 공진 모드를 억제할 수 있다.
도 7은 단위 셀의 둘레 주위의 일련의 쇼팅 포스트(702)를 갖는 단위 셀(700)의 예를 도시한다. 도시된 실시예에서, 캐비티(704)는 중앙 쇼팅 포스트(706)를 포함한다. 캐비티(704)의 각 측면은 쇼팅 포스트(702)가 배치되지 않는 갭(708)을 포함할 수 있다. 원하는 수준의 모드 억제를 달성하기 위해 갭(708)은 디멘션 되어야한다. 캐비티(704)는 동축 연결을 위한 포트와 같은 커넥터(710)를 포함할 수 있다.
도 8은 고차 모드 억제를 위한 일련의 쇼팅 포스트(802)를 갖는 PCB(800)의 예제 레이아웃을 도시한다. 도시된 실시예에서, 2x2 단위 셀(U1, U2, U3, U4) 구조가 정의된다. SMT IC를 포함할 수 있는 다수의 MMIC(804)가 PCB(800) 상에 배치된다. 출력 포트(806)는 PCB(800)에 외부 연결을 제공할 수 있다. 트레이스(traces)(808)는 MMIC를 상호 연결한다.
도시된 실시예에서, 쇼팅 포스트(802)는 단위 셀의 세트 사이의 누출(leakage)을 방지하기 위해 더 작은 유효 캐비티를 생성하기 위한 '부드러운' 원을 형성하도록 위치된다. 실시예에서, 쇼팅 포스트(802)는 IC(804) 주위에 일반적으로 원형 형성을 제공한다. 실시예에서, 디멘션 A로 도시된 쇼팅 포스트(802) 사이의 간격은 대략 λ/5이다. 실시예에서, λ/5의 모드 억제 핀(pin) 간격은 단위 셀 간의 30dB 분리를 달성한다. 컴포넌트 및 마이크로스트립 트레이스 주위에 핀이 배치되어야 하는 실제 회로에는 λ/5 이하의 간격 규칙이 적용될 수 있다.
단위 셀 내의 쇼팅 포스트(802)는 저차수/대역 내 모드의(modal) 필드 구조를 지원하지 않는 바운더리 조건을 생성함으로써 2x2 단위 셀 구조 내의 커플링을 감소시키고, 높은 커플링 지점(예: 칩 인터페이스, 출력으로의 전환 등) 사이의 가시선을 차단함으로써 직접적인 리액티브 필드 커플링을 방지한다. 쇼팅 포스트(802)는 임의의 적합한 기술을 사용하여 형성될 수 있다.
도 9a 및 9b에 도시된 일 실시예에서 쇼팅 포스트는 와이어 본딩 시스템을 사용하여 형성되어 스터드 범프(stud bumps)를 형성한다. 와이어(900)는 캐필러리라고 지칭될 수 있는 바늘 모양의 공구(902)를 통해 공급된다. 캐필러리(902)의 팁(tip)에 있는 와이어를 용융시키기 위해 와이어(900)에 고전압 전하가 인가된다. 와이어(900)의 팁은 용융 금속의 표면 장력으로 인해 볼(ball)(904) 안으로 형성한다. 볼(904)은 빠르게 고형화되고 캐필러리(902)는 일반적으로 적어도 섭씨 125도로 가열되는 칩의 표면으로 하강된다(lowered). 그런 다음 기계는 캐필러리(902)를 아래로 밀고 트랜스듀서(transducer)가 부착된 상태에서 초음파 에너지를 공급한다. 조합된 열, 압력 및 초음파 에너지는 금속 볼과 칩의 표면 사이에 용접(weld)을 생성한다. 스터드 범프라고 지칭될 수 있는 일련의 볼이 서로의 상단에 스택될 수 있다. 스터드 범프는 특정 용도의 요구 사항을 충족하기 위해 임의의 실용적인 디멘션을 갖는 것으로 형성될 수 있다. 실시예에서, 스터드 범프는 직경이 5밀(mils) 정도일 수 있다.
도 10은 본 발명의 예시적인 실시예에 따라 캐비티 내에서 고차 모드 억제를 제공하기 위한 단계들의 예시적인 시퀀스를 도시한다. 단계(1000)에서는 PCB를 함유하는 캐비티의 디멘션이 수신된다. 디멘션의 예로는 캐비티의 길이, 너비 및 높이가 있다. 실시예에서, 캐비티는 전도성 벽에 의해 정의된다. 단계(1002)에서는 PCB의 레이아웃이 수신된다. 예를 들어, 레이아웃은 PCB상의 IC, 컴포넌트 등의 위치를 포함할 수 있다. 단계(1004)에서는 쇼팅 포스트의 위치가 결정된다. 단계(1006)에서, 원하는 고차 모드 억제를 제공하기 위해 결정된 위치에 쇼팅 포스트가 형성된다.
"수직(vertical)", "위(above)", "아래(below)", "아래쪽(lower)", "위쪽(upper)", "왼쪽(left)", "오른쪽(right)" 등과 같은 상대 용어가 예시 실시예의 이해를 용이하게 하는 데 사용될 수 있지만, 이러한 용어는 어떤 식으로든 청구된 발명의 범위를 제한하기 위한 것이 아니다. 이러한 용어 및 이와 유사한 관련 용어는 어떤 식으로든 제한적인 것으로 해석되는 것이 아니라 본 발명의 실시예를 설명하는 편의의 용어로 해석된다.
본원에 설명된 개념, 시스템, 회로 및 기술의 적어도 일부 실시예의 응용 분야는 선박 기반, 에어본(airborne)(예: 비행기, 미사일 또는 무인 항공기(UAV)), 우주 및 위성 응용 분야를 포함하는 다양한 응용 분야에 대한 레이더, 전자전(EW) 및 광범위한 범위의 통신 시스템을 포함하지만 이에 국한되지 않는 군사 및 비군사적(즉, 상업적) 응용 분야를 포함한다. 따라서 본원에 설명된 회로는 레이더 시스템 또는 통신 시스템의 일부로 사용될 수 있다는 점이 인식되어야 한다. 명심해야 한다.
본 발명의 예시적인 실시예를 설명하면, 이제 통상의 기술자에게 그들의 개념을 통합하는 다른 실시예들도 사용될 수 있다는 것이 명백해질 것이다. 본원에 함유된 실시예는 개시된 실시예에만 국한되지 않아야 하며, 오히려 첨부된 청구범위의 사상 및 범위에 의해서만 제한되어야 한다. 본원에 인용된 모든 간행물 및 참고 문헌은 전체적으로 참조용으로 본원에 명시적으로 통합되어 있다.
본원에 기술된 상이한 실시예의 요소들은 조합되어 상기에 구체적으로 기재되지 않은 다른 실시예를 형성할 수 있다. 단일 실시예의 맥락에서 설명되는 다양한 요소들도 개별적으로 또는 임의의 적절한 하위 조합으로 제공될 수 있다. 본원에 구체적으로 설명되지 않은 다른 실시예들도 다음 청구항의 범위 내에 있다.

Claims (20)

  1. 라디에이터에 있어서,
    패치 안테나 레이어 및 제1 그라운드 평면 레이어를 포함하는 안테나; 및
    액티브 영역에 위치되는 집적 회로를 포함하고,
    상기 안테나는 상기 패치 안테나 레이어 및 상기 제1 그라운드 평면 레이어 사이의 상기 라디에이터의 리액티브 필드 영역을 갖는, 라디에이터.
  2. 제1항에 있어서,
    상기 집적 회로는 모놀리식 마이크로웨이브 집적 회로(MMIC)를 포함하는, 라디에이터.
  3. 제1항에 있어서,
    상기 MMIC는 베어 다이인, 라디에이터.
  4. 제1항에 있어서,
    상기 MMIC는 어떠한 와이어 본드 연결도 갖지 않는, 라디에이터.
  5. 제1항에 있어서,
    상기 집적 회로는 (MMIC)를 포함하고,
    상기 MMIC는 전력 증폭기, RF 스위치, 저소음 증폭기, 페이즈 시프터 및/또는 디지털 감쇠기를 포함할 수 있는, 라디에이터.
  6. 제2항에 있어서,
    로직 레이어를 더 포함하고,
    상기 로직 레이어는 상기 MMIC에 연결되는, 라디에이터.
  7. 제6항에 있어서,
    상기 로직 레이어는 비아와 함께 상기 MMIC에 연결되는, 라디에이터.
  8. 제1항에 있어서,
    제2 그라운드 레이어를 더 포함하고,
    상기 제2 그라운드 레이어는 상기 패치 안테나 레이어에 연결되는, 라디에이터.
  9. 제1항에 있어서,
    상기 제2 그라운드 레이어는 비아에 의해 상기 패치 안테나 레이어에 연결되는, 라디에이터.
  10. 제1항에 있어서,
    상기 라디에이터는 2.2mm보다 작거나 같은 두께를 갖는, 라디에이터.
  11. 제10항에 있어서,
    상기 라디에이터는 상기 안테나, 상기 패치 안테나 상의 페인트 레이어, 적어도 하나의 MMIC를 포함하는 상기 집적 회로, 본드 필름, 라미네이트 레이어, 제2 그라운드 평면 레이어, 로직 레이어 및 구조적 캐리어 레이어를 포함하는, 라디에이터.
  12. 제11항에 있어서,
    상기 라디에이터는 2.0 kg/mm2보다 작은 밀도를 갖는, 라디에이터.
  13. 방법에 있어서,
    패치 안테나 레이어 및 제1 그라운드 평면 레이어를 포함하는 안테나를 채용하는 단계; 및
    액티브 영역에 위치되는 집적 회로를 채용하는 단계를 포함하고,
    상기 안테나는 상기 패치 안테나 레이어 및 상기 제1 그라운드 평면 레이어 사이의 상기 라디에이터의 리액티브 필드 영역을 가지고,
    상기 안테나는 라디에이터의 일부를 형성하는, 방법.
  14. 제13항에 있어서,
    상기 집적 회로는 모놀리식 마이크로웨이프 집적 회로(MMIC)를 포함하는, 방법.
  15. 제13항에 있어서,
    상기 MMIC는 베어 다이인, 방법.
  16. 제13항에 있어서,
    상기 MMIC는 어떠한 와이어 본드 연결도 갖지 않는, 방법.
  17. 제13항에 있어서,
    상기 집적 회로는 (MMIC)를 포함하고,
    상기 MMIC는 전력 증폭기, RF 스위치, 저소음 증폭기, 페이즈 시프터 및/또는 디지털 감쇠기를 포함할 수 있는, 방법.
  18. 제13항에 있어서,
    제2 그라운드 레이어를 채용하는 단계를 더 포함하고,
    상기 제2 그라운드 레이어는 상기 패치 안테나 레이어에 연결되는, 방법.
  19. 제18항에 있어서,
    상기 제2 그라운드 레이어는 비아에 의해 상기 패치 안테나 레이어에 연결되는, 방법.
  20. 제13항에 있어서,
    상기 라디에이터는 2.2mm보다 작거나 같은 두께를 갖는, 방법.
KR1020227037251A 2020-05-15 2021-01-21 리액티브 어레이 KR20220158801A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/874,790 US11336032B2 (en) 2020-05-15 2020-05-15 Reactive array
US16/874,790 2020-05-15
PCT/US2021/014263 WO2021230926A1 (en) 2020-05-15 2021-01-21 Reactive array

Publications (1)

Publication Number Publication Date
KR20220158801A true KR20220158801A (ko) 2022-12-01

Family

ID=74592817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227037251A KR20220158801A (ko) 2020-05-15 2021-01-21 리액티브 어레이

Country Status (6)

Country Link
US (1) US11336032B2 (ko)
EP (1) EP4150704A1 (ko)
JP (1) JP2023525028A (ko)
KR (1) KR20220158801A (ko)
TW (1) TWI773111B (ko)
WO (1) WO2021230926A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220139843A1 (en) * 2019-04-10 2022-05-05 Intel Corporation Resilient electrical connectors for electromagnetic interference shielding structures in integrated circuit assemblies

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141692B2 (ja) 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
JP4684730B2 (ja) * 2004-04-30 2011-05-18 シャープ株式会社 高周波半導体装置、送信装置および受信装置
US7696885B2 (en) 2007-06-21 2010-04-13 Round Rock Research, Llc Methods and systems of attaching a radio transceiver to an antenna
US8867226B2 (en) 2011-06-27 2014-10-21 Raytheon Company Monolithic microwave integrated circuits (MMICs) having conductor-backed coplanar waveguides and method of designing such MMICs
WO2013084479A1 (ja) * 2011-12-05 2013-06-13 パナソニック株式会社 無線モジュール
TWI593334B (zh) * 2011-12-07 2017-07-21 Panasonic Ip Man Co Ltd Wireless module
KR20130084124A (ko) 2012-01-16 2013-07-24 삼성전자주식회사 통신장치
US8754818B2 (en) * 2012-07-05 2014-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated antenna structure on separate semiconductor die
US9779990B2 (en) * 2013-02-27 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated antenna on interposer substrate
US9620464B2 (en) * 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
US10438907B2 (en) 2016-12-11 2019-10-08 Cyntec Co., Ltd. Wireless package with antenna connector and fabrication method thereof
US11088098B2 (en) * 2019-08-12 2021-08-10 Viasat, Inc. Integrated structures with antenna elements and IC chips employing edge contact connections

Also Published As

Publication number Publication date
JP2023525028A (ja) 2023-06-14
TW202147692A (zh) 2021-12-16
US20210359429A1 (en) 2021-11-18
TWI773111B (zh) 2022-08-01
WO2021230926A1 (en) 2021-11-18
US11336032B2 (en) 2022-05-17
EP4150704A1 (en) 2023-03-22

Similar Documents

Publication Publication Date Title
US11658390B2 (en) Wireless communications package with integrated antenna array
CN107046170B (zh) 主动扫描式相控阵列天线***的可扩展平面封装架构
EP3032651B1 (en) Switchable transmit and receive phased array antenna
JP5367904B2 (ja) パネル配列
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US11569574B2 (en) Millimeter wave phased array
TW201618377A (zh) 具有整合循環器的發送／接收子卡
US11336032B2 (en) Reactive array
EP3794678B1 (en) Additive manufactured reactive beamformer
US11317502B2 (en) PCB cavity mode suppression
GB2594935A (en) Modular high frequency device
US11145952B2 (en) Advanced communications array
Chung et al. A stitching technique for expanding large 3-D multi-layer antenna arrays in Ku-band using small array units

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right