KR20220153407A - Bonding method - Google Patents

Bonding method Download PDF

Info

Publication number
KR20220153407A
KR20220153407A KR1020210060956A KR20210060956A KR20220153407A KR 20220153407 A KR20220153407 A KR 20220153407A KR 1020210060956 A KR1020210060956 A KR 1020210060956A KR 20210060956 A KR20210060956 A KR 20210060956A KR 20220153407 A KR20220153407 A KR 20220153407A
Authority
KR
South Korea
Prior art keywords
wafer
dies
defective
base substrate
bonding
Prior art date
Application number
KR1020210060956A
Other languages
Korean (ko)
Other versions
KR102575887B1 (en
Inventor
정라파엘
차지수
이형섭
신승수
Original Assignee
정라파엘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정라파엘 filed Critical 정라파엘
Priority to KR1020210060956A priority Critical patent/KR102575887B1/en
Publication of KR20220153407A publication Critical patent/KR20220153407A/en
Application granted granted Critical
Publication of KR102575887B1 publication Critical patent/KR102575887B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

A bonding method attaches a preliminary wafer onto a carrier wafer and individualizes the preliminary wafer into a plurality of dies on the carrier wafer. A defective die among the dies is selectively removed from the carrier wafer to form a normal wafer having only a first good die. The normal wafer and a base substrate are positioned to face each other to bond the normal wave onto the base substrate and attach a second good die at a location of the defective die.

Description

본딩 방법{BONDING METHOD}Bonding method {BONDING METHOD}

본 발명의 실시예들은 본딩 방법에 관한 것이다. 보다 상세하게는, 본 발명의 실시예들은 복수의 다이들이 형성된 웨이퍼를 베이스 기판에 부착할 수 있는 본딩 방법에 관한 것이다. Embodiments of the present invention relate to a bonding method. More specifically, embodiments of the present invention relate to a bonding method capable of attaching a wafer on which a plurality of dies are formed to a base substrate.

전자 소자는, 반도체 제품, 광통신 및 디스플레이 등 다양한 분야에서 사용된다. 상기 전자 소자들은 제조 공정에서 양품 및 불량으로 분류되어 상기 불량을 제외하고 상기 양품으로 판정된 전자 소자들이 베이스 기판 상에 본딩될 수 있다.Electronic devices are used in various fields such as semiconductor products, optical communication, and displays. The electronic devices are classified into good products and defective products in a manufacturing process, and the electronic devices determined to be good products excluding the defective products may be bonded onto the base substrate.

상기 전자 소자들, 예를 들면 다이들을 베이스 기판 상에 본딩하는 다이 본딩 방법에 있어서, 캐리어 웨이퍼 상에 부착된 다이들 중 양품으로 판정된 정상 다이만을 선택하여, 상기 양품 다이들을 캐리어 웨이퍼로부터 디본딩하여, 상기 양품 다이들을 어태치 필름에 부착한다. 이어서, 상기 어태치 필름으로부터 양품 다이를 픽업하여 상기 베이스 기판 상에 본딩할 수 있다. 이때, 상기 양품 다이들을 상기 베이스 기판 상에 본딩하기 위한 본딩 공정은 예를 들면 열압착 공정을 포함할 수 있다. In the die bonding method of bonding the electronic devices, for example, dies, on a base substrate, only normal dies determined to be good products are selected from among dies attached to a carrier wafer, and the good dies are debonded from the carrier wafer. Thus, the good dies are attached to the attach film. Subsequently, a good die may be picked up from the attach film and bonded to the base substrate. In this case, a bonding process for bonding the non-defective dies onto the base substrate may include, for example, a thermal compression bonding process.

상기 열압착 공정에는 복수의 양품 다이를 픽업하여 상기 베이스 기판의 상면을 향하여 열가압함으로써 상기 양품 다이가 베이스 기판 상에 부착될 수 있다.In the thermal compression process, a plurality of non-defective dies may be picked up and thermally pressed toward an upper surface of the base substrate to attach the non-defective dies to the base substrate.

하지만, 상기 열압착 공정은 다이 단위로 픽업하고, 이송하여 열압착함으로써 상당한 오랜 시간이 소요될 수 있다. 한편, 웨이퍼 들을 상호 수직으로 적층하여 본딩하는 웨이퍼 투 웨이퍼(wafer to Wafer) 본딩 방식의 경우, 그 내부에 하나의 불량 다이가 있는 경우 제품 전체가 불량으로 판정되어, 제품 생산성을 지극히 악화시키는 문제가 있다.However, the thermocompression bonding process may take a considerably long time by picking up, transporting, and thermocompressing die units. On the other hand, in the case of a wafer-to-wafer bonding method in which wafers are vertically stacked and bonded, if there is one defective die therein, the entire product is judged to be defective, resulting in a problem of extremely deteriorating product productivity. have.

본 발명의 실시예들은 본딩 효율 및 제품 생산성을 개선할 수 있는 본딩 방법을 제공한다.Embodiments of the present invention provide a bonding method capable of improving bonding efficiency and product productivity.

본 발명의 실시예들에 따른 본딩 방법에 있어서, 캐리어 웨이퍼 상에 예비 웨이퍼를 부착하고, 상기 캐리어 웨이퍼 상에서 상기 예비 웨이퍼를 복수개로 다이로 개별화한다. 상기 다이들 중 불량 다이를 상기 캐리어 웨이퍼로부터 선택적으로 제거하여, 제1 양품 다이만을 갖는 정상 웨이퍼를 형성한다. 상기 정상 웨이퍼 및 베이스 기판을 상호 마주보록 위치시켜, 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하고, 상기 불량 다이의 위치에 제2 양품 다이를 부착시킨다.In the bonding method according to embodiments of the present invention, a preliminary wafer is attached to a carrier wafer, and the preliminary wafer is singulated into a plurality of dies on the carrier wafer. Among the dies, defective dies are selectively removed from the carrier wafer to form a good wafer having only first good dies. The normal wafer and the base substrate are positioned to face each other, the normal wafer is bonded to the base substrate, and a second good die is attached to the defective die.

본 발명의 일 실시예에 있어서, 상기 불량 다이를 상기 캐리어 웨이퍼로부터 선택적으로 제거하기 위하여, 상기 불량 다이에 레이저를 선택적으로 조사하는 제1 레이저 조사 공정이 수행될 수 있다.In one embodiment of the present invention, in order to selectively remove the defective dies from the carrier wafer, a first laser irradiation process of selectively irradiating a laser to the defective dies may be performed.

본 발명의 일 실시예에 있어서, 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하기 위하여, 제2 레이저 조사 공정이 수행될 수 있다.In one embodiment of the present invention, a second laser irradiation process may be performed to bond the normal wafer to the base substrate.

본 발명의 일 실시예에 있어서, 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하기 위하여, 상기 베이스 필름을 향하여 상기 정상 웨이퍼의 중심부로부터 외곽으로 순차적으로 1차 가압하고, 상기 복수의 제1 양품 다이들 사이에 위치하는 메탈 마스크를 이용하여 상기 다이들을 향하여 2차 가압할 수 있다.In one embodiment of the present invention, in order to bond the normal wafer to the base substrate, primary pressure is sequentially applied from the center of the normal wafer to the outside toward the base film, and between the plurality of first non-defective dies. Secondary pressure may be applied toward the dies by using a metal mask positioned at .

여기서, 상기 정상 웨이퍼의 중심부로부터 외곽으로 순차적으로 1차 가압할 때, 볼록 형상의 러버를 이용하여 상기 정상 웨이퍼를 가압할 수 있다.Here, when the normal wafer is firstly pressed sequentially from the center to the outer portion of the normal wafer, the normal wafer may be pressed using a convex-shaped rubber.

본 발명의 일 실시예에 있어서, 상기 불량 다이의 위치에 제2 양품 다이를 부착시키기 위하여, 퍼머넌트 본딩 공정이 수행될 수 있다.In one embodiment of the present invention, a permanent bonding process may be performed to attach the second non-defective die to the location of the defective die.

상술한 바와 같은 본 발명의 실시예들에 따르면, 불량 다이가 제거되고 제1 양품 다이를 갖는 정상 웨이퍼가 상기 베이스 기판에 웨이퍼 대 웨이퍼 본딩 공정을 통하여 부착됨으로써 보다 신속하게 본딩 공정이 수행될 수 있다. 결과적으로 본딩 공정이 보다 개선된 공정 효율을 가질 수 있다.According to the embodiments of the present invention as described above, since defective dies are removed and a good wafer having first good dies is attached to the base substrate through a wafer-to-wafer bonding process, the bonding process can be performed more quickly. . As a result, the bonding process can have more improved process efficiency.

나아가, 본딩 후 불량 다이를 양품 다이로 대체함으로써 개선된 생산성이 확보될 수 있다.Furthermore, improved productivity can be secured by replacing defective dies with good dies after bonding.

도 1은 본 발명의 일 실시예에 따른 본딩 방법을 설명하기 위한 순서도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 본딩 방법을 설명하기 위한 단면도들이다.
도 6은 도 1의 본딩 공정의 일 예를 설명하기 위한 단면도이다.
도 7은 도 1의 본딩 공정의 다른 예를 설명하기 위한 단면도이다.1 is a flowchart illustrating a bonding method according to an embodiment of the present invention.
2 to 5 are cross-sectional views for explaining a bonding method according to an embodiment of the present invention.
6 is a cross-sectional view for explaining an example of the bonding process of FIG. 1 .
7 is a cross-sectional view for explaining another example of the bonding process of FIG. 1 .

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention does not have to be configured as limited to the embodiments described below and may be embodied in various other forms. The following examples are not provided to fully complete the present invention, but rather to fully convey the scope of the present invention to those skilled in the art.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when one element is described as being disposed on or connected to another element, the element may be directly disposed on or connected to the other element, and other elements may be interposed therebetween. It could be. Alternatively, when an element is described as being directly disposed on or connected to another element, there cannot be another element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and/or parts, but the items are not limited by these terms. will not

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.Technical terms used in the embodiments of the present invention are only used for the purpose of describing specific embodiments, and are not intended to limit the present invention. In addition, unless otherwise limited, all terms including technical and scientific terms have the same meaning as can be understood by those skilled in the art having ordinary knowledge in the technical field of the present invention. The above terms, such as those defined in conventional dictionaries, shall be construed to have a meaning consistent with their meaning in the context of the relevant art and description of the present invention, unless expressly defined, ideally or excessively outwardly intuition. will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic illustrations of idealized embodiments of the present invention. Accordingly, variations from the shapes of the illustrations, eg, variations in manufacturing methods and/or tolerances, are fully foreseeable. Accordingly, embodiments of the present invention are not to be described as being limited to specific shapes of regions illustrated as diagrams, but to include variations in shapes, and elements described in the drawings are purely schematic and their shapes is not intended to describe the exact shape of the elements, nor is it intended to limit the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 본딩 방법을 설명하기 위한 순서도이다. 도 2 내지 도 5는 본 발명의 일 실시예에 따른 본딩 방법을 설명하기 위한 단면도들이다.1 is a flowchart illustrating a bonding method according to an embodiment of the present invention. 2 to 5 are cross-sectional views for explaining a bonding method according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 본딩 방법에 있어서, 캐리어 웨이퍼(30) 상에 부착되며, 복수개로 개별화될 다이들을 갖는 예비 웨이퍼(11)를 부착한다(S110). 상기 예비 웨이퍼(11)는 개별화될 복수의 다이들(10a, 10b)을 포함한다. 상기 예비 웨이퍼(11)는 캐리어 웨이퍼(30) 및 상기 예비 웨이퍼(11)를 캐리어 웨이퍼(30) 상에 점착시키는 점착층(20)을 포함할 수 있다.Referring to FIGS. 1 and 2 , in the bonding method according to an embodiment of the present invention, a preliminary wafer 11 attached to a carrier wafer 30 and having a plurality of individualized dies is attached (S110). . The preliminary wafer 11 includes a plurality of dies 10a, 10b to be singulated. The preliminary wafer 11 may include a carrier wafer 30 and an adhesive layer 20 adhering the preliminary wafer 11 onto the carrier wafer 30 .

상기 점착층(20)은, 비전도성 필름, 이방성 도전 필름과 같은 도전성 필름 등을 포함할 수 있다.The adhesive layer 20 may include a conductive film such as a non-conductive film or an anisotropic conductive film.

이어서, 상기 캐리어 웨이퍼(30) 상에서 상기 예비 웨이퍼(11)를 복수개로 다이(10a, 10b)로 개별화한다(S120). 이때, 상기 다이들(10a, 10b)은, 예를 들면 다이싱 공정을 통하여 개별화 될 수 있다. 또한, 상기 다이들(10a, 10b)은 검사 공정을 통하여 양품 및 불량으로 분류되어 있다. Subsequently, the preliminary wafer 11 is individualized into a plurality of dies 10a and 10b on the carrier wafer 30 (S120). In this case, the dies 10a and 10b may be individualized through, for example, a dicing process. In addition, the dies 10a and 10b are classified into good products and defective products through an inspection process.

상기 검사 공정은 예를 들면, 비전 검사 또는 전기적 컨택을 통하여 전기적 특성 검사를 들 수 있다.The inspection process may include, for example, vision inspection or electrical property inspection through electrical contact.

상기 검사 공정을 통하여 상기 다이(10a, 10b)는 제1 양품 다이(10a) 및 불량 다이(10b)로 분류될 수 있다. 또한, 상기 제1 양품 다이(10a) 및 불량 다이들(10b) 각각에 대한 위치 정보가 저장되어 있다. 상기 위치 정보의 예로는 m*n (m 및 n 각각은 자연수임)의 행렬 행태의 위치 좌표를 들 수 있다.Through the inspection process, the dies 10a and 10b may be classified into first good dies 10a and bad dies 10b. In addition, location information for each of the first good quality dies 10a and the bad dies 10b is stored. An example of the location information may be the location coordinates of a matrix of m*n (m and n are each a natural number).

도 1 및 도 3을 참조하면, 상기 다이들 중 불량 다이(10b)를 상기 캐리어 웨이퍼(30)로부터 선택적으로 제거한다(S130). 이로써, 제1 양품 다이만(10a)을 갖는 정상 웨이퍼(12)를 형성한다(S130). 상기 불량 다이(10b)를 상기 캐리어 웨이퍼(30)으로부터 제거하기 위한 자외선 조사 공정이 수행될 수 있다.Referring to FIGS. 1 and 3 , defective dies 10b among the dies are selectively removed from the carrier wafer 30 (S130). Thus, a normal wafer 12 having only the first non-defective die 10a is formed (S130). An ultraviolet irradiation process may be performed to remove the defective die 10b from the carrier wafer 30 .

이와 다르게, 자외선 조사 공정 대신에 상기 제1 레이저 조사 공정이 수행될 수 있다.Alternatively, the first laser irradiation process may be performed instead of the ultraviolet irradiation process.

상기 제1 레이저 조사 공정에 있어서, 상기 불량 다이(10b)에 레이저 광원(미도시)을 이용하여 레이저를 조사할 수 있다. 이때, 상기 점착층(30)의 점착력이 감소될 수 있다. 이로써, 상기 불량 다이(10b)가 상기 캐리어 웨이퍼(30)로부터 선택적으로 제거될 수 있다. 결과적으로 상기 캐리어 웨이퍼(30) 상에는 제1 양품 다이(10a)만이 존재할 수 있다.In the first laser irradiation process, a laser may be irradiated to the defective die 10b using a laser light source (not shown). At this time, the adhesive strength of the adhesive layer 30 may be reduced. Thus, the defective die 10b may be selectively removed from the carrier wafer 30 . As a result, only the first non-defective die 10a may exist on the carrier wafer 30 .

예를 들면, 상기 제1 레이저 조사 공정에 있어서, 200 내지 500 nm 의 파장, 0.5 내지 2 J/cm2 의 에너지 밀도 및 3μm x 5cm의 빔 형상을 갖는 레이저를 출력하는 레이저 광원이 이용될 수 있다. 상기 레이저 광원은 이동하면서 불량 다이들(10b)에 대하여 선택적으로 레이저를 조사할 수 있다. For example, in the first laser irradiation process, a laser light source that outputs a laser having a wavelength of 200 to 500 nm, an energy density of 0.5 to 2 J/cm2, and a beam shape of 3 μm x 5 cm may be used. The laser light source may selectively radiate laser light to the defective dies 10b while moving.

한편, 상기 불량 다이(10b)를 상기 예비 웨이퍼(11)로부터 제거하기 위하여, 피커(미도시)를 이용하여 픽앤플레이싱 공정이 수행될 수 있다. 상기 피커는 진공력, 전자기력을 이용하여 픽업 공정을 수행할 수 있다. 또한, 상기 피커는 상기 불량 다이(10b)를 캐리어 웨이퍼(30)으로부터 제거할 수 있다. Meanwhile, in order to remove the defective die 10b from the preliminary wafer 11, a pick-and-place process may be performed using a picker (not shown). The picker may perform a pick-up process using vacuum force and electromagnetic force. Also, the picker may remove the defective die 10b from the carrier wafer 30 .

이때, 자외선 조사 공정을 통하여 상기 캐리어 웨이퍼(30)에 대하여 점착력이 약화된 불량 다이들(10b)은 용이하게 상기 캐리어 웨이퍼(30)로부터 픽업될 수 있다. 이후, 진공력, 전자기력이 제거될 경우, 상기 피커는 상기 불량 다이들(10b)을 소정 위치에 플레이싱 할 수 있다. In this case, the defective dies 10b whose adhesion to the carrier wafer 30 is weakened through the ultraviolet irradiation process can be easily picked up from the carrier wafer 30 . Thereafter, when the vacuum force and the electromagnetic force are removed, the picker may place the defective dies 10b at a predetermined position.

도 1 및 도 4를 참조하면, 상기 베이스 기판(50) 상에는 제1 양품 다이(10a)를 포함하는 정상 웨이퍼(12)를 본딩한다(S140). Referring to FIGS. 1 and 4 , a normal wafer 12 including a first non-defective die 10a is bonded to the base substrate 50 (S140).

이때, 상기 베이스 기판(50) 및 정상 웨이퍼(12) 사이에는 점착 필름(40)이 개재될 수 있다. 상기 점착 필름(40)은, 비전도성 필름, 이방성 도전 필름과 같은 도전성 필름 등을 포함할 수 있다.At this time, an adhesive film 40 may be interposed between the base substrate 50 and the normal wafer 12 . The adhesive film 40 may include a conductive film such as a non-conductive film or an anisotropic conductive film.

이를 위하여, 상기 정상 웨이퍼(12)를 반전시켜 상기 정상 웨이퍼(12)의 하면을 상부로 향하도록 한다. 이어서, 상기 정상 웨이퍼(12) 및 상기 베이스 기판(50)을 마주보도록 위치시키고 상호 정렬하는 얼라인 공정을 수행한다. To this end, the normal wafer 12 is inverted so that the lower surface of the normal wafer 12 faces upward. Next, an alignment process of positioning the normal wafer 12 and the base substrate 50 to face each other and aligning them is performed.

상기 얼라인 공정을 위하여, 상기 정상 웨이퍼(12) 또는 베이스 기판(50) 상에 위치하는 얼라인 마크(미도시)가 이용될 수 있다. 이때, 상기 얼라인 마크를 촬상하여 이미지를 이용하는 비전 유닛(미도시)이 구비될 수 있다.For the alignment process, an alignment mark (not shown) positioned on the normal wafer 12 or the base substrate 50 may be used. At this time, a vision unit (not shown) may be provided to capture the alignment mark and use the image.

이후, 상기 베이스 기판(50)에 상기 정상 웨이퍼(12)를 본딩하는 본딩 공정으로서 제2 레이저 조사 공정이 수행될 수 있다. 상기 제2 레이저 조사 공정에 대하여는 후술하기로 한다. 이와 다르게, 퍼머넌트 본딩 공정, 열압착 공정 또는 유테틱 본딩 공정 등이 수행될 수 있다.Thereafter, a second laser irradiation process may be performed as a bonding process for bonding the normal wafer 12 to the base substrate 50 . The second laser irradiation process will be described later. Alternatively, a permanent bonding process, a thermal compression bonding process, or a eutectic bonding process may be performed.

도 1 및 도 5를 참조하면, 상기 캐리어 웨이퍼(30)를 상기 제1 양품 다이들(10a)로부터 제거한 후, 상기 불량 다이(10b)에 대응되는 위치에 제2 양품 다이(10c)를 베이스 기판(40)에 부착한다(S150). 이로써, 상기 제2 양품 다이(10c)는 상기 불량 다이(10b)를 대체할 수 있다. 1 and 5 , after the carrier wafer 30 is removed from the first non-defective dies 10a, a second non-defective die 10c is placed in a position corresponding to the defective die 10b on a base substrate. Attach to (40) (S150). Thus, the second good quality die 10c may replace the defective die 10b.

이때, 상기 불량 다이들(10b)에 대한 위치 정보를 이용하여, 상기 베이스 기판(40)에 상기 불량 다이들(10b)에 대한 위치에 대응되는 위치에 제2 양품 다이(10c)를 부착할 수 있다. In this case, the second non-defective die 10c may be attached to the base substrate 40 at a position corresponding to the position of the defective dies 10b by using the location information of the defective dies 10b. have.

상기 제2 양품 다이(10c)를 상기 베이스 기판(50) 상에 부착하기 위하여, 퍼머넌트 본딩 공정(permanent boding process)이 수행될 수 있다. A permanent bonding process may be performed to attach the second non-defective die 10c to the base substrate 50 .

상기 퍼머넌트 본딩 공정을 상술하면, 암모니아, 과산화수소 및 탈이온수를 포함하는 본딩 가스를 플라즈마 상태로 변화시킨다. 이때, 하이드록실 라디컬이 발생하여 이를 이용하여 분자들 간의 공유 결합 또는 반데르발스 결합을 통하여 제2 양품 다이(10c)를 베이스 기판(50) 상면에 본딩할 수 있다. 이후 열처리와 같은 어닐릴 공정이 수행되어 퍼머넌트 본딩 공정이 완료된다.Referring to the permanent bonding process in detail, a bonding gas including ammonia, hydrogen peroxide, and deionized water is changed into a plasma state. At this time, hydroxyl radicals are generated, and the second good die 10c may be bonded to the top surface of the base substrate 50 through covalent bonds or van der Waals bonds between molecules. Thereafter, an annealing process such as heat treatment is performed to complete the permanent bonding process.

본 발명의 일 실시예에 있어서, 상기 베이스 기판(50)은 상기 제2 양품 다이(10c)와 동일한 재질로 이루어질 수 있다. 따라서, 별도의 비전도성 필름과 같은 점착 필름을 생략한 채, 퍼머넌트 본딩 공정이 수행됨에 따라, 실리콘 산화막들 사이 또는 구리막들 사이 간의 동종 접합 공정이 수행된다. 결과적으로 동종 접합 공정을 통하여 기존 열팽창 계수 차이에 따른 접합 공정 상의 불량이 억제될 수 있다.In one embodiment of the present invention, the base substrate 50 may be made of the same material as the second non-defective die 10c. Therefore, as the permanent bonding process is performed while omitting an adhesive film such as a separate non-conductive film, a homogeneous bonding process between silicon oxide films or between copper films is performed. As a result, defects in the bonding process due to differences in thermal expansion coefficients may be suppressed through the homogeneous bonding process.

도 6은 도 1의 본딩 공정의 일 예를 설명하기 위한 단면도이다.6 is a cross-sectional view for explaining an example of the bonding process of FIG. 1 .

도 4 및 도 6을 참조하면, 상기 베이스 기판(50)에 상기 정상 웨이퍼(12)를 본딩하는 본딩 공정은 가접 공정 후 본접 공정으로서 제2 레이저 조사 공정을 포함할 수 있다.Referring to FIGS. 4 and 6 , the bonding process of bonding the normal wafer 12 to the base substrate 50 may include a second laser irradiation process as a bonding process after the contact bonding process.

상기 가접 공정에 의하여 상기 베이스 기판(50)에 상기 정상 웨이퍼(12)를 일차적으로 부착시킨다. 이어서, 캐리어 웨이퍼(30)를 제거한 후, 상기 베이스 기판(50)에 상기 정상 웨이퍼(12)를 본접하기 위하여 상기 제2 레이저 조사 공정이 수행될 수 있다.The normal wafer 12 is primarily attached to the base substrate 50 by the contact bonding process. Subsequently, after removing the carrier wafer 30 , the second laser irradiation process may be performed to bond the normal wafer 12 to the base substrate 50 .

도 6을 참조하면, 상기 제2 레이저 조사 공정에 있어서, 가압 부재(60)가 이용될 수 있다. 상기 가압 부재(60)는 투과부 및 마스크부를 구비한다. 투과부는 레이저 빔이 투과할 수 있는 투명 재질로 구성된다. 즉, 투과부는 쿼츠(quartz)로 이루어질 수 있다. 한편, 마스크부는 레이저 빔이 투과할 수 없는 불투명 재질로 형성된다. 마스크부는 투과부를 지지할 수 있도록 구성된다. 투과부는 제1 양품 다이(10a)와 일대일로 대응하는 영역에 배치된다.Referring to FIG. 6 , in the second laser irradiation process, a pressing member 60 may be used. The pressing member 60 includes a transmission part and a mask part. The transmission part is made of a transparent material through which a laser beam can pass. That is, the transmission part may be made of quartz. On the other hand, the mask portion is formed of an opaque material through which a laser beam cannot pass. The mask portion is configured to support the transmission portion. The transmission part is disposed in a region corresponding to the first good-product die 10a on a one-to-one basis.

상기 마스크부는 투과부를 제외한 영역으로는 레이저 빔이 통과하는 것을 방지하는 역할을 한다. 한편, 투과부의 하면은 평면 형태로 형성된다. 하면이 평평하게 형성된 투과부(210)가 제1 양품 다이(10a)를 균일하게 평면적으로 가압하게 된다.The mask part serves to prevent the laser beam from passing through an area other than the transmission part. On the other hand, the lower surface of the transmission part is formed in a flat shape. The transmission part 210 formed flat on the lower surface uniformly and flatly presses the first good product die 10a.

이때, 레이저 광원(70)은 스캐닝 방식으로 상기 투과부를 통과한 레이저 광을 상기 제1 양품 다이(10a)에 대하여 조사될 수 있다. In this case, the laser light source 70 may irradiate the first non-defective die 10a with the laser light passing through the transmission part in a scanning manner.

도 7은 도 1의 본딩 공정의 다른 예를 설명하기 위한 단면도이다.7 is a cross-sectional view for explaining another example of the bonding process of FIG. 1 .

도 7을 참조하면, 상기 베이스 기판(50)에 상기 정상 웨이퍼(12)를 본딩하는 본딩 공정은 가접 공정 후 본접 공정으로서 열압착 공정을 포함할 수 있다.Referring to FIG. 7 , the bonding process of bonding the normal wafer 12 to the base substrate 50 may include a thermal compression bonding process as a bonding process after the temporary bonding process.

상기 가접 공정에 있어서, 상기 베이스 기판(50)을 향하여 상기 정상 웨이퍼(12)의 중심부로부터 외곽으로 순차적으로 1차 가압한다. 이때, 볼록 형상의 러버 재질을 갖는 가압 부재(80)가 이용될 수 있다. 이로써, 상기 제1 양품 다이들(10a)이 상기 베이스 기판(50) 상에서 위치 틀어짐이 억제될 수 있다. 상기 가압 부재의 다른 예로서 다이어프램이 이용될 수 있다.In the contact bonding process, primary pressure is sequentially applied from the center of the normal wafer 12 toward the outer portion toward the base substrate 50 . At this time, a pressing member 80 having a convex rubber material may be used. Accordingly, displacement of the first non-defective dies 10a on the base substrate 50 may be suppressed. As another example of the pressing member, a diaphragm may be used.

이어서, 상기 복수의 제1 양품 다이들(10a) 사이에 위치하는 메탈 마스크를 이용하여 상기 제1 양품 다이들(10a)을 향하여 2차 가압하면서 열압착 공정이 수행될 수 있다. 상기 메탈 마스크는 상호 인접하는 상기 제1 양품 다이들(10a) 사이에 개재됨으로써 가압시 제1 양품 다이들(10a)이 틀어지는 것을 억제할 수 있다.Subsequently, a thermal compression bonding process may be performed while a second pressure is applied toward the first non-defective dies 10a using a metal mask positioned between the plurality of first non-defective dies 10a. The metal mask may be interposed between the mutually adjacent first non-defective dies 10a to prevent the first non-defective dies 10a from being twisted when pressurized.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention described in the claims below. You will understand that there is

10 : 다이 20: 점착층
30 : 캐리어 필름 50 : 베이스 기판10: die 20: adhesive layer
30: carrier film 50: base substrate

Claims (6)

캐리어 웨이퍼 상에 예비 웨이퍼를 부착하는 단계;
상기 캐리어 웨이퍼 상에서 상기 예비 웨이퍼를 복수개로 다이로 개별화하는 단계;
상기 다이들 중 불량 다이를 상기 캐리어 웨이퍼로부터 선택적으로 제거하여, 제1 양품 다이만을 갖는 정상 웨이퍼를 형성하는 단계;
상기 정상 웨이퍼 및 베이스 기판을 상호 마주보도록 위치시켜, 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하는 단계; 및
상기 불량 다이의 위치에 제2 양품 다이를 부착시키는 단계를 포함하는 본딩 방법.attaching a preliminary wafer on a carrier wafer;
singulating the preliminary wafer into a plurality of dies on the carrier wafer;
selectively removing defective ones of the dies from the carrier wafer to form a good wafer having only first good dies;
bonding the normal wafer to the base substrate by positioning the normal wafer and the base substrate to face each other; and
and attaching a second good die to the location of the defective die. 제1항에 있어서, 상기 불량 다이를 상기 캐리어 웨이퍼로부터 선택적으로 제거하는 단계는, 상기 불량 다이에 자외선를 선택적으로 조사하는 자외선 조사 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 본딩 방법.The bonding method of claim 1 , wherein the selectively removing the defective dies from the carrier wafer comprises performing an ultraviolet irradiation process of selectively irradiating ultraviolet rays to the defective dies. 제1항에 있어서, 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하는 단계는 레이저 조사 공정을 통하여 수행되는 것을 특징으로 하는 본딩 방법.The bonding method of claim 1, wherein the bonding of the normal wafer to the base substrate is performed through a laser irradiation process. 제1항에 있어서, 상기 베이스 기판에 상기 정상 웨이퍼를 본딩하는 단계는,
상기 베이스 기판을 향하여 상기 정상 웨이퍼의 중심부로부터 외곽으로 순차적으로 1차 가압하는 단계 ; 및
상기 복수의 제1 양품 다이들 사이에 위치하는 메탈 마스크를 이용하여 상기 다이들을 향하여 2차 가압하는 단계를 포함하는 것을 특징으로 하는 본딩 방법.The method of claim 1 , wherein bonding the normal wafer to the base substrate comprises:
sequentially applying primary pressure from the center of the normal wafer to the outer periphery toward the base substrate; and
and applying a second pressure toward the dies using a metal mask positioned between the plurality of first-defective dies. 제4항에 있어서, 상기 정상 웨이퍼의 중심부로부터 외곽으로 순차적으로 1차 가압하는 단계는 볼록 형상의 러버를 이용하여 상기 정상 웨이퍼를 가압하는 것을 특징으로 하는 본딩 방법.[Claim 5] The bonding method according to claim 4, wherein the step of sequentially primary pressing the normal wafer from the center to the outer portion presses the normal wafer using a convex rubber. 제1항에 있어서, 상기 불량 다이의 위치에 제2 양품 다이를 부착시키는 단계는, 퍼머넌트 본딩 공정을 수행하는 것을 특징으로 하는 본딩 방법.
The bonding method of claim 1 , wherein the attaching the second non-defective die to the location of the defective die comprises performing a permanent bonding process.
KR1020210060956A 2021-05-11 2021-05-11 Bonding method KR102575887B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210060956A KR102575887B1 (en) 2021-05-11 2021-05-11 Bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210060956A KR102575887B1 (en) 2021-05-11 2021-05-11 Bonding method

Publications (2)

Publication Number Publication Date
KR20220153407A true KR20220153407A (en) 2022-11-18
KR102575887B1 KR102575887B1 (en) 2023-09-08

Family

ID=84234585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210060956A KR102575887B1 (en) 2021-05-11 2021-05-11 Bonding method

Country Status (1)

Country Link
KR (1) KR102575887B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009357A (en) * 2009-06-24 2011-01-13 Fujitsu Ltd Mounting device
JP2015018870A (en) * 2013-07-09 2015-01-29 マイクロン テクノロジー， インク． Semiconductor device manufacturing method
KR20170054365A (en) * 2013-07-01 2017-05-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Bonded wafer edge protection scheme
JP2019511830A (en) * 2016-02-16 2019-04-25 エーファウ・グループ・エー・タルナー・ゲーエムベーハー How to bond a substrate
US20200402831A1 (en) * 2019-06-24 2020-12-24 Palo Alto Research Center Incorporated Transfer substrate utilizing selectable surface adhesion transfer elements
KR20220102412A (en) * 2021-01-13 2022-07-20 (주)에이치아이티에스 Method of bonding a die on a base substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009357A (en) * 2009-06-24 2011-01-13 Fujitsu Ltd Mounting device
KR20170054365A (en) * 2013-07-01 2017-05-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Bonded wafer edge protection scheme
JP2015018870A (en) * 2013-07-09 2015-01-29 マイクロン テクノロジー， インク． Semiconductor device manufacturing method
JP2019511830A (en) * 2016-02-16 2019-04-25 エーファウ・グループ・エー・タルナー・ゲーエムベーハー How to bond a substrate
US20200402831A1 (en) * 2019-06-24 2020-12-24 Palo Alto Research Center Incorporated Transfer substrate utilizing selectable surface adhesion transfer elements
KR20220102412A (en) * 2021-01-13 2022-07-20 (주)에이치아이티에스 Method of bonding a die on a base substrate

Also Published As

Publication number Publication date
KR102575887B1 (en) 2023-09-08

Similar Documents

Publication Publication Date Title
JP4510095B2 (en) Method for manufacturing solid-state image sensor module
KR100805520B1 (en) Process for producing semiconductor device
JP2016092078A (en) Semiconductor chip bonding method and semiconductor chip bonding device
US11393947B2 (en) Method of fabricating light-emitting diode display panel
CN111584519A (en) Driving backboard, light emitting diode chip transfer method and display device
JP6116827B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US20210138778A1 (en) Bonding method and bonding device
WO2011108664A1 (en) Optical semiconductor device
WO2020196225A1 (en) Chip transfer plate, semiconductor chip lamination method, and production method for semiconductor devices
JP2020145243A (en) Chip transfer plate, chip transfer method, image display device manufacturing method, and semiconductor device manufacturing method
WO2019188105A1 (en) Transfer substrate, mounting method using same, and method for manufacturing image display device
KR102547027B1 (en) Method of bonding a die on a base substrate
KR102575887B1 (en) Bonding method
KR102221588B1 (en) Apparatus for Bonding Semiconductor Chip and Method for Bonding Semiconductor Chip
CN117751438A (en) Apparatus and method for transferring light emitting diodes
JP4926630B2 (en) Manufacturing method and manufacturing apparatus for solid-state imaging device, and pasting apparatus
JP6616457B2 (en) Chip joining method and chip joining apparatus
KR102588869B1 (en) Die bonding method
JP2002158237A (en) Method for transferring element and method for mounting element
TWI843161B (en) Device configured to weld an electronic element, method for welding an electronic element, and method for manufacturing a light-emitting diode display
JP2005209829A (en) Method and apparatus of fixing semiconductor wafer, and structure to fix semiconductor wafer
TWI843681B (en) Method for welding an electronic element, and method for manufacturing a light-emitting diode display
KR102527289B1 (en) Substrate bonding method
TWI827095B (en) Apparatus configured to transfer electronic device, method for welding electronic device, and method for manufacturing light-emitting diode display
KR102573092B1 (en) Method of bonding a die

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant