KR20220144457A - 표시 장치 및 그 제조방법 - Google Patents

표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20220144457A
KR20220144457A KR1020210050741A KR20210050741A KR20220144457A KR 20220144457 A KR20220144457 A KR 20220144457A KR 1020210050741 A KR1020210050741 A KR 1020210050741A KR 20210050741 A KR20210050741 A KR 20210050741A KR 20220144457 A KR20220144457 A KR 20220144457A
Authority
KR
South Korea
Prior art keywords
layer
electrode
pixel electrode
pixel
bridge
Prior art date
Application number
KR1020210050741A
Other languages
English (en)
Inventor
이준희
유민열
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210050741A priority Critical patent/KR20220144457A/ko
Priority to US17/496,828 priority patent/US11997881B2/en
Priority to CN202210251068.1A priority patent/CN115224075A/zh
Publication of KR20220144457A publication Critical patent/KR20220144457A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L51/5212—
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/326—
    • H01L27/3272—
    • H01L27/3276—
    • H01L51/5215—
    • H01L51/5218—
    • H01L51/5281—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H01L2227/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 화소회로와 화소전극을 전기적으로 연결시키는 브릿지 전극을 통해 화소전극의 면적을 줄이고, 따라서 표시 장치의 표면에서의 외광 반사율을 감소시킨 표시 장치 및 그 제조방법을 위하여, 기판; 상기 기판 상에 배치되며, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로; 상기 화소회로를 덮는 절연층; 상기 절연층 상에 배치되며, 상기 절연층에 형성된 컨택홀을 통해 상기 화소회로와 전기적으로 연결되는 브릿지 전극; 상기 절연층 상에 배치되며, 상기 브릿지 전극과 전기적으로 연결되는 화소전극; 상기 화소전극 상에 배치되되, 상기 화소전극의 일부와 중첩하는 개구를 정의하는 화소정의막; 상기 화소전극 상의 대향전극; 및 상기 화소전극과 상기 대향전극 사이의 발광층;을 포함하고, 상기 화소전극은 평면 상에서 상기 절연층의 상기 컨택홀과 중첩하지 않는, 표시 장치 및 그 제조방법을 제공한다.

Description

표시 장치 및 그 제조방법{Display apparatus and method for manufacturing the same}
본 발명은 표시 장치 및 그 제조방법에 관한 것이다.
표시 장치는 이미지 또는 영상과 같은 시각 정보를 사용자에게 제공하는 장치이다. 컴퓨터, 대형 TV와 같은 각종 전자 기기가 발전함에 따라 이에 적용할 수 있는 다양한 종류의 표시 장치가 개발되고 있다. 최근, 이동성을 기반으로 하는 전자 기기가 폭 넓게 사용되고 있으며, 이동용 전자 기기로서 모바일 폰, 태블릿 PC 등이 널리 사용되고 있다.
여러 표시 장치들 중, 유기발광 표시 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 널리 사용되고 있다. 일반적으로 유기발광 표시 장치는 기판 상에 박막트랜지스터 및 유기발광다이오드들을 형성하고, 유기발광소자들이 스스로 빛을 발광하여 작동한다.
한편, 외광이 표시 장치의 표면에서 반사되어 사용자에게 시인되는 문제가 발생할 수 있다. 이를 최소화하기 위해 표시 장치는 편광층 등을 구비할 수 있으나, 이는 표시 장치의 두께 증가, 광효율 감소 등을 야기할 수 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 표시 장치의 표면에서의 외광 반사율을 줄인 표시 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 기판; 상기 기판 상에 배치되며, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로; 상기 화소회로를 덮는 절연층; 상기 절연층 상에 배치되며, 상기 절연층에 형성된 컨택홀을 통해 상기 화소회로와 전기적으로 연결되는 브릿지 전극; 상기 절연층 상에 배치되며, 상기 브릿지 전극과 전기적으로 연결되는 화소전극; 상기 화소전극 상에 배치되되, 상기 화소전극의 일부와 중첩하는 개구를 정의하는 화소정의막; 상기 화소전극 상의 대향전극; 및 상기 화소전극과 상기 대향전극 사이의 발광층;을 포함하고, 상기 화소전극은 평면 상에서 상기 절연층의 상기 컨택홀과 중첩하지 않는, 표시 장치가 제공된다.
본 실시예에 따르면, 상기 브릿지 전극의 적어도 일부는 평면 상에서 상기 화소정의막의 상기 개구와 중첩할 수 있다.
본 실시예에 따르면, 상기 브릿지 전극은 투명 도전성 산화물(Transparent Conductive Oxide)을 포함할 수 있다.
본 실시예에 따르면, 평면 상에서 상기 브릿지 전극은 면적은 상기 화소전극의 면적보다 클 수 있다.
본 실시예에 따르면, 상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극 상부에 위치할 수 있다.
본 실시예에 따르면, 상기 화소전극은, 투명 도전성 산화물을 포함하는 도전막; 및 상기 도전막 상에 배치되며, 금속을 포함하는 반사막;을 포함하며, 상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극의 상기 반사막의 상면과 접촉할 수 있다.
본 실시예에 따르면, 상기 화소전극은, 투명 도전성 산화물을 포함하는 하부 도전막; 상기 하부 도전막 상에 배치되며, 금속을 포함하는 반사막; 상기 반사막 상에 배치되며, 투명 도전성 산화물을 포함하는 상부 도전막;을 포함하며, 상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극의 상기 상부 도전막의 상면과 접촉할 수 있다.
본 실시예에 따르면, 상기 브릿지 전극의 상기 적어도 일부는 상기 절연층과 상기 화소전극 사이에 개재될 수 있다.
본 실시예에 따르면, 상기 화소전극은, 금속을 포함하는 반사막; 및 상기 반사막 상에 배치되며, 투명 도전성 산화물을 포함하는 도전막;을 포함하고, 상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극의 상기 반사막의 하면과 접촉할 수 있다.
본 실시예에 따르면, 상기 화소전극은, 투명 도전성 산화물을 포함하는 하부 도전막; 상기 하부 도전막 상에 배치되며, 금속을 포함하는 반사막; 상기 반사막 상에 배치되며, 투명 도전성 산화물을 포함하는 상부 도전막;을 포함하며, 상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극의 상기 하부 도전막의 하면과 접촉할 수 있다.
본 실시예에 따르면, 상기 브릿지 전극은, 상기 절연층과 상기 화소전극 사이에 개재되는 제1 브릿지 전극층; 및 상기 제1 브릿지 전극층 상에 배치되는 제2 브릿지 전극층;을 포함하며, 상기 화소전극은 상기 브릿지 전극의 상기 제1 브릿지 전극층과 상기 제2 브릿지 전극층 사이에 개재될 수 있다.
본 실시예에 따르면, 상기 화소전극은 금속을 포함하는 반사막을 포함하고, 상기 제1 브릿지 전극층은 상기 화소전극의 상기 반사막의 하면과 접촉할 수 있다.
본 실시예에 따르면, 상기 화소전극은, 상기 반사막 상에 위치하며 투명 도전성 산화물을 포함하는 도전막을 더 포함하고, 상기 제2 브릿지 전극층은 상기 화소전극의 상기 도전막의 상면과 접촉할 수 있다.
본 실시예에 따르면, 상기 화소정의막은 차광물질을 포함할 수 있다.
본 발명의 다른 관점에 따르면, 기판 상에 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로를 형성하는 단계; 상기 화소회로를 덮으며, 적어도 하나의 컨택홀을 포함하는 절연층을 형성하는 단계; 상기 절연층 상에 배치되며, 상기 절연층의 상기 컨택홀을 통해 상기 화소회로와 전기적으로 연결되는 브릿지 전극을 형성하는 단계; 상기 절연층 상에 배치되며, 상기 브릿지 전극과 전기적으로 연결되는 화소전극을 형성하는 단계; 상기 화소전극 상에 배치되며, 상기 화소전극의 일부와 중첩하는 개구를 정의하는 화소정의막을 형성하는 단계; 상기 화소전극 상에 발광층을 형성하는 단계; 및 상기 발광층 상에 대향전극을 형성하는 단계;를 포함하고, 상기 화소전극을 형성하는 단계는, 화소전극 물질층을 형성하는 단계; 및 상기 화소전극이 평면 상에서 상기 절연층의 상기 컨택홀과 중첩하지 않도록 상기 화소전극 물질층을 패터닝 하는 단계;를 포함하는, 표시 장치의 제조장치가 제공된다.
본 실시예에 따르면, 상기 브릿지 전극을 형성하는 단계는, 상기 브릿지 전극 물질층을 형성하는 단계; 및 상기 브릿지 전극의 적어도 일부가 평면 상에서 상기 화소정의막의 상기 개구와 중첩하도록 상기 브릿지 전극 물질층을 패터닝하는 단계;를 포함할 수 있다.
본 실시예에 따르면, 상기 브릿지 전극은 투명 도전성 산화물(Transparent Conductive Oxide)을 포함할 수 있다.
본 실시예에 따르면, 상기 화소전극은, 투명 도전성 산화물을 포함하는 도전막; 및 상기 도전막 상에 배치되며, 금속을 포함하는 반사막;을 포함하며, 상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극 상에 위치하며, 상기 화소전극의 상기 반사막의 상면과 접촉할 수 있다.
본 실시예에 따르면, 상기 화소전극은, 투명 도전성 산화물을 포함하는 하부 도전막; 상기 하부 도전막 상에 배치되며, 금속을 포함하는 반사막; 상기 반사막 상에 배치되며, 투명 도전성 산화물을 포함하는 상부 도전막;을 포함하며, 상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극 상에 위치하며, 상기 화소전극의 상기 상부 도전막의 상면과 접촉할 수 있다.
본 실시예에 따르면, 상기 화소전극은, 금속을 포함하는 반사막; 및 상기 반사막 상에 배치되며, 투명 도전성 산화물을 포함하는 도전막;을 포함하고, 상기 브릿지 전극의 상기 적어도 일부는 상기 절연층과 상기 화소전극 사이에 개재되며, 상기 화소전극의 상기 반사막의 하면과 접촉할 수 있다.
본 실시예에 따르면, 상기 화소전극은, 투명 도전성 산화물을 포함하는 하부 도전막; 상기 하부 도전막 상에 배치되며, 금속을 포함하는 반사막; 상기 반사막 상에 배치되며, 투명 도전성 산화물을 포함하는 상부 도전막;을 포함하며, 상기 브릿지 전극의 상기 적어도 일부는 상기 절연층과 상기 화소전극 사이에 개재되며, 상기 화소전극의 상기 하부 도전막의 하면과 접촉할 수 있다.
본 발명의 다른 관점에 따르면, 기판 상에 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로를 형성하는 단계; 상기 화소회로를 덮으며, 적어도 하나의 컨택홀을 포함하는 절연층을 형성하는 단계; 상기 절연층 상에 배치되며, 상기 절연층의 상기 컨택홀을 통해 상기 화소회로와 전기적으로 연결되는 제1 브릿지 전극층을 형성하는 단계; 상기 제1 브릿지 전극층 상에 배치되는 화소전극을 형성하는 단계; 상기 화소전극이 사이에 개재되도록 상기 제1 브릿지 전극층 상에 배치되는 제2 브릿지 전극층을 형성하는 단계; 상기 화소전극 상에 배치되며, 상기 화소전극의 일부와 중첩하는 개구를 정의하는 화소정의막을 형성하는 단계; 상기 화소전극 상에 발광층을 형성하는 단계; 및 상기 발광층 상에 대향전극을 형성하는 단계;를 포함하고, 상기 화소전극을 형성하는 단계는, 화소전극 물질층을 형성하는 단계; 및 상기 화소전극이 평면 상에서 상기 절연층의 상기 컨택홀과 중첩하지 않도록 상기 화소전극 물질층을 패터닝 하는 단계;를 포함하는, 표시 장치의 제조장치가 제공된다.
본 실시예에 따르면, 상기 화소전극은 금속을 포함하는 반사막을 포함하고, 상기 제1 브릿지 전극층은 상기 화소전극의 상기 반사막의 하면과 접촉할 수 있다.
본 실시예에 따르면, 상기 화소전극은, 상기 반사막 상에 위치하며 투명 도전성 산화물을 포함하는 도전막을 더 포함하고, 상기 제2 브릿지 전극층은 상기 화소전극의 상기 도전막의 상면과 접촉할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 화소회로와 화소전극을 전기적으로 연결시키는 브릿지 전극을 통해 화소전극의 면적을 줄이고, 따라서 표시 장치의 표면에서의 외광 반사율을 감소시킨 표시 장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 2은 본 발명의 일 실시예에 따른 표시 장치에 포함된 어느 하나의 화소회로의 등가회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 일부 구성들을 개략적으로 도시한 평면도이다.
도 4는 본 발명의 일 실시예에 관한 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 5는 본 발명의 다른 실시예에 관한 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 관한 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 관한 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 관한 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 관한 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 10a 내지 도 10j는 본 발명의 일 실시예에 따른 표시 장치의 제조방법의 단계들을 개략적으로 도시하는 단면도들이다.
도 11a 내지 도 11f는 본 발명의 다른 실시예에 따른 표시 장치의 제조방법의 단계들을 개략적으로 도시하는 단면도들이다.
도 12a 내지 도 12e는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조방법의 단계들을 개략적으로 도시하는 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 1을 참조하면, 표시 장치(1)는 표시영역(DA) 및 표시영역(DA)의 외측에 위치한 주변 영역(PA)을 포함할 수 있다. 표시 장치(1)는 표시영역(DA)에서 복수의 화소(PX)들의 어레이를 통해 이미지를 제공할 수 있다. 화소(PX)는 화소회로에 의해 구동되는 발광소자(Light-emitting element)가 빛을 방출하는 발광영역으로 정의될 수 있다. 즉, 발광소자가 화소(PX)를 통해 방출하는 빛에 의해 이미지가 제공될 수 있다. 표시영역(DA)에는 발광소자들 및 화소회로들뿐만 아니라 화소회로들에 전기적으로 연결되는 각종 신호배선들 및 전원배선들 등이 배치될 수 있다.
주변 영역(PA)은 이미지를 제공하지 않는 영역으로서, 표시영역(DA)을 전체적으로 또는 부분적으로 둘러쌀 수 있다. 주변 영역(PA)에는 표시영역(DA)에 전기적 신호나 전원을 제공하기 위한 다양한 배선들, 구동회로 등이 배치될 수 있다.
표시 장치(1)는 그 일 면에 수직인 방향으로 바라볼 시, 대략적으로 직사각형 형상을 가질 수 있다. 예컨대, 표시 장치(1)는 도 1에 도시된 것과 같이 예컨대, x방향으로 연장된 단변과 예컨대, y방향으로 연장된 장변을 갖는, 전체적으로 직사각형의 평면 형상을 가질 수 있다. x방향의 단변과 y방향의 장변이 만나는 코너(corner)는 직각 형상을 갖거나, 도 1에 도시된 바와 같이 소정의 곡률을 갖는 둥근 형상을 가질 수 있다. 물론 표시 장치(1)의 평면 형상은 직사각형에 한정되지 않으며, 삼각형 등의 다각형, 원형, 타원형, 비정형 형상 등 다양한 형상을 가질 수 있다.
도 1에서는 플랫한 표시면을 구비한 표시 장치(1)를 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로, 표시 장치(1)는 입체형 표시면 또는 커브드 표시면을 포함할 수도 있다. 표시 장치(1)가 입체형 표시면을 포함하는 경우, 표시 장치(1)는 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다. 다른 실시예로, 표시 장치(1)가 커브드 표시면을 포함하는 경우, 표시 장치(1)는 플렉서블, 폴더블, 롤러블 표시 장치 등 다양한 형태로 구현될 수 있음은 물론이다.
한편, 이하에서는 설명의 편의를 위해 표시 장치(1)가 스마트 폰에 이용되는 경우에 대해 설명하지만, 본 발명의 표시 장치(1)는 이에 제한되지 않는다. 표시 장치(1)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 이용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 이용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 표시 화면으로 이용될 수 있다.
또한, 이하에서는 표시 장치(1)가 발광소자로서, 유기발광다이오드(Organic Light Emitting Diode, OLED)를 포함하는 것을 설명하지만, 본 발명의 표시 장치(1)는 이에 제한되지 않는다. 다른 실시예로서, 표시 장치(1)는 무기 발광 다이오드를 포함하는 발광 표시 장치, 즉 무기 발광 표시 장치(Inorganic Light Emitting Display)일 수 있다. 또 다른 실시예로서, 표시 장치(1)는 양자점 발광 표시 장치(Quantum dot Light Emitting Display)일 수 있다.
도 2은 본 발명의 일 실시예에 따른 표시 장치에 포함된 어느 하나의 화소회로의 등가회로도이다.
도 2을 참조하면, 화소회로(PC)는 복수의 박막트랜지스터(Thin Film Transistor)들 및 스토리지 커패시터(Storage Capacitor)를 포함할 수 있으며, 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 일 실시예로, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스캔 신호 또는 스위칭 전압에 기초하여 데이터선(DL)으로부터 입력된 데이터 신호 또는 데이터 전압을 구동 박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1 전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 제2 전원전압(ELVSS)을 공급받을 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 화소회로(PC)는 3개 이상의 박막트랜지스터 및/또는 2개 이상의 스토리지 커패시터를 포함할 수 있다. 일 실시예로, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수도 있다. 박막트랜지스터 및 스토리지 커패시터의 개수는 화소회로(PC)의 디자인에 따라 다양하게 변경될 수 있다. 다만, 이하 설명의 편의를 위해, 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우에 대해 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 일부 구성들을 개략적으로 도시한 평면도로, 표시 장치의 표시영역을 중심으로 도시한다.
도 3을 참조하면, 표시영역(DA)에는 복수의 화소(PX)들이 배치될 수 있다. 화소(PX)는 발광소자, 예컨대 유기발광다이오드가 빛을 방출하는 발광영역으로 정의될 수 있다. 본 명세서에서 화소(PX)는 적색, 녹색, 청색 또는 백색의 광을 방출하는 부화소(sub-pixel)일 수 있다.
일 실시예로, 복수의 화소(PX)들은 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)를 포함할 수 있다. 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb) 각각은 적색의 광, 녹색의 광, 및 청색의 광을 방출할 수 있으며, 적색의 광은 580nm 내지 780nm의 파장 대역에 속하는 광이고, 녹색의 광은 495nm 내지 580nm의 파장 대역에 속하는 광이며, 청색의 광은 400nm 내지 495nm의 파장 대역에 속하는 광일 수 있다. 다른 실시예로, 복수의 화소(PX)들은 백색의 화소(미도시)를 더 포함할 수 있다.
표시영역(DA)에는 복수의 화소전극(210)들, 화소정의막(120), 복수의 발광층들(미도시) 및 대향전극(미도시)이 배치될 수 있다. 복수의 화소전극(210)들은 평면 상에서 서로 이격되어 배치될 수 있다. 복수의 화소전극(210)들은 화소정의막(120)의 하부에 배치될 수 있으므로, 도 3은 각 화소전극(210)의 에지를 점선으로 도시하고 있다.
화소정의막(120)은 복수의 화소전극(210)들 각각의 중앙부를 노출시키는 개구(120OP)를 포함할 수 있다. 소정의 색상의 광을 방출하는 발광층들은 이러한 화소정의막(120)의 개구(120OP)들 내에 각각 위치할 수 있다. 대향전극은 화소정의막(120) 및 발광층들 상에는 배치될 수 있으며, 복수의 화소전극(210)들에 걸쳐서 일체(一體)로 형성될 수 있다. 이러한 화소전극(210), 발광층 및 대향전극의 적층 구조는 하나의 유기발광다이오드를 형성할 수 있다.
화소정의막(120)의 하나의 개구(120OP)는 하나의 유기발광다이오드와 대응되고, 하나의 발광영역을 형성할 수 있다. 즉, 화소정의막(120)의 각 개구(120OP)는 하나의 화소(PX)를 정의할 수 있다.
본 발명의 일 실시예로, 표시영역(DA)에는 복수의 브릿지 전극(BE)들이 배치될 수 있다. 복수의 브릿지 전극(BE)들도 화소전극(210)과 유사하게 화소정의막(120)의 하부에 배치되므로, 도 3은 각 브릿지 전극(BE)의 에지를 점선으로 도시하고 있다.
각 브릿지 전극(BE)은 각 화소전극(210)과 대응될 수 있다. 여기서, 두 구성요소가 서로'대응된다'는 것은 표시 장치(1)의 일 면에 수직인 방향으로 바라볼 때 두 구성요소가 서로 중첩된다는 것을 의미할 수 있다. 브릿지 전극(BE)은 대응하는 화소전극(210)과 전기적으로 연결될 수 있으며, 예컨대 화소전극(210)과 직접 접촉할 수 있다.
일 실시예로, 브릿지 전극(BE)은 평면 상에서 대응하는 화소전극(210)으로부터 일 방향(예컨대, +x방향, -x방향, +y방향, 또는 -y방향)을 따라 연장된 부분을 포함할 수 있다. 상기 연장된 부분은 평면 상에서 컨택홀(CH)과 중첩될 수 있다. 즉, 브릿지 전극(BE)은 컨택홀(CH)과 중첩하도록 배치될 수 있다. 컨택홀(CH)은 브릿지 전극(BE)의 하부에 배치되는 절연층에 의해 정의된 관통홀일 수 있으며, 브릿지 전극(BE)은 컨택홀(CH)을 통해 그 하부에 위치한 화소회로(PC, 도 2 참조)와 전기적으로 연결될 수 있다. 따라서, 브릿지 전극(BE)은 화소전극(210)과 화소회로(PC)를 전기적으로 연결시킬 수 있다.
반면에, 도 3에 도시된 바와 같이 컨택홀(CH)이 평면 상에서 화소정의막(120)의 개구(120OP)와 중첩하지 않는 경우, 화소전극(210)은 평면 상에서 상기 컨택홀(CH)과 중첩하지 않을 수 있다.
일 실시예로, 평면 상에서 브릿지 전극(BE)의 면적은 화소전극(210)의 면적보다 클 수 있다. 이하 도 4를 참조하여 후술하는 바와 같이, 화소전극(210)은 금속을 포함하는 반사막을 포함할 수 있다. 상기 반사막(212)은 표시 장치(1)를 향해 입사된 외광을 반사시킬 수 있으며, 반사된 외광은 사용자에게 시인될 수 있다. 화소전극(210)의 면적이 커질 수록 외광 반사율이 커지고, 따라서 외광 시인성이 악화될 수 있다. 따라서 이를 개선하기 위해, 본 발명의 일 실시예는 투명 도전성 산화물을 포함하는 브릿지 전극(BE)을 채용함으로써, 화소전극(210)의 면적을 줄이고, 외광 반사율을 최소화시킬 수 있다.
한편, 도 3에서는 복수의 화소(PX)들이 RGBG 타입(이른바, 펜타일(pentile®) 구조)으로 배치된 것을 도시하나, 스트라이프(stripe) 타입 등 다양한 형상으로 배치될 수 있음은 물론이다.
도 4는 본 발명의 일 실시예에 관한 표시 장치의 일부를 개략적으로 도시한 단면도로, 도 3의 IV-IV'선을 따라 취한 표시 장치의 단면에 대응할 수 있다.
도 4를 참조하면, 표시 장치(1)는 발광소자(200)를 포함하며, 발광소자(200)는 화소회로(PC)와 전기적으로 연결됨으로써 그 발광이 제어될 수 있다. 일 실시예로, 발광소자(200)는 유기발광다이오드(OLED)일 수 있다. 이하에서는, 화소회로(PC) 및 발광소자(200)의 적층 구조에 대해 설명한다.
먼저, 표시 장치(1)는 기판(100)을 포함할 수 있다. 기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 일 실시예로서 기판(100)은 복수의 서브층들을 포함할 수 있다. 복수의 서브층들은 유기층과 무기층이 교번하여 적층된 구조일 수 있다. 기판(100)이 고분자 수지를 포함하는 경우, 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)를 포함할 수 있다.
기판(100) 상에는 버퍼층(111)이 배치될 수 있다. 버퍼층(111)은 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성될 수 있다. 일 실시예로, 버퍼층(111)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(111) 상에는 화소회로(PC)가 배치될 수 있다. 일 예로 화소회로(PC)는 각 화소(PX)에 대응하여 배치될 수 있다. 화소회로(PC)는 복수의 박막트랜지스터(TFT)들 및 스토리지 커패시터(Cst)를 포함할 수 있다. 도시의 편의상, 도 4는 하나의 박막트랜지스터(TFT)를 도시하며, 이러한 박막트랜지스터(TFT)는 예컨대 전술한 구동 박막트랜지스터(T1, 도 2 참조)에 해당할 수 있다. 도 4에는 도시되지 않았으나, 화소회로(PC)에 포함된 스위칭 박막트랜지스터(T2, 도 2 참조)는 화소회로(PC)의 데이터선(DL)과 전기적으로 연결될 수 있다.
박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다.
반도체층(Act)은 일 예로 폴리 실리콘을 포함할 수 있다. 다른 예로, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다.
게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(112)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트절연층(112)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
본 실시예에서는 게이트전극(GE)이 게이트절연층(112)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 일 예로 데이터선(DL)과 동일한 층 상에 위치할 수 있으며, 동일한 물질을 포함할 수 있다. 소스전극(SE), 드레인전극(DE), 및 데이터선(DL)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE), 드레인전극(DE) 및 데이터선(DL)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
스토리지 커패시터(Cst)는 제1 층간절연층(113)을 사이에 두고 상호 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 4는 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2 층간절연층(114)으로 커버될 수 있다. 스토리지 커패시터(Cst)의 상부 전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1 층간절연층(113) 및 제2 층간절연층(114)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1 층간절연층(113) 및 제2 층간절연층(114)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)는 제1 유기절연층(115)으로 커버될 수 있다. 제1 유기절연층(115)의 상면은 대략 편평한 면을 포함할 수 있다.
도 4에 도시되지는 않았으나, 제1 유기절연층(115)의 아래에는 제3 층간절연층(미도시)이 더 배치될 수 있다. 제3 층간절연층은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기 절연물을 포함할 수 있다.
제1 유기절연층(115) 상에는 컨택메탈층(CM)이 배치될 수 있다. 컨택메탈층(CM)은 전도성이 좋은 재료를 포함할 수 있다. 컨택메탈층(CM)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 컨택메탈층(CM)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
컨택메탈층(CM)은 화소회로(PC)의 박막트랜지스터(TFT)와 후술하는 브릿지 전극(BE) 사이에 배치될 수 있고, 박막트랜지스터(TFT) 및 브릿지 전극(BE)과 각각 전기적으로 연결될 수 있다. 즉, 브릿지 전극(BE)은 컨택메탈층(CM)을 통해 화소회로(PC)의 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다. 일부 실시예에서, 컨택메탈층(CM)은 생략될 수 있으며, 이러한 경우 브릿지 전극(BE)은 화소회로(PC)의 박막트랜지스터(TFT)에 직접 접속하는 것도 가능하다.
제1 유기절연층(115) 상에는 화소회로(PC)를 덮는 제2 유기절연층(117)이 배치될 수 있다. 제2 유기절연층(117)은 그 위에 배치되는 발광소자(200)를 위해 편평한 상면을 제공할 수 있다.
제1 유기절연층(115) 및 제2 유기절연층(117)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제1 유기절연층(115) 및 제2 유기절연층(117)은 폴리이미드를 포함할 수 있다.
제2 유기절연층(117) 상에는 브릿지 전극(BE)이 배치될 수 있다. 브릿지 전극(BE)은 제2 유기절연층(117)에 형성된 컨택홀(CH)을 통해 화소회로(PC)와 전기적으로 연결될 수 있다. 브릿지 전극(BE)은 투명 도전성 산화물(Transparent Conductive Oxide)을 포함할 수 있다. 이를 통해, 브릿지 전극(BE)에서의 외광의 반사를 방지할 수 있다. 예컨대, 브릿지 전극(BE)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
제2 유기절연층(117) 상에는 발광소자(200)가 배치될 수 있다. 발광소자(200)는 유기발광다이오드(OLED)로서, 예컨대 적색, 녹색, 또는 청색의 광을 방출할 수 있다. 발광소자(200)는 화소전극(210), 중간층(220) 및 대향전극(230)을 포함할 수 있다. 화소전극(210)은 제2 유기절연층(117) 상에 배치될 수 있고, 대향전극(230)은 화소전극(210) 상에 배치될 수 있다. 중간층(220)은 발광층을 포함하며, 화소전극(210)과 대향전극(230) 사이에 배치될 수 있다.
일 실시예로, 화소전극(210)은 투명 도전성 산화물을 포함하는 하부 도전막(211), 및 상기 하부 도전막(211) 상에 배치되며 금속을 포함하는 반사막(212)을 포함할 수 있다. 예컨대, 하부 도전막(211)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 예컨대, 반사막(212)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함할 수 있다.
화소전극(210) 상에는 화소정의막(120)이 배치될 수 있다. 화소정의막(120)은 화소전극(210)의 일부(예컨대, 중앙부)와 중첩하는 개구(120OP)를 정의하며, 화소전극(210)의 가장자리를 커버할 수 있다. 화소정의막(120)의 개구(120OP)는 발광소자(200)에서 방출되는 빛의 발광영역을 정의할 수 있다. 예컨대, 개구(120OP)의 크기/폭이 발광영역의 크기/폭에 해당할 수 있다. 따라서, 화소(PX)의 크기 및/또는 폭은 해당하는 화소정의막(120)의 개구(120OP)의 크기 및/또는 폭에 의존할 수 있다.
화소정의막(120)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(120)은 실리콘나이트라이드나 실리콘옥시나이트라이드, 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있다. 또는, 화소정의막(120)은 유기절연물 및 무기절연물을 포함할 수 있다.
일 실시예로, 화소정의막(120)은 차광물질을 더 포함할 수 있다. 예컨대, 차광물질은 크롬(Cr) 또는 몰리브덴(Mo) 등과 같은 금속 물질과 그 산화물을 포함하거나, 블랙의 잉크, 안료 및/또는 염료 등을 혼합한 유기 물질을 포함할 수 있다. 이를 통해, 표시 장치(1)로 입사하는 외광의 일부가 화소정의막(120)에서 흡광되고, 따라서 외광 반사율을 줄일 수 있다.
화소전극(210) 상에는 중간층(220)이 배치될 수 있다. 일 예로, 중간층(220)은 화소정의막(120)의 개구(120OP) 내에 위치할 수 있다. 중간층(220)은 발광층을 포함하며, 발광층은 소정의 색상의 광을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 예컨대, 발광층은 적색의 광, 녹색의 광, 또는 청색의 광을 방출할 수 있다.
일부 실시예로, 중간층(220)은 발광층의 위 및/또는 아래에 각각 배치되는 제1 공통층(미도시) 및/또는 제2 공통층(미도시)을 포함할 수 있다. 제1 및 제2 공통층은 각각 단층 또는 다층일 수 있다. 예컨대 제1 공통층이 고분자 물질로 형성되는 경우, 제1 공통층은 단층구조인 정공 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1 공통층이 저분자 물질로 형성되는 경우, 제1 공통층은 정공 주입층(HIL: Hole Injection Layer)과 정공 수송층(HTL)의 다층 구조를 포함할 수 있다. 제2 공통층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(220) 상에는 대향전극(230)이 배치될 수 있다. 대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
대향전극(230)은 복수의 화소전극(210)들에 걸쳐 일체로 형성될 수 있다. 대향전극(230)은 표시영역(DA, 도 1 참조)을 덮을 수 있다. 뿐만 아니라 대향전극(230)은 주변영역(PA, 도 1 참조)의 일부에도 위치할 수 있다.
본 발명의 일 실시예에 따르면, 발광소자(200)는 브릿지 전극(BE)을 통해 화소회로(PC)와 전기적으로 연결될 수 있다. 예컨대, 발광소자(200)의 화소전극(210)은 브릿지 전극(BE)과 전기적으로 연결되고, 브릿지 전극(BE)은 제2 유기절연층(117)에 형성된 컨택홀(CH)을 통해 화소회로(PC)와 전기적으로 연결될 수 있다.
일 실시예로, 화소전극(210)은 평면 상에서 제2 유기절연층(117)의 컨택홀(CH)과 중첩하지 않을 수 있다. 반면에, 브릿지 전극(BE)은 평면 상에서 제2 유기절연층(117)의 컨택홀(CH)과 중첩할 수 있다. 또한, 브릿지 전극(BE)의 적어도 일부는 평면 상에서 화소정의막(120)의 개구(120OP)와 중첩할 수 있다.
일 실시예로, 브릿지 전극(BE)의 상기 적어도 일부는 화소전극(210)의 상부에 위치할 수 있다. 예컨대, 브릿지 전극(BE)의 상기 적어도 일부는 화소전극(210)의 상면, 즉 반사막(212)의 상면과 접촉할 수 있다. 이 경우, 브릿지 전극(BE)의 상기 적어도 일부는 화소전극(210)과 중간층(220) 사이에 개재될 수 있다.
비교예로서, 반사막(212)을 구비한 화소전극(210)은 화소(PX)를 형성하기 위해 화소정의막(120)의 개구(120OP)와 중첩하도록 배치되며, 또한 화소회로(PC)와의 전기적 연결을 위해 화소전극(210) 하부의 제2 유기절연층(117)에 형성된 컨택홀(CH)과도 중첩하도록 연장될 수 있다. 이러한 경우, 화소전극(210)의 평면 상의 면적이 상대적으로 증가하게 되고, 따라서 외광 반사율을 증가시키는 원인이 될 수 있다. 예컨대, 화소전극(210)에서 반사된 외광은 그 상부에 배치된 컬러필터(CF)를 통과한 후 사용자에게 시인되며, 사용자는 반사광을 특정 색의 광으로 시인하게 될 수 있다. 외광 반사율이 증가되면, 사용자가 특정 색의 반사광을 시인하는 문제가 더 커질 수 있다.
그러나, 본 발명의 일 실시예에 따르면, 화소전극(210)은 화소정의막(120)의 개구(120OP)와 중첩하되, 제2 유기절연층(117)의 컨택홀(CH)과는 중첩하지 않을 수 있다. 대신에, 브릿지 전극(BE)이 화소전극(210)과 화소회로(PC) 사이를 전기적으로 연결시킬 수 있다. 즉, 투명 도전성 산화물을 포함하는 브릿지 전극(BE)이 화소전극(210)과 전기적으로 연결되고, 또한 제2 유기절연층(117)의 컨택홀(CH)을 통해 화소회로(PC)와 전기적으로 연결될 수 있다. 이를 통해, 화소전극(210)의 면적을 최소화할 수 있으며, 브릿지 전극(BE)은 외광 반사에 실질적으로 기여하지 않으므로, 따라서 표시 장치(1)의 외광 반사율을 최소화시킬 수 있다.
한편, 도 4에 도시하지 않았으나, 제2 유기절연층(117)의 컨택홀(CH)로 인해 화소정의막(120)의 상면에는 단차가 생길 수 있다. 즉, 화소정의막(120)의 상면에 제2 유기절연층(117)의 컨택홀(CH)과 대응하는 위치에서 요철이 형성되거나, 컨택홀(CH)의 영역에서 화소정의막(120)이 충분한 두께로 형성되지 못할 수 있다. 화소정의막(120)의 요철과 불충분한 두께는 외광 반사율을 증가시킬 수 있다. 따라서, 본 발명의 일 실시예에 따른 화소전극(210)은 상기 컨택홀(CH)과 중첩하지 않도록 배치됨으로써, 상기 컨택홀(CH)의 영역에서의 외광 반사율의 증가를 방지할 수 있다.
한편, 발광소자(200) 상에는 봉지층(300)이 배치될 수 있다. 발광소자(200)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 봉지층(300)이 발광소자(200)를 덮어 보호할 수 있다. 봉지층(300)은 표시영역(DA, 도 1 참조)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다. 봉지층(300)은 적어도 하나의 유기층과 적어도 하나의 무기층을 포함한다. 예컨대, 봉지층(300)은 제1 무기봉지층(310), 유기봉지층(320) 및 제2 무기봉지층(330)을 포함할 수 있다.
제1 무기봉지층(310)은 대향전극(230)을 덮으며, 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있다. 도시되지는 않았으나, 필요에 따라 제1 무기봉지층(310)과 대향전극(230) 사이에 캡핑층 등의 다른 층들이 개재될 수 있다.
유기봉지층(320)은 제1 무기봉지층(310)을 덮으며, 제1 무기봉지층(310)과 달리 상부 표면이 대략 평탄할 수 있다. 구체적으로, 유기봉지층(320)은 표시영역(DA)에서 상부 표면이 대략 평탄할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다. 유기봉지층(320)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다. 유기봉지층(320)은 투명성을 가질 수 있다.
제2 무기봉지층(330)은 유기봉지층(320)을 덮으며, 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있다.
봉지층(300)은 전술한 다층 구조를 통해 봉지층(300) 내에 크랙이 발생한다고 하더라도, 제1 무기봉지층(310)과 유기봉지층(320) 사이에서 또는 유기봉지층(320)과 제2 무기봉지층(330) 사이에서 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA)에서 발광소자(200)로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
일 실시예에 따르면, 봉지층(300) 상에는 블랙매트릭스(BM)와 컬러필터(CF)가 배치될 수 있다. 블랙매트릭스(BM)는 외부로부터 입사되는 광을 흡수 또는 차단하고, 컬러필터(CF)는 중간층(220)으로부터 방출되는 광을 파장 대역에 따라(즉, 광의 색상에 따라) 선택적으로 통과시킬 수 있다.
블랙매트릭스(BM)는 화소정의막(120)의 개구(120OP)와 중첩되는 홀(BM-H)을 가질 수 있으며, 상기 홀(BM-H)을 발광소자(200)으로부터 방출된 광이 외부로 출력될 수 있다. 상기 홀(BM-H)은 컬러필터(CF)에 의해 채워질 수 있다.
블랙매트릭스(BM)는 차광물질을 포함할 수 있으며, 예컨대 크롬(Cr) 또는 몰리브덴(Mo) 등과 같은 금속 물질과 그 산화물을 포함하거나, 블랙의 잉크, 안료 및/또는 염료 등을 혼합한 유기 물질을 포함할 수 있다.
이처럼, 봉지층(300) 상에 블랙매트릭스(140)가 배치되는 경우, 일반적으로 비교적 두꺼운 두께를 갖는 편광층 없이도 외광 반사를 충분히 방지할 수 있어, 유연성(flexibility)이 향상되고, 표시 장치(1)의 두께를 줄일 수 있다. 또한, 편광층에 비해 높은 투과율을 갖기 때문에, 콘트라스트 및 광효율이 향상될 수 있다.
컬러필터(CF)는 발색 물질 및 발색 물질이 분산된 유기물질을 포함하며, 발색 물질은 일반적인 안료 또는 염료일 수 있고 유기물질은 일반적인 분산제일 수 있다. 일 예로, 발광소자(200)에서 소정의 색을 갖는 가시광선, 예를 들면 적색, 녹색 및 청색의 광이 방출되는 경우, 컬러필터(CF)는 이러한 가시광선의 광특성(예컨대, 색순도 등)을 향상시킬 수 있다. 다른 예로, 발광소자(200)에서 백색광이 방출되는 경우, 컬러필터(CF)는 소정의 파장 대역의 광만 선택적으로 통과시키고, 나머지 파장 대역의 광은 흡수함으로써, 각 화소(PX)에서 적색, 녹색 또는 청색 중 하나의 광을 방출하게 할 수 있다.
한편, 도시되지는 않았으나, 봉지층(300)과 블랙매트릭스(BM) 사이에는 터치감지층(미도시)이 개재될 수 있다. 일 예로, 터치감지층은 봉지층(300) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치감지층과 봉지층(300) 사이에 개재되지 않을 수 있다. 터치감지층은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치감지층은 예컨대, 감지전극 및 감지전극과 연결된 신호라인들을 포함할 수 있다. 터치감지층은 뮤추얼 캡 방식 또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
또한, 도시되지는 않았으나, 블랙매트릭스(BM) 및 컬러필터(CF) 상에는 유기 절연물을 포함하는 보호층(미도시)이 배치될 수 있으며, 보호층 상에는 커버 윈도우(미도시)가 배치될 수 있다. 보호층과 커버 윈도우는 발광소자(200)를 외부의 충격으로부터 보호하는 역할을 한다. 일 실시예로, 커버 윈도우는 유리 또는 플라스틱을 포함하며, 예컨대 화학적 강화 또는 열적 강화 등의 방법으로 강도를 강화시킨 초박막 강화 유리일 수 있다.
도 5는 본 발명의 다른 실시예에 관한 표시 장치의 일부를 개략적으로 도시한 단면도이다. 앞서 도 4를 참조하여 설명한 구성요소와 동일하거나 실질적으로 동일한 구성요소에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다.
도 5를 참조하면, 화소전극(210)은 반사막(212) 상에 배치되는 상부 도전막(213)을 더 포함할 수 있다. 일 실시예로, 상부 도전막(213)은 투명 도전성 산화물(Transparent Conductive Oxide)을 포함할 수 있다. 예컨대, 상부 도전막(213)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
즉, 화소전극(210)은 하부 도전막(211), 하부 도전막(211) 상에 배치되는 반사막(212), 및 반사막(212) 상에 배치되는 상부 도전막(213)을 포함할 수 있다. 이 경우, 브릿지 전극(BE)의 적어도 일부는 화소전극(210)의 상부 도전막(213)의 상면과 접촉할 수 있다. 브릿지 전극(BE)을 패터닝할 때, 상부 도전막(213)이 화소전극(210)의 반사막(212)을 보호할 수 있으므로, 반사막(212)이 산화되거나 손상되는 것을 방지할 수 있다.
도 6은 본 발명의 또 다른 실시예에 관한 표시 장치의 일부를 개략적으로 도시한 단면도이다. 앞서 도 4를 참조하여 설명한 구성요소와 동일하거나 실질적으로 동일한 구성요소에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다.
도 6을 참조하면, 화소전극(210)은 금속을 포함하는 반사막(212) 및 상기 반사막(212) 상에 배치되며 투명 도전성 산화물을 포함하는 상부 도전막(213)을 포함할 수 있다. 화소전극(210)의 반사막(212)은 전술한 바와 같이 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함할 수 있다. 일 실시예로, 화소전극(210)의 상부 도전막(213)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
일 실시예로, 화소전극(210)은 브릿지 전극(BE) 상에 배치될 수 있다. 즉, 브릿지 전극(BE)은 화소전극(210) 하부에 배치되며, 예컨대 브릿지 전극(BE)의 적어도 일부는 제2 유기절연층(117)과 화소전극(210) 사이에 개재될 수 있다. 일 실시예로, 브릿지 전극(BE)의 적어도 일부는 화소전극(210)의 하면과 접촉할 수 있으며, 예컨대 반사막(212)의 하면과 접촉할 수 있다.
도 7은 본 발명의 또 다른 실시예에 관한 표시 장치의 일부를 개략적으로 도시한 단면도이다. 앞서 도 4 및 도 6을 참조하여 설명한 구성요소와 동일하거나 실질적으로 동일한 구성요소에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다.
도 7을 참조하면, 화소전극(210)은 투명 도전성 산화물을 포함하는 하부 도전막(211), 하부 도전막(211) 상에 배치되며 금속을 포함하는 반사막(212), 및 반사막(212) 상에 배치되며 투명 도전성 산화물을 포함하는 상부 도전막(213)을 포함할 수 있다.
일 실시예로, 화소전극(210)의 하부 도전막(211) 및 상부 도전막(213) 각각이 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있음은 전술한 바와 같다.
또한, 화소전극(210)의 반사막(212)이 전술한 바와 같이 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함할 수 있음은 전술한 바와 같다.
이 경우, 제2 유기절연층(117)과 화소전극(210) 사이에 개재된 브릿지 전극(BE)의 적어도 일부는 화소전극(210)의 하면과 접촉하며, 예컨대 하부 도전막(211)의 하면과 접촉할 수 있다.
도 8은 본 발명의 또 다른 실시예에 관한 표시 장치의 일부를 개략적으로 도시한 단면도이다. 앞서 도 4를 참조하여 설명한 구성요소와 동일하거나 실질적으로 동일한 구성요소에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다.
도 8을 참조하면, 브릿지 전극(BE)은 다층 구조로 구비될 수 있다. 예컨대, 브릿지 전극(BE)은 제2 유기절연층(117) 상의 제1 브릿지 전극층(BE1) 및 제1 브릿지 전극층(BE1)에 배치되는 제2 브릿지 전극층(BE2)을 포함할 수 있다.
일 실시예로, 제1 브릿지 전극층(BE1)과 제2 브릿지 전극층(BE2)은 각각 투명 도전성 산화물(Transparent Conductive Oxide)을 포함할 수 있다. 예컨대, 제1 브릿지 전극층(BE1) 및 제2 브릿지 전극층(BE2) 각각은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
일 실시예로, 화소전극(210)은 브릿지 전극(BE)의 제1 브릿지 전극층(BE1)과 제2 브릿지 전극층(BE2) 사이에 개재될 수 있다. 즉, 제1 브릿지 전극층(BE1)은 제2 유기절연층(117)과 화소전극(210) 사이에 개재되고, 제2 브릿지 전극층(BE2)은 화소전극(210) 상에 배치될 수 있다. 예컨대, 제1 브릿지 전극층(BE1) 및 제2 브릿지 전극층(BE2)은 각각 화소전극(210)의 하면 및 상면과 접촉할 수 있다.
일 실시예로, 화소전극(210)은 단층 구조로 구비될 수 있으며, 예컨대 화소전극(210)은 금속을 포함하는 반사막을 포함할 수 있다. 이 경우, 상기 제1 브릿지 전극층(BE1)은 화소전극(210)의 반사막의 하면과 접촉할 수 있다.
도 9는 본 발명의 또 다른 실시예에 관한 표시 장치의 일부를 개략적으로 도시한 단면도이다. 앞서 도 4 및 도 8을 참조하여 설명한 구성요소와 동일하거나 실질적으로 동일한 구성요소에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다.
도 9를 참조하면, 화소전극(210)은 다층 구조로 구비될 수 있으며, 예컨대 반사막(212), 및 반사막(212) 상부 및/또는 하부에 배치되는 도전층을 포함할 수 있다. 일 실시예로, 도 9에 도시된 바와 같이, 화소전극(210)은 금속을 포함하는 반사막(212) 및 반사막(212) 상에 위치하며 투명 도전성 산화물을 포함하는 상부 도전막(213)을 포함할 수 있다. 이러한 경우, 브릿지 전극(BE)의 제2 브릿지 전극층(BE2)은 화소전극(210)의 상부 도전막(213)의 상면과 접촉할 수 있다. 이를 통해, 제1 브릿지 전극층(BE1)을 패터닝할 때, 상부 도전막(213)이 화소전극(210)의 반사막(212)을 보호할 수 있으므로, 반사막(212)이 산화되거나 손상되는 것을 방지할 수 있다.
물론, 도 9에는 도시되지 않았으나, 화소전극(210)의 반사막(212)의 하부에 투명 도전성 산화물을 포함하는 하부 도전막(미도시)이 더 배치될 수 있다.
도 10a 내지 도 10j는 본 발명의 일 실시예에 따른 표시 장치의 제조방법의 단계를 개략적으로 도시하는 단면도들이다. 본 제조방법에 따라 제조되는 표시 장치는 도 4의 표시 장치에 해당할 수 있으며, 동일한 구성요소에 대해 동일한 참조부호를 부여한 바, 중복되는 설명은 생략하도록 한다.
도 10a를 참조하면, 기판(100) 상에 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)를 형성할 수 있다. 화소회로(PC)의 형성을 위해서 기판(100) 상에 여러 절연층, 반도체층, 및 전극층을 형성할 수 있다. 예컨대, 코팅 공정 또는 증착 공정 등을 통해 여러 물질층들을 형성한 이후, 포토리소그래피 공정 및 에칭 공정을 통해 상기 여러 물질층들을 패터닝하여, 상기 여러 절연층, 반도체층, 및 전극층을 형성할 수 있다.
여기서, 코팅 공정에는 예컨대 스핀 코팅 등의 방법이 이용될 수 있고, 증착 공정에는 열화학 기상증착법(TCVD), 플라즈마 증착법(PECVD), 상압 화학적 증착법(APCVD) 등의 화학적 기상 증착법(CVD), 또는 열증착법(Thermal evaportaion), 스퍼터링법(Sputtering), 전자빔증착법(e-beam evaporatation) 등의 물리적 기상 증착법(PVD)이 이용될 수 있다.
도 10a는 기판(100) 상의 버퍼층(111)의 형성부터 시작하여, 제1 유기절연층(115) 상의 컨택메탈층(CM)까지 형성된 모습을 도시한다.
도 10b를 참조하면, 화소회로(PC)를 덮으며, 적어도 하나의 컨택홀(CH)을 포함하는 제2 유기절연층(117)을 형성할 수 있다. 예컨대, 제1 유기절연층(115) 상에 코팅 공정 또는 증착 공정을 통해 제2 유기절연층 물질층을 형성한 후, 포토리소그래피 공정 및 에칭 공정을 통해 상기 제2 유기절연층 물질층을 패터닝함으로써, 적어도 하나의 컨택홀(CH)을 포함하는 제2 유기절연층(117)을 형성할 수 있다.
도 10c 및 도 10d를 참조하면, 제2 유기절연층(117) 상에 배치되는 화소전극(210)을 형성할 수 있다. 이를 위해, 우선 도 10c에 도시된 바와 같이, 제2 유기절연층(117) 상에 화소전극 물질층(210m)을 형성할 수 있다. 일 실시예로, 화소전극 물질층(210m)은 하부 도전막 물질층(211m) 및 반사막 물질층(212m)을 포함할 수 있다. 화소전극 물질층(210m)은, 예컨대, 스핀코팅 등을 이용한 코팅 공정 또는 스퍼터링법(Sputtering), 전자빔증착법(e-beam evaporatation) 등의 물리적 기상 증착법(PVD)을 이용한 증착 공정을 통해 형성될 수 있다.
그 다음, 도 10d에 도시된 바와 같이, 화소전극 물질층(210m)을 패터닝하여 화소전극(210)을 형성하되, 화소전극(210)이 평면 상에서 제2 유기절연층(117)의 컨택홀(CH)과 중첩하지 않도록 화소전극 물질층(210m)을 패터닝할 수 있다. 예컨대, 이러한 패터닝은 포토리소그래피 공정 및 에칭 공정을 통해 수행될 수 있다.
일 예로, 화소전극 물질층(210m)의 하부 도전막 물질층(211m) 및 반사막 물질층(212m)은 동일한 공정에 의해 함께 패터닝될 수 있다. 하부 도전막 물질층(211m)이 패터닝되어 하부 도전막(211)이 형성되고 반사막 물질층(212m)이 패터닝되어 반사막(212)이 형성되며, 따라서 하부 도전막(211) 및 반사막(212)을 포함하는 화소전극(210)이 형성될 수 있다. 일 실시예로, 하부 도전막(211)이 투명 도전성 산화물을 포함하며, 반사막(212)이 금속을 포함하는 것은 전술한 바와 같다.
도 10e 및 도 10f를 참조하면, 제2 유기절연층(117) 상에 배치되며, 제2 유기절연층(117)의 적어도 하나의 컨택홀(CH)을 통해 화소회로(PC)와 전기적으로 연결되는 브릿지 전극(BE)을 형성할 수 있다. 이를 위해, 우선 도 10e에 도시된 바와 같이, 제2 유기절연층(117) 상에 브릿지 전극 물질층(BEm)을 형성할 수 있다. 브릿지 전극 물질층(BEm)은 예컨대, 스핀코팅 등을 이용한 코팅 공정 또는 스퍼터링법(Sputtering), 전자빔증착법(e-beam evaporatation) 등의 물리적 기상 증착법(PVD)을 이용한 증착 공정을 통해 형성될 수 있다.
그 다음, 도 10f에 도시된 바와 같이, 브릿지 전극 물질층(BEm)을 패터닝하여 브릿지 전극(BE)을 형성하되, 브릿지 전극(BE)의 적어도 일부가 평면 상에서 화소정의막(120, 도 4 참조)의 개구(120OP, 도 4 참조)와 중첩하도록 브릿지 전극 물질층(BEm)을 패터닝할 수 있다. 또한, 브릿지 전극(BE)이 제2 유기절연층(117)의 컨택홀(CH)과 중첩하도록 패터닝하여, 브릿지 전극(BE)이 컨택홀(CH)을 통해 화소회로(PC)와 접속할 수 있도록 한다. 이러한 패터닝은 예컨대 포토리소그래피 공정 및 에칭 공정을 통해 수행될 수 있다. 이렇게 형성된 브릿지 전극(BE)은 화소전극(210)의 상면과 접촉하므로, 화소전극(210)과 전기적으로 연결될 수 있다. 일 실시예로, 브릿지 전극(BE)이 투명 도전성 산화물을 포함하는 것은 전술한 바와 같다.
도 10g를 참조하면, 화소전극(210) 상에 배치되며, 화소전극(210)의 일부와 중첩하는 개구(120OP)를 정의하는 화소정의막(120)을 형성할 수 있다. 예컨대, 전술한 코팅 공정 또는 증착 공정을 통해 화소정의막 물질층을 형성한 후, 포토리소그래피 공정 및 에칭 공정을 통해 상기 화소정의막 물질층을 패터닝함으로써, 상기 개구(120OP)를 포함하는 화소정의막(120)을 형성할 수 있다.
도 10h를 참조하면, 화소전극(210) 상에 중간층(220)을 형성할 수 있다. 예컨대, 중간층(220)은 화소정의막(120)의 개구(120OP) 내에 형성될 수 있다. 중간층(220)은 증착 공정, 프린팅 공정 등에 의해 형성될 수 있으며, 이때 미세 메탈 마스크(Fine Metal Mask, FMM)가 이용될 수 있다. 예컨대, 중간층(220)은 열화학 기상증착법(TCVD), 플라즈마 증착법(PECVD), 상압 화학적 증착법(APCVD) 등의 화학적 기상 증착법(CVD)을 이용한 증착 공정, 또는 잉크젯 프린팅 공정에 의해 형성될 수 있다.
도 10i를 참조하면, 중간층(220) 상에 대향전극(230)을 형성할 수 있다. 예컨대, 대향전극은 중간층(220)과 화소정의막(120)을 덮도록 형성될 수 있다. 대향전극(230)은 표시영역(DA, 도 1 참조)에 걸쳐 전체적으로 형성될 수 있다. 대향전극(230)은 예컨대, 스핀코팅 등을 이용한 코팅 공정 또는 스퍼터링법(Sputtering), 전자빔증착법(e-beam evaporatation) 등의 물리적 기상 증착법(PVD)을 이용한 증착 공정을 통해 형성될 수 있다.
도 10j를 참조하면, 대향전극(230) 상에 제1 무기봉지층(310), 유기봉지층(320) 및 제2 무기봉지층(330)을 포함하는 봉지층(300)을 형성하고, 봉지층(300) 상에 블랙매트릭스(BM) 및 컬러필터(CF) 등을 형성할 수 있다. 이를 통해 도 4를 참조하여 전술한 표시 장치(1)를 제공할 수 있다.
비록, 지금까지 도 4의 표시 장치(1)를 제조하기 위한 방법에 대해 설명하였으나, 본 방법의 변형을 통해 다른 실시예의 표시 장치를 제조할 수 있음은 물론이다. 예컨대, 전술한 표시 장치의 제조방법은 도 5의 표시 장치(1)를 제조하기 위해 유사하게 적용될 수 있다. 이 경우, 도 10c에서 화소전극 물질층(210m)은 반사막 물질층(212m) 상의 상부 도전막 물질층(미도시)을 더 포함할 수 있다. 화소전극 물질층(210m)의 상부 도전막 물질층이 패터닝됨에 따라 상부 도전막(213, 도 5 참조)이 형성될 수 있다. 따라서, 하부 도전막(211), 반사막(212) 및 상부 도전막(213)을 포함하는 화소전극(210)이 형성될 수 있다. 이러한 경우, 화소전극(210) 상에 브릿지 전극(BE)을 형성 시, 상부 도전막(213)이 반사막(212)을 보호하고, 반사막(212)의 산화를 방지하는 이점이 있다.
도 11a 내지 도 11f는 본 발명의 다른 실시예에 따른 표시 장치의 제조방법의 단계를 개략적으로 도시하는 단면도들이다. 본 제조방법에 따라 제조되는 표시 장치는 도 6의 표시 장치에 해당할 수 있으며, 동일한 구성요소에 대해 동일한 참조부호를 부여한 바, 중복되는 설명은 생략하도록 한다.
도 11a를 참조하면, 기판(100) 상에 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)를 형성할 수 있다. 또한, 화소회로(PC)를 덮으며, 적어도 하나의 컨택홀(CH)을 포함하는 제2 유기절연층(117)을 형성할 수 있다. 도 11a는 기판(100) 상의 버퍼층(111)의 형성부터 시작하여 제2 유기절연층(117)까지 형성된 모습을 도시하며, 이는 도 10b와 동일할 수 있다.
도 11b 및 도 11c를 참조하면, 화소전극(210)의 형성 이전에, 제2 유기절연층(117) 상에 브릿지 전극(BE)을 먼저 형성할 수 있다. 이를 위해, 도 11b에 도시된 바와 같이, 제2 유기절연층(117) 상에 브릿지 전극 물질층(BEm)을 형성할 수 있다. 브릿지 전극 물질층(BEm)은, 예컨대 스핀코팅 등을 이용한 코팅 공정, 또는 스퍼터링법(Sputtering), 전자빔증착법(e-beam evaporatation) 등의 물리적 기상 증착법(PVD)을 이용한 증착 공정을 통해 형성될 수 있다.
그 다음, 도 11c에 도시된 바와 같이, 브릿지 전극 물질층(BEm)을 패터닝하여 브릿지 전극(BE)을 형성하되, 브릿지 전극(BE)의 적어도 일부가 평면 상에서 화소정의막(120, 도 6 참조)의 개구(120OP, 도 6 참조)와 중첩하도록 브릿지 전극 물질층(BEm)을 패터닝할 수 있다. 또한, 브릿지 전극(BE)이 제2 유기절연층(117)의 컨택홀(CH)과 중첩하도록 패터닝하여, 브릿지 전극(BE)이 컨택홀(CH)을 통해 화소회로(PC)와 접속할 수 있도록 한다. 이러한 패터닝은 예컨대, 포토리소그래피 공정 및 에칭 공정을 통해 수행될 수 있다. 일 실시예로, 브릿지 전극(BE)이 투명 도전성 산화물을 포함하는 것은 전술한 바와 같다.
도 11d 및 도 11e를 참조하면, 브릿지 전극(BE) 상에 화소전극(210)을 형성할 수 있다. 이를 위해, 우선 도 11d에 도시된 바와 같이, 제2 유기절연층(117) 상에 화소전극 물질층(210m)을 형성할 수 있다. 일 실시예로, 화소전극 물질층(210m)은 반사막 물질층(212m) 및 반사막 물질층(212m) 상의 상부 도전막 물질층(213m)을 포함할 수 있다. 화소전극 물질층(210m)은, 예컨대, 스핀코팅 등을 이용한 코팅 공정 또는 스퍼터링법(Sputtering), 전자빔증착법(e-beam evaporatation) 등의 물리적 기상 증착법(PVD)을 이용한 증착 공정을 통해 형성될 수 있다.
그 다음, 도 11e에 도시된 바와 같이, 화소전극 물질층(210m)을 패터닝하여 화소전극(210)을 형성하되, 화소전극(210)이 평면 상에서 제2 유기절연층(117)의 컨택홀(CH)과 중첩하지 않도록 화소전극 물질층(210m)을 패터닝할 수 있다. 예컨대, 이러한 패터닝은 포토리소그래피 공정 및 에칭 공정을 통해 수행될 수 있다.
일 예로, 화소전극 물질층(210m)의 반사막 물질층(212m) 및 상부 도전막 물질층(213m)은 동일한 공정에 의해 함께 패터닝될 수 있다. 반사막 물질층(212m)이 패터닝되어 반사막(212)이 형성되고 상부 도전막 물질층(213m)이 패터닝되어 상부 도전막(213)이 형성되며, 따라서 반사막(212) 및 상부 도전막(213)을 포함하는 화소전극(210)이 형성될 수 있다. 일 실시예로, 상부 도전막(213)이 투명 도전성 산화물을 포함하며, 반사막(212)이 금속을 포함하는 것은 전술한 바와 같다.
도 11f를 참조하면, 화소전극(210) 상에 배치되며, 화소전극(210)의 일부와 중첩하는 개구(120OP)를 정의하는 화소정의막(120)을 형성할 수 있다. 이후, 화소전극(210) 상의 중간층(220) 및 중간층(220) 상의 대향전극(230)을 형성할 수 있다. 대향전극(230) 상에 제1 무기봉지층(310), 유기봉지층(320) 및 제2 무기봉지층(330)을 포함하는 봉지층(300)을 형성하고, 봉지층(300) 상에 블랙매트릭스(BM) 및 컬러필터(CF) 등을 형성할 수 있다. 화소정의막(120), 중간층(220), 대향전극(230), 봉지층(300), 블랙매트릭스(BM) 및 컬러필터(CF) 등의 형성 방법은 앞서 도 10f 내지 10j를 참조하여 전술한 바와 동일할 수 있다. 이를 통해, 도 6를 참조하여 전술한 표시 장치(1)를 제공할 수 있다.
비록, 지금까지 도 5의 표시 장치(1)를 제조하기 위한 방법에 대해 설명하였으나, 본 방법의 변형을 통해 다른 실시예의 표시 장치를 제조할 수 있음은 물론이다. 예컨대, 전술한 표시 장치의 제조방법은 도 7의 표시 장치(1)를 제조하기 위해 유사하게 적용될 수 있다. 이 경우, 도 11d에서 화소전극 물질층(210m)은 반사막 물질층(212m) 아래의 하부 도전막 물질층(미도시)을 더 포함할 수 있다. 화소전극 물질층(210m)의 하부 도전막 물질층이 패터닝됨에 따라 하부 도전막(211, 도 7 참조)이 형성될 수 있다. 따라서, 하부 도전막(211), 반사막(212) 및 상부 도전막(213)을 포함하는 화소전극(210)이 형성될 수 있다.
도 12a 내지 도 12e는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조방법의 단계를 개략적으로 도시하는 단면도들이다. 본 제조방법에 따라 제조되는 표시 장치는 도 8의 표시 장치에 해당할 수 있으며, 동일한 구성요소에 대해 동일한 참조부호를 부여한 바, 중복되는 설명은 생략하도록 한다.
도 12a를 참조하면, 기판(100) 상에 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)를 형성할 수 있다. 또한, 화소회로(PC)를 덮으며, 적어도 하나의 컨택홀(CH)을 포함하는 제2 유기절연층(117)을 형성할 수 있다. 도 12a는 기판(100) 상의 버퍼층(111)의 형성부터 시작하여 제2 유기절연층(117)까지 형성된 모습을 도시하며, 이는 도 11a와 동일할 수 있다.
도 12b를 참조하면, 제2 유기절연층(117) 상에 배치되며, 제2 유기절연층(117)의 컨택홀(CH)을 통해 화소회로(PC)와 전기적으로 연결되는 제1 브릿지 전극층(BE1)을 형성할 수 있다. 우선 제1 브릿지 전극층의 물질층(미도시)을 코팅 공정 또는 증착 공정을 통해 형성하고, 상기 제1 브릿지 전극층의 물질층을 포토리소그래피 공정 및 에칭 공정을 통해 패터닝함으로써, 제1 브릿지 전극층(BE1)을 형성할 수 있다. 또한, 제1 브릿지 전극층(BE1)이 제2 유기절연층(117)의 컨택홀(CH)과 중첩하도록 패터닝하여, 제1 브릿지 전극층(BE1)이 컨택홀(CH)을 통해 화소회로(PC)와 접속할 수 있도록 한다. 일 실시예로, 제1 브릿지 전극층(BE1)이 투명 도전성 산화물을 포함하는 것은 전술한 바와 같다.
도 12c를 참조하면, 제1 브릿지 전극층(BE1) 상에 배치되는 화소전극(210)을 형성할 수 있다. 우선 화소전극 물질층(미도시)을 코팅 공정 또는 증착 공정을 통해 형성하고, 상기 화소전극 물질층을 포토리소그래피 공정 및 에칭 공정을 통해 패터닝함으로써, 화소전극(210)을 형성할 수 있다. 이때, 화소전극(210)이 평면 상에서 제2 유기절연층(117)의 컨택홀(CH)과 중첩하지 않도록 상기 화소전극 물질층을 패터닝할 수 있다.
비록 도 12c에서는 화소전극(210)이 단층 구조인 것을 도시하나, 화소전극(210)이 반사막 및 도전막을 포함하는 다층 구조인 경우에도 본 방법이 적용될 수 있음을 이해할 것이다.
도 12d를 참조하면, 화소전극(210)이 사이에 개재되도록 제1 브릿지 전극층(BE1) 상에 배치되는 제2 브릿지 전극층(BE2)을 형성할 수 있다. 제1 브릿지 전극층(BE1)의 형성과 유사하게, 우선 제2 브릿지 전극층의 물질층(미도시)을 코팅 공정 또는 증착 공정을 통해 형성하고, 상기 제2 브릿지 전극층의 물질층을 포토리소그래피 공정 및 에칭 공정을 통해 패터닝함으로써, 제2 브릿지 전극층(BE2)을 형성할 수 있다. 제2 브릿지 전극층(BE2)은 적어도 일부가 제1 브릿지 전극층(BE1)과 직접 접촉하도록 패터닝될 수 있다. 일 실시예로, 제2 브릿지 전극층(BE2)이 투명 도전성 산화물을 포함하는 것은 전술한 바와 같다.
도 12e를 참조하면, 화소전극(210) 상에 배치되며, 화소전극(210)의 일부와 중첩하는 개구(120OP)를 정의하는 화소정의막(120)을 형성할 수 있다. 화소정의막(120)의 개구(120OP)는 화소전극(210)뿐만 아니라, 화소전극(210)의 아래 및 위에 각각 배치된 제1 및 제2 브릿지 전극층(BE1, BE2)와도 중첩할 수 있다.
이후, 화소전극(210) 상의 중간층(220) 및 중간층(220) 상의 대향전극(230)을 형성할 수 있다. 대향전극(230) 상에 제1 무기봉지층(310), 유기봉지층(320) 및 제2 무기봉지층(330)을 포함하는 봉지층(300)을 형성하고, 봉지층(300) 상에 블랙매트릭스(BM) 및 컬러필터(CF) 등을 형성할 수 있다. 화소정의막(120), 중간층(220), 대향전극(230), 봉지층(300), 블랙매트릭스(BM) 및 컬러필터(CF) 등의 형성 방법은 앞서 도 10f 내지 10j를 참조하여 전술한 바와 동일할 수 있다. 이를 통해, 도 8를 참조하여 전술한 표시 장치(1)를 제공할 수 있다.
비록, 지금까지 도 8의 표시 장치(1)를 제조하기 위한 방법에 대해 설명하였으나, 본 방법의 변형을 통해 다른 실시예의 표시 장치를 제조할 수 있음은 물론이다. 예컨대, 전술한 표시 장치의 제조방법은 도 9의 표시 장치(1)를 제조하기 위해 유사하게 적용될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 표시 장치
100: 기판
117: 제2 유기절연층
120: 화소정의막
120OP: 화소정의막의 개구
200: 발광소자
210: 화소전극
211: 하부 도전막
212: 반사막
213: 상부 도전막
220: 중간층
230: 대향전극
BE: 브릿지 전극
CH: 컨택홀

Claims (24)

  1. 기판;
    상기 기판 상에 배치되며, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로;
    상기 화소회로를 덮는 절연층;
    상기 절연층 상에 배치되며, 상기 절연층에 형성된 컨택홀을 통해 상기 화소회로와 전기적으로 연결되는 브릿지 전극;
    상기 절연층 상에 배치되며, 상기 브릿지 전극과 전기적으로 연결되는 화소전극;
    상기 화소전극 상에 배치되되, 상기 화소전극의 일부와 중첩하는 개구를 정의하는 화소정의막;
    상기 화소전극 상의 대향전극; 및
    상기 화소전극과 상기 대향전극 사이의 발광층;을 포함하고,
    상기 화소전극은 평면 상에서 상기 절연층의 상기 컨택홀과 중첩하지 않는, 표시 장치.
  2. 제1항에 있어서,
    상기 브릿지 전극의 적어도 일부는 평면 상에서 상기 화소정의막의 상기 개구와 중첩하는, 표시 장치.
  3. 제1항에 있어서,
    상기 브릿지 전극은 투명 도전성 산화물(Transparent Conductive Oxide)을 포함하는, 표시 장치.
  4. 제1항에 있어서,
    평면 상에서 상기 브릿지 전극은 면적은 상기 화소전극의 면적보다 큰, 표시 장치.
  5. 제2항에 있어서,
    상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극 상부에 위치하는, 표시 장치.
  6. 제5항에 있어서,
    상기 화소전극은,
    투명 도전성 산화물을 포함하는 도전막; 및
    상기 도전막 상에 배치되며, 금속을 포함하는 반사막;을 포함하며,
    상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극의 상기 반사막의 상면과 접촉하는, 표시 장치.
  7. 제5항에 있어서,
    상기 화소전극은,
    투명 도전성 산화물을 포함하는 하부 도전막;
    상기 하부 도전막 상에 배치되며, 금속을 포함하는 반사막;
    상기 반사막 상에 배치되며, 투명 도전성 산화물을 포함하는 상부 도전막;을 포함하며,
    상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극의 상기 상부 도전막의 상면과 접촉하는, 표시 장치.
  8. 제2항에 있어서,
    상기 브릿지 전극의 상기 적어도 일부는 상기 절연층과 상기 화소전극 사이에 개재되는, 표시 장치.
  9. 제8항에 있어서,
    상기 화소전극은,
    금속을 포함하는 반사막; 및
    상기 반사막 상에 배치되며, 투명 도전성 산화물을 포함하는 도전막;을 포함하고,
    상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극의 상기 반사막의 하면과 접촉하는, 표시 장치.
  10. 제8항에 있어서,
    상기 화소전극은,
    투명 도전성 산화물을 포함하는 하부 도전막;
    상기 하부 도전막 상에 배치되며, 금속을 포함하는 반사막;
    상기 반사막 상에 배치되며, 투명 도전성 산화물을 포함하는 상부 도전막;을 포함하며,
    상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극의 상기 하부 도전막의 하면과 접촉하는, 표시 장치.
  11. 제2항에 있어서,
    상기 브릿지 전극은,
    상기 절연층과 상기 화소전극 사이에 개재되는 제1 브릿지 전극층; 및
    상기 제1 브릿지 전극층 상에 배치되는 제2 브릿지 전극층;을 포함하며,
    상기 화소전극은 상기 브릿지 전극의 상기 제1 브릿지 전극층과 상기 제2 브릿지 전극층 사이에 개재되는, 표시 장치.
  12. 제11항에 있어서,
    상기 화소전극은 금속을 포함하는 반사막을 포함하고,
    상기 제1 브릿지 전극층은 상기 화소전극의 상기 반사막의 하면과 접촉하는, 표시 장치.
  13. 제12항에 있어서,
    상기 화소전극은, 상기 반사막 상에 위치하며 투명 도전성 산화물을 포함하는 도전막을 더 포함하고,
    상기 제2 브릿지 전극층은 상기 화소전극의 상기 도전막의 상면과 접촉하는, 표시 장치.
  14. 제1항에 있어서,
    상기 화소정의막은 차광물질을 포함하는, 표시 장치.
  15. 기판 상에 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로를 형성하는 단계;
    상기 화소회로를 덮으며, 적어도 하나의 컨택홀을 포함하는 절연층을 형성하는 단계;
    상기 절연층 상에 배치되며, 상기 절연층의 상기 컨택홀을 통해 상기 화소회로와 전기적으로 연결되는 브릿지 전극을 형성하는 단계;
    상기 절연층 상에 배치되며, 상기 브릿지 전극과 전기적으로 연결되는 화소전극을 형성하는 단계;
    상기 화소전극 상에 배치되며, 상기 화소전극의 일부와 중첩하는 개구를 정의하는 화소정의막을 형성하는 단계;
    상기 화소전극 상에 발광층을 형성하는 단계; 및
    상기 발광층 상에 대향전극을 형성하는 단계;를 포함하고,
    상기 화소전극을 형성하는 단계는,
    화소전극 물질층을 형성하는 단계; 및
    상기 화소전극이 평면 상에서 상기 절연층의 상기 컨택홀과 중첩하지 않도록 상기 화소전극 물질층을 패터닝 하는 단계;를 포함하는, 표시 장치의 제조방법.
  16. 제15항에 있어서,
    상기 브릿지 전극을 형성하는 단계는,
    상기 브릿지 전극 물질층을 형성하는 단계; 및
    상기 브릿지 전극의 적어도 일부가 평면 상에서 상기 화소정의막의 상기 개구와 중첩하도록 상기 브릿지 전극 물질층을 패터닝하는 단계;를 포함하는, 표시 장치의 제조방법.
  17. 제15항에 있어서,
    상기 브릿지 전극은 투명 도전성 산화물(Transparent Conductive Oxide)을 포함하는, 표시 장치의 제조방법.
  18. 제16항에 있어서,
    상기 화소전극은,
    투명 도전성 산화물을 포함하는 도전막; 및
    상기 도전막 상에 배치되며, 금속을 포함하는 반사막;을 포함하며,
    상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극 상에 위치하며, 상기 화소전극의 상기 반사막의 상면과 접촉하는, 표시 장치의 제조방법.
  19. 제16항에 있어서,
    상기 화소전극은,
    투명 도전성 산화물을 포함하는 하부 도전막;
    상기 하부 도전막 상에 배치되며, 금속을 포함하는 반사막;
    상기 반사막 상에 배치되며, 투명 도전성 산화물을 포함하는 상부 도전막;을 포함하며,
    상기 브릿지 전극의 상기 적어도 일부는 상기 화소전극 상에 위치하며, 상기 화소전극의 상기 상부 도전막의 상면과 접촉하는, 표시 장치의 제조방법.
  20. 제16항에 있어서,
    상기 화소전극은,
    금속을 포함하는 반사막; 및
    상기 반사막 상에 배치되며, 투명 도전성 산화물을 포함하는 도전막;을 포함하고,
    상기 브릿지 전극의 상기 적어도 일부는 상기 절연층과 상기 화소전극 사이에 개재되며, 상기 화소전극의 상기 반사막의 하면과 접촉하는, 표시 장치의 제조방법.
  21. 제16항에 있어서,
    상기 화소전극은,
    투명 도전성 산화물을 포함하는 하부 도전막;
    상기 하부 도전막 상에 배치되며, 금속을 포함하는 반사막;
    상기 반사막 상에 배치되며, 투명 도전성 산화물을 포함하는 상부 도전막;을 포함하며,
    상기 브릿지 전극의 상기 적어도 일부는 상기 절연층과 상기 화소전극 사이에 개재되며, 상기 화소전극의 상기 하부 도전막의 하면과 접촉하는, 표시 장치의 제조방법.
  22. 기판 상에 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로를 형성하는 단계;
    상기 화소회로를 덮으며, 적어도 하나의 컨택홀을 포함하는 절연층을 형성하는 단계;
    상기 절연층 상에 배치되며, 상기 절연층의 상기 컨택홀을 통해 상기 화소회로와 전기적으로 연결되는 제1 브릿지 전극층을 형성하는 단계;
    상기 제1 브릿지 전극층 상에 배치되는 화소전극을 형성하는 단계;
    상기 화소전극이 사이에 개재되도록 상기 제1 브릿지 전극층 상에 배치되는 제2 브릿지 전극층을 형성하는 단계;
    상기 화소전극 상에 배치되며, 상기 화소전극의 일부와 중첩하는 개구를 정의하는 화소정의막을 형성하는 단계;
    상기 화소전극 상에 발광층을 형성하는 단계; 및
    상기 발광층 상에 대향전극을 형성하는 단계;를 포함하고,
    상기 화소전극을 형성하는 단계는,
    화소전극 물질층을 형성하는 단계; 및
    상기 화소전극이 평면 상에서 상기 절연층의 상기 컨택홀과 중첩하지 않도록 상기 화소전극 물질층을 패터닝 하는 단계;를 포함하는, 표시 장치의 제조방법.
  23. 제22항에 있어서,
    상기 화소전극은 금속을 포함하는 반사막을 포함하고,
    상기 제1 브릿지 전극층은 상기 화소전극의 상기 반사막의 하면과 접촉하는, 표시 장치의 제조방법.
  24. 제23항에 있어서,
    상기 화소전극은, 상기 반사막 상에 위치하며 투명 도전성 산화물을 포함하는 도전막을 더 포함하고,
    상기 제2 브릿지 전극층은 상기 화소전극의 상기 도전막의 상면과 접촉하는, 표시 장치의 제조방법.
KR1020210050741A 2021-04-19 2021-04-19 표시 장치 및 그 제조방법 KR20220144457A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210050741A KR20220144457A (ko) 2021-04-19 2021-04-19 표시 장치 및 그 제조방법
US17/496,828 US11997881B2 (en) 2021-04-19 2021-10-08 Display apparatus and method of manufacturing the same
CN202210251068.1A CN115224075A (zh) 2021-04-19 2022-03-15 显示设备及制造显示设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210050741A KR20220144457A (ko) 2021-04-19 2021-04-19 표시 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20220144457A true KR20220144457A (ko) 2022-10-27

Family

ID=83602813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210050741A KR20220144457A (ko) 2021-04-19 2021-04-19 표시 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US11997881B2 (ko)
KR (1) KR20220144457A (ko)
CN (1) CN115224075A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366162B1 (ko) * 2007-03-20 2014-02-25 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조방법
KR102531664B1 (ko) * 2016-05-04 2023-05-12 삼성디스플레이 주식회사 표시 장치
KR102490894B1 (ko) * 2018-02-08 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20190107227A (ko) * 2018-03-07 2019-09-19 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
KR102087103B1 (ko) 2018-12-17 2020-03-10 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
CN111665668B (zh) 2019-03-08 2023-07-07 夏普株式会社 显示装置
US11043650B2 (en) 2019-05-28 2021-06-22 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
KR20210092861A (ko) * 2020-01-16 2021-07-27 삼성디스플레이 주식회사 디스플레이 장치
CN111210732B (zh) * 2020-03-06 2022-06-21 合肥维信诺科技有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN115224075A (zh) 2022-10-21
US20220336557A1 (en) 2022-10-20
US11997881B2 (en) 2024-05-28

Similar Documents

Publication Publication Date Title
US11871638B2 (en) Display device with touch unit having reflection prevention unit overlapping valley
US20240040826A1 (en) Display panel and display apparatus
US11678537B2 (en) Display apparatus
KR20220036404A (ko) 표시 패널 및 표시 장치
US11462605B2 (en) Display apparatus
US20230046181A1 (en) Display apparatus
KR20210087609A (ko) 표시 장치
CN112992980A (zh) 显示装置
KR20210036456A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US11263975B2 (en) Display apparatus
KR20230036624A (ko) 표시 장치 및 이를 구비하는 전자 장치
KR20220144457A (ko) 표시 장치 및 그 제조방법
KR20210151634A (ko) 표시 패널 및 표시 장치
US11985868B2 (en) Display apparatus
US20240188342A1 (en) Display panel and electronic apparatus including the same
CN218831226U (zh) 显示装置
US20230389398A1 (en) Display panel and display device
US11930659B2 (en) Display panel
US11644599B2 (en) Cover window and display apparatus including the same
US20230337506A1 (en) Display apparatus and cover window for display apparatus
US20220208924A1 (en) Display device
US20240008345A1 (en) Display device
US20230232653A1 (en) Display panel
KR20230038360A (ko) 표시 장치
KR20240057526A (ko) 표시 장치 및 표시 장치의 제조방법