KR20220118345A - 전압-도메인 샘플링을 갖는 픽셀 회로부 - Google Patents

Abstract

이미지 센서는 이미지 픽셀들의 어레이를 포함할 수 있다. 이미지 픽셀의 어레이는 행 제어 회로부 및 열 판독 회로부에 결합될 수 있다. 어레이 내의 이미지 픽셀은 포토다이오드, 부동 확산 영역, 및 부동 확산 영역에 결합된 커패시터를 갖는 전하 집적부를 포함할 수 있고, 3개의 커패시터들을 갖는 전압-도메인 샘플링부를 포함할 수 있다. 높은 광 및 낮은 광 이미지 레벨 및 재설정 레벨 신호들은, 판독 동작 동안 열 판독 회로부로 판독되기 전에, 전압-도메인 샘플링부에서 샘플링되고 저장될 수 있다. 높은 광 재설정 레벨 신호는 판독 동작 동안 샘플링되고 저장될 수 있다.

Description

전압-도메인 샘플링을 갖는 픽셀 회로부{Pixel Circuitry with Voltage-Domain Sampling}

본 발명은 대체적으로 이미징 시스템들에 관한 것이며, 더 구체적으로는 이미징 시스템들 내의 이미지 센서들에 관한 것이다.

이미지 센서들은 통상 전자 시스템들 또는 디바이스들에서 이미지 데이터를 생성하기 위해 사용된다. 전형적인 배열에서, 이미지 센서는 이미지 센서 픽셀들의 어레이를 포함하고, 각각의 이미지 센서 픽셀은 입사광에 기초하여 전하를 생성하기 위한 포토다이오드를 포함한다.

이미지 센서 픽셀들, 특히 향상된 성능을 제공하면서, 콤팩트(compact)한 설계와 함께, 높은 동적 범위 기능성 및 전압-도메인 샘플링 기능성을 갖는 이미지 센서 픽셀들을 제공하는 것이 바람직할 수 있다.

도 1은 일부 실시예들에 따른, 이미지 데이터를 생성하기 위한 하나 이상의 이미지 센서들 및 프로세싱 회로부를 갖는 예시적인 이미징 시스템의 기능 블록도이다.
도 2는 일부 실시예들에 따른, 픽셀 어레이 및 픽셀 어레이를 위한 제어 및 판독 회로부를 갖는 예시적인 이미지 센서 회로부의 기능 블록도이다.
도 3은 일부 실시예들에 따른, 전압-도메인 샘플링 회로부를 갖는 예시적인 이미지 센서 픽셀의 회로도이다.
도 4는 일부 실시예들에 따른, 전압-도메인 샘플링 회로부를 갖는 이미지 센서 픽셀을 사용하기 위한 예시적인 동작들의 흐름도이다.
도 5는 일부 실시예들에 따른, 전하를 집적 및 샘플링하기 위해 이미지 센서 픽셀을 동작시키는 것에 대한 예시적인 타이밍도이다.
도 6은 일부 실시예들에 따른, 판독 동작을 수행하기 위해 이미지 센서 픽셀을 동작시키는 것에 대한 예시적인 타이밍도이다.
도 7은 일부 실시예들에 따른, 오버플로우 전하(overflow charge)를 위한 직접 샘플링 경로를 생략하는 예시적인 이미지 센서 픽셀의 회로도이다.
도 8은 일부 실시예들에 따른, 공유된 전압-도메인 샘플링 회로부를 갖는 예시적인 이미지 센서 픽셀 회로부의 회로도이다.
도 9는 일부 실시예들에 따른 이미징 시스템을 갖는 예시적인 차량의 도면이다.

카메라들, 컴퓨터들, 셀룰러 전화기들, 차량용 전자 시스템들, 산업용 전자 시스템들, 및 다른 전자 시스템들과 같은 전자 시스템들은 이미지 데이터를 생성(예컨대, 하나 이상의 이미지들 및/또는 비디오를 캡처)하기 위해 입사광을 모으는 이미지 센서들을 포함할 수 있다. 이미지 센서들은 이미지 센서 픽셀들의 하나 이상의 어레이들을 포함할 수 있다. 이미지 센서 픽셀들은 입사광을 이미지 전하로 변환하는 포토다이오드들과 같은 감광성 요소들을 포함할 수 있다. 이미지 센서들은 임의의 수(예컨대, 수백 또는 수천 또는 그 초과)의 이미지 센서 픽셀들을 가질 수 있다. 전형적인 이미지 센서는 예를 들어 수십만 또는 수백만 개의 이미지 센서 픽셀(예컨대, 메가픽셀)들을 가질 수 있다. 이미지 센서들은 이미지 센서 픽셀들을 동작시키기(예컨대, 그의 동작을 제어하기) 위한 회로부와 같은 제어 회로부, 및 감광성 요소들에 의해 생성된 이미지 전하에 대응하는 이미지 신호들을 판독하기 위한 판독 회로부를 포함할 수 있다.

도 1은 이미징 시스템(10)과 같은 예시적인 이미징 시스템(예컨대, 이미징 능력들을 갖는 전자 시스템)의 기능 블록도이다. 도 1의 이미징 시스템(10)은 카메라, 셀룰러 전화기, 태블릿 컴퓨터, 랩톱 컴퓨터, 웹캠, 또는 비디오 카메라와 같은 휴대용 전자 디바이스일 수 있거나(예컨대, 그의 일부를 형성할 수 있거나), 비디오 감시 시스템, 차량용 시스템(예컨대, 차량용 전자 시스템, 차량용 센서 시스템, 차량용 이미징 시스템, 차량용 전자기기 내의 내장형 시스템, 또는 차량용 시스템의 임의의 다른 부분), 이미징 능력들을 갖는 비디오 게이밍 시스템, 증강 현실 및/또는 가상 현실 시스템, 무인 항공 시스템(예컨대, 드론), 또는 산업용 전자 시스템과 같은 다른 유형들의 이미징 시스템들일 수 있거나, 이미지 데이터를 생성하는 임의의 다른 적합한 이미징 시스템들 또는 디바이스들일 수 있다.

이미징 시스템(10)은 카메라 모듈(12)(때때로 이미징 모듈(12)로 지칭됨)을 포함한다. 카메라 모듈(12)은 입사광을 디지털 이미지 데이터로 변환하는 데 사용될 수 있다. 카메라 모듈(12)은 하나 이상의 렌즈(14) 및 하나 이상의 대응하는 이미지 센서(16)를 포함할 수 있다. 렌즈들(14)은 고정 및/또는 조정가능 렌즈들을 포함할 수 있고, 이미지 센서(16)의 이미징 표면 상에 형성된 마이크로렌즈들 및 다른 매크로 렌즈들을 포함할 수 있다. 원하는 경우, 카메라 모듈(12)에는 렌즈들(14)의 어레이 및 대응하는 이미지 센서들(16)의 어레이가 제공될 수 있다.

이미지 캡처 동작들 동안, 장면으로부터의 광이 렌즈들(14)에 의해 이미지 센서(16) 상에 포커싱될 수 있다. 이미지 센서(16)는 아날로그 픽셀 이미지 신호들을, 저장 및 프로세싱 회로부(18)에 제공되는 대응하는 디지털 이미지 데이터로 변환하기 위한 회로부를 포함할 수 있다.

저장 및 프로세싱 회로부(18)(때때로 본 명세서에서 집합적으로 제어 회로부(18)로 지칭됨)는 하나 이상의 집적 회로들(예컨대, 하나 이상의 집적 회로 다이들)을 포함하고 그들 상에 구현될 수 있다. 예시적인 예들로서, 회로부(18)의 프로세싱 구성요소는 하나 이상의 이미지 프로세싱 회로들 또는 디지털 신호 프로세서들, 하나 이상의 마이크로프로세서들 또는 마이크로제어기, 각각이 하나 이상의 프로세싱 코어(processing core)들을 갖는 하나 이상의 (범용 또는 특수 목적) 프로세서들, 또는 데이터를 조작하거나 프로세싱하기 위한 임의의 다른 적합한 회로부를 포함할 수 있다. 회로부(18)의 저장 구성요소는 비휘발성 메모리 회로부, 예컨대 하드 드라이브, 솔리드-스테이트 드라이브(solid-state drive), 판독 전용 메모리, 및/또는 임의의 다른 유형의 비휘발성 메모리 회로부, 또는 다른 데이터 저장 디바이스들을 포함할 수 있다. 원하는 경우, 회로부(18)는 랜덤 액세스 메모리와 같은 휘발성 메모리를 포함할 수 있다.

본 명세서에서 예들로서 설명된 일부 예시적인 구성들에서, 회로부(18)의 저장 구성요소(예컨대, 비일시적 컴퓨터 판독가능 매체)는 회로부(18)의 프로세싱 구성요소에 의해 실행가능한 명령어들(예컨대, 소프트웨어, 펌웨어, 코드 등)을 저장한다. 회로부(18)의 프로세싱 구성요소에 의해 실행될 때, 이들 명령어들은 본 명세서에 설명된 하나 이상의 프로세스들(예컨대, 프로세싱 스킴(scheme)들, 제어 스킴들 등)을 구현할 수 있다. 그러한 방식으로, 제어 회로부(18)는 이미징 시스템(10)(예컨대, 이미징 시스템(10) 내의 이미지 센서(16) 또는 다른 구성요소들과 같은 구성요소들)의 동작들을 제어하도록 구성될 수 있다.

제어 회로부(18)는 카메라 모듈(12)로부터 분리되고/되거나 카메라 모듈의 일부를 형성하는 구성요소들(예컨대, 이미지 센서(16)를 포함하는 집적 회로 또는 이미지 센서(16)와 연관된 모듈 내의 집적 회로의 일부를 형성하는 회로들)을 사용하여 구현될 수 있다. 제어 회로부(18)가 하나 이상의 이미지 센서들(16)의 집적 회로들과는 상이한 집적 회로들(예컨대, 칩들) 상에 포함될 때, 제어 회로부(18)와 연관된 집적 회로들은 하나 이상의 이미지 센서들(16)과 연관된 집적 회로들에 적층되거나 그들과 함께 패키징(packaging)될 수 있다. 카메라 모듈(12)에 의해 생성된 이미지 데이터는 제어 회로부(18)를 사용하여(예컨대, 제어 회로부(18) 내의 이미지 프로세싱 엔진을 사용하여, 제어 회로부(18) 내의 이미징 모드 선택 엔진을 사용하여, 등등) 프로세싱 및 저장될 수 있다. 프로세싱된 이미지 데이터는, 원하는 경우, 제어 회로부(18)에 결합된 유선 및/또는 무선 통신 경로들을 사용하여 외부 장비(예컨대, 컴퓨터, 외부 디스플레이, 전자기기 제어 유닛, 이미징 시스템(10)이 서브-시스템인 외부 시스템, 또는 다른 시스템들 또는 디바이스들)에 제공될 수 있다.

도 2는 이미지 센서(16)(예컨대, 도 1의 시스템(10) 내에서 이미지 센서(16)로서 구현될 수 있음)와 같은 예시적인 이미지 센서의 기능 블록도이다. 도 2에 도시된 바와 같이, 이미지 센서(16)는 이미지 센서 픽셀들(22)(때때로 본 명세서에서 이미지 픽셀들(22) 또는 픽셀들(22)로 지칭됨)을 포함하는 픽셀 어레이(20)를 포함한다. 본 명세서에서 예시적인 예들로서 설명된 일부 구성들에서, 이미지 픽셀들(22)은 행(row)들과 열(column)들로 배열될 수 있다. 어레이(20)는 예를 들어 이미지 픽셀들(22)의 수백 또는 수천 개의 행들 및 열들을 포함할 수 있다.

도 2의 예에서, 이미지 센서(16)는 제어 및 프로세싱 회로부(24)(때때로 본 명세서에서 제어 회로부(24)로 지칭됨)를 포함한다. 제어 회로부(24)는 행 제어 회로부(26)(때때로 행 구동 회로부(26)로 지칭됨) 및 열 판독 및 제어 회로부(28)(때때로 열 제어 회로부(28), 열 판독 회로부(28), 또는 판독 회로부(28)로 지칭됨)에 결합된다. 제어 회로부(24)는 행 제어 회로부(26)에 타이밍 제어들을 제공할 수 있다(예컨대, 소정의 제어 신호들이 어써트(assert)되거나 디어써트(deassert)될 행 어드레스들을 수신할 수 있음). 따라서, 타이밍 제어들에 기초하여, 행 제어 회로부(26)는 재설정, 안티-블루밍(anti-blooming), 행 선택, 전하 전달, 이중 변환 이득(예컨대, 낮은 변환 이득), 판독, 및/또는 임의의 다른 적합한 픽셀 제어 신호들과 같은 대응하는 행 제어 신호들을 픽셀들(22)의 각각의 행에 그 행에 대한 하나 이상의 전도성 경로들을 통해(예컨대, 행 제어 경로들(30)을 통해) 공급(예컨대, 어서트 또는 디어서트)할 수 있다.

열 라인들(32)과 같은 하나 이상의 전도성 경로들이 어레이(20) 내의 픽셀들(22)의 각각의 열에 결합될 수 있다. 열 라인들(32)은 픽셀들(22)로부터 이미지 신호들을 판독하고 바이어스 신호들(예를 들어, 바이어스 전류들 또는 바이어스 전압들)을 픽셀들(22)에 공급하는 데 사용될 수 있다. 원하는 경우, 픽셀 판독 동작들 동안, 어레이(20) 내의 픽셀 행은 행 제어 회로부(26)를 사용하여 선택될 수 있고, 그 픽셀 행 내의 이미지 픽셀들(22)에 의해 생성되는 이미지 신호들은 열 라인들(32)을 따라 판독될 수 있다.

열 판독 회로부(28)는 열 라인들(32)을 통해 이미지 신호들(예를 들어, 픽셀들(22)에 의해 생성되는 아날로그 픽셀 값들)을 수신할 수 있다. 열 판독 회로부(28)는 교정 신호들(예컨대, 재설정 레벨 신호들, 기준 레벨 신호들) 및/또는 어레이(20)로부터 판독된 이미지 신호들(예컨대, 이미지 레벨 신호들)을 일시적으로 저장하기 위한 메모리 회로부, 증폭기 회로부, 아날로그-디지털 변환(analog to digital conversion, ADC) 회로부, 바이어스 회로부, 열 회로부를 선택적으로 인에이블(enable) 또는 디스에이블(disable)하기 위한 래치 회로부, 또는 픽셀들(22)을 동작시키고 픽셀들(22)로부터 이미지 신호들을 판독하기 위해 어레이(20) 내의 픽셀들의 하나 이상의 열들에 결합된 다른 회로부를 포함할 수 있다. 판독 회로부(28) 내의 ADC 회로부는 어레이(20)로부터 수신된 아날로그 픽셀 값들을 대응하는 디지털 픽셀 값들(때때로 디지털 이미지 데이터 또는 디지털 픽셀 데이터로 지칭됨)로 변환할 수 있다. 열 판독 회로부(28)는 제어 및 프로세싱 회로부(24) 및/또는 저장 및 프로세싱 회로부(18)(도 1)에 하나 이상의 픽셀 열들 내의 픽셀들과 연관된 디지털 픽셀 데이터를 공급할 수 있다.

제어 및 프로세싱 회로부(24), 행 제어 회로부(26), 및 열 판독 및 제어 회로부(28) 중 하나 이상은 본 명세서에서 (이미지 센서(16)를 위한) 제어 회로부로 지칭될 수 있다. 특히, 제어 회로부는, 이미지 데이터(예컨대, 아날로그 이미지 신호들 및 후속하여 디지털 이미지 데이터)를 생성할 시, 어레이(20) 내의 하나 이상의 픽셀들(22)의 동작(예컨대, 셔터 동작, 전하 집적 동작, 판독 동작 등)을 제어하도록 구성될 수 있다. 제어 회로부는 제어 회로부의 프로세싱 구성요소에 의해 실행가능한 명령어들(예컨대, 소프트웨어, 펌웨어, 코드 등)을 저장하도록 구성된 연관된 저장 회로부(예컨대, 비일시적 컴퓨터 판독가능 매체)를 포함할 수 있다. 제어 회로부의 프로세싱 구성요소에 의해 실행될 때, 이들 명령어들은 본 명세서(예컨대, 어레이(20) 내의 하나 이상의 픽셀들(22)을 제어하기 위한 하나 이상의 타이밍도들)에 설명된 하나 이상의 프로세스들(예컨대, 프로세싱 스킴들, 제어 스킴들 등)을 구현할 수 있다. 그러한 방식으로, 제어 회로부는 픽셀들(22) 및/또는 이미지 센서(16) 내의 다른 구성요소들의 동작들을 제어하도록 구성될 수 있다.

추가적으로, 픽셀 어레이(20)에는 단일 이미지 센서가 상이한 컬러들 또는 파장들의 세트들의 광을 샘플링하도록 허용하는 다수의 (컬러) 필터 요소들(각각이 하나 이상의 각자의 픽셀들에 대응함)을 갖는 필터 어레이가 제공될 수 있다. 예로서, 어레이(20) 내의 이미지 센서 픽셀들(22)에는 단일 이미지 센서가 베이어 모자이크 패턴(Bayer mosaic pattern)으로 배열된 대응하는 적색, 녹색 및 청색 이미지 센서 픽셀들을 사용하여 적색, 녹색 및 청색(RGB) 광을 샘플링하도록 허용하는 적색, 녹색 및 청색 필터 요소들을 갖는 컬러 필터 어레이가 제공될 수 있다. 다른 예로서, 베이어 패턴의 녹색 픽셀들은 광대역 컬러 필터 요소들(예를 들어, 투명 컬러 필터 요소들, 황색 컬러 필터 요소들 등)을 갖는 광대역 이미지 픽셀들로 대체될 수 있다. 또 다른 예에서, 베이어 패턴의 녹색 픽셀들 중 하나는 IR(infrared) 필터 요소들 아래에 형성된 IR 이미지 픽셀들로 대체될 수 있고/있거나, 나머지 적색, 녹색 및 청색 이미지 픽셀들은 또한 IR 광에 민감할 수 있다(예컨대, 그들 각자의 컬러들의 광에 더하여 IR 광을 통과시키는 필터 요소들 아래에 형성될 수 있음). 이들 예들은 단지 예시적인 것이다. 대체적으로, 임의의 원하는 컬러 및/또는 파장의 그리고 임의의 원하는 패턴의 필터 요소들이 임의의 원하는 수의 이미지 픽셀들(22) 위에 형성될 수 있다.

도 3은 이미지 센서 픽셀(22)(예컨대, 도 2의 하나 이상의 이미지 센서 픽셀들(22)로서 구현될 수 있음)과 같은 예시적인 이미지 센서 픽셀의 회로도이다. 도 3에 도시된 바와 같이, 픽셀(22)은 포토다이오드(40)(예컨대, 피닝 전압(pinning voltage)을 갖는 피닝된 포토다이오드)와 같은 감광성 요소를 포함한다. 포토다이오드(40)는 기준 전압(예컨대, 접지 전압)을 수신하는 전압 단자(41)에 결합된 제1 단자, 및 이미지 전하가 집적되고 저장되는 제2 단자를 갖는다. 포토다이오드(40)는 입사광을 수신하는 것(예컨대, 광자들을 충돌시키는 것)에 응답하여 전하(예컨대, 전자들)를 생성할 수 있다. 포토다이오드(40)에 의해 생성되는 전하의 양은 노출 지속기간(또는 집적 시간) 및 (예컨대, 높은-광 환경에서, 중간-광 환경에서, 낮은-광 환경 등에서의) 입사광의 강도에 의존할 수 있다.

도 3의 픽셀(22)은 또한 부동 확산 영역(44)과 같은 부동 확산 영역을 포함한다. 부동 확산 영역(44)은 도핑된 반도체 영역(예컨대, 이온 주입, 불순물 확산, 또는 임의의 다른 도핑 프로세스에 의해 도핑된 실리콘 기판 내의 영역)일 수 있다. 따라서, 부동 확산 영역(44)은 연관된 전하 저장 용량을 가질 수 있다(예컨대, 부동 확산 영역(44)에서의 하나의 단자 및 기준 전압에서의 하나의 단자를 갖는 커패시터(capacitor)로서 개략적으로 도시될 수 있음). 포토다이오드-생성 전하 및/또는 다른 전하(예컨대, 재설정 전압 레벨 전하, 암전류 전하 등)는 하나 이상의 샘플링 또는 판독 동작들을 위해 부동 확산 영역(44)으로 전달되고 그곳에 저장될 수 있다.

도 3의 예에서, 그의 제어 (게이트) 단자에서 제어 신호 'tx'를 수신하는 전하 전달 트랜지스터(42)는 포토다이오드(40)를 부동 확산 영역(44)에 결합시킬 수 있다. 따라서, 트랜지스터(42)는 포토다이오드-생성 전하를 부동 확산 영역(44)으로 전달하기 위해 (제어 신호 'tx'가 완전히 또는 부분적으로 어써트될 때) 활성화될 수 있다.

높은 동적 범위 응용예들의 경우, 부동 확산 영역(44)의 저장 용량을 확대시키고, 그리고 낮은 (변환) 이득 전하 저장 구조체를 포함함으로써 (판독) 동작의 낮은 (변환) 이득 모드에서 픽셀(22)을 동작시키는 것이 바람직할 수 있다. 도 3에 도시된 바와 같이, 픽셀(22)은 커패시터(48)(예컨대, 낮은 이득 커패시터)와 같은 전하 저장 구조체를 포함한다. 커패시터(48)는 전압 단자(49)에 결합된 제1 단자, 및 그의 전하 저장 단자로서 역할을 하는 제2 단자를 갖는다. 전압 단자(49)는 제어가능한 그리고 가변적인 전압 신호(예컨대, 제1 기간에 걸쳐서는 제1 전압을 나타내고 제2 기간에 걸쳐서는 제2 전압을 나타냄)를 제공하거나 고정 전압(예컨대, 접지 또는 공급 전압)을 제공하도록 구성될 수 있다.

커패시터(48)는 그의 제어 단자에서 제어 신호 'conn_fd'를 수신하는 트랜지스터(46)에 의해 부동 확산 영역(44)에 결합된다. 트랜지스터(46)가 활성화될 때(예컨대, 제어 신호 'conn_fd'가 어써트될 때), 커패시터(48)는 부동 확산 영역(44)에 전기적으로 접속되고 이에 의해, 부동 확산 영역(44)의 전하 저장 용량을 확대시킬 수 있다. 추가적으로, 트랜지스터들(42, 46) 둘 모두가 활성화될 때(예컨대, 제어 신호들 'tx' 및 'conn_fd' 둘 모두가 부분적으로 어써트될 때), 포토다이오드-생성 전하의 일부분이 포토다이오드(40)로부터 커패시터(48)로 전달될 수 있다. 포토다이오드-생성 전하의 일부분은 트랜지스터들(42, 46)이 부분적으로 어써트될 때 그들에 의해 설정되는 전압 장벽에 의해 결정될 수 있다.

하나 이상의 픽셀 요소들을 (예컨대, 재설정 전압 레벨로) 재설정하기 위해, 픽셀(22)은 그의 제어 단자에서 제어 신호 'pc'를 수신하는 트랜지스터(62)와 같은 전압 소스(들)에 접속된 하나 이상의 트랜지스터들을 포함할 수 있다. 도 3에 도시된 바와 같이, 트랜지스터(62)는 전압 단자(63)를 (개재 트랜지스터(50)를 통해) 커패시터(48)에 그리고 (개재 트랜지스터들(50, 46)을 통해) 부동 확산 영역(44)에 결합시킨다. 특히, 트랜지스터들(46, 50, 62)이 모두 활성화될 때(예컨대, 제어 신호들 'conn_fd', 'conn_hb' 및 'pc'가 모두 어써트될 때), 부동 확산 영역(44) 및 커패시터(48)(그의 저장 단자)는 재설정 전압 레벨(예컨대, 전원 전압)로 재설정될 수 있다. 전압 단자(63)는 제어가능한 그리고 가변적인 전압 신호(예컨대, 재설정 동작 기간과 같은 제1 기간에 걸쳐서는 재설정 전압 레벨과 같은 제1 전압을 나타내고 제2 기간에 걸쳐서는 기준 전압 레벨과 같은 상이한 제2 전압을 나타냄)를 제공하도록 구성될 수 있다.

추가적으로, 픽셀(22)은 전압 단자(53)를 포토다이오드(40)에 결합시키는 (안티-블루밍) 트랜지스터(52)를 포함할 수 있다. 예로서, 전압 단자(53)는 재설정 전압 레벨(예컨대, 전원 전압)을 제공하도록 구성될 수 있다. 이와 같이, 트랜지스터(52)는 (제어 신호 'ab'를 어서트함으로써) 활성화될 때, 포토다이오드(40)를 재설정 전압 레벨로 재설정할 수 있다.

도 3의 픽셀(22)은 또한 전압 단자(51)에 결합된 소스 팔로워 트랜지스터(source follower transistor)(54)(예컨대, 전원 전압을 제공함) 및 샘플링 트랜지스터(56)를 포함하며, 이들의 조합은 제1 샘플링 경로를 형성한다. 샘플링 트랜지스터(56)는 제어 신호 'sample1'에 의해 제어되는 제어 (게이트) 단자를 갖는다. 제어 신호 'sample1'이 어써트되고 트랜지스터(56)가 활성화될 때, 부동 확산 영역(44)에서의 전하의 양에 비례하는 크기를 갖는 대응하는 출력 신호는 소스 팔로워 트랜지스터(54)를 통해 경로(60) 상으로 전달된다. 부동 확산 영역(44)이 샘플링되거나 판독되고 있는 포토다이오드-생성 전하를 저장할 때, 경로(60) 상의 대응하는 출력 신호는 이미지 (레벨) 신호로 지칭될 수 있다. 부동 확산 영역(44)이 샘플링되거나 판독되고 있는 재설정 전압 레벨 전하를 저장할 때, 경로(60) 상의 대응하는 출력 신호는 재설정 레벨 신호로 지칭될 수 있다.

경로(58)는 트랜지스터들(54, 56)을 우회하는 제2 샘플링 경로를 형성하며, 이에 의해, 트랜지스터들(46, 50)이 활성화될 때 커패시터(48) 및 부동 확산 영역(44)을 경로(60)에 직접 접속시키는 샘플링 경로를 가능하게 한다. 따라서, 이러한 제2 경로를 사용하여 샘플링되거나 판독된 포토다이오드-생성 전하(예컨대, 커패시터-집적 전하)는 또한 이미지 (레벨) 신호로 지칭될 수 있는 반면, 응용가능한 경우, 이러한 경로를 사용하여 샘플링되거나 판독되고 있는 재설정 전압 레벨 전하는 또한 재설정 레벨 신호로 지칭될 수 있다.

이미지 픽셀들의 어레이를 갖는 이미지 센서는 다양한 광 조건들에서(예컨대, 비교적 낮은-광 환경에서, 비교적 높은-광 환경에서, 낮은-광 환경과 높은-광 환경 사이의 가운데 (중간) 광 환경 등에서) 동작할 수 있다. (예컨대, 높은 동적 범위 응용예들에 대한) 일부 응용예들에서, 이미지 픽셀은 각각의 집적 사이클 동안(예컨대, 각각의 집적 기간 동안) 하나 초과의 이미지 신호(예컨대, 2개의 이미지 신호들, 3개의 이미지 신호들 등)를 생성하는 것이 바람직할 수 있다. 이들 이미지 신호들은 다양한 변환 이득들로 샘플링되거나 판독될 수 있다.

하나의 예시적인 예에서, 이미지 픽셀(22)은 생성된 이미지 전하를 오버플로우 부분(때때로 본 명세서에서 오버플로우 전하로 지칭됨) 및 포토다이오드에 저장된 채로 남아있는 나머지 부분(때때로 본 명세서에서 나머지 포토다이오드 전하로 지칭됨)으로 분리하도록 구성될 수 있다. 하나의 예시적인 샘플링 스킴에서, 오버플로우 전하는 (바람직하게는 낮은 이득 구성의 확대된 저장 용량을 사용하기 위해) 커패시터(48)와 같은 낮은 이득 커패시터가 사용되는 낮은 변환 이득 구성에서 샘플링되고, 나머지 포토다이오드 전하는 (바람직하게는 높은 이득 구성의 낮은 잡음 특성을 사용하기 위해) 높은 변환 이득 구성에서 샘플링된다. 높은 변환 이득 신호는 비교적 낮은 광 환경에 대해 사용될 수 있고, 낮은 변환 이득 신호는 비교적 높은 광 환경에 대해 사용될 수 있고, 높은 및 낮은 변환 이득 신호들의 (적합하게, 선형 또는 비선형) 조합은 낮은 광 환경과 높은 광 환경 사이의 광 환경에 대해 사용될 수 있다. 이러한 예시적인 동작 스킴은 다양한 광 조건들에서 동작하는 것을 도울 수 있다(예컨대, 높은 동적 범위 기능성들을 제공함).

픽셀(22)은 전술된 픽셀(22)의 전하 집적부(포토다이오드(40), 부동 확산 영역(44), 커패시터(48), 및 다양한 상호접속 트랜지스터들 및 샘플링 경로들을 포함함)에 더하여 전압-도메인 샘플링 회로부(때때로 전압-도메인 상관 이중 샘플링 회로부, 전압-도메인 (상관 이중) 샘플링 스테이지(voltage-domain (correlated double) sampling stage), 또는 단순히 픽셀(22)의 샘플링 회로부 또는 전하 샘플링부로 지칭됨)를 포함한다. 전압-도메인 샘플링 회로부는 제1 및 제2 샘플링 경로들(예컨대, 경로(58) 및 트랜지스터들(54, 56)에 의해 형성된 경로)의 반대측 상에서 경로(60)에 결합될 수 있다.

픽셀(22)의 샘플링부는 전압 단자(63)를 경로(60) 및 경로(60)를 통한 다른 픽셀 요소들에 결합시키는 트랜지스터(62)를 포함한다. 샘플링 회로부는 또한, 대응하는 트랜지스터들(66, 76, 86)을 통해 경로(61)에 결합된 커패시터들(68, 78, 88)과 같은 복수의 전하 저장 구조체들 또는 커패시터들(예컨대, 정확히 3개의 커패시터들, 4개 미만의 커패시터들 등)을 포함한다. 각각의 커패시터는, 각각이 고정 기준 전압 또는 제어가능한 그리고 가변적인 전압 신호를 수신하는 전압 단자(예컨대, 전압 단자들(69, 79, 89))에 결합된 단자를 갖는다. 샘플링 트랜지스터(64)는 (예컨대, 제어 신호 'sample2'를 사용하여) 경로(60)를 경로(61)에 결합시키고, 경로(61) 상으로의 그리고 전압-도메인 샘플링 회로부 내로의 픽셀 신호들의 샘플링을 제어할 수 있다.

픽셀(22)의 샘플링부는 픽셀 또는 행 선택 트랜지스터(92) 및 전압 단자(91)(예컨대, 전원 전압을 제공함)에 결합된 소스 팔로워 트랜지스터(90)를 포함한다. 선택 트랜지스터(92)는 제어 신호 'sel'에 의해 제어되는 제어 (게이트) 단자를 갖는다. 제어 신호 'sel'이 어써트되고 트랜지스터(92)가 활성화될 때, 경로(61)에 접속된 트랜지스터들(68, 78, 86) 중 하나에서의 전하의 양에 비례하는 크기를 갖는 대응하는 픽셀 출력 신호가 소스 팔로워 트랜지스터(90)를 통해 픽셀 출력 경로(예컨대, 열 라인(32)에 결합된 경로) 상으로 전달된다. 유사하게 전술된 바와 같이, 커패시터가 판독되고 있는 포토다이오드-생성 전하를 저장할 때, 열 라인(32) 상의 대응하는 출력 신호는 이미지 (레벨) 신호로 지칭될 수 있다. 커패시터가 판독되고 있는 재설정 전압 레벨 전하를 저장할 때, 열 라인(32) 상의 대응하는 출력 신호는 재설정 레벨 신호로 지칭될 수 있다.

예시적인 이미지 픽셀 어레이 구성에서, 픽셀들(22)의 수많은 행들 및 열들이 존재한다. 열 라인(32)은 픽셀들(22)의 각각의 열과 연관될 수 있다(예컨대, 열 내의 각각의 이미지 픽셀(22)은 대응하는 행 선택 트랜지스터(92)를 통해 동일한 열 라인(32)에 결합될 수 있음). 제어 신호 'sel'은 열 라인(32) 상에서 선택된 이미지 픽셀(22)로부터의 픽셀 출력 신호를 판독하기 위해 어써트될 수 있다. 픽셀 출력 신호는 열 판독 회로부(28)(도 2)에, 그 후, 추가의 프로세싱을 위해 프로세싱 회로부(18)(도 1)에 제공될 수 있다.

일부 예시적인 구성들에서, 만족스러운 성능으로 높은 동적 범위 기능성들을 달성하기 위해, 픽셀이 (열 라인을 통해) 집적 사이클당 4개의 신호들을 출력하는 것이 바람직할 수 있다. 이들 4개의 신호들은 (낮은 광 체계에 대한) 높은 변환 이득 이미지 레벨 신호, 높은 변환 이득 재설정 레벨 신호, (높은 광 체계에 대한) 낮은 변환 이득 이미지 레벨 신호, 및 낮은 변환 이득 재설정 레벨 신호를 포함할 수 있다. 따라서, 일부 픽셀들 각각은, 각각이 전압-도메인 샘플링 회로부에서 4개의 신호들 중 하나를 저장하도록 구성된, 4개의 커패시터들을 포함할 수 있다.

그러나, 특히 픽셀당 기반으로 많은 수의 커패시터들을 제공하는 것은, 각각의 커패시터가 픽셀 상에서 상당한 양의 공간을 차지하기 때문에, 바람직하지 않을 수 있다. 이와 같이, 원하는 기능성들을 여전히 제공하면서 커패시터들의 수를 감소시키는 것이 바람직할 수 있다. 원하는 경우, 절약된 면적은 더 콤팩트한 픽셀을 제공하는 데 사용될 수 있고, 기존의 커패시터의 면적을 확장시키는 데 사용될 수 있는(이에 의해 잡음 성능을 향상시킴) 등이다.

따라서, 하나의 예시적인 예로서, 도 3의 픽셀(22)은 집적 사이클당 4개의 원하는 신호들을 출력하도록 구성되어 있으면서, 단지 3개의 커패시터들 또는 전하 저장 구조체들(예컨대, 4개 미만의 커패시터들)을 갖는 그러한 샘플링부를 제공한다.

특히, 커패시터(68)는 낮은 변환 이득 이미지 레벨 신호를 저장하도록 구성될 수 있다. 낮은 변환 이득 이미지 레벨 신호는 (포토다이오드-생성 전하의 다른 부분들과 조합하여) 커패시터(48)에 저장된 오버플로우 전하로부터 생성될 수 있다. 낮은 변환 이득 이미지 레벨 신호는 (예컨대, 전하 공유 동작으로) 커패시터(68)를 커패시터(48) 및 부동 확산 영역에 전기적으로 접속시킴으로써 샘플링될 수 있다. 예로서, 트랜지스터들(66, 64, 50, 46)이 제어 신호들 'S_E2S', 'sample2', 'conn_hb' 및 'conn_fd'를 어써트함으로써 활성화되어 이러한 샘플링 동작을 수행할 수 있다.

커패시터(78)는 높은 변환 이득 재설정 레벨 신호를 저장하도록 구성될 수 있다. 높은 변환 이득 재설정 레벨 신호는 (예컨대, 재설정 전압 레벨을 공급하는 전압 단자(63)에 접속된 후) 재설정 레벨 전하를 저장하는 부동 확산 영역(44)으로부터 생성될 수 있다. 높은 변환 이득 재설정 레벨 신호는 (재설정 레벨 전하가 부동 확산 영역(44)에 있을 때) 소스 팔로워(54)의 출력을 커패시터(78)에 전기적으로 접속시킴으로써 소스 팔로워(54)를 통해 샘플링될 수 있다. 예로서, 트랜지스터들(76, 64, 56)이 제어 신호들 'S_E1R', 'sample2' 및 'sample 1'을 어써트함으로써 활성화되어 이러한 샘플링 동작을 수행할 수 있다.

커패시터(88)는 높은 변환 이득 이미지 레벨 신호를 저장하도록 구성될 수 있다. 높은 변환 이득 이미지 레벨 신호는 (예컨대, 포토다이오드-집적 전하의 나머지 부분이 트랜지스터(42)를 사용하여 포토다이오드(40)로부터 전달된 후) 이미지 레벨 전하를 저장하는 부동 확산 영역(44)으로부터 생성될 수 있다. 높은 변환 이득 이미지 레벨 신호는 (이미지 레벨 전하가 부동 확산 영역(44)에 있을 때) 소스 팔로워(54)의 출력을 커패시터(88)에 전기적으로 접속시킴으로써 소스 팔로워(54)를 통해 샘플링될 수 있다. 예로서, 트랜지스터들(86, 64, 56)이 제어 신호들 'S_E1S', 'sample2' 및 'sample 1'을 어써트함으로써 활성화되어 이러한 샘플링 동작을 수행할 수 있다.

낮은 변환 이득 재설정 레벨 신호를 저장하기 위한 전용 커패시터는 픽셀(22)의 샘플링부에서 생략될 수 있다. 특히, 커패시터(68)는 또한 낮은 변환 이득 재설정 레벨 신호를 저장하도록 구성될 수 있다. 예시적인 예로서, 커패시터(68)에 샘플링되고 저장된 낮은 변환 이득 이미지 레벨 신호가 열 라인(32)을 통해 판독된 후, 커패시터(68)는 커패시터(68)에 저장된 낮은 변환 이득 재설정 레벨 신호를 제공하는 재설정 레벨 전압에 (단자(63)에서) 전기적으로 접속될 수 있다. 특히, 트랜지스터들(66, 64, 62)이 제어 신호들 'S_E2S', 'sample2' 및 'pc'를 어써트함으로써 활성화되어 이러한 샘플링 동작을 수행할 수 있다.

이러한 방식으로, 낮은 변환 이득 재설정 레벨 신호를 저장하기 위한 전용 커패시터가 생략되어, 이에 의해, 원하는 기능성들을 제공하면서 픽셀에 대한 공간 절약을 제공할 수 있다. 원하는 경우, 절약된 공간은 다른 3개의 커패시터들 중 하나 이상의 커패시터의 저장 용량을 확장시키는 데 사용될 수 있다. 예로서, 공간 절약은 (높은 광 신호를 위해) 커패시터(68)의 저장 용량을 증가시키는 데 사용될 수 있으며, 이는 잡음 성능을 개선시킨다.

추가적으로, 낮은 변환 이득 재설정 레벨 신호의 샘플링이 소스 팔로워 또는 증폭기 스테이지(예컨대, 트랜지스터(54)) 없이 수행되기 때문에, 경로(58)(예컨대, 트랜지스터(54)를 우회하는 경로)가 또한 낮은 변환 이득 이미지 레벨 신호의 샘플링에 사용된다. 이는 2개의 신호들 사이의 미스매치(mismatch)를 회피하고 잡음 성능을 개선시킨다.

커패시터들(48, 68, 78, 88)은 임의의 적합한 기술을 사용하여 형성될 수 있고/있거나 임의의 적합한 유형의 것일 수 있다. 예시적인 구성에서, 커패시터(68)는 MOS(metal-oxide-semiconductor) 커패시터를 사용하여 형성될 수 있고, 커패시터들(78, 88)은 각각 (3-D) MiM(metal-insulator-metal) 커패시터를 사용하여 형성될 수 있다. 원하는 경우, 커패시터(48)는 또한 MOS 커패시터일 수 있다. 원하는 경우, 커패시터들(78, 88)의 저장 용량들은 (예컨대, 10% 이내, 20% 이내 등으로) 서로 유사할 수 있고/있거나, 커패시터(78 또는 88)의 저장 용량은 부동 확산 영역의 저장 용량을 초과(예컨대, 5배 초과, 10배 초과, 100배 초과 등)할 수 있고/있거나, 커패시터(68)의 저장 용량은 커패시터(48)의 저장 용량보다 더 크거나, 그와 유사하거나, 그것 미만일 수 있다. 커패시터들 사이의 이들 구성들 및 관계들은 단지 예시적인 것이다. 원하는 경우, 이들 커패시터들 대신 또는 그에 더하여 다른 전하 저장 구조체들이 사용될 수 있다.

때때로 본 명세서에서 예시적인 예로서 설명되는 하나의 구성에서, 픽셀(22)은 상이한 (예컨대, 적층된 및/또는 접합된) 다이들 상에 형성되는 부분들을 포함할 수 있다. 다시 말해서, 픽셀 어레이(20)(도 2)의 제1 부분은 제1 다이(또는 웨이퍼) 상에 형성될 수 있고, 픽셀 어레이(20)의 제2 부분은 제2 다이(또는 웨이퍼) 상에 형성될 수 있다. 이러한 예시적인 구성에서, 어레이(20) 내의 픽셀들(22)의 전하 집적부는 다이(94)와 같은 제1 다이 상에 형성될 수 있고, 어레이(20) 내의 픽셀들(22)의 전압-도메인 샘플링부는 다이(96)와 같은 제2 다이 상에 형성될 수 있다. 도 3에 도시된 바와 같이, 예시적인 픽셀(22)에 대하여, 다이(94) 상의 픽셀(22)의 전하 집적부는 결합 구조체(98)를 사용하여 다이(96) 상의 픽셀(22)의 전압-도메인 샘플링부에 접속될 수 있다. 결합 구조체(98)는 전도성 비아들과 같은 단일 다이 내의 상호접속부들, (금속) 상호접속 층들, 각자의 다이들 상의 접합 패드들을 형성하기 위한 임의의 적합한 구조체들, 및 땜납 또는 다른 전도성 재료로 형성된 마이크로-범프들, 범프들, 볼들, 기둥들, 비아들 등과 같은 다이들 사이의 (물리적 및 전기적) 상호접속부들을 형성하기 위한 임의의 적합한 구조체들을 포함할 수 있다.

도 3에 묘사된 바와 같은 픽셀(22)의 예는 단지 예시적인 것이다. 원하는 경우, 픽셀(22)의 일부분들은 2개의 다이들에 걸쳐 상이하게 분할될 수 있고, 2개 초과의 다이들 사이에서 분할될 수 있고, 단일 다이 상에 구현될 수 있는 등일 수 있다.

전압 단자들은 모두 별개의 엔티티(entity)들로 도 3에 묘사되어 있다. 이는 단지 예시적인 것이다. 원하는 경우, 임의의 적합한 수의 전원들(접지 접속부들을 포함함)이 전압 단자들 중 하나 이상에 제공될 수 있다. 예들로서, 전원이 픽셀 내의 다수의 전압 단자들 중 임의의 것에 결합되고 그들에 의해 공유될 수 있으며, 전압 단자들 중 하나 이상에 제어가능한 그리고 가변적인 기준 전압 신호를 구현하기 위해, 다수의 전원들이 전압 단자들 중 하나 이상에 스위칭가능하게 또는 선택적으로 결합될 수 있다.

픽셀이 그의 샘플링 스테이지 내에 3개의 커패시터들(그들 중 하나는 2개의 상이한 유형들의 신호들의 샘플링을 위해 공유됨)을 포함하는 구성들이 본 명세서에서 예시적인 예로서 설명되어 있지만, 이는 단지 예시적인 것이다. 원하는 경우, 픽셀은 임의의 적합한 수의 커패시터들(예컨대, 4개의 커패시터들, 4개 초과의 커패시터들 등)을 포함할 수 있으며, 그들 중 하나(또는 그 이상)는 2개 이상의 상이한 유형들의 신호들(예컨대, 재설정 레벨 신호 및 이미지 레벨 신호)의 샘플링을 위해 공유된다.

도 4는 도 3의 픽셀(22)과 같은 하나 이상의 픽셀들을 사용하는 것에 대한 예시적인 동작들의 흐름도이다. 도 4에 도시된 바와 같이, 블록(100)에서, 픽셀은 그의 요소들에 대해 재설정 동작을 수행할 수 있다. 특히, 포토다이오드, 부동 확산 영역, 및 하나 이상의 커패시터들과 같은 픽셀 내의 전하 저장 요소들 또는 다른 전하 저장 구조체는, 각각이 대응하는 재설정 레벨 전압(예컨대, 전원 전압)을 제공하는, 하나 이상의 전압 단자들에 접속될 수 있다.

블록(102)에서, 픽셀은 집적 기간 동안 포토다이오드 또는 다른 감광성 요소에 전하를 집적할 수 있다. 포토다이오드에 전하를 집적하는 동안, 픽셀은 포토다이오드-생성 전하의 오버플로우 부분을 커패시터 또는 다른 전하 저장 구조체로 주기적으로 전달할 수 있다. 따라서, 픽셀은 커패시터에 오버플로우 전하를 집적하면서, 동일한 집적 기간 동안 포토다이오드에 나머지 전하를 집적할 수 있다. 따라서, 높은 광 조건에서, 커패시터는 초과 오버플로우 전하를 집적하여 높은 광 이미지 신호를 생성할 수 있다.

블록(104)에서, 픽셀은 집적된 전하 및 재설정 레벨 전하의 전압-도메인 샘플링을 수행할 수 있다. 특히, 제1 커패시터는 커패시터-집적 오버플로우 전하와 연관된 낮은 변환 이득 이미지 레벨 신호를 (포토다이오드-집적 나머지 전하 및 임의의 남은 전하와 조합하여) 샘플링하고 저장할 수 있고, 제2 커패시터는 포토다이오드-집적 나머지 전하와 연관된 높은 변환 이득 이미지 레벨 신호를 샘플링하고 저장할 수 있으며, 제3 커패시터는 재설정 레벨 전하와 연관된 높은 변환 이득 재설정 레벨 신호를 샘플링하고 저장할 수 있다.

블록(106)에서, 픽셀은, 픽셀로부터 열 판독 회로부로, 샘플링되고 저장된 전압 신호들(예컨대, 낮은 변환 이득 이미지 레벨 신호, 높은 변환 이득 이미지 레벨 신호, 및 높은 변환 이득 이미지 레벨) 각각에 대한 판독 동작을 (예컨대, 행 선택 트랜지스터가 활성화될 때, 열 라인을 통해) 수행할 수 있다.

판독 동작을 시작하기 전에는 낮은 변환 이득 재설정 레벨 신호가 생성되지 않기 때문에, 판독 동작 동안, 픽셀은 블록(108)에서 재설정 레벨 전하와 연관된 낮은 변환 이득 재설정 레벨 신호를 생성, 샘플링, 및 저장할 수 있다. 판독 동작 동안, 블록(108)에서, 픽셀은 또한, 낮은 변환 이득 재설정 레벨 신호에 대한 판독을 수행하고 (예컨대, 행 선택 트랜지스터가 활성화될 때, 열 라인을 통해) 이를 열 판독 회로부로 출력할 수 있다.

도 4의 블록들 각각에서 설명된 바와 같은 픽셀의 동작들은 이들 동작들 중 하나 이상을 수행하도록 픽셀을 구성하기 위한 대응하는 트랜지스터들 및/또는 다른 요소들에 대한 제어 신호들의 어써션(assertion)을 포함할 수 있다. 특히, 행 제어 회로부(예컨대, 도 2의 회로부(26)), 열 제어 회로부(예컨대, 도 2의 회로부(28)), 및/또는 다른 제어 회로부(예컨대, 도 2의 회로부(24), 도 1의 회로부(18))와 같은 제어 회로부는 각각의 블록에서 설명된 바와 같은 동작들을 수행하기 위해 픽셀을 제어하도록 구성될 수 있다.

이들 동작들이 단일 픽셀과 관련하여 설명되어 있지만, 그들은 임의의 적합한 방식으로 동일한 픽셀 어레이 내의 하나 이상의 다른 픽셀들에 유사하게 적용될 수 있다. 하나의 예시적인 예에서, 블록들(100, 102, 104)에서의 동작들은 픽셀 어레이 내의 모든 픽셀들에 걸쳐 전체적으로 수행될 수 있고(예컨대, 글로벌 셔터 동작(global shutter operation), 글로벌 집적 동작, 글로벌 샘플링 동작), 블록(106) 및 블록(108)에서의 동작들은 행별(row-by-row) 방식으로 수행될 수 있다(예컨대, 어레이의 동일한 행 내의 픽셀들만이 그들의 대응하는 열 라인들을 사용하여 블록(106)에서 동시에 판독 동작을 수행할 수 있고, 어레이의 동일한 행 내의 픽셀들은 동시에 낮은 변환 이득 재설정 레벨 신호(예컨대, 집적된 오버플로우 전하와 연관된 출력 재설정 레벨 전하)를 생성, 샘플링, 저장, 및 판독할 수 있음).

원하는 경우, 도 4와 관련하여 설명된 하나 이상의 동작들은 도 4에 묘사된 바와 같이 엄격하게 순차적으로 일어날 필요가 없다. 예로서, 100에서의 픽셀 요소들에 대한 재설정 동작은 다수의 인스턴스(instance)들에서 일어날 수 있다: 전하 집적 동작 전의 픽셀 요소들의 제1 세트에 대한 제1 인스턴스, 전하 집적 동작 후의 픽셀 요소들의 제2 세트에 대한 제2 인스턴스 등. 원하는 경우, 도 4와 관련하여 설명된 하나 이상의 동작들의 일부분들은 동시에 또는 다른 순서로 일어날 수 있다.

도 5 및 도 6은 (예컨대, 도 4의 흐름도에 설명된 일반적인 동작들에 기초하여) 도 3의 하나 이상의 픽셀들(22)과 같은 하나 이상의 이미지 픽셀들을 동작시키는 것에 대한 예시적인 타이밍도들이다. 타이밍도들이 도 3의 픽셀(22), 도 2의 이미지 센서(16), 및/또는 도 1의 이미징 시스템(10)과 관련하여 사용되는 구성들이 본 명세서에서 예시적인 예들로서 설명된다. 원하는 경우, 도 5 및 도 6의 타이밍도들은 다른 구성들을 갖는 이미지 픽셀들, 다른 구성들을 갖는 이미지 센서들, 및/또는 다른 구성들을 갖는 이미징 시스템들과 관련하여 사용될 수 있다.

도 3의 픽셀(22), 도 2의 이미지 센서(16), 및/또는 도 1의 이미징 시스템(10)이 도 5 및 도 6의 예시적인 타이밍도들을 채용하는 예시적인 구성들에서, 제어 신호들 'ab', 'tx', 'conn_fd', 'conn_hb', 'sample1', 'pc', 'Vpc', 'sample2', 'S_E1R', 'S_E1S', 'S_E2S', 'sel' 및 'SH'가 픽셀(22)의 동작을 제어하는 데 사용될 수 있다. 특히, 제어 회로부(예컨대, 도 2의 제어 회로부(24) 및/또는 행 제어 회로부(26)와 같은 이미지 센서(16)를 위한 제어 회로부)는 각자의 제어 라인들(30)(도 2) 및 다른 제어 경로들을 통해 픽셀(22) 내의 대응하는 요소들에 (그리고 판독 회로부(28)와 같은 다른 회로부에) 이들 제어 신호 중 하나 이상(예컨대, 전부)을 제공(예컨대, 어써트 및 디어써트)하도록 구성될 수 있다.

도 3의 픽셀(22)을 참조하면, 제어 회로부는 도 5 및 도 6의 각각의 제어 신호를, 그 제어 신호를 수신하기 위해 도 3에 도시된 대응하는 요소에 제공할 수 있다. 도 2의 판독 회로부(28)를 참조하면, 제어 회로부는 판독 회로부(28) 내의 샘플링-앤드-홀드 회로(sampling-and-hold circuit)들 및 샘플링 스위치들 또는 회로들과 같은 대응하는 판독 회로부 구성요소들에 제어 신호 'SH'를 제공할 수 있다. 설명된 실시예들을 모호하게 하지 않기 위해, 픽셀(22)에 대한 일부 제어 신호들이 도 5 및/또는 도 6에서 생략된다. 원하는 경우, 픽셀(22)은, 적합하게 그리고 추가적인 이점들 또는 특징들을 부여하기 위해, 임의의 수의 추가적인 제어 신호들을 사용하여 동작될 수 있다.

먼저 도 5를 참조하면, 제어 회로부는 전하 집적 재설정 (또는 셔터) 기간 T0, 집적 기간 T1, 샘플링 커패시터 재설정 기간 T2, 및 전압-도메인 샘플링 기간들 T3-1, T3-2, 및 T3-3 동안 픽셀(22)을 동작시킬 수 있다.

재설정 기간 T0 동안, 제어 회로부는 제어 신호 'ab'(어써션(110)), 제어 신호 'conn_fd'(어써션(112)), 제어 신호 'conn_hb'(어써션(114)), 제어 신호 'pc'(어써션(116)), 및 제어 신호 'Vpc'(어써션(118))를 어써트하여, 픽셀(22) 내의 픽셀 요소들(예컨대, 도 3의 부동 확산 영역(44), 포토다이오드(40), 및 커패시터(48))을 재설정 전압 레벨(예컨대, 도 3의 전압 단자(63)에 공급되는 픽셀 전원 전압)로 재설정할 수 있다. 특히, 제어 신호 'Vpc'의 어써션은 전압 단자(63)가 재설정 전압 레벨을 제공할 수 있게 할 수 있다. 전압 단자(63)는 트랜지스터들(62, 50, 46)을 통해 부동 확산 영역(44) 및 커패시터(48)에 접속될 수 있다. 재설정 전압 레벨을 공급하는 전압 단자(53)는 포토다이오드(40)에 접속될 수 있다. 원하는 경우, 제어 회로부는 또한 제어 신호 'sample2'(어써션(120))를 어써트하여, 기간 T0 동안 경로(61)를 재설정 전압 레벨에 유지시킬 수 있다.

포토다이오드(40)가 재설정 전압 레벨로 재설정된 후(예컨대, 기간 T0 동안의 제어 신호 'ab'의 디어써션(deassertion)(하강 에지) 후), 포토다이오드(40)에 대한 집적 기간 T1이 시작될 수 있고, 포토다이오드(40)는 입사광에 응답하여 전하를 생성하고 집적하기 시작할 수 있다.

집적 기간 T1 동안, 제어 회로부는 제어 신호 'tx'를 부분적으로 어써트하여(예컨대, 도 5의 부분적인 어써션(122)을 참조) 포토다이오드(40)에 대한 (전압) 잠재적인 장벽을 설정할 수 있다. 이러한 잠재적인 장벽은 포토다이오드(40)로부터의 전하의 오버플로우 부분(예컨대, 잠재적인 장벽 위의 전하)을 설정하거나 정의하고, 포토다이오드(40)에서의 전하의 나머지 부분(예컨대, 잠재적인 장벽 아래의 전하)을 설정하거나 정의할 수 있다. 집적 기간 T1 동안, 제어 회로부는 또한 제어 신호 'conn_fd'를 부분적으로 어써트하여(예컨대, 도 5의 부분적인 어써션(122)을 참조) 잠재적인 장벽을 유사하게 설정할 수 있다. 집적 기간 T1 동안 부분적인 어써션들에 의해 트랜지스터들(42, 46)(도 3) 둘 모두를 활성화된 채로 유지함으로써, 픽셀(22)은 원하는 양을 초과하는 오버플로우 전하가 포토다이오드(40)로부터 (트랜지스터(42)를 통해) 부동 확산 영역(44)으로 그리고 추가로 (트랜지스터(46)를 통해) 커패시터(48)로 전달되도록 허용한다. 임의의 적합한 수의 부분적인 어써션 세트들이 기간 T1 동안 사용될 수 있다(예컨대, 도 5에 도시된 3번을 훨씬 초과함). 모든 전하가 초기에 포토다이오드(40)에서 생성될 수 있지만, 전하의 오버플로우 또는 초과 부분들은 커패시터(48)에 집적될 수 있고, 전하의 나머지 부분들은 포토다이오드(40)에 집적될 수 있다.

제어 신호들 'tx' 및 'conn_fd'의 부분적인 어써션들은 대응하는 원하는 레벨들에서 하나 이상의 잠재적인 장벽들을 형성하도록 대응하는 트랜지스터를 제어하기 위한 하나 이상의 적합한 전압 레벨들에 대한 것일 수 있다. 예시적인 예로서, 제어 회로부는 제어 신호를 완전히 어써트하기 위해 제1 전압 레벨에서 제어 신호를 제공할 수 있고, 제어 신호를 디어써트하기 위해 제2 전압 레벨에서 제어 신호를 제공할 수 있으며, 제어 신호를 부분적으로 어써트하기 위해 제1 전압 레벨과 제2 전압 레벨 사이의 적합한 제3 전압 레벨을 제공할 수 있다. 각각의 제어 신호에 대한 제3 전압 레벨은 다양할 수 있고, 제어 신호의 (예컨대, 원하는 잠재적인 장벽 레벨을 제공하기 위한, 충분한 전하 전달을 보장하기 위한 등을 위한) 유형 및 기능에 따라 그리고 제어되고 있는 트랜지스터의 구성에 따라 원하는 대로 조정될 수 있다.

적합한 지속기간의 집적 기간 T1 후, 제2 재설정 기간 T2가 시작될 수 있다. 재설정 기간 T2 동안, 제어 회로부는 제어 신호 'conn_fd'(어써션(126))를 어써트하여, 커패시터(48)와 부동 확산 영역(44) 사이에 오버플로우 전하를 재분배(예컨대, 그들 각자의 전하 저장 용량들에 기초하여 그들 사이에 전하를 비례하여 분배)할 수 있다.

어써션(126)을 사용하여 오버플로우 전하가 커패시터(48)와 부동 확산 영역(44) 사이에 재분배될 때, 커패시터(48)의 저장 용량이 부동 확산 영역(44)의 저장 용량보다 훨씬 더 크기(예컨대, 10배 초과하여 더 크기) 때문에, 부동 확산 영역(44)에는 최소한의 전하가 남게 된다. 다시 말해서, 이러한 재분배 동안, 거의 모든 오버플로우 전하가 부동 확산 영역(44) 밖으로 전달된다. 이는 부동 확산 영역(44)에 대한 재설정(예컨대, 부동 확산 영역을 재설정 레벨 전압으로 재설정) 동작으로서 효과적으로 역할을 한다.

재설정 기간 T2 동안, 제어 회로부는 또한 제어 신호 'pc'(어써션(116)), 제어 신호 'sample2'(어써션(120)), 제어 신호 'S_E1R'(어써션(128)), 제어 신호 'S_E1S'(어써션(130)), 및 제어 신호 'S_E2S'(어써션(132))를 어써트하고, 제어 신호 'Vpc'를 디어써트하여, 샘플링 커패시터들(예컨대, 커패시터들(68, 78, 88))을 기준 전압 레벨(예컨대, 접지 전압 레벨 또는 그렇지 않으면 재설정 전압 레벨과는 상이한 전압 레벨)로 재설정할 수 있다. 특히, 제어 신호 'Vpc'의 어써션(어써션(118))은 전압 단자(63)가 재설정 전압 레벨을 제공할 수 있게 할 수 있으며, (어써션(118)의 하강 에지에서의) 제어 신호 'Vpc'의 디어써션은 전압 단자(63)가 기준 전압 레벨을 제공할 수 있게 할 수 있다. 전압 단자(63)(이때 기준 전압 레벨을 공급함)는 트랜지스터들(62, 64, 66, 76, 86)을 통해 커패시터들(68, 78, 88)에 접속될 수 있다.

재설정 기간 T2 후, 3개의 전압-도메인 샘플링 기간들이 순차적으로 일어날 수 있다. 제1 전압-도메인 샘플링 기간 T3-1 동안, 제어 회로부는 제어 신호 'sample1'(어써션(134)), 제어 신호 'sample2'(어써션(120)), 및 제어 신호 'S_E1R'(어써션(128))을 어써트하여, 커패시터(78)에 높은 변환 이득 재설정 레벨 신호(때때로 본 명세서에서 더 대체적으로 낮은 광에 대한 재설정 레벨 신호 또는 낮은 광 재설정 레벨 신호로 지칭됨)를 샘플링하고 저장할 수 있다. 전술된 바와 같이, 어써션(126)은 부동 확산 영역(44)을 재설정 전압 레벨로 효과적으로 재설정하는 역할을 할 수 있다. 부동 확산 영역(44)에서의 이러한 재설정 전압 레벨은 소스 팔로워 트랜지스터(54)를 통해 샘플링되고 트랜지스터들(76, 64, 56)을 통해 커패시터(78)에 저장될 수 있다.

제2 전압-도메인 샘플링 기간 T3-2 동안, 제어 회로부는 초기에 제어 신호 'pc'(어써션(136)) 및 제어 신호 'sample2'(어써션(120))를 어써트하여, 후속 샘플링 동작을 위한 준비로 경로들(60, 61)을 (전압 단자(63)에서 제공되는) 기준 전압 레벨로 재설정하거나 사전충전할 수 있다. 그 후, 샘플링 동작을 수행하기 위해, 제어 회로부는 첫 번째로 제어 신호 'tx'(어써션(138))를 어써트하여 포토다이오드-집적 나머지(오버플로우되지 않은) 전하를 포토다이오드(40)로부터 부동 확산 영역(44)으로 전달하고, 두 번째로 제어 신호 'sample1'(어써션(142)), 제어 신호 'sample2'(어써션(120)), 및 제어 신호 'S_E1S'(어써션(140))를 어써트하여 커패시터(88)에 높은 변환 이득 이미지 레벨 신호(때때로 본 명세서에서 더 대체적으로 낮은 광에 대한 이미지 레벨 신호 또는 낮은 광 이미지 레벨 신호로 지칭됨)를 샘플링하고 저장할 수 있다. 특히, 부동 확산 영역(44)에서의 포토다이오드-집적 나머지 전하는 소스 팔로워 트랜지스터(54)를 통해 샘플링되고 트랜지스터들(86, 64, 56)을 통해 커패시터(88)에 저장될 수 있다. 제어 신호들 'sample2' 및 'S_E1S'는 또한, 원하는 경우, 어써션(138) 동안 어써트될 수 있다.

기간 T3-1 동안의 낮은 광에 대한 재설정 레벨 신호의 샘플링 및 기간 T3-2 동안의 낮은 광에 대한 이미지 레벨 신호의 샘플링은, 조합되어, 낮은 광에 대한 상관 이중 샘플링을 형성한다.

제3 전압-도메인 샘플링 기간 T3-3 동안, 제어 회로부는 초기에 제어 신호 'tx'(어써션(144)) 및 제어 신호 'conn_fd'(어써션(146))를 어써트하여, 후속 샘플링 동작을 위한 준비로, 임의의 남은 포토다이오드-생성 전하(예컨대, 이전 어써션(138)으로 전달되지 않은 전하)를 부동 확산 영역(44) 및 커패시터(48)로 전달하고 모든 포토다이오드-생성 전하(예컨대, 오버플로우 전하, 이전에 전달된 나머지 전하, 및 현재 전달되는 임의의 남은 전하)를 부동 확산 영역(44)과 커패시터(48) 사이에 공유할 수 있다. 다시 말해서, 이러한 전달 및 접속에 이어서, 커패시터-집적 오버플로우 전하, 포토다이오드-집적 나머지 전하, 및 마지막 남은 전하를 포함하는 전하가 부동 확산 영역(44)과 커패시터(48) 사이에 공유될 수 있다. 전술한 바와 같이 제어 신호들 'tx' 및 'conn_fd'를 어써트하는 동안, 제어 회로부는 또한 제어 신호 'pc'(어써션(148)), 제어 신호 'Vpc'(어써션(150)), 제어 신호 'sample2'(어써션(120)), 및 제어 신호 'S_E2S'(어써션(152))를 어써트하여 경로들(60, 61) 및 커패시터(68)를 (전압 단자(63)에서 제공되는) 재설정 레벨 전압으로 재설정하거나 사전충전할 수 있다. 그 후, 샘플링 동작을 수행하기 위해, 제어 회로부는 제어 신호 'conn_fd'(어써션(146)), 제어 신호 'conn_hb'(어써션(154)), 제어 신호 'sample2'(어써션(120)) 및 제어 신호 'S_E2S'(어써션(152))를 어써트하고, 원하는 경우, 제어 신호 'Vpc'(어써션(150))를 어써트하여, 커패시터(68)에 낮은 변환 이득 이미지 레벨 신호(때때로 본 명세서에서 더 대체적으로 높은 광에 대한 이미지 레벨 신호 또는 높은 광 이미지 레벨 신호로 지칭됨)를 샘플링하고 저장할 수 있다. 특히, 제어 신호 'sample1'이 디어써트되고 그에 따라 트랜지스터(56)가 비활성화되기 때문에, (트랜지스터(46)를 사용하여) 커패시터(48)와 부동 확산 영역(44) 사이에 공유된 모든 전하는 트랜지스터들(66, 64), 경로(58), 및 트랜지스터(50)를 통해 커패시터(68)와 추가로 공유될 수 있다. 이러한 전하 공유 동작은, 낮은 변환 이득 이미지 레벨 신호가 소스 팔로워 트랜지스터(54)를 우회하면서 커패시터(68)에서 샘플링되고 저장될 수 있게 한다.

도 5의 예시적인 타이밍도는 픽셀 어레이 내의 픽셀들(22)에 대한 (예컨대, 도 4의 블록(100)에서의) 재설정 동작들, (예컨대, 도 4의 블록(102)에서의) 전하 집적 동작들, 및 (예컨대, 도 4의 블록(104)에서의) 전압-도메인 샘플링 동작들을 예시화한다. 도 5의 타이밍도가 픽셀 어레이에 걸쳐 전체적으로(예컨대, 모든 행들에 걸쳐 동시에) 사용되는 구성들이 때때로 본 명세서에서 예시적인 예들로서 설명된다. 도 5의 예는 단지 예시적인 것이다. 원하는 경우, 도 5에 묘사된 타이밍 제어에 임의의 적합한 수정들 및/또는 추가들이 이루어질 수 있다.

예로서, 도 5에 묘사된 것과는 상이한 신호 어써션들에 대한 상승 및 하강 에지들의 다른 시간적 정렬들이 또한 (예컨대, 전술된 대응하는 특징들 중 적어도 일부로부터 벗어나지 않으면서) 사용될 수 있다. 다른 예로서, 기간들 T0, T1, T2, T3-1, T3-2 및 T3-3에 걸쳐 단자들(49, 69, 79, 89)에서와 같은 커패시터들의 기준 단자들에서 수신되는 전압을 가변시키기 위한 제어 신호들이 (예컨대, 집적 기간 T1 동안의 단자들(49, 69, 79, 89)에서의 기준 전압을 다른 기간들 동안의 단자들(49, 79, 89)에서의 기준 전압에 비해 낮추는 데) 사용될 수 있다. 또 다른 예로서, 높은 변환 이득 신호들 및 낮은 변환 이득 신호를 샘플링하는 순서가 수정될 수 있다(예컨대, 높은 변환 이득 신호들의 샘플링 이전에 낮은 변환 이득 신호의 샘플링이 일어날 수 있거나, 보다 명시적으로, 적합하게 수정된 기간 T3-3이 첫 번째로 일어나고, 이어서 적합하게 수정된 기간 T3-2가 그리고 마지막으로 적합하게 수정된 기간 T3-1이 일어날 수 있음).

다음으로, (예컨대, 도 4의 블록(106)에서의) 판독 동작들 및 (예컨대, 도 4의 블록(108)에서의) 높은 광 재설정 레벨 신호 생성, 샘플링 및 판독 동작들을 예시하는 도 6을 참조하면, 제어 회로부는 신호 판독 기간들 T4-1, T4-2, T4-3, 및 T4-4 동안 픽셀(22)을 동작시킬 수 있으며, 여기서 기간 T4-4는 또한 높은 광 재설정 레벨 신호 생성, 샘플링 및 판독 동작들을 포함한다.

판독 기간 T4-1 동안, 제어 회로부는 초기에 제어 신호 'pc'(어써션(156)) 및 제어 신호 'sample2'(어써션(158))를 어써트하여, 후속 판독 동작을 위한 준비로 경로(61)를 (제어 신호 'Vpc'가 디어써트될 때 전압 단자(63)에서 제공되는) 기준 전압 레벨로 재설정하거나 사전충전할 수 있다. 그 후, 판독 동작을 수행하기 위해, 제어 회로부는 제어 신호 'S_E1S'(어써션(160)), 제어 신호 'sel'(어써션(162)), 제어 신호 'SH'(어써션(164))를 어써트하여, 픽셀(22)로부터 열 라인(32) 상으로 커패시터(88)에서의 높은 변환 이득 이미지 레벨 신호를 판독할 수 있다. 특히, 높은 변환 이득 이미지 레벨 신호와 연관된 전하는 트랜지스터들(86, 92)을 통해 소스 팔로워 트랜지스터(90)를 거쳐 판독될 수 있다. 어써트된 바와 같은 제어 신호 'SH'는 열 판독 회로부(28) 내의 대응하는 샘플링 회로부를 활성화시켜 높은 변환 이득 이미지 레벨 신호를 샘플링하고 저장하고/하거나, 원하는 경우, 높은 변환 이득 이미지 레벨 신호에 대해 추가의 프로세싱(예컨대, 아날로그-디지털 변환 동작들)을 수행할 수 있다.

판독 기간 T4-2 동안, 제어 회로부는 또 다시 초기에 제어 신호 'pc'(어써션(166)) 및 제어 신호 'sample2'(어써션(168))를 어써트하여, 후속 판독 동작을 위한 준비로 경로(61)를 (제어 신호 'Vpc'가 디어써트될 때 전압 단자(63)에서 제공되는) 기준 전압 레벨로 재설정하거나 사전충전할 수 있다. 그 후, 판독 동작을 수행하기 위해, 제어 회로부는 제어 신호 'S_E1R'(어써션(170)), 제어 신호 'sel'(어써션(162)), 제어 신호 'SH'(어써션(172))를 어써트하여, 픽셀(22)로부터 열 라인(32) 상으로 커패시터(78)에서의 높은 변환 이득 재설정 레벨 신호를 판독할 수 있다. 특히, 높은 변환 이득 재설정 레벨 신호와 연관된 전하는 트랜지스터들(76, 92)을 통해 소스 팔로워 트랜지스터(90)를 거쳐 판독될 수 있다. 어써트된 바와 같은 제어 신호 'SH'는 열 판독 회로부(28) 내의 대응하는 샘플링 회로부를 활성화시켜 높은 변환 이득 재설정 레벨 신호를 샘플링하고 저장하고/하거나, 원하는 경우, 높은 변환 이득 재설정 레벨 신호에 대해 추가의 프로세싱(예컨대, 아날로그-디지털 변환 동작들)을 수행할 수 있다.

판독 기간 T4-3 동안, 제어 회로부는 또 다시 초기에 제어 신호 'pc'(어써션(174)) 및 제어 신호 'sample2'(어써션(176))를 어써트하여, 후속 판독 동작을 위한 준비로 경로(61)를 (제어 신호 'Vpc'가 디어써트될 때 전압 단자(63)에서 제공되는) 기준 전압 레벨로 재설정하거나 사전충전할 수 있다. 그 후, 판독 동작을 수행하기 위해, 제어 회로부는 제어 신호 'S_E2S'(어써션(178)), 제어 신호 'sel'(어써션(162)), 제어 신호 'SH'(어써션(180))를 어써트하여, 픽셀(22)로부터 열 라인(32) 상으로 커패시터(68)에서의 낮은 변환 이득 이미지 레벨 신호를 판독할 수 있다. 특히, 낮은 변환 이득 이미지 레벨 신호와 연관된 전하는 트랜지스터들(66, 92)을 통해 소스 팔로워 트랜지스터(90)를 거쳐 판독될 수 있다. 어써트된 바와 같은 제어 신호 'SH'는 열 판독 회로부(28) 내의 대응하는 샘플링 회로부를 활성화시켜 낮은 변환 이득 이미지 레벨 신호를 샘플링하고 저장하고/하거나, 원하는 경우, 낮은 변환 이득 이미지 레벨 신호에 대해 추가의 프로세싱(예컨대, 아날로그-디지털 변환 동작들)을 수행할 수 있다.

판독 기간 T4-4 동안, 제어 회로부는 초기에 제어 신호 'pc'(어써션(182)), 제어 신호 'Vpc'(어써션(184)), 제어 신호 'sample2'(어써션(186)), 및 제어 신호 'S_E2S'(어써션(178))를 어써트하여, 후속 판독 동작을 위한 준비로, 커패시터(68)에 낮은 변환 이득 재설정 레벨 신호를 생성하고 샘플링하고 저장할 수 있다. 특히, (제어 신호 'Vpc'가 어써트될 때) 재설정 전압 레벨을 제공하는 전압 단자(63)는 트랜지스터들(62, 64, 66)을 통해 커패시터(68)에 전기적으로 접속될 수 있다. 그 후, 판독 동작을 수행하기 위해, 제어 회로부는 제어 신호 'S_E2S'(어써션(178)), 제어 신호 'sel'(어써션(162)), 제어 신호 'SH'(어써션(188))를 어써트하여, 픽셀(22)로부터 열 라인(32) 상으로 커패시터(68)에서의 낮은 변환 이득 재설정 레벨 신호를 판독할 수 있다. 특히, 낮은 변환 이득 재설정 레벨 신호와 연관된 전하는 트랜지스터들(66, 92)을 통해 소스 팔로워 트랜지스터(90)를 거쳐 판독될 수 있다. 어써트된 바와 같은 제어 신호 'SH'는 열 판독 회로부(28) 내의 대응하는 샘플링 회로부를 활성화시켜 낮은 변환 이득 재설정 레벨 신호를 샘플링하고 저장하고/하거나, 원하는 경우, 낮은 변환 이득 재설정 레벨 신호에 대해 추가의 프로세싱(예컨대, 아날로그-디지털 변환 동작들)을 수행할 수 있다.

도 6의 타이밍도가 픽셀 어레이에 걸쳐 행별(순환(rolling)) 방식으로 사용되는 구성들은 때때로 본 명세서에서 예시적인 예들로서 설명된다. 도 6의 예는 단지 예시적인 것이다. 원하는 경우, 도 6에 묘사된 타이밍 제어에 임의의 적합한 수정들 및/또는 추가들이 이루어질 수 있다. 예로서, 도 5에 묘사된 것과는 상이한 신호 어써션들에 대한 상승 및 하강 에지들의 다양한 시간적 정렬들이 또한 (예컨대, 전술된 대응하는 특징들 중 적어도 일부로부터 벗어나지 않으면서) 사용될 수 있다.

다른 예로서, 판독 동작들 T4-1, T4-2, T4-3, 및 T4-4 각각을 수행하는 순서는, 예컨대 기간 T4-4가 기간 T4-3을 (예컨대, 직후에 또는 그들 사이에 개재되는 기간을 가지면서) 뒤따르는 경우, 낮은 변환 이득 재설정 레벨 신호가 적절하게 생성되고 판독될 수 있는 한, 원하는 대로 수정될 수 있다. 원하는 경우, 기간 T4-2는 기간 T4-1 전에 일어날 수 있고, 기간들 T4-1 및 T4-2는 기간 T4-4 후에 일어날 수 있는 등이다.

도 3의 픽셀(22)의 구성 및 도 4 내지 도 6과 관련된 그의 동작은 단지 예시적인 것이다. 도 3의 픽셀(22)이 도 2의 어레이(20) 내에서 수정된 방식으로 구현되는 구성들이 또한 사용될 수 있다.

일부 예시적인 실시예들에서, 어레이(20) 내의 픽셀들은 경로(58)(도 3에 도시됨)를 생략할 수 있다. 도 7은 도 3의 픽셀(22)로부터 경로(58)를 배제한 예시적인 픽셀(22')의 회로도이다. 원하는 경우, 도 2의 어레이(20)는 픽셀들(22')과 같은 픽셀들을 포함할 수 있다. 원하는 경우, 픽셀(22')은 높은 변환 이득 이미지 레벨 신호 및 낮은 변환 이득 이미지 레벨 신호 둘 모두에 대한 유일한 재설정 레벨 신호로서 높은 변환 이득 재설정 레벨 신호의 사용을 공유하도록 구성될 수 있다.

일부 예시적인 실시예들에서, 도 3의 픽셀(22)(또는 원하는 경우, 도 7의 픽셀(22'))은 트랜지스터(52)를 생략할 수 있다. 이는 픽셀에 대해 추가의 공간 절약을 제공할 수 있다. 그러나, 이는 동작들을 덜 유연하게 할 수 있다.

일부 예시적인 실시예들에서, 도 3의 픽셀(22)은 트랜지스터(64)를 생략할 수 있다. 특히, 트랜지스터(64)는 (도 3의) 트랜지스터(64)의 좌측에 있는 픽셀(22)의 부분에서의 기생 커패시턴스(capacitance)들로부터 (도 3의) 트랜지스터(64)의 우측에 있는 픽셀(22)의 샘플링부를 결합해제시키도록 구성될 수 있다. 원하는 경우, 기생 커패시턴스들이 영향력이 없거나 수용가능한 일부 픽셀 구현예들에서(예컨대, 픽셀(22) 전체가 단일 다이/웨이퍼 상에 형성되는 모놀리식 구현예에서), 트랜지스터(64)는 생략될 수 있다.

일부 예시적인 실시예들에서, 도 3의 픽셀(22)(또는 원하는 경우, 도 7의 픽셀(22'))은 하나 이상의 다른 픽셀들과 픽셀 회로부를 공유하도록 구현될 수 있다. 도 8은 다수의 픽셀들 사이에 공유되는 픽셀 부분들을 포함하는 예시적인 픽셀 회로부의 회로도이다.

도 8에 도시된 바와 같이, 픽셀들(22-1, 22-2)(즉, 도 3의 픽셀(22)의 제1 인스턴스 및 도 3의 픽셀(22)의 제2 인스턴스)은 각각 도 3과 관련하여 설명된 바와 같은 일부 전용 요소들을 가질 수 있지만, 2개의 픽셀들 사이에 일부 공통 (공유) 요소들을 또한 가질 수 있다. 특히, (예컨대, 다이(94) 상의) 각각의 픽셀의 전하 집적부는 각각의 픽셀에 대해 별도로 그리고 전용으로 유지될 수 있다. (예컨대, 다이(96) 상의) 각각의 픽셀의 전압-도메인 샘플링부는 모두, 샘플링 커패시터들 및 샘플링 커패시터들에 직접 결합된 액세스 트랜지스터들만을 제외하고, 두 픽셀들 사이에 공유될 수 있다. 보다 명시적으로, 전압 단자(63), 트랜지스터(62), 트랜지스터(64), 트랜지스터(90), 경로(60), 경로(61)(비록 경로(61-1) 및 경로(61-2)로서 개별적으로 묘사되지만), 전압 단자(91), 트랜지스터(92), 열 라인(32)은 모두 픽셀(22-1)과 픽셀(22-2) 사이에 공유될 수 있다. 결합 구조체(98)가 또한 공유될 수 있다. 이러한 유형의 공유 아키텍처는, 다이(96)에 걸친 면적 사용이 더욱 효율적이기 때문에, 공간 절약을 제공하고/하거나, 커패시터들의 증가된 저장 용량들을 허용하는 것을 추가로 도울 수 있다.

도 8의 예는 단지 예시적인 것이다. 원하는 경우, 픽셀 회로부는 다른 방식으로 그리고 임의의 적합한 수의 픽셀들에 걸쳐 공유될 수 있다.

예시적인 예로서, 도 1의 이미징 시스템(10), 도 1의 이미징 모듈(12), 도 2의 이미지 센서(16), 도 3의 픽셀(22), 도 7의 픽셀(22'), 도 8의 픽셀들(22), 및/또는 이들 구성요소들의 대응하는 동작(예컨대, 도 4 내지 도 6에 설명된 바와 같음)은 도 9의 차량(200)에서와 같은 차량 시스템에 통합될 수 있다. 도 9의 예에 도시된 바와 같이, 차량(200)은 하나 이상의 이미징 시스템들(10)(예컨대, 본 명세서에 설명된 픽셀들 또는 다른 구성요소들을 포함함)을 포함할 수 있다. 이미징 시스템들은 차량 안전 시스템 또는 다른 차량 시스템의 일부를 형성할 수 있다. 이미징 시스템들(10)은 전용 이미지 캡처 및/또는 이미지 프로세싱 기능들을 갖는 이미징 시스템들일 수 있다. 원하는 경우, 이미징 시스템(10)은 주어진 운전자 보조 동작과 연관된 이미지 프로세싱 기능들 중 일부 또는 전부를 수행할 수 있다. 전용 운전자 보조 프로세서는 이미징 시스템들(10)로부터 신호들을 수신할 수 있다.

다른 적합한 예에서, 이미징 시스템(10)은 주어진 운전자 보조 기능과 연관된 이미지 프로세싱 동작들 중 일부만을 수행하거나 그것들을 전혀 수행하지 않을 수 있다. 예를 들어, 이미징 시스템(10)은 단지 차량(200) 주변의 환경의 이미지들을 캡처하고, 추가의 프로세싱을 위해 이미지 데이터를 다른 전용 및/또는 중앙 프로세싱 회로부로 전송할 수 있다. 그러한 배열은 많은 양의 프로세싱 전력 및 메모리를 요구하는 차량 안전 시스템 기능들(예컨대, 캡처된 이미지들의 전체 프레임 버퍼링 및 프로세싱)에 사용될 수 있다.

도 9의 예시적인 예에서, 제1 이미징 시스템(10)은 (예컨대, 자동차의 전방 주변의 이미지들을 캡처하기 위해) 자동차(200)의 전방에 장착된 것으로 도시되어 있고, 제2 이미징 시스템(10)은 (예컨대, 차량 운전자의 이미지들을 캡처하기 위해) 자동차(200)의 내부에 장착된 것으로 도시되어 있다. 원하는 경우, 이미징 시스템(10)은 차량(200)의 후방 끝(즉, 도 9에서 제1 이미징 시스템(10)이 장착된 위치 반대쪽의 차량의 끝)에 장착될 수 있다. 차량의 후방 끝에서의 이미징 시스템은 차량 뒤의 주변의 이미지들을 캡처할 수 있다. 이들 예들은 단지 예시적인 것이다. 하나 이상의 이미징 시스템들(10)이 임의의 원하는 위치(들)에서 차량(200)에(예컨대, 그의 외부에 및/또는 그것 내에) 장착될 수 있다.

본 명세서에 설명된 픽셀들(22)을 포함하는 하나 이상의 이미징 시스템들이 도 9와 관련하여 설명된 바와 같이 차량 동작을 보조하기 위해 차량에 대해 배치되는 구성들은 단지 예시적인 것이다. 원하는 경우, 이들 이미징 시스템들은 스캐너들(예컨대, 티켓들 및 다른 정보제공 물체들을 스캔하기 위한 스캐닝 시스템들), 산업용 모니터링 시스템들(예컨대, 모션 추적 시스템들 또는 카메라들), 로봇 시스템들, 또는 임의의 적합한 응용을 위한 임의의 다른 적합한 시스템들에 포함될 수 있다.

전압-도메인 샘플링 회로부를 갖는 이미지 픽셀들을 갖는 이미지 센서들을 예시하는 다양한 실시예들이 설명되었다.

예로서, 이미지 센서 픽셀은 감광성 요소, 감광성 요소에 결합된 부동 확산 영역, 및 소스 팔로워를 갖는 전하 집적 회로부를 포함할 수 있고, 복수의 커패시터들을 갖고 부동 확산 영역과 픽셀 출력 경로 사이에 결합된 전압-도메인 샘플링 회로부를 포함할 수 있다. 소스 팔로워 트랜지스터는 부동 확산 영역을 제1 샘플링 경로를 따라 전압-도메인 샘플링 회로부에 결합시킬 수 있고, 제2 샘플링 경로는 소스 팔로워 트랜지스터를 우회하면서 부동 확산 영역을 전압-도메인 샘플링 회로부에 결합시킬 수 있다.

다른 예로서, 이미지 센서 픽셀은 감광성 요소, 감광성 요소에 결합된 부동 확산 영역, 및 부동 확산 영역에 결합된 낮은 이득 커패시터를 갖는 전하 집적부를 포함할 수 있다. 이미지 센서 픽셀은, 4개 미만의 커패시터들을 갖고 부동 확산 영역을 픽셀 출력 경로에 결합시키는 전압-도메인 샘플링 회로부를 추가로 포함할 수 있다.

또 다른 예로서, 이미지 센서는 이미지 픽셀, 및 이미지 픽셀에 결합되고 이미지 픽셀을 제어하도록 구성된 제어 회로부를 포함할 수 있다. 이미지 픽셀은 감광성 요소, 부동 확산 영역, 이득 제어 트랜지스터를 통해 부동 확산 영역에 결합된 낮은 변환 이득 커패시터, 및 커패시터를 갖는 전압-도메인 샘플링 스테이지를 포함할 수 있다. 제어 회로부는, 커패시터에 낮은 변환 이득 이미지 레벨 신호를 저장하고 커패시터에 낮은 변환 이득 재설정 레벨 신호를 저장하기 위해 이미지 픽셀을 제어하도록 구성될 수 있다.

실시예에 따르면, 이미지 센서 픽셀은, 감광성 요소; 감광성 요소에 결합된 부동 확산 영역; 복수의 커패시터들을 갖고 부동 확산 영역과 픽셀 출력 경로 사이에 결합된 전압-도메인 샘플링 회로부; 부동 확산 영역을 전압-도메인 샘플링 회로부에 결합시키는 소스 팔로워 트랜지스터; 및 소스 팔로워 트랜지스터를 우회하면서 부동 확산 영역을 전압-도메인 샘플링 회로부에 결합시키는 샘플링 경로를 포함할 수 있다.

다른 실시예에 따르면, 이미지 센서 픽셀은 전하 저장 구조체, 및 부동 확산 영역을 전하 저장 구조체에 결합시키는 제2 트랜지스터를 추가로 포함할 수 있다.

다른 실시예에 따르면, 전하 저장 구조체는 낮은 이득 커패시터를 포함할 수 있다.

다른 실시예에 따르면, 전하 저장 구조체 및 제2 트랜지스터는 샘플링 경로를 따라 결합될 수 있다.

다른 실시예에 따르면, 이미지 센서 픽셀은, 샘플링 경로를 따라 결합되고 전하 저장 구조체를 전압-도메인 샘플링 회로부에 결합시키는 제3 트랜지스터를 추가로 포함할 수 있다.

다른 실시예에 따르면, 전압-도메인 샘플링 회로부는, 그것을 따라 복수의 커패시터들이 각각 결합되는 추가적인 경로; 및 샘플링 경로를 추가적인 경로에 결합시키는 제4 트랜지스터를 포함할 수 있다.

다른 실시예에 따르면, 전압-도메인 샘플링 회로부는 샘플링 경로를 전압 단자에 결합시키는 제5 트랜지스터를 포함할 수 있다.

다른 실시예에 따르면, 이미지 센서 픽셀은, 감광성 요소를 부동 확산 영역에 결합시키는 추가적인 트랜지스터; 및 감광성 요소를 전압 단자에 결합시키는 다른 트랜지스터를 추가로 포함할 수 있다.

다른 실시예에 따르면, 이미지 센서 픽셀은 소스 팔로워 트랜지스터를 전압-도메인 샘플링 회로부에 결합시키는 추가적인 트랜지스터를 추가로 포함할 수 있다. 소스 팔로워 트랜지스터 및 추가적인 트랜지스터는 추가적인 샘플링 경로를 형성할 수 있다.

다른 실시예에 따르면, 전압-도메인 샘플링 회로부는 4개 미만의 커패시터들을 가질 수 있다.

다른 실시예에 따르면, 전압-도메인 샘플링 회로부는 4개 미만의 커패시터들 내의 각각의 커패시터를 픽셀 출력 경로에 결합시키는 추가적인 소스 팔로워 트랜지스터를 포함할 수 있다.

실시예에 따르면, 이미지 센서 픽셀은, 감광성 요소; 감광성 요소에 결합된 부동 확산 영역; 부동 확산 영역에 결합된 낮은 이득 커패시터; 및 4개 미만의 커패시터들을 갖고 부동 확산 영역을 픽셀 출력 경로에 결합시키는 전압-도메인 샘플링 회로부를 포함할 수 있다.

다른 실시예에 따르면, 전압-도메인 샘플링 회로부는 두 가지 유형들의 신호들을 샘플링하도록 구성된 커패시터를 가질 수 있다.

다른 실시예에 따르면, 두 가지 유형들의 신호들은 재설정 레벨 신호 및 이미지 레벨 신호일 수 있다.

다른 실시예에 따르면, 전압-도메인 샘플링 회로부는 제2 커패시터 및 제3 커패시터를 가질 수 있다.

다른 실시예에 따르면, 감광성 요소, 부동 확산 영역, 및 낮은 이득 커패시터는 제1 다이 상에 배치될 수 있고, 전압-도메인 샘플링 회로부는 제2 다이 상에 배치될 수 있다.

실시예에 따르면, 이미지 센서는 이미지 픽셀을 포함할 수 있고, 이미지 픽셀은 감광성 요소; 부동 확산 영역; 이득 제어 트랜지스터를 통해 부동 확산 영역에 결합된 낮은 변환 이득 커패시터; 및 커패시터를 갖는 전압-도메인 샘플링 스테이지를 갖는다. 이미지 센서는, 이미지 픽셀에 결합되고, 커패시터에 낮은 변환 이득 이미지 레벨 신호를 저장하고 커패시터에 낮은 변환 이득 재설정 레벨 신호를 저장하기 위해 이미지 픽셀을 제어하도록 구성된 제어 회로부를 추가로 포함할 수 있다.

다른 실시예에 따르면, 전압-도메인 샘플링 스테이지는 제2 커패시터를 포함할 수 있고, 제어 회로부는 제2 커패시터에 높은 변환 이득 이미지 레벨 신호를 저장하기 위해 이미지 픽셀을 제어하도록 구성될 수 있고, 전압-도메인 샘플링 스테이지는 제3 커패시터를 포함할 수 있고, 제어 회로부는 제3 커패시터에 높은 변환 이득 재설정 레벨 신호를 저장하기 위해 이미지 픽셀을 제어하도록 구성될 수 있다.

다른 실시예에 따르면, 제어 회로부는, 저장된 낮은 변환 이득 이미지 레벨 신호에 대해 판독 동작을 수행한 후, 커패시터에 낮은 변환 이득 재설정 레벨 신호를 저장하기 위해 이미지 픽셀을 제어하도록 구성될 수 있다.

다른 실시예에 따르면, 이미지 센서는 차량을 위한 이미지 센서이도록 구성될 수 있다.

위의 설명은 본 발명의 원리들을 예시할 뿐이며, 다양한 변경들이 본 발명의 범주 및 사상으로부터 벗어나지 않고서 당업자에 의해 이루어질 수 있다. 전술한 실시예들은 개별적으로 또는 임의의 조합으로 구현될 수 있다.

Claims (8)

1. 이미지 센서 픽셀로서,
   감광성 요소;
   상기 감광성 요소에 결합된 부동 확산 영역;
   복수의 커패시터(capacitor)들을 포함하고 상기 부동 확산 영역과 픽셀 출력 경로 사이에 결합된 전압-도메인 샘플링 회로부;
   상기 부동 확산 영역을 상기 전압-도메인 샘플링 회로부에 결합시키는 소스 팔로워 트랜지스터(source follower transistor); 및
   상기 소스 팔로워 트랜지스터를 우회하면서 상기 부동 확산 영역을 상기 전압-도메인 샘플링 회로부에 결합시키는 샘플링 경로를 포함하는, 이미지 센서 픽셀.
2. 제1항에 있어서,
   전하 저장 구조체;
   상기 부동 확산 영역을 상기 전하 저장 구조체에 결합시키는 제2 트랜지스터; 및
   상기 전하 저장 구조체를 상기 전압-도메인 샘플링 회로부에 결합시키는 제3 트랜지스터를 추가로 포함하고, 상기 전하 저장 구조체, 상기 제2 트랜지스터, 및 상기 제3 트랜지스터는 상기 샘플링 경로를 따라 결합되고, 상기 전압-도메인 샘플링 회로부는,
   그것을 따라 상기 복수의 커패시터들이 각각 결합되는 추가적인 경로;
   상기 샘플링 경로를 상기 추가적인 경로에 결합시키는 제4 트랜지스터; 및
   상기 샘플링 경로를 전압 단자에 결합시키는 제5 트랜지스터를 포함하는, 이미지 센서 픽셀.
3. 제2항에 있어서,
   상기 감광성 요소를 상기 부동 확산 영역에 결합시키는 제6 트랜지스터;
   상기 감광성 요소를 전압 단자에 결합시키는 제7 트랜지스터; 및
   상기 소스 팔로워 트랜지스터를 상기 전압-도메인 샘플링 회로부에 결합시키는 제8 트랜지스터를 추가로 포함하고, 상기 소스 팔로워 트랜지스터 및 상기 제8 트랜지스터는 추가적인 샘플링 경로를 형성하는, 이미지 센서 픽셀.
4. 이미지 센서 픽셀로서,
   감광성 요소;
   상기 감광성 요소에 결합된 부동 확산 영역;
   상기 부동 확산 영역에 결합된 낮은 이득 커패시터; 및
   4개 미만의 커패시터들을 갖고 상기 부동 확산 영역을 픽셀 출력 경로에 결합시키는 전압-도메인 샘플링 회로부를 포함하는, 이미지 센서 픽셀.
5. 제4항에 있어서, 상기 전압-도메인 샘플링 회로부는 재설정 레벨 신호 및 이미지 레벨 신호를 샘플링하도록 구성된 제1 커패시터를 갖고, 제2 커패시터 및 제3 커패시터를 갖고, 상기 감광성 요소, 상기 부동 확산 영역, 및 상기 낮은 이득 커패시터는 제1 다이 상에 배치되고, 상기 전압-도메인 샘플링 회로부는 제2 다이 상에 배치되는, 이미지 센서 픽셀.
6. 이미지 센서로서
   이미지 픽셀 - 상기 이미지 픽셀은,
   감광성 요소;
   부동 확산 영역;
   이득 제어 트랜지스터를 통해 상기 부동 확산 영역에 결합된 낮은 변환 이득 커패시터; 및
   커패시터를 갖는 전압-도메인 샘플링 스테이지(voltage-domain sampling stage)를 가짐 -; 및
   상기 이미지 픽셀에 결합되고, 상기 커패시터에 낮은 변환 이득 이미지 레벨 신호를 저장하고 상기 커패시터에 낮은 변환 이득 재설정 레벨 신호를 저장하기 위해 상기 이미지 픽셀을 제어하도록 구성된 제어 회로부를 포함하는, 이미지 센서.
7. 제6항에 있어서, 상기 전압-도메인 샘플링 스테이지는 제2 커패시터를 포함하고, 상기 제어 회로부는 상기 제2 커패시터에 높은 변환 이득 이미지 레벨 신호를 저장하기 위해 상기 이미지 픽셀을 제어하도록 구성되고, 상기 전압-도메인 샘플링 스테이지는 제3 커패시터를 포함하고, 상기 제어 회로부는 상기 제3 커패시터에 높은 변환 이득 재설정 레벨 신호를 저장하기 위해 상기 이미지 픽셀을 제어하도록 구성되고, 상기 제어 회로부는, 상기 저장된 낮은 변환 이득 이미지 레벨 신호에 대해 판독 동작을 수행한 후, 상기 커패시터에 상기 낮은 변환 이득 재설정 레벨 신호를 저장하기 위해 상기 이미지 픽셀을 제어하도록 구성되는, 이미지 센서.
8. 제7항에 있어서, 상기 이미지 센서는 차량을 위한 이미지 센서이도록 구성된, 이미지 센서.

Images