KR20220110390A - Method of area selective-atomic layer deposition - Google Patents

Method of area selective-atomic layer deposition Download PDF

Info

Publication number
KR20220110390A
KR20220110390A KR1020210013416A KR20210013416A KR20220110390A KR 20220110390 A KR20220110390 A KR 20220110390A KR 1020210013416 A KR1020210013416 A KR 1020210013416A KR 20210013416 A KR20210013416 A KR 20210013416A KR 20220110390 A KR20220110390 A KR 20220110390A
Authority
KR
South Korea
Prior art keywords
material layer
surface reaction
reaction inhibitor
adsorption
thin film
Prior art date
Application number
KR1020210013416A
Other languages
Korean (ko)
Inventor
박환열
김우희
박태주
경세진
김일우
이정민
이정빈
Original Assignee
삼성전자주식회사
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한양대학교 에리카산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020210013416A priority Critical patent/KR20220110390A/en
Publication of KR20220110390A publication Critical patent/KR20220110390A/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

The method includes: a substrate preparation step of preparing a substrate on which a first material layer and a second material layer are deposited; a first deposition step of injecting a surface reaction inhibitor including an amino silane-based precursor, which makes adsorption reaction to the first material layer and is not adsorbed to the second material layer, onto the substrate, thereby adsorbing the surface reaction inhibitor to the first material layer; a first intermediate purge step of removing the surface reaction inhibitor, which is not adsorbed onto the first material layer, by injecting inert gas; a second adsorption step of injecting the surface reaction inhibitor, including the amino silane-based precursor, onto the substrate, thereby adsorbing the surface reaction inhibitor onto the first material layer; and a thin film deposition step of selectively depositing a thin film on the second material layer to which the surface reaction inhibitor is not adsorbed. Therefore, the present invention is capable of effectively depositing an atomic layer on a selective area.

Description

영역 선택적 원자층 증착 방법{METHOD OF AREA SELECTIVE-ATOMIC LAYER DEPOSITION}Area-selective atomic layer deposition method {METHOD OF AREA SELECTIVE-ATOMIC LAYER DEPOSITION}

본 발명은 영역 선택적 원자층 증착 방법에 관한 것이다.The present invention relates to a method for region-selective atomic layer deposition.

반도체 제조 공정에서 박막 증착은 웨이퍼 상에 도전성, 절연성, 반도체 물질 등을 형성하는 공정을 의미한다. 박막 증착 방법에는 원자층 증착(Atomic Layer Deposition, ALD) 및 화학적 기상 증착(Chemical Vapor Deposition, CVD) 등이 포함될 수 있다. 원자층 증착 방법은 원자를 한 층씩 증착시키는 공정으로 미세화 공정이 요구되는 곳에 사용될 수 있다.In a semiconductor manufacturing process, thin film deposition refers to a process of forming conductive, insulating, and semiconductor materials on a wafer. The thin film deposition method may include atomic layer deposition (ALD) and chemical vapor deposition (CVD). The atomic layer deposition method is a process of depositing atoms one by one and may be used where a miniaturization process is required.

본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 표면 반응 억제제를 효과적으로 흡착시켜 선택적 영역에 원자층을 증착하는 방법을 제공하는 것이다.One of the technical problems to be achieved by the technical idea of the present invention is to provide a method of depositing an atomic layer in a selective region by effectively adsorbing a surface reaction inhibitor.

예시적인 실시예들에 따른 원자층 증착 방법은, 제1 물질 층 및 제2 물질 층이 증착된 기판을 준비하는 기판 준비 단계; 상기 기판 상에 상기 제1 물질 층과 흡착 반응하고 상기 제2 물질 층에 흡착되지 않는 아미노 실란(Amino Silane) 계열의 전구체를 포함하는 표면 반응 억제제를 주입하여, 상기 표면 반응 억제제를 상기 제1 물질 층 상에 흡착시키는 제1 흡착 단계; 불활성 기체를 주입하여 상기 제1 물질 층 상에 흡착되지 않은 상기 표면 반응 억제제를 제거하는 제1 중간 퍼지 단계; 상기 기판 상에 상기 아미노 실란(Amino Silane) 계열의 전구체를 포함하는 상기 표면 반응 억제제를 주입하여, 상기 표면 반응 억제제를 상기 제1 물질 층 상에 흡착시키는 제2 흡착 단계; 및 상기 표면 반응 억제제가 흡착되지 않은 상기 제2 물질 층 상에 선택적으로 박막을 증착하는 박막 증착 단계를 포함할 수 있다.Atomic layer deposition method according to exemplary embodiments may include: a substrate preparation step of preparing a substrate on which a first material layer and a second material layer are deposited; By injecting a surface reaction inhibitor including an amino silane-based precursor that adsorbs on the first material layer and does not adsorb to the second material layer on the substrate, the surface reaction inhibitor is applied to the first material a first adsorption step of adsorbing onto the bed; a first intermediate purge step of injecting an inert gas to remove the surface reaction inhibitor not adsorbed on the first material layer; a second adsorption step of injecting the surface reaction inhibitor including the amino silane-based precursor onto the substrate to adsorb the surface reaction inhibitor onto the first material layer; and selectively depositing a thin film on the second material layer to which the surface reaction inhibitor is not adsorbed.

예시적인 실시예들에 따른 원자층 증착 방법은, 기판 상의 제1 물질 층과 흡착 반응하는 표면 반응 억제제를 주입하여 흡착시키는 적어도 2회 이상의 흡착 단계 및 상기 2회 이상의 흡착 단계 각각의 사이에 불활성 기체를 주입하는 적어도 1회 이상의 중간 퍼지 단계를 포함하고, 상기 중간 퍼지 단계에 의하여 상기 흡착 단계에 수행되는 시간이 분할되는 표면 반응 억제제 처리 단계; 및 상기 기판 상의 상기 제1 물질 층과 다른 물질을 포함하는 제2 물질 층 상에 박막을 증착하는 박막 증착 단계를 포함할 수 있다.The atomic layer deposition method according to exemplary embodiments includes at least two or more adsorption steps of injecting and adsorbing a surface reaction inhibitor reacting with a first material layer on a substrate, and an inert gas between each of the two or more adsorption steps a surface reaction inhibitor treatment step comprising at least one intermediate purge step of injecting and depositing a thin film on the second material layer including a material different from the first material layer on the substrate.

표면 반응 억제제를 주입하는 복수의 주입 단계 사이에 퍼지 단계를 삽입하는 시간 분할 방법을 사용하여, 표면 반응 억제제를 특정 영역에 효율적으로 흡착시켜 선택적 영역에 원자층을 효과적으로 증착시키는 방법을 제공할 수 있다.It is possible to provide a method of effectively depositing an atomic layer in a selective area by efficiently adsorbing the surface reaction inhibitor to a specific area by using a time division method in which a purge step is inserted between a plurality of injection steps of injecting the surface reaction inhibitor. .

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various and advantageous advantages and effects of the present invention are not limited to the above, and will be more easily understood in the course of describing specific embodiments of the present invention.

도 1은 예시적인 실시예에 따른 영역 선택적 원자층 증착 방법의 공정 흐름도이다.
도 2a 내지 도 2c는 예시적인 실시예에 따른 영역 선택적 원자층 증착 방법을 나타내는 공정 단면도이다.
도 3a 내지 도 3d는 예시적인 실시예에 따른 표면 반응 억제제 흡착 방법을 나타내는 공정 도면이다.
도 4는 예시적인 실시예에 따른 표면 반응 억제제 흡착 방법의 각 단계에 소요되는 시간을 나타내는 그래프이다.
도 5는 예시적인 실시예에 따른 영역 선택적 원자층 증착 방법의 공정 흐름도이다.
도 6은 예시적인 실시예에 따른 표면 반응 억제제 흡착 방법의 각 단계에 소요되는 시간을 나타내는 그래프이다.
도 7은 물질층의 종류에 따른 표면 반응 억제제를 노출시킨 시간에 대한 물질층 및 물방울 사이의 접촉각을 나타내는 그래프이다.
도 8은 표면 반응 억제제를 처리한 시간에 따른 X선 광전자 분광의 스펙트럼을 나타낸 그래프이다.
도 9는 예시적인 실시예에 따른 표면 반응 억제제 흡착 방법에 의해 증착된 물질층 종류별 박막 두께를 나타낸 그래프이다.
도 10은 비교예 및 본발명의 일 실시예에 따른 표면 반응 억제제 흡착 방법에 의해 증착된 박막 두께를 나타낸 주사 전자 현미경(Scanning Electron Microscope, SEM) 사진이다.
도 11은 예시적인 실시예에 따른 영역 선택적 원자층 증착 방법에서 박막 증착 사이클 횟수에 대한 증착된 박막의 면밀도를 나타낸 그래프이다.
도 12는 예시적인 실시예에 따른 영역 선택적 원자층 증착 방법에서 박막 증착 사이클 횟수에 대한 증착된 박막의 면밀도를 나타낸 그래프이다.
도 13은 예시적인 실시예에 따른 영역 선택적 원자층 증착 방법에서 박막 증착 사이클 횟수에 대한 증착된 박막의 두께를 나타낸 그래프이다.1 is a process flow diagram of a method for region-selective atomic layer deposition according to an exemplary embodiment.
2A to 2C are process cross-sectional views illustrating a method for region-selective atomic layer deposition according to an exemplary embodiment.
3A to 3D are process diagrams illustrating a method for adsorbing a surface reaction inhibitor according to an exemplary embodiment.
4 is a graph showing the time required for each step of the surface reaction inhibitor adsorption method according to an exemplary embodiment.
5 is a process flow diagram of a method for region-selective atomic layer deposition according to an exemplary embodiment.
6 is a graph showing the time required for each step of the surface reaction inhibitor adsorption method according to an exemplary embodiment.
7 is a graph showing the contact angle between the material layer and the water droplet with respect to the exposure time of the surface reaction inhibitor according to the type of the material layer.
8 is a graph showing the spectrum of X-ray photoelectron spectroscopy according to time treated with a surface reaction inhibitor.
9 is a graph showing the thin film thickness for each type of material layer deposited by the surface reaction inhibitor adsorption method according to an exemplary embodiment.
10 is a scanning electron microscope (SEM) photograph showing the thickness of a thin film deposited by a method for adsorbing a surface reaction inhibitor according to a comparative example and an embodiment of the present invention.
11 is a graph showing areal density of a deposited thin film with respect to the number of thin film deposition cycles in an area selective atomic layer deposition method according to an exemplary embodiment.
12 is a graph showing the areal density of a deposited thin film with respect to the number of thin film deposition cycles in an area selective atomic layer deposition method according to an exemplary embodiment.
13 is a graph showing the thickness of a deposited thin film with respect to the number of thin film deposition cycles in an area selective atomic layer deposition method according to an exemplary embodiment.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 예시적인 실시예에 따른 영역 선택적 원자층 증착 방법의 공정 흐름도이다. 1 is a process flow diagram of a method for region-selective atomic layer deposition according to an exemplary embodiment.

도 2a 내지 도 2c는 예시적인 실시예에 따른 표면 반응 억제제 흡착 방법을 나타내는 공정 도면이다. 도 2a 내지 도 2c는 도 1의 표면 반응 억제제 처리 단계(S10) 및 박막 증착 단계(S20)를 나타내는 공정 도면이다.2A to 2C are process diagrams illustrating a method for adsorbing a surface reaction inhibitor according to an exemplary embodiment. 2A to 2C are process diagrams illustrating the surface reaction inhibitor treatment step (S10) and the thin film deposition step (S20) of FIG. 1 .

도 3a 내지 도 3d는 예시적인 실시예에 따른 표면 반응 억제제 처리 방법을 나타내는 공정 도면이다. 도 3a 내지 도 3d는 도 1의 복수의 흡착 단계(S11a, S11b) 및 중간 퍼지 단계(S12)를 나타내는 공정 도면이다.3A to 3D are process diagrams illustrating a method for treating a surface reaction inhibitor according to an exemplary embodiment. 3A to 3D are process diagrams illustrating a plurality of adsorption steps ( S11a and S11b ) and an intermediate purge step ( S12 ) of FIG. 1 .

도 4는 비교예 및 본 발명의 실시예에 따른 표면 반응 억제제 처리 단계의 각 단계에 소요되는 시간을 나타내는 그래프이다. 도 4(a)는 비교예로서, 도 1의 표면 반응 억제제 처리 단계(S10)를 중간 퍼지 단계(S12) 없이 단일한 흡착 단계에 의해 수행하는 경우 소요되는 시간을 나타내는 그래프이다. 도 4(b)는 본 발명 실시예에 따른, 중간 퍼지 단계(S12)를 포함한 표면 반응 억제제 처리 단계(S10)에서 소요되는 시간을 나타내는 그래프이다.4 is a graph showing the time required for each step of the surface reaction inhibitor treatment step according to Comparative Examples and Examples of the present invention. 4(a) is a comparative example, and is a graph showing the time required when the surface reaction inhibitor treatment step (S10) of FIG. 1 is performed by a single adsorption step without an intermediate purge step (S12). 4(b) is a graph showing the time taken in the surface reaction inhibitor treatment step (S10) including the intermediate purge step (S12) according to an embodiment of the present invention.

도 1 내지 도 4를 참조하면, 영역 선택적 원자층 증착 방법(Area Selective-Atomic Layer Deposition, AS-ALD)(S1)은 표면 반응 억제제 처리 단계(S10) 및 박막 증착 단계(S20)를 포함할 수 있다. 영역 선택적 원자층 증착 방법(S1)은 표면 반응 억제제 처리 단계(S10)의 전후로 퍼지 단계(S5, S15)를 더 포함할 수 있다. 예시적인 실시예에서, 퍼지 단계(S5) 전에 제1 물질 층(110a)(도 2a 참조) 및 제2 물질 층(110b)(도 2a 참조)이 증착된 기판(101)(도 2a 참조)을 준비하는 기판 준비 단계(S2)를 더 포함할 수 있다.1 to 4 , the Area Selective-Atomic Layer Deposition (AS-ALD) (S1) may include a surface reaction inhibitor treatment step (S10) and a thin film deposition step (S20). have. The region selective atomic layer deposition method ( S1 ) may further include purging steps ( S5 and S15 ) before and after the surface reaction inhibitor treatment step ( S10 ). In an exemplary embodiment, the substrate 101 (see FIG. 2A ) on which the first material layer 110a (see FIG. 2A ) and the second material layer 110b (see FIG. 2A ) are deposited before the purge step S5 is cleaned. It may further include a substrate preparation step (S2) to prepare.

기판 준비 단계(S2)는 희석된 불화 수소(HF) 용액에 약 60초 이상 처리하는 등의 표면 작용기 형성 단계를 포함할 수 있다. 희석된 불화 수소 용액을 처리하지 않는 경우, 기판의 표면 상에 주로 -OH 작용기(OH-terminated)가 존재할 수 있다. 희석된 불화 수소 용액을 처리하는 경우, 실리콘을 포함한 물질 층의 표면 상에 -H 작용기(H-terminated)가 존재하고, 실리콘 산화물을 포함한 물질 층의 표면 상에 -OH 작용기(OH-terminated)가 존재하고, 실리콘 질화물을 포함한 물질 층의 표면 상에 -NH 작용기(NH-terminated)가 존재할 수 있다. The substrate preparation step ( S2 ) may include a surface functional group formation step such as treatment with a diluted hydrogen fluoride (HF) solution for about 60 seconds or more. If the diluted hydrogen fluoride solution is not treated, mainly -OH functional groups (OH-terminated) may exist on the surface of the substrate. When processing a diluted hydrogen fluoride solution, -H functional groups (H-terminated) exist on the surface of the material layer including silicon, and -OH functional groups (OH-terminated) are present on the surface of the material layer including silicon oxide. present, and -NH functional groups (NH-terminated) may be present on the surface of the material layer including silicon nitride.

표면 억제제 처리 단계(S10) 및 박막 증착 단계(S20)는 진공 챔버 내에서 수행될 수 있다. The surface inhibitor treatment step S10 and the thin film deposition step S20 may be performed in a vacuum chamber.

도 2a에 도시된 것과 같이, 기판(101) 상에 제1 물질 층(110a) 및 제2 물질층(110b)이 배치될 수 있다. 제1 물질 층(110a)은 실리콘 산화물 및 실리콘 질화물 등을 포함할 수 있다. 예시적인 실시예에서, 제1 물질 층(110a)은 절연 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 물질 층(110a)은, 희석된 불화 수소(HF) 용액에 약 60초 이상 처리하는 상기 작용기 형성 단계에 의하여, 표면 상에 -OH 및 -NH 작용기 중 적어도 하나가존재할 수 있다. 제2 물질 층(110b)은 제1 물질 층(110a)과 서로 다른 물질을 포함할 수 있다. 예시적인 실시예에서, 제2 물질 층(110b)은, 희석된 불화 수소(HF) 용액에 약 60초 이상 처리하는 상기 작용기 형성 단계에 의하여, 표면 상에 -H 작용기(H- terminated)가 존재할 수 있다. 예를 들어, 제2 물질 층(110b)은 실리콘(Si) 또는 금속 물질을 포함할 수 있으나 이에 한정하지 않는다. 예시적인 실시예에서, 제1 물질 층(110a)은 표면 상에 -OH 작용기 및 -NH 작용기가 존재하는 물질을 포함할 수 있고, 제2 물질 층(110b)은 표면 상에 -H 작용기가 존재하는 물질을 포함할 수 있다.As shown in FIG. 2A , a first material layer 110a and a second material layer 110b may be disposed on a substrate 101 . The first material layer 110a may include silicon oxide and silicon nitride. In an exemplary embodiment, the first material layer 110a may include an insulating material. In an exemplary embodiment, at least one of -OH and -NH functional groups is formed on the surface of the first material layer 110a by the step of forming a functional group by treating the first material layer 110a in a diluted hydrogen fluoride (HF) solution for about 60 seconds or more. may exist. The second material layer 110b may include a different material from the first material layer 110a. In an exemplary embodiment, the second material layer 110b may have an -H functional group (H-terminated) on the surface by the functional group formation step of treating the second material layer 110b in a diluted hydrogen fluoride (HF) solution for about 60 seconds or more. can For example, the second material layer 110b may include, but is not limited to, silicon (Si) or a metal material. In an exemplary embodiment, the first material layer 110a may include a material having -OH functional groups and -NH functional groups on its surface, and the second material layer 110b includes -H functional groups on its surface. It may contain substances that

표면 반응 억제제 처리 단계(S10)에서, 기판 상에 제1 물질 층(110a)과 흡착 반응하고 제2 물질 층(110b)에 흡착되지 않는 표면 반응 억제제를 주입할 수 있다. 상기 표면 반응 억제제는, 예를 들어, 아미노 실란(aminosilane) 계열 실리콘 전구체를 포함할 수 있다. 상기 아미노 실란 계열 실리콘 전구체는, 예를 들어, DEATMS((N, N-diethylamino)trimethylsilane) 전구체를 포함할 수 있다. In the surface reaction inhibitor treatment step ( S10 ), a surface reaction inhibitor that is adsorbed onto the first material layer 110a and does not adsorb to the second material layer 110b may be injected onto the substrate. The surface reaction inhibitor may include, for example, an aminosilane-based silicon precursor. The amino silane-based silicon precursor may include, for example, a DEATMS ((N, N-diethylamino) trimethylsilane) precursor.

표면 반응 억제제 처리 단계(S10)에 의하여, 도 2b에 도시된 것과 같이, 표면 반응 억제제 층(120L)을 형성할 수 있다. 표면 반응 억제제 층(120L)은 제1 물질 층(110a) 상에 선택적으로 형성될 수 있다. 제2 물질 층(110b) 상에는 표면 반응 억제제 층(120L)이 형성되지 않을 수 있다. 표면 반응 억제제 처리 단계(S10)에 의해, 표면 상에 존재하는 작용기가 -OH 및 -NH인 제1 물질 층(110a)에 표면 반응 억제제가 흡착될 수 있고, 표면 상에 존재하는 작용기가 -H인 제2 물질 층(110b)에는 표면 반응 억제제가 흡착되지 않을 수 있다. By the surface reaction inhibitor treatment step (S10), as shown in FIG. 2B , the surface reaction inhibitor layer 120L may be formed. The surface reaction inhibitor layer 120L may be selectively formed on the first material layer 110a. The surface reaction inhibitor layer 120L may not be formed on the second material layer 110b. By the surface reaction inhibitor treatment step (S10), the surface reaction inhibitor may be adsorbed to the first material layer 110a in which the functional groups present on the surface are -OH and -NH, and the functional groups present on the surface are -H The surface reaction inhibitor may not be adsorbed to the phosphorus second material layer 110b.

박막 증착 단계(S20)에 의하여, 도 2c에 도시된 것과 같이, 표면 반응 억제제 층(120L)이 배치되지 않은, 즉 표면 반응 억제제가 흡착되지 않은 제2 물질 층(110b) 상에 선택적으로 박막(130)이 증착될 수 있다. By the thin film deposition step (S20), as shown in Figure 2c, the surface reaction inhibitor layer (120L) is not disposed, that is, the surface reaction inhibitor is selectively on the second material layer (110b) is not adsorbed on the thin film ( 130) may be deposited.

도 2c에서 박막(130)은 제2 물질층(110b) 상에만 증착되는 것으로 도시되어 있으나 이에 한정하지 않는다. 예를 들어, 박막 증착 단계(S20)에서, 제1 물질층(110a) 상에 흡착된 표면 반응 억제제 층(120L)에 의하여, 제1 물질 층(110a) 상의 박막(130) 증착이 억제되므로, 제2 물질 층(110b) 상부에서보다 제1 물질 층(110a) 상에 박막(130)이 더 얇게 증착될 수 있다. 이 경우, 표면 반응 억제제 층(120L) 제거되는 후속 공정 진행 시, 제1 물질 층(110a) 상의 박막(130)이 함께 제거될 수 있다. 예시적인 실시에에서, 제1 물질층(110a) 상에 표면 반응 억제제가 높은 밀도로 흡착되어 있으므로, 박막(130)은 제1 물질층(110a)과의 관계에서 높은 선택비로 제2 물질층(110b) 상에 증착될 수 있다.In FIG. 2C , the thin film 130 is illustrated as being deposited only on the second material layer 110b, but is not limited thereto. For example, in the thin film deposition step (S20), the deposition of the thin film 130 on the first material layer 110a is suppressed by the surface reaction inhibitor layer 120L adsorbed on the first material layer 110a, The thin film 130 may be deposited thinner on the first material layer 110a than on the second material layer 110b. In this case, during a subsequent process in which the surface reaction inhibitor layer 120L is removed, the thin film 130 on the first material layer 110a may be removed together. In an exemplary embodiment, since the surface reaction inhibitor is adsorbed at a high density on the first material layer 110a, the thin film 130 has a high selectivity in relation to the first material layer 110a with the second material layer ( 110b).

박막 증착 단계(S20)에서 증착되는 박막은, 예를 들어, 금속 박막, 반도체 박막, 유전체 박막, 및 절연 박막 등을 포함할 수 있다. 예시적인 실시예에서, 박막 증착 단계(S20)에 의해 증착되는 박막이 금속 박막인 경우, 상기 금속 박막은, 예를 들어, 루테늄(Ru), 구리(Cu), 알루미늄(Al), 및 티타늄 질화물(TiN) 등을 포함할 수 있으나 이에 한정하지 않는다. 예시적인 실시예에서, 박막 증착 단계(S20)에 의해 증착되는 박막이 절연 박막인 경우, 상기 절연 박막은, 예를 들어, 산화 알루미늄(Al2O3) 등을 포함할 수 있으나 이에 한정하지 않는다.The thin film deposited in the thin film deposition step S20 may include, for example, a metal thin film, a semiconductor thin film, a dielectric thin film, and an insulating thin film. In an exemplary embodiment, when the thin film deposited by the thin film deposition step S20 is a metal thin film, the metal thin film is, for example, ruthenium (Ru), copper (Cu), aluminum (Al), and titanium nitride. (TiN) and the like may be included, but is not limited thereto. In an exemplary embodiment, when the thin film deposited by the thin film deposition step S20 is an insulating thin film, the insulating thin film may include, for example, aluminum oxide (Al 2 O 3 ), but is not limited thereto. .

표면 반응 억제제 처리 단계(S10)는, 기판 상의 제1 물질 층 상에 표면 반응 억제제를 흡착시키는 2회 이상의 흡착 단계(S11a, S11b) 및 복수의 흡착 단계(S11a, S11b) 각각의 사이에 수행되는 중간 퍼지 단계(S12)를 포함할 수 있다. The surface reaction inhibitor treatment step (S10) is performed between each of two or more adsorption steps (S11a, S11b) and a plurality of adsorption steps (S11a, S11b) for adsorbing the surface reaction inhibitor on the first material layer on the substrate. It may include an intermediate purge step (S12).

중간 퍼지 단계(S12)를 복수의 흡착 단계(S11a, S11b) 사이에 포함하여, 흡착 단계(S11a, S11b)에 수행되는 시간을 분할할 수 있다. 중간 퍼지 단계(S12)에 의하여 복수의 흡착 단계(S11a, S11b)에 수행되는 시간은 분할될 수 있다. 복수의 흡착 단계의 횟수가 증가할수록, 2회 이상의 흡착 단계 각각의 수행 시간은 짧아질 수 있다. 예시적인 실시예에서, 복수의 흡착 단계가 수행되는 전체 시간은 T1일 때, 복수의 흡착 단계가 2회 수행되는 경우, 각각의 흡착 단계가 수행되는 시간은 T1/2일 수 있다. 예시적인 실시예에서, 복수의 흡착 단계가 수행되는 전체 시간은 T1일 때, 복수의 흡착 단계가 3회 수행되는 경우, 적어도 하나의 흡착 단계가 수행되는 시간은 T1/3일 수 있다. 예시적인 실시예에서, 복수의 흡착 단계가 수행되는 전체 시간은 T1일 때, 복수의 흡착 단계가 4회 수행되는 경우, 적어도 하나의 흡착 단계가 수행되는 시간은 T1/4일 수 있다.By including the intermediate purge step S12 between the plurality of adsorption steps S11a and S11b, the time performed in the adsorption steps S11a and S11b may be divided. The time performed for the plurality of adsorption steps S11a and S11b by the intermediate purge step S12 may be divided. As the number of the plurality of adsorption steps increases, the execution time of each of the two or more adsorption steps may be shortened. In an exemplary embodiment, when the total time that the plurality of adsorption steps are performed is T1, when the plurality of adsorption steps are performed twice, the time that each adsorption step is performed may be T1/2. In an exemplary embodiment, when the total time that the plurality of adsorption steps are performed is T1, when the plurality of adsorption steps are performed three times, the time that at least one adsorption step is performed may be T1/3. In an exemplary embodiment, when the total time that the plurality of adsorption steps are performed is T1, when the plurality of adsorption steps are performed 4 times, the time that at least one adsorption step is performed may be T1/4.

표면 반응 억제제 처리 단계(S10)는, 예를 들어, 약 100℃ 내지 약 250℃ 범위 내에서 수행될 수 있다.The surface reaction inhibitor treatment step (S10) may be performed, for example, within a range of about 100°C to about 250°C.

표면 반응 억제제 처리 단계(S10)는 기판 상의 제1 물질 층 상에 표면 반응 억제제를 흡착시키는 제1 흡착 단계(S11a), 제1 흡착 단계(S11a) 후에 수행되는 중간 퍼지 단계(S12), 및 중간 퍼지 단계(S12) 후에 수행되는 제2 흡착 단계(S11b)를 포함할 수 있다.The surface reaction inhibitor treatment step (S10) is a first adsorption step (S11a) of adsorbing the surface reaction inhibitor onto the first material layer on the substrate, an intermediate purge step (S12) performed after the first adsorption step (S11a), and an intermediate A second adsorption step (S11b) performed after the purge step (S12) may be included.

제1 흡착 단계(S11a)는, 도 3a에 도시된 것과 같이, 기판 상에 표면 반응 억제제(120)를 주입하여 제1 물질 층(110a) 상에 표면 반응 억제제(120)를 흡착시키는 단계일 수 있다.The first adsorption step (S11a) may be a step of adsorbing the surface reaction inhibitor 120 on the first material layer 110a by injecting the surface reaction inhibitor 120 onto the substrate, as shown in FIG. 3A . have.

표면 반응 억제제(120)는 'X' 영역에 도시된 것과 같이, 표면 반응 억제제가 주입되면서 표면 반응 억제제 자체의 크기 또는 표면 반응 억제제 간의 인력에 의한 분자의 크기로 인해 입체적 장해(steric hindrance)를 유발할 수 있다. 이에 따라, 흡착 되지 않은 표면 반응 억제제(120u)가 표면 반응 억제제(120)의 흡착을 방해할 수 있다. 상기 흡착되지 않은 표면 반응 억제제(120u)는 제1 및 제2 물질 층(110a, 110b) 상에 물리적으로 흡착된 표면 반응 억제제를 포함할 수 있다. 본 명세서에서, "흡착"은 흡착 반응에 의하여 흡착된 화학적 흡착으로 정의될 수 있다. As shown in the 'X' region, the surface reaction inhibitor 120 may cause steric hindrance due to the size of the surface reaction inhibitor itself or the size of the molecule due to the attraction between the surface reaction inhibitors while the surface reaction inhibitor is injected. can Accordingly, the non-adsorbed surface reaction inhibitor 120u may interfere with the adsorption of the surface reaction inhibitor 120 . The non-adsorbed surface reaction inhibitor 120u may include a surface reaction inhibitor physically adsorbed on the first and second material layers 110a and 110b. As used herein, "adsorption" may be defined as chemical adsorption adsorbed by an adsorption reaction.

중간 퍼지 단계(S12)는, 제 3b에 도시된 것과 같이, 도 3a의 'X' 영역에 도시된 제1 물질 층(110a) 상에 흡착되지 않은 표면 반응 억제제(120u)를 제거하는 단계일 수 있다. The intermediate purge step S12 may be a step of removing the surface reaction inhibitor 120u that is not adsorbed on the first material layer 110a shown in the 'X' region of FIG. 3A, as shown in 3b. have.

중간 퍼지 단계(S12)는, 불활성 가스를 주입하는 단계일 수 있다. 상기 불활성 가스는, 예를 들어, 질소(N2), 헬륨(He), 아르곤(Ar), 크립톤(Kr), 및 제논(Xe) 등을 포함할 수 있다.The intermediate purge step S12 may be a step of injecting an inert gas. The inert gas may include, for example, nitrogen (N2), helium (He), argon (Ar), krypton (Kr), and xenon (Xe).

제2 흡착 단계(S11b)는, 도 3c에 도시된 것과 같이, 기판 상에 표면 반응 억제제(120)를 주입하여 제1 물질 층(110a) 상에 표면 반응 억제제(120)를 흡착시키는 단계일 수 있다.The second adsorption step (S11b) may be a step of adsorbing the surface reaction inhibitor 120 on the first material layer 110a by injecting the surface reaction inhibitor 120 onto the substrate, as shown in FIG. 3c . have.

중간 퍼지 단계(S12)에서 흡착되지 않은 표면 반응 억제제를 제거하여 표면 반응 억제제의 주입 시 발생하는 입체적 장해를 제거할 수 있으므로, 중간 퍼지 단계(S12) 이후에 수행되는 제2 흡착 단계(S11b)에서 표면 반응 억제제(120)가 제1 물질 층(110a) 상에 더 높은 밀도로 흡착될 수 있다. 즉, 도 3a 및 도 3c에 도시된 것과 같이, 제2 흡착 단계(S11b)에서 흡착된 표면 반응 억제제(120)는 제1 흡착 단계(S11a)에서보다 상대적으로 균일하게 흡착될 수 있다.In the second adsorption step (S11b) performed after the intermediate purge step (S12), since the steric hindrance occurring during injection of the surface reaction inhibitor can be removed by removing the surface reaction inhibitor not adsorbed in the intermediate purge step (S12) The surface reaction inhibitor 120 may be adsorbed on the first material layer 110a at a higher density. That is, as shown in FIGS. 3A and 3C , the surface reaction inhibitor 120 adsorbed in the second adsorption step S11b may be adsorbed relatively more uniformly than in the first adsorption step S11a.

표면 반응 억제제 처리 단계(S10)는 중간 퍼지 단계(S12)를 포함하여, 도 4(b)에 도시된 것과 같이 표면 반응 억제제를 주입하고 흡착시키는 시간(t22a, t22b)을 분할하는 경우, 도 4(a)에 도시된 것과 같이 표면 반응 억제제를 주입하고 흡착시키는 시간(t2)을 분할하지 않고 주입하는 경우보다 흡착률을 향상시킬 수 있다. 예시적인 실시예에서, 표면 반응 억제제 각각의 주입 시간(t22a, t22b)보다 중간 퍼지 단계(S12)에 수행되는 시간(t33)은 더 길 수 있다. The surface reaction inhibitor treatment step (S10) includes an intermediate purge step (S12), as shown in FIG. 4(b), when dividing the time (t22a, t22b) for injecting and adsorbing the surface reaction inhibitor, FIG. As shown in (a), the adsorption rate can be improved compared to the case where the surface reaction inhibitor is injected and the time t2 for adsorption is not divided. In an exemplary embodiment, the time t33 performed in the intermediate purge step S12 may be longer than the injection times t22a and t22b of each of the surface reaction inhibitors.

도 4(a)와 같이, 중간 퍼지 단계(S12)를 포함하지 않는 경우, 표면 반응 억제제를 주입 및 흡착시키는 시간(t22)은 예시적인 실시예에서, 약 10초간 수행될 수 있다.As shown in FIG. 4( a ), when the intermediate purge step S12 is not included, the time t22 for injecting and adsorbing the surface reaction inhibitor may be performed for about 10 seconds in an exemplary embodiment.

도 4(b)와 같이, 중간 퍼지 단계(S12)를 포함하여 표면 반응 억제제를 흡착시키는 단계를 2회로 분할하는 경우 제1 흡착 단계(S11a) 및 제2 흡착 단계(S11b), 예시적인 실시예에서, 각각 약 5초간 수행될 수 있다. 예시적인 실시예에서, 제1 흡착 단계(S11a)의 시간(t22a) 및 제2 흡착 단계(S11b)의 시간(t22b)의 합은 약 10초일 수 있으나 이에 한정하지 않는다. 제1 흡착 단계(S11a) 및 제2 흡착 단계(S11b) 사이의 중간 퍼지 단계(S12)는 약 2분 동안 수행될 수 있다. 즉, 중간 퍼지 단계(S12)의 수행 시간(t33)은 약 2분일 수 있다. As shown in Fig. 4(b), when the step of adsorbing the surface reaction inhibitor including the intermediate purge step (S12) is divided into two, the first adsorption step (S11a) and the second adsorption step (S11b), an exemplary embodiment , each may be performed for about 5 seconds. In an exemplary embodiment, the sum of the time t22a of the first adsorption step S11a and the time t22b of the second adsorption step S11b may be about 10 seconds, but is not limited thereto. The intermediate purge step S12 between the first adsorption step S11a and the second adsorption step S11b may be performed for about 2 minutes. That is, the execution time t33 of the intermediate purge step S12 may be about 2 minutes.

즉, 표면 반응 억제제가 주입 및 흡착되는 전체 단계가 동일한 시간에 의하여 수행되는 경우, 분할하지 않고 하나의 단계에 의해 수행되는 경우보다 분할에 이하여 복수의 단계에 의해 수행되는 경우에 흡착률이 향상될 수 있다. 시간을 분할하여 표면 반응 억제제를 흡착시키는 경우 같은 양의 표면 반응 억제제 주입시 흡착률은 향상될 수 있다. 이에 따라, 표면 반응 억제제의 사용량을 절감시키는 효과를 얻을 수 있다.That is, when the entire step in which the surface reaction inhibitor is injected and adsorbed is performed by the same time, the adsorption rate is improved when performed by a plurality of steps following division than when performed by one step without division can be When the surface reaction inhibitor is adsorbed by dividing the time, the adsorption rate can be improved when the same amount of the surface reaction inhibitor is injected. Accordingly, the effect of reducing the amount of the surface reaction inhibitor can be obtained.

표면 반응 억제제가 주입 및 흡착되는 흡착 단계(S11a, S11b)가 수행되는 전체 시간은 약 10초일 수 있으나, 이에 한정하지 않으며, 예를 들어, 약 5초 내지 약 15초 범위일 수 있다. 즉, 제1 흡착 단계(S11a) 및 제2 흡착 단계(S11b) 수행 시간의 합은 약 5초 내지 약 15초 범위일 수 있다. 표면 반응 억제제가 주입 및 흡착되는 흡착 단계(S11a, S11b)의 전체 시간이 약 5초 내지 약 15초의 범위인 경우에도 동일하게 복수의 흡착 단계(S11a, S11b)에서 시간을 나누어 수행할 수 있다. The total time for the adsorption step (S11a, S11b) in which the surface reaction inhibitor is injected and adsorbed may be performed for about 10 seconds, but is not limited thereto, and for example, may be in the range of about 5 seconds to about 15 seconds. That is, the sum of the execution times of the first adsorption step (S11a) and the second adsorption step (S11b) may be in the range of about 5 seconds to about 15 seconds. Even when the total time of the adsorption step (S11a, S11b) in which the surface reaction inhibitor is injected and adsorbed is in the range of about 5 seconds to about 15 seconds, it may be equally performed by dividing the time in the plurality of adsorption steps (S11a, S11b).

퍼지 단계(S5, S15)는 불활성 가스를 주입하는 단계일 수 있다. 도 3d에 도시된 것과 같이, 제2 흡착 단계(S11b) 후에 퍼지 단계(S15)가 수행되어 흡착되지 않은 표면 반응 억제제를 제거할 수 있다. The purging steps S5 and S15 may be a step of injecting an inert gas. As shown in FIG. 3D , a purge step S15 may be performed after the second adsorption step S11b to remove the non-adsorbed surface reaction inhibitor.

이하에서, 도 1 내지 도 4를 참조하여 설명한 것과 동일한 설명은 생략한다.Hereinafter, the same description as that described with reference to FIGS. 1 to 4 will be omitted.

도 5는 예시적인 실시예에 따른 영역 선택적 원자층 증착 방법의 공정 흐름도이다.5 is a process flow diagram of a method for region-selective atomic layer deposition according to an exemplary embodiment.

도 6은 예시적인 실시예에 따른 표면 반응 억제제 흡착 방법의 각 단계에 소요되는 시간을 나타내는 그래프이다. 도 6은 본 발명 실시예에 따른, 도 5에서의 복수의 중간 퍼지 단계(S12a, S12b)를 포함한 표면 반응 억제제 처리 단계(S10)에 대한 시간을 나타낸 그래프이다.6 is a graph showing the time required for each step of the surface reaction inhibitor adsorption method according to an exemplary embodiment. 6 is a graph showing the time for the surface reaction inhibitor treatment step (S10) including a plurality of intermediate purge steps (S12a, S12b) in FIG. 5 according to an embodiment of the present invention.

도 5 내지 도 6을 참조하면, 영역 선택적 원자층 증착 방법(Area Selective-Atomic Layer Deposition, AS-ALD)(S1a)은 표면 반응 억제제 처리 단계(S10) 및 박막 증착 단계(S20)를 포함할 수 있다. 5 to 6 , the Area Selective-Atomic Layer Deposition (AS-ALD) (S1a) may include a surface reaction inhibitor treatment step (S10) and a thin film deposition step (S20). have.

본 실시예에서, 표면 반응 억제제 처리 단계(S10)는, 기판 상의 제1 물질 층 상에 표면 반응 억제제를 흡착시키는 2회 이상의 흡착 단계(S11a, S11b, S11c) 및 복수의 흡착 단계(S11a, S11b, S11c) 각각의 사이에 수행되는 복수의 중간 퍼지 단계(S12a, S12b)를 포함할 수 있다. 제1 및 제2 중간 퍼지 단계(S12a, S12b)를 복수의 흡착 단계(S11a, S11b, S11c) 사이에 포함하여, 흡착 단계(S11a, S11b, S11c)에 수행되는 시간을 분할할 수 있다.In this embodiment, the surface reaction inhibitor treatment step (S10) includes two or more adsorption steps (S11a, S11b, S11c) and a plurality of adsorption steps (S11a, S11b) of adsorbing the surface reaction inhibitor onto the first material layer on the substrate. , S11c) may include a plurality of intermediate purge steps (S12a, S12b) performed between each. By including the first and second intermediate purging steps S12a and S12b between the plurality of adsorption steps S11a, S11b, and S11c, the time performed in the adsorption steps S11a, S11b, and S11c may be divided.

표면 반응 억제제 처리 단계(S10)는 기판 상의 제1 물질 층 상에 표면 반응 억제제를 흡착시키는 제1 흡착 단계(S11a), 제1 흡착 단계(S11a) 후에 수행되는 제1 중간 퍼지 단계(S12), 제1 중간 퍼지 단계(S12a) 후에 수행되는 제2 흡착 단계(S11b), 제2 흡착 단계(S11b) 후에 수행되는 제2 중간 퍼지 단계(S12b), 및 제3 흡착 단계(S11c)를 포함할 수 있다. The surface reaction inhibitor treatment step (S10) is a first adsorption step (S11a) of adsorbing the surface reaction inhibitor on the first material layer on the substrate, a first intermediate purge step (S12) performed after the first adsorption step (S11a), A second adsorption step (S11b) performed after the first intermediate purge step (S12a), a second intermediate purge step (S12b) performed after the second adsorption step (S11b), and a third adsorption step (S11c) may be included. have.

제1 내지 제3 흡착 단계(S11a, S11b, S11c)는, 기판 상에 표면 반응 억제제를 주입하여 제1 물질 층 상에 표면 반응 억제제를 흡착시키는 단계일 수 있다.The first to third adsorption steps ( S11a , S11b , and S11c ) may be a step of adsorbing the surface reaction inhibitor on the first material layer by injecting the surface reaction inhibitor onto the substrate.

제1 및 제2 중간 퍼지 단계(S12a, S12b)는, 제1 물질 층 상에 흡착되지 않은 표면 반응 억제제를 제거하는 단계일 수 있다. The first and second intermediate purging steps S12a and S12b may be a step of removing a surface reaction inhibitor not adsorbed on the first material layer.

제1 및 제2 중간 퍼지 단계(S12a, S12b)는, 불활성 가스를 주입하는 단계일 수 있다. 상기 불활성 가스는, 예를 들어, 질소(N2), 헬륨(He), 아르곤(Ar), 크립톤(Kr), 및 제논(Xe) 등을 포함할 수 있다.The first and second intermediate purge steps S12a and S12b may be a step of injecting an inert gas. The inert gas may include, for example, nitrogen (N2), helium (He), argon (Ar), krypton (Kr), and xenon (Xe).

표면 반응 억제제 처리 단계(S10)는 제1 및 제2 중간 퍼지 단계(S12a, S12b)를 포함하여, 도 6에 도시된 것과 같이 표면 반응 억제제를 주입하는 시간(t22a, t22b, t22c)을 분할하는 경우, 도 4(a)에 도시된 것과 같이 표면 반응 억제제를 주입하는 시간(t22)을 분할하지 않고 주입하는 경우보다 흡착률을 향상시킬 수 있다. The surface reaction inhibitor treatment step (S10) includes the first and second intermediate purge steps (S12a, S12b), dividing the time (t22a, t22b, t22c) for injecting the surface reaction inhibitor as shown in FIG. In this case, as shown in Fig. 4(a), the adsorption rate can be improved compared to the case of injecting without dividing the time t22 for injecting the surface reaction inhibitor.

도 6과 같이, 제1 및 제2 중간 퍼지 단계(S12a, S12b)를 포함하여 표면 반응 억제제를 흡착시키는 단계(S11a, S11b, S11c)를 3회로 분할하는 경우 제1 흡착 단계(S11a)의 시간(t22a), 제2 흡착 단계(S11b)의 시간(t22b), 및 제3 흡착 단계(S11c)의 시간(t22c)은 각각 약 3초, 약 3초, 및 약 4초간 수행될 수 있다. 제1 내지 제3 흡착 단계(S11a, S11b, S11c)의 시간(t22a, t22b, t22c)은 그래프에 도시된 것과 달리, 각각 약 4초, 약 3초, 및 약 3초간 수행되거나, 각각 약 3초, 약 4초, 및 약 3초간 수행될 수 있다.As shown in FIG. 6, when the first and second intermediate purge steps (S12a, S12b), including the step (S11a, S11b, S11c) of adsorbing the surface reaction inhibitor, are divided into three times, the time of the first adsorption step (S11a) (t22a), time t22b of the second adsorption step S11b, and time t22c of the third adsorption step S11c may be performed for about 3 seconds, about 3 seconds, and about 4 seconds, respectively. The times t22a, t22b, and t22c of the first to third adsorption steps S11a, S11b, S11c are different from those shown in the graph, respectively, about 4 seconds, about 3 seconds, and about 3 seconds, respectively, or about 3 seconds, about 4 seconds, and about 3 seconds.

제1 중간 퍼지 단계(S12a) 및 제2 중간 퍼지 단계(S12b)는 약 1분동안 수행될 수 있다. 제1 중간 퍼지 단계(S12a)의 시간(t33a) 및 제2 중간 퍼지 단계(S12b)의 시간(t33b)은 각각 약 1분일 수 있으나, 이에 한정하지 않는다. The first intermediate purge step S12a and the second intermediate purge step S12b may be performed for about 1 minute. The time t33a of the first intermediate purge step S12a and the time t33b of the second intermediate purge step S12b may each be about 1 minute, but is not limited thereto.

표면 반응 억제제가 주입 및 흡착되는 흡착 단계(S11a, S11b, S11c)의 전체 시간은 약 10초일 수 있으나, 이에 한정하지 않으며, 예를 들어, 약 5초 내지 약 15초 범위일 수 있다. 표면 반응 억제제가 주입 및 흡착되는 흡착 단계(S11a, S11b, S11c)의 전체 시간이 약 5초 내지 약 15초의 범위인 경우에도 동일하게 복수의 흡착 단계(S11a, S11b, S11c)에서 시간을 나누어 수행할 수 있다. The total time of the adsorption step (S11a, S11b, S11c) in which the surface reaction inhibitor is injected and adsorbed may be about 10 seconds, but is not limited thereto, and for example, may be in the range of about 5 seconds to about 15 seconds. Even when the total time of the adsorption step (S11a, S11b, S11c) in which the surface reaction inhibitor is injected and adsorbed is in the range of about 5 seconds to about 15 seconds, the same is performed by dividing the time in the plurality of adsorption steps (S11a, S11b, S11c) can do.

도 7은 물질층의 종류에 따른 표면 반응 억제제를 노출시킨 시간에 대한 물질층 및 물방울(water droplet) 사이의 접촉각을 나타내는 그래프이다. 도 7은 각각 Si, HF 처리된 Si, SiO2, HF 처리된 SiO2, SiN, 및 HF 처리된 SiN 물질 층 각각에 대하여, 아미노실란 계열 전구체인 DEATMS를 노출시킨 시간에 따라 각각의 물질 층 상에 물방울의 접촉각을 나타내는 그래프이다. 7 is a graph showing the contact angle between the material layer and the water droplet with respect to the exposure time of the surface reaction inhibitor according to the type of the material layer. FIG. 7 shows each material layer of Si, HF-treated Si, SiO 2 , HF-treated SiO 2 , SiN, and HF-treated SiN material layers as a function of exposure time to DEATMS, an aminosilane-based precursor, respectively. It is a graph showing the contact angle of a water droplet.

도 7을 참조하면, Si, SiO2, HF 처리된 SiO2, SiN, 및 HF 처리된 SiN을 포함하는 물질 층은, 표면 반응 억제제인 DEATMS가 노출된 약 5초 내지 약 15초 범위에서, 약 5초 미만의 시간이 노출된 경우보다 더 큰 접촉각을 나타내는 것을 확인할 수 있다. HF 처리된 Si를 포함하는 물질 층은 이와 달리, DEATMS의 노출 시간에 따른 접촉각의 차이가 크게 나타나지 않는 것을 확인할 수 있다. Referring to FIG. 7 , the material layer comprising Si, SiO 2 , HF-treated SiO 2 , SiN, and HF-treated SiN is exposed to the surface reaction inhibitor, DEATMS, in a range of about 5 seconds to about 15 seconds, about It can be seen that a time of less than 5 seconds shows a larger contact angle than the case of exposure. It can be seen that, unlike the material layer including HF-treated Si, the difference in contact angle according to the exposure time of DEATMS does not appear significantly.

HF 처리된 Si를 포함하는 물질 층은 표면 상에 -H 작용기가 존재(H-terminated)하는 것과 달리, HF 처리되지 않은 물질 층들은 표면 상에 -OH 작용기가 존재(OH-terminated)하고, HF 처리된 SiO2는 표면 상에 -OH 작용기가 존재(OH- terminated)하고, HF 처리된 SiN은 -NH 작용기가 존재(NH- terminated)하므로, 표면 상에 -H 작용기가 존재하는 경우 표면 반응 억제제에 의한 흠착 효과가 떨어지는 것을 확인할 수 있다. The material layer containing HF treated Si has -H functional groups on the surface (H-terminated), whereas the material layers without HF treatment have -OH functional groups on the surface (OH-terminated) and HF Treated SiO2 has -OH functional groups on the surface (OH-terminated), and HF-treated SiN has -NH functional groups (NH-terminated). It can be seen that the scratch effect is reduced.

Si, SiO2, HF 처리된 SiO2, SiN, 및 HF 처리된 SiN을 포함하는 물질 층은 아미노실란 계열 전구체에 약 5초 내지 약 15초 범위로 노출되는 경우, 전구체가 상기 물질 층들의 표면 상에 흡착되는 것을 확인할 수 있다. When a material layer comprising Si, SiO 2 , HF treated SiO 2 , SiN, and HF treated SiN is exposed to an aminosilane-based precursor in a range of about 5 seconds to about 15 seconds, the precursor is deposited on the surface of the material layers. It can be seen that adsorption to

도 8은 표면 반응 억제제를 처리한 시간에 따른 X선 광전자 분광(X-ray Photoemission Spectroscopy, XPS)의 스펙트럼을 나타낸 그래프이다. 도 8(a)는 DEATMS를 노출 시키기 전 SiO2 물질 층에 대한 X선 광전자 분광 스펙트럼을 나타낸 그래프이다. 도 8(b) 및 도 8(c)는 각각 DEATMS를 노출시킨 후 SiO2 물질 층에 대한 X선 광전자 분광 스펙트럼을 나타낸 그래프이다. 8 is a graph showing a spectrum of X-ray Photoemission Spectroscopy (XPS) according to time treated with a surface reaction inhibitor. Figure 8 (a) is a graph showing the X-ray photoelectron spectral spectrum for the SiO 2 material layer before exposure to DEATMS. 8(b) and 8(c) are graphs showing X-ray photoelectron spectroscopy for the SiO 2 material layer after exposure to DEATMS, respectively.

도 8을 참조하면, DEATMS를 노출 시키기 전, 도 8(a)에서 SiO2의 표면은 Si-O2 및 Si-OH로 구성되어 있는 것과 달리, 도 8(b) 및 도 8(c)는 점진적으로 Si-OH 그룹이 Si-C 및 O-Si-C로 대체된 것을 확인할 수 있다. 이는 SiO2의 표면이 DEATMS에 의하여 흡착 반응에 따른 화학적 결합이 이루어졌음을 나타낸다.Referring to FIG. 8, before exposing DEATMS, the surface of SiO 2 in FIG. 8(a) is composed of Si-O 2 and Si-OH, whereas FIGS. 8(b) and 8(c) are It can be seen that the Si-OH groups are gradually replaced by Si-C and O-Si-C. This indicates that the surface of SiO 2 was chemically bonded according to the adsorption reaction by DEATMS.

SiO2의 표면에 DEATMS를 10초의 단일 시간 동안 노출시키는 경우보다 본 발명의 실시예들에 따라, 3번의 흡착 단계로 나누어 DEATMS에 노출시키거나 2번의 흡착 단계로 나누어 DEATMS에 노출시키는 경우, Si-C 및 O-Si-C 결합의 강도(intensity)가 더 높아질 수 있다. 즉, 본 발명의 실시예들에 따라, 복수의 흡착 단계로 나누어 시간을 분할하여 표면 반응 억제제를 물질 층 상에 노출시키는 경우 표면 반응 억제제의 흡착률이 더 높아질 수 있다. According to embodiments of the present invention, rather than exposing DEATMS to the surface of SiO 2 for a single time of 10 seconds, it is divided into three adsorption steps and exposed to DEATMS, or when exposed to DEATMS by dividing it into two adsorption steps, Si- The intensity of the C and O-Si-C bonds can be higher. That is, according to embodiments of the present invention, when the surface reaction inhibitor is exposed on the material layer by dividing the time into a plurality of adsorption steps, the adsorption rate of the surface reaction inhibitor may be higher.

도 9는 예시적인 실시예에 따른 원자층이 증착되어 형성된 물질 층의 종류별 박막 두께를 나타낸 그래프이다. 도 9에서, A는 DEATMS 처리 없이 루테늄(Ru)을 300사이클 원자층 증착(ALD)시킨 경우이고, B는 DEATMS를 10초의 단일 시간 동안 처리 후 루테늄(Ru)을 300사이클 원자층 증착시킨 경우이다. A는 도 9에서 C는, 도 1 내지 도 4에서 설명한 일 실시예와 같이, DEATMS를 각각 5초씩 수행되는 제1 및 제2 흡착 단계 및 제1 및 제2 흡착 단계 사이의 2분 동안 수행되는 중간 퍼지 단계 처리 후 루테늄(Ru)을 300사이클 원자층 증착시킨 경우이다. 도 9에서 D는, 도 5 및 도 6에서 설명한 일 실시예와 같이, DEATMS를 각각 3초, 3초, 4초씩 수행되는 제1 내지 제3 흡착 단계 및 흡착 단계 각각의 사이에서 1분 동안 수행되는 제1 및 제2 중간 퍼지 단계 처리 후 루테늄(Ru)을 300사이클 원자층 증착시킨 경우이다. 9 is a graph showing thin film thicknesses for each type of material layer formed by depositing an atomic layer according to an exemplary embodiment. In FIG. 9, A is a case of 300 cycles of atomic layer deposition (ALD) of ruthenium (Ru) without DEATMS treatment, and B is a case of 300 cycles of atomic layer deposition of ruthenium (Ru) after treating DEATMS for a single time of 10 seconds. . A is in FIG. 9, C is, as in the embodiment described in FIGS. 1 to 4, DEATMS is performed for 5 seconds, respectively, for 2 minutes between the first and second adsorption steps and the first and second adsorption steps. This is a case in which 300 cycles of atomic layer deposition of ruthenium (Ru) is performed after the intermediate purge step treatment. In FIG. 9 D, as in the embodiment described in FIGS. 5 and 6, DEATMS is performed for 3 seconds, 3 seconds, and 4 seconds, respectively, for 1 minute between the first to third adsorption steps and each of the adsorption steps. This is a case in which 300 cycles of atomic layer deposition of ruthenium (Ru) is performed after the first and second intermediate purge steps.

도 9를 참조하면, Si, SiO2, HF 처리된 SiO2, SiN, 및 HF 처리된 SiN을 포함하는 각각의 물질 층 상에 증착되는 루테늄(Ru) 박막의 두께는 A에서 가장 두껍고, B는 A의 경우보다 루테늄(Ru) 박막의 두께가 작다. 다만, Si, SiO2, HF 처리된 SiO2, SiN, 및 HF 처리된 SiN을 포함하는 각각의 물질 층 상에 증착되는 루테늄(Ru) 박막의 두께는 표면 반응 억제제를 단일한 시간 동안 처리한 B보다 흡착 단계의 시간을 분할하여 처리한 C 및 D에서 더 작은 것을 확인할 수 있다. 흡착 단계를 두 번으로 나눈 C보다 흡착 단계를 세 번으로 나눈 D에서 루테늄(Ru) 박막의 두께는 작은 것을 확인할 수 있다. Referring to FIG. 9 , the thickness of the ruthenium (Ru) thin film deposited on each material layer including Si, SiO 2 , HF-treated SiO 2 , SiN, and HF-treated SiN is the thickest in A, and B is The thickness of the ruthenium (Ru) thin film is smaller than in the case of A. However, the thickness of the ruthenium (Ru) thin film deposited on each material layer including Si, SiO 2 , HF-treated SiO 2 , SiN, and HF-treated SiN is B treated with a surface reaction inhibitor for a single time. It can be seen that the times of the adsorption step are smaller in C and D treated by splitting the time of the adsorption step. It can be seen that the thickness of the ruthenium (Ru) thin film is smaller in D, in which the adsorption step is divided into three, than in C, in which the adsorption step is divided into two.

HF 처리된 Si를 포함하는 물질 층은 이와 달리, DEATMS의 노출 시간에 따른 루테늄(Ru) 두께의 차이가 크게 나타나지 않는 것을 확인할 수 있다. 이에 따라, 표면 상에 존재하는 작용기가 -OH 및 -NH인 경우와 달리, 표면 상에 존재하는 작용기가 -H인 경우, 흡착 반응 억제제에 의한 억제 반응이 거의 발생하지 않는 것을 확인할 수 있다.In contrast to the HF-treated material layer including Si, it can be seen that the difference in ruthenium (Ru) thickness according to the exposure time of DEATMS does not appear significantly. Accordingly, it can be confirmed that, unlike the case where the functional groups present on the surface are -OH and -NH, when the functional groups present on the surface are -H, the inhibition reaction by the adsorption inhibitor hardly occurs.

Si를 포함하는 물질 층의 A 및 D 사이의 루테늄(Ru) 박막의 두께의 차이는 약 4nm임을 확인할 수 있다. Si를 포함하는 물질 층의 A 및 D 사이의 루테늄(Ru) 박막의 두께의 차이는 약 4nm임을 확인할 수 있다. SiO2를 포함하는 물질 층의 A 및 D 각각 경우에서 루테늄(Ru) 박막의 두께의 차이는 약 8.5nm임을 확인할 수 있다. HF 처리된 SiO2를 포함하는 물질 층의 A 및 D 각각의 경우에서 루테늄(Ru) 박막의 두께의 차이는 약 7nm임을 확인할 수 있다. SiN를 포함하는 물질 층의 A 및 D 각각의 경우에서 루테늄(Ru) 박막의 두께의 차이는 약 8.5nm임을 확인할 수 있다. HF 처리된 SiN를 포함하는 물질 층의 A 및 D 각각의 경우에서 루테늄(Ru) 박막의 두께의 차이는 약 11nm임을 확인할 수 있다. It can be seen that the difference in the thickness of the ruthenium (Ru) thin film between A and D of the material layer including Si is about 4 nm. It can be seen that the difference in the thickness of the ruthenium (Ru) thin film between A and D of the material layer including Si is about 4 nm. It can be seen that the difference in the thickness of the ruthenium (Ru) thin film in each case of A and D of the material layer including SiO 2 is about 8.5 nm. It can be seen that the difference in thickness of the ruthenium (Ru) thin film in each case of A and D of the material layer including HF-treated SiO 2 is about 7 nm. It can be seen that the difference in thickness of the ruthenium (Ru) thin film in each case of A and D of the material layer including SiN is about 8.5 nm. It can be seen that the difference in thickness of the ruthenium (Ru) thin film in each case of A and D of the HF-treated SiN-containing material layer is about 11 nm.

이는, DEATMS가 표면 상에 흡착되며 표면 반응 억제제로서 기능하여, 루테늄(Ru) 박막이 물질 층 상에 DEATMS를 처리하지 않은 경우보다 상대적으로 얇게 증착되는 것을 확인할 수 있다. 또한, DEAMTS의 주입 시간을 분할하여 흡착시키는 경우, 단일 시간 동안 흡착시킨 경우보다 얇게 증착되는 것을 확인할 수 있다. DEAMTS의 흡착 단계의 시간을 두 번 분할한 경우보다, 세 번 분할한 경우에 더 얇게 증착되는 것을 확인할 수 있다. This can be confirmed that DEATMS is adsorbed on the surface and functions as a surface reaction inhibitor, so that the ruthenium (Ru) thin film is deposited relatively thinly on the material layer than when DEATMS is not treated. In addition, it can be confirmed that when the injection time of DEAMTS is divided and adsorbed, the deposition is thinner than that of adsorption for a single time. It can be seen that the deposition is thinner when the time of the adsorption step of DEAMTS is divided three times than when the time of the adsorption step is divided twice.

A 및 D 사이의 루테늄(Ru) 박막의 두께의 차이는 약 4nm임을 확인할 수 있다. Si를 포함하는 물질 층의 A 및 D 사이의 루테늄(Ru) 박막의 두께의 차이는 약 4nm임을 확인할 수 있다. SiO2를 포함하는 물질 층의 A 및 D 각각 경우에서 루테늄(Ru) 박막의 두께의 차이는 약 8.5nm임을 확인할 수 있다. HF 처리된 SiO2를 포함하는 물질 층의 A 및 D 각각의 경우에서 루테늄(Ru) 박막의 두께의 차이는 약 7nm임을 확인할 수 있다. SiN를 포함하는 물질 층의 A 및 D 각각의 경우에서 루테늄(Ru) 박막의 두께의 차이는 약 8.5nm임을 확인할 수 있다. HF 처리된 SiN를 포함하는 물질 층의 A 및 D 각각의 경우에서 루테늄(Ru) 박막의 두께의 차이는 약 11nm임을 확인할 수 있다. It can be seen that the difference in the thickness of the ruthenium (Ru) thin film between A and D is about 4 nm. It can be seen that the difference in the thickness of the ruthenium (Ru) thin film between A and D of the material layer including Si is about 4 nm. It can be seen that the difference in the thickness of the ruthenium (Ru) thin film in each case of A and D of the material layer including SiO 2 is about 8.5 nm. It can be seen that the difference in thickness of the ruthenium (Ru) thin film in each case of A and D of the material layer including HF-treated SiO 2 is about 7 nm. It can be seen that the difference in thickness of the ruthenium (Ru) thin film in each case of A and D of the material layer including SiN is about 8.5 nm. It can be seen that the difference in thickness of the ruthenium (Ru) thin film in each case of A and D of the HF-treated SiN-containing material layer is about 11 nm.

HF 처리한 Si를 포함한 물질 층은 도 1 내지 도 4를 참조하여 설명한 제2 물질 층(110b)일 수 있고, Si를 포함한 물질 층, SiO2를 포함한 물질 층, HF 처리한 SiO2 물질 층, SiN를 포함한 물질 층, 및 HF 처리한 SiN를 포함한 물질 층은 도 1 내지 도 4를 참조하여 설명한 제1 물질 층(110a)일 수 있다.The HF-treated material layer including Si may be the second material layer 110b described with reference to FIGS. 1 to 4 , the material layer including Si, the material layer including SiO 2 , the HF-treated SiO 2 material layer, The material layer including SiN and the material layer including SiN treated with HF may be the first material layer 110a described with reference to FIGS. 1 to 4 .

제1 물질 층에 시간을 분할하여 흡착 단계를 수행하는 경우, 제1 물질 층 상에 증착되는 박막 두께는 제2 물질 층 상에 증착되는 박막 두께의 두께보다 작은 것을 확인할 수 있다. 또한, 시간을 2회 분할한 경우보다 3회 분할한 경우, 제1 물질 층 상에 증착되는 박막의 두께가 더 작은 것을 확인할 수 있다. When the adsorption step is performed by dividing time on the first material layer, it can be confirmed that the thickness of the thin film deposited on the first material layer is smaller than the thickness of the thin film deposited on the second material layer. In addition, it can be seen that the thickness of the thin film deposited on the first material layer is smaller when time is divided three times than when time is divided twice.

Si를 포함하는 물질 층에 시간을 분할하여 흡착 단계를 수행하는 경우, 상기 물질 층 상에 증착되는 박막 두께는, 흡착 반응 억제제를 처리하지 않은 경우에 증착되는 박막 두께의 약 90% 내지 약 95%일 수 있다. When the adsorption step is performed on the material layer containing Si by dividing the time, the thickness of the thin film deposited on the material layer is about 90% to about 95% of the thickness of the thin film deposited when the adsorption reaction inhibitor is not treated can be

SiO2를 포함하는 물질 층에 시간을 분할하여 흡착 단계를 수행하는 경우, 상기 물질 층에 증착되는 박막 두께는, 흡착 반응 억제제를 처리하지 않은 경우에 증착되는 박막 두께의 약 80% 내지 약 90% 범위일 수 있다. 시간을 3회 이상 분할하여 표면 반응 억제제를 흡착하는 경우, SiO2를 포함하는 상기 물질 층에 증착되는 박막 두께는 표면 반응 억제제를 처리하지 않은 경우에 증착되는 박막 두께의 약 80% 내지 약 85% 범위일 수 있다.When the adsorption step is performed on the material layer containing SiO 2 by dividing the time, the thickness of the thin film deposited on the material layer is about 80% to about 90% of the thickness of the thin film deposited when the adsorption inhibitor is not treated can be a range. In the case of adsorbing the surface reaction inhibitor by dividing the time three or more times, the thickness of the thin film deposited on the material layer including SiO 2 is about 80% to about 85% of the thickness of the thin film deposited when the surface reaction inhibitor is not treated can be a range.

HF 처리된 SiO2를 포함하는 물질 층에 시간을 분할하여 흡착 단계를 수행하는 경우, 상기 물질 층에 증착되는 박막 두께는, 표면 반응 억제제를 처리하지 않은 경우에 증착되는 박막 두께의 약 80% 내지 약 85% 범위일 수 있다. When the adsorption step is performed on the material layer containing the HF-treated SiO 2 by dividing the time, the thickness of the thin film deposited on the material layer is about 80% to about 80% of the thickness of the thin film deposited when the surface reaction inhibitor is not treated It may be in the range of about 85%.

SiN를 포함하는 물질 층에 시간을 분할하여 흡착 단계를 수행하는 경우, 상기 물질 층에 증착되는 박막 두께는, 표면 반응 억제제를 처리하지 않은 경우에 증착되는 박막 두께의 약 80% 내지 약 90% 범위일 수 있다. 시간을 3회 이상 분할하여 표면 반응 억제제를 흡착하는 경우, SiN를 포함하는 물질 층에 증착되는 박막 두께는, 표면 반응 억제제를 처리하지 않은 경우에 증착되는 박막 두께의 약 80% 내지 약 85% 범위일 수 있다. When the adsorption step is performed on the material layer containing SiN by dividing the time, the thickness of the thin film deposited on the material layer is in the range of about 80% to about 90% of the thickness of the thin film deposited when the surface reaction inhibitor is not treated can be When the time is divided into three or more times to adsorb the surface reaction inhibitor, the thickness of the thin film deposited on the material layer containing SiN ranges from about 80% to about 85% of the thickness of the thin film deposited when the surface reaction inhibitor is not treated. can be

HF 처리된 SiN를 포함하는 물질 층에 시간을 분할하여 흡착 단계를 수행하는 경우, 상기 물질 층에 증착되는 박막 두께는 표면 반응 억제제를 처리하지 않은 경우에 증착되는 박막 두께의 약 75% 내지 약 90% 범위일 수 있다. 시간을 3회 이상 분할하여 표면 반응 억제제를 흡착하는 경우, HF 처리된 SiN를 포함하는 물질 층에 증착되는 박막 두께는, 표면 반응 억제제를 처리하지 않은 경우에 증착되는 박막 두께의 약 75% 내지 약 80% 범위일 수 있다.When the adsorption step is performed on a material layer containing SiN treated with HF by dividing the time, the thickness of the thin film deposited on the material layer is about 75% to about 90% of the thickness of the deposited film when the surface reaction inhibitor is not treated % range. In the case of adsorbing the surface reaction inhibitor by dividing the time three or more times, the thickness of the thin film deposited on the material layer comprising HF-treated SiN is about 75% to about 75% of the thickness of the thin film deposited when the surface reaction inhibitor is not treated It can be in the 80% range.

도 10은 비교예 및 본 발명의 일 실시예에 따른 표면 반응 억제제 흡착 방법에 의해 증착된 박막 두께를 나타낸 주사 전자 현미경(Scanning Electron Microscope, SEM) 사진이다. 도 10(a)는 DEATMS를 처리하지 않은 HF 처리된 SiO2 물질 층에 루테늄(Ru) 원자층 증착을 300사이클 수행한 경우의 주사 전자 현미경에 나타난 단면이다. 도 10(b)는, 도 5 및 도 6을 참조하여 설명한 일 실시예에 따라, 각각 3초, 3초, 및 4초 동안 수행된 제1 내지 제3 흡착 단계 및 각각의 흡착 단계 사이에 수행된 제1 및 제2 중간 퍼지 단계를 각각 1분 동안 수행하여 DEATMS를 처리한 HF 처리된 SiO2 물질 층에 루테늄(Ru) 원자층 증착을 300사이클 수행한 경우의 주사 전자 현미경에 나타난 단면이다. 도 10(c)는 DEATMS를 처리하지 않은 HF 처리된 SiN 물질 층에 루테늄(Ru) 원자층 증착을 300사이클 수행한 경우의 주사 전자 현미경에 나타난 단면이다. 도 10(d)는, 도 5 및 도 6을 참조하여 설명한 일 실시예에 따라, 각각 3초, 3초, 및 4초 동안 수행된 제1 내지 제3 흡착 단계 및 각각의 흡착 단계 사이에 수행된 제1 및 제2 중간 퍼지 단계를 각각 1분 동안 수행하여 DEATMS를 처리한 HF 처리된 SiN 물질 층에 루테늄(Ru) 원자층 증착을 300사이클 수행한 경우의 주사 전자 현미경에 나타난 단면이다.10 is a scanning electron microscope (SEM) photograph showing the thickness of a thin film deposited by a method for adsorbing a surface reaction inhibitor according to a comparative example and an embodiment of the present invention. 10(a) is a cross-sectional view taken by a scanning electron microscope when 300 cycles of ruthenium (Ru) atomic layer deposition is performed on the HF-treated SiO 2 material layer that is not treated with DEATMS. 10 ( b ), according to an embodiment described with reference to FIGS. 5 and 6 , the first to third adsorption steps performed for 3 seconds, 3 seconds, and 4 seconds, respectively, and performed between each adsorption step The first and second intermediate purge steps were performed for 1 minute, respectively, and 300 cycles of ruthenium (Ru) atomic layer deposition were performed on the HF-treated SiO 2 material layer treated with DEATMS. FIG. 10( c ) is a cross-sectional view taken by a scanning electron microscope when 300 cycles of ruthenium (Ru) atomic layer deposition is performed on a HF-treated SiN material layer that is not treated with DEATMS. 10( d ) is, according to an embodiment described with reference to FIGS. 5 and 6 , the first to third adsorption steps performed for 3 seconds, 3 seconds, and 4 seconds, respectively, and performed between each adsorption step It is a cross-section shown in a scanning electron microscope when 300 cycles of ruthenium (Ru) atomic layer deposition was performed on the HF-treated SiN material layer treated with DEATMS by performing the first and second intermediate purge steps for 1 minute, respectively.

도 10(a) 및 도 10(b)를 참조하면, 도 10(a)에서 증착된 루테늄(Ru) 박막의 두께(t1a)는 약 44.4nm임을 확인할 수 있다. 도 10(b)에서 증착된 루테늄(Ru) 박막의 두께(t1b)는 약 37.4nm임을 확인할 수 있다. DEATMS를 처리하지 않은 경우보다, DEATMS의 흡착 단계의 시간을 세 번 분할한 경우 증착된 루테늄(Ru) 박막의 두께가 줄어든 것을 확인할 수 있다. Referring to FIGS. 10A and 10B , it can be seen that the thickness t1a of the ruthenium (Ru) thin film deposited in FIG. 10A is about 44.4 nm. It can be seen that the thickness t1b of the ruthenium (Ru) thin film deposited in FIG. 10(b) is about 37.4 nm. It can be seen that the thickness of the deposited ruthenium (Ru) thin film is reduced when the time of the adsorption step of DEATMS is divided three times than when DEATMS is not treated.

도 10(c) 및 도 10(d)를 참조하면, 도 10(c)에서 증착된 루테늄(Ru) 박막의 두께(t2a)는 약 47nm임을 확인할 수 있다. 도 10(d)에서 증착된 루테늄(Ru) 박막의 두께(t2b)는 약 36nm임을 확인할 수 있다. DEATMS를 처리하지 않은 경우보다, DEATMS의 흡착 단계의 시간을 세 번 분할한 경우 증착된 루테늄(Ru) 박막의 두께가 줄어든 것을 확인할 수 있다. 10(c) and 10(d), it can be seen that the thickness t2a of the ruthenium (Ru) thin film deposited in FIG. 10(c) is about 47 nm. It can be seen that the thickness t2b of the deposited ruthenium (Ru) thin film in FIG. 10(d) is about 36 nm. It can be seen that the thickness of the deposited ruthenium (Ru) thin film is reduced when the time of the adsorption step of DEATMS is divided three times than when DEATMS is not treated.

도 11은 예시적인 실시예에 따른 영역 선택적 원자층 증착 방법의 사이클 횟수에 대한 증착된 박막의 면밀도를 나타낸 그래프이다.11 is a graph showing areal density of a deposited thin film with respect to the number of cycles of an area selective atomic layer deposition method according to an exemplary embodiment.

도 11(a)에서, A1은 HF 처리된 Si 물질 층에 DEATMS 처리 없이 루테늄(Ru)을 300사이클 원자층 증착시킨 경우이고, B1은 150℃에서 HF 처리된 Si 물질 층에 DEATMS를 10초의 단일 시간 동안 처리 후 루테늄(Ru)을 원자층 증착시킨 경우이다. 도 11(a)에서 D1a는, 150℃에서 도 5 및 도 6에서 설명한 일 실시예와 같이, HF 처리된 Si 물질 층에 DEATMS를 각각 3초, 3초, 4초씩 수행되는 제1 내지 제3 흡착 단계 및 흡착 단계 각각의 사이에서 1분 동안 수행되는 제1 및 제2 중간 퍼지 단계 처리 후 루테늄(Ru)을 원자층 증착시킨 경우이다. 도 11(a)에서 D1b는, 250℃에서 도 5 및 도 6에서 설명한 일 실시예와 같이, HF 처리된 Si 물질 층에 DEATMS를 각각 3초, 3초, 4초씩 수행되는 제1 내지 제3 흡착 단계 및 흡착 단계 각각의 사이에서 1분 동안 수행되는 제1 및 제2 중간 퍼지 단계 처리 후 루테늄(Ru)을 원자층 증착시킨 경우이다.In FIG. 11( a ), A1 is a case where 300 cycles of atomic layer deposition of ruthenium (Ru) without DEATMS treatment on the HF-treated Si material layer, and B1 is a single DEATMS for 10 seconds on the HF-treated Si material layer at 150° C. This is a case of atomic layer deposition of ruthenium (Ru) after treatment for a period of time. In Figure 11 (a) D1a, as in the embodiment described in Figures 5 and 6 at 150 ℃, DEATMS on the HF-treated Si material layer for 3 seconds, 3 seconds, 4 seconds, respectively, the first to third This is a case in which ruthenium (Ru) is atomic layer deposited after the first and second intermediate purge steps performed for 1 minute between the adsorption step and each of the adsorption steps. In FIG. 11(a), D1b, as in the embodiment described in FIGS. 5 and 6 at 250° C., DEATMS on the HF-treated Si material layer for 3 seconds, 3 seconds, and 4 seconds, respectively, first to third This is a case in which ruthenium (Ru) is atomic layer deposited after the first and second intermediate purge steps performed for 1 minute between the adsorption step and each of the adsorption steps.

도 11(b)에서, A2는 SiO2 물질층에 DEATMS 처리 없이 루테늄(Ru)을 원자층 증착시킨 경우이고, B1은 150℃에서 SiO2 물질층에 DEATMS를 10초의 단일 시간 동안 처리 후 루테늄(Ru)을 원자층 증착시킨 경우이다. 도 11(a)에서 D2a는, 150℃에서 도 5 및 도 6에서 설명한 일 실시예와 같이, SiO2 물질층에 DEATMS를 각각 3초, 3초, 4초씩 수행되는 제1 내지 제3 흡착 단계 및 흡착 단계 각각의 사이에서 1분 동안 수행되는 제1 및 제2 중간 퍼지 단계 처리 후 루테늄(Ru)을 원자층 증착시킨 경우이다. 도 11(a)에서 D2b는, 250℃에서 도 5 및 도 6에서 설명한 일 실시예와 같이, SiO2 물질층에 DEATMS를 각각 3초, 3초, 4초씩 수행되는 제1 내지 제3 흡착 단계 및 흡착 단계 각각의 사이에서 1분 동안 수행되는 제1 및 제2 중간 퍼지 단계 처리 후 루테늄(Ru)을 원자층 증착시킨 경우이다.In Figure 11(b), A2 is a case of atomic layer deposition of ruthenium (Ru) without DEATMS treatment on the SiO 2 material layer, and B1 is ruthenium (Ru) ( Ru) is atomic layer deposition. In FIG. 11(a), D2a is, as in the embodiment described in FIGS. 5 and 6 at 150° C., the first to third adsorption steps in which DEATMS is applied to the SiO 2 material layer for 3 seconds, 3 seconds, and 4 seconds, respectively. and atomic layer deposition of ruthenium (Ru) after the first and second intermediate purge steps performed for 1 minute between each of the adsorption steps. In FIG. 11(a), D2b is, as in the embodiment described in FIGS. 5 and 6 at 250° C., the first to third adsorption steps in which DEATMS is applied to the SiO 2 material layer for 3 seconds, 3 seconds, and 4 seconds, respectively. and atomic layer deposition of ruthenium (Ru) after the first and second intermediate purge steps performed for 1 minute between each of the adsorption steps.

도 11(c)에서, A3는 SiN 물질층에 DEATMS 처리 없이 루테늄(Ru)을 300사이클 원자층 증착시킨 경우이고, B1은 150℃에서 SiN 물질층에 DEATMS를 10초의 단일 시간 동안 처리 후 루테늄(Ru)을 원자층 증착시킨 경우이다. 도 11(a)에서 D3a는, 150℃에서 도 5 및 도 6에서 설명한 일 실시예와 같이, SiN 물질층에 DEATMS를 각각 3초, 3초, 4초씩 수행되는 제1 내지 제3 흡착 단계 및 흡착 단계 각각의 사이에서 1분 동안 수행되는 제1 및 제2 중간 퍼지 단계 처리 후 루테늄(Ru)을 원자층 증착시킨 경우이다. 도 11(a)에서 D3b는, 250℃에서 도 5 및 도 6에서 설명한 일 실시예와 같이, SiN 물질층에 DEATMS를 각각 3초, 3초, 4초씩 수행되는 제1 내지 제3 흡착 단계 및 흡착 단계 각각의 사이에서 1분 동안 수행되는 제1 및 제2 중간 퍼지 단계 처리 후 루테늄(Ru)을 원자층 증착시킨 경우이다.In Fig. 11(c), A3 is SiN In the case of 300 cycles of atomic layer deposition of ruthenium (Ru) without DEATMS treatment on the material layer, B1 is SiN at 150°C. This is a case in which ruthenium (Ru) is deposited as an atomic layer after DEATMS is treated on the material layer for a single time of 10 seconds. In FIG. 11(a), D3a is SiN, as in the embodiment described in FIGS. 5 and 6 at 150°C. DEATMS on the material layer for 3 seconds, 3 seconds, and 4 seconds, respectively, the first to third adsorption steps and the first and second intermediate purge steps performed for 1 minute between each of the adsorption steps After treatment with ruthenium (Ru) In the case of atomic layer deposition. In FIG. 11( a ), D3b is SiN, as in the embodiment described in FIGS. 5 and 6 at 250°C. DEATMS on the material layer for 3 seconds, 3 seconds, and 4 seconds, respectively, the first to third adsorption steps and the first and second intermediate purge steps performed for 1 minute between each of the adsorption steps After treatment with ruthenium (Ru) In the case of atomic layer deposition.

도 11(a)에서 HF 처리된 Si 물질 층의 경우, DEATMS 처리 전 및 처리 후의 루테늄(Ru) 박막의 면 밀도가 적은 차이를 갖는 것과 달리, 도 11(b)는 300사이클의 원자층 증착 후 루테늄(Ru) 박막의 A2에서의 면밀도 및 D2b의 면 밀도 차이는 3939.5ng/㎠로 높은 선택비를 나타내는 것을 확인할 수 있다. 도 11(c)에서 또한, 300사이클의 원자층 증착 후 루테늄(Ru) 박막의 A3에서의 면밀도 및 D3b의 면 밀도 차이는 3064.4ng/㎠로 높은 선택비를 나타내는 것을 확인할 수 있다.In the case of the HF-treated Si material layer in FIG. 11(a), unlike the small difference in areal density of the ruthenium (Ru) thin film before and after DEATMS treatment, FIG. 11(b) shows 300 cycles of atomic layer deposition It can be seen that the difference between the areal density in A2 and the areal density in D2b of the ruthenium (Ru) thin film is 3939.5 ng/cm 2 , indicating a high selectivity. 11(c), it can be seen that the difference between the areal density of the ruthenium (Ru) thin film in A3 and the areal density in D3b of the ruthenium (Ru) thin film after 300 cycles of atomic layer deposition is 3064.4 ng/cm 2 , indicating a high selectivity.

도 12는 예시적인 실시예에 따른 박막 증착의 사이클 횟수에 대한 증착된 박막의 면밀도를 나타낸 그래프이다.12 is a graph showing areal density of a deposited thin film with respect to the number of cycles of thin film deposition according to an exemplary embodiment.

도 12(a)는 DEATMS를 처리하지 않은 SiO2 물질 층(E) 및 도 5 및 도 6을 참조하여 설명한 흡착 단계의 시간을 세 번 분할하여 DEATMS를 처리한 SiO2 물질 층(F) 상에 수행된 박막 증착 사이클 횟수에 따른 증착된 루테늄(Ru) 박막의 면밀도를 나타낸다. 12 (a) is a DEATMS-treated SiO 2 material layer (E) and the DEATMS-treated SiO 2 material layer (F) by dividing the time of the adsorption step described with reference to FIGS. 5 and 6 three times. It shows the areal density of the deposited ruthenium (Ru) thin film according to the number of performed thin film deposition cycles.

도 12(a)를 참조하면, 원자층 증착 사이클을 50회 수행하는 경우, E 및 F 사이에 616.5ng/㎠의 면밀도 차이를 확인할 수 있다. 원자층 증착 사이클을 80회 수행하는 경우, E 및 F 사이에 1114ng/㎠의 면밀도 차이를 확인할 수 있다. 원자층 증착 사이클을 130회 수행하는 경우, E 및 F 사이에 1895.1ng/㎠의 면밀도 차이를 확인할 수 있다. Referring to FIG. 12( a ), when the atomic layer deposition cycle is performed 50 times, a difference in areal density of 616.5 ng/cm 2 between E and F can be confirmed. When the atomic layer deposition cycle is performed 80 times, a difference in areal density of 1114 ng/cm 2 between E and F can be confirmed. When the atomic layer deposition cycle is performed 130 times, a difference in areal density of 1895.1 ng/cm 2 between E and F can be confirmed.

DEAMTS 표면 반응 억제제의 주입 및 흡착 시간을 분할하여 흡착 시, 증착되는 루테늄(Ru) 박막의 면밀도가 낮아짐에 따라 원자층 증착 단계의 선택비가 높아짐을 확인할 수 있다. 본 명세서에서, 원자층 증착 단계의 선택비는 박막이 증착되어야 하는 선택 영역 및 박막의 증착이 억제되는 영역 사이의 증착 두께 비율 또는 면밀도 비율로 정의될 수 있다.It can be seen that the selectivity of the atomic layer deposition step is increased as the areal density of the deposited ruthenium (Ru) thin film is lowered during adsorption by dividing the injection and adsorption time of the DEAMTS surface reaction inhibitor. In this specification, the selectivity ratio of the atomic layer deposition step may be defined as a deposition thickness ratio or areal density ratio between a selection region where a thin film is to be deposited and a region where deposition of the thin film is suppressed.

흡착 단계의 시간을 세 번 분할하여 DEATMS를 처리한 SiO2 물질 층(F) 상에 원자층 증착을 120회 이하 수행한 경우, 증착된 박막의 면 밀도는 약 250ng/㎠이하임을 확인할 수 있다. 흡착 단계의 시간을 세 번 분할하여 DEATMS를 처리한 SiO2 물질 층(F) 상에 원자층 증착을 약 140회 수행한 경우, 증착된 박막의 면 밀도는 약 500ng/㎠이하임을 확인할 수 있다. 이에 따라, 시간을 분할하여 표면 반응 억제제를 흡착시킨 경우, 억제제 처리된 물질 층 상에 증착되는 박막의 면 밀도가 감소하는 것을 확인할 수 있다. When the atomic layer deposition is performed 120 times or less on the DEATMS-treated SiO 2 material layer (F) by dividing the time of the adsorption step three times, it can be confirmed that the areal density of the deposited thin film is about 250 ng/cm 2 or less. When the atomic layer deposition was performed about 140 times on the DEATMS-treated SiO 2 material layer (F) by dividing the time of the adsorption step three times, it can be confirmed that the areal density of the deposited thin film is about 500 ng/cm 2 or less. Accordingly, when the surface reaction inhibitor is adsorbed by dividing time, it can be seen that the areal density of the thin film deposited on the inhibitor-treated material layer is reduced.

도 12(b)는 DEATMS를 처리하지 않은 SiN 물질 층(G) 및 도 5 및 도 6을 참조하여 설명한 흡착 단계의 시간을 세 번 분할하여 DEATMS를 처리한 SiN 물질 층(G) 상에 수행된 박막 증착 사이클 횟수에 따른 증착된 루테늄(Ru) 박막의 면밀도를 나타낸다. 도 12(b)를 참조하면, 원자층 증착 사이클을 80회 수행하는 경우, G 및 H 사이에 1210.8ng/㎠의 면밀도 차이를 확인할 수 있다. 원자층 증착 사이클을 130회 수행하는 경우, G 및 H 사이에 1970.5ng/㎠의 면밀도 차이를 확인할 수 있다. 12 (b) shows the SiN material layer (G) that was not treated with DEATMS and the SiN material layer (G) treated with DEATMS by dividing the time of the adsorption step described with reference to FIGS. 5 and 6 three times. The areal density of the deposited ruthenium (Ru) thin film according to the number of thin film deposition cycles is shown. Referring to FIG. 12(b) , when the atomic layer deposition cycle is performed 80 times, a difference in areal density of 1210.8 ng/cm 2 between G and H can be confirmed. When the atomic layer deposition cycle is performed 130 times, a difference in areal density of 700.5 ng/cm 2 between G and H can be confirmed.

흡착 단계의 시간을 세 번 분할하여 DEATMS를 처리한 SiN 물질 층(H) 상에 원자층 증착을 80회 이하 수행한 경우, 증착된 박막의 면 밀도는 약 250ng/㎠이하임을 확인할 수 있다. 흡착 단계의 시간을 세 번 분할하여 DEATMS를 처리한 SiN 물질 층(F) 상에 원자층 증착을 약 140회 수행한 경우, 증착된 박막의 면 밀도는 약 500ng/㎠이하임을 확인할 수 있다. When the atomic layer deposition is performed 80 times or less on the DEATMS-treated SiN material layer (H) by dividing the time of the adsorption step three times, it can be confirmed that the areal density of the deposited thin film is about 250 ng/cm 2 or less. When the atomic layer deposition was performed about 140 times on the DEATMS-treated SiN material layer (F) by dividing the time of the adsorption step three times, it can be confirmed that the areal density of the deposited thin film is about 500 ng/cm 2 or less.

도 13은 예시적인 실시예에 따른 영역 선택적 원자층 증착 방법의 사이클 횟수에 대한 증착된 박막의 두께를 나타낸 그래프이다. 도 13은 DEATMS를 처리하지 않은 Si 물질 층(I) 및 도 5 및 도 6을 참조하여 설명한 흡착 단계의 시간을 세 번 분할하여 DEATMS를 처리한 SiO2 물질 층(J) 상에 수행된 원자층 증착 사이클 횟수에 따른 증착된 루테늄(Ru) 박막의 두께를 나타낸다. 13 is a graph showing the thickness of a deposited thin film with respect to the number of cycles of an area selective atomic layer deposition method according to an exemplary embodiment. 13 is an atomic layer performed on a DEATMS-treated Si material layer (I) and a DEATMS-treated SiO 2 material layer (J) by dividing the time of the adsorption step described with reference to FIGS. 5 and 6 three times. It shows the thickness of the deposited ruthenium (Ru) thin film according to the number of deposition cycles.

도 13을 참조하면, 서로 다른 대상 물질 층 원자층 증착 간의 선택비를 확인할 수 있다. 사이클을 50회 수행하는 경우, I 및 J 사이에 2nm 두께 차이를 확인할 수 있다. 원자층 증착 사이클을 약 90회 수행하는 경우, I 및 J 사이에 4nm 두께 차이를 확인할 수 있다. 원자층 증착 사이클을 150회 수행하는 경우, I 및 J 사이에 6nm 두께 차이를 확인할 수 있다. 즉 DEAMTS의 표면 반응 억제제의 주입 및 흡착 시간을 분할하여 흡착 시, 물질 층의 종류가 다른 경우에도, 증착되는 루테늄(Ru) 박막의 두께가 낮아짐에 따라 원자층 증착 단계의 선택비가 높아짐을 확인할 수 있다.Referring to FIG. 13 , the selectivity between deposition of different target material layers can be confirmed. If the cycle is performed 50 times, a 2 nm thickness difference can be seen between I and J. When the atomic layer deposition cycle is performed about 90 times, a 4 nm thickness difference can be seen between I and J. When 150 atomic layer deposition cycles are performed, a 6 nm thickness difference can be seen between I and J. In other words, it can be confirmed that the selectivity of the atomic layer deposition step increases as the thickness of the deposited ruthenium (Ru) thin film decreases when adsorption by dividing the injection and adsorption time of the surface reaction inhibitor of DEAMTS, even when the type of material layer is different. have.

본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims. Therefore, various types of substitution, modification and change will be possible by those skilled in the art within the scope not departing from the technical spirit of the present invention described in the claims, and it is also said that it falls within the scope of the present invention. something to do.

S1: 영역 선택적 원자층 증착 방법
S5, S15: 퍼지 단계
S10: 표면 억제제 처리 단계
S11a, S11b, S11c: 흡착 단계
S12, S12a, S12b: 중간 퍼지 단계
S20: 박막 증착 단계
101: 기판
110a: 제1 물질 층
110b: 제2 물질 층
120: 표면 반응 억제제
130: 박막S1: Area-selective atomic layer deposition method
S5, S15: purge step
S10: surface inhibitor treatment step
S11a, S11b, S11c: adsorption step
S12, S12a, S12b: intermediate purge step
S20: thin film deposition step
101: substrate
110a: first material layer
110b: second material layer
120: surface reaction inhibitor
130: thin film

Claims (10)

제1 물질 층 및 제2 물질 층이 증착된 기판을 준비하는 기판 준비 단계;
상기 기판 상에 상기 제1 물질 층과 흡착 반응하고 상기 제2 물질 층에 흡착되지 않는 아미노 실란(Amino Silane) 계열의 전구체를 포함하는 표면 반응 억제제를 주입하여, 상기 표면 반응 억제제를 상기 제1 물질 층 상에 흡착시키는 제1 흡착 단계;
불활성 기체를 주입하여 상기 제1 물질 층 상에 흡착되지 않은 상기 표면 반응 억제제를 제거하는 제1 중간 퍼지 단계;
상기 기판 상에 상기 아미노 실란(Amino Silane) 계열의 전구체를 포함하는 상기 표면 반응 억제제를 주입하여, 상기 표면 반응 억제제를 상기 제1 물질 층 상에 흡착시키는 제2 흡착 단계; 및
상기 표면 반응 억제제가 흡착되지 않은 상기 제2 물질 층 상에 선택적으로 박막을 증착하는 박막 증착 단계를 포함하는 원자층 증착 방법.
a substrate preparation step of preparing a substrate on which the first material layer and the second material layer are deposited;
By injecting a surface reaction inhibitor including an amino silane-based precursor that adsorbs on the first material layer and does not adsorb to the second material layer on the substrate, the surface reaction inhibitor is applied to the first material a first adsorption step of adsorbing onto the bed;
a first intermediate purge step of injecting an inert gas to remove the surface reaction inhibitor not adsorbed on the first material layer;
a second adsorption step of injecting the surface reaction inhibitor including the amino silane-based precursor onto the substrate to adsorb the surface reaction inhibitor onto the first material layer; and
and a thin film deposition step of selectively depositing a thin film on the second material layer to which the surface reaction inhibitor is not adsorbed.
 제1 항에 있어서,
상기 아미노 실란 계열의 전구체는 DEATMS((N, N-diethylamino)trimethylsilane)인 영역 선택적 원자층 증착 방법.
The method of claim 1,
The region selective atomic layer deposition method wherein the amino silane-based precursor is DEATMS ((N, N-diethylamino) trimethylsilane).
 제1 항에 있어서,
상기 제1 물질 층은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함하는 영역 선택적 원자층 증착 방법.
The method of claim 1,
wherein the first material layer comprises at least one of silicon oxide and silicon nitride.
 제3 항에 있어서,
상기 기판 준비 단계는 희석된 불화 수소(HF) 용액에 60초 이상 처리하는 작용기 형성 단계를 포함하고,
상기 제1 물질 층은 표면 상에 -OH 작용기 및 -NH 작용기 중 적어도 하나가 존재하는 영역 선택적 원자층 증착 방법.
4. The method of claim 3,
The substrate preparation step includes a functional group formation step of treating a diluted hydrogen fluoride (HF) solution for at least 60 seconds,
Wherein the first material layer has at least one of -OH functional groups and -NH functional groups on a surface thereof.
 제4 항에 있어서,
상기 제2 물질 층은 표면 상에 -H 작용기가 존재하는 영역 선택적 원자층 증착 방법.
5. The method of claim 4,
The second material layer is a region-selective atomic layer deposition method in which -H functional groups exist on the surface.
 제1 항에 있어서,
상기 제2 흡착 단계 후에 상기 제1 물질 층 상에 흡착되지 않은 상기 표면 반응 억제제를 제거하는 제2 중간 퍼지 단계; 및
상기 제1 물질 층 상에 상기 아미노 실란(Amino Silane) 계열의 전구체를 포함하는 상기 표면 반응 억제제를 주입하여 흡착시키는 제3 흡착 단계를 더 포함하는 영역 선택적 원자층 증착 방법.
The method of claim 1,
a second intermediate purge step of removing the surface reaction inhibitor not adsorbed on the first material layer after the second adsorption step; and
and a third adsorption step of injecting and adsorbing the surface reaction inhibitor including the amino silane-based precursor on the first material layer.
 기판 상의 제1 물질 층과 흡착 반응하는 표면 반응 억제제를 주입하여 흡착시키는 적어도 2회 이상의 흡착 단계 및 상기 2회 이상의 흡착 단계 각각의 사이에 불활성 기체를 주입하는 적어도 1회 이상의 중간 퍼지 단계를 포함하고, 상기 중간 퍼지 단계에 의하여 상기 흡착 단계에 수행되는 시간이 분할되는 표면 반응 억제제 처리 단계; 및
상기 기판 상의 상기 제1 물질 층과 다른 물질을 포함하는 제2 물질 층 상에 박막을 증착하는 박막 증착 단계를 포함하는 영역 선택적 원자층 증착 방법.
At least two or more adsorption steps of injecting and adsorbing a surface reaction inhibitor reacting with the first material layer on the substrate to adsorb, and at least one or more intermediate purge steps of injecting an inert gas between each of the two or more adsorption steps, , a surface reaction inhibitor treatment step in which the time performed in the adsorption step is divided by the intermediate purge step; and
and depositing a thin film on the substrate on a second material layer comprising a different material than the first material layer.
 제7 항에 있어서,
상기 2회 이상의 흡착 단계의 횟수가 증가할수록, 상기 2회 이상의 흡착 단계 각각의 수행 시간은 짧아지는 영역 선택적 원자층 증착 방법.
8. The method of claim 7,
As the number of the two or more adsorption steps increases, the execution time of each of the two or more adsorption steps becomes shorter.
 제7 항에 있어서,
상기 2회 이상의 흡착 단계에 수행되는 전체 시간은 T1이고,
상기 흡착 단계가 2회인 경우, 각각의 흡착 단계가 수행되는 시간은 T1/2인 영역 선택적 원자층 증착 방법.
8. The method of claim 7,
The total time performed in the two or more adsorption steps is T1,
When the adsorption step is performed twice, the time for each adsorption step is T1/2.
 제7 항에 있어서,
상기 2회 이상의 흡착 단계에 수행되는 전체 시간은 T1이고,
상기 흡착 단계가 3회인 경우, 적어도 하나의 흡착 단계가 수행되는 시간은 T1/3인 영역 선택적 원자층 증착 방법.

8. The method of claim 7,
The total time performed in the two or more adsorption steps is T1,
When the adsorption step is three times, the time period for which at least one adsorption step is performed is T1/3.
KR1020210013416A 2021-01-29 2021-01-29 Method of area selective-atomic layer deposition KR20220110390A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210013416A KR20220110390A (en) 2021-01-29 2021-01-29 Method of area selective-atomic layer deposition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210013416A KR20220110390A (en) 2021-01-29 2021-01-29 Method of area selective-atomic layer deposition

Publications (1)

Publication Number Publication Date
KR20220110390A true KR20220110390A (en) 2022-08-08

Family

ID=82845345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210013416A KR20220110390A (en) 2021-01-29 2021-01-29 Method of area selective-atomic layer deposition

Country Status (1)

Country Link
KR (1) KR20220110390A (en)

Similar Documents

Publication Publication Date Title
JP6516797B2 (en) Method and apparatus for selective film deposition using periodic processing
JP6827500B2 (en) Selective deposition by surface treatment
JP7479855B2 (en) Method for morphologically selective film formation of silicon oxide
JP7330664B2 (en) Selective metal oxide deposition using self-assembled monolayer surface pretreatment
KR102385980B1 (en) Formation of SiOCN thin films
KR101496644B1 (en) Reactive site deactivation against vapor deposition
JP6992089B2 (en) Methods and equipment for selective deposition of dielectric films
US6815374B2 (en) Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers
TWI525658B (en) Engineering boron-rich films for lithographic mask applications
KR100660890B1 (en) Method for forming silicon dioxide film using atomic layer deposition
JP7279024B2 (en) Selective deposition defect removal by chemical etching
US8445075B2 (en) Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics
KR102503671B1 (en) Selective cyclic dry etching process of dielectric materials using plasma modification
US20120052681A1 (en) Methods of selectively forming a material
JP2008010888A (en) Film composition deposited on substrate, and its semiconductor device
US7842606B2 (en) Method of depositing thin film and method of manufacturing semiconductor using the same
JP5174435B2 (en) Method for minimizing wet etch undercut and pore sealing ultra-low K (K <2.5) dielectrics
KR20060041763A (en) Semiconductor device contamination reduction in a fluorinated oxide deposition
US20200328078A1 (en) Integrated in-situ dry surface preparation and area selective film deposition
KR20220110390A (en) Method of area selective-atomic layer deposition
KR102545882B1 (en) Method of void-free filling of recessed features with retrograde profiles
CN110828369A (en) Method for manufacturing dielectric layer
JP7369895B2 (en) Area selective deposition for cap layer formation in advanced contacts
JP2636715B2 (en) Method for manufacturing semiconductor device
US6103634A (en) Removal of inorganic anti-reflective coating using fluorine etch process

Legal Events

Date Code Title Description
A201 Request for examination