KR20220110381A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220110381A
KR20220110381A KR1020210013252A KR20210013252A KR20220110381A KR 20220110381 A KR20220110381 A KR 20220110381A KR 1020210013252 A KR1020210013252 A KR 1020210013252A KR 20210013252 A KR20210013252 A KR 20210013252A KR 20220110381 A KR20220110381 A KR 20220110381A
Authority
KR
South Korea
Prior art keywords
layer
electrode
auxiliary
signal line
display area
Prior art date
Application number
KR1020210013252A
Other languages
English (en)
Inventor
이진숙
코우헤이 에비스노
이종민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210013252A priority Critical patent/KR20220110381A/ko
Priority to US17/474,056 priority patent/US20220246701A1/en
Priority to CN202210015113.3A priority patent/CN114823792A/zh
Publication of KR20220110381A publication Critical patent/KR20220110381A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H01L51/5212—
    • H01L27/3248—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5056—
    • H01L51/5072—
    • H01L51/5088—
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

일 실시예에 따른 표시 장치는 표시 영역 및 개구를 둘러싸는 주변 영역을 포함하는 기판, 상기 표시 영역에 배치되는 트랜지스터, 상기 트랜지스터와 전기적으로 연결되는 제1 전극, 상기 트랜지스터와 상기 제1 전극 사이에 위치하며, 상기 제1 전극과 중첩하는 보조층, 상기 제1 전극 및 상기 보조층의 가장자리와 중첩하는 화소 정의층, 상기 제1 전극 위에 위치하는 중간층, 발광층 및 제2 전극, 상기 주변 영역에 위치하는 적어도 1 이상의 댐, 그리고 상기 발광 소자 위에 위치하는 봉지층을 포함하고, 상기 중간층은 상기 표시 영역과 상기 개구 사이에 위치하는 절단부를 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
최근에는 다양한 휴대형 전자 기기가 카메라 기능을 포함하면서 별도로 카메라를 들고 다니는 경우보다 카메라 기능이 내장되어 있는 전자 기기 하나만을 휴대하고 다니는 경우가 급속도로 증가하고 있다.
종래에는 카메라, 플래시, 스피커, 광센서 등이 전자 기기의 표시 영역의 외부에 존재하여 전자 기기가 영상을 표시할 수 있는 공간이 감소되는 경향이 있었다.
실시예들은 개구 영역을 포함하는 표시 장치에서 영상을 표시할 수 있는 공간이 넓은 표시 장치를 제공하기 위한 것이다. 또한 실시예들은 표시 품질이 향상된 표시 장치를 제공하기 위한 것이다. 또한 실시예들은 신뢰성이 향상된 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 표시 장치는 표시 영역 및 개구를 둘러싸는 주변 영역을 포함하는 기판, 상기 표시 영역에 배치되는 트랜지스터, 상기 트랜지스터와 전기적으로 연결되는 제1 전극, 상기 트랜지스터와 상기 제1 전극 사이에 위치하며, 상기 제1 전극과 중첩하는 보조층, 상기 제1 전극 및 상기 보조층의 가장자리와 중첩하는 화소 정의층, 상기 제1 전극 위에 위치하는 중간층, 발광층 및 제2 전극, 상기 주변 영역에 위치하는 적어도 1 이상의 댐, 그리고 상기 발광 소자 위에 위치하는 봉지층을 포함하고, 상기 중간층은 상기 표시 영역과 상기 개구 사이에 위치하는 절단부를 포함한다.
상기 제1 전극은 상기 보조층 바로 위에 위치할 수 있다.
평면상 상기 제1 전극과 상기 보조층은 실질적으로 동일한 형상을 가질 수 있다.
평면상 상기 보조층의 가장자리는 상기 제1 전극의 가장자리 보다 외측에 위치할 수 있다.
평면상 상기 보조층의 가장자리는 상기 제1 전극의 가장자리 보다 내측에 위치하며, 상기 제1 전극은 상기 보조층의 측면을 덮을 수 있다.
상기 제1 전극은 메인 바디 및 돌출부를 포함하고, 상기 보조층은 상기 메인 바디와 중첩하고, 평면상 상기 돌출부와 이격될 수 있다.
상기 돌출부는 상기 트랜지스터와 전기적으로 연결될 수 있다.
상기 보조층은 티타늄 및 몰리브데넘 중 적어도 하나를 포함할 수 있다.
상기 보조층의 두께는 약 160 옹스트롬 내지 약 700 옹스트롬일 수 있다.
일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 비표시 영역에 위치하는 신호 배선, 상기 신호 배선과 중첩하는 보조 패턴, 상기 신호 배선은 제1층, 제2층 및 제3층을 포함하고, 상기 신호 배선의 적어도 일부의 가장자리와 상기 보조 패턴의 가장자리가 서로 평행하다.
상기 신호 배선은 제1 신호 배선을 포함하고, 상기 보조 패턴은 제1 보조 패턴을 포함하며, 상기 제1 보조 패턴은 상기 제1 신호 배선 바로 위에 위치할 수 있다.
상기 제1 보조 패턴은 상기 제1 신호 배선의 측면을 커버할 수 있다.
상기 제1층, 상기 제3층 및 상기 제1 보조 패턴은 동일한 물질을 포함할 수 있다.
상기 표시 장치는 상기 표시 영역에 위치하는 트랜지스터 및 발광 소자를 더 포함하고, 상기 트랜지스터는, 상기 기판 상에 위치하는 반도체층, 상기 반도체층과 중첩하는 게이트 전극, 상기 반도체층과 연결된 소스 전극 및 드레인 전극을 포함한다. 상기 표시 장치는 상기 트랜지스터와 상기 발광 소자를 연결하는 연결 전극을 더 포함할 수 있다.
상기 제1 신호 배선은 상기 소스 전극 및 상기 연결 전극 중 적어도 하나와 동일한 물질을 포함할 수 있다.
상기 신호 배선은 제2 신호 배선을 포함하고, 상기 보조 패턴은 제2 보조 패턴을 포함하며, 상기 제2 신호 배선과 상기 제2 보조 패턴 사이에 유기 절연층이 위치할 수 있다.
상기 제2 신호 배선은 상기 소스 전극 및 상기 연결 전극 중 적어도 하나와 동일한 물질을 포함할 수 있다.
상기 제2 보조 패턴은 상기 제2 신호 배선과 중첩하는 복수의 홀을 포함할 수 있다.
복수의 상기 제2 신호 배선 각각은 복수의 상기 제2 보조 패턴과 각각 중첩할 수 있다.
복수의 상기 제2 보조 패턴은 상기 제2 신호 배선과 중첩하고, 복수의 상기 제2 보조 패턴은 상호 이격될 수 있다.
상기 표시 장치는 상기 트랜지스터와 상기 발광 소자 사이에 위치하는 보조층을 더 포함하고, 상기 보조층, 상기 제1 보조 패턴 및 상기 제2 보조 패턴은 동일한 물질을 포함할 수 있다.
실시예들은 개구 영역을 포함하는 표시 장치에서 영상을 표시할 수 있는 공간이 넓은 표시 장치를 제공할 수 있다. 또한 실시예들은 표시 품질이 향상된 표시 장치를 제공할 수 있다. 또한 실시예들은 신뢰성이 향상된 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 일 실시예에 따른 표시 패널의 일부 구성요소를 도시한 평면도이다.
도 4a는 도 1 및 도 3의 A 영역을 확대한 평면도이고, 도 4b는 일 실시예에 의한 표시 장치의 회로도이다.
도 5a는 일 실시예에 따른 일부 영역에 해당하는 표시 패널의 단면도이고, 도 5b는 제1 전극과 보조층을 개략적으로 나타낸 평면도이고, 도 5c는 일부 영역에 대한 확대도이다.
도 6a는 일 실시예에 따른 일부 영역에 해당하는 표시 패널의 단면도이고, 도 6b는 제1 전극과 보조층을 개략적으로 나타낸 평면도이다.
도 7a는 일 실시예에 따른 일부 영역에 해당하는 표시 패널의 단면도이고, 도 7b는 제1 전극과 보조층을 개략적으로 나타낸 평면도이다.
도 8a, 8b, 8c, 8d 및 도 8e 각각은 제조 공정에 따른 표시 패널의 단면도이다.
도 9a는 일 실시예에서 비표시 영역에 위치하는 일부 배선의 평면도이고, 도 9b는 도 9a의 A-A'를 따라 자른 단면도이다.
도 10a는 일 실시예에서 비표시 영역에 위치하는 일부 배선의 평면도이고, 도 10b는 도 10a의 B-B'를 따라 자른 단면도이다.
도 11a는 일 실시예에서 비표시 영역에 위치하는 일부 배선의 평면도이고, 도 11b는 도 11a의 C-C'를 따라 자른 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 도 1 내지 도 3을 참조하여 일 실시예에 따른 표시 장치에 대해 개략적으로 살펴본다. 도 1은 일 실시예에 따른 표시 장치의 분해 사시도이고, 도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이고, 도 3은 일 실시예에 따른 표시 패널의 일부 구성요소를 도시한 평면도이다.
우선 도 1 및 도 2를 참조하면, 표시 장치(1000)는 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의되는 평면상에서 제3 방향(DR3)을 향해 영상을 표시한다. 각 부재들의 전면 (또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 제1 내지 제3 방향(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로 다른 방향으로 변환될 수 있다.
도 1의 표시 장치(1000)는 동영상 또는 정지 영상을 표시할 수 있다. 표시 장치(1000)는 일 예로 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1000)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1000)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다. 도 1에서는 설명의 편의를 위해 일 실시예에 따른 표시 장치(1000)가 스마트 폰으로 사용되는 것을 도시한다.
일 실시예에 따른 표시 장치(1000)는 커버 윈도우(WU), 표시 패널(DP) 및 하우징 부재(HM)를 포함한다. 본 실시예에서, 커버 윈도우(WU), 표시 패널(DP) 및 하우징 부재(HM)가 결합되어 표시 장치(1000)를 구성할 수 있다.
커버 윈도우(WU)는 표시 패널(DP) 상에 배치되어 표시 패널(DP)을 보호한다. 커버 윈도우(WU)는 폴리이미드 윈도우, 또는 초박형 글래스(ultra-thin glass) 윈도우를 포함할 수 있다.
커버 윈도우(WU)는 투과 영역(TA) 및 차단 영역(BA)을 포함할 수 있다. 투과 영역(TA)은 광학적으로 투명한 영역이고, 입사되는 광을 투과시키는 영역일 수 있다. 차단 영역(BA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 차단 영역(BA)은 투과 영역(TA)의 형상을 정의한다. 차단 영역(BA)은 투과 영역(TA)을 둘러쌀 수 있다. 차단 영역(BA)은 소정의 색을 나타낼 수 있다. 차단 영역(BA)은 표시 패널(DP)의 비표시 영역(PA)과 중첩하여 비표시 영역(PA)이 외부에서 시인되는 것을 차단할 수 있다.
커버 윈도우(WU)는 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)을 포함할 수 있다. 제1 홀 영역(HA1) 및 제2 홀 영역(HA2) 각각은 후술하는 전자 모듈(EM)과 중첩할 수 있다. 전자 모듈(EM)은 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)을 통해 제공되는 외부 신호들을 수신하여 동작할 수 있다.
일 실시예에 따르면 제1 홀 영역(HA1)은 투과 영역(TA)에 위치하고, 제2 홀 영역(HA2)은 차단 영역(BA)에 위치할 수 있다. 그러나 이는 예시적으로 도시한 것에 불과하고 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)은 서로 반대의 영역에 위치하거나, 모두 투과 영역(TA)에 위치하거나 모두 차단 영역(BA)에 위치할 수 있다.
제1 홀 영역(HA1) 및 제2 홀 영역(HA2)은 서로 다른 형태를 가질 수 있다. 제1 홀 영역(HA1)은 평면 상 원형 형태를 가질 수 있고, 제2 홀 영역(HA2)은 평면상 제1 방향(DR1)을 따라 연장된 장축을 가지는 타원 형태를 가질 수 있다. 다만 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)의 형태가 이에 제한되는 것은 아니며, 크기나 형상은 다양하게 변형될 수 있다.
표시 패널(DP)은 플랫한 리지드 표시 패널이거나, 이에 제한되지 않고 플렉서블 표시 패널일 수 있다. 본 발명의 일 실시예에 따른 표시 패널은 발광형 표시 패널일 수 있고, 이에 특별히 제한되지 않는다. 예컨대, 표시 패널은 유기 발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널은 유기 발광 표시 패널로 설명된다.
표시 패널(DP)은 전면에 영상을 표시한다. 표시 패널(DP)의 전면은 표시 영역(DA) 및 비표시 영역(PA)을 포함한다. 영상은 표시 영역(DA)에 표시된다. 비표시 영역(PA)은 표시 영역(DA)을 둘러쌀 수 있다.
표시 패널(DP)은 표시 영역(DA)에 위치하는 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)들은 전기적 신호에 응답하여 광을 표시할 수 있다. 화소(PX)들이 표시하는 광들은 영상을 구현할 수 있다. 일 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
일 실시예에 따른 표시 패널(DP)은 표시 패널(DP)을 관통하는 개구(DTA)를 포함할 수 있다. 개구(DTA)는 표시 영역(DA)에 위치할 수 있다. 이후 개구(DTA)가 위치하는 A 영역에 대해 후술하기로 한다. 개구(DTA)는 커버 윈도우(WU)의 제1 홀 영역(HA1)과 중첩할 수 있다. 복수의 화소(PX)들 중 일부는 개구(DTA)를 둘러싸며 배치될 수 있다. 따라서 영상은 개구(DTA)에 인접하는 영역에도 표시될 수 있다.
표시 패널(DP)은 표시 영역(DA)으로부터 연장되어 복수의 신호선 및 패드부가 위치하는 비표시 영역(PA)을 포함한다. 비표시 영역(PA)에는 데이터 구동부(50)가 위치할 수 있다. 일 실시예에 따르면 비표시 영역(PA)의 패드부는 구동칩(80)을 포함하는 인쇄 회로 기판(PCB)과 전기적으로 연결될 수 있으며, 이하 도 3에서 보다 구체적으로 설명한다.
도 2에 도시된 바와 같이 표시 패널(DP)과 커버 윈도우(WU) 사이에는 표시 패널(DP) 및 커버 윈도우(WU)를 결합시키는 접착층(AD)이 위치할 수 있다. 한편 본 명세서는 도시하지 않았으나 표시 패널(DP)과 커버 윈도우(WU) 사이에 위치하는 터치 유닛을 더 포함할 수 있다. 터치 유닛은 표시 장치(1000)의 터치스크린 기능을 위해 표시 패널(DP) 상에 배치될 수 있다. 터치 유닛은 다양한 패턴의 터치 전극을 포함할 수 있으며, 저항막 방식 또는 정전용량 방식 등일 수 있다.
전자 모듈(EM)은 표시 장치(1000)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 전자 모듈(EM)은 미 도시된 커넥터 등을 통해 표시 패널(DP)과 전기적으로 연결될 수 있다. 예를 들어, 전자 모듈(EM)은 카메라, 스피커, 또는 광이나 열 등의 감지 센서일 수 있다.
전자 모듈(EM)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 포함할 수 있다. 제1 전자 모듈(EM1)은 개구(DTA) 및 제1 홀 영역(HA1)을 통해 수신되는 외부 피사체를 감지할 수 있다. 제1 전자 모듈(EM1)은 개구(DTA) 및 제1 홀 영역(HA1)을 통해 전달되는 외부 입력을 수신하거나 개구(DTA) 및 제1 홀 영역(HA1)을 통해 출력을 제공할 수 있다.
예를 들어, 제1 전자 모듈(EM1)은 발광 모듈, 광 감지 모듈, 및 촬영 모듈 중 적어도 어느 하나일 수 있다. 예를 들어, 제1 전자 모듈(EM1)은 적외선을 출력하는 발광 모듈, 적외선 감지를 위한 CMOS 센서, 외부 피사체를 촬영하는 카메라 모듈 중 적어도 어느 하나를 포함할 수 있다.
제2 전자 모듈(EM2)은 제2 홀 영역(HA2)을 통해 음성 등의 음향 신호를 수집하거나, 처리된 음성 등의 음향 신호를 외부에 제공할 수 있다. 예를 들어, 제2 전자 모듈(EM2)은 음향입력 모듈 및 음향 출력 모듈 중 적어도 어느 하나를 포함할 수 있다. 음향 입력 모듈은 음향 신호를 입력 받을 수 있는 마이크로폰(microphone)을 포함할 수 있다. 음향 출력 모듈은 음향 데이터를 음향 신호로 출력하는 스피커를 포함할 수 있다.
다만, 이는 예시적으로 도시한 것이고, 전자 모듈(EM)은 단일의 모듈로 구성되거나, 더 많은 수의 전자 모듈들을 더 포함할 수도 있고, 다양한 배치 관계로 배열될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
하우징 부재(HM)는 표시 패널(DP)의 하측에 배치된다. 하우징 부재(HM)는 커버 윈도우(WU)와 결합되어 표시 장치(1000)의 외관을 구성한다. 하우징 부재(HM)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징 부재(HM)는 글라스, 플라스틱, 메탈로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다.
하우징 부재(HM)는 소정의 수용 공간을 제공한다. 표시 패널(DP)은 수용 공간 내에 수용되어 외부 충격으로부터 보호될 수 있다.
다음 도 3을 참조하면, 표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(PA)을 포함하는 기판(SUB)을 포함한다. 비표시 영역(PA)은 표시 영역(DA)의 테두리를 따라 정의될 수 있다.
표시 패널(DP)은 복수의 화소(PX)를 포함한다. 복수의 화소(PX)들은 기판(SUB) 상의 표시 영역(DA) 내에 배치될 수 있다. 화소(PX) 각각은 발광 소자와 그에 연결된 구동 회로부를 포함한다. 각 화소(PX)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기 발광 소자(organic light emitting diode)를 포함할 수 있다.
표시 패널(DP)은 복수의 신호선과 패드부를 포함할 수 있다. 복수의 신호선은 제1 방향(DR1)으로 연장된 스캔선(SL), 제2 방향(DR2)으로 연장된 데이터선(DL) 및 구동 전압선(PL) 등을 포함할 수 있다.
스캔 구동부(20)는 스캔선(SL)을 통해 각 화소(PX)에 스캔 신호를 생성하여 전달한다. 일 실시예에 따라 스캔 구동부(20)는 표시 영역(DA)의 좌측 및 우측에 배치될 수 있다. 본 명세서는 스캔 구동부(20)가 기판(SUB)의 양측에 배치된 구조를 도시하나, 다른 실시예로 스캔 구동부는 기판(SUB)의 일측에만 배치될 수도 있다.
패드부(PAD)는 표시 패널(DP)의 일 단부에 배치되며, 복수의 단자(P1, P2, P3, P4)를 포함한다. 패드부(PAD)는 절연층에 의해 덮이지 않고 노출되어 인쇄 회로 기판(PCB)과 전기적으로 연결될 수 있다. 패드부(PAD)는 인쇄 회로 기판(PCB)의 패드부(PCB_P)와 전기적으로 연결될 수 있다. 인쇄 회로 기판(PCB)은 IC 구동칩(80)의 신호 또는 전원을 패드부(PAD)로 전달 할 수 있다.
외부에서 전달되는 복수의 영상 신호는 복수의 영상 데이터 신호로 변경되고, 변경된 신호는 단자(P1)를 통해 데이터 구동부(50)에 전달된다. 또한, 스캔 구동부(20) 및 데이터 구동부(50)의 구동을 제어하기 위한 제어 신호를 생성하여 단자(P3, P1)를 통해 각각에 전달할 수 있다. 또한 단자(P2)를 통해 구동 전압 공급 배선(60)에 구동 전압(ELVDD)을 전달한다. 또한 단자(P4)를 통해 공통 전압 공급 배선(70) 각각에 공통 전압(ELVSS)을 전달한다.
데이터 구동부(50)는 비표시 영역(PA) 상에 배치되며, 각 화소(PX)에 데이터 신호를 생성하여 전달한다. 데이터 구동부(50)는 표시 패널(DP)의 일측에 배치될 수 있으며, 예컨대 패드부(PAD)와 표시 영역(DA) 사이에 배치될 수 있다.
구동 전압 공급 배선(60)은 비표시 영역(PA) 상에 배치된다. 예컨대, 구동 전압 공급 배선(60)은 데이터 구동부(50) 및 표시 영역(DA) 사이에 배치될 수 있다. 구동 전압 공급 배선(60)은 구동 전압(ELVDD)을 화소(PX)들에 제공한다. 구동 전압 공급 배선(60)은 제1 방향(DR1)으로 배치되며, 제2 방향(DR2)으로 배치된 복수의 구동 전압선(PL)과 연결될 수 있다.
공통 전압 공급 배선(70)은 비표시 영역(PA) 상에 배치된다. 공통 전압 공급 배선(70)은 기판(SUB)을 둘러싸는 형태를 가질 수 있다. 공통 전압 공급 배선(70)은 화소(PX)가 포함하는 발광 소자의 일 전극(예컨대, 제2 전극)에 공통 전압(ELVSS)을 전달한다.
이하에서는 도 4a 및 도 4b를 참조하여 설명한다. 도 4a는 도 1 및 도 3의 A 영역을 확대한 평면도이고, 도 4b는 일 실시예에 의한 일 화소의 회로도이다.
전술한 도면들에 도 4a를 참조하면 표시 패널(DP)은 기판 상에 위치하는 복수의 신호선(SL, DL), 복수의 화소(PX)를 포함한다. 복수의 화소(PX) 각각은 복수의 신호선(SL, DL)과 연결될 수 있다. 도 4a는 복수의 신호선 중 스캔선(SL) 및 데이터선(DL)을 예시적으로 설명한다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 화소들(PX) 각각은 다양한 신호 라인들에 추가적으로 연결될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 패널(DP)이 포함하는 홀 영역(HA)은 개구(DTA) 및 개구(DTA)를 둘러싸는 주변 영역(LA)을 포함한다. 주변 영역(LA)은 개구(DTA)의 외곽을 감싸는 영역이다. 주변 영역(LA)은 개구(DTA)를 형성하기 위한 레이저 조사 시에, 배선들에 손상을 미치지 않게 할 수 있다. 주변 영역(LA)은 최소 너비를 일정하게 유지시킬 필요가 있다. 한편 주변 영역(LA)은 복수의 댐(D1, D2)을 포함한다. 도 4a에 도시된 개수에 제한되지 않고 복수의 댐(D1, D2)을 포함할 수 있다.
스캔선(SL) 및 데이터선(DL)은 반원 구조를 가지며 주변 영역(LA)과 중첩하며 개구(DTA)를 우회할 수 있다. 복수의 스캔선(SL)은 개구(DTA)의 주변을 따라서 가로 방향으로 연장되어 있다. 여기서, 복수의 스캔선(SL)은 신호에 따라 스캔선, 발광 제어선, 초기화 전압선 등으로 구성될 수 있다. 복수의 데이터선(DL)은 개구(DTA)의 주변을 따라서 세로 방향으로 연장되어 있다. 복수의 데이터선(DL)은 신호에 따라 구동 전압선, 구동 저전압선 등으로 구성될 수 있다. 실시예에 따라서, 복수의 스캔선(SL) 및 복수의 데이터선(DL)은 변경될 수 있다.
도 4b에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 하나의 화소(PX)는 여러 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)들에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 커패시터(Cst), 부스트 커패시터(Cbt) 그리고 발광 다이오드(LED)를 포함한다.
하나의 화소(PX)에는 복수의 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)이 연결되어 있다. 복수의 배선은 제1 초기화 전압선(127), 제2 초기화 전압선(128), 제1 스캔 신호선(151), 제2 스캔 신호선(152), 초기화 제어선(153), 바이패스 제어선(154), 발광 제어선(155), 데이터선(171), 구동 전압선(172) 및 공통 전압선(741)을 포함한다.
제1 스캔 신호선(151)은 게이트 구동부(도시되지 않음)에 연결되어 제1 스캔 신호(GW)를 제2 트랜지스터(T2)에 전달한다. 제2 스캔 신호선(152)은 제1 스캔 신호선(151)의 신호와 동일한 타이밍에 제1 스캔 신호선(151)에 인가되는 전압과 반대 극성의 전압이 인가될 수 있다. 예를 들면, 제1 스캔 신호선(151)에 부극성의 전압이 인가될 때, 제2 스캔 신호선(152)에 정극성의 전압이 인가될 수 있다. 제2 스캔 신호선(152)은 제2 스캔 신호(GC)를 제3 트랜지스터(T3)에 전달한다.
초기화 제어선(153)은 초기화 제어 신호(GI)를 제4 트랜지스터(T4)에 전달한다. 바이패스 제어선(154)은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달한다. 바이패스 제어선(154)은 전단의 제1 스캔 신호선(151)으로 이루어질 수 있다. 발광 제어선(155)은 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(DATA)을 전달하는 배선으로 화소(PX)에 인가되는 데이터 전압(DATA)에 따라서 발광 다이오드(LED)가 발광하는 휘도가 변한다.
구동 전압선(172)은 구동 전압(ELVDD)을 인가한다. 제1 초기화 전압선(127)은 제1 초기화 전압(VINT)을 전달하고, 제2 초기화 전압선(128)은 제2 초기화 전압(AINT)을 전달한다. 공통 전압선(741)은 공통 전압(ELVSS)을 발광 다이오드(LED)의 캐소드 전극으로 인가한다. 본 실시예에서 구동 전압선(172), 제1 및 제2 초기화 전압선(127, 128) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압일 수 있다.
복수의 트랜지스터는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다. 복수의 트랜지스터는 산화물 반도체를 포함하는 산화물 트랜지스터 및 다결정 실리콘 반도체를 포함하는 실리콘 트랜지스터를 포함할 수 있다. 예를 들면, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 산화물 트랜지스터로 이루어질 수 있고, 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 실리콘 트랜지스터로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 트랜지스터가 모두 실리콘 트랜지스터로 이루어질 수도 있다.
상기에서 하나의 화소(PX)가 7개의 트랜지스터(T1 내지 T7), 1개의 유지 커패시터(Cst), 1개의 부스트 커패시터(Cbt)를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 트랜지스터의 수와 커패시터의 수, 그리고 이들의 연결 관계는 다양하게 변경될 수 있다.
이하에서는 도 5a 내지 도 5c를 참조하여 설명한다. 도 5a는 일 실시예에 따른 일부 영역에 해당하는 표시 패널의 단면도이고, 도 5b는 제1 전극과 보조층을 개략적으로 나타낸 평면도이고, 도 5c는 일부 영역에 대한 확대도이다.
도 5a를 참조하여 먼저 표시 영역(DA)의 적층 구조에 대해 살펴본다. 본 명세서는 단순화된 표시 영역(DA)의 적층 구조를 도시하고 있으며, 도 4b의 회로를 구현하기 위한 어떠한 적층 구조도 가능함은 물론이다.
도 5a를 참조하면, 기판(SUB)은 다양한 정도의 유연성(flexibility)을 가질 수 있다. 기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
기판(SUB)은 글래스재 또는 고분자 수지를 포함할 수 있다. 예컨대, 고분자 수지는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. 기판(SUB)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
기판(SUB) 위에는 버퍼층(BF)이 위치할 수 있다. 버퍼층(BF)은 기판(SUB)으로부터 버퍼층(BF)의 상부층, 특히 반도체층(ACT)으로 불순물이 전달되는 것을 차단하여 반도체층(ACT)의 특성 열화를 막고 스트레스를 완화시킬 수 있다. 버퍼층(BF)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다. 버퍼층(BF)의 일부 또는 전체는 생략될 수도 있다.
버퍼층(BF) 상에 반도체층(ACT)이 위치한다. 반도체층(ACT)은 다결정 규소 및 산화물 반도체 중 적어도 하나를 포함할 수 있다. 반도체층(ACT)은 채널 영역(C), 제1 영역(P) 및 제2 영역(Q)을 포함한다. 제1 영역(P) 및 제2 영역(Q)은 각각 채널 영역(C)의 양 옆에 배치되어 있다. 채널 영역(C)은 소량의 불순물이 도핑되어 있거나, 불순물이 도핑되지 않은 반도체를 포함하고, 제1 영역(P) 및 제2 영역(Q)은 채널 영역(C) 대비 다량의 불순물이 도핑되어 있는 반도체를 포함할 수 있다. 반도체층(ACT)은 산화물 반도체로 이루어질 수도 있으며, 이 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체 물질을 보호하기 위해 별도의 보호층(미도시)이 추가될 수 있다.
반도체층(ACT) 위에는 제1 절연층(IL1)이 위치한다. 제1 절연층(IL1)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제1 절연층(IL1) 위에는 게이트 전극(GE) 및 하부 전극(CE1)이 위치한다. 하부 전극(CE1)은 게이트 전극(GE)의 일부일 수 있다.
게이트 전극(GE)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브데넘(Mo), 몰리브데넘 합금, 티타늄(Ti) 및 티타늄 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다. 게이트 전극(GE)은 반도체층(ACT)의 채널 영역(C)과 중첩할 수 있다.
게이트 전극(GE) 및 제1 절연층(IL1) 위에는 제2 절연층(IL2)이 위치한다. 제2 절연층(IL2)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제2 절연층(IL2) 위에 스토리지 커패시터(Cst)의 상부 전극(CE2)이 위치한다.
스토리지 커패시터(Cst)는 제2 절연층(IL2)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함할 수 있다. 일 실시예에 따르면 게이트 전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 경우를 도시하고 있으나 이에 제한되지 않고 하부 전극(CE1)이 별개의 전극으로 형성될 수도 있다.
상부 전극(CE2) 위에는 제3 절연층(IL3)이 위치한다. 제3 절연층(IL3)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제3 절연층(IL3) 상에는 소스 전극(SE)과 드레인 전극(DE)이 위치한다. 소스 전극(SE)과 드레인 전극(DE)은 제1 절연층(IL1), 제2 절연층(IL2), 및 제3 절연층(IL3)에 형성된 접촉 구멍을 통해 반도체층(ACT)의 제1 영역(P) 및 제2 영역(Q)과 각각 연결된다.
소스 전극(SE) 및 드레인 전극(DE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스 전극(SE) 및 드레인 전극(DE)은 티타늄층, 알루미늄층, 및 티타늄층(Ti/Al/Ti)의 다층 구조로 형성될 수 있다.
제3 절연층(IL3), 소스 전극(SE) 및 드레인 전극(DE) 위에는 제4 절연층(IL4)이 위치한다. 제4 절연층(IL4)은 polymethylmethacrylate(PMMA)나 polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드 등을 포함할 수 있다.
제4 절연층(IL4) 위에는 연결 전극(CE)이 위치한다. 연결 전극(CE)은 제4 절연층(IL4)에 형성된 접촉 구멍을 통해 드레인 전극(DE)과 연결될 수 있다.
연결 전극(CE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 연결 전극(CE)은 티타늄층, 알루미늄층, 및 티타늄층(Ti/Al/Ti)의 다층 구조로 형성될 수 있다.
연결 전극(CE) 위에는 제5 절연층(IL5)이 위치한다. 제5 절연층(IL5)은 polymethylmethacrylate(PMMA)나 polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드 등을 포함할 수 있다.
제5 절연층(IL5) 위에는 보조층(HL)이 위치할 수 있다. 보조층은 제5 절연층(IL5)에 형성된 접촉 구멍을 통해 연결 전극(CE)과 연결될 수 있다. 보조층(HL)은 티타늄(Ti) 및 몰리브데넘(Mo) 중 적어도 하나를 포함할 수 있다. 보조층(HL)의 두께(ta)는 약 160 옹스트롬 내지 약 700 옹스트롬일 수 있다.
제1 전극(E1)은 보조층(HL) 바로 위에 위치할 수 있다. 제1 전극(E1)의 면적은 보조층(HL)의 면적보다 작을 수 있다. 보조층(HL)의 면적은 제1 전극(E1)의 면적보다 클 수 있다. 도 5b에 도시된 바와 같이 보조층(HL)과 제1 전극(E1)은 평면상 유사한 형상을 가질 수 있다. 제1 전극(E1)은 보조층(HL)의 상면 위에 위치할 수 있다.
보조층(HL)의 가장자리와 제1 전극(E1)의 가장자리는 평행할 수 있다. 보조층(HL)의 가장자리는 평면상 제1 전극(E1)의 가장자리 외측에 위치할 수 있다. 보조층(HL)의 가장자리는 제1 전극(E1)의 가장자리를 둘러싸는 형상을 가질 수 있다. 본 명세서는 보조층(HL)과 제1 전극(E1)의 형상이 유사한 실시예를 설명하였으나, 이에 제한되지 않고 보조층(HL)의 가장자리가 제1 전극(E1)의 가장자리를 둘러싸는 어떠한 형상도 가능할 수 있다.
보조층(HL) 및 제1 전극(E1)은 제5 절연층(IL5)의 접촉 구멍을 통해 전기적으로 드레인 전극(DE)과 연결되어 있다. 제1 전극(E1)은 금속층인 희생층(HL) 및 연결 전극(CE)을 통해 드레인 전극(DE)과 전기적으로 연결될 수 있다. 본 명세서는 제5 절연층(IL5)의 접촉 구멍 내에 보조층(HL)의 일부만이 위치하는 실시예를 도시하였으나 이에 제한되지 않고 보조층(HL) 및 제1 전극(E1)이 순차적으로 제5 절연층(IL5)의 접촉 구멍 내에 위치하는 실시예도 가능함은 물론이다.
제1 전극(E1)은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있고, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다. 제1 전극(E1)은 금속 물질 또는 투명 도전성 산화물을 포함하는 단일층 또는 이들을 포함하는 다중층으로 이루어질 수 있다. 예를 들면, 제1 전극(E1)은 도 5c에 도시된 바와 같이 인듐 주석 산화물(ITO)을 포함하는 제1층(E1-a), 은(Ag)을 포함하는 제2층(E1-b), 및 인듐 주석 산화물(ITO)을 포함하는 제3층(E1-c)의 삼중막 구조를 가질 수 있다.
일 실시예에 따른 보조층(HL)은 제조 공정 중에 제5 절연층(IL5)에서 발생되는 아웃개싱(OUTGASING)을 차단할 수 있다. 이에 따라 보조층(HL) 상에 위치하는 발광 소자는 보다 향상된 표시 품질을 제공할 수 있다.
게이트 전극(GE), 반도체층(ACT), 소스 전극(SE) 및 드레인 전극(DE)으로 이루어진 트랜지스터(Tr)는 제1 전극(E1)에 전기적으로 연결되어 발광 소자에 전류를 공급한다.
제1 전극(E1)의 위에는 화소 정의층(IL6)이 위치한다. 화소 정의층(IL6)은 제1 전극(E1)의 적어도 일부와 중첩한다. 특히 화소 정의층(IL6)은 제1 전극(E1)의 가장자리와 중첩한다. 또한 화소 정의층(IL6)은 보조층(HL)의 가장자리와 중첩한다. 보조층(HL) 및 제1 전극(E1)은 각각의 화소마다 개별적으로 형성되므로, 보조층(HL) 및 제1 전극(E1)은 화소 정의층(IL6)의 가장자리와 중첩할 수 있다.
화소 정의층(IL6)은 발광 영역을 정의하는 개구를 가진다. 예컨대, 제1 전극(E1)의 상면을 노출하는 개구의 폭은 빛이 방출되는 발광 영역의 폭, 또는 화소의 폭에 해당할 수 있다. 개구는 평면상 마름모 또는 마름모와 유사한 팔각 형상을 가질 수 있으나, 이에 제한되지 않고 사각형, 다각형, 원형, 타원형 등 어떠한 모양도 가질 수 있다.
화소 정의층(IL6) 상에 스페이서(IL7)가 위치할 수 있다. 화소 정의층(IL6) 및 스페이서(IL7)는 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제1 전극(E1) 위에는 발광층(EML)이 위치한다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 발광층(EML)은 소정의 유색 컬러광을 생성할 수 있다. 발광층(EML)은 마스크를 이용하여 화소 정의층(IL6)의 개구 내에만 위치하도록 형성될 수 있다.
발광층(EML) 상부 및 하부에는 중간층(ML1, ML2)이 위치할 수 있다. 제1 중간층(ML1)은 정공 주입층(hole injection layer, HIL) 및 정공 수송층(hole transporting layer, HTL) 중 적어도 하나를 포함하고, 제2 중간층(ML2)은 전자 수송층(electron transporting layer, ETL) 및 전자 주입층(electron injection layer, EIL) 중 적어도 하나를 포함하는 다중막일 수 있다.
중간층(ML1, ML2)은 기판(SUB)의 표시 영역(DA) 전면과 중첩할 수 있다. 표시 영역(DA)에는, 해당하는 화소의 색에 따라 서로 다른 색의 발광층(EML)들이 상호 이격되어 배치될 수 있으나, 중간층(ML1, ML2)은 표시 영역(DA)을 전체적으로 커버하도록 형성될 수 있다. 중간층(ML1, ML2) 각각은 표시 영역(DA)에 배치된 복수의 화소들에서 공유될 수 있다. 중간층(ML1, ML2) 각각은 복수의 제1 전극(E1)을 커버할 수 있다.
제2 중간층(ML2) 위에는 제2 전극(E2)이 위치한다. 제2 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 금(Au), 니켈(Ni), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
제1 전극(E1), 발광층(EML)과 제2 전극(E2)은 발광 소자를 구성할 수 있다. 여기서, 제1 전극(E1)은 정공 주입 전극인 애노드이며, 제2 전극(E2)은 전자 주입 전극인 캐소드 일 수 있다. 그러나 실시예는 반드시 이에 한정되는 것은 아니며, 발광 표시 장치의 구동 방법에 따라 제1 전극(E1)이 캐소드가 되고, 제2 전극(E2)이 애노드가 될 수도 있다.
제1 전극(E1) 및 제2 전극(E2)으로부터 각각 정공과 전자가 발광층(EML) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
제2 전극(E2) 위에 봉지층(ENC)이 위치한다. 봉지층(ENC)은 발광 소자의 상부면 뿐만 아니라 측면까지 덮어 밀봉할 수 있다. 발광 소자는 수분과 산소에 매우 취약하므로, 봉지층(ENC)이 발광 소자를 밀봉하여 외부의 수분 및 산소의 유입을 차단한다.
봉지층(ENC)은 복수의 층을 포함할 수 있고, 그 중 무기층과 유기층을 모두 포함하는 복합막으로 형성될 수 있으며, 일 예로 제1 봉지 무기층(EIL1), 봉지 유기층(EOL), 제2 봉지 무기층(EIL2)이 순차적으로 형성된 3중층으로 형성될 수 있다.
제1 봉지 무기층(EIL1)은 제2 전극(E2)을 커버할 수 있다. 제1 봉지 무기층(EIL1)은 외부 수분이나 산소가 발광 소자에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 봉지 무기층(EIL1)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함하는 단층 또는 다층일 수 있다. 제1 봉지 무기층(EIL1)은 증착 공정을 통해 형성될 수 있다.
봉지 유기층(EOL)은 제1 봉지 무기층(EIL1) 상에 배치되어 제1 봉지 무기층(EIL1)에 접촉할 수 있다. 제1 봉지 무기층(EIL1) 상면에 형성된 굴곡이나 제1 봉지 무기층(EIL1) 상에 존재하는 파티클(particle) 등은 봉지 유기층(EOL)에 의해 커버되어, 제1 봉지 무기층(EIL1)의 상면의 표면 상태가 봉지 유기층(EOL)상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 봉지 유기층(EOL)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 봉지 유기층(EOL)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 봉지 무기층(EIL2)은 봉지 유기층(EOL) 상에 배치되어 봉지 유기층(EOL)을 커버한다. 제2 봉지 무기층(EIL2)은 제1 봉지 무기층(EIL1)상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 봉지 무기층(EIL2)은 봉지 유기층(EOL)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 봉지 무기층(EIL2)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함하는 단층 또는 다층일 수 있다. 제2 봉지 무기층(EIL2)은 증착 공정을 통해 형성될 수 있다.
본 명세서는 도시하지 않았으나 제2 전극(E2)과 봉지층(ENC) 사이에 위치하는 캡핑층(capping layer)을 더 포함할 수 있다. 캡핑층은 유기물질을 포함할 수 있다. 캡핑층은 후속의 공정 예컨대 스퍼터링 공정으로부터 제2 전극(E2)을 보호하고, 발광 소자의 출광 효율을 향상시킨다. 캡핑층은 제1 봉지 무기층(EIL1)보다 큰 굴절률을 가질 수 있다.
다음으로 개구(DTA)를 둘러싸는 주변 영역(LA)에는 기판(SUB) 상에 위치하는 버퍼층(BF)이 위치한다. 버퍼층(BF)은 기판(SUB) 전면과 중첩하도록 형성될 수 있다. 제1 절연층(IL1) 내지 제3 절연층(IL3)의 일부는 주변 영역(LA)에서 제거될 수 있다. 제1 절연층(IL1) 내지 제3 절연층(IL3)은 주변 영역(LA)에 위치하는 댐(D1)과 이격될 수 있다. 실시예에 따르면 제1 절연층(IL1) 내지 제3 절연층(IL3)의 끝단은 제4 절연층(IL4)에 의해 커버될 수 있다. 또한 제4 절연층(IL4) 역시 주변 영역(LA)에서 제거될 수 있다. 제4 절연층(IL4)은 주변 영역(LA)에 위치하는 댐(D1)과 이격될 수 있다. 실시예에 따르면 제4 절연층(IL4)의 끝단은 제5 절연층(IL5)에 의해 커버될 수 있다.
표시 영역(DA)에 인접한 순으로 제1 댐(D1) 및 제2 댐(D2)이 위치할 수 있다. 제1 댐(D1) 및 제2 댐(D2)은 개구(DTA)를 향해 상호 이격될 수 있다. 제1 댐(D1)에 표시 영역(DA)에 가장 인접하고, 제2 댐(D2)은 개구(DTA)에 가장 인접할 수 있다. 제1 댐(D1) 및 제2 댐(D2)은 주변 영역(LA)에 위치하며 버퍼층(BF) 상에 위치할 수 있다. 일 실시예로 주변 영역(LA)에 위치하는 2 개의 댐(D1, D2)을 도시하였으나, 이에 제한되지 않고 2개 이상의 댐을 포함할 수 있다.
제1 댐(D1)은 제1-1 서브댐(D1-a), 제1-2 서브댐(D1-b) 및 제1-3 서브댐(D1-c)을 포함할 수 있다. 제1-1 서브댐(D1-a)은 표시 영역(DA)에 위치하는 제5 절연층(IL5)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제1-2 서브댐(D1-b)은 표시 영역(DA)에 위치하는 화소 정의층(IL6)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제1-3 댐(D1-c)은 스페이서(IL7)와 동일한 재료로 동일한 공정에서 제조될 수 있다. 제1 댐(D1)은 제조 공정 중에 봉지층(ENC)이 포함하는 봉지 유기층(EOL)의 퍼짐을 제어할 수 있다.
제2 댐(D2)은 제2-1 서브댐(D2-a), 제2-2 서브댐(D2-b) 및 제2-3 서브댐(D2-c)을 포함할 수 있다. 제2-1 서브댐(D2-a)은 표시 영역(DA)에 위치하는 제5 절연층(IL5)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제2-2 서브댐(D2-b)은 표시 영역(DA)에 위치하는 화소 정의층(IL6)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제2-3 서브댐(D2-c)은 표시 영역(DA)에 위치하는 스페이서(IL7)와 동일한 재료로 동일한 공정에서 제조될 수 있다. 제2 댐(D2)은 제1 댐(D1)과 실질적으로 동일한 형태를 가질 수 있다.
한편 본 명세서에 도시된 댐은 도 4a에 도시된 바와 같이 평면상 개구(DTA)를 에워싸는 링 형상을 가질 수 있다. 그러나 이는 예시적인 형태이며 제1 내지 제2 댐(D1-D2)은 개구(DTA)와 상이한 형상을 가질 수 있다. 일 예로 제1 내지 제2 댐(D1-D2)은 다각형, 타원, 또는 적어도 일부의 곡선을 포함하는 폐라인 형상을 갖거나, 또는 부분적으로 단절된 복수의 패턴들을 포함하는 형상으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(LA)은 표시 영역(DA)에 위치하는 중간층(ML1, ML2)으로부터 단절된 중간층(ML1-h, ML2-h)이 위치할 수 있다. 즉, 중간층(ML1, ML2)의 일부는 주변 영역(LA)에서 제거될 수 있다. 중간층(ML1, ML2)은 주변 영역(LA)에 위치하는 절단부(OA)를 포함할 수 있다. 일 실시예에 따르면 주변 영역(LA)에는 복수의 절단부(OA)가 위치할 수 있다. 제1 중간층(ML1)과 제2 중간층(ML2)의 개구는 서로 중첩하며 하나의 절단부(OA)를 형성할 수 있다. 절단부(OA)에 의해 제1 중간층(ML1) 및 제2 중간층(ML2)은 불연속적일 수 있다. 제1 중간층(ML1) 및 제2 중간층(ML2)을 통해 수분 또는 이물질이 침투하는 경로를 차단할 수 있다.
절단부(OA)를 통해 그 아래에 배치된 절연층, 일 예로 버퍼층(BF)이 노출될 수 있다. 제1 봉지 무기층(EIL1)은 절단부(OA)를 통해 버퍼층(BF)과 접촉할 수 있다. 제1 봉지 무기층(EIL1)과 버퍼층(BF)의 접촉을 통해 수분 또는 이물질의 진행을 차단할 수 있다. 일 실시예에 따라 절단부(OA)를 통해 노출되는 절연층은 버퍼층(BF)이 아닌 다른 절연층일 수도 있다.
표시 영역(DA)과 중첩하는 제2 전극(E2)은 주변 영역(LA)의 일부와 중첩하도록 연장될 수 있다. 제2 전극(E2)의 끝단(CB)은 표시 영역(DA)과 제1 댐(D1) 사이에 위치할 수 있다. 제2 전극(E2)의 끝단(CB)이 위치하는 영역으로부터 개구(DTA)까지 제2 전극(E2)에 해당하는 층이 제거된 상태일 수 있다. 즉, 제2 전극(E2)의 끝단(CB)이 위치하는 영역으로부터 개구(DTA)까지는 제2 전극(E2)과 동일한 물질 및 동일한 적층 구조를 가지는 층이 위치하지 않는다.
제2 전극(E2)의 끝단(CB)은 봉지 유기층(EOL)으로 커버될 수 있다. 제2 전극(E2)은 표시 영역(DA) 및 주변 영역(LA) 전체와 중첩하도록 형성된 제2 전극 물질층의 일부를 제거함으로써 형성될 수 있다. 제2 전극 물질층의 일부는 레이저 리프트 오프 공정을 통해 제거될 수 있다. 이때 얇은 두께의 제2 전극 물질층은 조사된 레이저에 의해 끝단이 말려 올라갈 수 있으며, 도시된 바와 같이 제2 전극(E2)은 버(Burr) 형태의 끝단(CB)을 포함할 수 있다. 제2 전극(E2)의 끝단(CB)은 기판(SUB)의 상부면으로부터 멀어지는 비스듬한 방향으로 말려 올라갈 수 있다. 또한 제2 전극(E2)의 끝단(CB)의 단면은 불규칙한 요철 형상을 가질 수 있다.
제2 전극(E2) 상에 위치하는 제1 봉지 무기층(EIL1)은 제2 전극(E2)의 끝단(CB)을 커버할 수 있다. 제1 봉지 무기층(EIL1)은 제2 전극(E2)의 끝단(CB)이 불규칙한 형상을 가지므로 국소적으로 두께가 얇은 부분을 포함할 수 있다. 이때 제1 봉지 무기층(EIL1)에서 크랙이 발생될 수 있으나, 봉지 유기층(EOL)에 의해 크랙 전달 등을 커버할 수 있다.
이하에서는 도 6a 내지 도 6b를 참조하여 설명한다. 도 6a는 일 실시예에 따른 일부 영역에 해당하는 표시 패널의 단면도이고, 도 6b는 제1 전극과 보조층을 개략적으로 나타낸 평면도이다. 전술한 구성요소와 동일한 구성요소에 대한 설명은 생략하기로 한다.
도 6a 및 도 6b에 도시된 바와 같이, 일 실시예에 따른 보조층(HL)의 면적은 제1 전극(E1)의 면적보다 작을 수 있다. 보조층(HL)의 가장자리는 제1 전극(E1)의 가장자리 내측에 위치할 수 있다. 보조층(HL)의 가장자리와 제1 전극(E1)의 가장자리는 서로 평행할 수 있다. 보조층(HL)과 제1 전극(E1)은 평면상 서로 닮은 형상을 가질 수 있으며 실질적으로 동일한 형상을 가질 수 있다. 다만 이에 제한되지 않고 제1 전극(E1)의 평면 면적이 보조층(HL)의 평면 면적보다 넓고, 제1 전극(E1)이 보조층(HL)을 완전히 덮는 어떠한 형태도 가능함은 물론이다.
도 6b에 도시된 바와 같이 제1 전극(E1)은 보조층(HL)을 완전히 덮는 형상을 가질 수 있다. 제1 전극(E1)은 보조층(HL)의 측면을 커버할 수 있다. 제1 전극(E1)은 보조층(HL)의 측면을 커버하면서 제5 절연층(IL5)의 상면과 접촉하도록 연장될 수 있다. 제1 전극(E1)은 보조층(HL)의 끝단과 중첩하는 영역에서 단차를 가질 수 있다.
이하에서는 도 7a 내지 도 7b를 참조하여 설명한다. 도 7a는 일 실시예에 따른 일부 영역에 해당하는 표시 패널의 단면도이고, 도 7b는 제1 전극과 보조층을 개략적으로 나타낸 평면도이다. 전술한 구성요소와 동일한 구성요소에 대한 설명은 생략하기로 한다.
도 7a 및 도 7b에 도시된 바와 같이, 일 실시예에 따른 보조층(HL)의 면적은 제1 전극(E1)의 면적보다 작을 수 있다. 보조층(HL)의 가장자리는 제1 전극(E1)의 가장자리 내측에 위치할 수 있다. 제1 전극(E1)은 보조층(HL)을 완전히 덮는 형상을 가질 수 있다. 제1 전극(E1)은 보조층(HL)의 측면을 커버할 수 있다. 제1 전극(E1)은 보조층(HL)의 측면을 커버하면서 제5 절연층(IL5)의 상면과 접촉하도록 연장될 수 있다. 제1 전극(E1)은 보조층(HL)의 끝단과 중첩하는 영역에서 단차를 가질 수 있다.
또한 일 실시예에 따른 보조층(HL)은 연결 전극(CE)과 중첩하지 않을 수 있다. 보조층(HL)은 별도의 신호를 직접 인가 받지 않을 수 있다. 제1 전극(E1)이 제5 절연층(IL5)에 형성된 접촉 구멍을 통해 연결 전극(CE)과 연결될 수 있다.
도 7b를 참조하면, 제1 전극(E1)은 메인 바디(E1-m)와 메인 바디(E1-m)로부터 연장되어 연결 전극(CE)과 접촉하는 돌출부(E1-p)를 포함할 수 있다. 일 실시예에 따른 보조층(HL)은 메인 바디(E1-m)와 중첩하면서, 돌출부(E1-p)와 이격될 수 있다. 보조층(HL)은 메인 바디(E1-m)와 실질적으로 동일한 형상을 가지는 섬(Island) 형상을 가질 수 있다.
이하에서는 도 8a 내지 도 8e를 참조하여 일 실시예에 따른 표시 패널의 제조 방법에 대해 살펴본다. 도 8a, 8b, 8c, 8d 및 도 8e 각각은 제조 공정에 따른 표시 패널의 단면도이다.
우선 도 8a를 참조하면, 표시 영역과 중첩하는 기판(SUB) 상에 반도체층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 트랜지스터(Tr)를 형성한다.
구체적으로 기판(SUB) 상에 버퍼층(BF)을 형성할 수 있다. 이후 트랜지스터(Tr)의 반도체층(ACT), 제1 절연층(IL1), 게이트 전극(GE) 및 스토리지 커패시터의 하부 전극(CE1), 제2 절연층(IL2), 스토리지 커패시터의 상부 전극(CE2), 제3 절연층(IL3), 소스 전극(SE) 및 드레인 전극(DE), 제4 절연층(IL4), 연결 전극(CE) 및 제5 절연층(IL5)이 순차적으로 형성될 수 있다.
버퍼층(BF)은 기판(SUB) 전면과 중첩하도록 형성될 수 있다. 제1 절연층(IL1) 내지 제3 절연층(IL3)의 일부는 제거될 수 있다. 제1 절연층(IL1) 내지 제3 절연층(IL3)은 주변 영역(LA)에서 제거될 수 있다. 제1 절연층(IL1) 내지 제3 절연층(IL3)은 주변 영역(LA)에 위치하는 댐과 이격될 수 있다. 실시예에 따르면 제1 절연층(IL1) 내지 제3 절연층(IL3)의 끝단은 제4 절연층(IL4)에 의해 커버될 수 있다. 또한 제4 절연층(IL4) 역시 주변 영역(LA)에서 제거될 수 있다. 제4 절연층(IL4)은 주변 영역(LA)에 위치하는 댐과 이격될 수 있다. 실시예에 따르면 제4 절연층(IL4)의 끝단은 제5 절연층(IL5)에 의해 커버될 수 있다.
주변 영역(LA)이는 버퍼층(BF), 그리고 제1-1 댐(D1-a) 및 제2-1 댐(D2-a)이 위치할 수 있다. 제1-1 댐(D1-a) 및 제2-1 댐(D2-a)은 표시 영역(DA)에 위치하는 제5 절연층(IL5)과 동일한 공정에서 형성될 수 있다.
이후 기판(SUB) 전면과 중첩하도록 보조 물질층(HL-a)을 형성한다. 보조 물질층(HL-a)은 티타늄(Ti) 및 몰리브데넘(Mo) 중 적어도 어느 하나를 포함할 수 있다. 보조 물질층(HL-a)의 두께는 약 160 옹스트롬 내지 약 700 옹스트롬일 수 있다.
그리고 나서 도 8b에 도시된 바와 같이 패터닝 공정을 통해 표시 영역(DA)에 위치하는 보조층(HL), 주변 영역(LA)에 위치하는 복수의 희생 패턴(HPa)을 형성한다. 일 예로 보조층(HL) 및 복수의 희생 패턴(HPa)을 형성하는 공정은, 일 예로 감광성 패턴을 형성하고, 이를 마스크로 하여 노출된 영역을 식각하고, 감광성 패턴 및 노출된 영역을 제거하는 공정을 포함할 수 있다.
보조층(HL)은 일 실시예에 따라 제5 절연층(IL5)에 형성된 접촉 구멍을 통해 연결 전극(CE)과 연결될 수 있다. 다만 이에 제한되지 않고 제1 전극(E1)과 유사한 형태로 연결 전극(CE)과의 접촉 없이 제5 절연층(IL5) 상에 형성되는 실시예도 가능할 수 있다.
보조층(HL)을 형성하는 공정에서, 표시 영역 내에 보조층(HL)이 형성되지 않는 경우 유기 물질을 포함하는 제5 절연층(IL5)이 희생 패턴(HPa)을 형성하는 공정에 의해 손상될 수 있다. 손상된 제5 절연층(IL5) 상에 제1 전극(E1)이 형성되게 되고, 제1 전극(E1)을 포함하는 발광 소자는 표시 품질이 저하되는 문제가 있을 수 있다. 그러나 일 실시예에 따르면 제1 전극(E1)이 위치할 영역에 보조층(HL)을 형성함으로써, 제1 전극(E1)과 중첩하는 제5 절연층(IL5)의 손상을 방지하고, 제1 전극(E1) 및 이를 포함하는 발광 소자가 안정적으로 형성될 수 있다. 또한 제5 절연층(IL5) 상에 위치하는 보조층(HL)은 제5 절연층(IL5)의 아웃개싱을 차단할 수 있다.
희생 패턴(HPa)은 제5 절연층(IL5)의 끝단과 제1-1 댐(D1-a) 사이, 제1-1 댐(D1-a) 및 제2-1 댐(D2-a) 사이, 그리고 제2-1 댐(D2-a)과 개구(DTA) 사이에 배치될 수 있다. 다만 이에 제한되지 않고 어느 하나가 생략되거나, 댐 상에 위치할 수도 있다. 복수의 희생 패턴(HPa)들의 각각의 폭은 서로 다르거나 서로 동일할 수 있다.
그리고 나서 도 8c에 도시된 바와 같이 보조층(HL) 상에 제1 전극(E1)을 형성한다. 제1 전극(E1)의 가장자리는 보조층(HL)의 가장자리 안쪽에 위치할 수 있다. 제1 전극(E1)은 보조층(HL)과 실질적으로 동일한 형태를 가지면서, 보다 작은 면적을 가질 수 있다. 제1 전극(E1)은 보조층(HL)의 상부면 상에만 위치하므로 제1 전극(E1)의 끊어짐 없이 안정적인 형태로 형성될 수 있다. 그러나 이에 제한되지 않고 도 6b 및 도 7b의 실시예와 같은 형상으로 형성될 수도 있다.
제1 전극(E1) 상에는 화소 정의층(IL6) 및 스페이서(IL7)가 형성될 수 있다. 화소 정의층(IL6)은 제1 전극(E1) 및 보조층(HL)의 가장자리와 중첩하도록 형성될 수 있다.
주변 영역(LA)에는 화소 정의층(IL6)과 동일한 공정에서 형성된 제1-2 댐(D1-b) 및 제2-2 댐(D2-b)이 형성될 수 있다. 또한 스페이서(IL7)와 동일한 공정에서 형성된 제1-3 댐(D1-c) 및 제2-3 댐(D2-c)이 형성될 수 있다.
그리고 나서 도 8d에 도시된 바와 같이 제1 전극(E1) 상에 제1 중간 물질층(ML1a), 발광층(EML), 제2 중간 물질층(ML2a), 제2 전극 물질층(E2a)을 형성한다. 제1 중간 물질층(ML1a), 제2 중간 물질층(ML2a) 및 제2 전극 물질층(E2a)은 기판(SUB) 전면과 중첩하도록 형성될 수 있다. 발광층(EML)은 화소 정의층(IL6) 내에 위치하도록 형성될 수 있다.
이후 희생 패턴(HPa)이 위치하는 영역을 중심으로 레이저 조사 공정을 실시한다. 레이저는 기판(SUB)의 배면에서 상면을 향하는 방향을 따라 조사될 수 있다. 조사되는 레이저의 출력은 제2 전극(E2)의 밴드갭에 기초하여 설정될 수 있다. 레이저(Laser)는 1회 또는 복수회 조사될 수 있으며, 복수회 조사되는 경우 레이저(Laser)의 종류, 출력 및/또는 조사 범위(또는 레이저 빔의 크기)는 변경될 수 있다. 일 실시예에 따라 일부 영역에는 상대적으로 높은 출력의 레이저(진한 화살표)가 조사되고, 다른 일부 영역에는 상대적으로 낮은 출력의 레이저(투명한 화살표)가 조사될 수 있다.
표시 영역(DA)과 제1 댐(D1) 사이에 위치하는 희생 패턴(HPa)을 기준으로 레이저가 조사될 수 있다. 레이저가 조사되는 영역에 위치하는 제2 전극 물질층(E2a)은 제거될 수 있다. 또한 희생 패턴(HPa)은 조사되는 레이저를 흡수하여 소정의 온도로 가열 및 분리될 수 있다. 분리되는 희생 패턴(HPa) 상에 위치하는 제1 중간 물질층(ML1a), 제2 중간 물질층(ML2a)이 제거될 수 있다.
이러한 레이저 리프트 오프 공정에 의해 도 8e에 도시된 바와 같이 주변 영역에서 단절된 형태의 제1 중간층(ML1-h) 및 제2 중간층(ML2-h)이 형성될 수 있다. 도 8e에 도시된 형태에 제한되지 않으며 희생 패턴(HPa)의 개수와 위치, 레이저의 조사 범위에 따라 제1 중간층(ML1), 제2 중간층(ML2) 및 제2 전극(E2)의 형태 및 위치가 다양하게 변경될 수 있다.
이후 제2 전극(E2) 상에 봉지층(ENC)을 형성하고, 컷팅 공정을 이용하여 개구(DTA)를 형성하여 도 5a에 도시된 바와 같은 표시 패널을 제공할 수 있다.
이하에서는 도 9a 및 도 9b를 참조하여 비표시 영역에 위치하는 신호 배선에 대해 살펴본다. 도 9a는 일 실시예에서 도 3의 비표시 영역 중 B 영역에 위치하는 일부 배선의 평면도이고, 도 9b는 도 9a의 A-A'를 따라 자른 단면도이다. 도 9a 및 도 9b에서 설명하는 신호 배선은 도 3에서 도시한 패드부(PAD)와 표시 영역(DA)을 연결하는 어떠한 신호 배선도 가능할 수 있다.
도 9a 및 도 9b를 참조하면 비표시 영역과 중첩하는 기판(SUB) 상에는 버퍼층(BF), 제1 절연층(IL1) 내지 제3 절연층(IL3)이 위치할 수 있다. 다만 이에 제한되지 않고 제1 절연층(IL1) 내지 제3 절연층(IL3) 중 적어도 어느 하나가 제거된 형태일 수도 있다. 일 실시예에 따른 비표시 영역과 중첩하는 기판(SUB)의 적어도 일부 상에는 무기 재질의 절연층만이 위치할 수 있다.
일 실시예에 따른 무기 재질의 절연층 상에 제1 신호 배선(SP1)이 위치할 수 있다. 복수의 제1 신호 배선(SP1)은 서로 이격된 형태로 배치될 수 있다. 복수의 제1 신호 배선(SP1)이 이격된 간격은 서로 동일하거나 다를 수 있다.
제1 신호 배선(SP1)은 제1층(SPa), 제2층(SPb) 및 제3층(SPc)을 포함할 수 있다. 일 예로 제1층(SPa)은 티타늄을 포함하고, 제2층(SPb)은 알루미늄을 포함하고, 제3층(SPc)은 티타늄을 포함할 수 있으며, 이에 제한되는 것은 아니다.
제1 신호 배선(SP1)은 도 5a에서 설명한 바와 같이 표시 영역(DA)에 위치하는 소스 전극(SE) 및 드레인 전극(DE)과 동일한 층에 위치하거나, 연결 전극(CE)과 동일한 층에 위치할 수 있다. 일 예로 제1 신호 배선(SP1)은 소스 전극(SE) 및 드레인 전극(DE)과 동일한 물질을 포함하며, 동일한 공정에서 형성되거나, 연결 전극(CE)과 동일한 물질을 포함하며, 동일한 공정에서 형성될 수 있다. 또한 이에 제한되지 않고 제1 신호 배선(SP1)은 소스 전극(SE)과 동일한 공정에서 형성된 제1 서브 신호 배선과 연결 전극(CE)과 동일한 공정에서 형성된 제2 서브 신호 배선을 포함하는 실시예도 가능할 수 있다.
각각의 제1 신호 배선(SP1) 상에는 제1 보조 패턴(HP1)이 위치할 수 있다. 복수의 제1 보조 패턴(HP1)은 소정의 간격(AH1)을 가지고 서로 이격될 수 있다.
제1 보조 패턴(HP1)의 가장자리는 제1 신호 배선(SP1)의 가장자리와 평행할 수 있다. 제1 보조 패턴(HP1)은 제1 신호 배선(SP1)의 연장 방향을 따라 연장된 형태를 가질 수 있다. 복수의 제1 보조 패턴(HP1)이 복수의 제1 신호 배선(SP1)이 배치된 방향을 따라 반복 배치될 수 있다.
복수의 제1 보조 패턴(HP1) 각각은 복수의 제1 신호 배선(SP1) 각각을 커버하는 형태를 가질 수 있다. 제1 보조 패턴(HP1)은 제1층(SPa) 내지 제3층(SPc)의 측면을 덮으며, 제3층(SPc)의 상부면을 덮을 수 있다. 제1 보조 패턴(HP1)은 제1 신호 배선(SP1)의 노출된 일면을 모두 덮을 수 있다.
일 실시예에 따른 제1 보조 패턴(HP1)은 티타늄(Ti) 및 몰리브데넘(Mo) 중 적어도 하나를 포함할 수 있다. 일 예로 제1층(SPa) 및 제3층(SPc)이 티타늄을 포함하고, 제1 보조 패턴(HP1)이 티타늄을 포함하는 경우, 이들은 일체로 형성된 것과 같이 층 구분이 어려울 수도 있다.
제1 보조 패턴(HP1)은 앞서 도 8b에서 설명한 공정과 같이 보조 물질층을 식각함으로써 형성될 수 있다. 제1층(SPa) 및 제3층(SPc)과 보조 물질층이 동일한 물질로 형성된 경우, 보조 물질층을 식각하는 공정에서 제3층(SPc)이 식각되는 문제가 있을 수 있다. 즉, 보조 물질층만이 식각되는 것이 아니라, 동일한 물질을 포함하는 제3층(SPc)까지 불필요하게 식각되는 현상이 발생될 수 있다. 이에 따라 제1 신호 배선(SP1)이 손상될 수 있으며, 제2층(SPb)이 노출됨에 따라 장치의 신뢰도가 낮아질 수 있다. 그러나 일 실시예에 따라 비표시 영역에 배치된 제1 보조 패턴(HP1)을 포함하는 경우, 제1 신호 배선(SP1)이 노출되지 않으며, 식각될 염려가 없으므로 신뢰성이 향상된 표시 장치를 제공할 수 있다.
이하에서는 도 10a 내지 도 11b를 참조하여 신호 배선에 대해 살펴본다. 도 10a는 일 실시예에서 도 3의 비표시 영역 중 C 영역에 위치하는 일부 신호 배선의 평면도이고, 도 10b는 도 10a의 B-B'를 따라 자른 단면도이다. 도 11a는 일 실시예에서 도 3의 비표시 영역 중 C 영역에 위치하는 일부 배선의 평면도이고, 도 11b는 도 11a의 C-C'를 따라 자른 단면도이다. 도 10a 및 도 10b, 그리고 도 11a 및 도 11b에서 설명하는 신호 배선은 도 3에서 도시한 패드부(PAD)와 표시 영역(DA)을 연결하는 어떠한 신호 배선이거나 구동칩(80)과 인쇄 회로 기판(PCB)의 패드부(PCB_P)를 연결하는 어떠한 신호 배선일 수 있으며, 이에 제한되는 것은 아니다.
도 10a 및 도 10b를 참조하면, 기판(SUB) 상에 버퍼층(BF), 제1 절연층(IL1) 내지 제3 절연층(IL3)이 위치할 수 있다. 다만 이러한 적층 구조에 제한되는 것은 아니며 제1 절연층(IL1) 내지 제3 절연층(IL3) 중 적어도 하나가 생략된 구조일 수 있다.
제3 절연층(IL3) 상에는 제2 신호 배선(SP2)이 위치할 수 있다. 제2 신호 배선(SP2)은 제1 서브 신호 배선(SP2-a) 및 제2 서브 신호 배선(SP2-b)을 포함할 수 있다. 제1 서브 신호 배선(SP2-a)은 표시 영역(DA)에 위치하는 소스 전극(SE) 및 드레인 전극(DE)과 동일한 물질을 포함할 수 있으며, 동일한 공정에서 형성될 수 있다. 제2 서브 신호 배선(SP2-b)은 표시 영역(DA)에 위치하는 연결 전극(CE)과 동일한 물질을 포함할 수 있으며, 동일한 공정에서 형성될 수 있다. 소스 전극(SE), 드레인 전극(DE) 및 연결 전극(CE) 각각이 다중층으로 형성되는 경우, 제1 서브 신호 배선(SP2-a) 및 제2 서브 신호 배선(SP2-b) 역시 다중층으로 형성될 수 있다. 다만 이에 제한되지 않고 제2 신호 배선(SP2)은 제1 서브 신호 배선(SP2-a) 및 제2 서브 신호 배선(SP2-b) 중 어느 하나만을 포함할 수도 있다.
제2 신호 배선(SP2)의 적어도 일부 상에는 유기 절연층(OL)이 위치할 수 있다. 유기 절연층(OL)은 복수의 제2 신호 배선(SP2)을 덮을 수 있다. 일 예로 일 방향을 따라 이격된 복수의 제2 신호 배선(SP2)을 모두 덮는 형태일 수 있다. 일 예로 유기 절연층(OL)은 표시 영역(DA)에 위치하는 제5 절연층(IL5)과 동일한 물질을 포함하며, 동일한 공정에서 형성될 수 있다.
유기 절연층(OL) 상에는 제2 보조 패턴(HP2)이 위치할 수 있다. 제2 보조 패턴(HP2)은 유기 절연층(OL)의 평탄한 상부면 상에 위치할 수 있다. 제2 보조 패턴(HP2)은 도 5a에서 설명한 보조층(HL) 및 도 9a에서 설명한 제1 보조 패턴(HP1)과 동일한 물질을 포함하고, 동일한 공정에서 형성될 수 있다.
제2 보조 패턴(HP2)은 각각의 제2 신호 배선(SP2)과 중첩할 수 있다. 복수의 제2 보조 패턴(HP2)들은 소정의 간격(AH2)을 가지도록 상호 이격될 수 있다. 제2 보조 패턴(HP2)은 인접한 다른 제2 신호 배선(SP2)과 중첩하지 않으므로, 신호 간섭 등이 발생되는 것을 방지할 수 있다.
제2 보조 패턴(HP2)의 가장자리는 제2 신호 배선(SP2)의 가장자리와 평행할 수 있다. 제2 보조 패턴(HP2)은 제2 신호 배선(SP2)의 연장 방향을 따라 연장된 형태를 가질 수 있다. 복수의 제2 보조 패턴(HP2)이 복수의 제2 신호 배선(SP2)이 배치된 방향을 따라 반복 배치될 수 있다. 한편 본 명세서는 제2 보조 패턴(HP2)의 가장자리의 일부가 제2 신호 배선(SP2)의 가장자리 외측에 위치하는 실시예를 도시하였으나, 이에 제한되지 않고, 양 가장자리가 중첩하거나, 제2 보조 패턴(HP2)의 가장자리가 제2 신호 배선(SP2)의 가장자리 내측에 위치하는 실시예도 가능할 수 있다.
제2 보조 패턴(HP2)은 제2 신호 배선(SP2)과 중첩하는 복수의 홀(H2)을 포함할 수 있다. 복수의 홀(H2) 각각은 제2 보조 패턴(HP2) 아래에 위치하는 유기 절연층(OL)을 노출할 수 있다. 홀(H2)을 통해 유기 절연층(OL)으로부터 아웃 개싱이 원활하게 이루어질 수 있다.
이러한 형상에 제한되지 않고 도 11a 및 도 11b에 도시된 바와 같은 제2 보조 패턴(HP2)을 포함할 수 있다. 하나의 제2 신호 배선(SP2)은 복수의 제2 보조 패턴(HP2)과 중첩할 수 있다. 복수의 제2 보조 패턴(HP2)은 상호 이격된 형상을 가질 수 있다. 복수의 제2 보조 패턴(HP2)은 도시된 바와 같이 일정한 간격을 가지고 이격될 수 있으나, 이에 제한되지 않고 서로 다른 간격으로 이격되는 실시예도 가능할 수 있다.
또한 제2 보조 패턴(HP2)은 평면상 사각 형상을 가질 수 있으며, 이에 제한되지 않고 원형, 타원형, 다각형 등 다양한 형상으로 변형될 수 있다.
유기 절연층(OL) 상에서 도 8b에서 설명한 보조 물질층 전체를 제거하는 공정을 실시하는 경우, 식각을 요하는 면적이 넓은 관계로 식각이 완전하게 이루어지지 않는 문제가 있을 수 있다. 식각이 완전하게 이루어지지 않는 경우 후속 공정을 통해 증착되는 구성들의 들뜸 현상이 발생되고, 장치의 신뢰도가 낮아질 수 있다.
그러나 일 실시예에 따르면 유기 절연층(OL) 상에서 보조 물질층 전체를 제거하지 않으면서, 보조 물질층이 소정의 패턴을 가지도록 식각할 수 있다. 이에 따르면 기존과 같이 식각이 완전하게 이루어지지 않아 들뜸 현상이 불균일하게 발생되는 것을 방지할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
DA: 표시 영역 LA: 주변 영역
E1: 제1 전극 HL: 보조층
IL6: 화소 정의층 EML: 발광층
E2: 제2 전극 D1, D2: 댐
ENC: 봉지층 SP1: 제1 신호 배선
SP2: 제2 신호 배선 HP1: 제1 보조 패턴
HP2: 제2 보호 패턴

Claims (20)

  1. 표시 영역 및 개구를 둘러싸는 주변 영역을 포함하는 기판,
    상기 표시 영역에 배치되는 트랜지스터,
    상기 트랜지스터와 전기적으로 연결되는 제1 전극,
    상기 트랜지스터와 상기 제1 전극 사이에 위치하며, 상기 제1 전극과 중첩하는 보조층,
    상기 제1 전극 및 상기 보조층의 가장자리와 중첩하는 화소 정의층,
    상기 제1 전극 위에 위치하는 중간층, 발광층 및 제2 전극,
    상기 주변 영역에 위치하는 적어도 1 이상의 댐, 그리고
    상기 발광 소자 위에 위치하는 봉지층을 포함하고,
    상기 중간층은 상기 표시 영역과 상기 개구 사이에 위치하는 절단부를 포함하는 표시 장치.
  2. 제1항에서,
    상기 제1 전극은 상기 보조층 바로 위에 위치하는 표시 장치.
  3. 제1항에서,
    평면상 상기 제1 전극과 상기 보조층은 실질적으로 동일한 형상을 가지는 표시 장치.
  4. 제1항에서,
    평면상 상기 보조층의 가장자리는 상기 제1 전극의 가장자리 보다 외측에 위치하는 표시 장치.
  5. 제1항에서,
    평면상 상기 보조층의 가장자리는 상기 제1 전극의 가장자리 보다 내측에 위치하며,
    상기 제1 전극은 상기 보조층의 측면을 덮는 표시 장치.
  6. 제5항에서,
    상기 제1 전극은 메인 바디 및 돌출부를 포함하고,
    상기 보조층은 상기 메인 바디와 중첩하고, 평면상 상기 돌출부와 이격된 표시 장치.
  7. 제6항에서,
    상기 돌출부는 상기 트랜지스터와 전기적으로 연결되는 표시 장치.
  8. 제1항에서,
    상기 보조층은 티타늄 및 몰리브데넘 중 적어도 하나를 포함하는 표시 장치.
  9. 제8항에서,
    상기 보조층의 두께는 약 160 옹스트롬 내지 약 700 옹스트롬인 표시 장치.
  10. 표시 영역 및 비표시 영역을 포함하는 기판,
    상기 비표시 영역에 위치하는 신호 배선,
    상기 신호 배선과 중첩하는 보조 패턴,
    상기 신호 배선은 제1층, 제2층 및 제3층을 포함하고,
    상기 신호 배선의 적어도 일부의 가장자리와 상기 보조 패턴의 가장자리가 서로 평행한 표시 장치.
  11. 제10항에서,
    상기 신호 배선은 제1 신호 배선을 포함하고,
    상기 보조 패턴은 제1 보조 패턴을 포함하며,
    상기 제1 보조 패턴은 상기 제1 신호 배선 바로 위에 위치하는 표시 장치.
  12. 제11항에서,
    상기 제1 보조 패턴은 상기 제1 신호 배선의 측면을 커버하는 표시 장치.
  13. 제11항에서,
    상기 제1층, 상기 제3층 및 상기 제1 보조 패턴은 동일한 물질을 포함하는 표시 장치.
  14. 제11항에서,
    상기 표시 장치는
    상기 표시 영역에 위치하는 트랜지스터 및 발광 소자, 그리고
    상기 트랜지스터와 상기 발광 소자를 연결하는 연결 전극을 더 포함하고,
    상기 트랜지스터는,
    상기 기판 상에 위치하는 반도체층,
    상기 반도체층과 중첩하는 게이트 전극,
    상기 반도체층과 연결된 소스 전극 및 드레인 전극을 포함하는 표시 장치.
  15. 제14항에서,
    상기 제1 신호 배선은 상기 소스 전극 및 상기 연결 전극 중 적어도 하나와 동일한 물질을 포함하는 표시 장치.
  16. 제15항에서,
    상기 신호 배선은 제2 신호 배선을 포함하고,
    상기 보조 패턴은 제2 보조 패턴을 포함하며,
    상기 제2 신호 배선과 상기 제2 보조 패턴 사이에 유기 절연층이 위치하는 표시 장치.
  17. 제16항에서,
    상기 제2 신호 배선은 상기 소스 전극 및 상기 연결 전극 중 적어도 하나와 동일한 물질을 포함하는 표시 장치.
  18. 제16항에서,
    복수의 상기 제2 신호 배선 각각은 복수의 상기 제2 보조 패턴과 각각 중첩하고,
    상기 제2 보조 패턴은 상기 제2 신호 배선과 중첩하는 복수의 홀을 포함하는 표시 장치.
  19. 제16항에서,
    복수의 상기 제2 보조 패턴은 상기 제2 신호 배선과 중첩하고,
    복수의 상기 제2 보조 패턴은 상호 이격된 표시 장치.
  20. 제16항에서,
    상기 표시 장치는 상기 트랜지스터와 상기 발광 소자 사이에 위치하는 보조층을 더 포함하고,
    상기 보조층, 상기 제1 보조 패턴 및 상기 제2 보조 패턴은 동일한 물질을 포함하는 표시 장치.
KR1020210013252A 2021-01-29 2021-01-29 표시 장치 KR20220110381A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210013252A KR20220110381A (ko) 2021-01-29 2021-01-29 표시 장치
US17/474,056 US20220246701A1 (en) 2021-01-29 2021-09-14 Display device
CN202210015113.3A CN114823792A (zh) 2021-01-29 2022-01-07 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210013252A KR20220110381A (ko) 2021-01-29 2021-01-29 표시 장치

Publications (1)

Publication Number Publication Date
KR20220110381A true KR20220110381A (ko) 2022-08-08

Family

ID=82527326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210013252A KR20220110381A (ko) 2021-01-29 2021-01-29 표시 장치

Country Status (3)

Country Link
US (1) US20220246701A1 (ko)
KR (1) KR20220110381A (ko)
CN (1) CN114823792A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102397900B1 (ko) 2016-12-08 2022-05-13 삼성디스플레이 주식회사 표시 장치
KR20210066373A (ko) * 2019-11-28 2021-06-07 엘지디스플레이 주식회사 터치 디스플레이 장치

Also Published As

Publication number Publication date
CN114823792A (zh) 2022-07-29
US20220246701A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
KR20220063790A (ko) 표시 장치 및 그 제조 방법
US20220246701A1 (en) Display device
US20220149323A1 (en) Display device
US20240114743A1 (en) Display module having increased transmittance and electronic device including the display module
US11653523B2 (en) Display device
KR20220045604A (ko) 전자 장치
CN218353026U (zh) 显示装置
US20220271097A1 (en) Display device
KR20220138488A (ko) 표시 장치 및 그 제조 방법
US11513652B2 (en) Display device
US20220359573A1 (en) Display device
KR20220056301A (ko) 표시 장치
KR20220056924A (ko) 표시 장치
CN218831215U (zh) 显示装置
US20230006175A1 (en) Display device
US11805684B2 (en) Display device
KR102203105B1 (ko) 디스플레이 장치
US20230108100A1 (en) Display panel and electric apparatus
US20220367585A1 (en) Display device
US20230389398A1 (en) Display panel and display device
KR20220089777A (ko) 표시 장치
KR20240077581A (ko) 디스플레이 패널
CN117457673A (zh) 显示设备
KR20220049098A (ko) 전자 장치
KR20240083957A (ko) 표시 패널 및 이를 포함하는 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination