KR20220102680A - 표시 패널 - Google Patents

표시 패널 Download PDF

Info

Publication number
KR20220102680A
KR20220102680A KR1020210004422A KR20210004422A KR20220102680A KR 20220102680 A KR20220102680 A KR 20220102680A KR 1020210004422 A KR1020210004422 A KR 1020210004422A KR 20210004422 A KR20210004422 A KR 20210004422A KR 20220102680 A KR20220102680 A KR 20220102680A
Authority
KR
South Korea
Prior art keywords
layer
color control
capping
control layer
color
Prior art date
Application number
KR1020210004422A
Other languages
English (en)
Inventor
김진원
김부용
김수진
이기헌
지우만
지호연
최용석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210004422A priority Critical patent/KR20220102680A/ko
Priority to US17/528,376 priority patent/US20220223653A1/en
Priority to CN202210026897.XA priority patent/CN114765203A/zh
Publication of KR20220102680A publication Critical patent/KR20220102680A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H01L27/322
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00Optical elements other than lenses
    • G02B5/20Filters
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0013Means for improving the coupling-in of light from the light source into the light guide
    • G02B6/0023Means for improving the coupling-in of light from the light source into the light guide provided by one optical element, or plurality thereof, placed between the light guide and the light source, or around the light source
    • G02B6/0026Wavelength selective element, sheet or layer, e.g. filter or grating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • H10K50/854Arrangements for extracting light from the devices comprising scattering means
    • H01L2251/5369
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/331Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 패널은, 소스광을 생성하는 발광소자를 포함하는 제1 표시층, 상기 소스광의 출사 방향으로 상기 제1 표시층 상에 배치된 제1 컬러 필터, 상기 제1 표시층 및 상기 제1 컬러 필터 사이에 배치되고, 상기 제1 표시층과 마주하는 제1 면 및 상기 제1 컬러 필터와 마주하는 제2 면을 포함하는 제1 컬러 제어층, 및 상기 제1 컬러 제어층의 상기 제1 면 및 상기 제2 면을 밀봉하는 캡핑층들을 포함하고, 상기 캡핑층들 중, 상기 제1 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치된 캡핑층의 제1-1 두께는, 상기 제1 컬러 제어층의 상기 제2 면과 상기 제1 컬러 필터 사이에 배치된 캡핑층의 제2-1 두께와 상이하다.

Description

표시 패널{DISPLAY PANEL}
본 발명은 표시 패널에 관한 것으로, 색 순도가 향상된 표시 패널에 관한 것이다.
표시 패널은 광원으로부터 생성된 소스광을 선택적으로 투과시키는 투과형 표시 패널과 표시 패널 자체에서 소스광을 생성하는 발광형 표시 패널을 포함한다. 표시 패널은 컬러 이미지를 생성하기 위해 화소들에 따라 다른 종류의 컬러 제어층을 포함할 수 있다. 컬러 제어층은 소스광의 일부 파장범위만 투과시키거나, 소스광의 컬러를 변환시킬 수 있다. 일부의 컬러 제어층은 소스광의 컬러는 변경하지 않고, 광의 특성을 변경시킬 수도 있다.
본 발명은 색 순도가 향상된 표시 패널을 제공하는 것을 목적으로 한다.
본 발명에 따른 표시 패널은, 소스광을 생성하는 발광소자를 포함하는 제1 표시층, 상기 소스광의 출사 방향으로 상기 제1 표시층 상에 배치된 제1 컬러 필터, 상기 제1 표시층 및 상기 제1 컬러 필터 사이에 배치되고, 상기 제1 표시층과 마주하는 제1 면 및 상기 제1 컬러 필터와 마주하는 제2 면을 포함하는 제1 컬러 제어층, 및 상기 제1 컬러 제어층의 상기 제1 면 및 상기 제2 면을 밀봉하는 캡핑층들을 포함하고, 상기 캡핑층들 중, 상기 제1 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치된 캡핑층의 제1-1 두께는, 상기 제1 컬러 제어층의 상기 제2 면과 상기 제1 컬러 필터 사이에 배치된 캡핑층의 제2-1 두께와 상이하다.
상기 캡핑층들은, 제1 내지 제3 캡핑층을 포함하고, 상기 제1 캡핑층은, 상기 제1 컬러 제어층의 상기 제2 면과 상기 제1 컬러 필터 사이에 배치되고, 상기 제2 캡핑층 및 상기 제3 캡핑층은, 상기 제1 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치되고, 상기 제2-1 두께는, 상기 제1-1 두께보다 작은 것을 특징으로 할 수 있다.
상기 제1 컬러 필터와 이격된 제2 컬러 필터, 상기 제2 컬러 필터와 중첩하고 상기 소스광을 제공받아 상기 제1 컬러 제어층과 다른 광을 제공하고 상기 제1 표시층과 마주하는 제1 면 및 상기 제1 컬러 필터와 마주하는 제2 면을 포함하는 제2 컬러 제어층을 더 포함하고, 상기 제1 캡핑층 및 제2 캡핑층은, 상기 제2 컬러 제어층의 상기 제2 면과 상기 제2 컬러 필터 사이에 배치되고, 상기 제3 캡핑층은, 상기 제2 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치되는 것을 특징으로 할 수 있다.
상기 캡핑층들 중, 상기 제2 컬러 제어층의 상기 제2 면과 상기 제2 컬러 필터 사이에 배치된 캡핑층의 제2-2 두께는, 상기 제1-1 두께와 동일하고, 상기 제2 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치된 캡핑층의 제1-2 두께보다 큰 것을 특징으로 할 수 있다.
상기 제1 컬러 제어층 및 상기 제2 컬러 제어층 각각은, 양자점을 포함하는 것을 특징으로 할 수 있다.
상기 제2 컬러 필터와 이격된 제3 컬러 필터, 상기 제3 컬러 필터와 중첩하고 상기 소스광을 제공받아, 상기 제1 컬러 제어층 및 상기 제2 컬러 제어층과 다른 광을 제공하는 제3 컬러 제어층을 더 포함하는 것을 특징으로 할 수 있다.
적어도 일부가 상기 제1 내지 상기 제3 컬러 제어층 사이의 이격 공간과 중첩하는 분할 패턴을 더 포함하는 것을 특징으로 할 수 있다.
상기 분할 패턴은, 상기 제3 컬러 필터와 동일 물질을 포함하는 것을 특징으로 할 수 있다.
상기 제1 내지 상기 제3 컬러 제어층 사이의 이격 공간에 배치되는 분할 격벽을 더 포함하는 것을 특징으로 할 수 있다.
상기 제2-1 두께는, 상기 제1-1 두께보다 큰 것을 특징으로 할 수 있다.
소스광을 생성하는 발광소자를 포함하는 제1 표시층, 및
상기 소스광의 출사 방향으로 상기 제1 표시층 상에 배치되고, 서로 이격된 제1 컬러 필터 및 제2 컬러 필터, 상기 제1 컬러 필터와 상기 제1 표시층 사이에 배치된 제1 컬러 제어층, 및 상기 제2 컬러 필터와 상기 제1 표시층 사이에 배치된 제2 컬러 제어층, 및 상기 제1 컬러 제어층과 상기 제2 컬러 제어층을 밀봉하는 캡핑층들을 포함하고, 상기 제1 컬러 제어층 및 상기 제2 컬러 제어층 각각은, 상기 제1 표시층과 마주하는 제1 면 및 상기 제1 면과 상기 출사 방향으로 대향되는 제2 면을 포함하고, 상기 제1 컬러 제어층의 상기 제2 면과 상기 제1 컬러 필터 사이에 배치된 캡핑층의 제2-1 두께는, 상기 제2 컬러 제어층의 상기 제2 면과 상기 제2 컬러 필터 사이에 배치된 캡핑층의 제2-2 두께와 상이하다.
상기 캡핑층들은, 제1 내지 제3 캡핑층을 포함하고, 상기 제1 캡핑층은, 상기 제1 컬러 제어층의 상기 제2 면과 상기 제1 컬러 필터 사이, 및 상기 제2 컬러 제어층의 상기 제2 면과 상기 제2 컬러 필터 사이에 배치되고, 상기 제2 캡핑층은, 상기 제1 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이, 및 상기 제2 컬러 제어층의 상기 제2 면과 상기 제1 캡핑층 사이에 배치되는 것을 특징으로 할 수 있다.
상기 제3 캡핑층은, 상기 제1 컬러 제어층과 중첩하는 영역에서, 상기 제2 캡핑층과 상기 제1 표시층 사이에 배치되고, 상기 제2 컬러 제어층과 중첩하는 영역에서, 상기 제2 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치되는 것을 특징으로 할 수 있다.
상기 제2-1 두께는, 상기 2-2 두께보다 작은 것을 특징으로 할 수 있다.
상기 제1 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치된 캡핑층의 제1-1 두께는, 상기 제2 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치된 캡핑층의 제1-2 두께보다 큰 것을 특징으로 할 수 있다.
상기 제1-1 두께는, 상기 제2-2 두께와 동일한 것을 특징으로 할 수 있다.
상기 제1 컬러 제어층 및 상기 제2 컬러 제어층 각각은, 양자점을 포함하는 것을 특징으로 할 수 있다.
본 발명에 따른 표시 패널 제조 방법은, 기저층 상에 제1 캡핑층을 형성하는 단계, 상기 기저층 상에서 제1 차 열처리 단계를 통해 양자점을 포함하는 제1 컬러 제어층을 형성하는 단계, 상기 제1 캡핑층과 함께 상기 제1 컬러 제어층을 밀봉하는 제2 캡핑층을 형성하는 단계, 상기 제2 캡핑층 상에서, 상기 제1 컬러 제어층과 상이한 양자점을 포함하는 제2 컬러 제어층 및 산란 입자를 포함하는 제3 컬러 제어층을 형성하는 단계를 포함한다.
상기 제2 캡핑층 형성 후, 상기 제2 컬러 제어층 및 상기 제3 컬러 제어층을 형성 단계 중 적어도 어느 하나는, 열처리 단계를 통해 형성되는 것을 것을 특징으로 할 수 있다.
상기 제3 컬러 제어층을 형성하는 단계 후, 상기 제2 캡핑층과 함께 상기 제2 컬러 제어층 및 상기 제3 컬러 제어층을 밀봉하는 제3 캡핑층을 형성하는 단계를 더 포함하는 것을 특징으로 할 수 있다.
본 발명에 따른 표시 패널은, 안정적인 효율을 갖는 컬러 제어층을 포함할 수 있다. 이에 따라, 신뢰성이 향상된 표시 패널을 제공할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 패널의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 패널의 표시 영역의 평면도이다.
도 3b는 도 3a의 절단선 I-I'에 대응하는 단면도이다.
도 3c는 본 발명의 일 실시예에 따른 제2 표시층의 일 영역을 확대한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 표시 패널 제조 방법의 단면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 사전적 의미를 갖는 것으로 해석되어야 하고, 명시적으로 여기에서 정의되지 않는 한, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시 패널(DP)의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시 패널(DP)의 단면도이다. 도 2는 본 발명의 일 실시예에 따른 표시 패널(DP)의 평면도이다.
도 1a 내지 도 2를 참조하면, 표시 패널(DP)은 액정 표시 패널(liquid crystal display panel), 전기영동 표시 패널(electrophoretic display panel), MEMS 표시 패널(microelectromechanical system display panel), 일렉트로웨팅 표시 패널(electrowetting display panel), 유기발광표시 패널(organic light emitting display panel), 및 무기 발광 표시 패널(inorganic light emitting display panel) 중 어느 하나 일 수 있고, 특별히 제한되지 않는다.
별도로 도시하지 않았으나, 표시 패널(DP)은 표시 패널(DP)의 외관을 정의하는 샤시 부재 또는 몰딩 부재를 더 포함할 수 있고, 표시 패널(DP)의 종류에 따라 백라이트 유닛을 더 포함할 수 있다.
표시 패널(DP)은 제1 표시층(100, 또는 하부 표시층) 및 제1 표시층(100)을 마주하며 이격된 제2 표시층(200, 또는 상부 표시층)을 포함할 수 있다. 제1 표시층(100)과 제2 표시층(200) 사이에는 소정의 셀 갭(GP)이 형성될 수 있다.
셀 갭(GP)은 제1 표시층(100)과 제2 표시층(200)을 결합하는 실런트(SLM)에 의해 유지될 수 있다. 실런트(SLM)는 제1 표시층(100) 및 제2 표시층(200)의 가장자리를 따라 배치되고 비표시 영역(NDA)에 중첩할 수 있다.
제1 표시층(100)과 제2 표시층(200) 사이에는 이미지 생성을 위한 계조표시층이 배치될 수 있다. 계조표시층은 표시 패널의 종류에 따라 액정층, 유기발광층, 무기발광층, 또는 전기영동층을 포함할 수 있다.
도 1a에 도시된 것과 같이, 표시 패널(DP)은 표시면(DP-IS)을 통해 이미지를 표시할 수 있다. 도 1b에 도시된 제2 표시층(200)의 외면(200-OS)은 표시면(DP-IS)으로 정의될 수 있다.
표시면(DP-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행할 수 있다. 표시면(DP-IS)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 화소(PX)가 배치되고, 비표시 영역(NDA)에는 화소(PX)가 미배치된다. 비표시 영역(NDA)은 표시면(DP-IS)의 테두리를 따라 정의된다. 표시 영역(DA)은 비표시 영역(NDA)에 의해 에워싸일 수 있다. 본 발명의 일 실시예에서 비표시 영역(NDA)은 생략되거나 표시 영역(DA)의 일측에만 배치될 수도 있다.
표시면(DP-IS)의 법선 방향, 즉 표시 패널(DP)의 두께 방향은 제3 방향(DR3)이 지시한다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향들(DR1, DR2, DR3)은 예시에 불과하다.
본 발명의 일 실시예에서 평면형 표시면(DP-IS)을 구비한 표시 패널(DP)을 도시하였으나, 이에 제한되지 않는다. 표시 패널(DP)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시 영역들을 포함할 수도 있다.
도 2는 신호라인들(GL1~GLn, DL1~DLm) 및 화소들(PX11~PXnm)의 평면상 배치관계를 도시하였다. 신호라인들(GL1~GLn, DL1~DLm)은 복수 개의 게이트 라인들(GL1~GLn) 및 복수 개의 데이터 라인들(DL1~DLm)을 포함할 수 있다.
화소들(PX11~PXnm) 각각은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인과 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결된다. 화소들(PX11~PXnm) 각각은 화소 구동회로 및 표시소자를 포함할 수 있다. 화소들(PX11~PXnm)의 화소 구동회로의 구성에 따라 더 많은 종류의 신호라인이 표시 패널(DP)에 구비될 수 있다.
도 2에는 매트릭스 형태의 화소들(PX11~PXnm)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 화소들(PX11~PXnm)은 다이아몬드 배열 구조인 펜타일 형태로 배치될 수 있다. 게이트 구동회로(GDC)는 OSG(oxide semiconductor gate driver circuit) 또는 ASG(amorphous silicon gate driver circuit) 공정을 통해 표시 패널(DP)에 집적화될 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 패널(DP)의 표시 영역(DA)의 평면도이다. 도 3b는 도 3a의 절단선 I-I'에 대응하는 단면도이다. 도 3c는 본 발명의 일 실시예에 따른 제2 표시층의 일 영역을 확대한 단면도이다.
도 3a는 복수 개의 화소 영역들(PXA-R, PXA-G, PXA-B)을 도 1b에 표시된 제2 표시층(200)의 외면(200-OS) 상에서 바라본 형태로 도시하였다. 2개의 화소행(PXL)에 포함된 6개의 화소 영역들(PXA-R, PXA-G, PXA-B)을 예시적으로 도시하였다.
본 실시예에서 3종의 화소 영역들(PXA-R, PXA-G, PXA-B)은 표시 영역(DA) 전체에 반복적으로 배치될 수 있다. 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)의 주변에는 주변 영역(NPXA)이 배치된다. 주변 영역(NPXA)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)의 경계를 설정하며, 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B) 사이의 혼색을 방지한다.
본 실시예에서 평면상 면적이 서로 동일한 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B) 중 적어도 2 이상의 면적은 서로 다를 수도 있다.
도 3a에는 평면상 코너 영역이 둥근 직사각형상인 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)을 도시하였으나 이에 제한되지 않는다. 평면상에서 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)은 다양한 형상을 가질 수 있으며 어느 하나의 실시예로 한정되지 않는다.
제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B) 중 하나는 소스광에 대응하는 제3 색광을 제공하고, 다른 하나는 제3 색광과 다른 제1 색광을 제공하고, 남은 다른 하나는 제3 색광 및 제1 색광과 다른 제2 색광을 제공한다.
본 실시예에서 제3 화소 영역(PXA-B)은 제3 색광을 제공한다. 일 예로, 제1 화소 영역(PXA-R)은 레드광을 제공하고, 제2 화소 영역(PXA-G)은 그린광을 제공하고, 제3 화소 영역(PXA-B)은 블루광을 제공할 수 있다.
도 3b를 참조하면, 구동 트랜지스터(T-D)와 발광소자(OLED)에 대응하는 단면을 예시적으로 도시하였다. 상부 표시층(200)과 하부 표시층(100)은 소정의 셀 갭(GP)을 형성할 수 있다.
도 3b에 도시된 것과 같이, 하부 표시층(100, 제1 표시층)은 제1 베이스층(BS1), 제1 베이스층(BS1) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 봉지층(TFL)을 포함한다.
제1 베이스층(BS1)은 플라스틱 기판 또는 유리 기판을 포함할 수 있다. 회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
본 실시예에서 회로 소자층(DP-CL)은 버퍼층(BFL), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30)을 포함할 수 있다. 예컨대, 버퍼층(BFL), 제1 절연층(10) 및 제2 절연층(20)은 무기층이고, 제3 절연층(30)은 유기층일 수 있다.
도 3b에는 구동 트랜지스터(T-D)를 구성하는 액티브(A-D), 소오스(S-D), 드레인(D-D), 게이트(G-D)의 배치관계가 예시적으로 도시되었다. 액티브(A-D), 소오스(S-D), 드레인(D-D)은 반도체 패턴의 도핑 농도 또는 전도성에 따라 구분되는 영역일 수 있다.
표시 소자층(DP-OLED)은 발광소자(OLED)를 포함한다. 발광소자(OLED)는 상술한 소스광을 생성할 수 있다. 발광소자(OLED)는 제1 전극(AE), 제2 전극(CE), 및 이들 사이에 배치된 발광층(EML)을 포함한다. 본 실시예에서 표시 소자층(DP-OLED)은 발광소자로써 유기발광 다이오드를 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막(PDL)을 포함한다. 예컨대, 화소 정의막(PDL)은 유기층일 수 있다
제3 절연층(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 구동 트랜지스터(T-D)와 직접 또는 간접적으로 연결된다. 도 3b에서 제1 전극(AE)과 구동 트랜지스터(T-D)의 연결구조는 미도시 하였다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
정공 제어층(HCL), 발광층(EML), 전자 제어층(ECL)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B, 도 3a 참조)에 공통적으로 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 발광층(EML)은 각각의 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B, 도 3a 참조)과 대응되는 개구부(OP)에 대응되도록 개별적으로 패터닝되어 배치될 수 있다.
정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EML)은 블루광을 생성할 수 있다. 블루광은 410nm 내지 480 nm 파장을 포함할 수 있다. 블루광의 발광 스펙트럼은 440nm 내지 460 nm 내에서 최대 피크를 가질 수 있다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 발광층(EML)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 전 영역에 공통적으로 배치되거나, 패터닝 되어 대응되는 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 독립적으로 배치될 수 있다.
제2 전극(CE) 상에 봉지층(TFL)이 배치될 수 있다. 봉지층(TFL)은 유기물질을 포함하는 유기층 및 무기물질을 포함하는 무기층이 반복되는 다층 구조를 가질 수 있다. 봉지층(TFL)은 무기층/유기층/무기층의 제3 방향(DR3)으로 순차 적층되어 밀봉 구조를 가질 수 있다. 봉지층(TFL)은 출광효율을 향상시키기 위한 굴절률 제어층을 더 포함할 수 있다.
하부 표시층(100)은 도 3a에 도시된 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 대응하는 제1, 제2 및 제3 표시소자들을 포함할 수 있다. 제1, 제2 및 제3 표시소자들의 적층구조는 서로 동일하고, 도 3b에 도시된 발광소자(OLED)의 적층구조를 가질 수 있다.
도 3b에 도시된 것과 같이, 상부 표시층(200, 제2 표시층)은 제2 베이스층(BS2), 분할 패턴들(BM1, BM2), 컬러 필터들(CF-R, CF-G, CF-B), 컬러 제어층들(CCF-R, CCF-G, CCF-B), 및 분할 격벽(BMW)을 포함할 수 있다. 또한, 상부 표시층(200)은 복수 개의 캡핑층들(ENL1, ENL2, ENL3)을 더 포함할 수 있다.
제2 베이스층(BS2)은 플라스틱 기판 또는 유리 기판을 포함할 수 있다. 제2 베이스층(BS2)에 상에 제1 분할 패턴(BM1)이 배치된다.
본 발명에서 제2 표시층(200)에 포함된 구성들의 배치 관계는, 도 6a 내지 도 6f에 도시된 제2 표시층(200)의 제조 공정 순서에 따라 설명한다. 따라서, 도 3b에서와 같이 분할 격벽(BMW)은 봉지층(TFL) '상에' 배치되는 구성이나, 제2 표시층(200)을 기준으로 보면, 가장 마지막에 형성되어 제1 표시층(100)과 합착되는 구성이다.
따라서, 이하에서 설명될 제2 표시층(200)에 포함된 구성들의 배치 관계는, 제2 베이스층(BS2)을 기준으로 '~ 상에 배치된'으로 설명하도록 한다.
제1 분할 패턴(BM1)은 주변 영역(NPXA)과 중첩할 수 있다. 실절적으로 제1 분할 패턴(BM1)에 의해 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B) 중 적어도 어느 하나에 대응되는 제1 개구부(BM1-OP)가 정의된다.
제1 개구부(BM1-OP)는 제1 분할 패턴(BM1)의 광학 성질에 따라 다르게 정의될 수 있다. 본 실시예에서 제1 분할 패턴(BM1)은 제3 컬러 필터(CF-B)와 실질적으로 동일한 물질을 포함할 수 있다. 이 경우, 제1 분할 패턴(BM1)에 의해 제1 및 제2 화소 영역들(PXA-R, PXA-G) 각각에 대응하는 제1 개구부(BM1-OP)가 정의될 수 있으며, 제3 화소 영역(PXA-B)에 대응하는 개구부는 생략될 수 있다. 따라서, 분할 패턴(BM1)과 제3 컬러 필터(CF-B)는 동시에 형성될 수 있다.
본 실시예에 따르면, 제1 분할 패턴(BM1)과 제3 컬러 필터(CF-B)이 일체의 형상으로 형성됨에 따라, 외부광에 의해 제2 베이스층(BS2)과 제3 컬러 필터(CF-B)이 접촉하는 계면에서 발생하는 반사율을 감소 시킬 수 있다. 이에 따라, 시인성이 향상된 표시 패널(DP)을 제공할 수 있다.
다만, 이에 한정되는 것은 아니고, 제1 분할 패턴(BM1)은 가시광선의 전 파장대를 대부분 차단하는 블랙 매트릭스일 수 있다. 이 경우, 제3 화소 영역(PXA-B)과 중첩하는 영역에 제1 개구부(BM1-OP)가 정의되도록 제3 화소 영역(PXA-B)에 인접한 주변 영역(NPXA)에 제1 분할 패턴(BM1)이 배치될 수 있다. 제2 분할 패턴(BM2)은 제1 분할 패턴(BM1) 상에 배치될 수 있다. 제2 분할 패턴(BM2)에 의해 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B) 각각에 대응하는 제2 개구부(BM2-OP)가 정의된다. 제1 및 제2 화소 영역들(PXA-R, PXA-G)에 대응하는 제2 분할 패턴(BM2)의 제2 개구부(BM2-OP)는 제1 및 제2 화소 영역들(PXA-R, PXA-G)에 대응하는 제1 분할 패턴(BM1)의 개구부(BM1-OP)보다 큰 면적을 가질 수 있다.
제2 분할 패턴(BM2)의 제2 개구부들 중 제3 화소 영역(PXA-B)과 중첩하는 하나의 제2 개구부(BM2-OP)는 제3 화소 영역(PXA-B)을 정의할 수 있다. 제2 분할 패턴(BM2)은 블랙 매트릭스일 수 있다.
다만, 이에 한정되는 것은 아니며, 제2 분할 패턴(BM2)은 제2 베이스층(BS2)과 제1 분할 패턴(BM1) 사이에 배치되거나, 제2 분할 패턴(BM2)이 생략될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따르면, 제2 베이스층(BS2)에 배치된 분할 패턴들(BM1, BM2)을 포함함에 따라, 컬러 제어층들(CCF-R, CCF-G, CCF-B) 각각에 의해 제어된 서로 다른 광들의 혼색을 방지할 수 있다. 이에 따라, 색 재현성이 향상된 표시 패널(DP)을 제공할 수 있다.
본 실시예에서, 제2 베이스층(BS2) 상에 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 대응하도록 제1 내지 제3 컬러 필터(CF-R, CF-G, CF-B)가 배치된다. 제1 내지 제3 컬러 필터(CF-R, CF-G, CF-B)는 서로 다른 파장대를 흡수하는 안료 및/또는 염료를 포함한다. 제1 컬러 필터(CF-R)는 레드 컬러 필터이고, 제2 컬러 필터(CF-G)는 그린 컬러 필터이고, 제3 컬러 필터(CF-B)는 블루 컬러 필터일 수 있다. 제1 캡핑층(ENL1, capping layer)은 제1 내지 제3 컬러 필터(CF-R, CF-G, CF-B) 상에 배치된다. 제1 캡핑층(ENL1)은 제1 내지 제3 컬러 필터(CF-R, CF-G, CF-B)를 커버한다. 제1 캡핑층(ENL1)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 공통적으로 배치될 수 있다.
제1 캡핑층(ENL1)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 캡핑층(ENL1)은 실리콘 옥사이드, 실리콘 나이트라이드, 또는 실리콘 옥시 나이트라이드 중 어느 하나를 포함할 수 있다.
본 발명에서 청구항에 표현된 '기저층'은 본 실시예에 따르면, 제2 베이스층(BS2) 상에 제1 내지 제3 컬러 필터(CF-R, CF-G, CF-B)가 형성된 상태로 정의된 것일 수 있다. 따라서, 본 실시예에 따른 제1 캡핑층(ENL1)은 기저층 상에 형성될 수 있다.
본 실시예에서, 제1 캡핑층(ENL1)상에 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 대응하도록 제1 내지 제3 컬러 제어층들(CCF-R, CCF-G, CCF-B)이 배치된다. 제1 내지 제3 컬러 제어층들(CCF-R, CCF-G, CCF-B) 중 적어도 하나는 발광소자(OLED)에서 생성된 소스광을 흡수한 후 소스광의 컬러와는 다른 컬러의 광을 생성할 수 있다. 제1 내지 제3 컬러 제어층들(CCF-R, CCF-G, CCF-B) 중 하나는 입사된 소스광을 투과시킬 수 있다.
예를 들어, 제1 컬러 제어층(CCF-R)은 블루광을 흡수하여 레드광을 생성하고, 제2 컬러 제어층(CCF-G)은 블루광을 흡수하여 그린광을 생성한다. 즉, 제1 컬러 제어층(CCF-R)과 제2 컬러 제어층(CCF-G)은 서로 다른 양자점들을 포함할 수 있다. 제3 컬러 제어층(CCF-B)은 블루광을 투과시킬 수 있다.
제1 내지 제3 컬러 제어층들(CCF-R, CCF-G, CCF-B) 각각은 제2 방향(DR2)으로 연장되고 제1 방향(DR1)으로 이격 배열된 스트라이프 형태로 배치될 수 있다. 제1 내지 제3 컬러 제어층들(CCF-R, CCF-G, CCF-B)은 도 3a에 도시된 화소열(PXC) 단위로 배치될 수 있다. 예를 들어, 하나의 컬러 제어층은 제2 방향(DR2)으로 이격된 서로 다른 화소행들(PXL)과 중첩할 수 있다.
제1 및 제2 컬러 제어층(CCF-R, CCF-G)은 베이스 수지 및 베이스 수지에 혼합된(또는 분산된) 양자점들(Quantum Dot)을 포함할 수 있다. 본 실시예에서 제1 및 제2 컬러 제어층(CCF-R, CCF-G)은 양자점층으로 정의될 수도 있다.
베이스 수지는 양자점들이 분산되는 매질로서, 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다. 다만, 이에 제한되는 것은 아니며, 본 명세서에서 양자점들을 분산 배치시킬 수 있는 매질이면 그 명칭, 추가적인 다른 기능, 구성 물질 등에 상관없이 베이스 수지로 지칭될 수 있다. 베이스 수지는 고분자 수지일 수 있다. 예를 들어, 베이스 수지는 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 에폭시계 수지 등일 수 있다. 베이스 수지는 투명 수지일 수 있다.
양자점들은 입사되는 광의 파장을 변환하는 입자일 수 있다. 양자점들은 수 나노미터 크기의 결정 구조를 가진 물질로, 수백에서 수천 개 정도의 원자로 구성되며, 작은 크기로 인해 에너지 밴드 갭(band gap)이 커지는 양자 구속(quantum confinement) 효과를 나타낸다. 양자점들에 밴드 갭보다 에너지가 높은 파장의 빛이 입사하는 경우, 양자점들은 그 빛을 흡수하여 들뜬 상태로 되고, 특정 파장의 광을 방출하면서 바닥 상태로 떨어진다. 방출된 파장의 빛은 밴드 갭에 해당되는 값을 갖는다. 양자점들은 그 크기와 조성 등을 조절하면 양자 구속 효과에 의한 발광 특성을 조절할 수 있다.
양자점들의 코어는 II-VI족 화합물, III-V족 화합물, III-VI족 화합물, I-III-VI족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
II-VI족 화합물은 CdSe, CdTe, CdS, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-VI족 화합물은 In2S3, In2Se3 등과 같은 이원소 화합물, InGaS3, InGaSe3 등과 같은 삼원소 화합물 또는 이의 임의의 조합을 포함할 수 있다.
I-III-VI족 화합물은 AgInS, AgInS2, CuInS, CuInS2, AgGaS2, CuGaS2 CuGaO2, AgGaO2, AgAlO2, 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 또는 AgInGaS2, CuInGaS2, 등의 사원소 화합물로부터 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InAlP, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP, 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb, 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. 한편, III-V족 화합물은 II족 금속을 더 포함할 수 있다. 예를 들어, III- II-V족 화합물로 InZnP 등이 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe, 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다.
몇몇 실시예에서, 양자점들은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width at half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 시야각이 향상될 수 있다.
또한, 양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점은 입자 크기에 따라 방출하는 광의 색상을 조절 할 수 있으며, 이에 따라 양자점은 청색, 적색, 녹색 등 다양한 발광 색상을 가질 수 있다.
다만, 이에 한정되는 것은 아니고, 제1 및 제2 컬러 제어층(CCF-R, CCF-G)은 산란입자(산란체)를 포함함 할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따른 제3 컬러 제어층(CCF-B)은 산란입자(산란체)를 포함함 할 수 있다. 산란 입자는 티타늄옥사이드(TiO2) 또는 실리카계 나노 입자 등일 수 있다. 제2 캡핑층(ENL2, capping layer)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 공통적으로 배치될 수 있다. 제2 캡핑층(ENL2)은 제1 내지 제3 컬러 제어층들(CCF-R, CCF-G, CCF-B) 중 적어도 어느 하나를 커버할 수 있다.
예를 들어, 제2 캡핑층(ENL2)은 제1 화소 영역(PXA-R) 및 제1 화소 영역(PXA-R)과 인접한 주변 영역(NPXA)의 일부에서 제1 컬러 제어층(CCF-R)을 커버할 수 있다. 이에 따라, 제1 화소 영역(PXA-R) 및 제1 화소 영역(PXA-R)과 인접한 주변 영역(NPXA)의 일부에서 제2 캡핑층(ENL2)은 제1 캡핑층(ENL1)과 이격되고, 제1 컬러 제어층(CCF-R)과 접촉될 수 있다.
제1 화소 영역(PXA-R) 및 제1 화소 영역(PXA-R)과 인접한 주변 영역(NPXA)의 일부 이외의 영역에서 제2 캡핑층(ENL2)은 제1 캡핑층(ENL1)과 접촉할 수 있다.
제2 캡핑층(ENL2)은 무기 물질을 포함할 수 있다. 예를 들어, 제2 캡핑층(ENL2)은 실리콘 옥사이드, 실리콘 나이트라이드, 또는 실리콘 옥시 나이트라이드 중 어느 하나를 포함할 수 있다.
도 3c를 참조하면, 제1 컬러 제어층(CCF-R)은 제1 표시층(100)과 마주하는 제1 면(R-U), 제1 면(R-U)과 대향되고 제1 컬러 필터(CF-R)과 마주하는 제2 면(R-B), 및 제1 면(R-U)과 제2 면(R-B)으로부터 연결된 측면(R-S)을 포함할 수 있다.
제2 컬러 제어층(CCF-G)은 제1 표시층(100)과 마주하는 제1 면(G-U), 제1 면(R-U)과 대향되고 제2 컬러 필터(CF-G)과 마주하는 제2 면(G-B), 및 제1 면(G-U)과 제2 면(G-B)으로부터 연결된 측면(G-S)을 포함할 수 있다.
본 발명에 따르면, 캡핑층들(ENL1, ENL2, ENL3)은 제1 내지 제3 컬러 제어층들(CCF-R, CCF-G, CCF-B)을 밀봉할 수 있다.
본 실시예에 따르면, 제1 컬러 제어층(CCF-R)과 중첩하는 영역에서 제2 캡핑층(ENL2) 및 제3 캡핑층(ENL3)은 제1 면(R-U) 및 제1 표시층(100) 사이에 배치될 수 있다. 제1 캡핑층(ENL1)은 제2 면(R-B) 및 제1 표시층(100) 사이에 배치될 수 있다.
제1 컬러 제어층(CCF-R)의 제1 면(R-U) 및 측면(R-S)은 제2 캡핑층(ENL2)과 접촉하고, 제1 컬러 제어층(CCF-R)의 제2 면(R-B)은 제1 캡핑층(ENL1)과 접촉할 수 있다.
본 실시예에 따르면 제2 컬러 제어층(CCF-G)과 중첩하는 영역에서 제3 캡핑층(ENL3)은 제1 면(G-U) 및 제1 표시층(100) 사이에 배치될 수 있다. 제1 캡핑층(ENL1) 및 제2 캡핑층(ENL2)은 제2 면(G-B) 및 제1 표시층(100) 사이에 배치될 수 있다.
제2 컬러 제어층(CCF-G)의 제1 면(G-U) 및 측면(G-S)은 제3 캡핑층(ENL3)과 접촉하고, 제2 컬러 제어층(CCF-G)의 제2 면(G-B)은 제2 캡핑층(ENL2)과 접촉할 수 있다.
제2 컬러 제어층(CCF-G)의 제1 면(G-U), 제2 면(G-B), 및 측면(G-S)을 커버하는 캡핑층들에 관한 설명은 제3 컬러 제어층(CCF-B)에도 동일하게 적용될 수 있다.
본 실시예에서, 제1 컬러 제어층(CCF-R)의 제2 면(R-B)과 제1 컬러 필터(CCF-R) 사이에 배치된 캡핑층의 제2-1 두께(LB1)는 제1 컬러 제어층(CCF-R)의 제1 면(R-U)과 제1 표시층(100) 사이에 배치된 캡핑층의 제1-1 두께(LU1)보다 작다. 제1-1 두께(LU1)는 제2 및 제3 캡핑층들(ENL2, ENL3)의 두께의 합으로 정의되고, 제2-1 두께(LB1)는 제1 캡핑층(ENL1)의 두께로 정의될 수 있다.
본 실시예에서, 제2 컬러 제어층(CCF-G)의 제2 면(G-B)과 제2 컬러 필터(CCF-G) 사이에 배치된 캡핑층의 제2-2 두께(LB2)는 2 컬러 제어층(CCF-G)의 제1 면(G-U)과 제1 표시층(100) 사이에 배치된 캡핑층의 제2-1 두께(LU2)보다 크다. 제2-1 두께(LU2)는 제3 캡핑층(ENL3)의 두께로 정의되고, 제2-2 두께(LB2)는 제1 캡핑층(ENL1) 및 제2 캡핑층(ENL2)의 두께의 합으로 정의될 수 있다.
본 실시예에서, 제1-1 두께(LU1)는 제2-2 두께(LB2)는 동일할 수 있다.
다시, 도 3b를 참조하면, 제3 캡핑층(ENL3, capping layer)은 제1 내지 제3 컬러 제어층들(CCF-R, CCF-G, CCF-B) 상에 배치된다. 제3 캡핑층(ENL3)은 제1 캡핑층(ENL1) 및 제2 캡핑층(ENL2)과 함께 제1 내지 제3 컬러 제어층들(CCF-R, CCF-G, CCF-B)를 밀봉한다. 제3 캡핑층(ENL3)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 공통적으로 배치될 수 있다.
제3 캡핑층(ENL3)은 제1 화소 영역(PXA-R)에서 제2 캡핑층(ENL2)과 접촉할 수 있다. 제3 캡핑층(ENL3)은 제2 화소 영역(PXA-G) 및 제3 화소 영역(PXA-B)에서 제2 컬러 제어층(CCF-G) 및 제3 컬러 제어층(CCF-B)과 접촉될 수 있다.
제3 캡핑층(ENL3)은 무기 물질을 포함할 수 있다. 예를 들어, 제3 캡핑층(ENL3)은 실리콘 옥사이드, 실리콘 나이트라이드, 또는 실리콘 옥시 나이트라이드 중 어느 하나를 포함할 수 있다.
본 실시예에서, 제1 컬러 제어층(CCF-R)은 제1 캡핑층(ENL1)과 제2 캡핑층(ENL2)에 의해 밀봉될 수 있다. 제2 및 제3 컬러 제어층(CCF-G, CCF-B)은 제2 캡핑층(ENL2)과 제3 캡핑층(ENL3)에 의해 밀봉될 수 있다.
제2 캡핑층(ENL2) 중 제1 화소 영역(PXA-R)과 중첩하는 제2 캡핑층(ENL2)은 제1 컬러 제어층(CCF-R)과 제3 컬러 제어층(CCF-B) 사이에 배치되어 제1 컬러 제어층(CCF-R) 및 제3 컬러 제어층(CCF-B)과 접촉할 수 있다.
제2 캡핑층(ENL2) 중 제2 및 제3 화소 영역(PXA-G, PXA-B)과 중첩하는 제2 캡핑층(ENL2)은 제1 캡핑층(ENL1)과 제2 및 제3 컬러 제어층(CCF-G, CCF-B) 사이에 배치되어 제1 캡핑층(ENL1)과 제2 및 제3 컬러 제어층(CCF-G, CCF-B)과 접촉할 수 있다.
이에 따라, 제1 캡핑층(ENL1) 중 제1 화소 영역(PXA-R)과 중첩하는 제1 캡핑층(ENL1)은 제1 컬러 필터(CF-R)과 제1 컬러 제어층(CCF-R) 사이에 배치되어 제1 컬러 필터(CF-R) 및 제1 컬러 제어층(CCF-R)과 접촉할 수 있다.
또한, 제3 캡핑층(ENL3) 중 제2 및 제3 화소 영역(PXA-G, PXA-B)과 중첩하는 제3 캡핑층(ENL3)은 제2 및 제3 컬러 제어층(CCF-G, CCF-B) 상에 배치되어 제2 및 제3 컬러 제어층(CCF-G, CCF-B)과 접촉할 수 있다.
본 실시예에 따르면, 상부 표시층(200)은 분할 격벽(BMW)을 더 포함할 수 있다. 분할 격벽(BMW)은 제3 캡핑층(ENL3) 중 주변 영역(NPXA)과 중첩하는 제3 캡핑층(ENL3) 상에 배치될 수 있다. 분할 격벽(BMW)의 일 부분은 제3 캡핑층(ENL3)에 의해 커버될 수 있다. 분할 격벽(BMW)은 광을 흡수하는 성분을 포함할 수 있다.
분할 격벽(BMW)은 도 3a에 도시된 분할 패턴들(BM1, BM2)과 단면상 배치된 위치가 상이하고, 평면상 형상이 상이하여 그 기능이 일부 다를 수 있으나, 혼색을 방지하는 취지에서 분할 패턴들(BM1, BM2)의 한 종류일 수 있다.
본 발명에서 제1 표시층(100)과 제2 표시층(200)은 소정의 셀 갭(GP)을 형성할 수 있다. 본 실시예에서 셀 갭(GP)은 빈 공간으로 설명되나, 본 발명의 일 실시예에서 소정의 물질이 셀 갭(GP)을 채울 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 1a 내지 도 3c와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 4를 참조하면, 본 실시예에 따른 표시 패널(DP-1)은 하부 표시층(100-1, 제1 표시층) 및 상부 표시층(200-1, 제2 표시층)을 포함한다. 하부 표시층(100-1)은 도 3b에서 전술한 하부 표시층(100)과 동일한 구성을 포함할 수 있다. 이에 대한 설명은 생략한다.
본 실시예에서 상부 표시층(200-1)은 제2 베이스층(BS2), 제2 베이스층(BS2)의 상에 배치된 분할 패턴들(BM1, BM2), 컬러 필터들(CF-R, CF-G, CF-B), 컬러 제어층들(CCF-R, CCF-G, CCF-B), 및 분할 격벽(BMW)을 포함할 수 있다. 또한, 상부 표시층(200-1)은 복수 개의 캡핑층들(ENL1-1, ENL2, ENL3)을 더 포함할 수 있다. 도 3b에서 설명한 상부 표시층(200)과 본 실시예의 상부 표시층(200-1)은 캡핑층들(ENL1-1, ENL2, ENL3) 및 이를 에워 쌓는 컬러 제어층들(CCF-R, CCF-G, CCF-B)의 배치관계가 상이함으로, 이를 중점적으로 설명한다.
제1 캡핑층(ENL1)은 컬러 필터들(CF-R, CF-G, CF-B) 상에 배치될 수 있다. 제1 캡핑층(ENL1)은 베이스층(BS2) 상에 배치될 수 있다.
제2 캡핑층(ENL2-1)은 제1 컬러 제어층(CCF-R) 상에 배치될 수 있다. 본 실시예에서 제2 캡핑층(ENL2-1)은 도 3b의 전 면상에 배치된 제2 캡핑층(ENL2)과 달리, 패터닝된 형상으로 제1 컬러 제어층(CCF-R)에만 배치될 수 있다.
제3 캡핑층(ENL3)은 컬러 제어층들(CCF-R, CCF-G, CCF-B) 상에 배치될 수 있다. 제1 캡핑층(ENL1)은 베이스층(BS2) 상에 배치될 수 있다.
본 실시예에서, 제1 컬러 제어층(CCF-R)은 제1 캡핑층(ENL1) 및 제2 캡핑층(ENL2)에 의해 밀봉될 수 있다.
제2 및 제3 컬러 제어층(CCF-G, CCF-B)은 제1 캡핑층(ENL1) 및 제3 캡핑층(ENL3)에 의해 밀봉될 수 있다. 따라서, 제2 및 제3 컬러 제어층(CCF-G, CCF-B)은 제2 캡핑층(ENL2-1)과 이격될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 1a 내지 도 3c와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 5를 참조하면, 본 실시예에 따른 표시 패널(DP-2)은 베이스층(BS), 베이스층(BS) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 봉지층(TFL)을 포함한다. 베이스층(BS), 베이스층(BS) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 봉지층(TFL)은 도 3b에서 설명한 하부 표시층(100)에 포함된 구성과 동일한 구성을 포함할 수 있다. 이에 대한 설명은 생략한다.
봉지층(TFL) 상에 광제어층(OSL)이 배치된다. 광제어층(OSL)은 도 3b에서 설명한 상부 표시층(200)에 대응한다. 상부 표시층(200)과 광제어층(OSL)의 차이점은 제조공정에서 나타난다. 도 3b에서 설명한 상부 표시층(200)이 하부 표시층(100)과 별개의 합착 공정에서 형성된 것과 다르게, 본 실시예의 광제어층(OSL)은 봉지층(TFL) 상에 연속공정을 통해 봉지층(TFL) 상에 직접 형성될 수 있다. 봉지층(TFL)은 평탄면을 제공할 수 있다.
광제어층(OSL)은 봉지층(TFL) 상에 배치된 복수의 절연층들(BL1, BL2), 분할 격벽(BMW), 컬러 제어층들(CCF-R, CCF-G, CCF-B), 컬러 필터들(CF-R, CF-G, CF-B), 및 분할 패턴(BM)을 포함한다. 또한, 광제어층(OSL)은 제1 내지 제3 캡핑층들(ENL-A, ENL-B, ENL-C)을 포함할 수 있다.
복수의 절연층들(BL1, BL2)은 유기 물질 또는 무기 물질을 포함할 수 있다. 제1 절연층(BL1)은 봉지층(TFL) 상에 배치되어 평탄한 상면을 제공하는 평탄층일 수 있다.
제1 절연층(BL1) 상에 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 대응하도록 제1 내지 제3 컬러 제어층들(CCF-R, CCF-G, CCF-B)가 배치된다. 제1 내지 제3 컬러 제어층들(CCF-R, CCF-G, CCF-B)은 발광소자(OLED)에서 생성된 소스광을 흡수한 후 다른 컬러의 광을 생성할 수 있다. 제1 내지 제3 컬러 제어층들(CCF-R, CCF-G, CCF-B)은 입사된 소스광의 일부를 투과 및 산란시킬 수도 있다.
예를 들어, 제1 컬러 제어층(CCF-R)은 블루광을 흡수하여 레드광을 생성하고, 제2 컬러 제어층(CCF-G)은 블루광을 흡수하여 그린광을 생성한다. 즉, 제1 컬러 제어층(CCF-R)과 제2 컬러 제어층(CCF-G)은 서로 다른 양자점들을 포함할 수 있다. 제3 컬러 제어층(CCF-B)은 블루광을 투과시킬 수 있다.
제1 캡핑층(ENL-A)은 제1 절연층(BL1) 상에 배치된다. 제1 캡핑층(ENL-A)은 제1 절연층(BL1)에 증착 되어 공통적으로 배치될 수 있다.
본 발명에서 청구항에 표현된 '기저층'은 본 실시예에 따르면 제1 절연층(BL1)으로 정의될 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 절연층(BL1)은 생략될 수 있으며, 이때, 제1 캡핑층(ENL-A)은 봉지층(TFL) 상에 직접 형성될 수 있다.
또한, 봉지층(TFL)에 포함된 무기층들 중 제2 캡핑층(ENL-B)과 가장 인접하게 배치된 무기층이 제1 캡핑층(ENL-A)과 동일 물질을 포함하는 경우, 제1 캡핑층(ENL-A)은 봉지층(TFL)의 상기 무기층으로 대체될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에서, 제1 컬러 제어층(CCF-R)은 제1 캡핑층(ENL-A)에 의해 커버될 수 있다. 따라서, 제1 컬러 제어층(CCF-R)은 제1 절연층(BL1) 및 제1 캡핑층(ENL-A)에 의해 밀봉될 수 있다.
제1 캡핑층(ENL-A) 중 제1 화소 영역(PXA-R)과 중첩하는 제1 캡핑층(ENL-A)은 제1 컬러 제어층(CCF-R)과 제2 캡핑층(ENL-B) 사이에 배치되어 제1 컬러 제어층(CCF-R) 및 제2 캡핑층(ENL-B)과 접촉한다.
제1 캡핑층(ENL-A) 중 제2 및 제3 화소 영역(PXA-G, PXA-B)과 중첩하는 제1 캡핑층(ENL-A)은 제1 절연층(BL1)과 제2 및 제3 컬러 제어층(CCF-G, CCF-B) 사이에 배치되어 제1 절연층(BL1) 및 제2 및 제3 컬러 제어층(CCF-G, CCF-B)과 접촉한다.
제2 캡핑층(ENL-B)은 제1 절연층(BL1) 상에 배치된다. 제2 캡핑층(ENL-B)은 제1 절연층(BL1)에 증착 되어 공통적으로 배치될 수 있다.
제2 캡핑층(ENL-B) 중 제1 화소 영역(PXA-R)과 중첩하는 제2 캡핑층(ENL-B)은 제1 캡핑층(ENL-A)과 제3 캡핑층(ENL-C) 사이에 배치되어 제1 캡핑층(ENL-A) 및 제3 캡핑층(ENL-C)과 접촉한다.
제2 캡핑층(ENL-B) 중 제2 및 제3 화소 영역(PXA-G, PXA-B)과 중첩하는 제2 캡핑층(ENL-B)은 제3 캡핑층(ENL-C)과 제2 및 제3 컬러 제어층(CCF-G, CCF-B) 사이에 배치되어 제3 캡핑층(ENL-C) 및 제2 및 제3 컬러 제어층(CCF-G, CCF-B)과 접촉한다.
제2 및 제3 컬러 제어층(CCF-F, CCF-B)은 제1 캡핑층(ENL-A) 및 제2 캡핑층(ENL-B)에 의해 밀봉될 수 있다.
제3 캡핑층(ENL-C)은 제1 절연층(BL1) 상에 배치된다. 제3 캡핑층(ENL-C)은 제1 절연층(BL1)에 증착 되어 공통적으로 배치될 수 있다.
제3 캡핑층(ENL-C) 중 제1 화소 영역(PXA-R)과 중첩하는 제3 캡핑층(ENL-C)은 제2 캡핑층(ENL-B)상에 배치되어 제2 캡핑층(ENL-B)과 접촉하고, 제3 캡핑층(ENL-C) 중 제2 및 제3 화소 영역(PXA-G, PXA-B)과 중첩하는 제3 캡핑층(ENL-C)은 제2 및 제3 컬러 제어층(CCF-F, CCF-B)상에 배치되어 제2 및 제3 컬러 제어층(CCF-F, CCF-B)과 접촉할 수 있다.
분할 격벽(BMW)은 제2 캡핑층(ENL-B) 중 주변 영역(NPXA)과 중첩하는 제2 캡핑층(ENL-B) 상에 배치될 수 있다. 분할 격벽(BMW)의 일 부분은 제2 캡핑층(ENL-B)에 의해 커버되고 나머지 부분은 제3 캡핑층(ENL-C)에 의해 커버될 수 있다. 분할 격벽(BMW)은 블랙 성분을 포함할 수 있다.
제3 캡핑층(ENL-C) 상에 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 대응하도록 제1 내지 제3 컬러 필터(CF-R, CF-G, CF-B)가 배치된다. 제1 내지 제3 컬러 필터(CF-R, CF-G, CF-B)는 서로 다른 파장대를 흡수하는 안료 및/또는 염료를 포함한다. 제1 컬러 필터(CF-R)는 레드 컬러 필터이고, 제2 컬러 필터(CF-G)는 그린 컬러 필터이고, 제3 컬러 필터(CF-B)는 블루 컬러 필터일 수 있다.
분할 패턴(BM)은 주변 영역(NPXA)과 중첩하는 제1 내지 제3 컬러 필터(CF-R, CF-G, CF-B) 상에 배치된다. 다만, 이에 한정되는 것은 아니며, 분할 패턴(BM)은 주변 영역(NPXA)과 중첩하는 제3 캡핑층(ENL-C) 상에 배치될 수 있다.
분할 패턴(BM)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
제2 절연층(BL2)은 제1 내지 제3 컬러 필터(CF-R, CF-G, CF-B) 및 분할 패턴(BM)을 커버할 수 있다. 제2 절연층(BL2)은 유기 물질을 포함할 수 있다. 도시되지 않았으나, 제2 절연층(BL2) 상에 보호기판이 더 배치될 수도 있다. 보호기판은 플라스틱 기판 또는 유리 기판을 포함할 수 있다.
본 실시예는 도 3b에 설명한 표시 패널(DP)와 달리 하부 표시층(100) 및 상부 표시층(200)이 소정의 셀 갭(GP)을 형성하며 실런트(SLM)에 의해 결합되는 것과 달리, 광제어층(OSL)이 봉지층(TFL) 상에 연속 공정에 의해 형성될 수 있다.
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 표시 패널 제조 방법의 단면도들이다. 도 1a 내지 도 3c와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
본 실시예에 따른 표시 패널 제조 방법은, 기저층 상에 제1 캡핑층을 형성하는 단계, 상기 기저층 상에서 제1 차 열처리 단계를 통해 양자점을 포함하는 제1 컬러 제어층을 형성하는 단계, 상기 제1 캡핑층과 함께 상기 제1 컬러 제어층을 밀봉하는 제2 캡핑층을 형성하는 단계, 상기 제2 캡핑층 상에서, 상기 제1 컬러 제어층과 상이한 양자점을 포함하는 제2 컬러 제어층 및 산란 입자를 포함하는 제3 컬러 제어층을 형성하는 단계를 포함할 수 있다.
또한, 상기 제2 캡핑층 형성 후, 상기 제3 컬러 제어층 형성 단계는, 230℃온도 조건에서 제2 차 열처리 단계를 통해 형성되고, 상기 제3 컬러 제어층 형성 후, 상기 제2 컬러 제어층 형성 단계는, 180℃온도 조건에서 제3차 열처리 단계를 통해 형성될 수 있다.
또한, 상기 제2 캡핑층 형성 후, 상기 제2 컬러 제어층 및 상기 제3 컬러 제어층을 형성 단계 중 적어도 어느 하나는, 열처리 단계를 통해 형성될 수 있다. 이하, 도 6a 내지 도 6f를 참조하여 보다 상세하게 설명한다.
도 6a를 참조하면, 본 실시예에 따른 표시 패널 제조 방법은, 하부 표시층 제공 단계를 포함한다. 하부 표시층(BS2) 상에는 복수의 개구부들(BM1-OP, BM2-OP)이 정의된 분할 패턴들(BM1, BM2), 개구부들(BM1-OP, BM2-OP)에 대응하게 형성된 컬러 필터들(CF-R, CF-G, CF-B), 컬러 필터들(CF-R, CF-G, CF-B)를 커버하는 제1 캡핑층(ENL1), 및 제1 캡핑층(ENL1) 상에서 제1 컬러 필터(CF-R)에 대응하게 형성된 제1 컬러 제어층(CCF-R)이 제공될 수 있다.
제1 캡핑층(ENL1)을 형성하는 단계는, 화학기상증착법(CVD, Chemical Vapor Deposition)을 통해 베이스층(BS2) 상에 형성될 수 있다.
제1 컬러 제어층(CCF-R)을 형성하는 단계는, 포토레지스트 공정을 통해 형성될 수 있다. 예를 들어, 양자점들을 포함하는 초기 조성물을 제1 컬러 필터(CF-R)와 중첩하는 제1 캡핑층(ENL1) 상에 코팅 후, 노광 공정, 현상 공정, 및 질소(N2) 조건에서 제1 차 열처리 공정을 통해 형성될 수 있다.
이후, 도 6b를 참조하면, 본 실시예에 따른 표시 패널 제조 방법은, 제2 캡핑층을 형성하는 단계를 포함할 수 있다.
제2 캡핑층(ENL2)은 화학기상증착법(CVD, Chemical Vapor Deposition)을 통해 베이스층(BS2)상에 형성될 수 있다. 제2 캡핑층(ENL2)은 제1 컬러 제어층(CCF-R)을 커버할 수 있다. 따라서, 제1 컬러 제어층(CCF-R)은 제1 캡핑층(ENL1) 및 제2 캡핑층(ENL2)에 의해 밀봉될 수 있다.
이후, 도 6c를 참조하면, 본 실시예에 따른 표시 패널 제조 방법은, 제3 컬러 제어층 형성 단계를 포함할 수 있다. 제3 컬러 제어층(CCF-B)은 포토레지스트 공정을 통해 형성될 수 있다. 예를 들어, 산란입자(산란체)를 포함하는 초기 조성물을 제3 컬러 필터(CF-B)와 중첩하는 제1 캡핑층(ENL1) 상에 코팅 후, 노광 공정, 현상 공정, 및 소정의 온도 조건에서 제2차 열처리 공정을 통해 형성될 수 있다. 상기 온도는 대략 230℃일 수 있으며, 베이크 공정 시간은 대략 20분 내외일 수 있다.
제3 컬러 제어층(CCF-B)을 형성하는 베이크 공정을 진행하는 동안, 제1 컬러 제어층(CCF-R) 또한 소정의 열을 인가 받게 된다. 이때, 열 또는 광 에너지에 의해 제1 컬러 제어층(CCF-R)의 효율이 증가할 수 있다.
이후, 도 6d를 참조하면, 본 실시예에 따른 표시 패널 제조 방법은, 제2 컬러 제어층 형성 단계를 포함할 수 있다. 제2 컬러 제어층(CCF-G)은 포토레지스트 공정을 통해 형성될 수 있다. 예를 들어, 양자점들을 포함하는 초기 조성물을 제2 컬러 필터(CF-G)와 중첩하는 제1 캡핑층(ENL1) 상에 코팅 후, 노광 공정, 현상 공정, 및 소정의 온도 조건에서 제3차 열처리 공정을 통해 형성될 수 있다. 상기 온도는 대략 180℃일 수 있으며, 베이크 공정 시간은 대략 20분 내외일 수 있다.
제2 컬러 제어층(CCF-G)을 형성하는 베이크 공정을 진행하는 동안, 제1 컬러 제어층(CCF-R) 또한 소정의 열을 인가 받게 된다. 이때, 열 또는 광 에너지에 의해 제1 컬러 제어층(CCF-R)의 효율이 증가할 수 있다.
이후, 도 6e를 참조하면, 본 실시예에 따른 표시 패널 제조 방법은, 제3 캡핑층(ENL3) 형성 단계를 포함할 수 있다.
제3 캡핑층(ENL3)은 화학기상증착법(CVD, Chemical Vapor Deposition)을 통해 베이스층(BS2) 상에 형성될 수 있다. 제3 캡핑층(ENL3)은 제1 내지 제3 컬러 제어층(CCF-R, CCF-G, CCF-B)을 커버할 수 있다. 따라서, 제2 및 제3 컬러 제어층(CCF-G, CCF-B)은 제2 캡핑층(ENL2) 및 제3 캡핑층(ENL3)에 의해 밀봉될 수 있다.
이후, 도 6f를 참조하면, 본 실시예에 따른 표시 패널 제조 방법은 분할 격벽 형성 단계를 더 포함할 수 있다.
분할 격벽(BMW)은 제1 내지 제3 컬러 제어층(CCF-R, CCF-G, CCF-B) 사이에 배치되고, 제3 캡핑층(ENL3)에 의해 일부가 커버될 수 있다. 분할 격벽(BMW)은 분할 패턴들(BM1, BM2) 중 어느 하나와 동일 물질을 포함할 수 있다. 분할 격벽(BMW)은 블랙 성분을 포함하는 물질을 분할 패턴들(BM1, BM2)과 중첩하는 제3 캡핑층(ENL3) 상에 도포 후, 소정의 온도 조건에서 베이크 공정을 통해 형성될 수 있다. 상기 온도는 대략 180℃일 수 있으며, 베이크 공정 시간은 대략 20분 내외일 수 있다.
분할 격벽(BMW)을 형성하는 베이크 공정을 진행하는 동안, 제1 컬러 제어층(CCF-R) 또한 소정의 열을 인가 받게 된다. 이때, 열 또는 광 에너지에 의해 제1 컬러 제어층(CCF-R)의 효율이 증가할 수 있다.
본 발명에 따르면, 상부 표시층(200)을 형성 한 후, 제1 내지 제3 컬러 제어층(CCF-R, CCF-G, CCF-B)의 성능 평가를 위해 고온조건에서 HTOL(High Temp Operating Life) 테스트를 진행할 수 있다.
이때, 열 또는 광 에너지에 의해 효율이 변하는 제1 컬러 제어층(CCF-R)은 기 진행된 열처리 공정으로 인해 HTOL(High Temp Operating Life) 테스트를 진행하는 동안 효율이 향상되지 않고 일정 또는 소폭 감소하는 효율을 나타낼 수 있다. 따라서, 블루광을 흡수하여 레드광을 생성하는 제1 컬러 제어층(CCF-R)은 HTOL(High Temp Operating Life) 테스트 시 안정적인 효율을 가질 수 있다. 이에 따라, 신뢰성이 향상된 표시 패널(DP)을 제공할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
CCF-R, CCF-G, CCF-B: 컬러 제어층
CF-R, CF-G, CF-B: 컬러 필터들
BM1, BM2: 분할 패턴들
DA: 표시 영역
NDA: 비표시 영역
PXA: 화소 영역
NPXA: 주변 영역
ENL1, ENL2, ENL3: 캡핑층들

Claims (20)

  1. 소스광을 생성하는 발광소자를 포함하는 제1 표시층;
    상기 소스광의 출사 방향으로 상기 제1 표시층 상에 배치된 제1 컬러 필터;
    상기 제1 표시층 및 상기 제1 컬러 필터 사이에 배치되고, 상기 제1 표시층과 마주하는 제1 면 및 상기 제1 컬러 필터와 마주하는 제2 면을 포함하는 제1 컬러 제어층; 및
    상기 제1 컬러 제어층의 상기 제1 면 및 상기 제2 면을 밀봉하는 캡핑층들을 포함하고,
    상기 캡핑층들 중,
    상기 제1 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치된 캡핑층의 제1-1 두께는,
    상기 제1 컬러 제어층의 상기 제2 면과 상기 제1 컬러 필터 사이에 배치된 캡핑층의 제2-1 두께와 상이한 표시 패널.
  2. 제1 항에 있어서,
    상기 캡핑층들은,
    제1 내지 제3 캡핑층을 포함하고,
    상기 제1 캡핑층은,
    상기 제1 컬러 제어층의 상기 제2 면과 상기 제1 컬러 필터 사이에 배치되고,
    상기 제2 캡핑층 및 상기 제3 캡핑층은,
    상기 제1 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치되고,
    상기 제2-1 두께는,
    상기 제1-1 두께보다 작은 것을 특징으로 하는 표시 패널.
  3. 제2 항에 있어서,
    상기 제1 컬러 필터와 이격된 제2 컬러 필터;
    상기 제2 컬러 필터와 중첩하고 상기 소스광을 제공받아 상기 제1 컬러 제어층과 다른 광을 제공하고 상기 제1 표시층과 마주하는 제1 면 및 상기 제1 컬러 필터와 마주하는 제2 면을 포함하는 제2 컬러 제어층을 더 포함하고,
    상기 제1 캡핑층 및 제2 캡핑층은,
    상기 제2 컬러 제어층의 상기 제2 면과 상기 제2 컬러 필터 사이에 배치되고,
    상기 제3 캡핑층은,
    상기 제2 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치되는 것을 특징으로 하는 표시 패널.
  4. 제3 항에 있어서,
    상기 캡핑층들 중,
    상기 제2 컬러 제어층의 상기 제2 면과 상기 제2 컬러 필터 사이에 배치된 캡핑층의 제2-2 두께는,
    상기 제1-1 두께와 동일하고, 상기 제2 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치된 캡핑층의 제1-2 두께보다 큰 것을 특징으로 하는 표시 패널.
  5. 제3 항에 있어서,
    상기 제1 컬러 제어층 및 상기 제2 컬러 제어층 각각은,
    양자점을 포함하는 것을 특징으로 하는 표시 패널.
  6. 제3 항에 있어서,
    상기 제2 컬러 필터와 이격된 제3 컬러 필터;
    상기 제3 컬러 필터와 중첩하고 상기 소스광을 제공받아, 상기 제1 컬러 제어층 및 상기 제2 컬러 제어층과 다른 광을 제공하는 제3 컬러 제어층을 더 포함하는 것을 특징으로 하는 표시 패널.
  7. 제6 항에 있어서,
    적어도 일부가 상기 제1 내지 상기 제3 컬러 제어층 사이의 이격 공간과 중첩하는 분할 패턴을 더 포함하는 것을 특징으로 하는 표시 패널.
  8. 제7 항에 있어서,
    상기 분할 패턴은,
    상기 제3 컬러 필터와 동일 물질을 포함하는 것을 특징으로 하는 표시 패널.
  9. 제6 항에 있어서,
    상기 제1 내지 상기 제3 컬러 제어층 사이의 이격 공간에 배치되는 분할 격벽을 더 포함하는 것을 특징으로 하는 표시 패널.
  10. 제1 항에 있어서,
    상기 제2-1 두께는,
    상기 제1-1 두께보다 큰 것을 특징으로 하는 표시 패널.
  11. 소스광을 생성하는 발광소자를 포함하는 제1 표시층; 및
    상기 소스광의 출사 방향으로 상기 제1 표시층 상에 배치되고, 서로 이격된 제1 컬러 필터 및 제2 컬러 필터;
    상기 제1 컬러 필터와 상기 제1 표시층 사이에 배치된 제1 컬러 제어층, 및 상기 제2 컬러 필터와 상기 제1 표시층 사이에 배치된 제2 컬러 제어층; 및
    상기 제1 컬러 제어층과 상기 제2 컬러 제어층을 밀봉하는 캡핑층들을 포함하고,
    상기 제1 컬러 제어층 및 상기 제2 컬러 제어층 각각은,
    상기 제1 표시층과 마주하는 제1 면 및 상기 제1 면과 상기 출사 방향으로 대향되는 제2 면을 포함하고,
    상기 제1 컬러 제어층의 상기 제2 면과 상기 제1 컬러 필터 사이에 배치된 캡핑층의 제2-1 두께는,
    상기 제2 컬러 제어층의 상기 제2 면과 상기 제2 컬러 필터 사이에 배치된 캡핑층의 제2-2 두께와 상이한 표시 패널.
  12. 제11 항에 있어서,
    상기 캡핑층들은,
    제1 내지 제3 캡핑층을 포함하고,
    상기 제1 캡핑층은,
    상기 제1 컬러 제어층의 상기 제2 면과 상기 제1 컬러 필터 사이, 및 상기 제2 컬러 제어층의 상기 제2 면과 상기 제2 컬러 필터 사이에 배치되고,
    상기 제2 캡핑층은,
    상기 제1 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이, 및 상기 제2 컬러 제어층의 상기 제2 면과 상기 제1 캡핑층 사이에 배치되는 것을 특징으로 하는 표시 패널.
  13. 제12 항에 있어서,
    상기 제3 캡핑층은,
    상기 제1 컬러 제어층과 중첩하는 영역에서, 상기 제2 캡핑층과 상기 제1 표시층 사이에 배치되고,
    상기 제2 컬러 제어층과 중첩하는 영역에서, 상기 제2 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치되는 것을 특징으로 하는 표시 패널.
  14. 제13 항에 있어서,
    상기 제2-1 두께는,
    상기 2-2 두께보다 작은 것을 특징으로 하는 표시 패널.
  15. 제14 항에 있어서,
    상기 제1 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치된 캡핑층의 제1-1 두께는,
    상기 제2 컬러 제어층의 상기 제1 면과 상기 제1 표시층 사이에 배치된 캡핑층의 제1-2 두께보다 큰 것을 특징으로 하는 표시 패널.
  16. 제15 항에 있어서,
    상기 제1-1 두께는,
    상기 제2-2 두께와 동일한 것을 특징으로 하는 표시 패널.
  17. 제16 항에 있어서,
    제1 항에 있어서,
    상기 제1 컬러 제어층 및 상기 제2 컬러 제어층 각각은,
    양자점을 포함하는 것을 특징으로 하는 표시 패널.
  18. 기저층 상에 제1 캡핑층을 형성하는 단계;
    상기 기저층 상에서 제1 차 열처리 단계를 통해 양자점을 포함하는 제1 컬러 제어층을 형성하는 단계;
    상기 제1 캡핑층과 함께 상기 제1 컬러 제어층을 밀봉하는 제2 캡핑층을 형성하는 단계;
    상기 제2 캡핑층 상에서, 상기 제1 컬러 제어층과 상이한 양자점을 포함하는 제2 컬러 제어층 및 산란 입자를 포함하는 제3 컬러 제어층을 형성하는 단계를 포함하는 표시 패널 제조 방법.
  19. 제18 항에 있어서,
    상기 제2 캡핑층 형성 후,
    상기 제2 컬러 제어층 및 상기 제3 컬러 제어층을 형성 단계 중 적어도 어느 하나는,
    열처리 단계를 통해 형성되는 것을 특징으로 하는 표시 패널 제조 방법.
  20. 제19 항에 있어서,
    상기 제3 컬러 제어층을 형성하는 단계 후,
    상기 제2 캡핑층과 함께 상기 제2 컬러 제어층 및 상기 제3 컬러 제어층을 밀봉하는 제3 캡핑층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널 제조 방법.
KR1020210004422A 2021-01-13 2021-01-13 표시 패널 KR20220102680A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210004422A KR20220102680A (ko) 2021-01-13 2021-01-13 표시 패널
US17/528,376 US20220223653A1 (en) 2021-01-13 2021-11-17 Display panel and manufacturing method of the same
CN202210026897.XA CN114765203A (zh) 2021-01-13 2022-01-11 显示面板和制造显示面板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210004422A KR20220102680A (ko) 2021-01-13 2021-01-13 표시 패널

Publications (1)

Publication Number Publication Date
KR20220102680A true KR20220102680A (ko) 2022-07-21

Family

ID=82322506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210004422A KR20220102680A (ko) 2021-01-13 2021-01-13 표시 패널

Country Status (3)

Country Link
US (1) US20220223653A1 (ko)
KR (1) KR20220102680A (ko)
CN (1) CN114765203A (ko)

Also Published As

Publication number Publication date
CN114765203A (zh) 2022-07-19
US20220223653A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
US12022687B2 (en) Display panel
KR20200097379A (ko) 표시패널 및 그 제조방법
US11469287B2 (en) Display panel and method for manufacturing the same
EP3940784A1 (en) Display panel
EP4228000A1 (en) Display panel and manufacturing method therefor
KR20200133086A (ko) 표시 패널
CN113168043B (zh) 显示面板
EP3893284A1 (en) Display panel
CN111722441A (zh) 显示面板
US20230169914A1 (en) Display panel and fabricating method of the same
US11665949B2 (en) Display panel
US11600804B2 (en) Display panel including a capping layer
CN113744677A (zh) 显示面板
KR20210025750A (ko) 표시패널
KR20220102680A (ko) 표시 패널
EP4057357A2 (en) Display panel and manufacturing method thereof
US20230068622A1 (en) Display panel and manufacturing method of the same
US20230157120A1 (en) Display device
US20240099112A1 (en) Display device
KR20220167818A (ko) 표시 패널 및 이의 제조방법
KR20210005402A (ko) 표시패널
KR20210124556A (ko) 표시 패널
KR20210005403A (ko) 표시패널

Legal Events

Date Code Title Description
A201 Request for examination