KR20220092598A - 리소그래피 마스크들의 보정에서의 마스크 제조 모델들의 사용 - Google Patents
리소그래피 마스크들의 보정에서의 마스크 제조 모델들의 사용 Download PDFInfo
- Publication number
- KR20220092598A KR20220092598A KR1020227018743A KR20227018743A KR20220092598A KR 20220092598 A KR20220092598 A KR 20220092598A KR 1020227018743 A KR1020227018743 A KR 1020227018743A KR 20227018743 A KR20227018743 A KR 20227018743A KR 20220092598 A KR20220092598 A KR 20220092598A
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- lithography
- design
- lithographic
- model
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/76—Patterning of masks by imaging
- G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
리소그래피 프로세스는 리소그래피 소스, 수집/조명 광학계, 투영 광학계, 레지스트, 및/또는 후속 제조 단계들을 포함할 수 있는, 리소그래피 마스크를 위한 설계 및 리소그래피 구성의 설명에 의해 설명된다. 실제 리소그래피 프로세스는 공칭 마스크 설계와 상이할 수 있는, 마스크 설계로부터 제조된 리소그래피 마스크를 사용한다. 마스크 제조 모델은 마스크 설계로부터 리소그래피 마스크를 제조하기 위한 프로세스를 모델링한다. 전형적으로, 이것은 마스크 블랭크 상의 레지스트의 e-빔 노광, 패터닝된 레지스트를 형성하기 위한 노광된 레지스트의 프로세싱, 및 패터닝된 레지스트를 사용한 마스크 블랭크의 에칭을 포함하는 전자-빔(e-빔) 프로세스이다. 마스크 제조 모델은, 보통 다른 프로세스 모델들과 함께, 리소그래피 프로세스의 결과를 추정하기 위해 사용된다. 그 후 시뮬레이션 결과에 기초하여 마스크 설계에 마스크 보정이 적용된다.
Description
관련 출원(들)에 대한 상호 참조
본 출원은 2019년 11월 4일자로 출원된 미국 가특허 출원 제62/930,134호 "Simulated Lithography Mask in OPC Correction"에 대하여 35 U.S.C. § 119(e)의 규정에 따라 우선권을 주장한다. 전술한 내용 모두의 주제는 그 전체가 본 명세서에 참조로 포함된다.
기술분야
본 개시내용은 포토리소그래피(일명, 리소그래피)에 관한 것으로, 보다 상세하게는, 리소그래피 마스크들의 설계를 개선하기 위해 마스크 제조를 모델링하는 것에 관한 것이다.
반도체 웨이퍼들의 제조에서의 하나의 단계는 리소그래피를 수반한다. 전형적인 리소그래피 프로세스에서, 소스는 리소그래피 마스크를 조명하기 위해 수집/조명 광학계들에 의해 수집되고 지향되는 광을 생성한다. 투영 광학계들은 조명된 마스크에 의해 생성된 패턴을 웨이퍼 상에 릴레이하여, 조명 패턴에 따라 웨이퍼 상의 레지스트를 노광한다. 패터닝된 레지스트는 이어서 웨이퍼 상에 구조물들을 제조하는 프로세스에서 사용된다.
다양한 기술들은 리소그래피 마스크의 설계를 포함하는 리소그래피 프로세스를 개선하는 것에 관한 것이다. 이러한 기술들 중 다수에서, 리소그래피 마스크 설계는 일부 프로세스 모델에 대한 입력으로서 사용되고, 이는 그 후 소정의 프로세스 결과를 예측한다. 이 결과는 리소그래피 마스크의 설계를 수정하기 위해 사용될 수 있다. 많은 경우들에서, 프로세스 모델은 실제 제조 실험들로부터의 데이터에 대해 회귀될 수 있다. 테스트 패턴들을 포함하는 상이한 리소그래피 마스크 설계들이 리소그래피 프로세스를 통해 실행된다. 결과적인 구조물들은 프로세스 모델을 교정하기 위해 측정되고 사용된다.
현재의 프로세스 모델들은 전형적으로 마스크 자체의 제조 동안 발생할 수 있는 효과들을 직접 다루지 않는다. 오히려, 리소그래피 마스크 설계는 프로세스 모델에 대한 입력으로서 사용되고, 마스크 제조의 임의의 효과들은 다른 프로세스 효과들과 함께 합쳐지고, 아마도 경험적 데이터에 대한 회귀에 의해 고려된다. 그러나, 리소그래피가 더 짧은 파장 범위들(예를 들어, 대략 13.3 내지 13.7nm의 극자외선(EUV; extreme ultraviolet)) 및 더 작은 기하형상들(예를 들어, 대략 20nm, 14nm 및 더 작은 최소 피처 크기들을 갖는 10nm, 7nm 및 더 작은 기술 노드들)로 이동함에 따라, 이러한 마스크 제조 효과들에 대한 민감도는 증가하고, 종래의 합쳐진 접근법은 최적이 아닌 마스크 설계들을 초래할 수 있다.
특정 양태들은 리소그래피 마스크들의 설계들을 개선하기 위한 방법에 관한 것이다. 리소그래피 프로세스는 리소그래피 소스, 수집/조명 광학계, 투영 광학계, 레지스트, 및/또는 후속 제조 단계들을 포함할 수 있는, 리소그래피 마스크를 위한 설계 및 리소그래피 구성의 설명에 의해 설명된다. 실제 리소그래피 프로세스는 공칭 마스크 설계와 상이할 수 있는, 마스크 설계로부터 제조된 리소그래피 마스크를 사용한다. 마스크 제조 모델은 마스크 설계로부터 리소그래피 마스크를 제조하기 위한 프로세스를 모델링한다. 전형적으로, 이것은 마스크 블랭크 상의 레지스트의 e-빔 노광, 패터닝된 레지스트를 형성하기 위한 노광된 레지스트의 프로세싱, 및 패터닝된 레지스트에 따른 마스크 블랭크 상의 재료의 에칭을 포함하는 전자-빔(e-빔) 프로세스이다. 마스크 제조 모델은, 보통 다른 프로세스 모델들과 함께, 리소그래피 프로세스의 결과, 예를 들어 웨이퍼를 조명하는 에어리얼 이미지(aerial image), 웨이퍼 상의 인쇄된 패턴, 또는 인쇄된 패턴의 임계 치수들을 추정하기 위해 사용된다. 그 후 추정된 결과에 기초하여 마스크 설계에 마스크 보정이 적용된다. 이 프로세스는 다수의 반복들(iterations)에 대해 반복될 수 있다.
다른 양태들은 컴포넌트들, 디바이스들, 시스템들, 개선들, 방법들, 프로세스들, 애플리케이션들, 컴퓨터 판독가능 매체들, 및 상기 중 임의의 것에 관련된 다른 기술들을 포함한다.
본 개시내용은 아래에 주어지는 상세한 설명으로부터 그리고 본 개시내용의 실시예들의 첨부 도면들로부터 더 충분히 이해될 것이다. 도면들은 본 개시내용의 실시예들의 지식 및 이해를 제공하기 위해 사용되고 본 개시내용의 범위를 이러한 특정 실시예들로 제한하지 않는다. 또한, 도면들은 반드시 축척대로 그려진 것은 아니다.
도 1은 본 개시내용의 일부 실시예들에 따른 리소그래피 마스크의 설계를 개선하기 위한 흐름도를 도시한다.
도 2a는 본 개시내용의 실시예들에서 사용하기에 적합한 마스크 제조 프로세스를 도시한다.
도 2b는 본 개시내용의 실시예들에서 사용하기에 적합한 EUV 리소그래피 프로세스를 도시한다.
본 개시내용의 실시예들에 따라서, 도 3a는 그려진 마스크 설계를 도시하고, 도 3b는 보정된 마스크 설계를 도시하고, 도 3c는 인쇄된 마스크 패턴을 도시한다.
도 3d는 도 3b 및 도 3c의 보정된 마스크 설계와 인쇄된 마스크 패턴의 비교를 도시한다.
도 4는 마스크 제조 프로세스를 포함하는 리소그래피 프로세스의 시뮬레이션을 도시한다.
도 5는 본 개시내용의 일부 실시예들에 따른 리소그래피 마스크의 설계를 개선하기 위한 흐름도를 도시한다.
도 6은 본 개시내용의 일부 실시예들에 따른, 마스크 에러 보정을 포함하는 리소그래피 마스크의 설계를 개선하기 위한 흐름도를 도시한다.
도 7은 본 개시내용의 일부 실시예들에 따른 집적 회로의 설계 및 제조 동안 사용되는 다양한 프로세스들의 흐름도를 도시한다.
도 8은 본 개시내용의 실시예들이 동작할 수 있는 예시적인 컴퓨터 시스템의 추상도를 도시한다.
도 1은 본 개시내용의 일부 실시예들에 따른 리소그래피 마스크의 설계를 개선하기 위한 흐름도를 도시한다.
도 2a는 본 개시내용의 실시예들에서 사용하기에 적합한 마스크 제조 프로세스를 도시한다.
도 2b는 본 개시내용의 실시예들에서 사용하기에 적합한 EUV 리소그래피 프로세스를 도시한다.
본 개시내용의 실시예들에 따라서, 도 3a는 그려진 마스크 설계를 도시하고, 도 3b는 보정된 마스크 설계를 도시하고, 도 3c는 인쇄된 마스크 패턴을 도시한다.
도 3d는 도 3b 및 도 3c의 보정된 마스크 설계와 인쇄된 마스크 패턴의 비교를 도시한다.
도 4는 마스크 제조 프로세스를 포함하는 리소그래피 프로세스의 시뮬레이션을 도시한다.
도 5는 본 개시내용의 일부 실시예들에 따른 리소그래피 마스크의 설계를 개선하기 위한 흐름도를 도시한다.
도 6은 본 개시내용의 일부 실시예들에 따른, 마스크 에러 보정을 포함하는 리소그래피 마스크의 설계를 개선하기 위한 흐름도를 도시한다.
도 7은 본 개시내용의 일부 실시예들에 따른 집적 회로의 설계 및 제조 동안 사용되는 다양한 프로세스들의 흐름도를 도시한다.
도 8은 본 개시내용의 실시예들이 동작할 수 있는 예시적인 컴퓨터 시스템의 추상도를 도시한다.
본 개시내용의 양태들은 리소그래피 마스크들의 보정을 위한 마스크 제조 모델들의 사용에 관한 것이다. 리소그래피가 더 짧은 파장 범위들(예를 들어, 대략 13.3 내지 13.7nm의 EUV) 및 더 작은 기하형상들(예를 들어, 20nm, 14nm 및 더 작은 피처 크기들을 갖는 10nm, 7nm 및 더 작은 기술 노드들)로 이동함에 따라, 리소그래피 마스크들을 설계하고 집적 회로들의 제조에서 그들의 사용을 시뮬레이션하기 위한 프로세스는 더 복잡해진다. 더 긴 파장들 및 더 큰 기하형상들에서 존재하지 않거나 무시가능한 효과들은 더 이상 무시되지 않을 수 있다. 예를 들어, 더 높은 광자 에너지들은 동일한 에너지 노광에 대해 더 낮은 광자 카운트들을 초래한다. 이것은 이전에 무시가능하거나 존재하지 않는 확률적 결함 메커니즘들을 초래할 수 있다.
리소그래피 마스크의 설계는 전체 설계 프로세스의 중요한 부분이다. 통상적으로, 마스크 설계는 마스크 보정 기술들을 사용한다. "이상적인(ideal)" 또는 "그려진(drawn)" 마스크 설계는 먼저 생성된다. 그러나, 그려진 마스크 설계는 진보된 기술 노드들에 존재하는 파장-미만(sub-wavelength), 산란 및 다른 프로세스 효과들을 고려하지 않는다. 따라서, 그려진 마스크 설계는, 실제 리소그래피 프로세스에서 사용될 때, 그려진 설계에 가까운 결과를 생성할 "보정된(corrected)" 마스크 설계를 생성하도록 보정된다. 마스크 보정들은 통상적으로 전체 칩 설계에 적용된다. 다양한 프로세스 모델들은 마스크 보정 프로세스의 일부로서 사용될 수 있다. 그러나, 이러한 프로세스 모델들은 통상적으로 마스크를 제조하기 위한 프로세스의 모델을 포함하지 않고, 마스크 제조 프로세스는 진보된 기술 노드들에서 무시할 수 없는 효과들을 생성할 수 있다.
본 개시내용의 다양한 실시예들에서, 마스크 제조 모델은 마스크 보정 프로세스에 통합된다. 마스크 제조의 효과들을 더 일반적인 프로세스 모델로 묶기보다는, 별개의 마스크 제조 모델의 사용은 모델링의 정확도를 증가시키고 전체 결과들을 개선할 수 있다. 일부 경우들에서, 별개의 마스크 제조 모델은 랜덤 효과들로서 취급되는 것으로부터, 보정될 수 있는 시스템 영향들로서 취급되는 것으로의 마스크 변동들을 취한다. 이러한 변화의 하나의 가능한 효과는 제조 결함 카운트(예를 들어, 라인 단절들 및 단락들) 및 라인 에지 거칠기(LER; line edge roughness)를 감소시키는 더 정확한 보정들을 포함한다. 이는 웨이퍼 상의 수율을 개선하고, 임계 치수(CD; critical dimension)의 변동들과 같은 확률적 변동들(stochastic variations)을 감소시켜, 더 균일한 디바이스 성능을 초래한다.
도 1은 본 개시내용의 일부 실시예들에 따른 리소그래피 마스크의 설계를 개선하기 위한 흐름도를 도시한다. 이 예시적인 프로세스는 반복적이고, 마스크 보정(150)을 리소그래피 마스크의 현재 설계(110)에 적용하여, 최종 설계(190)에 도달할 때까지 마스크 설계를 개선한다. 반복은 리소그래피 마스크에 대한 현재 설계(110)로 시작한다. 관심 있는 리소그래피 프로세스는 현재 마스크 설계를 사용하여 시뮬레이션된다(130). 시뮬레이션은 마스크 제조 모델(135) 및 통상적으로 또한 리소그래피 프로세스의 다른 부분들에 대한 다른 모델들을 포함하는 리소그래피 프로세스에 대한 모델들에 기초한다. 리소그래피 프로세스의 모델링(130)은 웨이퍼를 조명하는 에어리얼 이미지, 웨이퍼 상의 인쇄된 패턴, 또는 인쇄된 패턴의 임계 치수들(CD)과 같은 현재 마스크 설계에 대한 소정의 결과(139)를 생성한다. 결과들은 또한 노광 및 디포커스 조건들의 범위에 걸친 CD와 같은 상이한 동작 조건들을 고려할 수 있다. 결과는 또한 정규화된 이미지 로그-기울기(NILS= w d(lnI)/dx, 여기서 w는 정규화된 라인 폭이고, d(lnI)/dx는 에어리얼 이미지 강도의 로그의 미분임) 및 마스크 에러 향상 인자(MEEF= d(CDresist)/d(CDmask), 여기서 CDresist는 레지스트 내의 구조물의 CD이고, CDmask는 마스크 상의 대응하는 패턴의 CD임)와 같은 계산된 또는 도출된 메트릭들의 양들을 포함할 수 있다. 더 많은 반복들을 계속할지에 대한 결정이 이루어진다(140). 그렇다면, 설계를 더 개선하기 위해 현재 마스크 설계에 마스크 보정(150)이 적용되고, 추가적인 반복들이 수행된다. 그렇지 않다면, 최종 마스크 설계(190)가 결정된다. 프로세스는 또한 비반복적으로 실행될 수 있다.
도 1의 프로세스는 도 2 및 도 3을 참조하여 더 상세히 설명될 것이다. 도 2a는 마스크 설계로부터 리소그래피 마스크를 제조하기 위한 프로세스를 도시하고, 도 2b는 리소그래피 마스크를 사용하는 극자외선 리소그래피 프로세스를 도시한다. 도 2a에서, 마스크 설계(202)는 전자-빔(e-빔) 라이터(writer)(204)를 제어하는 데 사용된다. 마스크 블랭크(208)는 e-빔 레지스트로 코팅된다. EUV 리소그래피 마스크를 생성하기 위해, 마스크 블랭크는 통상적으로 브래그(Bragg) 반사기, 및 이어서 흡수기를 형성하는 Mo 및 Si의 교호층들(alternating layers)로 코팅된 기판이다. 흡수기들의 예들은 Ta의 화합물들, 예를 들어 TaBON의 일부 형태이다. Ru와 같은 캡핑 층들도 존재할 수 있다.
e-빔 라이터(204)는 마스크 설계(202)의 패턴에 따라 레지스트를 노광하도록 e-빔(205)을 제어한다. 레지스트는 현상되어, 마스크 블랭크(208) 상에 레지스트의 패턴을 생성한다. 그 후 하부 블랭크(208)의 재료들이 프로세싱된다. 예를 들어, EUV 마스크들에 대해, 하부 블랭크는 흡수층에 의해 커버된 다층 반사기를 포함할 수 있다. 레지스트가 제거된 곳에, 흡수 재료가 노광되고 에칭되어 하부 반사기를 노출시킬 수 있고, 따라서 반사성 EUV 리소그래피 마스크를 생성한다.
이어서, 결과적인 마스크는 도 2b에 도시된 리소그래피 구성에서 리소그래피 마스크(230)로서 사용된다. 이 시스템에서, 소스(210)는 마스크(230)를 조명하기 위해 수집/조명 광학계(220)에 의해 수집되고 지향되는 EUV 광을 생성한다. 투영 광학계(240)는 조명 마스크에 의해 생성된 패턴을 웨이퍼(250) 상에 릴레이하여, 조명 패턴에 따라 웨이퍼 상의 레지스트를 노광한다. 이어서, 노광된 레지스트가 현상되어, 웨이퍼 상에 패터닝된 레지스트를 생성한다. 이것은 예를 들어 퇴적, 도핑, 에칭 또는 다른 프로세스들을 통해 웨이퍼 상에 구조물들을 제조하는 데 사용된다.
도 2b에서, 광은 대략 13.5nm 또는 범위 13.3 내지 13.7nm인 EUV 파장 범위 내에 있다. 이러한 파장들에서, 컴포넌트들은 통상적으로 투과성이 아니라 반사성이다. 마스크(230)는 반사성 마스크이고, 광학계(220, 240)도 또한 반사성이고 축외(off-axis)이다. 이것은 단지 일례일뿐이다. 다른 파장들에서, 투과성 마스크들 및/또는 광학계를 이용하는 것, 및 포지티브 또는 네거티브 레지스트를 이용하는 것을 포함하여, 다른 타입들의 리소그래피 시스템들이 또한 이용될 수 있다.
도 2a 및 도 2b에는 2개의 상이한 제조 프로세스들이 존재한다는 점에 유의해야 한다. 도 2a는 리소그래피 마스크의 제조를 도시한다. 그 후 리소그래피 마스크는 도 2b의 제조 프로세스에서 하나의 컴포넌트로서 사용된다.
도 1로 돌아가면, 도 3a 내지 도 3d는 도 1의 프로세스에서의 상이한 마스크들을 묘사한다. 도 1의 프로세스는 전형적으로 리소그래피 마스크의 "그려진" 설계로 시작하는데, 이는 웨이퍼 상에 제조되는 결과적인 구조물의 이상적인 형상을 표현한다. 도 3a는 그려진 마스크 설계를 도시한다. 그려진 설계는 전형적으로 맨해튼 기하형상(Manhattan geometry)(즉, 에지들은 단지 수평 및 수직임)이거나, 때때로 추가적으로 45도(및 135도) 각도들의 에지들을 갖는다. 도 3b는 보정된 마스크 설계 - 즉, 마스크 보정이 적용된 후의 마스크 설계를 도시한다. 그것은 여전히 맨해튼 기하형상이지만, 에지들은 더 복잡한 형상을 갖는다. 웨이퍼 상에 리소그래피 마스크를 투영할 때 회절, 산란 및 다른 효과들을 고려하기 위해, 형상들의 다양한 부분들은 그려진 설계에서보다 더 두껍거나 더 얇다.
도 3a 및 도 3b 둘 다의 마스크 설계들은 실제 리소그래피 마스크를 제조하기 위해 도 2a의 마스크 라이터(204)에 입력될 수 있다. 그러나, 마스크 제조 프로세스는 또한 실제 마스크("인쇄된" 마스크) 상의 패턴이 마스크 라이터에 입력된 마스크 설계와 동일하지 않도록 하는 효과들을 갖는다. 도 3c는 도 3b의 마스크 설계로부터 생기는 인쇄된 마스크를 도시한다. 도 3d는 도 3b의 마스크 설계와 도 3c의 결과적인 인쇄된 마스크 패턴을 비교한다. 마스크 설계의 날카로운 에지들은 마스크 제조 프로세스에 의해 인쇄된 패턴에서 평활화되었다. 도 1의 마스크 제조 모델(135)은 마스크 제조 프로세스에 의해 도입된 효과들을 고려한다.
도 4는 마스크 제조 프로세스를 포함하는, 도 2a 및 도 2b에 도시된 프로세스들의 시뮬레이션을 도시한다. 도 2a의 마스크 제조 프로세스는 모델(405)에 의해 표현된다. 입력은 도 3b에서와 같은 마스크 설계(402)이고, 출력은 도 3c에서와 같은 대응하는 인쇄된 마스크 패턴(432)이다. 리소그래피 마스크가 e-빔 프로세스를 이용하여 제조되는 경우, 마스크 제조 모델(405)은 마스크 블랭크 상의 레지스트의 전자-빔 노광, 패터닝된 레지스트를 형성하기 위한 노광된 레지스트의 프로세싱, 및/또는 패터닝된 레지스트를 사용한 마스크 블랭크 상의 층들의 에칭을 고려할 수 있다. 마스크 제조 동안 직면하는 효과들은 후방 산란된 전자들, 장거리 에칭 효과들, 에칭 바이어스, 및 마이크로 로딩을 포함할 수 있다. 이러한 효과들은 경험적 데이터에 확률적으로 기초하는 것과 같이, 기본 프로세스들을 시뮬레이션함으로써 또는 다른 방식들로 효과들을 모델링함으로써 고려될 수 있다. 하나의 접근법에서, 마스크 제조 모델은 가우시안 커널들의 조합으로부터 구성된다. 이것은 e-빔의 합리적인 근사이지만 에칭 프로세스에 거의 영향을 미치지 않는다. 각각의 커널에 대한 가우시안 파라미터들(반경, 시그마)은 측정된 마스크 데이터에 대해 회귀되고, 그에 의해 모델은 경험적 데이터에 합리적인 피팅을 생성한다.
도 2b의 리소그래피 프로세스의 시뮬레이션은 박스들의 우측 컬럼에 의해 도시되어 있다. 조명 모델(422)은 도 2b의 소스(210)(소스 마스크를 포함함) 및 조명 광학계(220)를 모델링한다. 이들은 마스크를 조명하는 광 패턴(425)을 예측하기 위해 사용된다. 모델(442)은 레지스트를 노광하는 조명(445)을 예측하기 위해, 리소그래피 마스크(230)(도 4의 마스크(432)) 및 투영 광학계(240)의 효과를 고려한다. 이것은 때때로 에어리얼 이미지(445)라고 지칭된다. 레지스트 모델(452)은 에어리얼 이미지로부터의 레지스트의 노광, 화학적 현상, 및 에칭에 의한 것인지 또는 다른 프로세스들에 의한 것인지에 상관없는, 후속 제거와 같은 효과들을 포함할 수 있다. 레지스트의 제거는 웨이퍼 위에 패터닝된 레지스트(454)의 층을 남긴다. 웨이퍼 팹 모델(456)은 그 후 후속 프로세싱, 예를 들어, 에칭, 퇴적, 도핑, 주입 등을 모델링하여, 웨이퍼 상에 디바이스 구조물(458)을 초래한다.
편의상, 도 4에는 물리적 컴포넌트들 또는 프로세스들에 대응하도록 별개의 박스들이 도시되어 있지만, 모델들은 이러한 방식으로 구현될 필요는 없다. 예를 들어, 조명 모델(422) 및 레지스트 모델(452)은 마스크 광학 모델(442)에 의해 분리된 2개의 별개의 모델들로서 도시되어 있다. 그러나, 실제 구현들은 별개의 모델들(422, 452)을 이용하거나 이용하지 않을 수 있다. 일부 경우들에서, 소스 모델(422), 요소로부터의 투영 광학계(442), 및 요소로부터의 레지스트 노광(452)은 인쇄된 마스크 패턴(432)으로부터 결과적인 패터닝된 레지스트 또는 등가의 에어리얼 이미지를 예측하는 단일 모델로 결합될 수 있다. 그러한 단일 모델은 소스, 광학계, 및 레지스트로부터의 효과들을 포함한다.
일부 경우들에서, 전체 모델은 전체 칩 평가를 위한 컴팩트 모델이다. 컴팩트 모델은 전체 다이에 대해 필요한 마스크 설계를 빠른 방식으로 프로세싱하도록 설계된다. 마이크로프로세서와 같은 디바이스 상에서 전체 칩 보정을 완료하기 위해서는 1018 회 이상의 시뮬레이션이 필요할 수 있다. 이 모델은 전형적으로 마스크 광학 효과, 광학계, 및 포토레지스트 프로세싱을 포함하는 리소그래피 프로세스를 시뮬레이션한다. 이 모델은 또한 에칭 프로세스를 포함할 수 있다.
모델들은 또한 확률적 모델들을 포함할 수 있다. 예를 들어, 제1 원리 접근법(first principles approach)에서, 광자 분포, 2차 전자 분포, 광 산 발생기(PAG; photo acid generator) 분포, ??처 분포(quencher distribution), 및 억제제 분포(inhibitor distribution)와 같은, 리소그래피 프로세스의 컴포넌트들은 랜덤화될 수 있다. 이들은 다양한 의사 난수들(pseudo random numbers)이다. 이것은 로컬 영역에서의 너무 많은 광자들 또는 로컬 영역에서의 너무 적은 산 등과 같은 이슈들로 인해 결함들이 형성되는 상황을 생성한다.
도 4에 도시된 모델들은 경험적 데이터에 기초할 수 있다. 예를 들어, 마스크 제조 모델은 파라미터화된 모델일 수 있고, 파라미터들은 경험적 데이터에 대한 회귀에 기초하여 결정된다. 다른 모델들 중 임의의 것에 대해 동일한 접근법이 취해질 수 있다. 리소그래피 프로세스를 위한 컴팩트 모델들은 종종 경험적 데이터에 기초한다. 측정된 데이터는 상이한 마스크 설계들에 대해 수집된다. 이들은 보정이 있든 없든 마스크 설계들일 수 있다. 웨이퍼 상에 제조된 결과적인 패턴들이 측정된다. 이들은 전형적으로 포토레지스트 및/또는 에칭 구조물들의 임계 치수 주사 전자 현미경(CDSEM; Critical Dimension Scanning Electron Microscope) 측정들이다. 원자힘 현미경(AFM; atomic force microscopy)과 같은 다른 측정들이 또한 사용될 수 있다.
모든 효과들이 하나의 모델에서 고려되고 공통의 경험 데이터 세트에 대해 회귀되는 전통적인 합쳐진 모델 접근법과 달리, 별개의 모델들이 상이한 경험적 데이터에 대해 회귀될 수 있다. 예를 들어, 마스크 제조 모델은 마스크 메이커(maker)에 의해 수집된 경험적 데이터에 대해 회귀되는 반면, 다른 리소그래피 프로세스 모델들은 웨이퍼 제조자(파운드리)에 의해 수집된 경험적 데이터에 대해 회귀될 것이다.
패터닝된 레지스트(454)의 품질의 하나의 척도는 임계 치수(CD; critical dimension)이다. CD는 패터닝된 레지스트 내의 중요한 피처들의 치수이다. 전형적으로, CD는 레지스트 내에 인쇄된 가장 작은 라인 폭 또는 공간 폭이다. 그러한 것으로서, 이는 레지스트 및 리소그래피 프로세스의 해상도의 척도이다. 도 1을 다시 참조하면, 도 1의 시뮬레이션 결과는 CD를 포함할 수 있다. 리소그래피 시뮬레이션(130)은, 주어진 리소그래피 구성 및 마스크 설계에 대한 CD들을 예측하기 위해 도 4에 도시된 모델들 중 임의의 모델을 사용할 수 있다.
도 1에서, 상이한 유형들의 마스크 보정(150)이 또한 사용될 수 있다. 마스크 보정들은 광학 근접 보정, 해상도-미만 보조 피처들(sub-resolution assist features), 위상 시프팅 마스크들, 역 리소그래피 기법들, 및 다른 유형들의 해상도 향상 기술들을 포함한다. 광학 근접 보정(OPC; optical proximity correction)에서, 마스크 설계에서의 기하학적 형상들은 예측된 결과에 기초하여 섭동된다. 도 3b는 OPC를 사용하여 보정된 마스크 설계의 일례이다. 해상도-미만 보조 피처들에서, 이로운 회절 및 산란을 도입하기 위해 파장-미만 피처들이 마스크 설계에 추가되거나 마스크 설계로부터 제거된다. 위상-시프팅 마스크들에서, 상이한 마스크 형상들은 결과적인 조명 패턴들에 유리한 간섭을 도입하기 위해 상이한 양들의 위상 시프트를 도입한다.
마스크 보정은 마스크 보정을 구현하기 위해 마스크 설계의 패턴 조작을 수행하는 스크립트 또는 프로그램으로서의 컴퓨터 명령어들의 세트인 "보정 세트(correction set)"에 의해 구현될 수 있다.
반복들은 상이한 기준들로 종료(140)될 수 있다. 하나의 기준은 마스크의 성능에 기초한다. 일단 시뮬레이션 결과가 허용가능한 레벨에 도달하거나 개선이 특정 속도 아래로 떨어지면, 반복들은 종료된다. 대안적으로, 프로세스는 반복들의 정해진 횟수 동안 실행될 수 있다.
도 5는 본 개시내용의 일부 실시예들에 따라 리소그래피 마스크의 설계를 개선하기 위한 흐름도를 도시한다. 도 5에서, 마스크 제조 모델(535)은 인쇄된 마스크 패턴(536)을 현재의 마스크 설계(510)로부터 명시적으로 계산하는 데 사용된다. 그 후 인쇄된 마스크 패턴(536)은 프로세스 모델들(537)의 나머지에 대한 마스크 패턴으로서 사용되어, 시뮬레이션 결과(539)를 생성한다. 예를 들어, 에어리얼 이미지 및 대응하는 CD는 광학계 모델에 대한 입력으로서, 마스크 설계(510)보다는, 인쇄된 마스크 패턴(536)을 사용하여 추정될 수 있다. 마스크 설계(510)가 직선 기하형상을 갖는다면, 날카로운 코너들이 둥글게 되기 때문에, 인쇄된 마스크 패턴(536)은 곡선 형상들을 전형적으로 포함할 것이라는 점에 유의해야 한다. 그러면, 광학계 모델(537)은 곡선 형상들을 수용해야 할 것이다. 최종 마스크 설계(590)에 도달할 때까지 마스크 보정들(550)이 반복적으로 적용된다(540).
또한, 리소그래피 마스크 및 에어리얼 이미지는 물리적 시스템에서 상이한 배율들에 있을 수 있다. 예를 들어, 투영 광학계는 웨이퍼 상에 이미징할 때 리소그래피 마스크를 4:1의 인자만큼 축소할 수 있다. 하나의 접근법에서, 마스크 설계(510)는 웨이퍼 스케일로 설계 데이터베이스에서 표현된다. 마스크 제조 프로세스를 모델링하기 위해, 마스크 설계(510)는 4x만큼 확대되고, 마스크 제조 모델(535)이 적용되고, 그 후 결과적인 인쇄된 마스크 패턴(536)은 웨이퍼 스케일로 복귀하기 위해 4x만큼 축소된다.
도 6은 본 개시내용의 일부 실시예들에 따라, 마스크 에러 보정을 포함하여, 리소그래피 마스크의 설계를 개선하기 위한 흐름도를 도시한다. 마스크 에러 보정(636)은 도 2a에 도시된 마스크 제조 프로세스의 일부로서 적용된다. 마스크 설계(510)로 e-빔 라이터(204)를 구동하기보다는, 그 설계 데이터가 먼저 보정되고 나서 e-빔 라이터에 전송될 수 있다. 그 마스크 에러 보정(636)은 또한 도 6에 도시된 시뮬레이션에서 고려될 수 있다. 마스크 에러 보정(636) 및 마스크 보정(550)은 동일하지 않다는 점에 유의해야 한다. 마스크 에러 보정(636)은 도 2a의 마스크 제조 프로세스에서의 효과들을 고려하기 위해 e-빔 라이터에 의해 사용되는 마스크 데이터의 보정이다. 마스크 보정(550)은 도 2b의 리소그래피 프로세스에서의 효과들을 고려하기 위한 마스크 설계의 보정이다.
아래의 표 1은 별개의 마스크 제조 모델을 갖는 OPC("M+OPC" 보정)를 별개의 마스크 제조 모델을 갖지 않는 전통적인 OPC("OPC" 보정)와 비교한 결과들을 보여준다. 4개의 상이한 경우들(#1 내지 #4)이 비교된다. CD 평균(Avg CD) 및 CD 표준 편차(St Dev CD)는 측정된 CD들의 평균 및 표준 편차이다. 카운트들은 그 경우에 대해 측정된 피처들의 개수이고, 고장들은 그 카운트 내의 고장들의 개수이다. 고장률은 마지막 컬럼에서 X 분의 1(1 in X)로 표현된다. 결과들은 M+OPC 접근법에 대한 결함률의 대략 50% 감소 및 라인 에지 거칠기(CD의 표준 편차)의 대략 20% 감소를 보여준다.
경우 | 보정 | CD 평균 | CD 표준 편차 | 카운트 | 고장들 | 고장률 (X 분의 1) |
1 | M&OPC | 14.3 | 2.69 | 1946 | 6 | 321 |
1 | OPC | 13.7 | 3.1 | 4750 | 22 | 216 |
2 | M&OPC | 15.0 | 2.35 | 1964 | 2 | 982 |
2 | OPC | 14.8 | 2.66 | 4870 | 10 | 487 |
3 | M&OPC | 14.41 | 2.66 | 9838 | 26 | 378 |
3 | OPC | 13.6 | 3.93 | 4690 | 52 | 90 |
4 | M&OPC | 15.2 | 2.39 | 9896 | 8 | 1237 |
4 | OPC | 14.76 | 2.71 | 4868 | 9 | 541 |
도 7은 집적 회로를 표현하는 설계 데이터 및 명령어들을 변환하고 검증하기 위해 집적 회로와 같은 제조 물품의 설계, 검증 및 제조 동안 사용되는 프로세스들의 예시적인 세트(700)를 나타낸다. 이러한 프로세스들 각각은 다수의 모듈들 또는 동작들로서 구조화되고 가능해질 수 있다. 'EDA'라는 용어는 '전자 설계 자동화(Electronic Design Automation)'라는 용어를 나타낸다. 이러한 프로세스들은 설계자에 의해 공급되는 정보를 갖는 제품 아이디어(710)의 생성으로 시작하며, 그 정보는 EDA 프로세스들(712)의 세트를 사용하는 제조 물품을 생성하기 위해 변환된다. 설계가 완료될 때, 설계는 테이프-아웃(734)되고, 이때 집적 회로에 대한 아트워크(예를 들어, 기하학적 패턴들)가 마스크 세트를 제조하기 위해 제조 설비로 전송되고, 그 후 그것은 집적 회로를 제조하기 위해 사용된다. 테이프-아웃 후에, 반도체 다이가 제조(736)되고, 완성된 집적 회로(740)를 제조하기 위해 패키징 및 조립 프로세스들(738)이 수행된다.
회로 또는 전자 구조에 대한 명세들(specifications)은 로우-레벨 트랜지스터 재료 레이아웃들로부터 하이-레벨 디스크립션 언어들에 이르기까지 다양할 수 있다. VHDL, Verilog, SystemVerilog, SystemC, MyHDL 또는 OpenVera와 같은 하드웨어 디스크립션 언어('HDL')를 사용하여, 회로들 및 시스템들을 설계하기 위해 하이-레벨의 추상화가 사용될 수 있다. HDL 디스크립션은 로직-레벨 레지스터 전송 레벨('RTL') 디스크립션, 게이트-레벨 디스크립션, 레이아웃-레벨 디스크립션, 또는 마스크-레벨 디스크립션으로 변환될 수 있다. 덜 추상적인 디스크립션인 각각의 더 낮은 추상화 레벨은 설계 디스크립션에 더 유용한 세부 사항들, 예를 들어, 디스크립션을 포함하는 모듈들에 대한 더 많은 세부 사항들을 추가한다. 덜 추상적인 디스크립션들인 더 낮은 추상화 레벨들은 컴퓨터에 의해 생성되거나, 설계 라이브러리로부터 도출되거나, 또는 다른 설계 자동화 프로세스에 의해 생성될 수 있다. 더 상세한 디스크립션들을 특정하기 위한 추상화 언어의 더 낮은 레벨에서의 명세 언어의 일례는 SPICE이며, 이는 많은 아날로그 컴포넌트들을 갖는 회로들의 상세한 디스크립션들에 사용된다. 추상화의 각각의 레벨에서의 디스크립션들은 그 층의 대응하는 도구들(예를 들어, 정식 검증 도구)에 의한 사용을 위해 가능하게 된다. 설계 프로세스는 도 7에 도시된 시퀀스를 사용할 수 있다. 프로세스들은 EDA 제품들(또는 도구들)에 의해 가능하게 되는 것에 의해 설명된다.
시스템 설계(714) 동안, 제조될 집적 회로의 기능성이 특정된다. 설계는 전력 소비, 성능, 영역(물리적 및/또는 코드 라인들), 및 비용들의 감소 등과 같은 원하는 특성들에 대해 최적화될 수 있다. 상이한 타입들의 모듈들 또는 컴포넌트들로의 설계의 파티셔닝은 이 단계에서 발생할 수 있다.
로직 설계 및 기능 검증(716) 동안, 회로 내의 모듈들 또는 컴포넌트들은 하나 이상의 디스크립션 언어로 특정되고, 명세는 기능 정확성에 대해 체크된다. 예를 들어, 회로의 컴포넌트들은 설계되는 회로 또는 시스템의 명세의 요건들에 매칭하는 출력들을 생성하도록 검증될 수 있다. 기능 검증은 테스트벤치 생성기들, 정적 HDL 검사기들, 및 공식 검증기들과 같은 시뮬레이터들 및 다른 프로그램들을 사용할 수 있다. 일부 실시예들에서, '에뮬레이터들' 또는 '프로토타이핑 시스템들'로 지칭되는 컴포넌트들의 특수 시스템들은 기능 검증의 속도를 높이기 위해 사용된다.
테스트를 위한 합성 및 설계(718) 동안, HDL 코드는 넷리스트(netlist)로 변환된다. 일부 실시예들에서, 넷리스트는 그래프 구조일 수 있으며, 그래프 구조의 에지들은 회로의 컴포넌트들을 나타내고, 그래프 구조의 노드들은 컴포넌트들이 어떻게 상호접속되는지를 표현한다. HDL 코드 및 넷리스트 둘 다는, 제조될 때, 집적 회로가 특정 설계에 따라 동작하는 것을 검증하기 위해 EDA 제품에 의해 사용될 수 있는 계층적 제조 물품들이다. 넷리스트는 타겟 반도체 제조 기술에 대해 최적화될 수 있다. 또한, 완성된 집적 회로는 집적 회로가 명세의 요건들을 만족시키는 것을 검증하기 위해 테스트될 수 있다.
넷리스트 검증(720) 동안, 넷리스트는 타이밍 제약들에 대한 준수 및 HDL 코드와의 대응에 대해 체크된다. 설계 계획(722) 동안, 집적 회로에 대한 전체적인 플로어 플랜(overall floor plan)이 구성되고 타이밍 및 최상위 레벨 라우팅을 위해 분석된다.
레이아웃 또는 물리적 구현(724) 동안, 물리적 배치(트랜지스터들 또는 커패시터들과 같은 회로 컴포넌트들의 위치지정) 및 라우팅(다수의 전도체들에 의한 회로 컴포넌트들의 접속)이 발생하고, 특정 로직 기능들을 가능하게 하기 위한 라이브러리로부터의 셀들의 선택이 수행될 수 있다. 본 명세서에서 사용되는 바와 같이, 용어 '셀(cell)'은 부울 로직 기능(예를 들어, AND, OR, NOT, XOR) 또는 저장 기능(예를 들어, 플립플롭 또는 래치)을 제공하는 트랜지스터들, 다른 컴포넌트들, 및 상호접속들의 세트를 특정할 수 있다. 본 명세서에서 사용되는 바와 같이, 회로 '블록(block)'은 2개 이상의 셀들을 지칭할 수 있다. 셀 및 회로 블록 둘 다는 모듈 또는 컴포넌트로서 지칭될 수 있고, 물리적 구조물들 및 시뮬레이션들 둘 다로서 가능하게 된다. 파라미터들은 사이즈와 같이 ('표준 셀들(standard cells)'에 기초하여) 선택된 셀들에 대해 특정되고, EDA 제품들에 의한 사용을 위해 데이터베이스에서 액세스가능하게 된다.
분석 및 추출(726) 동안, 회로 기능은 레이아웃 레벨에서 검증되고, 이는 레이아웃 설계의 개선을 허용한다. 물리적 검증(728) 동안, DRC 제약들, 전기적 제약들, 리소그래피 제약들과 같은 제조 제약들이 정확하도록, 및 회로 기능이 HDL 설계 명세와 매칭하도록 보장하기 위해 레이아웃 설계가 검사된다. 해상도 향상(730) 동안, 레이아웃의 기하형상은 회로 설계가 어떻게 제조되는지를 개선하도록 변환된다.
테이프-아웃 동안, 데이터는 리소그래피 마스크들의 생성을 위해 (적절한 경우에 리소그래피 향상들이 적용된 후에) 사용되도록 생성된다. 마스크 데이터 준비(732) 동안, '테이프-아웃' 데이터는 완성된 집적 회로들을 생성하는 데 사용되는 리소그래피 마스크들을 생성하는 데 사용된다.
(도 8의 컴퓨터 시스템(800)과 같은) 컴퓨터 시스템의 저장 서브시스템은 본 명세서에서 설명되는 EDA 제품들의 일부 또는 전부에 의해 사용되는 프로그램들 및 데이터 구조들, 및 라이브러리에 대한 셀들의 개발을 위해 그리고 라이브러리를 사용하는 물리적 및 논리적 설계를 위해 사용되는 제품들을 저장하는 데 사용될 수 있다.
도 8은, 머신으로 하여금 본 명세서에서 논의된 방법론들 중 임의의 하나 이상을 수행하게 하기 위한 한 세트의 명령어들이 실행될 수 있는 컴퓨터 시스템(800)의 예시적인 머신을 나타낸다. 대안적 구현들에서, 머신은 LAN, 인트라넷, 엑스트라넷, 및/또는 인터넷 내의 다른 머신들에 접속(예를 들어, 네트워킹)될 수 있다. 머신은, 클라이언트-서버 네트워크 환경 내의 서버 또는 클라이언트 머신의 자격으로, 피어-투-피어(또는 분산형) 네트워크 환경 내의 피어 머신으로서, 또는 클라우드 컴퓨팅 인프라구조 또는 환경 내의 서버 또는 클라이언트 머신으로서 동작할 수 있다.
머신은 개인용 컴퓨터(PC; personal computer), 태블릿 PC, 셋톱박스(STB; set-top box), 개인용 디지털 단말기(PDA; Personal Digital Assistant), 셀룰러 전화, 웹 기기, 서버, 네트워크 라우터, 스위치 또는 브리지, 또는 그 머신에 의해 취해질 액션들을 특정하는 명령어들의 세트(순차적인 또는 다른 방식인)를 실행할 수 있는 임의의 머신일 수 있다. 게다가, 단일 머신이 예시되어 있지만, "머신(machine)"이라는 용어는 또한 본 명세서에서 논의된 방법론들 중 임의의 하나 이상을 수행하기 위해 명령어들의 세트(또는 다수의 세트들)를 개별적으로 또는 공동으로 실행하는 머신들의 임의의 컬렉션을 포함하는 것으로 간주되어야 한다.
예시적인 컴퓨터 시스템(800)은, 버스(830)를 통해 서로 통신하는, 프로세싱 디바이스(802), 메인 메모리(804)(예를 들어, 판독 전용 메모리(ROM; read-only memory), 플래시 메모리, 동기식 DRAM(SDRAM; synchronous DRAM)과 같은 동적 랜덤 액세스 메모리(DRAM; dynamic random access memory), 정적 메모리(806)(예를 들어, 플래시 메모리, 정적 랜덤 액세스 메모리(SRAM; static random access memory) 등)), 및 데이터 저장 디바이스(818)를 포함한다.
프로세싱 디바이스(802)는 마이크로프로세서, 중앙 프로세싱 유닛, 또는 그와 유사한 것과 같은 하나 이상의 프로세서를 표현한다. 보다 구체적으로, 프로세싱 디바이스는 복합 명령어 세트 컴퓨팅(CISC; complex instruction set computing) 마이크로프로세서, 축소 명령어 세트 컴퓨팅(RISC; reduced instruction set computing) 마이크로프로세서, 훨씬 긴 명령어(VLIW; very long instruction word) 마이크로프로세서, 또는 다른 명령어 세트들을 구현하는 프로세서, 또는 명령어 세트들의 조합을 구현하는 프로세서들일 수 있다. 프로세싱 디바이스(802)는 또한 주문형 집적 회로(ASIC; application specific integrated circuit), 필드 프로그래머블 게이트 어레이(FPGA; field programmable gate array), 디지털 신호 프로세서(DSP; digital signal processor), 네트워크 프로세서, 또는 그와 유사한 것과 같은 하나 이상의 특수-목적 프로세싱 디바이스일 수 있다. 프로세싱 디바이스(802)는 본 명세서에 설명된 동작들 및 단계들을 수행하기 위한 명령어들(826)을 실행하도록 구성될 수 있다.
컴퓨터 시스템(800)은 네트워크(820)를 통해 통신하기 위한 네트워크 인터페이스 디바이스(808)를 더 포함할 수 있다. 컴퓨터 시스템(800)은 또한, 비디오 디스플레이 유닛(810)(예를 들어, 액정 디스플레이(LCD; liquid crystal display) 또는 음극선관(CRT; cathode ray tube)), 영숫자 입력 디바이스(812)(예를 들어, 키보드), 커서 제어 디바이스(814)(예를 들어, 마우스), 그래픽 프로세싱 유닛(822), 신호 생성 디바이스(816)(예를 들어, 스피커), 그래픽 프로세싱 유닛(822), 비디오 프로세싱 유닛(828), 및 오디오 프로세싱 유닛(832)을 포함할 수 있다.
데이터 저장 디바이스(818)는 본 명세서에 설명되는 방법론들 또는 기능들 중 임의의 하나 이상을 구현하는 명령어들(826) 또는 소프트웨어의 하나 이상의 세트가 저장되어 있는 머신-판독가능 저장 매체(824)(비일시적 컴퓨터-판독가능 매체라고도 알려져 있음)를 포함할 수 있다. 명령어들(826)은 컴퓨터 시스템(800)에 의한 그것의 실행동안, 완전히 또는 적어도 부분적으로, 메인 메모리(804) 내에 그리고/또는 프로세싱 디바이스(802) 내에 또한 존재할 수 있고, 메인 메모리(804) 및 프로세싱 디바이스(802)는 머신-판독가능 저장 매체를 또한 구성한다.
일부 구현들에서, 명령어들(826)은 본 개시내용에 대응하는 기능성을 구현하기 위한 명령어들을 포함한다. 머신-판독가능 저장 매체(824)는 예시적인 구현에서 단일 매체인 것으로 도시되지만, 용어 "머신-판독가능 저장 매체(machine-readable storage medium)"는 명령어들의 하나 이상의 세트를 저장하는 단일 매체 또는 다수의 매체들(예를 들어, 중앙집중형 또는 분산형 데이터베이스, 및/또는 연관된 캐시들 및 서버들)을 포함하는 것으로 간주되어야 한다. 용어 "머신-판독가능 저장 매체"는 또한 머신에 의한 실행을 위한 것이고 머신 및 프로세싱 디바이스(802)로 하여금 본 개시내용의 방법론들 중 임의의 하나 이상을 수행하게 하는 명령어들의 세트를 저장 또는 인코딩할 수 있는 임의의 매체를 포함하는 것으로 간주되어야 한다. 용어 "머신-판독가능 저장 매체"는 따라서 고체-상태 메모리들(solid-state memories), 광학 매체, 및 자기 매체를 포함하지만, 이들로 제한되지 않는 것으로 간주되어야 한다.
앞의 상세한 설명들의 일부 부분들은 컴퓨터 메모리 내의 데이터 비트들에 대한 동작들의 알고리즘들 및 기호적 표현들에 관하여 제시되었다. 이러한 알고리즘적 설명들 및 표현들은 데이터 프로세싱 분야의 통상의 기술자들이 그들의 작업의 본질을 본 기술분야의 다른 통상의 기술자들에게 가장 효과적으로 전달하기 위해 사용되는 방식들이다. 알고리즘은 원하는 결과로 이어지는 동작들의 시퀀스일 수 있다. 동작들은 물리적 양들의 물리적 조작들을 요구하는 것들이다. 그러한 양들은 저장, 조합, 비교, 및 달리 조작될 수 있는 전기적 또는 자기적 신호들의 형태를 취할 수 있다. 그러한 신호들은 비트들, 값들, 요소들, 기호들, 문자들, 용어들, 숫자들, 또는 그와 유사한 것으로 지칭될 수 있다.
그러나, 이들 및 유사한 용어들 모두는 적절한 물리적 양들과 연관되고 이들 양들에 적용되는 편리한 라벨들일뿐이라는 점을 염두에 두어야 한다. 본 개시내용으로부터 명백한 바와 같이 구체적으로 달리 언급되지 않는 한, 설명 전체에 걸쳐, 특정 용어들은 컴퓨터 시스템의 레지스터들 및 메모리들 내의 물리적(전자적) 양들로서 표현되는 데이터를 컴퓨터 시스템 메모리들 또는 레지스터들 또는 다른 이러한 정보 저장 디바이스들 내의 물리적 양들로서 유사하게 표현되는 다른 데이터로 조작하고 변환하는 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 디바이스의 액션 및 프로세스들을 지칭한다는 점이 인식된다.
본 개시내용은 또한 본 명세서의 동작들을 수행하기 위한 장치에 관한 것이다. 이 장치는 의도된 목적들을 위해 특별히 구성될 수 있거나, 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성되는 컴퓨터를 포함할 수 있다. 이러한 컴퓨터 프로그램은, 각각이 컴퓨터 시스템 버스에 결합되는, 플로피 디스크들, 광학 디스크들, CD-ROM들, 및 자기-광학 디스크들을 포함하는 임의의 타입의 디스크, 판독-전용 메모리들(read-only memories)(ROM들), 랜덤 액세스 메모리들(random access memories)(RAM들), EPROM들, EEPROM들, 자기적 또는 광학 카드들, 또는 전자 명령어들을 저장하기에 적합한 임의의 타입의 매체와 같은, 그러나 이에 제한되지 않는, 컴퓨터 판독가능 저장 매체에 저장될 수 있다.
본 명세서에 제시된 알고리즘들 및 디스플레이들은 임의의 특정 컴퓨터 또는 다른 장치에 본질적으로 관련되지 않는다. 다양한 다른 시스템들이 본 명세서의 교시들에 따라 프로그램들과 함께 사용될 수 있거나, 또는 방법을 수행하기 위해 더 특수화된 장치를 구성하는 것이 편리한 것으로 판명될 수 있다. 또한, 본 개시내용은 임의의 특정 프로그래밍 언어를 참조하여 설명되지 않는다. 다양한 프로그래밍 언어들이 본 명세서에 설명된 바와 같은 본 개시내용의 교시들을 구현하기 위해 사용될 수 있다는 것이 이해될 것이다.
본 개시내용은 본 개시내용에 따른 프로세스를 수행하도록 컴퓨터 시스템(또는 다른 전자 디바이스들)을 프로그래밍하는 데 사용될 수 있는 명령어들을 저장하고 있는 머신-판독가능 매체를 포함할 수 있는 컴퓨터 프로그램 제품 또는 소프트웨어로서 제공될 수 있다. 머신-판독가능 매체는 머신(예를 들어, 컴퓨터)에 의해 판독가능한 형태로 정보를 저장하기 위한 임의의 메커니즘을 포함한다. 예를 들어, 머신-판독가능(예를 들어, 컴퓨터-판독가능) 매체는 판독 전용 메모리("ROM"), 랜덤 액세스 메모리("RAM"), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리 디바이스들 등과 같은 머신(예를 들어, 컴퓨터) 판독가능 저장 매체를 포함한다.
전술한 개시내용에서, 본 개시내용의 구현들은 그의 특정 예시적인 구현들을 참조하여 설명되었다. 다음의 청구항들에 제시된 바와 같은 본 개시내용의 구현들의 더 넓은 사상 및 범위를 벗어나지 않고 그에 대해 다양한 수정들이 이루어질 수 있다는 것이 명백할 것이다. 본 개시내용이 단수형으로 일부 요소들을 언급하는 경우, 하나 초과의 요소가 도면들에 도시될 수 있고 유사한 요소들은 유사한 번호들로 라벨링된다. 따라서, 본 개시내용 및 도면들은 제한적인 의미보다는 예시적인 의미로 간주되어야 한다.
Claims (20)
- 방법으로서,
리소그래피 프로세스에서 사용하기 위한 리소그래피 마스크 설계에 액세스하는 단계 - 상기 리소그래피 프로세스는 상기 리소그래피 마스크 설계로부터 제조된 리소그래피 마스크를 사용함 -;
프로세서에 의해 상기 리소그래피 프로세스의 결과를 추정하는 단계 - 상기 결과를 추정하는 단계는 상기 리소그래피 마스크 설계로부터의 상기 리소그래피 마스크의 상기 제조를 위한 마스크 제조 모델에 기초함 -; 및
추정된 결과에 기초하여 마스크 보정을 상기 리소그래피 마스크 설계에 적용하는 단계
를 포함하는, 방법. - 제1항에 있어서, 상기 리소그래피 마스크는 전자-빔 프로세스를 사용하여 제조되고; 상기 마스크 제조 모델은 마스크 블랭크 상의 레지스트의 전자-빔 노광, 패터닝된 레지스트를 형성하기 위한 노광된 레지스트의 프로세싱, 및 상기 패터닝된 레지스트를 사용한 상기 마스크 블랭크의 에칭을 고려하는, 방법.
- 제1항에 있어서, 상기 리소그래피 마스크는 전자-빔 프로세스를 사용하여 제조되고; 상기 마스크 제조 모델은 상기 리소그래피 마스크를 제조하기 위한 프로세스에서의 후방 산란 전자들, 장거리 에칭 효과들, 에칭 바이어스, 및 마이크로 로딩 중 적어도 하나를 고려하는, 방법.
- 제1항에 있어서, 상기 리소그래피 프로세스의 결과를 추정하는 단계는 하나 이상의 추가 프로세스 모델에 추가로 기초하고,
상기 리소그래피 마스크 설계로부터 제조된 인쇄된 마스크 패턴을 추정하기 위해 상기 마스크 제조 모델을 사용하는 단계; 및
상기 리소그래피 프로세스의 상기 결과를 추정하기 위해, 상기 인쇄된 마스크 패턴을 상기 하나 이상의 추가 프로세스 모델에 대한 입력으로서 사용하는 단계
를 포함하는, 방법. - 제4항에 있어서, 상기 리소그래피 마스크 설계는 직선 형상들로 이루어지고, 상기 인쇄된 마스크 패턴은 곡선 형상들을 포함하는, 방법.
- 제4항에 있어서, 상기 마스크 제조 모델은 경험적 데이터에 대한 회귀에 기초하고, 상기 추가 프로세스 모델들 중 적어도 하나는 상이한 경험적 데이터에 대한 개별 회귀에 기초하는, 방법.
- 제4항에 있어서, 상기 마스크 제조 모델은 상기 인쇄된 마스크 패턴을 추정하기 위해 하나의 스케일로 적용되고, 추정된 인쇄된 마스크 패턴은 상기 하나 이상의 추가 프로세스 모델들에 대한 입력으로서 사용하기 위해 더 작은 스케일로 축소되는, 방법.
- 제1항에 있어서, 상기 방법은 다수의 반복들(iterations)에 대해 반복되고, 상기 마스크 제조 모델은 매 반복마다 적용되는, 방법.
- 제1항에 있어서, 상기 마스크 제조 모델은 가우시안 커널들(Gaussian kernels)에 기초하는, 방법.
- 제1항에 있어서, 상기 리소그래피 프로세스의 결과를 추정하는 단계는 상기 마스크 제조로부터 발생하는 상기 리소그래피 마스크 설계의 마스크 에러 보정에 추가로 기초하는, 방법.
- 제1항에 있어서, 상기 결과는 에어리얼 이미지(aerial image), 인쇄된 웨이퍼 패턴, 및 인쇄된 웨이퍼 패턴의 임계 치수 중 적어도 하나를 포함하는, 방법.
- 제1항에 있어서, 상기 마스크 보정은 광학 근접 보정, 해상도-미만 보조 피처들, 위상 시프팅 마스크들, 및 역 리소그래피 기법들 중 적어도 하나를 포함하는, 방법.
- 시스템으로서,
리소그래피 프로세스에서 사용하기 위한 명령어들 및 리소그래피 마스크 설계를 저장하는 메모리 - 상기 리소그래피 프로세스는 상기 리소그래피 마스크 설계로부터 제조된 리소그래피 마스크를 사용함 -; 및
상기 메모리와 결합되고 상기 명령어들을 실행하는 프로세서
를 포함하고,
상기 명령어들은 실행될 때 상기 프로세서로 하여금:
상기 리소그래피 프로세스의 결과를 추정하게 하고 - 상기 결과를 추정하는 것은 상기 리소그래피 마스크 설계로부터의 상기 리소그래피 마스크의 상기 제조를 위한 마스크 제조 모델에 기초함 -;
추정된 결과에 기초하여 마스크 보정을 상기 리소그래피 마스크 설계에 적용하게 하는,
시스템. - 제13항에 있어서, 상기 리소그래피 프로세스는 극자외선(EUV) 파장 범위에서 그리고 대략 20nm 이하의 피처 크기들을 갖는 기술 노드에서 동작하는, 시스템.
- 제13항에 있어서, 상기 리소그래피 마스크 설계는 전체 집적 회로 다이에 대한 것인, 시스템.
- 제13항에 있어서, 상기 리소그래피 프로세스의 결과를 추정하는 것은 하나 이상의 추가 프로세스 모델에 추가로 기초하고, 상기 마스크 제조 모델은 경험적 데이터에 대한 회귀에 기초하고, 상기 추가 프로세스 모델들 중 적어도 하나는 상이한 경험적 데이터에 대한 개별 회귀에 기초하는, 시스템.
- 제13항에 있어서, 상기 마스크 보정은 광학 근접 보정, 해상도-미만 보조 피처들, 위상 시프팅 마스크들, 및 역 리소그래피 기법들 중 적어도 하나를 포함하는, 시스템.
- 저장된 명령어들을 포함하는 비일시적 컴퓨터 판독가능 매체로서, 상기 저장된 명령어들은 프로세서에 의해 실행될 때, 상기 프로세서로 하여금:
리소그래피 프로세스에서 사용하기 위한 리소그래피 마스크 설계에 액세스하게 하고 - 상기 리소그래피 프로세스는 상기 리소그래피 마스크 설계로부터 제조된 리소그래피 마스크를 사용함 -;
상기 리소그래피 프로세스의 결과를 추정하게 하고 - 상기 결과를 추정하는 것은 상기 리소그래피 마스크 설계로부터의 상기 리소그래피 마스크의 상기 제조를 위한 마스크 제조 모델에 기초함 -;
추정된 결과에 기초하여 마스크 보정을 상기 리소그래피 마스크 설계에 적용하게 하는,
비일시적 컴퓨터 판독가능 매체. - 제18항에 있어서, 상기 마스크 제조 모델은 인쇄된 마스크 패턴을 추정하기 위해 하나의 스케일로 적용되고, 추정된 인쇄된 마스크 패턴은 상기 하나 이상의 추가 프로세스 모델들에 대한 입력으로서 사용하기 위해 더 작은 스케일로 축소되는, 비일시적 컴퓨터 판독가능 매체.
- 제18항에 있어서, 상기 마스크 제조 모델은 가우시안 커널들에 기초하는, 비일시적 컴퓨터 판독가능 매체.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962930134P | 2019-11-04 | 2019-11-04 | |
US62/930,134 | 2019-11-04 | ||
PCT/US2020/058609 WO2021091838A1 (en) | 2019-11-04 | 2020-11-02 | Using mask fabrication models in correction of lithographic masks |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220092598A true KR20220092598A (ko) | 2022-07-01 |
Family
ID=75686320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020227018743A KR20220092598A (ko) | 2019-11-04 | 2020-11-02 | 리소그래피 마스크들의 보정에서의 마스크 제조 모델들의 사용 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11556052B2 (ko) |
EP (1) | EP4055444A1 (ko) |
KR (1) | KR20220092598A (ko) |
CN (1) | CN114556210A (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11900042B2 (en) | 2020-11-12 | 2024-02-13 | Synopsys, Inc. | Stochastic-aware lithographic models for mask synthesis |
KR20220158146A (ko) * | 2021-05-20 | 2022-11-30 | 삼성전자주식회사 | 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62260335A (ja) * | 1986-05-06 | 1987-11-12 | Hitachi Ltd | パタ−ン検査方法および装置 |
US7343271B2 (en) * | 2003-10-27 | 2008-03-11 | International Business Machines Corporation | Incorporation of a phase map into fast model-based optical proximity correction simulation kernels to account for near and mid-range flare |
US7297453B2 (en) * | 2005-04-13 | 2007-11-20 | Kla-Tencor Technologies Corporation | Systems and methods for mitigating variances on a patterned wafer using a prediction model |
US7853920B2 (en) * | 2005-06-03 | 2010-12-14 | Asml Netherlands B.V. | Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing |
KR100982135B1 (ko) | 2005-09-09 | 2010-09-14 | 에이에스엠엘 네델란즈 비.브이. | 개별 마스크 오차 모델을 사용하는 마스크 검증 방법 및시스템 |
US8572517B2 (en) | 2008-06-10 | 2013-10-29 | Cadence Design Systems, Inc. | System and method for modifying a data set of a photomask |
US10025198B2 (en) * | 2008-07-07 | 2018-07-17 | Asml Netherlands B.V. | Smart selection and/or weighting of parameters for lithographic process simulation |
US8464185B2 (en) | 2008-11-24 | 2013-06-11 | Mentor Graphics Corporation | Electron beam simulation corner correction for optical lithography |
US8402399B2 (en) * | 2010-04-30 | 2013-03-19 | International Business Machines Corporation | Method and system for computing fourier series coefficients for mask layouts using FFT |
US20120141924A1 (en) * | 2010-07-01 | 2012-06-07 | Sahouria Emile Y | Multiresolution Mask Writing |
US8443308B2 (en) * | 2011-05-02 | 2013-05-14 | Synopsys Inc. | EUV lithography flare calculation and compensation |
US8719739B2 (en) * | 2011-09-19 | 2014-05-06 | D2S, Inc. | Method and system for forming patterns using charged particle beam lithography |
KR102247563B1 (ko) * | 2014-06-12 | 2021-05-03 | 삼성전자 주식회사 | 전자빔을 이용한 노광 방법과 그 노광 방법을 이용한 마스크 및 반도체 소자 제조방법 |
EP2980646B1 (en) * | 2014-07-30 | 2020-09-02 | GenISys GmbH | Process artefact compensation upon transfer of a mask layout onto a mask substrate |
US9747408B2 (en) | 2015-08-21 | 2017-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Generating final mask pattern by performing inverse beam technology process |
US10460071B2 (en) * | 2015-11-04 | 2019-10-29 | D2S, Inc. | Shaped beam lithography including temperature effects |
EP3339957B1 (en) * | 2016-12-20 | 2019-02-27 | GenISys GmbH | Process dose and process bias determination for beam lithography |
US20220068594A1 (en) * | 2017-04-13 | 2022-03-03 | Fractilia, Llc | Detection of probabilistic process windows |
US10664955B2 (en) * | 2017-04-13 | 2020-05-26 | Fractilia, Llc | Edge detection system and its use for machine learning |
US10656532B2 (en) * | 2017-04-13 | 2020-05-19 | Fractilia, Llc | Edge detection system and its use for optical proximity correction |
US10386715B2 (en) * | 2017-10-12 | 2019-08-20 | Globalfoundries Inc. | Methodology for post-integration awareness in optical proximity correction |
US10942443B2 (en) * | 2017-11-15 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of mask data synthesis and mask making |
KR102535826B1 (ko) * | 2017-11-28 | 2023-05-23 | 삼성전자주식회사 | 모니터링 매크로 제공 방법, OPC(Optical Proximity Correction) 방법 및 EUV(Extreme ultraviolet radiation) 마스크 제조 방법 |
US10838296B2 (en) | 2017-11-29 | 2020-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mask optimization process |
US10657213B2 (en) | 2017-12-22 | 2020-05-19 | D2S, Inc. | Modeling of a design in reticle enhancement technology |
KR102459381B1 (ko) | 2018-02-23 | 2022-10-26 | 에이에스엠엘 네델란즈 비.브이. | 컴퓨테이션 리소그래피를 위한 머신 러닝 모델을 트레이닝시키기 위한 방법 |
US10656528B1 (en) * | 2018-10-05 | 2020-05-19 | Synopsys, Inc. | Lithographic mask functions to model the incident angles of a partially coherent illumination |
CN113227907A (zh) * | 2018-12-28 | 2021-08-06 | Asml荷兰有限公司 | 基于来自经印刷的衬底的测量反馈确定图案分级 |
WO2020182440A1 (en) * | 2019-03-08 | 2020-09-17 | Asml Netherlands B.V. | Method and apparatus for diffraction pattern guided source mask optimization |
KR20210046905A (ko) * | 2019-10-18 | 2021-04-29 | 삼성전자주식회사 | 오버레이 보정방법 및 그를 포함하는 반도체 소자의 제조방법 |
-
2020
- 2020-11-02 EP EP20811495.9A patent/EP4055444A1/en active Pending
- 2020-11-02 CN CN202080072256.7A patent/CN114556210A/zh active Pending
- 2020-11-02 KR KR1020227018743A patent/KR20220092598A/ko active Search and Examination
- 2020-11-04 US US17/089,190 patent/US11556052B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11556052B2 (en) | 2023-01-17 |
EP4055444A1 (en) | 2022-09-14 |
US20210132486A1 (en) | 2021-05-06 |
CN114556210A (zh) | 2022-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Spence | Full-chip lithography simulation and design analysis: how OPC is changing IC design | |
TWI767340B (zh) | 基於缺陷機率分佈和臨界尺寸變異的微影技術改進 | |
JP2009506359A (ja) | 集積化されたopc検証ツール | |
US11900042B2 (en) | Stochastic-aware lithographic models for mask synthesis | |
KR20010024117A (ko) | 디자인 룰 체킹 시스템 및 방법 | |
US11126782B2 (en) | Applying reticle enhancement technique recipes based on failure modes predicted by an artificial neural network | |
US11475201B2 (en) | Inclusion of stochastic behavior in source mask optimization | |
US11640490B2 (en) | Source mask optimization by process defects prediction | |
US11468222B2 (en) | Stochastic signal prediction in compact modeling | |
US11874597B2 (en) | Stochastic optical proximity corrections | |
US11556052B2 (en) | Using mask fabrication models in correction of lithographic masks | |
US11314171B2 (en) | Lithography improvement based on defect probability distributions and critical dimension variations | |
CN116137899A (zh) | 基于特征图像的三维掩模仿真 | |
TWI795687B (zh) | 用於改良微影光罩之設計之方法、系統及非暫時性電腦可讀媒體 | |
US20230152683A1 (en) | Mask Synthesis Integrating Mask Fabrication Effects and Wafer Lithography Effects | |
US11657207B2 (en) | Wafer sensitivity determination and communication | |
US11651135B2 (en) | Dose optimization techniques for mask synthesis tools | |
US20220382144A1 (en) | Machine learning for selecting initial source shapes for source mask optimization | |
Cobb et al. | Investigation of EUV tapeout flow issues, requirements, and options for volume manufacturing | |
Suh et al. | Merged contact OPC using pattern type specific modeling and correction | |
CN118020022A (zh) | 使用特征图像进行三维掩模仿真中的掩模制造效应 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |