KR20220090032A

KR20220090032A - 전계 발광 표시장치

Info

Publication number: KR20220090032A
Application number: KR1020200180811A
Authority: KR
Inventors: 이성호; 김정오; 이금영; 강성호
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-12-22
Filing date: 2020-12-22
Publication date: 2022-06-29
Also published as: US20220199727A1; CN114664886A

Abstract

이 출원은 협 베젤 구조를 갖는 전계 발광 표시장치에 관한 것이다. 이 출원에 의한 전계 발광 표시장치는, 기판, 다수 개의 화소들, 박막 트랜지스터, 평탄화 막, 발광 다이오드, 다수 개의 트렌치들, 더미 발광층, 봉지층 및 커버 기판을 포함한다. 기판은, 표시 영역과 비 표시 영역을 구비한다. 발광 다이오드는, 화소에서 평탄화 막 위에 배치되며, 애노드 전극, 발광층 및 캐소드 전극을 구비한다. 다수 개의 트렌치들은, 비 표시 영역에서 평탄화 막에 형성되며, 표시 영역을 둘러싼다. 더미 발광층은, 표시 영역의 발광층에서 비 표시 영역으로 연장 배치된다.

Description

전계 발광 표시장치{ELECTROLUMINESENCE DISPLAY}

이 출원은 협 베젤 구조를 갖는 전계 발광 표시장치에 관한 것이다. 특히, 이 출원은 비 표시 영역을 극소화한 초협베젤 구조를 갖는 대면적 전계 발광 표시장치에 관한 것이다.

표시장치들 중에서 전계 발광 표시장치는 자체 발광형으로서, 시야각, 대조비 등이 우수하며, 별도의 백 라이트가 필요하지 않아 경량 박형이 가능하며, 소비 전력이 유리한 장점이 있다. 특히, 전계 발광 표시장치 중 유기발광 표시장치는 직류 저전압 구동이 가능하고, 응답 속도가 빠르며, 제조 비용이 저렴한 장점이 있다. 또한, 전계 발광 표시장치는 초박형으로 구현할 수 있고, 유기물질의 특징인 유연성을 최대한 활용할 수 있다는 장점이 있다.

전계 발광 표시장치는 다수 개의 전계 발광 다이오드를 포함한다. 전계 발광 다이오드는, 애노드 전극, 애노드 전극 상에 형성되는 발광층, 그리고 발광층 위에 형성되는 캐소드 전극을 포함한다. 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면, 애노드 전극에서는 정공이 캐소드 전극에서는 전자가 각각 발광층으로 이동된다. 발광층에서 정공과 전자가 결합할 때, 여기 과정에서 여기자(exciton)가 형성되고, 여기자로부터의 에너지로 인해 빛이 발생한다. 전계 발광 표시장치는, 뱅크에 의해 개별적으로 구분되는 다수 개의 전계 발광 다이오드의 발광층에서 발생하는 빛의 양을 전기적으로 제어하여 영상을 표시한다.

하지만, 전계 발광 표시장치를 제조하는 과정에서 정해진 영역에만 발광 물질을 도포하기 위한 마스크를 사용하는데, 마스크 영역을 확보하기 위한 공간이 필요하다. 따라서, 지금까지 알려진 제조 방법으로는 협 베젤 구조를 구현함에 있어 제한이 있다. 하여, 초협베젤 구조를 구현할 수 있는 새로운 방안 필요하다.

이 출원의 목적은, 종래 기술의 문제점을 극복하기 위한 것으로, 표시 영역을 둘러싸는 베젤 영역의 크기를 극소화한 대면적 전계 발광 표시장치를 제공하는 데 있다. 이 출원의 다른 목적은, 발광층을 증착함에 있어 마스크를 사용하지 않음으로써, 마스크에 정렬에 의해 필요로 하는 가장자리 영역을 배제함으로써, 베젤 영역을 극소화한 대면적 전계 발광 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위해, 이 출원에 의한 전계 발광 표시장치는, 기판, 다수 개의 화소들, 박막 트랜지스터, 평탄화 막, 발광 다이오드, 다수 개의 트렌치들, 더미 발광층, 봉지층 및 커버 기판을 포함한다. 기판은, 표시 영역과 비 표시 영역을 구비한다. 다수 개의 화소들은, 기판 위에서 표시 영역에 배치된다. 박막 트랜지스터는, 화소에 배치된다. 평탄화 막은, 박막 트랜지스터를 덮는다. 발광 다이오드는, 화소에서 평탄화 막 위에 배치되며, 애노드 전극, 발광층 및 캐소드 전극을 구비한다. 다수 개의 트렌치들은, 비 표시 영역에서 평탄화 막에 형성되며, 표시 영역을 둘러싼다. 더미 발광층은, 표시 영역의 발광층에서 비 표시 영역으로 연장 배치된다. 봉지층은, 표시 영역 및 비 표시 영역 위를 덮는다. 커버 기판은, 봉지층 위에 배치된다.

일례로, 더미 발광층의 끝단은, 봉지층의 끝단과 일치한다.

일례로, 트렌치의 끝단은, 봉지층의 끝단에서 표시 영역을 향해 일정 거리 이격된다.

일례로, 트렌치의 끝단은, 봉지층의 끝단에서 기판의 끝단을 향해 일정 거리 이격된다.

일례로, 트렌치는, 상면, 바닥면 및 상기 상면과 상기 바닥면을 연결하는 측벽을 구비한다. 더미 발광층은, 트렌치의 측벽을 제외한 상면 및 바닥면에 배치된다.

일례로, 다수 개의 트렌치는, 기판의 끝단과 표시 영역의 끝단 사이에서 일정 간격으로 배치된다.

일례로, 다수 개의 트렌치는, 기판의 끝단과 표시 영역의 끝단 사이에서 다수 개의 트렌치 그룹들로 분리되어 배치된다.

일례로, 트렌치 그룹 하나는, 트렌치 다수 개를 포함한다.

또한, 이 출원에 의한 전계 발광 표시장치는, 기판, 다수 개의 화소들, 평탄화 막, 애노드 전극, 뱅크, 다수 개의 트렌치들, 발광층, 캐소드 전극, 봉지층 및 커버 기판을 포함한다. 기판은, 표시 영역과 표시 영역을 둘러싸는 비 표시 영역을 구비한다. 다수 개의 화소들은, 기판 위에서 표시 영역에 배치된다. 평탄화 막은, 기판 위에서 표시 영역 및 비 표시 영역을 덮는다. 애노드 전극은, 평탄화 막 위에서 화소에 배치된다. 뱅크는, 평탄화 막 위에서 애노드 전극의 발광 영역을 정의한다. 다수 개의 트렌치는, 비 표시 영역에서 평탄화 막과 뱅크에 형성된 표시 영역을 둘러싼다. 발광층은, 뱅크 및 애노드 전극 위에서 표시 영역 및 비 표시 영역에 걸쳐 도포된다. 캐소드 전극은, 발광층 위에 적층된다. 봉지층은, 캐소드 전극 위에서 비 표시 영역 및 표시 영역을 덮는다. 커버 기판은, 봉지층 위에 합착된다.

일례로, 발광층은, 봉지층의 끝단 내부의 표시 영역 및 비 표시 영역에 도포된다. 비 표시 영역에서는 트렌치의 측벽을 제외한 상면과 바닥면에만 도포되어 분리된다.

일례로, 발광층의 끝단은, 봉지층의 끝단과 일치한다.

일례로, 트렌치의 끝단은, 봉지층의 끝단과 중첩한다.

일례로, 트렌치의 끝단은, 봉지층의 끝단에서 기판의 끝단을 향해 더 연장된다.

일례로, 트렌치의 끝단은, 봉지층의 끝단에서 표시 영역 방향으로 일정 거리 이격된다.

일례로, 다수 개의 트렌치는, 다수 개의 그룹으로 나뉘어 배치된다.

이 출원에 의한 전계 발광 표시장치는, 발광층을 형성함에 있어 마스크를 사용하지 않는다. 따라서, 발광층의 끝단이 밀봉재의 끝단과 일치한다. 이 경우, 발광층의 끝단을 통해 수분 및 가스가 외부에서 침투하여 내부 소자들을 열화시킬 수 있다. 이를 방지하기 위해 발광층의 끝단과 표시 영역 사이에서 발광층의 연결성을 단절하기 위한 다수 개의 트렌치를 구비한다. 그 결과, 베젤 영역을 초극소화할 수 있다. 또한, 베젤 영역을 최소화하면서도 발광층을 통해 외부에서 침투한 수분 또는 가스가 내부의 표시 영역으로 전파되는 것을 차단하는 구조를 갖는다. 이 출원에 의한 전계 발광 표시장치는, 표시 장치에서 표시 영역이 극대화된 표시장치를 제공한다. 또한, 소자의 수명을 확보하여 양질의 화면을 제공할 수 있다.

도 1은 이 출원에 의한 전계 발광 표시장치를 나타내는 평면도이다.
도 2는 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 것으로 도 1의 절취선 I-I'를 따라 도시한 단면도이다.
도 3은 이 출원에 의한 전계 발광 표시장치에 포함된 트렌치의 구조를 나타내는 확대 단면도이다.
도 4는 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 것으로 도 1의 절취선 II-II'를 따라 도시한 단면도이다.
도 5는 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 것으로 도 1의 절취선 III-III'를 따라 도시한 단면도이다.
도6은 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 것으로 도 1의 절취선 III-III'를 따라 도시한 단면도이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 명세서의 일 예들은 이 출원의 개시가 완전하도록 하며, 본 명세서의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 여기에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명은, 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략한다.

이 출원 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 명세서의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

본 명세서의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

도 1은 이 출원에 의한 전계 발광 표시장치를 나타내는 평면도이다. 도 1을 참조하면, 이 출원에 의한 전계 발광 표시장치는 기판(SUB), 화소(P), 공통 전원 라인(CPL), 게이트 구동 회로(200), 댐 구조물(DM) 및 구동 IC(300)를 포함할 수 있다.

기판(SUB)은 베이스 기판(또는 베이스층)으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 특히, 폴더블 표시장치의 경우, 유연성이 우수한 플라스틱 재질로 형성하는 것이 바람직하다. 하지만, 유리 재질이더라도, 초박형으로 형성하여 폴더블 표시장치를 구현할 수 있다.

일 예에 따른 기판(SUB)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률반경으로 라운딩된 사각 형태, 또는 적어도 6개의 변을 갖는 비사각 형태를 가질 수 있다. 여기서, 비사각 형태를 갖는 기판(SUB)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부(notch portion)를 포함할 수 있다.

일 예에 따른 기판(SUB)은 표시 영역(AA)과 비표시 영역(IA)으로 구분될 수 있다. 표시 영역(AA)은 기판(SUB)의 중간 영역에 마련되는 것으로, 영상을 표시하는 영역으로 정의될 수 있다. 일 예에 따른 표시 영역(AA)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률 반경을 가지도록 라운딩된 사각 형태, 또는 적어도 6개의 변을 갖는 비사각 형태를 가질 수 있다. 여기서, 비사각 형태를 갖는 표시 영역(AA)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부를 포함할 수 있다.

비표시 영역(IA)은 표시 영역(AA)을 둘러싸도록 기판(SUB)의 가장자리 영역에 마련되는 것으로, 영상이 표시되는 않는 영역 또는 주변 영역으로 정의될 수 있다. 일 예에 따른 비표시 영역(IA)은 기판(SUB)의 제1 가장자리에 마련된 제1 비표시 영역(IA1), 제1 비표시 영역(IA1)과 나란한 기판(SUB)의 제2 가장자리에 마련된 제2 비표시 영역(IA2), 기판(SUB)의 제3 가장자리에 마련된 제3 비표시 영역(IA3), 및 제3 비표시 영역과 나란한 기판(SUB)의 제4 가장자리에 마련된 제4 비표시 영역(IA4)을 포함할 수 있다. 예를 들어, 제1 비표시 영역(IA1)은 기판(SUB)의 상측(또는 하측) 가장자리 영역, 제2 비표시 영역(IA2)은 기판(SUB)의 하측(또는 상측) 가장자리 영역, 제3 비표시 영역(IA3)은 기판(SUB)의 좌측(또는 우측) 가장자리 영역, 그리고 제4 비표시 영역(IA4)은 기판(SUB)의 우측(또는 좌측) 가장자리 영역일 수 있으나, 반드시 이에 한정되지 않는다.

화소(P)는 기판(SUB)의 표시 영역(AA)에 마련될 수 있다. 일 예에 따른 화소(P)는 복수 개가 매트릭스 배열을 이루고 기판(SUB)의 표시 영역(AA) 내에 배치될 수 있다. 화소(P)는 스캔 라인(SL), 데이터 라인(DL), 화소 구동 전원 라인(PL)에 의해 정의될 수 있다.

스캔 라인(SL)은 제1 방향(X)을 따라 길게 연장되고 제1 방향(X)과 교차하는 제2 방향(Y)을 따라 일정 간격으로 배치된다. 기판(SUB)의 표시 영역(AA)은 제1 방향(X)과 나란하면서 제2 방향(Y)을 따라 서로 이격된 복수의 스캔 라인(SL)을 포함한다. 여기서, 제1 방향(X)은 기판(SUB)의 가로 방향으로 정의될 수 있고, 제2 방향(Y)은 기판(SUB)의 세로 방향으로 정의될 수 있으나, 반드시 이에 한정되지 않고 그 반대로 정의될 수도 있다.

데이터 라인(DL)은 제2 방향(Y)을 따라 길게 연장되고 제1 방향(X)을 따라 일정 간격으로 배치된다. 기판(SUB)의 표시 영역(AA)은 제2 방향(Y)과 나란하면서 제1 방향(X)을 따라 서로 이격된 복수의 데이터 라인(DL)을 포함한다.

화소 구동 전원 라인(PL)은 데이터 라인(DL)과 나란하도록 기판(SUB) 상에 배치된다. 기판(SUB)의 표시 영역(AA)은 데이터 라인(DL)과 나란한 복수의 화소 구동 전원 라인(PL)을 포함한다. 선택적으로, 화소 구동 전원 라인(PL)은 스캔 라인(SL)과 나란하도록 배치될 수도 있다.

일 예에 따른 화소(P)는 표시 영역(AA) 상에 스트라이프(stripe) 구조를 가지도록 배치될 수 있다. 이 경우, 하나의 단위 화소는 적색 화소, 녹색 화소, 및 청색 화소를 포함할 수 있으며, 나아가 하나의 단위 화소는 백색 화소를 더 포함할 수 있다.

다른 예에 따른 화소(P)는 표시 영역(AA) 상에 펜타일(pentile) 구조를 가지도록 배치될 수 있다. 이 경우, 하나의 단위 화소는 평면적으로 다각 형태로 배치된 적어도 하나의 적색 화소, 적어도 2개의 녹색 화소, 및 적어도 하나의 청색 화소들을 포함할 수 있다. 예를 들어, 펜타일 구조를 갖는 하나의 단위 화소는 하나의 적색 화소, 2개의 녹색 화소, 및 하나의 청색 화소가 평면적으로 팔각 형태를 가지도록 배치될 수 있고, 이 경우 청색 화소는 상대적으로 가장 큰 크기의 개구 영역(또는 발광 영역)을 가질 수 있으며, 녹색 화소는 상대적으로 가장 작은 크기의 개구 영역을 가질 수 있다.

화소(P)는 인접한 스캔 라인(SL)과 데이터 라인(DL) 및 화소 구동 전원 라인(PL)에 전기적으로 연결된 화소 회로(PC), 및 화소 회로(PC)에 전기적으로 연결된 발광 소자(ED)를 포함할 수 있다.

화소 회로(PC)는 인접한 적어도 하나의 스캔 라인(SL)으로부터 공급되는 스캔 신호에 응답하여 인접한 데이터 라인(DL)으로부터 공급되는 데이터 전압을 기반으로 화소 구동 전원 라인(PL)으로부터 발광 소자(ED)에 흐르는 전류(Ied)를 제어한다.

일 예에 따른 화소 회로(PC)는 적어도 2개의 박막 트랜지스터 및 하나의 커패시터를 포함할 수 있다. 예를 들어, 일 예에 따른 화소 회로(PC)는 데이터 전압을 기반으로 하는 데이터 전류(Ied)를 발광 소자(ED)에 공급하는 구동 박막 트랜지스터, 데이터 라인(DL)으로부터 공급되는 데이터 전압을 구동 박막 트랜지스터에 공급하는 스위칭 박막 트랜지스터, 및 구동 박막 트랜지스터의 게이트-소스 전압을 저장하는 커패시터를 포함할 수 있다.

다른 예에 따른 화소 회로(PC)는 적어도 3개의 박막 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 일 예에 따른 화소 회로(PC)는 적어도 3개의 박막 트랜지스터 각각의 동작(또는 기능)에 따라 전류 공급 회로와 데이터 공급 회로 및 보상 회로를 포함할 수 있다. 여기서, 전류 공급 회로는 데이터 전압을 기반으로 하는 데이터 전류(Ied)를 발광 소자(ED)에 공급하는 구동 박막 트랜지스터를 포함할 수 있다. 데이터 공급 회로는 적어도 하나의 스캔 신호에 응답하여 데이터 라인(DL)으로부터 공급되는 데이터 전압을 전류 공급 회로에 공급하는 적어도 하나의 스위칭 박막 트랜지스터를 포함할 수 있다. 보상 회로는 적어도 하나의 스캔 신호에 응답하여 구동 박막 트랜지스터의 특성 값(임계 전압 및/또는 이동도) 변화를 보상하는 적어도 하나의 보상 박막 트랜지스터를 포함할 수 있다.

발광 소자(ED)는 화소 회로(PC)로부터 공급되는 데이터 전류(Ied)에 의해 발광하여 데이터 전류(Ied)에 해당하는 휘도의 광을 방출한다. 이 경우, 데이터 전류(Ied)는 화소 구동 전원 라인(PL)으로부터 구동 박막 트랜지스터와 발광 소자(ED)를 통해 공통 전원 라인(CPL)으로 흐를 수 있다.

일 예에 따른 발광 소자(ED)는 화소 회로(PC)와 전기적으로 연결된 화소 구동 전극(또는 제 1 전극 혹은 애노드), 화소 구동 전극 상에 형성된 발광층, 및 발광층에 전기적으로 연결된 공통 전극(또는 제 2 전극 혹은 캐소드)(CE)을 포함할 수 있다.

공통 전원 라인(CPL)은 기판(SUB)의 비표시 영역(IA) 상에 배치되고 표시 영역(AA) 상에 배치된 공통 전극(CE)과 전기적으로 연결된다. 일 예에 따른 공통 전원 라인(CPL)은 일정한 라인 폭을 가지면서 기판(SUB)의 표시 영역(IA)에 인접한 제2 내지 제4 비표시 영역(IA2, IA3, IA4)을 따라 배치되고, 기판(SUB)의 제1 비표시 영역(IA1)에 인접한 표시 영역(AA)의 일부를 제외한 나머지 부분을 둘러싼다. 공통 전원 라인(CPL)의 일단은 제1 비표시 영역(IA1)의 일측 상에 배치되고, 공통 전원 라인(CPL)의 타단은 제1 비표시 영역(IA1)의 타측 상에 배치될 수 있다. 그리고, 공통 전원 라인(CPL)의 일단과 타단 사이는 제2 내지 제4 비표시 영역(IA2, IA3, IA4)을 둘러싸도록 배치될 수 있다. 이에 따라, 일 예에 따른 공통 전원 라인(CPL)은 평면적으로 기판(SUB)의 제1 비표시 영역(IA1)에 해당하는 일측이 개구된 '

자 형태를 가질 수 있다.

봉지층은 기판(SUB) 상에 형성되어 표시 영역(AA) 및 비 표시 영역(IA)을 덮도록 형성할 수 있다. 봉지층은 산소 또는 수분이 표시 영역(AA) 내에 마련된 발광 소자(ED)로 침투하는 것을 방지할 수 있다. 일 예에 따른 봉지층은 적어도 하나의 무기막 또는 유기막을 포함할 수 있다. 다른 예에 따른 봉지층은 복수의 무기막 및 복수의 무기막 사이의 유기막을 포함할 수 있다. 봉지층은, 수분 흡수제(혹은, Getter)를 구비한 유기 물질로 기판(SUB) 표면에 도포될 수 있다.

이 출원에 따른 전계 발광 표시장치는 패드부(PP), 게이트 구동 회로(200) 및 구동 집적 회로(300)를 더 포함할 수 있다. 패드부(PP)는 기판(SUB)의 비표시 영역(IA)에 마련된 복수의 패드를 포함할 수 있다. 일 예에 따른 패드부(PP)는 기판(SUB)의 제1 비표시 영역(IA1)에 마련된 복수의 공통 전원 공급 패드, 복수의 데이터 입력 패드, 복수의 전원 공급 패드 및 복수의 제어 신호 입력 패드 등을 포함할 수 있다.

게이트 구동 회로(200)는 기판(SUB)의 제3 비표시 영역(IA3) 및/또는 제4 비표시 영역(IA4)에 마련되어 표시 영역(AA)에 마련된 스캔 라인들(SL)과 일대일로 연결된다. 게이트 구동 회로(200)는 화소(P)의 제조 공정, 즉 박막 트랜지스터의 제조 공정과 함께 기판(SUB)의 제3 비표시 영역(IA3) 및/또는 제4 비표시 영역(IA4)에 집적된다. 이러한 게이트 구동 회로(200)는 구동 집적 회로(300)로부터 공급되는 게이트 제어 신호를 기반으로 스캔 신호를 생성하여 정해진 순서에 따라 출력함으로써 복수의 스캔 라인(SL) 각각을 정해진 순서에 따라 구동한다. 일 예에 따른 게이트 구동 회로(200)는 쉬프트 레지스터를 포함할 수 있다.

구동 집적 회로(300)는 칩 실장(또는 본딩) 공정을 통해 기판(SUB)의 제1 비표시 영역(IA1)에 정의된 칩 실장 영역에 실장된다. 구동 집적 회로(300)의 입력 단자들은 패드부(PP)에 전기적으로 연결되고, 구동 집적 회로(300)의 입력 단자들은 표시 영역(AA)에 마련된 복수의 데이터 라인(DL)과 복수의 화소 구동 전원 라인(PL)에 전기적으로 연결된다. 구동 집적 회로(300)는 패드부(PP)를 통해 디스플레이 구동 회로부(또는 호스트 회로)로부터 입력되는 각종 전원, 타이밍 동기 신호, 및 디지털 영상 데이터 등을 수신하고, 타이밍 동기 신호에 따라 게이트 제어 신호를 생성하여 게이트 구동 회로(200)의 구동을 제어하고, 이와 동시에 디지털 영상 데이터를 아날로그 형태의 화소 데이터 전압으로 변환하여 해당하는 데이터 라인(DL)에 공급한다.

이하, 이 출원의 주요 특징을 설명하기 위해 구조적 특징을 잘 나타내고 있는 단면도들을 참조하여 다양한 실시 예들을 상세히 설명한다.

<제 1 실시 예>

이하, 도 2를 더 참조하여, 이 출원의 제1 실시 예에 대해 설명한다. 도 2는 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 것으로 도 1의 절취선 I-I'를 따라 도시한 단면도이다.

이 출원의 제1 실시 예에 따른 전계 발광 표시장치는 기판(SUB), 화소 어레이층(120), 봉지층(FS) 및 커버 기판(CP)을 포함할 수 있다.

기판(SUB)은 베이스 층으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 일 예에 따른 기판(SUB)은 불투명 또는 유색 폴리이미드(polyimide) 재질을 포함할 수 있다. 예를 들어, 폴리이미드 재질의 기판(SUB)은 상대적으로 두꺼운 캐리어 기판에 마련되어 있는 릴리즈층의 전면(前面)에 일정 두께로 코팅된 폴리이미드 수지가 경화된 것일 수 있다. 이 경우, 캐리어 유리 기판은 레이저 릴리즈 공정을 이용한 릴리즈층의 릴리즈에 의해 기판(SUB)으로부터 분리된다. 이러한 일 예에 따른 기판(SUB)은 두께 방향(Z)을 기준으로, 기판(SUB)의 후면에 결합된 백 플레이트를 더 포함한다. 백 플레이트는 기판(SUB)을 평면 상태로 유지시킨다. 일 예에 따른 백 플레이트는 플라스틱 재질, 예를 들어, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 재질을 포함할 수 있다. 이러한 백 플레이트는 캐리어 유리 기판으로부터 분리된 기판(SUB)의 후면에 라미네이팅될 수 있다.

다른 예에 따른 기판(SUB)은 플렉서블 유리 기판일 수 있다. 예를 들어, 유리 재질의 기판(SUB)은 100마이크로미터 이하의 두께를 갖는 박형 유리 기판이거나, 기판 식각 공정에 의해 100마이크로미터 이하의 두께를 가지도록 식각된 캐리어 유리 기판일 수 있다.

기판(SUB)은 표시 영역(AA)과 표시 영역(AA)을 둘러싸는 비표시 영역(IA)을 포함할 수 있다. 기판(SUB)의 상부 표면 상에는 버퍼막(도시하지 않음)이 형성될 수 있다. 버퍼막은 투습에 취약한 기판(SUB)을 통해서 화소 어레이 층(120)으로 침투하는 수분을 차단하기 위하여, 기판(SUB)의 일면 상에 형성된다. 일 예에 따른 버퍼막은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘산질화막(SiON) 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막은 생략될 수 있다.

화소 어레이 층(120)은 박막 트랜지스터 층, 평탄화 층(PL), 뱅크(BN), 및 발광 소자(ED)를 포함할 수 있다.

박막 트랜지스터 층은 기판(SUB)의 표시 영역(AA)에 정의된 복수의 화소(P) 및 기판(SUB)의 제4 비표시 영역(IA4)에 정의된 게이트 구동 회로(200)에 각각 마련된다.

일 예에 따른 박막 트랜지스터 층은 박막 트랜지스터(T), 게이트 절연막(GI) 및 층간 절연막(IL)을 포함한다. 여기서, 도 2에 도시된 박막 트랜지스터(T)는 발광 소자(ED)에 전기적으로 연결된 구동 박막 트랜지스터일 수 있다.

박막 트랜지스터(T)는 기판(SUB) 위에 형성된 반도체 층(A), 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)을 포함한다. 도 2에서 박막 트랜지스터(T)는 게이트 전극(G)이 반도체 층(A)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 구조를 도시하였으나, 반드시 이에 한정되지 않는다. 다른 예로, 박막 트랜지스터(T)는 게이트 전극(G)이 반도체 층(A)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 구조 또는 게이트 전극(G)이 반도체 층(A)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 구조를 가질 수 있다.

반도체 층(A)은 기판(SUB) 위에 형성될 수 있다. 반도체 층(A)은 실리콘계 반도체 물질, 산화물계 반도체 물질, 또는 유기물계 반도체 물질을 포함할 수 있으며, 단층 구조 또는 복층 구조를 가질 수 있다. 기판(SUB)과 반도체 층(A) 사이에는 반도체 층(A)으로 입사되는 외부광을 차단하기 위한 차광층이 추가로 형성될 수 있다.

게이트 절연막(GI)은 반도체 층(A)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 게이트 절연막(GI)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.

게이트 전극(G)은 반도체 층(A)과 중첩되도록 게이트 절연막(GI) 상에 형성될 수 있다. 게이트 전극(G)은 스캔 라인(SL)과 함께 형성될 수 있다. 도면으로 도시하지 않았으나, 게이트 전극(G) 및 스캔 라인(SL)과 함께 공통 전원 라인(CPL)을 더 형성할 수 있다. 일 예에 따른 게이트 전극(G)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

층간 절연막(IL)은 게이트 전극(G)과 게이트 절연막(GI)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 층간 절연막(IL)은 게이트 전극(G)과 게이트 절연막(GI) 상에 평탄면을 제공한다.

소스 전극(S)과 드레인 전극(D)은 게이트 전극(G)을 사이에 두고 반도체 층(A)과 중첩되도록 층간 절연막(IL) 상에 형성될 수 있다. 소스 전극(S)과 드레인 전극(D)은 데이터 라인(DL)과 화소 구동 전원 라인(PL) 및 공통 전원 라인(CPL)과 함께 형성될 수 있다. 즉, 소스 전극(S), 드레인 전극(D), 데이터 라인(DL), 화소 구동 전원 라인(PL) 및 공통 전원 라인(CPL) 각각은 소스 드레인 전극 물질에 대한 패터닝 공정에 의해 동시에 형성된다.

소스 전극(S)과 드레인 전극(D) 각각은 층간 절연막(IL)과 게이트 절연막(GI)을 관통하는 전극 컨택홀을 통해 반도체 층(A)에 접속될 수 있다. 소스 전극(S)과 드레인 전극(D)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 여기서, 도 2에 도시된 박막 트랜지스터(T)의 소스 전극(S)은 화소 구동 전원 라인(PL)과 전기적으로 연결될 수 있다.

이와 같이, 기판(SUB)의 화소(P)에 마련된 박막 트랜지스터(T)는 화소 회로(PC)를 구성한다. 또한, 기판(SUB)의 제4 비표시 영역(IA4)에 배치된 게이트 구동 회로(200)는 화소(P)에 마련된 박막 트랜지스터(T)와 동일하거나 유사한 박막 트랜지스터를 구비할 수 있다.

평탄화 층(PL)은 박막 트랜지스터 층을 덮도록 기판(SUB) 위에서 표시 영역(AA)과 비 표시 영역(IA) 전체에 형성된다. 평탄화 층(PL)은 박막 트랜지스터 층 상에 평탄면을 제공한다. 일 예에 따른 평탄화 층(PL)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.

다른 예에 따른 평탄화 층(PL)은 화소(P)에 마련된 구동 박막 트랜지스터의 드레인 전극(D)을 노출시키기 위한 화소 컨택홀을 포함할 수 있다.

뱅크(BN)는 평탄화 층(PL) 상에 배치되어 표시 영역(AA)의 화소(P) 내에 발광 영역(또는 개구 영역)을 정의한다. 이러한 뱅크(BN)는 화소 정의막으로 표현될 수도 있다.

발광 소자(ED)는 화소 구동 전극(AE), 발광층(EL), 및 공통 전극(CE)을 포함한다. 화소 구동 전극(AE)은 평탄화 층(PL) 상에 형성되고 평탄화 층(PL)에 마련된 화소 컨택홀을 통해 구동 박막 트랜지스터의 드레인 전극(D)에 전기적으로 연결된다. 이 경우, 화소(P)의 개구 영역과 중첩되는 화소 구동 전극(AE)의 중간 부분을 제외한 나머지 가장자리 부분은 뱅크(BN)에 의해 덮일 수 있다. 뱅크(BN)는 화소 구동 전극(AE)의 가장자리 부분을 덮음으로써 화소(P)의 발광 영역을 정의할 수 있다.

일 예에 따른 화소 구동 전극(AE)은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 화소 구동 전극(AE)은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC(Ag/Pd/Cu) 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 다층 구조로 형성되거나, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어진 단층 구조를 포함할 수 있다.

발광층(EL)은 화소 구동 전극(AE)과 뱅크 패턴(BN)을 덮도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 예를 들어, 일 예에 따른 발광층(EL)은 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 발광부와 제 2 발광부를 포함할 수 있다. 여기서, 제 1 발광부는 제 1 광을 방출하는 것으로 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 발광부 중 어느 하나를 포함할 수 있다. 제 2 발광부는 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 중 제 1 광의 보색 관계를 갖는 제 2 광을 방출하는 발광부를 포함할 수 있다.

다른 예에 따른 발광층(EL)은 유기 발광층, 무기 발광층, 및 양자점 발광층 중 어느 하나를 포함하거나, 유기 발광층(또는 무기 발광층)과 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다. 추가적으로, 일 예에 따른 발광 소자(ED)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.

공통 전극(CE)은 발광층(EL)과 전기적으로 연결되도록 형성된다. 공통 전극(CE)은 각 화소(P)에 마련된 발광층(EL)과 공통적으로 연결되도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다.

일 예에 따른 공통 전극(CE)은 광을 투과시킬 수 있는 투명 전도성 물질 또는 반투과 전도성 물질을 포함할 수 있다. 공통 전극(CE)이 반투과 전도성 물질로 형성되는 경우, 마이크로 캐비티(micro cavity) 구조를 통해 발광 소자(ED)에서 발광된 광의 출광 효율을 높일 수 있다. 일 예에 따른 반투과 전도성 물질은 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금 등을 포함할 수 있다. 추가적으로, 공통 전극(CE) 상에는 발광 소자(ED)에서 발광된 광의 굴절율을 조절하여 광의 출광 효율을 향상시키기 위한 캡핑층(capping layer)이 더 형성될 수 있다.

봉지층(FS)은 화소 어레이층(120)의 상면에서 표시 영역(AA) 및 비 표시 영역(IA)를 덮도록 형성된다. 봉지층(FS)은 산소 혹은 수소와 같은 가스, 그리고 수분이 발광 소자(ED)로 침투하는 것을 방지하는 역할을 한다.

일례로, 봉지층(FS)은 실리콘옥시카본(SiOCz) 아크릴 또는 에폭시 계열의 레진(Resin) 등의 유기물로 이루어진 베이스 물질에 수분 또는 가스를 흡수할 수 있는 흡수제(혹은 Getter)가 산포될 수 있다. 봉지층(FS)은 코팅 공정, 예를 들어 잉크젯 코팅 공정 또는 슬릿 코팅 공정에 의해 형성될 수 있다.

커버 기판(CP)이 봉지층(FS) 위에 합착되어 있다. 일례로, 봉지층(FS)은 접착성 물질 내에 수분 흡수제가 산포되어 있고, 이 봉지층(FS)의 상부에 커버 기판(CP))이 합착될 수도 있다. 커버 기판(CP)은 기판(SUB)에 대응하거나 약간 작은 크기를 가질 수 있다. 일례로, 구동 집적 회로(300)가 배치된 제1 비 표시 영역(IA1)에서는 구동 집적 회로(300)가 노출될 수 있도록 커버 기판(CP)의 크기가 기판(SUB)보다 작을 수 있다.

도 2를 참조하면, 제1 실시 예에 따른 전계 발광 표시장치는, 제3 비 표시 영역(IA3), 표시 영역(AA) 및 비 표시 영역(IA4)이 정의된 기판(SUB)을 구비한다. 표시 영역(AA)에는 다수 개의 화소들이 배치될 수 있다. 화소 하나에는 박막 트랜지스터(T)와 발광 소자(ED)가 배치되어 있다. 박막 트랜지스터(T)는 구동 박막 트랜지스터일 수 있다.

발광 소자(ED)는 뱅크(BA)에 의해 정의된 발광 영역 내에 적츠된 화소 구동 전극(AE), 발광층(EL) 및 공통 전극(CE)을 구비한다. 발광층(EL)은 표시 영역(AA)에 걸쳐 연속하여 배치되어 있다. 또한, 발광층(EL)은 제3 및 제4 비 표시 영역들(IA3, IA4)을 포함하는 비 표시 영역(IA)에도 연장되어 배치되어 있다. 특히, 발광층(EL)은, 비 표시 영역(IA)에서 봉지층(FS)의 끝단과 일치하도록 배치되어 있다. 여기서, 비 표시 영역(IA)에 연장된 발광층(EL)을 더미 발광층(DEL)로 정의할 수 있다. 더미 발광층(DEL)은 하부와 상부에 전극들이 없어서 실제 발광을 하지 못하므로, '더미 발광층'으로 명명할 수 있다.

제3 및 제4 비 표시 영역들(IA3, IA4)을 포함하는 비 표시 영역(IA)에는 다수 개의 트렌치들(TR)이 형성되어 있다. 트렌치(TR)들은 표시 영역(AA)을 둘러싸는 폐곡선 형상을 가질 수 있다. 트렌치(TR)는 평탄화 막(PL)과 뱅크(BA)를 패턴하여 형성될 수 있다.

비 표시 영역(IA)에 배치된 더미 발광층(DEL)은 트렌치(TR)에 의해 그 연결성이 단절된 구조를 갖는다. 이하, 도 3을 참조하여 구체적으로 설명한다. 도 3은 이 출원에 의한 전계 발광 표시장치에 포함된 트렌치의 구조를 나타내는 확대 단면도이다.

도 3을 참조하면, 트렌치(TR)는 상면(TS), 바닥면(BS) 및 측벽(WS)을 구비한 우물 형상을 갖는다. 상면(TS)은 뱅크(BA)의 상부 표면일 수 있다. 바닥면(BS)은 트렌치(TR)에 의해 노출된 중간 절연막(IL)의 상부 표면일 수 있다. 측벽(WS)은 뱅크(BA)와 평탄화 막(PL)의 식각된 측면일 수 있다.

더미 발광층(DEL)은 단차가 높은 트렌치(TR)의 형상을 따라 적층되지 못하고, 상면(TS)과 바닥면(BS)에만 적층된다. 즉, 측벽(WS)에는 더미 발광층(DEL)이 적층되지 못한다. 따라서, 더미 발광층(DEL)은 트렌치(TR)에 의해 분리된 형상으로 도포된다. 그 결과, 봉지층(TS)의 끝단에 노출된 더미 발광층(DEL)을 통해 수분 혹은 가스가 침투되더라도, 더미 발광층(DEL)을 따라 표시 영역(AA)으로 전파되지 않는다. 특히, 트렌치(TR)를 다수 개가 연속하여 배치되어 있으므로, 침투한 수분 혹은 가스는 그 전파 속도가 현저히 저하되거나 차단될 수 있다.

제1 실시 예에 의한 전계 발광 표시장치의 제조 공정을 간단히 살펴본다. 뱅크(BA)를 형성하고, 트렌치(TR)이 형성된 기판(SUB)의 표면 위에 유기 발광 물질을 증착하여 발광층(EL)과 더미 발광층(DEL)을 형성할 수 있다. 이 때, 마스크를 사용하지 않고, 발광 물질을 표시 영역(AA) 및 비 표시 영역(IA) 전체를 덮도록 도포할 수 있다.

기판(SUB) 전체 표면 위에 발광층(EL)과 더미 발광층(DEL)을 도포한 후, 공통 전극(CE)을 형성하고, 봉지층(FS)을 도포한다. 그 후, 커버 기판(CP)을 봉지층(FS)과 합착한다.

그리고나서, 봉지층(FS) 외부에 노출된 더미 발광층(DEL)을 제거한다. 그 결과, 더미 발광층(DEL)의 끝단은 봉지층(FS)의 끝단과 일치하는 형상을 가질 수 있다.

이와 같이 마스크를 사용하지 않고, 발광층(EL) 및 더미 발광층(DEL)을 도포하기 때문에, 마스크로 인한 비 표시 영역(IA)의 마진 영역을 고려하지 않아도 된다. 따라서, 비 표시 영역(IA)을 그 만큼 더 축소할 수 있다. 즉, 초협 베젤 구조를 갖는 전계 발광 표시장치를 제조할 수 있다.

이하, 도 4를 참조하여, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 구동 집적 회로(300)가 배치된 부분에서의 단면 구조를 설명한다. 도 4는 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 것으로 도 1의 절취선 II-II'를 따라 도시한 단면도이다.

도 4에 의한 단면 구조는 도 2에 의한 단면 구조와 거의 동일하다. 차이점은, 구동 집적 회로(300)와 (PP)가 더 배치된 것에 차이가 있다. 동일한 구성에 대한 설명은 생략한다.

도 4를 참조하면, 제2 비 표시 영역(IA2) 부분은 도 2의 제3 및 제4 비 표시 영역(IA3, IA4)들의 구조와 동일하다. 다만, 제1 비 표시 영역(IA1)에서는, 봉지층(FS) 및 커버 기판(CP) 외측에 배치된 구동 집적 회로(300)와 패드부(PP)를 더 구비한다.

봉지층(FS)과 커버 기판(CP)은 구동 집적 회로(300)와 패드부(PP) 이전까지만 연장되어 있다. 즉, 구동 집적 회로(300)와 패드부(PP)는 기판(SUB) 위에 배치되되, 봉지층(FS)과 커버 기판(CP)과 중첩되지 않는 제1 비 표시 영역(IA1)의 외측 영역에 배치되어 있다.

구동 집적 회로(300)는 데이터 배선의 끝단에 배치된 데이터 패드(DP)와 연결될 수 있다. 일례로, 데이터 패드(DP)는 박막 트랜지스터(T)의 소스 전극(S) 및 드레인 전극(D)과 동일한 층에 배치될 수 있다. 특히, 데이터 패드(DP)는 소스 전극(S)과 연결된 데이터 배선(DL)의 끝단에 배치될 수 있다. 데이터 패드(DP)는 평탄화 막(PL)에 덮여 있을 수 있다. 데이터 패드(DP)는 평탄화 막(PL)에 형성된 콘택홀을 통해 노출되고, 화소 구동 전극(AE)과 동일한 물질로 형성된 패드 단자(PD)와 연결될 수 있다. 데이터 패드(DP)와 연결된 패드 단자(PD)가 구동 집적 회로(300)와 연결될 수 있다. 일례로, 구동 집적 회로(300)에는 연결 단자(300P)가 배치되어 있다. 연결 단자(300P)와 패드 단자(PD) 사이에 이방성 도전 필름(ACF)을 배치하고, 외력으로 구동 집적 회로(300)를 눌러 합착할 수 있다. 그 결과, 연결 단자(300P)와 패드 단자(PD)는 이방성 도전 필름(ACF) 내의 도전볼(CB)에 의해 전기적으로 연결될 수 있다.

패드부(PP)는 구동 집적 회로(300)의 외측에 배치되어 있다. 패드부(PP)는 외부 장치와 연결될 수 있도록 노출된 상태로 있을 수 있다. 일례로, 패드부(PP)는 FPCB(Flexible Printed Circuit Board)와 같은 회로 장치와 연결될 수 있다.

제1 실시 예에 의하면, 마스크를 사용하지 않고, 발광층(EL)을 증착하기 때문에, 구동 집적 회로(300)와 커버 기판(CP)과의 사이를 매우 가까이 설계할 수 있다. 종래 기술에서는 발광층(EL)을 증착하기 위해 마스크를 사용하여, 표시 영역(AA) 내부에만 증착하여야 하는데, 마스크를 설치하기 위한 공정 마진을 고려해야하기 때문에 비 표시 영역(IA)이 충분한 크기를 가져야 한다. 하지만, 이 출원에서는 마스크를 사용하지 않으므로, 비 표시 영역(IA)을 최소화 할 수 있다.

<제 2 실시 예>

이하, 도 5를 참조하여 이 출원의 제2 실시 예에 대해 설명한다. 제2 실시 예에서는 트렌치의 배치 구조를 중심으로 설명한다. 도 5는 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 것으로 도 1의 절취선 III-III'를 따라 도시한 단면도이다.

도 5에 도시한 제2 실시 예에 의한 전계 발광 표시장치는 제1 실시 예에 의한 것과 구조가 거의 동일하다. 트렌치(TR)의 배치에 차이점이 있다. 도 5를 참조하면, 제2 실시 예에 의한 전계 발광 표시장치는, 기판(SUB) 위에 표시 영역(AA)과 표시 영역(AA)을 둘러싸는 비 표시 영역(IA)이 정의되어 있다. 표시 영역(AA)에는 박막 트랜지스터(T)와 발광 소자(ED)가 배치되어 있다.

발광 소자(ED)는 화소 구동 전극(AE), 발광층(EL) 및 공통 전극(CE)을 포함한다. 특히, 화소 구동 전극(AE)은 뱅크(BA)에 의해 발광 영역이 정의된다. 발광층(EL)과 공통 전극(CE)은 표시 영역(AA) 전체에 걸쳐 각각 공통으로 적층된다. 하지만, 뱅크(BA)에 의해 정의된 발광 영역에서 화소 구동 전극(AE), 발광층(EL) 및 공통 전극(CE)이 모두 적층되어 발광 소자(ED)가 형성된다.

발광층(EL)은 표시 영역(AA)뿐만 아니라 비 표시 영역(IA)에까지 연장되어 있다. 특히, 발광층(EL)은 봉지층(FS)의 끝단까지 연장되어 있다. 즉, 발광층(EL)은 표시 영역(AA)에서 비 표시 영역(IA)으로 연장되되, 그 끝단이 봉지층(FS)의 끝단과 일치한다.

비 표시 영역(IA)에는 다수 개의 트렌치(TR)들이 연속하여 배치되어 있다. 트렌치(TR)는 뱅크(BA)와 평탄화 막(PL)을 식각하여 형성된 우물 형상을 가질 수 있다. 특히, 뱅크(BA)와 평탄화 막(PL)은 식각액에 대한 식각 비율을 달리하여, 평탄화 막(PL)이 뱅크(BA)보다 과 식각되어 언더-컷 형상을 가질 수 있다. 하지만, 이에 국한되는 것은 아니다. 다른 예로, 트렌치(TR)는 평탄화 막(PL)으로만 형성될 수도 있다. 제2 실시 예에서는 트렌치(TR)가 발광층(EL)을 분리하기 위한 것이므로, 분리 기능을 더 확실하게 할 수 있는 구조를 제시한 것이다.

발광층(EL)은 트렌치(TR)가 형성된 후 뱅크(BA) 위에 도포된다. 따라서, 표시 영역(AA)에서는 연속된 단일층으로 형성된다. 하지만, 비 표시 영역(IA)에서는 트렌치(TR)의 상면과 바닥면에만 적층되고 측벽에는 적층되지 않는다. 그 결과, 발광층(EL)은 비 표시 영역(IA)에서 트렌치(TR)에 의해 분리된 즉, 연속성이 단절된 구조를 갖고 적층된다.

비 표시 영역(IA)에 적층된 발광층(EL)은 서로 분리되어 있기 때문에 이들을 더미 발광층(DEL)로 명명할 수 있다. 즉, 더미 발광층(DEL)은 발광층(EL)과 동일한 물질이지만, 표시 영역(AA)에 형성된 부분은 발광 소자(ED)를 구성하지만, 비 표시 영역(IA)에서는 단절된 구조를 가져 그 고유의 기능인 발광 기능을 갖지 않는다.

봉지층(FS)은 트렌치(TR)들과 중첩된 위치에 정의될 수 있다. 도 5에서는 최외각에 배치된 트렌치(TR)의 중앙부에 봉지층(FS)의 끝단이 설정된 경우를 도시하고 있다. 하지만 이에 국한되는 것은 아니며, 두번째 배치된 트렌치(TR)에 설정될 수도 있고, 트렌치(TR)와 트렌치(TR) 사이의 상면에 설정될 수도 있다. 즉, 봉지층(FS)의 끝단은 트렌치(TR)와 중첩될 수도 있고, 트렌치(TR)를 모두 덮도록 좀 더 큰 범위를 덮을 수도 있다.

커버 기판(CP)은 봉지층(FS) 상부에 부착된다. 커버 기판(CP)은 봉지층(FS)의 면적보다 약간 더 넓은 것이 바람직하다. 일례로, 커버 기판(CP)은 구동 집적 회로(300)가 배치된 제4 비 표시 영역(IA4)를 제외하고는 기판(SUB)의 끝단과 일치하는 크기를 가질 수 있다.

제조 공정상, 커버 기판(CP)을 합착한 후에, 봉지층(FS)의 외측으로 연장된 발광층(EL)을 제거한다. 그 결과, 봉지층(FS)의 끝단은 항상 발광층(EL), 특히 더미 발광층(DEL)의 끝단과 일치한다.

제2 실시 예에 의하면, 마스크를 사용하지 않고 발광층(EL)을 도포하지만, 비 표시 영역(IA)에서는 발광층(EL)이 다수 개의 영역으로 분리된 더미 발광층(DEL)으로 형성된다. 따라서, 봉지층(FS)의 끝단에 노출된 더미 발광층(DEL)으로 수분 혹은 가스가 외부에서 침투하더라도, 표시 영역(AA)을 향해 전파되는 것이 차단된다. 전파되더라도, 여러 개의 트렌치(TR)를 통과하여야 하기 때문에 그 전파 속도가 매우 현저히 저하된다. 또한, 전파되는 도중에라도 봉지층(FS)에 포함된 흡수제에 의해 수분과 가스가 흡착되어 결국 표시 영역(AA)으로 도달되지는 못한다.

제2 실시 예에 의한 전계 발광 표시장치는, 기판(SUB)에서 비 표시 영역(IA)이 차지하는 영역을 최소화하는 구조를 갖는다. 또한, 제2 실시 예에 의한 전계 발광 표시장치는 외부로부터 수분과 가스의 침투 및 전파를 최대한 억제할 수 있는 구조를 갖는다.

<제 3 실시 예>

이하, 도 6을 참조하여 이 출원의 제3 실시 예에 대해 설명한다. 제3 실시 예에서는 트렌치의 배치 구조를 중심으로 설명한다. 도 6은 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 것으로 도 1의 절취선 I-I'를 따라 도시한 단면도이다. 도 6은 도 2에서 좌측부를 확대한 단면도이다.

도 6에 도시한 제3 실시 예에 의한 전계 발광 표시장치는 제2 실시 예에 의한 것과 구조가 거의 동일하다. 다만, 트렌치(TR)의 배치에 차이점이 있다. 도 6를 참조하면, 제3 실시 예에 의한 전계 발광 표시장치는, 기판(SUB) 위에 표시 영역(AA)과 표시 영역(AA)을 둘러싸는 비 표시 영역(IA)이 정의되어 있다. 표시 영역(AA)에는 박막 트랜지스터(T)와 발광 소자(ED)가 배치되어 있다.

비 표시 영역(IA)에는 다수 개의 트렌치(TR)들이 연속하여 배치되어 있다. 트렌치(TR)는 뱅크(BA)와 평탄화 막(PL)을 식각하여 형성된 우물 형상을 가질 수 있다. 특히, 뱅크(BA)와 평탄화 막(PL)은 식각액에 대한 식각 비율을 달리하여, 평탄화 막(PL)이 뱅크(BA)보다 과 식각되어 언더-컷 형상을 가질 수 있다.

특히, 트렌치(TR)들은 다수 개의 그룹으로 분리된 구조를 갖는다. 예를 들어, 제1 트렌치 그룹(TR1), 제2 트렌치 그룹(TR2) 및 제2 트렌치 그룹(TR3)을 포함할 수 있다. 각 트렌치 그룹(TR1, TR2, TR3)에는 1 개 이상의 트렌치를 구비할 수 있다. 도 6에서는 트렌치 그룹(TR1, TR2, TR3)이 세 개의 트렌치를 구비한 경우를 도시하였으나, 이에 국한되는 것은 아니며, 1개 혹은 2개의 트렌치를 구비할 수 있고, 더 많은 트렌치들을 구비할 수도 있다.

봉지층(FS)은 트렌치 그룹(TR1, TR2, TR3)들을 완전히 덮도록 정의될 수 있다. 도 6에서는 최외각에 배치된 제1 트렌치 그룹(TR1)보다 더 기판(SUB)의 가장자리를 향해 봉지층(FS)의 끝단이 설정된 경우를 도시하고 있다. 하지만 이에 국한되는 것은 아니며, 제1 트렌치 그룹(TR1)과 중첩될 수도 있다. 즉, 봉지층(FS)의 끝단은 최외각 트렌치 그룹(TR1)과 중첩될 수도 있고, 트렌치 그룹들(TR1, TR2, TR3)을 모두 덮도록 좀 더 큰 범위를 덮을 수도 있다.

커버 기판(CP)은 봉지층(FS) 상부에 부착된다. 제조 공정상, 커버 기판(CP)을 합착한 후에, 봉지층(FS)의 외측으로 연장된 발광층(EL)을 제거한다. 그 결과, 봉지층(FS)의 끝단은 항상 발광층(EL), 특히 더미 발광층(DEL)의 끝단과 일치한다.

제3 실시 예에 의하면, 마스크를 사용하지 않고 발광층(EL)을 도포하지만, 비 표시 영역(IA)에서는 발광층(EL)이 다수 개의 영역으로 분리된 더미 발광층(DEL)으로 형성된다. 따라서, 봉지층(FS)의 끝단에 노출된 더미 발광층(DEL)으로 수분 혹은 가스가 외부에서 침투하더라도, 표시 영역(AA)을 향해 전파되는 것이 차단된다.

제3 실시 예에 의한 전계 발광 표시장치는, 기판(SUB)에서 비 표시 영역(IA)이 차지하는 영역을 최소화하는 구조를 갖는다. 또한, 제3 실시 예에 의한 전계 발광 표시장치는 외부로부터 수분과 가스의 침투 및 전파를 최대한 억제할 수 있는 구조를 갖는다.

상술한 본 출원의 예에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.

SUB: 기판 AA: 표시 영역
IA(IA1, IA2, IA3, IA4): 비 표시 영역
T: 박막 트랜지스터 ED: 발광 소자
PL: 평탄화 막 BA: 뱅크
AE: 화소 구동 소자 CE: 공통 전극
EL: 발광층 DEL: 더미 발광층
TR: 트렌치 TR1: 제1 트렌치 그룹
TR2: 제2 트렌치 그룹 TR3: 제3 트렌치 그룹

Claims

표시 영역과 비 표시 영역을 구비한 기판;
상기 기판 위에서 상기 표시 영역에 배치된 다수 개의 화소;
상기 화소에 배치된 박막 트랜지스터;
상기 박막 트랜지스터를 덮는 평탄화 막;
상기 화소에서 상기 평탄화 막 위에 배치되며, 애노드 전극, 발광층 및 캐소드 전극을 구비한 발광 다이오드;
상기 비 표시 영역에서 상기 평탄화 막에 형성되며, 상기 표시 영역을 둘러싸는 다수 개의 트렌치;
상기 표시 영역의 상기 발광층에서 상기 비 표시 영역으로 연장 배치된 더미 발광층;
상기 표시 영역 및 상기 비 표시 영역 위를 덮는 봉지층; 그리고
상기 봉지층 위에 배치된 커버 기판을 포함하는 전계 발광 표시장치.
제 1 항에 있어서,
상기 더미 발광층의 끝단은, 상기 봉지층의 끝단과 일치하는 전계 발광 표시장치.
제 1 항에 있어서,
상기 트렌치의 끝단은, 상기 봉지층의 끝단에서 상기 표시 영역을 향해 일정 거리 이격된 전계 발광 표시장치.
제 1 항에 있어서,
상기 트렌치의 끝단은, 상기 봉지층의 끝단에서 상기 기판의 끝단을 향해 일정 거리 이격된 전계 발광 표시장치.
제 1 항에 있어서,
상기 트렌치는,
상면, 바닥면 및 상기 상면과 상기 바닥면을 연결하는 측벽을 구비하고,
상기 더미 발광층은,
상기 측벽을 제외한 상기 상면 및 상기 바닥면에 배치된 전계 발광 표시장치.
제 1 항에 있어서,
상기 다수 개의 트렌치는,
상기 기판의 끝단과 상기 표시 영역의 끝단 사이에서 일정 간격으로 배치된 전계 발광 표시장치.
제 1 항에 있어서,
상기 다수 개의 트렌치는,
상기 기판의 끝단과 상기 표시 영역의 끝단 사이에서 다수 개의 트렌치 그룹들로 분리되어 배치된 전계 발광 표시장치.
제 7 항에 있어서,
상기 트렌치 그룹 하나는, 상기 트렌치 다수 개를 포함하는 전계 발광 표시장치.
표시 영역과 상기 표시 영역을 둘러싸는 비 표시 영역을 구비한 기판;
상기 기판 위에서 상기 표시 영역에 배치된 다수 개의 화소;
상기 기판 위에서 상기 표시 영역 및 상기 비 표시 영역을 덮는 평탄화 막;
상기 평탄화 막 위에서 상기 화소에 배치된 애노드 전극;
상기 평탄화 막 위에서 상기 애노드 전극의 발광 영역을 정의하는 뱅크;
상기 비 표시 영역에서 상기 평탄화 막과 상기 뱅크에 형성된 상기 표시 영역을 둘러싸는 다수 개의 트렌치;
상기 뱅크 및 상기 애노드 전극 위에서 상기 표시 영역 및 상기 비 표시 영역에 걸쳐 도포된 발광층;
상기 발광층 위에 적층된 캐소드 전극;
상기 캐소드 전극 위에서 상기 비 표시 영역 및 상기 표시 영역을 덮는 봉지층; 그리고
상기 봉지층 위에 합착된 커버 기판을 포함하는 전계 발광 표시장치.
제 9 항에 있어서,
상기 발광층은,
상기 봉지층의 끝단 내부의 상기 표시 영역 및 상기 비 표시 영역에 도포되며,
상기 비 표시 영역에서는 상기 트렌치의 측벽을 제외한 상면과 바닥면에 도포되어 분리된 전계 발광 표시장치.
제 9 항에 있어서,
상기 발광층의 끝단은, 상기 봉지층의 끝단과 일치하는 전계 발광 표시장치.
제 9 항에 있어서,
상기 트렌치의 끝단은, 상기 봉지층의 끝단과 중첩하는 전계 발광 표시장치.
제 9 항에 있어서,
상기 트렌치의 끝단은, 상기 봉지층의 끝단에서 상기 기판의 끝단을 향해 더 연장된 전계 발광 표시장치.
제 9 항에 있어서,
상기 트렌치의 끝단은, 상기 봉지층의 끝단에서 상기 표시 영역 방향으로 일정 거리 이격된 전계 발광 표시장치.
제 9 항에 있어서,
상기 다수 개의 트렌치는, 다수 개의 그룹으로 나뉘어 배치된 전계 발광 표시장치.