KR20220089884A - 잔류전하 처리 표시장치 - Google Patents

잔류전하 처리 표시장치 Download PDF

Info

Publication number
KR20220089884A
KR20220089884A KR1020200180521A KR20200180521A KR20220089884A KR 20220089884 A KR20220089884 A KR 20220089884A KR 1020200180521 A KR1020200180521 A KR 1020200180521A KR 20200180521 A KR20200180521 A KR 20200180521A KR 20220089884 A KR20220089884 A KR 20220089884A
Authority
KR
South Korea
Prior art keywords
gate
display panel
voltage
data
driver
Prior art date
Application number
KR1020200180521A
Other languages
English (en)
Inventor
이재승
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200180521A priority Critical patent/KR20220089884A/ko
Priority to CN202111357698.9A priority patent/CN114664246B/zh
Priority to US17/553,184 priority patent/US11488527B2/en
Publication of KR20220089884A publication Critical patent/KR20220089884A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 명세서는 잔류전하 처리 표시장치에 관한 것이다.
본 명세서에 따른 잔류전하 처리 표시장치는, 표시패널의 전원 오프(OFF) 시에 GIP 구동부, Gate D-IC, Source D-IC, Gamma IC 등에 잔류되어 있는 전하가 방전 회로부(R, TFT)를 통하여 접지(GND)로 흘러서 방전되도록 할 수 있다.
따라서, 본 발명은 전원 오프 시 패널 및 인쇄회로기판(PCBA)에 쌓일 수 있는 잔류 전하를 빠르게 방전시켜 LCM을 보호하는 효과가 있다.

Description

잔류전하 처리 표시장치{Residual charge processing display apparatus}
본 명세서는 표시패널의 전원 오프시 잔류되어 있는 전하를 방전 처리하는 잔류전하 처리 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정표시장치(LCD: Liquid Crystal Display), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 매 화소 마다 스위칭 소자로서 박막트랜지스터(Thin Film Transistor: 이하 "TFT")를 포함한다.
유기발광 다이오드(organic light emitting diode: OLED)를 이용하는 전계발광 표시장치는 전자와 정공의 재결합으로 유기 발광층을 발광시키는 자발광 소자를 이용하므로 휘도가 높고 구동 전압이 낮으며 초박막화가 가능할 뿐만 아니라 자유로운 형상으로 구현이 가능한 장점이 있다.
이러한 디스플레이 장치는 서브픽셀 어레이(Subpixel Array)를 통해 영상을 표시하는 표시패널과, 표시패널을 구동하는 구동 회로와, 구동 회로의 동작 타이밍을 제어하는 타이밍 컨트롤러(Timing Controller), 및 표시패널의 구동에 필요한 전원을 생성하는 전원관리 집적회로(Power Management Integrated Circuit; PMIC)를 포함한다.
그런데, 표시패널에 구동 전원이 공급되다가 표시패널의 전원 오프(OFF) 시에는 영상을 표시하는 각 화소와 구동 회로 등에 잔류 전하가 남아 있게 되고, 이러한 잔류 전하에 의해 열화가 발생되어 수명 단축을 초래할 수 있다.
따라서 표시패널의 전원 오프 시에 각 화소와 구동 회로 등에 잔류되어 있는 전하를 방전(Discharge)시켜 주어야 할 필요성이 있다.
이에, 본 명세서의 발명자는 표시패널의 전원 오프시 게이트 구동부, 데이터 구동부, 감마전압 생성부 등에 잔류되어 있는 전하를 접지로 방전시키는 잔류전하 처리 표시장치를 발명하였다.
상기한 본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 명세서의 일 실시예에 따른 잔류전하 처리 표시장치는, 전원부의 부스트 컨버터와 GIP 구동부의 레벨 쉬프터 사이에 제1 방전 회로부가 연결되고, 표시패널의 전원 오프 시에 GIP 구동부의 레벨 쉬프터에 잔류되어 있는 전하가 제1 방전 회로부를 통하여 방전 처리될 수 있다.
본 명세서의 일 실시예에 따른 잔류전하 처리 표시장치는, 전원부와 게이트 구동부 사이에 제2 방전 회로부가 연결되고, 표시패널의 전원 오프 시에 게이트 구동부에 잔류되어 있는 전하가 제2 방전 회로부를 통하여 방전 처리될 수 있다.
본 명세서의 일 실시예에 따른 잔류전하 처리 표시장치는, 전원부의 부스트 컨버터와 데이터 구동부의 소스 드라이버 IC 사이에 제3 방전 회로부가 연결되고, 표시패널의 전원 오프 시에 소스 드라이버 IC에 잔류되어 있는 전하가 제3 방전 회로부를 통하여 방전 처리될 수 있다.
또한, 본 명세서의 일 실시예에 따른 잔류전하 처리 표시장치는, 전원부의 벅 컨버터와 감마전압 생성부 사이에 제4 방전 회로부가 연결되고, 표시패널의 전원 오프 시에 감마전압 생성부에 잔류되어 있는 전하가 제4 방전 회로부를 통하여 방전 처리될 수 있다.
본 명세서의 실시예에 따르면, 표시장치에서 잔류 전하를 처리해야 하는 부분에 방전 제어 신호(Discharging control signal) 인가선을 추가하고, FET 및 저항을 연결하여 전원 공급(Power supply) 전압에 대해서도 개별적으로 방전(discharging) 회로를 적용함으로써, 표시패널에 잔류되어 있는 전하의 방전에 필요한 시간을 확보하고, 개별 전압원에 대해서도 빠르게 방전할 수 있따.
따라서, 전원 오프(Power On/Off) 시 패널 및 인쇄회로기판(PCBA)에 쌓일 수 있는 잔류 전하를 빠르게 방전시켜 LCM을 보호하는 효과가 있다.
또한, 본 명세서의 실시예에 따르면, PCB 및 D-IC 상에서 패널 구동 전압으로 인가하는 전압 원에 대해서는 빠르게 방전(Discharging)하여 LCM 구동 전압 및 전하의 방전을 최적화 하여 Power On / Off 시 안정적으로 패널을 구동시킬 수 있다.
또한, 본 명세서의 실시예에 따르면, 패널 방전 시간(Panel Discharging time)의 경우 추가적인 캐패시턴스(Capacitance) 용량의 증가 없이 게이트 하이 전압 경로(VGH Rail)와 방전 스위치(Discharging S/W) 사이에 연결된 저항 값을 조절하여 자유롭게 방전 시간(discharging time)을 가변 할 수 있어 비용(Cost)을 절감할 수 있다.
또한, 본 명세서의 실시예에 따르면, 소스 구동 집적회로(Source D-IC)의 구동(VDD) 전압의 경우 패널 전원 오프(Panel off) 시 폴링 타임(Falling time)이 빠를수록 패널 방전(Panel discharging)에 도움이 되기 때문에 구동 전압 경로(VDD Rail)와 방전 스위치(Discharging S/W) 간의 저항 값을 작게 하여 구동 전압의 폴링 타임(VDD Falling time)을 줄임으로써 패널 방전(Panel discharging) 효과를 극대화 할 수 있다.
또한, 본 명세서의 실시예에 따르면, 구동 전압(VDD) 뿐만 아니라 소스 구동 집적회로(Source D-IC)의 나머지 구동 전압(HVDD / GMA) 및 패널 오프(Panel Off) 전압에 대해서도 폴링 타임(falling time)을 필요에 따라 저항 값만으로 자유롭게 방전 시간(discharging time)의 설정이 가능하므로, 이를 통해서 패널 방전(Panel Discharging) 회로를 최적화 할 수 있으며 LCM On / Off 시 안정적으로 표시패널을 구동할 수 있다.
본 명세서의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 효과와 더불어 본 발명의 구체적인 효과는 이하 발명을 실시하기 위한 구체적인 사항을 설명하면서 함께 기술한다.
도 1은 본 명세서의 실시예에 따른 잔류전하 처리 표시 장치를 나타낸 도면이다.
도 2는 도 1에 도시된 표시 장치에서 한 서브화소의 구성을 예시한 등가 회로도이다.
도 3은 본 명세서의 제1 실시예에 따른 잔류전하 처리 표시장치의 구성을 개략적으로 나타낸 구성도이다.
도 4는 본 명세서의 제2 실시예에 따른 잔류전하 처리 표시장치의 구성을 개략적으로 나타낸 구성도이다.
도 5는 본 명세서의 제3 실시예에 따른 잔류전하 처리 표시장치의 구성을 개략적으로 나타낸 구성도이다.
도 6은 본 명세서의 제4 실시예에 따른 잔류전하 처리 표시장치의 구성을 개략적으로 나타낸 구성도이다.
도 7은 본 명세서의 실시예에 따른 방전 회로부의 저항 값을 작게 설정하여 방전시간을 빠르게 조절한 그래프를 나타낸 도면이다.
도 8은 본 명세서의 실시예에 따른 방전 회로부의 저항 값을 크게 설정하여 방전시간이 느리도록 조절한 그래프를 나타낸 도면이다.
도 9는 본 명세서의 실시예에 따른 방전 회로부의 저항 값을 최적화하여 방전시간이 적절하도록 조절한 그래프를 나타낸 도면이다.
본문에 개시되어 있는 본 발명의 실시 예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시 예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시 예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
또한 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 없는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "가진다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 어떤 실시 예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 흐름도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓일 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
이하에서는, 본 명세서의 실시 예에 따른 잔류전하 처리 표시 장치를 설명한다.
도 1은 본 명세서의 실시예에 따른 잔류전하 처리 표시 장치를 나타낸 도면이고, 도 2는 도 1에 도시된 표시 장치에서 한 서브화소의 구성을 예시한 등가 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 잔류전하 처리 표시 장치(100)는, 표시 패널(110), 게이트 구동부(120), 데이터 구동부(130), 타이밍 컨트롤러(140), 및 감마전압 생성부(160)를 포함할 수 있다.
표시 패널(110)은 복수의 게이트 배선(GL), 복수의 데이터 배선(DL) 및 복수의 화소(PX)들을 포함할 수 있다. 즉, 표시 패널(110)에는 다수의 게이트 배선(GL)과 다수의 데이터 배선(DL)이 배치되고, 게이트 배선(GL)과 데이터 배선(DL)이 교차하는 영역에 서브 화소(Sub Pixel; SP)가 배치될 수 있다. 예를 들어, 2,160 × 3,840의 해상도를 가지는 유기 발광 표시 장치의 경우에는, 2,160 개의 게이트 라인(GL)과 3,840 개의 데이터 라인(DL)이 구비될 수 있으며, 이들 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 각각 서브 화소(SP)가 배치될 수 있다.
액정 디스플레이 장치(LCD)의 경우, 표시 패널(110)은 액정층을 사이에 두고 대향하는 상부 유리 기판과 하부 유리 기판으로 이루어질 수 있다. 이 때, 하부 유리 기판에는 데이터 라인(DL)과 게이트 라인(GL)이 교차되는 영역에 다수의 서브 화소(SP)가 배치되고, 상부 유리 기판에는 블랙 매트릭스(Black Matrix), 컬러 필터(Color Filter), 및 공통 전극이 형성될 수 있다. 공통 전극은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드 등과 같은 수직 전계 구동 방식에서 상부 유리 기판에 형성되며, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등과 같은 수평 전계 구동 방식에서 서브 화소(SP)와 함께 하부 유리 기판에 형성될 수 있다. 또한, 표시 패널(110)의 상부 유리 기판과 하부 유리 기판 각각에는 편광판이 부착되고 액정의 프리틸트 각도(pre-tilt angle)를 설정하기 위한 배향막이 형성될 수 있다.
각 서브 화소(PX)들은 예를 들어, 표시 패널(110) 상에 매트릭스 형태로 배열될 수 있다. 서브 화소(PX)는 특정한 한 종류의 컬러필터가 형성되거나, 컬러필터가 형성되지 않고 유기발광소자가 특별한 색상을 발광할 수 있는 단위일 수 있다.
표시 패널(110)은 화소 어레이(Pixel Arry)를 통해 영상을 표시할 수 있다. 표시 패널(110)은 다양한 화소 구조 중 어느 하나를 이용할 수 있다. 화소 어레이의 기본 화소는 백색(W), 적색(R), 녹색(G), 및 청색(B) 중 2색, 3색, 또는 4색 서브화소들로 구성될 수 있다.
각각의 서브 화소(PX)는 제1 내지 제3 색 중 어느 하나의 색을 표시할 수 있다. 본 명세서의 실시예에서, 각각의 서브 화소(PX)는 레드(R), 그린(G) 및 블루(B) 중 어느 하나의 색을 표시할 수 있다. 다른 실시 예에서, 각각의 서브 화소(PX)는 시안, 마젠타 및 옐로우 중 어느 하나 이상의 색을 표시할 수 있다. 다양한 실시예에서, 서브 화소(PX)들은 4개 이상의 색들 중 어느 하나 이상을 표시하도록 구성될 수 있다. 예를 들어, 각각의 서브 화소(PX)는 레드(R), 그린(G), 블루(B) 및 화이트(W) 중 어느 하나 이상의 색을 표시할 수도 있다.
표시 패널(110)은 다수의 데이터 라인(DL1~DLm) 및 다수의 게이트 라인(GL1~GLn)이 배치될 수 있다. 각각의 서브 화소(PX)는 대응되는 게이트 라인(GL1~GLn) 및 데이터 라인(DL1~DLm)에 전기적으로 연결될 수 있다. 서브 화소(PX)들은 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)을 통해 공급되는 게이트 신호 및 데이터 신호에 대응하는 휘도로 발광할 수 있다.
한편, 표시 패널(110)은 터치 센서가 내장되거나 부착된 터치 패널(Touch Panel; TP)을 포함할 수 있다. 터치 패널은 표시 패널(110)의 상부 또는 하부에 배치되고, 복수의 터치 전극을 포함할 수 있다.
도 2에서, 각 서브 화소(SP)는 고전위 구동전압(제1 구동전압; EVDD) 라인(PW1) 및 저전위 구동전압(제2 구동전압; EVSS) 라인(PW2) 사이에 접속된 OLED 소자(70)와, OLED 소자(70)를 독립적으로 구동하기 위하여 제1 및 제2 스위칭 TFT(ST1, ST2) 및 구동 TFT(DT)와 스토리지 커패시터(Cst)를 적어도 포함하는 화소 회로를 구비할 수 있다. 한편, 화소 회로는 도 2의 구성 이외에도 다양하므로 다양한 구성이 적용될 수 있다.
스위칭 TFT(ST1, ST2) 및 구동 TFT(DT)는 아몰퍼스 실리콘 (a-Si) TFT, 폴리-실리콘(poly-Si) TFT, 산화물(Oxide) TFT, 또는 유기(Organic) TFT 등이 이용될 수 있다.
OLED 소자(70)는 구동 TFT(DT)의 소스 노드(N2)와 접속된 애노드와, EVSS 라인(PW2)과 접속된 캐소드와, 애노드 및 캐소드 사이의 유기 발광층을 구비할 수 있다. 애노드는 서브화소별로 독립적이지만 캐소드는 전체 서브화소들이 공유하는 공통 전극일 수 있다. OLED 소자(70)는 구동 TFT(DT)로부터 구동 전류가 공급되면 캐소드로부터의 전자가 유기 발광층으로 주입되고, 애노드로부터의 정공이 유기 발광층으로 주입되어, 유기 발광층에서 전자 및 정공의 재결합으로 형광 또는 인광 물질을 발광시킴으로써, 구동 전류의 전류값에 비례하는 밝기의 광을 발생한다.
제1 스위칭 TFT(ST1)는 게이트 구동부(120)로부터 한 게이트 라인(Gn1)에 공급되는 스캔 펄스(SCn)에 의해 구동되고, 데이터 구동부(130)로부터 데이터 라인(Dm)에 공급되는 데이터 전압(Vdata)을 구동 TFT(DT)의 게이트 노드(N1)에 공급한다.
제2 스위칭 TFT(ST2)는 게이트 구동부(120)로부터 다른 게이트 라인(Gn2)에 공급되는 센스 펄스(SEn)에 의해 구동되고, 데이터 구동부(130)로부터 레퍼런스 라인(Rm)에 공급되는 레퍼런스 전압(Vref)을 구동 TFT(DT)의 소스 노드(N2)에 공급한다.
구동 TFT(DT)의 게이트 노드(N1) 및 소스 노드(N2) 사이에 접속된 스토리지 커패시터(Cst)는 제1 및 제2 스위칭 TFT(ST1, ST2)를 통해 게이트 노드(N1) 및 소스 노드(N2)에 각각 공급된 데이터 전압(Vdata)과 레퍼런스 전압(Vref)의 차전압을 구동 TFT(DT)의 구동 전압(Vgs)으로 충전하고, 제1 및 제2 스위칭 TFT(ST1, ST2)가 오프되는 발광 기간 동안 충전된 구동 전압(Vgs)을 홀딩한다.
구동 TFT(DT)는 EVDD 라인(PW1)으로부터 공급되는 전류를 스토리지 커패시터(Cst)로부터 공급된 구동 전압(Vgs)에 따라 제어하여 구동 전압(Vgs)에 의해 정해진 구동 전류를 OLED 소자(70)로 공급함으로써 OLED 소자(70)를 발광시킨다.
한편, 서브 화소(SP)의 센싱 모드일 때, 구동 TFT(DT)는 데이터 라인(Dm) 및 제1 스위칭 TFT(ST1)를 통해 공급되는 센싱용 데이터 전압(Vdata)과, 레퍼런스 라인(Rm) 및 제2 스위칭 TFT(ST2)를 통해 공급되는 레퍼런스 전압(Vref)을 공급받아 구동한다. 구동 TFT(DT)의 전기적인 특성(Vth, 이동도)이 반영된 화소 전류는 제2 스위칭 TFT(ST2)를 통해 플로팅 상태인 레퍼런스 라인(Rm)의 라인 캐패시터에 전압으로 충전된다. 데이터 구동부(130)는 레퍼런스 라인(Rm)에 충전된 전압을 샘플링하고 각 서브픽셀(SP)의 센싱 데이터로 변환하여 타이밍 컨트롤러(140)로 출력할 수 있다. 이하에서는 서브 화소(SP)를 간단히 '화소(PX)'라 칭하여 설명한다.
도 1에 도시된 게이트 구동부(120) 및 데이터 구동부(130)는 표시 패널(110)을 구동하는 '패널 구동부' 또는 '구동부'로 표현될 수 있다.
따라서 표시 패널(110)에 구동 신호를 전달하는 구동부는 게이트 구동부(120) 및 데이터 구동부(130)를 포함할 수 있다.
게이트 구동부(120)는 다수의 게이트 라인(GL1~GLn)을 구동 할 수 있다. 예를 들면, 게이트 구동부(120)는 다수의 게이트 라인으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인을 순차적으로 구동할 수 있다.
게이트 구동부(120)는 타이밍 컨트롤러(140)의 제어에 따라 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL1~GLn)으로 순차적으로 공급하여 다수의 게이트 라인(GL1~GLn)을 순차적으로 구동할 수 있다. 즉, 게이트 구동부(120)는 타이밍 컨트롤러(140)에 의해 제어되어, 표시 패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호(SCAN)를 순차적으로 출력함으로써 다수의 서브 화소(SP)에 대한 구동 타이밍을 제어할 수 있다. 2,160 × 3,840 의 해상도를 가지는 유기 발광 표시 장치에서, 2,160 개의 게이트 라인(GL)에 대하여 제 1 게이트 라인(GL1)으로부터 제 2,160 게이트 라인(GLn)까지 순차적으로 스캔 신호(SCAN)를 출력하는 경우를 2,160상(2,160 phase) 구동이라 할 수 있다. 또는, 제 1 게이트 라인(GL1)으로부터 제 4 게이트 라인(GL4)까지 순차적으로 스캔 신호(SCAN)를 출력한 다음, 제 5 게이트 라인(GL5)으로부터 제 8 게이트 라인(GL8)까지 스캔 신호(SCAN)를 순차적으로 출력하는 경우와 같이, 4개의 게이트 라인을 단위로 순차적으로 스캔 신호(SCAN)를 출력하는 경우를 4상 구동이라고 한다. 즉, N개의 게이트 라인 마다 순차적으로 스캔 신호(SCAN)를 출력하는 경우를 N상 구동이라고 할 수 있다.
또한, 게이트 구동부(120)는 구동 방식이나 표시 패널(110)의 설계 등에 따라, 도 1에 나타낸 바와 같이, 표시 패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는 양측에 위치할 수도 있다.
게이트 구동부(120)는 복수의 게이트 라인들(GL1~GLn)을 통해 표시 패널(110)의 각 화소(PX)들과 연결될 수 있다. 게이트 구동부(120)는 타이밍 컨트롤러(110)로부터 출력되는 게이트 구동 제어 신호(CONT1)에 기초하여, 게이트 신호들을 생성할 수 있다. 게이트 구동부(120)는 생성된 게이트 신호들을 복수의 게이트 라인들(GL1~GLn)을 통해 각 화소(PX)들에 제공할 수 있다.
일 실시예에 따른 게이트 구동부(120)는 하나 또는 복수의 게이트 IC(Integrated Circuit)로 구성되고, COF(Chip On Film) 등과 같이 회로 필름에 게이트 IC가 개별적으로 실장되어 표시 패널(110)에 TAB(Tape Automatic Bonding) 방식으로 본딩 및 접속되거나, COG(Chip On Glass) 방식으로 표시 패널(110) 상에 실장될 수 있다.
또한, 게이트 구동부(120)는 하나 이상의 게이트 드라이버 집적 회로(Gate Driver Integrated Circuit; GDIC)를 포함할 수 있으며, 각 게이트 드라이버 집적회로는 다른 예로는, 표시 패널(110)에 집적화되어 배치될 수도 있다.
한편, 일 실시예에 따른 게이트 구동부(120)는 표시 패널(110)의 화소 어레이를 구성하는 박막 트랜지스터 어레이와 함께 기판에 형성되어 표시 패널(110)의 양측부 또는 일측부의 비표시 영역에 게이트 인 패널(Gate In Panel; GIP) 타입으로 내장될 수 있다. 예를 들면, 도 1에서는 게이트 구동부(120)와 데이터 구동부(130)가 표시 패널(110)과 별개의 구성 요소로 도시되어 있지만, 이에 한정되지 않고, 게이트 구동부(120) 및 데이터 구동부(130) 중 적어도 하나는 베젤(Bezel) 영역에 내장되어 표시 패널(110)과 일체로 형성되는 GIP(Gate In Panel) 방식으로 구성될 수 있다.
데이터 구동부(130)는 다수의 데이터 라인(DL1~DLm)을 구동할 수 있다. 예를 들면, 데이터 구동부(130)는 특정 게이트 라인(GL)이 열리면 타이밍 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급함으로써, 다수의 데이터 라인(DL)을 구동할 수 있다.
데이터 구동부(30)는 복수의 데이터 라인들(DL1~DLm)을 통해 표시 패널(110)의 화소(PX)들과 연결될 수 있다. 데이터 구동부(130)는 타이밍 컨트롤러(140)로부터 출력되는 영상 데이터(DATA) 및 데이터 구동 제어 신호(CONT2)에 기초하여, 데이터 신호들을 생성할 수 있다. 데이터 구동부(130)는 생성된 데이터 신호들을 복수의 데이터 라인들(DL1~DLm)을 통해 화소(PX)들에 제공할 수 있다.
예를 들면, 데이터 구동부(130)는 감마 전압 생성부(160)로부터 공급된 복수의 기준 감마 전압((GMA)들이 세분화된 계조 전압들을 이용하여 디지털 데이터를 아날로그 데이터 신호로 변환하고 아날로그 데이터 신호를 표시 패널(110)의 데이터 라인들로 공급한다.
데이터 구동부(130)는 레퍼런스 전압(Vref)을 타이밍 컨트롤러(140)의 제어에 따라 표시 패널(110)의 레퍼런스 라인(Rm)들에 공급할 수 있다.
데이터 구동부(130)는 타이밍 컨트롤러(140)의 제어에 따라 센싱 모드일 때, 데이터 라인으로 센싱용 데이터 전압을 공급하여 각 서브화소가 구동되게 하고, 구동된 서브화소의 전기적인 특성을 나타내는 화소 전류를 레퍼런스 라인을 통해 전압으로 센싱하고 디지털 센싱 데이터로 변환하여 타이밍 컨트롤러(140)에 제공할 수 있다.
데이터 구동부(130)는 복수의 데이터 IC로 구성되고, COF(Chip On Film) 등과 같이 회로 필름에 데이터 IC가 개별적으로 실장되어 표시 패널(10)에 TAB(Tape Automatic Bonding) 방식으로 본딩되거나, COG(Chip On Glass) 방식으로 표시 패널(10) 상에 실장될 수 있다.
데이터 구동부(130)는 하나 이상의 소스 드라이버 집적회로(Source Driver Integrated Circuit; SDIC)를 포함하여 다수의 데이터 라인을 구동할 수 있다.
각 소스 드라이버 집적회로(SDIC)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시 패널(110) 상에 직접 배치될 수도 있다. 다른 예로는, 표시 패널(110)에 집적화되어 배치될 수도 있다.
또한, 각 소스 드라이버 집적회로(SDIC)는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있는데, 이 경우에, 각 소스 드라이버 집적 회로(SDIC)는 회로 필름 상에 실장되어, 회로 필름을 통해 표시 패널(110)의 데이터 라인(DL)과 전기적으로 연결될 수 있다.
각 소스 드라이버 집적회로(SDIC)에 해당하는 소스 구동 칩은 연성 필름에 실장되고, 연성 필름의 일측은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타측은 표시 패널(110)에 본딩될 수 있다.
소스 인쇄회로기판은 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 컨트롤 인쇄회로기판(Control Printed Circuit Board)과 연결될 수 있다. 컨트롤 인쇄회로기판에는 타이밍 컨트롤러(140)가 배치될 수 있다.
또한, 컨트롤 인쇄회로기판에는 표시 패널(110), 게이트 구동부(120), 및 데이터 구동부(130) 등으로 전압 또는 전류를 공급해 주거나 공급할 전압 또는 전류를 제어하는 PMIC 등 전원부(150)가 더 배치될 수 있다. 위에서 언급한 소스 인쇄회로기판과 컨트롤 인쇄회로기판은 하나의 인쇄회로기판으로 구성할 수도 있다.
타이밍 컨트롤러(140)는 호스트 시스템으로부터 소스 영상 및 타이밍 제어 신호들을 공급받을 수 있다. 호스트 시스템은 컴퓨터, TV 시스템, 셋탑 박스, 태블릿이나 휴대폰 등과 같은 휴대 단말기의 시스템 중 어느 하나일 수 있다. 타이밍 제어 신호들은 도트 클럭, 데이터 인에이블 신호, 수직 동기 신호, 수평 동기 신호 등을 포함할 수 있다.
타이밍 컨트롤러(140)는 외부로부터 영상 신호(RGB) 및 제어 신호(CS)를 수신하여, 게이트 구동부(120) 및 데이터 구동부(130)를 제어할 수 있다. 영상 신호(RGB)는 복수의 계조 데이터를 포함할 수 있다. 제어 신호(CS)는 예를 들어, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 데이터 인에이블 신호(Data Enable; DE), 클럭 신호(CLK) 등을 포함할 수 있다.
타이밍 컨트롤러(140)는 영상 신호(RGB) 및 제어 신호(CS)를 표시 패널(110)의 동작 조건에 적합하도록 구현하여, 영상 데이터(DATA), 게이트 구동 제어 신호(CONT1), 데이터 구동 제어 신호(CONT2) 및 전원 공급 제어 신호(CONT3)를 생성 및 출력할 수 있다.
타이밍 컨트롤러(140)는 게이트 구동부(120) 및 데이터 구동부(130)로 제어신호를 공급함으로써 게이트 구동부(120) 및 데이터 구동부(130)를 제어할 수 있다. 이러한 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동부(130)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제할 수 있다.
예를 들어, 타이밍 컨트롤러(140)는 게이트 구동부(120)를 제어하기 위하여, 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 시프트 클럭(Gate Shift Clock; GSC), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함하는 여러 가지 게이트 제어 신호(GCS)를 출력한다.
여기에서, 게이트 스타트 펄스(GSP)는 게이트 구동부(120)를 구성하는 하나 이상의 게이트 드라이버 집적 회로(GDIC)가 동작을 시작하는 타이밍을 제어한다. 또한, 게이트 시프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적 회로(GDIC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호(SCAN)의 시프트 타이밍을 제어한다. 또한, 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적 회로(GDIC)의 타이밍 정보를 지정하고 있다.
또한, 타이밍 컨트롤러(140)는 데이터 구동부(130)를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SSC), 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 각종 데이터 제어 신호(DCS)를 출력한다.
여기에서, 소스 스타트 펄스(SSP)는 데이터 구동부(130)를 구성하는 하나 이상의 소스 드라이버 집적 회로(SDIC)가 데이터 샘플링을 시작하는 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적 회로(SDIC)에서 데이터를 샘플링하는 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(130)의 출력 타이밍을 제어한다.
전원부(150)는 표시 패널(110)의 구동에 필요한 전원을 생성할 수 있다. 즉, 전원부(150)는 표시 패널(110), 게이트 구동부(120), 데이터 구동부(130) 등으로 각종 전압 또는 전류를 공급해 줄 수 있다. 예를 들면, 전원부(150)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시 패널(110)의 화소 어레이와 게이트 구동부(120) 및 데이터 구동부(130)의 구동에 필요한 전원을 발생할 수 있다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다.
전원부(150)는 호스트 시스템으로부터의 직류 입력 전압을 조정하여 감마 기준 전압, 게이트 온 전압(VGH), 게이트 오프 전압(VGL), 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini) 등의 직류 전원을 발생할 수 있다. 감마 기준 전압은 감마 전압 발생부(160)에 공급될 수 있다. 게이트 온 전압(VGL)과 게이트 오프 전압(VGH)은 레벨 시프터(330)와 게이트 구동부(120)에 공급될 수 있다. 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini) 등의 화소 전원은 각 화소들(PX)에 공통으로 공급될 수 있다.
전원부(150)는 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적 회로(Power Management Integrated Circuit; 이하 PMIC)로 구현할 수 있다. 이하 실시예에서는 전원부(150)를 'PMIC(150)'로 칭하여 설명한다.
PMIC(150)는 표시 패널(110), 게이트 구동부(120), 데이터 구동부(130) 등으로 구동 전압을 포함하여, 각종 전압이나 전류를 공급하거나 공급되는 전압이나 전류를 제어할 수 있다.
PMIC(150)는 호스트 시스템으로부터 공급되는 입력 전원(Vin)이 UVLO(Under Voltage Lock Out) 레벨 이상일 때 동작하기 시작하고, 소정의 시간이 지연된 후부터 출력 신호를 발생할 수 있다. PMIC(150)의 출력 신호는 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 복수의 벅(buck) 컨버터 전압(VCC1, VCC2, VCC3) 및 부스트 전압 등을 포함할 수 있다.
게이트 하이 전압(VGH)은 서브픽셀(SP) 어레이에 형성된 트랜지스터들의 문턱 전압(threshold voltage) 이상으로 설정된 전압이다. 게이트 로우 전압(VGL)은 서브픽셀(SP) 어레이에 형성된 트랜지스터들의 문턱 전압 보다 낮은 전압으로 설정될 수 있다. 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)은 게이트 구동부(120)에 공급된다.
또한, PMIC(150)는 입력 전압보다 높은 레벨의 출력 전압을 공급하기 위한 승압용 부스트 컨버터(Boost converter); 및 입력 전압보다 낮은 레벨의 출력 전압을 공급하기 위한 강압용 벅 컨버터(Buck converter)를 포함할 수 있으며, 부스트 컨버터 및 벅 컨버터를 시스템 온 칩(System on Chip) 형태로 실장할 수 있다.
또한, PMIC(150)의 입력 전원(VIN)을 강압시키는 복수의 벅 전압(VCC1, VCC2, VCC3) 중에서 제 1 벅 전압(VCC1)은 타이밍 컨트롤러(140) 또는 그 밖의 제어 회로를 동작시키기 위한 제 1 로직 전압으로서 1V ~ 1.2V의 전압일 수 있다. 마찬가지로, 제 2 벅 전압(VCC2)은 제 1 벅 전압(VCC1)과 다른 레벨을 가지며, 데이터 구동부(130)를 포함해서 구동 회로를 동작시키기 위한 제 2 로직 전압으로서 1.7V ~ 1.9V의 전압일 수 있다. 또한, 제 3 벅 전압(VCC3)은 제 1 벅 전압(VCC1) 및 제 2 벅 전압(VCC2)과 다른 레벨을 가지며, EEPROM(Electrically Erasable Programmable Read-Only Memory)를 포함해서 메모리를 구동하기 위한 제 3 로직 전압으로서 3.2V ~ 3.4V의 값을 가질 수 있다.
본 명세서의 실시예에서 PMIC(150)의 벅 컨버터에서 출력되는 벅 전압의 순서와 전압 레벨은 최초 제작 시점에 내장된 메모리에 기록되며, 이를 변경하기 위해서 PMIC(150)에 전원을 인가한 다음에 I2C(Inter-Integrated Circuit) 방식의 통신 프로토콜을 이용해서 메모리에 기록된 값을 변경할 수 있다.
본 명세서의 실시예에 따른 잔류전하 처리 표시장치(100)에 사용되는 벅 전압(VCC1, VCC2, VCC3)은 위에서 언급한 1V ~ 1.2V, 1.7V ~ 1.9V, 및 3.2V ~ 3.4V의 3가지 정도로 사용되는데, 표시장치의 종류에 따라 전압의 레벨 및 공급되는 시퀀스는 상이할 수 있다.
감마전압 생성부(160)는 전압 레벨이 서로 다른 복수의 기준 감마 전압(GMA)들을 포함하는 기준 감마 전압 세트를 생성하여 데이터 구동부(130)로 공급할 수 있다. 감마전압 생성부(150)는 타이밍 컨트롤러(140)의 제어에 따라 기준 감마 전압 레벨을 조정할 수 있다.
한편, 타이밍 컨트롤러(140)는 메모리에 저장된 각 서브화소의 특성 편차에 대한 보상값을 적용하여 보정할 수 있다. 센싱 모드일 때, 타이밍 컨트롤러(140)는 데이터 구동부(130)를 통해 표시 패널(110)의 각 서브화소의 전기적인 특성(구동 TFT의 Vth, 이동도, OLED의 Vth 등)을 센싱하고 센싱 결과를 이용하여 메모리에 저장된 각 서브화소의 보상값을 업데이트할 수 있다.
도 3은 본 명세서의 제1 실시예에 따른 잔류전하 처리 표시장치의 구성을 개략적으로 나타낸 구성도이다.
도 3을 참조하면, 본 명세서의 제1 실시예에 따른 잔류전하 처리 표시장치(100)는, 표시 패널(110), 게이트 구동부(120), 전원부(150), 부스트 컨버터(310) 및 제1 방전 회로부(320)를 포함할 수 있다.
여기서, 표시 패널(110) 및 전원부(150)는 도 1에서 설명한 바와 동일한 구성과 기능을 수행하므로, 그에 대한 설명은 생략한다.
게이트 구동부(120)는 레벨 쉬프터(330) 및 GIP(Gate-drive In Panel)부를 포함할 수 있다.
부스트 컨버터(310)는 전원부(150)에서 생성된 전원의 입력 전압보다 높은 레벨의 출력 전압을 공급할 수 있다. 예를 들면, 부스트 컨버터(310)는 PMIC(150)에서 출력된 SW output 전압(예, 12V)을 28V 전압으로 승압하여 게이트 하이 전압(VGH)으로 레벨 쉬프터(330)에 출력할 수 있다.
부스트 컨버터(310)는 인덕턴스(L), 다이오드(D) 및 캐패시터(C) 등을 포함하는 구성을 가질 수 있다. 부스트 컨버터(310)는 예를 들면, PMIC(150)의 SWO 단자와 레벨 쉬프터(330)의 VGH 단자 사이에 인덕턴스(L) 및 다이오드(D)가 직렬로 연결되고, 이 다이오드(D)와 VGH 단자의 연결점(b)과 접지 사이에 캐패시터(C)가 병렬로 연결되며, 인턱턴스(L)와 다이오드(D)의 연결점(c)에 PMIC(150)의 SWI 단자가 연결될 수 있다.
제1 방전 회로부(320)는 레벨 쉬프터(330)와 부스트 컨버터(310) 사이에 연결되어, 표시 패널(110)의 전원 오프 시에 레벨 쉬프터(330)에 잔류되어 있는 전하를 접지로 방전시킬 수 있다.
레벨 쉬프터(330)는 타이밍 컨트롤러(140)로부터 제공되는 클럭 신호들에 따라 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL) 사이에서 스윙하는 게이트 클럭(GCLK)들을 출력할 수 있다. 즉, 레벨 쉬프터(330)는 타이밍 컨트롤러(140)로부터 제1 및 제2 기준 클럭들과 스타트 클럭(GST)을 입력받아 게이트 클럭(GCLK)들을 생성할 수 있다.
GIP부는 레벨 쉬프터(330)로부터 출력되는 게이트 클럭들을 바탕으로 게이트 펄스들을 생성하여 복수의 게이트 배선에 출력할 수 있다.
레벨 쉬프터(330)는 서로 종속적으로 접속되는 다수의 스테이지들을 포함하고, 각각의 스테이지들은 서로 위상이 다른 게이트 클럭들을 순차적으로 출력할 수 있다. 레벨 쉬프터(330)는 선택에 따라 게이트 클럭(GCLK) 위상의 개수를 다르게 할 수 있다.
제1 방전 회로부(320)는, 레벨 쉬프터(330)와 부스트 컨버터(310) 사이의 접속점(a)에 연결된 저항(R)과, 이 저항(R)과 드레인 단자가 연결되고 접지와 소스 단자가 연결된 박막트랜지스터(TFT)를 포함할 수 있다.
따라서, 표시 패널(110)의 전원 오프(OFF) 시에 제1 방전 회로부(320)의 박막트랜지스터(TFT)는 게이트 단자에 방전 제어(Discharging Control) 신호가 인가되어 턴 온(Turn On)되고, 레벨 쉬프터(330)로부터 잔류되어 있던 게이트 하이 전압(VGH) 신호가 저항(R)과 드레인 단자 및 소스 단자를 통하여 접지(GND)로 흐르게 됨으로써 방전되는 것이다. 즉, VGH 레일(Rail) 상의 캐패시터(Cap.) 등에 충전되어 있는 잔류 전하가 제1 방전 회로부(320)의 저항(R)을 통해서 접지(GND)로 흘러가게 되는 것이다.
이때, 제1 방전 회로부(320)는 저항(R) 값에 의해서 폴링 타임(Falling Time)이 결정되고, 폴링 타임(Falling Time)에 의해서 박막트랜지스터(TFT)의 게이트 단자에 대한 Open Time(Discharging Time)이 결정될 수 있다.
표시 패널(110)의 전원 오프(OFF) 시는 인쇄회로기판(PCB) 내에 배치되어 있는 메인 제어부(Main Control Unit; MCU)가 시스템으로부터 전원 오프 신호를 수신하는 때를 의미하며, 메인 제어부(MCU)는 이에 근거해 방전 제어 신호(Discharging Control Signal)를 일정 시간 동안 생성하여 제1 방전 회로부(320)의 박막트랜지스터(TFT)로 인가하는 것이다.
한편, 표시 패널(110)의 전원 온(ON) 시에 제1 방전 회로부(320)의 박막트랜지스터(TFT)는 게이트 단자에 방전 제어(Discharging Control) 신호가 인가되지 않아 턴 오프(Turn Off)되고, 부스트 컨버터(310)로부터 게이트 하이 전압(VGH) 신호가 레벨 쉬프터(330)로 입력되는 것이다.
제1 방전 회로부(320)는 저항(R) 값의 크기에 따라 방전 시간(Discharging Time)을 증가 또는 감소시킬 수 있다. 이때, 저항 값의 크기는 표시 패널(110)의 FOS 또는 최소로 필요한 충전 시간(Charging Time)을 고려하여 메인 제어부(MCU) 또는 엔지니어(Engineer)에 의해 조절될 수 있다.
그리고, 표시 패널(110)의 전원 오프(OFF) 시, 표시 패널(110)의 각 화소(PX)에 잔류되어 있던 전하는 각 화소마다 연결된 접지(GND)로 흘러서 방전될 수 있다.
도 4는 본 명세서의 제2 실시예에 따른 잔류전하 처리 표시장치의 구성을 개략적으로 나타낸 구성도이다.
도 4를 참조하면, 본 명세서의 제2 실시예에 따른 잔류전하 처리 표시장치(100)는, 표시 패널(110), 게이트 구동부(120), 전원부(150), 부스트 컨버터(410) 및 제2 방전 회로부(420)를 포함할 수 있다.
여기서, 표시 패널(110) 및 전원부(150)는 도 1에서 설명한 바와 동일한 구성과 기능을 수행하므로, 그에 대한 설명은 생략한다.
게이트 구동부(120)는 게이트 드라이버 집적 회로(Gate Driver IC; GDIC)로 구현될 수 있다. 이하, 본 명세서의 제2 실시예에서는 게이트 구동부(120)를 'GDIC(120)'로 칭하여 설명한다.
부스트 컨버터(410)는 전원부(150)에서 생성된 전원의 입력 전압보다 높은 레벨의 출력 전압을 공급할 수 있다. 예를 들면, 부스트 컨버터(410)는 PMIC(150)에서 출력된 SW output 12V 전압을 28V 전압으로 승압하여 게이트 하이 전압(VGH)으로 GDIC(120)에 출력할 수 있다.
부스트 컨버터(410)는 인덕턴스(L), 다이오드(D) 및 캐패시터(C) 등을 포함하는 구성을 가질 수 있다. 부스트 컨버터(410)는 예를 들면, PMIC(150)의 SWO 단자와 게이트 구동부(120)의 연결 라인에 인덕턴스(L) 및 다이오드(D)가 직렬로 연결되고, 이 다이오드(D)와 게이트 구동부(120)의 연결점(b)과 접지 사이에 캐패시터(C)가 병렬로 연결되며, 인턱턴스(L)와 다이오드(D)의 연결점(c)에 PMIC(150)의 SWI 단자가 연결될 수 있다.
부스트 모드(Boost mode)는 밝은 야외 환경, 전시 모드 등에서 화면(AA)의 휘도를 높이기 위하여 활성화될 수 있다. 이 경우, 본 발명이 적용되는 모바일 기기 또는 웨어러블 기기에서 조도 센서의 출력에 따라 사용 환경이 밝거나 전시장에서 샘플 영상을 표시할 때 부스트 모드가 활성화될 수 있다. 따라서, 본 발명은 화면(AA) 상에서 국부적으로 휘도를 높일 필요가 있을 때 혹은, 밝은 환경이나 전시 모드에서 화소(PX)들의 휘도를 노멀(normal) 구동 모드보다 높일 수 있다.
부스트 모드는 화면(AA) 상에서 국부적으로 휘도를 높여야 하는 구동 모드로 설정될 수 있다. 지문 센싱 모드가 부스트 모드의 하나로 설정될 수 있다. 광학식 지문 센서를 사용할 때 광원으로 이용되는 화소(PX)들의 휘도를 노멀 구동 모드 보다 높은 휘도로 향상시키면 이미지 센서에 수광되는 수광량을 높여 지문 패턴의 센싱 감도를 개선할 수 있다.
표시패널(110)의 화면 상에 손가락이 터치될 때 호스트 시스템은 터치 센서 또는 압력 센서의 출력 신호에 응답하여 지문 센싱 모드를 지시하는 부스트 모드 신호를 발생할 수 있다. GDIC(120)는 호스트 시스템으로부터 부스트 모드 신호가 입력되면 지문 센싱 영역의 화소 휘도를 부스트 모드에서 설정된 휘도로 향상시켜 지문 센싱 영역을 고휘도로 점등시킬 수 있다.
제2 방전 회로부(420)는 부스트 컨버터(410)와 GDIC(120) 사이에 연결되어, 표시 패널(110)의 전원 오프 시에 GDIC(120)에 잔류되어 있는 전하를 접지(GND)로 방전시킬 수 있다.
제2 방전 회로부(420)는, 부스트 컨버터(410)와 GDIC(120) 사이의 접속점(a)에 연결된 저항(R)과, 이 저항(R)과 드레인 단자가 연결되고 접지와 소스 단자가 연결된 박막트랜지스터(TFT)를 포함할 수 있다.
따라서, 표시 패널(110)의 전원 오프(OFF) 시에, 제2 방전 회로부(420)의 박막트랜지스터(TFT)는 게이트 단자에 방전 제어(Discharging Control) 신호가 인가되어 턴 온(Turn On)되고, GDIC(120) 또는 GDIC(120)의 연결 라인 상에 잔류되어 있던 잔류 전하가 저항(R)과 드레인 단자 및 소스 단자를 통하여 접지(GND)로 흐르게 됨으로써 방전되는 것이다.
한편, 평상 시 표시 패널(110)의 전원 온(ON) 시에 제2 방전 회로부(420)의 박막트랜지스터(TFT)는 게이트 단자에 방전 제어(Discharging Control) 신호가 인가되지 않아 턴 오프(Turn Off)되고, 부스트 컨버터(410)로부터 게이트 하이 전압(VGH) 신호가 GDIC(120)로 입력되는 것이다.
이때, 박막트랜지스터(TFT)의 드레인 단자에 연결된 저항(R) 값의 조절에 의해 방전 시간(Discharging Time)을 증가시키거나 감소시킬 수 있다.
도 5는 본 명세서의 제3 실시예에 따른 잔류전하 처리 표시장치의 구성을 개략적으로 나타낸 구성도이다.
도 5를 참조하면, 본 명세서의 실시예에 따른 잔류전하 처리 표시장치(100)는, 표시 패널(110), 데이터 구동부(130), 벅 컨버터(510), 및 제3 방전 회로부(520)를 포함할 수 있다.
여기서, 표시 패널(110) 및 데이터 구동부(130)는 도 1에서 설명한 바와 동일한 구성과 기능을 수행하므로, 그에 대한 설명은 생략한다.
데이터 구동부(130)는 소스 드라이버 집적 회로(Source Driver Integrated Circuit; SDIC)로 구현될 수 있다. 이하, 본 명세서의 제3 실시예에서는 데이터 구동부(130)를 'SDIC(130)'로 칭하여 설명한다.
벅 컨버터(510)는 PMIC(150)에서 인가되는 전원의 입력 전압보다 낮은 레벨의 출력 전압을 공급할 수 있다. PMIC(150)는 벅 전압(VCC1, VCC2, VCC3)의 출력 시퀀스를 제어하기 위한 시퀀스 제어 신호(SCS)를 발생하는 스위칭 회로(SW)와, 스위칭 회로(SW)의 시퀀스 제어 신호(SCS)에 따라 벅 전압(VCC1, VCC2, VCC3)의 출력 시퀀스를 변경하여 출력 단자에 공급하는 시퀀스 제어 회로(SWC)를 포함할 수 있다. 스위칭 회로(SW)는 입력 전원(VIN)과 접지(GND) 사이에서 시퀀스 제어 신호(SCS)를 선택할 수 있는 스위칭 소자를 구성하고, 이를 PMIC(150)의 외부 단자 중에서 하나의 단자에 연결될 수 있다. 스위칭 소자가 입력 전원(VIN)에 연결되는 경우에는 스위칭 회로(SW)로부터 시퀀스 제어 회로(SWC)에 하이 레벨의 시퀀스 제어 신호(SCS=H)가 공급되고, 스위칭 소자가 접지(GND)에 연결되는 경우에는 스위칭 회로(SW)로부터 시퀀스 제어 회로(SWC)에 로우 레벨의 시퀀스 제어 신호(SCS=L)가 공급될 수 있다. 이 때, 스위칭 회로(SW)에서 로우 레벨의 시퀀스 제어 신호(SCS=L)가 시퀀스 제어 회로(SWC)에 공급되는 경우에 벅 전압(VCC1, VCC2, VCC3)이 출력되는 시퀀스를 제 1 시퀀스라고 하고, 하이 레벨의 시퀀스 제어 신호(SCS=H)가 시퀀스 제어 회로(SWC)에 공급되는 경우에 벅 전압(VCC1, VCC2, VCC3)이 출력되는 시퀀스를 제 2 시퀀스라고 할 수 있다.
제3 방전 회로부(520)는 벅 컨버터(510)와 데이터 구동부(130) 사이에 연결되어, 표시 패널(110)의 전원 오프 시에 데이터 구동부(130)에 잔류되어 있는 전하를 접지(GND)로 방전시킬 수 있다.
제3 방전 회로부(520)는, SDIC(130)와 벅 컨버터(510) 사이의 접속점(a)에 연결된 저항(R)과, 이 저항과 드레인 단자가 연결되고 접지(GND)와 소스 단자가 연결된 박막트랜지스터(TFT)를 포함할 수 있다.
또한, 벅 컨버터(510)와 제3 방전 회로부(520)의 연결점(a) 사이에는 접지(GND)에 연결된 캐패시터(C2)가 병렬로 연결되어 있다.
제3 방전 회로부(520)는, 표시 패널(110)의 전원 오프 시에 박막트랜지스터(TFT)의 게이트 단자에 방전 제어(Discharging Control) 신호가 인가되어 턴 온(Turn On)되고, 데이터 구동부(130)로부터 잔류 전하가 저항(R)과 드레인 단자 및 소스 단자를 통하여 접지(GND)로 흘러서 방전되는 것이다.
이 때, 방전 시간은 박막트랜지스터(TFT)의 드레인 단자에 연결된 저항(R) 값의 조절에 의해 증가되거나 감소될 수 있다.
도 6은 본 명세서의 제4 실시예에 따른 잔류전하 처리 표시장치의 구성을 개략적으로 나타낸 구성도이다.
도 6을 참조하면, 본 명세서의 실시예에 따른 잔류전하 처리 표시장치(100)는, 표시 패널(110), 데이터 구동부(130), 벅 컨버터(510), 제4 방전 회로부(610), 및 감마 집적회로(Gamma Integrated Circuit; Gamma-IC)(620)를 포함할 수 있다.
여기서, 표시 패널(110) 및 데이터 구동부(130)는 도 1에서 설명한 바와 동일한 구성과 기능을 수행하므로 그에 대한 설명은 생략하고, 벅 컨버터(510)는 도 5에서 설명한 바와 동일한 구성 및 기능을 수행하므로 그에 대한 설명도 생략한다.
제4 방전 회로부(610)는 벅 컨버터(510)와 감마전압 생성부(620) 사이에 연결되어, 표시 패널(110)의 전원 오프 시에 데이터 구동부(130) 및 감마전압 생성부(620)에 잔류되어 있는 전하를 접지(GND)로 방전시킬 수 있다.
제4 방전 회로부(610)는, 감마전압 생성부(620)와 벅 컨버터(510) 사이의 접속점(a)에 연결된 저항(R)과, 이 저항(R)과 드레인 단자가 연결되고 접지(GND)와 소스 단자가 연결된 박막트랜지스터(TFT)를 포함할 수 있다.
따라서, 제4 방전 회로부(610)는, 표시 패널(110)의 전원 오프(OFF) 시에 박막트랜지스터(TFT)의 게이트 단자에 방전 제어(Discharging Control) 신호가 인가되어 턴 온(Turn On)되고, 데이터 구동부(130) 및 감마전압 생성부(620)로부터 잔류 전하가 저항(R)과 드레인 단자 및 소스 단자를 통하여 접지(GND)로 흘러서 방전되는 것이다.
한편, 표시 패널(110)의 평상 시 동작은, 표시 패널(110)의 전원이 온(ON) 된 상태로서, 제4 방전 회로부(610)의 박막트랜지스터(TFT)가 게이트 단자에 방전 제어(Discharging Control) 신호가 인가되지 않아 턴 오프(Turn Off)되고, 이에 따라 벅 컨버터(510)로부터 벅 전압(VCC1, VCC2, VCC3)이 감마전압 생성부(620)의 감마기준전압 단자(GMA_VDD)로 입력되는 것이다.
감마 IC(620)는 벅 컨버터(510)로부터 출력 전압을 인가받아 감마 기준 전압을 생성하고, 감마 기준 전압을 분압 회로를 통해 분배하여 계조별 감마 보상 전압으로 생성하여 데이터 구동부(130)에 공급할 수 있다.
감마 IC(620)는 예를 들면, 공통감마 발생부와 제1 내지 제3 감마 발생부를 포함할 수 있다. 공통감마 발생부는 제1 및 제2 기준 전압(VREG1, VRFG2)을 발생할 수 있다.
제1 기준 전압(VREG1)은 제1 휘도 범위(L1)를 표현하는 감마 보상 전압(V0~V255)으로 분압되는 고전위 기준 전압이다. 제1 휘도 범위(L1)는 노멀 구동 모드(normal driving mode)에서 화면(AA) 상에 재현되는 입력 영상의 휘도이다. 공통감마 발생부로부터 출력되는 제1 및 제2 기준 전압(VREG1, VRFG2)은 제1 내지 제3 감마 발생부(20R, 20G, 20B)에 공통으로 공급될 수 있다.
제2 기준 전압(VREG2)은 부스트 모드(Boost mode)에서 제2 휘도 범위(L2)를 표현하는 감마 보상 전압(V0~V256)을 발생하기 위한 고전위 기준 전압이다. 제2 기준 전압(VREG2)은 제1 기준 전압(VREG1) 이상의 높은 전압으로 설정될 수 있다.
제1 휘도 범위(L1)는 n(n은 8 이상의 양의 정수) bit 픽셀 데이터에 의해 표현 가능한 2n 계조의 휘도 범위이다. 제2 휘도 범위(L2)는 n+1 bit 픽셀 데이터에 의해 표현 가능한 2n + 1 계조의 휘도 범위이다. 제2 휘도 범위(L2)의 최고 휘도는 제1 휘도 범위(L1)의 최고 휘도 보다 높은 휘도이다. 제2 휘도 범위(L2)는 고휘도 모드 또는, 화면(AA) 내에서 국부적으로 밝은 영상을 표현할 수 있다.
전술한 바와 같이, 본 명세서의 실시예들에 따르면, 전원 구조(Power Net)는 PMIC(150), 부스트 컨버터(310, 410), 벅 컨버터(510), 감마 IC(620) 등을 포함하고, 개별 전원 구조(Power Net)의 특성을 고려하여 박막트랜지스터(TFT)에 연결된 저항(R) 값을 통하여 방전 시간(Discharging Time)을 조절할 수 있다.
예를 들면, 개별 Power Net의 특성을 고려하여 방전 시간(Discharging Time)이 짧아야 하는 전원 구조는, 시퀀스(Sequence)를 고려하여 도 7에 도시된 바와 같이 방전 회로부의 저항 값(Resistor Value)을 작게(minimum) 설정하여 방전 시간(Discharging Time)이 빠르도록(Short) 조절할 수 있다. 도 7은 본 명세서의 실시예에 따른 방전 회로부의 저항 값을 작게 설정하여 방전시간을 빠르게 조절한 그래프를 나타낸 도면이다.
또한, 개별 Power Net의 특성을 고려하여 방전 시간(Discharging Time)이 길어야 하는 Power Net은, 시퀀스(Sequence)를 고려하여 도 8에 도시된 바와 같이 방전 회로부의 저항 값(Resistor Value)을 크게(maximum) 설정하여 방전 시간(Discharging Time)이 느리도록(Open) 조절할 수 있다. 도 8은 본 명세서의 실시예에 따른 방전 회로부의 저항 값을 크게 설정하여 방전시간이 느리도록 조절한 그래프를 나타낸 도면이다.
또한, 개별 Power Net의 특성을 고려하여 방전 시간(Discharging Time)이 적절히 되도록 하는 Power Net은, 시퀀스(Sequence)를 고려하여 도 9에 도시된 바와 같이 방전 회로부의 저항 값(Resistor Value)을 최대(Max)와 최소(Min)의 중간 정도로 설정하여 방전 시간(Discharging Time)이 적절히 되도록 조절할 수 있다. 도 9는 본 명세서의 실시예에 따른 방전 회로부의 저항 값을 최적화하여 방전시간이 적절하도록 조절한 그래프를 나타낸 도면이다.
따라서, 본 명세서의 실시예에 따르면, 방전 회로부의 저항 값(Resistor Value)을 최대(Max), 최소(Min), 최대와 최소의 중간 정도로 방전 시간(Discharging Time)을 자유롭게 가변하여 설정할 수 있다.
전술한 바와 같이 본 명세서에 의하면, 표시패널의 전원 오프시 게이트 구동부, 데이터 구동부, 감마전압 생성부 등에 잔류되어 있는 전하를 접지로 방전시키는 잔류전하 처리 표시장치를 제공할 수 있다.
본 명세서의 실시예에 따른 잔류전하 처리 표시장치는 아래와 같이 설명될 수 있다.
본 명세서의 실시예에 따른 잔류전하 처리 표시장치는, 복수의 게이트 배선 및 복수의 데이터 배선이 교차하여 배치되고 각 교차점에 각 화소를 정의하는 표시 패널; 기준 클럭들과 스타트 클럭을 생성하는 타이밍 컨트롤러; 상기 타이밍 컨트롤러로부터 기준 클럭들과 스타트 클럭을 입력받아 게이트 클럭들을 생성하는 레벨 쉬프터 및 상기 레벨 쉬프터로부터 출력되는 게이트 클럭들을 바탕으로 게이트 펄스들을 생성하여 상기 복수의 게이트 배선에 출력하는 GIP부를 포함하는 게이트 구동부; 상기 표시 패널의 구동에 필요한 전원을 생성하는 전원부; 상기 전원부에서 생성된 전원의 입력 전압보다 높은 레벨의 출력 전압을 공급하는 부스트 컨버터; 및 상기 레벨 쉬프터와 상기 부스트 컨버터 사이에 연결되어, 상기 표시 패널의 전원 오프 시에 상기 레벨 쉬프터에 잔류되어 있는 전하를 접지로 방전시키는 제1 방전 회로부를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상기 제1 방전 회로부는, 상기 레벨 쉬프터와 상기 부스트 컨버터 사이의 접속점에 연결된 저항(R)과, 상기 저항과 드레인 단자가 연결되고 상기 접지와 소스 단자가 연결된 박막트랜지스터(TFT)를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상기 표시 패널의 전원 오프 시에 상기 박막트랜지스터는 게이트 단자에 방전 제어 신호가 인가되어 턴 온되고, 상기 레벨 쉬프터로부터 게이트 하이 전압 신호가 상기 저항과 상기 드레인 단자 및 상기 소스 단자를 통하여 상기 접지로 방전될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상기 표시 패널의 전원 온 시에 상기 박막트랜지스터는 게이트 단자에 방전 제어(Discharging Control) 신호가 인가되지 않아 턴 오프(Turn Off)되고, 상기 부스트 컨버터로부터 게이트 하이 전압(VGH) 신호가 상기 레벨 쉬프터로 입력할 수 있다,
본 명세서의 몇몇 실시예에 따르면, 상기 제1 방전 회로부는 상기 저항 값의 크기에 따라 방전 시간이 증가 또는 감소될 수 있다.
본 명세서의 실시예에 따른 잔류전하 처리 표시장치는, 복수의 게이트 배선 및 복수의 데이터 배선이 교차하여 배치되고 각 교차점에 각 화소를 정의하는 표시 패널; 상기 복수의 게이트 배선에 게이트 신호를 출력하는 게이트 구동부; 상기 표시 패널의 구동에 필요한 전원을 생성하는 전원부; 상기 전원부에서 생성된 전원의 입력 전압보다 높은 레벨의 출력 전압을 공급하는 부스트 컨버터; 및 상기 게이트 구동부와 상기 부스트 컨버터 사이에 연결되어, 상기 표시 패널의 전원 오프 시에 상기 게이트 구동부에 잔류되어 있는 전하를 접지로 방전시키는 제2 방전 회로부를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상기 제2 방전 회로부는, 상기 게이트 구동부와 상기 부스트 컨버터 사이의 접속점에 연결된 저항(R)과, 상기 저항과 드레인 단자가 연결되고 상기 접지와 소스 단자가 연결된 박막트랜지스터(TFT)를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상기 표시 패널의 전원 오프 시에 상기 박막트랜지스터의 게이트 단자에 방전 제어 신호가 인가되어 턴 온(Turn On)되고, 상기 게이트 구동부로부터 잔류 전하가 상기 저항과 상기 드레인 단자 및 상기 소스 단자를 통하여 상기 접지로 방전될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상기 표시 패널의 전원 온 시에 상기 제2 방전 회로부의 상기 박막트랜지스터는 게이트 단자에 방전 제어 신호가 인가되지 않아 턴 오프되고, 상기 부스트 컨버터로부터 게이트 하이 전압(VGH) 신호가 상기 게이트 구동부로 입력될 수 있다.
본 명세서의 실시예에 따른 잔류전하 처리 표시장치는, 복수의 게이트 배선 및 복수의 데이터 배선이 교차하여 배치되고 각 교차점에 각 화소를 정의하는 표시 패널; 상기 복수의 게이트 배선에 게이트 신호를 출력하는 게이트 구동부; 상기 복수의 데이터 배선에 데이터 신호를 출력하는 데이터 구동부; 상기 표시 패널의 구동에 필요한 전원을 생성하는 전원부; 상기 전원부에서 생성된 전원의 입력 전압보다 낮은 레벨의 출력 전압을 공급하는 벅 컨버터(Buck Converter); 및 상기 벅 컨버터와 상기 데이터 구동부 사이에 연결되어, 상기 표시 패널의 전원 오프 시에 상기 데이터 구동부에 잔류되어 있는 전하를 접지로 방전시키는 제3 방전 회로부를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상기 제3 방전 회로부는, 상기 데이터 구동부와 상기 벅 컨버터 사이의 접속점에 연결된 저항(R)과, 상기 저항과 드레인 단자가 연결되고 상기 접지와 소스 단자가 연결된 박막트랜지스터(TFT)를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상기 표시 패널의 전원 오프 시에 상기 박막트랜지스터의 게이트 단자에 방전 제어(Discharging Control) 신호가 인가되어 턴 온(Turn On)되고, 상기 데이터 구동부로부터 잔류 전하가 상기 저항과 상기 드레인 단자 및 상기 소스 단자를 통하여 상기 접지로 방전될 수 있다.
본 명세서의 실시예에 따른 잔류전하 처리 표시장치는, 복수의 게이트 배선 및 복수의 데이터 배선이 교차하여 배치되고 각 교차점에 각 화소를 정의하는 표시 패널; 상기 복수의 게이트 배선에 게이트 신호를 출력하는 게이트 구동부; 상기 복수의 데이터 배선에 데이터 신호를 출력하는 데이터 구동부; 상기 표시 패널의 구동에 필요한 전원을 생성하는 전원부; 상기 전원부에서 생성된 전원의 입력 전압보다 낮은 레벨의 출력 전압을 공급하는 벅 컨버터; 상기 벅 컨버터로부터 출력 전압을 인가받아 감마 기준 전압을 생성하고, 감마 기준 전압을 분압 회로를 통해 분배하여 계조별 감마 보상 전압으로 생성하여 상기 데이터 구동부에 공급하는 감마전압 생성부; 및 상기 벅 컨버터와 상기 감마전압 생성부 사이에 연결되어, 상기 표시 패널의 전원 오프 시에 상기 데이터 구동부 및 상기 감마전압 생성부에 잔류되어 있는 전하를 접지로 방전시키는 제4 방전 회로부를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상기 제4 방전 회로부는, 상기 감마전압 생성부와 상기 벅 컨버터 사이의 접속점에 연결된 저항(R)과, 상기 저항과 드레인 단자가 연결되고 상기 접지와 소스 단자가 연결된 박막트랜지스터(TFT)를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 상기 표시 패널의 전원 오프 시에 상기 박막트랜지스터의 게이트 단자에 방전 제어 신호가 인가되어 턴 온되고, 상기 데이터 구동부 및 상기 감마전압 생성부로부터 잔류 전하가 상기 저항과 상기 드레인 단자 및 상기 소스 단자를 통하여 상기 접지로 방전될 수 있다.
이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시 예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시 예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.
100 : 잔류전하 처리 표시장치 110 : 표시 패널
120 : 게이트 구동부 130 : 데이터 구동부
140 : 타이밍 컨트롤러 150 : 전원부
160 : 감마전압 생성부 310 : 부스트 컨버터
320 : 제1 방전 회로부 330 : 레벨 쉬프터
410 : 부스트 컨버터 420 : 제2 방전 회로부
510 : 벅 컨버터 520 : 제3 방전 회로부
610 : 제4 방전 회로부 620 : 감마 IC
Gn1~Gn2 : 게이트 라인 Dm : 데이터 라인
SCn : 스캔펄스 SEn : 센스펄스
PX : 화소 EVDD : 고전위 전압
EVSS : 저전위 전압 ST1, ST2 : 스위치 TFT
DT : 구동 TFT Cst : 스토리지 캐패시터

Claims (15)

  1. 복수의 게이트 배선, 복수의 데이터 배선 및 복수의 화소들을 포함하는 표시 패널;
    기준 클럭들과 스타트 클럭을 생성하는 타이밍 컨트롤러;
    상기 타이밍 컨트롤러로부터 기준 클럭들과 스타트 클럭을 입력받아 게이트 클럭들을 생성하는 레벨 쉬프터 및 상기 레벨 쉬프터로부터 출력되는 게이트 클럭들을 바탕으로 게이트 펄스들을 생성하여 상기 복수의 게이트 배선에 출력하는 GIP(Gate-drive In Panel)부를 포함하는 게이트 구동부;
    상기 표시 패널의 구동에 필요한 전원을 생성하는 전원부;
    상기 전원부에서 생성된 전원의 입력 전압보다 높은 레벨의 출력 전압을 공급하는 부스트 컨버터; 및
    상기 레벨 쉬프터와 상기 부스트 컨버터 사이에 연결되어, 상기 표시 패널의 전원 오프 시에 상기 레벨 쉬프터에 잔류되어 있는 전하를 접지로 방전시키는 제1 방전 회로부;
    를 포함하는 잔류전하 처리 표시 장치.
  2. 제 1 항에 있어서,
    상기 제1 방전 회로부는, 상기 레벨 쉬프터와 상기 부스트 컨버터 사이의 접속점에 연결된 저항과, 상기 저항과 드레인 단자가 연결되고 상기 접지와 소스 단자가 연결된 박막트랜지스터를 포함하는, 잔류전하 처리 표시 장치.
  3. 제 2 항에 있어서,
    상기 표시 패널의 전원 오프 시에 상기 박막트랜지스터는 게이트 단자에 방전 제어 신호가 인가되어 턴 온되고, 상기 레벨 쉬프터로부터 게이트 하이 전압 신호가 상기 저항과 상기 드레인 단자 및 상기 소스 단자를 통하여 상기 접지로 방전되는, 잔류전하 처리 표시 장치.
  4. 제 2 항에 있어서,
    상기 표시 패널의 전원 온 시에 상기 박막트랜지스터는 게이트 단자에 방전 제어 신호가 인가되지 않아 턴 오프되고,
    상기 부스트 컨버터로부터 게이트 하이 전압 신호가 상기 레벨 쉬프터로 입력되는, 잔류전하 처리 표시 장치.
  5. 제 2 항에 있어서,
    상기 제1 방전 회로부는 상기 저항 값의 크기에 따라 방전 시간이 증가 또는 감소되는, 잔류전하 처리 표시 장치.
  6. 복수의 게이트 배선, 복수의 데이터 배선 및 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 게이트 배선에 게이트 신호를 출력하는 게이트 구동부;
    상기 표시 패널의 구동에 필요한 전원을 생성하는 전원부;
    상기 전원부에서 생성된 전원의 입력 전압보다 높은 레벨의 출력 전압을 공급하는 부스트 컨버터; 및
    상기 게이트 구동부와 상기 부스트 컨버터 사이에 연결되어, 상기 표시 패널의 전원 오프 시에 상기 게이트 구동부에 잔류되어 있는 전하를 접지로 방전시키는 제2 방전 회로부;
    를 포함하는 잔류전하 처리 표시 장치.
  7. 제 6 항에 있어서,
    상기 제2 방전 회로부는, 상기 게이트 구동부와 상기 부스트 컨버터 사이의 접속점에 연결된 저항과, 상기 저항과 드레인 단자가 연결되고 상기 접지와 소스 단자가 연결된 박막트랜지스터를 포함하는, 잔류전하 처리 표시 장치.
  8. 제 7 항에 있어서,
    상기 표시 패널의 전원 오프 시에 상기 박막트랜지스터의 게이트 단자에 방전 제어 신호가 인가되어 턴 온되고, 상기 게이트 구동부로부터 잔류 전하가 상기 저항과 상기 드레인 단자 및 상기 소스 단자를 통하여 상기 접지로 방전되는, 잔류전하 처리 표시 장치.
  9. 제 7 항에 있어서,
    상기 표시 패널의 전원 온 시에 상기 제2 방전 회로부의 상기 박막트랜지스터는 게이트 단자에 방전 제어 신호가 인가되지 않아 턴 오프되고,
    상기 부스트 컨버터로부터 게이트 하이 전압 신호가 상기 게이트 구동부로 입력되는, 잔류전하 처리 표시 장치.
  10. 복수의 게이트 배선, 복수의 데이터 배선 및 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 게이트 배선에 게이트 신호를 출력하는 게이트 구동부;
    상기 복수의 데이터 배선에 데이터 신호를 출력하는 데이터 구동부;
    상기 표시 패널의 구동에 필요한 전원을 생성하는 전원부;
    상기 전원부에서 생성된 전원의 입력 전압보다 낮은 레벨의 출력 전압을 공급하는 벅 컨버터; 및
    상기 벅 컨버터와 상기 데이터 구동부 사이에 연결되어, 상기 표시 패널의 전원 오프 시에 상기 데이터 구동부에 잔류되어 있는 전하를 접지로 방전시키는 제3 방전 회로부;
    를 포함하는 잔류전하 처리 표시 장치.
  11. 제 10 항에 있어서,
    상기 제3 방전 회로부는, 상기 데이터 구동부와 상기 벅 컨버터 사이의 접속점에 연결된 저항과, 상기 저항과 드레인 단자가 연결되고 상기 접지와 소스 단자가 연결된 박막트랜지스터를 포함하는, 잔류전하 처리 표시 장치.
  12. 제 11 항에 있어서,
    상기 표시 패널의 전원 오프 시에 상기 박막트랜지스터의 게이트 단자에 방전 제어 신호가 인가되어 턴 온되고, 상기 데이터 구동부로부터 잔류 전하가 상기 저항과 상기 드레인 단자 및 상기 소스 단자를 통하여 상기 접지로 방전되는, 잔류전하 처리 표시 장치.
  13. 복수의 게이트 배선, 복수의 데이터 배선 및 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 게이트 배선에 게이트 신호를 출력하는 게이트 구동부;
    상기 복수의 데이터 배선에 데이터 신호를 출력하는 데이터 구동부;
    상기 표시 패널의 구동에 필요한 전원을 생성하는 전원부;
    상기 전원부에서 생성된 전원의 입력 전압보다 낮은 레벨의 출력 전압을 공급하는 벅 컨버터;
    상기 벅 컨버터로부터 출력 전압을 인가받아 감마 기준 전압을 생성하고, 감마 기준 전압을 분압 회로를 통해 분배하여 계조별 감마 보상 전압으로 생성하여 상기 데이터 구동부에 공급하는 감마전압 생성부; 및
    상기 벅 컨버터와 상기 감마전압 생성부 사이에 연결되어, 상기 표시 패널의 전원 오프 시에 상기 데이터 구동부 및 상기 감마전압 생성부에 잔류되어 있는 전하를 접지로 방전시키는 제4 방전 회로부;
    를 포함하는 잔류전하 처리 표시 장치.
  14. 제 13 항에 있어서,
    상기 제4 방전 회로부는, 상기 감마전압 생성부와 상기 벅 컨버터 사이의 접속점에 연결된 저항과, 상기 저항과 드레인 단자가 연결되고 상기 접지와 소스 단자가 연결된 박막트랜지스터를 포함하는, 잔류전하 처리 표시 장치.
  15. 제 14 항에 있어서,
    상기 표시 패널의 전원 오프 시에 상기 박막트랜지스터의 게이트 단자에 방전 제어 신호가 인가되어 턴 온되고, 상기 데이터 구동부 및 상기 감마전압 생성부로부터 잔류 전하가 상기 저항과 상기 드레인 단자 및 상기 소스 단자를 통하여 상기 접지로 방전되는, 잔류전하 처리 표시 장치.
KR1020200180521A 2020-12-22 2020-12-22 잔류전하 처리 표시장치 KR20220089884A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200180521A KR20220089884A (ko) 2020-12-22 2020-12-22 잔류전하 처리 표시장치
CN202111357698.9A CN114664246B (zh) 2020-12-22 2021-11-16 能够释放残余电荷的显示设备
US17/553,184 US11488527B2 (en) 2020-12-22 2021-12-16 Display device capable of discharging residual charges

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200180521A KR20220089884A (ko) 2020-12-22 2020-12-22 잔류전하 처리 표시장치

Publications (1)

Publication Number Publication Date
KR20220089884A true KR20220089884A (ko) 2022-06-29

Family

ID=82022430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200180521A KR20220089884A (ko) 2020-12-22 2020-12-22 잔류전하 처리 표시장치

Country Status (3)

Country Link
US (1) US11488527B2 (ko)
KR (1) KR20220089884A (ko)
CN (1) CN114664246B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115171608B (zh) 2022-09-08 2022-12-23 惠科股份有限公司 驱动电路、驱动方法及显示面板
TWI832613B (zh) * 2022-12-15 2024-02-11 奕力科技股份有限公司 觸控面板驅動器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3159586B2 (ja) * 1993-12-09 2001-04-23 株式会社東芝 昇圧回路装置
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
US6864644B2 (en) * 2002-11-14 2005-03-08 Fyre Storm, Inc. Method of tuning a circuit for energizing a cold cathode fluorescent lamp
KR100818125B1 (ko) * 2006-09-26 2008-03-31 (주) 에이프로 액정 표시장치의 백라이트 구동회로용 방전회로
JP4257547B2 (ja) * 2006-11-06 2009-04-22 セイコーエプソン株式会社 液体噴射ヘッドの製造方法及び駆動方法
KR102156768B1 (ko) * 2013-12-23 2020-09-16 엘지디스플레이 주식회사 액정표시장치와 이의 구동방법
KR102276246B1 (ko) * 2014-12-24 2021-07-13 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
US20220199008A1 (en) 2022-06-23
CN114664246B (zh) 2024-06-07
US11488527B2 (en) 2022-11-01
CN114664246A (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
US10338727B2 (en) Display device and method for driving same
KR102650601B1 (ko) 회로 소자의 특성을 센싱하는 방법 및 이를 이용한 디스플레이 장치
KR102559087B1 (ko) 유기 발광 다이오드 디스플레이 장치
KR101441958B1 (ko) 박막트랜지스터 보상회로를 포함하는 액정표시장치
JP2019074764A (ja) 有機発光表示装置、有機発光表示パネル、有機発光表示装置の映像駆動方法、並びに有機発光表示装置の有機発光ダイオード劣化センシング駆動方法
KR20200053785A (ko) 회로 소자의 특성 값 센싱 방법 및 이를 이용한 디스플레이 장치
KR20150123984A (ko) 표시장치
US11830441B2 (en) Gate driver and display device using the same
US11488527B2 (en) Display device capable of discharging residual charges
KR102522483B1 (ko) 표시 장치
KR102604472B1 (ko) 표시장치
US11120748B2 (en) Display device
EP3910620A2 (en) Display device and compensation method
US11195491B2 (en) Power management device to minimize power consumption
KR20220150489A (ko) 전자 장치
KR20220087994A (ko) 디스플레이 장치, 구동 회로 및 구동 방법
CN110910831B (zh) 显示装置
KR20180132362A (ko) 유기 발광 다이오드 표시 장치 및 그의 타이밍 설정 방법
EP4116962A1 (en) Pixel circuit and display device including the same
KR20200081856A (ko) 표시장치
EP3846160A1 (en) Display device and compensation method
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
KR102523251B1 (ko) 유기발광표시장치 및 그 구동방법
KR20220042843A (ko) 표시패널과 이를 이용한 표시장치
KR20210086018A (ko) 표시 장치 및 그의 soe 마진 최적화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal