KR20220087378A - 방법 및 장치 - 루프형 Ar/O2 - Google Patents

방법 및 장치 - 루프형 Ar/O2 Download PDF

Info

Publication number
KR20220087378A
KR20220087378A KR1020210175855A KR20210175855A KR20220087378A KR 20220087378 A KR20220087378 A KR 20220087378A KR 1020210175855 A KR1020210175855 A KR 1020210175855A KR 20210175855 A KR20210175855 A KR 20210175855A KR 20220087378 A KR20220087378 A KR 20220087378A
Authority
KR
South Korea
Prior art keywords
gas
optionally
substrate
sputter
workpiece
Prior art date
Application number
KR1020210175855A
Other languages
English (en)
Inventor
자넷 홉킨스
사이먼 도슨
Original Assignee
에스피티에스 테크놀러지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피티에스 테크놀러지스 리미티드 filed Critical 에스피티에스 테크놀러지스 리미티드
Publication of KR20220087378A publication Critical patent/KR20220087378A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Dicing (AREA)

Abstract

본 발명에 따라, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법이 제공되며, 워크피스는 프레임 부재에 부착된 캐리어 시트를 더 포함하고, 캐리어 시트는 기판을 운반하며, 방법은 다음 단계들을 포함한다:
유도 결합 플라즈마 장치의 챔버 내에 배치된 워크피스 지지부 상에 상기 워크피스를 제공하는 단계;
스퍼터 가스 또는 가스 혼합물을 챔버 내로 도입하는 하위 단계 및 기판을 스퍼터 에칭하도록 스퍼터 가스 또는 가스 혼합물의 유도 결합 플라즈마를 유지하는 하위 단계를 포함하는 스퍼터 에칭 단계를 수행하는 단계;
O2 가스 및/또는 O3 가스를 상기 챔버 내로 도입하는 하위 단계 및 기판을 화학적으로 에칭하도록 O2 및/또는 O3 가스의 유도 결합 플라즈마를 유지하는 하위 단계를 포함하는 화학적 에칭 단계를 수행하는 단계; 및
스퍼터 에칭 단계의 수행 및 화학적 에칭 단계의 수행을 반복하는 단계.

Description

방법 및 장치 - 루프형 Ar/O2{METHOD AND APPARATUS - LOOPED Ar/O2}
이 발명은 기판 상의 금속성 본드 패드 및/또는 범프와 같은 금속성 피처를 세정하는 방법에 관한 것이다. 보다 구체적으로, 이 발명은 기판 상의 금속성 본드 패드 및/또는 범프와 같은 금속성 피처의 표면으로부터 불소 함유 오염물을 제거하는 방법에 관한 것이다. 본 발명은 또한 기판 상의 금속성 피처를 세정하기 위한 연관된 장치에 관한 것이다.
실리콘 웨이퍼와 같은 반도체 기판은 통상적으로 다이를 싱귤레이트(singulate)하기 위해 다이싱된다. 다이싱 기법들은 기계적 절단, 레이저 홈 가공 또는 플라즈마 에칭을 포함할 수 있다. 플라즈마 에칭 기법들에서, 반도체 기판은 통상적으로 테이프 캐리어와 같은 캐리어 시트 상에 위치되고, 프레임 부재에 의해 둘러싸인다. 함께, 반도체 기판(11), 캐리어 시트(12) 및 프레임 부재(13)는 도 1에 도시된 바와 같이 워크피스(10)를 형성한다. 플라즈마 다이싱은 다이를 병렬로 싱귤레이트하는 효율적인 방법을 허용하며, 이는 더 작은 다이 사이즈에 대한 처리량을 증가시킬 수 있고; 웨이퍼 표면적을 더 잘 활용하여 수율을 개선하기 위해 스트리트(street) 폭을 줄이고; 다이 에지들 또는 측면들에 대한 손상을 줄여, 다이 강도와 품질을 향상시킬 수 있다.
플라즈마 다이싱 애플리케이션들에서, "보쉬(Bosch) 프로세스"는 일반적으로 반도체 기판에 스트리트들을 에칭하고 다이를 싱귤레이트하는 데 사용된다. 보쉬 프로세스는 US5501893A에 설명되어 있으며, 통상적으로 이방성 에칭 프로파일들을 형성하기 위한 에칭 단계들 및 성막 단계들의 순환 방법을 포함한다. 통상적으로, 에칭 및/또는 성막 단계들은 플라즈마 에칭 프로세스 후에 기판의 표면 상에 불소 함유 잔류물들 또는 오염물들을 형성할 수 있는 불소 함유 화합물들을 사용한다. 본드 패드들 또는 범프들과 같은 노출된 금속성 피처들의 표면 상에 있는 불소 함유 오염물들은 부식 및 장기적인 신뢰성 문제를 유발할 수 있다. 다이 표면의 대부분은 유전체 패시베이션 층에 의해 보호되지만, 외부 회로들에 대한 와이어 또는 플립 칩 본딩을 용이하게 하기 위해 본드 패드들 또는 금속 범프들이 노출될 필요가 있다. 더욱이, 금속성 피처들이 알루미늄으로 만들어진 경우, 불소계 프로세스 가스들과의 반응은 AlF3를 형성할 수 있으며, 이는 후속적으로 반응하여 주변 공기(또는 다른 산화 분위기)에서 AlFO3를 형성할 것이다. AlFO3 오염물들은 더 저항성이 있는 본드 패드 표면을 제공하고 최적이 아닌 와이어 본드들의 형성을 초래한다.
불소 함유 잔류물들과 같은 임의의 잔류물들을 제거하기 위하여, 통상적으로 에칭 후 세정 프로세스가 필요하다. 본드 패드 표면으로부터 AlFO3와 같은 불소 함유 오염물들을 제거하기 위한 공지된 세정 프로세스들은 Ar 또는 Ar/O2의 혼합물로 기판을 스퍼터링하는 것을 포함한다. 그러나, 공지된 방법들은 온도에 민감한 캐리어 시트 상에 배치된 다이싱된 기판들을 세척하는 데 적합하지 않을 수 있다. 기판 상의 금속성 피처들을 세정하기 위한 개선된 방법을 개발하는 것이 바람직하며, 워크피스는 엄격한 온도 제약 조건 하에서 유지된다.
금속성 피처들로부터 불소 함유 오염물들을 제거하기 위하여, 특히 플라즈마 다이싱 프로세스 후에 기판 상의 노출된 금속성 피처들을 세정하기 위한 개선된 방법을 개발하는 것이 바람직하다. AlFO3와 같은 불소 함유 오염물들을 보다 효과적으로 제거하고 엄격한 열 예산 내에서 워크피스를 유지하는 것이 바람직하다.
본 발명은 실시예들 중 적어도 일부에서 상술한 문제들, 요구들 및 필요들 중 적어도 일부를 해결하고자 한다. 특히, 본 발명의 실시예들은 본드 패드들 및/또는 범프들과 같은 금속성 피처들을 세정하기 위한 개선된 방법을 제공하고자 한다. 본 발명의 실시예들은 워크피스에 대한 낮은 열 예산을 유지하면서 금속성 피처들로부터 불소 함유 잔류물들 또는 오염물들을 제거하고자 한다.
더욱이, 본 발명의 실시예들은 여전히 효과적인 세정 처리를 달성하면서 처리량을 향상시킬 수 있다.
본 발명의 제1 양상에 따라, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법이 제공되며, 워크피스는 프레임 부재에 부착된 캐리어 시트를 더 포함하고, 캐리어 시트는 기판을 운반하며, 방법은 다음 단계들을 포함한다:
유도 결합 플라즈마 장치의 챔버 내에 배치된 워크피스 지지부 상에 상기 워크피스를 제공하는 단계;
스퍼터 가스 또는 가스 혼합물을 챔버 내로 도입하는 하위 단계 및 기판을 스퍼터 에칭하도록 스퍼터 가스 또는 가스 혼합물의 유도 결합 플라즈마를 유지하는 하위 단계를 포함하는 스퍼터 에칭 단계를 수행하는 단계;
O2 가스 및/또는 O3 가스를 상기 챔버 내로 도입하는 하위 단계 및 기판을 화학적으로 에칭하도록 O2 및/또는 O3 가스의 유도 결합 플라즈마를 유지하는 하위 단계를 포함하는 화학적 에칭 단계를 수행하는 단계; 및
스퍼터 에칭 단계의 수행 및 화학적 에칭 단계의 수행을 반복하는 단계.
본 세정 방법은 불소 함유 오염물들(예를 들어, AlFO3)과 같은 오염물들을 기판 표면으로부터, 예를 들어 기판 상의 금속성 피처들의 표면으로부터 제거할 수 있다. 물리적 스퍼터 에칭 단계와 화학적 에칭 단계 간에 교번하는 것은 기판 상의 금속성 피처들의 표면 상에 존재하는 불소 함유 오염물들을 감소시키는 것으로 밝혀졌다. 어떠한 이론이나 추측에 얽매이지 않고, 산소 함유 화학적 에칭 단계는 기판의 표면(금속성 피처들의 표면 포함)으로부터 탄소질 재료를 제거하는 데 도움이 되며, 이는 후속 물리적 스퍼터 에칭 단계를 위해 기판 표면을 더 잘 준비하는 데 도움이 된다. 그 결과, 물리적 스퍼터 에칭 단계는 금속성 피처들의 표면으로부터 불소 함유 오염물들과 같은 오염물들을 제거하는 데 더 효과적이고 선택적일 수 있다. 전반적으로, 본 발명의 방법은 더 짧은 스퍼터 에칭 지속기간으로 불소 함유 오염물들과 같은 표면 오염물들을 감소시킬 수 있다. 이것은 금속성 피처들의 높은 저항력 및 부식과 연관된 문제들을 줄일 수 있다.
이것은 향상된 처리량으로 더 나은 신뢰성을 가진 더욱 고품질의 디바이스들이 생산되게 할 수 있다.
더 짧은 처리 지속기간을 사용하여 오염물들의레벨을 감소시킬 수 있기 때문에, 워크피스는 더 낮은 온도에서 유지될 수 있어 온도에 민감한 캐리어 시트에 대한 손상을 방지하는 데 도움이 된다. 또한, 화학적 에칭 단계는 기판에 더 낮은 열 부하를 부여하고, 이는 온도에 민감한 캐리어 시트의 손상을 방지하기 위해 워크피스를 적절하게 낮은 온도로 유지하는 데 추가로 도움이 될 수 있다.
스퍼터 에칭 단계 및 화학적 에칭 단계는 임의의 순서로 수행될 수 있다. 예를 들어, 제1 화학적 에칭 단계는 제1 스퍼터 에칭 단계 전에 수행될 수 있다. 대안적으로, 제1 스퍼터 에칭 단계는 제1 화학적 에칭 단계 전에 수행될 수 있다.
스퍼터 에칭 단계는, 플라즈마가 유지되는 동안 RF 바이어스 전력과 같은 전기 바이어스 전력을 워크피스 지지부에 인가하는 하위 단계를 더 포함할 수 있다. RF 바이어스는 2-20 MHz의 주파수를 가질 수 있으며 통상적으로 13.56 MHz이다.
RF 바이어스 전력과 같은 전기 바이어스 전력을 워크피스 지지부에 인가하는 것은 플라즈마의 종에 방향성을 부여할 수 있다(즉, 플라즈마 이방성으로 만들 수 있음). 워크피스 지지부에 인가된 전기 바이어스 전력은 기판 표면에서 이온 충격의 정도를 제어하는 데 사용될 수 있으며, 따라서 스퍼터 에칭 단계 동안 물리적 스퍼터링의 레이트를 제어할 수 있다.
스퍼터 에칭 단계 동안 워크피스 지지부에 인가된 전기 바이어스 전력은 ≥500W, 선택적으로 ≥600W, 선택적으로 ≥700W, 또는 선택적으로 약 800W의 크기를 가질 수 있다. 스퍼터 에칭 단계 동안 워크피스 지지부에 인가된 전기 바이어스 전력은 ≤1000 W, 선택적으로 ≤900 W, 선택적으로 ≤850 W, 또는 선택적으로 약 800 W의 크기를 가질 수 있다.
화학적 에칭 단계는, 플라즈마가 유지되는 동안 RF 바이어스 전력과 같은 전기 바이어스 전력을 워크피스 지지부에 인가하는 하위 단계를 더 포함할 수 있다. RF 바이어스는 2-20 MHz의 주파수를 가질 수 있으며 통상적으로 13.56 MHz이다.
화학적 에칭 단계 동안 워크피스 지지부에 인가된 전기 바이어스 전력은 통상적으로 스퍼터 에칭 단계 동안 워크피스 지지부에 인가된 전기 바이어스 전력보다 낮다.
화학적 에칭 단계 동안 워크피스 지지부에 인가된 전기 바이어스 전력은 ≤250 W, 선택적으로 ≤200 W, 선택적으로 ≤150 W, 선택적으로 ≤100W, 선택적으로 ≤75 W, 또는 선택적으로 약 50 W의 크기를 가질 수 있다. 화학적 에칭 단계 동안 워크피스 지지부에 인가된 전기 바이어스 전력은 ≥0 W, 선택적으로 ≥10 W, 선택적으로 ≥20 W, 또는 선택적으로 ≥30 W, 선택적으로 ≥40 W, 또는 선택적으로 약 50 W의 크기를 가질 수 있다. 화학적 에칭 단계 동안 워크피스 지지부에 낮은 바이어스 전력을 적용하면 물리적 스퍼터링 발생 범위를 최소화하고 화학적 에칭을 선호하는 데 도움이 될 수 있다. 워크피스 지지부에 낮은 또는 제로 바이어스 전력을 인가함으로써 화학적 에칭 단계는 워크피스에 더 낮은 열 부하를 부여한다. 따라서 화학적 에칭 단계는 냉각 단계로서 작용할 수 있으며, 이는 허용 가능한 열 한계 내에서 워크피스의 온도를 유지하는 데 추가로 도움이 될 수 있다.
스퍼터 가스 또는 가스 혼합물은 50-500 sccm, 선택적으로 100-400 sccm, 선택적으로 200-300 sccm 범위의 유량으로 챔버에 도입될 수 있다.
스퍼터 가스 또는 가스 혼합물은 불활성 스퍼터 가스를 포함하거나, 그로 구성되거나, 또는 본질적으로 그로 구성될 수 있다. 불활성 스퍼터 가스는 워크피스와 화학적으로 반응하지 않고 워크피스를 물리적으로 스퍼터링할 수 있다. 스퍼터 가스 또는 가스 혼합물은 희가스를 포함하거나, 그로 구성되거나, 또는 본질적으로 그로 구성될 수 있다. 희가스는 아르곤, 크립톤, 또는 크세논일 수 있다. 바람직하게는, 스퍼터 가스 또는 가스 혼합물은 아르곤 가스로 구성되거나, 또는 본질적으로 그로 구성될 수 있다. 스퍼터 가스는 미량(trace amounts)과 같은 소량의 보조 가스를 포함할 수 있다. 보조 가스는 O2 가스일 수 있다. 보조 가스는 10% 미만, 선택적으로 5% 미만, 또는 선택적으로 1% 미만(스퍼터 가스 혼합물의 총 유량의 백분율로)의 양으로 존재할 수 있다. 스퍼터 가스는 스퍼터 가스 또는 가스 혼합물의 총 유량의 백분율로서 ≥ 90%, 선택적으로 ≥ 95%, 또는 선택적으로 ≥ 99%의 양으로 아르곤과 같은 불활성 스퍼터 가스를 포함할 수 있다.
O2 및/또는 O3 가스는 50-500 sccm, 선택적으로 100-400 sccm, 또는 선택적으로 200-300 sccm 범위의 유량으로 챔버 내로 도입될 수 있다. O2 및/또는 O3 가스의 유량은 스퍼터 가스 또는 가스 혼합물의 유량과 실질적으로 동일할 수 있다.
O2 및/또는 O3 가스는 O2 가스로 구성되거나 본질적으로 O2 가스로 구성될 수 있다. O2 및/또는 O3 가스는 미량과 같은 소량의 희석 가스를 포함할 수 있다. 희석 가스는 아르곤 가스와 같은 희가스일 수 있다. 희석 기체는 10% 미만, 선택적으로 5% 미만, 또는 선택적으로 1% 미만(sccm 단위의 O2 및/또는 O3 기체의 총 유량의 백분율)의 양으로 존재할 수 있다.
스퍼터 에칭 단계 동안, 챔버 압력은 10-80 mTorr의 범위, 선택적으로 15-50 mTorr의 범위, 또는 선택적으로 약 20 mTorr일 수 있다. 화학적 에칭 단계 동안, 챔버 압력은 10-80 mTorr의 범위, 선택적으로 15-50 mTorr의 범위, 또는 선택적으로 약 20 mTorr일 수 있다.
워크피스 지지부는 정전 척일 수 있다. 정전 척(ESC)을 사용하면 플라즈마 에칭 단계에서 워크피스를 냉각하는 데 도움이 될 수 있다. 방법은 선택적으로 플라즈마가 없는 상태에서 워크피스의 온도를 감소시키기 위한 냉각 단계를 더 포함할 수 있다. 화학적 에칭 단계는 냉각 단계일 수 있다. 스퍼터 에칭 단계 및 화학적 에칭 단계는 각각 임의의 횟수, 예를 들어 적어도 3회, 선택적으로 적어도 4회, 선택적으로 적어도 5회, 및 선택적으로 6회 반복될 수 있다. 스퍼터 에칭 단계 및 화학적 에칭 단계는 미리 정해진 횟수만큼 또는 오염물들의 레벨이 미리 정해진 레벨 아래로 떨어질 때까지 반복될 수 있다. 반복 횟수는 초기 오염물(예를 들어, 불소) 레벨, 스퍼터 에칭 및 화학적 에칭 단계의 지속기간 및 에칭 레이트들에 기초하여 결정될 수 있다.
스퍼터 에칭 단계 및 화학적 에칭 단계 동안 지속되는 플라즈마는 유도 결합 플라즈마이다. 유도 결합 플라즈마는 플라즈마 생성 디바이스를 사용하여 유지된다. 플라즈마 생성 디바이스는 코일을 포함할 수 있다. RF 전력은 통상적으로 유도 결합 플라즈마를 유지하기 위해 플라즈마 생성 디바이스(예를 들어, 코일)에 인가된다. RF 바이어스는 2-20 MHz 범위의 주파수를 가질 수 있으며 통상적으로 13.56 MHz이다. 스퍼터 에칭 단계 동안 코일에 인가된 RF 전력은 0-500 W, 선택적으로 100-400 W, 선택적으로 200-300 W의 범위일 수 있다. 화학적 에칭 단계 동안 코일에 인가된 RF 전력은 1000-2000 W의 범위, 선택적으로 1250-1750 W의 범위, 또는 선택적으로 약 1500 W일 수 있다.
유도 결합 플라즈마(ICP, inductively coupled plasma)를 사용하면 스퍼터 에칭 및 화학적 에칭 단계 동안 챔버 내에서 높은 플라즈마 밀도가 유지되게 할 수 있다. 더욱이, ICP 플라즈마를 사용하면 기판과의 플라즈마 내 종의 충격이 워크피스 지지부에 인가된 전기 바이어스 전력을 제어함으로써 쉽게 제어되게 할 수 있다. 따라서 ICP 플라즈마를 사용하면 다른 타입의 플라즈마에 비해 세정 프로세스를 더 잘 제어할 수 있다.
금속성 피처는 금속 또는 금속 합금으로 만들어질 수 있다. 금속 또는 금속 합금은 알루미늄, 알루미늄 합금, 구리, 니켈, 주석, 은, 또는 SnAg 합금으로부터 선택될 수 있다. 금속성 피처가 알루미늄 또는 알루미늄 합금으로 만들어진 경우, 본 방법은 금속성 피처의 표면으로부터 AlFO3와 같은 불소 함유 오염물들을 제거할 수 있다. 금속성 피처는 금속성 본드 패드 또는 금속성 범프일 수 있다. 예를 들어, 금속성 피처는 알루미늄 본드 패드 또는 구리 범프일 수 있다.
캐리어 시트는 고분자 재료로 만들어질 수 있다. 고분자 재료는 폴리올레핀(PO, polyolefin), 폴리염화비닐(PVC, polyvinyl chloride) 또는 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate)일 수 있다. 캐리어 시트는 약 90 ℃의 연화점을 가질 수 있다. 바람직하게는, 캐리어 시트의 온도는 약 60 ℃ 이하로 유지된다. 본 발명의 방법은 공지된 방법들에 비해 워크피스로의 열전달이 감소되는 프로세스를 제공한다. 따라서 캐리어 시트의 온도는 연화점보다 훨씬 낮게 유지될 수 있으며, 이는 캐리어 시트의 열 손상을 방지하는 데 도움이 될 수 있다.
워크피스는 기판, 캐리어 시트 및 프레임 부재를 포함한다. 캐리어 시트는 프레임 부재에 부착된다. 캐리어 시트는 기판을 운반한다.
기판은 반도체 기판일 수 있다. 기판은 실리콘 웨이퍼일 수 있다. 기판은 GaAs 웨이퍼와 같은 화합물 반도체 웨이퍼일 수 있다. 기판은 약 200 mm 또는 300 mm의 직경을 가질 수 있다.
워크피스는 워크피스 지지부 상에 워크피스를 제공하는 단계 이전에 플라즈마 다이싱 프로세스를 거친다. 플라즈마 다이싱 프로세스는 보쉬 에칭 프로세스일 수 있다. 플라즈마 다이싱 프로세스는 에칭 단계 및 성막 단계를 주기적으로 반복하는 것을 포함할 수 있다. 플라즈마 다이싱 프로세스는 불소 함유 에천트(예를 들어, SF6) 및/또는 불소 함유 성막 종(예를 들어, C4F8)을 사용할 수 있다. 본 발명의 방법은 보쉬 에칭 프로세스와 같은 플라즈마 다이싱 프로세스 후에 수행될 때 특히 적용된다. 플라즈마 다이싱 프로세스에 사용되는 불소 함유 프로세스 가스들은 기판의 표면, 예를 들어 금속성 피처의 표면 상에 불소 함유 오염물들을 형성할 수 있다. 예를 들어, 금속성 피처가 알루미늄으로 만들어진 경우, 불소 함유 프로세스 가스들은 알루미늄 표면과 반응하여 AlF3를 형성할 수 있으며, 이는 공기(또는 다른 산화 분위기)에서 추가로 반응하여 AlFO3를 형성할 수 있다. 이러한 불소 함유 오염물들의 존재는 바람직하지 않게 부식 및 더 높은 표면 저항률을 초래할 수 있다. 본 발명의 방법은 플라즈마 다이싱 프로세스 후에 기판의 표면(금속성 피처들의 표면 포함)으로부터 불소 함유 오염물들을 제거하는 데 특히 적합하다.
플라즈마 다이싱 프로세스는 플라즈마 다이싱 챔버에서 수행될 수 있다. 방법은 플라즈마 다이싱 챔버로부터 세정 챔버(즉, 스퍼터 에칭 단계 및 화학적 에칭 단계가 수행되는 챔버)로 워크피스를 이송하는 단계를 포함할 수 있다. 플라즈마 다이싱 챔버와 세정 챔버는 동일한 클러스터 툴의 일부일 수 있다. 서로 다른 프로세싱 챔버들에서 플라즈마 다이싱 및 후속 세정 처리를 수행하면 기판 처리량이 향상될 수 있다. 대안적으로, 플라즈마 다이싱 프로세스, 스퍼터 에칭 단계 및 화학적 에칭 단계는 동일한 챔버에서 수행될 수 있다.
본 발명의 제2 양상에 따라, 제1 양상의 방법을 사용하여 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 유도 결합 플라즈마 장치가 존재하며, 워크피스는 프레임 부재에 부착된 캐리어 시트를 더 포함하고, 캐리어 시트는 기판을 운반하며, 장치는: 챔버;
챔버 내에 배치된 워크피스 지지부;
챔버 내로 가스 또는 가스 혼합물을 도입하기 위한 적어도 하나의 가스 유입구; 챔버 내에 유도 결합 플라즈마를 유지하기 위한 플라즈마 생성 디바이스; 및
스퍼터 에칭 단계와 화학적 에칭 단계를 제어하고 그 사이에서 교번하도록 구성되는 제어기를 포함하며, 스퍼터 에칭 단계는 스퍼터 가스 또는 가스 혼합물을 챔버에 도입하는 하위 단계 및 기판을 스퍼터 에칭하도록 스퍼터 가스 또는 가스 혼합물의 유도 결합 플라즈마를 유지하는 하위 단계를 포함하고, 화학적 에칭 단계는 O2 가스 및/또는 O3 가스를 챔버에 도입하는 하위 단계 및 기판을 화학적으로 에칭하도록 O2 및/또는 O3 가스의 유도 결합 플라즈마를 유지하는 하위 단계를 포함한다.
플라즈마 생성 디바이스는 코일을 포함할 수 있다. RF 전력 공급 장치는 통상적으로 코일에 RF 전력을 제공하여 챔버 내에서 유도 결합 플라즈마를 유지한다.
장치는 워크피스 지지부에 전기 바이어스 전력을 공급하기 위한 RF 전력 공급 장치과 같은 전력 공급 장치를 더 포함할 수 있다. 워크피스 지지부는 전력 공급 장치로부터 RF 바이어스 전력과 같은 전기 바이어스 전력을 수신하도록 구성될 수 있다. 제어기는 또한 워크피스 지지부에 공급되는 전기 바이어스 전력을 제어하도록 구성될 수 있다.
본 발명이 위에서 설명되었지만, 그것은 위에서 설명된 피처들의 임의의 독창적인 조합, 또는 다음의 설명, 도면 또는 청구범위로 확장된다. 예를 들어, 본 발명의 일 양상과 관련하여 개시된 임의의 피처들은 본 발명의 임의의 다른 양상과 관련하여 개시된 임의의 피처들과 조합될 수 있다.
이제 발명의 실시예들이 첨부 도면들을 참조하여 단지 예로서 설명될 것이다.
도 1은 워크피스의 사시도이다.
도 2는 기판의 단면도이다.
도 3은 기판의 단면도이다.
도 4는 기판의 단면도이다.
도 5는 발명의 실시예의 개략도이다.
도 6은 발명의 실시예의 개략도이다.
본 발명의 방법들을 수행하기에 적합한 장치는 영국 사우스 웨일즈의 뉴포트에 위치한 SPTS Technologies Limited로부터 상업적으로 입수 가능한, 개조된 SPTS Mosaic TM 200 또는 300 mm 시스템을 포함한다. 이하에 설명하는 모든 예시적인 실시예들 및 비교예들은 이 장치를 사용하여 수행되었다. 장치는 챔버 및 챔버 내에서 플라즈마를 유지하도록 배열된 코일과 같은 플라즈마 생성 디바이스를 포함한다. 통상적으로 플라즈마는 유도 결합 플라즈마이다. 플래튼(platen)과 같은 워크피스 지지부가 그 위에 워크피스를 지지하기 위해 챔버 내에 배치된다. RF 바이어스 전력과 같은 전기적 바이어스 전력이 워크피스 지지부에 인가될 수 있다. 워크피스 지지부는 정전 척(ESC)을 포함할 수 있다. ESC는 워크피스를 냉각하기 위한 유체 냉각 채널들 및 관련 가스를 포함할 수 있다. 장치는 본 방법의 단계들 동안 상이한 프로세싱 조건들을 제어하고 그 사이에서 교번하도록 구성된 제어기를 더 포함한다. 예를 들어, 제어기는 프로세스 가스 유량 및 워크피스 지지부에 인가되는 전기 바이어스 전력을 제어할 수 있다.
도 1은 플라즈마 에칭 프로세스에 사용하기에 적합한 워크피스(10)를 도시한다. 워크피스(10)는 캐리어 시트(12) 상에 위치된 실리콘 웨이퍼와 같은 반도체 기판(11)을 포함한다. 캐리어 시트(12)는 프레임 부재(13)에 부착되어 프레임 부재(13)로 둘러싸여 있다. 프레임 부재(13)는 금속 또는 중합체 재료로 제조될 수 있다.
프레임 부재(13)는 반도체 기판을 수용할 수 있는 사이즈이다. 예를 들어, 300 mm 직경의 반도체 기판을 사용하는 경우, 프레임 부재는 약 400 mm의 직경을 가질 수 있다. 더 작거나 더 큰 기판들이 사용될할 수 있다(예를 들어, 200 mm 직경 기판).
캐리어 시트(12)(테이프 또는 테이프 캐리어로도 또한 지칭됨)는 폴리올레핀(PO), 폴리비닐 클로라이드(PVC) 또는 폴리에틸렌 테레프탈레이트(PET)와 같은 중합체 재료로 제조될 수 있다. 캐리어 시트의 연화점은 통상적으로 약 90 ℃이다. 캐리어 시트(12) 또는 캐리어 시트(12) 상의 임의의 접착제(예컨대, 아크릴 접착제)에 대한 손상을 방지하기 위하여, 플라즈마 에칭 프로세스 동안 캐리어 시트(12)의 온도를 약 60 ℃ 이하로 유지하는 것이 매우 바람직하다. 워크피스(10)는 예를 들어 정전 척(ESC)을 사용하여 당업계에 공지된 기법들을 사용하여 플라즈마 에칭 프로세스 동안 냉각될 수 있다.
보쉬 에칭 프로세스와 같은 플라즈마 다이싱 또는 플라즈마 에칭 프로세스는 통상적으로 불소 함유 에칭 및/또는 성막 종을 사용할 수 있다. 예를 들어, SF6는 에칭 단계에서 사용될 수 있는 반면, C4F8과 같은 불소 함유 중합 가스는 성막 단계에서 사용될 수 있다. 이러한 불소 함유 공정 가스를 사용하면 기판이 불소 화학 반응에 노출된다. 본드 패드들 및 범프들과 같은 기판(11) 상의 금속 피처들은 특히 불소 또는 불소계 프로세스 가스들과 반응하여 불소 함유 잔류물들을 형성하기 쉽다. 본드 패드들 및/또는 범프들과 같은 금속성 피처들은 Al, Al의 합금, 구리 또는 니켈과 같은 다른 금속; 또는 SnAg로 제조될 수 있다.
도 2는 실리콘 웨이퍼(21), 노출된 금속성 본드 패드(22), 상호연결 층들(23), 및 개방 스크라이브 라인(24)을 포함하는 기판(20)의 개략적인 단면을 도시한다. 본드 패드(22)는 Al, A의 합금, Cu, Ni 또는 다른 금속 또는 금속 합금으로 제조될 수 있다. 에칭 프로세스에서 사용되는 불소계 프로세스 가스는 본드 패드(22)와 반응하여 불소 함유 잔류물 또는 오염물을 형성할 수 있다. 결과적으로, 이는 본드 패드(22)의 부식을 초래할 수 있으며, 이는 신뢰성 문제를 초래할 수 있다. 예를 들어, 본드 패드가 알루미늄으로 만들어진 경우, 불소 함유 프로세스 가스들은 본드 패드와 반응하여 AlF3를 형성할 수 있으며, 이는 공기(또는 산화 분위기)에서 추가로 반응하여 AlFO3를 형성할 것이다. AlFO3의 존재는 바람직하지 않게 더 저항성이 있는 본드 패드 표면 및 최적이 아닌 와이어 본드들을 초래한다.
도 3은 실리콘 웨이퍼(31), 노출된 금속 범프(32), 상호연결 층들(33), 및 개방 스크라이브 라인(34)을 포함하는 기판(30)의 단면을 도시한다. 금속 범프(32)는 예를 들어 SnAg, Cu 또는 Ni로 제조될 수 있다. 불소계 프로세스 가스들은 금속 범프(32)와 반응하여 소수성 표면들을 형성할 수 있다. 결과적으로, 이는 패키징 문제들, 예컨대 표면들의 열악한 습윤 및 언더필 또는 접촉 문제들로 이어질 수 있다.
불소 함유 오염물들을을 줄이는 데 도움이 되도록, 금속 피처들(예를 들어, 본드 패드들 또는 범프들)은 플라즈마 다이싱 프로세스 이전에 코팅으로 커버될 수 있다.
도 4는 범프(42) 및 스크라이브 라인(44)이 코팅(46)으로 커버되는 기판(40)의 단면을 도시한다. 레이저 홈 가공 프로세스는 스크라이브 라인(44) 위의 코팅(46)(및 상호연결 층(43))을 제거하고 기판의 표면을 관통하는 데(예를 들어, 아래 놓인 실리콘 웨이퍼 또는 GaAs 기판(41)을 노출시키는 데) 사용될 수 있다. 후속하여, 플라즈마 다이싱 프로세스가 수행되어 다이를 싱귤레이트한다. 플라즈마 다이싱 프로세스 후에, 코팅(46)은 제거될 수 있다. 코팅(46)을 사용하는 것은 불소-함유 잔류물들의 유포를 줄이는 데 도움이 될 수 있지만, 오염 문제는 그 정도는 적지만 여전히 지속될 수 있다.
플라즈마 다이싱 프로세스 후에 불소 함유 오염물들이 존재하는 경우, 기판의 표면으로부터 불소 함유 오염물들을 제거하기 위해 플라즈마 다이싱 후 세정 단계(또는 탈불소화 단계)를 수행할 필요가 있다. 플라스마 다이싱 후 세정 단계는 플라스마 다이싱 단계와 동일한 챔버에서 수행될 수 있거나, 대안적으로 이 작업을 위한 별도의 챔버, 예를 들어 동일한 클러스터 툴의 일부 또는 다른 시스템의 일부일 수 있는 탈불소화 모듈에서 수행될 수 있다. 생산성을 위해 별도의 챔버에서 플라즈마 다이싱 후 세정 단계를 수행하는 것이 바람직하다. 별도의 탈불소화 챔버가 플라즈마 다이싱 챔버와 동일한 클러스터 툴의 일부인 것이 바람직하다.
도 5 및 도 6은 본 발명의 방법의 실시예들의 도면들을 도시한다. 본 발명의 세정 방법은 통상적으로 보쉬 에칭 프로세스와 같은 플라즈마 다이싱 프로세스(50) 후에 수행된다. 세정 방법은 캐리어 시트(12) 및 프레임 부재(13)를 또한 포함하는 타입의 워크피스(10)의 일부인 반도체 기판(11) 상의 금속성 피처들로부터 불소 함유 오염물들을 제거하기 위한 단계들을 포함한다. 세정 방법은 미리 정해진 횟수만큼(즉, n회, 여기서 n은 미리 결정된 수 또는 예를 들어, 달성하려는 원하는 조건에 대한 모니터링에 의해 사용 동안 결정되는 변수임) 교대로 반복되는 스퍼터 에칭 단계(52) 및 화학적 에칭 단계(54)를 포함한다. 도 5는 스퍼터 에칭 단계(52)가 화학적 에칭 단계(54) 전에 수행되는 실시예를 도시한다. 그러나, 스퍼터 에칭 단계(52) 및 화학적 에칭 단계(54)는 임의의 순서로 수행될 수 있다. 도 6은 화학적 에칭 단계(54)가 스퍼터 에칭 단계(52) 전에 수행되는 대안적인 실시예를 도시한다.
몇몇 실시예들에서, 스퍼터 에칭 단계(52)는 불활성 가스 스퍼터 에칭 단계이고, 화학적 플라즈마 에칭 단계(54)는 산소 함유 플라즈마 에칭 단계이다.
불활성 가스 스퍼터 에칭 단계(52)는 불활성 가스를 챔버에 도입하는 단계 및 유도 결합 플라즈마와 같은 플라즈마를 유지하여 재료가 기판의 표면으로부터 물리적으로 스퍼터링되도록 하는 단계를 포함한다. 물리적 스퍼터링은 기판 표면으로부터 오염물들을 제거할 수 있다. 불활성 가스는 통상적으로 희가스(즉, 주기율표의 18족 가스)이다. 바람직하게는, 불활성 가스는 아르곤으로 구성되거나 본질적으로 아르곤으로 구성된다. 그러나 기체 혼합물들도 또한 이용될 수 있다. 예를 들어, 스퍼터 에칭 단계 동안 사용되는 가스 혼합물은 불활성 가스(예를 들어, 아르곤) 및 산소 가스(즉, O2)를 포함할 수 있으며, 여기서 불활성 가스의 가스 유량은 총 유량의 ≥ 90%이다. 불활성 가스 에칭 단계 동안 전기 바이어스, 바람직하게는 RF 전기 바이어스가 워크피스 지지부에 인가된다. 전기 바이어스 전력은 통상적으로 500-1000 W의 범위에 있으며 예시적인 값은 800 W이다. 워크피스 지지부에 전기 바이어스를 인가하면 플라즈마의 종에 방향성을 부여하는 데 도움이 된다(즉, 이방성 플라즈마 형성).
화학적 플라즈마 에칭 단계는 산소 함유 가스를 챔버에 도입하는 단계 및 유도 결합 플라즈마와 같은 플라즈마를 유지하여 기판이 산소 함유 플라즈마에 노출되도록 하는 단계를 포함한다. 산소 함유 가스는 O2, O3 또는 이들의 혼합물일 수 있다. 바람직하게는, 산소 함유 가스는 O2로 구성되거나 본질적으로 O2로 구성된다. 그러나 아르곤 가스와 같은 소량의 희석 가스도 산소 함유 가스에 또한 첨가될 수 있다. 본 발명자들은 스퍼터 에칭 단계(예를 들어, 아르곤 사용)와 기판을 산소 함유 플라즈마(예를 들어, O2 플라즈마)에 노출시키는 단계 사이에서 교번하는 것이 유리하게 불소 함유 오염물들이 금속성 피처들의 표면으로부터 제거되는 레이트를 증가시키고 또한 워크피스 상의 열 부하를 감소시키는 것을 발견하였다. 어떤 이론이나 추측에 얽매이지 않고, 불소 함유 오염물들은 물리적 스퍼터링의 결과로(즉, 스퍼터 에칭 단계 동안) 주로 균일하게 제거되는 것으로 믿어진다. 그러나, 화학적 플라즈마 에칭 단계 동안 산소 함유 플라즈마에 기판을 노출시키는 것은 기판의 표면으로부터 탄소질 잔류물들을 화학적으로 제거하는 것을 돕는다. 다시 말하지만, 어떠한 이론이나 추측에 얽매이지 않고, 탄소질 잔류물들은 캐리어 시트 상의 플라즈마의 상호작용으로 인해 플라즈마 다이싱 프로세스에서 잔류하는 잔류 유기 물질일 수 있거나; 또는 스퍼터 에칭 단계 동안 플라즈마와 캐리어 시트 사이의 상호작용들로 인해 발생할 수 있다고 믿어진다. 이러한 탄소질 잔류물들을 제거하면 후속 스퍼터 에칭 단계(예를 들어, 아르곤 사용)에서 더 쉽게 스퍼터링되는 더 잘 준비된 표면이 제공된다. 이는 감소된 스퍼터 에칭 시간으로 보다 효율적인 스퍼터 에칭 단계를 초래한다. 또한, 제거해야 하는 재료의 양은 감소되면서 불소 함유 오염물들의 우수한 제거를 여전히 달성할 수 있다.
화학적 플라즈마 에칭 단계(54) 동안 전기 바이어스, 바람직하게는 RF 전기 바이어스가 워크피스 지지부에 인가될 수 있다. 화학적 플라즈마 에칭 단계(54) 동안 사용되는 전기 바이어스 전력은 통상적으로 스퍼터 에칭 단계(52) 동안 사용되는 전기 바이어스 전력보다 낮다. 통상적으로, 화학적 에칭 단계(54) 동안 사용되는 전기 바이어스 전력은 스퍼터링 에칭 단계(52)동안 사용되는 전기 바이어스 전력보다 2.5배 내지 250배 더 낮고, 선택적으로 5배 내지 50배 더 낮고, 선택적으로 10배 내지 20배 더 낮고, 선택적으로 약 16배 더 낮다. 몇몇 실시예들에서, 화학적 플라즈마 에칭 단계(54) 동안 전기 바이어스 전력이 인가되지 않는다. 예를 들어, 전기 바이어스 전력은 0-200 W의 범위에 있으며 예시적인 값은 50 W이다. 화학적 플라즈마 에칭 단계(54) 동안의 전기 바이어스 전력은 바람직하게는 약 200W 미만이어서 산소 함유 플라즈마(예를 들어, O2 플라즈마)는 기판 화학적으로 반응하도록 작용한다. 이러한 방식으로, 탄소질 잔류물들은 워크피스에 추가 열 부하를 피하면서 워크피스로부터 제거될 수 있다. 이것은 캐리어 시트(12) 및/또는 캐리어 시트 상의 접착제의 손상을 방지하기에 충분히 낮은 온도에서 워크피스(10)를 유지하는 것을 도울 수 있다.
스퍼터 에칭 단계(52)와 화학적 에칭 단계(54) 사이에 추가적인 냉각 단계들이 수행될 수 있다. 워크피스 지지부로서 정전 척(ESC)을 사용하여 냉각이 수행될 수 있다. 추가적인 냉각 단계들은 워크피스, 특히 그 이상에서는 캐리어 시트에 대한 손상이 발생할 수 있는 작동 가능한 범위 내로 캐리어 시트의 온도를 유지하는 데 추가로 도움이 될 수 있다. 예를 들어, 워크피스의 온도는 세정 처리 동안 약 60℃ 이하로 유지될 수 있다.
본 발명에 대한 통상적인 프로세스 파라미터들은 표 1에 도시된다.
스퍼터 에칭 단계 화학적 에칭 단계
코일(ICP) 전력(W) 0-500 1000-2000
플래튼 바이어스 전력(W) 500-1000 0-200
압력(mTorr) 10-80 10-80
가스 유량(sccm) 50-400 50-400
제1 예(예 1)에서, 알루미늄 본드 패드들 및 노출된 스크라이브 라인들(도 2에 도시된 바와 같음)을 포함하는 반도체 기판(11)을 포함하는 워크피스(10)는 보쉬 에칭을 사용하는 플라즈마 다이싱 프로세스를 거쳤다. 워크피스(10)는 후속적으로 본 발명의 방법에 따라 불소 함유 오염물들(예를 들어, AlFO3)을 제거하기 위한 플라즈마 다이싱 후 세정 처리를 위해 별도의 유도 결합 플라즈마 챔버로 이송되었다. 제1 플라즈마 에칭 단계는 아르곤 스퍼터 에칭 단계(52)였다. 제2 플라즈마 에칭 단계는 O2 플라즈마 에칭 단계(54)였다. 아르곤 스퍼터 에칭 단계와 O2 플라즈마 에칭 단계는 표 2에 표시된 프로세스 파라미터들을 사용하여 각각 교대로 6회 반복되었다. 에칭 단계들 각각은 RF 바이어스 전력이 워크피스 지지부에 인가된 상태에서 유도 결합 플라즈마(ICP) 모드(즉, ICP 코일이 구동됨)에서 수행되었다. 각각의 아르곤 스퍼터 에칭 단계와 각각의 O2 플라즈마 에칭은 20초의 지속기간을 가졌다. 총 프로세싱 시간은 240초였으며, 추가 냉각 단계들은 필요하지 않았다.
제1 비교예(비교예 1)로서, 워크피스는 플라즈마 다이싱 프로세스를 거쳐, 제1 예와 마찬가지 방식으로 플라즈마 다이싱 후 세정 처리를 위해 별도의 챔버로 이송되었다. 그러나 플라스마 다이싱 후 세정 처리는 표 2에 표시된 파라미터들을 사용하는 아르곤 전용 스퍼터 에칭 단계로만 구성되었다. 아르곤 스퍼터 에칭 단계는 반응성 이온 에칭(RIE) 모드에서 수행되었다(즉, ICP 코일이 구동되지 않음). 아르곤 스퍼터 에칭 단계의 지속기간은 180초였다.
제2 비교예(비교예 2)로서, 워크피스는 플라즈마 다이싱 프로세스를 거쳐, 제1 예와 마찬가지 방식으로 플라즈마 다이싱 후 세정 처리를 위해 별도의 챔버로 이송되었다. 그러나, 플라즈마 다이싱 후 세정 처리는 공급 가스가 각각의 유량(sccm 단위)을 기준으로 90:10 비율의 아르곤과 O2의 혼합물(이하 "Ar+O2 (90:10)"로 지칭됨)인 스퍼터 에칭 단계를 포함했다. 프로세싱 파라미터들은 표 2에 도시된다. Ar+O2(90:10) 에칭 단계는 RF 바이어스가 워크피스 지지부에 인가된 ICP 모드(즉, ICP 코일이 구동되는 상태)에서 수행되었다. Ar+O2(90:10) 스퍼터 에칭 지속기간은 240초였다.
파라미터 예 1 비교예 1 비교예 2
Ar 에칭 O2 에칭 Ar 단독 Ar+O2 (90:10)
코일 전력(W) 250 1500 0 250
플래튼 전력(W) 800 50 800 800
압력(mTorr) 20 20 20 20
가스 유량(sccm) 300 200 150 Ar: 270 sccm
O2: 30 sccm
본드 패드 표면들의 불소 오염물 레벨들은 1.5 kV 빔 전압을 사용하는 F:O 신호 비율에 기초한 EDX(Energy Dispersive X-ray) 측정을 사용하여 결정되었다. 플라즈마 다이싱 처리를 거치지 않은 워크피스가 제1 비교 기준으로서 사용되었다. 플라즈마 다이싱 프로세스를 거쳤지만 어떠한 플라즈마 다이싱 후 세정 처리도 거치지 않은 워크피스가 제2 비교 기준으로서 사용되었
세정 처리 동안 에칭 프로세스의 선택성을 기록하기 위해 SiO2 및 SiN 에칭 레이트들이 또한 측정되었다.
표 3은 예 1, 비교예 1 및 비교예 2의 결과들을 보여준다.
프로세스 EDX에 의한
F:O 측정		 산화물 에칭 레이트/
μm/분		 질화물 에칭 레이트/
㎛/분
기준 프리-플라즈마 다이싱 0.11 - -
기준 포스트 플라즈마 다이싱 1.26 - -
예 1
[루프형 Ar 및 O2 에칭]		 0.12 3.5x10-3 2.3x10-3
비교예 1
[Ar 스퍼터 에칭 단독]		 0.15 7.0x10-3 4.8x10-3
비교예 2
[Ar+O2(90:10) 에칭 단독]		 0.15 5.3x10-3 4.0x10-3
어떠한 이론이나 추측에 얽매이지 않고, 알루미늄 본드 패드들 상에 형성된 AlFO3와 같은 불소 함유 오염물들은 예를 들어 아르곤 스퍼터 에칭 단계 동안 물리적 스퍼터링에 의해 주로 제거되는 것으로 믿어진다. 따라서, 불소 함유 오염물들은 더 높은 에칭 레이트로 보다 효과적으로 제거될 것이며, 결과적인 F:O 비율은 SiO2 및 SiN에 대한 에칭 레이트 경향을 따를 것으로 예상된다. 즉, 더 높은 SiO2 및 SiN 에칭 레이트는 더 낮은 F:O 비율을 초래할 것으로 예상된다. 그러나 놀랍게도 이것은 관찰되지 않는다.
비교예 1(즉, RIE 모드에서 Ar 단독 스퍼터 에칭)은 가장 높은 에칭 레이트를 가졌고, 따라서 가장 적극적인 에칭 처리였다. 그러나, 높은 에칭 레이트에도 불구하고, 비교예 1은 단지 F:O 비율을 0.15의 값(EDX에 의해 결정된 바와 같이)으로 감소시켰다.
비교예 2(즉, Ar+O2(90:10)의 혼합물을 사용하는 스퍼터 에칭)는 비교예 1보다 낮은 에칭 레이트는 가졌다. 그러나, 0.15의 결과적인 F:O 비율은 비교예 1과 동일하였다(EDX에 의해 결정된 바와 같이).
예 1은 SiO2와 SiN 모두에 대해 가장 낮은 에칭 레이트를 가지며, 따라서 가장 덜 공격적인 에칭이었다. 그 결과, 세정 처리 동안 에칭되는 재료가 더 적었다. 그러나, 이러한 낮은 에칭 레이트에도 불구하고, 방법은 예기치 않게 F:O 비율에서 가장 큰 감소를 제공했다(EDX에 의해 결정된 0.12 값까지). 예 1의 방법이 최소량의 재료를 에칭하면서 기판의 금속성 피처들로부터의 불소 함유 오염물들의 가장 큰 감소를 제공한다는 것이 명백하다. 이와 같이, 이 방법은 기판 상의 금속성 피처들로부터 불소 함유 오염물들을 제거하기 위한 개선된 프로세스를 제공한다.
예 1의 O2 플라즈마 에칭 단계 동안 비교적 낮은 플래튼 전력(예를 들어, <200W)이 사용되었다. 어떠한 이론이나 추측에 얽매이지 않고, O2 플라즈마 에칭 단계 동안 상대적으로 낮은 플래튼 전력을 사용하는 것은 O2 플라즈마 에칭 단계가 주로 화학적 에칭으로 진행되는 것을 보장하는 것으로 믿어진다. 낮은 바이어스 O2 플라즈마 에칭 단계가 워크피스 표면으로부터 탄소질 잔류물들을 제거하는 것으로 또한 믿어진다. 스퍼터 에칭 단계가 아닌 화학적 에칭 단계를 사용하여 워크피스에 가해지는 열 부하가 감소된다. O2 플라즈마 에칭 단계 동안 사용되는 낮은 플래튼 전력은 열이 워크피스에 전달되는 것을 줄이는 데 도움이 된다. 따라서, 캐리어 시트에 대한 손상을 방지하기 위해 열 예산 제약(예를 들어, 약 60 ℃ 이하) 내에서 워크피스의 온도를 유지하면서 불소 함유 오염물들의 상당한 감소가 달성될할 수 있다.
화학적 에칭 단계(54)는 세정 처리 동안 냉각 단계로서 작용할 수 있으며, 이는 (원하는 경우 이들이 수행될 수 있음에도 불구하고) 임의의 추가 냉각 단계들에 대한 필요를 방지한다. 따라서, 세정 처리의 총 프로세싱 시간은 공지된 방법들에 비해 감소될 수 있다. 전반적으로 이것은 기판 처리량을 증가시킬 수 있다.
표 4는 예 1, 비교예 1 및 비교예 2에 대한 Ar 스퍼터 에칭 단계들의 총 지속시간을 보여준다.
프로세스 Ar 스퍼터 에칭 지속기간 (분)
예 1
[루프형 Ar 및 O2 에칭] 		120
비교예 1
[Ar 스퍼터 에칭 단독]		 180
비교예 2
[Ar+O2(90:10) 에칭 단독		 240
어떠한 이론이나 추측에 얽매이지 않고, 스퍼터 에칭 단계는 주로 세정 처리 동안 워크피스(10) 상의 열 부하를 증가시키는 역할을 하는 것으로 믿어진다. 따라서 적절한 열 예산 제약 내에서 워크피스를 유지하기 위하여 스퍼터 에칭 단계의 지속기간을 짧게 유지하는 것이 바람직하다. 본 발명의 방법은 더 짧은 스퍼터 에칭 지속기간을 제공하며, 이는 워크피스로 전달되는 열 부하를 감소시키는 데 더 도움이 되는 동시에 불소 함유 오염물들의 제거를 개선하는 데에도 또한 도움이 된다.

Claims (19)

  1. 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법에 있어서,
    상기 워크피스는 프레임 부재에 부착된 캐리어 시트를 더 포함하고, 상기 캐리어 시트는 상기 기판을 운반하며, 상기 방법은:
    유도 결합 플라즈마 장치의 챔버 내에 배치된 워크피스 지지부 상에 상기 워크피스를 제공하는 단계;
    스퍼터 가스 또는 가스 혼합물을 상기 챔버 내로 도입하는 하위 단계 및 상기 기판을 스퍼터 에칭하도록 상기 스퍼터 가스 또는 가스 혼합물의 유도 결합 플라즈마를 유지하는 하위 단계를 포함하는 스퍼터 에칭 단계를 수행하는 단계;
    O2 가스 및/또는 O3 가스를 상기 챔버 내로 도입하는 하위 단계 및 상기 기판을 화학적으로 에칭하도록 상기 O2 및/또는 O3 가스의 유도 결합 플라즈마를 유지하는 하위 단계를 포함하는 화학적 에칭 단계를 수행하는 단계; 및
    상기 스퍼터 에칭 단계의 수행 및 상기 화학적 에칭 단계의 수행을 반복하는 단계
    를 포함하는, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  2. 제1항에 있어서,
    상기 스퍼터 에칭 단계는, 상기 플라즈마가 유지되는 동안 RF 바이어스 전력과 같은 전기 바이어스 전력을 상기 워크피스 지지부에 인가하는 하위 단계를 더 포함하는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  3. 제2항에 있어서,
    상기 스퍼터 에칭 단계 동안 상기 워크피스 지지부에 인가된 상기 전기 바이어스 전력은 ≥500W, 선택적으로 ≥600W, 선택적으로 ≥700W, 또는 선택적으로 약 800W의 크기를 갖는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  4. 제3항에 있어서,
    상기 스퍼터 에칭 단계 동안 상기 워크피스 지지부에 인가된 상기 전기 바이어스 전력은 ≤1000 W, 선택적으로 ≤900 W, 선택적으로 ≤850 W, 또는 선택적으로 약 800 W의 크기를 갖는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 화학적 에칭 단계는, 상기 플라즈마가 유지되는 동안 RF 바이어스 전력과 같은 전기 바이어스 전력을 상기 워크피스 지지부에 인가하는 하위 단계를 더 포함하는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  6. 제5항에 있어서,
    상기 화학적 에칭 단계 동안 상기 워크피스 지지부에 인가된 상기 전기 바이어스 전력은 ≤250 W, 선택적으로 ≤200 W, 선택적으로 ≤150 W, 선택적으로 ≤100W, 선택적으로 ≤75 W, 또는 선택적으로 약 50 W의 크기를 갖는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  7. 제6항에 있어서,
    상기 화학적 에칭 단계 동안 상기 워크피스 지지부에 인가된 상기 전기 바이어스 전력은 ≥0 W, 선택적으로 ≥10 W, 선택적으로 ≥20 W, 또는 선택적으로 ≥30 W, 선택적으로 ≥40 W, 또는 선택적으로 약 50 W의 크기를 갖는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 스퍼터 가스 또는 가스 혼합물은 50-500 sccm, 선택적으로 100-400 sccm, 선택적으로 200-300 sccm 범위의 유량으로 상기 챔버에 도입되는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 스퍼터 가스 또는 가스 혼합물은 희가스와 같은 불활성 스퍼터 가스를 포함하는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  10. 제9항에 있어서,
    상기 스퍼터 가스 또는 가스 혼합물은 아르곤 가스로 구성되거나 또는 본질적으로 아르곤 가스로 구성되는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 O2 및/또는 O3 가스는 50-500 sccm, 선택적으로 100-400 sccm, 또는 선택적으로 200-300 sccm 범위의 유량으로 상기 챔버에 도입되는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 O2 및/또는 O3 가스는 O2 가스로 구성되거나 또는 본질적으로 O2 가스로 구성되는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 워크피스 지지부는 정전 척인 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 스퍼터 에칭 단계 및 상기 화학적 에칭 단계는 각각 적어도 3회, 선택적으로 적어도 4회, 선택적으로 적어도 5회, 및 선택적으로 6회 반복되는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 금속성 피처는 알루미늄, 알루미늄 합금, 구리, 니켈, 주석, 은, 또는 SnAg 합금으로부터 선택된 금속 또는 금속 합금으로 만들어지는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 금속성 피처는 금속성 본드 패드 또는 금속성 범프인 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서,
    상기 캐리어 시트는 폴리올레핀, 폴리비닐 클로라이드 또는 폴리에틸렌 테레프탈레이트와 같은 중합체 재료로 만들어지는 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서,
    상기 기판은 실리콘 웨이퍼와 같은 반도체 기판, 또는 GaAs 웨이퍼와 같은 화합물 반도체 기판인 것인, 플라즈마 다이싱 프로세스를 거친 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 방법.
  19. 제1항의 방법을 사용하여 워크피스의 일부인 타입의 기판 상의 금속성 피처를 세정하기 위한 유도 결합 플라즈마 장치에 있어서,
    상기 워크피스는 프레임 부재에 부착된 캐리어 시트를 더 포함하고, 상기 캐리어 시트는 상기 기판을 운반하며, 상기 장치는:
    챔버;
    상기 챔버 내에 배치된 워크피스 지지부;
    상기 챔버 내로 가스 또는 가스 혼합물을 도입하기 위한 적어도 하나의 가스 유입구;
    상기 챔버 내에 유도 결합 플라즈마를 유지하기 위한 플라즈마 생성 디바이스; 및
    스퍼터 에칭 단계와 화학적 에칭 단계를 제어하고 그 사이에서 교번하도록 구성되는 제어기
    를 포함하며,
    상기 스퍼터 에칭 단계는 스퍼터 가스 또는 가스 혼합물을 상기 챔버에 도입하는 하위 단계 및 상기 기판을 스퍼터 에칭하도록 상기 스퍼터 가스 또는 가스 혼합물의 유도 결합 플라즈마를 유지하는 하위 단계를 포함하고, 상기 화학적 에칭 단계는 O2 가스 및/또는 O3 가스를 상기 챔버에 도입하는 하위 단계 및 상기 기판을 화학적으로 에칭하도록 상기 O2 및/또는 O3 가스의 유도 결합 플라즈마를 유지하는 하위 단계를 포함하는 것인, 유도 결합 플라즈마 장치.

KR1020210175855A 2020-12-17 2021-12-09 방법 및 장치 - 루프형 Ar/O2 KR20220087378A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB2020022.6A GB202020022D0 (en) 2020-12-17 2020-12-17 Method and apparatus
GB2020022.6 2020-12-17

Publications (1)

Publication Number Publication Date
KR20220087378A true KR20220087378A (ko) 2022-06-24

Family

ID=74221101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210175855A KR20220087378A (ko) 2020-12-17 2021-12-09 방법 및 장치 - 루프형 Ar/O2

Country Status (7)

Country Link
US (1) US20220199409A1 (ko)
EP (1) EP4016582A1 (ko)
JP (1) JP2022096618A (ko)
KR (1) KR20220087378A (ko)
CN (1) CN114649203A (ko)
GB (1) GB202020022D0 (ko)
TW (1) TW202242945A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200360A (en) * 1991-11-12 1993-04-06 Hewlett-Packard Company Method for reducing selectivity loss in selective tungsten deposition
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US20040115934A1 (en) * 2002-12-13 2004-06-17 Jerry Broz Method of improving contact resistance
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
JP7198814B2 (ja) * 2018-05-28 2023-01-04 株式会社ダイセル 半導体装置製造方法

Also Published As

Publication number Publication date
EP4016582A1 (en) 2022-06-22
US20220199409A1 (en) 2022-06-23
JP2022096618A (ja) 2022-06-29
TW202242945A (zh) 2022-11-01
CN114649203A (zh) 2022-06-21
GB202020022D0 (en) 2021-02-03

Similar Documents

Publication Publication Date Title
US11652083B2 (en) Processed stacked dies
TWI528433B (zh) 用於電漿切割半導體晶圓的方法與設備
CN111742398A (zh) 用于处理器件的技术
US6444569B2 (en) Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US20140335697A1 (en) Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
US8668835B1 (en) Method of etching self-aligned vias and trenches in a multi-layer film stack
JP2010157754A (ja) プラズマ反応チャンバ用シリコン部品
CN107039292B (zh) 元件芯片的制造方法、电子部件安装构造体的制造方法
US11189480B2 (en) Element chip manufacturing method
JP2003297812A (ja) 半導体製造装置及び半導体素子製造方法
TWI642096B (zh) 用於改善晶粒封裝品質的晶片切割方法
CN106560915B (zh) 元件芯片的制造方法和电子部件安装结构体的制造方法
KR20220087378A (ko) 방법 및 장치 - 루프형 Ar/O2
US9378954B2 (en) Plasma pre-treatment for improved uniformity in semiconductor manufacturing
JPS61189643A (ja) アルミニウム／銅合金膜のエツチング法
JP7382578B2 (ja) プラズマ処理方法および素子チップの製造方法
KR20060048646A (ko) 스트레스 없는 버프용 방법 및 시스템
JP2003151956A (ja) 半導体装置製造工程における窒化シリコン膜のエッチング方法
US20140199833A1 (en) Methods for performing a via reveal etching process for forming through-silicon vias in a substrate

Legal Events

Date Code Title Description
A201 Request for examination