KR20220075630A - 칩 저항기 - Google Patents
칩 저항기 Download PDFInfo
- Publication number
- KR20220075630A KR20220075630A KR1020200163919A KR20200163919A KR20220075630A KR 20220075630 A KR20220075630 A KR 20220075630A KR 1020200163919 A KR1020200163919 A KR 1020200163919A KR 20200163919 A KR20200163919 A KR 20200163919A KR 20220075630 A KR20220075630 A KR 20220075630A
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- external electrode
- resistors
- electrode
- insulating substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 27
- 239000011241 protective layer Substances 0.000 claims description 22
- 239000010410 layer Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 11
- 239000010949 copper Substances 0.000 description 12
- 238000009966 trimming Methods 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000005245 sintering Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000035939 shock Effects 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 3
- 229910003336 CuNi Inorganic materials 0.000 description 2
- 229910000570 Cupronickel Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C3/00—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
- H01C3/10—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration
- H01C3/12—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration lying in one plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/08—Cooling, heating or ventilating arrangements
- H01C1/084—Cooling, heating or ventilating arrangements using self-cooling, e.g. fins, heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/08—Cooling, heating or ventilating arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/06—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/23—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
본 개시는 절연기판; 상기 절연기판의 일면 상에 배치되며, 서로 이격된 복수의 저항체 및 상기 복수의 저항체 각각을 서로 연결하는 복수의 내부전극을 포함하는 저항부; 및 상기 절연기판의 일면 상에 서로 이격 배치되며, 각각 상기 저항부와 연결된 제1 외부전극 및 제2 외부전극; 을 포함하며, 상기 복수의 저항체 각각은 상기 제1 외부전극과 인접한 일단 및 상기 일단과 마주하며 상기 제2 외부전극과 인접한 타단을 가지고, 상기 복수의 저항체 각각의 일단 및 타단 각각은 상기 내부전극, 상기 제1 외부전극 및 상기 제2 외부전극 중 하나와 연결된 칩 저항기에 관한 것이다.
Description
본 개시는 칩 저항기에 관한 것이다.
전자기기의 소형화 및 고기능화에 따라, 칩 저항 역시 고 전력화(High Power), 고 정밀화(Thin Film), 초저 저항화(Metal CSR), 초 소형화하는 추세로 기술 발전이 진행 중에 있다. 한편, 동일한 크기를 갖는 칩에서 더 높은 전력을 구현하도록 하기 위한 고 전력화 제품에서, 전력 특성을 향상시키기 위해 레이저 트리밍(Trimming) 공정을 통해 저항체에 서펜타인 컷(Serpentine Cut)을 형성하는 경우가 있다. 이 때, 트리밍 끝단 영역에 배치된 저항체에 전류의 집중으로 인해 발열이 발생하는 문제가 있다.
본 개시의 여러 목적 중 하나는 방열 특성이 우수하고, 열 충격에 강한 칩 저항기를 제공하는 것이다.
본 개시의 여러 목적 중 또 하나는 전기적 특성이 향상된 칩 저항기를 제공하는 것이다.
본 개시에서 제안하는 칩 저항기는, 절연기판; 상기 절연기판의 일면 상에 배치되며, 서로 이격된 복수의 저항체 및 상기 복수의 저항체 각각을 서로 연결하는 복수의 내부전극을 포함하는 저항부; 및 상기 절연기판의 일면 상에 서로 이격 배치되며, 각각 상기 저항부와 연결된 제1 외부전극 및 제2 외부전극; 을 포함하며, 상기 복수의 저항체 각각은 상기 제1 외부전극과 인접한 일단 및 상기 일단과 마주하며 상기 제2 외부전극과 인접한 타단을 가지고, 상기 복수의 저항체 각각의 일단 및 타단 각각은 상기 내부전극, 상기 제1 외부전극 및 상기 제2 외부전극 중 하나와 연결된 칩 저항기일 수 있다.
본 개시에서 제안하는 칩 저항기는, 절연기판; 상기 절연기판의 일면 상에 배치되며, 서로 이격된 복수의 저항체 및 상기 복수의 저항체 각각을 서로 연결하는 복수의 내부전극을 포함하는 저항부; 및 상기 절연기판의 일면 상에 서로 이격 배치되며, 각각 상기 저항부와 연결된 제1 외부전극 및 제2 외부전극; 을 포함하며, 상기 복수의 내부전극 각각은 상기 복수의 저항체의 일부를 덮는 칩 저항기일 수 있다.
본 개시의 여러 효과 중 일 효과로서 방열 특성이 우수하고, 열 충격에 강한 칩 저항기를 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 전기적 특성이 향상된 칩 저항기를 제공할 수 있다.
도 1은 본 개시에 따른 저항소자의 사시도를 개략적으로 나타낸 것이다.
도 2는 도 1에 따른 칩 저항기의 절연기판의 일면에서의 평면도다.
도 3은 도 1에 따른 칩 저항기를 Ⅰ-Ⅰ' 방향으로 절개하여 본 단면도다.
도 4는 도 1에 따른 칩 저항기를 Ⅱ-Ⅱ' 방향으로 절개하여 본 단면도다.
도 5a 내지 도 5e는 본 개시에 따른 칩 저항기의 제조 공정을 설명하기 위한 도면이다.
도 2는 도 1에 따른 칩 저항기의 절연기판의 일면에서의 평면도다.
도 3은 도 1에 따른 칩 저항기를 Ⅰ-Ⅰ' 방향으로 절개하여 본 단면도다.
도 4는 도 1에 따른 칩 저항기를 Ⅱ-Ⅱ' 방향으로 절개하여 본 단면도다.
도 5a 내지 도 5e는 본 개시에 따른 칩 저항기의 제조 공정을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 각 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
칩 저항기
도 1은 본 개시에 따른 저항소자의 사시도를 개략적으로 나타낸 것이다.
도 2는 도 1에 따른 칩 저항기의 절연기판의 일면에서의 평면도다.
도 3은 도 1에 따른 칩 저항기를 Ⅰ-Ⅰ' 방향으로 절개하여 본 단면도다.
도 4는 도 1에 따른 칩 저항기를 Ⅱ-Ⅱ' 방향으로 절개하여 본 단면도다.
도면을 참고하면, 본 개시에 따른 칩 저항기는 절연기판(110), 절연기판(110)의 일면 상에 배치되며 서로 이격된 복수의 저항체(121) 및 복수의 저항체(121) 각각을 서로 연결하는 복수의 내부전극(122)을 포함하는 저항부(120), 절연기판(110)의 일면 상에 서로 이격 배치되며 각각 저항체(121)와 연결된 제1 외부전극(130A) 및 제2 외부전극(130B)을 포함한다. 또한, 저항소자는 보호층(140), 제1 커버전극(150A) 및 제2 커버전극(150B) 중 적어도 하나를 더 포함할 수 있다.
절연기판(110)은 저항부(120)를 지지하고, 칩 저항기의 강도를 확보하는 역할을 수행할 수 있다.
절연기판(110)은 길이 방향(L)으로 마주하는 양 단면, 길이 방향(L)과 수직한 폭 방향(W)으로 마주하는 양 측면, 길이 방향(L) 및 폭 방향(W) 각각과 수직한 두께 방향(T)으로 마주하는 일면 및 타면을 가질 수 있다. 절연기판(110)은 전체적으로 직육면체나 판형의 형상을 가질 수 있으나, 이에 제한되는 것은 아니다.
절연기판(110)의 형성 재료는 특별히 제한되지 않으나, 절연성, 방열성, 저항체(121)와의 밀착성이 우수한 재료를 사용할 수 있다. 예컨대, 절연기판(110)은 알루미나(Al2O3) 등의 세라믹 재료로 형성될 수 있다.
저항부(130)는 절연기판(110)의 일면 상에 배치되며, 저항체(121) 및 내부전극(122)을 포함한다. 저항부(130)는 제1 외부전극(130A) 및 제2 외부전극(130B) 사이를 전기적으로 연결할 수 있다.
본 개시에 따른 칩 저항기는 복수의 저항체(121)를 포함한다. 저항체(121)의 개수는 특별히 제한되지 않으며, 도면에 도시된 것 보다 많을 수도, 적을 수도 있다.
이 때, 도면에 도시된 바와 같이, 복수의 저항체(121)는 제1 외부전극(130A)에서 제2 외부전극(130B)을 향하는 길이 방향(L)과 수직한 폭 방향(W)으로 서로 이격될 수 있다. 도면 상, 복수의 저항체(121)는 서로 평행하게 배치된 것으로 도시하였으나, 이에 제한되는 것은 아니다. 또한, 설계에 따라 복수의 저항체(121)는 제1 외부전극(130A)에서 제2 외부전극(130B)을 향하는 길이 방향(L)으로 서로 이격될 수도 있다.
복수의 저항체(121) 각각은 제1 외부전극(130A)과 인접한 일단 및 일단과 마주하며 제2 외부전극(130B)과 인접한 타단을 갖는다. 복수의 저항체(121) 각각의 일단 및 타단은 서로 길이 방향(L)으로 마주할 수 있다. 복수의 저항체(121) 각각은 제1 외부전극(130A) 및 제2 외부전극(130B) 사이의 영역에 배치될 수 있다. 다만, 복수의 저항체(121)는 제1 외부전극(130A) 및 제2 외부전극(130B)과 연결을 위해 서로 중첩되는 영역을 가질 수 있다.
복수의 저항체(121) 각각의 일단 및 타단 각각은 내부전극(122), 제1 외부전극(130A) 및 제2 외부전극(130B) 중 하나와 연결된다. 이 때, 복수의 저항체(121) 각각의 일단 및 타단 각각은 내부전극(122), 제1 외부전극(130A) 및 제2 외부전극(130B) 중 하나로 덮임으로써 내부전극(122), 제1 외부전극(130A) 및 제2 외부전극(130B) 중 하나와 연결되는 것일 수 있다.
복수의 저항체(121) 중 폭 방향(W)으로 최외측에 배치된 저항체(121)는 제1 외부전극(130A) 또는 제2 외부전극(130B)과 연결될 수 있다. 구체적으로, 폭 방향(W)으로 최외측에 배치되어 서로 폭 방향(W)으로 마주하는 두 개의 저항체(121) 중 하나는 제1 외부전극(130A)과 연결되고, 다른 하나는 제2 외부전극(130B)과 연결될 수 있다. 예컨대, 폭 방향(W)으로 최외측에 배치되어 서로 폭 방향(W)으로 마주하는 두 개의 저항체(121) 중 하나의 일단은 제1 외부전극(130A)과 연결되고, 다른 하나의 타단은 제2 외부전극(130B)과 연결될 수 있다. 이를 통해, 저항부(120)는 최외측에 배치된 저항체(121)를 통해 제1 외부전극(130A) 및 제2 외부전극(130B)과 연결될 수 있다.
또한, 복수의 저항체(121) 중 최외측에 배치된 저항체(121)를 제외한 나머지 저항체(121) 각각의 일단 및 타단은 내부전극(122)과 연결될 수 있다. 구체적으로, 복수의 저항체(121) 중 최외측에 배치된 저항체(121)를 제외한 나머지 저항체(121) 각각의 일단 및 타단은 복수의 내부전극(122) 중 서로 구별되는 내부전극(122)과 각각 연결될 수 있다. 이를 통해, 복수의 저항체(121)는 복수의 내부전극(122)을 통해 서로 연결되어 복수의 내부전극(122)과 함께 하나의 저항 요소로 기능하는 저항부(120)를 구성할 수 있다. 다만, 하나의 저항체(121)의 일단 및 타단 각각은 서로 다른 저항체(121)와 연결되며, 서로 동일한 저항체(121)와 연결되지는 않는다.
저항체(121)의 형성 재료로는 납(Pd), 은(Ag), 루테늄(Ru), 구리(Cu), 니켈(Ni), 규소(Si) 중 적어도 하나를 포함하는 물질을 사용할 수 있다. 예컨대, 저항체(121)는 실리카(SiO2), 산화 루테늄(RuO2), 구리-니켈(CuNi) 합금, Pb2Ru2O6.5 중 적어도 하나를 수지에 분산시킨 저항체 형성용 페이스트를 절연기판(110)에 인쇄하고, 소결하는 방식 등으로 형성될 수 있다.
또한, 저항체(121)의 형성 재료는 글라스(Glass) 성분을 더 포함할 수 있으며, 예컨대 저항체(121)는 저항체 형성용 페이스트에 글라스를 더 포함시켜 인쇄하고 소결하는 방식으로 형성될 수 있다.
다만, 저항체(121)의 형성 방법이 이에 제한되는 것은 아니며, 증착(Sputtering) 공정 등을 통해 형성될 수도 있다.
한편, 복수의 저항체(121) 중 적어도 하나는 홈(g)을 갖는다. 홈(g)은 저항부(120)의 저항 값을 조정하는 역할을 수행할 수 있다.
홈(g)은 트리밍 공정을 통해 형성될 수 있으며, 이를 통해 저항부(130)의 저항 값을 미세하게 조정할 수 있다. 구체적으로, 트리밍 공정은 레이저 가공 등으로 저항체(121)에 홈(g)을 형성하면서 저항부(130)의 저항 값을 측정하다가 저항 값이 목표 저항 값에 도달하는 경우 홈(g)의 형성을 중단하는 방식으로 이루어질 수 있다.
복수의 저항체(121) 각각은 모두 홈(g)을 가질 수도 있으며, 복수의 저항체(121) 중 일부 저항체(121)만 홈을 가질 수도 있다. 복수의 저항체(121) 각각에 형성된 홈(g)의 개수, 형상, 위치 등은 동일할 수도 있으며, 서로 상이할 수도 있다. 도면 상, 홈(g)은 복수의 저항체(121) 중 최외측에 배치된 저항체(121)에만 단수로 형성된 것으로 도시하였으나, 홈(g)의 개수, 형상, 위치 등이 도면에 도시된 구조로 제한되는 것은 아님은 물론이다.
홈(g)은 저항체(121)의 가장자리에서 저항체(121)의 내측을 향하여 형성될 수 있다. 예컨대, 홈(g)은 저항체(121)의 폭 방향(W)으로 마주하는 면 중 적어도 하나의 면의 가장자리에서 폭 방향(W)으로 저항체(121)의 내측을 향하여 형성될 수 있다. 홈(g)은 저항체(121)를 두께 방향(T)으로 관통할 수 있으며, 길이 방향(L) 및 폭 방향(W)으로는 관통하지 않을 수 있다.
복수의 내부전극(122) 각각은 복수의 저항체(121)의 일부를 덮는다. 이 때, 복수의 내부전극(122) 각각은 복수의 저항체(121)의 단부를 덮는 것일 수 있다.
복수의 내부전극(122) 각각은 제1 외부전극(130A) 및 제2 외부전극(130B) 각각과는 이격된다. 따라서, 복수의 내부전극(122) 각각은 저항체(121)를 통해 제1 외부전극(130A) 및 제2 외부전극(130B)과 간접적으로 연결될 수 있다.
내부전극(122)은 복수의 저항체(121) 중 서로 이웃한 저항체(121) 각각의 단부를 일체로 덮음으로써 서로 이웃한 저항체(121)를 서로 연결할 수 있다. 예컨대, 내부전극(122)은 복수의 저항체(121) 중 폭 방향(W)으로 서로 이웃한 저항체(121) 각각의 일단을 일체로 덮을 수 있다. 이 때, 내부전극(122)은 복수의 저항체(121) 중 어느 하나의 저항체(121)의 일단을 덮으며, 폭 방향(W)으로 연장되어 내부전극(122)으로 덮인 저항체(121)와 인접한 저항체(121)의 일단을 더 덮는 것일 수 있다. 또한, 내부전극(122)은 저항체(121)의 단부를 덮으며, 절연기판(110)의 일부를 더 덮을 수 있다.
도면에 도시된 바와 달리, 복수의 저항체(121)가 길이 방향(L)으로 서로 이격된 경우, 내부전극(122)은 복수의 저항체(121) 중 길이 방향(L)으로 서로 이웃한 저항체(121) 각각의 단부를 일체로 덮을 수 있다. 이 때, 내부전극(122)은 복수의 저항체(121) 중 어느 하나의 저항체(121)의 일단을 덮으며, 길이 방향(L)으로 연장되어 내부전극(122)으로 덮인 저항체(121)와 인접한 저항체(121)의 일단을 더 덮는 것일 수 있다.
내부전극(122)은 제1 외부전극(130A) 및 저항체(121) 사이의 영역 또는 제2 외부전극(130B) 및 저항체(121) 사이의 영역에 배치될 수 있다. 다만, 내부전극(122)은 저항체(121), 제1 외부전극(130A) 및 제2 외부전극(130B) 중 적어도 하나와 중첩되는 영역을 가질 수 있다.
내부전극(122)의 형성 재료로는 방열 특성이 우수하고 열 충격에 강한 물질을 사용하는 것이 유리할 수 있다. 예컨대, 내부전극(122)은 은(Ag), 은-팔라듐(Ag-Pd) 합금, 구리(Cu) 중 적어도 하나를 포함하는 도전성 페이스트를 절연기판(110) 및 저항체(121) 상에 인쇄하고 이를 소결함으로써 형성할 수 있다.
내부전극(122)은 제1 외부전극(130A) 및 제2 외부전극(130B) 중 적어도 하나와 동일한 물질을 포함할 수 있다. 내부전극(122)은 제1 외부전극(130A) 및 제2 외부전극(130B)과 동일한 공정 내에서 함께 형성될 수 있으며, 이러한 경우 내부전극(122)은 제1 외부전극(130A) 및 제2 외부전극(130B) 각각과 동일한 물질로 형성하는 것이 공정의 편의 상 유리할 수 있다. 다만, 내부전극(122)은 제1 외부전극(130A) 및 제2 외부전극(130B) 중 적어도 하나와 상이한 물질을 포함할 수도 있다.
저항부(120)는 저항체(121) 및 내부전극(122)가 교대로 배치된 구조를 가질 수 있다. 이 때, 저항체(121) 및 내부전극(122)은 각각의 단부가 서로 중첩되며 서로 수직한 방향으로 교대로 배치될 수 있다. 따라서, 저항부(120)는 저항체(121) 및 내부전극(122)이 교대로 연결되어 전체적으로 지그재그 형상, S자 형상 등을 가질 수 있다. 다만, 저항체(121) 및 내부전극(122)이 반드시 서로 수직한 방향으로 배치될 필요는 없음은 물론이다.
제1 외부전극(130A)을 통해 저항부(120)로 전달된 전류는 저항체(121) 및 내부전극(122)을 교대로 경유하여 제2 외부전극(130B)으로 전달될 수 있다. 또는, 제2 외부전극(130B)을 통해 저항부(120)로 전달된 전류는 저항체(121) 및 내부전극(122)을 교대로 경유하여 제1 외부전극(130A)으로 전달될 수 있다. 예컨대, 전류가 제1 외부전극(130A)을 통해 저항부(120)로 전달되는 경우, 전달된 전류는 저항체(121), 내부전극(122), 저항체(121), 내부전극(122), 저항체(111)를 경유하여 제2 외부전극(130B)으로 전달될 수 있다. 또는, 전류가 제2 외부전극(130B)을 통해 저항부(120)로 전달되는 경우, 전달된 전류는 저항체(121), 내부전극(122), 저항체(121), 내부전극(122), 저항체(111)를 경유하여 제1 외부전극(130A)으로 전달될 수 있다.
제1 외부전극(130A) 및 제2 외부전극(130B)은 절연기판(110)의 일면 상에 서로 이격 배치되어, 각각 저항체(130)와 연결된다. 이 때, 제1 외부전극(130A) 및 제2 외부전극(130B) 각각은 저항체(130)를 후술하는 제1 커버전극(150A) 및 제2 커버전극(150B) 각각과 전기적으로 연결할 수 있다.
제1 외부전극(130A) 및 제2 외부전극(130B)은 절연기판(110)의 일면 상에서 서로 길이 방향(L)으로 마주하도록 배치될 수 있다. 또한, 제1 외부전극(130A) 및 제2 외부전극(130B)은 절연기판(110)의 일면 상에서 길이 방향(L)으로 최외측에 배치되는 구성일 수 있다.
제1 외부전극(130A) 및 제2 외부전극(130B) 각각은 절연기판(110)의 일면이 길이 방향(L)으로 마주하는 양 단면과 이루는 모서리 각각까지 연장될 수 있으나, 이에 한정되는 것은 아니다. 제1 외부전극(130A) 및 제2 외부전극(130B) 각각은 절연기판(110)의 일면이 폭 방향(W)으로 마주하는 양 측면과 이루는 모서리 각각까지 연장될 수도 있으나, 이에 한정되는 것은 아니다.
제1 외부전극(130A) 및 제2 외부전극(130B)은 은(Ag), 은-팔라듐(Ag-Pd) 합금, 구리(Cu) 중 적어도 하나를 포함하는 도전성 페이스트를 절연기판(110) 및 저항체(121) 상에 인쇄하고 소결함으로써 형성할 수 있다.
제1 외부전극(130A) 및 제2 외부전극(130B) 중 적어도 하나는 내부전극(122)과와 동일한 물질을 포함할 수 있다. 제1 외부전극(130A) 및 제2 외부전극(130B)은 내부전극(122)과 동일한 공정 내에서 함께 형성될 수 있으며, 이러한 경우 제1 외부전극(130A) 및 제2 외부전극(130B) 각각을 내부전극(122)과 동일한 물질로 형성하는 것이 공정의 편의 상 유리할 수 있다. 다만, 제1 외부전극(130A) 및 제2 외부전극(130B) 중 적어도 하나는 내부전극(122)과 상이한 물질을 포함할 수도 있다.
보호층(140)은 저항부(120) 상에 배치되어 저항부(120)를 보호하는 역할을 수행할 수 있다. 또한, 보호층(140)은 트리밍 공정 시 저항체(121)의 손상을 최소화하는 역할을 수행할 수 있다.
보호층(140)은 제1 외부전극(130A) 및 제2 외부전극(130B) 사이의 영역에 배치될 수 있으며, 설계에 따라 제1 외부전극(130A) 및 제2 외부전극(130B) 각각의 일부를 덮을 수도 있다.
보호층(140)의 형성 재료로는 실리카(SiO2), 에폭시(Epoxy), 페놀 수지, 글라스(Glass) 중 적어도 하나를 사용할 수 있다.
한편, 홈(g)은 보호층(140)을 관통하도록 보호층(140)으로 연장될 수 있다. 후술하는 바와 같이, 홈(g)은 저항부(120) 상에 보호층(140)을 배치한 후 저항체(121) 및 보호층(140)을 함께 관통하도록 형성되는 구성이기 때문이다.
홈(g)은 보호층(140)의 가장자리에서 보호층(140)의 내측을 향하여 형성될 수 있다. 예컨대, 홈(g)은 보호층(140)의 폭 방향(W)으로 마주하는 면 중 적어도 하나의 면의 가장자리에서 폭 방향(W)으로 보호층(140)의 내측을 향하여 형성될 수 있다. 홈(g)은 보호층(140)을 두께 방향(T)으로 관통할 수 있으며, 길이 방향(L) 및 폭 방향(W)으로는 관통하지 않을 수 있다.
다만, 보호층(140)은 저항체(121)보다 더 넓은 영역에 형성될 수 있으며, 따라서 보호층(140)의 홈(g)은 저항체(121)의 홈(g)이 연장된 형상을 가질 수 있다. 예컨대, 보호층(140)의 홈(g)은 저항체(121)의 홈(g)이 폭 방향(W)으로 연장된 형상을 가질 수 있다.
도면 상 절연기판(110)의 일면 상에서 보호층(140)의 두께는 제1 커버전극(150A) 및 제2 커버전극(150B) 각각의 두께보다 두꺼운 것으로 도시하였으나, 이에 제한되는 것은 아니다. 설계에 따라, 제1 커버전극(150A) 및 제2 커버전극(150B)의 실장 기판과의 용이한 연결을 위해, 절연기판(110)의 일면 상에서 보호층(140)의 두께는 제1 커버전극(150A) 및 제2 커버전극(150B) 각각의 두께보다 얇을 수 있다.
제1 커버전극(150A) 및 제2 커버전극(150B) 각각은 제1 외부전극(130A) 및 제2 외부전극(130B) 각각과 연결된다.
제1 커버전극(150A) 및 제2 커버전극(150B) 각각은 절연기판(110)의 단부에 서로 이격되어 배치될 수 있다. 예컨대, 제1 커버전극(150A) 및 제2 커버전극(150B) 각각은 절연기판(110)의 양 단면 각각에 배치되어, 절연기판(110)의 일면 및 타면으로 연장됨으로써 ㄷ자 형상을 가질 수 있다.
제1 커버전극(150A) 및 제2 커버전극(150B) 각각의 형성 재료는 니켈(Ni), 주석(Sn), 구리(Cu), 크롬(Cr) 중 적어도 하나를 포함할 수 있다. 제1 커버전극(150A) 및 제2 커버전극(150B) 각각은 하나 이상의 금속층을 포함할 수 있다. 예를 들어, 제1 커버전극(150A) 및 제2 커버전극(150B) 각각은 구리(Cu) 도금층 상에 니켈(Ni) 도금층과 주석(Sn) 도금층이 순차적으로 배치된 삼중 금속층 구조일 수 있다.
한편, 동일한 크기를 갖는 칩에서 더 높은 전력을 구현하도록 하기 위한 고 전력화 제품에서, 전력 특성을 향상시키기 위해 레이저 트리밍(Trimming) 공정을 통해 저항체에 서펜타인 컷(Serpentine Cut)을 형성하는 경우가 있다. 이 때, 트리밍 끝단 영역에 배치된 저항체에 전류의 집중으로 인해 발열이 발생하는 문제가 있다.
본 개시에 따른 칩 저항기는, 트리밍 공정을 통해 서펜타인 컷이 형성된 단일의 저항체를 제공하는 대신 복수의 저항체(121)를 방열 특성이 우수하고 열 충격에 강한 내부전극(122)으로 연결시킨 저항부(120)를 제공한다. 따라서, 내부전극을 통해 전류 집중으로 인해 발생하는 열을 효율적으로 방출할 수 있으며, 열 충격에도 강한 칩 저항기를 제공할 수 있다. 이를 통해, 동일한 사이즈에서 전력 특성이 향상된 칩 저항기를 제공할 수 있다.
도 5a 내지 도 5e는 본 개시에 따른 칩 저항기의 제조 공정을 설명하기 위한 도면이다.
도 5a를 참고하면, 절연기판(110) 상에 저항체(121)를 형성한다. 저항체(121)는 실리카(SiO2), 산화 루테늄(RuO2), 구리-니켈(CuNi) 합금, Pb2Ru2O6.5 중 적어도 하나를 수지에 분산시킨 저항체 형성용 페이스트를 절연기판(110)에 인쇄하여 소결하는 방식 등으로 형성될 수 있다. 또는, 저항체(121)는 저항체 형성용 페이스트에 글라스를 더 포함시켜 인쇄하고 소결하는 방식으로 형성될 수도 있다. 이 때, 절연기판(110) 상에 저항체(121)는 서로 이격되지 않은 단일의 저항체(121)로 존재한다.
다음으로, 도 5b를 참고하면, 저항체(121)를 서로 이격된 복수의 저항체(121)로 분리한다. 이 때, 저항체(121)는 레이저로 저항체(121)의 일부를 제거함으로써 복수 개로 분리될 수 있다. 이는, 저항체(121)의 일단에서 타단까지 길이 방향(L)을 따라 레이저 가공하여 절연기판(110)을 노출시키는 공정을 복수 회 실시하는 방식으로 수행할 수 있다.
한편, 레이저로 저항체(121)를 복수 개로 분리하는 공정은, 전술한 것과 달리, 저항체 형성용 페이스트를 인쇄하는 공정과 인쇄된 페이스트를 소결하는 공정 사이에 수행될 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
다음으로, 도 5c를 참고하면, 저항체(121)와 연결되는 내부전극(122) 및 외부전극(130A, 130B)을 형성한다. 내부전극(122) 및 외부전극(130A, 130B) 각각은 은(Ag), 은-팔라듐(Ag-Pd) 합금, 구리(Cu) 중 적어도 하나를 포함하는 도전성 페이스트를 절연기판(110) 및 저항체(121) 상에 인쇄하고 소결함으로써 형성할 수 있다. 내부전극(122) 및 외부전극(130A, 130B)은 동일 공정 내에서 형성될 수 있으나, 별도로 형성될 수도 있다. 내부전극(122)은 복수의 저항체(121) 중 서로 인접한 저항체(121)의 단부를 일체로 덮도록 형성되며, 외부전극(130A, 130B)은 복수의 저항체(121) 중 폭 방향(W)으로 최외측에 배치된 저항체(121)의 단부를 덮도록 형성될 수 있다.
다음으로, 도 5d를 참고하면, 보호층(140)을 형성한다. 보호층(140)은 저항부(120)를 덮으며, 절연기판(110)을 더 덮을 수 있다. 또한, 보호층(140)은 외부전극(130A, 130B)의 일부를 더 덮을 수도 있으나, 커버전극(150A, 150B)과 연결되는 외부전극(130A, 130B) 영역은 덮지 않는 것이 바람직할 수 있다.
다음으로, 도 5e를 참고하면, 홈(g)을 형성한다. 홈(g)은 레이저 가공을 이용한 트리밍 공정을 통해 형성될 수 있으며, 이를 통해 저항부(130)의 저항 값을 미세하게 조정할 수 있다. 구체적으로, 트리밍 공정은 레이저 가공 등으로 저항체(121) 및 보호층(140)에 홈(g)을 형성하면서 저항부(130)의 저항 값을 측정하다가 저항 값이 목표 저항 값에 도달하는 경우 홈(g)의 형성을 중단하는 방식으로 이루어질 수 있다.
홈(g)은 저항체(121) 및 보호층(140) 각각의 가장자리에서 저항체(121) 및 보호층(140) 각각의 내측을 향하여 형성될 수 있다. 예컨대, 홈(g)은 저항체(121) 및 보호층(140) 각각의 폭 방향(W)으로 마주하는 면 중 적어도 하나의 면의 가장자리에서 폭 방향(W)으로 저항체(121) 및 보호층(140) 각각의 내측을 향하여 형성될 수 있다. 홈(g)은 저항체(121) 및 보호층(140) 각각을 두께 방향(T)으로 관통하도록 형성될 수 있다. 홈(g)은 저항체(121) 및 보호층(140) 각각을 길이 방향(L) 및 폭 방향(W)으로는 관통하지 않도록 형성될 수 있다.
이 때, 저항체(121)는 트리밍 공정 시 손상될 수 있는데, 저항체(121) 상에 보호층(140)이 배치됨으로써 저항체(121)의 손상을 최소화할 수 있다.
도면에 도시하지 않았으나, 도금 공정 및 스퍼터링 등의 기상 증착법 등을 단독 또는 조합하여 제1 커버전극(150A) 및 제2 커버전극(150B)을 더 형성할 수 있음은 물론이다.
또한 본 명세서에서, 어느 구성요소 상에 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한 본 명세서에서, 단부는 서로 마주하는 끝 부분을 의미할 수 있으며, 일단 또는 일단과 마주하는 타단을 의미하거나, 일단 및 타단을 의미할 수 있다. 이 때, 어떠한 설명에서 일단으로 표현된 영역이 다른 설명에서는 타단으로 표현될 수도 있다. 유사하게, 어떠한 설명에서 타단으로 표현된 영역이 다른 설명에서는 일단으로 표현될 수도 있다.
본 명세서에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다.
본 명세서에서 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 설명에 따라서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 명세서에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 사용된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 명세서에서 사용된 용어는 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
Claims (13)
- 절연기판;
상기 절연기판의 일면 상에 배치되며, 서로 이격된 복수의 저항체 및 상기 복수의 저항체 각각을 서로 연결하는 복수의 내부전극을 포함하는 저항부; 및
상기 절연기판의 일면 상에 서로 이격 배치되며, 각각 상기 저항부와 연결된 제1 외부전극 및 제2 외부전극; 을 포함하며,
상기 복수의 저항체 각각은 상기 제1 외부전극과 인접한 일단 및 상기 일단과 마주하며 상기 제2 외부전극과 인접한 타단을 가지고,
상기 복수의 저항체 각각의 일단 및 타단 각각은 상기 내부전극, 상기 제1 외부전극 및 상기 제2 외부전극 중 하나와 연결된 칩 저항기.
- 제1 항에 있어서,
상기 복수의 저항체 각각의 일단 및 타단 각각은 상기 내부전극, 상기 제1 외부전극 및 상기 제2 외부전극 중 하나로 덮인 칩 저항기.
- 제1 항에 있어서,
상기 내부전극은 상기 제1 외부전극 및 상기 제2 외부전극 중 적어도 하나와 동일한 물질을 포함하는 칩 저항기.
- 제1 항에 있어서,
상기 복수의 저항체는 상기 제1 외부전극에서 상기 제2 외부전극을 향하는 길이 방향과 수직한 폭 방향으로 서로 이격된 칩 저항기.
- 제4 항에 있어서,
상기 저항체는 상기 폭 방향으로 최외측에 배치된 제1 저항체 및 제2 저항체를 포함하고,
상기 제1 저항체는 상기 제1 외부전극과 연결되고,
상기 제2 저항체는 상기 제2 외부전극과 연결된 칩 저항기.
- 제5 항에 있어서,
상기 복수의 저항체 중 상기 제1 저항체 및 상기 제2 저항체를 제외한 나머지 저항체 각각의 일단 및 타단은 상기 내부전극과 연결된 칩 저항기.
- 제1 항에 있어서,
상기 복수의 저항체 중 적어도 하나는 홈을 갖는 칩 저항기.
- 제7 항에 있어서,
상기 홈은 상기 저항체의 가장자리에서 상기 저항체의 내측을 향하여 형성된 칩 저항기.
- 제7 항에 있어서,
상기 저항부 상에 배치된 보호층; 을 더 포함하는 칩 저항기.
- 제9 항에 있어서,
상기 홈은 상기 보호층을 관통하도록 상기 보호층으로 연장된 칩 저항기.
- 제1 항에 있어서,
상기 절연기판의 단부에 서로 이격 배치되며, 제1 외부전극 및 제2 외부전극과 각각 연결된 제1 커버전극 및 제2 커버전극; 을 더 포함하는 칩 저항기.
- 절연기판;
상기 절연기판의 일면 상에 배치되며, 서로 이격된 복수의 저항체 및 상기 복수의 저항체 각각을 서로 연결하는 복수의 내부전극을 포함하는 저항부; 및
상기 절연기판의 일면 상에 서로 이격 배치되며, 각각 상기 저항부와 연결된 제1 외부전극 및 제2 외부전극; 을 포함하며,
상기 복수의 내부전극 각각은 상기 복수의 저항체의 일부를 덮는 칩 저항기.
- 제12 항에 있어서,
상기 복수의 내부전극 각각은 상기 복수의 저항체의 단부를 덮는 칩 저항기.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200163919A KR20220075630A (ko) | 2020-11-30 | 2020-11-30 | 칩 저항기 |
US17/182,681 US11315708B1 (en) | 2020-11-30 | 2021-02-23 | Chip resistor |
CN202110589855.2A CN114582577A (zh) | 2020-11-30 | 2021-05-28 | 片式电阻器及制造片式电阻器的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200163919A KR20220075630A (ko) | 2020-11-30 | 2020-11-30 | 칩 저항기 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220075630A true KR20220075630A (ko) | 2022-06-08 |
Family
ID=81259837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200163919A KR20220075630A (ko) | 2020-11-30 | 2020-11-30 | 칩 저항기 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11315708B1 (ko) |
KR (1) | KR20220075630A (ko) |
CN (1) | CN114582577A (ko) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2398374A1 (fr) * | 1977-07-19 | 1979-02-16 | Lignes Telegraph Telephon | Ajustement de resistances pour circuits hybrides |
US4377944A (en) * | 1979-12-27 | 1983-03-29 | Nippon Electric Co., Ltd. | Integrated gas sensitive unit comprising a gas sensitive semiconductor element and a resistor for gas concentration measurement |
US4929923A (en) * | 1989-05-26 | 1990-05-29 | Harris Corporation | Thin film resistors and method of trimming |
JPH10189318A (ja) * | 1996-12-27 | 1998-07-21 | Hokuriku Electric Ind Co Ltd | ネットワーク抵抗器の製造方法 |
US6060760A (en) * | 1997-08-13 | 2000-05-09 | Tritech Microelectronics, Ltd. | Optimal resistor network layout |
KR100328255B1 (ko) * | 1999-01-27 | 2002-03-16 | 이형도 | 칩 부품 및 그 제조방법 |
JP4723827B2 (ja) * | 2004-08-04 | 2011-07-13 | セイコーインスツル株式会社 | 抵抗回路 |
KR20080043268A (ko) * | 2005-06-21 | 2008-05-16 | 로무 가부시키가이샤 | 칩 저항기 및 그 제조 방법 |
WO2010035608A1 (en) * | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101771817B1 (ko) * | 2015-12-18 | 2017-08-25 | 삼성전기주식회사 | 칩 저항기 |
JP7014563B2 (ja) | 2017-10-25 | 2022-02-01 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
-
2020
- 2020-11-30 KR KR1020200163919A patent/KR20220075630A/ko not_active Application Discontinuation
-
2021
- 2021-02-23 US US17/182,681 patent/US11315708B1/en active Active
- 2021-05-28 CN CN202110589855.2A patent/CN114582577A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US11315708B1 (en) | 2022-04-26 |
CN114582577A (zh) | 2022-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10707020B2 (en) | Electronic component | |
JP7351094B2 (ja) | 電子部品 | |
JP2024010234A (ja) | チップ抵抗器 | |
US11322280B2 (en) | Chip resistor | |
JP2018074143A (ja) | 抵抗素子及び抵抗素子アセンブリ | |
KR102632374B1 (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
KR20130128403A (ko) | 세라믹 다층 소자 및 세라믹 다층 소자의 제조 방법 | |
JP2022104205A (ja) | 電子部品 | |
KR20220075630A (ko) | 칩 저항기 | |
WO2020189217A1 (ja) | チップ抵抗器 | |
WO2022091644A1 (ja) | チップ抵抗器 | |
KR101771836B1 (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
US11830641B2 (en) | Chip resistor component | |
CN112041954B (zh) | 电容器集合体 | |
KR101883042B1 (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
CN113826173B (zh) | 电阻器 | |
JP7363585B2 (ja) | 積層コイル部品 | |
US20240021345A1 (en) | Resistor | |
JP7270386B2 (ja) | チップ状金属抵抗器及びその製造方法 | |
JP7524052B2 (ja) | 電子部品 | |
CN110911069B (zh) | 电子组件及其制造方法 | |
US20240257998A1 (en) | Chip resistor | |
WO2020170750A1 (ja) | 抵抗器 | |
JP2011142117A (ja) | ジャンパーチップ部品およびその製造方法 | |
KR20180054273A (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal |