KR20220070763A - 발광 소자 및 차광 패턴을 포함하는 디스플레이 장치 - Google Patents

발광 소자 및 차광 패턴을 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20220070763A
KR20220070763A KR1020200157664A KR20200157664A KR20220070763A KR 20220070763 A KR20220070763 A KR 20220070763A KR 1020200157664 A KR1020200157664 A KR 1020200157664A KR 20200157664 A KR20200157664 A KR 20200157664A KR 20220070763 A KR20220070763 A KR 20220070763A
Authority
KR
South Korea
Prior art keywords
light blocking
blocking layer
light
layer
pattern
Prior art date
Application number
KR1020200157664A
Other languages
English (en)
Inventor
서영균
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200157664A priority Critical patent/KR20220070763A/ko
Publication of KR20220070763A publication Critical patent/KR20220070763A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H01L27/3272—
    • H01L27/322—
    • H01L27/3262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 발광 소자 및 차광 패턴을 포함하는 디스플레이 장치에 관한 것이다. 상기 차광 패턴은 상기 발광 소자를 지지하는 소자 기판과 상기 발광 소자에 구동 전류를 제공하는 구동 회로 사이에 위치할 수 있다. 상기 차광 패턴은 상기 소자 기판 상에 순서대로 적층된 제 1 차광층, 제 2 차광층 및 제 3 차광층을 포함할 수 있다. 상기 제 1 차광층 및 상기 제 3 차광층은 상기 제 2 차광층보다 낮은 반사율을 가질 수 있다. 상기 제 3 차광층은 상기 제 1 차광층 및 상기 제 2 차광층과 식각 선택비를 가질 수 있다. 이에 따라, 상기 디스플레이 장치에서는 상기 차광 패턴에 의한 상기 박막 트랜지스터의 특성 저하가 방지될 수 있다.

Description

발광 소자 및 차광 패턴을 포함하는 디스플레이 장치{Display apparatus having a light-emitting device and a light-blocking pattern}
본 발명은 발광 소자를 지지하는 소자 기판과 상기 발광 소자에 구동 전류를 제공하는 구동 회로 사이에 위치하는 차광 패턴을 포함하는 디스플레이 장치에 관한 것이다.
일반적으로 모니터, TV, 노트북, 디지털 카메라와 같은 전자 기기는 이미지의 구현을 위하여 디스플레이 장치를 포함한다. 예를 들어, 상기 디스플레이 장치는 각 화소 영역 내에 위치하는 발광 소자 및 구동 회로를 포함할 수 있다. 상기 구동 회로는 상기 발광 소자에 구동 전류를 제공할 수 있다. 상기 발광 소자는 상기 구동 전류에 대응하는 휘도의 빛을 방출할 수 있다. 예를 들어, 상기 발광 소자는 제 1 발광 전극과 제 2 발광 전극 사이에 위치하는 발광층을 포함할 수 있다.
상기 박막 트랜지스터는 게이트 신호에 따라 데이터 신호에 대응하는 구동 전류를 생성할 수 있다. 예를 들어, 상기 구동 회로는 적어도 하나의 박막 트랜지스터를 포함할 수 있다. 상기 박막 트랜지스터의 반도체 패턴에 빛이 입사하면, 상기 박막 트랜지스터의 문턱 전압이 쉬프트(shift)될 수 있다. 상기 디스플레이 장치에서는 상기 박막 트랜지스터의 상기 반도체 패턴 방향으로 진행하는 외광을 차단하기 위하여 차광 패턴을 포함할 수 있다.
상기 차광 패턴은 상기 발광 소자를 지지하는 소자 기판과 상기 구동 회로 사이에 위치할 수 있다. 상기 차광 패턴은 상기 박막 트랜지스터의 일부 영역과 중첩할 수 있다. 상기 차광 패턴은 금속과 같이 반사율이 높은 물질을 포함할 수 있다. 그러나, 상기 디스플레이 장치에서는 상기 발광 소자로부터 방출된 빛이 상기 차광 패턴에 의해 상기 박막 트랜지스터의 상기 반도체 패턴 방향으로 반사될 수 있다. 이에 따라, 상기 디스플레이 장치에서는 상기 차광 패턴에 의해 상기 박막 트랜지스터의 특성이 저하될 수 있다.
본 발명이 해결하고자 하는 과제는 차광 패턴에 의한 박막 트랜지스터의 특성 저하를 방지할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 차광 패턴에 의해 박막 트랜지스터 방향으로 반사되는 빛이 최소화될 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 소자 기판을 포함한다. 소자 기판 상에는 구동 회로가 위치한다. 구동 회로는 박막 트랜지스터를 포함한다. 소자 기판과 구동 회로 상에는 차광 패턴이 위치한다. 차광 패턴은 박막 트랜지스터의 일부 영역과 중첩하는 영역을 포함한다. 박막 트랜지스터는 발광 소자와 전기적으로 연결된다. 발광 소자는 구동 회로의 외측에 위치한다. 차광 패턴은 소자 기판 상에 순서대로 적층된 제 1 차광층, 제 2 차광층 및 제 3 차광층을 포함한다. 제 1 차광층 및 제 3 차광층은 제 2 차광층보다 낮은 반사율을 갖는다. 제 3 차광층은 제 1 차광층 및 제 2 차광층과 식각 선택비를 갖는다.
제 3 차광층의 측면은 구동 회로를 향한 제 2 차광층의 상면 상에 위치할 수 있다.
제 1 차광층은 제 2 차광층의 외측에 위치하는 영역을 포함할 수 있다.
소자 기판과 발광 소자 사이에는 컬러 필터가 위치할 수 있다. 컬러 필터는 구동 회로와 이격될 수 있다.
제 1 차광층의 측면, 제 2 차광층의 측면 및 제 3 차광층의 측면은 정테이퍼의 경사를 가질 수 있다.
제 3 차광층의 측면은 제 1 차광층의 측면 및 제 2 차광층의 측면과 다른 경사를 가질 수 있다.
제 2 차광층은 도전성 물질을 포함할 수 있다. 제 3 차광층은 절연성 물질을 포함할 수 있다.
제 3 차광층은 제 2 차광층보다 얇은 두께를 가질 수 있다.
제 3 차광층은 금속 산화물을 포함할 수 있다.
제 3 차광층의 흡광 계수는 0.6 이상일 수 있다.
제 3 차광층의 두께는 200nm 이상일 수 있다.
본 발명의 기술적 사상에 따른 디스플레이 장치는 소자 기판과 구동 회로 사이에 위치하는 차광 패턴을 포함하되, 상기 차광 패턴이 상대적으로 낮은 반사율을 갖는 제 1 차광층과 제 3 차광층 사이에 금속을 포함하는 제 2 차광층이 위치하는 구조를 가지며, 상기 제 3 차광층이 상기 제 1 차광층 및 상기 제 2 차광층과 식각 선택비를 가질 수 있다. 이에 따라, 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 상기 차광 패턴에 의해 상기 박막 트랜지스터의 특성 저하가 방지될 수 있다. 따라서, 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 이미지의 품질이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다.
도 3은 도 2의 R 영역을 확대한 도면이다.
도 4 내지 15는 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법을 나타낸 도면들이다.
도 16 내지 21은 본 발명의 실시 예에 따른 디스플레이 장치에서 제 3 차광층의 흡광 계수에 따른 상기 제 3 차광층의 두께와 차광 패턴의 반사율 사이의 관계를 나타낸 그래프들이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다"　또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
(실시 예)
도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다. 도 2는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다. 도 3은 도 2의 R 영역을 확대한 도면이다.
도 1 내지 3을 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치는 소자 기판(100)을 포함할 수 있다. 상기 소자 기판(100)은 절연성 물질을 포함할 수 있다. 상기 소자 기판(100)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 소자 기판(100)은 유리 또는 플라스틱을 포함할 수 있다.
상기 소자 기판(100) 상에는 신호 배선들(GL, DL, PL)이 위치할 수 있다. 상기 신호 배선들(GL, DL, PL)은 이미지의 구현에 필요한 신호를 전달할 수 있다. 예를 들어, 상기 신호 배선들(GL, DL, PL)은 게이트 신호를 인가하는 게이트 라인(GL), 데이터 신호를 인가하는 데이터 라인(DL) 및 전원전압을 공급하는 전원전압 공급라인(PL)을 포함할 수 있다.
상기 신호 배선들(GL, DL, PL)은 화소 영역(PA)을 정의할 수 있다. 예를 들어, 상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 교차할 수 있다. 상기 전원전압 공급라인(PL)은 상기 데이터 라인(DL)과 평행하게 연장할 수 있다. 상기 화소 영역(PA)은 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 전원전압 공급라인(PL)에 의해 둘러싸일 수 있다.
상기 화소 영역(PA) 내에는 구동 회로(200) 및 발광 소자(300)가 위치할 수 있다. 예를 들어, 상기 구동 회로(200) 및 상기 발광 소자(300)는 상기 소자 기판(100)에 의해 지지될 수 있다. 상기 구동 회로(200)는 상기 신호 배선들(GL, DL, PL)과 전기적으로 연결될 수 있다. 상기 구동 회로(200)는 상기 게이트 신호에 따라 상기 데이터 신호에 대응하는 구동 전류를 생성할 수 있다. 예를 들어, 상기 구동 회로(200)는 적어도 하나의 박막 트랜지스터(T1, T2)를 포함할 수 있다. 상기 박막 트랜지스터(T1, T2)는 반도체 패턴(210), 게이트 절연막(220), 게이트 전극(230), 소스 전극(240) 및 드레인 전극(250)을 포함할 수 있다.
상기 반도체 패턴(210)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(210)은 비정질 실리콘(a-Si) 또는 다결정 실리콘(poly-Si)을 포함할 수 있다. 상기 반도체 패턴(210)은 산화물 반도체일 수 있다. 예를 들어, 상기 반도체 패턴(210)은 IGZO와 같은 금속 산화물을 포함할 수 있다.
상기 반도체 패턴(210)은 소스 영역, 드레인 영역 및 채널 영역을 포함할 수 있다. 상기 채널 영역은 상기 소스 영역과 상기 드레인 영역 사이에 위치할 수 있다. 상기 소스 영역 및 상기 드레인 영역은 상기 채널 영역보다 낮은 저항을 가질 수 있다. 예를 들어, 상기 소스 영역 및 상기 드레인 영역은 상기 산화물 반도체의 도체화된 영역을 포함할 수 있다.
상기 게이트 절연막(220)은 상기 반도체 패턴(210) 상에 위치할 수 있다. 상기 게이트 절연막(220)은 상기 반도체 패턴(210)의 외측으로 연장할 수 있다. 예를 들어, 상기 반도체 패턴(210)의 측면은 상기 게이트 절연막(220)에 의해 덮일 수 있다. 상기 게이트 절연막(220)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 실리콘 산화물(SiO) 및/또는 실리콘 질화물(SiN)을 포함할 수 있다. 상기 게이트 절연막(220)은 유전율이 높은 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)은 하프늄 산화물(HfO)과 같은 High-K 물질을 포함할 수 있다. 상기 게이트 절연막(220)은 다중층 구조를 가질 수 있다.
상기 게이트 전극(230)은 상기 게이트 절연막(220) 상에 위치할 수 있다. 상기 게이트 전극(230)은 상기 반도체 패턴(210)의 상기 채널 영역과 중첩할 수 있다. 예를 들어, 상기 게이트 전극(230)은 상기 게이트 절연막(220)에 의해 상기 반도체 패턴(210)과 절연될 수 있다. 상기 게이트 전극(230)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 전극(230)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti) 및 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 반도체 패턴(210)의 상기 채널 영역은 상기 게이트 전극(230)에 인가되는 전압에 대응되는 전기 전도도를 가질 수 있다.
상기 소스 전극(240)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(240)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti) 및 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 소스 전극(240)은 상기 게이트 전극(230)과 동일한 물질을 포함할 수 있다. 상기 소스 전극(240)은 상기 게이트 전극(230)과 동일한 층 상에 위치할 수 있다. 예를 들어, 상기 소스 전극(240)은 상기 게이트 절연막(220) 상에 위치할 수 있다. 상기 소스 전극(240)은 상기 반도체 패턴(210)의 상기 소스 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 게이트 절연막(220)은 상기 반도체 패턴(210)의 상기 소스 영역을 부분적으로 노출하는 소스 컨택홀을 포함할 수 있다. 상기 소스 전극(240)은 상기 소스 컨택홀 내에서 상기 반도체 패턴(210)의 상기 소스 영역과 직접 접촉할 수 있다.
상기 드레인 전극(250)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 드레인 전극(250)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti) 및 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 드레인 전극(250)은 상기 소스 전극(240)과 동일한 물질을 포함할 수 있다. 상기 드레인 전극(250)은 상기 소스 전극(240)과 동일한 층 상에 위치할 수 있다. 예를 들어, 상기 드레인 전극(250)은 상기 게이트 절연막(220) 상에 위치할 수 있다. 상기 드레인 전극(250)은 상기 반도체 패턴(210)의 상기 드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 게이트 절연막(220)은 상기 반도체 패턴(210)의 상기 드레인 영역을 부분적으로 노출하는 드레인 컨택홀을 포함할 수 있다. 상기 드레인 전극(250)은 상기 드레인 컨택홀 내에서 상기 반도체 패턴(210)의 상기 드레인 영역과 직접 접촉할 수 있다.
상기 소자 기판(100)과 상기 박막 트랜지스터(T1, T2) 사이에는 버퍼 절연막(110)이 위치할 수 있다. 상기 버퍼 절연막(110)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 버퍼 절연막(110)은 실리콘 산화물(SiO)을 포함할 수 있다. 상기 버퍼 절연막(110)은 다중층 구조를 가질 수 있다. 상기 버퍼 절연막(110)은 상기 박막 트랜지스터(T1, T2)의 형성 공정에서 상기 소자 기판(100)에 의한 오염을 방지할 수 있다. 예를 들어, 상기 박막 트랜지스터(T1, T2)를 향한 상기 소자 기판(100)의 상면은 상기 버퍼 절연막(110)에 의해 완전히 덮일 수 있다.
상기 구동 회로(200)에 의해 생성된 상기 구동 전류는 상기 발광 소자(300)에 제공될 수 있다. 예를 들어, 상기 발광 소자(300)는 상기 구동 회로(200)의 상기 박막 트랜지스터(T1, T2)와 전기적으로 연결될 수 있다. 상기 발광 소자(300)는 상기 구동 전류에 대응하는 휘도의 빛을 방출할 수 있다. 예를 들어, 상기 발광 소자(300)는 상기 소자 기판(100) 상에 순서대로 적층된 제 1 발광 전극(310), 발광층(320) 및 제 2 발광 전극(330)을 포함할 수 있다.
상기 제 1 발광 전극(310)은 도전성 물질을 포함할 수 있다. 상기 제 1 발광 전극(310)은 높은 투과율을 가질 수 있다. 예를 들어, 상기 제 1 발광 전극(310)은 ITO 및 IZO와 같은 투명한 도전성 물질로 이루어진 투명 전극일 수 있다.
상기 발광층(320)은 상기 제 1 발광 전극(310)과 상기 제 2 발광 전극(330) 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다. 예를 들어, 상기 발광층(320)은 발광 물질을 포함하는 발광 물질층(Emission Material Layer; EML)을 포함할 수 있다. 상기 발광 물질을 유기 물질, 무기 물질 또는 하이브리드 물질을 포함할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 유기 물질로 형성된 발광층(320)을 포함하는 유기 발광 표시 장치일 수 있다. 상기 발광층(320)은 다중층 구조일 수 있다. 예를 들어, 상기 발광층(320)은 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Transport Layer; HTL), 전자 수송층(Electron Transport Layer; EIL) 및 전자 주입층(Electron Injection Layer; EIL) 중 적어도 하나를 더 포함할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광 소자(300)의 발광 효율이 향상될 수 있다.
상기 제 2 발광 전극(330)은 도전성 물질을 포함할 수 있다. 상기 제 2 발광 전극(330)은 상기 제 1 발광 전극(310)과 다른 물질을 포함할 수 있다. 상기 제 2 발광 전극(330)은 높은 반사율을 가질 수 있다. 예를 들어, 상기 제 2 발광 전극(330)은 알루미늄(Al) 및 은(Ag)과 같은 금속을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층(320)에 의해 생성된 빛이 상기 제 1 발광 전극(310) 및 상기 소자 기판(100)을 통해 외부로 방출될 수 있다.
상기 발광 소자(300)의 동작은 한 프레임 동안 유지될 수 있다. 예를 들어, 상기 구동 회로(200)는 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 상기 제 1 박막 트랜지스터(T1)는 상기 게이트 신호에 따라 상기 데이터 신호를 상기 제 2 박막 트랜지스터(T2)로 전달할 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(T1)의 상기 게이트 전극은 상기 게이트 라인(GL)과 전기적으로 연결되고, 상기 제 1 박막 트랜지스터(T1)의 상기 소스 전극은 상기 데이터 라인(DL)과 전기적으로 연결될 수 있다. 상기 제 2 박막 트랜지스터(T2)는 상기 데이터 신호에 대응하는 상기 구동 전류를 생성할 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(T2)의 상기 게이트 전극(230)은 상기 제 1 박막 트랜지스터(T1)의 상기 드레인 전극과 전기적으로 연결되고, 상기 제 2 박막 트랜지스터(T2)의 상기 소스 전극(240)은 상기 전원전압 공급라인(PL)과 전기적으로 연결될 수 있다. 상기 발광 소자(300)는 상기 제 2 박막 트랜지스터(T2)의 상기 드레인 전극(250)과 전기적으로 연결될 수 있다. 상기 스토리지 커패시터(Cst)는 상기 제 2 박막 트랜지스터(T2)의 동작을 한 프레임 동안 유지할 수 있다. 예를 들어, 상기 스토리지 커패시터(Cst)는 상기 제 2 박막 트랜지스터(T2)의 상기 게이트 전극(230)과 상기 드레인 전극(250) 사이에 연결될 수 있다.
상기 구동 회로(200)와 상기 발광 소자(300) 사이에는 하부 보호막(120)이 위치할 수 있다. 상기 하부 보호막(120)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막(120)은 실리콘 질화물(SiN)을 포함할 수 있다. 상기 하부 보호막(120)은 외부의 충격 및 수분에 의한 상기 구동 회로(200)의 손상을 방지할 수 있다. 예를 들어, 상기 소자 기판(100)과 대향하는 상기 구동 회로(200)의 상면은 상기 하부 보호막(120)에 의해 완전히 덮일 수 있다. 상기 하부 보호막(120)은 상기 구동 회로(200)의 외측으로 연장할 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(T2)의 상기 게이트 전극(230), 상기 소스 전극(240) 및 상기 드레인 전극(250)은 상기 하부 보호막(120)에 의해 완전히 덮일 수 있다.
상기 하부 보호막(120) 상에는 오버 코트층(130)이 위치할 수 있다. 상기 오버 코트층(130)은 절연성 물질을 포함할 수 있다. 상기 오버 코트층(130)은 상기 하부 보호막(120)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 오버 코트층(130)은 유기 절연 물질을 포함할 수 있다. 상기 오버 코트층(130)은 상기 구동 회로(200)에 의한 단차를 제거할 수 있다. 예를 들어, 상기 소자 기판(100)과 대향하는 상기 오버 코트층(130)의 상면은 평평한 평면(flat surface)일 수 있다.
상기 발광 소자(300)는 상기 오버 코트층(130) 상에 위치할 수 있다. 예를 들어, 상기 제 1 발광 전극(310)은 상기 오버 코트층(130)의 평평한 평면 상에 위치할 수 있다. 상기 제 1 발광 전극(310)은 상기 구동 회로(200)와 전기적으로 연결될 수 있다. 예를 들어, 상기 하부 보호막(120) 및 상기 오버 코트층(130)은 상기 제 2 박막 트랜지스터(T2)의 상기 드레인 전극(250)을 부분적으로 노출하는 전극 컨택홀을 포함할 수 있다. 상기 제 1 발광 전극(310)은 상기 전극 컨택홀 내에서 상기 제 2 박막 트랜지스터(T2)의 상기 드레인 전극(250)과 직접 접촉할 수 있다.
상기 오버 코트층(130) 상에는 뱅크 절연막(140)이 위치할 수 있다. 상기 뱅크 절연막(140)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(140)은 유기 절연 물질을 포함할 수 있다. 상기 뱅크 절연막(140)은 상기 오버 코트층(130)과 다른 물질을 포함할 수 있다. 상기 뱅크 절연막(140)은 상기 화소 영역(PA) 내에 발광 영역(EA)을 정의할 수 있다. 예를 들어, 상기 뱅크 절연막(140)은 상기 제 1 발광 전극(310) 상에 위치하되, 상기 제 1 발광 전극(310)의 일부 영역을 노출할 수 있다. 상기 발광층(320) 및 상기 제 2 발광 전극(330)은 상기 뱅크 절연막(140)에 의해 노출된 상기 제 1 발광 전극(310)의 상기 일부 영역 상에 적층될 수 있다. 예를 들어, 상기 발광 소자(300)는 상기 뱅크 절연막(140)에 의해 정의된 상기 발광 영역(EA) 내에 위치할 수 있다.
상기 구동 회로(200)는 상기 발광 영역(EA)과 이격될 수 있다. 예를 들어, 상기 발광 소자(300)는 상기 구동 회로(200)의 외측에 위치할 수 있다. 상기 구동 회로(200)는 상기 뱅크 절연막(140)과 중첩할 수 있다. 이에 따라, 상기 발광 소자(300)로부터 방출된 빛은 상기 구동 회로(200)에 의해 차단되지 않을 수 있다. 상기 발광층(320) 및 상기 제 2 발광 전극(330)은 상기 뱅크 절연막(140) 상으로 연장할 수 있다. 예를 들어, 상기 발광 영역(EA)의 외측에서 상기 뱅크 절연막(140)은 상기 제 1 발광 전극(310)과 상기 발광층(320) 사이에 위치할 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 화소 영역(PA)의 상기 발광 영역(EA)에서만 빛이 방출될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 구동 효율이 향상될 수 있다.
상기 소자 기판(100)과 상기 발광 소자(300) 사이에는 컬러 필터(400)가 위치할 수 있다. 상기 컬러 필터(400)는 상기 발광 소자(300)로부터 방출된 빛을 이용하여 특정한 색을 구현할 수 있다. 상기 컬러 필터(400)는 상기 발광 소자(300)로부터 방출된 빛의 경로 상에 위치할 수 있다. 예를 들어, 상기 컬러 필터(400)는 상기 발광 영역(EA) 내에 위치할 수 있다. 상기 컬러 필터(400)는 상기 하부 보호막(120)과 상기 오버 코트층(130) 사이에 위치할 수 있다. 상기 컬러 필터(400)에 의한 단차는 상기 오버 코트층(130)에 의해 제거될 수 있다. 상기 컬러 필터(400)는 상기 구동 회로(200)와 이격될 수 있다. 상기 컬러 필터(400)의 수평 폭은 상기 뱅크 절연막(140)에 의해 노출된 상기 제 1 발광 전극(310)의 수평 폭보다 클 수 있다. 예를 들어, 상기 컬러 필터(400)는 상기 발광 영역(EA)보다 큰 크기를 가질 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치는 상기 컬러 필터(400)를 통과하지 않은 빛이 상기 소자 기판(100)을 통과하는 것을 방지할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 빛샘이 방지될 수 있다.
상기 소자 기판(100)과 상기 구동 회로(200) 사이에는 차광 패턴(500)이 위치할 수 있다. 예를 들어, 상기 차광 패턴(500)은 상기 소자 기판(100)과 상기 버퍼 절연막(110) 사이에 위치할 수 있다. 상기 버퍼 절연막(110)은 상기 차광 패턴(500)의 측면을 덮을 수 있다. 상기 차광 패턴(500)은 상기 소자 기판(100)을 통해 상기 박막 트랜지스터(T1, T2) 방향으로 진행하는 빛을 차단할 수 있다. 예를 들어, 상기 차광 패턴(500)은 상기 박막 트랜지스터(T1, T2)의 채널 영역과 중첩할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 소자 기판(100)을 통해 입사하는 외광에 의한 상기 박막 트랜지스터(T1, T2)의 특성 저하가 방지될 수 있다. 상기 차광 패턴(500)은 상기 발광 영역(EA)과 이격될 수 있다. 예를 들어, 상기 발광 소자(300)는 상기 구동 회로(200) 및 상기 차광 패턴(500)의 외측에 위치할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광 소자(300)로부터 방출된 빛이 상기 구동 회로(200) 및 상기 차광 패턴(500)에 의해 차단되지 않을 수 있다. 상기 차광 패턴(500)은 다중층 구조를 가질 수 있다. 예를 들어, 상기 차광 패턴(500)은 순서대로 적층된 제 1 차광층(510), 제 2 차광층(520) 및 제 3 차광층(530)을 포함할 수 있다.
상기 제 1 차광층(510)은 상기 소자 기판(100)에 가까이 위치할 수 있다. 예를 들어, 상기 제 1 차광층(510)은 상기 소자 기판(100)의 상기 상면과 직접 접촉할 수 있다. 상기 제 1 차광층(510)은 상기 소자 기판(100)과의 점착력이 높은 물질을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 차광 패턴(500)의 박리가 방지될 수 있다.
상기 제 2 차광층(520)은 상기 제 1 차광층(510) 상에 위치할 수 있다. 상기 제 2 차광층(520)은 상기 제 1 차광층(510)보다 작은 크기를 가질 수 있다. 예를 들어, 상기 제 1 차광층(510)은 상기 제 2 차광층(520)의 외측에 위치하는 영역을 포함할 수 있다. 상기 제 2 차광층(520)의 측면은 상기 소자 기판(100)과 대향하는 상기 제 1 차광층(510)의 상면 상에 위치할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 버퍼 절연막(110)의 형성 공정에서 상기 제 1 차광층(510)과 상기 제 2 차광층(520) 사이에 에어 갭(air-gap)의 형성이 방지될 수 있다. 상기 제 2 차광층(520)은 빛을 차단할 수 있는 물질을 포함할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 소자 기판(100)을 통해 입사한 외광이 상기 제 2 차광층(520)에 의해 차단될 수 있다.
상기 제 1 차광층(510) 및 상기 제 2 차광층(520)은 도전성 물질을 포함할 수 있다. 상기 제 2 차광층(520)은 상기 제 1 차광층(510)보다 낮은 저항을 가질 수 있다. 예를 들어, 상기 제 1 차광층(510)은 몰리브덴(Mo) 및/또는 티타늄(Ti)를 포함하는 합금이고, 상기 제 2 차광층(520)은 알루미늄(Al), 구리(Cu) 및 은(Ag)과 같은 금속을 포함할 수 있다. 상기 제 2 차광층(520)의 두께는 상기 제 1 차광층(510)의 두께보다 클 수 있다. 상기 신호 배선들(GL, DL, PL) 및 상기 구동 회로(200)의 도전층들 중 적어도 하나는 상기 제 2 차광층(520)과 동시에 형성될 수 있다. 예를 들어, 상기 제 2 차광층(520)의 일부 영역은 상기 스토리지 커패시터(Cst)의 커패시터 전극으로 기능할 수 있다. 상기 제 2 박막 트랜지스터(T2)의 상기 드레인 전극(250)은 상기 제 2 차광층(520)과 전기적으로 연결될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 공정 효율이 향상될 수 있다. 상기 소자 기판(100)을 통과한 외광은 상기 제 1 차광층(510) 또는 상기 제 2 차광층(520)에 의해 반사될 수 있다. 상기 제 1 차광층(510)은 상기 제 2 차광층(520)보다 낮은 반사율을 가질 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 차광 패턴(500)에 의해 반사되는 외광의 광량이 감소될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 차광 패턴(500)의 반사에 의한 이미지의 품질 저하가 방지될 수 있다.
상기 제 3 차광층(530)은 상기 제 2 차광층(520) 상에 위치할 수 있다. 상기 소자 기판(100)과 대향하는 상기 제 2 차광층(520)의 상면은 상기 제 3 차광층(530)에 의해 덮일 수 있다. 상기 제 3 차광층(530)은 상기 제 2 차광층(520)보다 작을 수 있다. 예를 들어, 상기 제 3 차광층(530)의 측면은 상기 소자 기판(100)과 대향하는 상기 제 2 차광층(520)의 상면 상에 위치할 수 있다. 상기 제 3 차광층(530)은 상기 제 2 차광층(520)보다 낮은 반사율을 가질 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광 소자(300)로부터 상기 제 2 차광층(520) 방향으로 진행하는 빛의 반사율이 감소될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 차광 패턴(500)에 의해 상기 박막 트랜지스터(T1, T2) 방향으로 반사되는 빛의 광량이 최소화될 수 있다.
상기 제 1 차광층(510)의 측면, 상기 제 2 차광층(520)의 측면 및 상기 제 3 차광층(530)의 측면은 정테이퍼의 경사를 가질 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치는 상기 발광 소자(300)로부터 방출된 빛이 상기 제 1 차광층(510)의 측면, 상기 제 2 차광층(520)의 측면 및 상기 제 3 차광층(530)의 측면에 의해 상기 박막 트랜지스터(T1, T2) 방향으로 반사되는 것을 방지할 수 있다. 상기 제 3 차광층(530)은 상기 제 1 차광층(510) 및 상기 제 2 차광층(520)과 다른 물질을 포함할 수 있다. 상기 제 3 차광층(530)은 상기 제 1 차광층(510) 및 상기 제 2 차광층(520)과 식각 선택비를 가질 수 있다. 예를 들어, 상기 제 3 차광층(530)은 금속 산화물과 같은 절연성 물질을 포함할 수 있다. 상기 제 3 차광층(530)은 상기 제 2 차광층(520)보다 얇을 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 제 3 차광층(530)의 형성 공정에 의해 상기 제 1 차광층(510) 및 상기 제 2 차광층(520)의 손상이 방지될 수 있다. 상기 제 1 차광층(510)의 측면 경사(θ1), 상기 제 2 차광층(520)의 측면 경사(θ2) 및 상기 제 3 차광층(530)의 측면 경사(θ3)는 서로 다를 수 있다.
상기 발광 소자(300) 상에는 봉지층(600) 및 봉지 기판(700)이 적층될 수 있다. 상기 봉지층(600)은 상기 발광 소자(300)의 상기 제 2 발광 전극(330)과 상기 봉지 기판(700) 사이에 위치할 수 있다. 상기 봉지층(600)은 접착력을 갖는 물질을 포함할 수 있다. 예를 들어, 상기 봉지 기판(700)은 상기 봉지층(600)에 의해 상기 발광 소자(300)가 형성된 상기 소자 기판(100)과 결합될 수 있다. 상기 봉지층(600) 및 상기 봉지 기판(700)은 외부 충격 및 수분에 의한 상기 발광 소자(300)의 손상을 방지할 수 있다. 상기 봉지 기판(700)은 상기 봉지층(600)보다 단단한 물질을 포함할 수 있다. 예를 들어, 상기 봉지층(600)은 경화성 수지를 포함하고, 상기 봉지 기판(700)은 알루미늄(Al), 철(Fe) 및 니켈(Ni)과 같은 금속을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 다른 디스플레이 장치에서는 상기 구동 회로(200) 및 상기 발광 소자(300)의 동작에 의해 발생하는 열이 상기 봉지 기판(700)을 통해 빠르게 방출될 수 있다.
도 4, 6, 8, 10, 11, 13 및 14는 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법을 나타낸 도면들이다. 도 5는 도 4의 P1 영역을 확대한 도면이다. 도 7은 도 6의 P2 영역을 확대한 도면이다. 도 9는 도 8의 P3 영역을 확대한 도면이다. 도 12는 도 10의 P4 영역을 확대한 도면이다.
도 2 내지 14를 참조하여 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법을 설명한다. 먼저, 도 4 및 5를 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 소자 기판(100) 상에 차광 물질층(501)을 형성하는 단계 및 상기 차광 물질층(501) 상에 마스크 패턴(900)을 형성하는 단계를 포함할 수 있다.
상기 차광 물질층(501)은 상기 소자 기판(100) 상에 순서대로 적층된 제 1 차광 물질층(511), 제 2 차광 물질층(521) 및 제 3 차광 물질층(531)을 포함할 수 있다. 예를 들어, 상기 차광 물질층(501)을 형성하는 단계는 상기 소자 기판(100) 상에 상기 제 1 차광 물질층(511)을 형성하는 단계, 상기 제 1 차광 물질층(511) 상에 상기 제 2 차광 물질층(521)을 형성하는 단계 및 상기 제 2 차광 물질층(521) 상에 상기 제 3 차광 물질층(531)을 형성하는 단계를 포함할 수 있다.
상기 제 1 차광 물질층(511) 및 상기 제 3 차광 물질층(531)은 상기 제 2 차광 물질층(521)보다 낮은 반사율을 갖는 물질로 형성될 수 있다. 상기 제 1 차광 물질층(511)은 상기 소자 기판(100)과의 점착력이 높은 물질로 형성될 수 있다. 상기 제 3 차광 물질층(531)은 상기 제 1 차광 물질층(511) 및 상기 제 2 차광 물질층(521)과 식각 선택비를 갖는 물질로 형성될 수 있다. 예를 들어, 상기 제 1 차광 물질층(511)은 몰리브덴(Mo) 및 티타늄(Ti)을 포함하는 합금으로 형성되고, 상기 제 2 차광 물질층(521)은 알루미늄(Al), 구리(Cu) 및 은(Ag)과 같은 금속으로 형성되고, 상기 제 3 차광 물질층(531)은 산화 몰리브덴(MoOx)과 같은 금속 산화물로 형성될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 차광 물질층(501)의 박리가 방지될 수 있다. . 상기 제 2 차광 물질층(521)은 상기 제 1 차광 물질층(511) 및 상기 제 3 차광 물질층(531)보다 낮은 저항을 가질 수 있다. 예를 들어, 상기 제 2 차광 물질층(521)은 상기 제 1 차광 물질층(511) 및 상기 제 3 차광 물질층(531)보다 두껍게 형성될 수 있다.
상기 마스크 패턴(900)은 후속 공정에 의해 정의되는 발광 영역(EA)의 외측에 형성될 수 있다. 예를 들어, 상기 마스크 패턴(900)은 후속 공정에 의해 정의되는 상기 발광 영역(EA) 상에 형성된 상기 차광 물질층(501)을 노출할 수 있다.
도 6 및 7에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 소자 기판(100) 상에 예비 차광 패턴(502)을 형성하는 단계를 포함할 수 있다.
상기 예비 차광 패턴(502)을 형성하는 단계는 상기 마스크 패턴(900)을 이용하여 상기 차광 물질층(501)을 패터닝하는 단계를 포함할 수 있다. 예를 들어, 상기 예비 차광 패턴(502)을 형성하는 단계는 상기 마스크 패턴(900)을 이용하여 상기 제 3 차광 물질층(531), 상기 제 2 차광 물질층(521) 및 상기 제 1 차광 물질층(511)을 순서대로 식각하는 공정을 포함할 수 있다. 상기 예비 차광 패턴(502)은 제 1 예비 차광 패턴(512), 제 2 예비 차광 패턴(522) 및 제 3 예비 차광 패턴(532)의 적층 구조를 가질 수 있다. 상기 제 1 예비 차광 패턴(512)은 상기 제 1 차광 물질층(511)과 동일한 물질을 포함할 수 있다. 상기 제 2 예비 차광 패턴(522)은 상기 제 2 차광 물질층(521)과 동일한 물질을 포함할 수 있다. 상기 제 3 예비 차광 패턴(532)은 상기 제 3 차광 물질층(531)과 동일한 물질을 포함할 수 있다.
상기 제 2 차광 물질층(521)은 상기 제 1 차광 물질층(511)보다 빠르게 식각될 수 있다. 예를 들어, 상기 제 1 예비 차광 패턴(512)의 측면은 상기 제 2 예비 차광 패턴(522)의 외측에 위치할 수 있다. 상기 제 1 예비 차광 패턴(512)의 측면은 상기 제 2 예비 차광 패턴(522)의 측면보다 완만한 경사를 가질 수 있다.
상기 마스크 패턴(900)과 접촉하는 상기 제 3 차광 물질층(531)의 상단은 상대적으로 느리게 식각될 수 있다. 예를 들어, 상기 제 3 예비 차광 패턴(532)은 상기 제 2 차광 물질층(521)의 측면과 중첩하고, 역테이퍼의 경사를 갖는 팁 영역(532t)을 포함할 수 있다. 상기 제 3 예비 차광 패턴(532)의 상기 팁 영역(532t)은 상기 마스크 패턴(900)의 하부에 형성될 수 있다.
도 8 및 9에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 소자 기판(100) 상에 차광 패턴(500)을 형성하는 단계를 포함할 수 있다.
상기 차광 패턴(500)은 제 1 차광 패턴(510), 제 2 차광 패턴(520) 및 제 3 차광 패턴(530)의 적층 구조를 가질 수 있다. 상기 차광 패턴(500)을 형성하는 단계는 상기 마스크 패턴(900)을 제거하는 단계 및 상기 제 3 예비 차광 패턴(532)의 상기 팁 영역(532t)을 제거하는 단계를 포함할 수 있다. 상기 제 3 예비 차광 패턴(532)의 상기 팁 영역(532t)을 제거하는 단계는 상기 마스크 패턴(900)을 제거하는 단계와 동시에 수행될 수 있다. 예를 들어, 상기 마스크 패턴(900)은 상기 제 3 예비 차광 패턴(532)과 반응하는 세정액에 의해 제거될 수 있다. 상기 제 1 차광 패턴(510)은 상기 제 1 예비 차광 패턴(512)과 동일한 물질을 포함할 수 있다. 상기 제 2 차광 패턴(520)은 상기 제 2 예비 차광 패턴(522)과 동일한 물질을 포함할 수 있다. 상기 제 3 차광 패턴(530)은 상기 제 3 예비 차광 패턴(532)과 동일한 물질을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법에서는 상기 제 1 차광 패턴(510) 및 상기 제 2 차광 패턴(520)의 손상 없이, 상기 제 3 예비 차광 패턴(532)의 상기 팁 영역(532t)이 제거될 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 제 3 예비 차광 패턴(532)의 상기 팁 영역(532t)을 제거하기 위한 용액에 의해 상기 제 1 예비 차광 패턴(512)의 가장 자리가 제거되어, 상기 소자 기판(100)과 상기 제 2 차광 패턴(520) 사이에 언더 컷(under-cut)이 형성되는 것을 방지할 수 있다. 상기 제 1 차광층(510)의 측면, 상기 제 2 차광층(520)의 측면 및 상기 제 3 차광층(530)의 측면은 정테이퍼의 경사를 갖도록 형성될 수 있다. 상기 제 1 차광층(510)의 측면 경사(θ1), 상기 제 2 차광층(520)의 측면 경사(θ2) 및 상기 제 3 차광층(530)의 측면 경사(θ3)는 서로 다르게 형성될 수 있다.
도 10에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 차광 패턴(500)이 형성된 상기 소자 기판(100) 상에 버퍼 절연막(110)을 형성하는 단계 및 상기 버퍼 절연막(110) 상에 반도체 패턴(210)을 형성하는 단계를 포함할 수 있다.
상기 버퍼 절연막(110)은 절연성 물질로 형성될 수 있다. 예를 들어, 상기 버퍼 절연막(110)은 상기 차광 패턴(500)이 형성된 상기 소자 기판(100) 상에 실리콘 산화물(SiO)을 증착하는 단계를 포함할 수 있다. 상기 차광 패턴(500)은 상기 버퍼 절연막(110)에 의해 완전히 덮일 수 있다.
상기 반도체 패턴(210)은 반도체 물질로 형성될 수 있다. 예를 들어, 상기 반도체 패턴(210)은 IGZO와 같은 금속 산화물을 이용하여 산화물 반도체로 형성될 수 있다. 상기 반도체 패턴(210)의 일부 영역은 상기 차광 패턴(500) 상에 형성될 수 있다. 예를 들어, 상기 반도체 패턴(210)의 채널 영역은 상기 차광 패턴(500)과 중첩하도록 형성될 수 있다.
도 11 및 12에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 반도체 패턴(210)이 형성된 상기 소자 기판(100) 상에 게이트 절연막(220)을 형성하는 단계 및 상기 게이트 절연막(220)을 패터닝하는 공정을 포함할 수 있다.
상기 게이트 절연막(220)은 절연성 물질로 형성될 수 있다. 상기 반도체 패턴(210)은 상기 게이트 절연막(220)에 의해 덮일 수 있다. 예를 들어, 상기 게이트 절연막(220)을 형성하는 공정은 상기 반도체 패턴(210)이 형성된 상기 소자 기판(100) 상에 실리콘 산화물(SiO), 실리콘 질화물(SiN) 및/또는 유전율이 높은 Highk-K 물질을 증착하는 단계를 포함할 수 있다. 상기 게이트 절연막(220)은 다중층 구조로 형성될 수 있다.
상기 게이트 절연막(220)을 패터닝하는 단계는 상기 반도체 패턴(210)의 소스 영역 및 드레인 영역을 노출하는 단게를 포함할 수 있다. 예를 들어, 상기 게이트 절연막(220)을 패터닝하는 단계는 상기 게이트 절연막(220)에 상기 반도체 패턴(210)의 상기 소스 영역과 중첩하는 소스 컨택홀 및 상기 반도체 패턴(210)의 상기 드레인 영역과 중첩하는 드레인 컨택홀을 형성하는 단계를 포함할 수 있다.
상기 게이트 절연막(220)을 패터닝하는 단계는 상기 차광 패턴(500)의 일부 영역을 노출하는 단계를 포함할 수 있다. 상기 차광 패턴(500)의 일부 영역은 상기 반도체 패턴(210)의 외측에 위치할 수 있다. 예를 들어, 상기 차광 패턴(500)의 일부 영역을 노출하는 단계는 상기 반도체 패턴(210)의 외측에서 상기 차광 패턴(500)과 중첩하는 구동 컨택홀을 형성하는 단게를 포함할 수 있다. 상기 구동 컨택홀은 상기 제 3 차광층(530), 상기 버퍼 절연막(110) 및 상기 게이트 절연막(220)을 관통할 수 있다. 예를 들어, 상기 차광 패턴(500)의 상기 제 2 차광층(520)은 상기 구동 컨택홀에 의해 부분적으로 노출될 수 있다.
도 13에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 소자 기판(100) 상에 박막 트랜지스터(T2)를 형성하는 단계를 포함할 수 있다.
상기 박막 트랜지스터(T2)를 형성하는 단계는 상기 게이트 절연막(220)이 형성된 상기 소자 기판(100) 상에 게이트 전극(230), 소스 전극(240) 및 드레인 전극(250)을 형성하는 단계를 포함할 수 있다. 상기 게이트 전극(230), 상기 소스 전극(240) 및 상기 드레인 전극(250)은 도전성 물질로 형성될 수 있다. 상기 게이트 전극(230)은 상기 반도체 패턴(210)의 상기 채널 영역과 중첩할 수 있다. 상기 소스 전극(240)은 상기 소스 컨택홀을 통해 상기 반도체 패턴(211)의 상기 소스 영역과 연결될 수 있다. 상기 드레인 전극(250)은 상기 드레인 컨택홀을 통해 상기 반도체 패턴(211)의 상기 드레인 영역과 연결될 수 있다. 상기 드레인 전극(250)은 상기 구동 컨택홀을 통해 상기 차광 패턴(500)의 상기 제 2 차광층(520)과 전기적으로 연결될 수 있다. 상기 게이트 전극(230), 상기 소스 전극(240) 및 상기 드레인 전극(250)은 동시에 형성될 수 있다. 예를 들어, 상기 박막 트랜지스터(T2)를 형성하는 단계는 상기 게이트 절연막(220) 상에 도전 물질층을 형성하는 단계 및 상기 도전 물질층을 패터닝하는 단계를 포함할 수 있다.
도 14에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 박막 트랜지스터(T2)가 형성된 상기 소자 기판(100) 상에 하부 보호막(120)을 형성하는 단계 및 상기 하부 보호막(120) 상에 컬러 필터(400)를 형성하는 단계를 포함할 수 있다.
상기 하부 보호막(120)은 절연성 물질로 형성될 수 있다. 예를 들어, 상기 하부 보호막(120)을 형성하는 단계는 상기 박막 트랜지스터(T2)이 형성된 상기 소자 기판(100) 상에 실리콘 질화물(SiN)을 증착하는 단계를 포함할 수 있다.
상기 컬러 필터(400)는 후속 공정에 의해 정의되는 상기 발광 영역(EA)과 중첩하도록 형성될 수 있다. 예를 들어, 상기 컬러 필터(400)는 상기 발광 영역(EA)보다 크게 형성될 수 있다. 상기 컬러 필터(400)를 형성하는 단계는 상기 하부 보호막(120) 상에 컬러 필터 물질층을 형성하는 단계 및 상기 컬러 필터 물질층을 패터닝하는 단계를 포함할 수 있다.
도 15에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 컬러 필터(400)가 형성된 상기 소자 기판(100) 상에 오버 코트층(130)을 형성하는 단계 및 상기 오버 코트층(130) 상에 제 1 발광 전극(310)을 형성하는 단계를 포함할 수 있다.
상기 오버 코트층(130)은 절연성 물질로 형성될 수 있다. 상기 오버 코트층(130)은 상기 하부 보호막(120)과 다른 물질로 형성될 수 있다. 예를 들어, 상기 오버 코트층(130)은 유기 절연 물질로 형성될 수 있다.
상기 제 1 발광 전극(310)은 도전성 물질로 형성될 수 있다. 상기 제 1 발광 전극(310)은 높은 투과율을 갖는 물질로 형성될 수 있다. 예를 들어, 상기 제 1 발광 전극(310)은 ITO 및 IZO와 같은 투명한 도전성 물질로 형성될 수 있다. 상기 제 1 발광 전극(310)은 상기 박막 트랜지스터(T2)의 상기 드레인 전극(250)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제 1 발광 전극(310)을 형성하는 단계는 상기 하부 보호막(120) 및 상기 오버 코트층(130)에 상기 박막 트랜지스터(T2)의 상기 드레인 전극(250)을 부분적으로 노출하는 전극 컨택홀을 형성하는 단계, 상기 전극 컨택홀이 형성된 상기 소자 기판(100) 상에 투명한 도전성 물질층을 형성하는 단계 및 상기 투명한 도전성 물질층을 패터닝하는 단계를 포함할 수 있다.
도 2 및 3에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 제조 방법은 상기 제 1 발광 전극(310) 상에 상기 발광 영역(EA)을 정의하는 뱅크 절연막(140)을 형성하는 단계, 상기 발광 영역(EA) 내에 발광 소자(300)를 형성하는 단계 및 봉지층(600)을 이용하여 상기 발광 소자(300)가 형성된 상기 소자 기판(100)에 봉지 기판(700)을 결합하는 단계를 포함할 수 있다.
상기 발광 소자(300)를 형성하는 단계는 상기 뱅크 절연막(140)에 의해 노출된 상기 제 1 발광 전극(310)의 일부 영역 상에 발광층(320) 및 제 2 발광 전극(330)을 적층하는 단계를 포함할 수 있다. 상기 뱅크 절연막(140)에 의해 노출된 상기 제 1 발광 전극(310)의 상기 일부 영역은 상기 발광 영역(EA)과 중첩할 수 있다.
결과적으로, 본 발명의 실시 예에 따른 디스플레이 장치 및 이의 제조 방법은 외광에 의한 박막 트랜지스터(T1, T2)의 특성 저하를 방지하기 위한 차광 패턴(500)을 포함하되, 상기 차광 패턴(500)이 소자 기판(100) 상에 순서대로 적층된 제 1 차광층(510), 제 2 차광층(520) 및 제 3 차광층(530)을 포함하고, 상기 제 1 차광층(510) 및 상기 제 3 차광층(530)이 상기 제 2 차광층(520)보다 낮은 반사율을 가질 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치 및 이의 제조 방법에서는 상기 차광 패턴(500)에 의해 상기 박막 트랜지스터(T1, T2) 방향으로 반사되는 빛의 광량이 최소화될 수 있다. 또한, 본 발명의 실시 예에 따른 디스플레이 장치 및 이의 제조 방법은 상기 제 3 차광층(530)이 상기 제 1 차광층(510) 및 상기 제 2 차광층(520)과 식각 선택비를 가지므로, 마스크 패턴(900)에 의한 팁 영역(523t)을 제거하여 상기 제 3 차광층(530)을 형성하는 공정에서 상기 제 1 차광층(510)의 가장 자리가 제거되어, 상기 소자 기판(100)과 상기 제 2 차광층(520) 사이에 언더 컷(under-cut)이 생성되는 것을 방지할 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치 및 이의 제조 방법에서는 상기 소자 기판(100), 상기 차광 패턴(500) 및 버퍼 절연막(110) 사이의 빈 공간에 의한 상기 반도체 패턴(210)의 열화가 방지될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치 및 이의 제조 방법에서는 이미지의 품질이 향상될 수 있다.
도 16 및 17은 본 발명의 실시 예에 따른 디스플레이 장치에서 제 3 차광층(530)의 흡광 계수 및 두께에 따른 430nm의 파장을 갖는 빛의 반사율을 나타낸 그래프들이다. 도 18 및 19는 본 발명의 실시 예에 따른 디스플레이 장치에서 제 3 차광층(530)의 흡광 계수 및 두께에 따른 550nm의 파장을 갖는 빛의 반사율을 나타낸 그래프들이다. 도 20 및 21은 본 발명의 실시 예에 따른 디스플레이 장치에서 제 3 차광층(530)의 흡광 계수 및 두께에 따른 680nm의 파장을 갖는 빛의 반사율을 나타낸 그래프들이다.
도 16, 18 및 20을 참조하면, 제 3 차광층(530)의 흡광 계수가 0.5 이하이면, 상기 제 3 차광층(530)의 두께 변화에 따라 반사율이 크게 변하는 것을 알 수 있다. 도 17, 19 및 21을 참조하면, 상기 제 3 차광층(530)의 흡광 계수가 0.6 이상이면, 상기 제 3 차광층(530)의 두께 변화에 따른 반사율의 편차가 크게 감소되는 것을 알 수 있다. 또한, 도 16 내지 21을 참조하면, 상기 제 3 차광층(530)이 0.6 이상의 흡광 계수 및 200nm 이상의 두께를 가지면, 반사율이 실질적으로 변하지 않는 것을 알 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치는 제 3 차광층(530)이 0.6 이상의 흡광 계수 및 200nm 이상의 두께를 갖도록 하여, 상기 제 3 차광층(530)의 형성 공정에서 공정 오차에 의해 발생하는 각 화소 영역(PA) 상에 위치하는 상기 제 3 차광층(530)의 두께 편차에 의한 반사율의 차이를 최소화할 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치는 상기 제 3 차광층(530)의 두께 및 흡광 계수를 조절하여 서로 다른 색을 나타내는 화소 영역들(PA) 상에 위치하는 박막 트랜지스터들(T1, T2)의 특성 편차를 최소화할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 이미지의 품질이 효과적으로 향상될 수 있다.
100: 소자 기판 300: 발광 소자
400: 컬러 필터 500: 차광 패턴
510: 제 1 차광층 520: 제 2 차광층
530: 제 3 차광층

Claims (11)

  1. 소자 기판 상에 위치하고, 박막 트랜지스터를 포함하는 구동 회로;
    상기 소자 기판과 상기 구동 회로 사이에 위치하고, 상기 박막 트랜지스터의 일부 영역과 중첩하는 차광 패턴; 및
    상기 박막 트랜지스터와 전기적으로 연결되고, 상기 구동 회로의 외측에 위치하는 발광 소자를 포함하되,
    상기 차광 패턴은 상기 소자 기판 상에 순서대로 적층된 제 1 차광층, 제 2 차광층 및 제 3 차광층을 포함하고,
    상기 제 1 차광층 및 상기 제 3 차광층은 상기 제 2 차광층보다 낮은 반사율을 가지며,
    상기 제 3 차광층은 상기 제 1 차광층 및 상기 제 2 차광층과 식각 선택비를 갖는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제 3 차광층의 측면은 상기 구동 회로를 향한 상기 제 2 차광층의 상면 상에 위치하는 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 제 1 차광층은 상기 제 2 차광층의 외측에 위치하는 영역을 포함하는 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 소자 기판과 상기 발광 소자 사이에 위치하고, 상기 구동 회로와 이격되는 컬러 필터를 더 포함하는 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제 1 차광층의 측면, 상기 제 2 차광층의 측면 및 상기 제 3 차광층의 측면은 정테이퍼의 경사를 갖는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제 3 차광층의 측면은 상기 제 1 차광층의 측면 및 상기 제 2 차광층의 측면과 다른 경사를 갖는 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 제 2 차광층은 도전성 물질을 포함하고, 상기 제 3 차광층은 절연성 물질을 포함하는 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 제 3 차광층은 상기 제 2 차광층보다 얇은 두께를 갖는 디스플레이 장치.
  9. 제 7 항에 있어서,
    상기 제 3 차광층은 금속 산화물을 포함하는 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 제 3 차광층의 흡광 계수는 0.6 이상인 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 제 3 차광층의 두께는 200nm 이상인 디스플레이 장치.
KR1020200157664A 2020-11-23 2020-11-23 발광 소자 및 차광 패턴을 포함하는 디스플레이 장치 KR20220070763A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200157664A KR20220070763A (ko) 2020-11-23 2020-11-23 발광 소자 및 차광 패턴을 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200157664A KR20220070763A (ko) 2020-11-23 2020-11-23 발광 소자 및 차광 패턴을 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20220070763A true KR20220070763A (ko) 2022-05-31

Family

ID=81780072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200157664A KR20220070763A (ko) 2020-11-23 2020-11-23 발광 소자 및 차광 패턴을 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20220070763A (ko)

Similar Documents

Publication Publication Date Title
US11301073B2 (en) Touch display apparatus having a light-emitting device and a touch structure
KR102448068B1 (ko) 블랙 뱅크 절연막을 포함하는 유기 발광 표시 장치
US11894506B2 (en) Display apparatus having a pad spaced away from an encapsulating element and a black matrix on the encapsulating element
US20230118675A1 (en) Display Apparatus Having a Connecting Electrode which Crosses a Bending Area
US11188162B2 (en) Display apparatus having a touch electrode on an encapsulating element
US20210343811A1 (en) Display apparatus and method of manufacturing the same
US11309526B2 (en) Display apparatus having a light-emitting device
US20220139970A1 (en) Display apparatus and method of manufacturing the same
US20240128423A1 (en) Display apparatus having a substrate hole
US20210202569A1 (en) Display Apparatus Having a Substrate Hole and Method for Forming the Same
US20230207570A1 (en) Display Apparatus
US20220149319A1 (en) Display Apparatus Having a Light-Emitting Device and a Touch Electrode
KR20220070763A (ko) 발광 소자 및 차광 패턴을 포함하는 디스플레이 장치
KR20220087826A (ko) 협시야각을 구현하는 디스플레이 장치
KR20210086344A (ko) 금속 산화물로 이루어진 반도체 패턴을 포함하는 디스플레이 장치
KR20210086342A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
US11730016B2 (en) Display apparatus having driving circuit and light emitting device
US20230209919A1 (en) Display apparatus having a light-emitting device
US12022704B2 (en) Display apparatus having an oxide semiconductor pattern
US20220173360A1 (en) Display apparatus having a light-emitting device and a bank insulating layer
US20230393681A1 (en) Transparent Touch Display Apparatus
KR102390479B1 (ko) 발광층을 포함하는 디스플레이 장치
KR20210086472A (ko) 벤딩 영역을 가로지르는 연결 전극을 포함하는 디스플레이 장치
KR20210078023A (ko) 박막 트랜지스터 및 발광 소자를 포함하는 디스플레이 장치
KR20230097420A (ko) 화소 구동 회로 및 발광 소자를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination