KR20220070464A - 1차원 고유 구조에 대한 패턴 대 설계 정렬 - Google Patents
1차원 고유 구조에 대한 패턴 대 설계 정렬 Download PDFInfo
- Publication number
- KR20220070464A KR20220070464A KR1020227012858A KR20227012858A KR20220070464A KR 20220070464 A KR20220070464 A KR 20220070464A KR 1020227012858 A KR1020227012858 A KR 1020227012858A KR 20227012858 A KR20227012858 A KR 20227012858A KR 20220070464 A KR20220070464 A KR 20220070464A
- Authority
- KR
- South Korea
- Prior art keywords
- image
- processor
- offset
- design
- die
- Prior art date
Links
- 238000013461 design Methods 0.000 title claims abstract description 54
- 238000012937 correction Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 53
- 238000009877 rendering Methods 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 description 37
- 235000012431 wafers Nutrition 0.000 description 30
- 238000001514 detection method Methods 0.000 description 25
- 239000004065 semiconductor Substances 0.000 description 17
- 238000005286 illumination Methods 0.000 description 14
- 238000007689 inspection Methods 0.000 description 13
- 238000003384 imaging method Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 238000013500 data storage Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 235000006719 Cassia obtusifolia Nutrition 0.000 description 1
- 235000014552 Cassia tora Nutrition 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
- G06T7/33—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/001—Industrial image inspection using an image reference approach
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/20—Special algorithmic details
- G06T2207/20081—Training; Learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
1D 오프셋 보정에 따라 다이의 제1 이미지에 대한 케어 영역이 결정될 수 있다. 1D 오프셋 보정은 이미지 프레임 각각에 대해 제1 이미지와 제2 이미지 사이의 1D 오프셋에 기초할 수 있고 또한 이미지 프레임 각각에 대해 설계와 제2 이미지 사이의 1D 오프셋에 기초할 수 있다. 케어 영역은 설계에 정렬되는 차원에 대해 제로 경계(zero border)를 그리고 다른 차원에 대해서는 레거시 경계(legacy border)를 가질 수 있다.
Description
본 개시내용은 반도체 검사에 관한 것이다.
반도체 제조 산업의 발전으로 수율 관리, 특히 계측 및 검사 시스템에 대한 요구가 더 커지고 있다. 임계 치수는 계속해서 감소하고 있지만, 업계는 고수율, 고부가가치 생산을 위해 시간을 단축해야 한다. 따라서 수율 문제를 검출하여 그것을 해결하는데 걸리는 총 시간을 최소화하는 것이 반도체 제조사의 투자 수익(ROI, return-on-investment)을 결정한다.
로직 및 메모리 디바이스와 같은 반도체 디바이스의 제조는 통상, 다수의 제조 공정을 사용해 반도체 웨이퍼를 처리하여 반도체 디바이스의 다중 레벨 및 다양한 피처를 형성하는 것을 포함한다. 예를 들면, 리소그래피는 레티클로부터의 패턴을 반도체 웨이퍼 상에 배열된 포토레지스트로 전사시키는 것을 수반하는 반도체 제조 공정이다. 반도체 제조 공정의 추가 예는 화학적 기계 연마(CMP, chemical-mechanical polishing), 에칭, 퇴적 및 이온 주입을 포함하나, 이들에 한정되지는 않는다. 다수의 반도체 디바이스는 단일의 반도체 웨이퍼 상의 구성으로 제조된 다음 개개의 반도체 디바이스로 분리될 수 있다.
웨이퍼 상의 디바이스들은 직교하는 X 방향 및 Y 방향으로 검사될 수 있다. 이전에도 패턴 대 설계(pattern-to-design, PDA) 정렬이 수행되었다. 128 X 128 픽셀이었던 패치 이미지와 같은 패치 이미지가 X 방향 및 Y 방향으로 설계에 정렬되었다. 결함 위치는 이미지에 기반하여 식별되지만 X 방향 및 Y 방향에 고유한 구조가 있는 경우에만 그러하다. 그러한 개소가 발견되지 않으면, 패치 이미지와 설계 데이터는 적절하게 정렬되지 못할 것이다. 그래서 설계 데이터의 개선된 좌표 정확도가 사용될 수 없다. 이것은 메모리 디바이스 경우에는 문제가 되는데, 이 메모리 디바이스는 통상 X 방향 또는 Y 방향 중 한 방향에만 고유한 구조가 있기 때문에, 따라서, 설계 파일 정보가 케어 영역 배치 및 결함 위치 정확도를 높이는 데 사용될 수 없다.
고유 타겟이 없다면, 일반적으로 X 방향 및 Y 방향의 양 방향으로 검사가 수행된다. 이것 역시 고유한 2차원(2D) 타겟이 발견되지 않는다면 PDA 실패로 이어질 수 있다. 해당 방법은 대개 1차원(1D) 고유 타겟을 무시한다.
이 문제를 해결하기 위하여, 구조 주위에 버퍼를 포함하는 레거시 케어 영역(legacy care area)이 시도되었다. 그러나, 감도가 소실되고 레거시 케어 영역에 있는 뉴슨스가 이 기술을 실행 불가능하게 할 수 있다. 반도체 제조업체는 정확한 검사를 수행하지 못할 수도 있고 통상적으로 임의의 레거시 케어 영역의 사이즈를 최소화하려고 한다.
이에, 반도체 디바이스를 검사할 수 있는 개선된 기술이 필요하다.
제1 실시형태에서 시스템이 제공된다. 시스템은, 에너지빔을 생성하는 에너지 소스, 에너지빔의 경로에서 웨이퍼를 고정시키도록 구성된 스테이지, 스테이지 상의 웨이퍼로부터 반사된 에너지빔을 수광하는 검출기, 및 검출기와 전자 통신하는 프로세서를 포함한다. 프로세서는 1D 오프셋 보정(offest correction)에 따라 웨이퍼 상의 다이의 제1 이미지에 대한 하나 이상의 케어 영역을 결정하도록 구성된다. 1D 오프셋 보정은 이미지 프레임 각각에 대해 제1 이미지와 제2 이미지 사이의 1D 오프셋에 기초한다. 1D 오프셋 보정은 또한 이미지 프레임 각각에 대해 설계와 제2 이미지 사이의 1D 오프셋에 기초한다.
에너지 소스는 광원일 수 있다. 에너지빔은 광자빔일 수 있다.
제2 이미지는 런타임 이미지일 수 있다.
하나 이상의 케어 영역 각각은 설계에 정렬되는 차원에 대해 제로 경계(zero border)를 가질 수 있다. 하나 이상의 케어 영역 각각은 다른 차원에 대해 레거시 경계(legacy border)를 가질 수 있다.
프로세서는 또한: 다이의 제1 이미지에서 1D 고유 타겟을 찾고; 1D 고유 타겟에 기초하여 각각의 이미지 프레임에 대해 설계 대 이미지 1D 오프셋을 결정하고; 1D 고유 타겟 각각에서 제2 이미지에 대한 제1 이미지의 정렬을 수행하고; 각각의 이미지 프레임에 대해 제1 이미지와 제2 이미지 사이의 1D 오프셋을 결정하고; 각각의 이미지 프레임에 대해 설계와 제2 이미지 사이의 1D 오프셋을 결정하도록 구성될 수 있다.
프로세서는 또한: 1D 고유 타겟 각각에 대한 설계를 수신하고; 설계로부터 렌더링된 이미지를 생성하고; 1D 고유 타겟 각각에서 렌더링된 이미지와 제1 이미지의 1D 정렬을 수행하도록 구성될 수 있다.
프로세서는 또한: 예시 타겟으로부터 이미지 렌더링 파라미터를 학습하고 렌더링된 이미지를 생성하는 중에 이미지 렌더링 파라미터를 적용하도록 구성될 수 있다.
1D 고유 타겟은 제1 이미지에서 다이에 걸쳐 고르게 분포될 수 있다.
프로세서는 또한 에너지빔으로 다이의 전체를 스캔하기 위한 명령을 전송하고 검출기로부터의 정보를 사용하여 다이의 전체의 스캔에 기초하여 제1 이미지를 생성하도록 구성될 수 있다.
제2 실시형태에서 방법이 제공된다. 방법은 프로세서를 사용하여, 1D 오프셋 보정에 따라 다이의 제1 이미지에 대한 하나 이상의 케어 영역을 결정하는 단계를 포함한다. 1D 오프셋 보정은 이미지 프레임 각각에 대해 제1 이미지와 제2 이미지 사이의 1D 오프셋에 기초한다. 1D 오프셋 보정은 또한 이미지 프레임 각각에 대해 설계와 제2 이미지 사이의 1D 오프셋에 기초한다.
제2 이미지는 런타임 이미지일 수 있다.
하나 이상의 케어 영역 각각은 설계에 정렬되는 차원에 대해 제로 경계(zero border)를 가질 수 있다. 하나 이상의 케어 영역 각각은 다른 차원에 대해 레거시 경계(legacy border)를 가질 수 있다.
방법은: 프로세서를 사용하여, 다이의 제1 이미지에서 1D 고유 타겟을 찾는 단계; 프로세서를 사용하여, 1D 고유 타겟에 기초해 각각의 이미지 프레임에 대해 설계 대 이미지 1D 오프셋을 결정하는 단계; 프로세서를 사용하여, 1D 고유 타겟 각각에서 제2 이미지에 대한 제1 이미지의 정렬을 수행하는 단계; 프로세서를 사용하여, 각각의 이미지 프레임에 대해 제1 이미지와 제2 이미지 사이의 1D 오프셋을 결정하는 단계; 및 프로세서를 사용하여, 각각의 이미지 프레임에 대해 설계와 제2 이미지 사이의 1D 오프셋을 결정하는 단계를 더 포함할 수 있다.
방법은: 프로세서에서 1D 고유 타겟 각각에 대한 설계를 수신하는 단계; 프로세서를 사용하여, 설계로부터 렌더링된 이미지를 생성하는 단계; 및 프로세서를 사용하여, 1D 고유 타겟 각각에서 렌더링된 이미지와 제1 이미지의 1D 정렬을 수행하는 단계를 더 포함할 수 있다.
방법은: 예시 타겟으로부터 이미지 렌더링 파라미터를 학습하는 단계 및 렌더링된 이미지를 생성하는 단계 중에 이미지 렌더링 파라미터를 적용하는 단계를 더 포함할 수 있다.
1D 고유 타겟은 제1 이미지에서 다이에 걸쳐 고르게 분포될 수 있다.
방법은 제1 이미지를 생성하기 위해 에너지빔으로 다이의 전체를 스캐닝하는 단계를 더 포함할 수 있다. 에너지빔은 광자빔일 수 있다.
프로세서로 하여금 제2 실시형태의 방법을 실행하도록 명령하기 위한 프로그램을 저장한 비일시적 컴퓨터 판독 가능 매체가 구성될 수 있다.
본 개시내용의 본질 및 목적에 대한 완전한 이해를 위해, 첨부하는 도면과 함께 이하의 상세한 설명을 참조해야 한다.
도 1은 본 개시내용에 따른 방법 실시형태의 흐름도이다.
도 2는 Y 방향으로의 예시적인 1D 정렬을 도시한다.
도 3은 X 방향으로의 예시적인 1D 정렬을 도시한다.
도 4는 본 개시내용에 따른 시스템의 실시형태를 도시한다.
도 1은 본 개시내용에 따른 방법 실시형태의 흐름도이다.
도 2는 Y 방향으로의 예시적인 1D 정렬을 도시한다.
도 3은 X 방향으로의 예시적인 1D 정렬을 도시한다.
도 4는 본 개시내용에 따른 시스템의 실시형태를 도시한다.
청구하는 주제가 특정 실시형태에 관련하여 설명될 것이지만, 여기에 설명하는 모든 이점 및 특징을 제공하지 않는 실시형태를 비롯한 다른 실시형태도 본 개시내용의 범위 내에 있다. 본 개시내용의 범위를 벗어나지 않으면서 다양한 구조적, 논리적, 공정 단계, 및 전자적 변경이 이루어질 수 있다. 따라서, 본 개시내용의 범위는 첨부하는 청구범위에 대한 참조에 의해서만 규정된다.
여기에 개시하는 실시형태들은 하나 또는 두 방향에서 고유 패턴이 없는 경우에 설계를 패치 이미지로 렌더링할 수 있고 1차원(1D)에서 개선된 케어 영역 정렬 정확도를 사용할 수 있다. 이에 하나의 방향으로 고유 피처가 없는 라인 스페이스 패턴의 검사를 가능하게 하고 특정 관심 결함에 대한 감도를 높일 수 있다. 여기에 개시하는 기술을 사용하여 감도를 높임으로써 반도체 제조업체의 공정 결정 능력을 향상시킬 수 있다. 예를 들어, 메모리 디바이스는 뉴슨스 이벤트 수를 줄이기 위해 케어 영역을 좁게 하여 검사될 수 있다. 이전에는 2차원에서 고유 패턴이 없는 반도체 디바이스가 모든 구조(예컨대, 좁은 라인, 두꺼운 라인, 및 사이에 있는 스페이스)를 커버하는 대형의 케어 영역으로 검사되었는데, 설계 기반 정렬은 여기에 개시하는 기술을 사용하여 이들 구조를 독립적으로 검사 가능하게 할 수 있다.
도 1은 방법(100)의 흐름도이다. 방법(100)의 단계들의 일부 또는 전부가 수행될 수 있다. 예를 들어, 단계 111만이 수행될 수 있거나 다른 단계와 별도로 소정의 단계들이 시스템 상에서 수행될 수 있다. 방법(100)의 단계들의 일부 또는 전부는 프로세서를 사용하여 수행될 수 있다. 101에서. 반도체 웨이퍼 상의 다이의 전체가 광자 또는 전자 빔과 같은 에너지빔으로 스캐닝될 수 있다. 스캐닝에 기초하여 제1 이미지가 생성된다.
102에서 프로세서는 제1 이미지에서 1D 고유 타겟을 찾는다. "고유"하기 때문에, 이미지 내에서 그 타겟을 닮은 다른 구조는 없다. 대개 해당 이미지(즉, 이미지 프레임)은 128 X 128 픽셀의 사이즈를 갖는다. 1D 케이스의 경우 패턴은 하나의 방향으로 이미지를 관통할 때에 고유하다. 1D 고유 타겟은 제1 이미지에서 다이에 걸쳐 고르게 분포될 수 있지만, 다른 분포를 가질 수 있다. 이에, 128 X 128 픽셀의 면적 내에는 적어도 하나의 정렬 타겟이 있다. 정렬 정확도는 1D 고유 타겟이 128 X 128 픽셀 면적으로부터 멀어질수록 훼손될 수 있다.
이미지 프레임은 검사 프레임 또는 정렬 프레임일 수 있다. 검사 프레임은 통상 1000 X 1000 픽셀이지만, 다른 사이즈도 가능하다. 검사 프레임은 프레임의 노이즈 플로어(noise floor) 및 결함 신호를 계산하는 데 사용된다. 결함은 검사 프레임 내에 있다. 이러한 검사 프레임은 다수의 더 작은 정렬 프레임을 포함할 수 있는 정렬 프레임 맵에 중첩될 수 있다. 결함과 중첩하는 정렬 프레임에 우수한 정렬 타겟(예컨대, 디바이스 피처)가 있다고 한다면, 웨이퍼 이미지와 설계 사이의 오프셋이 결정될 수 있다. 결함과 중첩하는 정렬 프레임에 우수한 정렬 타겟이 없다면, 인접한 정렬 프레임이 정렬 타겟을 제공하는 데 사용될 수 있다. 결함에 근접한 정렬 타겟을 사용하는 것이 보다 정확할 수 있다.
103에서 프로세서가 1D 고유 타겟에 대한 설계를 수신할 수 있다. 105에서 설계로부터 렌더링된 이미지가 생성될 수 있다. 선택사항으로서, 104에서 프로세서는 예시 타겟으로부터 이미지 렌더링 파라미터를 학습하고 렌더링된 이미지를 생성하는 동안에 이미지 렌더링 파라미터를 적용할 수 있다.
106에서 1D 고유 타겟 각각에 대해 렌더링된 이미지와 제1 이미지의 1D 정렬이 수행된다. 정렬은 두 이미지의 NSSD(normalized sum square difference)를 계산함으로써 수행될 수 있다. 1D 고유 구조(예컨대, 간격이 상이한 수평 라인)를 갖고 서로 정렬되지 않은 두 이미지가 있다면, 두 이미지는 그 간격 때문에 Y 방향을 따라 정렬될 수 있다. 이에, 타겟 이미지(즉, 런타임 이미지)는 Y 방향으로 참조 이미지(즉, 셋업 이미지)에 대해 한번에 한 픽셀씩 이동할 수 있다. 두 이미지 내의 모든 픽셀에 대한 제곱 차이(squared differenc)의 합이 계산될 때마다 NSSD 값이 각 픽셀 시프트마다 저장된다. NSSD 곡선을 피팅(fit)할 경우(예컨대 포물선 피팅), 이 곡선의 최소치가 놓인 위치가 결정될 수 있다. 이에, 두 이미지 사이의 오프셋이 서브픽셀 정확도로 결정될 수 있다.
셋업 및 런타임 이미지는 NSSD 계산 시에 한 방향(예컨대, 정렬에 유용한 방향)으로만 이동할 수 있다. 오프셋은 한 방향에서만 결정될 수 있다.
NSSD는 정규화를 수반하는데, 이것은 각 이미지가 사전처리될 수 있다는 것을 의미한다. 이것은 평균 그레이 레벨을 감산하고 각 이미지에 대해 그레이 레벨의 표준 편차로 나눔으로써 행해진다. 이것은 예컨대 셋업 웨이퍼에 대한 이미지가 런타임 웨이퍼에 대한 것보다 더 어둡거나 셋업 웨이퍼와 런타임 웨이퍼 사이에서 콘트라스트가 변할 경우를 보충할 수 있다.
1D 고유 타겟에 기초하여 107에서 각 이미지 프레임에 대해 설계 대 이미지 1D 오프셋이 결정된다. 설계 대 이미지 1D 오프셋은 런타임 웨이퍼로부터의 이미지와 설계 사이의 오프셋이다. 셋업 이미지와 런타임 이미지 사이의 오프셋은 NSSD 곡선을 사용하여 결정될 수 있다. 셋업 이미지와 설계 사이의 오프셋은 공지될 수 있다. 그래서, 셋업 이미지와 설계 사이의 오프셋이 계산될 수 있다.
108에서, 1D 고유 타겟 각각에서 제2 이미지에 대한 제1 이미지의 1D 정렬이 수행된다. 제2 이미지는 예컨대 런타임 이미지일 수 있다. 제1 이미지가 셋업 웨이퍼에 대해 수집된다고 하면, 제2 이미지는 런타임 동안에 수집될 수 있다. 이것은 제2 이미지가 런타임 동안(즉, 결함 검사가 수행될 때에) 동일한 웨이퍼에 대해 또는 임의의 다른 웨이퍼에 대해 수집되는 것을 의미한다.
109에서, 각각의 이미지 프레임에 대해 제1 이미지와 제2 이미지 사이의 1D 오프셋이 결정된다. 정렬에 사용되는 프레임은 통상 128 X 128 픽셀이다. 케어 영역(CA)은 사이즈가 다를 수 있지만, 치수에 있어서 1 픽셀이나 또는 그보다 큰 경향이 있다. 가장 큰 케어 영역은 다이만큼 클 수 있다. 대부분의 케어 영역은 이들 두 극한 사이의 어딘가에 있다. 케어 영역이 이미지 프레임 자체보다 크더라도 허용 가능한 케어 영역 정렬은 달성될 수 있는데 케어 영역은 설계 좌표계에서 고정된 위치에 있기 때문이다. 런타임 이미지와 설계 사이의 오프셋이 결정될 수 있다면, 임의의 케어 영역이 정확하게 배치될 수 있다. 110에서, 각각의 이미지 프레임에 대해 설계와 제2 이미지 사이의 1D 오프셋이 결정된다.
111에서 다이의 제1 이미지에 대한 하나 이상의 케어 영역이 결정된다. 케어 영역은 1D 오프셋 보정에 따라 결정되는데, 이것은 이미지 프레임 각각에 대해 제1 이미지와 제2 이미지 사이의 1D 오프셋에 기초하고 이미지 프레임 각각에 대해 설계와 제2 이미지 사이의 1D 오프셋에 기초할 수 있다. 이에, 케어 영역이 고유 구조에 기초하여 X 방향으로 또는 Y 방향으로 결정되지만 두 방향 모두에서는 결정되지 않는다.
1차원에서 설계와 런타임 이미지 사이의 오프셋이 결정된 후에, 설계에 대해 케어 영역이 고정되어 있기 때문에 이미지 내에서 CA 모든 픽셀이 속하는 데가 알려질 것이다. 제1 이미지와 제2 이미지 사이의 1D 오프셋은, 런타임 이미지와 설계 사이의 오프셋이 결정될 수 있고, 그래서 케어 영역을 배치할 위치가 결정될 수 있기 때문에, 케어 영역을 배치할 경우를 보조할 수 있다. 케어 영역은 설계에 대해 고정될 수 있다.
케어 영역은 설계에 정렬되는 차원에 대해 제로 경계(zero border)를 가질 수 있다. 케어 영역 각각은 다른 차원에 대해 레거시 경계(legacy border)를 가질 수 있다. 설계 정렬은 한 픽셀의 일부 내에 있을 수 있으므로 케어 영역 경계는 제로 픽셀로 설정될 수 있다. 레거시 경계는 대략 1 ㎛일 수 있지만, 다른 더 큰 치수도 가능하다. 100 ㎛ 길이의 라인이 있는 경우에는, 1 ㎛를 추가하는 것이 너무 많은 뉴슨스를 도입하지 않는다. 그러나, 1 ㎛ CA 확장에서 우수한 정렬을 필요로 하는 다른 차원에서는 아마도 라인들 사이의 모든 갭을 커버할 것이며, 그래서 뉴슨스를 도입할 것이다.
방법(100)은 10배 정도 개선된 감도를 제공할 것으로 기대된다. 또한 케어 영역이 검사 대상 구조에 더 가깝기 때문에 뉴슨스의 감소도 기대된다. 뉴슨스 감소는 디바이스 구조에 종속되지만, 일부 메모리 디바이스의 경우에는 750 %의 뉴슨스 감소가 가능할 수 있다.
방법(100)은 하나의 방향으로 고유한 타겟을 고려한다. 예를 들어, 수평 라인이 있다면, 설계는, 렌더링되는 설계가 웨이퍼에 대한 패치 이미지와 매칭되도록 렌더링될 수 있다. 이것은 웨이퍼 상의 패턴의 예시적인 광학 이미지를 보여주는 도 2에 도시된다. 디바이스 구조일 수 있는 패턴은 음영의 사각형으로 도시된다. 셋업 동안 패치 이미지와 렌더링된 설계 이미지 사이의 Y 오프셋이 저장될 수 있다. 런타임 동안 셋업 패치 이미지와 런타임 이미지 사이의 Y 오프셋도 저장될 수 있다. 양 오프셋으로부터 케어 영역의 정확한 Y 위치(점선을 사용하여 표시한 하나)가 결정될 수 있다. 이에 Y 방향으로 패턴 주위의 제로 경계 및 X 방향으로 패턴 주위의 레거시 경계를 사용할 수 있다. 제로 경계는 웨이퍼 상의 패턴에 딱 붙어 있을 수 있다. 레거시 케어 영역은 웨이퍼 상의 패턴보다 약간 더 클 수 있다. 레거시 기반 및 설계 기반 배치가 조합될 수 있다. 도 2에서 확인한 바와 같이, 제로 케어 영역 경계가 방향에서 사용되고 레거시 케어 영역 경계가 X 방향에 배치된다. 케어 영역이 Y 방향으로 정확하게 배치될 수 있어 Y 방향의 제로 케어 영역 경계를 가능하게 한다.
적용에 따라 케어 영역 경계는 또한 케어 영역을 확장시키는 대신에 케어 영역의 사이즈를 축소시킬 수 있다.
도 3은 X 방향으로의 예시적인 1D 정렬을 도시한다. 도 3에 도시한 동작은 도 2에서 설명한 것과 유사하다. 도 3은 웨이퍼 상의 패턴의 예시적인 광학 이미지를 보여준다. 패턴 주위의 제로 케어 영역 경계가 X 방향에서 사용되고 패턴 주위의 레거시 케어 영역 경계가 Y 방향에 배치된다. 케어 영역이 X 방향으로 정확하게 배치될 수 있어 Y 방향의 제로 케어 영역 경계를 가능하게 한다.
시스템(200)의 일 실시형태가 도 4에 도시된다. 시스템(200)은 광학 기반 서브시스템(201)을 포함한다. 일반적으로, 광학 기반 서브시스템(201)은 표본(202)에 광을 지향시키고(또는 표본 위로 광을 스캐닝하고) 표본(202)으로부터 광을 검출함으로써 표본(202)에 대한 광학 기반 출력을 생성하도록 구성된다. 일 실시형태에 있어서, 표본(202)은 웨이퍼를 포함한다. 웨이퍼는 당업계에 알려진 임의의 웨이퍼를 포함할 수 있다. 다른 실시형태에 있어서, 표본은 레티클을 포함한다. 레티큰은 당업계에 알려진 임의의 레티클을 포함할 수 있다.
도 4에 도시하는 시스템(200)의 실시형태에서, 광학 기반 서브시스템(201)은 표본(202)에 광(예컨대, 광자)을 지향시키도록 구성된 조명 서브시스템을 포함한다. 조명 서브시스템은 적어도 하나의 광원을 포함한다. 예를 들어, 도 4에 도시하는 바와 같이, 조명 서브시스템은 광자빔을 생성하는 광원(203)과 같은, 에너지빔을 생성하는 에너지 소스를 포함한다. 일 실시형태에서, 조명 서브시스템은 하나 이상의 경사각(oblique angle) 및/또는 하나 이상의 수직각(normal angle)을 포함할 수 있는 하나 이상의 입사각으로 표본(202)에 광을 지향시키도록 구성된다. 예를 들어, 도 4에 도시하는 바와 같이, 광원(203)으로부터의 광은 광학 엘리먼트(204)를 통과한 다음 렌즈(205)를 통과하여 경사 입사각으로 표본(202)에 지향된다. 경사 입사각은 임의의 적절한 경사 입사각을 포함할 수 있는데, 경사 입사각은 예컨대 표본(202)의 특성에 따라 달라질 수 있다.
광학 기반 서브시스템(201)은 광을 상이한 시간에 상이한 입사각으로 표본(202)에 지향시키도록 구성될 수 있다. 예를 들어, 광학 기반 서브시스템(201)은 도 4에 도시한 것과는 상이한 입사각으로 광이 표본(202)에 지향될 수 있는 방식으로 조명 서브시스템의 하나 이상의 엘리먼트의 하나 이상의 특성을 변경하도록 구성될 수 있다. 이러한 일례로, 광학 기반 서브시스템(201)은 상이한 경사 입사각으로 또는 수직(또는 근사 수직) 입사각으로 표본(202)에 광이 지향되는 방식으로 광원(203), 광학 엘리먼트(204), 및 렌즈(205)를 이동시키도록 구성될 수도 있다.
일부 경우에 있어서, 광학 기반 서브시스템(201)은 표본(202)에 광을 동시에 복수의 입사각으로 지향시키도록 구성될 수도 있다. 예를 들면, 조명 서브시스템은 복수의 조명 채널을 포함할 수 있는데, 조명 채널 중 하나는 도 4에 도시하는 바와 같이 광원(203), 광학 엘리먼트(204), 및 렌즈(205)를 포함할 수 있고, 다른 조명 채널(도시 채널)은 상이하거나 동일하게 구성될 수 있는 유사한 엘리먼트들을 포함할 수도 있고 또는 적어도 광원과 가능하다면, 여기에서 더 설명하는 하나 이상의 다른 컴포넌트를 포함할 수도 있다. 이러한 광이 다른 광과 동시에 표본으로 지향되면, 상이한 입사각으로 표본(202)에 지향된 광의 하나 이상의 특성(예컨대, 파장, 편광 등)이 상이할 수 있는데, 그래서 상이한 입사각으로 표본(202)을 조명한 결과의 광이 검출기에서 서로 구별될 수 있다.
다른 경우에 있어서, 조명 서브시스템은 단 하나의 광원(예컨대, 도 4에 도시하는 광원(203))만 포함할 수 있고, 광원으로부터의 광은 조명 서브시스템의 하나 이상의 광학 엘리먼트(도시 생략)에 의해 (예컨대, 파장, 편광 등에 따라) 상이한 광학 경로로 분리될 수 있다. 그래서, 상이한 광학 경로 각각의 광이 표본(202)에 지향될 수 있다. 다중 조명 채널이 광을 동시에 또는 상이한 시간에 표본(202)으로 지향시키도록 구성될 수 있다(예컨대, 상이한 조명 채널이 표본을 순차적으로 조명시키는 데 사용되는 경우). 다른 경우로, 동일한 조명 채널이 상이한 특성을 가진 광을 상이한 시간에 표본(202)으로 지향시키도록 구성될 수도 있다. 예를 들어, 일부 경우에 있어서, 광학 엘리먼트(204)는 스펙트럼 필터로서 구성될 수 있고, 스펙트럼 필터의 특성은 광의 상이한 파장들이 상이한 시간에 표본(202)으로 지향될 수 있도록 상이한 방식으로 다양하게 변할 수 있다(예컨대, 스펙트럼 필터를 교체함으로써). 조명 서브시스템은 상이한 또는 동일한 특성을 갖는 광을 상이하거나 동일한 입사각으로 순차적으로 또는 동시에 표본(202)에 지향시키기 위해 당업계에 공지된 임의의 다른 적절한 구성을 가질 수도 있다
일 실시형태에 있어서, 광원(203)은 광대역 플라즈마(BBP, broadband plasma) 소스를 포함할 수 있다. 이런 식으로, 광원(203)에 의해 생성되어 표본(202)으로 지향된 광은 광대역 광을 포함할 수 있다. 그런데, 광원은 레이저 등의 임의의 다른 적절한 광원을 포함할 수도 있다. 레이저는 당업계에 공지된 임의의 적절한 레이저를 포함할 수 있고, 당업계에 공지된 임의의 적절한 파장 또는 파장들에서 광을 생성하도록 구성될 수 있다. 뿐만 아니라, 레이저는 단색 또는 거의 단색의 광을 생성하도록 구성될 수도 있다. 이런 식으로, 레이저는 협대역 레이저일 수 있다. 광원(203)은 또한 다수의 개개 파장 또는 파장 대역에서 광을 생성하는 다색 광원을 포함할 수 있다.
광학 엘리먼트(204)로부터의 광은 렌즈(205)에 의해 표본(202)에 포커싱될 수 있다. 도 4에는 렌즈(205)가 단일 굴절 광학 엘리먼트로서 도시되고 있지만, 사실상, 렌즈(205)는 다수의 굴절 및/또는 반사 광학 엘리먼트를 포함할 수 있는데, 이들은 조합되어 광학 엘리먼트로부터의 광을 표본에 포커싱한다. 도 4에 도시되고 여기에 기술되는 조명 서브시스템은 임의의 다른 적절한 광학 엘리먼트(도시 생략)를 포함할 수도 있다. 이러한 광학 엘리먼트의 예는 편광 컴포넌트, 스펙트럼 필터, 공간 필터, 반사 광학 엘리먼트, 아포다이저, 빔 스플리터(예컨대, 빔 스플리터(213)), 애퍼처 등을 포함할 수 있는데, 이들은 당업계에 공지된 임의의 적절한 광학 엘리먼트를 포함할 수 있다. 뿐만 아니라, 광학 기반 서브시스템(201)은 광학 기반 출력을 생성하는 데 사용될 조명 유형에 따라 조명 서브시스템의 하나 이상의 엘리먼트를 변경하도록 구성될 수 있다.
광학 기반 서브시스템(201)은 표본(202)에서 광이 스캐닝되게 하도록 구성된 스캐닝 서브시스템도 포함할 수 있다. 예를 들어, 광학 기반 서브시스템(201)은 광학 기반 출력의 생성 동안 표본(202)이 배치되는 스테이지(206)를 포함할 수 있다. 그래서, 스테이지(206)는 표본(202)을 고정시킬 수 있다. 스캐닝 서브시스템은 표본(202)에 대해 광이 스캐닝되게 하는 방식으로 표본(202)을 이동시키도록 구성될 수 있는 임의의 적절한 기계식 및/또는 로봇식 어셈블리(스테이지(206)를 포함함)를 포함할 수 있다. 추가로 또는 대안으로, 광학 기반 서브시스템(201)은 광학 기반 서브시스템(201)의 하나 이상의 광학 엘리먼트가 표본(202)에 대해 광의 일부 스캐닝을 수행하는 방식으로 구성될 수 있다. 광은 사행형 경로(serpentine-like path) 또는 나선형 경로(spiral path)와 같은 임의의 적절한 방식으로 표본(202)에 대해 스캐닝될 수 있다.
광학 기반 서브시스템(201)은 하나 이상의 검출 채널을 더 포함한다. 하나 이상의 검출 채널 중 적어도 하나의 검출 채널은 광학 기반 서브시스템에 의한 표본(202)의 조명으로 표본(202)으로부터의 광을 검출하고 검출된 광에 반응하여 출력을 생성하도록 구성된 검출기를 포함한다. 예를 들어, 도 4에 도시하는 광학 기반 서브시스템(201)은 2개의 검출 채널을 포함하는데, 한 채널은 컬렉터(207), 엘리먼트(208), 및 검출기(209)에 의해 형성되고, 다른 채널은 컬렉터(210), 엘리먼트(211), 및 검출기(212)에 의해 형성된다. 도 4에 도시하는 바와 같이, 2개의 검출 채널은 상이한 수집 각도로 광을 수집 및 검출하도록 구성된다. 일부 경우에, 양 검출 채널은 산란광을 검출하도록 구성되고, 검출 채널은 표본(202)으로부터 상이한 각도로 산란되는 광을 검출하도록 구성된다. 그러나, 하나 이상의 검출 채널이 표본(202)으로부터 다른 유형의 광(예컨대, 반사광)을 검출하도록 구성될 수도 있다.
또한, 도 4에 도시하는 바와 같이, 양 검출 채널은 지면 내에 배치되는 것으로 도시되며 조명 서브시스템도 지면 내에 배치되는 것으로 도시된다. 따라서, 본 실시형태에서, 양 검출 채널은 입사면 내에 배치된다(예컨대, 입사면 내에 센터링된다). 그러나, 하나 이상의 검출 채널이 입사면 밖에 배치될 수도 있다. 예를 들어, 컬렉터(210), 엘리먼트(211), 및 검출기(212)에 의해 형성되는 검출 채널은 입사면으로부터 산란되는 광을 수집 및 검출하도록 구성될 수 있다. 이에, 이러한 검출 채널은 일반적으로 "사이드(side)" 채널로서 칭해지고, 이러한 사이드 채널은 입사면에 실질적으로 수직인 평면 내에 센터링될 수 있다.
도 4는 2개의 검출 채널을 포함하는 광학 기반 서브시스템(201)의 실시형태를 도시하고 있지만, 광학 기반 서브시스템(201)은 상이한 수의 검출 채널(예컨대, 단일 검출 채널 또는 2개 이상의 검출 채널)을 포함할 수도 있다. 그러한 한 경우에, 컬렉터(210), 엘리먼트(211), 및 검출기(212)에 의해 형성되는 검출 채널은 전술한 바와 같이 하나의 사이드 채널을 형성할 수 있고, 광학 기반 서브시스템(201)은 입사면의 반대편에 배치되는 또 다른 사이드 채널로서 형성된 추가 검출 채널(도시 생략)을 포함할 수 있다. 이에, 광학 기반 서브시스템(201)은 검출 채널을 포함할 수 있고 이 검출 채널은 컬렉터(207), 엘리먼트(208), 및 검출기(209)를 포함하고 입사면 내에 센터링되며 표본(202) 표면에 수직이거나 수직에 가까운 산란각으로 광을 수집 및 검출하도록 구성된다. 이 검출 채널은 이에 일반적으로 "탑(top)" 채널로서 칭해질 수 있고, 광학 기반 서브시스템(201)은 또한 전술한 바와 같이 구성된 2개 이상의 사이드 채널을 포함할 수 있다. 이와 같이, 광학 기반 서브시스템(201)은 적어도 2개의 채널(즉, 하나의 탑 채널 및 2개의 사이드 채널)을 포함할 수 있고, 적어도 3개의 채널 각각은 자신의 컬렉터를 갖고, 그 각각의 컬렉터는 다른 컬렉터 각각과는 상이한 산락각으로 광을 수집하도록 구성된다.
앞에서 상세하게 설명하였지만, 광학 기반 서브시스템(201)에 포함된 검출 채널 각각은 산란광을 검출하도록 구성될 수 있다. 이에, 도 4에 도시하는 광학 기반 서브시스템(201)은 표본(202)에 대해 암시야(DF, dark field) 출력 생성을 위해 구성될 수 있다. 그러나, 광학 기반 서브시스템(201)은 또한 또는 대안으로 표본(202)에 대해 명시야(BF, bright field) 출력 생성을 위해 구성되는 검출 채널을 포함할 수 있다. 다시 말해, 광학 기반 서브시스템(201)은 표본(202)으로부터 정반사되는 광을 검출하도록 구성되는 적어도 하나의 검출 채널을 포함할 수 있다. 따라서, 여기에서 설명하는 광학 기반 서브시스템(201)은 DF 이미징을 위해서만, BF 이미징을 위해서만, 또는 DF 및 BF 둘 다의 이미징을 위해서 구성될 수 있다. 도 4에는 각 컬렉터가 단일 굴절 광학 엘리먼트로서 도시되고 있지만, 각각의 컬렉터는 하나 이상의 굴절 광학 다이 및/또는 하나 이상의 반사 광학 엘리먼트를 포함할 수 있음을 이해해야 한다.
하나 이상의 검출 채널은 당업계에 공지된 임의의 적절한 검출기를 포함할 수 있다. 예를 들어, 검출기는 PMT(photo-multiplier tube), CCD(Charge Coupled Device), TDI(Time Delay Integration) 카메라, 및 당업계에 알려진 기타 적절한 검출기를 포함할 수 있다. 검출기는 비-이미징(non-imaging) 검출기 또는 이미징 검출기를 포함할 수 있다. 이러한 방식으로, 검출기가 비-이미징 검출기인 경우, 각각의 검출기는 강도(intensity) 등의 산란된 광의 특정 특성을 검출하도록 구성될 수 있지만, 이미징면 내의 위치의 함수와 같은 특성을 검출하도록 구성되지 못할 수도 있다. 이와 같이, 광학 기반 서브시스템의 검출 채널 각각에 포함된 검출기 각각에 의해 생성되는 출력은 신호 또는 데이터일 수는 있지만, 이미지 신호 또는 이미지 데이터는 아니다. 이러한 경우에, 프로세서(214)와 같은 프로세서는 검출기의 비-이미징 출력으로부터 표본(202)의 이미지를 생성하도록 구성될 수 있다. 그러나, 다른 경우에, 검출기는 이미징 신호 또는 이미지 데이터를 생성하도록 구성되는 이미징 검출기로서 구성될 수도 있다. 따라서, 광학 기반 서브시스템은 여기에 설명하는 광학 이미지 또는 다른 광학 기반 출력을 다수의 방식으로 생성하도록 구성될 수 있다.
도 4는 여기에서 설명하는 시스템 실시형태에 포함될 수 있고 여기에서 설명하는 시스템 실시형태에 의해 사용되는 광학 기반 출력을 생성할 수 있는 광학 기반 서브시스템(201)의 구성을 개괄적으로 예시하기 위해 여기에 제공되는 것임을 알아야 한다. 여기에서 설명하는 광학 기반 서브시스템(201) 구성은 상업용 출력 취득 시스템을 설계할 때 통상적으로 수행되는 바와 같이 광학 기반 서브시스템(201)의 성능을 최적화하도록 변경될 수 있다. 또한, 여기에 설명하는 시스템은 기존의 시스템을 사용하여(예컨대, 기존의 시스템에 여기에 설명하는 기능을 부가함으로써) 구현될 수도 있다. 그러한 일부 시스템의 경우, 여기에 설명하는 방법은 시스템의 선택적 기능으로서(예컨대, 시스템의 다른 기능에 더하여) 제공될 수 있다. 한편, 여기에 설명하는 시스템은 완전히 새로운 시스템을 제공하기 위해 "맨 처음부터(from scratch)" 설계될 수도 있다.
프로세서(214)는 프로세서(214)가 출력을 수신할 수 있도록 임의의 적절한 방식으로(예컨대, 유선 및/또는 무선 전송 매체를 포함할 수 있는 하나 이상의 전송 매체를 통해) 시스템(200)의 컴포넌트에 결합될 수 있다. 프로세서(214)는 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다. 시스템(200)은 프로세서(214)로부터 명령어 또는 기타 정보를 수신할 수 있다. 선택사항으로, 프로세서(214) 및/또는 전자 데이터 저장 유닛(215)은 추가 정보를 수신하거나 명령어를 전송하기 위해 웨이퍼 검사 툴, 웨이퍼 계측 툴, 또는 웨이퍼 검토 툴(도시 생략)과 전자 통신할 수 있다. 예를 들어, 프로세서(214) 및/또는 전자 데이터 저장 유닛(215)은 SEM와 전자 통신할 수 있다.
여기에 설명하는 프로세서(214), 다른 시스템, 또는 다른 서브시스템은 퍼스널 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 어플라이언스, 인터넷 어플라이언스, 또는 기타 디바이스를 포함해 다양한 시스템의 일부일 수 있다. 서브시스템(들) 또는 시스템(들)은 또한 당업계에 공지된 병렬 프로세서 등의 임의의 적합한 프로세서를 포함할 수 있다. 또한, 서브시스템(들) 또는 시스템(들)은 고속 프로세싱 및 소프트웨어를 구비한 플랫폼을, 독립형 또는 네트워크형 툴로서 포함할 수 있다.
프로세서(214) 및 전자 데이터 저장 유닛(215)은 시스템(200) 또는 다른 디바이스에 또는 그렇지 않으면 그 일부에 배치될 수 있다. 일례로, 프로세서(214) 및 전자 데이터 저장 유닛(215)은 독립형 제어 유닛의 일부일 수도 또는 집중화된 품질 제어 유닛에 있을 수도 있다. 다수의 프로세서(214) 또는 전자 데이터 저장 유닛(215)이 사용될 수도 있다.
프로세서(214)는 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합에 의해 실제로 구현될 수 있다. 또한, 여기에 설명하는 그것의 기능은 하나의 유닛에 의해 수행되거나, 상이한 컴포넌트로 분할되어, 그 각각은 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의해 순차로 구현될 수 있다. 프로세서(214)가 다양한 방법 및 기능을 구현하기 위한 프로그램 코드 또는 명령어는 전자 데이터 저장 유닛(215) 내의 메모리 또는 기타 메모리와 같은 판독 가능 저장 매체에 저장될 수 있다.
시스템(200)이 복수의 프로세서(214)를 포함하면, 서브시스템들 사이에 이미지, 데이터, 정보, 명령어 등을 전송할 수 있도록 상이한 서브시스템이 서로 결합될 수 있다. 예를 들어, 하나의 서브시스템은 당업계에 공지된 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있는 임의의 적합한 전송 매체에 의해 추가 서브시스템(들)에 의해 결합될 수 있다. 이러한 서브시스템들 중 2 이상은 또한 공유된 컴퓨터 판독 가능 저장 매체(도시되지 않음)에 의해 효과적으로 결합될 수 있다.
프로세서(214)는 시스템(200)의 출력 또는 다른 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다. 예를 들어, 프로세서(214)는 출력을 전자 데이터 저장 유닛(215) 또는 다른 저장 매체에 전송하도록 구성될 수 있다. 프로세서(214)는 여기에 설명한 대로 또한 구성될 수도 있다.
프로세서(214)는 여기에 설명하는 실시형태 중 임의의 것에 따라 구성될 수 있다. 프로세서(214)는 시스템(200)의 출력을 사용하여 또는 다른 소스로부터의 이미지 또는 데이터를 사용하여 다른 기능 또는 추가 단계를 수행하도록 구성될 수 있다.
여기에 설명한 시스템(200) 및 방법의 다양한 단계, 기능, 및/또는 동작은 다음의 것: 전자 회로, 로직 게이트, 멀티플렉서, 프로그래머블 로직 디바이스, ASIC, 아날로그 또는 디지털 컨트롤/스위치, 마이크로컨트롤러, 또는 컴퓨팅 시스템, 중 하나 이상에 의해 수행된다. 여기에 설명한 방법을 구현하는 프로그램 명령어는 캐리어 매체를 통해 전송될 수도 또는 캐리어 매체 상에 저장될 수도 있다. 캐리어 매체는 리드 온리 메모리, 랜덤 액세스 메모리, 자기 또는 광학 디스크, 비휘발성 메모리, 솔리드 스테이트 메모리, 자기 테이프 등과 같은 저장 매체를 포함할 수 있다. 캐리어 매체는 와이어, 케이블, 또는 무선 전송 링크와 같은 전송 매체를 포함할 수 있다. 일례로 본 개시내용 전반에서 설명한 다양한 단계들은 단일 프로세서(214), 또는 대안으로 다수의 프로세서(214)에 의해 수행될 수 있다. 또한, 시스템(200)의 상이한 서브시스템들은 하나 이상의 컴퓨터 또는 로직 시스템을 포함할 수 있다. 그러므로, 앞의 설명은 예시일뿐이며 본 개시내용에 대한 제한으로서 해석되어서는 안 된다.
일례로 프로세서(214)는 시스템(200)과 통신한다. 프로세서(214)는 1D 오프셋 보정에 따라 웨이퍼 상의 다이의 제1 이미지에 대한 하나 이상의 케어 영역을 결정하도록 구성된다. 1D 오프셋 보정은 이미지 프레임 각각에 대해 제1 이미지와 제2 이미지(예컨대, 런타임 이미지) 사이의 1D 오프셋에 기초하고 1D 오프셋 보정은 이미지 프레임 각각에 대해 설계와 제2 이미지 사이의 1D 오프셋에 기초한다. 케어 영역은 설계에 정렬되는 차원에 대해 제로 경계(zero border)를 가질 수 있다.
프로세서(214)는 또한: 다이의 제1 이미지에서 1D 고유 타겟을 찾고; 1D 고유 타겟에 기초하여 각각의 이미지 프레임에 대해 설계 대 이미지 1D 오프셋을 결정하고; 1D 고유 타겟 각각에서 제2 이미지에 대한 제1 이미지의 정렬을 수행하고; 각각의 이미지 프레임에 대해 제1 이미지와 제2 이미지 사이의 1D 오프셋을 결정하고; 각각의 이미지 프레임에 대해 설계와 제2 이미지 사이의 1D 오프셋을 결정하도록 구성될 수 있다. 1D 고유 타겟은 제1 이미지에서 다이에 걸쳐 고르게 분포될 수 있다.
프로세서(214)는 또한: 1D 고유 타겟 각각에 대한 설계를 수신하고; 설계로부터 렌더링된 이미지를 생성하고; 1D 고유 타겟 각각에서 렌더링된 이미지와 제1 이미지의 1D 정렬을 수행하도록 구성될 수 있다.
프로세서(214)는 또한: 예시 타겟으로부터 이미지 렌더링 파라미터를 학습하고 렌더링된 이미지를 생성하는 중에 이미지 렌더링 파라미터를 적용하도록 구성될 수 있다.
프로세서(214)는 또한 에너지빔으로 다이의 전체를 스캔하기 위한 명령을 전송하고 검출기로부터의 정보를 사용하여 다이의 전체의 스캔에 기초하여 제1 이미지를 생성하도록 구성될 수 있다.
추가 실시형태는 여기에 개시한 웨이퍼 검사를 위한 컴퓨터 구현 방법을 수행하기 위해 컨트롤러 상에서 실행 가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독 가능 매체에 관한 것이다. 특히, 도 4에 도시하는 바와 같이, 전자 데이터 저장 유닛(215) 또는 다른 저장 매체는 프로세서(214) 상에서 실행 가능한 프로그램 명령어를 포함하는 비일시적 컴퓨터 판독 가능 매체를 포함할 수 있다. 컴퓨터 구현 방법은 방법(100)을 포함한 여기에 설명하는 임의의 방법(들)의 임의의 단계(들)을 포함할 수 있다.
프로그램 명령어는 무엇보다도 프로시저 기반의 기술, 컴포넌트 기반의 기술, 및/또는 객체 지향 기술을 비롯한 다양한 방식 중 임의의 것으로 구현될 수 있다. 예를 들어, 프로그램 명령어는 원하는 대로, ActiveX 컨트롤, C++ 객체, JavaBeans, MFC(Microsoft Foundation Classes), SSE(Streaming SIMD Extension) 또는 기타 기술 또는 방법론을 사용하여 구현될 수 있다.
광자빔과 관련하여 논의되었지만, 여기에 개시하는 방법의 실시형태는 전자빔으로 수행될 수 있다. 이에, 시스템은 전자빔 소스, 스테이지, 및 검출기를 구비한 전자빔 시스템일 수 있다.
방법의 단계 각각은 여기에 설명한 대로 수행될 수 있다. 방법은 또한 여기에 설명하는 프로세서 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 기타 단계(들)를 포함할 수 있다. 단계들은 여기에 설명하는 임의의 실시형태에 따라 구성될 수 있는 하나 이상의 컴퓨터 시스템에 의해 수행될 수 있다. 또한, 전술한 방법은 여기에 설명하는 임의의 시스템 실시형태에 의해 수행될 수도 있다.
하나 이상의 특정 실시형태와 관련하여 본 개시내용을 설명하였지만, 본 개시내용의 다른 실시형태는 본 개시내용의 범위를 벗어나지 않고 이루어질 수 있음을 이해할 것이다. 따라서, 본 개시내용은 첨부하는 청구범위 및 그것의 적절한 해석에 의해서만 제한되는 것으로 간주된다.
Claims (19)
- 시스템에 있어서,
에너지빔을 생성하는 에너지 소스;
상기 에너지빔의 경로에서 웨이퍼를 고정시키도록 구성된 스테이지;
상기 스테이지 상의 웨이퍼로부터 반사된 상기 에너지빔을 수광하는 검출기; 및
상기 검출기와 전자 통신하는 프로세서
를 포함하고, 상기 프로세서는:
1D 오프셋 보정(offset correction)에 따라 상기 웨이퍼 상의 다이의 제1 이미지에 대한 하나 이상의 케어 영역(care area)을 결정하도록 구성되고,
상기 1D 오프셋 보정은 이미지 프레임 각각에 대해 상기 제1 이미지와 제2 이미지 사이의 1D 오프셋에 기초하며, 상기 1D 오프셋 보정은 또한 상기 이미지 프레임 각각에 대해 설계와 제2 이미지 사이의 1D 오프셋에 기초하는, 시스템. - 제1항에 있어서, 상기 에너지 소스는 광원이고 상기 에너지빔은 광자빔인, 시스템.
- 제1항에 있어서, 상기 제2 이미지는 런타임 이미지인, 시스템.
- 제1항에 있어서, 상기 하나 이상의 케어 영역 각각은 상기 설계에 정렬되는 차원에 대해 제로 경계(zero border)를 갖고, 상기 하나 이상의 케어 영역 각각은 다른 차원에 대해 레거시 경계(legacy border)를 갖는, 시스템.
- 제1항에 있어서, 상기 프로세서는 또한:
상기 다이의 제1 이미지에서 1D 고유 타겟(unique target)을 찾고;
상기 1D 고유 타겟에 기초하여 각각의 이미지 프레임에 대해 설계 대 이미지(design-to-image) 1D 오프셋을 결정하고;
상기 1D 고유 타겟 각각에서 제2 이미지에 대한 상기 제1 이미지의 정렬을 수행하고;
각각의 이미지 프레임에 대해 상기 제1 이미지와 상기 제2 이미지 사이의 1D 오프셋을 결정하고;
각각의 이미지 프레임에 대해 설계와 상기 제2 이미지 사이의 1D 오프셋을 결정하도록 구성되는, 시스템. - 제5항에 있어서, 상기 프로세서는 또한:
상기 1D 고유 타겟 각각에 대한 설계를 수신하고;
상기 설계로부터 렌더링된 이미지를 생성하고;
상기 1D 고유 타겟 각각에서 상기 렌더링된 이미지와 상기 제1 이미지의 1D 정렬을 수행하도록 구성되는, 시스템. - 제6항에 있어서, 상기 프로세서는 또한 예시 타겟으로부터 이미지 렌더링 파라미터를 학습하고 상기 렌더링된 이미지를 생성하는 중에 상기 이미지 렌더링 파라미터를 적용하도록 구성되는, 시스템.
- 제5항에 있어서, 상기 1D 고유 타겟은 상기 제1 이미지에서 상기 다이에 걸쳐 고르게 분포되어 있는, 시스템.
- 제1항에 있어서, 상기 프로세서는 또한:
상기 에너지빔으로 상기 다이의 전체를 스캐닝하기 위한 명령을 전송하고;
상기 검출기로부터의 정보를 사용하여 상기 다이의 전체의 스캐닝에 기초해 상기 제1 이미지를 생성하도록 구성되는, 시스템. - 방법에 있어서,
프로세서를 사용하여, 1D 오프셋 보정에 따라 다이의 제1 이미지에 대한 하나 이상의 케어 영역을 결정하는 단계를 포함하고,
상기 1D 오프셋 보정은 이미지 프레임 각각에 대해 상기 제1 이미지와 제2 이미지 사이의 1D 오프셋에 기초하며, 상기 1D 오프셋 보정은 또한 상기 이미지 프레임 각각에 대해 설계와 제2 이미지 사이의 1D 오프셋에 기초하는, 방법. - 제10항에 있어서, 상기 제2 이미지는 런타임 이미지인, 방법.
- 제10항에 있어서, 상기 하나 이상의 케어 영역 각각은 상기 설계에 정렬되는 차원에 대해 제로 경계를 갖고, 상기 하나 이상의 케어 영역 각각은 다른 차원에 대해 레거시 경계를 갖는, 방법.
- 제10항에 있어서,
상기 프로세서를 사용하여, 상기 다이의 제1 이미지에서 1D 고유 타겟을 찾는 단계;
상기 프로세서를 사용하여, 상기 1D 고유 타겟에 기초해 각각의 이미지 프레임에 대해 설계 대 이미지 1D 오프셋을 결정하는 단계;
상기 프로세서를 사용하여, 상기 1D 고유 타겟 각각에서 제2 이미지에 대한 상기 제1 이미지의 정렬을 수행하는 단계;
상기 프로세서를 사용하여, 각각의 이미지 프레임에 대해 상기 제1 이미지와 상기 제2 이미지 사이의 1D 오프셋을 결정하는 단계; 및
상기 프로세서를 사용하여, 각각의 이미지 프레임에 대해 설계와 상기 제2 이미지 사이의 1D 오프셋을 결정하는 단계를 더 포함하는, 방법. - 제13항에 있어서,
상기 프로세서에서 상기 1D 고유 타겟 각각에 대한 설계를 수신하는 단계;
상기 프로세서를 사용하여, 상기 설계로부터 렌더링된 이미지를 생성하는 단계; 및
상기 프로세서를 사용하여, 상기 1D 고유 타겟 각각에서 상기 렌더링된 이미지와 상기 제1 이미지의 1D 정렬을 수행하는 단계를 더 포함하는, 방법. - 제14항에 있어서, 예시 타겟으로부터 이미지 렌더링 파라미터를 학습하는 단계 및 상기 렌더링된 이미지를 생성하는 단계 중에 상기 이미지 렌더링 파라미터를 적용하는 단계를 더 포함하는, 방법.
- 제13항에 있어서, 상기 1D 고유 타겟은 상기 제1 이미지에서 상기 다이에 걸쳐 고르게 분포되어 있는, 방법.
- 제13항에 있어서, 상기 제1 이미지를 생성하기 위해 에너지빔으로 다이의 전체를 스캐닝하는 단계를 더 포함하는, 방법.
- 제17항에 있어서, 상기 에너지빔은 광자빔인, 방법.
- 프로세서로 하여금 제10항의 방법을 실행하게 명령하도록 구성된 프로그램을 저장한 비일시적 컴퓨터 판독 가능 매체.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/578,917 | 2019-09-23 | ||
| US16/578,917 US11113827B2 (en) | 2019-09-23 | 2019-09-23 | Pattern-to-design alignment for one-dimensional unique structures |
| PCT/US2020/051349 WO2021061501A1 (en) | 2019-09-23 | 2020-09-18 | Pattern-to-design alignment for one-dimensional unique structures |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220070464A true KR20220070464A (ko) | 2022-05-31 |
Family
ID=74881254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227012858A KR20220070464A (ko) | 2019-09-23 | 2020-09-18 | 1차원 고유 구조에 대한 패턴 대 설계 정렬 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11113827B2 (ko) |
| KR (1) | KR20220070464A (ko) |
| CN (1) | CN114424245A (ko) |
| TW (1) | TW202125760A (ko) |
| WO (1) | WO2021061501A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220301133A1 (en) * | 2021-03-16 | 2022-09-22 | Kla Corporation | Segmentation of design care areas with a rendered design image |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0853856B1 (en) | 1995-10-02 | 2004-12-22 | KLA-Tencor Corporation | Alignment correction prior to image sampling in inspection systems |
| US7813559B2 (en) | 2001-11-13 | 2010-10-12 | Cyberoptics Corporation | Image analysis for pick and place machines with in situ component placement inspection |
| US7034296B2 (en) | 2001-11-21 | 2006-04-25 | Hitachi High-Technologies Corporation | Method of forming a sample image and charged particle beam apparatus |
| JP2006250845A (ja) * | 2005-03-14 | 2006-09-21 | Topcon Corp | パターン欠陥検査方法とその装置 |
| JP6045588B2 (ja) | 2011-08-23 | 2016-12-14 | エーエスエムエル ネザーランズ ビー．ブイ． | メトロロジ方法及び装置並びにデバイス製造方法 |
| US9454072B2 (en) | 2012-11-09 | 2016-09-27 | Kla-Tencor Corporation | Method and system for providing a target design displaying high sensitivity to scanner focus change |
| US10127653B2 (en) * | 2014-07-22 | 2018-11-13 | Kla-Tencor Corp. | Determining coordinates for an area of interest on a specimen |
| US9766186B2 (en) * | 2014-08-27 | 2017-09-19 | Kla-Tencor Corp. | Array mode repeater detection |
| US9830421B2 (en) | 2014-12-31 | 2017-11-28 | Kla-Tencor Corp. | Alignment of inspection to design using built in targets |
| US10074167B2 (en) * | 2015-12-06 | 2018-09-11 | Kla-Tencor Corporation | Reducing registration and design vicinity induced noise for intra-die inspection |
| US9984454B2 (en) * | 2016-04-22 | 2018-05-29 | Kla-Tencor Corporation | System, method and computer program product for correcting a difference image generated from a comparison of target and reference dies |
| US9748128B1 (en) * | 2016-06-01 | 2017-08-29 | Micron Technology, Inc. | Systems and methods for wafer alignment |
| US10402688B2 (en) * | 2016-12-07 | 2019-09-03 | Kla-Tencor Corporation | Data augmentation for convolutional neural network-based defect inspection |
| US10572991B2 (en) * | 2017-11-07 | 2020-02-25 | Kla-Tencor Corporation | System and method for aligning semiconductor device reference images and test images |
-
2019
- 2019-09-23 US US16/578,917 patent/US11113827B2/en active Active
-
2020
- 2020-09-18 CN CN202080065978.XA patent/CN114424245A/zh active Pending
- 2020-09-18 KR KR1020227012858A patent/KR20220070464A/ko active IP Right Grant
- 2020-09-18 WO PCT/US2020/051349 patent/WO2021061501A1/en active Application Filing
- 2020-09-22 TW TW109132691A patent/TW202125760A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US11113827B2 (en) | 2021-09-07 |
| TW202125760A (zh) | 2021-07-01 |
| US20210090271A1 (en) | 2021-03-25 |
| WO2021061501A1 (en) | 2021-04-01 |
| CN114424245A (zh) | 2022-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102438828B1 (ko) | 설계 기반의 정렬의 성능 모니터링 | |
| CN111819596B (zh) | 组合模拟及光学显微术以确定检验模式的方法和*** | |
| KR102408317B1 (ko) | 다이-다이 검사를 위한 적응형 케어 영역들 | |
| US11783470B2 (en) | Design-assisted inspection for DRAM and 3D NAND devices | |
| KR20200141524A (ko) | 반도체 웨이퍼의 리피터 결함 포착 | |
| TW202206805A (zh) | 用於光學目標檢索之光學影像對比度量 | |
| KR20220070464A (ko) | 1차원 고유 구조에 대한 패턴 대 설계 정렬 | |
| KR20230026359A (ko) | 다중 수집 채널로부터의 정보의 결합에 의한 디자인 대 웨이퍼 이미지 상관 관계 | |
| US20230075297A1 (en) | Wafer alignment improvement through image projection-based patch-to-design alignment | |
| US20230122514A1 (en) | Laser Anneal Pattern Suppression | |
| US11776859B2 (en) | Care area based swath speed for throughput and sensitivity improvement | |
| KR20240088635A (ko) | 레이저 어닐링 패턴 억제 | |
| US20240221141A1 (en) | Pattern segmentation for nuisance suppression | |
| WO2022266155A1 (en) | Image contrast metrics for deriving and improving imaging conditions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |