KR20220070411A - Gate driving circuit and display device using the same - Google Patents
Gate driving circuit and display device using the same Download PDFInfo
- Publication number
- KR20220070411A KR20220070411A KR1020220062071A KR20220062071A KR20220070411A KR 20220070411 A KR20220070411 A KR 20220070411A KR 1020220062071 A KR1020220062071 A KR 1020220062071A KR 20220062071 A KR20220062071 A KR 20220062071A KR 20220070411 A KR20220070411 A KR 20220070411A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- gate
- scan
- electrode
- driving circuit
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 32
- 101100102598 Mus musculus Vgll2 gene Proteins 0.000 description 23
- 102100023477 Transcription cofactor vestigial-like protein 2 Human genes 0.000 description 23
- 101100102583 Schizosaccharomyces pombe (strain 972 / ATCC 24843) vgl1 gene Proteins 0.000 description 22
- 102100023478 Transcription cofactor vestigial-like protein 1 Human genes 0.000 description 22
- 208000032005 Spinocerebellar ataxia with axonal neuropathy type 2 Diseases 0.000 description 21
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 21
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 16
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 16
- 230000004044 response Effects 0.000 description 7
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 6
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000007667 floating Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
본 명세서는 게이트 구동회로 및 이를 이용한 표시장치로서, 보다 구체적으로는 게이트 구동회로를 구성하는 트랜지스터의 개수를 최소화하여 네로우 베젤의 표시장치를 구현하기 위한 게이트 구동회로 및 이를 이용한 표시장치에 관한 것이다. The present specification relates to a gate driving circuit and a display device using the same, and more particularly, to a gate driving circuit for implementing a narrow bezel display device by minimizing the number of transistors constituting the gate driving circuit, and a display device using the same. .
현재 다양한 표시장치(display device)들이 개발 및 시판되고 있다. 예를 들어, 액정 표시장치(liquid crystal display device; LCD), 전계방출 표시장치(field emission display device; FED), 전기영동 표시장치(electro phoretic display device; EPD), 전기습윤 표시장치(electro-wetting display device; EWD), 유기발광 표시장치(organic light emitting display device; OLED), 및 양자점 표시장치(quantum dot display device; QD) 등의 표시장치들이 있다.Currently, various display devices are being developed and marketed. For example, a liquid crystal display device (LCD), a field emission display device (FED), an electrophoretic display device (EPD), an electro-wetting display device (electro-wetting display device) There are display devices such as a display device (EWD), an organic light emitting display device (OLED), and a quantum dot display device (QD).
표시장치들을 구현하기 위한 다양한 기술이 개발되고 다양한 제품들이 양산됨에 따라, 표시장치를 동작하기 위한 기술보다는 소비자가 원하는 디자인을 구현하기 위한 기술 위주로 발전하고 있다. 그 중 한가지는 표시화면을 극대화하는 것이다. 이는 표시화면을 둘러싸고 있는 비표시영역, 즉 베젤(bezel)을 최소화하고 표시화면의 크기를 최대화하여 사용자로 하여금 표시화면에 대한 몰입감을 향상시킬 수 있고, 제품의 디자인을 다양화할 수 있기 때문이다.As various technologies for realizing display devices are developed and various products are mass-produced, technologies for realizing a design desired by consumers rather than technologies for operating display devices are being developed. One of them is to maximize the display screen. This is because the non-display area surrounding the display screen, that is, the bezel, is minimized and the size of the display screen is maximized, so that the user can improve immersion in the display screen and the design of the product can be diversified.
베젤에는 표시화면을 구성하는 화소 어레이(pixel array)에 구동 신호를 전달하기 위한 구동회로들이 배치된다. 구동회로들로부터 제공받은 신호가 화소회로를 구동시키면 화소 어레이가 발광하게 된다. 화소회로의 게이트 라인에 게이트 신호를 전달하기 위해서 게이트 구동회로가 배치되고, 화소회로의 데이터 라인에 데이터 신호를 전달하기 위해서 데이터 구동회로가 배치된다. 게이트 구동회로는 화소회로의 스캔 트랜지스터들 또는 스위치 트랜지스터들의 게이트 전극을 제어하기 위한 스캔 구동회로 및 에미션 트랜지스터들의 게이트 전극을 제어하기 위한 에미션 구동회로를 포함할 수 있다. 따라서, 게이트 구동회로 및 데이터 구동회로가 배치되는 면적을 줄임으로써 베젤을 최소화할 수 있다. Driving circuits for transmitting a driving signal to a pixel array constituting a display screen are disposed on the bezel. When the signal provided from the driving circuits drives the pixel circuit, the pixel array emits light. A gate driving circuit is disposed to transmit a gate signal to a gate line of the pixel circuit, and a data driving circuit is disposed to transmit a data signal to a data line of the pixel circuit. The gate driving circuit may include a scan driving circuit for controlling the gate electrodes of scan transistors or switch transistors of the pixel circuit and an emission driving circuit for controlling the gate electrodes of the emission transistors. Accordingly, the bezel can be minimized by reducing the area in which the gate driving circuit and the data driving circuit are arranged.
표시장치의 해상도가 증가하고 소비전력이 증가함에 따라 표시장치의 소비전력을 감소시키기 위한 기술이 개발되고 있다. 소비전력을 감소시키기 위해서 특정기간 동안에는 프레임 레이트(frame rate)를 낮추어 화소들을 저속 구동할 수 있다. 예를 들어, 모바일(mobile) 모델의 경우 실사용 모드에서는 60Hz, 120Hz등 정상 구동을 하고 대기모드에서는 1Hz등의 구동을 함으로써 소비전력을 감소시킬 수 있다.As the resolution of the display device increases and power consumption increases, a technology for reducing the power consumption of the display device is being developed. In order to reduce power consumption, the pixels may be driven at a low speed by lowering a frame rate during a specific period. For example, in the case of a mobile model, power consumption can be reduced by operating normally at 60 Hz and 120 Hz in the actual use mode and operating at 1 Hz in the standby mode.
저속 구동시에는 데이터 업데이트 주기가 길어지기 때문에 화소에서 누설 전류(leakage current)가 발생되면 플리커(flicker)가 보일 수 있다. 따라서, 오프(off) 기간이 긴 스위치 트랜지스터를 오프 전류(off current)가 낮은 n타입 산화물 트랜지스터로 사용하면 저속 구동에서 누설 전류를 줄여 플리커 현상을 줄일 수 있다. 그리고, 화소회로의 구동 트랜지스터의 경우 이동도가 높아 에너지 소비전력이 낮고 신뢰성이 우수한 p타입 다결정 트랜지스터로 구현할 수 있다. 즉, n타입 트랜지스터와 p타입 트랜지스터를 모두 포함하는 화소회로가 배치된 표시패널의 경우, n타입 트랜지스터와 p타입 트랜지스터를 제어하기 위해 각각 별도의 스캔 구동회로가 필요하다. 또한, n타입 트랜지스터와 p타입 트랜지스터는 서로 턴온 전압이 다르므로 스캔 구동회로 중 어느 하나는 인버터(inverter)를 포함해야 한다. 표시패널에 스캔 구동회로, 에미션 구동회로 외에 인버터를 더 포함함으로써 게이트 구동회로가 차지하는 면적이 증가하므로 네로우 베젤(narrow bezel) 표시장치를 구현하는데 어려움이 있다. During low-speed driving, since the data update period is long, flicker may be seen when a leakage current is generated in the pixel. Accordingly, when a switch transistor having a long off period is used as an n-type oxide transistor having a low off current, the flicker phenomenon can be reduced by reducing leakage current in low-speed driving. In addition, the driving transistor of the pixel circuit can be implemented as a p-type polycrystalline transistor having high mobility, low energy consumption, and excellent reliability. That is, in the case of a display panel in which a pixel circuit including both an n-type transistor and a p-type transistor is disposed, separate scan driving circuits are required to control the n-type transistor and the p-type transistor. In addition, since the n-type transistor and the p-type transistor have different turn-on voltages, one of the scan driving circuits must include an inverter. Since the area occupied by the gate driving circuit increases by including an inverter in addition to the scan driving circuit and the emission driving circuit in the display panel, it is difficult to implement a narrow bezel display device.
이에 본 명세서의 발명자들은 위에서 언급한 문제점들을 인식하고, 게이트 구동회로의 크기를 최소화하기 위한 게이트 구동회로를 고안하고, 이를 적용한 표시장치를 발명하였다.Accordingly, the inventors of the present specification have recognized the above-mentioned problems, devised a gate driving circuit to minimize the size of the gate driving circuit, and invented a display device to which the same is applied.
본 명세서의 실시예에 따른 해결 과제는 n타입 트랜지스터 및 p타입 트랜지스터를 모두 포함하는 표시장치에서 n타입 트랜지스터 또는 p타입 트랜지스터의 게이트 전극에 게이트 전압을 제공하기 위해 인버터를 포함하지 않는 게이트 구동회로를 제공하는 것이다.A problem to be solved according to an embodiment of the present specification is to provide a gate driving circuit that does not include an inverter to provide a gate voltage to a gate electrode of an n-type transistor or a p-type transistor in a display device including both an n-type transistor and a p-type transistor. will provide
본 명세서의 실시예에 따른 해결 과제는 n타입 트랜지스터 및 p타입 트랜지스터를 모두 포함하는 표시장치에서 n타입 트랜지스터 또는 p타입 트랜지스터의 게이트 전극에 게이트 전압을 제공하기 위한 게이트 구동회로의 구성요소를 최소화하여 게이트 구동회로의 신뢰성을 향상시킬 수 있는 표시장치를 제공하는 것이다.The problem to be solved according to the embodiment of the present specification is to minimize the components of a gate driving circuit for providing a gate voltage to the gate electrode of an n-type transistor or a p-type transistor in a display device including both an n-type transistor and a p-type transistor. An object of the present invention is to provide a display device capable of improving the reliability of a gate driving circuit.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The tasks of the present specification are not limited to the tasks mentioned above, and other tasks not mentioned will be clearly understood by those skilled in the art from the following description.
본 명세서의 일 실시예에 따른 표시장치에 있어서, 표시장치는 표시영역 및 비표시영역을 포함하는 기판, 표시영역에 있는 화소회로, 및 비표시영역에서 서로 반전된 출력 신호를 발생시키는 한 쌍의 스캔 구동회로를 포함하고, 화소회로는 적어도 하나의 n타입 트랜지스터 및 적어도 하나의 p타입 트랜지스터를 포함하며, 한 쌍의 스캔 구동회로 중 어느 하나는, 제1 노드에 게이트 전극이 연결된 제1 트랜지스터, 제2 노드에 게이트 전극이 연결된 제2 트랜지스터 및 제4 트랜지스터, 및 제1 출력 신호가 출력되는 노드에 게이트 전극이 연결된 제3 트랜지스터를 포함하고, 제1 트랜지스터 및 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터는 각각 직렬연결되며, 제1 출력 신호는 제3 트랜지스터 및 제4 트랜지스터가 서로 공유하는 노드에서 발생하는 제2 출력 신호가 반전됨으로써, n타입 트랜지스터 및 p타입 트랜지스터에 게이트 신호를 제공할 수 있는 게이트 구동회로의 구성요소를 최소화하여 신뢰성을 향상시키고, 게이트 구동회로가 배치되는 면적을 감소시킬 수 있으므로 네로우 베젤의 표시장치를 구현할 수 있다.In the display device according to the exemplary embodiment of the present specification, the display device includes a substrate including a display area and a non-display area, a pixel circuit in the display area, and a pair of output signals that are inverted to each other in the non-display area. a first transistor including a scan driving circuit, wherein the pixel circuit includes at least one n-type transistor and at least one p-type transistor, any one of the pair of scan driving circuits having a gate electrode connected to a first node; a second transistor and a fourth transistor having a gate electrode connected to a second node, and a third transistor having a gate electrode connected to a node from which a first output signal is output, the first transistor and the second transistor, the third transistor and the third transistor Each of the 4 transistors is connected in series, and the first output signal can provide a gate signal to the n-type transistor and the p-type transistor by inverting the second output signal generated at a node shared by the third and fourth transistors. By minimizing the components of the gate driving circuit, reliability is improved, and the area in which the gate driving circuit is disposed can be reduced, so that a narrow-bezel display device can be realized.
본 명세서의 일 실시예에 따른 게이트 구동회로에 있어서, 게이트 구동회로는 기판 상에 있는 제1 스캔 구동회로 및 제2 스캔 구동회로를 포함하고, 제1 스캔 구동회로 및 제2 스캔 구동회로는 각각 복수의 제1 스캔 스테이지들 및 복수의 제2 스캔 스테이지들을 포함하며, 복수의 제1 스캔 스테이지들 및 복수의 제2 스캔 스테이지들 중 n(n은 자연수)번째 제1 스캔 스테이지 및 n번째 제2 스캔 스테이지에 있어서, n번째 제1 스캔 스테이지 및 n번째 제2 스캔 스테이지는 각각 서로 직렬연결된 제1 트랜지스터 및 제2 트랜지스터를 포함하여 구성된 동일한 회로를 포함하고, n번째 제1 스캔 스테이지는 제2 트랜지스터의 게이트 전극에 연결된 제4 트랜지스터, 및 제1 트랜지스터와 제2 트랜지스터가 공유하는 노드에 게이트 전극이 연결된 제3 트랜지스터를 포함하며, n번째 제1 스캔 스테이지의 출력 신호는 n번째 제2 스캔 스테이지의 출력 신호가 반전됨으로써, 서로 반전된 출력 신호를 발생시킬 수 있는 게이트 구동회로의 구성요소를 최소화하여 게이트 구동회로의 신뢰성을 향상시킬 수 있다.In the gate driving circuit according to an embodiment of the present specification, the gate driving circuit includes a first scan driving circuit and a second scan driving circuit on a substrate, and the first scan driving circuit and the second scan driving circuit are each It includes a plurality of first scan stages and a plurality of second scan stages, and among the plurality of first scan stages and the plurality of second scan stages, an n-th first scan stage and an n-th second scan stage (n is a natural number) In the scan stage, an n-th first scan stage and an n-th second scan stage each include the same circuit comprising a first transistor and a second transistor connected in series with each other, and the n-th first scan stage includes a second transistor a fourth transistor connected to the gate electrode of By inverting the output signal, it is possible to improve the reliability of the gate driving circuit by minimizing the components of the gate driving circuit that can generate the mutually inverted output signal.
본 명세서의 일 실시예에 따른 표시장치에 있어서, 표시장치는 표시영역 및 비표시영역을 포함하는 기판, 표시영역에 있는 화소회로, 비표시영역에 있는 게이트 구동회로, 및 게이트 구동회로는 스캔 구동회로를 포함하고, 스캔 구동회로는 복수의 스캔 스테이지들을 포함하며, 복수의 스캔 스테이지들은, Q 노드에 게이트 전극이 연결된 제1 트랜지스터, 제1 트랜지스터의 제2 전극에 연결된 제3 트랜지스터, QB 노드에 게이트 전극이 연결된 제2 트랜지스터 및 제4 트랜지스터를 포함하고, 제1 트랜지스터의 제2 전극에서 출력되는 신호는 제3 트랜지스터 및 제4 트랜지스터가 직렬연결되어 서로 공유하는 노드에서 출력되는 신호와 서로 반전됨으로써, 서로 반전된 출력 신호를 발생시킬 수 있는 게이트 구동회로의 구성요소를 최소화하여 신뢰성을 향상시키고, 게이트 구동회로가 배치되는 면적을 감소시킬 수 있으므로 네로우 베젤의 표시장치를 구현할 수 있다.In the display device according to the exemplary embodiment of the present specification, the display device includes a substrate including a display area and a non-display area, a pixel circuit in the display area, a gate driving circuit in the non-display area, and a scan driving circuit and, the scan driving circuit includes a plurality of scan stages, and the plurality of scan stages include a first transistor connected to a Q node with a gate electrode, a third transistor connected to a second electrode of the first transistor, and a QB node. The gate electrode includes a second transistor and a fourth transistor connected to each other, and a signal output from the second electrode of the first transistor is inverted from a signal output from a node shared by the third transistor and the fourth transistor in series. , it is possible to improve reliability by minimizing the components of the gate driving circuit that can generate inverted output signals, and to reduce the area in which the gate driving circuit is disposed, so that a display device having a narrow bezel can be realized.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Details of other embodiments are included in the detailed description and drawings.
본 명세서의 실시예들에 따르면, Q 노드에 게이트 전극이 연결된 제1 트랜지스터, QB 노드에 게이트 전극이 연결된 제2 트랜지스터 및 제4 트랜지스터, 및 제1 출력 신호를 출력시키는 제1 출력 노드에 게이트 전극이 연결된 제3 트랜지스터를 배치함으로써, 인버터 구동회로를 사용하지 않고 반전된 출력 파형을 발생시킬 수 있으므로, 게이트 구동회로의 크기를 감소시킬 수 있다.According to the embodiments of the present specification, a first transistor having a gate electrode connected to a Q node, second and fourth transistors having a gate electrode connected to a QB node, and a gate electrode at a first output node outputting a first output signal By disposing this connected third transistor, an inverted output waveform can be generated without using an inverter driving circuit, so that the size of the gate driving circuit can be reduced.
또한, 본 명세서의 실시예들에 따르면, QB 노드에 게이트 전극이 연결된 제4 트랜지스터의 일 전극에 입력되는 제2 게이트 로우 전압은 스캔 구동회로에 입력되는 제1 게이트 로우 전압보다 높은 전압을 사용함으로써, 제4 트랜지스터가 턴온되지 않거나 턴온이 지연되어 제2 출력 신호의 출력이 지연되는 것을 억제할 수 있다.In addition, according to embodiments of the present specification, the second gate low voltage input to one electrode of the fourth transistor connected to the QB node is higher than the first gate low voltage input to the scan driving circuit. , it is possible to suppress delay in output of the second output signal because the fourth transistor is not turned on or the turn-on is delayed.
또한, 본 명세서의 실시예들에 따르면, 제1 출력 신호가 출력되는 노드에 게이트 전극이 연결된 제3 트랜지스터의 제1 전극에 제1 클럭 신호를 인가시켜줌으로써, 센싱 모드에서 화소회로가 센싱할 수 있는 동작 파형을 제공할 수 있다.In addition, according to the embodiments of the present specification, the pixel circuit can sense in the sensing mode by applying the first clock signal to the first electrode of the third transistor connected to the gate electrode to the node from which the first output signal is output. It is possible to provide an operating waveform with
또한, 본 명세서의 실시예들에 따르면, QB 노드가 1H 구동되는 경우, 즉 QB 노드는 제3 단계에서만 로직 하이 전압이고 제2 단계 및 제4 단계에서 로직 로우 전압이 되도록 스캔 구동회로를 구성함으로써, 반전된 제2 출력 신호, 즉 로직 하이 전압이 출력되는 제3 단계의 이전 및 이후 단계인 제2 단계 및 제4 단계에서 제4 트랜지스터를 턴온시켜 주므로 로직 로우 전압이 보다 안정적으로 인가될 수 있다.In addition, according to the embodiments of the present specification, when the QB node is driven 1H, that is, the QB node is a logic high voltage only in the third step, and the scan driving circuit is configured to be a logic low voltage in the second and fourth steps. , the inverted second output signal, that is, the logic low voltage can be applied more stably because the fourth transistor is turned on in the second and fourth steps before and after the third step in which the logic high voltage is output. .
또한, 본 명세서의 실시예들에 따르면, 제2 출력신호가 출력되는 제2 출력 노드에 보조 트랜지스터를 추가로 연결시킴으로써, 제2 단계에서 턴오프되는 제3 트랜지스터 및 제4 트랜지스터를 대신하여 보조 트랜지스터가 턴온되어 제2 출력 노드에 로직 로우 전압을 인가시켜줄 수 있다.In addition, according to the embodiments of the present specification, by further connecting the auxiliary transistor to the second output node from which the second output signal is output, the auxiliary transistor is replaced with the third transistor and the fourth transistor turned off in the second step may be turned on to apply a logic low voltage to the second output node.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.Since the contents of the specification described in the problems, problem solving means, and effects to be solved above do not specify essential features of the claims, the scope of the claims is not limited by the matters described in the contents of the specification.
도 1은 본 명세서의 일 실시예에 따른 표시장치를 나타낸 블록도이다.
도 2a는 본 명세서의 일 실시예에 따른 화소회로를 나타낸 도면이다.
도 2b는 도 2a에 도시된 화소회로의 구동 신호 파형을 나타낸 도면이다.
도 3은 본 명세서의 일 실시예에 따른 게이트 구동회로를 도시한 블럭도이다.
도 4는 본 명세서의 일 실시예에 따른 제1 스캔 구동회로의 블럭도이다.
도 5는 본 명세서의 제1 실시예에 따른 제1 스캔 구동회로를 나타낸 회로도이다.
도 6은 도 5에 도시된 제1 스캔 구동회로의 파형도이다.
도 7은 본 명세서의 제2 실시예에 따른 제1 스캔 구동회로를 나타낸 회로도이다.
도 8a는 도 7에 도시된 제1 스캔 구동회로의 구동 모드일 때 파형도이다.
도 8b는 도 7에 도시된 제1 스캔 구동회로의 센싱 모드일 때 파형도이다.
도 9는 본 명세서의 제3 실시예에 따른 제1 스캔 구동회로를 나타낸 회로도이다.
도 10은 도 9에 도시된 제1 스캔 구동회로의 파형도이다.1 is a block diagram illustrating a display device according to an exemplary embodiment of the present specification.
2A is a diagram illustrating a pixel circuit according to an exemplary embodiment of the present specification.
FIG. 2B is a diagram illustrating a driving signal waveform of the pixel circuit shown in FIG. 2A.
3 is a block diagram illustrating a gate driving circuit according to an embodiment of the present specification.
4 is a block diagram of a first scan driving circuit according to an exemplary embodiment of the present specification.
5 is a circuit diagram illustrating a first scan driving circuit according to the first embodiment of the present specification.
FIG. 6 is a waveform diagram of the first scan driving circuit shown in FIG. 5 .
7 is a circuit diagram illustrating a first scan driving circuit according to a second embodiment of the present specification.
8A is a waveform diagram in a driving mode of the first scan driving circuit shown in FIG. 7 .
8B is a waveform diagram of the first scan driving circuit shown in FIG. 7 in a sensing mode.
9 is a circuit diagram illustrating a first scan driving circuit according to a third embodiment of the present specification.
FIG. 10 is a waveform diagram of the first scan driving circuit shown in FIG. 9 .
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative and the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless otherwise explicitly stated.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is construed as including an error range even if there is no separate explicit description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 ‘직접’이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', ‘~에 이어서’, ‘~다음에’, ‘~전에’ 등으로 시간 적 선후 관계가 설명되는 경우, ‘바로’ 또는 ‘직접’이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, when the temporal relationship is described as 'after', 'following', 'after', 'before', etc., 'immediately' or 'directly' Unless ' is used, cases that are not continuous may be included.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present specification may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be implemented independently of each other or may be implemented together in a related relationship. may be
본 명세서에서 표시패널의 기판 상에 형성되는 화소회로와 게이트 구동회로는 n타입 또는 p타입의 트랜지스터로 구현될 수 있다. 예를 들어, 트랜지스터는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 트랜지스터는 게이트(gate), 소스(source), 및 드레인(drain)을 포함한 3전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 예를 들어, 트랜지스터에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n타입 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n타입 트랜지스터에서 전자가 소스로부터 드레인쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p타입 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p타입 트랜지스터의 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니고, 트랜지스터의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.In the present specification, the pixel circuit and the gate driving circuit formed on the substrate of the display panel may be implemented as n-type or p-type transistors. For example, the transistor may be implemented as a transistor having a metal oxide semiconductor field effect transistor (MOSFET) structure. A transistor is a three-electrode device including a gate, a source, and a drain. The source is an electrode that supplies a carrier to the transistor. In the transistor, carriers begin to flow from the source. The drain is an electrode through which carriers exit the transistor. For example, the flow of carriers in a transistor flows from source to drain. In the case of the n-type transistor, the source voltage is lower than the drain voltage so that the carrier can flow from the source to the drain because the electrons are electrons. In an n-type transistor, since electrons flow from the source to the drain, the current flows from the drain to the source. In the case of the p-type transistor, since the carrier is a hole, the source voltage is higher than the drain voltage so that holes can flow from the source to the drain. Since holes in the p-type transistor flow from the source to the drain, current flows from the source to the drain. The source and drain of the transistor are not fixed, and the source and drain of the transistor may be changed according to an applied voltage.
이하에서, 게이트 온 전압(gate on voltage)은 트랜지스터가 턴온(turn-on)될 수 있는 게이트 신호의 전압일 수 있다. 게이트 오프 전압(gate off voltage)은 트랜지스터가 턴오프(turn-off)될 수 있는 전압일 수 있다. p타입 트랜지스터에서 게이트 온 전압은 로직 로우 전압(VL)일 수 있고, 게이트 오프 전압은 로직 하이 전압(VH)일 수 있다. n타입 트랜지스터에서 게이트 온 전압은 로직 하이 전압일 수 있고, 게이트 오프 전압은 로직 로우 전압일 수 있다.Hereinafter, a gate on voltage may be a voltage of a gate signal at which a transistor may be turned on. The gate off voltage may be a voltage at which the transistor may be turned off. In the p-type transistor, the gate-on voltage may be a logic low voltage VL, and the gate-off voltage may be a logic high voltage VH. In the n-type transistor, the gate-on voltage may be a logic high voltage, and the gate-off voltage may be a logic low voltage.
이하, 첨부된 도면을 참조하여 본 명세서의 실시예에 따른 게이트 구동회로 및 이를 사용한 표시패널에 대하여 설명하기로 한다.Hereinafter, a gate driving circuit and a display panel using the same according to an embodiment of the present specification will be described with reference to the accompanying drawings.
도 1은 본 명세서의 일 실시예에 따른 표시장치를 나타낸 블록도이다. 도 1은 외부보상이 가능한 화소회로가 배치된 표시장치를 예를 들어 나타낸 블록도이며, 표시장치의 구성요소가 이에 한정되는 것은 아니다.1 is a block diagram illustrating a display device according to an exemplary embodiment of the present specification. 1 is a block diagram illustrating, for example, a display device in which a pixel circuit capable of external compensation is disposed, and components of the display device are not limited thereto.
표시장치(100)는 표시패널(10), 드라이브 IC(drive integrated circuit)(20), 메모리(30), 호스트 시스템(40)등을 포함한다. The
표시패널(10)에서 입력 영상을 표시하는 화면은 신호 배선들에 연결된 복수의 화소(P)들을 포함한다. 화소(P)들 각각은 컬러 구현을 위하여 적색, 녹색, 청색 부화소(sub-pixel)를 포함할 수 있으며, 이에 한정되지 않고, 백색 부화소를 더 포함할 수 있다. 화소(P)들이 배치되어 화면을 표시하는 영역을 표시영역(DA), 표시영역(DA) 이외의 영역을 비표시영역이라고 하고, 비표시영역은 베젤(bezel)이라고 일컫을 수도 있다.A screen for displaying an input image in the
신호 배선들은 화소(P)들에 아날로그 데이터 전압(Vdata)을 공급하는 데이터 라인들 및 화소(P)들에 게이트 신호를 공급하는 게이트 라인들을 포함할 수 있다. 게이트 신호는 화소회로의 구성에 따라 두 개 이상의 신호를 포함할 수 있다. 이하에 설명할 화소회로에서는 제1 스캔 신호(Scan1), 제2 스캔 신호(Scan2), 및 에미션 신호(EM)을 포함한다. 신호 배선들은 화소(P)들의 전기적 특성을 센싱(sensing)하는데 이용되는 센싱 배선을 더 포함할 수 있다.The signal lines may include data lines supplying an analog data voltage Vdata to the pixels P and gate lines supplying a gate signal to the pixels P. The gate signal may include two or more signals according to the configuration of the pixel circuit. The pixel circuit to be described below includes a first scan signal Scan1 , a second scan signal Scan2 , and an emission signal EM. The signal wires may further include sensing wires used to sense electrical characteristics of the pixels P.
표시패널(10)의 화소(P)들은 매트릭스 형태로 배치되어 화소 어레이를 구성하지만, 이에 한정되지는 않는다. 화소(P)들은 매트릭스 형태 이외에도 화소를 공유하는 형태, 스트라이프(stripe) 형태, 다이아몬드(diamond) 형태 등 다양한 형태로 배치될 수 있다. 각 화소(P)는 데이터 라인들 중 어느 하나에, 센싱 배선들 중 어느 하나에, 그리고 게이트 라인들 중 적어도 어느 하나에 연결될 수 있다. 각 화소(P)는 전원생성부로부터 고전위 전원 전압과 저전위 전원 전압을 공급받도록 구성된다. 이를 위해, 전원생성부는 고전위 전원 전압 배선을 통해 고전위 전원 전압을 화소(P)들에 공급할 수 있다. 그리고, 전원 생성부는 저전위 전원 전압 배선을 통해 저전위 전원 전압을 화소(P)들에 공급할 수 있다. 전원생성부는 드라이브 IC(20)에 포함될 수 있다.The pixels P of the
드라이브 IC(20)는 화소(P)의 전기적 특성 센싱 결과를 바탕으로 미리 설정된 화소(P)의 보상값으로 입력 영상 데이터를 변조하고, 변조된 데이터(V-DATA)에 대응되는 데이터 전압을 발생하는 데이터 구동회로(28)와, 데이터 구동회로(28)와 게이트 구동회로(15)의 동작 타이밍을 제어하는 타이밍 제어부(21)를 포함한다. 드라이브 IC(20)의 데이터 구동회로(28)는 입력 영상의 데이터에 미리 설정된 보상값을 더하여 보상 데이터를 발생하고 그 보상 데이터를 데이터 전압(Vdata)으로 변환하여 데이터 라인들에 공급한다. 데이터 구동회로(28)는 데이터 구동부(25), 보상부(26), 및 보상 메모리(27) 등을 포함한다. The
데이터 구동부(25)는 센싱부(22) 및 데이터 전압 생성부(23)를 포함할 수 있으나, 이에 한정되지는 않는다.The
타이밍 제어부(21)는 호스트 시스템(40)으로부터 입력되는 영상 신호에서 타이밍 신호들을 생성할 수 있다. 예를 들어, 수직 동기신호, 수평 동기신호, 도트 클럭 신호, 및 데이터 인에이블신호 등을 바탕으로 게이트 구동회로(15)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(gate timing control signal, GTC)와, 데이터 구동부(25)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(data timing control signal, DTC)를 생성할 수 있다.The
데이터 타이밍 제어신호(DTC)는 소스 스타트 펄스(source start pulse), 소스 샘플링 클럭(source sampling clock), 및 소스 출력 인에이블신호(source output enable)등을 포함할 수 있으나, 이에 한정되지는 않는다. 소스 스타트 펄스는 데이터 전압 생성부(23)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징(rising) 또는 폴링(falling) 에지(edge)에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블신호는 데이터 전압 생성부(23)의 출력 타이밍을 제어한다.The data timing control signal DTC may include, but is not limited to, a source start pulse, a source sampling clock, and a source output enable signal. The source start pulse controls the data sampling start timing of the
게이트 타이밍 제어신호(GTC)는 게이트 스타트 펄스(gate start pulse), 게이트 시프트 클럭(gate shift clock) 등을 포함할 수 있으며, 이에 한정되지는 않는다. 게이트 스타트 펄스는 첫 번째 출력을 생성하는 스테이지(stage)에 인가되어 그 스테이지의 동작을 활성화한다. 게이트 클럭은 스테이지들에 공통으로 입력되는 클럭 신호로서 게이트 스타트 펄스를 시프트시키기 위한 클럭 신호이다.The gate timing control signal GTC may include, but is not limited to, a gate start pulse, a gate shift clock, and the like. A gate start pulse is applied to a stage that produces the first output to activate the operation of that stage. The gate clock is a clock signal commonly input to the stages and is a clock signal for shifting the gate start pulse.
데이터 전압 생성부(23)는 화면 상에 입력 영상을 재현하는 정상 구동 모드(normal driving mode)에서 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기(digital to analog converter, 이하 DAC라 함)를 이용하여 입력 영상의 데이터 전압(Vdata)을 생성하여 데이터 라인들을 통해 화소(P)들에 공급한다. The
제품 출하 전 또는 제품 구동 중 화소(P)의 전기적 특성 편차를 측정하기 위한 센싱 모드에서, 데이터 전압 생성부(23)는 계조-휘도 측정 시스템으로부터 수신된 테스트 데이터를 변환하여 센싱용 데이터 전압을 생성하고, 센싱용 데이터 전압을 데이터 라인들을 통해 표시패널(10)의 센싱 대상 화소(P)에 공급한다. 계조-휘도 측정 시스템은 화소(P)들 각각의 전기적 특성을 센싱하고, 센싱 결과를 바탕으로 화소(P)들 간의 전기적 특성 편차, 특히 구동 트랜지스터의 문턱전압 편차를 보상하는 화소(P)의 보상값을 도출하고, 이 화소(P)의 보상값을 메모리(30)에 저장하거나 또는 기 저장된 값을 갱신한다. 메모리(30)는 보상 메모리(27)와 하나의 메모리로 구현할 수도 있다. 또한, 메모리(30)는 플래시 메모리(flash memory)일 수 있으며, 이에 한정되지는 않는다.In the sensing mode for measuring the electrical characteristic deviation of the pixel P before product shipment or during product driving, the
센싱 모드에 사용되는 계조-휘도 측정 시스템은 센싱 모드 동작 시 메모리(30)와 전기적으로 연결될 수 있다.The grayscale-luminance measuring system used in the sensing mode may be electrically connected to the
정상 구동 모드에서, 표시장치(100)에 전원이 인가되면 메모리(30)로부터 보상값이 드라이브 IC(20)의 보상 메모리(27)로 로딩(loading)된다. 드라이브 IC(20)의 보상 메모리(27)는 DDR SDRAM(double date rate synchronous dynamic RAM) 또는 SRAM일 수 있으며, 이에 한정되지는 않는다.In the normal driving mode, when power is applied to the
센싱부(22)는 구동 트랜지스터의 전류에 따른 구동 트랜지스터의 소스 전압을 샘플링하여 구동 트랜지스터의 전기적 특성을 센싱할 수 있다. 센싱부(22)는 제품 출하전 에이징 공정에서 화소(P)들 각각의 전기적 특성을 센싱하여 계조-휘도 측정 시스템으로 전송하도록 구성될 수 있다. The
보상부(26)는 보상 메모리(27)로부터 읽어 낸 보상값으로 입력 영상의 데이터를 변조하고, 변조된 데이터(V-DATA)를 데이터 전압 생성부(23)로 전송한다.The
호스트 시스템(40)은 TV 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템(home theater system), 모바일 시스템, 웨어러블 시스템, 가상 현실 시스템(virtual reality system) 중 어느 하나일 수 있다. 도 1은 모바일 시스템의 구성을 예시한 것으로, 호스트 시스템(40)에 따라 표시장치의 구동회로 구성이 달라질 수 있다. The
도 2a는 본 명세서의 일 실시예에 따른 화소회로를 나타낸 회로도이다. 도 2b는 도 2a에 도시된 화소회로의 구동 신호 파형을 나타낸 도면이다. 도 2에서 1H는 화소에 데이터가 기입(write)되는 1 수평 기간을 나타낸다.2A is a circuit diagram illustrating a pixel circuit according to an exemplary embodiment of the present specification. FIG. 2B is a diagram illustrating a driving signal waveform of the pixel circuit shown in FIG. 2A. In Fig. 2, 1H denotes one horizontal period in which data is written to a pixel.
도 2a의 화소회로는 발광소자(EL), 구동 트랜지스터(DT), 캐패시터(C), 제1 스위치 트랜지스터(ST1), 제2 스위치 트랜지스터(ST2), 제3 스위치 트랜지스터(ST3)를 포함할 수 있다. 제1 스위치 트랜지스터(ST1)는 n타입 트랜지스터로 구현되고, 구동 트랜지스터, 제2 스위치 트랜지스터(ST2), 및 제3 스위치 트랜지스터(ST3)는 P타입 트랜지스터로 구현된다. 도 2a에서는, 제1 스위치 트랜지스터(ST1)만 n타입 트랜지스터로 구현된 화소회로를 예로 들지만, 이에 한정되지는 않는다. 이하에서 설명될 도 3 내지 도 10은 제1 스위치 트랜지스터(ST1), 제2 스위치 트랜지스터(ST2), 제3 스위치 트랜지스터(ST3), 및 구동 트랜지스터(DT)는 n타입 및 p타입, 두 종류의 트랜지스터로 구현된 경우에 적용될 수 있다. 또한, 도 2a에서는 4개의 트랜지스터와 1개의 캐패시터로 구현된 외부보상 및 내부보상 화소회로를 예로 들지만, 이에 한정되지 않고, n타입 및 p타입으로 구성된 두 종류의 트랜지스터로 구현된 내부보상 화소회로 또는 외부보상 화소회로일 수 있다. The pixel circuit of FIG. 2A may include a light emitting element EL, a driving transistor DT, a capacitor C, a first switch transistor ST1, a second switch transistor ST2, and a third switch transistor ST3. have. The first switch transistor ST1 is implemented as an n-type transistor, and the driving transistor, the second switch transistor ST2, and the third switch transistor ST3 are implemented as a P-type transistor. In FIG. 2A , a pixel circuit in which only the first switch transistor ST1 is implemented as an n-type transistor is exemplified, but the present invention is not limited thereto. 3 to 10 to be described below, the first switch transistor ST1 , the second switch transistor ST2 , the third switch transistor ST3 , and the driving transistor DT are of two types, n-type and p-type. It can be applied when implemented with a transistor. In addition, in FIG. 2A , an external compensation and internal compensation pixel circuit implemented with four transistors and one capacitor are exemplified, but the present invention is not limited thereto, and an internal compensation pixel circuit implemented with two types of transistors consisting of n-type and p-type, or It may be an external compensation pixel circuit.
도 2a는 구동 트랜지스터(DT)의 문턱전압을 외부 보상 방법으로 보상하고, 구동 트랜지스터의 이동도 편차는 내부 보상 방법으로 보상한다.In FIG. 2A , the threshold voltage of the driving transistor DT is compensated by an external compensation method, and the mobility deviation of the driving transistor is compensated by an internal compensation method.
도 2a를 참고하면, 제1 스위치 트랜지스터(ST1)는 산화물 트랜지스터이다. 산화물 트랜지스터는 오프 전류(off current)가 작은 산화물 반도체층을 포함한 트랜지스터로 구현될 수 있다. 오프 전류는 트랜지스터의 오프 상태에서 트랜지스터의 소스와 드레인 사이에 흐르는 누설 전류이다. 오프 전류가 작은 트랜지스터 소자는 오프 상태가 길더라도 누설 전류가 적기 때문에 화소들을 저속 구동할 때 화소들의 휘도 변화를 최소화할 수 있다. 예를 들어, 저속 구동은 1Hz 구동일 수 있다.Referring to FIG. 2A , the first switch transistor ST1 is an oxide transistor. The oxide transistor may be implemented as a transistor including an oxide semiconductor layer having a small off current. The off current is a leakage current flowing between the source and drain of the transistor in the off state of the transistor. Since the transistor device having a small off-state current has a low leakage current even when the off-state is long, a change in luminance of the pixels can be minimized when the pixels are driven at a low speed. For example, the low-speed driving may be 1 Hz driving.
구동 트랜지스터(DT), 제2 스위치 트랜지스터(ST2), 제3 스위치 트랜지스터(ST3)는 폴리 실리콘 트랜지스터이다. 폴리 실리콘 트랜지스터는 이동도가 높은 저온 폴리 실리콘(low temperature poly silicon, LTPS)으로 형성된 반도체층을 포함한 트랜지스터로 구현될 수 있다.The driving transistor DT, the second switch transistor ST2, and the third switch transistor ST3 are polysilicon transistors. The polysilicon transistor may be implemented as a transistor including a semiconductor layer formed of low temperature polysilicon (LTPS) having high mobility.
본 명세서의 표시장치에서는 정지 영상에서 소비 전력을 줄이기 위해 프레임 레이트(frame rate)를 낮추어 화소들을 저속 구동할 수 있다. 이 경우, 데이터 업데이트 주기가 길어지기 때문에 화소에서 누설 전류가 발생되면 플리커(flicker)가 발생할 수 있다. 화소들의 휘도가 주기적으로 변동될 때 사용자는 플리커를 느낄 수 있다. 오프 기간이 긴 제1 스위치 트랜지스터(ST1)를 오프 전류가 작은 산화물 반도체층을 포함한 트랜지스터로 사용하면 저속 구동에서 누설 전류를 줄여 플리커 현상을 줄일 수 있다.In the display device of the present specification, pixels may be driven at a low speed by lowering a frame rate in order to reduce power consumption in a still image. In this case, since the data update period is long, when a leakage current is generated in the pixel, flicker may occur. When the luminance of the pixels is periodically changed, the user may feel flicker. When the first switch transistor ST1 having a long off-period is used as a transistor including an oxide semiconductor layer having a small off-state current, the flicker phenomenon may be reduced by reducing leakage current in low-speed driving.
도 2a 및 도 2b를 참고하면, 화소회로에는 제1 스캔 신호(Scan1), 제2 스캔 신호(Scan2), 에미션 신호(EM)가 인가된다. 제1 스캔 신호(Scan1), 제2 스캔 신호(Scan2), 에미션 신호(EM) 각각은 로직 하이 전압(VH)과 로직 로우 전압(VL) 사이에서 스윙한다. 제1 스캔 신호(Scan1)는 1 프레임(frame) 기간에서 초기화 시간(Tp) 및 보상 시간(Tc) 동안 게이트 온 전압(VH)으로 발생되고, 홀딩 시간(Th)과 홀딩 시간 이후에는 게이트 오프 전압(VL)으로 발생된다. 제2 스캔 신호(Scan2)는 초기화 시간(Tp) 및 보상 시간(Tc) 동안 게이트 온 전압(VL)으로 발생되고, 홀딩 시간(Th)과 홀딩 시간 이후에는 게이트 오프 전압(VH)으로 발생된다. 에미션 신호(EM)는 초기화 시간(Tp) 및 발광 시간(Te)과, 발광 시간 이후에는 게이트 온 전압(VL)으로 발생되고, 보상 시간(Tc) 및 홀딩 시간(Th) 동안 게이트 오프 전압(VH)으로 발생된다. 에미션 신호(EM)는 발광 시간(Te) 이후에 미리 정해진 시간 동안 게이트 오프 전압(VH)으로 발생될 수 있다.2A and 2B , a first scan signal Scan1 , a second scan signal Scan2 , and an emission signal EM are applied to the pixel circuit. Each of the first scan signal Scan1 , the second scan signal Scan2 , and the emission signal EM swings between a logic high voltage VH and a logic low voltage VL. The first scan signal Scan1 is generated as a gate-on voltage VH during an initialization time Tp and a compensation time Tc in one frame period, and is a gate-off voltage after the holding time Th and the holding time. (VL) is generated. The second scan signal Scan2 is generated as the gate-on voltage VL during the initialization time Tp and the compensation time Tc, and is generated as the gate-off voltage VH after the holding time Th and the holding time. The emission signal EM is generated as a gate-on voltage VL after the initialization time Tp and the emission time Te, and the gate-off voltage ( ) during the compensation time Tc and the holding time Th. VH) occurs. The emission signal EM may be generated as a gate-off voltage VH for a predetermined time after the emission time Te.
발광소자(EL)는 애노드(anode)와 캐소드(cathode) 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL), 및 전자주입층(EIL) 등을 포함할 수 있으며, 이에 한정되지는 않는다. 발광소자(EL)의 캐소드는 저전위 전원 전압(VSS)에 연결되고, 애노드는 구동 트랜지스터의 드레인 전극에 연결된다.The light emitting device EL includes an organic compound layer formed between an anode and a cathode. The organic compound layer may include, but is not limited to, a hole injection layer (HIL), a hole transport layer (HTL), a light emitting layer (EML), an electron transport layer (ETL), and an electron injection layer (EIL). The cathode of the light emitting device EL is connected to the low potential power voltage VSS, and the anode is connected to the drain electrode of the driving transistor.
구동 트랜지스터(DT)는 게이트-소스 간 전압에 따라 발광소자(EL)에 흐르는 전류를 조절하는 구동 소자이다. 구동 트랜지스터(DT)는 제1 노드(DTG)에 연결된 게이트 전극, 제2 노드(DTD)에 연결된 드레인 전극, 및 제3 노드(DTS)에 연결된 소스 전극을 포함한다. 제1 노드(DTG)는 구동 트랜지스터(DT)의 게이트 전극, 캐패시터(C)의 일측 전극 및 제1 스위치 트랜지스터(ST1)의 소스 전극에 연결된다. 캐패시터(C)는 제1 노드(DTG)와 제3 노드(DTS) 사이에 연결된다. 고전위 전원 전압(VDD)은 제3 노드(DTS)를 통해 구동 트랜지스터(DT)에 인가된다.The driving transistor DT is a driving device that controls a current flowing through the light emitting device EL according to a gate-source voltage. The driving transistor DT includes a gate electrode connected to the first node DTG, a drain electrode connected to the second node DTD, and a source electrode connected to the third node DTS. The first node DTG is connected to the gate electrode of the driving transistor DT, one electrode of the capacitor C, and the source electrode of the first switch transistor ST1. The capacitor C is connected between the first node DTG and the third node DTS. The high potential power voltage VDD is applied to the driving transistor DT through the third node DTS.
제1 스위치 트랜지스터(ST1)는 초기화 시간(Tp) 및 보상 시간(Tc) 동안 제1 스캔 신호(Scan1)에 따라 턴온되어 데이터 전압(Vdata)을 제1 노드(DTG)에 공급한다. 제1 스위치 트랜지스터(ST1)는 제1 스캔 신호(Scan1)가 인가되는 게이트 전극, 데이터 전압(Vdata)이 인가되는 드레인 전극, 및 제1 노드(DTG)를 통해 구동 트랜지스터(DT)의 게이트 전극에 연결된 소스 전극을 포함한다.The first switch transistor ST1 is turned on according to the first scan signal Scan1 during the initialization time Tp and the compensation time Tc to supply the data voltage Vdata to the first node DTG. The first switch transistor ST1 is connected to the gate electrode of the driving transistor DT through the gate electrode to which the first scan signal Scan1 is applied, the drain electrode to which the data voltage Vdata is applied, and the first node DTG. and a connected source electrode.
제2 스위치 트랜지스터(ST2)는 초기화 시간(Tp) 및 보상 시간(Tc) 동안 제2 스캔 신호(Scan2)에 따라 턴온되어 센싱 라인과 제2 노드(DTD) 사이의 전류 경로(current path)를 형성한다. 제2 스위치 트랜지스터(ST2)는 제2 스캔 신호(Scan2)가 인가되는 게이트 전극, 기준 전압(Vref)이 인가되는 소스 전극, 및 제2 노드(DTD)를 통해 구동 트랜지스터(DT)의 드레인 전극과 발광소자(EL)의 애노드에 연결된 드레인 전극을 포함한다. 기준 전압(Vref)은 고전위 전원 전압(VDD) 및 데이터 전압(Vdata)보다 낮은 전압이다.The second switch transistor ST2 is turned on according to the second scan signal Scan2 during the initialization time Tp and the compensation time Tc to form a current path between the sensing line and the second node DTD. do. The second switch transistor ST2 includes a gate electrode to which the second scan signal Scan2 is applied, a source electrode to which the reference voltage Vref is applied, and a drain electrode of the driving transistor DT through the second node DTD. and a drain electrode connected to the anode of the light emitting device EL. The reference voltage Vref is a voltage lower than the high potential power voltage VDD and the data voltage Vdata.
제3 스위치 트랜지스터(ST3)는 고전위 전원 전압(VDD)을 공급하는 고전위 전원 전압 배선과 구동 트랜지스터(DT)의 소스 전극 사이에 연결되어 에미션 신호(EM)에 응답하여 고전위 전원 전압 배선과 구동 트랜지스터(DT) 사이의 전류 경로를 스위칭한다. 제3 스위치 트랜지스터(ST3)는 초기화 시간(Tp) 및 발광 시간(Te) 동안 에미션 신호(EM)의 게이트 온 전압(VL)에 따라 턴온되어 고전위 전원 전압(VDD)을 제3 노드(DTS)를 통해 구동 트랜지스터(DT)의 소스 전극에 공급한다. 제3 스위치 트랜지스터(ST3)는 보상 시간(Tc) 및 홀딩 시간(Th) 동안 에미션 신호(EM)의 게이트 오프 전압(VH)에 따라 턴오프되어 고전위 전원 전압(VDD)과 제3 노드(DTS) 간의 전류 경로를 차단한다. 제3 스위치 트랜지스터(ST3)는 에미션 신호(EM)가 인가되는 게이트 전극, 제3 노드(DTS)를 통해 구동 트랜지스터(DT)의 소스 전극에 연결된 드레인 전극, 및 고전위 전원 전압 배선을 통해 고전위 전원 전압(VDD)이 인가되는 소스 전극을 포함한다.The third switch transistor ST3 is connected between the high potential power supply voltage line supplying the high potential power supply voltage VDD and the source electrode of the driving transistor DT and is connected to the high potential power supply voltage line in response to the emission signal EM. and the current path between the driving transistor DT is switched. The third switch transistor ST3 is turned on according to the gate-on voltage VL of the emission signal EM during the initialization time Tp and the emission time Te to transmit the high potential power voltage VDD to the third node DTS. ) to the source electrode of the driving transistor DT. The third switch transistor ST3 is turned off according to the gate-off voltage VH of the emission signal EM during the compensation time Tc and the holding time Th to obtain the high potential power supply voltage VDD and the third node ( DTS) to block the current path. The third switch transistor ST3 has a gate electrode to which the emission signal EM is applied, a drain electrode connected to the source electrode of the driving transistor DT through the third node DTS, and a high-potential power supply voltage line. and a source electrode to which the power supply voltage VDD is applied.
초기화 시간(Tp) 동안, 제1 스캔 신호(Scan1) 및 제2 스캔 신호(Scan2)와 에미션 신호(EM)의 게이트 온 전압(VH, VL)에 따라 제1 스위치 트랜지스터(ST1), 제2 스위치 트랜지스터(ST2), 및 제3 스위치 트랜지스터(ST3)가 모두 턴온된다. 이때, 제1 노드(DTG)에 데이터 전압(Vdata)이 인가되고, 제2 노드(DTD)에 기준 전압(Vref)이 인가된다. 초기화 시간(Tp) 동안 제2 노드(DTD)의 전압은 기준 전압(Vref)으로 초기화되고, 제3 노드(DTS)의 전압은 고전위 전원 전압(VDD)으로 초기화된다. 초기화 시간(Tp) 동안, 구동 트랜지스터(DT)는 소스 전압이 게이트 전압보다 문턱 전압(Vth) 이상 높기 때문에 턴온된다. During the initialization time Tp, according to the gate-on voltages VH and VL of the first scan signal Scan1 and the second scan signal Scan2 and the emission signal EM, the first switch transistor ST1 and the second Both the switch transistor ST2 and the third switch transistor ST3 are turned on. In this case, the data voltage Vdata is applied to the first node DTG and the reference voltage Vref is applied to the second node DTD. During the initialization time Tp, the voltage of the second node DTD is initialized to the reference voltage Vref, and the voltage of the third node DTS is initialized to the high potential power voltage VDD. During the initialization time Tp, the driving transistor DT is turned on because the source voltage is higher than the gate voltage by the threshold voltage Vth or more.
이어서, 보상 시간(Tc) 동안 구동 트랜지스터(DT)의 이동도가 실시간 보상된다. 제1 스위치 트랜지스터(ST1)는 제1 스캔 신호(Scan1)가 게이트 온 전압(VH)을 유지하여 온 상태를 유지하고, 제2 스위치 트랜지스터(ST2)는 제2 스캔 신호(Scan2)가 게이트 온 전압(VL)을 유지하여 온 상태를 유지한다. 제3 스위치 트랜지스터(ST3)는 에미션 신호(EM)가 게이트 오프 전압(VH)으로 반전되기 때문에 턴오프된다. 보상 시간(Tc) 동안, 구동 트랜지스터(DT)의 게이트 전극에 연결된 제1 노드(DTG)는 데이터 라인과의 연결이 유지되어 구동 트랜지스터(DT)의 게이트 전압이 데이터 전압(Vdata)으로 유지된다. 그리고, 구동 트랜지스터(DT)의 드레인 전극에 연결된 제2 노드(DTD)는 센싱 라인과의 연결이 유지되어 구동 트랜지스터(DT)의 드레인 전압이 기준 전압(Vref)으로 유지된다. 그리고, 구동 트랜지스터(DT)의 소스 전극에 연결된 제3 노드(DTS)는 고전위 전원 전압(VDD)과의 연결이 차단된다. 보상 시간(Tc) 동안, 구동 트랜지스터(DT)는 턴온 상태를 유지하므로, 구동 트랜지스터(DT)의 이동도에 따라 구동 트랜지스터(DT)의 소스 전압의 방전량이 증가한다. 구체적으로, 보상 시간(Tc) 동안, 구동 트랜지스터(DT)의 소스 전압이 구동 트랜지스터(DT)의 이동도에 따라 변한다. Then, the mobility of the driving transistor DT during the compensation time Tc is compensated in real time. The first switch transistor ST1 maintains an on state when the first scan signal Scan1 maintains the gate-on voltage VH, and the second switch transistor ST2 receives the gate-on voltage of the second scan signal Scan2. (VL) is maintained to maintain the ON state. The third switch transistor ST3 is turned off because the emission signal EM is inverted to the gate-off voltage VH. During the compensation time Tc, the first node DTG connected to the gate electrode of the driving transistor DT is maintained in connection with the data line so that the gate voltage of the driving transistor DT is maintained as the data voltage Vdata. In addition, the second node DTD connected to the drain electrode of the driving transistor DT is maintained in connection with the sensing line so that the drain voltage of the driving transistor DT is maintained as the reference voltage Vref. In addition, the third node DTS connected to the source electrode of the driving transistor DT is disconnected from the high potential power voltage VDD. During the compensation time Tc, since the driving transistor DT maintains the turned-on state, the amount of discharge of the source voltage of the driving transistor DT increases according to the mobility of the driving transistor DT. Specifically, during the compensation time Tc, the source voltage of the driving transistor DT changes according to the mobility of the driving transistor DT.
화소들 각각에서 실시간 이동도 보상 시간(Tc)에 구동 트랜지스터(DT)의 게이트 전압을 일정하게 유지시키고 구동 트랜지스터(DT)의 소스 전압을 구동 트랜지스터(DT)의 이동도에 따라 변하게 함으로써 화소들 간에 구동 트랜지스터의 이동도 편차를 실시간 보상한다. In each of the pixels, the gate voltage of the driving transistor DT is kept constant during the real-time mobility compensation time Tc and the source voltage of the driving transistor DT is changed according to the mobility of the driving transistor DT, so that the It compensates for the mobility deviation of the driving transistor in real time.
홀딩 시간(Th) 동안, 제1 스위치 트랜지스터(ST1) 및 제2 스위치 트랜지스터(ST2)는 제1 스캔 신호(Scan1) 및 제2 스캔 신호(Scan2)가 게이트 오프 전압(VH, VL)으로 반전되기 때문에 턴오프된다. 그리고, 제3 스위치 트랜지스터(ST3)는 에미션 신호(EM)가 게이트 오프 전압(VH)을 유지하기 때문에 턴오프 상태로 유지된다. 홀딩 시간(Th) 동안, 구동 트랜지스터(DT)의 소스 전극 및 드레인 전극간 전류에 의해 구동 트랜지스터(DT)의 소스 전압(DTS 전압)은 낮아지고, 구동 트랜지스터(DT)의 드레인 전압(DTD 전압)은 높아진다. 즉, 홀딩 시간(Th) 내에서 구동 트랜지스터(DT)의 소스 전압(DTS 전압)과 드레인 전압(DTD 전압)은 동일 레벨로 수렴(saturation) 된다. 홀딩 시간(Th) 동안, 구동 트랜지스터(DT)의 게이트 전압(DTG 전압)은 캐패시터(C)의 커플링 영향으로 소스 전압(DTS 전압) 변화를 따라 낮아진다.During the holding time Th, the first switch transistor ST1 and the second switch transistor ST2 are configured such that the first scan signal Scan1 and the second scan signal Scan2 are inverted to the gate-off voltages VH and VL. turned off because In addition, the third switch transistor ST3 is maintained in a turned-off state because the emission signal EM maintains the gate-off voltage VH. During the holding time Th, the source voltage (DTS voltage) of the driving transistor DT is lowered by the current between the source electrode and the drain electrode of the driving transistor DT, and the drain voltage (DTD voltage) of the driving transistor DT is decreased. is raised That is, the source voltage (DTS voltage) and the drain voltage (DTD voltage) of the driving transistor DT are saturated to the same level within the holding time Th. During the holding time Th, the gate voltage (DTG voltage) of the driving transistor DT is lowered according to a change in the source voltage (DTS voltage) due to the coupling effect of the capacitor C.
발광 시간(Te) 동안, 에미션 신호(EM)는 발광소자(EL)의 전류를 스위칭하여 화소를 점등시킨다. During the emission time Te, the emission signal EM switches the current of the light emitting device EL to light the pixel.
도 2a의 화소회로의 경우, 제1 스캔 신호(Scan1), 제2 스캔 신호(Scan2), 및 에미션 신호(EM)가 화소회로에 입력되므로, 게이트 구동회로는 제1 스캔 신호(Scan1), 제2 스캔 신호(Scan2), 및 에미션 신호(EM)를 제공할 수 있어야 한다. 따라서, 게이트 구동회로는 제1 스캔 구동회로, 제2 스캔 구동회로, 및 에미션 구동회로를 포함한다. 이 경우, 제1 스캔 신호(Scan1) 및 제2 스캔 신호(Scan2)는 게이트 온 전압이 다른 트랜지스터들에 각각 입력되어야 하므로, 제1 스캔 신호(Scan1)를 제공하는 제1 스캔 구동회로는 제2 스캔 구동회로에서 출력하는 제2 스캔 신호(Scan2)가 반전된 신호를 발생시킨다.In the case of the pixel circuit of FIG. 2A , since the first scan signal Scan1 , the second scan signal Scan2 , and the emission signal EM are input to the pixel circuit, the gate driving circuit operates the first scan signal Scan1 , It should be able to provide the second scan signal Scan2 and the emission signal EM. Accordingly, the gate driving circuit includes a first scan driving circuit, a second scan driving circuit, and an emission driving circuit. In this case, since the first scan signal Scan1 and the second scan signal Scan2 must be respectively input to transistors having different gate-on voltages, the first scan driving circuit providing the first scan signal Scan1 is The second scan signal Scan2 output from the scan driving circuit generates an inverted signal.
도 3은 본 명세서의 일 실시예에 따른 게이트 구동회로를 도시한 블럭도이다. 도 3은 도 2의 화소회로에 인가되는 게이트 신호를 제공한다. 도 3은 도 1에 도시된 표시패널에 적용될 수 있다.3 is a block diagram illustrating a gate driving circuit according to an embodiment of the present specification. 3 provides a gate signal applied to the pixel circuit of FIG. 2 . FIG. 3 may be applied to the display panel shown in FIG. 1 .
게이트 구동회로는 제1 스캔 구동회로, 제2 스캔 구동회로, 및 에미션 구동회로를 포함한다. 제1 스캔 구동회로, 제2 스캔 구동회로, 및 에미션 구동회로는 각각 시프트 레지스터(shift registor)를 포함하는 복수의 스테이지들로 구성된다. 도 3은 복수의 스테이지들 중 (n-2)번째 스테이지, (n-1)번째 스테이지, n번째 스테이지, 및 (n+1)번째 스테이지를 예로서 도시한다.The gate driving circuit includes a first scan driving circuit, a second scan driving circuit, and an emission driving circuit. The first scan driving circuit, the second scan driving circuit, and the emission driving circuit are each composed of a plurality of stages including a shift register. 3 illustrates an (n-2)-th stage, an (n-1)-th stage, an n-th stage, and an (n+1)-th stage among a plurality of stages as examples.
제1 스캔 구동회로는 제1 스캔 스테이지들(Scan1(n-2) 내지 Scan1(n+1)) 및 제1 스캔 스테이지들에 입력되는 제1 게이트 클럭 신호1(G1CLK1), 제1 게이트 클럭 신호2(G1CLK2), 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2), 제1 게이트 로우 전압(VGL1), 제2 게이트 로우 전압(VGL2), 게이트 하이 전압(VGH), 제1 게이트 스타트 전압(G1VST)이 인가되는 배선들을 포함한다. 제1 스캔 스테이지들은 제1 게이트 클럭 신호1(G1CLK1)과 제1 게이트 클럭 신호2(G1CLK2)에 대응하여 제1 게이트 스타트 전압(G1VST)을 시프트하면서 출력 신호를 출력한다. 각 스테이지들은 두 개의 출력 신호를 출력할 수 있다. 예를 들어, n번째 제1 스캔 스테이지(Scan1(n))는 (n+1)번째 제1 스캔 스테이지(Scan1(n+1))의 스타트 신호로 입력되는 제1 출력 신호 및 n번째 화소 행(P(n))의 게이트 라인으로 입력되는 제2 출력 신호를 출력한다. 구체적으로, n번째 제1 스캔 스테이지(Scan1(n))의 제2 출력 신호는 n번째 화소 행(P(n))의 제1 스캔 신호(Scan1)에 대응될 수 있다.The first scan driving circuit includes first scan stages Scan1(n-2) to Scan1(n+1) and a first
제2 스캔 구동회로는 제2 스캔 스테이지들(Scan2(n-2) 내지 Scan2(n+1)) 및 제2 스캔 스테이지들에 입력되는 제2 게이트 클럭 신호1(G2CLK1), 제2 게이트 클럭 신호2(G2CLK2), 제1 게이트 로우 전압(VGL1), 게이트 하이 전압(VGH), 제2 게이트 스타트 전압(G2VST)이 인가되는 배선들을 포함한다. 제2 스캔 스테이지들은 제2 게이트 클럭 신호1(G2CLK1)과 제2 게이트 클럭 신호2(G2CLK2)에 대응하여 제2 게이트 스타트 전압(G2VST)을 시프트하면서 한 개의 출력 신호를 출력한다. 예를 들어, n번째 제2 스캔 스테이지(Scan2(n))의 출력 신호는 (n+1)번째 제2 스캔 스테이지(Scan2(n+1))의 스타트 신호로 입력되는 동시에 n번째 화소 행(P(n))의 게이트 라인으로 입력된다. 구체적으로, n번째 제2 스캔 스테이지(Scan2(n))의 출력 신호는 n번째 화소 행(P(n))의 제2 스캔 신호(Scan2)에 대응될 수 있다.The second scan driving circuit includes the second scan stages Scan2(n-2) to Scan2(n+1) and a second gate clock signal 1 (G2CLK1) and a second gate clock signal input to the second scan stages. 2 ( G2CLK2 ), the first gate low voltage VGL1 , the gate high voltage VGH, and the second gate start voltage G2VST are applied. The second scan stages output one output signal while shifting the second gate start voltage G2VST in response to the second gate clock signal 1 ( G2CLK1 ) and the second gate clock signal 2 ( G2CLK2 ). For example, the output signal of the n-th second scan stage Scan2(n) is input as a start signal of the (n+1)-th second scan stage Scan2(n+1), and at the same time, the n-th pixel row ( It is input to the gate line of P(n)). Specifically, the output signal of the n-th second scan stage Scan2(n) may correspond to the second scan signal Scan2 of the n-th pixel row P(n).
제2 스캔 신호(Scan2)는 p타입 트랜지스터의 게이트 전극에 입력되고, 제1 스캔 신호(Scan1)는 n타입 트랜지스터의 게이트 전극에 입력된다. n타입 트랜지스터의 게이트 온 전압(VGH)은 p타입 트랜지스터의 게이트 온 전압(VGL)이 반전된 전압이다. 즉, 제2 스캔 신호(Scan2)는 제1 스캔 신호(Scan1)를 반전시킴으로써 구현할 수 있다. 따라서, 제1 스캔 스테이지들은 제2 스캔 스테이지들의 출력 신호를 반전시켜줌으로써 구현될 수 있다. 이 경우, 제1 스캔 스테이지들의 제1 출력 신호는 제2 스캔 스테이지들의 출력 신호와 동일할 수 있으므로, 제2 스캔 스테이지들을 구성하는 회로를 이용하여 제1 스캔 스테이지들을 형성할 수 있다. 또한, 제1 스캔 스테이지들은 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)를 추가로 이용하여 제2 스캔 스테이지들에서 출력되는 신호가 반전된 출력 신호를 발생시킬 수 있다.The second scan signal Scan2 is input to the gate electrode of the p-type transistor, and the first scan signal Scan1 is input to the gate electrode of the n-type transistor. The gate-on voltage VGH of the n-type transistor is a voltage in which the gate-on voltage VGL of the p-type transistor is inverted. That is, the second scan signal Scan2 may be implemented by inverting the first scan signal Scan1 . Accordingly, the first scan stages may be implemented by inverting output signals of the second scan stages. In this case, since the first output signal of the first scan stages may be the same as the output signal of the second scan stages, the first scan stages may be formed using circuits constituting the second scan stages. In addition, the first scan stages may additionally use the first clock signal CLK1 and the second clock signal CLK2 to generate an output signal in which signals output from the second scan stages are inverted.
에미션 구동회로는 에미션 스테이지들(EM(n-2) 내지 EM(n+1)) 및 에미션 스테이지들에 입력되는 에미션 클럭 신호1(EMCLK1), 에미션 클럭 신호2(EMCLK2), 에미션 로우 전압(VEL), 에미션 하이 전압(VEH), 에미션 스타트 전압(EMVST)이 인가되는 배선들을 포함한다. 에미션 스테이지들은 에미션 클럭 신호1(EMCLK1)과 에미션 클럭 신호2(G2CLK2)에 대응하여 에미션 스타트 전압(EMVST)을 시프트하면서 한 개의 출력 신호를 출력한다. 예를 들어, n번째 에미션 스테이지(EM(n))의 출력 신호는 (n+1)번째 에미션 스테이지(EM(n+1))의 스타트 신호로 입력되고, n번째 화소 행(P(n))의 게이트 라인으로 입력된다. 구체적으로, n번째 에미션 스테이지(EM(n))의 출력 신호는 n번째 화소 행(P(n))의 에미션 신호(EM)에 대응될 수 있다.The emission driving circuit includes the emission stages EM(n-2) to EM(n+1) and the
게이트 구동회로는 제1 게이트 클럭 신호1(G1CLK1) 및 제2 게이트 클럭 신호2(G1CLK2), 제2 게이트 클럭 신호1(G2CLK1) 및 제2 게이트 클럭 신호2(G2CLK2), 에미션 클럭 신호1(EMCLK1) 및 에미션 클럭 신호2(EMCLK2)를 입력받아 동작하는 2상 회로를 도시하였으나, 이에 한정되지는 않는다.The gate driving circuit includes a first gate clock signal 1 (G1CLK1) and a second gate clock signal 2 (G1CLK2), a second gate clock signal 1 (G2CLK1) and a second gate clock signal 2 (G2CLK2), and an emission clock signal 1 ( EMCLK1) and the emission clock signal 2 (EMCLK2) are shown as a two-phase circuit that operates by receiving the input, but is not limited thereto.
도 4는 본 명세서의 일 실시예 따른 제1 스캔 구동회로의 블럭도이다. 구체적으로, 제1 스캔 스테이지에 입력되고 출력되는 신호를 도시한 도면이다.4 is a block diagram of a first scan driving circuit according to an exemplary embodiment of the present specification. Specifically, it is a diagram illustrating a signal input and output to the first scan stage.
앞서 언급한 바와 같이, 제1 스캔 스테이지는 제1 출력 신호(Gout1) 및 제2 출력 신호(Gout2)를 출력한다. 제1 스캔 스테이지는 제1 출력 신호(Gout1)를 출력하는 제1 스캔 스테이지의 일 부분인 제1 스캔 스테이지1(16), 및 제2 출력 신호(Gout2)를 출력하는 제1 스캔 스테이지의 일 부분인 제1 스캔 스테이지2(17)를 포함한다. As mentioned above, the first scan stage outputs the first output signal Gout1 and the second output signal Gout2. The first scan stage includes a
제1 스캔 스테이지1(16)은 제1 게이트 스타트 전압(G1VST), 제1 게이트 클럭 신호1(G1CLK1), 제1 게이트 클럭 신호2(G1CLK2), 제1 게이트 로우 전압(VGL1), 및 게이트 하이 전압(VGH)을 기반으로 동작한다. The
제1 스캔 스테이지1(16)은 제1 게이트 스타트 전압(G1VST), 제1 게이트 클럭 신호1(G1CLK1), 제1 게이트 클럭 신호2(G1CLK2), 제1 게이트 로우 전압(VGL1), 및 게이트 하이 전압(VGH)을 기반으로 제1 출력 신호(Gout1)가 출력되는 출력 노드를 통해 로직 하이 전압 또는 로직 로우 전압에 해당하는 신호를 출력한다. 제1 출력 신호(Gout1)는 다음 스테이지의 스타트 신호로 입력되는 신호이고, 화소회로에 신호를 제공하지는 않는다.The
제1 스캔 스테이지2(17)는 게이트 하이 전압(VGH) 또는 제1 클럭 신호(CLK1), 제2 게이트 로우 전압(VGL2), 및 제1 스캔 스테이지1(16)의 제1 출력 신호(Gout1)가 출력되는 출력 노드 및 QB 노드에 인가되는 신호를 기반으로 동작한다. 제1 클럭 신호(CLK1)가 입력되는 경우, 도 3을 참고하면, 제1 클럭 신호(CLK1)는 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)를 서로 번갈아가면서 제1 스캔 스테이지들 각각에 입력될 수 있다.The
제1 스캔 스테이지2(17)는 게이트 하이 전압(VGH) 또는 제1 클럭 신호(CLK1), 제2 게이트 로우 전압(VGL2), 및 제1 스캔 스테이지1(16)의 제1 출력 신호(Gout1)가 출력되는 출력 노드 및 QB 노드에 인가되는 신호를 기반으로 제2 출력 신호(Gout2)가 출력되는 출력 노드를 통해 로직 하이 전압 또는 로직 로우 전압에 해당하는 신호를 출력한다. 제2 출력 신호(Gout2)는 화소 어레이의 게이트 라인에 입력된다. 구체적으로, 제2 출력 신호(Gout2)는 제1 스캔 신호(Scan1)에 대응되며, n타입 트랜지스터인 제1 스위치 트랜지스터(ST1)의 게이트 전극에 입력된다.The
제1 출력 신호(Gout1)가 로직 하이 전압인 경우 제2 출력 신호(Gout2)는 로직 로우 전압이고, 제1 출력 신호(Gout1)가 로직 로우 전압인 경우 제2 출력 신호(Gout2)는 로직 하이 전압이다. When the first output signal Gout1 is a logic high voltage, the second output signal Gout2 is a logic low voltage, and when the first output signal Gout1 is a logic low voltage, the second output signal Gout2 is a logic high voltage to be.
도 5는 본 명세서의 제1 실시예에 따른 제1 스캔 구동회로를 나타낸 회로도이다. 구체적으로, 복수의 제1 스캔 스테이지들 각각을 구성하며 도 4를 구체화한 회로도이다. 도 6은 도 5에 도시된 제1 스캔 구동회로의 파형도로써, QB 노드가 1H로 동작하는 파형도이다. 5 is a circuit diagram illustrating a first scan driving circuit according to the first embodiment of the present specification. Specifically, it is a circuit diagram embodied in FIG. 4 that constitutes each of the plurality of first scan stages. FIG. 6 is a waveform diagram of the first scan driving circuit shown in FIG. 5, and is a waveform diagram in which the QB node operates at 1H.
도 5를 참고하면, 제1 스캔 스테이지들을 구성하는 트랜지스터들은 모두 p타입 트랜지스터이다. 제1 스캔 스테이지들 각각은 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 및 제4 트랜지스터(T4)를 포함한다. 제1 트랜지스터(T1)와 제2 트랜지스터(T2)의 게이트 전극은 각각 Q 노드(Q) 및 QB 노드(QB)와 연결된다. Q 노드(Q)는 제1 트랜지스터(T1)의 게이트 전극을 충전시키고, QB 노드(QB)는 제2 트랜지스터(T2)의 게이트 전극을 방전시킨다. 이 경우, 제1 스캔 스테이지들을 구성하는 트랜지스터들은 p형 트랜지스터이므로 충전은 트랜지스터의 턴온 전압을 의미하고, 방전은 트랜지스터의 턴오프 전압을 의미한다. Referring to FIG. 5 , all of the transistors constituting the first scan stages are p-type transistors. Each of the first scan stages includes a first transistor T1 , a second transistor T2 , a third transistor T3 , and a fourth transistor T4 . The gate electrodes of the first transistor T1 and the second transistor T2 are connected to the Q node Q and the QB node QB, respectively. The Q node Q charges the gate electrode of the first transistor T1 , and the QB node QB discharges the gate electrode of the second transistor T2 . In this case, since the transistors constituting the first scan stages are p-type transistors, charging means a turn-on voltage of the transistor, and discharging means a turn-off voltage of the transistor.
제1 트랜지스터(T1)의 제1 전극에는 제1 게이트 클럭 신호1(G1CLK1)이 인가되고, 제2 트랜지스터(T2)의 제1 전극에는 게이트 하이 전압(VGH)이 인가된다. 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 서로 직렬연결되므로 제1 트랜지스터(T1)의 제2 전극 및 제2 트랜지스터(T2)의 제2 전극이 서로 연결되어 제1 출력 신호(Gout1)를 출력하는 노드를 공유한다. 그리고, Q 노드(Q)에 제1 전극이 연결되고, 제1 트랜지스터(T1)의 제2 전극 및 제2 트랜지스터(T2)의 제2 전극이 서로 공유하는 노드에 제2 전극이 연결된 제1 캐패시터(C1)가 배치된다. The first
제3 트랜지스터(T3)의 게이트 전극은 제1 출력 신호(Gout1)를 출력하는 노드 및 제1 트랜지스터(T1)의 제2 전극에 연결되고, 제4 트랜지스터(T4)의 게이트 전극은 QB 노드(QB) 및 제2 트랜지스터(T2)의 게이트 전극에 연결된다. 이 경우, 제1 출력 신호(Gout1)를 출력하는 노드를 제1 출력 노드라고 일컫을 수 있다.The gate electrode of the third transistor T3 is connected to the node outputting the first output signal Gout1 and the second electrode of the first transistor T1 , and the gate electrode of the fourth transistor T4 is connected to the QB node QB ) and the gate electrode of the second transistor T2. In this case, a node that outputs the first output signal Gout1 may be referred to as a first output node.
제3 트랜지스터(T3)의 제1 전극에는 게이트 하이 전압(VGH)이 인가되고, 제4 트랜지스터(T4)의 제1 전극에는 제2 게이트 로우 전압(VGL2)이 인가된다. 제3 트랜지스터(T3)와 제4 트랜지스터(T4)는 서로 직렬연결되므로 제3 트랜지스터(T3)의 제2 전극 및 제4 트랜지스터(T4)의 제2 전극이 서로 연결되어 제2 출력 신호(Gout2)를 발생시키는 노드를 공유한다. 이 경우, 제2 출력 신호(Gout2)를 출력하는 노드를 제2 출력 노드라고 일컫을 수 있다.The gate high voltage VGH is applied to the first electrode of the third transistor T3 , and the second gate low voltage VGL2 is applied to the first electrode of the fourth transistor T4 . Since the third transistor T3 and the fourth transistor T4 are connected in series to each other, the second electrode of the third transistor T3 and the second electrode of the fourth transistor T4 are connected to each other to obtain a second output signal Gout2 share the node that generates In this case, a node that outputs the second output signal Gout2 may be referred to as a second output node.
앞에서 언급한 바와 같이, 제1 스캔 스테이지들 각각에는 제1 게이트 스타트 전압(G1VST), 제1 게이트 클럭 신호1(G1CLK1), 제2 게이트 클럭 신호2(G1CLK2), 게이트 하이 전압(VGH), 제1 게이트 로우 전압(VGL1), 및 제2 게이트 로우 전압(VGL2)이 인가된다. As mentioned above, in each of the first scan stages, the first gate start voltage G1VST, the first gate clock signal 1 (G1CLK1), the second gate clock signal 2 (G1CLK2), the gate high voltage (VGH), the second A first gate low voltage VGL1 and a second gate low voltage VGL2 are applied.
도 6을 참고하면, 제1 스캔 스테이지들의 구동 파형을 제1 단계(step1), 제2 단계(step2), 제3 단계(step3), 및 제4 단계(step4)로 나누어 설명할 수 있다. Referring to FIG. 6 , the driving waveform of the first scan stages may be divided into a first step (step1), a second step (step2), a third step (step3), and a fourth step (step4).
제1 단계(step1)에서 제1 게이트 스타트 전압(G1VST), 제1 게이트 클럭 신호2(G1CLK2)는 로직 하이 전압(VH)의 상태이고, 제1 게이트 클럭 신호1(G1CLK1)은 제1 게이트 클럭 신호2(G1CLK1)와 서로 반전된 신호이므로 로직 로우 전압(VL)의 상태이다. 이 경우, Q 노드(Q)에는 로직 하이 전압(VH)이 인가되므로 제1 트랜지스터(T1)는 턴오프 되고, QB 노드(QB)에는 로직 로우 전압(VL)이 인가되므로 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 턴온되어, 제1 출력 신호(Gout1)는 게이트 하이 전압(VGH)이고, 제2 출력 신호(Gout2)는 제2 게이트 로우 전압(VGL2)이다. 제3 트랜지스터(T3)는 제1 출력 신호(Gout1)에 의해서 턴오프 된다. 이 경우, 게이트 하이 전압(VGH)은 로직 하이 전압(VH)과 동일한 전압일 수 있고, 제2 게이트 로우 전압(VGL2)은 로직 로우 전압(VL)과 동일하거나 더 높은 전압일 수 있다. 제2 게이트 로우 전압(VGL2) 및 로직 로우 전압(VL)은 마이너스 전압일 수 있다.In the
제2 단계(step2)에서 제1 게이트 스타트 전압(G1VST) 및 제1 게이트 클럭 신호2(G1CLK2)는 로직 로우 전압(VL)으로 반전되고, 제1 게이트 클럭 신호1(G1CLK1)은 로직 하이 전압(VH)으로 반전된다. 이 경우, Q 노드(Q)에는 제1 게이트 스타트 전압(G1VST)의 로직 로우 전압(VL)이 인가되므로 제1 트랜지스터(T1)는 턴온되고, QB 노드(QB)는 로직 로우 전압(VL)이 유지되므로 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 턴온 상태가 유지되어, 제1 출력 신호(Gout1)는 제1 게이트 클럭 신호1(G1CLK1) 및 게이트 하이 전압(VGH)이 출력되어 로직 하이 전압(VH)이고, 제2 출력 신호(Gout2)는 제1 클럭 신호(CLK1) 및 제2 게이트 로우 전압(VGL2)이 출력되어 로직 로우 전압(VL)이다. 제3 트랜지스터(T3)는 제1 출력 신호(Gout1)에 의해서 턴오프 상태를 유지한다.In the second step (step2), the first gate start voltage G1VST and the first gate clock signal 2 (G1CLK2) are inverted to a logic low voltage (VL), and the first gate clock signal 1 (G1CLK1) is a logic high voltage ( VH) is inverted. In this case, since the logic low voltage VL of the first gate start voltage G1VST is applied to the Q node Q, the first transistor T1 is turned on, and the QB node QB has the logic low voltage VL Therefore, the second transistor T2 and the fourth transistor T4 are maintained in a turned-on state, and the first output signal Gout1 is a logic output signal by outputting the first
제3 단계(step3)에서 제1 게이트 스타트 전압(G1VST) 및 제1 게이트 클럭 신호2(G1GLK2)는 로직 하이 전압(VH)으로 반전되고, 제1 게이트 클럭 신호1(G1CLK1)은 로직 로우 전압(VL)으로 반전된다. 이 경우, 플로팅(floating)된 Q 노드(Q)는 제1 게이트 클럭 신호1(G1CLK1)의 로직 로우 전압(VL)이 턴온상태인 제1 트랜지스터(T1)를 통해 제1 트랜지스터(T1)의 제2 전극에 인가되므로 제1 캐패시터(C1)의 부트스트랩(bootstrap) 현상에 의해 Q 노드(Q)는 로직 로우 전압(VL)보다 더 낮은 전압으로 떨어진다. 따라서, 제1 트랜지스터(T1)가 안정적으로 턴온상태를 유지하므로 제1 출력 신호(Gout1)는 안정적으로 로직 로우 전압(VL) 상태를 유지한다. 제1 출력 신호(Gout1)가 로직 로우 전압(VL)이므로 제3 트랜지스터(T3)도 턴온되어 제2 출력 신호(Gout2)에는 게이트 하이 전압(VGH)이 출력된다. 동시에, QB 노드(QB)에는 로직 하이 전압(VH)이 인가되므로 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 턴오프 상태가 된다. In the third step (step3), the first gate start voltage G1VST and the first gate clock signal 2 (G1GLK2) are inverted to the logic high voltage (VH), and the first gate clock signal 1 (G1CLK1) is the logic low voltage ( VL) is inverted. In this case, the floating Q node Q is connected to the first transistor T1 through the first transistor T1 in which the logic low voltage VL of the first
제4 단계(step4)에서 제1 게이트 스타트 전압(G1VST)은 로직 하이 전압(VH)이 유지되고, 제1 게이트 클럭 신호1(G1CLK1) 및 제2 게이트 클럭 신호2(G1CLK2)는 반전된다. 이 경우, Q 노드(Q)에는 제1 게이트 스타트 전압(G1VST)의 로직 하이 전압(VH)이 인가되므로 제1 트랜지스터(T1)는 턴오프되고, QB 노드(QB)에는 제1 게이트 로우 전압(VGL1)이 인가되므로 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 턴온되어, 제1 출력 신호(Gout1)는 게이트 하이 전압(VGH)이고 제2 출력 신호(Gout2)는 제2 게이트 로우 전압(VGL2)이다. 이 경우, 제1 게이트 로우 전압(VGL1)은 로직 로우 전압(VL)과 동일하고, 제2 게이트 로우 전압(VGL2)보다 낮은 전압일 수 있다. In the fourth step (step4), the first gate start voltage G1VST maintains the logic high voltage VH, and the first gate clock signal 1 ( G1CLK1 ) and the second gate clock signal 2 ( G1CLK2 ) are inverted. In this case, since the logic high voltage VH of the first gate start voltage G1VST is applied to the Q node Q, the first transistor T1 is turned off, and the QB node QB has the first gate low voltage ( Since VGL1 is applied, the second transistor T2 and the fourth transistor T4 are turned on, so that the first output signal Gout1 is the gate high voltage VGH and the second output signal Gout2 is the second gate low voltage (VGL2). In this case, the first gate low voltage VGL1 may be the same as the logic low voltage VL and may be lower than the second gate low voltage VGL2 .
제4 트랜지스터(T4)는 p형 트랜지스터이므로, QB 노드(QB)에 연결된 제4 트랜지스터(T4)의 게이트 전극과 소스 전극, 즉 제1 전극의 전압차의 절대값이 제4 트랜지스터(T4)의 문턱전압의 절대값보다 작은 경우, 제4 트랜지스터(T4)가 턴온되지 않으므로 제2 출력 신호(Gout2)가 출력되지 않거나 출력이 지연될 수 있다. 따라서, 제1 게이트 클럭 신호2(G1CLK2)가 로직 로우 전압(VL)일때, 제8 트랜지스터(T8)가 턴온되어 제1 게이트 로우 전압(VGL1)이 QB 노드(QB)에 인가되면, 제4 트랜지스터(T4)가 턴온될 수 있도록 제4 트랜지스터(T4)의 제1 전극에 제1 게이트 로우 전압(VGL1)보다 더 높은 전압인 제2 게이트 로우 전압(VGL2)을 인가할 수 있다. 이 경우, 제1 게이트 로우 전압(VGL1) 및 제2 게이트 로우 전압(VGL2)은 마이너스 전압일 수 있다. 예를 들어, 제1 게이트 로우 전압(VGL1)의 절대값은 제2 게이트 로우 전압(VGL2)의 절대값보다 크다.Since the fourth transistor T4 is a p-type transistor, the absolute value of the voltage difference between the gate electrode and the source electrode of the fourth transistor T4 connected to the QB node QB, that is, the first electrode is the value of the fourth transistor T4. When it is less than the absolute value of the threshold voltage, the fourth transistor T4 is not turned on, so that the second output signal Gout2 may not be output or the output may be delayed. Accordingly, when the first
제1 스캔 스테이지들 각각은 서로 반전된 제1 출력 신호(Gout1) 및 제2 출력 신호(Gout2)를 제공할 수 있다. 본 명세서에 따른 제1 실시예는 Q 노드(Q)에 게이트 전극이 연결된 제1 트랜지스터(T1), 제1 출력 노드에 연결된 제3 트랜지스터(T3), QB 노드(QB)에 게이트 전극이 연결된 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)를 배치함으로써, 인버터 구동회로를 사용하지 않고 반전된 출력 파형을 발생시킬 수 있으므로, 게이트 구동회로의 크기를 감소시킬 수 있다.Each of the first scan stages may provide a first output signal Gout1 and a second output signal Gout2 inverted from each other. The first embodiment according to the present specification provides a first transistor T1 having a gate electrode connected to a Q node Q, a third transistor T3 connected to a first output node, and a third transistor T3 having a gate electrode connected to a QB node QB. By disposing the second transistor T2 and the fourth transistor T4 , an inverted output waveform can be generated without using an inverter driving circuit, and thus the size of the gate driving circuit can be reduced.
그리고, 서로 반전된 제1 출력 신호(Gout1) 및 제2 출력 신호(Gout2)를 발생시키기 위해 Q 노드(Q), 제1 출력 노드, 및 QB 노드(QB)에 각각 연결된 제1 트랜지스터(T1), 제3 트랜지스터(T3), 제2 트랜지스터(T2) 및 제4 트랜지스터(T4) 이외에 Q 노드(Q) 및 QB 노드(QB)에 연결되어 Q 노드(Q) 및 QB 노드(QB)를 충/방전시켜주는 회로에 대해 설명한다.In addition, a first transistor T1 connected to the Q node Q, the first output node, and the QB node QB to generate inverted first and second output signals Gout1 and Gout2, respectively. , the third transistor T3, the second transistor T2, and the fourth transistor T4 are connected to the Q node Q and the QB node QB in addition to the Q node Q and the QB node QB. The circuit that discharges will be described.
제5 트랜지스터(T5)의 게이트 전극에는 제1 게이트 스타트 전압(G1VST)이 인가되는 라인, 제1 전극에는 제1 게이트 스타트 전압(G1VST)이 인가되는 라인, 제2 전극에는 QA 노드(QA)가 연결된다. A line to which the first gate start voltage G1VST is applied to the gate electrode of the fifth transistor T5, a line to which the first gate start voltage G1VST is applied to the first electrode, and a QA node QA to the second electrode connected
제6 트랜지스터(T6)의 게이트 전극에는 제1 게이트 클럭 신호1(G1CLK1)이 인가되는 라인, 제1 전극에는 QA 노드(QA) 및 제5 트랜지스터(T5)의 제2 전극이 연결되고, 제2 전극에는 제7 트랜지스터(T7)의 제1 전극이 연결된다. A line to which the first gate clock signal 1 ( G1CLK1 ) is applied is connected to the gate electrode of the sixth transistor T6 , the QA node QA and the second electrode of the fifth transistor T5 are connected to the first electrode, and the second The first electrode of the seventh transistor T7 is connected to the electrode.
제 7 트랜지스터(T7)의 게이트 전극에는 QB 노드(QB), 제1 전극에는 제6 트랜지스터(T6)의 제2 전극, 제2 전극에는 게이트 하이 전압(VGH)이 인가되는 라인에 연결된다. The gate electrode of the seventh transistor T7 is connected to the QB node QB, the first electrode is connected to the second electrode of the sixth transistor T6, and the second electrode is connected to a line to which the gate high voltage VGH is applied.
제 8 트랜지스터(T8)의 게이트 전극에는 제1 게이트 클럭 신호2(G1CLK2)가 인가되는 라인 및 제5 트랜지스터(T5)의 게이트 전극이 연결되고, 제1 전극에는 제1 게이트 로우 전압(VGL1)이 인가되는 라인, 제2 전극에는 QB 노드(QB), 제2 트랜지스터(T2)의 게이트 전극, 및 제7 트랜지스터의 게이트 전극이 연결된다. A line to which the first gate clock signal 2 (G1CLK2) is applied and the gate electrode of the fifth transistor T5 are connected to the gate electrode of the eighth transistor T8, and the first gate low voltage VGL1 is applied to the first electrode. The QB node QB, the gate electrode of the second transistor T2, and the gate electrode of the seventh transistor are connected to the applied line and the second electrode.
제 9 트랜지스터(T9)의 게이트 전극에는 QA 노드(QA), 제5 트랜지스터(T5)의 제2 전극, 및 제6 트랜지스터(T6)의 제1 전극이 연결되고, 제1 전극에는 제1 게이트 클럭 신호2(G1CLK2)가 인가되는 라인, 제5 트랜지스터(T5)의 게이트 전극, 및 제8 트랜지스터(T8)의 게이트 전극이 연결되며, 제2 전극에는 QB 노드(QB), 제8 트랜지스터(T8)의 제2 전극, 제2 트랜지스터(T2)의 게이트 전극, 및 제7 트랜지스터(T7)의 게이트 전극이 연결된다. The QA node QA, the second electrode of the fifth transistor T5, and the first electrode of the sixth transistor T6 are connected to the gate electrode of the ninth transistor T9, and the first gate clock is connected to the first electrode A line to which the signal 2 ( G1CLK2 ) is applied, the gate electrode of the fifth transistor T5 , and the gate electrode of the eighth transistor T8 are connected to each other, and a QB node QB and an eighth transistor T8 are connected to the second electrode The second electrode of , the gate electrode of the second transistor T2 , and the gate electrode of the seventh transistor T7 are connected.
제10 트랜지스터(T10)의 게이트 전극에는 제1 게이트 로우 전압(VGL1)이 인가되는 라인, 제1 전극에는 QA 노드(QA), 제5 트랜지스터(T5)의 제2 전극, 및 제6 트랜지스터(T6)의 제1 전극이 연결되고, 제2 전극에는 Q 노드(Q), 제1 트랜지스터(T1)의 게이트 전극이 연결된다. The line to which the first gate low voltage VGL1 is applied to the gate electrode of the tenth transistor T10, the QA node QA to the first electrode, the second electrode of the fifth transistor T5, and the sixth transistor T6 ) is connected to the first electrode, and the Q node Q and the gate electrode of the first transistor T1 are connected to the second electrode.
제10 트랜지스터(T10)의 게이트 전극에는 항상 제1 게이트 로우 전압(VGL1)이 인가되므로 제10 트랜지스터(T10)는 턴온 상태를 유지한다. 따라서, QA 노드(QA)와 Q 노드(Q)는 동일한 전압이 인가된다. 스캔 스테이지가 출력 신호를 제공하는 기간인 제 3단계(step3)에서 부트스트랩(bootstrap) 현상에 의해 Q 노드(Q)가 로직 로우 전압(VL)보다 낮은 전압으로 감소하게 된다. 예를 들어, 제10 트랜지스터(T10)가 생략된 경우, Q 노드(Q)는 QA 노드(QA)와 동일 노드가 되고, QA 노드(QA)에는 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 제9 트랜지스터(T9)가 연결된다. QA 노드(QA)에 연결된 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 제9 트랜지스터(T9)는 부트스트랩(bootstrap) 현상에 의해 영향을 받기 때문에 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 제9 트랜지스터(T9)의 임계 특성이 크게 바이어스(bias)될 수 있다. 따라서, 제10 트랜지스터(T10)를 배치함으로써 바이어스 스트레스(bias stress)에 의한 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 제9 트랜지스터(T9)의 신뢰성을 향상시킬 수 있다. 제10 트랜지스터(T10)는 바이어스 스트레스에 대한 완충 역할을 하여 항상 턴온 상태를 유지하므로 생략할 수도 있다.Since the first gate low voltage VGL1 is always applied to the gate electrode of the tenth transistor T10, the tenth transistor T10 maintains a turned-on state. Accordingly, the same voltage is applied to the QA node QA and the Q node Q. In the third step (step3), which is a period in which the scan stage provides an output signal, the Q node Q is reduced to a voltage lower than the logic low voltage VL due to a bootstrap phenomenon. For example, when the tenth transistor T10 is omitted, the Q node Q becomes the same node as the QA node QA, and the fifth transistor T5 and the sixth transistor T6 at the QA node QA. ), and the ninth transistor T9 are connected. Since the fifth transistor T5 , the sixth transistor T6 , and the ninth transistor T9 connected to the QA node QA are affected by a bootstrap phenomenon, the fifth transistor T5 , the sixth transistor T9 The threshold characteristics of the transistor T6 and the ninth transistor T9 may be largely biased. Accordingly, by disposing the tenth transistor T10 , the reliability of the fifth transistor T5 , the sixth transistor T6 , and the ninth transistor T9 due to bias stress may be improved. Since the tenth transistor T10 always maintains a turned-on state by serving as a buffer against bias stress, it may be omitted.
스캔 스테이지들은 제1 캐패시터(C1) 및 제2 캐패시터(C2)를 포함한다. 제1 캐패시터(C1)의 제1 전극은 Q 노드(Q)에 연결되고, 제2 전극은 제1 출력 노드에 연결된다. 제2 캐패시터(C2)의 제1 전극은 QB 노드(QB)에 연결되고, 제2 전극은 게이트 하이 전압(VGH)이 인가되는 라인에 연결된다.The scan stages include a first capacitor C1 and a second capacitor C2. The first electrode of the first capacitor C1 is connected to the Q node Q, and the second electrode is connected to the first output node. The first electrode of the second capacitor C2 is connected to the QB node QB, and the second electrode is connected to the line to which the gate high voltage VGH is applied.
도 5 및 도 6을 참고하면, 제1 게이트 클럭 신호2(G1CLK2)가 로직 로우 전압(VL)일 때 제5 트랜지스터(T5)가 턴온되어 Q 노드(Q)에 제1 게이트 스타트 전압(G1VST)을 인가한다. 제1 게이트 클럭 신호2(G1CLK2)가 로직 로우 전압(VL)인 제2 단계(step2)에서 제1 게이트 스타트 전압(G1VST)이 로직 로우 전압(VL)이므로 Q 노드(Q)에는 로직 로우 전압(VL)이 인가되어 제1 트랜지스터(T1)가 턴온된다. 동시에, 제9 트랜지스터(T9) 및 제8 트랜지스터(T8)가 턴온되므로 QB 노드(QB)에 로직 로우 전압(VL)이 인가된다. 따라서, 제2 단계(step2)에서 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)가 턴온된다. 이 경우, 제1 출력 신호(Gout1)의 로직 하이 전압(VH)에 의해 제3 트랜지스터(T3)는 턴오프된다.5 and 6 , when the first
제3 단계(step3)에서 제5 트랜지스터(T5) 및 제8 트랜지스터(T8)가 턴오프되어 Q 노드(Q)가 플로팅된 상태에서 제1 트랜지스터(T1)의 제2 전극에 인가된 로직 로우 전압(VL)에 의해 Q 노드(Q)는 로직 로우 전압(VL)보다 더 낮은 전압으로 떨어진다. Q 노드(Q)에 게이트 전압이 연결된 제9 트랜지스터(T9)는 턴온 상태가 되므로 제1 게이트 클럭 신호2(G1CLK2)의 로직 하이 전압(VH)이 QB 노드(QB)에 인가된다. QB 노드(QB)에 게이트 전압이 연결된 제2 트랜지스터(T2), 제4 트랜지스터(T4), 및 제7 트랜지스터(T2)가 턴오프되고, 제1 게이트 클럭 신호1(G1CLK1)에 의해 제6 트랜지스터(T6)는 턴온된다. 따라서, Q 노드(Q)에는 게이트 하이 전압(VGH)이 안정적으로 인가된다.In the third step (step3), the logic low voltage applied to the second electrode of the first transistor T1 in a state in which the fifth transistor T5 and the eighth transistor T8 are turned off and the Q node Q is floating By (VL), the Q node (Q) drops to a voltage lower than the logic low voltage (VL). Since the ninth transistor T9 having the gate voltage connected to the Q node Q is turned on, the logic high voltage VH of the first
제1 출력 신호(Gout1)는 1 프레임의 기간 중에서 1H 동안은 로직 로우 전압(VL)이고, 나머지 기간 동안은 로직 하이 전압(VH)을 유지한다. 마찬가지로, 제2 출력 신호(Gout2)는 1 프레임의 기간 중에서 1H 동안은 로직 하이 전압(VH)이고, 나머지 기간 동안은 로직 로우 전압(VL)을 유지한다. 제1 출력 신호(Gout1)가 로직 하이 전압(VH)으로 유지되고, 제2 출력 신호(Gout2)가 로직 로우 전압(VL)으로 유지되는 동안에 제8 트랜지스터(T8)는 제1 게이트 클럭 신호2(G1CLK2)에 의해 턴온과 턴오프를 반복한다. 제8 트랜지스터(T8)가 턴온되는 동안은 QB 노드(QB)에 제1 게이트 로우 전압(VGL1)이 인가되어 제2 트랜지스터(T2)와 제4 트랜지스터(T4)를 턴온시켜주고, 제8 트랜지스터(T8)가 턴오프되는 동안은 제2 캐패시터(C2)가 QB 노드(QB)를 제1 게이트 로우 전압(VGL1)으로 유지시켜준다.The first output signal Gout1 is a logic low voltage VL for 1H during one frame period and maintains a logic high voltage VH for the remaining period. Similarly, the second output signal Gout2 is a logic high voltage VH for 1H during one frame period and maintains a logic low voltage VL for the remaining period. While the first output signal Gout1 is maintained at the logic high voltage VH and the second output signal Gout2 is maintained at the logic low voltage VL, the eighth transistor T8 operates the first gate clock signal 2 ( Turn on and turn off by G1CLK2) are repeated. While the eighth transistor T8 is turned on, the first gate low voltage VGL1 is applied to the QB node QB to turn on the second transistor T2 and the fourth transistor T4, and the eighth transistor ( While T8 is turned off, the second capacitor C2 maintains the QB node QB at the first gate low voltage VGL1.
도 7은 본 명세서의 제2 실시예에 따른 제1 스캔 구동회로를 나타낸 회로도이다. 구체적으로, 복수의 제1 스캔 스테이지들 각각을 구성하며 도 4를 구체화한 회로도이다. 도 8a는 도 7에 도시된 제1 스캔 구동회로의 구동 모드일 때 파형도로서, QB 노드가 1H로 동작하는 파형도이다. 또한, 도 8b는 도 7에 도시된 제1 스캔 구동회로의 센싱 모드일 때 파형도이다. 도 7은 도 5의 변형예이므로 도 5와 중복되는 설명은 생략하거나, 간략하게 설명할 수 있다. 7 is a circuit diagram illustrating a first scan driving circuit according to a second embodiment of the present specification. Specifically, it is a circuit diagram embodied in FIG. 4 that constitutes each of the plurality of first scan stages. FIG. 8A is a waveform diagram in the driving mode of the first scan driving circuit shown in FIG. 7 , and is a waveform diagram in which the QB node operates at 1H. Also, FIG. 8B is a waveform diagram in a sensing mode of the first scan driving circuit shown in FIG. 7 . Since FIG. 7 is a modified example of FIG. 5 , the description overlapping with FIG. 5 may be omitted or briefly described.
도 7은 도 5의 회로에서 제1 스캔 스테이지에 입력되는 신호 중 제3 트랜지스터의 제1 전극에 입력되는 게이트 하이 전압(VGH)을 제1 클럭 신호(CLK1)로 변경하여 제공한다. 제1 트랜지스터(T1)의 제1 전극에는 제1 게이트 클럭 신호1(G1CLK1)이 인가되는 라인에 연결되고, 제3 트랜지스터(T3)의 제1 전극에는 제1 클럭 신호(CLK1)가 인가되는 라인에 연결되며, 제7 트랜지스터(T7)의 제2 전극에는 제1 게이트 로우 전압(VGL1)이 인가되는 라인에 연결된다. 예를 들어, 도 7의 제1 스캔 스테이지가 n번째 제1 스캔 스테이지(Scan1(n))인 경우에는 제3 트랜지스터의 제1 전극에 제1 클럭 신호(CLK1)가 입력되고, (n+1)번째 제1 스캔 스테이지(Scan1(n+1))의 경우에는 제3 트랜지스터의 제1 전극에 제2 클럭 신호(CLK2)가 입력된다. 도 3에 도시된 바와 같이, 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)가 제1 스캔 스테이지에 교번으로 입력될 수 있다.7 shows the first clock signal CLK1 by changing the gate high voltage VGH input to the first electrode of the third transistor among the signals input to the first scan stage in the circuit of FIG. 5 . The first electrode of the first transistor T1 is connected to a line to which the first
이 경우, 제1 게이트 클럭 신호2(G1CLK2) 및 제1 클럭 신호(CLK1)는 서로 다른 오실레이터(oscillator)에서 발생하는 클럭 신호로써, 특히 센싱 모드에서 클럭 신호의 위상이 서로 동일하지 않을 수도 있다. 또한, 제1 게이트 클럭 신호1(G1CLK1) 및 제2 클럭 신호(CLK2)는 서로 다른 오실레이터에서 발생하는 클럭 신호로써, 특히 센싱 모드에서 클럭 신호의 위상이 서로 동일하지 않을 수도 있다.In this case, the first
앞서 언급한 바와 같이, 화소회로의 동작은 구동 모드 및 센싱 모드를 포함한다. 도 8b를 참고하면, 센싱 기간 동안에는 화소회로에 블랙 전압을 입력하고, 초기화 시켜준 후, 센싱하고, 다시 블랙 전압을 입력하는 과정을 수행할 수 있다. 블랙 전압 인가(B), 초기화(I), 센싱(S), 및 블랙 전압 인가(B)하는 과정을 수행하기 위해서는 각 과정을 수행하기 위한 신호가 제2 출력 신호(Gout2)로 출력되어야 한다. 따라서, 제3 트랜지스터(T3)의 제1 전극에 게이트 하이 전압(VGH) 대신 제1 클럭 신호(CLK1)를 인가시켜줌으로써, 제2 출력 신호(Gout2)로 제1 클럭 신호(CLK1)가 출력될 수 있다. 이 경우, 센싱 모드에서 1 수평 기간(1H)은 구동 모드에서 1 수평 기간(1H)보다 길 수 있다.As mentioned above, the operation of the pixel circuit includes a driving mode and a sensing mode. Referring to FIG. 8B , during the sensing period, a process of inputting a black voltage to the pixel circuit, initializing it, sensing, and inputting the black voltage again may be performed. In order to perform the processes of applying a black voltage (B), initialization (I), sensing (S), and applying a black voltage (B), a signal for performing each process must be output as the second output signal Gout2 . Accordingly, by applying the first clock signal CLK1 instead of the gate high voltage VGH to the first electrode of the third transistor T3 , the first clock signal CLK1 is output as the second output signal Gout2 . can In this case, one
본 명세서의 제2 실시예에 따르면 제1 실시예의 제3 트랜지스터(T3)의 제1 전극에 제1 클럭 신호(CLK1)를 인가시켜줌으로써, 센싱 모드에서 화소회로가 센싱할 수 있는 동작 파형을 제공할 수 있다.According to the second exemplary embodiment of the present specification, by applying the first clock signal CLK1 to the first electrode of the third transistor T3 of the first exemplary embodiment, an operation waveform that can be sensed by the pixel circuit in the sensing mode is provided can do.
도 9는 본 명세서의 제3 실시예에 따른 제1 스캔 구동회로를 나타낸 회로도이다. 구체적으로, 복수의 제1 스캔 스테이지들 각각을 구성하며 도 4를 구체화한 회로도이다. 도 10은 도 9에 도시된 제1 스캔 구동회로의 파형도로서, QB 노드(QB)가 2H로 동작하는 파형도이다.9 is a circuit diagram illustrating a first scan driving circuit according to a third embodiment of the present specification. Specifically, it is a circuit diagram embodied in FIG. 4 that constitutes each of the plurality of first scan stages. FIG. 10 is a waveform diagram of the first scan driving circuit illustrated in FIG. 9 , and is a waveform diagram in which the QB node QB operates at 2H.
도 9를 참고하면, 제1 스캔 스테이지들 각각은 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 및 보조 트랜지스터(Ta)를 포함한다. 제1 트랜지스터(T1)와 제2 트랜지스터(T2)의 게이트 전극은 각각 Q 노드(Q) 및 QB 노드(QB)와 연결된다. Q 노드(Q)는 제1 트랜지스터(T1)의 게이트 전극을 충전시키고, QB 노드(QB)는 제2 트랜지스터(T2)의 게이트 전극을 방전시킨다. 이 경우, 제1 스캔 스테이지들을 구성하는 트랜지스터들은 p형 트랜지스터이므로 충전은 트랜지스터의 턴온 전압을 의미하고, 방전은 트랜지스터의 턴오프 전압을 의미한다.Referring to FIG. 9 , each of the first scan stages includes a first transistor T1 , a second transistor T2 , a third transistor T3 , a fourth transistor T4 , and an auxiliary transistor Ta . The gate electrodes of the first transistor T1 and the second transistor T2 are connected to the Q node Q and the QB node QB, respectively. The Q node Q charges the gate electrode of the first transistor T1 , and the QB node QB discharges the gate electrode of the second transistor T2 . In this case, since the transistors constituting the first scan stages are p-type transistors, charging means a turn-on voltage of the transistor, and discharging means a turn-off voltage of the transistor.
제1 트랜지스터(T1)의 제1 전극에는 제1 게이트 클럭 신호1(G1CLK1)이 인가되고, 제2 트랜지스터(T2)의 제1 전극에는 게이트 하이 전압(VGH)이 인가된다. 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 서로 직렬연결되므로 제1 트랜지스터(T1)의 제2 전극 및 제2 트랜지스터(T2)의 제2 전극이 서로 연결되어 제1 출력 신호(Gout1)를 발생시키는 제1 출력 노드를 공유한다. 그리고, Q 노드(Q)에 제1 전극이 연결되고, 제1 출력 노드에 제2 전극이 연결된 제1 캐패시터(C1)가 배치된다. The first
제3 트랜지스터(T3)의 게이트 전극은 제1 출력 노드에 연결되고, 제4 트랜지스터(T4)의 게이트 전극은 QB 노드(QB) 및 제2 트랜지스터(T2)의 게이트 전극에 연결된다. The gate electrode of the third transistor T3 is connected to the first output node, and the gate electrode of the fourth transistor T4 is connected to the QB node QB and the gate electrode of the second transistor T2 .
제3 트랜지스터(T3)의 제1 전극에는 게이트 하이 전압(VGH)이 인가되고, 제4 트랜지스터(T4)의 제1 전극에는 제2 게이트 로우 전압(VGL2)이 인가된다. 제3 트랜지스터(T3)와 제4 트랜지스터(T4)는 서로 직렬연결되므로 제3 트랜지스터(T3)의 제2 전극 및 제4 트랜지스터(T4)의 제2 전극이 서로 연결되어 제2 출력 신호(Gout2)를 발생시키는 제2 출력 노드를 공유한다.The gate high voltage VGH is applied to the first electrode of the third transistor T3 , and the second gate low voltage VGL2 is applied to the first electrode of the fourth transistor T4 . Since the third transistor T3 and the fourth transistor T4 are connected in series to each other, the second electrode of the third transistor T3 and the second electrode of the fourth transistor T4 are connected to each other to obtain a second output signal Gout2 share a second output node that generates
보조 트랜지스터(Ta)의 게이트 전극에는 제1 게이트 스타트 전압(G1VST)이 인가되고, 제1 전극에는 제1 게이트 클럭 신호2(G1CLK2)가 인가되며, 제2 전극은 제2 출력 노드에 연결된다.The first gate start voltage G1VST is applied to the gate electrode of the auxiliary transistor Ta, the first
본 명세서의 제3 실시예에 따른 제1 스캔 스테이지들에는 제1 게이트 스타트 전압(G1VST), 제1 게이트 클럭 신호1(G1CLK1), 제2 게이트 클럭 신호2(G1CLK2), 게이트 하이 전압(VGH), 제1 게이트 로우 전압(VGL1), 제2 게이트 로우 전압(VGL2), 및 리셋 신호(Reset)가 인가된다. In the first scan stages according to the third exemplary embodiment of the present specification, a first gate start voltage (G1VST), a first gate clock signal 1 (G1CLK1), a second gate clock signal 2 (G1CLK2), and a gate high voltage (VGH) , a first gate low voltage VGL1 , a second gate low voltage VGL2 , and a reset signal Reset are applied.
도 10을 참고하면, 제1 스캔 스테이지들의 구동 파형을 제1 단계(step1), 제2 단계(step2), 제3 단계(step3), 및 제4 단계(step4)로 나누어 설명할 수 있다. Referring to FIG. 10 , the driving waveform of the first scan stages may be divided into a first step (step1), a second step (step2), a third step (step3), and a fourth step (step4).
제1 단계(step1)에서 제1 게이트 스타트 전압(G1VST) 및 제1 게이트 클럭 신호2(G1CLK2)는 로직 하이 전압(VH)의 상태이고, 제1 게이트 클럭 신호1(G1CLK1)은 제1 게이트 클럭 신호2(G1CLK2)를 반전시킨 신호이므로 로직 로우 전압(VL)의 상태이다. 이 경우, Q 노드(Q)에는 로직 하이 전압(VH)이 인가되므로 제1 트랜지스터(T1)는 턴오프 되고, QB 노드(QB)에는 로직 로우 전압(VL)이 인가되므로 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 턴온되어, 제1 출력 신호(Gout1)는 게이트 하이 전압(VGH)이고, 제2 출력 신호(Gout2)는 제2 게이트 로우 전압(VGL2)이다. 그리고, 제3 트랜지스터(T3)는 제1 출력 신호(Gout1)에 따라 턴오프되고, 보조 트랜지스터(Ta)도 제1 게이트 스타트 전압(G1VST)에 따라 턴오프된다. 이 경우, 게이트 하이 전압(VGH)은 로직 하이 전압(VH)과 동일한 전압일 수 있고, 제2 게이트 로우 전압(VGL2)는 로직 로우 전압(VL)과 동일하거나 더 높은 전압일 수 있다.In the
제2 단계(step2)에서 제1 게이트 스타트 전압(G1VST) 및 제1 게이트 클럭 신호2(G1CLK2)는 로직 로우 전압(VL)으로 반전되고, 제1 게이트 클럭 신호1(G1CLK1)은 로직 하이 전압(VH)으로 반전된다. 이 경우, Q 노드(Q)에는 제1 게이트 스타트 전압(G1VST)의 로직 로우 전압(VL)이 인가되므로 제1 트랜지스터(T1)는 턴온되고, QB 노드(QB)에는 게이트 하이 전압(VGH)이 인가되므로 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 턴오프되어, 제1 출력 신호(Gout1)는 제1 게이트 클럭 신호1(G1CLK1) 및 게이트 하이 전압(VGH)이 출력되어 로직 하이 전압(VH)이 유지되고, 제2 출력 신호(Gout2)는 제2 게이트 로우 전압(VGL2)이 유지된다. 제3 트랜지스터(T3)는 제1 출력 신호(Gout1)의 로직 하이 전압(VH)에 의해 턴오프 상태가 유지된다. In the second step (step2), the first gate start voltage G1VST and the first gate clock signal 2 (G1CLK2) are inverted to a logic low voltage (VL), and the first gate clock signal 1 (G1CLK1) is a logic high voltage ( VH) is inverted. In this case, since the logic low voltage VL of the first gate start voltage G1VST is applied to the Q node Q, the first transistor T1 is turned on, and the QB node QB has the gate high voltage VGH. is applied, the second transistor T2 and the fourth transistor T4 are turned off, and the first output signal Gout1 outputs the first
즉, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)가 모두 턴오프 상태이므로 제2 출력 신호(Gout2)가 로직 로우 전압(VL) 상태를 유지하게 하기 위하여 보조 트랜지스터(Ta)를 배치한다. 보조 트랜지스터(Ta)는 제1 게이트 스타트 전압(G1VST)의 로직 로우 전압(VL)에 의해 턴온되어 제2 출력 신호(Gout2)에 제1 게이트 클럭 신호2(G1CLK2)의 로직 로우 전압(VL)이 안정적으로 인가되도록 한다. That is, since the third transistor T3 and the fourth transistor T4 are both turned off, the auxiliary transistor Ta is disposed so that the second output signal Gout2 maintains the logic low voltage VL state. The auxiliary transistor Ta is turned on by the logic low voltage VL of the first gate start voltage G1VST so that the logic low voltage VL of the first
제3 단계(step3)에서 제1 게이트 스타트 전압(G1VST) 및 제1 게이트 클럭 신호2(G1GLK2)는 로직 하이 전압(VH)으로 반전되고, 제1 게이트 클럭 신호1(G1CLK1)은 로직 로우 전압(VL)으로 반전된다. 이 경우, 플로팅(floating)된 Q 노드(Q)는 제1 게이트 클럭 신호1(G1CLK1)의 로직 로우 전압(VL)이 턴온상태인 제1 트랜지스터(T1)를 통해 제1 트랜지스터(T1)의 제2 전극에 인가되므로 제1 캐패시터(C1)의 부트스트랩(bootstrap) 현상에 의해 Q 노드(Q)는 로직 로우 전압(VL)보다 더 낮은 전압으로 떨어진다. 따라서, 제1 트랜지스터(T1)가 안정적으로 턴온상태를 유지하므로 제1 출력 신호(Gout1)는 안정적으로 로직 로우 전압(VL) 상태를 유지한다. 제1 출력 신호(Gout1)에 인가된 전압에 의해 제3 트랜지스터(T3)도 턴온되므로 제2 출력 신호(Gout2)에는 게이트 하이 전압(VGH)이 출력된다. 동시에, QB 노드(QB)에는 로직 하이 전압(VH)이 유지되므로 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 턴오프 상태가 된다. 이 경우, 보조 트랜지스터(Ta)는 제1 게이트 스타트 전압(G1VST)에 의해 턴오프 된다. In the third step (step3), the first gate start voltage G1VST and the first gate clock signal 2 (G1GLK2) are inverted to the logic high voltage (VH), and the first gate clock signal 1 (G1CLK1) is the logic low voltage ( VL) is inverted. In this case, the floating Q node Q is connected to the first transistor T1 through the first transistor T1 in which the logic low voltage VL of the first
제4 단계(step4)에서 제1 게이트 스타트 전압(G1VST)은 로직 하이 전압(VH)이 유지되고, 제1 게이트 클럭 신호1(G1CLK1) 및 제2 게이트 클럭 신호2(G1CLK2)는 반전된다. 이 경우, Q 노드(Q)에는 제1 게이트 스타트 전압(G1VST)의 로직 하이 전압(VH)이 인가되므로 제1 트랜지스터(T1)는 턴오프되고, QB 노드(QB)에는 제1 게이트 클럭 신호(GCLK2)의 로직 로우 전압(VL)이 인가되므로 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 턴온되어, 제1 출력 신호(Gout1)에는 게이트 하이 전압(VGH)이 출력되고 제2 출력 신호(Gout2)에는 제2 게이트 로우 전압(VGL2)이 출력된다. 그리고, 제3 트랜지스터(T3)는 제1 출력 신호(Gout1)에 의해 턴오프되고, 보조 트랜지스터(Ta)는 제1 게이트 스타트 전압(G1VST)에 의해 턴오프 상태를 유지한다. 이 경우, 제1 게이트 로우 전압(VGL1)은 로직 로우 전압(VL)과 동일하고, 제2 게이트 로우 전압(VGL2)보다 높은 전압일 수 있다. In the fourth step (step4), the first gate start voltage G1VST maintains the logic high voltage VH, and the first gate clock signal 1 ( G1CLK1 ) and the second gate clock signal 2 ( G1CLK2 ) are inverted. In this case, since the logic high voltage VH of the first gate start voltage G1VST is applied to the Q node Q, the first transistor T1 is turned off, and the QB node QB has the first gate clock signal ( Since the logic low voltage VL of GCLK2 is applied, the second transistor T2 and the fourth transistor T4 are turned on, and the gate high voltage VGH is outputted to the first output signal Gout1 and the second output signal A second gate low voltage VGL2 is output to Gout2. In addition, the third transistor T3 is turned off by the first output signal Gout1 , and the auxiliary transistor Ta remains turned off by the first gate start voltage G1VST. In this case, the first gate low voltage VGL1 may be equal to the logic low voltage VL and may be higher than the second gate low voltage VGL2 .
제4 트랜지스터(T4)는 p형 트랜지스터이므로, QB 노드(QB)에 연결된 제4 트랜지스터(T4)의 게이트 전극과 소스 전극, 즉 제1 전극의 전압차의 절대값이 제4 트랜지스터(T4)의 문턱전압의 절대값보다 작은 경우, 제4 트랜지스터(T4)가 턴온되지 않으므로 제2 출력 신호(Gout2)가 출력되지 않거나 출력이 지연될 수 있다. 따라서, 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)가 턴온되어 제1 게이트 클럭 신호2(G1CLK2)의 로직 로우 전압(VL)이 QB 노드(QB)에 인가되면, 제4 트랜지스터(T4)가 턴온될 수 있도록 제4 트랜지스터(T4)의 제1 전극에 로직 로우 전압(VL)보다 더 높은 전압인 제2 게이트 로우 전압(VGL2)을 사용할 수 있다. 이 경우, 로직 로우 전압(VL) 및 제2 게이트 로우 전압(VGL2)은 마이너스 전압일 수 있다. 앞서 언급한 바와 같이, 로직 로우 전압(VL)은 제1 게이트 로우 전압(VGL1)과 동일 전압일 수 있다.Since the fourth transistor T4 is a p-type transistor, the absolute value of the voltage difference between the gate electrode and the source electrode of the fourth transistor T4 connected to the QB node QB, that is, the first electrode is the value of the fourth transistor T4. When it is less than the absolute value of the threshold voltage, the fourth transistor T4 is not turned on, so that the second output signal Gout2 may not be output or the output may be delayed. Accordingly, when the eighth transistor T8 and the ninth transistor T9 are turned on and the logic low voltage VL of the first
본 명세서에 따른 제3 실시예는 Q 노드(Q)에 게이트 전극이 연결된 제1 트랜지스터(T1), 제1 출력 노드에 연결된 제3 트랜지스터(T3), QB 노드(QB)에 게이트 전극이 연결된 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)를 배치함으로써, 인버터 구동회로를 사용하지 않고 반전된 출력 파형을 발생시킬 수 있으므로, 게이트 구동회로의 크기를 감소시킬 수 있다.A third embodiment according to the present specification provides a first transistor T1 having a gate electrode connected to a Q node Q, a third transistor T3 connected to a first output node, and a third transistor having a gate electrode connected to the QB node QB. By disposing the second transistor T2 and the fourth transistor T4 , an inverted output waveform can be generated without using an inverter driving circuit, and thus the size of the gate driving circuit can be reduced.
그리고, 서로 반전된 제1 출력 신호(Gout1) 및 제2 출력 신호(Gout2)를 발생시키기 위해 Q 노드(Q)에 연결된 제1 트랜지스터(T1), 제1 출력 노드에 연결된 제3 트랜지스터(T3), QB 노드(Q)에 연결된 제2 트랜지스터(T2) 및 제4 트랜지스터(T4), 그리고 보조 트랜지스터(Ta) 이외에 Q 노드(Q) 및 QB 노드(QB)에 연결되어 Q 노드(Q) 및 QB 노드(QB)를 충/방전시켜주는 회로에 대해 설명한다.In addition, a first transistor T1 connected to the Q node Q and a third transistor T3 connected to the first output node to generate a first output signal Gout1 and a second output signal Gout2 that are inverted from each other , the second transistor T2 and the fourth transistor T4 connected to the QB node Q, and the Q node Q and QB connected to the Q node Q and the QB node QB in addition to the auxiliary transistor Ta A circuit for charging/discharging the node QB will be described.
도 9는 QB 노드(QB)가 2H(2 수평 기간)동안 로직 하이 전압(VH)인 회로를 예로 나타낸 것이다. 제2 단계(step2) 및 제3 단계(step3)에서 QB 노드(QB)가 로직 하이 전압(VH)을 유지하므로 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)가 턴오프되어 제1 트랜지스터(T1) 및 제3 트랜지스터(T3), 또는 보조 트랜지스터(Ta)에 의해 제1 출력 신호(Gout1) 및 제2 출력 신호(Gout2)를 제공한다. 그리고, 제1 스캔 스테이지들 각각은 서로 반전된 제1 출력 신호(Gout1) 및 제2 출력 신호(Gout2)를 제공할 수 있다.9 shows as an example a circuit in which the QB node QB is a logic high voltage VH for 2H (two horizontal periods). In the second step (step2) and the third step (step3), since the QB node QB maintains the logic high voltage VH, the second transistor T2 and the fourth transistor T4 are turned off to turn off the first transistor ( The first output signal Gout1 and the second output signal Gout2 are provided by T1) and the third transistor T3 or the auxiliary transistor Ta. In addition, each of the first scan stages may provide a first output signal Gout1 and a second output signal Gout2 inverted from each other.
제5 트랜지스터(T5)의 게이트 전극 및 제1 전극에는 제1 게이트 스타트 전압(G1VST)이 인가되는 라인, 제2 전극에는 Q 노드(Q)가 연결된다. A line to which the first gate start voltage G1VST is applied is connected to the gate electrode and the first electrode of the fifth transistor T5, and the Q node Q is connected to the second electrode.
제6 트랜지스터(T6)의 게이트 전극에는 제1 게이트 로우 전압(VGL1)이 인가되는 라인, 제1 전극에는 Q 노드(Q) 및 제5 트랜지스터(T5)의 제2 전극이 연결되고, 제2 전극에는 TA 노드(TA)가 연결된다. A line to which the first gate low voltage VGL1 is applied is connected to the gate electrode of the sixth transistor T6, the Q node Q and the second electrode of the fifth transistor T5 are connected to the first electrode, and a second electrode is connected to a TA node (TA).
제 7 트랜지스터(T7)의 게이트 전극에는 QB 노드(QB), 제1 전극에는 TA 노드(TA) 및 제6 트랜지스터(T6)의 제2 전극, 제2 전극에는 게이트 하이 전압(VGH)이 인가되는 라인에 연결된다. The QB node QB is applied to the gate electrode of the seventh transistor T7, the TA node TA and the second electrode of the sixth transistor T6 are applied to the first electrode, and the gate high voltage VGH is applied to the second electrode. connected to the line
제 8 트랜지스터(T8)의 게이트 전극에는 F 노드(F), 제1 전극에는 제1 게이트 클럭 신호2(G1CLK2)가 인가되는 라인, 제2 전극에는 제9 트랜지스터(T9)의 제1 전극이 연결된다. The F node F is connected to the gate electrode of the eighth transistor T8, the line to which the first
제 9 트랜지스터(T9)의 게이트 전극에는 제1 게이트 클럭 신호2(G1CLK2)가 인가되는 라인 및 제8 트랜지스터(T8)의 제1 전극이 연결되고, 제1 전극에는 제8 트랜지스터(T8)의 제2 전극, 제2 전극에는 QB 노드(QB) 및 제7 트랜지스터(T7)의 게이트 전극이 연결된다. A line to which the first gate clock signal 2 (G1CLK2) is applied and the first electrode of the eighth transistor T8 are connected to the gate electrode of the ninth transistor T9, and the first electrode of the eighth transistor T8 is connected to the first electrode. The second electrode and the second electrode are connected to the QB node QB and the gate electrode of the seventh transistor T7.
제10 트랜지스터(T10)의 게이트 전극에는 제1 게이트 스타트 전압(G1VST)이 인가되는 라인, 제1 전극에는 QB 노드(QB) 및 제7 트랜지스터(T7)의 게이트 전극이 연결되고, 제2 전극에는 게이트 하이 전압(VGH)이 인가되는 라인 및 제7 트랜지스터(T7)의 제2 전극이 연결된다. A line to which the first gate start voltage G1VST is applied is connected to the gate electrode of the tenth transistor T10, the QB node QB and the gate electrode of the seventh transistor T7 are connected to the first electrode, and the second electrode is connected to the second electrode A line to which the gate high voltage VGH is applied and the second electrode of the seventh transistor T7 are connected.
제11 트랜지스터(T11)의 게이트 전극 및 제1 전극에는 제1 게이트 클럭 신호1(G1CLK1)이 인가되는 라인, 제2 전극에는 제8 트랜지스터(T8)의 게이트 전극 및 F 노드(F)가 연결된다. A line to which the first gate clock signal 1 ( G1CLK1 ) is applied is connected to the gate electrode and the first electrode of the eleventh transistor T11 , and the gate electrode and the F node F of the eighth transistor T8 are connected to the second electrode .
*제12 트랜지스터(T12)의 게이트 전극에는 제1 게이트 스타트 전압(G1VST)이 인가되는 라인 및 제10 트랜지스터(T10)의 게이트 전극이 연결되고, 제1 전극에는 F 노드(F), 제8 트랜지스터(T8)의 게이트 전극, 및 제11 트랜지스터(T11)의 제2 전극이 연결되고, 제2 전극에는 게이트 하이 전압(VGH)이 인가되는 라인, 제10 트랜지스터(T10)의 제2 전극, 및 제7 트랜지스터(T7)의 제2 전극이 연결된다. * A line to which the first gate start voltage G1VST is applied and the gate electrode of the tenth transistor T10 are connected to the gate electrode of the twelfth transistor T12, and the F node F and the eighth transistor are connected to the first electrode A line to which the gate electrode of T8 and the second electrode of the eleventh transistor T11 are connected, to which the gate high voltage VGH is applied, the second electrode of the tenth transistor T10, and the second electrode The second electrode of the 7 transistor T7 is connected.
제13 트랜지스터(T13)의 게이트 전극에는 리셋 신호(Reset)가 인가되는 라인, 제1 전극에는 Q 노드(Q), 제5 트랜지스터(T5)의 제2 전극, 및 제6 트랜지스터(T6)의 제1 전극이 연결되고, 제2 전극에는 제1 출력 신호(Gout1)가 인가되는 제1 출력 노드 및 제1 트랜지스터(T1)의 제2 전극이 연결된다. 리셋 신호(Reset)는 제1 스캔 스테이지를 구동하기 전 또는 제1 스캔 스테이지의 구동을 마친 후 로직 로우 전압(VL)을 인가하여 제1 출력 신호(Gout1)를 초기화한다. 리셋 신호(Reset)에 로직 로우 전압(VL)이 인가되면 제13 트랜지스터(T13) 및 제14 트랜지스터(T14)가 턴온되어 게이트 하이 전압(VGH)이 제1 출력 신호(Gout1)로 출력되므로, 제1 출력 신호(Gout1)를 초기화할 수 있다.A line to which the reset signal Reset is applied to the gate electrode of the thirteenth transistor T13, the Q node Q to the first electrode, the second electrode of the fifth transistor T5, and the second electrode of the sixth transistor T6 The first electrode is connected to the second electrode, and the first output node to which the first output signal Gout1 is applied and the second electrode of the first transistor T1 are connected to the second electrode. The reset signal Reset initializes the first output signal Gout1 by applying the logic low voltage VL before driving the first scan stage or after driving the first scan stage. When the logic low voltage VL is applied to the reset signal Reset, the thirteenth transistor T13 and the fourteenth transistor T14 are turned on to output the gate high voltage VGH as the first output signal Gout1. 1 The output signal Gout1 may be initialized.
제14 트랜지스터(T14)의 게이트 전극에는 제13 트랜지스터(T13)의 게이트 전극 및 리셋 신호(Reset)가 인가되는 라인에 연결되고, 제1 전극에는 Q 노드(Q), 제5 트랜지스터(T5)의 제2 전극, 및 제6 트랜지스터(T6)의 제1 전극이 연결되며, 제2 전극에는 게이트 하이 전압(VGH)이 인가되는 라인, 제2 트랜지스터(T2)의 제1 전극, 제12 트랜지스터(T12)의 제2 전극, 제10 트랜지스터(T10)의 제2 전극, 및 제7 트랜지스터(T7)의 제2 전극이 연결된다.The gate electrode of the 14th transistor T14 is connected to the gate electrode of the thirteenth transistor T13 and a line to which the reset signal Reset is applied, and the Q node Q and the fifth transistor T5 are connected to the first electrode. A line to which the second electrode and the first electrode of the sixth transistor T6 are connected, to which the gate high voltage VGH is applied, the first electrode of the second transistor T2, and the twelfth transistor T12 ), the second electrode of the tenth transistor T10, and the second electrode of the seventh transistor T7 are connected.
제1 스캔 스테이지들은 제1 캐패시터(C1), 제2 캐패시터(C2), 제3 캐패시터(C3), 및 제4 캐패시터(C4)를 포함한다. 제1 캐패시터(C1)의 제1 전극은 Q 노드(Q)에 연결되고, 제2 전극은 제1 출력 신호(Gout1)가 출력되는 제1 출력 노드에 연결된다. 제2 캐패시터(C2)의 제1 전극은 QB 노드(QB)에 연결되고, 제2 전극은 게이트 하이 전압(VGH)이 인가되는 라인에 연결된다. 제3 캐패시터(C3)의 제1 전극은 F 노드(F)에 연결되고, 제2 전극은 게이트 하이 전압(VGH)이 인가되는 라인에 연결된다. 제4 캐패시터(C4)의 제1 전극은 Q 노드(Q)에 연결되고, 제2 전극은 게이트 하이 전압(VGH)이 인가되는 라인에 연결된다.The first scan stages include a first capacitor C1 , a second capacitor C2 , a third capacitor C3 , and a fourth capacitor C4 . A first electrode of the first capacitor C1 is connected to the Q node Q, and a second electrode of the first capacitor C1 is connected to a first output node to which the first output signal Gout1 is output. The first electrode of the second capacitor C2 is connected to the QB node QB, and the second electrode is connected to the line to which the gate high voltage VGH is applied. A first electrode of the third capacitor C3 is connected to the F node F, and a second electrode of the third capacitor C3 is connected to a line to which the gate high voltage VGH is applied. A first electrode of the fourth capacitor C4 is connected to the Q node Q, and a second electrode of the fourth capacitor C4 is connected to a line to which the gate high voltage VGH is applied.
도 9 및 도 10을 참고하면, 제2 단계(step2)에서 제1 게이트 스타트 전압(G1VST)에 의해서 제5 트랜지스터(T5)가 턴온되어 Q 노드(Q)에 제1 게이트 스타트 전압(G1VST)이 인가된다. 제1 게이트 스타트 전압(G1VST)에 의해 제1 트랜지스터(T1)가 턴온되므로 제1 캐패시터(C1)의 제2 전극에 로직 하이 전압(VH)이 인가되고, 제1 캐패시터(C1)의 제1 전극에 Q 노드(Q)의 전압인 로직 로우 전압(VL)이 인가되어, 제1 캐패시터(C1)는 로직 하이 전압(VH)과 로직 로우 전압(VL)의 전압차에 대응하여 충전된다. 마찬가지로, Q 노드(Q)에 제1 전극이 연결된 제4 캐패시터(C4)도 로직 하이 전압(VH)과 로직 로우 전압(VL)의 전압차에 대응하여 충전된다. 이 경우, 로직 하이 전압(VH)은 게이트 하이 전압(VHG)과 동일할 수 있다.9 and 10 , in the second step (step2), the fifth transistor T5 is turned on by the first gate start voltage G1VST, so that the first gate start voltage G1VST at the Q node Q is is authorized Since the first transistor T1 is turned on by the first gate start voltage G1VST, a logic high voltage VH is applied to the second electrode of the first capacitor C1, and the first electrode of the first capacitor C1 The logic low voltage VL, which is the voltage of the Q node Q, is applied to the first capacitor C1 to be charged in response to a voltage difference between the logic high voltage VH and the logic low voltage VL. Similarly, the fourth capacitor C4 having the first electrode connected to the Q node Q is also charged in response to a voltage difference between the logic high voltage VH and the logic low voltage VL. In this case, the logic high voltage VH may be equal to the gate high voltage VHG.
제1 게이트 스타트 전압(G1VST)에 의해서 제10 트랜지스터(T10) 및 제12 트랜지스터(T12)도 턴온되므로 게이트 하이 전압(VGH)이 QB 노드(QB) 및 F 노드(F)에 인가된다. 제1 게이트 클럭 신호2(G1CLK2)에 의해 제9 트랜지스터(T9)가 턴온되지만, F 노드(F)의 게이트 하이 전압(VGH)은 제8 트랜지스터(T8)를 턴오프시켜 제1 게이트 클럭 신호2(G1CLK2)의 로직 로우 전압(VL)이 QB 노드(QB)에 인가되지 않게 한다. 그리고, QB 노드(QB) 및 F 노드(F)의 게이트 하이 전압(VGH)에 의해 제2 캐패시터(C2) 및 제3 캐패시터(C3)는 방전된다. Since the tenth transistor T10 and the twelfth transistor T12 are also turned on by the first gate start voltage G1VST, the gate high voltage VGH is applied to the QB node QB and the F node F. Although the ninth transistor T9 is turned on by the first gate clock signal 2 ( G1CLK2 ), the gate high voltage VGH of the F node F turns off the eighth transistor T8 to turn off the first
제1 게이트 클럭 신호2(G1CLK2)가 로직 로우 전압(VL)인 제2 단계(step2)에서 제1 게이트 스타트 전압(G1VST)가 로직 로우 전압(VL)이므로 Q 노드(Q)에는 로직 로우 전압(VL)이 인가되어 제1 트랜지스터(T1)가 턴온된다. 동시에, 제10 트랜지스터(T10)가 턴온되므로 QB 노드(QB)에 로직 하이 전압(VH)이 인가되어 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)가 턴오프된다. 그리고, 제3 트랜지스터(T3)는 턴오프되고, 보조 트랜지스터(Ta)는 턴온된다. 따라서, 제2 단계(step2)에서 제1 트랜지스터(T1) 및 보조 트랜지스터(Ta)를 통해 인가된 전압으로 제1 출력 신호(Gout1) 및 제2 출력 신호(Gout2)가 출력된다.In the second step (step2) when the first gate clock signal 2 (G1CLK2) is the logic low voltage (VL), since the first gate start voltage (G1VST) is the logic low voltage (VL), the logic low voltage ( VL) is applied to turn on the first transistor T1. At the same time, since the tenth transistor T10 is turned on, a logic high voltage VH is applied to the QB node QB to turn off the second transistor T2 and the fourth transistor T4 . Then, the third transistor T3 is turned off, and the auxiliary transistor Ta is turned on. Accordingly, in the second step (step2), the first output signal Gout1 and the second output signal Gout2 are output with the voltage applied through the first transistor T1 and the auxiliary transistor Ta.
제3 단계(step3)에서 제5 트랜지스터(T5) 및 제10 트랜지스터(T10)가 턴오프되어 Q 노드(Q) 및 QB 노드(QB)가 플로팅된다. 제1 게이트 클럭 신호1(G1CLK1)의 로직 로우 전압(VL)이 턴온 상태의 제1 트랜지스터(T1)의 제2 전극에 인가되어 제1 캐패시터(C1)의 부트스트랩(bootstrap) 효과에 의해 Q 노드(Q)는 로직 로우 전압(VL)보다 더 낮은 전압으로 떨어지므로 제1 출력 신호(Gout1)로서 로직 로우 전압(VL)을 안정적으로 제공할 수 있다. 제1 출력 신호(Gout1)에 의해 제3 트랜지스터(T3)는 턴온되어 게이트 하이 전압(VGH)을 제2 출력 신호(Gout1)로 출력시킨다. 그리고, 제4 캐패시터(C4)에 의해 Q 노드(Q)의 전압이 유지된다. 또한, 제1 게이트 클럭 신호1(G1CLK1)에 의해 제11 트랜지스터(T11)가 턴온되어 F 노드(F)에 로직 로우 전압(VL)을 인가시켜줌으로써 제3 캐패시터(C3)를 로직 로우 전압(VL)과 게이트 하이 전압(VGH)의 전압차에 대응하여 충전시킨다. In the third step (step3), the fifth transistor T5 and the tenth transistor T10 are turned off so that the Q node Q and the QB node QB are floated. The logic low voltage VL of the first
제1 게이트 로우 전압(VGL1)에 의해서 제6 트랜지스터(T6)는 항상 턴온 상태를 유지한다. 제6 트랜지스터(T6)는 Q 노드(Q)가 부트스트랩(bootstrap)될 때 TA 노드(TA)가 부트스트랩(bootstrap)되는 것을 억제하여 제7 트랜지스터(T7)가 받는 스트레스를 줄여주므로 제7 트랜지스터(T7)의 신뢰성을 향상시킬 수 있다. The sixth transistor T6 always maintains a turned-on state by the first gate low voltage VGL1. The sixth transistor T6 suppresses the bootstrap of the TA node TA when the Q node Q is bootstrapped, thereby reducing the stress applied to the seventh transistor T7, and thus the seventh transistor The reliability of (T7) can be improved.
플로팅된 QB 노드(QB)에는 로직 하이 전압(VH)이 유지되므로 제7 트랜지스터(T7), 제2 트랜지스터(T2), 및 제4 트랜지스터(T4)가 턴오프 상태로 유지된다. 따라서, 제3 단계(step3)에서 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)를 통해 인가된 전압으로 제1 출력 신호(Gout1) 및 제2 출력 신호(Gout2)가 출력된다.Since the logic high voltage VH is maintained at the floating QB node QB, the seventh transistor T7 , the second transistor T2 , and the fourth transistor T4 are maintained in a turned-off state. Accordingly, in the third step (step3), the first output signal Gout1 and the second output signal Gout2 are output with the voltage applied through the first transistor T1 and the third transistor T3.
제4 단계(step4)에서 제1 게이트 클럭 신호2(G1CLK2)의 로직 로우 전압(VL)에 의해 제9 트랜지스터(T9)가 턴온되고, 제3 단계(step3)에서 제3 캐패시터(C3)에 충전된 로직 로우 전압(VL)에 의해 제8 트랜지스터(T8)가 턴온되므로 제1 게이트 클럭 신호2(G1CLK2)의 로직 로우 전압(VL)이 QB 노드(QB)에 인가된다. QB 노드(QB)에 의해 제7 트랜지스터(T7)가 턴온되어 게이트 하이 전압(VGH)이 항상 턴온 상태인 제6 트랜지스터(T6)를 통해 Q 노드(Q)에 인가되므로, 제1 트랜지스터(T1)는 턴오프된다. 또한, QB 노드(QB)에 의해 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 턴온된다. QB 노드(QB)에 인가된 로직 로우 전압(VL)은 제2 캐패시터(C2)의 제1 전극에 인가되므로, 제2 캐패시터(C2)는 로직 로우 전압(VL)과 게이트 하이 전압(VGH)의 전압차에 대응하여 충전되어 1 프레임 동안 QB 노드(QB)를 로직 로우 전압(VL)으로 유지시켜준다. 따라서, 제4 단계(step4)에서 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)를 통해 인가된 전압으로 제1 출력 신호(Gout1) 및 제2 출력 신호(Gout2)가 출력된다.In the fourth step (step4), the ninth transistor T9 is turned on by the logic low voltage VL of the first gate clock signal 2 (G1CLK2), and in the third step (step3), the third capacitor C3 is charged. Since the eighth transistor T8 is turned on by the applied logic low voltage VL, the logic low voltage VL of the first
본 명세서의 실시예에 따른 게이트 구동회로 및 이를 이용한 표시장치는 다음과 같이 설명될 수 있다.The gate driving circuit and the display device using the same according to the embodiment of the present specification may be described as follows.
본 명세서의 일 실시예에 따른 표시장치에 있어서, 표시장치는 표시영역 및 비표시영역을 포함하는 기판, 표시영역에 있는 화소회로, 및 비표시영역에서 서로 반전된 출력 신호를 발생시키는 한 쌍의 스캔 구동회로를 포함하고, 화소회로는 적어도 하나의 n타입 트랜지스터 및 적어도 하나의 p타입 트랜지스터를 포함하며, 한 쌍의 스캔 구동회로 중 어느 하나는, 제1 노드에 게이트 전극이 연결된 제1 트랜지스터, 제2 노드에 게이트 전극이 연결된 제2 트랜지스터 및 제4 트랜지스터, 및 제1 출력 신호가 출력되는 노드에 게이트 전극이 연결된 제3 트랜지스터를 포함하고, 제1 트랜지스터 및 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터는 각각 직렬연결되며, 제1 출력 신호는 제3 트랜지스터 및 제4 트랜지스터가 서로 공유하는 노드에서 발생하는 제2 출력 신호가 반전됨으로써, n타입 트랜지스터 및 p타입 트랜지스터에 게이트 신호를 제공할 수 있는 게이트 구동회로의 구성요소를 최소화하여 신뢰성을 향상시키고, 게이트 구동회로가 배치되는 면적을 감소시킬 수 있으므로 네로우 베젤의 표시장치를 구현할 수 있다.In the display device according to the exemplary embodiment of the present specification, the display device includes a substrate including a display area and a non-display area, a pixel circuit in the display area, and a pair of output signals that are inverted to each other in the non-display area. a first transistor including a scan driving circuit, wherein the pixel circuit includes at least one n-type transistor and at least one p-type transistor, any one of the pair of scan driving circuits having a gate electrode connected to a first node; a second transistor and a fourth transistor having a gate electrode connected to a second node, and a third transistor having a gate electrode connected to a node from which a first output signal is output, the first transistor and the second transistor, the third transistor and the third transistor Each of the 4 transistors is connected in series, and the first output signal can provide a gate signal to the n-type transistor and the p-type transistor by inverting the second output signal generated at a node shared by the third and fourth transistors. By minimizing the components of the gate driving circuit, reliability is improved, and the area in which the gate driving circuit is disposed can be reduced, so that a narrow-bezel display device can be realized.
제2 트랜지스터의 일 전극 및 제3 트랜지스터의 일 전극에는 동일 전압이 인가될 수 있다.The same voltage may be applied to one electrode of the second transistor and one electrode of the third transistor.
제1 트랜지스터의 일 전극에는 클럭 신호이 제공되고, 제4 트랜지스터의 일 전극에는 제2 게이트 로우 전압이 인가될 수 있다.A clock signal may be applied to one electrode of the first transistor, and a second gate low voltage may be applied to one electrode of the fourth transistor.
제2 출력 신호가 입력되는 배선은 n타입 트랜지스터의 게이트 전극에 연결되고, 제2 출력 신호를 발생시키는 스캔 구동회로에는 제1 게이트 로우 전압이 입력되며, 제2 게이트 로우 전압은 제1 게이트 로우 전압보다 높은 전압일 수 있다.The wire to which the second output signal is input is connected to the gate electrode of the n-type transistor, the first gate low voltage is input to the scan driving circuit generating the second output signal, and the second gate low voltage is the first gate low voltage It may be a higher voltage.
화소회로는 구동 트랜지스터 및 스캔 트랜지스터를 포함할 수 있고, 구동 트랜지스터는 p타입 트랜지스터이고, 스캔 트랜지스터는 n타입 트랜지스터일 수 있다.The pixel circuit may include a driving transistor and a scan transistor, the driving transistor may be a p-type transistor, and the scan transistor may be an n-type transistor.
스캔 트랜지스터는 산화물 반도체층을 포함할 수 있고, 스캔 트랜지스터는 스캔 트랜지스터의 일 전극으로 입력되는 데이터 전압을 구동 트랜지스터의 게이트 전극에 인가할 수 있다.The scan transistor may include an oxide semiconductor layer, and the scan transistor may apply a data voltage input to one electrode of the scan transistor to the gate electrode of the driving transistor.
본 명세서의 일 실시예에 따른 게이트 구동회로에 있어서, 게이트 구동회로는 기판 상에 있는 제1 스캔 구동회로 및 제2 스캔 구동회로를 포함하고, 제1 스캔 구동회로 및 제2 스캔 구동회로는 각각 복수의 제1 스캔 스테이지들 및 복수의 제2 스캔 스테이지들을 포함하며, 복수의 제1 스캔 스테이지들 및 복수의 제2 스캔 스테이지들 중 n(n은 자연수)번째 제1 스캔 스테이지 및 n번째 제2 스캔 스테이지에 있어서, n번째 제1 스캔 스테이지 및 n번째 제2 스캔 스테이지는 각각 서로 직렬연결된 제1 트랜지스터 및 제2 트랜지스터를 포함하여 구성된 동일한 회로를 포함하고, n번째 제1 스캔 스테이지는 제2 트랜지스터의 게이트 전극에 연결된 제4 트랜지스터, 및 제1 트랜지스터와 제2 트랜지스터가 공유하는 노드에 게이트 전극이 연결된 제3 트랜지스터를 포함하며, n번째 제1 스캔 스테이지의 출력 신호는 n번째 제2 스캔 스테이지의 출력 신호가 반전됨으로써, 서로 반전된 출력 신호를 발생시킬 수 있는 게이트 구동회로의 구성요소를 최소화하여 게이트 구동회로의 신뢰성을 향상시킬 수 있다.In the gate driving circuit according to an embodiment of the present specification, the gate driving circuit includes a first scan driving circuit and a second scan driving circuit on a substrate, and the first scan driving circuit and the second scan driving circuit are each It includes a plurality of first scan stages and a plurality of second scan stages, and among the plurality of first scan stages and the plurality of second scan stages, an n-th first scan stage and an n-th second scan stage (n is a natural number) In the scan stage, an n-th first scan stage and an n-th second scan stage each include the same circuit comprising a first transistor and a second transistor connected in series with each other, and the n-th first scan stage includes a second transistor a fourth transistor connected to the gate electrode of By inverting the output signal, it is possible to improve the reliability of the gate driving circuit by minimizing the components of the gate driving circuit that can generate the mutually inverted output signal.
제3 트랜지스터의 제1 전극에는 클럭 신호가 인가될 수 있다.A clock signal may be applied to the first electrode of the third transistor.
제1 트랜지스터의 제1 전극에는 게이트 클럭 신호가 인가되고, 클럭 신호와 게이트 클럭 신호는 서로 동일하지 않은 클럭 신호일 수 있다.A gate clock signal may be applied to the first electrode of the first transistor, and the clock signal and the gate clock signal may be clock signals that are not identical to each other.
제2 트랜지스터의 제1 전극에는 제1 게이트 로우 전압이 제공되고, 제4 트랜지스터의 제1 전극에는 제2 게이트 로우 전압이 인가되며, 제1 게이트 로우 전압의 절대값은 제2 게이트 로우 전압의 절대값보다 클 수 있다.The first gate low voltage is applied to the first electrode of the second transistor, the second gate low voltage is applied to the first electrode of the fourth transistor, and the absolute value of the first gate low voltage is the absolute value of the second gate low voltage. may be greater than the value.
n번째 제1 스캔 스테이지의 출력 신호는 제3 트랜지스터의 제2 전극에 인가된 전압이고, n번째 제2 스캔 스테이지의 출력 신호는 제1 트랜지스터의 제2 전극에 인가된 전압과 동일할 수 있다.The output signal of the nth first scan stage may be a voltage applied to the second electrode of the third transistor, and the output signal of the nth second scan stage may be the same as the voltage applied to the second electrode of the first transistor.
본 명세서의 일 실시예에 따른 표시장치에 있어서, 표시장치는 표시영역 및 비표시영역을 포함하는 기판, 표시영역에 있는 화소회로, 비표시영역에 있는 게이트 구동회로, 및 게이트 구동회로는 스캔 구동회로를 포함하고, 스캔 구동회로는 복수의 스캔 스테이지들을 포함하며, 복수의 스캔 스테이지들은, Q 노드에 게이트 전극이 연결된 제1 트랜지스터, 제1 트랜지스터의 제2 전극에 연결된 제3 트랜지스터, QB 노드에 게이트 전극이 연결된 제2 트랜지스터 및 제4 트랜지스터를 포함하고, 제1 트랜지스터의 제2 전극에서 출력되는 신호는 제3 트랜지스터 및 제4 트랜지스터가 직렬연결되어 서로 공유하는 노드에서 출력되는 신호와 서로 반전됨으로써, 서로 반전된 출력 신호를 발생시킬 수 있는 게이트 구동회로의 구성요소를 최소화하여 신뢰성을 향상시키고, 게이트 구동회로가 배치되는 면적을 감소시킬 수 있으므로 네로우 베젤의 표시장치를 구현할 수 있다.In the display device according to the exemplary embodiment of the present specification, the display device includes a substrate including a display area and a non-display area, a pixel circuit in the display area, a gate driving circuit in the non-display area, and a scan driving circuit and, the scan driving circuit includes a plurality of scan stages, and the plurality of scan stages include a first transistor connected to a Q node with a gate electrode, a third transistor connected to a second electrode of the first transistor, and a QB node. It includes a second transistor and a fourth transistor to which a gate electrode is connected, and a signal output from the second electrode of the first transistor is inverted from a signal output from a node shared by the third transistor and the fourth transistor in series with each other. , it is possible to improve reliability by minimizing the components of the gate driving circuit that can generate inverted output signals, and to reduce the area in which the gate driving circuit is disposed, so that a display device having a narrow bezel can be realized.
복수의 스캔 스테이지들이 1 수평 기간 마다 로직 하이 전압과 로직 로우 전압으로 전환되는 클럭 신호가 입력되는 배선과 연결될 수 있고, QB 노드가 2 수평 기간 동안 게이트 하이 전압 또는 게이트 로우 전압을 유지하도록 구성될 수 있다.A plurality of scan stages may be connected to a line to which a clock signal converted into a logic high voltage and a logic low voltage is input every 1 horizontal period, and the QB node may be configured to maintain a gate high voltage or a gate low voltage for 2 horizontal periods. have.
제1 트랜지스터의 제1 전극에는 게이트 클럭 신호1이 입력될 수 있고, 제3 트랜지스터의 일 전극에 게이트 하이 전압이 입력될 수 있다.A
제2 트랜지스터의 일 전극에는 제1 게이트 로우 전압이 제공될 수 있고, 제4 트랜지스터의 일 전극에는 제2 게이트 로우 전압이 인가될 수 있다.A first gate low voltage may be applied to one electrode of the second transistor, and a second gate low voltage may be applied to one electrode of the fourth transistor.
제2 게이트 로우 전압은 제1 게이트 로우 전압보다 높은 전압일 수 있다.The second gate low voltage may be higher than the first gate low voltage.
복수의 스캔 스테이지들은 제3 트랜지스터 및 제4 트랜지스터가 공유하는 노드에 일 전극이 연결된 보조 트랜지스터를 더 포함하고, 보조 트랜지스터의 게이트 전극에는 게이트 스타트 전압이 인가될 수 있으며, 보조 트랜지스터의 타 전극에는 게이트 클럭 신호1과 위상이 다른 게이트 클럭 신호2가 인가될 수 있다.The plurality of scan stages further include an auxiliary transistor having one electrode connected to a node shared by the third transistor and the fourth transistor, a gate start voltage may be applied to a gate electrode of the auxiliary transistor, and a gate to the other electrode of the auxiliary transistor. A
화소회로는 구동 트랜지스터 및 스캔 트랜지스터를 포함할 수 있고, 구동 트랜지스터는 p타입 트랜지스터이고, 스캔 트랜지스터는 n타입 트랜지스터이며, 복수의 스캔 스테이지들 각각은 스캔 트랜지스터의 게이트 전극에 연결될 수 있다.The pixel circuit may include a driving transistor and a scan transistor, the driving transistor may be a p-type transistor, the scan transistor may be an n-type transistor, and each of the plurality of scan stages may be connected to a gate electrode of the scan transistor.
스캔 트랜지스터는 산화물 반도체층을 포함할 수 있다.The scan transistor may include an oxide semiconductor layer.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made within the scope without departing from the technical spirit of the present invention. . Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed by the claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.
100 : 표시장치
10 : 표시패널
15 : 게이트 구동회로
16 : 제1 스캔 스테이지1
17 : 제1 스캔 스테이지2
20 : 드라이브 IC
21 : 타이밍 제어부
22 : 센싱부
23 : 데이터전압 생성부
25 : 데이터 구동부
26 : 보상부
27 : 보상 메모리
28 : 데이터 구동회로
30 : 메모리
40 : 호스트 시스템100: display device
10: display panel
15: gate driving circuit
16:
17:
20: drive IC
21: timing control
22: sensing unit
23: data voltage generator
25: data driving unit
26: compensation department
27: reward memory
28: data driving circuit
30: memory
40: host system
Claims (19)
상기 표시영역에 있는 픽셀;
상기 픽셀에 있는 적어도 두 개 이상의 스위치 트랜지스터들과 구동 트랜지스터 및 캐패시터; 및
상기 비표시영역에 구비되는 제1 스캔 구동회로 및 제2 스캔 구동회로를 포함하고,
상기 제1 스캔 구동회로 및 상기 제2 스캔 구동회로 중 어느 하나는,
제1 노드에 게이트 전극이 연결된 제1 트랜지스터; 및
제2 노드에 게이트 전극이 연결된 제2 트랜지스터를 포함하고
상기 제1 스캔 구동회로는 상기 적어도 두 개 이상의 스위치 트랜지스터들 중 제1 스위치 트랜지스터와 연결되고,
상기 제2 스캔 구동회로는 상기 적어도 두 개 이상의 스위치 트랜지스터들 중 제2 스위치 트랜지스터와 연결되며,
상기 제1 스위치 트랜지스터 및 상기 제2 스위치 트랜지스터 중 적어도 하나는 산화물 반도체를 포함하는 표시장치. a substrate including a display area and a non-display area;
a pixel in the display area;
at least two or more switch transistors and a driving transistor and a capacitor in the pixel; and
a first scan driving circuit and a second scan driving circuit provided in the non-display area;
Any one of the first scan driving circuit and the second scan driving circuit,
a first transistor having a gate electrode connected to a first node; and
and a second transistor having a gate electrode connected to a second node,
the first scan driving circuit is connected to a first switch transistor among the at least two switch transistors;
The second scan driving circuit is connected to a second switch transistor among the at least two switch transistors,
At least one of the first switch transistor and the second switch transistor includes an oxide semiconductor.
상기 비표시영역에 구비되는 에미션 구동회로를 더 포함하며,
상기 에미션 구동회로는 상기 픽셀로 에미션 신호를 공급하는 표시장치.The method of claim 1,
Further comprising an emission driving circuit provided in the non-display area,
The emission driving circuit supplies an emission signal to the pixel.
상기 에미션 구동회로는 상기 픽셀에 있는 제3 스위치 트랜지스터의 게이트와 연결되는 표시장치. 3. The method of claim 2,
The emission driving circuit is connected to a gate of a third switch transistor in the pixel.
상기 제3 스위치 트랜지스터는 상기 픽셀로 고전위 전원 전압을 공급하는 고전위 전원 전압 배선과, 상기 픽셀에 구비되는 발광소자 사이에 연결되는 표시장치.4. The method of claim 3,
The third switch transistor is connected between a high potential power supply voltage line for supplying a high potential power voltage to the pixel and a light emitting device provided in the pixel.
상기 제1 트랜지스터와 상기 제2 트랜지스터는 제1 스캔 스테이지1에 포함되고,
상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 노드에서는 제1 출력 신호가 출력되고,
상기 제1 스캔 구동회로 및 상기 제2 스캔 구동회로 중 어느 하나는,
제2 출력 신호를 출력하는 제1 스캔 스테이지2를 더 포함하는 표시장치. The method of claim 1,
The first transistor and the second transistor are included in the first scan stage 1,
A first output signal is output at a node between the first transistor and the second transistor,
Any one of the first scan driving circuit and the second scan driving circuit,
The display device further comprising a first scan stage 2 for outputting a second output signal.
상기 제1 스캔 구동회로 및 상기 제2 스캔 구동회로 중 어느 하나는,
상기 제1 트랜지스터;
상기 제2 트랜지스터;
상기 제2 노드에 게이트 전극이 연결된 제4 트랜지스터; 및
제1 출력 신호가 출력되는 노드에 게이트 전극이 연결된 제3 트랜지스터를 포함하고,
상기 제1 트랜지스터 및 상기 제2 트랜지스터는 직렬 연결되고, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 직렬연결되며,
상기 제1 출력 신호는 상기 제3 트랜지스터 및 상기 제4 트랜지스터가 서로 공유하는 노드에서 발생하는 제2 출력 신호가 반전된 신호인 표시장치.The method of claim 1,
Any one of the first scan driving circuit and the second scan driving circuit,
the first transistor;
the second transistor;
a fourth transistor having a gate electrode connected to the second node; and
a third transistor having a gate electrode connected to a node from which the first output signal is output;
The first transistor and the second transistor are connected in series, the third transistor and the fourth transistor are connected in series,
The first output signal is an inverted signal of a second output signal generated at a node shared by the third transistor and the fourth transistor.
상기 제1 스캔 구동회로 및 상기 제2 스캔 구동회로는 각각 복수의 제1 스캔 스테이지들 및 복수의 제2 스캔 스테이지들을 포함하며,
상기 복수의 제1 스캔 스테이지들 및 상기 복수의 제2 스캔 스테이지들 중 n(n은 자연수)번째 제1 스캔 스테이지 및 n번째 제2 스캔 스테이지에 있어서,
상기 n번째 제1 스캔 스테이지 및 상기 n번째 제2 스캔 스테이지는 각각 서로 직렬연결된 제1 트랜지스터 및 제2 트랜지스터를 포함하여 구성된 동일한 회로를 포함하고,
상기 제1 스캔 구동회로는 상기 기판 상에 있는 적어도 두 개 이상의 스위치 트랜지스터들 중 제1 스위치 트랜지스터와 연결되고,
상기 제2 스캔 구동회로는 상기 기판 상에 있는 상기 적어도 두 개 이상의 스위치 트랜지스터들 중 제2 스위치 트랜지스터와 연결되며,
상기 제1 스위치 트랜지스터 및 상기 제2 스위치 트랜지스터 중 적어도 하나는 산화물 반도체를 포함하는 게이트 구동회로.Comprising a first scan driving circuit and a second scan driving circuit on the substrate,
The first scan driving circuit and the second scan driving circuit each include a plurality of first scan stages and a plurality of second scan stages,
an n-th first scan stage and an n-th second scan stage among the plurality of first scan stages and the plurality of second scan stages, wherein n is a natural number,
The n-th first scan stage and the n-th second scan stage each include the same circuit comprising a first transistor and a second transistor connected in series with each other,
the first scan driving circuit is connected to a first switch transistor among at least two switch transistors on the substrate;
the second scan driving circuit is connected to a second switch transistor among the at least two switch transistors on the substrate;
At least one of the first switch transistor and the second switch transistor includes an oxide semiconductor.
상기 n번째 제1 스캔 스테이지는 상기 제2 트랜지스터의 게이트 전극에 연결된 제4 트랜지스터, 및 상기 제1 트랜지스터와 상기 제2 트랜지스터가 공유하는 노드에 게이트 전극이 연결된 제3 트랜지스터를 더 포함하고,
상기 n번째 제1 스캔 스테이지의 출력 신호는 상기 n번째 제2 스캔 스테이지의 출력 신호가 반전된 것이며,
상기 제3 트랜지스터의 제1 전극에는 클럭 신호가 인가되는 게이트 구동회로.8. The method of claim 7,
The n-th first scan stage further includes a fourth transistor connected to the gate electrode of the second transistor, and a third transistor connected to a node shared by the first transistor and the second transistor,
The output signal of the n-th first scan stage is an inverted output signal of the n-th second scan stage,
A gate driving circuit to which a clock signal is applied to the first electrode of the third transistor.
상기 제1 트랜지스터의 제1 전극에는 게이트 클럭 신호가 인가되고, 상기 클럭 신호와 상기 게이트 클럭 신호는 서로 동일하지 않은 게이트 구동회로.8. The method of claim 7,
A gate driving circuit in which a gate clock signal is applied to the first electrode of the first transistor, and the clock signal and the gate clock signal are not identical to each other.
상기 제2 트랜지스터의 제1 전극에는 제1 게이트 로우 전압이 제공되고, 상기 제4 트랜지스터의 제1 전극에는 제2 게이트 로우 전압이 인가되며, 상기 제1 게이트 로우 전압의 절대값은 상기 제2 게이트 로우 전압의 절대값보다 큰 게이트 구동회로.9. The method of claim 8,
A first gate low voltage is applied to the first electrode of the second transistor, a second gate low voltage is applied to the first electrode of the fourth transistor, and the absolute value of the first gate low voltage is the second gate voltage. A gate driving circuit that is greater than the absolute value of the low voltage.
상기 n번째 제1 스캔 스테이지의 출력 신호는 상기 제3 트랜지스터의 제2 전극에 인가된 전압이고,
상기 n번째 제2 스캔 스테이지의 출력 신호는 상기 제1 트랜지스터의 제2 전극에 인가된 전압과 동일한 게이트 구동회로.9. The method of claim 8,
The output signal of the n-th first scan stage is a voltage applied to the second electrode of the third transistor,
The output signal of the n-th second scan stage is the same as the voltage applied to the second electrode of the first transistor.
상기 표시영역에 있는 화소회로; 및
상기 비표시영역에 있는 게이트 구동회로를 포함하고
상기 게이트 구동회로는 스캔 구동회로를 포함하고,
상기 스캔 구동회로는 복수의 스캔 스테이지들을 포함하며,
상기 복수의 스캔 스테이지들 각각은,
Q 노드에 게이트 전극이 연결된 제1 트랜지스터; 및
QB 노드에 게이트 전극이 연결된 제2 트랜지스터를 포함하고,
상기 스캔 구동회로 중 제1 스캔 구동회로는 상기 화소회로에 있는 제1 스위치 트랜지스터와 연결되고,
상기 스캔 구동회로 중 제2 스캔 구동회로는 상기 화소회로에 있는 제2 스위치 트랜지스터와 연결되며,
상기 제1 스위치 트랜지스터 및 상기 제2 스위치 트랜지스터 중 적어도 하나는 산화물 반도체를 포함하는 표시장치.a substrate including a display area and a non-display area;
a pixel circuit in the display area; and
and a gate driving circuit in the non-display area;
The gate driving circuit includes a scan driving circuit,
The scan driving circuit includes a plurality of scan stages,
Each of the plurality of scan stages,
a first transistor having a gate electrode connected to the Q node; and
A second transistor comprising a gate electrode connected to the QB node,
a first scan driving circuit among the scan driving circuits is connected to a first switch transistor in the pixel circuit;
a second scan driving circuit among the scan driving circuits is connected to a second switch transistor in the pixel circuit;
At least one of the first switch transistor and the second switch transistor includes an oxide semiconductor.
상기 복수의 스캔 스테이지들은 1 수평 기간 마다 로직 하이 전압과 로직 로우 전압으로 전환되는 클럭 신호가 입력되는 배선과 연결되고, 상기 QB 노드가 2 수평 기간 동안 게이트 하이 전압 또는 게이트 로우 전압을 유지하도록 구성된 표시장치.13. The method of claim 12,
The plurality of scan stages are connected to a line to which a clock signal converted into a logic high voltage and a logic low voltage is input every one horizontal period, and the QB node is configured to maintain a gate high voltage or a gate low voltage for two horizontal periods Device.
상기 제1 트랜지스터의 제1 전극에는 게이트 클럭 신호1이 입력되고, 제3 트랜지스터의 일 전극에는 게이트 하이 전압이 입력되는 표시장치.13. The method of claim 12,
A display device in which a gate clock signal 1 is input to a first electrode of the first transistor and a gate high voltage is input to one electrode of a third transistor.
상기 제2 트랜지스터의 일 전극에는 제1 게이트 로우 전압이 제공되고, 제4 트랜지스터의 일 전극에는 제2 게이트 로우 전압이 인가되는 표시장치.13. The method of claim 12,
A display device in which a first gate low voltage is applied to one electrode of the second transistor and a second gate low voltage is applied to one electrode of the fourth transistor.
상기 제2 게이트 로우 전압은 상기 제1 게이트 로우 전압보다 높은 전압인 표시장치.16. The method of claim 15,
The second gate low voltage is a voltage higher than the first gate low voltage.
상기 복수의 스캔 스테이지들은 제3 트랜지스터 및 제4 트랜지스터가 공유하는 노드에 일 전극이 연결된 보조 트랜지스터를 더 포함하고,
상기 보조 트랜지스터의 게이트 전극에는 게이트 스타트 전압이 인가되며, 상기 보조 트랜지스터의 타 전극에는 상기 게이트 클럭 신호1과 위상이 다른 게이트 클럭 신호2가 인가되는 표시장치.15. The method of claim 14,
The plurality of scan stages further include an auxiliary transistor having one electrode connected to a node shared by the third transistor and the fourth transistor,
A gate start voltage is applied to the gate electrode of the auxiliary transistor, and a gate clock signal 2 having a phase different from that of the gate clock signal 1 is applied to the other electrode of the auxiliary transistor.
상기 복수의 스캔 스테이지들 각각은,
상기 제1 트랜지스터의 제2 전극에 연결된 제3 트랜지스터; 및
상기 QB 노드에 게이트 전극이 제4 트랜지스터를 더 포함하고,
상기 제1 트랜지스터의 제2 전극에서 출력되는 신호는 상기 제3 트랜지스터 및 상기 제4 트랜지스터가 직렬연결되어 서로 공유하는 노드에서 출력되는 신호와 서로 반전된 표시장치.13. The method of claim 12,
Each of the plurality of scan stages,
a third transistor coupled to the second electrode of the first transistor; and
A gate electrode at the QB node further includes a fourth transistor,
A signal output from the second electrode of the first transistor is inverted from a signal output from a node shared by the third transistor and the fourth transistor in series with each other.
상기 화소회로는 구동 트랜지스터 및 스캔 트랜지스터를 포함하고,
상기 구동 트랜지스터는 p타입 트랜지스터이고, 상기 스캔 트랜지스터는 n타입 트랜지스터이며,
상기 복수의 스캔 스테이지들 각각은 상기 스캔 트랜지스터의 게이트 전극에 연결된 표시장치.19. The method of claim 18,
The pixel circuit includes a driving transistor and a scan transistor,
The driving transistor is a p-type transistor, the scan transistor is an n-type transistor,
Each of the plurality of scan stages is connected to a gate electrode of the scan transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220062071A KR20220070411A (en) | 2017-08-16 | 2022-05-20 | Gate driving circuit and display device using the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170103365A KR102401937B1 (en) | 2017-08-16 | 2017-08-16 | Gate driving circuit and display device using the same |
| KR1020220062071A KR20220070411A (en) | 2017-08-16 | 2022-05-20 | Gate driving circuit and display device using the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170103365A Division KR102401937B1 (en) | 2017-08-16 | 2017-08-16 | Gate driving circuit and display device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220070411A true KR20220070411A (en) | 2022-05-31 |
Family
ID=65562732
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170103365A KR102401937B1 (en) | 2017-08-16 | 2017-08-16 | Gate driving circuit and display device using the same |
| KR1020220062071A KR20220070411A (en) | 2017-08-16 | 2022-05-20 | Gate driving circuit and display device using the same |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170103365A KR102401937B1 (en) | 2017-08-16 | 2017-08-16 | Gate driving circuit and display device using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (2) | KR102401937B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110322826B (en) * | 2019-07-11 | 2021-12-31 | 京东方科技集团股份有限公司 | Shifting register unit, driving method, grid driving circuit and display device |
| KR20210089296A (en) | 2020-01-07 | 2021-07-16 | 삼성디스플레이 주식회사 | Scan driver and display device including the same |
| CN115762407A (en) * | 2021-09-03 | 2023-03-07 | 乐金显示有限公司 | Display panel and display device with light emission control driver |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101705370B1 (en) * | 2010-09-06 | 2017-02-09 | 엘지디스플레이 주식회사 | Light emitting control unit and display device using the same |
| KR20120052638A (en) * | 2010-11-16 | 2012-05-24 | 엘지디스플레이 주식회사 | Organic light emitting diode display device |
| KR101834013B1 (en) * | 2011-04-14 | 2018-03-02 | 엘지디스플레이 주식회사 | Pulse output circuit and organic light emitting diode display device using the same |
| KR101889951B1 (en) * | 2011-12-23 | 2018-08-21 | 엘지디스플레이 주식회사 | Emission control signal generator for organic light emitting display |
| KR102405106B1 (en) * | 2015-07-08 | 2022-06-03 | 엘지디스플레이 주식회사 | OLED driving current compensation circuit and Organic Light Emitting Display device comprising the same |
| KR102448227B1 (en) * | 2015-12-29 | 2022-09-29 | 삼성디스플레이 주식회사 | Gate driver and display device having the same |
-
2017
- 2017-08-16 KR KR1020170103365A patent/KR102401937B1/en active IP Right Grant
-
2022
- 2022-05-20 KR KR1020220062071A patent/KR20220070411A/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190018803A (en) | 2019-02-26 |
| KR102401937B1 (en) | 2022-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102367271B1 (en) | Gate driving circuit and display device using the same | |
| KR102458078B1 (en) | Gate driving circuit and display device using the same | |
| CN108257549B (en) | Electroluminescent display device | |
| KR102393141B1 (en) | Gate driving circuit, display device and method of driving the display device using the gate driving circuit | |
| KR102339649B1 (en) | Organic Light Emitting Display and Method of Driving the same | |
| KR20230117308A (en) | Pixel and stage circuit and organic light emitting display device having the pixel and the stage circuit | |
| KR102650560B1 (en) | Electroluminescent Display Device | |
| US10991302B1 (en) | Gate driving circuit and display device using the same | |
| KR102527847B1 (en) | Display apparatus | |
| KR20200077197A (en) | Electroluminescence display device including gate driver | |
| US11756485B2 (en) | Emission driver and display device having the same | |
| KR20220070411A (en) | Gate driving circuit and display device using the same | |
| KR20210073188A (en) | Electroluminescent display device having the pixel driving circuit | |
| US20190096306A1 (en) | Gate driver and display panel having the same | |
| KR102411045B1 (en) | Display panel using gate driving circuit | |
| US11436983B2 (en) | Gate driving circuit and display device using the same | |
| KR102595497B1 (en) | Em signal control circuit, em signal control method and organic light emitting display device | |
| KR102540573B1 (en) | Display panel and display device using the same | |
| KR20190010059A (en) | Organic light emitting display device | |
| KR102511046B1 (en) | Gate driver and electroluminescence display device using the same | |
| KR20220093764A (en) | Gate Driving Circuit and Organic Light Emitting Display using the same | |
| KR20230009258A (en) | Gate driver and display device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal |