KR20220068299A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220068299A
KR20220068299A KR1020200154473A KR20200154473A KR20220068299A KR 20220068299 A KR20220068299 A KR 20220068299A KR 1020200154473 A KR1020200154473 A KR 1020200154473A KR 20200154473 A KR20200154473 A KR 20200154473A KR 20220068299 A KR20220068299 A KR 20220068299A
Authority
KR
South Korea
Prior art keywords
layer
gate
insulating layer
disposed
line
Prior art date
Application number
KR1020200154473A
Other languages
English (en)
Inventor
신현억
강현우
성현아
송도근
양수경
여윤종
이동민
이동혁
최신일
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200154473A priority Critical patent/KR20220068299A/ko
Priority to US17/398,336 priority patent/US11943982B2/en
Priority to EP21205834.1A priority patent/EP4002003A1/en
Priority to CN202111284097.XA priority patent/CN114520253A/zh
Publication of KR20220068299A publication Critical patent/KR20220068299A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/3258—
    • H01L27/3279—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

표시 장치는 베이스 기판, 베이스 기판 상에 배치되는 버퍼층, 버퍼층 상의 표시 영역에 배치되는 액티브층, 액티브층 상에 배치되는 제1 게이트 절연층, 제1 게이트 절연층 상의 표시 영역에 배치되고 몰리브데넘을 포함하는 제1 게이트 배선, 비표시 영역의 제1 게이트 배선과 같은 층에 배치되고 제1 게이트 배선과 같은 물질을 포함하는 제1 신호선, 제1 게이트 배선 및 제1 신호선 상에 배치되는 제2 게이트 절연층, 제2 게이트 절연층 상의 표시 영역에 배치되고 알루미늄 또는 알루미늄 합금을 포함하는 제2 게이트 배선, 그리고 비표시 영역의 제2 게이트 배선과 같은 층에 배치되고 제2 게이트 배선과 같은 물질을 포함하는 제2 신호선을 포함하고, 제1 신호선의 폭은 제2 신호선의 폭보다 클 수 있다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 배선들을 포함하는 표시 장치 및 이러한 표시 장치의 제조 방법에 관한 것이다.
다양한 전기적 신호 정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 가지는 다양한 평판 표시 장치들이 사용되고 있다. 평판 표시 장치들 중 액정 표시 장치 및 유기 발광 표시 장치는 해상도, 화질 등이 우수하여 널리 상용화되고 있다. 특히, 유기 발광 표시 장치는 응답 속도가 빠르고, 소비 전력이 낮으며, 자체 발광하므로 시야각이 우수하여 차세대 평판 표시 장치로 주목 받고 있다.
표시 장치는 영상을 표시하기 위한 다양한 신호들을 전송하는 배선들을 포함할 수 있다. 한편, 표시 장치의 제조 과정에서 배선들이 손상되는 것을 방지하거나, 배선들에 의해 전송되는 신호의 지연 또는 배선들에 의한 소자의 특성 저하를 방지하는 것이 필요할 수 있다.
본 발명의 일 목적은 내열성을 가지고 소자 특성을 개선하기 위한 배선을 포함하는 표시 장치를 제공하는 것이다.
본 발명의 일 목적은 배선의 손상을 방지하는 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 영역 및 상기 표시 영역의 적어도 일부를 둘러싸는 비표시 영역을 포함하는 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되는 버퍼층, 상기 버퍼층 상의 상기 표시 영역에 배치되는 액티브층, 상기 액티브층 상에 배치되는 제1 게이트 절연층, 상기 제1 게이트 절연층 상의 상기 표시 영역에 배치되고 몰리브데넘을 포함하는 제1 게이트 배선, 상기 비표시 영역의 상기 제1 게이트 배선과 같은 층에 배치되고 상기 제1 게이트 배선과 같은 물질을 포함하는 제1 신호선, 상기 제1 게이트 배선 및 상기 제1 신호선 상에 배치되는 제2 게이트 절연층, 상기 제2 게이트 절연층 상의 상기 표시 영역에 배치되고 알루미늄 또는 알루미늄 합금을 포함하는 제2 게이트 배선, 그리고 상기 비표시 영역의 상기 제2 게이트 배선과 같은 층에 배치되고 상기 제2 게이트 배선과 같은 물질을 포함하는 제2 신호선을 포함하고, 상기 제1 신호선의 폭은 상기 제2 신호선의 폭보다 클 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제2 게이트 배선 및 상기 제2 신호선 상에 배치되는 층간 절연층 그리고 상기 층간 절연층 상의 상기 표시 영역에 배치되고 알루미늄 및 타이타늄을 포함하는 도전선을 더 포함하고, 상기 도전선은 상기 층간 절연층에 형성되는 제2 게이트 접촉 구멍을 통해 상기 제2 게이트 배선에 직접 접촉할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 도전선 상에 배치되는 평탄화층, 상기 평탄화층 상의 상기 표시 영역에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 그리고 상기 발광층 상에 배치되는 제2 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 신호선은 상기 제1 게이트 배선, 상기 제2 게이트 배선, 및 상기 도전선 중 적어도 하나에 인가되는 신호를 전송할 수 있다.
일 실시예에 있어서, 상기 제2 게이트 배선은 알루미늄 또는 알루미늄 합금을 포함하는 제1 층 그리고 상기 제1 층 상에 배치되고 타이타늄 또는 타이타늄 질화물을 포함하는 제2 층을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 게이트 배선은 상기 제2 층 상에 배치되고 타이타늄 또는 타이타늄 질화물을 포함하는 제3 층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2 층은 타이타늄 및 타이타늄 질화물 중 하나를 포함하고, 상기 제3 층은 상기 타이타늄 및 상기 타이타늄 질화물 중 다른 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 액티브층은 다결정 실리콘을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 비표시 영역 내에 위치하는 벤딩 영역을 포함하고, 상기 제2 게이트 절연층, 상기 제1 게이트 절연층, 및 상기 버퍼층의 제1 부분에는 상기 벤딩 영역에 중첩하는 제1 개구가 형성되며, 상기 버퍼층의 제2 부분 및 상기 베이스 기판의 일부에는 상기 벤딩 영역에 중첩하는 제2 개구가 형성될 수 있다.
일 실시예에 있어서, 상기 베이스 기판은 제1 유기층, 상기 제1 유기층 상에 배치되는 제1 배리어층, 상기 제1 배리어층 상에 배치되는 제2 유기층, 그리고 상기 제2 유기층 상에 배치되는 제2 배리어층을 포함하고, 상기 버퍼층은 상기 베이스 기판 상에 배치되고 실리콘 산화물을 포함하는 제1 버퍼층 그리고 상기 제1 버퍼층 상에 배치되고 실리콘 질화물을 포함하는 제2 버퍼층을 포함할 수 있다.
일 실시예에 있어서, 상기 버퍼층의 상기 제1 부분은 상기 제2 버퍼층이고, 상기 버퍼층의 상기 제2 부분은 상기 제1 버퍼층이며, 상기 베이스 기판의 상기 일부는 상기 제2 배리어층일 수 있다.
일 실시예에 있어서, 상기 제1 개구의 폭은 상기 제2 개구의 폭보다 클 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 영역 및 상기 표시 영역의 적어도 일부를 둘러싸는 비표시 영역을 포함하는 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되는 버퍼층, 상기 버퍼층 상의 상기 표시 영역에 배치되는 액티브층, 상기 액티브층 상에 배치되는 제1 게이트 절연층, 상기 제1 게이트 절연층 상의 상기 표시 영역에 배치되고 몰리브데넘을 포함하는 제1 게이트 배선, 상기 제1 게이트 배선 상에 배치되는 제2 게이트 절연층, 상기 제2 게이트 절연층 상의 상기 표시 영역에 배치되고 알루미늄 또는 알루미늄 합금을 포함하는 제2 게이트 배선, 상기 제2 게이트 배선 상에 배치되는 층간 절연층, 상기 층간 절연층 상의 상기 표시 영역에 배치되고 알루미늄 및 타이타늄을 포함하는 도전선, 그리고 상기 비표시 영역의 상기 도전선과 같은 층에 배치되고 상기 도전선과 같은 물질을 포함하는 신호선을 포함하고, 상기 신호선은 상기 제1 게이트 배선, 상기 제2 게이트 배선, 및 상기 도전선 중 적어도 하나에 인가되는 신호를 전송할 수 있다.
일 실시예에 있어서, 상기 도전선은 상기 층간 절연층에 형성되는 제2 게이트 접촉 구멍을 통해 상기 제2 게이트 배선에 직접 접촉할 수 있다.
일 실시예에 있어서, 상기 제2 게이트 배선의 두께는 상기 제1 게이트 배선의 두께보다 작을 수 있다.
일 실시예에 있어서, 상기 제2 게이트 배선의 저항은 상기 제1 게이트 배선의 저항과 실질적으로 같을 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치의 제조 방법은 베이스 기판 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상에 액티브층을 형성하는 단계, 상기 액티브층 상에 제1 게이트 절연층을 형성하는 단계, 상기 제1 게이트 절연층 상에 몰리브데넘을 포함하는 제1 게이트 배선을 형성하는 단계, 상기 제1 게이트 배선 상에 제2 게이트 절연층을 형성하는 단계, 상기 제2 게이트 절연층 상에 알루미늄 또는 알루미늄 합금을 포함하는 제2 게이트 배선을 형성하는 단계, 상기 제2 게이트 배선 상에 층간 절연층을 형성하는 단계, 상기 층간 절연층, 상기 제2 게이트 절연층 및 상기 제1 게이트 절연층에 상기 액티브층을 노출하는 액티브 접촉 구멍, 상기 층간 절연층과 상기 제2 게이트 절연층에 상기 제1 게이트 배선을 노출하는 제1 게이트 접촉 구멍, 및 상기 층간 절연층, 상기 제2 게이트 절연층, 상기 제1 게이트 절연층 및 상기 버퍼층의 제1 부분에 벤딩 영역에 중첩하는 제1 개구를 동시에 형성하는 단계, 그리고 상기 층간 절연층에 상기 제2 게이트 배선을 노출하는 제2 게이트 접촉 구멍 및 상기 버퍼층의 제2 부분 및 상기 베이스 기판의 일부에 상기 벤딩 영역에 중첩하는 제2 개구를 동시에 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제조 방법은 상기 액티브 접촉 구멍, 상기 제1 게이트 접촉 구멍, 및 상기 제1 개구를 동시에 형성하는 단계 이후 및 상기 제2 게이트 접촉 구멍과 상기 제2 개구를 동시에 형성하는 단계 이전에, 상기 액티브층을 열처리하는 단계 그리고 상기 열처리에 의해 상기 액티브층 상에 형성되는 산화막을 제거하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 산화막은 BOE(buffered oxide etchant) 또는 플루오린화 수소(HF)로 제거될 수 있다.
일 실시예에 있어서, 상기 제조 방법은 상기 층간 절연층 상에 알루미늄 및 타이타늄을 포함하는 도전선을 형성하는 단계를 더 포함하고, 상기 도전선은 상기 액티브 접촉 구멍을 통해 상기 액티브층에 연결되고, 상기 제1 게이트 접촉 구멍을 통해 상기 제1 게이트 배선에 연결되며, 상기 제2 게이트 접촉 구멍을 통해 상기 제2 게이트 배선에 직접 접촉할 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 제1 게이트 배선이 몰리브데넘(Mo)을 포함하고, 제2 게이트 배선이 알루미늄(Al)을 포함함에 따라, 제1 및 제2 게이트 배선들의 내열성이 증가하고, 박막 트랜지스터의 전기적인 특성이 개선될 수 있다. 또한, 제1 게이트 배선과 같은 층에 배치되고 같은 물질을 포함하고, 신호를 전송하는 제1 신호선의 폭이 제2 게이트 배선과 같은 층에 배치되고 같은 물질을 포함하는 제2 신호선의 폭보다 크거나, 알루미늄 및 타이타늄을 포함하는 도전선과 같은 층에 배치되고 같은 물질을 포함하는 제3 신호선이 신호를 전송함에 따라, 신호 지연을 방지할 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법에 있어서, 액티브 접촉 구멍 및 제1 게이트 접촉 구멍을 형성한 후에 제2 게이트 접촉 구멍을 형성함에 따라, 액티브 접촉 구멍과 제1 및 제2 게이트 접촉 구멍들을 형성하는 과정에서 제2 게이트 배선이 손상되는 것을 방지할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 I-I' 선 및 II-II' 선을 따라 자른 표시 장치의 일 예를 나타내는 단면도이다.
도 3은 도 2의 제2 게이트 배선의 일 예를 나타내는 단면도이다.
도 4는 도 2의 제2 게이트 배선의 다른 예를 나타내는 단면도이다.
도 5는 도 1의 I-I' 선 및 II-II' 선을 따라 자른 표시 장치의 다른 예를 나타내는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 7은 도 6의 III-III' 선 및 IV-IV' 선을 따라 자른 표시 장치의 일 예를 나타내는 단면도이다.
도 8은 도 6의 III-III' 선 및 IV-IV' 선을 따라 자른 표시 장치의 다른 예를 나타내는 단면도이다.
도 9, 도 10, 도 11, 도 12, 도 13, 도 14, 및 도 15는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 16은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 17은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
이하, 도 1 내지 도 5를 참조하여 본 발명의 일 실시예에 따른 표시 장치를 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 표시 장치(100)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 광을 방출하는 화소들이 배치될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다. 일 실시예에 있어서, 비표시 영역(NDA)은 표시 영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시 영역(NDA)에는 상기 화소들에 제어 신호들을 제공하는 구동부들 및 상기 화소들에 신호들을 제공하고 집적 회로, 인쇄 회로 기판 등에 연결되는 패드들이 배치될 수 있다.
일 실시예에 있어서, 표시 장치(100)는 제1 영역(1A), 제2 영역(2A), 및 벤딩 영역(BA)으로 구분될 수 있다. 제2 영역(2A)은 제1 영역(1A)으로부터 이격될 수 있다. 벤딩 영역(BA)은 제1 영역(1A)과 제2 영역(2A) 사이에 배치될 수 있다. 벤딩 영역(BA)은 구부러질 수 있다. 일 실시예에 있어서, 벤딩 영역(BA)은 제1 영역(1A)과 제2 영역(2A)이 마주하도록 구부러질 수 있다.
일 실시예에 있어서, 표시 영역(DA)은 제1 영역(1A) 내에 배치되고, 비표시 영역(NDA)은 표시 영역(DA)을 제외한 제1 영역(1A), 제2 영역(2A), 및 벤딩 영역(BA)을 포함할 수 있다. 예를 들면, 표시 영역(DA)을 제외한 제1 영역(1A)에는 상기 구동부들이 배치되고, 제2 영역(2A)에는 상기 패드들이 배치되며, 벤딩 영역(BA)에는 상기 화소들과 상기 패드들을 연결하는 배선들이 배치될 수 있다.
도 2는 도 1의 I-I' 선 및 II-II' 선을 따라 자른 표시 장치(100)의 일 예를 나타내는 단면도이다.
도 2를 참조하면, 표시 장치(100)는 베이스 기판(110), 버퍼층(120), 액티브층(130), 제1 게이트 절연층(140), 제1 게이트 배선(150), 제2 게이트 절연층(160), 제2 게이트 배선(170), 층간 절연층(180), 응력 완화층(190), 도전선(200), 평탄화층(210), 제1 전극(220), 화소 정의막(230), 발광층(240), 및 제2 전극(250)을 포함할 수 있다.
일 실시예에 있어서, 베이스 기판(110)은 플렉서블(flexible) 기판일 수 있다. 예를 들면, 베이스 기판(110)은 유기 물질을 포함할 수 있다. 이 경우, 표시 장치(100)는 플렉서블 표시 장치일 수 있다.
일 실시예에 있어서, 베이스 기판(110)은 제1 유기층(111), 제1 배리어층(112), 제2 유기층(113), 및 제2 배리어층(114)을 포함할 수 있다. 제1 배리어층(112)은 제1 유기층(111) 상에 배치될 수 있다. 제2 유기층(113)은 제1 배리어층(112) 상에 배치될 수 있다. 제2 배리어층(114)은 제2 유기층(113) 상에 배치될 수 있다.
제1 유기층(111) 및 제2 유기층(113) 각각은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 포함할 수 있다. 예를 들면, 상기 폴리이미드계 수지는 랜덤 공중합체(random copolymer) 또는 블록 공중합체(block copolymer)일 수 있다.
제1 배리어층(112) 및 제2 배리어층(114) 각각은 실리콘 화합물, 금속 산화물 등과 같은 무기 물질을 포함할 수 있다. 예를 들면, 제1 배리어층(112) 및 제2 배리어층(114) 각각은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈럼 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 타이타늄 산화물(TiOx) 등을 포함할 수 있다.
베이스 기판(110)이 제1 유기층(111)과 제2 유기층(113)을 포함하기 때문에, 베이스 기판(110)은 플렉서블한 특성을 가질 수 있다. 또한, 제1 배리어층(112)과 제2 배리어층(114)은 제1 유기층(111)과 제2 유기층(113)을 통해 침투하는 수분을 차단할 수 있다.
버퍼층(120)은 베이스 기판(110) 상에 배치될 수 있다. 버퍼층(120)은 베이스 기판(110)의 상부를 평탄화하고, 액티브층(130)을 열처리하는 과정에서 베이스 기판(110)으로부터 액티브층(130)으로 불순물이 유입되는 것을 차단할 수 있다.
버퍼층(120)은 복수의 층들을 포함할 수 있다. 일 실시예에 있어서, 버퍼층(120)은 제1 버퍼층(121) 및 제2 버퍼층(122)을 포함할 수 있다. 제2 버퍼층(122)은 제1 버퍼층(121) 상에 배치될 수 있다. 제1 버퍼층(121)은 실리콘 산화물(SiOx)을 포함할 수 있다. 제2 버퍼층(122)은 실리콘 질화물(SiNx)을 포함할 수 있다.
액티브층(130)은 버퍼층(120) 상의 표시 영역(DA)에 배치될 수 있다. 일 실시예에 있어서, 액티브층(130)은 다결정 실리콘을 포함할 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 액티브층(130)은 비정질 실리콘, 산화물 반도체 등을 포함할 수도 있다.
액티브층(130)은 소스 영역, 드레인 영역, 및 채널 영역을 포함할 수 있다. 상기 드레인 영역은 상기 소스 영역으로부터 이격될 수 있다. 상기 채널 영역은 상기 소스 영역과 상기 드레인 영역 사이에 배치될 수 있다. 상기 소스 영역 및 상기 드레인 영역에는 불순물이 도핑될 수 있다.
제1 게이트 절연층(140)은 액티브층(130) 상에 배치될 수 있다. 제1 게이트 절연층(140)은 액티브층(130)을 덮으며 버퍼층(120) 상에 형성될 수 있다. 제1 게이트 절연층(140)은 실리콘 화합물, 금속 산화물 등과 같은 무기 물질을 포함할 수 있다. 예를 들면, 제1 게이트 절연층(140)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈럼 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 타이타늄 산화물(TiOx) 등을 포함할 수 있다.
제1 게이트 배선(150)은 제1 게이트 절연층(140) 상의 표시 영역(DA)에 배치될 수 있다. 제1 게이트 배선(150)의 일부는 액티브층(130)의 상기 채널 영역에 중첩할 수 있다. 일 실시예에 있어서, 제1 게이트 배선(150)은 스캔 신호를 전송할 수 있다. 액티브층(130)과 제1 게이트 배선(150)은 적어도 하나의 박막 트랜지스터를 형성할 수 있다.
제1 게이트 배선(150)은 몰리브데넘(Mo)을 포함할 수 있다. 제1 게이트 배선(150)이 알루미늄(Al)을 포함하는 경우에, 표시 장치(100)의 제조 과정에서 진행되는 고온 공정에 의해 제1 게이트 배선(150)에 보이드(void) 불량이 발생할 수 있다. 제1 게이트 배선(150)이 알루미늄(Al)을 포함하는 층 및 타이타늄(Ti) 또는 타이타늄 질화물(TiN)을 포함하는 캡핑층을 포함하는 복층으로 형성되는 경우에, 제1 게이트 배선(150)이 수소 확산을 차단할 수 있고, 이에 따라, 액티브층(130)으로의 수소 유입 또는 액티브층(130)으로부터의 수소 유출이 감소할 수 있다. 이 경우, 박막 트랜지스터의 구동 범위가 감소하고, 표시 장치(100)의 순간 잔상이 증가할 수 있다.
제2 게이트 절연층(160)은 제1 게이트 배선(150) 상에 배치될 수 있다. 제2 게이트 절연층(160)은 제1 게이트 배선(150)을 덮으며 제1 게이트 절연층(140) 상에 형성될 수 있다. 제2 게이트 절연층(160)은 실리콘 화합물, 금속 산화물 등과 같은 무기 물질을 포함할 수 있다. 예를 들면, 제2 게이트 절연층(160)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈럼 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 타이타늄 산화물(TiOx) 등을 포함할 수 있다.
제2 게이트 배선(170)은 제2 게이트 절연층(160) 상의 표시 영역(DA)에 배치될 수 있다. 도 2에는 도시되지 않았으나, 제2 게이트 배선(170)의 일부는 액티브층(130)의 상기 채널 영역에 중첩할 수 있다. 액티브층(130)과 제2 게이트 배선(170)은 적어도 하나의 박막 트랜지스터를 형성할 수 있다. 또한, 제1 게이트 배선(150)과 제2 게이트 배선(170)은 적어도 하나의 커패시터를 형성할 수 있다.
제2 게이트 배선(170)은 알루미늄(Al) 또는 알루미늄 합금(Al alloy)을 포함할 수 있다. 제2 게이트 배선(170)이 몰리브데넘(Mo)을 포함하는 경우에, 외부로부터의 충격에 의해 제2 게이트 배선(170)에 가해지는 스트레스가 증가하고, 이에 따라, 제2 게이트 배선(170)에 크랙(crack) 불량이 발생할 수 있다.
도 3은 도 2의 제2 게이트 배선(170)의 일 예를 나타내는 단면도이다.
도 3을 참조하면, 일 실시예에 있어서, 제2 게이트 배선(170)은 제1 층(171) 및 제1 층(172) 상에 배치되는 제2 층(172)을 포함할 수 있다. 이 경우, 제2 게이트 배선(170)은 두 개의 도전층들을 포함하는 다층 구조를 가질 수 있다.
제1 층(171)은 알루미늄(Al) 또는 알루미늄 합금(Al alloy)을 포함할 수 있다. 제2 층(172)은 타이타늄(Ti) 또는 타이타늄 질화물(TiN)을 포함할 수 있다.
일 실시예에 있어서, 제2 층(172)의 두께는 제1 층(171)의 두께보다 작을 수 있다. 예를 들면, 제1 층(171)의 두께는 약 1500 Å 내지 약 3000 Å이고, 제2 층(172)의 두께는 약 300 Å일 수 있다. 이 경우, 제1 층(171)은 제2 게이트 배선(170)의 주된 도전층의 역할을 하고, 제2 층(172)은 제1 층(171)을 보호하는 캡핑층의 역할을 할 수 있다.
도 4는 도 2의 제2 게이트 배선(170)의 다른 예를 나타내는 단면도이다.
도 4를 참조하면, 일 실시예에 있어서, 제2 게이트 배선(170)은 제1 층(171), 제1 층(172) 상에 배치되는 제2 층(172), 및 제2 층(172) 상에 배치되는 제3 층(173)을 포함할 수 있다. 이 경우, 제2 게이트 배선(170)은 세 개의 도전층들을 포함하는 다층 구조를 가질 수 있다.
제1 층(171)은 알루미늄(Al) 또는 알루미늄 합금(Al alloy)을 포함할 수 있다. 제2 층(172)은 타이타늄(Ti) 또는 타이타늄 질화물(TiN)을 포함할 수 있다. 제3 층(173)은 타이타늄(Ti) 또는 타이타늄 질화물(TiN)을 포함할 수 있다.
일 실시예에 있어서, 제2 층(172)은 타이타늄(Ti) 및 타이타늄 질화물(TiN) 중 하나를 포함하고, 제3 층(173)은 타이타늄(Ti) 및 타이타늄 질화물(TiN) 중 다른 하나를 포함할 수 있다. 예를 들면, 제2 층(172)이 타이타늄(Ti)을 포함하는 경우에 제3 층(173)은 타이타늄 질화물(TiN)을 포함하고, 제2 층(172)이 타이타늄 질화물(TiN)을 포함하는 경우에 제3 층(173)은 타이타늄(Ti)을 포함할 수 있다.
일 실시예에 있어서, 제2 층(172)의 두께 및 제3 층(173)의 두께는 제1 층(171)의 두께보다 작을 수 있다. 이 경우, 제1 층(171)은 제2 게이트 배선(170)의 주된 도전층의 역할을 하고, 제2 층(172) 및 제3 층(173) 각각은 제1 층(171)을 보호하는 캡핑층의 역할을 할 수 있다.
다시 도 2를 참조하면, 층간 절연층(180)은 제2 게이트 배선(170) 상에 배치될 수 있다. 층간 절연층(180)은 제2 게이트 배선(170)을 덮으며 제2 게이트 절연층(160) 상에 형성될 수 있다. 층간 절연층(180)은 실리콘 화합물, 금속 산화물 등과 같은 무기 물질을 포함할 수 있다. 예를 들면, 층간 절연층(180)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈럼 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 타이타늄 산화물(TiOx) 등을 포함할 수 있다.
층간 절연층(180), 제2 게이트 절연층(160), 및 제1 게이트 절연층(140)에는 액티브 접촉 구멍(ACH)이 형성될 수 있다. 액티브 접촉 구멍(ACH)은 층간 절연층(180), 제2 게이트 절연층(160), 및 제1 게이트 절연층(140)을 관통하고, 액티브층(130)을 노출할 수 있다. 예를 들면, 액티브 접촉 구멍(ACH)은 액티브층(130)의 상기 소스 영역 또는 상기 드레인 영역을 노출할 수 있다.
층간 절연층(180) 및 제2 게이트 절연층(160)에는 제1 게이트 접촉 구멍(GCH1)이 형성될 수 있다. 제1 게이트 접촉 구멍(GCH1)은 층간 절연층(180) 및 제2 게이트 절연층(160)을 관통하고, 제1 게이트 배선(150)을 노출할 수 있다.
층간 절연층(180)에는 제2 게이트 접촉 구멍(GCH2)이 형성될 수 있다. 제2 게이트 접촉 구멍(GCH2)은 층간 절연층(180)을 관통하고, 제2 게이트 배선(170)을 노출할 수 있다.
층간 절연층(180), 제2 게이트 절연층(160), 제1 게이트 절연층(140), 및 버퍼층(120)의 제1 부분에는 제1 개구(OP1)가 형성될 수 있다. 제1 개구(OP1)는 벤딩 영역(BA)에 중첩할 수 있다.
일 실시예에 있어서, 액티브 접촉 구멍(ACH), 제1 게이트 접촉 구멍(GCH1), 및 제1 개구(OP1)는 실질적으로 동시에 형성될 수 있다. 액티브 접촉 구멍(ACH), 제1 게이트 접촉 구멍(GCH1), 및 제1 개구(OP1)의 형성은 도 9 내지 도 15를 참조하여 후술하도록 한다.
일 실시예에 있어서, 버퍼층(120)의 상기 제1 부분은 제2 버퍼층(122)일 수 있다. 다시 말해, 제1 개구(OP1)는 층간 절연층(180), 제2 게이트 절연층(160), 제1 게이트 절연층(140), 및 제2 버퍼층(122)에 형성될 수 있다.
버퍼층(120)의 제2 부분 및 베이스 기판(110)의 일부에는 제2 개구(OP2)가 형성될 수 있다. 제2 개구(OP2)는 벤딩 영역(BA)에 중첩할 수 있다. 버퍼층(120)의 상기 제2 부분은 버퍼층(120) 중에서 버퍼층(120)의 상기 제1 부분을 제외한 나머지 부분일 수 있다.
일 실시예에 있어서, 제2 게이트 접촉 구멍(GCH2) 및 제2 개구(OP2)는 실질적으로 동시에 형성될 수 있다. 제2 게이트 접촉 구멍(GCH2) 및 제2 개구(OP2)의 형성은 도 9 내지 도 15를 참조하여 후술하도록 한다.
일 실시예에 있어서, 버퍼층(120)의 상기 제2 부분은 제1 버퍼층(121)이고, 베이스 기판(110)의 상기 일부는 제2 배리어층(114)일 수 있다. 다시 말해, 제2 개구(OP2)는 제1 버퍼층(121) 및 제2 배리어층(114)에 형성될 수 있다.
일 실시예에 있어서, 제1 개구(OP1)의 폭은 제2 개구(OP2)의 폭보다 클 수 있다. 이 경우, 제2 개구(OP2)에 의해 노출되는 버퍼층(120)의 상기 제2 부분 및 베이스 기판(110)의 상기 일부의 측부가 제1 개구(OP1)에 의해 노출되는 층간 절연층(180), 제2 게이트 절연층(160), 제1 게이트 절연층(140), 및 버퍼층(120)의 상기 제1 부분의 측부보다 돌출될 수 있다. 예를 들면, 제1 버퍼층(121)의 측부가 제2 버퍼층(122)의 측부보다 돌출될 수 있다. 또한, 제1 개구(OP1)는 버퍼층(120)의 상기 제2 부분의 상면을 노출할 수 있다. 예를 들면, 제1 개구(OP1)는 제1 버퍼층(121)의 상면을 노출할 수 있다.
응력 완화층(190)은 층간 절연층(180) 상의 벤딩 영역(BA)에 배치될 수 있다. 응력 완화층(190)은 제1 개구(OP1) 및 제2 개구(OP2)를 채울 수 있다. 응력 완화층(190)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 포함할 수 있다.
어떤 적층체를 구부리는 경우에, 상기 적층체 내에는 스트레스 중성 평면(stress neutral plane)이 존재할 수 있다. 만일 응력 완화층(190)이 존재하지 않으면, 표시 장치(100)를 구부림에 따라 벤딩 영역(BA) 내의 배선들에 과도한 인장 스트레스 등이 인가될 수 있다. 이는 상기 배선들의 위치가 스트레스 중성 평면에 대응하지 않을 수 있기 때문이다. 그러나, 응력 완화층(190)을 벤딩 영역(BA)에 배치하고, 응력 완화층(190)의 두께 및 모듈러스 등을 조절함으로써, 표시 장치(100)에 포함되는 적층체에 있어서 스트레스 중성 평면의 위치를 조정할 수 있다. 따라서, 응력 완화층(190)을 통해 스트레스 중성 평면이 상기 배선들의 근방에 위치하도록 함으로써, 상기 배선들에 인가되는 인장 스트레스를 최소화할 수 있다.
도전선(200)은 층간 절연층(180) 상의 표시 영역(DA)에 배치될 수 있다. 도전선(200)은 알루미늄(Al) 및 타이타늄(Ti)을 포함할 수 있다. 일 실시예에 있어서, 도전선(200)은 순차적으로 적층되는 타이타늄(Ti) 층, 알루미늄(Al) 층, 및 타이타늄(Ti) 층을 포함하는 다층 구조를 가질 수 있다. 이 경우, 상기 알루미늄(Al) 층은 도전선(200)의 주된 도전층의 역할을 하고, 상기 타이타늄(Ti) 층들 각각은 상기 알루미늄(Al) 층을 보호하는 캡핑층의 역할을 할 수 있다.
도전선(200)은 제1 도전선(201), 제2 도전선(202), 및 제3 도전선(203)을 포함할 수 있다. 제1 도전선(201)은 액티브 접촉 구멍(ACH)을 통해 액티브층(130)에 연결될 수 있다. 일 실시예에 있어서, 제1 도전선(201)은 데이터 전압을 전송할 수 있다.
제2 도전선(202)은 제1 게이트 접촉 구멍(GCH1)을 통해 제1 게이트 배선(150)에 연결될 수 있다. 제3 도전선(203)은 제2 게이트 접촉 구멍(GCH2)을 통해 제2 게이트 배선(170)에 연결될 수 있다. 일 실시예에 있어서, 제3 도전선(203)은 제1 전원 전압을 전송할 수 있다.
일 실시예에 있어서, 제3 도전선(203)은 제2 게이트 접촉 구멍(GCH2)을 통해 제2 게이트 배선(170)에 직접 접촉할 수 있다. 이 경우, 제2 게이트 접촉 구멍(GCH2)에 의해 노출되는 제2 게이트 배선(170)에는 알루미늄(Al) 또는 타이타늄(Ti)의 침식이 없을 수 있고, 이에 따라, 제3 도전선(203)이 제2 게이트 배선(170)에 직접 접촉할 수 있다.
평탄화층(210)은 응력 완화층(190)과 도전선(200) 상에 배치될 수 있다. 평탄화층(210)은 응력 완화층(190)과 도전선(200)을 덮으며 층간 절연층(180) 상에 형성될 수 있다. 평탄화층(210)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 포함할 수 있다.
제1 전극(220)은 평탄화층(210) 상의 표시 영역(DA)에 배치될 수 있다. 제1 전극(220)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들면, 제1 전극(220)은 은(Ag), 인듐 주석 산화물(ITO) 등을 포함할 수 있다.
화소 정의막(230)은 제1 전극(220) 상의 표시 영역(DA)에 배치될 수 있다. 화소 정의막(230)은 제1 전극(220)을 부분적으로 덮으며 평탄화층(210) 상에 형성될 수 있다. 일 실시예에 있어서, 화소 정의막(230)은 제1 전극(220)의 중심부를 노출하는 개구를 가지고, 화소 정의막(230)은 제1 전극(220)의 주변부를 덮을 수 있다. 화소 정의막(230)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 포함할 수 있다.
발광층(240)은 화소 정의막(230)의 상기 개구 내의 제1 전극(220) 상에 배치될 수 있다. 발광층(240)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 유기 발광 물질은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 예를 들면, 저분자 유기 화합물은 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N'-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)aluminum) 등을 포함할 수 있고, 고분자 유기 화합물은 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene), 폴리플루오렌(polyfluorene) 등을 포함할 수 있다.
일 실시예에 있어서, 양자점은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물, 및 이들의 조합을 포함하는 코어를 포함할 수 있다. 일 실시예에 있어서, 양자점은 코어 및 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및 양자점에 전기 영동 특성을 부여하기 위한 충전층(charging layer)의 역할을 할 수 있다.
제2 전극(250)은 화소 정의막(230) 및 발광층(240) 상에 배치될 수 있다. 제2 전극(250)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들면, 제2 전극(170)은 알루미늄(Al), 백금(Pt), 은(Ag), 마그네슘(Mg), 금(Au), 크롬(Cr), 텅스텐(W), 티타늄(Ti) 등을 포함할 수 있다.
제2 전극(250)에는 제2 전원 전압이 인가될 수 있다. 일 실시예에 있어서, 상기 제2 전원 전압은 상기 제1 전원 전압보다 낮을 수 있다. 제1 전극(220), 발광층(240), 및 제2 전극(250)은 발광 소자(EL)를 형성할 수 있다.
도 5는 도 1의 I-I' 선 및 II-II' 선을 따라 자른 표시 장치(100)의 다른 예를 나타내는 단면도이다.
도 5를 참조하여 설명하는 표시 장치의 다른 예는 제2 게이트 배선의 두께를 제외하고는 도 2를 참조하여 설명한 표시 장치의 일 예와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 중복되는 구성들에 대한 설명은 생략한다.
도 5를 참조하면, 일 실시예에 있어서, 제2 게이트 배선(170')의 두께는 제1 게이트 배선(150)의 두께보다 작을 수 있다. 예를 들면, 제1 게이트 배선(150)의 두께는 약 2500 Å이고, 제2 게이트 배선(170')의 두께는 약 700 Å 내지 약 800 Å일 수 있다.
일 실시예에 있어서, 제2 게이트 배선(170')의 저항은 제1 게이트 배선(150)의 저항과 실질적으로 같을 수 있다. 제2 게이트 배선(170')이 포함하는 알루미늄(Al)의 비저항은 제1 게이트 배선(150)이 포함하는 몰리브데넘(Mo)의 비저항보다 작지만, 제2 게이트 배선(170')의 두께가 제1 게이트 배선(150)의 두께보다 작음에 따라, 제2 게이트 배선(170')의 저항이 제1 게이트 배선(150)의 저항과 실질적으로 같을 수 있다.
이하, 도 6 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 표시 장치를 설명한다.
도 6 내지 도 8을 참조하여 설명하는 표시 장치(101)에 있어서, 도 1 내지 도 5를 참조하여 설명한 표시 장치(100)와 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 6은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 6을 참조하면, 비표시 영역(NDA)에는 패드부(PP) 및 배선부(WP)가 배치될 수 있다. 패드부(PP)에는 표시 영역(DA)에 배치되는 상기 화소들에 신호들을 제공하는 상기 패드들이 배치되고, 배선부(WP)에는 상기 화소들과 상기 패드들을 연결하는 상기 배선들이 배치될 수 있다. 상기 배선들은 상기 패드들로부터 상기 화소들에 상기 신호들을 전송할 수 있다. 상기 신호들은 상기 데이터 전압, 상기 제1 전원 전압, 상기 제2 전원 전압, 및 다양한 제어 신호들을 포함할 수 있다.
도 7은 도 6의 III-III' 선 및 IV-IV' 선을 따라 자른 표시 장치(101)의 일 예를 나타내는 단면도이다.
도 7을 참조하면, 표시 장치(101)는 베이스 기판(110), 버퍼층(120), 액티브층(130), 제1 게이트 절연층(140), 제1 게이트 배선(150), 제1 신호선(155), 제2 게이트 절연층(160), 제2 게이트 배선(170), 제2 신호선(175), 층간 절연층(180), 응력 완화층(190), 도전선(200), 제3 신호선(205), 평탄화층(210), 제1 전극(220), 화소 정의막(230), 발광층(240), 및 제2 전극(250)을 포함할 수 있다. 도 7을 참조하여 설명하는 표시 장치(101)는 제1 개구(OP1), 제2 개구(OP2) 및 응력 완화층(190)의 생략, 제1 신호선(155), 제2 신호선(175) 및 제3 신호선(205)의 추가, 및 기판(110)의 구성들을 제외하고는, 도 2를 참조하여 설명한 표시 장치(100)와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 중복되는 구성들에 대한 설명은 생략한다.
일 실시예에 있어서, 베이스 기판(110)은 리지드(rigid) 기판일 수 있다. 예를 들면, 베이스 기판(110)은 유리, 석영, 금속 등을 포함할 수 있다. 이 경우, 표시 장치(101)는 리지드 표시 장치일 수 있다.
제1 신호선(155)은 비표시 영역(NDA)의 제1 게이트 배선(150)과 같은 층에 배치되고, 제1 게이트 배선(150)과 같은 물질을 포함할 수 있다. 다시 말해, 제1 신호선(155)은 제1 게이트 절연층(140)과 제2 게이트 절연층(160) 사이에 배치되고, 몰리브데넘(Mo)을 포함할 수 있다. 예를 들면, 제1 게이트 절연층(140) 상에 몰리브데넘(Mo)을 포함하는 도전층을 형성하고, 상기 도전층을 패터닝하여 제1 게이트 배선(150)과 제1 신호선(155)을 실질적으로 동시에 형성할 수 있다.
일 실시예에 있어서, 제1 신호선(155)은 제1 게이트 배선(150), 제2 게이트 배선(170), 및 도전선(200) 중 적어도 하나에 인가되는 신호를 전송할 수 있다. 예를 들면, 제1 신호선(155)은 상기 데이터 전압, 상기 제1 전원 전압, 상기 제2 전원 전압, 및 상기 제어 신호들 중 적어도 하나를 전송할 수 있다.
제2 신호선(175)은 비표시 영역(NDA)의 제2 게이트 배선(170)과 같은 층에 배치되고, 제2 게이트 배선(170)과 같은 물질을 포함할 수 있다. 다시 말해, 제2 신호선(175)은 제2 게이트 절연층(160)과 층간 절연층(180) 사이에 배치되고, 알루미늄(Al) 또는 알루미늄 합금(Al alloy)을 포함할 수 있다. 예를 들면, 제2 게이트 절연층(160) 상에 알루미늄(Al) 또는 알루미늄 합금(Al alloy)을 포함하는 도전층을 형성하고, 상기 도전층을 패터닝하여 제2 게이트 배선(170)과 제2 신호선(175)을 실질적으로 동시에 형성할 수 있다.
일 실시예에 있어서, 제1 신호선(155)의 폭(155W)은 제2 신호선(175)의 폭(175W)보다 클 수 있다. 예를 들면, 제1 신호선(155)의 폭(155W)은 약 5.0 ㎛이고, 제2 신호선(175)의 폭(175W)은 약 2.2 ㎛일 수 있다. 제1 신호선(155)이 포함하는 몰리브데넘(Mo)의 비저항은 제2 신호선(175)이 포함하는 알루미늄(Al)의 비저항보다 크지만, 제1 신호선(155)의 폭(155W)이 제2 신호선(175)의 폭(175W)보다 큼에 따라, 제1 신호선(155)에 의해 전송되는 신호가 지연되지 않을 수 있다.
제3 신호선(205)은 비표시 영역(NDA)의 도전선(200)과 같은 층에 배치되고, 도전선(200)과 같은 물질을 포함할 수 있다. 다시 말해, 제3 신호선(205)은 층간 절연층(180)과 평탄화층(210) 사이에 배치되고, 알루미늄(Al) 및 타이타늄(Ti)을 포함할 수 있다. 예를 들면, 층간 절연층(180) 상에 알루미늄(Al) 및 타이타늄(Ti)을 포함하는 도전층을 형성하고, 상기 도전층을 패터닝하여 도전선(200)과 제3 신호선(205)을 실질적으로 동시에 형성할 수 있다.
도 8은 도 6의 III-III' 선 및 IV-IV' 선을 따라 자른 표시 장치(101)의 다른 예를 나타내는 단면도이다.
도 8을 참조하여 설명하는 표시 장치의 다른 예는 제1 신호선의 폭을 제외하고는 도 7을 참조하여 설명한 표시 장치의 일 예와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 중복되는 구성들에 대한 설명은 생략한다.
도 8을 참조하면, 일 실시예에 있어서, 제1 신호선(155')의 폭(155W')은 제2 신호선(175)의 폭(175W)과 실질적으로 같을 수 있다. 예를 들면, 제1 신호선(155')의 폭(155W') 및 제2 신호선(175)의 폭(175W) 각각은 약 2.2 ㎛일 수 있다.
일 실시예에 있어서, 제3 신호선(205)은 제1 게이트 배선(150), 제2 게이트 배선(170), 및 도전선(200) 중 적어도 하나에 인가되는 신호를 전송할 수 있다. 예를 들면, 제3 신호선(205)은 상기 데이터 전압, 상기 제1 전원 전압, 상기 제2 전원 전압, 및 상기 제어 신호들 중 적어도 하나를 전송할 수 있다.
이하, 도 9 내지 도 15를 참조하여 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명한다.
도 9, 도 10, 도 11, 도 12, 도 13, 도 14, 및 도 15는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다. 예를 들면, 도 9 내지 도 15는 도 1 내지 도 5를 참조하여 설명한 표시 장치(100)의 제조 방법을 나타낼 수 있다.
도 9를 참조하면, 베이스 기판(110) 상에 버퍼층(120), 액티브층(130), 제1 게이트 절연층(140), 제1 게이트 배선(150), 제2 게이트 절연층(160), 제2 게이트 배선(170), 및 층간 절연층(180)을 순차적으로 형성할 수 있다.
먼저, 베이스 기판(110) 상에 버퍼층(120)을 형성할 수 있다. 일 실시예에 있어서, 베이스 기판(110)은 제1 유기층(111), 제1 유기층(111) 상에 형성되는 제1 배리어층(112), 제1 배리어층(112) 상에 형성되는 제2 유기층(113), 및 제2 유기층(113) 상에 형성되는 제2 배리어층(114)을 포함할 수 있다. 일 실시예에 있어서, 버퍼층(120)은 제1 버퍼층(121) 및 제1 버퍼층(121) 상에 형성되는 제2 버퍼층(122)을 포함할 수 있다.
그 다음, 버퍼층(120) 상에 액티브층(130)을 형성하고, 액티브층(130) 상에 제1 게이트 절연층(140)을 형성할 수 있다. 액티브층(130)은 표시 영역(DA)에 형성될 수 있다.
그 다음, 제1 게이트 절연층(140) 상에 제1 게이트 배선(150)을 형성하고, 제1 게이트 배선(150) 상에 제2 게이트 절연층(160)을 형성하며, 제2 게이트 절연층(160) 상에 제2 게이트 배선(170)을 형성할 수 있다. 제1 게이트 배선(150)과 제2 게이트 배선(170)은 표시 영역(DA)에 형성될 수 있다. 제1 게이트 배선(150)은 몰리브데넘(Mo)으로 형성되고, 제2 게이트 배선(170)은 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 형성될 수 있다.
그 다음, 제2 게이트 배선(170) 상에 층간 절연층(180)을 형성할 수 있다.
도 10을 참조하면, 층간 절연층(180), 제2 게이트 절연층(160), 및 제1 게이트 절연층(140)에 액티브층(130)을 노출하는 액티브 접촉 구멍(ACH)을 형성하고, 층간 절연층(180) 및 제2 게이트 절연층(160)에 제1 게이트 배선(150)을 노출하는 제1 게이트 접촉 구멍(GCH1)을 형성하며, 층간 절연층(180), 제2 게이트 절연층(160), 제1 게이트 절연층(140), 및 버퍼층(120)의 제1 부분에 벤딩 영역(BA)에 중첩하는 제1 개구(OP1)를 형성할 수 있다. 액티브 접촉 구멍(ACH), 제1 게이트 접촉 구멍(GCH1), 및 제1 개구(OP1)는 실질적으로 동시에 형성될 수 있다.
일 실시예에 있어서, 버퍼층(120)의 상기 제1 부분은 제2 버퍼층(122)일 수 있다. 다시 말해, 제1 개구(OP1)는 층간 절연층(180), 제2 게이트 절연층(160), 제1 게이트 절연층(140), 및 제2 버퍼층(122)에 형성될 수 있다.
도 11을 참조하면, 액티브 접촉 구멍(ACH), 제1 게이트 접촉 구멍(GCH1), 및 제1 개구(OP1)를 실질적으로 동시에 형성한 후에, 액티브층(130)을 열처리할 수 있다. 액티브층(130)을 열처리하는 경우에 액티브층(130)과 제1 게이트 배선(150)이 형성하는 적어도 하나의 박막 트랜지스터의 전기적인 특성 및 액티브층(130)과 제2 게이트 배선(170)이 형성하는 적어도 하나의 박막 트랜지스터의 전기적인 특성이 개선될 수 있다. 일 실시예에 있어서, 상기 박막 트랜지스터들이 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터를 포함하는 경우에, 액티브층(130)의 열처리에 의해 상기 구동 트랜지스터의 구동 범위가 넓어지고, 상기 스위칭 트랜지스터의 문턱 전압의 산포가 감소할 수 있다.
액티브층(130)을 열처리하는 과정에서 액티브층(130) 상에는 산화막(OXL)이 형성될 수 있다. 예를 들면, 액티브층(130)을 열처리하는 과정에서 산소 이온이 액티브 접촉 구멍(ACH)에 의해 노출되는 액티브층(130)의 상면과 반응하여 산화막(OXL)이 형성될 수 있다.
도 12를 참조하면, 열처리에 의해 액티브층(130) 상에 형성되는 산화막(OXL)을 제거할 수 있다. 일 실시예에 있어서, 산화막(OXL)은 BOE(buffered oxide etchant) 또는 플루오린화 수소(HF)로 제거될 수 있다.
도 13을 참조하면, 층간 절연층(180)에 제2 게이트 배선(170)을 노출하는 제2 게이트 접촉 구멍(GCH2)을 형성하고, 버퍼층(120)의 제2 부분 및 베이스 기판(110)의 일부에 벤딩 영역(BA)에 중첩하는 제2 개구(OP2)를 형성할 수 있다. 제2 게이트 접촉 구멍(GCH2) 및 제2 개구(OP2)는 실질적으로 동시에 형성될 수 있다.
일 실시예에 있어서, 버퍼층(120)의 상기 제2 부분은 제1 버퍼층(121)이고, 베이스 기판(110)의 상기 일부는 제2 배리어층(114)일 수 있다. 다시 말해, 제2 개구(OP1)는 제1 버퍼층(121) 및 제2 배리어층(114)에 형성될 수 있다.
종래 기술에 있어서, 액티브 접촉 구멍(ACH), 제1 게이트 접촉 구멍(GCH1), 제2 게이트 접촉 구멍(GCH2), 및 제1 개구(OP1)를 실질적으로 동시에 형성한 후에, BOE 또는 HF로 액티브 접촉 구멍(ACH) 내에 형성된 산화막(OXL)을 제거할 수 있다. 이 경우, BOE 또는 HF에 의해 제2 게이트 접촉 구멍(GCH2)에 의해 노출되는 제2 게이트 배선(170)이 손상될 수 있다.
본 발명의 실시예들에 있어서, BOE 또는 HF로 액티브 접촉 구멍(ACH) 내에 형성된 산화막(OXL)을 제거한 후에 제2 게이트 접촉 구멍(GCH2)을 형성함에 따라, BOE 또는 HF에 의해 제2 게이트 접촉 구멍(GCH2)에 의해 노출되는 제2 게이트 배선(170)이 손상되는 것을 방지할 수 있다. 또한, 제2 게이트 접촉 구멍(GCH2)이 제2 개구(OP2)와 실질적으로 동시에 형성되기 때문에 제2 개구(OP2)를 형성하기 위한 추가적인 공정이 필요하지 않을 수 있다.
도 14를 참조하면, 층간 절연층(180) 상의 벤딩 영역(BA)에 응력 완화층(190)을 형성할 수 있다. 응력 완화층(190)은 제1 개구(OP1) 및 제2 개구(OP2)를 채울 수 있다.
도 15를 참조하면, 층간 절연층(180) 상의 표시 영역(DA)에 도전선(200)을 형성할 수 있다. 도전선(200)은 액티브 접촉 구멍(ACH)을 통해 액티브층(130)에 연결되고, 제1 게이트 접촉 구멍(GCH1)을 통해 제1 게이트 배선(150)에 연결되며, 제2 게이트 접촉 구멍(GCH2)을 통해 제2 게이트 배선(170)에 직접 접촉할 수 있다.
도 16은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 16을 참조하여 설명하는 표시 장치(102)는 봉지층(260), 색변환 부재(300), 및 충진층(400)을 더 포함하는 것을 제외하고는 도 2 내지 도 4를 참조하여 설명한 표시 장치(100)와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 중복되는 구성들에 대한 설명은 생략한다.
도 16을 참조하면, 표시 장치(102)는 봉지층(260), 색변환 부재(300), 및 충진층(400)을 더 포함할 수 있다.
봉지층(260)은 제2 전극(250) 상에 배치될 수 있다. 봉지층(260)은 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다. 일 실시예에 있어서, 봉지층(260)은 제1 무기 봉지층, 유기 봉지층, 및 제2 무기 봉지층이 순차적으로 적층된 구조를 가질 수 있다.
색변환 부재(300)는 봉지층(260) 상에 배치될 수 있다. 색변환 부재(300)는 발광 소자(EL)로부터 광을 수신하고, 상기 광의 색을 변환하거나 투과하여 방출할 수 있다. 일 실시예에 있어서, 색변환 부재(300)는 발광 소자(EL)로부터 청색광을 수신하고, 상기 청색광을 적색광 또는 녹색광으로 변환하거나 투과하여 방출할 수 있다. 색변환 부재(300)는 기판(310), 컬러 필터(320), 격벽(330), 광학 필터(340), 및 평탄화층(350)을 포함할 수 있다.
기판(310)은 투명한 절연성 기판일 수 있다. 예를 들면, 기판(310)은 유리, 플라스틱, 석영 등으로 형성될 수 있다.
컬러 필터(320)는 기판(310) 아래에 배치될 수 있다. 컬러 필터(320)는 특정한 파장 대역의 광만을 선택적으로 투과시킬 수 있다. 컬러 필터(320)는 염료 또는 안료를 포함하는 유기물 패턴으로 형성될 수 있다.
광학 필터(340)는 컬러 필터(320) 아래에 배치될 수 있다. 광학 필터(340)는 격벽(330)에 의해 한정되는 공간 내에 잉크젯 방식으로 형성될 수 있다. 광학 필터(340)는 광학 필터(340)에 입사되는 광의 색을 변환하거나 투과할 수 있다. 일 실시예에 있어서, 광학 필터(340)는 광학 필터(340)에 입사되는 청색광을 적색광 또는 녹색광으로 변환하거나 투과할 수 있다.
격벽(330)은 컬러 필터(320) 아래에 배치되고, 광학 필터(340)를 둘러쌀 수 있다. 격벽(330)은 화소 정의막(230)에 중첩할 수 있다. 격벽(330)은 기판(310)으로부터 멀어질수록 폭이 감소하는 역테이퍼 형상의 단면을 가질 수 있다.
평탄화층(350)은 격벽(330) 및 광학 필터(340) 아래에 배치될 수 있다. 일 실시예에 있어서, 평탄화층(350)은 실리콘 질화물 및/또는 실리콘 산화물과 같은 무기 절연 물질로 형성될 수 있다. 다른 실시예에 있어서, 평탄화층(350)은 폴리이미드 수지, 아크릴 수지 등의 유기 절연 물질로 형성될 수 있다.
충진층(400)은 봉지층(260)과 색변환 부재(300) 사이에 배치될 수 있다. 충진층(400)은 광경화성 에폭시계 물질, 아크릴레이크계 물질 등을 포함할 수 있다. 색변환 부재(300)는 베이스 기판(110) 상의 봉지층(260)과 별도로 형성된 후에 충진층(400)을 사이에 두고 봉지층(260)과 결합될 수 있다.
도 17은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 17을 참조하여 설명하는 표시 장치(103)에 있어서, 도 16을 참조하여 설명한 표시 장치(102)와 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 17을 참조하면, 표시 장치(103)는 색변환 부재(301)를 포함할 수 있다. 색변환 부재(301)는 컬러 필터(320), 격벽(330), 광학 필터(340), 및 커버층(360)을 포함할 수 있다.
광학 필터(340)는 봉지층(260) 상에 배치될 수 있다. 격벽(330)은 봉지층(260) 상에 배치되고, 광학 필터(340)를 둘러쌀 수 있다. 격벽(330)은 봉지층(260)으로부터 멀어질수록 폭이 감소하는 정테이퍼 형상의 단면을 가질 수 있다. 컬러 필터(320)는 격벽(330) 및 광학 필터(340) 상에 배치될 수 있다.
커버층(360)은 컬러 필터(320) 상에 배치될 수 있다. 커버층(360)은 컬러 필터(320), 격벽(330), 및 광학 필터(340)를 보호할 수 있다. 커버층(360)은 실록산(siloxane) 등과 같은 고경도 폴리머 물질로 형성될 수 있다.
색변환 부재(301)는 봉지층(260) 상에 형성될 수 있다. 구체적으로, 격벽(330), 광학 필터(340), 컬러 필터(320), 및 커버층(360)은 봉지층(260) 상에 순차적으로 형성될 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
110: 베이스 기판 111: 제1 유기층
112: 제1 배리어층 113: 제2 유기층
114: 제2 배리어층 120: 버퍼층
121: 제1 버퍼층 122: 제2 버퍼층
130: 액티브층 140: 제1 게이트 절연층
150: 제1 게이트 배선 155: 제1 신호선
160: 제2 게이트 절연층 170: 제2 게이트 배선
175: 제2 신호선 180: 층간 절연층
200: 도전선 205: 제3 신호선
210: 평탄화층 220: 제1 전극
240: 발광층 250: 제2 전극
ACH: 액티브 접촉 구멍 GCH1: 제1 게이트 접촉 구멍
GCH2: 제2 게이트 접촉 구멍 OP1: 제1 개구
OP2: 제2 개구

Claims (20)

  1. 표시 영역 및 상기 표시 영역의 적어도 일부를 둘러싸는 비표시 영역을 포함하는 표시 장치에 있어서,
    베이스 기판;
    상기 베이스 기판 상에 배치되는 버퍼층;
    상기 버퍼층 상의 상기 표시 영역에 배치되는 액티브층;
    상기 액티브층 상에 배치되는 제1 게이트 절연층;
    상기 제1 게이트 절연층 상의 상기 표시 영역에 배치되고, 몰리브데넘을 포함하는 제1 게이트 배선;
    상기 비표시 영역의 상기 제1 게이트 배선과 같은 층에 배치되고, 상기 제1 게이트 배선과 같은 물질을 포함하는 제1 신호선;
    상기 제1 게이트 배선 및 상기 제1 신호선 상에 배치되는 제2 게이트 절연층;
    상기 제2 게이트 절연층 상의 상기 표시 영역에 배치되고, 알루미늄 또는 알루미늄 합금을 포함하는 제2 게이트 배선; 및
    상기 비표시 영역의 상기 제2 게이트 배선과 같은 층에 배치되고, 상기 제2 게이트 배선과 같은 물질을 포함하는 제2 신호선을 포함하고,
    상기 제1 신호선의 폭은 상기 제2 신호선의 폭보다 큰, 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 게이트 배선 및 상기 제2 신호선 상에 배치되는 층간 절연층; 및
    상기 층간 절연층 상의 상기 표시 영역에 배치되고, 알루미늄 및 타이타늄을 포함하는 도전선을 더 포함하고,
    상기 도전선은 상기 층간 절연층에 형성되는 제2 게이트 접촉 구멍을 통해 상기 제2 게이트 배선에 직접 접촉하는, 표시 장치.
  3. 제2 항에 있어서,
    상기 도전선 상에 배치되는 평탄화층;
    상기 평탄화층 상의 상기 표시 영역에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 전극을 더 포함하는, 표시 장치.
  4. 제2 항에 있어서,
    상기 제1 신호선은 상기 제1 게이트 배선, 상기 제2 게이트 배선, 및 상기 도전선 중 적어도 하나에 인가되는 신호를 전송하는, 표시 장치.
  5. 제1 항에 있어서,
    상기 제2 게이트 배선은,
    알루미늄 또는 알루미늄 합금을 포함하는 제1 층; 및
    상기 제1 층 상에 배치되고, 타이타늄 또는 타이타늄 질화물을 포함하는 제2 층을 포함하는, 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 게이트 배선은 상기 제2 층 상에 배치되고, 타이타늄 또는 타이타늄 질화물을 포함하는 제3 층을 더 포함하는, 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 층은 타이타늄 및 타이타늄 질화물 중 하나를 포함하고,
    상기 제3 층은 상기 타이타늄 및 상기 타이타늄 질화물 중 다른 하나를 포함하는, 표시 장치.
  8. 제1 항에 있어서,
    상기 액티브층은 다결정 실리콘을 포함하는, 표시 장치.
  9. 제1 항에 있어서,
    상기 표시 장치는 상기 비표시 영역 내에 위치하는 벤딩 영역을 포함하고,
    상기 제2 게이트 절연층, 상기 제1 게이트 절연층, 및 상기 버퍼층의 제1 부분에는 상기 벤딩 영역에 중첩하는 제1 개구가 형성되며,
    상기 버퍼층의 제2 부분 및 상기 베이스 기판의 일부에는 상기 벤딩 영역에 중첩하는 제2 개구가 형성되는, 표시 장치.
  10. 제9 항에 있어서,
    상기 베이스 기판은,
    제1 유기층;
    상기 제1 유기층 상에 배치되는 제1 배리어층;
    상기 제1 배리어층 상에 배치되는 제2 유기층; 및
    상기 제2 유기층 상에 배치되는 제2 배리어층을 포함하고,
    상기 버퍼층은,
    상기 베이스 기판 상에 배치되고, 실리콘 산화물을 포함하는 제1 버퍼층; 및
    상기 제1 버퍼층 상에 배치되고, 실리콘 질화물을 포함하는 제2 버퍼층을 포함하는, 표시 장치.
  11. 제10 항에 있어서,
    상기 버퍼층의 상기 제1 부분은 상기 제2 버퍼층이고,
    상기 버퍼층의 상기 제2 부분은 상기 제1 버퍼층이며,
    상기 베이스 기판의 상기 일부는 상기 제2 배리어층인, 표시 장치.
  12. 제9 항에 있어서,
    상기 제1 개구의 폭은 상기 제2 개구의 폭보다 큰, 표시 장치.
  13. 표시 영역 및 상기 표시 영역의 적어도 일부를 둘러싸는 비표시 영역을 포함하는 표시 장치에 있어서,
    베이스 기판;
    상기 베이스 기판 상에 배치되는 버퍼층;
    상기 버퍼층 상의 상기 표시 영역에 배치되는 액티브층;
    상기 액티브층 상에 배치되는 제1 게이트 절연층;
    상기 제1 게이트 절연층 상의 상기 표시 영역에 배치되고, 몰리브데넘을 포함하는 제1 게이트 배선;
    상기 제1 게이트 배선 상에 배치되는 제2 게이트 절연층;
    상기 제2 게이트 절연층 상의 상기 표시 영역에 배치되고, 알루미늄 또는 알루미늄 합금을 포함하는 제2 게이트 배선;
    상기 제2 게이트 배선 상에 배치되는 층간 절연층;
    상기 층간 절연층 상의 상기 표시 영역에 배치되고, 알루미늄 및 타이타늄을 포함하는 도전선; 및
    상기 비표시 영역의 상기 도전선과 같은 층에 배치되고, 상기 도전선과 같은 물질을 포함하는 신호선을 포함하고,
    상기 신호선은 상기 제1 게이트 배선, 상기 제2 게이트 배선, 및 상기 도전선 중 적어도 하나에 인가되는 신호를 전송하는, 표시 장치.
  14. 제13 항에 있어서,
    상기 도전선은 상기 층간 절연층에 형성되는 제2 게이트 접촉 구멍을 통해 상기 제2 게이트 배선에 직접 접촉하는, 표시 장치.
  15. 제13 항에 있어서,
    상기 제2 게이트 배선의 두께는 상기 제1 게이트 배선의 두께보다 작은, 표시 장치.
  16. 제15 항에 있어서,
    상기 제2 게이트 배선의 저항은 상기 제1 게이트 배선의 저항과 실질적으로 같은, 표시 장치.
  17. 베이스 기판 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 액티브층을 형성하는 단계;
    상기 액티브층 상에 제1 게이트 절연층을 형성하는 단계;
    상기 제1 게이트 절연층 상에 몰리브데넘을 포함하는 제1 게이트 배선을 형성하는 단계;
    상기 제1 게이트 배선 상에 제2 게이트 절연층을 형성하는 단계;
    상기 제2 게이트 절연층 상에 알루미늄 또는 알루미늄 합금을 포함하는 제2 게이트 배선을 형성하는 단계;
    상기 제2 게이트 배선 상에 층간 절연층을 형성하는 단계;
    상기 층간 절연층, 상기 제2 게이트 절연층 및 상기 제1 게이트 절연층에 상기 액티브층을 노출하는 액티브 접촉 구멍, 상기 층간 절연층과 상기 제2 게이트 절연층에 상기 제1 게이트 배선을 노출하는 제1 게이트 접촉 구멍, 및 상기 층간 절연층, 상기 제2 게이트 절연층, 상기 제1 게이트 절연층 및 상기 버퍼층의 제1 부분에 벤딩 영역에 중첩하는 제1 개구를 동시에 형성하는 단계; 및
    상기 층간 절연층에 상기 제2 게이트 배선을 노출하는 제2 게이트 접촉 구멍 및 상기 버퍼층의 제2 부분 및 상기 베이스 기판의 일부에 상기 벤딩 영역에 중첩하는 제2 개구를 동시에 형성하는 단계를 포함하는, 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 액티브 접촉 구멍, 상기 제1 게이트 접촉 구멍, 및 상기 제1 개구를 동시에 형성하는 단계 이후 및 상기 제2 게이트 접촉 구멍과 상기 제2 개구를 동시에 형성하는 단계 이전에,
    상기 액티브층을 열처리하는 단계; 및
    상기 열처리에 의해 상기 액티브층 상에 형성되는 산화막을 제거하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 산화막은 BOE(buffered oxide etchant) 또는 플루오린화 수소(HF)로 제거되는, 표시 장치의 제조 방법.
  20. 제17 항에 있어서,
    상기 층간 절연층 상에 알루미늄 및 타이타늄을 포함하는 도전선을 형성하는 단계를 더 포함하고,
    상기 도전선은 상기 액티브 접촉 구멍을 통해 상기 액티브층에 연결되고, 상기 제1 게이트 접촉 구멍을 통해 상기 제1 게이트 배선에 연결되며, 상기 제2 게이트 접촉 구멍을 통해 상기 제2 게이트 배선에 직접 접촉하는, 표시 장치의 제조 방법.
KR1020200154473A 2020-11-18 2020-11-18 표시 장치 및 표시 장치의 제조 방법 KR20220068299A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200154473A KR20220068299A (ko) 2020-11-18 2020-11-18 표시 장치 및 표시 장치의 제조 방법
US17/398,336 US11943982B2 (en) 2020-11-18 2021-08-10 Display device and method of manufacturing display device
EP21205834.1A EP4002003A1 (en) 2020-11-18 2021-11-01 Display device and method of manufacturing display device
CN202111284097.XA CN114520253A (zh) 2020-11-18 2021-11-01 显示装置和制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200154473A KR20220068299A (ko) 2020-11-18 2020-11-18 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220068299A true KR20220068299A (ko) 2022-05-26

Family

ID=78536025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200154473A KR20220068299A (ko) 2020-11-18 2020-11-18 표시 장치 및 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US11943982B2 (ko)
EP (1) EP4002003A1 (ko)
KR (1) KR20220068299A (ko)
CN (1) CN114520253A (ko)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
JP4638115B2 (ja) 2002-07-05 2011-02-23 シャープ株式会社 薄膜トランジスタ装置の製造方法
KR100946809B1 (ko) 2008-05-02 2010-03-12 주식회사 엔씰텍 박막트랜지스터 및 그의 제조방법
JP4890647B2 (ja) 2009-02-16 2012-03-07 シャープ株式会社 Ｔｆｔアレイ基板、及び、液晶表示パネル
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102203100B1 (ko) 2013-10-30 2021-01-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20150092814A (ko) 2014-02-05 2015-08-17 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102257978B1 (ko) 2014-03-17 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20160021389A (ko) 2014-08-14 2016-02-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102282998B1 (ko) 2014-09-19 2021-07-29 삼성디스플레이 주식회사 박막트랜지스터 기판, 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
JP2017174553A (ja) 2016-03-22 2017-09-28 株式会社ジャパンディスプレイ 表示装置
US11177293B2 (en) 2017-12-15 2021-11-16 Boe Technology Group Co., Ltd. Array substrate and fabricating method thereof, and display device
KR102591811B1 (ko) 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102502646B1 (ko) * 2018-06-27 2023-02-24 삼성디스플레이 주식회사 표시패널 및 그 제조방법
CN109273409B (zh) 2018-08-24 2022-01-18 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN110211974B (zh) 2019-06-12 2022-05-24 厦门天马微电子有限公司 一种阵列基板、显示面板及阵列基板的制造方法
KR20210082316A (ko) * 2019-12-24 2021-07-05 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20210083441A (ko) * 2019-12-26 2021-07-07 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20220157925A1 (en) 2022-05-19
US11943982B2 (en) 2024-03-26
EP4002003A1 (en) 2022-05-25
CN114520253A (zh) 2022-05-20

Similar Documents

Publication Publication Date Title
US10861920B2 (en) Thin film transistor substrate, method of manufacturing the same, and display device including the same
US11450720B2 (en) Display device
US11588001B2 (en) Display device having an encapsulation layer and power line in non-display area
US10916728B2 (en) Display device
KR20160075954A (ko) 유기 발광 표시 장치
US20160077390A1 (en) Display device
KR20190118221A (ko) 유기 발광 표시 장치
KR20220068299A (ko) 표시 장치 및 표시 장치의 제조 방법
CN110021632B (zh) 显示面板及其制造方法
KR20210055131A (ko) 표시 장치 및 그 제조 방법
US20240032394A1 (en) Display device and method of manufacturing the same
US11730024B2 (en) Display device with first, second, and third lines on different layers connected to form wiring
EP3902008A2 (en) Light emitting display device and manufacturing method thereof
US11844256B2 (en) Display device including third conductive layer directly contacting first conductive layer and second conductive layer
KR20240036745A (ko) 표시 장치 및 이의 제조 방법
KR20220069170A (ko) 표시 장치 및 이의 제조 방법
KR20210094188A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230003702A (ko) 표시 장치
KR20220010638A (ko) 발광 표시 장치 및 그 제조 방법
KR20210085234A (ko) 유기 발광 표시 장치
KR20200001716A (ko) 유기 발광 표시 장치
KR20200058821A (ko) 유기발광 표시장치