KR20220063774A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220063774A
KR20220063774A KR1020200148323A KR20200148323A KR20220063774A KR 20220063774 A KR20220063774 A KR 20220063774A KR 1020200148323 A KR1020200148323 A KR 1020200148323A KR 20200148323 A KR20200148323 A KR 20200148323A KR 20220063774 A KR20220063774 A KR 20220063774A
Authority
KR
South Korea
Prior art keywords
layer
electrode
disposed
encapsulation
pixel defining
Prior art date
Application number
KR1020200148323A
Other languages
English (en)
Inventor
성우용
문찬호
서정한
송승용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200148323A priority Critical patent/KR20220063774A/ko
Priority to US17/470,346 priority patent/US11985863B2/en
Priority to EP21206798.7A priority patent/EP4020578A3/en
Priority to CN202111318741.0A priority patent/CN114464654A/zh
Publication of KR20220063774A publication Critical patent/KR20220063774A/ko

Links

Images

Classifications

    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3258—
    • H01L51/5206—
    • H01L51/5246—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323—
    • H01L2251/308—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판 상에 배치되는 제1 전극, 상기 제1 전극의 적어도 일부를 노출하며 상기 기판 상에 배치되는 화소 정의막, 상기 제1 전극 상에 배치되는 발광층, 상기 발광층 상에 배치된 제2 전극, 및 상기 제2 전극 상에 배치된 봉지층을 포함하되, 상기 화소 정의막은 상기 제1 전극과 중첩하는 중첩 영역, 및 상기 제1 전극과 비중첩하는 비중첩 영역을 포함하고, 상기 중첩 영역은 상기 제1 전극과 이격되어 대향하는 제1 중첩 영역을 포함하며, 상기 봉지층은 상기 제1 중첩 영역에서의 상기 제1 전극과 상기 화소 정의막 사이의 이격 공간 내부에 적어도 부분적으로 개재된다.

Description

표시 장치 및 표시 장치의 제조 방법{Display device and method of manufacturing the same}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다.
표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 발광 표시 장치(Light Emitting Display Device) 등과 같은 수광형 표시 장치와 유기 발광 소자를 포함하는 유기 발광 표시 장치, 무기 반도체와 같은 무기 발광 소자를 포함하는 무기 발광 표시 장치, 및 초소형 발광 소자를 포함하는 초소형 발광 표시 장치 등과 같은 발광 표시 장치를 포함한다.
본 발명이 해결하고자 하는 과제는 박막 봉지층의 접착력이 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 제1 전극, 상기 제1 전극의 적어도 일부를 노출하며 상기 기판 상에 배치되는 화소 정의막, 상기 제1 전극 상에 배치되는 발광층, 상기 발광층 상에 배치된 제2 전극, 및 상기 제2 전극 상에 배치된 봉지층을 포함하되, 상기 화소 정의막은 상기 제1 전극과 중첩하는 중첩 영역, 및 상기 제1 전극과 비중첩하는 비중첩 영역을 포함하고, 상기 중첩 영역은 상기 제1 전극과 이격되어 대향하는 제1 중첩 영역을 포함하며, 상기 봉지층은 상기 제1 중첩 영역에서의 상기 제1 전극과 상기 화소 정의막 사이의 이격 공간 내부에 적어도 부분적으로 개재된다.
상기 중첩 영역은 상기 제1 전극과 접촉하는 제2 중첩 영역을 더 포함할 수 있다.
평면상 상기 제1 중첩 영역과 상기 제2 중첩 영역은 상기 제1 전극의 테두리 부근에서 교번하여 반복 배치될 수 있다.
상기 제1 중첩 영역과 상기 제2 중첩 영역은 일체로 형성되며, 상기 중첩 영역과 상기 비중첩 영역은 일체로 형성될 수 있다.
상기 제1 중첩 영역을 지나는 적어도 일 단면에서, 상기 제2 전극은 상기 화소 정의막 상에 배치되는 제1 부분과, 상기 제1 전극 상에 배치되는 제2 부분이 서로 불연속적으로 이격될 수 있다.
상기 봉지층은 제1 봉지막, 상기 제1 봉지막 상에 배치된 제2 봉지막을 포함하되, 상기 제1 중첩 영역을 지나는 적어도 일 단면에서 상기 제1 봉지막은 상기 이격 공간에 노출된 상기 화소 정의막 및 상기 제1 전극의 표면을 따라 연속적으로 배치될 수 있다.
상기 제1 중첩 영역을 지나는 상기 단면에서, 상기 화소 정의막의 표면에 배치되는 상기 제1 봉지막과 상기 제1 전극의 표면에 배치되는 상기 제1 봉지막은 상호 이격되어 대향하며, 상기 화소 정의막의 표면에 배치되는 상기 제1 봉지막과 상기 제1 전극의 표면에 배치되는 상기 제1 봉지막의 사이 공간은 상기 제2 봉지막이 채울 수 있다.
상기 제1 봉지막은 무기막이고, 상기 제2 봉지막은 유기막일 수 있다.
상기 기판 상에 배치되며, 상기 화소 정의막 및 상기 제1 전극이 배치되는 평탄화막을 더 포함하되, 상기 제1 중첩 영역의 일 측의 상기 비중첩 영역에 위치하는 상기 이격 공간에서 상기 화소 정의막과 상기 평탄화막은 상호 이격될 수 있다.
상기 제1 중첩 영역의 일 측의 상기 비중첩 영역에 위치하는 상기 이격 공간 내부에는 상기 봉지층이 적어도 부분적으로 개재될 수 있다.
상기 봉지층은 상기 평탄화막과 직접 접촉할 수 있다.
상기 봉지층의 박리력은 20 gf/inch 내지 40 gf/inch의 범위 내에 있을 수 있다.
상기 제1 전극의 상면의 표면 거칠기는 1.98nm 초과 5nm 이하의 범위 내에 있을 수 있다.
상기 제1 전극의 상기 상면의 상기 표면 거칠기는 AFM(atomic force microscopy) 분석에 의해 측정될 수 있다.
상기 제1 전극은 순차 적층된 제1 적층 도전층, 제2 적층 도전층 및 제3 적층 도전층을 포함하되, 상기 제1 적층 도전층 및 상기 제3 적층 도전층은 비정질 인듐-주석-산화물(amorphous Indium-Tin-Oxide(ITO))을 포함하며, 제2 적층 도전층은 은(Ag)을 포함하고, 제3 적층 도전층은 다결정 인듐-주석-산화물(poly crystal Indium-Tin-Oxide(ITO))을 더 포함할 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 제1 전극, 상기 제1 전극을 노출하는 화소 정의막으로서, 상기 기판 상에 배치되고 상기 제1 전극을 둘러싸는 기저부, 및 상기 기저부로부터 상기 제1 전극을 향해 돌출되고 상기 제1 전극과 이격되어 대향하는 이격부를 포함하는 화소 정의막, 상기 제1 전극 상에 배치되는 발광층, 상기 발광층 상에 배치되는 제2 전극, 및 상기 제2 전극 상에 배치되는 봉지층을 포함하되, 서로 대향하는 상기 제1 전극과 상기 화소 정의막의 상기 이격부 사이에는 상기 봉지층이 적어도 부분적으로 개재된다.
상기 화소 정의막의 이격부는 제1 이격부 및 제2 이격부를 포함하되, 상기 제1 이격부는 상기 제1 전극과 두께 방향으로 이격되며, 상기 제2 이격부는 상기 제1 전극과 직접 접촉할 수 있다.
상기 두께 방향을 기준으로 상기 봉지층은 상기 제1 이격부와 상기 제1 전극 사이에 배치되고, 상기 제2 이격부와 상기 제1 전극 사이에는 배치되지 않을 수 있다.
상기 제1 이격부의 두께 및 상기 제2 이격부의 두께는 상기 기저부의 두께보다 작을 수 있다.
상기 제1 이격부의 상면과 상기 제1 기저부의 상면은 동일한 평면 상에 있을 수 있다.
상기 화소 정의막의 기저부는 두께 방향과 수직하는 수평 방향으로 상기 제1 전극과 이격되는 제1 기저부, 및 상기 제1 전극과 직접 접촉하는 제2 기저부를 포함할 수 있다.
상기 제1 기저부의 측면은 상기 제1 전극의 측면과 대향할 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 제1 전극을 형성하는 단계, 상기 제1 전극 상에 배치되는 희생 패턴을 형성하는 단계, 상기 희생 패턴 상에 화소 정의막을 형성하는 단계, 상기 희생 패턴을 제거하는 단계, 및 상기 화소 정의막 상에 배치되는 봉지층을 형성하는 단계를 포함하되, 상기 화소 정의막은 상기 제1 전극과 중첩하는 중첩 영역, 및 상기 제1 전극과 비중첩하는 비중첩 영역을 포함하고, 상기 중첩 영역은 상기 제1 전극과 이격되어 대향하는 제1 중첩 영역을 포함하며, 상기 봉지층은 상기 제1 중첩 영역에서의 상기 제1 전극과 상기 화소 정의막 사이의 이격 공간 내부에 적어도 부분적으로 개재된다.
상기 희생 패턴을 제거하는 단계는 습식 식각(wet etch)으로 진행될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 박막 봉지층의 접착력이 개선되어 표시 장치의 신뢰성이 향상될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 부분 단면도이다.
도 3은 일 실시예에 따른 표시 패널의 예시적인 적층 구조를 나타낸 개략적인 단면도이다.
도 4는 일 실시예에 따른 표시 패널의 단면도이다.
도 5는 일 실시예에 따른 일 화소의 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ' 선을 따라 자른 단면도이다.
도 7은 도 5의 Ⅶ-Ⅶ' 선을 따라 자른 단면도이다.
도 8은 도 5의 Ⅷ-Ⅷ' 선을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 제1 이격부의 배치 여부에 따른 봉지층의 접착력을 나타내는 그래프이다.
도 10은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 평면도이다.
도 11은 도 10의 ⅩⅠ-ⅩⅠ' 선을 따라 자른 단면도이다.
도 12는 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 평면도이다.
도 13은 도 12의 ⅩⅢ-ⅩⅢ' 선을 따라 자른 단면도이다.
도 14 내지 도 16은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 17은 다른 실시예에 따른 표시 장치의 단면도이다.
도 18은 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다. 도 2는 일 실시예에 따른 표시 장치의 개략적인 부분 단면도이다.
실시예들에서, 제1 방향(DR1)과 제2 방향(DR2)은 서로 다른 방향으로 상호 교차한다. 도 1의 평면도에서는 설명의 편의상 가로 방향인 제1 방향(DR1)과 세로 방향인 제2 방향(DR2)이 정의되어 있다. 이하의 실시예들에서 제1 방향(DR1) 일측은 평면도상 우측 방향을 제1 방향(DR1) 타측은 평면도상 좌측 방향을, 제2 방향(DR2) 일측은 평면도상 상측 방향을, 제2 방향(DR2) 타측은 평면도상 하측 방향을 각각 지칭하는 것으로 한다.
제3 방향(DR3)은 제1 방향(DR1) 및 제2 방향(DR2)이 놓이는 평면에 교차하는 방향으로 제1 방향(DR1) 및 제2 방향(DR2)에 모두 수직으로 교차한다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
다른 정의가 없는 한, 본 명세서에서 제3 방향(DR3)을 기준으로 표현된 “상부”, “상면”, "상측"은 표시 패널(10)을 기준으로 표시면 측을 의미하고, “하부”, “하면”, "하측"은 표시 패널(10)을 기준으로 표시면의 반대측을 의미하는 것으로 한다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 게임기, 디지털 카메라 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 활성 영역(AAR)과 비활성 영역(NAR)을 포함한다. 표시 장치(1)에서, 화면을 표시하는 부분을 표시 영역으로, 화면을 표시하지 않는 부분을 비표시 영역으로 정의하고, 터치 입력의 감지가 이루어지는 영역을 터치 영역으로 정의하면, 표시 영역과 터치 영역은 활성 영역(AAR)에 포함될 수 있다. 표시 영역과 터치 영역은 중첩할 수 있다. 즉, 활성 영역(AAR)은 표시도 이루어지고 터치 입력의 감지도 이루어지는 영역일 수 있다.
활성 영역(AAR)의 형상은 직사각형 또는 모서리가 둥근 직사각형일 수 있다. 예시된 활성 영역(AAR)의 형상은 모서리가 둥글고 제2 방향(DR2)이 제1 방향(DR1)보다 긴 직사각형이다. 그러나, 이에 제한되는 것은 아니고, 활성 영역(AAR)은 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형 형상, 정사각형이나 기타 다각형 또는 원형, 타원형 등과 같은 다양한 형상을 가질 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치된다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 활성 영역(AAR)의 모든 변(도면에서 4변)을 둘러쌀 수 있다. 그러나, 이에 제한되는 것은 아니며, 예컨대 활성 영역(AAR)의 상측변 부근이나, 좌우 측변 부근에는 비활성 영역(NAR)이 배치되지 않을 수도 있다.
비활성 영역(NAR)에는 활성 영역(AAR)(표시 영역이나 터치 영역)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다. 비활성 영역(NAR)은 표시 영역을 포함하지 않을 수 있다. 나아가, 비활성 영역(NAR)은 터치 영역을 포함하지 않을 수 있다. 다른 실시예에서, 비활성 영역(NAR)은 일부의 터치 영역을 포함할 수도 있고, 해당 영역에 압력 센서 등과 같은 센서 부재가 배치될 수도 있다. 몇몇 실시예에서, 활성 영역(AAR)은 화면이 표시되는 표시 영역과 완전히 동일한 영역이 되고, 비활성 영역(NAR)은 화면이 표시되지 않는 비표시 영역과 완전히 동일한 영역이 될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널(10)을 포함한다. 표시 패널(10)의 예로는 유기발광 표시 패널, 마이크로 LED 표시 패널, 나노 LED 표시 패널, 양자점 발광 표시 패널, 액정 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널, 전기 영동 표시 패널, 전기 습윤 표시 패널 등을 들 수 있다. 이하에서는 표시 패널(10)의 일 예로서, 유기발광 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 패널(10)은 복수의 화소를 포함할 수 있다. 복수의 화소는 행렬 방향으로 배열될 수 있다. 각 화소의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제2 방향(DR2) 또는 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다. 각 화소는 발광 영역을 포함할 수 있다. 각 발광 영역은 화소의 형상과 동일할 수도 있지만, 상이할 수도 있다. 예를 들어, 화소의 형상이 직사각형 형상인 경우, 해당 화소의 발광 영역의 형상은 직사각형, 마름모, 육각형, 팔각형, 원형 등 다양한 형상을 가질 수 있다. 각 화소 및 발광 영역에 대한 구체적인 설명은 후술하기로 한다.
표시 장치(1)는 터치 입력을 감지하는 터치 부재를 더 포함할 수 있다. 터치 부재는 표시 패널(10)과 별도의 패널이나 필름으로 제공되어 표시 패널(10) 상에 부착될 수도 있지만, 표시 패널(10) 내부에 터치층의 형태로 제공될 수도 있다. 이하의 실시예에서는 터치 부재가 터치 패널 내부에 마련되어 표시 패널(10)에 포함되는 경우를 예시하지만, 이에 제한되는 것은 아니다.
표시 패널(10)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉시블 기판을 포함할 수 있다. 그에 따라, 표시 패널(10)은 휘어지거나, 절곡되거나, 접히거나, 말릴 수 있다.
표시 패널(10)은 패널이 벤딩되는 영역인 벤딩 영역(BR)을 포함할 수 있다. 벤딩 영역(BR)을 중심으로 표시 패널(10)은 벤딩 영역(BR)의 일측에 위치하는 메인 영역(MR)과 벤딩 영역(BR)의 타측에 위치하는 서브 영역(SR)으로 구분될 수 있다.
표시 패널(10)의 표시 영역은 메인 영역(MR) 내에 배치된다. 일 실시예에서 메인 영역(MR)에서 표시 영역의 주변 에지 부분, 벤딩 영역(BR) 전체 및 서브 영역(SR) 전체가 비표시 영역이 될 수 있다. 그러나, 이에 제한되는 것은 아니고, 벤딩 영역(BR) 및/또는 서브 영역(SR)도 표시 영역을 포함할 수도 있다.
메인 영역(MR)은 대체로 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MR)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되지 않고, 메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역이 배치될 수 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역이 되거나, 해당 부위에 표시 영역과 비표시 영역이 혼재될 수도 있다.
벤딩 영역(BR)은 메인 영역(MR)의 제2 방향(DR2) 타측에 연결된다. 예를 들어, 벤딩 영역(BR)은 메인 영역(MR)의 하측 단변을 통해 연결될 수 있다. 벤딩 영역(BR)의 폭은 메인 영역(MR)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MR)과 벤딩 영역(BR)의 연결부는 L자 커팅 형상을 가질 수 있다.
벤딩 영역(BR)에서 표시 패널(10)은 두께 방향으로 하측 방향, 다시 말하면 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 벤딩 영역(BR)은 일정한 곡률 반경은 가질 수 있지만, 이에 제한되지 않고 구간별로 다른 곡률 반경을 가질 수도 있다. 표시 패널(10)이 벤딩 영역(BR)에서 벤딩됨에 따라 표시 패널(10)의 면이 반전될 수 있다. 즉, 상부를 항하는 표시 패널(10)의 일면이 벤딩 영역(BR)을 통해 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SR)은 벤딩 영역(BR)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 표시 패널(10)의 두께 방향으로 메인 영역(MR)과 중첩할 수 있다. 서브 영역(SR)의 폭(제1 방향(DR1)의 폭)은 벤딩 영역(BR)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
서브 영역(SR)에는 구동칩(IC)이 배치될 수 있다. 구동칩(IC)은 표시 패널(10)을 구동하는 집적 회로를 포함할 수 있다. 상기 집적 회로는 디스플레이용 집적 회로 및/또는 터치 유닛용 집적 회로를 포함할 수 있다. 디스플레이용 집적 회로와 터치 유닛용 집적 회로는 별도의 칩으로 제공될 수도 있고, 하나의 칩에 통합되어 제공될 수도 있다.
표시 패널(10)의 서브 영역(SR) 단부에는 패드부가 배치될 수 있다. 패드부는 복수의 디스플레이 신호 배선 패드 및 터치 신호 배선 패드를 포함할 수 있다. 표시 패널(10)의 서브 영역(SR) 단부의 패드부에는 구동 기판(FPC)이 연결될 수 있다. 구동 기판(FPC)은 연성 인쇄회로기판이나 필름일 수 있다.
도 3은 일 실시예에 따른 표시 패널의 예시적인 적층 구조를 나타낸 개략적인 단면도이다.
도 3을 참조하면, 표시 패널(10)은 순차 적층된 기판(SUB), 회로 구동층(DRL), 발광층(EML), 봉지층(ENL), 터치층(TSL), 광 경로 변경층(LWL), 반사 방지층(RPL) 및 보호층(WDL)을 포함할 수 있다.
기판(SUB)은 상부에 배치되는 구성들을 지지할 수 있다.
기판(SUB) 상부에는 회로 구동층(DRL)을 배치될 수 있다. 회로 구동층(DRL)은 화소의 발광층(EML)을 구동하는 회로를 포함할 수 있다. 회로 구동층(DRL)은 복수의 박막 트랜지스터를 포함할 수 있다.
회로 구동층(DRL) 상부에는 발광층(EML)이 배치될 수 있다. 발광층(EML)은 유기 발광층을 포함할 수 있다. 발광층(EML)은 회로 구동층(DRL)에서 전달하는 구동 신호에 따라 다양한 휘도로 발광할 수 있다.
발광층(EML) 상부에는 봉지층(ENL)이 배치될 수 있다. 봉지층(ENL)은 무기막 또는 무기막과 유기막의 적층막을 포함할 수 있다. 다른 예로 봉지층(ENL)으로 글래스나 봉지 필름 등이 적용될 수도 있다.
봉지층(ENL) 상부에는 터치층(TSL)이 배치될 수 있다. 터치층(TSL)은 터치 입력을 인지하는 층으로서, 터치 부재의 기능을 수행할 수 있다. 터치층(TSL)은 복수의 감지 영역과 감지 전극들을 포함할 수 있다.
터치층(TSL) 상부에는 반사 방지층(RPL)이 배치될 수 있다. 반사 방지층(RPL)은 외광 반사를 줄이는 역할을 할 수 있다. 반사 방지층(RPL)은 편광 필름의 형태로 부착될 수 있다. 이 경우, 반사 방지층(RPL)은 통과하는 빛을 편광시키며, 반사 방지층(RPL)은 점착층을 통해 광 경로 변경층(LWL) 상부에 부착될 수 있다. 편광 필름의 형태인 반사 방지층(RPL)은 생략될 수도 있다. 반사 방지층(RPL)은 외광 반사를 감소시키는 역할을 할 수 있다. 다만, 이에 제한되는 것은 아니고, 반사 방지층(RPL)은 표시 패널(10) 내부에 컬러 필터층의 형태로 적층될 수도 있다. 이 경우, 반사 방지층(RPL)은 특정 파장의 빛을 선택적으로 투광하는 컬러 필터 등을 포함할 수도 있다.
반사 방지층(RPL) 상부에는 보호층(WDL)이 배치될 수 있다. 보호층(WDL)은 예컨대 윈도우 부재를 포함할 수 있다. 보호층(WDL)은 광학 투명 접착제 등에 의해 반사 방지층(RPL) 상에 부착될 수 있다.
도시하진 않았으나, 표시 장치(1)는 차광 패턴층(BML)을 더 포함할 수 있다. 이 경우, 차광 패턴층(BML)은 봉지층(ENL)과 터치층(TSL) 사이에 배치될 수 있으나, 이에 제한되는 것은 아니다. 차광 패턴층(BML)은 외광 반사를 줄이고, 반사 색감을 좋게 하는 역할을 할 수 있다.
이하에서, 도 4를 참조하여, 일 실시예에 따른 표시 패널(10)의 구체적인 적층 구조에 대해 설명한다.
도 4는 일 실시예에 따른 표시 패널의 단면도이다.
도 4를 참조하면, 일 실시예에 따른 표시 패널(10)은 복수의 화소를 포함하며, 각 화소는 적어도 하나의 박막 트랜지스터(TR)를 포함할 수 있다. 표시 패널(10)은 기판(SUB), 배리어층(110), 버퍼층(120), 반도체층(130), 제1 절연층(IL1), 제1 게이트 도전층(140), 제2 절연층(IL2), 제2 게이트 도전층(150), 제3 절연층(IL3), 데이터 도전층(160), 제4 절연층(IL4), 애노드 전극(ANO), 애노드 전극(ANO)을 노출하는 개구부를 포함하는 화소 정의막(PDL), 화소 정의막(PDL)의 개구부 내에 배치된 발광층(EML), 발광층(EML)과 화소 정의막(PDL) 상에 배치된 캐소드 전극(CAT), 캐소드 전극(CAT) 상에 배치된 봉지층(ENL)을 포함할 수 있다. 상술한 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
기판(SUB)은 그 위에 배치되는 각 층들을 지지한다. 기판(SUB)은 고분자 수지 등의 절연 물질로 이루어지거나, 유리, 석영 등과 같은 무기 물질로 이루어질 수도 있다. 다만, 이에 제한되는 것은 아니고, 기판(SUB)은 투명한 플레이트 또는 투명한 필름일 수 있다.
기판(SUB)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있으나, 이에 제한되는 것은 아니고, 기판(SUB)은 리지드(rigid) 기판일 수 있다.
기판(SUB) 상에는 배리어층(110)이 배치된다. 배리어층(110)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 배리어층(110)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 배리어층(110)은 기판(SUB)의 종류나 공정 조건 등에 따라 생략될 수도 있다.
배리어층(110) 상에는 버퍼층(120)이 배치된다. 버퍼층(120)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 또는 실리콘 산질화물(SiOxNy) 등을 포함할 수 있다.
버퍼층(120) 상에는 반도체층(130)이 배치된다. 반도체층(130)은 화소(도 3의 'PX')의 박막 트랜지스터(TR)의 채널을 이룬다. 반도체층(130)은 다결정 실리콘을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 반도체층(130)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 산화물 반도체 중 적어도 어느 하나를 포함할 수도 있다.
반도체층(130) 상에는 제1 절연층(IL1)이 배치된다. 제1 절연층(IL1)은 게이트 절연 기능을 갖는 제1 게이트 절연막일 수 있다. 제1 절연층(IL1)은 실리콘 화합물 및 금속 산화물 중 적어도 어느 하나를 포함할 수 있다.
제1 절연층(IL1) 상에는 제1 게이트 도전층(140)이 배치된다. 제1 게이트 도전층(140)은 화소의 박막 트랜지스터(TR)의 게이트 전극(GAT)과 그에 연결된 스캔 라인, 및 유지 커패시터 제1 전극(CE1)을 포함할 수 있다.
제1 게이트 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제1 게이트 도전층(140) 상에는 제2 절연층(IL2)이 배치될 수 있다. 제2 절연층(IL2)은 층간 절연막 또는 제2 게이트 절연막일 수 있다. 제2 절연층(IL2)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질을 포함할 수 있다.
제2 절연층(IL2) 상에는 제2 게이트 도전층(150)이 배치된다. 제2 게이트 도전층(150)은 유지 커패시터 제2 전극(CE2)을 포함할 수 있다. 제2 게이트 도전층(150)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제2 게이트 도전층(150)은 제1 게이트 도전층(140)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 게이트 도전층(150) 상에는 제3 절연층(IL3)이 배치된다. 제3 절연층(IL3)은 층간 절연막일 수 있다. 제3 절연층(IL3)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질을 포함할 수 있다.
제3 절연층(IL3) 상에는 데이터 도전층(160)이 배치된다. 데이터 도전층(160)은 표시 패널의 일 화소의 박막 트랜지스터(TR)의 제1 전극(SD1)과 제2 전극(SD2), 및 제1 전원 라인(ELVDDE)을 포함할 수 있다. 박막 트랜지스터(TR)의 제1 전극(SD1)과 제2 전극(SD2)은 제3 절연층(IL3), 제2 절연층(IL2) 및 제1 절연층(IL1)을 관통하는 컨택홀을 통해 반도체층(130)의 소스 영역 및 드레인 영역과 전기적으로 연결될 수 있다. 제1 전원 전압 전극(ELVDDE)은 제3 절연층(IL3)을 관통하는 컨택홀을 통해 유지 커패시터 제2 전극(CE2)과 전기적으로 연결될 수 있다.
데이터 도전층(160)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 데이터 도전층(160)은 단일막 또는 다층막일 수 있다. 예를 들어, 데이터 도전층(160)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
데이터 도전층(160) 상에는 제4 절연층(IL4)이 배치된다. 제4 절연층(IL4)은 데이터 도전층(160)을 덮는다. 제4 절연층(IL4)은 비아층일 수 있다. 제4 절연층(IL4)은 유기 절연 물질을 포함할 수 있다. 제4 절연층(IL4)이 유기 물질을 포함하는 경우, 하부의 단차에도 불구하고 상면은 대체로 평탄할 수 있다.
제4 절연층(IL4) 상에는 애노드 전극(ANO)이 배치된다. 애노드 전극(ANO)은 화소마다 마련된 화소 전극일 수 있다. 애노드 전극(ANO)은 제4 절연층(IL4)을 관통하는 컨택홀(CNT)을 통해 박막 트랜지스터(TR)의 제2 전극(SD2)과 연결될 수 있다. 애노드 전극(ANO)은 화소의 발광 영역(EMA)과 적어도 부분적으로 중첩될 수 있다.
애노드 전극(ANO)은 이에 제한되는 것은 아니지만 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은 층이 반사성 물질층보다 위층에 배치되어 발광층(EML)에 가깝게 배치될 수 있다. 애노드 전극(ANO)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
애노드 전극(ANO) 상에는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 애노드 전극(ANO) 상에 배치되며, 애노드 전극(ANO)을 노출하는 개구부를 포함할 수 있다. 화소 정의막(PDL) 및 그 개구부에 의해 발광 영역(EMA)과 비발광 영역(NEM)이 구분될 수 있다. 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 화소 정의막(PDL)은 무기 물질을 포함할 수도 있다.
화소 정의막(PDL)은 애노드 전극(ANO)과 중첩하는 영역에서 애노드 전극(ANO)과 물리적으로 이격될 수 있다. 화소 정의막(PDL)과 애노드 전극(ANO)이 이격된 공간에는 봉지층(ENL)이 배치될 수 있으며, 봉지층(ENL)은 화소 정의막(PDL)과 애노드 전극(ANO) 사이에 배치될 수 있다. 이에 따라, 봉지층(ENL)의 접착력이 향상되며, 표시 장치(1, 도 1 참조)의 신뢰성이 향상될 수 있다. 이에 대한 자세한 설명은 후술한다.
화소 정의막(PDL) 상에는 스페이서(SC)가 배치될 수 있다. 스페이서(SC)는 상부에 배치되는 구조물과의 간격을 유지시키는 역할을 할 수 있다. 스페이서(SC)는 화소 정의막(PDL)과 마찬가지로 유기 절연 물질을 포함하여 이루어질 수 있다.
화소 정의막(PDL)이 노출하는 애노드 전극(ANO) 상에는 발광층(EML)이 배치된다. 발광층(EML)은 유기 물질층을 포함할 수 있다. 발광층의 유기 물질층은 유기 발광층을 포함하며, 정공 주입/수송층 및/또는, 전자 주입/수송층을 더 포함할 수 있다.
발광층(EML) 상에는 캐소드 전극(CAT)이 배치될 수 있다. 캐소드 전극(CAT)은 화소의 구별없이 전면적으로 배치된 공통 전극일 수 있다. 애노드 전극(ANO), 발광층(EML) 및 캐소드 전극(CAT)은 각각 유기 발광 소자를 구성할 수 있다.
캐소드 전극(CAT)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 캐소드 전극(CAT)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
캐소드 전극(CAT) 상부에는 제1 봉지막(EN1), 제2 봉지막(EN2) 및 제3 봉지막(EN3)을 포함하는 봉지층(ENL)이 배치된다. 봉지층(ENL)의 단부에서 제1 봉지막(EN1)과 제3 봉지막(EN3)은 서로 접할 수 있다. 제2 봉지막(EN2)은 제1 봉지막(EN1)과 제3 봉지막(EN3)에 의해 밀봉될 수 있다.
제1 봉지막(EN1) 및 제3 봉지막(EN3)은 각각 무기 물질을 포함할 수 있다. 이에 제한되는 것은 아니지만, 상기 무기 물질은 예를 들어, 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 제2 봉지막(EN2)은 유기 물질을 포함할 수 있다. 이에 제한되는 것은 아니지만, 상기 유기 물질은 예를 들어, 유기 절연 물질을 포함할 수 있다.
이하에서, 도 5 내지 도 8을 참조하여, 화소 정의막(PDL)의 구조에 대해 설명한다.
도 5는 일 실시예에 따른 일 화소의 평면도이다. 도 6은 도 5의 Ⅵ-Ⅵ' 선을 따라 자른 단면도이다. 도 7은 도 5의 Ⅶ-Ⅶ' 선을 따라 자른 단면도이다. 도 8은 도 5의 Ⅷ-Ⅷ' 선을 따라 자른 단면도이다. 도 6 및 도 8은 일 실시예에 따른 화소 정의막(PDL)의 제1 중첩 영역(OA1)을 지나는 단면을 도시한다.
도 5 내지 도 8을 참조하면, 화소 정의막(PDL)은 적어도 일부 영역에서 애노드 전극(ANO)과 이격되어 대향하는 영역을 포함할 수 있다. 화소 정의막(PDL)과 애노드 전극(ANO)이 서로 이격되어 대향하는 영역(이격 영역(GAP)) 내에는 봉지층(ENL)의 적어도 일부가 개재될 수 있다.
구체적으로 설명하면, 화소 정의막(PDL)은 애노드 전극(ANO)과 두께 방향(제3 방향(DR3))으로 중첩하는 중첩 영역(OA) 및 상기 애노드 전극(ANO)과 비중첩하는 비중첩 영역(NOA)을 포함할 수 있다. 중첩 영역(OA)은 제1 중첩 영역(OA1) 및 제2 중첩 영역(OA2)을 포함할 수 있다. 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)은 두께 방향(제3 방향(DR3))으로 비중첩할 수 있다. 화소 정의막(PDL)의 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)은 일체로 형성될 수 있으며, 화소 정의막(PDL)의 중첩 영역(OA)과 비중첩 영역(NOA)은 일체로 형성될 수 있으나, 이에 제한되는 것은 아니다.
제1 중첩 영역(OA1)에서 화소 정의막(PDL)은 애노드 전극(ANO)과 두께 방향(제3 방향(DR3))으로 이격될 수 있다. 즉, 제1 중첩 영역(OA1)에서 화소 정의막(PDL)은 애노드 전극(ANO)과 두께 방향(제3 방향(DR3))에서 물리적으로 이격될 수 있다. 제2 중첩 영역(OA2)에서 화소 정의막(PDL)은 애노드 전극(ANO)과 직접 접촉할 수 있다. 즉, 제2 중첩 영역(OA2)에서 화소 정의막(PDL)은 애노드 전극(ANO)과 물리적으로 이격되지 않을 수 있다.
화소 정의막(PDL)은 평면상 애노드 전극(ANO)을 노출하는 개구부(OP)를 더 포함할 수 있다. 개구부(OP)는 화소 정의막(PDL)을 두께 방향으로 관통하며, 화소 정의막(PDL)에 의해 정의될 수 있다.
이에 제한되는 것은 아니지만, 평면상 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)은 애노드 전극(ANO)을 노출하는 개구부(OP)의 외측에서, 개구부(OP)의 테두리를 따라 반복될 수 있다. 예를 들어, 평면상 제1 중첩 영역(OA1)은 개구부(OP)의 제1 방향(DR1) 일측 및 타측과 제2 방향(DR2) 일측 및 타측에 각각 배치되고, 제2 중첩 영역(OA2)은 서로 인접하는 제1 중첩 영역(OA1) 사이에 위치할 수 있다. 따라서, 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)은 복수로 제공되며, 평면상 제1 중첩 영역(OA1)과 제2 중첩 영역(OA2)은 개구부(OP)의 테두리를 따라 교번하여 위치할 수 있다. 다만, 이에 제한되는 것은 아니고, 제1 중첩 영역(OA1) 및 제2 중첩 영역(OA2) 중 적어도 어느 하나는 단일로 제공될 수도 있다.
제1 중첩 영역(OA1)에서 화소 정의막(PDL)과 애노드 전극(ANO) 사이에는 봉지층(ENL)이 개재될 수 있다. 다시 말해서, 제1 중첩 영역(OA1)에서 화소 정의막(PDL)과 애노드 전극(ANO) 사이에는 봉지층(ENL)의 제1 봉지막(EN1)과 제2 봉지막(EN2)이 개재될 수 있다.
화소 정의막(PDL)은 기저부(BS) 및 이격부(GP)를 포함할 수 있다. 기저부(BS)는 비중첩 영역(OA) 내에 배치되며, 이격부(GP)는 적어도 일부 영역이 중첩 영역(OA)에 배치될 수 있다. 화소 정의막(PDL)의 기저부(BS)는 화소 정의막(PDL)이 배치된 층과 직접 접할 수 있다. 평면상 기저부(BS)는 애노드 전극(ANO)을 둘러쌀 수 있다. 화소 정의막(PDL)의 이격부(GP)는 화소 정의막(PDL)이 배치된 층과 두께 방향(제3 방향(DR3))으로 이격될 수 있다.
예를 들어, 화소 정의막(PDL)이 제4 절연층(IL4) 상에 배치되는 경우, 기저부(BS)는 제4 절연층(IL4) 상에 배치되며, 제4 절연층(IL4)과 직접 접촉할 수 있다. 화소 정의막(PDL)이 제4 절연층(IL4) 상에 배치되는 경우, 이격부(GP)는 제4 절연층(IL4)과 두께 방향(제3 방향(DR3))으로 이격될 수 있다. 또한, 이격부(GP)는 적어도 일부 영역에서 애노드 전극(ANO)과 이격될 수 있다.
기저부(BS)는 제1 기저부(BS1) 및 제2 기저부(BS2)를 포함할 수 있다. 제1 기저부(BS1) 및 제2 기저부(BS2)는 애노드 전극(ANO)과 이격될 수 있다. 제1 기저부(BS1) 및 제2 기저부(BS2)는 애노드 전극(ANO)과 비중첩할 수 있다. 제2 기저부(BS2)는 제1 기저부(BS1)보다 애노드 전극(ANO)과 더 가까이 배치될 수 있다. 평면상 제2 기저부(BS2)는 제1 기저부(BS1)보다 애노드 전극(ANO)을 항해 더 돌출될 수 있다.
평면상 제1 기저부(BS1)와 애노드 전극(ANO) 사이는 이격될 수 있고, 평면상 제2 기저부(BS2)와 애노드 전극(ANO) 사이는 이격되지 않을 수 있다. 다만, 이에 제한되는 것은 아니고, 평면상 제2 기저부(BS2)와 애노드 전극(ANO) 사이는 이격될 수도 있는다. 이 경우, 평면상 제2 기저부(BS2)와 애노드 전극(ANO) 사이의 폭은 평면상 제1 기저부(BS1)와 애노드 전극(ANO) 사이의 폭보다 작을 수 있다.
제1 기저부(BS1) 및 제2 기저부(BS2)는 애노드 전극(ANO)과 동일한 층 상에 위치하며, 두께 방향(제3 방향(DR3))과 수직하는 방향에서 애노드 전극(ANO)과 이격될 수 있다. 예를 들어, 제1 기저부(BS1) 및 제2 기저부(BS2)는 애노드 전극(ANO)과 제4 절연층(IL4) 상에 배치되며, 제1 방향(DR1) 및 제2 방향(DR2) 중 어느 한 방향으로 이격될 수 있다. 제1 기저부(BS1) 및 제2 기저부(BS2)는 애노드 전극(ANO)의 측면(ANOa)과 두께 방향(제3 방향(DR3))에 수직한 방향(예를 들어, 제1 방향(DR1) 또는 제2 방향(DR3))으로 이격되어 대향할 수 있다.
제1 기저부(BS1)는 일면(BS1a) 및 상기 일면(BS1a)의 반대면인 타면(BS1c)을 포함할 수 있다. 제2 기저부(BS2)는 일면(BS2a), 및 상기 일면(BS2a)의 반대면인 타면(BS2c)을 포함할 수 있다. 상기 일면(BS1a, BS2a)은 단면도상 상측에 위치하는 상면을 지칭할 수 있으며, 상기 타면(BS1c, BS2c)은 단면도상 하측에 위치하는 하면을 지칭할 수 있으나, 이에 제한되는 것은 아니다. 아울러, 이하에서 설명하는 일면 및 타면에 대해서는 동일한 내용이 적용될 수 있다.
화소 정의막(PDL)의 이격부(GP)는 화소 정의막(PDL)의 기저부(BS)로부터 돌출되며, 제4 절연층(IL4)과 두께 방향(제3 방향(DR3))으로 이격될 수 있다. 다시 말해서, 이격부(GP)는 기저부(BS)로부터 애노드 전극(ANO)을 향해 돌출되며, 제4 절연층(IL4)과 두께 방향(제3 방향(DR3))으로 이격될 수 있다. 이격부(GP)의 두께는 기저부(BS)의 두께보다 작을 수 있으나, 이에 제한되는 것은 아니다. 여기서, 이격부(GP)의 두께와 기저부(BS)의 두께 각각의 평균 두께를 의미할 수 있다.
이격부(GP)는 제1 이격부(GP1) 및 제2 이격부(GP2)를 포함할 수 있다. 제1 이격부(GP1)는 제1 기저부(BS1)로부터 돌출되며, 제2 이격부(GP2)는 제2 기저부(BS2)로부터 돌출될 수 있다. 이에 제한되는 것은 아니지만, 제1 이격부(GP1)와 제2 이격부(GP2)는 애노드 전극(ANO)을 노출하는 개구부(OP)의 외측에서, 개구부(OP)의 테두리를 따라 반복될 수 있다. 예를 들어, 제1 이격부(GP1)는 개구부(OP)의 제1 방향(DR1) 일측 및 타측과 제2 방향(DR2) 일측 및 타측에 각각 배치되고, 제2 이격부(GP2)는 서로 인접하는 제1 이격부(GP1) 사이에 위치할 수 있다. 따라서, 제1 이격부(GP1)와 제2 이격부(GP2)는 복수로 제공되며, 제1 이격부(GP1)와 제2 이격부(GP2)는 개구부(OP)의 테두리를 따라 교번하여 위치할 수 있다. 다만, 이에 제한되는 것은 아니고, 제1 이격부(GP1) 및 제2 이격부(GP2) 중 적어도 어느 하나는 단일로 제공될 수도 있다.
제1 이격부(GP1)는 제4 절연층(IL4)과 두께 방향(제3 방향(DR3))으로 이격될 뿐만 아니라, 애노드 전극(ANO)과도 두께 방향(제3 방향(DR3))으로 이격될 수 있다. 제1 이격부(GP1)는 적어도 일부 영역에서 애노드 전극(ANO)과도 두께 방향(제3 방향(DR3))으로 중첩하며, 애노드 전극(ANO)과 두께 방향(제3 방향(DR3))으로 이격될 수 있다. 제1 이격부(GP1) 및 제2 이격부(GP2)는 일체로 제공될 수 있으나, 이에 제한되는 것은 아니다.
구체적으로 설명하면, 제1 이격부(GP1)는 제1 기저부(BS1)로부터 돌출된 제1 영역(GP11), 및 제1 영역(GP11)으로부터 돌출된 제2 영역(GP12)을 포함할 수 있다. 제1 이격부(GP1)의 제1 영역(GP11)은 비중첩 영역(NOA)에 배치되며, 제1 이격부(GP1)의 제2 영역(GP12)은 적어도 일부 영역이 중첩 영역(OA)에 배치될 수 있다.
제1 이격부(GP1)의 제1 영역(GP11)은 제1 기저부(BS1)의 상측에서 애노드 전극(ANO)을 향해 돌출될 수 있다. 제1 이격부(GP1)의 제1 영역(GP11)은 제4 절연층(IL4)과 두께 방향(제3 방향(DR3))으로 이격될 수 있다. 제1 이격부(GP1)의 제1 영역(GP11)의 두께는 제1 기저부(BS1)의 두께보다 작을 수 있다.
제1 이격부(GP1)의 제1 영역(GP11)은 일면(GP11a), 상기 일면(GP11a)의 반대면인 타면(GP11c), 및 상기 타면(GP11c)으로부터 절곡되어 연장되는 제1 측면(GP11b) 및 제2 측면(GP11d)을 포함할 수 있다. 상기 제1 측면(GP11b) 및 상기 제2 측면(GP11d)은 서로 다른 방향을 향해 연장될 수 있다. 상기 제1 측면(GP11b)과 상기 제2 측면(GP11d)은 상기 타면(GP2c)의 두께 방향(제3 방향(DR3)) 일측 및 타측에 각각 위치한다. 제1 이격부(GP1)의 제1 영역(GP11)의 일면(GP11a)은 제1 기저부(BS1)의 일면(BS1a)으로부터 연장될 수 있다. 제1 이격부(GP1)의 제2 측면(GP11d)은 제1 기저부(BS1)의 타면(BS1c)으로부터 연장되고, 제1 기저부(BS1)의 타면(BS1c)과 제1 이격부(GP1)의 제1 영역(GP11)의 타면(GP11c)을 연결할 수 있다.
제1 이격부(GP1)의 제2 영역(GP12)은 제1 이격부(GP1)의 제1 영역(GP11)의 상측에서 애노드 전극(ANO)을 향해 돌출될 수 있다. 제1 이격부(GP1)의 제2 영역(GP12)은 적어도 일부 영역에서 애노드 전극(ANO)과 두께 방향(제3 방향(DR3))으로 중첩하며, 애노드 전극(ANO)과 두께 방향(제3 방향(DR3))으로 이격될 수 있다. 제1 이격부(GP1)의 제2 영역(GP12)은 적어도 일부 영역이 제1 중첩 영역(OA1) 내에 배치될 수 있다.
제1 이격부(GP1)의 제2 영역(GP12)은 일면(GP12a), 상기 일면(GP12a)의 반대면인 타면(GP12c), 및 상기 일면(GP12a)과 상기 타면(GP12c)으로부터 절곡되어 연장되는 측면(GP12b)을 포함할 수 있다. 제1 이격부(GP1)의 제2 영역(GP12)의 일면(GP12a)은 제1 영역(GP11)의 일면(GP11a)으로부터 연장되고, 제2 이격부(GP2)의 제2 영역(GP12)의 타면(GP12c)은 제1 영역(GP11)의 제1 측면(GP11b)으로부터 연장될 수 있다. 제2 영역(GP12)의 측면(GP12b)은 제2 영역(GP12)의 일면(GP12a)과 타면(GP12c)을 연결할 수 있다. 제1 기저부(BS1)의 일면(BS1a), 제1 이격부(GP1)의 제1 영역(GP11)의 일면(GP11a), 및 제1 이격부(GP1)의 제2 영역(GP12)의 일면(GP12a)은 동일한 평면 상에 위치할 수 있으나, 이에 제한되는 것은 아니다.
표시 장치(1)는 이격 공간을 더 포함할 수 있다. 이격 영역(GAP)에서 화소 정의막(PDL)과 애노드 전극(ANO)은 서로 이격되어 대향할 수 있다. 예를 들어, 이격 영역(GAP)은 제1 이격부(GP1)와 애노드 전극(ANO)이 이격되어 상호 대향하는 공간, 및 제1 기저부(BS1)와 애노드 전극(ANO)이 이격되어 상호 대향하는 공간 중 적어도 어느 하나를 지칭할 수 있다.
구체적으로, 이격 영역(GAP)에서 제1 이격부(GP1)의 제1 영역(GP11)의 제2 측면(GP11d)과 애노드 전극(ANO)의 측면(ANOb)은 상호 대향하고, 제1 이격부(GP1)의 제1 영역(GP11)의 제1 측면(GP11b)과 애노드 전극(ANO)의 측면(ANOb)은 상호 대향할 수 있다. 제1 이격부(GP1)의 제2 영역(GP12)의 타면(GP12c)은 애노드 전극(ANO)의 일면(ANOa)과 대향할 수 있다. 다만, 이에 제한되는 것은 아니고, 제1 중첩 영역(OA1)에서 제1 이격부(GP1)의 제2 영역(GP12)의 타면(GP12c)은 애노드 전극(ANO)의 일면(ANOa)과 대향하고, 비중첩 영역(NOA)에서 제1 이격부(GP1)의 제2 영역(GP12)의 타면(GP12c)은 제4 절연층(IL4)의 일면(IL4a)과 대향할 수도 있다. 비중첩 영역(NOA)에서 제1 이격부(GP1)의 제1 영역(GP11)의 타면(GP11c)은 제4 절연층(IL4)의 일면(IL4a)과 대향할 수 있다.
제1 이격부(GP1)가 제1 기저부(BS1)로부터 돌출된 돌출 길이(PRT)는 100nm 내지 1000nm의 범위 내에 있거나, 10nm 내지 5000nm의 범위 내에 있을 수 있으나, 이에 제한되는 것은 아니다. 제1 이격부(GP1)의 돌출 길이(PRT)가 5000nm보다 큰 경우, 제1 이격부(GP1)가 원활히 형성되지 않거나 형성되더라도 그 형상이 유지되지 못할 수 있다. 또한, 제1 이격부(GP1)의 돌출 길이(PRT)가 10nm보다 작은 경우, 후술할 봉지층(ENL)의 접착력이 개선된 정도가 유의미하지 않을 수 있다.
제1 이격부(GP1)가 제4 절연층(IL4) 및 애노드 전극(ANO)과 두께 방향(제3 방향(DR3))으로 이격됨에 따라, 애노드 전극(ANO) 상에 배치되는 발광층(EML)과 화소 정의막(PDL) 상에 배치되는 발광층(EML)은 적어도 일부 영역에서 이격될 수 있다. 도 6의 단면도에서 애노드 전극(ANO) 상에 배치되는 발광층(EML)의 제1 부분과 화소 정의막(PLD)의 제1 이격부(GP1) 상에 배치되는 발광층(EML)의 제2 부분은 단면도상 불연속적으로 이격될 수 있다. 다만, 애노드 전극(ANO) 상에 배치되는 발광층(EML)은 제2 이격부(GP2) 상에 배치되는 발광층(EML)과 연결될 수 있다. 제2 이격부(GP2) 상에 배치되는 발광층(EML)은 제1 이격부(GP1) 상에 배치되는 발광층(EML)과 연결될 수 있다. 즉, 제1 이격부(GP1) 상에 배치되는 발광층(EML)과 애노드 전극(ANO) 상에 배치되는 발광층(EML)은 서로 이격되나, 제2 이격부(GP2) 상에 배치되는 발광층(EML)을 통해 상호 연결될 수 있다.
제1 이격부(GP1)가 제4 절연층(IL4) 및 애노드 전극(ANO)과 두께 방향(제3 방향(DR3))으로 이격됨에 따라, 애노드 전극(ANO) 상에 배치되는 캐소드 전극(CAT)과 화소 정의막(PDL) 상에 배치되는 캐소드 전극(CAT)은 적어도 일부 영역에서 이격될 수 있다. 도 6의 단면도에서 애노드 전극(ANO) 상에 배치되는 캐소드 전극(CAT)의 제1 부분과 화소 정의막(PLD)의 제1 이격부(GP1) 상에 배치되는 캐소드 전극(CAT)의 제2 부분은 단면도상 불연속적으로 이격될 수 있다. 다만, 애노드 전극(ANO) 상에 배치되는 캐소드 전극(CAT)은 제2 이격부(GP2) 상에 배치되는 캐소드 전극(CAT)과 연결될 수 있다. 제2 이격부(GP2) 상에 배치되는 캐소드 전극(CAT)은 제1 이격부(GP1) 상에 배치되는 캐소드 전극(CAT)과 연결될 수 있다. 즉, 제1 이격부(GP1) 상에 배치되는 캐소드 전극(CAT)과 애노드 전극(ANO) 상에 배치되는 캐소드 전극(CAT)은 서로 이격되나, 제2 이격부(GP2) 상에 배치되는 캐소드 전극(CAT)을 통해 상호 연결될 수 있다.
즉, 화소 정의막(PDL)이 제1 이격부(GP1)를 포함하더라도, 제1 이격부(GP1) 상에 배치되는 발광층(EML)은 제2 이격부(GP2) 상에 배치되는 발광층(EML)을 통해 애노드 전극(ANO) 상에 배치되는 발광층(EML)과 연결될 수 있다. 또한, 화소 정의막(PDL)이 제1 이격부(GP1)를 포함하더라도, 제1 이격부(GP1) 상에 배치되는 캐소드 전극(CAT)은 제2 이격부(GP2) 상에 배치되는 캐소드 전극(CAT)을 통해 애노드 전극(ANO) 상에 배치되는 캐소드 전극(CAT)과 연결될 수 있다. 따라서, 화소 정의막(PDL)이 제1 이격부(GP1)를 포함하더라도, 발광층(EML)은 원활히 빛을 방출할 수 있다.
제1 이격부(GP1)가 제4 절연층(IL4) 및 애노드 전극(ANO)과 두께 방향(제3 방향(DR3))으로 이격됨에 따라, 제1 이격부(GP1)와 제4 절연층(IL4) 사이, 및 제1 이격부(GP1)와 애노드 전극(ANO) 사이에는 봉지층(ENL)이 개재될 수 있다. 예를 들어, 제1 이격부(GP1)와 제4 절연층(IL4) 사이, 및 제1 이격부(GP1)와 애노드 전극(ANO) 사이 중 적어도 어느 하나에는 봉지층(ENL)의 제1 봉지막(EN1) 및 제2 봉지막(EN2)이 개재될 수 있다.
제1 이격부(GP1)와 제4 절연층(IL4) 사이, 및 제1 이격부(GP1)와 애노드 전극(ANO) 사이 중 적어도 어느 하나에 개재되는 봉지층(ENL)은 애노드 전극(ANO)의 일면(ANOa) 및 측면(ANOb)과 직접 접촉하며, 애노드 전극(ANO)의 일면(ANOa) 및 측면(ANOb)을 커버할 수 있다. 또한, 상기 봉지층(ENL)은 제4 절연층(IL4)과 직접 접촉하며, 제4 절연층(IL4)을 커버할 수 있다.
예를 들어, 이격 영역(GAP)에서 제1 봉지막(EN1)은 제1 이격부(GP1)의 제2 영역(GP12)의 측면(GP12b) 및 타면(GP12c), 제1 이격부(GP1)의 제1 영역(GP11)의 제1 측면(GP11b) 및 타면(GP11c), 제1 이격부(GP1)의 제1 영역(GP11)의 제2 측면(GP11d), 제1 절연층(IL4)의 일면(IL4a), 및 애노드 전극(ANO)의 측면(ANOb) 및 타면(ANOb) 상에 배치되며, 연속적으로 배치될 수 있다. 아울러, 제1 봉지막(EN1)은 이격 영역(GAP)에 배치된 제1 봉지막(EN1)과 연속하여 이격 영역(GAP)의 외측에도 배치될 수 있다. 예를 들어, 1 봉지막(EN1)은 이격 영역(GAP)에 배치된 제1 봉지막(EN1)과 연속하여 캐소드 전극(CAT) 상에 배치되며, 화소 정의막(PDL) 상에 배치된 발광층(EML) 상에 배치될 수 있다.
이격 영역(GAP)에서 화소 정의막(PDL)의 표면(예를 들어, 제1 이격부(GP1)의 제2 영역(GP12)의 측면(GP12b) 및 타면(GP12c), 제1 이격부(GP1)의 제1 영역(GP11)의 제1 측면(GP11b), 제2 측면(GP11d) 및 타면(GP11c))에 배치된 제1 봉지막(EN1)과 애노드 전극(ANO)의 표면(애노드 전극(ANO)의 측면(ANOb) 및 타면(ANOb))에 배치되는 제1 봉지막(EN1)은 상호 이격되며, 상호 대향할 수 있다. 화소 정의막(PDL)의 표면에 배치된 제1 봉지막(EN1)과 애노드 전극(ANO)의 표면에 배치된 제1 봉지막(EN1) 사이 공간은 제2 봉지막(EN2)이 채울 수 있다.
이격 영역(GAP) 내에 봉지층(ENL)이 개재되는 경우, 제1 중첩 영역(OA1)을 지나는 단면도(예를 들어, 도 6 및 도 8) 상 이격 영역(GAP)의 적어도 일부 영역에는 두께 방향(제3 방향(DR3))을 따라 제1 봉지막(EN1), 제2 봉지막(EN2) 및 제1 봉지막(EN1)이 순차적으로 적층될 수 있다.
다시 말해서, 상술한 단면도 상, 제1 이격부(GP1)와 제4 절연층(IL4)이 두께 방향(제3 방향(DR3))으로 상호 이격된 영역에서, 제4 절연층(IL4) 상에는 제1 봉지막(EN1), 제2 봉지막(EN2) 및 제1 봉지막(EN1)이 순차적으로 적층되며, 상부에 위치하는 제1 봉지막(EN1) 상에 제1 이격부(GP1)가 배치될 수 있다. 또한, 제2 봉지막(EN2)은 제1 봉지막(EN1) 사이에 배치되며, 제2 봉지막(EN2) 상, 하부에 배치되는 제1 봉지막(EN1)은 일체로 형성될 수 있다.
아울러, 상술한 단면도 상, 제1 중첩 영역(OA1)에서, 애노드 전극(ANO) 상에는 제1 봉지막(EN1), 제2 봉지막(EN2) 및 제1 봉지막(EN1)이 순차적으로 적층되며, 상부에 위치하는 제1 봉지막(EN1) 상에 제1 이격부(GP1)가 배치될 수 있다.
이에 제한되는 것은 아니지만, 제1 봉지막(EN1) 중 이격 영역(GAP) 내에 배치된 부분의 두께는 이격 영역(GAP) 외부에 배치되어 노출된 부분의 두께보다 작을 수 있다. 여기서, 두께는 각 부분의 평균 두께를 의미할 수 있다.
제1 이격부(GP1)와 제4 절연층(IL4) 사이, 및 제1 이격부(GP1)와 애노드 전극(ANO) 사이 중 적어도 어느 하나에 봉지층(ENL)이 배치됨에 따라, 봉지층(ENL)의 접착력(또는 박리력)이 향상될 수 있다. 예를 들어, 봉지층(ENL)의 접착력은 15gf/inch 내지 200gf/inch의 범위 내에 있거나, 20gf/inch 내지 40gf/inch의 범위 내에 있을 수 있으나, 이에 제한되는 것은 아니다.
도 9는 일 실시예에 따른 제1 이격부의 배치 여부에 따른 봉지층의 접착력을 나타내는 그래프이다. 도 9에서 X축은 박리 길이(mm)를 나타내고, Y축은 접착력(gf/inch)을 나타낸다. 여기서, 봉지층(ENL)의 접착력은 봉지층(ENL)과 하부의 구성들과의 접착력을 의미할 수 있다. 다시 말해서, 봉지층(ENL)의 접착력은 봉지층(ENL)과 봉지층(ENL) 하부의 화소 정의막(PLD) 및 캐소드 전극(CAT) 등의 구성 간의 접착력을 의미할 수 있다.
도 9를 더 참조하면, 그래프 A는 제1 이격부(GP1)가 배치되지 않은 경우의 봉지층(ENL)의 접착력을 나타내며, 그래프 B는 제1 이격부(GP1)가 배치되며, 제1 이격부(GP1)의 돌출 길이(PRT)가 591.9nm인 경우를 나타내고, 그래프 C는 제1 이격부(GP1)가 배치되며, 제1 이격부(GP1)의 돌출 길이(PRT)가 924.0nm인 경우를 나타낸다. 그래프 B와 그래프 C에서 제1 이격부(GP1)와 애노드 전극(ANO) 사이 및 제1 이격부(GP1)와 제4 절연층(IL4) 사이 중 적어도 어느 하나에는 봉지층(ENL)이 배치된다.
그래프 A의 봉지층(ENL)의 접착력은 평균적으로 약 10gf/inch이고, 그래프 B의 봉지층(ENL)의 접착력은 평균적으로 약 32gf/inch이고, 그래프 C의 봉지층(ENL)의 접착력은 평균적으로 약 30gf/inch임을 알 수 있다 따라서, 제1 이격부(GP1)가 배치된 경우(그래프 B, 그래프C)에 봉지층(ENL)의 접착력은 제1 이격부(GP1)가 배치되지 않은 경우(그래프 A)에 봉지층(ENL)의 접착력보다 크다는 것을 알 수 있다.
따라서, 화소 정의막(PDL)이 제1 이격부(GP1)를 포함하고, 제1 이격부(GP1)와 제4 절연층(IL4) 사이, 및 제1 이격부(GP1)와 애노드 전극(ANO) 사이 중 적어도 어느 하나에 봉지층(ENL)이 배치됨에 따라, 봉지층(ENL)의 접착력(또는 박리력)이 향상될 수 있다.
봉지층(ENL)의 접착력이 향상됨에 따라, 표시 장치(1)의 신뢰성이 향상될 수 있다. 예를 들어, 표시 장치(1)의 보호층(WDL)을 표시 패널(10) 상에 부착한 뒤, 보호층(WDL)을 덮고 있던 이형지 등을 박리하는 과정에서 봉지층(ENL)이 박리되는 불량 등을 억제 또는 방지할 수 있다. 또한, 표시 장치(1)가 벤딩(bending), 폴딩(folding), 또는 롤링(rolling) 등이 가능한 플렉시블(flexible) 표시 장치인 경우, 표시 장치(1)가 벤딩(bending), 폴딩(folding), 또는 롤링(rolling)이 반복적으로 수행되더라도, 봉지층(ENL)에서 발생할 수 있는 버클링(buckling)이나 크랙(crack) 등의 불량을 억제 또는 방지할 수 있다. 아울러, 제1 이격부(GP1)가 애노드 전극(ANO) 주변, 즉, 애노드 전극(ANO)을 노출하는 개구부(OP) 주변에 배치됨에 따라, 제1 이격부(GP1)와 같이 봉지층(ENL) 일부의 상면을 덮는 구성을 형성하기 위한 추가적인 공간이 불필요할 수 있다. 따라서, 고해상도 구조를 유지하면서 봉지층(ENL)의 접착력이 개선될 수 있다.
다시, 도 5 내지 도 8을 참조하면, 제2 이격부(GP2)는 제4 절연층(IL4)과 두께 방향(제3 방향(DR3))으로 이격되고, 애노드 전극(ANO)과 두께 방향(제3 방향(DR3)) 중첩할 수 있다. 제2 이격부(GP2)는 애노드 전극(ANO)과 직접 접촉할 수 있다. 제2 이격부(GP2)는 애노드 전극(ANO)의 상면과 직접 접촉할 수 있다. 제2 이격부(GP2)는 적어도 일부 영역이 제2 중첩 영역(OA2) 내에 배치될 수 있다.
제2 이격부(GP2)는 일면(GP2a), 상기 일면(GP2a)의 반대면인 타면(GP2c), 및 상기 타면(GP2c)으로부터 절곡되어 연장되는 제1 측면(GP2b)과 제2 측면(GP2d)을 포함할 수 있다. 제1 측면(GP2b)과 제2 측면(GP2d)은 상기 타면(GP2c)로부터 서로 다른 방향으로 연장될 수 있다. 상기 제1 측면(GP2b)과 상기 제2 측면(GP2d)은 상기 타면(GP2c)의 두께 방향(제3 방향(DR3)) 일측 및 타측에 각각 위치한다. 제2 이격부(GP2)의 제1 측면(GP2b)은 제2 이격부(GP2)의 일면(GP2a)과 제2 이격부(GP2)의 타면(GP2c)을 연결할 수 있다. 제2 이격부(GP2)의 일면(GP2a)은 제2 기저부(BS2)의 일면(BS2a)으로부터 연장될 수 있다. 제2 이격부(GP2)의 제2 측면(BS2d)은 제2 기저부(BS2)의 타면(BS2c)으로부터 연장될 수 있다. 제2 이격부(GP2)의 제2 측면(BS2d)은 제2 기저부(BS2)의 타면(BS2c)과 제2 이격부(GP2)의 제1 측면(GP2b)을 연결할 수 있다. 제2 기저부(BS2)의 일면(BS2a)과 제2 이격부(GP2)의 일면(GP2a)은 동일한 평면 상에 위치할 수 있으나, 이에 제한되는 것은 아니다.
제2 이격부(GP2)는 애노드 전극(ANO)과 직접 접촉할 수 있다. 예를 들어, 제2 이격부(GP2)의 타면(GP2c)은 애노드 전극(ANO)의 일면(ANOa)과 직접 접촉하며, 제2 이격부(GP2)의 제2 측면(GP2d)은 애노드 전극(ANO)의 측면(ANOb)과 직접 접촉할 수 있다. 제2 이격부(GP2)와 애노드 전극(ANO) 사이에는 봉지층(ENL)이 배치되지 않을 수 있다.
애노드 전극(ANO)은 일면(ANOa), 상기 일면(ANOa)의 반대면인 타면(ANOc), 및 상기 일면(ANOa)과 상기 타면(ANOc)을 연결하는 측면(ANOb)을 포함할 수 있다. 애노드 전극(ANO)은 순차적으로 적층된 제1 적층 도전층(ST1), 제2 적층 도전층(ST2) 및 제3 적층 도전층(ST3)을 포함할 수 있다. 이 경우, 제3 적층 도전층(ST3)의 표면 거칠기는 애노드 전극(ANO)의 일면(ANOa)의 표면 거칠기와 실질적으로 동일할 수 있다.
이에 제한되는 것은 아니지만, 애노드 전극(ANO)의 일면(ANOa)의 표면 거칠기(또는, 제3 적층 도전층(ST3)의 표면 거칠기)는 1.98nm 초과 5nm 이하의 범위 내에 있거나, 1.5nm 이상 10nm 이하의 범위 내에 있을 수 있다. 상기 표면 거칠기는 AFM(atomic force microscopy)분석에 의해 측정될 수 있으나, 이에 제한되는 것은 아니다. 또한, 측정된 표면 거칠기 값은 RMS(root mean square)값 일 수 있다. RMS값은 표면 거칠기 곡선의 평균값으로부터 제곱 평균값으로 나타낸 중심선의 양쪽 높이의 절대값의 평균값이다.
애노드 전극(ANO)의 일면(ANOa)의 표면 거칠기는 후술하는 희생 패턴(SFP, 도 10 내지 도 13 참조)을 형성하고 제거하는 과정에서 표면의 거칠기가 변화할 수 있다. 예를 들어, 희생 패턴(SFP, 도 10 내지 도 13 참조)을 형성하고 제거하는 과정에서, 애노드 전극(ANO)의 일면(ANOa)의 표면 거칠기가 증가할 수 있다. 이에 대한 자세한 설명은 후술한다.
이에 제한되는 것은 아니지만, 애노드 전극(ANO)의 일면(ANOa)의 표면 거칠기가 증가함에 따라 애노드 전극(ANO)의 일면(ANOa)의 표면 거칠기는 애노드 전극(ANO)의 타면(ANOc)의 표면 거칠기(제1 적층 도전층(ST1)의 표면 거칠기)보다 클 수 있다.
또한, 제1 적층 도전층(ST1), 제2 적층 도전층(ST2) 및 제3 적층 도전층(ST3)은 서로 다른 물질을 포함할 수 있다. 제1 적층 도전층(ST1) 및 제3 적층 도전층(ST3)은 비정질 인듐-주석-산화물(amorphous Indium-Tin-Oxide(ITO))을 포함하고, 제2 적층 도전층(ST2)은 은(Ag)을 포함할 수 있다. 아울러, 제3 적층 도전층(ST3)은 다결정 인듐-주석-산화물(poly crystal Indium-Tin-Oxide(ITO))을 더 포함할 수 있다. 제3 적층 도전층(ST3)이 인듐-주석-산화물(amorphous Indium-Tin-Oxide(ITO))을 포함하는 경우, 제3 적층 도전층(ST3)은 후술하는 희생 패턴(SFP, 도 10 내지 13 참조)에 의해 일부 영역에서 결정화가 일어날 수 있다. 이에 대한 자세한 설명은 후술한다.
이하에서, 도 10 내지 도 16을 참조하여, 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 10은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 평면도이다. 도 11은 도 10의 ⅩⅠ-ⅩⅠ' 선을 따라 자른 단면도이다. 도 10은 일 실시예에 따른 표시 장치(1)의 애노드 전극(ANO) 주변을 확대하여 도시한다.
우선, 도 10 및 도 11을 참조하면, 애노드 전극(ANO) 상에 희생 패턴(SFP)을 형성한다. 구체적으로 설명하면, 애노드 전극(ANO)은 제4 절연층(IL4) 상에 배치되며, 희생 패턴(SFP)은 애노드 전극(ANO) 상에 배치될 수 있다. 희생 패턴(SFP)은 애노드 전극(ANO)의 상면 및 측면 상에 배치되며, 상면 및 측면을 커버할 수 있다. 희생 패턴(SFP)은 애노드 전극(ANO)의 상면 일부 및 측면 일부 상에 배치되며, 상면 일부 및 측면 일부를 커버할 수 있다. 아울러, 희생 패턴(SFP)은 애노드 전극(ANO)이 배치된 제4 절연층(IL4)과 직접 접촉할 수 있다.
이에 제한되는 것은 아니지만, 희생 패턴(SFP)은 제2 기저부(BS2, 도 5 참조) 및 제2 이격부(GP2, 도 5 참조)가 형성되는 영역에는 배치되지 않을 수 있다. 이에 따라, 제2 기저부(BS2, 도 5 참조) 및 제2 이격부(GP2, 도 5 참조)는 애노드 전극(ANO)과 직접 접촉할 수 있다.
희생 패턴(SFP)은 IZO(Induim Zinc Oxide)를 포함할 수 있으나, 이에 제한되는 것은 아니다. 희생 패턴(SFP)은 희생 패턴용 물질층이 애노드 전극(ANO)을 덮으며, 제4 절연층(IL4)의 전 영역 상에 형성된 후, 희생 패턴용 물질층을 패터닝함으로써, 형성될 수 있다.
희생 패턴(SFP)이 IZO를 포함하고 애노드 전극(ANO)의 제3 적층 도전층(ST3)이 비정질 ITO를 포함하는 경우, 애노드 전극(ANO) 상에 희생 패턴(SFP)이 형성됨에 따라, 제3 적층 도전층(ST3)의 비정질 ITO는 희생 패턴(SFP)의 IZO에 의해 결정화될 수 있다. 이에 따라, 제3 적층 도전층(ST3)은 비정질 ITO 및 다결정 ITO를 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 제3 적층 도전층(ST3)의 전 영역에서 결정화가 이루어지는 경우, 제3 적층 도전층(ST3)은 다결정 ITO을 포함하고, 비정질 ITO를 포함하지 않을 수도 있다.
도 12는 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 평면도이다. 도 13은 도 12의 ⅩⅢ-ⅩⅢ' 선을 따라 자른 단면도이다. 도 12는 일 실시예에 따른 표시 장치(1)의 애노드 전극(ANO) 주변을 확대하여 도시한다.
이어, 도 12 및 도 13을 참조하면, 애노드 전극(ANO) 및 희생 패턴(SFP)을 덮으며, 제4 절연층(IL4) 상에 화소 정의막(PDL)을 배치한다.
구체적으로 설명하면, 화소 정의막(PDL)은 애노드 전극(ANO) 및 희생 패턴(SFP)을 덮으며, 제4 절연층(IL4)의 전 영역 상에 배치될 수 있다. 화소 정의막(PDL)은 희생 패턴(SFP)을 노출하는 개구부(OP)를 포함할 수 있다. 개구부(OP)에 의해 노출된 희생 패턴(SFP)은 하부의 애노드 전극(ANO)과 두께 방향(제3 방향(DR3))으로 중첩할 수 있다. 후술하겠으나, 희생 패턴(SFP)이 제거된 후, 화소 정의막(PDL)의 개구부(OP)는 애노드 전극(ANO)을 노출할 수 있다.
희생 패턴(SFP) 상에 형성되는 화소 정의막(PDL)은 하부의 희생 패턴(SFP)의 단차를 반영하도록 희생 패턴(SFP)에 대해 컨포말하게 형성될 수 있다. 이에 따라, 제1 기저부(BS1)와 제2 기저부(BS2)를 포함하는 기저부(BS), 및 제1 이격부(GP1)와 제2 이격부(GP2)를 포함하는 이격부(GP)가 형성될 수 있다. 또한, 화소 정의막(PDL)과 애노드 전극(ANO)이 두께 방향(제3 방향(DR3))으로 중첩하며, 제1 중첩 영역(OA1) 및 제2 중첩 영역(OA2)을 포함하는 중첩 영역(OA)이 형성될 수 있다.
도 14 내지 도 16은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
이어, 도 14를 참조하면, 희생 패턴(SFP)을 제거한다. 화소 정의막(PDL)의 개구부(OP)에 의해 노출되는 희생 패턴(SFP) 뿐만 아니라, 화소 정의막(PDL)과 제4 절연층(IL4) 사이에 배치되는 희생 패턴(SFP) 및 화소 정의막(PDL)과 애노드 전극(ANO) 사이에 배치되는 희생 패턴(SFP)이 함께 제거될 수 있다. 희생 패턴(SFP)이 제거됨에 따라, 화소 정의막(PDL)과 애노드 전극(ANO) 사이 및/또는 화소 정의막(PDL)과 제4 절연층(IL4) 사이에서 이격 공간(GAP)이 형성되며, 화소 정의막(PDL)의 개구부(OP)는 애노드 전극(ANO)을 노출할 수 있다.
희생 패턴(SFP)은 습식 식각(Wet etch)에 의해 제거될 수 있으나, 이에 제한되는 것은 아니다. 희생 패턴(SFP)이 습식 식각에 의해 제거되는 경우, 화소 정의막(PDL)의 개구부(OP)에 의해 노출되는 희생 패턴(SFP) 뿐만 아니라, 화소 정의막(PDL)에 의해 커버된 희생 패턴(SFP)이 보다 원활히 제거될 수 있다.
희생 패턴(SFP)을 형성하고 제거하는 과정에서, 노출되는 애노드 전극(ANO)의 상면은 표면 거칠기가 증가할 수 있다. 이에 제한되는 것은 아니지만, 애노드 전극(ANO) 상에 배치되는 희생 패턴(SFP)과 애노드 전극(ANO) 상면 사이에서 화학적 반응이 일어나거나, 희생 패턴(SFP)을 제거하기 위한 식각액과 화학적 반응이 일어날 수 있고, 이에 따라, 애노드 전극(ANO)의 상면은 표면 거칠기가 증가할 수 있다. 또는, 희생 패턴(SFP)을 제거하기 위한 식각액에 의해 애노드 전극(ANO)의 상면 일부가 식각될 수 있고, 이에 따라, 애노드 전극(ANO)의 상면은 표면 거칠기가 증가할 수도 있다.
이어, 도 15를 참조하면, 발광층(EML)과 캐소드 전극(CAT)을 형성한다.
구체적으로 설명하면, 발광층(EML)은 애노드 전극(ANO) 상에 배치될 수 있다. 발광층(EML)은 화소 정의막(PDL)의 개구부(OP)에 의해 노출되는 애노드 전극(ANO) 상에 배치될 수 있다. 발광층(EML)은 애노드 전극(ANO) 뿐만 아니라 화소 정의막(PDL) 상에 배치될 수도 있다. 애노드 전극(ANO)과 제1 이격부(GP1)는 두께 방향(제3 방향(DR3))으로 이격될 수 있고, 이에 따라, 제1 이격부(GP1) 상에 배치되는 발광층(EML)과 애노드 전극(ANO) 상에 배치되는 발광층(EML)은 적어도 일부 영역에서 이격될 수 있다. 즉, 제1 이격부(GP1) 상에 배치되는 발광층(EML)과 애노드 전극(ANO) 상에 배치되는 발광층(EML) 사이에는 상호 분리된 영역이 위치할 수 있다.
캐소드 전극(CAT)은 발광층(EML)을 덮으며, 화소 정의막(PDL)의 전 영역 상에 배치될 수 있다. 이 경우, 제1 이격부(GP1) 상에 배치되는 캐소드 전극(CAT)과 애노드 전극(ANO) 상에 배치되는 캐소드 전극(CAT)은 적어도 일부 영역에서 이격될 수 있다. 즉, 제1 이격부(GP1) 상에 배치되는 캐소드 전극(CAT)과 애노드 전극(ANO) 상에 배치되는 캐소드 전극(CAT) 사이에는 상호 분리된 영역이 위치할 수 있다.
이어, 도 16을 참조하면, 캐소드 전극(CAT) 상에 봉지층(ENL)을 형성한다.
구체적으로 설명하면, 봉지층(ENL)은 캐소드 전극(CAT)의 전 영역 상에 형성될 수 있다. 봉지층(ENL)은 제1 이격부(GP)와 애노드 전극(ANO) 사이 및 제1 이격부(GP)와 제4 절연층(IL4) 사이 중 적어도 어느 하나에 개재될 수 있다. 봉지층(ENL)이 제1 이격부(GP)와 제4 절연층(IL4) 사이에 개재되는 경우, 봉지층(ENL)은 제4 절연층(IL4)과 직접 접촉할 수 있다.
봉지층(ENL)의 제1 봉지막(EN1)은 캐소드 전극(CAT)의 상면 및 측면 상에 배치될 수 있다. 뿐만 아니라, 제1 봉지막(EN1)은 제1 이격부(GP1)의 제2 영역(GP12)의 측면(GP12b), 제1 이격부(GP1)의 제2 영역(GP12)의 타면(GP12c), 제1 이격부(GP1)의 제1 영역(GP11)의 제1 측면(GP11b), 제1 이격부(GP1)의 제1 영역(GP11)의 타면(GP11c), 제1 이격부(GP1)의 제1 영역(GP11)의 제2 측면(GP11d), 애노드 전극(ANO)의 일면(ANOa), 애노드 전극(ANO)의 측면(ANOb) 및 제4 절연층(IL4)의 상면 상에 배치될 수 있다.
제1 봉지막(EN1) 상에는 제2 봉지막(EN2)이 배치될 수 있다. 이에 따라, 제1 이격부(GP)와 애노드 전극(ANO) 사이, 및/또는 제1 이격부(GP)와 제4 절연층(IL4) 사이에서 제2 봉지막(EN2)의 상부 및 하부에는 제1 봉지막(EN1)이 배치될 수 있다. 다시 말해서, 제1 이격부(GP)와 애노드 전극(ANO) 사이, 및/또는 제1 이격부(GP)와 제4 절연층(IL4) 사이에서, 두께 방향(제3 방향(DR3))을 기준으로 제2 봉지막(EN2)은 제1 봉지막(EN1) 사이에 배치될 수 있다.
희생 패턴(SFP)을 형성하고, 희생 패턴(SFP) 상에 화소 정의막(PDL)을 형성한 뒤, 희생 패턴(SFP)을 제거함에 따라, 화소 정의막(PDL)과 애노드 전극(ANO) 및 제4 절연층(IL4) 중 적어도 어느 하나는 상호 두께 방향(제3 방향(DR3))으로 이격될 수 있다. 상기 이격 공간에 봉지층(ENL)이 형성될 수 있고, 이에 따라, 봉지층(ENL)의 하부 구성들에 대한 접착력이 개선될 수 있다.
이하, 표시 장치의 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 17은 다른 실시예에 따른 표시 장치의 단면도이다. 도 17은 다른 실시예에 따른 표시 장치(1_1)의 애노드 전극(ANO) 주변의 단면도를 도시한다.
도 17을 참조하면, 본 실시예에 따른 표시 장치(1_1)의 화소 정의막(PDL)의 제1 기저부(BS1_1)는 애노드 전극(ANO)과 직접 접촉한다는 점에서 도 6의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 제1 이격부(GP1_1)는 애노드 전극(ANO)의 측면(ANOb)과 직접 접촉할 수 있다. 제1 이격부(GP1_1)는 일면(GP1a_1), 일면(GP1a_1)의 반대면인 타면(GP1c_1) 및 상기 타면(BS1c_1)으로부터 절곡되어 연장되는 제1 측면(GP1b_1) 및 제2 측면(GP1d_1)을 포함할 수 있다. 이 경우, 제1 이격부(GP1_1)의 제2 측면(GP1d_1)은 애노드 전극(ANO)의 측면(ANOb)과 직접 접촉할 수 있다.
제1 이격부(GP1_1)는 제1 기저부(BS1_1)로부터 애노드 전극(ANO)을 향해 돌출될 수 있다. 제1 이격부(GP1_1)는 애노드 전극(ANO)과 두께 방향(제3 방향(DR3))으로 중첩하며, 두께 방향(제3 방향(DR3))으로 이격될 수 있다. 제1 이격부(GP1_1)와 애노드 전극(ANO)이 중첩하는 영역에는 제1 중첩 영역(OA1)이 위치할 수 있다.
제1 중첩 영역(OA1)에서, 제1 이격부(GP1_1)와 애노드 전극(ANO) 사이에는 봉지층(ENL)이 배치될 수 있다. 제1 이격부(GP1_1)와 애노드 전극(ANO) 사이에는 봉지층(ENL)의 제1 봉지막(EN1) 및 제2 봉지막(EN2)이 배치될 수 있다.
이 경우에도, 제1 이격부(GP1_1)와 애노드 전극(ANO) 사이에는 봉지층(ENL)이 배치될 수 있고, 봉지층(ENL)의 접착력이 향상될 수 있어, 표시 장치(1_1)의 신뢰성이 향상될 수 있다. 아울러, 제1 기저부(BS1_1)가 애노드 전극과 직접 접촉하고, 제1 기저부(BS1_1)로부터 제1 이격부(GP1_1)가 돌출됨에 따라, 제1 이격부(GP1_1)의 형성이 보다 원활할 수 있다.
도 18은 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 18은 다른 실시예에 따른 표시 장치(1_2)의 애노드 전극(ANO) 주변의 단면도를 도시한다.
도 18을 참조하면, 본 실시예에 다른 표시 장치(1_2)는 더미 패턴(DM_2)을 더 포함한다는 점에서 도 6의 실시예와 차이가 있다. 더미 패턴(DM_2)은 제1 이격부(GP1)와 두께 방향(제3 방향(DR3))으로 중첩할 수 있다. 더미 패턴(DM_2)은 제1 이격부(GP1)와 제4 절연층(IL4) 사이에 배치될 수 있다. 더미 패턴(DM_2)은 제4 절연층(IL4) 상에 배치될 수 있다. 더미 패턴(DM_2)은 희생 패턴(SFP, 도 10 내지 도 13 참조)과 동일한 물질을 포함할 수 있다. 희생 패턴(SFP, 도 10 내지 도 13 참조)이 IZO를 포함하는 경우, 더미 패턴(DM_2)은 IZO를 포함할 수 있다. 더미 패턴(DM_2)은 희생 패턴(SFP, 도 10 내지 도 13 참조)을 식각하는 과정에서 잔존한 잔여물일 수 있다.
도 18에서 더미 패턴(DM_2)은 제4 절연층(IL4) 상에 배치되어, 제1 이격부(GP1)의 제1 영역(GP11)과 중첩하는 것으로 도시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 더미 패턴(DM_2)은 애노드 전극(ANO) 상에 배치되고, 제1 이격부(GP1)의 제2 영역(GP12)과 중첩할 수도 있다.
이 경우에도, 제1 이격부(GP1)와 애노드 전극(ANO) 사이 및, 제1 이격부(GP1)와 제4 절연층(IL4) 사이에는 봉지층(ENL)이 배치될 수 있고, 봉지층(ENL)의 접착력이 향상될 수 있어, 표시 장치(1_2)의 신뢰성이 향상될 수 있다. 아울러, 희생 패턴(SFP, 도 10 내지 13 참조)이 완전히 제거되지 않더라도, 봉지층(ENL)의 접착력이 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 10: 표시 패널
PDL: 화소 정의막 OA: 중첩 영역
OA1: 제1 중첩 영역 OA2: 제2 중첩 영역
BS: 기저부 GP: 돌출부
NOA: 비중첩 영역 ANO: 애노드 전극
EML: 발광층 CAT: 캐소드 전극
GAP: 이격 공간 ENL: 봉지층
EN1: 제1 봉지막 EN2: 제2 봉지막
EN3: 제3 봉지막

Claims (23)

  1. 기판;
    상기 기판 상에 배치되는 제1 전극;
    상기 제1 전극의 적어도 일부를 노출하며 상기 기판 상에 배치되는 화소 정의막;
    상기 제1 전극 상에 배치되는 발광층;
    상기 발광층 상에 배치된 제2 전극; 및
    상기 제2 전극 상에 배치된 봉지층을 포함하되,
    상기 화소 정의막은 상기 제1 전극과 중첩하는 중첩 영역, 및 상기 제1 전극과 비중첩하는 비중첩 영역을 포함하고,
    상기 중첩 영역은 상기 제1 전극과 이격되어 대향하는 제1 중첩 영역을 포함하며,
    상기 봉지층은 상기 제1 중첩 영역에서의 상기 제1 전극과 상기 화소 정의막 사이의 이격 공간 내부에 적어도 부분적으로 개재되는 표시 장치.
  2. 제1 항에 있어서,
    상기 중첩 영역은 상기 제1 전극과 접촉하는 제2 중첩 영역을 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    평면상 상기 제1 중첩 영역과 상기 제2 중첩 영역은 상기 제1 전극의 테두리 부근에서 교번하여 반복 배치되는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 중첩 영역과 상기 제2 중첩 영역은 일체로 형성되며, 상기 중첩 영역과 상기 비중첩 영역은 일체로 형성되는 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 중첩 영역을 지나는 적어도 일 단면에서, 상기 제2 전극은 상기 화소 정의막 상에 배치되는 제1 부분과, 상기 제1 전극 상에 배치되는 제2 부분이 서로 불연속적으로 이격되는 표시 장치.
  6. 제1 항에 있어서,
    상기 봉지층은 제1 봉지막, 상기 제1 봉지막 상에 배치된 제2 봉지막을 포함하되, 상기 제1 중첩 영역을 지나는 적어도 일 단면에서 상기 제1 봉지막은 상기 이격 공간에 노출된 상기 화소 정의막 및 상기 제1 전극의 표면을 따라 연속적으로 배치되는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 중첩 영역을 지나는 상기 단면에서, 상기 화소 정의막의 표면에 배치되는 상기 제1 봉지막과 상기 제1 전극의 표면에 배치되는 상기 제1 봉지막은 상호 이격되어 대향하며, 상기 화소 정의막의 표면에 배치되는 상기 제1 봉지막과 상기 제1 전극의 표면에 배치되는 상기 제1 봉지막의 사이 공간은 상기 제2 봉지막이 채우는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 봉지막은 무기막이고, 상기 제2 봉지막은 유기막인 표시 장치.
  9. 제1 항에 있어서,
    상기 기판 상에 배치되며, 상기 화소 정의막 및 상기 제1 전극이 배치되는 평탄화막을 더 포함하되,
    상기 제1 중첩 영역의 일 측의 상기 비중첩 영역에 위치하는 상기 이격 공간에서 상기 화소 정의막과 상기 평탄화막은 상호 이격되는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 중첩 영역의 일 측의 상기 비중첩 영역에 위치하는 상기 이격 공간 내부에는 상기 봉지층이 적어도 부분적으로 개재되는 표시 장치.
  11. 제10 항에 있어서,
    상기 봉지층은 상기 평탄화막과 직접 접촉하는 표시 장치.
  12. 제1 항에 있어서,
    상기 봉지층의 박리력은 20 gf/inch 내지 40 gf/inch의 범위 내에 있는 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 전극의 상면의 표면 거칠기는 1.98nm 초과 5nm 이하의 범위 내에 있는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 전극의 상기 상면의 상기 표면 거칠기는 AFM(atomic force microscopy) 분석에 의해 측정된 표시 장치.
  15. 제1 항에 있어서,
    상기 제1 전극은 순차 적층된 제1 적층 도전층, 제2 적층 도전층 및 제3 적층 도전층을 포함하되,
    상기 제1 적층 도전층 및 상기 제3 적층 도전층은 비정질 인듐-주석-산화물(amorphous Indium-Tin-Oxide(ITO))을 포함하며, 제2 적층 도전층은 은(Ag)을 포함하고,
    제3 적층 도전층은 다결정 인듐-주석-산화물(poly crystal Indium-Tin-Oxide(ITO))을 더 포함하는 표시 장치.
  16. 기판;
    상기 기판 상에 배치되는 제1 전극;
    상기 제1 전극을 노출하는 화소 정의막으로서, 상기 기판 상에 배치되고 상기 제1 전극을 둘러싸는 기저부, 및 상기 기저부로부터 상기 제1 전극을 향해 돌출되고 상기 제1 전극과 이격되어 대향하는 이격부를 포함하는 화소 정의막;
    상기 제1 전극 상에 배치되는 발광층;
    상기 발광층 상에 배치되는 제2 전극; 및
    상기 제2 전극 상에 배치되는 봉지층을 포함하되,
    서로 대향하는 상기 제1 전극과 상기 화소 정의막의 상기 이격부 사이에는 상기 봉지층이 적어도 부분적으로 개재되는 표시 장치.
  17. 제16 항에 있어서,
    상기 화소 정의막의 이격부는 제1 이격부 및 제2 이격부를 포함하되,
    상기 제1 이격부는 상기 제1 전극과 두께 방향으로 이격되며, 상기 제2 이격부는 상기 제1 전극과 직접 접촉하는 표시 장치.
  18. 제17 항에 있어서,
    상기 두께 방향을 기준으로 상기 봉지층은 상기 제1 이격부와 상기 제1 전극 사이에 배치되고, 상기 제2 이격부와 상기 제1 전극 사이에는 배치되지 않는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 이격부의 두께 및 상기 제2 이격부의 두께는 상기 기저부의 두께보다 작은 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 이격부의 상면과 상기 제1 기저부의 상면은 동일한 평면 상에 있는 표시 장치.
  21. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 배치되는 희생 패턴을 형성하는 단계;
    상기 희생 패턴 상에 화소 정의막을 형성하는 단계;
    상기 희생 패턴을 제거하는 단계; 및
    상기 화소 정의막 상에 배치되는 봉지층을 형성하는 단계를 포함하되,
    상기 화소 정의막은 상기 제1 전극과 중첩하는 중첩 영역, 및 상기 제1 전극과 비중첩하는 비중첩 영역을 포함하고,
    상기 중첩 영역은 상기 제1 전극과 이격되어 대향하는 제1 중첩 영역을 포함하며,
    상기 봉지층은 상기 제1 중첩 영역에서의 상기 제1 전극과 상기 화소 정의막 사이의 이격 공간 내부에 적어도 부분적으로 개재되는 표시 장치의 제조 방법.
  22. 제21 항에 있어서,
    상기 희생 패턴을 제거하는 단계는 습식 식각(wet etch)으로 진행되는 표시 장치의 제조 방법.
  23. 제21 항에 있어서,
    상기 중첩 영역은 상기 제1 전극과 접촉하는 제2 중첩 영역을 더 포함하는 표시 장치의 제조 방법.
KR1020200148323A 2020-11-09 2020-11-09 표시 장치 및 표시 장치의 제조 방법 KR20220063774A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200148323A KR20220063774A (ko) 2020-11-09 2020-11-09 표시 장치 및 표시 장치의 제조 방법
US17/470,346 US11985863B2 (en) 2020-11-09 2021-09-09 Display device and method of manufacturing the same
EP21206798.7A EP4020578A3 (en) 2020-11-09 2021-11-05 Display device and method of manufacturing the same
CN202111318741.0A CN114464654A (zh) 2020-11-09 2021-11-09 显示装置和制造该显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200148323A KR20220063774A (ko) 2020-11-09 2020-11-09 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220063774A true KR20220063774A (ko) 2022-05-18

Family

ID=78536089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200148323A KR20220063774A (ko) 2020-11-09 2020-11-09 표시 장치 및 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US11985863B2 (ko)
EP (1) EP4020578A3 (ko)
KR (1) KR20220063774A (ko)
CN (1) CN114464654A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024000415A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236243B1 (ko) 2008-11-03 2013-02-28 엘지디스플레이 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR101699911B1 (ko) 2010-04-05 2017-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101930030B1 (ko) 2012-07-30 2018-12-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR102320515B1 (ko) 2014-11-12 2021-11-01 엘지디스플레이 주식회사 백색 유기전계발광 표시장치 및 그 제조방법
KR102387344B1 (ko) 2017-11-30 2022-04-15 엘지디스플레이 주식회사 유기발광 표시장치
KR102569690B1 (ko) 2017-12-11 2023-08-24 엘지디스플레이 주식회사 전계발광표시장치
KR102461360B1 (ko) 2017-12-15 2022-11-02 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102537760B1 (ko) 2017-12-22 2023-05-31 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
KR102540734B1 (ko) 2018-02-01 2023-06-08 삼성디스플레이 주식회사 유기발광표시장치 및 그의 제조방법
KR102248402B1 (ko) 2018-04-19 2021-05-04 엘지디스플레이 주식회사 전계발광 표시장치 및 그 제조방법
KR20210106606A (ko) * 2020-02-20 2021-08-31 삼성디스플레이 주식회사 표시 장치
KR20210118313A (ko) * 2020-03-20 2021-09-30 삼성디스플레이 주식회사 표시 장치
KR20230085262A (ko) * 2021-12-06 2023-06-14 삼성디스플레이 주식회사 발광 표시 장치

Also Published As

Publication number Publication date
CN114464654A (zh) 2022-05-10
EP4020578A2 (en) 2022-06-29
EP4020578A3 (en) 2022-08-31
US11985863B2 (en) 2024-05-14
US20220149126A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
EP3343336B1 (en) Display device
KR101908501B1 (ko) 터치 스크린 일체형 유기 발광 표시 장치 및 이의 제조 방법
US10824256B2 (en) Flexible display and method of manufacturing the same
KR102390478B1 (ko) 터치 센서를 가지는 표시 장치
US10153322B2 (en) Organic light emitting display device
KR102637068B1 (ko) 표시 장치 및 이의 제조 방법
KR20180076689A (ko) 표시 장치
KR20170140458A (ko) 표시 장치 및 그의 제조방법
US11552132B2 (en) Display device and method of manufacturing the same
US10268092B2 (en) Display device
KR20210010733A (ko) 표시 장치
KR20220053075A (ko) 지문 센서, 지문 센서의 제조 방법, 및 지문 센서를 포함한 표시 장치
US20220231110A1 (en) Display device
KR20220063774A (ko) 표시 장치 및 표시 장치의 제조 방법
CN116088234A (zh) 显示面板以及显示装置
KR20200104475A (ko) 표시 장치
KR20210019617A (ko) 표시 장치
US11917875B2 (en) Display device
KR20150070663A (ko) 터치스크린 구현 유기전계 발광소자 및 이의 제조 방법
KR102620846B1 (ko) 표시장치
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20220231090A1 (en) Display device and method of manufacturing the same
US20230023524A1 (en) Display device and method of manufacturing the display device
EP4192217A1 (en) Display panel and electronic device including the same
KR20240062151A (ko) 표시 장치 및 이의 제조 방법