KR20220061176A - 임베디드 저항성 랜덤 액세스 메모리를 갖는 디스플레이 드라이버 집적 회로 및 이를 포함하는 디스플레이 디바이스 - Google Patents

임베디드 저항성 랜덤 액세스 메모리를 갖는 디스플레이 드라이버 집적 회로 및 이를 포함하는 디스플레이 디바이스 Download PDF

Info

Publication number
KR20220061176A
KR20220061176A KR1020227011518A KR20227011518A KR20220061176A KR 20220061176 A KR20220061176 A KR 20220061176A KR 1020227011518 A KR1020227011518 A KR 1020227011518A KR 20227011518 A KR20227011518 A KR 20227011518A KR 20220061176 A KR20220061176 A KR 20220061176A
Authority
KR
South Korea
Prior art keywords
display
signal
coupled
compensation
voltage signal
Prior art date
Application number
KR1020227011518A
Other languages
English (en)
Inventor
시멍 관
Original Assignee
허페이 릴라이언스 메모리 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허페이 릴라이언스 메모리 리미티드 filed Critical 허페이 릴라이언스 메모리 리미티드
Publication of KR20220061176A publication Critical patent/KR20220061176A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/048—Preventing or counteracting the effects of ageing using evaluation of the usage time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 드라이버 집적 회로는 디스플레이 패널에 대한 디스플레이 감지 신호를 수신하는 입력 포트; 상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 나타내는 감지값을 저장하도록 구성된 저항성 랜덤 액세스 메모리; 상기 감지값을 수신하기 위해 상기 저항성 랜덤 액세스 메모리에 결합되고, 상기 감지값에 기초하여, 상기 디스플레이 패널이 디스플레이 제어 신호를 수정할 수 있도록 하는 보상값을 결정하도록 구성된 디스플레이 보상 논리 회로; 및 디스플레이 보상 전압 신호를 상기 디스플레이 패널에 전송하기 위해 상기 디스플레이 보상 논리 회로에 결합된 출력 포트를 포함한다. 상기 디스플레이 보상 전압 신호는 상기 보상값에 기초하여 생성된다.

Description

임베디드 저항성 랜덤 액세스 메모리를 갖는 디스플레이 드라이버 집적 회로 및 이를 포함하는 디스플레이 디바이스
관련 출원에 대한 상호 참조
본 출원은 미국 가출원 번호 62/899,621(출원일: 2019년 9월 12일, 발명의 명칭: "EMBEDDED RRAM FOR DISPLAY PIXEL COMPENSATION")(전체 내용이 본 명세서에 병합됨)의 이익을 주장한다.
기술 분야
본 발명은 일반적으로 디스플레이 드라이버 집적 회로에 관한 것이고, 보다 상세하게는 임베디드 저항성 랜덤 액세스 메모리를 갖는 디스플레이 드라이버 집적 회로 및 이 디스플레이 드라이버 집적 회로를 갖는 디스플레이 디바이스에 관한 것이다.
디스플레이 드라이버 집적 회로(DDIC)는 특정 마이크로프로세서/마이크로제어기/주문형 집적 회로(ASIC)/인터페이스와, 특정 디스플레이 디바이스, 예를 들어, 액정 디스플레이(LCD), 발광 다이오드(LED) 디스플레이, 유기 발광 다이오드(OLED) 디스플레이 등을 포함하지만 이들로 제한되지 않는 디스플레이 디바이스 간의 인터페이스 기능을 제공한다. 디스플레이 드라이버는 일반적으로 산업 표준 범용 인터페이스를 통해 명령과 데이터를 받아들이고, 디스플레이가 원하는 이미지를 표시하도록 적절한 전압/전류/타이밍으로 신호를 생성한다.
DDIC는 또한 픽셀 보상 기능을 제공할 수 있다. 디스플레이 패널은 일정한 시간에 걸쳐 전기적 응력을 받으면 노후화된다. 예를 들어, 디스플레이 패널은 일반적으로 이미지 또는 동영상을 디스플레이하도록 제어될 수 있는 수만 개의 디스플레이 픽셀을 포함한다. 디스플레이 픽셀 각각은 디스플레이 요소를 구동하는 데 사용되는 박막 트랜지스터(TFT)를 포함할 수 있다. 장기간 사용 후 박막 트랜지스터와 디스플레이 요소는 전기적 응력을 받아 일시적으로 또는 영구적으로 그 특성이 변하여 디스플레이 품질에 영향을 미칠 수 있다.
디스플레이 패널의 노후화는 디스플레이 패널의 사용량에 의존하므로 이는 미리 보상될 수 없다. 그 결과, 일반적으로 디스플레이 패널은 TFT 드라이버 및/또는 디스플레이 요소의 특성 변화를 보상할 수 있는 DDIC를 갖는다.
본 발명의 일 양태는 디스플레이 드라이버 집적 회로에 관한 것이다. 상기 디스플레이 드라이버 집적 회로는, 디스플레이 패널에 대한 디스플레이 감지 신호를 수신하는 입력 포트; 상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 나타내는 감지값을 저장하도록 구성된 저항성 랜덤 액세스 메모리; 상기 감지값을 수신하기 위해 상기 저항성 랜덤 액세스 메모리에 결합되고, 상기 감지값에 기초하여, 상기 디스플레이 패널이 디스플레이 제어 신호를 수정할 수 있도록 하는 보상값을 결정하도록 구성된 디스플레이 보상 논리 회로; 및 디스플레이 보상 전압 신호를 상기 디스플레이 패널에 전송하기 위해 상기 디스플레이 보상 논리 회로에 결합된 출력 포트를 포함한다. 상기 디스플레이 보상 전압 신호는 상기 보상값에 기초하여 생성된다. 일부 실시예에서, 상기 디스플레이 감지 신호는 상기 디스플레이 패널의 디스플레이 픽셀 및 상기 디스플레이 픽셀에 결합된 디스플레이-픽셀 구동 요소를 통해 흐르는 전류를 나타낸다.
일부 실시예에서, 상기 디스플레이 드라이버 집적 회로는, 상기 디스플레이 보상 논리 회로에 결합되고, 상기 보상값을 상기 디스플레이 보상 전압 신호로 변환하도록 구성된 디지털-아날로그 변환기를 더 포함한다. 일부 실시예에서, 상기 디스플레이 드라이버 집적 회로는, 상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 감지된 전압 신호로 변환하도록 구성된 적분기 증폭기를 더 포함한다. 일부 실시예에서, 상기 디스플레이 드라이버 집적 회로는, 상기 적분기 증폭기에 결합되고, 상기 감지된 전압 신호를 획득하고, 상기 감지된 전압 신호를 상기 저항성 랜덤 액세스 메모리에 저장하기 위한 감지값으로 변환하도록 구성된 아날로그-디지털 변환기를 더 포함한다.
일부 실시예에서, 상기 디스플레이 드라이버 집적 회로는, 상기 적분기 증폭기에 결합되고, 상기 감지된 전압 신호를 획득하고, 상기 감지된 전압 신호를 기준 전압 신호와 비교하고, 상기 저항성 랜덤 액세스 메모리에 저장하기 위한 감지값으로서 디지털값을 생성하도록 구성된 비교기를 더 포함한다.
일부 실시예에서, 상기 디스플레이 드라이버 집적 회로는, 상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 획득하고, 상기 디스플레이 감지 신호를 기준 전류 신호와 비교하고, 상기 저항성 랜덤 액세스 메모리에 저장하기 위한 감지값으로서 디지털값을 생성하도록 구성된 전류 비교기를 더 포함한다. 상기 디스플레이 감지 신호는 디스플레이 요소에 결합된 디스플레이-픽셀 구동 요소를 통해 흐르는 전류를 나타낸다.
본 발명의 일 양태는 디스플레이 드라이버 집적 회로에 관한 것이다. 상기 디스플레이 드라이버 집적 회로는 디스플레이 패널에 대한 디스플레이 감지 신호를 수신하도록 구성된 입력 포트; 상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 감지된 전압 신호로 변환하도록 구성된 적분기 증폭기; 상기 적분기 증폭기에 결합되고, 상기 감지된 전압 신호를 증폭하여 아날로그 감지 신호를 생성하도록 구성된 제1 전압 증폭기; 상기 제1 전압 증폭기에 결합되고, 상기 아날로그 감지 신호를 저장하도록 구성된 저항성 랜덤 액세스 메모리; 상기 저항성 랜덤 액세스 메모리에 결합되고, 상기 아날로그 감지 신호를 증폭하여 디스플레이 보상 전압 신호를 생성하도록 구성된 제2 전압 증폭기; 및 상기 디스플레이 보상 전압 신호를 상기 디스플레이 패널로 전송하기 위해 상기 제2 전압 증폭기에 결합된 출력 포트를 포함한다.
일부 실시예에서, 상기 제1 전압 증폭기는 상기 저항성 랜덤 액세스 메모리의 저항 상태에 기초하여 상기 아날로그 감지 신호를 생성하기 위해 상기 감지된 전압 신호를 증폭하도록 구성된다.
본 발명의 다른 양태는 디스플레이 디바이스에 관한 것이다. 상기 디스플레이 디바이스는, 디스플레이 패널, 및 상기 디스플레이 패널에 결합되어 상기 디스플레이 패널을 제어하는 디스플레이 드라이버 집적 회로를 포함한다. 상기 디스플레이 드라이버 집적 회로는 상기 디스플레이 패널에 대한 디스플레이 감지 신호를 수신하도록 구성된 입력 포트; 상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 나타내는 감지값을 저장하도록 구성된 저항성 랜덤 액세스 메모리; 상기 감지값을 수신하기 위해 상기 저항성 랜덤 액세스 메모리에 결합되고, 상기 감지값에 기초하여, 상기 디스플레이 패널이 디스플레이 제어 신호를 수정할 수 있도록 하는 보상값을 결정하도록 구성된 디스플레이 보상 논리 회로; 및 디스플레이 보상 전압 신호를 상기 디스플레이 패널에 전송하기 위해 상기 디스플레이 보상 논리 회로에 결합된 출력 포트를 포함한다. 상기 디스플레이 보상 전압 신호는 상기 보상값에 기초하여 생성된다.
본 발명의 다른 양태는 디스플레이 디바이스에 관한 것이다. 상기 디스플레이 디바이스는 디스플레이 패널, 및 상기 디스플레이 패널에 결합되어 상기 디스플레이 패널을 제어하는 디스플레이 드라이버 집적 회로를 포함한다. 상기 디스플레이 드라이버 집적 회로는 상기 디스플레이 패널에 대한 디스플레이 감지 신호를 수신하도록 구성된 입력 포트; 상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 감지된 전압 신호로 변환하도록 구성된 적분기 증폭기; 상기 적분기 증폭기에 결합되고, 상기 감지된 전압 신호를 증폭하여 아날로그 감지 신호를 생성하도록 구성된 제1 전압 증폭기; 상기 제1 전압 증폭기에 결합되고, 상기 아날로그 감지 신호를 저장하도록 구성된 저항성 랜덤 액세스 메모리; 상기 저항성 랜덤 액세스 메모리에 결합되고, 상기 아날로그 감지 신호를 증폭하여 디스플레이 보상 전압 신호를 생성하도록 구성된 제2 전압 증폭기; 및 상기 디스플레이 보상 전압 신호를 상기 디스플레이 패널로 전송하기 위해 상기 제2 전압 증폭기에 결합된 출력 포트를 포함한다.
본 명세서에 개시된 장치, 시스템 및 방법의 이들 및 기타 특징뿐만 아니라 구조의 관련 요소의 동작 및 기능의 방법은 본 명세서의 일부를 형성하는 첨부 도면을 참조하여 하기 상세한 설명 및 첨부된 청구범위를 고려하면 보다 명확해질 것이다. 그러나, 도면은 단지 예시 및 설명을 위한 것일 뿐, 본 발명을 제한하는 것으로 의도된 것이 아닌 것으로 분명히 이해되어야 한다. 전술한 일반적인 설명 및 다음의 상세한 설명은 단지 예시와 설명을 위한 것일 뿐, 청구된 본 발명을 제한하지 않는 것으로 이해되어야 한다.
본 기술의 다양한 실시예의 특정 특징은 첨부된 청구범위에 구체적으로 제시된다. 본 기술의 특징 및 이점에 대한 더 나은 이해는 본 발명의 원리를 활용하는 예시적인 실시예를 제시하는 다음의 상세한 설명 및 첨부 도면을 참조하여 얻어질 것이다. 본 발명의 비제한적인 실시예는 하기 도면을 참조함으로써 보다 용이하게 이해될 수 있다.
도 1은 일 예시적인 실시예에 따라 디스플레이 드라이버 집적 회로를 포함하는 디스플레이 디바이스를 나타내는 도면이다.
도 2는 일 예시적인 실시예에 따라 디스플레이 드라이버 집적 회로를 포함하는 다른 디스플레이 디바이스를 나타내는 도면이다.
도 3은 일 예시적인 실시예에 따라 디스플레이 드라이버 집적 회로를 포함하는 또 다른 디스플레이 디바이스를 나타내는 도면이다.
도 4는 일 예시적인 실시예에 따라 디스플레이 드라이버 집적 회로를 포함하는 또 다른 디스플레이 디바이스를 나타내는 도면이다.
도 5는 일 예시적인 실시예에 따라 디스플레이 드라이버 집적 회로를 포함하는 또 다른 디스플레이 디바이스를 나타내는 도면이다.
이제 도면을 참조하여 본 발명의 비제한적인 실시양태를 설명할 것이다. 본 명세서에 개시된 임의의 실시예의 특정 특징 및 양태는 본 명세서에 개시된 임의의 다른 실시예의 특정 특징 및 양태와 함께 사용되고/되거나 조합될 수 있음을 이해해야 한다. 또한 이러한 실시예는 예로서 제공되고 본 발명의 범위 내의 소수의 실시예를 예시하는 것임을 이해해야 한다. 본 발명이 속하는 기술 분야에 통상의 지식을 가진 자에게는 자명한 다양한 변경 및 수정은 첨부된 청구범위에 추가로 한정된 본 발명의 사상, 범위 및 구상 내에 있는 것으로 간주된다.
본 명세서에 개시된 기술은 디스플레이 품질이 변하는 디스플레이 픽셀을 보상할 수 있는 DDIC를 제공한다. DDIC는 칩 크기, 에너지 소비 및 회로 비용을 줄일 수 있는 임베디드 저항성 랜덤 액세스 메모리(RRAM)를 포함할 수 있다. 본 명세서에 제공된 솔루션은 DDIC 및 이 DDIC를 갖는 디스플레이 디바이스의 성능을 향상시킨다.
이제 첨부 도면과 함께 실시예를 설명한다. 먼저 도 1을 참조한다. 도 1은 일 예시적인 실시예에 따라 디스플레이 디바이스(100)를 나타내는 도면이다. 디스플레이 디바이스(100)는 디스플레이 패널(102) 및 DDIC(104)를 포함한다. 디스플레이 패널(102)은 복수의 픽셀을 갖는 픽셀 어레이를 포함한다. 하나의 예시적인 픽셀(106)이 도 1에 도시되어 있다. 픽셀(106)은 디스플레이 요소(108), 및 이 디스플레이 요소(108)를 제어하도록 구성된 디스플레이-픽셀 구동 요소(110)를 포함한다. 디스플레이 요소(108)는 LCD 셀, LED, OLED 등과 같이 광을 방출하는 임의의 요소일 수 있다. 도시된 실시예에서, 디스플레이 요소(108)는 OLED이다. 디스플레이-픽셀 구동 요소(110)는 하나 이상의 다이오드, 하나 이상의 트랜지스터, 이들의 조합, 또는 다른 회로를 포함할 수 있다. 도시된 실시예에서, 디스플레이-픽셀 구동 요소(110)는 2개의 박막 트랜지스터(110-1 및 110-2)를 포함한다.
픽셀(106)은 데이터 신호/디스플레이 제어 신호를 수신하기 위해 데이터 라인(112)에 연결되고, 스캔 신호(스캔)를 수신하기 위해 스캔 라인(114)에 연결된다. 도 1에는 도시되지 않았지만, 디스플레이 패널은 복수의 데이터 라인(112)과 복수의 스캔 라인(114)을 포함한다. 데이터 라인(112)은 데이터 소스(116)에 결합되고, 데이터 소스는 디스플레이 데이터 입력(데이터)(118)과, DDIC(104)에 의해 제공되는 보상 신호(120)에 기초하여 데이터 신호를 제공한다. TFT(110-1)의 게이트는 스캔 라인(114)에 연결되고; TFT(110-1)의 소스는 데이터 라인(112)에 연결되고; TFT(110-1)의 드레인은 TFT(110-2)의 게이트에 연결된다. TFT(110-2)의 소스는 전압 VDD에 연결되고, TFT(110-2)의 드레인은 디스플레이 픽셀(108)에 연결된다. 디스플레이 요소(108)의 일단부는 TFT(110-2)의 드레인에 연결되고, 디스플레이 요소(108)의 다른 단부는 접지에 연결된다. 스캔 라인(114)으로부터 스캔 신호가 TFT(110-1)의 게이트를 개방할 때, 데이터 라인(112)으로부터 데이터 신호가 공급되어 TFT(110-2)의 게이트를 제어한다. TFT(110-2)의 게이트에 공급되는 이 제어 신호의 크기에 따라 가변 전류가 VDD로부터 디스플레이 픽셀(108)로 공급되어 디스플레이 요소(108)가 어두워지거나 밝아질 수 있다.
픽셀(106)에 보상을 제공하기 위해, 디스플레이 패널(102)은 감지 요소(122)를 더 포함한다. 감지 요소(122)는 하나 이상의 다이오드, 하나 이상의 트랜지스터, 이들의 조합, 또는 다른 회로를 포함할 수 있다. 도시된 실시예에서, 감지 요소(122)는 TFT이다. 감지 요소(122)는 픽셀(106)과 DDIC(104)의 입력 포트(130) 사이에 연결된다. 감지 요소(122)는 디스플레이 감지 신호를 감지하도록 구성될 수 있다. 예를 들어, 디스플레이 감지 신호는 디스플레이-픽셀 구동 요소(110)의 TFT(110-2)를 통해 흐르는 전류, 디스플레이 요소(108)를 통해 흐르는 전류, 및/또는 디스플레이-픽셀 구동 요소(110)의 TFT(110-2) 및 디스플레이 요소(108)를 통해 흐르는 전류를 포함할 수 있다.
DDIC(104)는 입력 포트(130), 메모리 디바이스(140), 디스플레이 보상 논리 회로(150), 및 출력 포트(160)를 포함한다. 입력 포트(130)는 디스플레이 패널(102)에 대한 디스플레이 감지 신호를 수신하도록 구성된다. 예를 들어, 입력 포트(130)는 디스플레이 패널의 감지 요소(122)로부터 디스플레이 감지 신호를 수신할 수 있다. 메모리 디바이스(140)는 입력 포트(130)에 결합되고, 디스플레이 감지 신호를 나타내는 감지값을 저장하도록 구성된다. 메모리 디바이스(140)는 저항성 랜덤 액세스 메모리(RRAM)를 포함한다. RRAM(140)은 디지털 모드(도 1) 또는 아날로그 모드(도 5)에서 동작할 수 있다. 종래 기술에서, 메모리 디바이스는 온칩 정적 랜덤 액세스 메모리(Static Random Access Memory: SRAM), 오프칩 NOR 플래시 등일 수 있다. SRAM의 메모리 셀은 일반적으로 6개의 트랜지스터를 필요로 하는 반면, RRAM의 메모리 셀은 1개의 트랜지스터를 필요로 하므로 더 적은 칩 면적을 소비한다. 또한 SRAM은 휘발성이어서 데이터를 유지하기 위해 대기 전력이 필요하지만 RRAM은 비휘발성이어서 데이터를 유지하기 위해 대기 전력이 필요하지 않기 때문에 더 적은 전력을 사용한다. RRAM은 SRAM 어레이와 비슷하거나 더 낮은 판독 전류를 필요로 한다. 또한, RRAM 어레이는 SRAM 어레이보다 더 빠른 응답을 갖는다. 메모리 디바이스(140)에 대한 오프칩 노어 플래시의 단점은 제한된 입력/출력 대역폭, 고전력 소비 및 고비용을 포함할 수 있다.
디스플레이 보상 논리 회로(150)는 RRAM(140)에 결합되고, 감지값을 수신하고, 감지값에 기초하여 디스플레이 패널(102)이 디스플레이 제어 신호(예를 들어, 데이터)를 수정할 수 있도록 하는 보상값을 결정하도록 구성된다. 예를 들어, 디스플레이 보상 논리 회로(150)는 보상값에 대한 조회 테이블을 포함하도록 프로그래밍될 수 있다. 디스플레이 보상 논리 회로(150)는 감지값을 판독하고, 조회 테이블에 기초하여 대응하는 보상값을 결정할 수 있다.
출력 포트(160)는 디스플레이 보상 전압 신호를 디스플레이 패널(102)에 전송하기 위해 디스플레이 보상 논리 회로(150)에 결합된다. 디스플레이 보상 전압 신호는 보상값에 기초하여 생성된다. 데이터 소스(116)는 디스플레이 보상 전압 신호(120)와 디스플레이 데이터 입력(데이터)(118)을 수신하고, 디스플레이 픽셀(106)를 위한 데이터 신호를 생성한다. 일 실시예에서, 데이터 소스(116)는 디스플레이 보상 전압 신호(120)와 디스플레이 데이터 입력(데이터)(118)을 가산하여 디스플레이 픽셀(106)을 위한 데이터 신호를 생성하는 가산기이다.
일부 실시예에서, DDIC(104)는 디지털-아날로그 변환기(DAC)(155)를 더 포함할 수 있고, 디지털-아날로그 변환기는 디스플레이 보상 논리 회로(150)에 결합되고, 디스플레이 보상 논리 회로(150)로부터 수신된 보상값을 디스플레이 보상 전압 신호(120)로 변환하도록 구성된다. 예를 들어, 디스플레이 보상 논리 회로(150)로부터 수신된 보상값은 디스플레이 픽셀(106)에 대한 보상 레벨을 나타내는 디지털값일 수 있다. DAC(155)는 디지털값을 아날로그 디스플레이 보상 전압 신호로 변환하고, 이 아날로그 디스플레이 보상 전압 신호는 디스플레이 픽셀(106)에 대한 데이터 신호를 생성하기 위해 디스플레이 패널(102)의 데이터 소스(116)에 의해 사용될 수 있다.
일부 실시예에서, DDIC(104)는 적분기 증폭기(132)를 더 포함할 수 있고, 적분기 증폭기는 입력 포트(130)에 결합되고, 입력 포트(130)로부터 수신된 디스플레이 감지 신호를 감지된 전압 신호로 변환하도록 구성된다. 예를 들어, 감지 요소(122)의 출력은 DDIC의 입력 포트(130)에 (감지 신호를 디스플레이하는) 전류 신호를 제공할 수 있다. 이 전류 신호는 적분기 증폭기(132)에서 전압 신호(감지된 전압 신호)로 변환된다. 도시된 실시예에서, 적분기 증폭기(132)는 증폭기(132-2)와 병렬로 연결된 커패시터(132-1)를 포함한다.
일부 실시예에서, DDIC(104)는 아날로그-디지털 변환기(ADC)(135)를 더 포함할 수 있고, 아날로그-디지털 변환기는 적분기 증폭기(132)에 결합되고, 감지된 전압 신호를 획득하고 감지된 전압 신호를 RRAM(140)에 저장하기 위한 감지값으로 변환하도록 구성된다. 예를 들어, ADC(135)는 아날로그 감지된 전압 신호를 디지털 모드에서 프로그래밍된 RRAM(140)에 저장하기 위한 디지털값(들)으로 변환할 수 있다.
DDIC(104)는 RRAM(140)이 DDIC(104)에 내장될 수 있기 때문에 빠른 보상 방식을 제공한다. RRAM(140)의 각각의 메모리 셀은 하나의 트랜지스터로 구성될 수 있기 때문에, RRAM(140)은 더 적은 칩 면적을 소비하고 따라서 DDIC(104)를 제조하는 비용을 감소시킨다. 또한, RRAM(140)은 비휘발성이고, SRAM과 같은 기존의 메모리보다 적은 전력을 사용한다. 본 명세서에 개시된 기술은 DDIC(104)에 개선된 성능 및 감소된 비용을 제공한다.
이제 도 2를 참조한다. 도 2는 일 예시적인 실시예에 따라 디스플레이 디바이스(200)를 나타내는 도면이다. 디스플레이 디바이스(200)는 디스플레이 패널(202) 및 DDIC(204)를 포함한다. 디스플레이 패널(202)은 복수의 픽셀을 갖는 픽셀 어레이를 포함한다. 하나의 예시적인 픽셀(206)이 도 2에 도시되어 있다. 픽셀(206)은 디스플레이 요소(208), 및 이 디스플레이 요소(208)를 제어하도록 구성된 디스플레이-픽셀 구동 요소(210)를 포함한다. 디스플레이-픽셀 구동 요소(210)는 2개의 박막 트랜지스터(210-1 및 210-2)를 포함한다. 픽셀(206)은 데이터 신호/디스플레이 제어 신호를 수신하기 위해 데이터 라인(212)에 연결되고, 스캔 신호(스캔)를 수신하기 위해 스캔 라인(214)에 연결된다. 도 2에 도시되지는 않았지만, 디스플레이 패널(202)은 복수의 데이터 라인(212) 및 복수의 스캔 라인(214)을 포함한다. 디스플레이 패널(202)은 디스플레이 데이터 입력(데이터)(218)과, DDIC(204)에 의해 제공되는 보상 신호(220)에 기초하여 데이터 신호를 제공하는 데이터 소스(216)를 더 포함한다. 디스플레이 패널(202)은 감지 요소(222)를 더 포함한다. 디스플레이 패널(202)은 도 1의 디스플레이 패널(102)과 유사하고, 디스플레이 패널(202)에 대한 상세한 설명은 디스플레이 패널(102)에 대한 설명을 참조할 수 있다.
DDIC(204)는 입력 포트(230), 적분기 증폭기(232), 비교기(235), 메모리 디바이스(240), 디스플레이 보상 논리 회로(250), DAC(255), 및 출력 포트(260)를 포함한다. 입력 포트(230)는 디스플레이 패널(202)에 대한 디스플레이 감지 신호를 수신하도록 구성된다. 예를 들어, 입력 포트(230)는 디스플레이 패널(202)의 감지 요소(222)로부터 디스플레이 감지 신호를 수신할 수 있다. 적분기 증폭기(232)는 입력 포트(230)에 결합되고, 입력 포트(230)로부터 수신된 디스플레이 감지 신호를 감지된 전압 신호로 변환하도록 구성된다. 예를 들어, 감지 요소(222)의 출력은 DDIC의 입력 포트(230)에 (감지 신호를 디스플레이하는) 전류 신호를 제공할 수 있다. 이 전류 신호는 적분기 증폭기(232)에서 전압 신호(감지된 전압 신호)로 변환된다. 도시된 실시예에서, 적분기 증폭기(232)는 증폭기(232-2)와 병렬로 연결된 커패시터(232-1)를 포함한다.
비교기(235)는 적분기 증폭기(232)에 결합되고, 감지된 전압 신호를 획득하고 감지된 전압 신호를 하나 이상의 기준 전압 신호(Vref)와 비교하고, 메모리 디바이스(240)에 저장하기 위한 감지값으로서 디지털값을 생성하도록 구성된다. 예를 들어, 가장 간단한 형태로 비교기(235)는 감지된 전압 신호를 기준 전압 신호와 비교할 수 있다. 비교기(235)는 감지된 전압 신호가 기준 전압 신호보다 크다는 것을 나타내기 위해 논리 1을 생성하고, 감지된 전압 신호가 기준 전압 신호보다 크지 않음을 나타내기 위해 논리 0을 생성할 수 있다. 예를 들어, 논리 1은 디스플레이 픽셀이 정상적으로 작동하고 보상이 필요하지 않음을 나타낼 수 있는 반면, 논리 0은 디스플레이 픽셀이 저하되고 디스플레이 픽셀의 방출을 높이기 위한 보상 메커니즘을 보증함을 나타낼 수 있으며, 그 반대의 경우도 가능하다. 그런 다음 비교기(235)는 이 1비트 디지털 데이터를 저장을 위해 메모리 디바이스(240)에 보낼 수 있다. 일부 실시예에서, 비교기(235)는 감지된 전압 신호를 다수의 기준 전압 신호와 비교하고, 디스플레이 픽셀에 대한 보상 레벨을 나타내기 위해 멀티비트 디지털값을 생성할 수 있다.
메모리 디바이스(240)는 적분기 증폭기(232) 및 비교기(235)를 통해 입력 포트(230)에 결합된다. 메모리 디바이스(240)는 입력 포트(230)에서 수신된 디스플레이 감지 신호를 나타내는 감지값을 저장하도록 구성된다. 도시된 실시예에서, 메모리 디바이스(240)는 비교기(235)에 의해 생성된 감지값을 수신하고 저장하기 위해 비교기(235)에 연결된다. 메모리 디바이스(240)는 저항성 랜덤 액세스 메모리(RRAM)를 포함한다. RRAM(240)은 디지털 모드, 아날로그 모드, 또는 혼합 디지털-아날로그 모드에서 동작될 수 있다. 도 2의 도시된 실시예에서, RRAM(240)은 디지털 모드 또는 혼합 디지털-아날로그 모드에서 비교기(235)에 의해 생성된 디지털 감지값을 저장하도록 프로그래밍된다.
디스플레이 보상 논리 회로(250)는 감지값을 수신하기 위해 RRAM(240)에 결합되고, 감지값에 기초하여 디스플레이 패널(202)이 디스플레이 제어 신호(예를 들어, 데이터)를 수정할 수 있도록 하는 보상값을 결정하도록 구성된다. 예를 들어, 디스플레이 보상 논리 회로(250)는 보상값에 대한 조회 테이블을 포함하도록 프로그래밍될 수 있다. 디스플레이 보상 논리 회로(250)는 감지값을 판독하고, 조회 테이블에 기초하여 대응하는 보상값을 결정할 수 있다. 일부 실시예에서, 디스플레이 보상 논리 회로(250)는 RRAM(240)과 통합될 수 있다.
DAC(255)는 디스플레이 보상 논리 회로(250)에 결합되고, 디스플레이 보상 논리 회로(250)로부터 수신된 보상값을 디스플레이 보상 전압 신호(220)로 변환하도록 구성된다. 예를 들어, 디스플레이 보상 논리 회로(250)로부터 수신된 보상값은 디스플레이 픽셀(206)에 대한 보상 레벨을 나타내는 디지털값일 수 있다. DAC(255)는 디지털값을 아날로그 디스플레이 보상 전압 신호(220)로 변환하고, 이 디스플레이 보상 전압 신호는 디스플레이 픽셀(206)에 대한 데이터 신호를 생성하기 위해 디스플레이 패널(202)의 데이터 소스(216)에 의해 사용될 수 있다.
출력 포트(260)는 DAC(255)를 통해 디스플레이 보상 논리 회로(250)에 결합되어 디스플레이 보상 전압 신호(220)를 디스플레이 패널(202)에 전송한다. 디스플레이 패널(202)의 데이터 소스(216)는 디스플레이 보상 전압 신호(220) 및 디스플레이 데이터 입력(218)을 수신하여 디스플레이 패널(202)의 디스플레이 픽셀(206)에 대한 데이터 신호를 생성한다.
DDIC(204)는 RRAM(240)이 DDIC(204)에 내장될 수 있기 때문에 효율적이고 빠른 보상 방식을 제공한다. DDIC(204)에 포함된 비교기(235)는 전압 신호를 나타내는 디지털값을 생성하는 ADC(135)(도 1)의 출력보다 더 적은 디지트를 포함할 수 있는 감지값을 생성한다. RRAM(240)의 각각의 메모리 셀은 하나의 트랜지스터로 구성될 수 있기 때문에, RRAM(240)은 더 적은 칩 면적을 소비하고 따라서 DDIC(204)를 제조하는 비용을 절약한다. 또한, RRAM(240)은 비휘발성이어서 SRAM과 같은 기존의 메모리보다 더 적은 전력을 사용한다. 본 명세서에 개시된 기술은 DDIC(204)에 개선된 성능과 감소된 비용을 제공한다.
도 3은 일 예시적인 실시예에 따라 디스플레이 디바이스(300)를 나타내는 도면이다. 디스플레이 디바이스(300)는 디스플레이 패널(302) 및 DDIC(304)를 포함한다. 디스플레이 패널(302)은 복수의 픽셀을 갖는 픽셀 어레이를 포함한다. 하나의 예시적인 픽셀(306)이 도 3에 도시되어 있다. 픽셀(306)은 디스플레이 요소(308) 및 이 디스플레이 요소(308)를 제어하도록 구성된 디스플레이-픽셀 구동 요소(310)를 포함한다. 디스플레이-픽셀 구동 요소(310)는 2개의 박막 트랜지스터(310-1 및 310-2)를 포함한다. 픽셀(306)은 데이터 신호/디스플레이 제어 신호를 수신하기 위해 데이터 라인(312)에 연결되고, 스캔 신호(스캔)를 수신하기 위해 스캔 라인(314)에 연결된다. 도 3에는 도시되지 않았지만, 디스플레이 패널은 복수의 데이터 라인(312) 및 복수의 스캔 라인(314)을 포함한다. 디스플레이 패널(302)은 디스플레이 데이터 입력(데이터)(318)과, DDIC(304)에 의해 제공되는 보상 신호(320)에 기초하여 데이터 신호를 제공하는 데이터 소스(316)를 더 포함한다. 디스플레이 패널(302)은 감지 요소(322)를 더 포함한다. 디스플레이 패널(302)은 도 1의 디스플레이 패널(102)과 유사하고, 디스플레이 패널(302)에 대한 상세한 설명은 디스플레이 패널(102)에 대한 설명을 참조할 수 있다.
DDIC(304)는 입력 포트(330), 전류 비교기(335), 메모리 디바이스(340), 디스플레이 보상 논리 회로(350), DAC(355), 및 출력 포트(360)를 포함한다. 입력 포트(330)는 디스플레이 패널(302)에 대한 디스플레이 감지 신호를 수신하도록 구성된다. 예를 들어, 입력 포트(330)는 디스플레이 패널(302)의 감지 요소(322)로부터 디스플레이 감지 신호를 수신할 수 있다. 도시된 실시예에서, 디스플레이 요소(308)는 디스플레이 감지 신호가 디스플레이 요소(308)에 결합된 디스플레이-픽셀 구동 요소(310-2)를 통해 흐르는 전류를 나타내는 전류 신호가 되도록 분리된다.
전류 비교기(335)는 입력 포트(330)에 결합되고, 디스플레이 감지 신호를 획득하고, 디스플레이 감지 신호를 기준 전류 신호(Iref)와 비교하고, 메모리 디바이스(340)에 저장하기 위한 감지값으로서 디지털값을 생성하도록 구성된다.
예를 들어, 가장 간단한 형태로, 전류 비교기(335)는 디스플레이 감지 신호를 하나의 기준 전류 신호와 비교할 수 있다. 비교기(335)는 디스플레이 감지 신호가 기준 전류 신호보다 크다는 것을 나타내기 위해 논리 1을 생성하고, 디스플레이 감지 신호가 기준 전류 신호보다 크지 않음을 나타내기 위해 논리 0을 생성할 수 있다. 예를 들어, 논리 1은 디스플레이-픽셀 구동 요소(310-2)가 정상적으로 기능하고 보상이 필요하지 않음을 나타낼 수 있는 반면, 논리 0은 디스플레이-픽셀 구동 요소(310-2)가 저하되고 디스플레이 픽셀(306)의 방출을 높이기 위한 보상 메커니즘을 보증함을 나타낼 수 있다. 그런 다음 전류 비교기(335)는 이 1비트 디지털 데이터를 저장을 위해 메모리 디바이스(340)에 보낼 수 있다. 일부 실시예에서, 전류 비교기(335)는 디스플레이 감지 신호를 다수의 기준 전류 신호와 비교하고, 디스플레이 픽셀(306)에 대한 보상 레벨을 나타내기 위해 멀티비트 디지털값을 생성할 수 있다. 이러한 방식으로, 디스플레이 패널(302)에 대해 다수의 레벨의 보상이 미리 결정될 수 있다.
메모리 디바이스(340)는 전류 비교기(335)를 통해 입력 포트(330)에 결합된다. 메모리 디바이스(340)는 입력 포트(330)에서 수신된 디스플레이 감지 신호를 나타내는 감지값을 저장하도록 구성된다. 도시된 실시예에서, 메모리 디바이스(340)는 전류 비교기(335)에 의해 생성된 감지값을 수신 및 저장하기 위해 전류 비교기(335)에 연결된다. 메모리 디바이스(340)는 RRAM을 포함한다. RRAM(340)은 디지털 모드, 아날로그 모드 또는 혼합 디지털-아날로그 모드에서 동작될 수 있다. 도 3의 도시된 실시예에서, RRAM(340)은 디지털 모드 또는 혼합 디지털-아날로그 모드에서 전류 비교기(335)에 의해 생성된 디지털 감지값을 저장하도록 프로그래밍된다.
디스플레이 보상 논리 회로(350)는 감지값을 수신하기 위해 RRAM(340)에 결합되고, 감지값에 기초하여, 디스플레이 패널(302)이 디스플레이 제어 신호(예를 들어, 데이터)를 수정할 수 있도록 하는 보상값을 결정하도록 구성된다. 예를 들어, 디스플레이 보상 논리 회로(350)는 보상값에 대한 조회 테이블을 포함하도록 프로그래밍될 수 있다. 디스플레이 보상 논리 회로(350)는 감지값을 판독하고, 조회 테이블에 기초하여 대응하는 보상값을 결정할 수 있다. 일부 실시예에서, 디스플레이 보상 논리 회로(350)는 RRAM(340)과 통합될 수 있다.
DAC(355)는 디스플레이 보상 논리 회로(350)에 결합되고, 디스플레이 보상 논리 회로(350)로부터 수신된 보상값을 디스플레이 보상 전압 신호로 변환하도록 구성된다. 예를 들어, 디스플레이 보상 논리 회로(350)로부터 수신된 보상값은 디스플레이 픽셀(306)에 대한 보상 레벨을 나타내는 디지털값일 수 있다. DAC(355)는 디지털값을 아날로그 디스플레이 보상 전압 신호로 변환하고, 이 아날로그 디스플레이 보상 전압 신호는 디스플레이 픽셀(306)에 대한 데이터 신호를 생성하기 위해 디스플레이 패널(302)의 데이터 소스(318)에 의해 사용될 수 있다.
출력 포트(360)는 DAC(355)를 통해 디스플레이 보상 논리 회로(350)에 결합되어 디스플레이 보상 전압 신호를 디스플레이 패널(302)에 전송한다. 디스플레이 패널(302)의 데이터 소스(318)는 디스플레이 보상 전압 신호(320)와 디스플레이 데이터 입력(데이터)(318)을 수신하여 디스플레이 패널(302)의 디스플레이 픽셀(306)에 대한 데이터 신호를 생성한다.
DDIC(304)는 RRAM(340)이 DDIC(304)에 내장될 수 있기 때문에 효율적이고 빠른 보상 방식을 제공한다. DDIC(304)에 포함된 전류 비교기(335)는 전압 신호를 나타내는 디지털값을 생성하는 ADC(135)(도 1)의 출력보다 더 적은 디지트를 포함할 수 있는 감지값을 생성한다. RRAM(340)의 각각의 메모리 셀은 하나의 트랜지스터로 구성될 수 있기 때문에, RRAM(340)은 더 적은 칩 영역을 소비하고 따라서 DDIC(304)를 제조하는 비용을 절약한다. 또한, RRAM(340)은 비휘발성이어서 SRAM과 같은 기존의 메모리보다 더 적은 전력을 사용한다. 본 명세서에 개시된 기술은 DDIC(304)에 개선된 성능 및 감소된 비용을 제공한다.
도 4는 일 예시적인 실시예에 따라 다른 디스플레이 디바이스(400)를 나타내는 도면이다. 디스플레이 디바이스(400)는 디스플레이 패널(402) 및 DDIC(404)를 포함한다. 디스플레이 패널(402)은 복수의 픽셀을 갖는 픽셀 어레이를 포함한다. 하나의 예시적인 픽셀(406)이 도 4에 도시되어 있다. 픽셀(406)은 디스플레이 요소(408) 및 이 디스플레이 요소(408)를 제어하도록 구성된 디스플레이-픽셀 구동 요소(410)를 포함한다. 디스플레이-픽셀 구동 요소(410)는 2개의 박막 트랜지스터(410-1 및 410-2)를 포함한다. 픽셀(406)은 데이터 신호/디스플레이 제어 신호를 수신하기 위해 데이터 라인(412)에 연결되고, 스캔 신호(스캔)를 수신하기 위해 스캔 라인(414)에 연결된다. 도 4에 도시되지는 않았지만, 디스플레이 패널은 복수의 데이터 라인(412) 및 복수의 스캔 라인(414)을 포함한다. 디스플레이 패널(402)은 디스플레이 데이터 입력(데이터)(418)과, DDIC(404)에 의해 제공되는 보상 신호(420)에 기초하여 데이터 신호를 제공하는 데이터 소스(416)를 더 포함한다. 디스플레이 패널(402)은 감지 요소(422)를 더 포함한다. 디스플레이 패널(402)은 디스플레이 패널(102)과 유사하며, 디스플레이 패널(402)에 대한 상세한 설명은 디스플레이 패널(102)에 대한 설명을 참조할 수 있다.
DDIC(404)는 입력 포트(430), 전류 ADC(435), 메모리 디바이스(440), 디스플레이 보상 논리 회로(450), DAC(455), 및 출력 포트(460)를 포함한다. 입력 포트(430)는 디스플레이 패널(402)에 대한 디스플레이 감지 신호를 수신하도록 구성된다. 예를 들어, 입력 포트(430)는 디스플레이 패널(402)의 감지 요소(422)를 통해 흐르는 디스플레이 감지 신호(ID)를 수신할 수 있다. 도시된 실시예에서, 디스플레이-픽셀 구동 요소(410-2)는 디스플레이 감지 신호가 디스플레이 요소(408)를 통해 흐르는 전류를 나타내는 전류 신호가 되도록 분리된다.
CADC(435)는 입력 포트(430)에 결합되고, 디스플레이 감지 신호(ID)를 저항성 랜덤 액세스 메모리에 저장하기 위한 감지값으로 변환하도록 구성된다.
메모리 디바이스(440)는 CADC(435)를 통해 입력 포트(430)에 결합된다. 메모리 디바이스(440)는 입력 포트(430)에서 수신된 디스플레이 감지 신호를 나타내는 감지값을 저장하도록 구성된다. 도시된 실시예에서, 메모리 디바이스(440)는 CADC(435)에 의해 생성된 감지값을 수신하고 저장하기 위해 CADC(435)에 연결된다. 메모리 디바이스(440)는 RRAM을 포함한다. RRAM(440)은 디지털 모드, 아날로그 모드 또는 혼합 디지털-아날로그 모드에서 동작할 수 있다. 도 4의 도시된 실시예에서, RRAM(440)은 디지털 모드 또는 혼합 디지털-아날로그 모드에서 CADC(435)에 의해 생성된 디지털 감지값을 저장하도록 프로그래밍된다.
디스플레이 보상 논리 회로(450)는 감지값을 수신하기 위해 RRAM(440)에 결합되고, 감지값에 기초하여 디스플레이 패널(402)이 디스플레이 제어 신호(예를 들어, 데이터)를 수정할 수 있도록 하는 보상값을 결정하도록 구성된다. 예를 들어, 디스플레이 보상 논리 회로(450)는 보상값에 대한 조회 테이블을 포함하도록 프로그래밍될 수 있다. 디스플레이 보상 논리 회로(450)는 감지값을 판독하고, 조회 테이블에 기초하여 대응하는 보상값을 결정할 수 있다. 일부 실시예에서, 디스플레이 보상 논리 회로(450)는 RRAM(440)과 통합될 수 있다.
DAC(455)는 디스플레이 보상 논리 회로(450)에 결합되고, 디스플레이 보상 논리 회로(450)로부터 수신된 보상값을 디스플레이 보상 전압 신호(420)로 변환하도록 구성된다. 예를 들어, 디스플레이 보상 논리 회로(450)로부터 수신된 보상값은 디스플레이 픽셀(406)에 대한 보상 레벨을 나타내는 디지털값일 수 있다. DAC(455)는 디지털값을 아날로그 디스플레이 보상 전압 신호(420)로 변환하고, 이 아날로그 디스플레이 보상 전압 신호는 디스플레이 픽셀(406)에 대한 데이터 신호를 생성하기 위해 디스플레이 패널(402)의 데이터 소스(418)에 의해 사용될 수 있다.
출력 포트(460)는 DAC(455)를 통해 디스플레이 보상 논리 회로(450)에 결합되어 디스플레이 보상 전압 신호(420)를 디스플레이 패널(402)에 전송한다. 디스플레이 패널(402)의 데이터 소스(418)는 디스플레이 보상 전압 신호(420) 및 디스플레이 데이터 입력(418)을 수신하여 디스플레이 패널(402)의 디스플레이 픽셀(406)에 대한 데이터 신호를 생성한다.
DDIC(404)는 RRAM(440)이 DDIC(404)에 내장될 수 있기 때문에 효율적이고 빠른 보상 방식을 제공한다. RRAM(440)의 각각의 메모리 셀은 하나의 트랜지스터로 구성될 수 있기 때문에, RRAM(440)은 더 적은 칩 면적을 소비하고, 따라서 DDIC(404)를 제조하는 비용을 절약한다. 또한, RRAM(440)은 비휘발성이어서 SRAM과 같은 기존의 메모리보다 더 적은 전력을 사용한다. 본 명세서에 개시된 기술은 DDIC(404)에 향상된 성능과 감소된 비용을 제공한다.
도 5는 일 예시적인 실시예에 따라 다른 디스플레이 디바이스(500)를 나타내는 도면이다. 디스플레이 디바이스(500)는 디스플레이 패널(502) 및 DDIC(504)를 포함한다. 디스플레이 패널(502)은 복수의 픽셀을 갖는 픽셀 어레이를 포함한다. 하나의 예시적인 픽셀(506)이 도 5에 도시되어 있다. 픽셀(506)은 디스플레이 요소(508) 및 이 디스플레이 요소(508)를 제어하도록 구성된 디스플레이-픽셀 구동 요소(510)를 포함한다. 디스플레이-픽셀 구동 요소(510)는 2개의 박막 트랜지스터(510-1 및 510-2)를 포함한다. 픽셀(506)은 데이터 신호/디스플레이 제어 신호를 수신하기 위해 데이터 라인(512)에 연결되고, 스캔 신호(스캔)를 수신하기 위해 스캔 라인(514)에 연결된다. 도 5에 도시되지는 않았지만, 디스플레이 패널은 복수의 데이터 라인(512) 및 복수의 스캔 라인(514)을 포함한다. 디스플레이 패널(502)은 디스플레이 데이터 입력(데이터)(518)과, DDIC(504)에 의해 제공되는 보상 신호(520)에 기초하여 데이터 신호를 제공하는 데이터 소스(516)를 더 포함한다. 디스플레이 패널(502)은 감지 요소(522)를 더 포함한다. 디스플레이 패널(502)은 도 1의 디스플레이 패널(102)과 유사하고, 디스플레이 패널(502)에 대한 상세한 설명은 디스플레이 패널(102)에 대한 설명을 참조할 수 있다.
DDIC(504)는 입력 포트(530), 적분기 증폭기(532), 제1 증폭기(535), 메모리 디바이스(540), 제2 증폭기(550), 및 출력 포트(560)를 포함한다. 입력 포트(530)는 디스플레이 패널(502)에 대한 디스플레이 감지 신호를 수신하도록 구성된다. 예를 들어, 입력 포트(530)는 디스플레이 패널(502)의 감지 요소로부터 디스플레이 감지 신호를 수신할 수 있다. 적분기 증폭기(532)는 입력 포트(530)에 결합되고, 입력 포트(530)로부터 수신된 디스플레이 감지 신호를 감지된 전압 신호로 변환하도록 구성된다. 예를 들어, 감지 요소(522)의 출력은 전류 신호(감지 신호 디스플레이)를 DDIC(504)의 입력 포트(530)에 제공할 수 있다. 이 전류 신호는 적분기 증폭기(532)에서 전압 신호(감지 전압 신호)로 변환된다. 도시된 실시예에서, 적분기 증폭기(532)는 증폭기(532-2)와 병렬로 연결된 커패시터(532-1)를 포함한다.
제1 증폭기(535)는 적분기 증폭기(532)에 결합되고, 감지된 전압 신호를 증폭하여 메모리 디바이스(540)에 저장하기 위한 아날로그 감지 신호를 생성하도록 구성된다.
메모리 디바이스(540)는 제1 증폭기(535)에 결합된다. 메모리 디바이스(540)는 아날로그 감지 신호를 저장하도록 구성된다. 메모리 디바이스(540)는 RRAM을 포함한다. 일부 실시예에서, 제1 전압 증폭기(535)는 감지된 전압 신호를 증폭하여 저항성 랜덤 액세스 메모리(540)의 저항 상태에 기초하여 아날로그 감지 신호를 생성하도록 구성된다. 예를 들어, 적분기 증폭기(532)에 의해 생성된 감지된 전압 신호는 약 1볼트 내지 약 3볼트일 수 있고, 저항성 랜덤 액세스 메모리(540)의 저항 상태는 10kΩ 내지 200kΩ 범위에 있을 수 있다. 제1 전압 증폭기(535)는 감지된 전압 신호를 아날로그 감지 신호로서 3V 내지 5V로 증폭할 수 있다. 일부 실시예에서, 저항성 랜덤 액세스 메모리(540)의 저항 상태에 따라, 제1 전압 증폭기(535)는 감지된 전압 신호를 증가 또는 감소시켜 RRAM(540)에 저장하기 위한 아날로그 감지 신호를 생성할 수 있다.
RRAM(540)은 디지털 모드, 아날로그 모드, 또는 혼합 디지털-아날로그 모드에서 동작할 수 있다. 도 5의 도시된 실시예에서, RRAM(540)은 아날로그 모드 또는 혼합 디지털-아날로그 모드에서 아날로그 감지 신호를 저장하도록 프로그래밍된다.
제2 증폭기(550)는 아날로그 감지 신호를 수신하기 위해 RRAM(540)에 결합되고, 디스플레이 보상 전압 신호(520)를 생성하기 위해 아날로그 감지 신호를 증폭하도록 구성되며, 이 아날로그 감지 신호는 디스플레이 픽셀(506)에 대한 데이터 신호를 생성하기 위해 디스플레이 패널(502)의 데이터 소스(518)에 의해 사용될 수 있다. 보상 방식에 따라, 제2 증폭기(550)는 아날로그 감지 신호의 진폭을 증가 또는 감소시켜 디스플레이 보상 전압 신호(520)를 생성할 수 있다.
출력 포트(560)는 제2 증폭기(550)에 결합되어 디스플레이 보상 전압 신호(520)를 디스플레이 패널(502)에 전송한다. 디스플레이 패널(502)의 데이터 소스(518)는 디스플레이 보상 전압 신호(520) 및 디스플레이 데이터 입력(518)을 수신하여 디스플레이 패널(502)의 디스플레이 픽셀(506)에 대한 데이터 신호를 생성한다.
DDIC(504)는 RRAM(540)이 DDIC(504)에 내장될 수 있기 때문에 효율적이고 빠른 보상 방식을 제공한다. DDIC(504)의 구성은 ADC 및 DAC를 포함하지 않아서 DDIC(504)의 비용을 절감할 수 있다. 또한, RRAM(540)의 각각의 메모리 셀은 기존의 메모리 디바이스보다 더 적은 수의 트랜지스터(들)로 구성될 수 있기 때문에, RRAM(540)은 더 적은 칩 면적을 소비하고, 따라서 DDIC(504)를 제조하는 비용을 절약한다. 또한, RRAM(540)은 비휘발성이어서 SRAM과 같은 기존 메모리보다 더 적은 전력을 사용한다. 본 명세서에 개시된 기술은 DDIC(504)에 향상된 성능과 감소된 비용을 제공한다.
특정 예시적인 실시예가 본 명세서에 제공되었지만, 예시적인 실시예에 대한 다양한 수정이 고려된다. 예를 들어, 일 실시예의 개별 구성요소는 다른 실시예의 구성요소와 결합될 수 있다. 일 실시예의 개별 구성요소는 이러한 생략이 본 발명의 정신과 일치하는 경우 생략될 수도 있다.
개시된 원리의 예 및 특징이 본 명세서에 설명되어 있지만, 개시된 실시예의 사상 및 범위를 벗어나지 않으면서 수정, 개조 및 기타 구현이 가능하다. 또한, "포함하는", "갖는", "함유하는" 및 "구비하는"이라는 단어 및 기타 유사한 용어는 의미가 등가이고, 이러한 단어 중 어느 하나 뒤에 오는 항목 또는 항목들이 이러한 항목 또는 항목들의 완전한 목록을 의미하는 것도 아니고 나열된 항목 또는 항목들로만 제한됨을 의미하는 것도 아니라는 점에서 개방형 용어인 것으로 의도된다. 또한 본 명세서 및 첨부된 청구범위에서 사용된 단수 요소 및 "상기" 요소는 문맥이 달리 명백하게 지시하지 않는 한, 복수의 요소를 포함한다는 점에 유의해야 한다.
본 명세서에 예시된 실시예는 이 기술 분야에 통상의 지식을 가진 자가 개시된 내용을 실시할 수 있도록 충분히 상세히 설명되었다. 본 발명의 범위를 벗어나지 않으면서 구조적 및 논리적 대체 및 변경이 이루어질 수 있도록 본 실시예로부터 다른 실시예가 사용되고 유도될 수 있다. 따라서, 상세한 설명은 본 발명을 제한하는 의미로 받아들여서는 안 되며, 다양한 실시예의 범위는 첨부된 청구범위, 및 이 청구범위에 부여된 전체 등가범위에 의해서만 한정된다.

Claims (20)

  1. 디스플레이 드라이버 집적 회로로서,
    디스플레이 패널에 대한 디스플레이 감지 신호를 수신하는 입력 포트;
    상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 나타내는 감지값을 저장하도록 구성된 저항성 랜덤 액세스 메모리;
    상기 감지값을 수신하기 위해 상기 저항성 랜덤 액세스 메모리에 결합되고, 상기 감지값에 기초하여, 상기 디스플레이 패널이 디스플레이 제어 신호를 수정할 수 있도록 하는 보상값을 결정하도록 구성된 디스플레이 보상 논리 회로; 및
    디스플레이 보상 전압 신호를 상기 디스플레이 패널에 전송하기 위해 상기 디스플레이 보상 논리 회로에 결합된 출력 포트로서, 상기 디스플레이 보상 전압 신호는 상기 보상값에 기초하여 생성되는, 상기 출력 포트
    를 포함하고, 디스플레이 드라이버 집적 회로.
  2. 제1항에 있어서,
    상기 디스플레이 보상 논리 회로에 결합되고, 상기 보상값을 상기 디스플레이 보상 전압 신호로 변환하도록 구성된 디지털-아날로그 변환기를 더 포함하는, 디스플레이 드라이버 집적 회로.
  3. 제2항에 있어서,
    상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 감지된 전압 신호로 변환하도록 구성된 적분기 증폭기를 더 포함하는, 디스플레이 드라이버 집적 회로.
  4. 제3항에 있어서,
    상기 적분기 증폭기에 결합되고, 상기 감지된 전압 신호를 상기 감지값으로 변환하도록 구성된 아날로그-디지털 변환기를 더 포함하는, 디스플레이 드라이버 집적 회로.
  5. 제3항에 있어서,
    상기 적분기 증폭기에 결합되고, 상기 감지된 전압 신호를 획득하고, 상기 감지된 전압 신호를 기준 전압 신호와 비교하고, 상기 저항성 랜덤 액세스 메모리에 저장하기 위해 비교에 기초하여 상기 감지값으로서 디지털값을 생성하도록 구성된 비교기를 더 포함하는, 디스플레이 드라이버 집적 회로.
  6. 제2항에 있어서,
    상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 획득하고, 상기 디스플레이 감지 신호를 기준 전류 신호와 비교하고, 상기 저항성 랜덤 액세스 메모리에 저장하기 위해 비교에 기초하여 상기 감지값으로서 디지털값을 생성하도록 구성된 전류 비교기를 더 포함하고, 상기 디스플레이 감지 신호는 상기 디스플레이 패널의 디스플레이 픽셀의 디스플레이-픽셀 구동 요소를 통해 흐르는 전류를 나타내는, 디스플레이 드라이버 집적 회로.
  7. 제2항에 있어서,
    상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 상기 저항성 랜덤 액세스 메모리에 저장하기 위한 상기 감지값으로 변환하도록 구성된 전류 아날로그-디지털 변환기를 더 포함하고, 상기 디스플레이 감지 신호는 상기 디스플레이 패널의 디스플레이 픽셀을 통해 흐르는 전류를 나타내는, 디스플레이 드라이버 집적 회로.
  8. 제1항에 있어서, 상기 디스플레이 감지 신호는 상기 디스플레이 패널의 디스플레이 픽셀 및 상기 디스플레이 픽셀에 결합된 디스플레이-픽셀 구동 요소를 통해 흐르는 전류를 나타내는, 디스플레이 드라이버 집적 회로.
  9. 디스플레이 드라이버 집적 회로로서,
    디스플레이 패널에 대한 디스플레이 감지 신호를 수신하는 입력 포트;
    상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 감지된 전압 신호로 변환하도록 구성된 적분기 증폭기;
    상기 적분기 증폭기에 결합되고, 상기 감지된 전압 신호를 증폭하여 아날로그 감지 신호를 생성하도록 구성된 제1 전압 증폭기;
    상기 제1 전압 증폭기에 결합되고, 상기 아날로그 감지 신호를 저장하도록 구성된 저항성 랜덤 액세스 메모리;
    상기 저항성 랜덤 액세스 메모리에 결합되고, 상기 아날로그 감지 신호를 증폭하여 디스플레이 보상 전압 신호를 생성하도록 구성된 제2 전압 증폭기; 및
    상기 디스플레이 보상 전압 신호를 상기 디스플레이 패널에 전송하기 위해 상기 제2 전압 증폭기에 결합된 출력 포트
    를 포함하는, 디스플레이 드라이버 집적 회로.
  10. 제9항에 있어서, 상기 제1 전압 증폭기는 상기 저항성 랜덤 액세스 메모리의 저항 상태에 기초하여 상기 아날로그 감지 신호를 생성하기 위해 상기 감지된 전압 신호를 증폭하도록 구성된, 디스플레이 드라이버 집적 회로.
  11. 디스플레이 디바이스로서,
    디스플레이 패널; 및
    상기 디스플레이 패널에 결합되어 상기 디스플레이 패널을 제어하는 디스플레이 드라이버 집적 회로
    를 포함하고, 상기 디스플레이 드라이버 집적 회로는,
    상기 디스플레이 패널에 대한 디스플레이 감지 신호를 수신하도록 구성된 입력 포트;
    상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 나타내는 감지값을 저장하도록 구성된 저항성 랜덤 액세스 메모리;
    상기 감지값을 수신하기 위해 상기 저항성 랜덤 액세스 메모리에 결합되고, 상기 감지값에 기초하여, 상기 디스플레이 패널이 디스플레이 제어 신호를 수정할 수 있도록 하는 보상값을 결정하도록 구성된 디스플레이 보상 논리 회로; 및
    디스플레이 보상 전압 신호를 상기 디스플레이 패널에 전송하기 위해 상기 디스플레이 보상 논리 회로에 결합된 출력 포트
    를 포함하고, 상기 디스플레이 보상 전압 신호는 상기 보상값에 기초하여 생성되는, 디스플레이 디바이스.
  12. 제11항에 있어서, 상기 디스플레이 드라이버 집적 회로는,
    상기 디스플레이 보상 논리 회로에 결합되고, 상기 보상값을 상기 디스플레이 보상 전압 신호로 변환하도록 구성된 디지털-아날로그 변환기를 더 포함하는, 디스플레이 디바이스.
  13. 제11항에 있어서, 상기 디스플레이 드라이버 집적 회로는,
    상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 감지된 전압 신호로 변환하도록 구성된 적분기 증폭기를 더 포함하는, 디스플레이 디바이스.
  14. 제13항에 있어서, 상기 디스플레이 드라이버 집적 회로는,
    상기 적분기 증폭기에 결합되고, 상기 감지된 전압 신호를 획득하고, 상기 감지된 전압 신호를 상기 저항성 랜덤 액세스 메모리에 저장하기 위한 상기 감지값으로 변환하도록 구성된 아날로그-디지털 변환기를 더 포함하는, 디스플레이 디바이스.
  15. 제13항에 있어서, 상기 디스플레이 드라이버 집적 회로는,
    상기 적분기 증폭기에 결합되고, 상기 감지된 전압 신호를 획득하고, 상기 감지된 전압 신호를 기준 전압 신호와 비교하고, 상기 저항성 랜덤 액세스 메모리에 저장하기 위한 감지값으로서 디지털값을 생성하도록 구성된 비교기를 더 포함하는, 디스플레이 디바이스.
  16. 제12항에 있어서, 상기 디스플레이 드라이버 집적 회로는,
    상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 획득하고, 상기 디스플레이 감지 신호를 기준 전류 신호와 비교하고, 상기 저항성 랜덤 액세스 메모리에 저장하기 위한 감지값으로서 디지털값을 생성하도록 구성된 전류 비교기를 더 포함하고, 상기 디스플레이 감지 신호는 상기 디스플레이 패널의 디스플레이 픽셀에 결합된 디스플레이-픽셀 구동 요소를 통해 흐르는 전류를 나타내는, 디스플레이 디바이스.
  17. 제12항에 있어서, 상기 디스플레이 드라이버 집적 회로는,
    상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 상기 저항성 랜덤 액세스 메모리에 저장하기 위한 감지값으로 변환하도록 구성된 전류 아날로그-디지털 변환기를 더 포함하고, 상기 디스플레이 감지 신호는 상기 디스플레이 패널의 디스플레이 픽셀을 통해 흐르는 전류를 나타내는, 디스플레이 디바이스.
  18. 제11항에 있어서, 상기 디스플레이 감지 신호는 상기 디스플레이 패널의 디스플레이 픽셀 및 상기 디스플레이 픽셀에 결합된 디스플레이-픽셀 구동 요소에 흐르는 전류를 나타내는, 디스플레이 디바이스.
  19. 디스플레이 디바이스로서,
    디스플레이 패널; 및
    상기 디스플레이 패널에 결합되어 상기 디스플레이 패널을 제어하는 디스플레이 드라이버 집적 회로
    를 포함하고, 상기 디스플레이 드라이버 집적 회로는,
    상기 디스플레이 패널에 대한 디스플레이 감지 신호를 수신하도록 구성된 입력 포트;
    상기 입력 포트에 결합되고, 상기 디스플레이 감지 신호를 감지된 전압 신호로 변환하도록 구성된 적분기 증폭기;
    상기 적분기 증폭기에 결합되고, 상기 감지된 전압 신호를 증폭하여 아날로그 감지 신호를 생성하도록 구성된 제1 전압 증폭기;
    상기 제1 전압 증폭기에 결합되고, 상기 아날로그 감지 신호를 저장하도록 구성된 저항성 랜덤 액세스 메모리;
    상기 저항성 랜덤 액세스 메모리에 결합되고, 상기 아날로그 감지 신호를 증폭하여 디스플레이 보상 전압 신호를 생성하도록 구성된 제2 전압 증폭기; 및
    상기 디스플레이 보상 전압 신호를 상기 디스플레이 패널에 전송하기 위해 상기 제2 전압 증폭기에 결합된 출력 포트
    를 포함하는, 디스플레이 디바이스.
  20. 제19항에 있어서, 상기 제1 전압 증폭기는 상기 저항성 랜덤 액세스 메모리의 저항 상태에 기초하여 상기 아날로그 감지 신호를 생성하기 위해 상기 감지된 전압 신호를 증폭하도록 구성된, 디스플레이 디바이스.
KR1020227011518A 2019-09-12 2020-08-12 임베디드 저항성 랜덤 액세스 메모리를 갖는 디스플레이 드라이버 집적 회로 및 이를 포함하는 디스플레이 디바이스 KR20220061176A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962899621P 2019-09-12 2019-09-12
US62/899,621 2019-09-12
PCT/US2020/045871 WO2021050191A1 (en) 2019-09-12 2020-08-12 Display driver integrated circuit having embedded resistive random access memory and display device having same

Publications (1)

Publication Number Publication Date
KR20220061176A true KR20220061176A (ko) 2022-05-12

Family

ID=74865825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227011518A KR20220061176A (ko) 2019-09-12 2020-08-12 임베디드 저항성 랜덤 액세스 메모리를 갖는 디스플레이 드라이버 집적 회로 및 이를 포함하는 디스플레이 디바이스

Country Status (5)

Country Link
US (1) US20220328000A1 (ko)
EP (1) EP4014226A4 (ko)
KR (1) KR20220061176A (ko)
CN (1) CN113454705A (ko)
WO (1) WO2021050191A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753562B1 (en) * 2003-03-27 2004-06-22 Sharp Laboratories Of America, Inc. Spin transistor magnetic random access memory device
CA2688870A1 (en) * 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US9837154B2 (en) * 2015-04-15 2017-12-05 Hewlett Packard Enterprise Development Lp Resistive random access memory (RRAM) system
US10388223B2 (en) * 2016-06-30 2019-08-20 Apple Inc. System and method for voltage and current sensing for compensation in an electronic display via analog front end
KR102511229B1 (ko) * 2016-07-14 2023-03-20 삼성전자주식회사 표시 패널 및 표시 패널의 구동 모듈
CN106328061B (zh) * 2016-10-14 2019-03-12 深圳市华星光电技术有限公司 Oled像素混合补偿电路及混合补偿方法

Also Published As

Publication number Publication date
CN113454705A (zh) 2021-09-28
EP4014226A1 (en) 2022-06-22
EP4014226A4 (en) 2022-10-12
US20220328000A1 (en) 2022-10-13
WO2021050191A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US10504432B2 (en) Display with light-emitting diodes
CN107657923B (zh) 像素电路的检测方法、显示面板的驱动方法、显示装置及像素电路
KR102389581B1 (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
US6853370B2 (en) Display device with electro-optical element activated from plural memory elements
JP4821029B2 (ja) アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
KR101267900B1 (ko) 노화보상을 갖는 디지털-드라이브 전계발광 디스플레이
US9552760B2 (en) Display panel
US10984729B2 (en) Gray-scale voltage generating circuit to control luminance of the display unit
US20080122759A1 (en) Active matrix display compensating method
CN102396020A (zh) 使用电容器耦合式光发射控制晶体管的显示装置
US20200273428A1 (en) Display device
US9129559B2 (en) Organic light emitting display device and driving method for the same
CN107633796A (zh) 显示装置和刷新显示装置产生的图像的方法
JP5021884B2 (ja) 表示駆動回路及びそれを用いた表示装置
US20080231566A1 (en) Minimizing dark current in oled display using modified gamma network
KR20220061176A (ko) 임베디드 저항성 랜덤 액세스 메모리를 갖는 디스플레이 드라이버 집적 회로 및 이를 포함하는 디스플레이 디바이스
US11776484B2 (en) Display device
US11908423B2 (en) Display device and method of driving the same
US11783760B2 (en) Pixel circuit and display panel
US20230129039A1 (en) Display device and driving method thereof
JP2009169364A (ja) ドライバ、電気光学装置、および電子機器
Nathan et al. 46.1: Invited Paper: a‐Si for AMOLED—Meeting the Performance and Cost Demands of Display Applications (Cell Phone to HDTV)

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right