KR20220056388A - Smart reference board device equipped with improved test reliability - Google Patents
Smart reference board device equipped with improved test reliability Download PDFInfo
- Publication number
- KR20220056388A KR20220056388A KR1020200140927A KR20200140927A KR20220056388A KR 20220056388 A KR20220056388 A KR 20220056388A KR 1020200140927 A KR1020200140927 A KR 1020200140927A KR 20200140927 A KR20200140927 A KR 20200140927A KR 20220056388 A KR20220056388 A KR 20220056388A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- unit
- reference voltage
- application processor
- power supply
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 56
- 230000015654 memory Effects 0.000 claims abstract description 59
- 230000008859 change Effects 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims abstract description 9
- 238000012546 transfer Methods 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000005086 pumping Methods 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract 1
- 238000012795 verification Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 238000004891 communication Methods 0.000 description 11
- 238000010248 power generation Methods 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
- G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0046—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00
- G01R19/0053—Noise discrimination; Analog sampling; Measuring transients
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16585—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 for individual pulses, ripple or noise and other applications where timing or duration is of importance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318321—Generation of test inputs, e.g. test vectors, patterns or sequences for combinational circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
- H02S50/00—Monitoring or testing of PV systems, e.g. load balancing or fault identification
- H02S50/10—Testing of PV devices, e.g. of PV modules or single PV cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/142—Energy conversion devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Life Sciences & Earth Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
본 발명은 레퍼런스 보드에 관한 것으로서, 더 상세하게는 테스트 신뢰성이 향상된 스마트 아이티 레퍼런스 보드에 관한 것이다.The present invention relates to a reference board, and more particularly, to a smart IT reference board with improved test reliability.
재생가능 에너지에 대한 수요가 증가함에 따라, 태양 전지와 태양전지 어레이의 생산도 크게 늘어나고 있는 추세이며, 현재는 계통 연계형으로 태양광 발전 시스템을 구축하고 있는 실정이다.As the demand for renewable energy increases, the production of solar cells and solar cell arrays is also increasing significantly, and currently, solar power generation systems are being built in a grid-connected type.
이와 같은 태양광 발전은, 반영구적으로 활용할 수 있고, 태양 전지를 사용해서 유지 보수가 간편하며, 무공해 태양 에너지원을 사용하는 점 등으로 미래의 대체 에너지원으로 각광 받고 있다. Such solar power generation is spotlighted as an alternative energy source in the future because it can be used semi-permanently, maintenance is simple using a solar cell, and uses a pollution-free solar energy source.
다만, 대용량의 태양광 전기를 생산하기 위해서는 넓은 지역에 많은 수의 태양광 패널이 설치되어야 하는데, 이러한 복수의 태양광 패널에 대한 세부적인 모니터링 없이는 태양광 발전이 적합한 성능으로 작동하고 있는지 또는 문제발생으로 태양광 발전의 효율성이 떨어지고 있는지 등을 파악할 수 없다.However, in order to produce large-capacity photovoltaic electricity, a large number of photovoltaic panels must be installed in a large area. Without detailed monitoring of these multiple photovoltaic panels, whether photovoltaic power generation is operating with appropriate performance or problems arise Therefore, it is not possible to determine whether the efficiency of solar power generation is declining.
따라서 효과적인 태양광 발전 시스템의 효율적인 운영을 보장하기 위해서는 태양광발전설비들에 대한 효율적인 모니터링의 필요성이 대두대고 있는 실정이다.Therefore, in order to ensure the efficient operation of an effective photovoltaic power generation system, the need for efficient monitoring of photovoltaic power generation facilities is emerging.
이러한 모니터링 동작을 수행하는 스마트 아이티 레퍼런스 보드는 고집적, 고성능 및 저전력화를 추구하고 있고, 고 집적화됨에 따라 내부 동작 전원 전위가 낮아지고 있다. 보드 또는 시스템이 정상적으로 동작하는지 또는 정상적인 데이터를 유지하는지를 판단하기 위해, 테스트를 통해 내부 전원 전위를 모니터링(monitoring)하고 원하는 전원 레벨로 포싱(forcing)하는 과정을 진행한다.The smart IT reference board that performs this monitoring operation pursues high integration, high performance and low power consumption, and as the integration increases, the internal operating power supply potential is decreasing. In order to determine whether the board or system operates normally or maintains normal data, a process of monitoring the internal power potential through a test and forcing to a desired power level is performed.
테스트 시 보드 또는 시스템의 파워-업 시퀀스(Power-up Sequence) 시행 중에 원래 인가되는 기준 전압보다 높은 레벨의 기준 전압이 인가되어 특정 레벨로 생성되어야 할 내부 전압이 특정 레벨 이상의 값을 갖게 되고, 그에 따라 회로의 동작 신뢰성을 잃게 되는 문제점이 발생할 수 있다.During the test, during the power-up sequence of the board or system, a reference voltage of a higher level than the originally applied reference voltage is applied, so that the internal voltage to be generated at a specific level has a value greater than or equal to a specific level, Accordingly, there may be a problem in that the operation reliability of the circuit is lost.
본 발명은 상기와 같은 기술적 과제를 해결하기 위해 제안된 것으로, 외부 구동 전압의 구동 동작 변화에 따라 기준 전압을 출력하는 레퍼런스 보드를 제공한다.The present invention has been proposed to solve the above technical problem, and provides a reference board that outputs a reference voltage according to a change in driving operation of an external driving voltage.
상기 문제점을 해결하기 위한 본 발명의 일 실시예에 따르면, 테스트 애플리케이션 실행과 같은 동작들을 위한 연산 동작을 수행하는 응용 프로세서와, 사용자 인터페이스를 위한 터치 패널을 구비하는 모바일 단말기와, 응용 프로세서의 주 메모리로 사용됨에 있어서 응용 프로세서의 인터페이스에 연결되는 모바일용 메모리와, 응용 프로세서에 의해 제어되고 응용 프로세서의 인터페이스에 탈부착 가능하도록 연결되는 적어도 하나 이상의 주변장치와, 외부 구동 전압의 구동 동작 변화에 따라 기준전압을 출력하는 기준전압 전달부를 포함하는 테스트 신뢰성 회로부를 포함하는 레퍼런스 보드가 제공된다.According to an embodiment of the present invention for solving the above problems, a mobile terminal including an application processor for performing arithmetic operations for operations such as execution of a test application, a touch panel for a user interface, and a main memory of the application processor A mobile memory connected to the interface of the application processor, at least one peripheral device controlled by the application processor and detachably connected to the interface of the application processor, and a reference voltage according to a change in the driving operation of the external driving voltage There is provided a reference board including a test reliability circuit unit including a reference voltage transfer unit for outputting .
또한, 본 발명에 포함되는 테스트 신뢰성 회로부는, 테스트 모드신호 및 적어도 하나 이상의 외부 구동 전압에 응답하여 상기 기준전압을 출력하는 기준전압 전달부와, 기준전압 전달부에서 출력되는 전압레벨이 소정의 레벨 이상일 때 펌핑전압을 생성하여 출력하는 펌핑전압 생성부를 포함하는 것을 특징으로 한다.In addition, the test reliability circuit unit included in the present invention includes a reference voltage transmitting unit that outputs the reference voltage in response to a test mode signal and at least one external driving voltage, and a voltage level output from the reference voltage transmitting unit is set to a predetermined level. It characterized in that it comprises a pumping voltage generator for generating and outputting a pumping voltage when the abnormality.
또한, 본 발명은 내부 회로부에 연결된 디커플링 캐패시터에 연결되어 저항값이 가변되면서 전원에 의한 공진 노이즈를 감소시키는 전원 노이즈 처리부를 더 포함하는 것을 특징으로 한다.In addition, the present invention is characterized in that it further includes a power supply noise processing unit connected to the decoupling capacitor connected to the internal circuit unit to reduce the resonance noise caused by the power supply while changing the resistance value.
또한, 본 발명에 포함되는 전원 노이즈 처리부는 전원 전압 및 접지 전압을 공급받는 내부 회로부와, 내부 회로부의 전원 전압의 입력부와 일단이 연결되는 디커플링 캐패시터와, 디커플링 커패시터의 타단과 접지 전압의 입력부 사이에 연결되어, 전원 전압 또는 접지 전원과 내부 회로부로 인입되는 전원 전압 또는 접지 전원 사이의 전압 레벨차가 최소가 되도록, 내부 회로부에 공급되는 전원 전압 또는 접지 전압에 대응하여 공진 노이즈를 감소시키는 저항값이 가변되는 가변 저항부를 포함하는 것을 특징으로 한다.In addition, the power supply noise processing unit included in the present invention includes an internal circuit unit receiving a power supply voltage and a ground voltage, a decoupling capacitor having one end connected to an input unit of the power supply voltage of the internal circuit unit, and the other end of the decoupling capacitor and an input unit of the ground voltage. The resistance value for reducing resonance noise is variable in response to the power supply voltage or the ground voltage supplied to the internal circuit unit so that the voltage level difference between the power supply voltage or the ground power source and the power supply voltage or the ground power input to the internal circuit unit is minimized. It is characterized in that it includes a variable resistance unit.
또한, 본 발명에 포함되는 가변 저항부는, 병렬로 연결된 복수의 저항 소자와, 복수의 저항 소자를 선택하는 스위칭 소자를 포함하는 것을 특징으로 한다.In addition, the variable resistor included in the present invention is characterized in that it includes a plurality of resistance elements connected in parallel and a switching element for selecting the plurality of resistance elements.
또한, 본 발명에 포함되는 복수의 저항 소자는, 드레인단이 디커플링 커패시터에 연결되고, 소스단이 접지 라인으로 연결되는 복수의 엔모스 트랜지스터와, 드레인단이 디커플링 커패시터에 연결되고, 소스단이 접지 라인으로 연결되며, 게이트단으로 전원전압이 인가되는 엔모스 트랜지스터를 포함하는 것을 특징으로 한다.In addition, the plurality of resistors included in the present invention include a plurality of NMOS transistors having a drain terminal connected to the decoupling capacitor, a source terminal connected to a ground line, a drain terminal connected to the decoupling capacitor, and a source terminal connected to the ground. It is characterized in that it includes an NMOS transistor connected by a line and to which a power supply voltage is applied to a gate terminal.
본 발명의 실시예에 따른 레퍼런스 보드는, 외부 구동 전압의 구동 동작 변화에 따라 기준 전압을 출력할 수 있어, 인가되는 기준 전압보다 높은 레벨의 기준 전압이 인가되어 특정 레벨로 생성되어야 할 내부 전압이 특정 레벨 이상의 값을 갖게 되는 것을 방지할 수 있다.The reference board according to the embodiment of the present invention can output a reference voltage according to a change in the driving operation of the external driving voltage, so that the internal voltage to be generated at a specific level is applied by applying a reference voltage higher than the applied reference voltage. It can be prevented from having a value above a certain level.
도 1은 원격측정 태양광 발전 테스트 시스템의 개념도
도 2는 스마트 아이티 레퍼런스 보드(1)의 구성도
도 3은 스마트 아이티 레퍼런스 보드(1)의 좀 더 상세한 구성도
도 4는 스마트 아이티 레퍼런스 보드(1)에 포함된 테스트 신뢰성 회로부(430)의 구성도
도 5는 테스트 신뢰성 회로부(430)의 기준전압 전달부(13)의 제1 실시예에 따른 회로도
도 6은 테스트 신뢰성 회로부(430)의 기준전압 전달부(13)의 제2 실시예에 따른 회로도
도 7은 테스트 신뢰성 회로부(430)의 기준전압 전달부(13)의 제3 실시예에 따른 회로도
도 8은 스마트 아이티 레퍼런스 보드(1)에 포함된 전원 노이즈 처리부(420)의 회로도
도 9는 전원 노이즈 처리부(420)의 감쇄부(421)의 제1 실시예
도 10은 전원 노이즈 처리부(420)의 감쇄부(421)의 제2 실시예1 is a conceptual diagram of a telemetry photovoltaic power generation test system
2 is a block diagram of the smart IT reference board (1)
3 is a more detailed configuration diagram of the smart IT reference board (1)
4 is a block diagram of the test
5 is a circuit diagram of the reference
6 is a circuit diagram of the reference
7 is a circuit diagram of the reference
8 is a circuit diagram of the power
9 is a first embodiment of the
10 is a second embodiment of the
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings in order to describe in detail enough that a person of ordinary skill in the art to which the present invention pertains can easily implement the technical idea of the present invention.
도 1은 원격측정 태양광 발전 테스트 시스템의 개념도이다.1 is a conceptual diagram of a telemetry photovoltaic power generation test system.
도 1을 참조하면, 많은 수의 태양광 패널이 설치되어 태양광을 전기 에너지로 변환하고 저장하는 시스템이 제안된다.Referring to FIG. 1 , a system in which a large number of photovoltaic panels are installed to convert sunlight into electrical energy and store it is proposed.
이러한 복수의 태양광 패널에 대한 세부적인 모니터링을 통해 태양광 발전이 적합한 성능으로 작동하고 있는지와, 태양광 발전의 효율성이 떨어지고 있는지 등을 모니터링 하기 위한 시스템이 구축되어야 한다.Through detailed monitoring of such a plurality of solar panels, a system for monitoring whether solar power generation is operating with appropriate performance and whether the efficiency of solar power generation is falling must be established.
즉, 특히 태양광 패널의 주위에 배치되는 환경을 계측하기 위한 센서모듈이 배치되는데, 예를 들면, 패널온도, 패널 주위 온도, 태양광, 습도, 풍량을 측정하기 위한 센서모듈이 필요하다.That is, in particular, a sensor module for measuring an environment disposed around a solar panel is disposed. For example, a sensor module for measuring panel temperature, panel ambient temperature, sunlight, humidity, and air volume is required.
복수의 센서모듈에서 측정된 데이터는 스마트 아이티 레퍼런스 보드(1)로 전달되어 처리되는데, 스마트 아이티 레퍼런스 보드(1)는 모바일 환경에 대응할 수 있는 개발보드로 정의된다.The data measured by the plurality of sensor modules are transmitted to and processed by the smart
개발보드에서는 새로운 AP, 메모리, 주변기기를 장착하고 테스트 할 수 있는 테스트 애플리케이션이 설치될 수 있으며, 안드로이드 또는 iOS 운영체제에 각각 대응하여 개발할 수 있도록 구성된다. On the development board, a test application that can install and test new APs, memory, and peripherals can be installed, and it is configured to be developed corresponding to the Android or iOS operating system, respectively.
이하, 스마트 아이티 레퍼런스 보드(1)에 대해서 상세히 설명하기로 한다.Hereinafter, the smart
도 2는 스마트 아이티 레퍼런스 보드(1)의 구성도이고, 도 3은 스마트 아이티 레퍼런스 보드(1)의 좀 더 상세한 구성도이다.FIG. 2 is a configuration diagram of the smart
도 2 및 도 3을 참조하면, 스마트 아이티 레퍼런스 보드(1)는 호환성 테스트를 명령하기 위한 주변장치들이 터치패널(163) 형태로 구비되고,2 and 3, the smart
모바일용 메모리(130)와, 비휘발성 메모리(플레시 메모리, 130a)가 부착될 수 있는 구조로 형성된다.It is formed in a structure to which the
또한, 음성인식모듈(161),통신모듈(165) 등이 응용 프로세서(110)의 인터페이스에 탈부착 가능하도록 구성된다.In addition, the
스마트 아이티 레퍼런스 보드(1)는 모바일 단말기(100)에 새로운 응용 프로세서(Application Processor, AP)와, 새로운 모바일용 메모리가 적용될 경우, 응용 프로세서(Application Processor, AP)와 모바일용 메모리(130), 음성인식모듈(161), 통신모듈(165) 사이의 호환성 테스트를 진행할 수 있다.The smart
따라서 응용 프로세서(Application Processor, AP)와 모바일용 메모리(130), 터치 패널(163), 음성인식모듈(161), 통신모듈(165) 사이에 신뢰성 있는 호환성 테스트를 진행할 수 있도록,각 부품이 각각 탈부착 가능하도록 구성된다.Therefore, in order to conduct a reliable compatibility test between the application processor (AP), the
즉, 응용 프로세서(110)는 다양한 종류의 모바일용 메모리가 장착될 수 있다.That is, the
예를 들어 응용 프로세서(110)가 새로 출시될 경우, 해당 응용 프로세서(110)는 LPDDR4(Low Power DDR4) 규격을 만족하는 모바일 메모리와, LPDDR3(Low Power DDR3) 규격을 만족하는 모바일 메모리를 선택적으로 적용할 수 있다.For example, when the
모바일용 메모리(130)는 DDR3, DDR4의 규격을 만족하더라도, 제조회사마다의 특성이 존재할 수 있으므로, 새로운 응용 프로세서(110)를 포함하는 모바일 단말기(100)는, 대량 양산 전에 적용하고자 하는 모바일용 메모리(130)의 실장 테스트를 진행하여야 한다.Even if the
따라서 본 실시예의 스마트 아이티 레퍼런스 보드(1)에서, 모바일용 메모리(130) 및 비휘발성 메모리(플레시 메모리, 130a)는 인터포저(Interposer) 또는 소켓(Socket)을 통해 응용 프로세서(110)의 인터페이스와 연결되도록 구성된다.Therefore, in the smart
참고적으로 본 실시예에서는 모바일용 메모리(130)의 호환성 테스트를 진행하는 방식을 주로 설명하고 있으나, 동일한 방식으로 다양한 크기, 다양한 규격 및 여러 제조회사의 비휘발성 메모리(플레시 메모리, 130a) 및 EMMC(Embedded MultiMediaCard), 음성인식모듈(161), 통신모듈(165)의 호환성 테스트를 진행할 수도 있을 것이다.For reference, in this embodiment, the method of performing the compatibility test of the
참고적으로 음성인식모듈(161)에서 음성인식을 진행하는 방법은 인식대상에 대한 음성인식이 실패할 때마다, 인식대상에 대해 입력된 사용자의 음성에 대한 사용자 발음정보들을 저장하는 단계와, 저장된 사용자 발음정보들 중 빈도가 가장 높은 사용자 발음정보를 인식대상에 대해 매칭하는 단계를 포함할 수 있다. 이를 통해 특이한 발음정보를 가진 사용자의 언어를 파악할 수 있다. 또한, 음성인식모듈(161)은 연령, 성별과 선택된 요일 및 선택된 시간대에 따라 각각 구분된 복수의 음성인식모드 중 선택된 어느 하나의 음성인식모드로 동작할 수 있다.For reference, the method for performing voice recognition in the
상술한 바와 같이, 스마트 아이티 레퍼런스 보드(1)는 모바일 단말기(100), 모바일용 메모리(130), 메모리 전원공급부(210), 음성인식모듈(161), 통신모듈(165), 테스트 신뢰성 회로부(430), 전원 노이즈 처리부(420)를 포함하여 구성된다.As described above, the smart
모바일 단말기(100)는 테스트 애플리케이션 실행과 같은 동작들을 위한 연산 동작을 수행하는 응용 프로세서(110)와, 사용자 인터페이스를 위한 터치 패널(163)을 구비한다.The
모바일용 메모리(130)는 응용 프로세서(110)의 주 메모리로 사용되는데, 응용 프로세서(110)의 인터페이스에 탈부착 가능하도록 연결된다. 예를 들면, 모바일용 메모리(130)는 인터포저(Interposer) 또는 소켓(Socket)을 통해 응용 프로세서(110)의 인터페이스에 탈부착 가능하도록 연결될 수 있다.The
메모리 전원공급부(210)는 테스트 애플리케이션의 제어에 따라 모바일용 메모리(130)에 공급되는 구동전원의 전압레벨을 조절하도록 동작한다.The memory
참고적으로, 메모리 전원공급부(210)가 복수개 구비되고, 전원공급부의 동작 상태에 따라 메모리 테스트에서의 전원 경보를 경보 모드와 차단 모드로 이원화하여 제어함으로써, 다수의 전원 공급부들 중 일부에 이상이 있는 경우에도 테스트 과정의 중단없이 계속하여 메모리를 테스트를 진행할 수 있도록 구성될 수 있다.For reference, a plurality of memory
즉, 예를 들면, 복수 개의 메모리 전원 공급부의 각 출력단에는 역류 방지 다이오드가 구비되고, 복수 개의 메모리 전원 공급부의 동작 상태를 감지하고 감지된 각 전원 공급부의 동작 상태를 나타내기 위한 신호를 생성하는 감지부가 구비되고, 각 전원 공급부의 동작 상태 신호에 기초하여 테스트 시스템의 전원 상태를 정상 모드, 경보모드 및 차단 모드로 구분하여 제어하는 제어로직을 구비하고, 테스트 시스템의 전원 상태 및 각 전원 공급부의 동작 상태를 나타내는 출력부를 구비할 수 있다.That is, for example, a backflow prevention diode is provided at each output terminal of the plurality of memory power supplies, and sensing to detect the operation state of the plurality of memory power supplies and generate a signal for indicating the detected operation state of each power supply The unit is provided and has a control logic for classifying and controlling the power state of the test system into a normal mode, an alarm mode and a cut-off mode based on the operation state signal of each power supply unit, the power state of the test system and the operation of each power supply unit An output unit indicating a state may be provided.
부품 테스트 애플리케이션은 스토리지(140) 또는 ROM(150)에 저장될 수 있으며,The part test application may be stored in
모바일 단말기(100)가 부팅될 때, 모바일용 메모리(130)에 로드된 후 응용 프로세서(110)에 의해 엑세스되면서 테스트 동작이 진행된다.When the
테스트 애플리케이션의 동작과정은 터치 패널(163)에 표시되므로, 사용자가 터치 패널(163)을 통해 테스트 애플리케이션의 테스트 과정을 제어하거나, 테스트 절차를 변경할 수 있다.Since the operation process of the test application is displayed on the
참고적으로, 모바일 단말기(100)는 컴퓨터, 휴대용 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA, 포터블(portable) 컴퓨터, 웹 태블릿(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), 디지털 카메라(digital camera), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 컴퓨팅 시스템들 중 적어도 하나를 포함할 수 있는데, 본 실시예에서는 스마트폰(smart phone, 모바일 단말기) 형태의 단말기라고 가정하고 설명하기로 한다.For reference, the
모바일 단말기(100)가 정상적으로 동작하기 위해서는, 모바일용 메모리(130)가 장착되어야 하는데, 본 실시예에서 모바일용 메모리(130)는 모바일 단말기(100)의 외부에서 탈부착 가능하도록 장착되어, 모바일용 메모리(130)가 모바일 단말기(100)와 호환되는 인터페이스에 연결되도록 구성된다.In order for the
모바일 단말기(100)의 응용 프로세서(110)는 모바일 단말기(100)의 제반 동작을 제어할 수 있다. 예를 들어, 응용 프로세서(110)는 모바일 단말기(100)의 부팅, 무결성 검증, 애플리케이션 실행 등과 같은 동작들을 위한 연산 동작을 수행할 수 있다.The
예시적으로, 응용 프로세서(110)는 단말기 무결성 검증부(DIV; Device Integrity Verifier)를 포함할 수 있다. 단말기 무결성 검증부(DIV)는 메모리(130)로 적재(load)되거나 또는 메모리(130)로부터 엑세스(access)되는 시스템 컴포넌트들, 응용 프로세서(110)에 의해 실행되는 애플리케이션 파일들, 애플리케이션을 실행하는데 요구되는 시스템 클래스들의 무결성 값을 추출하여 보안 장치(120)로 전송할 수 있다. For example, the
더욱 상세한 예로서, 단말기 무결성 검증부(DIV)는 실행 파일들, 라이브러리 파일들, 시스템 모듈, 시스템 데몬 등의 무결성 값을 추출할 수 있다. 예시적으로, 단말기 무결성 검증부(DIV)는 검증 대상 파일들의 바이트 값을 해시(hash)하여 무결성 값을 추출할 수 있다. 예시적으로, 단말기 무결성 검증부(DIV)는 모바일 단말기(100)의 부팅 단계 또는 실행 단계에 따라 또는 검증 대상에 따라 다른 검증 정책을 기반으로 무결성 검증 동작을 수행할 수 있다. As a more detailed example, the terminal integrity verification unit (DIV) may extract integrity values of executable files, library files, system modules, system daemons, and the like. For example, the terminal integrity verifier (DIV) may extract the integrity value by hashing the byte values of the verification target files. For example, the terminal integrity verifier (DIV) may perform an integrity verification operation based on a different verification policy according to a booting step or an execution step of the
예시적으로, 단말기 무결성 검증부(DIV)는 소프트웨어 형태, 하드웨어 형태, 또는 그것들의 조합의 형태로 구현될 수 있다. 또한, 하드웨어는 전기/전자 회로, 프로세서, 컴퓨터, 집적 회로, 집적회로 코어들, 멤즈((MEMS; microelectromechanical system), 수동 소자들, 또는 그것들의 조합일 수 있다. Exemplarily, the terminal integrity verification unit (DIV) may be implemented in the form of software, hardware, or a combination thereof. Further, the hardware may be an electrical/electronic circuit, a processor, a computer, an integrated circuit, integrated circuit cores, a microelectromechanical system (MEMS), passive components, or a combination thereof.
소프트웨어는 기계 코드, 프로그램 명령어, 펌웨어, 임베디드 코드, 애플리케이션 소프트웨어, 또는 그것들의 조합일 수 있다. 소프트웨어 형태로 구현되는 단말기 무결성 검증부(DIV)는 응용 프로세서(110) 내의 캐시 메모리에 저장되고, 응용 프로세서(110)에 의해 구동될 수 있다.The software may be machine code, program instructions, firmware, embedded code, application software, or a combination thereof. The terminal integrity verification unit (DIV) implemented in the form of software may be stored in a cache memory in the
보안 장치(120)는 응용 프로세서(110)의 단말기 무결성 검증부(DIV)로부터 무결성 값을 수신하고, 수신된 무결성 값에 대한 무결성 검증을 수행할 수 있다. 예를 들어, 보안 장치(120)는 모바일 단말기(100)에서 사용되는 검증 대상(예를 들어, 시스템 컴포넌트, 애플리케이션, 시스템 클래스 등) 각각에 대한 무결성 관련 데이터 또는 키 값을 포함할 수 있다. The
보안 장치(120)는 단말기 무결성 검증부(DIV)의 요청에 따라 무결성 값을 수신하고, 수신된 무결성 값 및 관련 데이터를 기반으로 무결성 검증 동작을 수행한다. 보안 장치(120)는 검증 결과를 단말기 무결성 검증부(DIV)로 전송할 수 있다.The
보안 장치(120) 및 응용 프로세서(110)는 신뢰성이 보장되는 통신 채널 또는 보안 채널(Secure Channel)을 기반으로 통신할 수 있다. 예시적으로, 통신 채널은 암호화된 시리얼 통신 채널일 수 있다. 또한, 보안 장치(120)는 시스템-온-칩(SoC; System on Chip) 형태로 제공될 수 있다. 보안 장치(120)는 하나의 집적 회로에 내장되어 하나의 칩, 하나의 모듈, 또는 하나의 카드 형태로 구현될 수 있다. 예시적으로, 보안 장치(120)는 응용 프로세서(110) 내에 포함될 수 있다. The
또한, 보안 장치(120)는 무결성 검증에 필요한 최소한의 하드웨어 및 소프트웨어의 조합으로 구현될 수 있다. 예를 들어, 보안 장치(120)는 무결성 검증에 필요한 암호화, 복호화, 키 관리, 해시 등과 같은 알고리즘을 수행하기 위한 계산용 프로세서로 구현될 수 있다.In addition, the
메모리(130)는 모바일 단말기(100) 또는 응용 프로세서(110)의 동작 메모리, 주 메모리, 버퍼 메모리, 또는 캐시 메모리로써 사용될 수 있다. 메모리(130)는 SRAM, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, SRAM, PRAM, RRAM, MRAM 등과 같은 랜덤 액세스 메모리 장치들을 포함할 수 있다. The
응용 프로세서(110)에 의해 사용되는 파일들은 메모리(130)에 로드되고, 메모리(130)에 저장된 파일들은 응용 프로세서(110)에 의해 엑세스될 수 있다. 메모리(130)는 응용 프로세서(110)의 캐시 메모리일 수도 있다.Files used by the
스토리지(140)는 모바일 단말기(100)에서 사용되는 정보, 데이터, 또는 파일들을 저장할 수 있다. 예를 들어, 스토리지(140)는 모바일 단말기(100)에서 사용되는 애플리케이션 실행 파일, 부트-로더, 커널 이미지, 운영 체제 구동 파일 등과 같은 다양한 데이터를 저장할 수 있다. 예시적으로, 스토리지(140)는 하드 디스크, 플래시 메모리와 같은 대용량의 불휘발성 메모리 장치들을 포함할 수 있다.The
ROM(150)은 모바일 단말기(100)가 동작하는데 요구되는 다양한 정보 또는 프로그램 코드들을 펌웨어 형태로 저장할 수 있다. 예를 들어, ROM(150)은 모바일 단말기(100)가 부팅하는데 요구되는 부팅 제어 코드를 포함할 수 있다. 예시적으로, ROM(150)에 저장된 데이터 또는 프로그램 코드는 변경 불가능한 데이터 또는 프로그램 코드이며, 무결성이 검증된 데이터 또는 프로그램 코드일 수 있다.The
주변 장치들(160)은 응용 프로세서(110)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 주변장치들(160)은 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스나, LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.The
또한, 주변 장치들(160)은 그래픽 연산부(GPU), GPS, 심박 센서, 카메라, 통신 모듈, 근조도 센서, CIS(cmos image sensor) 카메라 모듈, 터치 패널, EMMC(Embedded MultiMediaCard), 음성인식모듈(161), 통신모듈(165) 등과 같은 장치들을 포함할 수 있다.In addition, the
원격측정 태양광 발전 테스트 시스템의 환경계측센서보드(310)로부터의 데이터는 통신모듈(165)로 수신되고, 해당 데이터는 테스트 애플리케이션에서 처리되어 터치 패널(163)에 표시된다.Data from the environmental
한편, 스마트 아이티 레퍼런스 보드는 고집적, 고성능 및 저전력화를 추구하고 있고, 고 집적화됨에 따라 내부 동작 전원 전위가 낮아지고 있다. 보드 또는 시스템이 정상적으로 동작하는지 또는 정상적인 데이터를 유지하는지를 판단하기 위해, 테스트를 통해 내부 전원 전위를 모니터링(monitoring)하고 원하는 전원 레벨로 포싱(forcing)하는 과정을 진행한다.On the other hand, the smart IT reference board is pursuing high integration, high performance and low power consumption, and as the integration increases, the internal operating power supply potential is decreasing. In order to determine whether the board or system operates normally or maintains normal data, a process of monitoring the internal power potential through a test and forcing to a desired power level is performed.
테스트 시 보드 또는 시스템의 파워-업 시퀀스(Power-up Sequence) 시행 중에 원래 인가되는 기준 전압보다 높은 레벨의 기준 전압이 인가되어 특정 레벨로 생성되어야 할 내부 전압이 특정 레벨 이상의 값을 갖게 되고, 그에 따라 회로의 동작 신뢰성을 잃게 되는 문제점이 발생할 수 있다.During the test, during the power-up sequence of the board or system, a reference voltage of a higher level than the originally applied reference voltage is applied, so that the internal voltage to be generated at a specific level has a value greater than or equal to a specific level, Accordingly, there may be a problem in that the operation reliability of the circuit is lost.
따라서 제안된 레퍼런스 보드(1)는 테스트 신뢰성 회로부(430)를 포함한다.Therefore, the proposed
테스트 신뢰성 회로부(430)는 외부 구동 전압(EXT_VDD)의 구동 동작 변화에 따라 기준전압(VREF)을 출력한 후, 펌핑전압(VPP)을 생성한다. 생성된 펌핑전압(VPP)은 메모리(130) 등과 같은 메모리 모듈의 구동전원으로 사용될 수 있다. The test
도 4는 스마트 아이티 레퍼런스 보드(1)에 포함된 테스트 신뢰성 회로부(430)의 구성도이다.4 is a configuration diagram of the test
도 4를 참조하면, 테스트 신뢰성 회로부(430)는 기준전압 전달부(13)와, 펌핑전압 생성부(15)를 포함하여 구성된다.Referring to FIG. 4 , the test
기준전압 전달부(13)는 테스트 모드신호(T_MODE) 및 적어도 하나 이상의 외부 구동 전압(EXT_VDD)에 응답하여 입력받은 기준전압(VREF1)을 출력 기준전압(VREF_OUT)으로서 출력한다.The reference
펌핑전압 생성부(15)는 기준전압 전달부(13)에서 출력되는 전압레벨이 소정의 레벨 이상일 때 펌핑전압(VPP)을 생성하여 출력한다. 펌핑전압(VPP)은 메모리(130), 메모리 전원 공급부(210) 등에 공급될 수 있다. 도면에 미도시 되었으나, 펌핑전압 생성부(15)는 출력 기준전압(VREF_OUT)에 따라 인에이블 신호를 생성하는 레벨 감지부와, 인에이블 신호에 응답하여 동작하는 오실레이터와, 오실레이터의 출력신호에 응답하여 전하펌핑 동작을 수행하는 펌핑부를 포함할 수 있다.The pumping
도 5는 테스트 신뢰성 회로부(430)의 기준전압 전달부(13)의 제1 실시예에 따른 회로도이다.5 is a circuit diagram of the reference
도 5를 참조하면, 기준전압 전달부(13)는 외부 구동 전압(EXT_VDD1)의 동작 전원에 따라 제1 기준전압(VREF1)을 입력받아 출력 기준전압(VREF_OUT)을 출력하는 것으로, 제1 버퍼부(122a), 제2 버퍼부(124a) 및 전달부(126a)를 포함한다.Referring to FIG. 5 , the reference
제1 버퍼부(122a)는 입력된 제1 기준전압(VREF1)의 레벨과 외부 구동 전압(EXT_VDD1)을 비교하고, 비교에 의해 출력된 제1 기준전압(VREF1)을 제2 외부 구동 전압(EXT_VDD2)의 동작 전원에 따라 출력한다. 이때, 제1 버퍼부(122a)는 커런트 미러형으로 연결되는 피모스 트랜지스터(T11, T12)로 설계된 차동 증폭기로 설계될 수 있다.The
제2 버퍼부(124a)는 입력된 제1 기준전압(VREF1)의 레벨과 제3 외부 구동 전압(EXT_VDD3)을 비교하고, 비교에 의해 입력된 제1 기준전압(VREF1)이 출력되지 않도록 한다. 이때, 제2 버퍼부(124a)는 커런트 미러형으로 연결되는 피모스 트랜지스터(T13, T14)로 설계된 차동 증폭기로 설계될 수 있다.The
전달부(126a)는 입력되는 테스트 모드신호(T_MODE)의 레벨이 활성화되면 제1 기준전압(VREF1)을 출력 기준전압(VREF_OUT)으로서 출력하여 포싱(forcing)할 수 있고, 입력되는 테스트 모드신호(T_MODE)의 레벨이 비활성화되면 제1 기준전압(VREF1)이 출력되지 않도록 한다. 전달부(126a)는 트랜스미션 게이트(M11)로 설계하는 것이 바람직하다.When the level of the input test mode signal T_MODE is activated, the
본 발명의 제1 실시예에 따른 기준전압 전달부(13)는 제1 기준전압(VREF1)이 외부 구동 전압(EXT_VDD1, EXT_VDD2, EXT_VDD3)들보다 먼저 인가되더라도, 테스트 모드신호(T_MODE)의 레벨에 응답하여 제1 기준전압(VREF1)을 활성화시킴과 동시에, 외부 구동 전압(EXT_VDD1, EXT_VDD2, EXT_VDD3)의 동작 전원에 응답하여 출력시킨다.Even if the first reference voltage VREF1 is applied before the external driving voltages EXT_VDD1, EXT_VDD2, and EXT_VDD3, the reference
따라서 제1 기준전압(VREF1)이 외부 구동 전압(EXT_VDD1, EXT_VDD2, EXT_VDD3)보다 먼저 인가되거나, 파워-업 시퀀스시 제1 기준전압(VREF1)의 로딩이 외부 구동 전압(EXT_VDD1, EXT_VDD2, EXT_VDD3)의 로딩보다 먼저 완료되었다고 하더라도, 기준전압 전달부(13)를 통해 제1 기준전압(VREF1)이 외부 구동 전압(EXT_VDD1, EXT_VDD2, EXT_VDD3)의 전압 동작에 따라 출력되기 때문에, 펌핑전압(VPP)이 외부 구동 전압(EXT_VDD)에 의존하여 설정치 이상 증대되지 않는다.Accordingly, when the first reference voltage VREF1 is applied before the external driving voltages EXT_VDD1, EXT_VDD2, and EXT_VDD3 or when the power-up sequence is performed, the loading of the first reference voltage VREF1 causes the external driving voltages EXT_VDD1, EXT_VDD2, and EXT_VDD3 to be applied. Even if the loading is completed before loading, since the first reference voltage VREF1 is output according to the voltage operation of the external driving voltages EXT_VDD1, EXT_VDD2, and EXT_VDD3 through the reference
도 6은 테스트 신뢰성 회로부(430)의 기준전압 전달부(13)의 제2 실시예에 따른 회로도이다.6 is a circuit diagram of the reference
도 6을 참조하면, 제2 실시예에 따른 기준전압 전달부(13)는 외부 구동 전압(EXT_VDD11, EXT_VDD12)의 동작 전원에 따라 제1 기준전압(VREF)을 출력하는 것으로, 제1 버퍼부(122b), 제2 버퍼부(124b), 제1 선택부(128a), 제2 선택부(128b) 및 전달부(126b)를 포함한다. 이때, 제1 버퍼부(122b), 제2 버퍼부 (124b) 및 전달부(126b)는 도 5에 도시된 제1 버퍼부(122a), 제2 버퍼부 (124a) 및 전달부(126a)와 동일한 것으로써, 각 구성의 중복된 설명은 생략하고, 제1 및 제2 선택부(128a, 128b)에 대해서 설명하기로 한다.Referring to FIG. 6 , the reference
제1 선택부(128a)는 노드(N13)가 로우 레벨이 되면 제1 기준전압(VREF1)이 출력되도록 도통된다. 이때, 제1 선택부(128a)는 트랜스미션 게이트(M12)를 이용한다. 제2 선택부(128b)는 노드(N16)가 하이 레벨을 가지면 제1 기준전압(VREF1)이 출력되지 않도록 도통되지 않는다.The
따라서 제1 기준전압(VREF1)이 외부 구동 전압(EXT_VDD11, EXT_VDD12)보다 먼저 인가되거나, 파워-업 시퀀스시 제1 기준전압(VREF1)의 로딩이 외부 구동 전압(EXT_VDD11, EXT_VDD12)의 로딩보다 먼저 완료되었다고 하더라도, 기준전압 전달부(13)를 통해 제1 기준전압(VREF1)이 외부 구동 전압(EXT_VDD11, EXT_VDD12)의 전압 동작에 따라 출력되기 때문에, 펌핑전압(VPP)이 외부 구동 전압(EXT_VDD)에 의존하여 설정치 이상 증대되지 않는다.Accordingly, the first reference voltage VREF1 is applied before the external driving voltages EXT_VDD11 and EXT_VDD12 or the loading of the first reference voltage VREF1 is completed before the loading of the external driving voltages EXT_VDD11 and EXT_VDD12 during the power-up sequence. Even when the first reference voltage VREF1 is output according to the voltage operation of the external driving voltages EXT_VDD11 and EXT_VDD12 through the reference
도 7은 테스트 신뢰성 회로부(430)의 기준전압 전달부(13)의 제3 실시예에 따른 회로도이다.7 is a circuit diagram of the reference
도 7을 참조하면, 제3 실시예에 따른 기준전압 전달부(13)는 기준 전압 버퍼부(127)와 전압 전달부(129)를 포함한다.Referring to FIG. 7 , the reference
기준 전압 버퍼부(127)는 내부에서 생성된 기준 구동 전압(IN_VDD)과 외부 구동 전압(EXT_VDD)의 레벨을 비교하고, 기준 구동 전압(IN_VDD)의 레벨이 하이 레벨인 경우에만 기준 구동 전압(IN_VDD)의 구동 전압을 전압 전달부(129)로 출력한다.The reference
전압 전달부(129)는 기준 구동 전압(IN_VDD)이 하이 레벨인 경우에만 제1 기준전압(VREF1)을 출력 기준전압(VREF_OUT)으로서 출력시켜 포싱한다. 여기에서 전압 전달부(129)는 엔모스 트랜지스터(T25)로 설계되는 것이 바람직하다.The
따라서 제1 기준전압(VREF1)이 외부 구동 전압(EXT_VDD)보다 먼저 인가되었다고 하더라도, 외부 구동 전압(EXT_VDD)의 동작 전원에 따라 제1 기준전압(VREF)을 새로운 출력 기준전압(VREF_OUT)으로 생성하여 출력하기 때문에, 펌핑전압(VPP)아 원하는 레벨 이상으로 증대되지 않도록 할 수 있다.Therefore, even if the first reference voltage VREF1 is applied before the external driving voltage EXT_VDD, the first reference voltage VREF is generated as a new output reference voltage VREF_OUT according to the operating power of the external driving voltage EXT_VDD. Because of the output, it is possible to prevent the pumping voltage VPP from increasing beyond a desired level.
한편, 최근 전자기기 시스템의 고기능, 고속 동작에 대응하기 위해, 반도체 집적회로가 복잡해지고 또한 회로의 동작 속도도 빨라지고 있다. 반도체 소자를 구성하는 회로가 복잡해짐에 따라 기생 커패시턴스, 기생 인덕턴스, 기생 저항 등이 증가하고 있고, 그로 인하여 내부 회로부로 안정된 전원전압을 공급하기 위한 전원전압 배선의 노이즈 대책이 중요한 문제로 대두되고 있다.Meanwhile, in order to cope with high-function and high-speed operation of electronic device systems in recent years, semiconductor integrated circuits have become more complex and the operation speed of the circuits is also increasing. As circuits constituting semiconductor devices become more complex, parasitic capacitance, parasitic inductance, and parasitic resistance are increasing. Therefore, noise countermeasures for power supply voltage wiring to supply stable power voltage to internal circuits are emerging as an important issue. .
따라서 제안된 스마트 아이티 레퍼런스 보드(1)는 전원 노이즈 처리부(420)를 포함한다. 전원 노이즈 처리부(420)는 디커플링 캐패시터에 연결되어 저항값이 가변되면서 전원에 의한 공진 노이즈를 감소시키는 역할을 수행한다.Therefore, the proposed smart
도 8은 스마트 아이티 레퍼런스 보드(1)에 포함된 전원 노이즈 처리부(420)의 회로도이다.8 is a circuit diagram of the power
도 8을 참조하면, 전원 노이즈 처리부(420)는 내부 회로부와 , 전원(VDD) 라인 및 접지(VSS) 라인을 통해 회로부로 전원전압을 공급하기 위해 내부 회로부와 전기적으로 접속되는 전원전압 공급 패드(VDD Pad) 및 접지전압 공급 패드(VSS Pad)와, 내부 회로부와 병렬 접속되며, 내부 회로부와 전원전압 공급 패드(VDD Pad)를 연결하는 전원(VDD) 라인에 연결되는 디커플링 커패시터(Cde-cap) 및 가변 저항부(R)를 포함한다.Referring to FIG. 8, the power
참고적으로 내부 회로부는 주변장치 및 메모리 장치를 모두 지칭하는 것이나, 본 실시예에서는 전원 노이즈의 영향을 많이 받는 모바일용 메모리(130)라고 가정하고 설명한다.For reference, the internal circuit unit refers to both a peripheral device and a memory device, but in the present embodiment, it is assumed that the
내부 회로부가 있는 위치에서의 전압의 값은 동일 위치에서의 임피던스 값과 회로가 소모하는 동작 전류의 곱으로 표현할 수 있으므로, 회로가 소모하는 전류가 정해져 있다면 결국 전압의 변동폭은 임피던스 값의 크기에 비례하며, 디커플링 커패시터(Cde-cap)의 기생 저항(Rde-cap) 값이 커질수록 공진에서의 임피던스 값은 작아진다.Since the voltage value at the location where the internal circuit is located can be expressed as the product of the impedance value at the same location and the operating current consumed by the circuit, if the current consumed by the circuit is determined, eventually the voltage fluctuation is proportional to the size of the impedance value. and, as the parasitic resistance Rde-cap of the decoupling capacitor Cde-cap increases, the impedance value at resonance decreases.
이러한 결과는 기생 저항(Rde-cap) 값이 클수록 공진에서의 손실이 커지기 때문에 나타나는 현상이며, 메탈 저항(Rdie) 값이 큰 경우에도 유사한 결과를 얻을 수 있게 되지만, 메탈 저항(Rdie) 값이 커지면 DC 전류에 의한 전압 강하가 커지게 되므로 바람직하지 않다.This result is a phenomenon that occurs because the loss in resonance increases as the value of the parasitic resistance (Rde-cap) increases. Similar results can be obtained even when the value of the metal resistance (Rdie) is large, but when the value of the metal resistance (Rdie) increases, Since the voltage drop by DC current becomes large, it is unpreferable.
따라서 본 발명에서는 디커플링 커패시터(Cde-cap)에 직렬 가변 저항부(R)를 연결하여, 디커플링 커패시터(Cde-cap)의 기생 저항(Rde-cap) 값이 커질때와 마찬가지로 공진에서의 임피던스 값을 감소시켜, 공진으로 인한 전압 강하를 제한한다.Therefore, in the present invention, by connecting the series variable resistor R to the decoupling capacitor Cde-cap, the impedance value at resonance is increased similarly to when the parasitic resistance Rde-cap of the decoupling capacitor Cde-cap increases. to limit the voltage drop due to resonance.
가변 저항부(R)는 디커플링 커패시터(Cde-cap)와 접지(VSS)라인을 연결하며, 전원전압 공급 패드(VDD Pad)로 공급되는 전원과 내부 회로부로 인입되는 전원 간 레벨 차이가 최소가 되도록 저항값을 가변시켜 사용할 수 있도록 구성된다.The variable resistor unit R connects the decoupling capacitor Cde-cap and the ground (VSS) line so that the level difference between the power supplied to the power voltage supply pad (VDD Pad) and the power input to the internal circuit unit is minimized. It is configured so that it can be used by changing the resistance value.
도 9는 전원 노이즈 처리부(420)의 감쇄부(421)의 제1 실시예이고, 도 10은 전원 노이즈 처리부(420)의 감쇄부(421)의 제2 실시예이다.9 is a first embodiment of the
도 9 및 도 10을 참조하면, 우선 도 9는 각각 디커플링 커패시터(Cde-cap)와 직렬 연결되며 고정 저항값을 갖는 복수의 저항 소자(R1~R4)로 구현한 것으로, 스위치 온/오프를 통해 가변 저항부(R)의 저항값을 가변시킬 수 있다. 이때, 각 저항 소자(R1 ~ R4)는 서로 다른 저항값을 갖는 것을 사용하여, 전압 강하를 최소화할 수 있는 저항 소자를 선택할 수 있도록 하는 것이 바람직할 것이다.Referring to FIGS. 9 and 10 , first of all, FIG. 9 is implemented with a plurality of resistance elements R1 to R4 each connected in series with a decoupling capacitor Cde-cap and having a fixed resistance value, through switching on/off The resistance value of the variable resistance unit R may be varied. In this case, it may be preferable to select a resistance element capable of minimizing a voltage drop by using each of the resistance elements R1 to R4 having different resistance values.
다음으로, 도 10은 디커플링 커패시터(Cde-cap)에 복수의 엔모스 트랜지스터(T1~T4)를 연결하고, 복수의 엔모스 트랜지스터(T1~T3)의 게이트에 외부의 가변 저항 조절 로직(10)으로부터 출력되는 온/오프 제어신호(a1, a2, a3)를 입력하여 온/오프 제어 신호(a1, a2, a3)의 레벨에 따라 각 트랜지스터가 턴온/턴오프 되도록 한 구조이다.Next, FIG. 10 shows a plurality of NMOS transistors T1 to T4 connected to a decoupling capacitor Cde-cap, and an external variable
이때, 온/오프 제어 신호(a1, a2, a3)의 레벨이 모두 로우 레벨인 경우 디커플링 커패시터(Cde-cap)와 접지 라인 간의 연결이 해제되므로, 마지막 엔모스 트랜지스터(T4)의 게이트로는 전원전압이 인가되도록 하였다.At this time, when the levels of the on/off control signals a1, a2, and a3 are all low levels, the connection between the decoupling capacitor Cde-cap and the ground line is released. voltage was applied.
한편, 저항 조절부(10)는 디커플링 커패시터(Cde-cap)에 연결되어 있는 각 트랜지스터들(T1, T2, T3)을 턴온 또는 턴오프시키기 위한 온/오프 제어 신호(a1, a2, a3)를 출력하는 로직으로서, 트레이닝 과정에서 외부로부터의 커맨드 신호(COMMAND)에 의해 인에이블되어 각 제어 신호(a1, a2, a3)가 가질 수 있는 논리 레벨의 조합을 출력하여 노이즈가 가장 작은 조합을 선택할 수 있도록 하며, 선택된 조합의 제어신호(a1, a2, a3)를 상기 각 트랜지스터들(T1, T2, T3)의 게이트로 입력한다.On the other hand, the
따라서 전원 노이즈 처리장치(420)를 통해 메탈 저항 값이 줄어들어 공진으로 인한 문제가 이슈가 되는 경우 공진으로 인한 전원 노이즈를 감쇄시킬 수 있게 되며, 이에 따라 저전압 고속 동작 반도체 메모리의 구동전원을 안정적으로 처리할 수 있다.Therefore, when the metal resistance value is reduced through the power
또한, 가변 저항부의 다른 실시예로써, 스위칭 동작과 가변저항소자로의 기능을 가지는 스위칭 가변 저항수단이 사용될 수 있다. 즉, 스위칭 가변 저항수단은 제어신호에 따라 가변진폭 출력펄스를 생성하는 출력펄스 생성부와, 가변진폭 출력펄스를 입력받아 스위칭 동작과 저항값이 변화하는 가변 저항으로 구성될 수 있다.In addition, as another embodiment of the variable resistance unit, a switching variable resistance means having a switching operation and a function as a variable resistance element may be used. That is, the switching variable resistance means may include an output pulse generator that generates a variable amplitude output pulse according to a control signal, and a variable resistor that receives a variable amplitude output pulse and changes a switching operation and resistance value.
또한, 가변 저항부의 다른 실시예로써, 가변 저항부의 내부에 복수의 저항 세그멘트들을 포함하고, 가변 저항부가 가질 수 있는 복수의 저항값 후보들을 크기 순으로 정렬하는 경우, 복수의 저항값 후보들이 같은비수열(geometric sequence)을 이루도록 구성될 수 있다. 즉,가변 저항부는 복수 개의 저항 세그먼트들과, 복수 개의 저항 세그먼트들에 연결된 복수의 스위치들로 구성되는데, 복수 개의 스위치들은 N비트 제어 신호의 각 비트 또는 각 비트의 조합에 의하여 복수 개의 저항 세그먼트들의 연결 상태를 제어하고, 가변 저항부의 저항 값은 N 비트 제어 신호에 기반하는 지수 함수에 따라 결정될 수 있다. 따라서 사용자가 제어 코드를 통해 저항값 변화로 인한 결과를 직관적으로 파악하기 용이하다.Also, as another embodiment of the variable resistance unit, when a plurality of resistance segments are included in the variable resistance unit and a plurality of resistance value candidates that the variable resistance unit may have are arranged in an order of magnitude, the plurality of resistance value candidates have the same ratio It may be configured to form a geometric sequence. That is, the variable resistance unit is composed of a plurality of resistance segments and a plurality of switches connected to the plurality of resistance segments, and the plurality of switches are configured to control the resistance of the plurality of resistance segments by using each bit of an N-bit control signal or a combination of each bit. A connection state is controlled, and a resistance value of the variable resistor unit may be determined according to an exponential function based on an N-bit control signal. Therefore, it is easy for the user to intuitively understand the result of the resistance value change through the control code.
본 발명의 실시예에 따른 레퍼런스 보드는, 외부 구동 전압의 구동 동작 변화에 따라 기준 전압을 출력할 수 있어, 인가되는 기준 전압보다 높은 레벨의 기준 전압이 인가되어 특정 레벨로 생성되어야 할 내부 전압이 특정 레벨 이상의 값을 갖게 되는 것을 방지할 수 있다.The reference board according to the embodiment of the present invention can output a reference voltage according to a change in the driving operation of the external driving voltage, so that the internal voltage to be generated at a specific level is applied by applying a reference voltage higher than the applied reference voltage. It can be prevented from having a value above a certain level.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art to which the present invention pertains will understand that the present invention may be embodied in other specific forms without changing the technical spirit or essential characteristics thereof. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The scope of the present invention is indicated by the following claims rather than the above detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present invention. do.
Claims (6)
상기 응용 프로세서의 주 메모리로 사용됨에 있어서 상기 응용 프로세서의 인터페이스에 연결되는 모바일용 메모리;
상기 응용 프로세서에 의해 제어되고 상기 응용 프로세서의 인터페이스에 탈부착 가능하도록 연결되는 적어도 하나 이상의 주변장치; 및
외부 구동 전압의 구동 동작 변화에 따라 기준전압을 출력하는 기준전압 전달부를 포함하는 테스트 신뢰성 회로부;
를 포함하는 레퍼런스 보드.
A mobile terminal comprising: an application processor for performing arithmetic operations for operations such as execution of a test application; and a touch panel for a user interface;
a mobile memory connected to an interface of the application processor as a main memory of the application processor;
at least one peripheral device controlled by the application processor and detachably connected to an interface of the application processor; and
a test reliability circuit unit including a reference voltage transmitting unit that outputs a reference voltage according to a change in driving operation of an external driving voltage;
reference board with
상기 테스트 신뢰성 회로부는,
테스트 모드신호 및 적어도 하나 이상의 외부 구동 전압에 응답하여 상기 기준전압을 출력하는 상기 기준전압 전달부; 및
상기 기준전압 전달부에서 출력되는 전압레벨이 소정의 레벨 이상일 때 펌핑전압을 생성하여 출력하는 펌핑전압 생성부;를 포함하는 것을 특징으로 하는 레퍼런스 보드.
According to claim 1,
The test reliability circuit unit,
the reference voltage transfer unit outputting the reference voltage in response to a test mode signal and at least one external driving voltage; and
and a pumping voltage generating unit generating and outputting a pumping voltage when the voltage level output from the reference voltage transmitting unit is greater than or equal to a predetermined level.
내부 회로부에 연결된 디커플링 캐패시터에 연결되어 저항값이 가변되면서 전원에 의한 공진 노이즈를 감소시키는 전원 노이즈 처리부;를 더 포함하는 것을 특징으로 하는 레퍼런스 보드.
According to claim 1,
The reference board further comprising a; power noise processing unit connected to the decoupling capacitor connected to the internal circuit unit to reduce the resonance noise caused by the power supply while the resistance value is variable.
상기 전원 노이즈 처리부는,
전원 전압 및 접지 전압을 공급받는 상기 내부 회로부;
상기 내부 회로부의 상기 전원 전압의 입력부와 일단이 연결되는 상기 디커플링 캐패시터; 및
상기 디커플링 커패시터의 타단과 상기 접지 전압의 입력부 사이에 연결되어, 상기 전원 전압 또는 상기 접지 전원과 상기 내부 회로부로 인입되는 전원 전압 또는 접지 전원 사이의 전압 레벨차가 최소가 되도록, 상기 내부 회로부에 공급되는 전원 전압 또는 접지 전압에 대응하여 공진 노이즈를 감소시키는 저항값이 가변되는 가변 저항부;를 포함하는 것을 특징으로 하는 레퍼런스 보드.
4. The method of claim 3,
The power noise processing unit,
the internal circuit unit receiving a power supply voltage and a ground voltage;
the decoupling capacitor having one end connected to an input unit of the power supply voltage of the internal circuit unit; and
It is connected between the other end of the decoupling capacitor and the input part of the ground voltage, and is supplied to the internal circuit part so that the voltage level difference between the power supply voltage or the ground power and the power supply voltage or the ground power introduced into the internal circuit part is minimized. A reference board comprising: a variable resistance unit having a variable resistance value for reducing resonance noise in response to a power supply voltage or a ground voltage.
상기 가변 저항부는,
상기 병렬로 연결된 복수의 저항 소자; 및
상기 복수의 저항 소자를 선택하는 스위칭 소자;를 포함하는 것을 특징으로 하는 레퍼런스 보드.
5. The method of claim 4,
The variable resistance unit,
a plurality of resistance elements connected in parallel; and
and a switching element that selects the plurality of resistance elements.
상기 복수의 저항 소자는,
드레인단이 상기 디커플링 커패시터에 연결되고, 소스단이 상기 접지 라인으로 연결되는 복수의 엔모스 트랜지스터; 및
드레인단이 상기 디커플링 커패시터에 연결되고, 소스단이 상기 접지 라인으로 연결되며, 게이트단으로 전원전압이 인가되는 엔모스 트랜지스터;를 포함하는 것을 특징으로 하는 레퍼런스 보드.6. The method of claim 5,
The plurality of resistive elements,
a plurality of NMOS transistors having a drain terminal connected to the decoupling capacitor and a source terminal connected to the ground line; and
and an NMOS transistor having a drain terminal connected to the decoupling capacitor, a source terminal connected to the ground line, and a power supply voltage applied to a gate terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200140927A KR20220056388A (en) | 2020-10-28 | 2020-10-28 | Smart reference board device equipped with improved test reliability |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200140927A KR20220056388A (en) | 2020-10-28 | 2020-10-28 | Smart reference board device equipped with improved test reliability |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220056388A true KR20220056388A (en) | 2022-05-06 |
Family
ID=81584773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200140927A KR20220056388A (en) | 2020-10-28 | 2020-10-28 | Smart reference board device equipped with improved test reliability |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20220056388A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100851550B1 (en) | 2007-02-27 | 2008-08-11 | 삼성전자주식회사 | Test system and high voltage meagering method thereof |
-
2020
- 2020-10-28 KR KR1020200140927A patent/KR20220056388A/en not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100851550B1 (en) | 2007-02-27 | 2008-08-11 | 삼성전자주식회사 | Test system and high voltage meagering method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10410686B2 (en) | Memory modules storing a trimming control code associated with a minimum level of a power supply voltage, methods of operating the memory modules, and test systems of the memory modules | |
US10991446B2 (en) | Electronic device performing training on memory device by rank unit and training method thereof | |
EP2284837B1 (en) | Method and apparatus for managing behavior of memory devices | |
MX2010006685A (en) | Adapting word line pulse widths in memory systems. | |
US9922690B2 (en) | Semiconductor devices having initialization circuits and semiconductor systems including the same | |
US8339889B2 (en) | Semiconductor memory device | |
US20020003740A1 (en) | System for automatic generation of suitable voltage source on motherboard | |
US11610636B2 (en) | Memory device and method of generating an internal voltage when an error occurred during standby mode | |
US7873769B2 (en) | Micro controller unit (MCU) capable of increasing data retention time and method of driving the MCU | |
US8947132B2 (en) | Semiconductor device and semiconductor system including the same | |
US10651732B2 (en) | Charge pumps and methods of operating charge pumps | |
KR20220056388A (en) | Smart reference board device equipped with improved test reliability | |
KR102150964B1 (en) | Smart Information Technology reference board device equipped with internal protection circuit | |
KR102322281B1 (en) | Smart reference board device equipped with Power supply noise reduction | |
KR20210069924A (en) | Sensor board with battery life management | |
KR102495926B1 (en) | Smart IT reference board system that can distribute computational amount | |
US20150161047A1 (en) | Multi-core cpu system for adjusting l2 cache character, method thereof, and devices having the same | |
US11287991B2 (en) | Memory system for assuring reliability | |
US20170344041A1 (en) | Semiconductor Devices Having Voltage Generators Using Weighted Combination of Feedback Voltages | |
US10504568B2 (en) | Integrated circuit memory devices with customizable standard cell logic | |
KR20180067277A (en) | Semiconductor device and semiconductor system including the same | |
US20240194240A1 (en) | Memory device | |
US20230206981A1 (en) | Apparatus and method for controlling supply of power for refresh operation | |
KR101992784B1 (en) | Mobile memory mounting test device | |
KR101938875B1 (en) | Mobile memory mounting test device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E601 | Decision to refuse application |