KR20220055342A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20220055342A
KR20220055342A KR1020200139687A KR20200139687A KR20220055342A KR 20220055342 A KR20220055342 A KR 20220055342A KR 1020200139687 A KR1020200139687 A KR 1020200139687A KR 20200139687 A KR20200139687 A KR 20200139687A KR 20220055342 A KR20220055342 A KR 20220055342A
Authority
KR
South Korea
Prior art keywords
pattern
circuit
circuit board
printed circuit
fuse
Prior art date
Application number
KR1020200139687A
Other languages
English (en)
Other versions
KR102514549B1 (ko
Inventor
사광욱
서보현
Original Assignee
주식회사 유라코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유라코퍼레이션 filed Critical 주식회사 유라코퍼레이션
Priority to KR1020200139687A priority Critical patent/KR102514549B1/ko
Publication of KR20220055342A publication Critical patent/KR20220055342A/ko
Application granted granted Critical
Publication of KR102514549B1 publication Critical patent/KR102514549B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fuses (AREA)

Abstract

본 발명의 실시 예의 인쇄회뢰기판은 외부 구성에 전기적으로 연결되어 회로를 형성하는 인쇄회로기판에 있어서, 외부에 배치되는 절연성 커버레이; 상기 커버레이의 내부에 제1 도전성 패턴으로 형성되어 상기 회로의 일부를 구성하는 패턴회로부; 및 상기 패턴회로부의 일 측에 형성되어 과전류에 의해 단선되는 패턴퓨즈부;를 포함하고, 상기 패턴퓨즈부는 일 측에 과전류 발생 시 단선을 유도되도록 상기 제1 도전성 패턴보다 낮은 용융점을 갖은 제2 도전성 패턴이 적층되는 것을 특징으로 하여, 보다 정확한 위치에서 패턴회로부가 단선되도록 하여 제품의 신뢰성 및 안전성을 향상시킨다.

Description

인쇄회로기판{Printed Circuit Board}
본 발명은 패턴회로부가 형성된 인쇄회로기판에 관한 것으로, 보다 상세하게는 패턴회로부의 일 측에 과전류에 의해 단선되는 패턴퓨즈부가 형성된 인쇄회로기판에 관한 것이다.
인쇄회로기판은 다수의 전자 부품을 표준화된 방식으로 고정 및 연결하기 위해 만들어진 배선이 패턴화되어 있는 회로기판으로, 복수의 회로를 기계적, 전기적으로 결합시켜 전기 제품의 소형화 및 경량화를 실현한다.
또한 회로 특성이 안정화되며 오배선의 우려가 없고 생산 단가가 저렴한 장점이 있으며, 이러한 다양한 장점으로 인해 인쇄회로기판은 다양한 분야에서 사용되며, 모든 전자기기에 필수적으로 쓰이는 핵심 부품이 되고 있다.
최근 사용자의 편의를 위하여 전자기기에 요구되는 기능이 다양화되면서 고전압을 사용이 불가피해졌으며, 이에 따라 안전문제가 대두되면서 인쇄회로기판에는 미리 설계된 설정 전류, 전압 이상의 고전압/고전류가 발생되는 경우 이를 차단하는 퓨즈가 필수적으로 실장되고 있다.
다만, 각 회로마다 별도의 퓨즈를 실장하는 경우 작업의 공수가 증가되어 생산성이 저하되는 문제점이 발생되었으며, 이에 따라 회로와 함께 퓨즈를 패턴으로 형성하는 발명에 대한 기술이 개발되었으나 미리 설계된 위치에서 단선이 되지 않거나 인접하는 회로에 융착되는 등의 예상하지 못한 문제점이 발생되어 제품의 내구성 및 신뢰성이 저하되는 문제점이 있다.
대한민국 등록특허공보 제10-0675296호 대한민국 등록특허공보 제10-1082865호
본 발명의 실시 예는 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 퓨즈를 패턴으로 형성하여 제조 공정을 보다 간소화하는 동시에 정확한 위치에서 단선되도록 하여 개선된 제품 안전성 및 신뢰성을 갖는 인쇄회로기판을 제공하는 것을 목적으로 한다.
본 발명의 인쇄회로기판은 외부 구성에 전기적으로 연결되어 회로를 형성하는 인쇄회로기판에 있어서, 외부에 배치되는 절연성 커버레이; 상기 커버레이의 내부에 제1 도전성 패턴으로 형성되어 상기 회로의 일부를 구성하는 패턴회로부; 및 상기 패턴회로부의 일 측에 형성되어 과전류에 의해 단선되는 패턴퓨즈부;를 포함하고, 상기 패턴퓨즈부는 일 측에 과전류 발생 시 단선을 유도되도록 상기 제1 도전성 패턴보다 낮은 용융점을 갖은 제2 도전성 패턴이 적층되는 것을 특징으로 한다.
상기 패턴퓨즈부는 상기 패턴회로에서 연결된 연결부와, 상기 연결부의 일 부분에 일정 면적을 갖도록 형성되는 확장부와, 상기 확장부의 일 측에 상기 제2 도전성 패턴으로 형성되어 단선을 유도하는 적층부로 형성될 수 있다.
상기 연결부는 상기 확장부의 양 측에서 연장되어 상기 패턴회로부에 각각 연결되되, 그 폭이 상기 패턴회로부의 폭보다 작게 형성되는 것이 바람직하다.
상기 패턴회로부는 복수의 상기 제1 도전성 패턴에 의해 복수의 상기 회로가 형성될 수 있으며, 이때 상기 패턴퓨즈부는 각 상기 회로에 형성되되, 인접하는 다른 상기 회로에 형성된 다른 상기 패턴퓨즈부와 어긋나도록 지그재그로 형성되는 것이 바람직하다.
상기 패턴회로부는 복수의 층으로 적층되어 형성되되, 상기 커버레이가 상기 패턴회로부 사이마다 적층되어 형성될 수 있으며, 상기 패턴퓨즈는 동일 층에 형성된 인접하는 다른 상기 회로에 형성된 다른 상기 패턴퓨즈 및 다른 층에 형성된 인접하는 또 다른 상기 회로에 형성된 또 다른 상기 패턴퓨즈 모두와 어긋나도록 형성되는 것이 바람직하다.
상기 커버레이는 상기 패턴퓨즈부가 노출되도록 상기 확장부의 위치에 대응하여 오픈홀이 형성될 수 있다.
본 발명의 일실예의 복수의 배터리 셀이 적층되어 형성된 배터리의 양 측에 전기적으로 연결되어 회로를 형성하는 인쇄회로기판에 있어서, 상기 배터리 셀의 양 극에 전기적으로 연결되는 접합부와, 상기 접합부를 연결하는 메인바디로 형성되는 바디부; 상기 바디부를 형성하는 커버레이의 내부에 제1 도전성 패턴으로 형성되어 상기 회로의 일부를 구성하는 패턴회로부; 및 상기 패턴회로부의 일 측에 형성되어 과전류에 의해 단선되는 패턴퓨즈부;를 포함하고, 상기 패턴퓨즈부는 일 측에 과전류 발생 시 단선이 유도되도록 상기 제1 도전성 패턴보다 낮은 용융점을 갖은 제2 도전성 패턴이 적층되는 것을 특징으로 한다.
상기 패턴퓨즈부는 상기 패턴회로부에서 연결되되 그 폭이 상기 패턴회로부의 폭보다 작게 형성되는 연결부와, 상기 연결부의 일 부분에 일정 면적을 갖도록 형성되는 확장부와, 상기 확장부의 일 측에 상기 제2 도전성 패턴으로 형성되어 단선을 유도하는 적층부로 형성될 수 있다.
상기 접합부는 복수의 상기 배터리 셀에 전기적으로 연결되도록 분기되어 복수의 가지부가 형성될 수 있으며, 상기 패턴퓨즈부는 상기 가지부에서 각각 연장된 복수의 상기 패턴회로부의 일부분에 형성되되, 인접하는 다른 상기 회로에 형성된 다른 상기 패턴퓨즈부와 어긋나도록 지그재그로 형성되는 것이 바람직하다.
상기 커버레이는 상기 패턴퓨즈부가 노출되도록 상기 확장부의 위치에 대응하여 오픈홀이 형성되느 것이 바람직하다.
상기 제1 도전성 패턴은 구리로 형성될 수 있으며, 상기 제2 도전성 패턴은 주석으로 형성될 수 있다.
이상에서 살펴 본 바와 같이 본 발명의 과제해결 수단에 의하면 다음과 같은 사항을 포함하는 다양한 효과를 기대할 수 있다. 다만, 본 발명이 하기와 같은 효과를 모두 발휘해야 성립되는 것은 아니다.
본 발명에 따른 인쇄회로기판은 패턴회로부의 일 측에 과전류에 의해 단선되는 패턴퓨즈부가 형성되어 별도의 칩 퓨즈를 실장하는 것과 비교하여 소형화를 실현하는 동시에 공정이 감소하여 원가 및 중량을 절감시키는 효과를 갖는다.
패턴퓨즈부에는 패턴회로부를 형성하는 제1 도전성 패턴보다 낮은 용융점을 갖는 제2 도전성 패턴으로 형성되는 적층부가 형성되어 미리 설계된 위치에서 단선되도록 하여 과전류에 의해 발생될 수 있는 손상을 최소화하여 제품 내구성을 향상시킨다.
또한 패턴퓨즈부의 연결부는 확장부의 양 측으로 연장되고, 그 폭이 패턴회로부의 폭보다 좁게 형성되어 발열이 집중되도록 하는 동시에 확장부로 열이 효율적으로 전달되도록 하여 제품의 신뢰성 향상 효과를 증대시킨다.
이때 패턴회로부가 복수 개로 형성되어 서로 다른 회로의 일부분을 형성하는 경우, 어느 하나의 패턴퓨즈부는 인접하는 서로 다른 패턴회로부에 형성된 패턴퓨즈부와 서로 어긋나도록 배치되고, 확장부의 일 측에 형성된 커버레이에 오픈부가 형성되어 단선 시 다른 회로에 미치는 영향을 최소화한다.
도 1은 본 발명의 일 실시예의 인쇄회로기판의 평면도.
도 2는 도 1의 분해 사시도.
도 3은 도 1의 A 부분의 확대도.
도 4는 도 3의 A 부분의 다른 실시예의 확대도.
도 5는 도 3의 Ⅴ-Ⅴ 방향의 단면도.
도 6은 도 3의 어느 하나의 패턴퓨즈부의 확대도.
도 7은 확장부와 적층부가 과전률에 의해 합금층을 형성하는 방법을 도시한 도면.
도 8은 본 발명의 다른 실시예의 인쇄회로기판의 평면도.
도 9는 도 8의 저면도.
도 10은 도 8의 분해 사시도.
도 11은 도 8의 B 부분의 확대도.
도 12는 도 8의 ⅩⅡ-ⅩⅡ 방향의 단면도.
이하, 도면을 참조하여 본 발명의 구체적인 실시 예를 상세히 설명하도록 한다. 다만 상세한 설명에서 공지된 기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 흩트리지 않도록 하기 위해 생략한다.
도 1은 본 발명의 일 실시예의 인쇄회로기판의 평면도이고, 도 2는 도 1의 분해 사시도이며, 도 3은 도 1의 A 부분의 확대도이고, 도 4는 도 3의 A 부분의 다른 실시예의 확대도이며, 도 5는 도 3의 Ⅴ-Ⅴ 방향의 단면도이고, 도 6은 도 3의 어느 하나의 패턴퓨즈부의 확대도이다. 도 7은 확장부와 적층부가 과전률에 의해 합금층을 형성하는 방법을 도시한 도면이다.
도 1 내지 도 7을 참고하면, 본 발명의 일실시 예의 복수의 배터리 셀이 적층되어 형성된 배터리의 양 측에 전기적으로 연결되어 회로를 형성하는 인쇄회로기판(10)은 상기 배터리 셀의 양 극에 전기적으로 연결되는 접합부(110)와, 상기 접합부(110)를 연결하는 메인바디(120)로 형성되는 바디부(100), 상기 바디부(100)를 형성하는 커버레이(100)의 내부에 제1 도전성 패턴으로 형성되어 상기 회로의 일부를 구성하는 패턴회로부(200) 및 상기 패턴회로부(200)의 일 측에 형성되어 과전류에 의해 단선되는 패턴퓨즈부(300)를 포함하고, 상기 패턴퓨즈부(300)는 일 측에 과전류 발생 시 단선이 유도되도록 상기 제1 도전성 패턴보다 낮은 용융점을 갖은 제2 도전성 패턴이 적층되는 것을 특징으로 한다.
인쇄회로기판(10)은 외부 구성과 전기적으로 연결되어 회로를 형성하는 것으로, 외부로 절연성 커버레이(100)가 배치되고, 커버레이(100)의 내부에는 제1 도전성 패턴으로 형성되어 회로의 일부를 구성하는 패턴회로부(200)가 형성된다.
다시 말해, 구조적으로는 인쇄회로기판(10)은 패턴회로부(200)의 양 측으로 절연성 커버레이(100)가 적층되어 형성되고, 그 형상은 배터리 셀의 양 극과 전기적으로 연결되는 접합부(110)와, 접합부(110) 사이를 연결하는 메인바디(120)로 형성되는 바디부(100)와, 바디부(100)를 형성하는 커버레이(100)의 내부에 제1 도전성 패턴으로 형성되어 배터리 셀의 양 극을 전기적으로 연결하는 회로의 일부를 구성하는 패턴회로부(200)로 형성된다
이때 복수의 각 배터리 셀의 전압을 측정하기 위하여 접합부(110)의 말단은 분기되어 각 배터리 셀과 전기적으로 연결되는 복수의 가지부(111)가 형성되고, 가지부(111)의 내부에는 제1 도전성 패턴에서 연장되어 외부로 노출된 노출부(210)가 형성되어 버스바에 부착된다.
이에 따라 인쇄회로기판(10)은 노출부(210)를 통해 복수의 각 배터리 셀의 양 극에 전기적으로 연결되는 패턴회로부(200)에 의해 전압이 측정되고, 이는 전기적인 신호로 변환되어 외부 장치로 전달된다.
또한 메인바디(120)에는 패턴퓨즈부(300)가 형성된 위치에 대응하여 패턴회로부(200)의 양 측에 적층된 커버레이(100) 중 적어도 어느 하나가 제거된 오픈홀(130)가 형성되어 패턴퓨즈부(300)의 발열에 의해 커버레이(100)가 발화되어 다른 부분에 융착되는 것을 방지한다.
다만, 커버레이(100)가 녹는 것을 방지하기 위하여 패턴퓨즈부(300)의 양 측으로 커버레이(100)가 모두 제거되는 것이 바람직하나, 이 경우 얇게 형성되는 연결부(310)가 임의로 단선되는 손상 등의 발생 가능성이 있으므로, 어느 일 측에 형성된 커버레이(100)만을 제거하여 패턴퓨즈부(300)의 고정력이 일정 이상 보장하는 동시에 단선 후 열이 효율적으로 제거되도록 하여 커버레이(100)의 발화 범위를 최소화하여 다른 부분에 융착되는 것을 방지하는 것이 바람직하다.
또한 오픈홀(130)는 설계에 맞춰 다양한 크기 및 형상으로 형성될 수 있다. 구체적으로 일 실시예의 오픈홀(130)는 복수의 회로 패턴 각각에 형성된 패턴퓨즈부(300)를 모두가 노출될 수 있도록 하나의 오픈홀(130)로 형성될 수 있으며, 다른 실시예의 오픈홀(130)는 구획되어 각 패턴퓨즈부(300)마다 오픈홀(130)가 형성될 수 있다.
다시 말해 오픈홀(130)는 패턴회로부(200) 및 패턴퓨즈부(300)의 형상, 위치 등을 고려하여 다양하게 변경 가능하도록 설계될 수 있어 다양한 전자 기기에 설치되는 인쇄회로기판(10)에 적용될 수 있어 그 범용성이 현저히 향상된다.
패턴퓨즈부(300)는 패턴회로부(200)와 연결된 연결부(310)와, 연결부(310)의 일 부분에 일정 면적을 갖도록 형성된 확장부(320)와, 확장부(320)의 일 측에 제2 도전성 패턴으로 형성된 적층부(330)로 형성된다.
구체적으로 연결부(310)와 확장부(320)는 패턴회로부(200)와 같이 제1 도전성 패턴으로 함께 형성되고, 적층부(330)를 확장부(320)의 일 측에 제1 도전성 패턴보다 낮은 용융점을 갖는 제2 도전성 패턴으로 적층되어 과전류 발생 시 확장부(320)에서 제1,2 도전성 패턴이 서로 융합되어 연결부(310)보다 낮은 온도에서 단선되도록 한다.
이때 연결부(310)의 폭(D2)은 패턴회로부(200)의 폭(D1)보다 좁게 형성되어 과전류에 의한 단위면적당 열이 패턴회로부(200)보다 연결부(310)로 집중될 수 있도록 하며, 연결부(310)는 확장부(320)의 양 측으로 연결되도록 하여 연결부(310)에서 발생하는 열이 확장부(320)로 보다 효율적으로 전달되도록 한다. 따라서 확장부(320)는 연결부(310)의 중간 부분에 형성되는 것이 바람직하다.
또한 확장부(320)는 일정 이상의 면적을 갖도록 형성되어 일 측에 적층부(330)가 용이하게 솔더링될 수 있도록 하고, 과전류 발생 시 제1,2 도전성 패턴이 융합될 수 있는 공간을 제공한다.
여기서 제1 도전성 패턴으로 형성되는 연결부(310)와 확장부(320)는 회로 일부를 구성하는 부분으로 그 재료(I1)는 전기전도성을 높은 구리로 형성되는 것이 바람직하며, 제2 도전성 패턴의 재료(I2)는 구리와 쉽게 융합되는 동시에 용융점을 현저히 낮출 수 있는 주석으로 형성되는 것이 바람직하다.
이와 같이 본 발명의 패턴퓨즈부(300)의 확장부(320)는 구리만으로 형성되는 경우 1,083℃의 용융온도를 가지지만, 주석으로 형성되는 적층부(330)가 확장부(320)의 일 측에 형성되는 경우에는 과전류에 의한 발열에 의해 구리와 주석이 융합되어 용융온도는 635℃까지 낮아진다.
또한 복수의 패턴회로부(200)의 각각에 형성된 패턴퓨즈부(300)는 인접하는 다른 회로에 형성된 다른 사이 패턴퓨즈부(300)와 어긋나도록 형성된다. 따라서 어느 하나의 패턴퓨즈부(300)의 확장부(320)가 단선되는 경우에도 인접하는 패턴퓨즈부(300)의 연결부(310)가 양 측으로 배치되어 패턴퓨즈부(300)간 일정 이상의 공간 확보가 가능하여 제품의 신뢰성을 확보한다.
다시 말해 패턴퓨즈부(300)의 확장부(320)는 패턴회로부(200)가 연장된 방향을 가로지르는 방향으로 지그재그로 배치됨으로써, 단선 시 인접하는 패턴회로부(200) 및 패턴퓨즈부(300)에 발생할 수 있는 2차 손상을 최소화한다.
이에 따라 패턴퓨즈부(300)는 회로와 함께 패턴으로 형성될 수 있어, 종래 별도의 퓨즈를 실장하는 것과 비교하였을 때 그 생산 공정이 간소화되어 생산성 향상 효과를 가지며, 가지부(111)와 연결되는 버스바, 적층된 배터리 셀 등을 고려하였을 때 패턴퓨즈부(300)는 접합부(110)와 메인바디(120)가 연결되는 부분의 어느 일 측에 형성되어 단선 시 다른 구성에 미치는 영향을 최소화하여 제품 신뢰성 또한 개선된다.
다만 여기서 접합부(110)와 메인바디(120)가 연결되는 부분은 실제로 구획되어 형성되는 것은 아니며, 배터리 셀의 전압을 측정하는 인쇄회로기판(10)의 경우에 한정된 것으로 인쇄회로기판(10)이 적용되는 전자기기, 위치 및 다른 구성간의 관계에 따라 그 위치를 다양하게 형성될 수 있다.
이와 같이 패턴퓨즈부(300)가 적용되는 전자기기에 따라 다양하게 형성되는 경우에도 본 발명의 경우 패턴의 형상만을 변경하여 바로 적용 가능하므로 본 발명은 활용도가 매우 높은 동시에 연구 개발비를 감소시키는 효과를 갖는다.
따라서 본 발명의 패턴퓨즈부(300)는 과전류 발생 시 패턴회로부(200)보다 낮은 온도에서 용융되어, 설계 위치에서 패턴퓨즈부(300)가 보다 정확히 단선되도록 하여 작업자가 단선 여부를 육안으로 보다 쉽게 확인할 수 있도록 하는 동시에 설계에 맞춰 다양하게 적용가능하여 제품의 생산성 및 활용도를 현저히 향상시키는 효과를 갖는다.
또한 과전류에 의해 해당 퓨즈패턴부(300)의 확장부(320)가 단선되는 경우에도 인접하는 다른 회로에 영향을 미치지 않도록 형성되어 신속한 전기적 차단이 가능하도록 하여 제품을 안전하게 보호하여 제품의 신뢰성 및 안전성을 향상시킨다.
도 8은 본 발명의 다른 실시예의 인쇄회로기판의 평면도이고, 도 9는 도 8의 저면도이며, 도 10은 도 8의 분해 사시도이고, 도 11은 도 8의 B 부분의 확대도이며, 도 12는 도 8의 ⅩⅡ-ⅩⅡ 방향의 단면도이다.
도 8 내지 도 12를 참조하면, 본 발명의 다른 실시예의 복수의 배터리 셀이 적층되어 형성된 배터리의 양 측에 전기적으로 연결되어 회로를 형성하는 인쇄회로기판(1000)은 상기 배터리 셀의 양 극에 전기적으로 연결되는 접합부(110)와, 상기 접합부(1110)를 연결하는 메인바디(1120)로 형성되는 바디부(1100), 상기 바디부(1100)를 형성하는 커버레이(1100)의 내부에 제1 도전성 패턴으로 형성되어 상기 회로의 일부를 구성하는 패턴회로부(1200) 및 상기 패턴회로부(1200)의 일 측에 형성되어 과전류에 의해 단선되는 패턴퓨즈부(1300)를 포함하고, 상기 패턴퓨즈부(1300)는 일 측에 과전류 발생 시 단선이 유도되도록 상기 제1 도전성 패턴보다 낮은 용융점을 갖은 제2 도전성 패턴이 적층되는 점에서 일실시 예의 인쇄회로기판(1000)과 동일하나, 커버레이(1100)를 사이에 두고 제1 도전성 패턴으로 형성된 패턴회로부(1200)가 복수 층으로 적층되어 형성되는 점에서 그 차이가 있다.
따라서 하기에서는 일 실시예의 인쇄회로기판(1000)과 동일한 기능 및 효과를 갖는 동일한 구성에 대해서는 설명을 생략하며, 차이점에 대해 상세히 설명하도록 한다.
구체적으로 다른 실시예의 인쇄회로기판(1000)은 구조적으로 패턴회로부(1200)의 양 측으로 절연성 커버레이(1100)가 적층되되, 적층된 서로 다른 패턴회로부(1200)는 하나의 커버레이(1100)를 공유하도록 형성된다.
이때 각 층을 형성하는 커버레이(1100)의 형상은 배터리 셀의 양 극과 전기적으로 연결되는 노출부(1210)의 외측으로 형성되는 접합부(1110)와, 접합부(110) 사이를 연결하는 메인바디(1120)로 형성되는 바디부(1100)로 형성되고, 각 층에 형성된 패턴회로부(1200)는 바디부(1100)의 내측에서 동일하게 형성되는 제1 도전성 패턴으로 형성되나, 필요에 따라 접합부(1110)의 내측에서는 서로 다른 형상을 갖는 제1 도전성 패턴으로 형성된다.
이에 따라 제1 도전성 패턴으로 형성된 패턴회로부(1200)는 다양한 위치에 형성된 전자기기와 전기적으로 연결될 수 있으며, 패턴회로부(1200)의 형상만을 변경하여 이와 같은 목적을 달성할 수 있어 그 활용도가 매우 높다.
패턴회로층이 복수로 형성되는 경우, 패턴회로층의 일 측에 형성된 패턴퓨즈부(1300) 사이에는 절연성 커버레이(1100)가 형성되어 있어 동일위치에 형성될 수는 있지만, 패턴퓨즈부(1300)에 단선이 발생되는 경우 다른 층에 형성된 다른 패턴퓨즈부(1300)에 영향을 최소화하기 위해 서로 다른 위치에 형성되는 것이 바람직하다.
또한 패턴퓨즈부(1300)의 연결부(1310)의 폭(D2)은 패턴회로부(1200)의 폭(D1)보다 좁게 형성되어 발열이 집중될 수 있도록 하므로, 서로 다른 층에 형성된 패턴회로부(1200)의 연결부(1310)가 겹치치 않도록 형성되는 것이 보다 바람직하다.
이에 따라 패턴퓨즈부(1300)의 확장부(1320)의 위치에 대응하여 형성되는 오픈홀(1130) 또한 서로 다른 위치에 형성되며, 서로 다른 층에 형성되는 패턴퓨즈부(1300) 또한 사이에 절연성 커버레이(1100)를 공유하므로, 다른 실시예의 인쇄회뢰기판에서는 오픈홀(1130)는 최외측에 형성되는 커버레이(1100) 일 측에만 오픈홀(1130)가 형성되어 패턴회로부(1200)간의 간섭을 방지한다.
따라서 본 발명의 인쇄회로기판(1000)은 도전성 재료로 형성되는 패턴퓨즈부(1300)를 패턴회로부(1200)상에 형성하여 별도의 공정 없이 퓨즈를 형성하여 생산 공정의 간소화 및 제품의 소형화를 실현한다.
또한 패턴퓨즈부(300,1300)에는 제2 도전성 패턴으로 형성되는 적층부(330,1330)를 형성하여, 용융점을 감소시켜 과전류 발생 시 미리 설계된 위치에서 정확히 단선되도록 하여 작업자가 단선 여부를 보다 용이하게 확인할 수 있도록 하는 동시에 다른 구성간에 미치는 영향력 또한 최소화하여 제품의 내구성 및 신뢰성을 향상시키는 효과를 갖는다.
이상에서는 본 발명의 바람직한 실시 예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시 예에만 한정되는 것은 아니며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것은 본 발명의 보호범위에 해당한다.
10,1000 인쇄회로기판
100,1100 바디부,커버레이 110,1110 접합부 111,1111 가지부
120,1120 메인바디 130,1130 오픈홀
200,1200 패턴회로부
300,1300 패턴퓨즈부 310,1310 연결부 320,1320 확장부
330,1330 적층부
D1 패턴회로부의 폭 D2 연결부의 폭
I1 제1 도전성 패턴재료 I2 제2 도전성 패턴재료

Claims (11)

  1. 외부 구성에 전기적으로 연결되어 회로를 형성하는 인쇄회로기판에 있어서,
    외부에 배치되는 절연성 커버레이;
    상기 커버레이의 내부에 제1 도전성 패턴으로 형성되어 상기 회로의 일부를 구성하는 패턴회로부; 및
    상기 패턴회로부의 일 측에 형성되어 과전류에 의해 단선되는 패턴퓨즈부;를 포함하고,
    상기 패턴퓨즈부는
    일 측에 과전류 발생 시 단선을 유도되도록 상기 제1 도전성 패턴보다 낮은 용융점을 갖은 제2 도전성 패턴이 적층되는 것을 특징으로 하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 패턴퓨즈부는
    상기 패턴회로에서 연결된 연결부와, 상기 연결부의 일 부분에 일정 면적을 갖도록 형성되는 확장부와, 상기 확장부의 일 측에 상기 제2 도전성 패턴으로 형성되어 단선을 유도하는 적층부로 형성되는 것을 특징으로 하는 인쇄회로기판.
  3. 제2항에 있어서,
    상기 연결부는
    상기 확장부의 양 측에서 연장되어 상기 패턴회로부에 각각 연결되되, 그 폭이 상기 패턴회로부의 폭보다 작게 형성되는 것을 특징으로 하는 인쇄회로기판.
  4. 제2항에 있어서,
    상기 패턴회로부는
    복수의 상기 제1 도전성 패턴에 의해 복수의 상기 회로가 형성되고,
    상기 패턴퓨즈부는
    각 상기 회로에 형성되되, 인접하는 다른 상기 회로에 형성된 다른 상기 패턴퓨즈부와 어긋나도록 지그재그로 형성되는 것을 특징으로 하는 인쇄회로기판.
  5. 제4항에 있어서,
    상기 패턴회로부는
    복수의 층으로 적층되어 형성되되, 상기 커버레이가 상기 패턴회로부 사이마다 적층되어 형성되고,
    상기 패턴퓨즈부는
    동일 층에 형성된 인접하는 다른 상기 회로에 형성된 다른 상기 패턴퓨즈 및 다른 층에 형성된 인접하는 또 다른 상기 회로에 형성된 또 다른 상기 패턴퓨즈 모두와 어긋나도록 형성되는 것을 특징으로 하는 인쇄회로기판.
  6. 제2항에 있어서,
    상기 커버레이는
    상기 패턴퓨즈부가 노출되도록 상기 확장부의 위치에 대응하여 오픈홀이 형성되는 것을 특징으로 인쇄회로기판.
  7. 복수의 배터리 셀이 적층되어 형성된 배터리의 양 측에 전기적으로 연결되어 회로를 형성하는 인쇄회로기판에 있어서,
    상기 배터리 셀의 양 측으로 배치되는 접합부와, 상기 접합부 사이를 연결하는 메인바디로 형성되는 바디부;
    상기 바디부를 형성하는 커버레이의 내부에 제1 도전성 패턴으로 형성되어 상기 회로의 일부를 구성하는 패턴회로부; 및
    상기 패턴회로부의 일 측에 형성되어 과전류에 의해 단선되는 패턴퓨즈부;를 포함하고,
    상기 패턴퓨즈부는
    일 측에 과전류 발생 시 단선이 유도되도록 상기 제1 도전성 패턴보다 낮은 용융점을 갖은 제2 도전성 패턴이 적층되는 것을 특징으로 하는 인쇄회로기판.
  8. 제7항에 있어서,
    상기 패턴퓨즈부는
    상기 패턴회로부에서 연결되되 그 폭이 상기 패턴회로부의 폭보다 작게 형성되는 연결부와, 상기 연결부의 일 부분에 일정 면적을 갖도록 형성되는 확장부와, 상기 확장부의 일 측에 상기 제2 도전성 패턴으로 형성되어 단선을 유도하는 적층부로 형성되는 것을 특징으로 하는 인쇄회로기판.
  9. 제8항에 있어서,
    상기 패턴회로부는
    복수의 상기 배터리 셀에 전기적으로 연결되도록 일정 면적이 확보되는 노출부가 형성되고,
    상기 패턴퓨즈부는
    상기 노출부에서 각각 연장된 복수의 상기 패턴회로부의 일부분에 형성되되, 인접하는 다른 상기 회로에 형성된 다른 상기 패턴퓨즈부와 어긋나도록 지그재그로 형성되는 것을 특징으로 하는 인쇄회로기판.
  10. 제8항에 있어서,
    상기 커버레이는
    상기 패턴퓨즈부가 노출되도록 상기 확장부의 위치에 대응하여 오픈홀이 형성되는 것을 특징으로 인쇄회로기판.
  11. 제1항 또는 제7항에 있어서,
    상기 제1 도전성 패턴은 구리로 형성되고, 상기 제2 도전성 패턴은 주석으로 형성되는 것을 특징으로 하는 인쇄회로기판.
KR1020200139687A 2020-10-26 2020-10-26 인쇄회로기판 KR102514549B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200139687A KR102514549B1 (ko) 2020-10-26 2020-10-26 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200139687A KR102514549B1 (ko) 2020-10-26 2020-10-26 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20220055342A true KR20220055342A (ko) 2022-05-03
KR102514549B1 KR102514549B1 (ko) 2023-03-27

Family

ID=81591047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200139687A KR102514549B1 (ko) 2020-10-26 2020-10-26 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR102514549B1 (ko)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09161635A (ja) * 1995-12-14 1997-06-20 S M C:Kk 温度ヒューズおよびその製造方法
KR20010006916A (ko) * 1999-03-31 2001-01-26 구리다 히데유키 보호소자
JP2004134091A (ja) * 2002-10-08 2004-04-30 Matsushita Electric Ind Co Ltd チップ型ヒューズおよびその製造方法
KR100675296B1 (ko) 2005-03-22 2007-01-29 삼성전자주식회사 퓨즈 패턴을 갖는 반도체소자 및 그 제조방법들
JP2010073805A (ja) * 2008-09-17 2010-04-02 Hitachi Automotive Systems Ltd 回路基板及びその製造方法
KR101082865B1 (ko) 2007-11-29 2011-11-11 주식회사 엘지화학 도전성 패턴이 형성된 보호회로 기판을 포함하는 전지팩
KR101504132B1 (ko) * 2014-02-28 2015-03-19 스마트전자 주식회사 복합보호소자
JP2015159240A (ja) * 2014-02-25 2015-09-03 矢崎総業株式会社 フレキシブルフラット回路体
KR20170009948A (ko) * 2014-06-26 2017-01-25 가부시키가이샤 무라타 세이사쿠쇼 전자 장치
KR20190081783A (ko) * 2017-12-29 2019-07-09 주식회사 유라코퍼레이션 회로기판 및 그 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09161635A (ja) * 1995-12-14 1997-06-20 S M C:Kk 温度ヒューズおよびその製造方法
KR20010006916A (ko) * 1999-03-31 2001-01-26 구리다 히데유키 보호소자
JP2004134091A (ja) * 2002-10-08 2004-04-30 Matsushita Electric Ind Co Ltd チップ型ヒューズおよびその製造方法
KR100675296B1 (ko) 2005-03-22 2007-01-29 삼성전자주식회사 퓨즈 패턴을 갖는 반도체소자 및 그 제조방법들
KR101082865B1 (ko) 2007-11-29 2011-11-11 주식회사 엘지화학 도전성 패턴이 형성된 보호회로 기판을 포함하는 전지팩
JP2010073805A (ja) * 2008-09-17 2010-04-02 Hitachi Automotive Systems Ltd 回路基板及びその製造方法
JP2015159240A (ja) * 2014-02-25 2015-09-03 矢崎総業株式会社 フレキシブルフラット回路体
KR101504132B1 (ko) * 2014-02-28 2015-03-19 스마트전자 주식회사 복합보호소자
KR20170009948A (ko) * 2014-06-26 2017-01-25 가부시키가이샤 무라타 세이사쿠쇼 전자 장치
KR20190081783A (ko) * 2017-12-29 2019-07-09 주식회사 유라코퍼레이션 회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR102514549B1 (ko) 2023-03-27

Similar Documents

Publication Publication Date Title
JP6966046B2 (ja) バッテリーモジュール用ｆｐｃｂ組立体、その製造方法及びそれを含むバッテリーモジュール
JP5942898B2 (ja) 電子部品及び電子制御装置
JP6079302B2 (ja) 電子部品及び電子制御装置
JP7213407B2 (ja) コンデンサ
JP6051947B2 (ja) 電子部品及び電子制御装置
US9460882B2 (en) Laminated electrical fuse
US9368309B2 (en) Electronic part and electronic control unit
KR100264849B1 (ko) 정션박스 및 그의 기판 조립체
CN102570404A (zh) 电池单元保护电路模块和辅助印刷电路板
US9332645B2 (en) Electronic part and electronic control unit
US11335508B2 (en) Electronic device
KR102382391B1 (ko) 인쇄 회로 기판
CN103843077B (zh) 扁平电缆
KR20220055342A (ko) 인쇄회로기판
TW201405591A (zh) 過電流保護元件
CN108288573A (zh) Pcb基体熔断器
US9769944B2 (en) Semiconductor memory device
CN104023475A (zh) 印刷板、电子控制装置以及印刷板的检验方法
JP7360089B2 (ja) 電池配線モジュール
US20140174790A1 (en) Wiring substrate
US20170330691A1 (en) Capacitor Module
JP4152905B2 (ja) コンデンサモジュール装置
JPH0832195A (ja) 複合プリント基板の接続構造
US3353070A (en) Molded sandwich electrical connector with improved connector pins and encapsulating structure
WO2021195871A1 (zh) 埋入式基板、电路板组件及电子设备

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant