KR20220053515A

KR20220053515A - 인접 셀로부터의 rmsi 수신을 위한 방법 및 디바이스

Info

Publication number: KR20220053515A
Application number: KR1020217026430A
Authority: KR
Inventors: 홍보 시; 잉쩌 리
Original assignee: 삼성전자주식회사
Priority date: 2019-08-29
Filing date: 2020-08-28
Publication date: 2022-04-29
Also published as: US20210067298A1; CN114208294A; WO2021040464A1; US11316645B2; EP3787214A1; EP3787214B1

Abstract

공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템 내 UE가 제공된다. 상기 방법 및 장치는: 동기화 신호 및 물리적 방송 채널 (physical broadcast channel block, SS/PBCH) 블록을 검출하는 단계; 그리고 상기 검출된 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리 (synchronization raster entry)의 주파수 위치에 대응하지 않는 경우, Type0-PDCCH에 대한 제어 리소스 세트 (control resource set, CORESET)와 상기 SS/PBCH 블록 사이의 오프셋을 제1 오프셋과 제2 오프셋의 합으로 결정하는 단계를 포함하며, 여기에서 상기 제1 오프셋은 상기 검출된 SS/PBCH 블록 내 마스터 정보 블록 (master information block, MIB)에 의해 설정되며, 그리고 상기 제2 오프셋은 상기 검출된 SS/PBCH 블록의 주파수 위치와 상기 동기화 래스터 엔트리의 주파수 위치 사이의 주파수 차이에 기초하여 결정된다.

Description

인접 셀로부터의 RMSI 수신을 위한 방법 및 디바이스

본 출원은 일반적으로 무선 통신 시스템에 관한 것으로, 보다 구체적으로 본 개시는 인접 셀들로부터의 RMSI 수신에 관한 것이다.

통신 시스템은 기지국(base stations (BS)) 또는 NodeB와 같은 전송 포인트로부터 사용자 장비(user equipment (UE))로 신호를 전달하는 다운링크(downlink (DL)) 및 UE로부터 NodeB와 같은 수신 포인트로 신호들을 전달하는 업링크(uplink (UL))를 포함한다. 일반적으로 단말 또는 이동국으로도 보통 언급되는 UE는 고정되거나 이동성일 수 있으며 그리고 셀룰러 전화기, 개인용 컴퓨터 디바이스 또는 자율화 디바이스일 수 있다. LTE (Long-Term Evolution) 통신 시스템에서 NodeB를 지칭하는 eNodeB (eNB) 그리고 NR (New Radio) 통신 시스템에서 NodeB를 지칭하는 gNodeB (gNB)는 액세스 포인트 또는 다른 동등한 용어로 또한 지칭될 수 있다.

4세대 (4G) 통신 시스템 배치 이래로 증가하는 무선 데이터 트래픽에 대한 요구를 충족시키기 위해, 개선된 5세대 (5G) 또는 5G 이전 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 5G 또는 5G 이전 통신 시스템은 '4G 네트워크를 넘어선' 또는 '포스트 LTE (Post Long Term Evolution) 시스템'이라고도 불린다. 5G 통신 시스템은 더 높은 데이터 속도를 달성하기 위해, 더 높은 주파수 (mmWave) 대역들, 예를 들면, 60GHz 대역들에서 구현되는 것으로 여겨진다. 전파의 전파 손실 (propagation loss)을 줄이고 전송 거리를 늘리기 위해, 빔포밍 (beamforming), 대용량 다중-입력 다중-출력 (multiple-input multiple-output (MIMO), FD-MIMO (full dimensional MIMO), 어레이 안테나, 아날로그 빔포밍 및 대규모 안테나 기술들이 5G 통신 시스템과 관련하여 설명된다. 추가로, 5G 통신 시스템들에서, 어드밴스드 스몰 셀, 클라우드 RAN (Radio Access Network), 초 고밀도 네트워크, D2D (Device-to-Device) 통신, 무선 백홀 (backhaul), 이동 네트워크, 협력 통신, CoMP (Coordinated Multi-Point), 수신단 간섭 제거 등을 기반으로 시스템 네트워크 개선을 위한 개발이 진행 중이다. 5G 시스템에서, 고급 코딩 변조 (ACM)로서의 하이브리드 주파수 편이 변조 (FSK) 및 Feher의 직교 진폭 변조 (FQAM) 그리고 슬라이딩 윈도우 중첩 코딩 (SWSC), 그리고 고급 액세스 기술로서의 필터 뱅크 다중 반송파 (FBMC), 비-직교 다중 액세스 (NOMA) 및 SCMA (Sparse Code Multiple Access)가 개발되었다.

인간이 정보를 생성하고 소비하는 인간 중심 접속 네트워크인 인터넷은 사물과 같은 분산된 엔티티들이 인간의 개입없이 정보를 교환하고 처리하는 사물 인터넷 (IoT)으로 이제 진화하고 있다. IoT 기술과 클라우드 서버와의 연계를 통한 빅 데이터 처리 기술의 결합인 IoE (Internet of Everything)가 등장했다. "센싱 기술", "유/무선 통신 및 네트워크 인프라", "서비스 인터페이스 기술", 및 "보안 기술"과 같은 기술 요소들이 IoT 구현을 위해 요구됨에 따라, 센서 네트워크, 기계 대 기계 (machine-to-machine (M2M)) 통신, MTC (Machine Type Communication) 등이 최근 연구되고 있다. 이러한 IoT 환경은 접속된 사물들 사이에 생성된 데이터를 수집하고 분석하여 인간 삶에 새로운 가치를 창출하는 지능형 인터넷 기술 서비스를 제공할 수 있다. IoT는 현존 정보 기술 (IT)과 다양한 산업적 애플리케이션들 사이에서의 융합 및 결합을 통해, 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카 또는 커넥티드 카, 스마트 그리드, 헬스 케어, 스마트 가전 및 첨단 의료 서비스들을 포함하는 다양한 분야들에 적용될 수 있다.

이에 따라, 5G 통신 시스템을 IoT 네트워크에 적용하기 위한 다양한 시도들이 이루어졌다. 예를 들어, 센서 네트워크, MTC, 및 M2M 통신과 같은 기술들은 빔 포밍, MIMO 및 어레이 안테나들에 의해 구현될 수 있다. 위에서 설명된 빅 데이터 처리 기술로서 클라우드 RAN을 적용하는 것 또한 5G 기술과 IoT 기술 사이의 융합의 예인 것으로 여겨질 수 있다.

위에서 설명된 것처럼, 무선 통신 시스템의 발전에 따라 다양한 서비스들이 제공될 수 있으며, 그래서 그런 서비스들을 쉽게 제공하기 위한 방법이 필요하다.

본 개시는 이웃 셀들로부터의 RMSI 수신을 위해 제공되는 5G 이전 또는 5G 통신 시스템에 관한 것이다.

일 실시예에서, 무선 통신 시스템에서 사용자 장비(user equipment, UE)에 의해 수행되는 방법이 제공된다. 상기 방법은: 동기화 신호 및 물리적 방송 채널 (physical broadcast channel block, SS/PBCH) 블록을 검출하는 단계; 그리고 상기 검출된 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리 (synchronization raster entry)의 주파수 위치에 대응하지 않는 경우, Type0-PDCCH에 대한 제어 리소스 세트 (control resource set, CORESET)와 상기 SS/PBCH 블록 사이의 오프셋을 제1 오프셋과 제2 오프셋의 합으로 결정하는 단계를 포함하며, 여기에서 상기 제1 오프셋은 상기 검출된 SS/PBCH 블록 내 마스터 정보 블록 (master information block, MIB)에 의해 설정되며, 그리고 상기 제2 오프셋은 상기 검출된 SS/PBCH 블록의 주파수 위치와 상기 동기화 래스터 엔트리의 주파수 위치 사이의 주파수 차이에 기초하여 결정된다.

실시예에서, 상기 오프셋은 Type0-PDCCH에 대한 상기 CORESET의 최하위 리소스 블록 (resource block, RB)와 상기 SS/PBCH 블록의 최하위 RB 사이의 주파수 차이이다.

실시예에서, 상기 방법은 상기 검출된 SS/PBCH 블록의 주파수 위치가 상기 동기화 래스터 엔트리의 주파수 위치에 대응하는 경우, 상기 오프셋을 제1 오프셋으로 결정하는 단계를 더 포함한다.

실시예에서, 상기 동기화 래스터 엔트리는 상기 SS/PBCH 블록과 동일한 반송파 내에 위치한다.

실시예에서, 상기 오프셋은 Type0-PDCCH에 대한 상기 CORESET의 가장 작은 리소스 블록 (resource block, RB) 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지이다.

실시예에서, 상기 제2 오프셋은, 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 리소스 블록 (RB) 인덱스로부터 상기 동기화 래스터 엔트리의 주파수 위치에 가상적으로 (hypothetically) 위치한 다른 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋에 기초하여 결정된다.

실시예에서, 상기 동기화 래스터 엔트리의 주파수 위치는 상기 동기화 래스터 엔트리의 글로벌 동기화 채널 번호 (global synchronization channel number, GSCN)이다.

실시예에서, 상기 방법은 상기 SS/PBCH 블록의 주파수 위치를 포함하는 상위 계층 파라미터 ssbFrequency를 기지국으로부터 수신하는 단계를 더 포함한다.

실시예에서, 상기 제1 오프셋 및 상기 제2 오프셋은 Type0-PDCCH에 대한 상기 CORESET의 부반송파 간격(subcarrier spacing, SCS)에 관해 정의된다.

실시예에서, 무선 통신 시스템에서 사용자 장비 (UE)에 의해 수행되는 방법이 제공된다. 상기 UE는: 트랜시버; 그리고 상기 트랜시버에 작동 가능하게 연결되는 적어도 하나의 프로세서를 포함하며, 상기 적어도 하나의 프로세서는: 동기화 신호 및 물리적 방송 채널 (synchronization signal and physical broadcast channel, SS/PBCH) 블록을 검출하고; 그리고 상기 검출된 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리 (synchronization raster entry)의 주파수 위치에 대응하지 않는 경우, Type0-PDCCH에 대한 제어 리소스 세트 (control resource set, CORESET)와 상기 SS/PBCH 블록 사이의 오프셋을 제1 오프셋과 제2 오프셋의 합으로 결정하도록 구성되며, 상기 제1 오프셋은 상기 검출된 SS/PBCH 블록 내 마스터 정보 블록 (master information block, MIB)에 의해 설정되며, 그리고 상기 제2 오프셋은 상기 검출된 SS/PBCH 블록의 주파수 위치와 상기 동기화 래스터 엔트리의 주파수 위치 사이의 주파수 차이에 기초하여 결정된다.

일 실시예에서, 공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템 내 사용자 장비(UE)가 제공된다. 상기 UE는, 동기화 신호들 및 물리적 브로드캐스트 채널 (synchronization signals and physical broadcast channel (SS/PBCH)) 블록의 주파수 위치를 식별하도록 구성된 프로세서 그리고 그 프로세서에 동작 가능하게 연결된 트랜시버를 포함하며, 상기 트랜시버는 기지국(base station (BS))으로부터 상기 SS/PBCH를 수신하도록 구성된다. 상기 UE의 프로세서는: 상기 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리의 글로벌 동기화 채널 번호(GSCN)에 대응하는지 여부를 판단하고, 상기 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리의 GSCN에 대응하지 않는다면 제1 오프셋 및 제2 오프셋의 합으로서 오프셋을 결정하도록 추가로 구성되며, 그리고 상기 오프셋은 Type0 물리적 다운링크 제어 채널 (Type0-PDCCH) 공통 검색 공간 (CSS) 세트에 대한 제어 리소스 세트 (CORESET)의 가장 작은 리소스 블록 (RB) 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 차이이다.

실시예에서, 상기 프로세서는 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리의 GSCN에 대응하면 상기오프셋을 제1 오프셋으로 식별하도록 추가로 구성된다.

실시예에서, 상기 트랜시버는, 상기 SS/PBCH 블록의 주파수 위치가 상기 동기화 래스터 엔트리의 GSCN에 대응하지 않으면 상기 SS/PBCH 블록의 주파수 위치를 포함하는 ssbFrequency의 상위 계층 파라미터를 상위 계층 신호를 경유하여 BS로부터 수신하도록 추가로 구성된다.

실시예에서, 상기 트랜시버는 상기 SS/PBCH 블록의 마스터 정보 블록(MIB)에 포함된 controlResourceSetZero의 필드를 경유하여 상기 BS로부터 상기 제1 오프셋을 수신하도록 추가로 구성된다.

일 실시예에서, 상기 프로세서는, 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스로부터 상기 동기화 래스터 엔트리의 GSCN에 가상적으로 위치한 다른 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋으로 결정된 제2 오프셋을 식별하도록 추가로 구성된다.

실시예에서, 상기 동기화 래스터 엔트리는 공유 스펙트럼 채널 액세스 동작을 위한 대역폭 내의 단일 엔트리로서 결정된다; 그리고 상기 대역폭은 상기 SS/PBCH 블록을 포함한다.

일 실시예에서, 동기화 래스터 엔트리의 GSCN에 가상적으로 위치한 제1 오프셋, 제2 오프셋, 및 SS/PBCH 블록은 Type0-PDCCH CSS 세트에 대한 CORESET의 부반송파 간격에 기초하여 식별된다.

다른 실시예에서, 공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템 내 기지국 (BS)이 제공된다. 상기 BS는 사용자 장비(UE)에 동기화 신호 및 물리적 브로드캐스트 채널(SS/PBCH) 블록을 전송하도록 구성된 트랜시버를 포함하며, 여기에서 상기 SS/PBCH 블록의 주파수 위치가 식별되며; 상기 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리의 글로벌 동기화 채널 번호(GSCN)에 대응하는지 여부가 판단되며; 상기 SS/PBCH 블록의 주파수 위치가 상기 동기화 래스터 엔트리의 GSCN에 대응하지 않는다면, 제1 오프셋 및 제2 오프셋의 합으로서 오프셋이 결정되고; 그리고 상기 오프셋은 Type0 물리적 다운링크 제어 채널 (Type0-PDCCH) 공통 검색 공간 (CSS) 세트에 대한 제어 리소스 세트 (CORESET)의 가장 작은 리소스 블록 (RB) 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 차이이다.

실시예에서, 상기 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리의 GSCN에 대응하면, 상기 오프셋은 상기 제1 오프셋으로 식별된다.

실시예에서, 상기 트랜시버는, 상기 SS/PBCH 블록의 주파수 위치가 상기 동기화 래스터 엔트리의 GSCN에 대응하지 않으면, 상기 SS/PBCH 블록의 주파수 위치를 포함하는 ssbFrequency의 상위 계층 파라미터를 상위 계층 신호를 경유하여 UE로 전송하도록 추가로 구성된다.

실시예에서, 상기 트랜시버는 상기 SS/PBCH 블록의 마스터 정보 블록(MIB)에 포함된 controlResourceSetZero의 필드를 경유하여 상기 UE로 상기 제1 오프셋을 전송하도록 추가로 구성된다.

실시예에서, 상기 제2 오프셋이 식별되어, 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스로부터 상기 동기화 래스터 엔트리의 GSCN에 가상으로 위치한 다른 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋으로서 상기 제2 오프셋이 결정된다.

또 다른 실시예에서, 공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템에서 사용자 장비(UE)의 방법이 제공된다. 상기 방법은 동기화 신호들 및 물리적 방송 채널(SS/PBCH) 블록의 주파수 위치를 식별하는 단계; 기지국(BS)으로부터 상기 SS/PBCH 블록을 수신하는 단계; 상기 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리의 글로벌 동기화 채널 번호(GSCN)에 대응하는지 여부를 판단하는 단계; 그리고 상기 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리의 GSCN에 대응하지 않는다면 제1 오프셋 및 제2 오프셋의 합으로서 오프셋을 결정하는 단계를 포함하며, 여기에서 상기 오프셋은 Type0 물리적 다운링크 제어 채널 (Type0-PDCCH) 공통 검색 공간 (CSS) 세트에 대한 제어 리소스 세트 (CORESET)의 가장 작은 리소스 블록 (RB) 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 차이이다.

실시예에서, 상기 방법은 상기 동기화 래스터 엔트리의 GSCN에 대응하는 상기 SS/PBCH 블록의 주파수 위치에 기초하여 상기 오프셋을 제1 오프셋으로서 식별하는 단계를 더 포함한다.

실시예에서, 상기 방법은, 상기 동기화 래스터 엔트리의 GSCN에 대응하지 않는 상기 SS/PBCH 블록의 주파수 위치에 기초하여 상기 SS/PBCH 블록의 주파수 위치를 포함하는 ssbFrequency의 상위 계층 파라미터를 상위 계층 신호를 경유하여 상기 BS로부터 수신하는 단계를 더 포함한다.

실시예에서, 상기 방법은 상기 SS/PBCH 블록의 마스터 정보 블록(MIB)에 포함된 controlResourceSetZero의 필드를 경유하여 상기 제1 오프셋을 상기 BS로부터 수신하는 단계를 더 포함한다.

일 실시예에서, 상기 방법은, 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스로부터 상기 동기화 래스터 엔트리의 GSCN에 가상적으로 위치한 다른 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋으로 결정된 제2 오프셋을 식별하는 단계를 더 포함하며, 여기에서: 상기 동기화 래스터 엔트리는 공유 스펙트럼 채널 액세스 동작을 위한 대역폭 내의 단일 엔트리로서 결정되며; 그리고 상기 대역폭은 상기 SS/PBCH 블록을 포함한다.

다른 기술적 특징들은 어어지는 도면들, 설명 및 청구 범위로부터 당업자에게 쉽게 자명할 수 있다

본 개시 및 그 개시의 이점에 대한 보다 완전한 이해를 위해, 첨부 도면과 관련하여 취해진 다음 설명을 이제 참조하며, 여기에서 유사한 참조 번호들은 유사한 부분들을 나타낸다.
도 1은 본 개시의 실시예들에 따른 예시적인 무선 네트워크를 도시한다.
도 2는 본 개시의 실시예들에 따른 예시적인 gNB를 도시한다.
도 3은 본 개시의 실시예들에 따른 예시적인 UE를 도시한다.
도 4는 본 개시의 실시예들에 따라 OFDM을 사용하는 예시적인 전송기 구조를 도시한다.
도 5는 본 개시의 실시예들에 따라 OFDM을 사용하는 예시적인 수신기 구조를 도시한다.
도 6은 본 개시의 실시예들에 따른 DCI 포맷에 대한 예시적인 인코딩 프로세스를 도시한다.
도 7은 본 개시의 실시예들에 따라 UE와 함께 사용하기 위한 DCI 포맷을 위한 예시적인 디코딩 프로세스를 도시한다.
도 8은 본 개시의 실시예에 따른 SS/PBCH 블록과 CORESET #0 사이의 예시적인 주파수 도메인 오프셋을 도시한다.
도 9는 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차의 흐름도를 도시한다.
도 10a는 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차의 흐름도를 도시한다.
도 10b는 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차의 흐름도를 도시한다.
도 11은 본 개시의 실시예에 따른 주파수 오프셋들 간의 예시적인 관계를 도시한다.
도 12는 본 개시의 실시예에 따른 동일한 레퍼런스 주파수 위치에 배치된 30kHz SCS 및 15kHz SCS를 갖는 예시적인 SS/PBCH 블록을 도시한다.
도 13은 본 개시의 실시예에 따른 상이한 레퍼런스 주파수 위치에 배치된 30kHz SCS 및 15kHz SCS를 갖는 예시적인 SS/PBCH 블록을 도시한다.
도 14는 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차의 흐름도를 도시한다.
도 15a는 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차의 흐름도를 도시한다.
도 15b는 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차의 흐름도를 도시한다.
도 16은 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차의 흐름도를 도시한다.
도 17은 본 개시의 실시예에 따른 RMSI 수신을 위한 방법의 흐름도를 도시한다.
도 18은 본 개시의 실시예에 따른 사용자 장비 (user equipment, UE)를 도시한다.
도 19는 본 발명의 개시에 따른 기지국(base station, BS)을 도시한다.

아래의 상세한 설명을 착수하기 전에 본 특허 문서 전체에서 사용된 특정 단어들 및 구문들의 정의를 설명하는 것이 유리할 수 있다. "결합하다"의 용어 및 그 파생어들은 두 개 이상의 요소들이 서로 물리적으로 접촉하는지 여부에 관계없이 두 개 이상의 요소들 간의 직접 또는 간접 통신을 의미한다. "전송하다", "수신하다" 및 "통신하다"의 용어들 그리고 그것들의 파생어들은 직접 및 간접 통신을 둘 모두를 망라한다. "구비하다" 및 "포함하다"의 용어들 그리고 그것들의 파생어들은 파생어는 제한없는 포함을 의미한다. 용어 "또는"은 포괄적이며, 및/또는 을 의미한다. 구절 "연관된" 및 그것의 파생어는 포함하는, 내부에 포함된, 상호 접속하는, 내포하는, 내부에 내포하는, 접속하거나 접속하는, 결합하거나 결합되는, 통신 가능한, 협력하는, 인터리브하는, 병치하는, 근접한, 결합되거나 결합되어 있는, 구비하며, 속성을 가지며, 관계를 갖거나 관련이 있는 등을 의미한다. "제어기"라는 용어는 하나 이상의 작동을 제어하는 임의의 디바이스, 시스템 또는 그것들의 일부를 의미한다. 그런 제어기는 하드웨어 또는 하드웨어와 소프트웨어 및/또는 펌웨어의 조합으로 구현될 수 있다. 특정 제어기와 연관된 기능은 로컬 또는 원격에 관계없이 중앙 집중화되거나 분산될 수 있다. 아이템들의 목록과 함께 사용될 때 "적어도 하나"라는 구절은 열거된 아이템들 중 하나 이상의 상이한 조합들이 사용될 수 있으며 그리고 그 목록에서 하나의 아이템만이 필요할 수 있음을 의미한다. 예를 들어, "A, B 및 C 중 하나 이상"은 A, B, C, A와 B, A와 C, B와 C, A와 B와 C의 조합들 중 어느 하나를 포함한다.

더욱이, 아래에서 설명되는 다양한 기능들은 하나 이상의 컴퓨터 프로그램에 의해 구현되거나 지원될 수 있으며, 이들 각각은 컴퓨터 판독가능 프로그램 코드로 형성되고 컴퓨터 판독가능 매체에 구현된다. "애플리케이션"및 "프로그램"의 용어들은, 적절한 컴퓨터 판독가능 프로그램에서의 구현을 위해 채택된 하나 이상의 컴퓨터 프로그램, 소프트웨어 컴포넌트, 명령어들의 세트, 프로시져, 함수, 객체, 클래스, 인스턴스, 관련 데이터 또는 그것들의 일부를 언급하는 것이다. "컴퓨터 판독가능 프로그램 코드"라는 구절은 소스 코드, 객체 코드 및 실행 코드를 포함한 임의 유형의 컴퓨터 코드를 포함한다. "컴퓨터 판독가능 매체"라는 문구는 ROM (read only memory), RAM (Random Access Memory), 하드 디스크 드라이브, CD (compact disc), DVD (digital video disc) 또는 어떤 다른 유형의 메모리와 같은 컴퓨터에 의해 액세스될 수 있는 임의 유형의 매체를 포함한다. "비 일시적" 컴퓨터 판독가능 매체는 일시적인 전기적인 또는 다른 신호들을 수송하는 유선, 무선, 광학 또는 다른 통신 링크들을 제외한다. 비 일시적 컴퓨터 판독가능 매체는 재기록 가능 광 디스크 또는 지울 수 있는 메모리 디바이스처럼 데이터가 영구적으로 저장될 수 있는 매체 및 데이터가 저장되고 나중에 덮어쓸 수 있는 매체를 포함한다.

다른 특정 단어들 및 구절들에 대한 정의들은 본 특허 문서 전반에 걸쳐 제공된다. 당업자는 대부분의 경우는 아니지만 많은 경우에, 그러한 정의들은 그렇게 정의된 단어들 및 구절들의 미래의 사용들은 물론이며 이전 사용들에도 적용된다는 것을 이해해야 한다.

무선 통신 시스템은 초기의 음성 중심의 서비스 제공으로부터, 예를 들면, 3GPP의 HSPA (High Speed Packet Access), LTE (Long Term Evolution)이나 E-UTRA (Evolved Universal Terrestrial Radio Access), 및 LTE-A(Advanced), 3GPP2의 HRPD (High Rate Packet Data) 및 UMB (Ultra Mobile Broadband) 그리고 IEEE 802.16e처럼 고속 및 고품질 패킷 데이터 서비스를 제공하는 광대역 무선 통신 시스템으로 진화했다. 5세대 (5G) 또는 NR (new radio) 통신 표준들이 5G 무선 통신 시스템과 함께 개발되고 있다.

이하, 첨부된 도면들을 참조하여 하나 이상의 실시예이 설명될 것이다. 또한, 본 개시를 설명함에 있어서, 관련된 기능 또는 구성에 관한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 여겨질 때에는 그 설명은 생략된다. 본 명세서에서 사용되는 설명적 또는 기술적 용어들을 포함하는 모든 용어들은 본 기술 분야에서 통상의 지식을 가진 자들에게 자명한 의미를 가지는 것으로 해석되어야 한다. 그러나, 본 기술 분야에서 통상의 지식을 가진 자의 의도, 판례 또는 신기술의 출현에 따라 상기 용어들은 상이한 의미를 가질 수 있으며, 그래서 본원에서 사용되는 용어들은 본 명세서 전반에 걸친 설명과 함께 그 용어들의 의미에 기초하여 정의되어야 한다. 이하에서, 기지국은 단말의 리소스 할당을 수행하는 주체일 수 있으며, 그리고 gNode B, eNode B, Node B, 기지국(BS), 무선 액세스 유닛, 기지국 제어기, 및 네트워크의 노드 중 적어도 하나일 수 있다. 단말은 사용자 장비 (user equipment, UE), 이동국 (mobile station, MS), 휴대폰, 스마트폰, 컴퓨터, 통신 기능을 수행할 수 있는 멀티미디어 시스템 등을 포함할 수 있다. 본 개시에서, DL은 기지국으로부터 단말로 전송되는 신호의 무선 전송 경로이며, UL은 단말로부터 기지국으로 전송되는 신호의 무선 전송 경로이다. 본 명세서 전체적으로, 계층 (layer) (또는 계층 장치)은 엔티티 (entity)로 지칭될 수도 있다. 또한, 이하에서, LTE 또는 LTE-A 시스템의 예로서 본 개시의 하나 이상의 실시예들이 설명되지만, 그 하나 이상의 실시예들은 유사한 기술적 배경 또는 채널 형태를 갖는 다른 통신 시스템에도 적용될 수 있다. 예를 들어, LTE-A 이후에 개발된 5G 이동통신 기술 (5G NR (new radio)이 포함될 수 있다. 추가로, 하나 이상의 실시예들은 당업자에 따른 본 개시의 범위를 벗어나지 않으면서 본 개시의 범위 내에서의 일부 변형을 통해 다른 통신 시스템에 적용될 수 있다.

광대역 무선 통신 시스템의 대표적인 예인 LTE 시스템에서, DL에서는 OFDM(Orthogonal Frequency Division Multiplexing) 방식이 사용되고, UL에서는 SC-FDMA(Single Carrier Frequency Division Multiplexing) 방식이 사용된다. 상기 UL은 단말, UE 또는 MS가 BS 또는 gNode B로 데이터 또는 제어 신호를 전송하는 무선 링크를 의미하며, DL은 BS가 단말로 데이터 또는 제어 신호를 전송하는 무선 링크를 의미한다. . 그런 다중 액세스 방식에서, 각 사용자의 데이터 또는 제어 정보는 그 데이터 또는 제어 정보를 일반적으로 할당하고 작동시켜서 분류되며, 그래서 각 사용자에 대해 데이터 또는 제어 정보를 전송하기 위한 시간-주파수 리소스들이 서로 겹치지 않도록 하며, 즉, 직교성이 확립되도록 한다.

본 개시에서 제안하는 방법 및 디바이스를 설명하기 위해 기존 LTE 또는 LTE-A 시스템에서의 물리 채널 및 신호와 같은 용어들이 사용될 수 있다. 그러나, 본 개시의 내용은 LTE 또는 LTE-A 시스템이 아닌 무선 통신 시스템에 적용된다.

아래에서 설명되는, 도 1 내지 도 17 및 본 특허 문헌에서 본 개시의 원리를 설명하기 위해 사용되는 다양한 실시예들은 단지 예시를 위한 것이며, 본 개시의 범위를 제한하는 방식으로 해석되지 않아야 한다. 당업자는 본 개시의 원칙들이 임의의 적절하게 배열된 시스템 또는 디바이스에서 구현될 수 있다는 것을 이해할 것이다.

다음 문서는 마치 여기에 완전히 설명된 것처럼 본 개시에 참조로 통합된다: 3GPP TS 38.211 v15.4.0, "NR; 물리 채널 및 변조 (Physical channels and modulation)";3GPP TS 38.212 v15.4.0, "NR; 다중화 및 채널 코딩 (Multiplexing and Channel coding)";3GPP TS 38.213 v15.4.0, "NR; 제어를 위한 물리 계층 절차 (Physical Layer Procedures for Control)";3GPP TS 38.214 v15.4.0, "NR; 데이터에 대한 물리 계층 절차 (Physical Layer Procedures for Data)"; 및 3GPP TS 38.331 v15.4.0, "NR; 라디오 리소스 제어(RRC) 프로토콜 사양 (Radio Resource Control (RRC) Protocol Specification). "

도 1 내지 도 3은 무선 통신 시스템들에서 구현된 그리고 직교 주파수 분할 다중화 (orthogonal frequency division multiplexing (OFDM)) 또는 직교 주파수 분할 다중 액세스 (OFDMA) 통신 기술을 사용한 다양한 실시예를 아래에서 설명한다. 도 1-도 3의 설명들은 상이한 실시예들이 구현될 수 있는 방식에 대한 물리적 또는 구조적 제한들을 의미하는 것은 아니다. 본 개시의 상이한 실시예들은 임의의 적절하게 배열된 통신 시스템에서 구현될 수 있다.

도 1은 본 개시의 실시예들에 따른 예시적인 무선 네트워크를 도시한다. 도 1에서 보이는 무선 네트워크의 실시예는 단지 설명만을 위한 것이다. 무선 네트워크 (100)의 다른 실시예들은 본 개시의 범위를 벗어나지 않으면서 사용될 수 있다.

도 1에서 보이는 것처럼, 상기 무선 네트워크는 gNB (101), gNB (102) 및 gNB (103)를 포함한다. 상기 gNB (101)는 gNB (102) 및 gNB (103)와 통신한다. 상기 gNB (101)는 인터넷, 독점 인터넷 프로토콜 (IP) 네트워크, 또는 다른 데이터 네트워크와 같은 적어도 하나의 네트워크 (130)와 또한 통신한다.

상기 gNB (102)는 gNB (102)의 커버리지 영역 (120) 내의 제1의 복수의 사용자 장비들 (UE)을 위한 네트워크 (130)에게 무선 광대역 액세스를 제공한다. 제1의 복수의 UE들은 중소기업에 배치될 수 있는 UE(111); 기업(E)에 배치될 수 있는 UE(112); WiFi 핫스팟(hotsopt (HS))에 배치될 수 있는 UE(113); 제1 거주지(R)에 배치될 수 있는 UE(114); 제2 거주지(R)에 배치될 수 있는 UE(115); 및 셀 폰, 무선 랩탑, 무선 PDA 등과 같은 모바일 디바이스(M)일 수 있는 UE(116)를 포함한다. 상기 gNB (103)는 그 gNB (103)의 커버리지 영역 (125) 내의 제2의 복수의 UE들에 대해 네트워크 (130)로의 무선 광대역 액세스를 제공한다. 상기 제2의 복수의 UE는 UE(115) 및 UE(116)를 포함한다. 일부 실시예들에서, gNB들 (101-103) 중 하나 이상은 5G, LTE, LTE-A, WiMAX, WiFi, 또는 다른 무선 통신 기술을 사용하여 서로 그리고 상기 UE들 (111-116)과 통신할 수 있다.

네트워크 유형에 따라 "기지국"또는 "BS"라는 용어는 전송 포인트 (TP), 전송-수신 포인트 (TRP), 인핸스드 기지국 (eNodeB 또는 eNB), 5G 기지국 (gNB), 매크로셀, 펨토셀, WiFi 액세스 포인트 (AP) 또는 다른 무선 지원 장치처럼 네트워크에 무선 액세스를 제공하도록 구성된 임의 컴포넌트 (또는 컴포넌트들의 세트)를 언급하는 것일 수 있다. 기지국은 하나 이상의 무선 통신 프로토콜, 예를 들어 5G 3GPP NR (new radio) 인터페이스/액세스(NR), LTE(Long Term Evolution), LTE-A (LTE advanced), 고속 패킷 액세스(high speed packet access, HSPA), Wi-Fi 802.11a/b/g/n/ac 등에 따라 무선 액세스를 제공할 수 있다. 편의상, "BS"및 "TRP"의 용어들은 원격 단말기들에 대한 무선 액세스를 제공하는 네트워크 인프라 컴포넌트들을 지칭하기 위해 이 특허 문서에서 상호 교환적으로 사용된다. 또한, 네트워크 유형에 따라서, "사용자 장비"또는 "UE"라는 용어는 "이동국", "가입자국", "원격 단말", "무선 단말", "수신 포인트", 또는 "사용자 디바이스"와 같은 컴포넌트를 언급하는 것일 수 있다. 편의상 "사용자 장비" 및 "UE"라는 용어는, UE가 (모바일 전화기 또는 스마트 폰과 같은) 모바일 디바이스인지 또는 일반적으로 (데스크톱 컴퓨터 또는 자동 판매기와 같은) 고정 디바이스로 간주되는가 여부에 관계없이 BS에 무선으로 액세스하는 원격 무선 장비를 언급하기 위해 이 특허 문서에서 사용된다.

점선들은, 단지 예시 및 설명을 위해 대략 원형으로 보이는 커버리지 영역들 (120 및 125)의 대략적인 범위를 보여준다. 상기 커버리지 영역들 (120 및 125)처럼 gNB들과 연관된 커버리지 영역들은 그 gNB들의 구성 그리고 자연 및 인조 장애물들과 연관된 무선 환경에서의 변이들에 종속하여 불규칙한 모습들을 포함한 다른 모습들을 가질 수 있다는 것이 분명하게 이해되어야 한다.

아래에서 더 상세하게 설명되는 바와 같이, UE들 (111-116) 중 하나 이상은 향상된 무선 통신 시스템에서 데이터 및 제어 정보에 대한 수신 신뢰성을 위한 회로, 프로그래밍 또는 이들의 조합을 포함한다. 특정 실시예들에서, 하나 이상의 gNB들(101-103)은 이웃 셀들로부터의 효율적인 RMSI 수신을 위한 회로, 프로그래밍, 또는 이것들의 조합을 포함한다.

도 1은 무선 네트워크의 한 예를 나타내지만, 도 1에 다양한 변경들이 이루어질 수 있다. 예를 들어, 상기 무선 네트워크는 임의의 적절한 배열로 임의의 개수의 gNB들 및 임의의 개수의 UE들을 포함할 수 있다. 또한, gNB (101)는 임의의 개수의 UE들과 직접적으로 통신할 수 있으며 이 UE들에게 상기 네트워크 (130)로의 무선 광대역 액세스를 제공할 수 있다. 유사하게, 각 gNB (102-103)는 상기 네트워크 (130)와 직접 통신하고 UE들에게 네트워크 (130)에 대한 직접적인 무선 광대역 액세스를 제공할 수 있다. 또한, gNB들 (101, 102 및/또는 103)은 외부 전화 네트워크들 또는 다른 유형의 데이터 네트워크들과 같은 다른 또는 추가 외부 네트워크들에 대한 액세스를 제공할 수 있다.

도 2는 본 개시의 실시예들에 따른 예시적인 gNB(102)를 도시한다. 도 2에 도시된 gNB (102)의 실시예는 단지 예시를 위한 것이며,도 1의 gNB들 (101 및 103)은 동일하거나 유사한 구성을 가질 수 있다. 그러나, gNB들은 매우 다양한 구성들로 제공되며, 도 2는 본 개시의 범위를 gNB의 임의의 특정 구현으로 제한하지 않는다.

도 2에서 보이는 것처럼, gNB (102)는 다중 안테나들 (205a-205n), 다중 RF 트랜시버들 (210a-210n), 전송 (TX) 프로세싱 회로 (215) 및 수신 (RX) 프로세싱 회로 (220)를 포함한다. 상기 gNB (102)는 제어기/프로세서 (225), 메모리 (230) 및 백홀 또는 네트워크 인터페이스 (235)를 또한 포함한다.

상기 RF 트랜시버들 (210a-210n)은 네트워크 (100)에서 UE들에 의해 전송된 신호들과 같은 인입하는 RF 신호들을 안테나들 (205a-205n)로부터 수신한다. 상기 RF 트랜시버들 (210a-210n)은 IF 또는 기저대역 신호들을 생성하기 위해 인입하는 RF 신호를 하향-변환한다. IF 또는 기저대역 신호들은, 그 기저대역 또는 IF 신호들을 필터링, 디코딩 및/또는 디지털화함으로써 처리된 기저대역 신호들을 생성하는 RX 프로세싱 회로 (220)로 송신된다. 상기 RX 프로세싱 회로 (220)는 상기 처리된 기저대역 신호들을 추가 처리하기 위해 제어기/프로세서 (225)로 전송한다.

상기 TX 프로세싱 회로 (215)는 제어기/프로세서 (225)로부터 (음성 데이터, 웹 데이터, 이메일 또는 대화형 비디오 게임 데이터와 같은) 아날로그 또는 디지털 데이터를 수신한다. 상기 TX 프로세싱 회로 (215)는 처리된 기저대역 또는 IF 신호들을 생성하기 위해, 떠나가는 (outgoing) 기저대역 데이터를 인코딩, 다중화 및/또는 디지털화한다. 상기 RF 트랜시버들 (210a-210n)은 상기 떠나가는 처리된 기저대역 또는 IF 신호들을 TX 프로세싱 회로 (215)로부터 수신하고 그 기저대역 또는 IF 신호들을 안테나들 (205a-205n)을 통해 전송되는 RF 신호들로 상향 변환한다.

상기 제어기/프로세서 (225)는 gNB (102)의 전체 동작을 제어하는 하나 이상의 프로세서들 또는 다른 프로세싱 장치를 포함할 수 있다. 예를 들어, 상기 제어기/프로세서 (225)는 잘 알려진 원칙들에 따라 RF 트랜시버들 (210a-210n), RX 프로세싱 회로 (220) 및 TX 프로세싱 회로 (215)에 의한 순방향 채널 신호들 수신 및 역방향 채널 신호들 전송을 제어할 수 있을 것이다. 상기 제어기/프로세서 (225)는 더 진보된 무선 통신 기능들과 같은 추가의 기능들도 지원할 수 있을 것이다. 예를 들어, 제어기/프로세서 (225)는 다수의 안테나들 (205a-205n)로부터 떠나가는 신호들을 상이하게 가중하여, 그 떠나가는 신호들을 원하는 방향으로 효과적으로 조종하는 지향성 라우팅 동작 및 빔포밍 동작을 지원할 수 있다. 매우 다양한 다른 기능들 중 임의의 것이 제어기/프로세서 (225)에 의해 gNB (102)에서 지원될 수 있다.

제어기/프로세서 (225)는 OS처럼 메모리 (230)에 상주하는 프로그램들 및 다른 프로세스들을 또한 실행할 수 있다. 상기 제어기/프로세서 (225)는 실행 프로세스에 의해 요구되는 대로 메모리 (230)로 또는 메모리 밖으로 데이터를 이동할 수 있다.

상기 제어기/프로세서 (225)는 백홀 또는 네트워크 인터페이스 (235)에 또한 연결된다. 상기 백홀 또는 네트워크 인터페이스 (235)는 gNB (102)가 백홀 접속을 통해 또는 네트워크를 통해 다른 디바이스들이나 시스템과 통신하도록 허용한다. 상기 인터페이스 (235)는 임의의 적절한 유선 또는 무선 접속(들)을 통한 통신을 지원할 수 있다. 예를 들어, 상기 gNB (102)가 (5G, LTE 또는 LTE-A를 지원하는 것과 같은) 셀룰러 통신 시스템의 일부로 구현될 때에, 상기 인터페이스 (235)는 상기 gNB (102)가 유선 또는 무선 백홀 접속을 통해 다른 gNB와 통신하도록 허용할 수 있다. 상기 gNB (102)가 액세스 포인트로서 구현 될 때, 상기 인터페이스 (235)는 gNB (102)가 유선 또는 무선 근거리 통신망을 통해 또는 유선 또는 무선 접속을 통해 (인터넷과 같은) 더 큰 네트워크로 통신하는 것을 허용할 수 있다. 상기 인터페이스 (235)는 이더넷 또는 RF 트랜시버와 같은 유선 또는 무선 접속을 통한 통신들을 지원하는 임의의 적절한 구조를 포함한다.

상기 메모리(230)는 제어기/프로세서(225)에 연결된다. 상기 메모리 (230)의 일부는 RAM을 포함할 수 있고, 그 메모리 (230)의 다른 일부는 플래시 메모리 또는 다른 ROM을 포함할 수 있다.

도 2는 gNB (102)의 일 예를 도시하지만, 도 2에 대해 다양한 변경들이 이루어질 수 있다. 예를 들어, 상기 gNB (102)는 도 2에서 보이는 임의의 개수의 각 컴포넌트를 포함할 수 있다. 특정 예로서, 액세스 포인트는 다수의 인터페이스들 (235)을 포함할 수 있고, 제어기/프로세서 (225)는 상이한 네트워크 주소들 사이에서 데이터를 라우팅하기 위한 라우팅 기능들을 지원할 수 있다. 다른 특정 예로서, TX 프로세싱 회로 (215)의 단일 인스턴스 및 RX 프로세싱 회로 (220)의 단일 인스턴스를 포함하는 것으로 도시되었지만, 상기 gNB (102)는 (RF 트랜시버 당 하나처럼) 각각의 다중 인스턴스들을 포함할 수 있다. 또한, 도 2 내의 다양한 컴포넌트들이 결합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요들에 따라 추가 컴포넌트들이 추가될 수 있다.

도 3은 본 개시의 실시예들에 따른 예시적인 UE (116)를 도시한다. 도 3에 도시된 UE (116)의 실시예는 단지 예시를 위한 것이며, 도 1의 UE (111-115)는 동일하거나 유사한 구성을 가질 수 있다. 그러나, UE들은 매우 다양한 구성으로 제공되며, 도 3은 본 개시의 범위를 UE의 임의의 특정 구현으로 제한하지 않는다.

도 3에서 보이듯이, 상기 UE (116)는 안테나 (305), 무선 주파수 (RF) 트랜시버 (310), TX 프로세싱 회로 (315), 마이크로폰 (320) 및 수신 (RX) 프로세싱 회로 (325)를 포함한다. 상기 UE (116)는 스피커 (330), 프로세서 (340), 입/출력 (I/O) 인터페이스 (IF) (345), 터치 스크린 (350), 디스플레이 (355) 및 메모리 (360)를 또한 포함한다. 상기 메모리 (360)는 운영 체제 (OS) (361) 및 하나 이상의 애플리케이션들 (362)을 포함한다.

RF 트랜시버 (310)는 네트워크 (100)의 gNB에 의해 전송 된 인입하는 RF 신호를 안테나 (305)로부터 수신한다. 상기 RF 트랜시버 (310)는 인입하는 RF 신호를 하향 변환하여 IF (intermediate frequency) 또는 기저대역 신호를 생성한다. 상기 IF 또는 기저대역 신호들은, 그 기저대역 또는 IF 신호들을 필터링, 디코딩 및/또는 디지털화함으로써 처리된 기저대역 신호들을 생성하는 RX 프로세싱 회로 (220)로 송신된다. 상기 RX 프로세싱 회로 (325)는 상기 처리된 기저대역 신호를 (음성 데이터용과 같은) 스피커 (330)로 또는 (웹 브라우징 데이터를 위한 것과 같은) 추가 프로세싱을 위해 프로세서 (340)로 전송한다.

상기 TX 프로세싱 회로 (315)는 마이크로폰 (320)으로부터의 아날로그 또는 디지털 음성 데이터 또는 프로세서 (340)로부터의의 다른 떠나가는 (웹 데이터, 이메일 또는 대화형 비디오 게임 데이터와 같은) 기저대역 데이터를 수신한다. 상기 TX 프로세싱 회로 (315)는 처리된 기저대역 또는 IF 신호를 생성하기 위해, 떠나가는 기저대역 데이터를 인코딩, 다중화 및/또는 디지털화한다. 상기 RF 트랜시버 (310)는 상기 떠나가는 처리된 기저대역 또는 IF 신호를 TX 프로세싱 회로 (315)로부터 수신하고 그 기저대역 또는 IF 신호를 안테나 (305)를 통해 전송되는 RF 신호로 상향 변환한다.

상기 프로세서 (340)는 하나 이상의 프로세서들 또는 다른 프로세싱 디바이스들을 포함할 수 있으며 그리고고 상기 UE (116)의 전반적인 동작을 제어하기 위해 메모리 (360)에 저장된 OS (361)를 실행할 수 있다. 예를 들어, 프로세서 (340)는 잘 알려진 원칙들에 따라 RF 트랜시버 (310), RX 프로세싱 회로 (325) 및 TX 프로세싱 회로 (315)에 의한 순방향 채널 신호들 수신 및 역방향 채널 신호들 송신을 제어할 수 있다. 일부 실시예들에서, 프로세서 (340)는 적어도 하나의 마이크로 프로세서 또는 마이크로 제어기를 포함한다.

상기 프로세서 (340)는 빔 관리를 위한 프로세스처럼 메모리 (360)에 상주하는 다른 프로세스들 및 프로그램들을 또한 실행할 수 있다. 상기 프로세서 (340)는 실행 프로세스에 의해 요구되는 대로 데이터를 메모리 (360)로 또는 그 메모리 밖으로 이동할 수 있다. 일부 실시예들에서, 상기 프로세서 (340)는 OS (361)에 기초하여 또는 gNB들이나 운영자로부터 수신된 신호들에 응답하여 애플리케이션들 (362)을 실행하도록 구성된다. 상기 프로세서 (340)는 I/O 인터페이스 (345)에 또한 연결되며, 이는 UE (116)에게 랩탑 컴퓨터들 및 핸드헬드 컴퓨터들과 같은 다른 디바이스들에 접속하는 능력을 제공한다. 상기 I/O 인터페이스 (345)는 이러한 액세서리들 및 프로세서 (340) 사이의 통신 경로이다.

상기 프로세서 (340)는 터치 스크린 (350) 및 디스플레이 (355)에 또한 연결된다. 상기 UE (116)의 운영자는 UE (116)에 데이터를 입력하기 위해 터치 스크린 (350)을 사용할 수 있다. 상기 디스플레이 (355)는 액정 디스플레이, 발광 다이오드 디스플레이, 또는 웹 사이트들에서 온 것과 같은 텍스트 및/또는 적어도 제한된 그래픽들을 렌더링할 수 있는 다른 디스플레이 일 수 있다.

상기 메모리 (360)는 프로세서 (340)에 연결된다. 상기 메모리 (360)의 일부는 랜덤 액세스 메모리 (RAM)를 포함할 수 있고, 그 메모리 (360)의 다른 일부는 플래시 메모리 또는 다른 읽기 전용 메모리 (ROM)를 포함할 수 있다.

도 3은 UE (116)의 일 예를 도시하지만, 도 3에 대해 다양한 변경들이 이루어질 수 있다. 예를 들어, 도 3의 다양한 컴포넌트들은 결합되거나, 더 세분화되거나, 생략될 수 있을 것이며, 특정 필요들에 따라 추가 컴포넌트들이 추가될 수 있다. 특정 예로서, 상기 프로세서 (340)는 하나 이상의 중앙 처리 유닛들 (CPU) 및 하나 이상의 그래픽 처리 유닛들 (GPU)과 같은 다중 프로세서들로 분할될 수 있다. 또한, 도 3이 이동 전화 또는 스마트 폰으로서 구성된 UE (116)를 예시하는 반면, UE들은 다른 유형의 이동 또는 고정 디바이스들로서 동작하도록 구성될 수 있다.

본 개시는 일반적으로 무선 통신 시스템들에 관한 것으로, 보다 상세하게는, 기지국과 통신하는 사용자 장비 (UE)의 전력 소비 감소 및 이중 접속을 하여 동작하기 위한 물리적 다운 링크 제어 채널들 (PDCCHs)의 UE로의 전송 및 수신에 관한 것이다. 통신 시스템은 기지국 또는 하나 이상의 전송 포인트들로부터 UE들로의 전송을 지칭하는 다운링크 (DL) 및 UE로부터 기지국이나 하나 이상의 수신 포인트들로의 전송을 지칭하는 업링크 (UL)를 포함한다.

4G 통신 시스템 구축 이후 증가하는 무선 데이터 트래픽에 대한 수요를 충족시키기 위해서, 개선된 5G 또는 5G 이전 통신 시스템을 개발하기 위해 노력하고 있다. 그러므로, 5G 또는 5G 이전 통신 시스템은 "4G 네트워크를 넘어선" 또는 "포스트 LTE 시스템"이라고도 불린다.5G 통신 시스템은 더 높은 데이터 속도를 달성하기 위해, 더 높은 주파수 (mmWave) 대역들, 예를 들면, 60GHz 대역들에서 구현되는 것으로 여겨진다. 전파의 전파 손실 (propagation loss)을 줄이고 전송 거리를 늘리기 위해, 빔포밍, 대용량 다중-입력 다중-출력 (multiple-input multiple-output (MIMO), FD-MIMO (full dimensional MIMO), 어레이 안테나, 아날로그 빔포밍 및 대규모 안테나 기술들이 5G 통신 시스템에서 설명된다. 추가로, 5G 통신 시스템들에서, 어드밴스드 스몰 셀, 클라우드 RAN (Radio Access Network), 초 고밀도 네트워크, D2D (Device-to-Device) 통신, 무선 백홀 (backhaul), 이동 네트워크, 협력 통신, CoMP (Coordinated Multi-Point), 수신단 간섭 제거 등을 기반으로 시스템 네트워크 개선을 위한 개발이 진행 중이다.

DL 시그널링을 위한 또는 셀 상에서의 UL 시그널링을 위한 시간 유닛은 슬롯으로 언급되며 하나 이상의 심볼들을 포함할 수 있다. 심볼은 추가 시간 유닛으로도 사용할 수 있다. 주파수 (또는 대역폭 (BW)) 유닛은 리소스 블록 (RB)으로 언급된다. 하나의 RB는 다수의 부반송파(SC)를 포함한다. 예를 들어, 한 슬롯은 14 개의 심볼둘을 포함하고 1 밀리 초 또는 0.5 밀리초의 지속 시간을 가질 수 있으며, 그리고 한 RB는 180kHz 또는 360kHz의 BW를 가질 수 있으며 15kHz 또는 30kHz의 SC 간 간격을 갖는 12 개의 SC들을 각각 포함할 수 있다.

DL 신호들은 정보 콘텐트를 운반하는 데이터 신호들, DL 제어 정보 (DCI) 포맷들을 운반하는 제어 신호들, 그리고 파일럿 신호들로도 알려진 레퍼런스 신호들 (RS)을 포함한다. gNB는 각자의 물리적 DL 공유 채널 (PDSCH) 또는 물리적 DL 제어 채널 (PDCCH)을 통해 데이터 정보 (예: 전송 블록들) 또는 DCI 포맷들을 전송할 수 있다. gNB는 채널 상태 정보 RS (CSI-RS) 및 복조 RS (DMRS)를 포함하는 여러 유형의 RS 중 하나 이상을 전송할 수 있다. CSI-RS는, UE들이 채널 상태 정보 (CSI)를 측정하거나 이동성 지원과 관련된 측정들과 같은 다른 측정들을 수행하도록 의도된다. DMRS는 각자의 PDCCH 또는 PDSCH의 BW에서만 전송될 수 있으며 그리고 UE는 DMRS를 사용하여 데이터를 복조하거나 정보를 제어할 수 있다.

UL 신호들은 또한 정보 콘텐트를 운반하는 데이터 신호들, UL 제어 정보 (UCI)를 운반하는 제어 신호들 및 RS를 포함한다. UE는 각자의 물리적 UL 공유 채널 (PUSCH) 또는 물리적 UL 제어 채널 (PUCCH)을 통해 데이터 정보 (예: 전송 블록들) 또는 UCI를 전송한다. UE가 데이터 정보와 UCI를 동시에 전송할 때에, 그 UE는 PUSCH에서 둘 모두를 다중화하거나 각자의 PUSCH 및 PUCCH에서 그것들을 따로따로 전송할 수 있다. UCI에는 UE에 의한 데이터 전송 블록들의 (TB)의 정확하거나 잘못된 검출를 표시하는 HARQ-ACK (hybrid automatic repeat request acknowledgment) 정보, UE의 버퍼에 데이터가 있는지 여부를 표시하는 SR (scheduling request), 그리고 gNB가 UE로의 PDSCH 또는 PDCCH 전송을 위한 링크 적응을 수행하기 위해 적절한 파라미터들을 선택하는 것을 가능하게 하는 CSI 보고가 포함된다.

UE로부터의 CSI 보고는, 10% BLER과 같은 미리 정해진 블록 오류율 (BLER)로 UE가 데이터 TB를 검출하기 위한 변조 및 코딩 방식 (Modulation and Coding Scheme (MSC)), UE로의 시그날링을 어떻게 프리코드 (precode)하는가를 gNB에게 알리는 프리코딩 매트릭스 인디케이터 (precoding matrix indicator (PMI)), 그리고 PDSCH에 대한 전송 랭크를 표시하는 랭크 인터케이터 (rank Indicator (RI))를 gNB에 알리는 채널 품질 인디케이터 (CQI)를 포함할 수 있다. UL RS에는 DMRS 및 사운딩 (sounding) RS (SRS)가 포함된다. DMRS는 각자의 PUSCH 또는 PUCCH 전송의 BW에서만 전송된다. gNB는 각자의 PUSCH 또는 PUCCH에서 정보를 복조하기 위해 DMRS를 사용할 수 있다. SRS는 UE에 의해 전송되어, gNB에게 UL CSI를 제공하며, TDD 또는 플렉서블 듀플렉스 시스템을 위해 DL 전송용 PMI를 또한 제공하도록 한다. UL DMRS 또는 SRS 전송은, 예를 들면, ZC (Zadoff-Chu) 시퀀스 또는 일반적으로 CAZAC 시퀀스 전송을 기반으로 할 수 있다.

DL 전송들 및 UL 전송들은 DFT-확산-OFDM으로 알려진 DFT 프리코딩을 사용하는 변형을 포함하는 직교 주파수 분할 다중화 (OFDM) 파형을 기반으로 할 수 있다.

도 4는 본 개시의 실시예들에 따라 OFDM을 사용하는 예시적인 전송기 구조 (400)를 도시한다. 도 4에서 보이는 전송기 구조 (400)의 실시예는 단지 예시를 위한 것이다. 도 4에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

DCI 비트들이나 데이터 비트들 (410)과 같은 정보 비트들은 인코더 (420)에 의해 인코딩되며, 할당된 시간/주파수 리소스들에 레이트 매칭기 (430)에 의해 레이트 매칭되며 그리고 변조기 (440)에 의해 변조된다. 이어서, 변조된 인코딩된 심볼 및 DMRS 또는 CSI-RS (450)은 SC 매핑 유닛 (465)에 의해 SC들 (460)에 매핑되며, 역 고속 푸리에 변환 (IFFT)이 필터 (470)에 의해 수행되며, CP (cyclic prefix)가 CP 삽입 유닛 (480)에 의해 추가되며, 그리고 결과 신호는 필터 (490)에 의해 필터링되어 무선 주파수 (RF) 유닛 (495)에 의해 전송된다.

도 5는 본 개시의 실시예들에 따라 OFDM을 사용하는 예시적인 수신기 구조 (500)를 도시한다. 도 5에 보이는 수신기 구조 (500)의 실시예는 단지 예시를위한 것이다. 도 8에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

수신된 신호(510)는 필터(520)에 의해 필터링되고, CP 제거 유닛은 CP(530)를 제거하고, 필터(540)는 고속 푸리에 변환(FFT)을 적용하고, SC 디매핑 유닛(550)은 BW 선택기 유닛(555)에 의해 선택된 SC를 디매핑하고, 수신된 심볼은 채널 추정기 및 복조기 유닛(560)에 의해 복조되고, 레이트 디매칭기(570)는 레이트 매칭을 복원하고, 디코더(580)는 상기 결과 비트를 디코딩하여 정보 비트(590)를 제공한다.

UE는 일반적으로 슬롯에서 다수의 후보 DCI 포맷들을 디코딩하기 위해 각자의 잠재적 PDCCH 전송들을 위한 다수의 후보 위치들을 모니터한다. PDCCH 후보들을 모니터하는 것은, DCI 포맷들에 따라 PDCCH 후보를 수신하고 디코딩하는 것이 수신하도록 구성된다는 것을 의미한다. DCI 포맷은 UE가 DCI 포맷의 올바른 검출를 확인하도록 하기 위해 CRC (Cyclic Redundancy Check) 비트들을 포함한다. DCI 포맷 유형은 CRC 비트들을 스크램블하는 무선 네트워크 임시 식별자 (RNTI)에 의해 식별된다. PDSCH 또는 PUSCH를 단일 UE에게로 스케줄링하는 DCI 포맷의 경우, 상기 RNTI는 C-RNTI (Cell RNTI)일 수 있으며 UE 식별자 역할을 한다.

시스템 정보 (SI)를 운반하는 PDSCH를 스케줄링하는 DCI 포맷의 경우, RNTI는 SI-RNTI 일 수 있다. RAR (random-access response)을 제공하는 PDSCH를 스케줄링하는 DCI 포맷의 경우, 상기 RNTI는 RA-RNTI가 될 수 있다. UE가 서빙 gNB와 무선 리소스 제어 (RRC) 접속을 설정하기 이전에 단일 UE에게로 PDSCH 또는 PUSCH를 스케줄링하는 DCI 포맷의 경우, 상기 RNTI는 임시 C-RNTI (TC-RNTI) 일 수 있다. UE들의 그룹에게 TPC 명령들을 제공하는 DCI 포맷의 경우, 상기 RNTI는 TPC-PUSCH-RNTI 또는 TPC-PUCCH-RNTI 일 수 있다. 각 RNTI 유형은 RRC 시그널링과 같은 상위 계층 시그널링을 통해 UE에게로 설정될 수 있다. UE로의 PDSCH 전송을 스케줄링하는 DCI 포맷은 DL DCI 포맷 또는 DL 할당으로 또한 언급될 수 있으며, UE로부터 PUSCH 전송을 스케줄링하는 DCI 포맷은 UL DCI 포맷 또는 UL 그랜트 (grant)라고도 언급된다.

PDCCH 전송은 물리적 RB들 (PRB)의 세트 내에 있을 수 있다. gNB는 PDCCH 수신을 위해 제어 리소스 세트들로도 언급되는 하나 이상의 PRB들의 세트를 UE에 구성할 수 있다. PDCCH 전송은 제어 리소스 세트에 포함 된 제어 채널 요소 (CCE)에 있을 수 있다. UE는, PDSCH 수신 또는 PUSCH 전송을 스케줄링하기 위한 UE-특정 RRC 시그널링에 의해 UE로 구성된 C-RNTI와 같은 RNTI에 의해 스크램블링된 CRC를 구비한 DCI 포맷을 갖는 PDCCH 후보들을 위한 UE-특정 검색 공간 (UE-specific search space (USS))과 같은 검색 공간, 그리고 다른 RNTI들에 의해 스크램블링 된 CRC를 갖는 DCI 포맷들을 갖는 PDCCH 후보들을 위한 공통 검색 공간 (CSS)에 기반하여, PDCCH 수신을 위한 CCE들을 결정한다. UE로의 PDCCH 전송을 위해 사용될 수 있는 CCE들의 세트는 PDCCH 후보 위치를 한정한다. 제어 리소스 세트의 속성은 PDCCH 수신을 위한 DMRS 안테나 포트의 유사 코-로케이션 정보를 제공하는 TCI (Transmission Configuration Indication) 상태이다.

도 6은 본 개시의 실시예들에 따른 DCI 포맷에 대한 예시적인 인코딩 프로세스 (600)를 도시한다. 도 6에서 보이는 인코딩 프로세스 (600)의 실시예는 단지 예시를 위한 것이다. 도 6에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

gNB는 각자의 PDCCH에서 각 DCI 포맷을 개별적으로 인코딩하고 전송한다. RNTI는 UE가 DCI 포맷을 식별하는 것을 가능하게 하기 위해 DCI 포맷 코드워드의 CRC를 마스킹한다. 예를 들어, CRC 및 RNTI는 예를 들어 16 비트 또는 24 비트를 포함할 수 있다. (비-코딩된) DCI 포맷 비트 (610)의 CRC는 CRC 계산 유닛 (620)을 사용하여 정해지며, 그 CRC는 CRC 비트들 및 RNTI 비트들 (640) 사이의 배타적 OR (XOR) 연산 유닛 (630)을 사용하여 마스킹된다. 상기 XOR 연산은 XOR (0,0) = 0, XOR (0,1) = 1, XOR (1,0) = 1, XOR (1,1) = 0으로 정의된다. 마스킹된 CRC 비트들은 CRC 추가 유닛 (650)을 사용하여 DCI 포맷 정보 비트들에 추가된다. 인코더 (660)는 (테일-바이팅 (tail-biting) 컨벌루션 코딩 또는 폴라 코딩과 같은) 채널 코딩을 수행하며, 할당된 리소스들로의 레이트 매칭이 레이트 매칭기 (670)에 의해 이어진다. 인터리빙 및 변조 유닛 (680)은 QPSK와 같은 인터리빙 및 변조를 적용하며, 그리고 출력 제어 신호 (690)가 전송된다.

도 7은 본 개시의 실시예들에 따라 UE와 함께 사용하기 위한 DCI 포맷에 대한 예시적인 디코딩 프로세스 (700)를 도시한다. 도 7에서 보이는 인코딩 프로세스 (700)의 실시예는 단지 예시를 위한 것이다. 도 7에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

수신된 제어 신호 (710)는 복조기 및 디-인터리버 (720)에 의해 복조 및 디-인터리빙된다. gNB 전송기에서 적용된 레이트 매칭은 레이트 매칭기 (730)에 의해 복원되며, 그리고 결과 비트는 디코더 (740)에 의해 디코딩된다. 디코딩 이후에, CRC 추출기 (750)는 CRC 비트들을 추출하고 DCI 포맷 정보 비트 (760)를 제공한다. 상기 DCI 포맷 정보 비트들은 (적용 가능할 때에) RNTI (780) 와의 XOR 연산에 의해 디-마스킹 (770)되며, CRC 체크는 참조번호 790의 회로에 의해 수행된다. CRC 체크가 성공할 때에 (체크섬이 0일 때에), DCI 포맷 정보 비트들은 유효한 것으로 간주된다. CRC 체크가 성공하지 못할 때에, DCI 포맷 정보 비트들은 유효하지 않은 것으로 간주된다.

NR (new radio) 표준에서, RMSI(Remaining Minimum System Information)는 셀 정의 동기화 신호 및 물리적 방송 채널 (synchronization signal and physical broadcast channel) 블록(SS/PBCH 블록)에서 MIB(master system information )에 의해 모니터되도록 구성된다. UE는 상기 검출된 SS/PBCH 블록과 제어 리소스 세트(CORESET) #0 사이의 주파수 도메인 오프셋을 PBCH의 콘텐츠를 판독하여 먼저 획득하며, 여기에서 CORESET #0은 상기 RMSI를 스케줄링하는 물리적 다운링크 제어 채널(physical downlink control channel, PDCCH)을 모니터링하기 위한 주파수 도메인 리소스을 포함한다.

SS/PBCH 블록과 CORESET #0 사이의 주파수 도메인 오프셋의 구성은 상기 SS/PBCH 블록이 동기화 래스터 엔트리에 위치한다는 가정을 기반으로 설계되었으며, 이는 상기 SS/PBCH 블록과 CORESET #0 사이의 오프셋 구성이, NR Rel-15 내 동기화 래스터 엔트리에 위치하지 않은 SS/PBCH 블록에 적용되지 않을 수 있다는 것을 의미한다.

NR Rel-16에서, CGI(cell global identity)의 혼동을 해결하기 위해 인접 셀에서 RMSI를 읽어야 하는 동기가 있으며, 여기에서 상기 인접 셀은 세컨더리 셀 (secondary cell (SCell))일 수 있으며, 그래서 그 인접 셀 내 SS/PBCH 블록이 동기화 래스터 엔트리에 위치하거나 위치하지 않을 수 있도록 하며, 이는 NR Rel-16에서 RMSI 수신을 향상시키는 동기를 제공한다.

도 8은 본 개시의 실시예에 따른 SS/PBCH 블록과 CORESET #0 사이의 예시적인 주파수 도메인 오프셋(800)을 도시한다. 도 8에서 보이는 주파수 도메인 오프셋(800)의 실시예는 단지 예시를 위한 것이다. 도 8에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

도 8은 NR Rel-15에서 SS/PBCH 블록과 CORESET #0 사이의 주파수 도메인 오프셋을 도시한다.

본 개시는 UE가 인접 셀로부터의 잔여 최소 시스템 정보(remaining minimum system information, RMSI)의 수신을 지원하기 위한 메커니즘 및 방법론에 초점을 맞추며, 예를 들어, 여기에서 연관된 SS/PBCH 블록은 동기화 래스터 엔트리에 위치하지 않는다. 상기 연관된 SS/PBCH 블록이 동기화 래스터 엔트리에 위치하면, NR Rel-15 결정 방법이 재사용될 수 있으며, 즉, 상기 UE는 연관된 SS/PBCH 블록의 MIB로부터 상기 오프셋을 결정한다.

일 실시예에서, UE는 Type0-PDCCH를 모니터하고 셀에서 Type0-PDCCH의 성공적인 디코딩 시에 RMSI의 대응 PDSCH를 디코딩하도록 gNB에 의해 설정될 수 있다.

일 예에서, UE는 적어도 SS/PBCH 블록의 주파수 위치를 이용하여 설정될 수 있으며, 여기에서 상기 Type0-PDCCH 및 대응 RMSI는 이 SS/PBCH 블록으로 QCL된다. 예를 들어, 이 예는 UE가 예를 들어 인접 셀로부터 RMSI의 콘텐츠를 읽도록 상기 gNB에 의해 설정성되는 시나리오에 적용 가능하다.

일 예에서, SS/PBCH 블록의 설정된 주파수 위치에 더하여, SS/PBCH 블록의 부반송파 간격(subcarrier spacing, SCS) 또한 상기 UE에 대해 설정된다.

다른 예에서, SS/PBCH 블록의 상기 설정된 주파수 위치에 추가하여, 상기 주파수 위치가 동기화 래스터 엔트리에 대응하지 않는다면, SS/PBCH 블록의 SCS도 UE로 설정된다.

또 다른 예에서, SS/PBCH 블록의 SCS는 UE에 대해 설정되지 않으며, UE 블라인드는 예를 들어, 15kHz와 30kHz 사이에서 SS/PBCH 블록의 SCS를 검출한다.

또 다른 예에서, SS/PBCH 블록의 설정된 주파수 위치에 추가로, 주파수 오프셋이 UE에도 또한 설정되며, 여기에서 상기 주파수 오프셋은 상기 UE에 의해 사용되어 SS/PBCH 블록의 가장 낮은 RB와 CORESET #0의 가장 낮은 RB 사이의 주파수 도메인 차이를 결정할 수 있다.

또 다른 예에서, SS/PBCH 블록의 설정된 주파수 위치에 추가로, 제2 주파수 위치가 또한 UE에 설정되고, 여기에서 상기 제2 주파수 위치는, SS/PBCH 블록의 가장 낮은 RB와 CORESET #0의 가장 낮은 RB 사이의 주파수 도메인 차이를 결정하기 위해 상기 UE에 의해 레퍼런스 주파수 위치로 사용될 수 있다. 한 측면에서, 상기 제2 주파수 위치는 (예를 들어, GSCN 값에 의해 정의된) 동기화 래스터 엔트리일 수 있다.

일 예에서, UE는 검출된 SS/PBCH 블록의 MIB로부터 주파수 도메인 오프셋(예를 들어, O로 표시됨)을 결정할 수 있으며, 그리고 상기 UE는, Type0-PDCCH CSS 세트에 대한 상기 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋이 상기 결정된 주파수 도메인 오프셋 (예를 들면, 0)과 동일하다고 결정할 수 있다.

일 사례에서, SS/PBCH 블록의 가장 낮은 RB와 CORESET #0의 가장 낮은 RB 사이의 주파수 도메인 차이는 SS/PBCH 블록이 동기화 래스터에 위치하는지에 여부에 관계없이, 예를 들어, MIB에 의해 UE에 직접 설정된다.

다른 예에서, 상기 주파수 오프셋은 SS/PBCH 블록의 가장 낮은 RB와 CORESET #0의 가장 낮은 RB 사이의 주파수 도메인 차이를 결정하기 위해 UE에 대한 MIB에서 다른 설정들과 잠재적으로 공동으로 코딩되어 설정될 수 있으며 그리고 설정될 주파수 오프셋들의 후보 값들은 다음의 2개 그룹들로 분할될 수 있다: 한 그룹은 동기화 래스터 엔트리에 위치한 SS/PBCH 블록들에 대응하며, 그리고 다른 그룹은 동기화 래스터 엔트리에 위치하지 않은 SS/PBCH 블록에 대응한다.

또 다른 예에서, 오프셋들의 제1 그룹은 예를 들어 초기 셀 탐색 목적만을 위한 프라이머리 셀(primary cell, PCell) 및/또는 프라이머리 세컨더리 셀(primary secondary cell, PSCell)에만 적용 가능한다. 또 다른 예에서, 오프셋들의 제2 그룹은 임의의 셀(예를 들어, PCell, SCell, 또는 PSCell 중 하나)에 적용될 수 있다.

도 9는 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차(900)의 흐름도를 도시한다. 도 9에서 보이는 UE 절차 (700)의 실시예는 단지 예시를 위한 것이다. 도 9에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

도 9에 도시된 바와 같이, UE 절차(900)는 단계 901에서 시작한다. 901 단계에서, UE는 SS/PBCH 블록의 주파수 위치를 결정한다. 902 단계에서, 상기 UE는 SS/PBCH 블록을 검출한다. 903 단계에서, 상기 UE는 MIB로부터 주파수 도메인 오프셋의 설정을 획득한다. 마지막으로 904 단계에서, 상기 UE는 검출된 SS/PBCH 블록과 CORESET #0 간의 주파수 도메인 차이를 상기 획득된 주파수 도메인 오프셋으로 결정한다.

일 예에서, 두 개의 후보 주파수 오프셋 값들이 있을 수 있다. 한 사례에서, 주파수 오프셋 값 중 하나 (예: 0)는 상기 검출된 SS/PBCH 블록이 동기화 래스터 엔트리에 있으면 사용되며, 그리고 다른 주파수 오프셋 값 (예: BW_CORESET-BW_SSB)은 상기 검출된 SS/PBCH 블록이 동기화 래스터 엔트리에 없으면 사용된다. 다른 사례로, 주파수 오프셋 값 중 하나 (예: 0 RB)는 상기 검출된 SS/PBCH 블록이 동기화 래스터 엔트리에 있거나 동기화 래스터 엔트리으로부터 작은 범위 내에 있으면 사용되며, 그리고 다른 주파수 오프셋 값(예: , BW_CORESET-BW_SSB)가 그렇지 않은 경우에 사용된다.

일 예에서, BW_CORESET은 CORESET #0의 대역폭으로서, 예를 들어 30kHz SCS의 경우 48RB, 또는 15kHz SCS의 경우 96RB이며, 그리고, BW_SSB는 SS/PBCH 블록의 대역폭으로, 예를 들어 20RB이다.

일 예에서, UE는 설정 테이블로부터 상기 오프셋의 설정을 획득하기 위해 MIB를 읽을 수 있으며, 여기에서 상기 테이블은 SS/PBCH 블록이 동기화 래스터 엔트리에 있는지 또는 떨어져서 있는지에 관계없이 공통이며, 그리고 SS/PBCH 블록의 SCS 및 CORESET #0의 조합에 관하여 결정된다.

SS/PBCH 블록의 SCS와 30kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블 예가 표 1에 보인다. 일 양상에서, 인덱스 0 및 2를 갖는 설정들만이, 예를 들어 초기 셀 탐색 절차에서 PCell 및/또는 PSCell 상에서 UE에 의해 예상된다. 표 1은 SS/PBCH 블록의 SCS와 30kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예이다.

SS/PBCH 블록의 SCS와 15kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예가 표 2에 보인다. 일 양상에서, 인덱스 0 및 2를 갖는 설정들만이, 예를 들어 초기 셀 탐색 절차에서 PCell 및/또는 PSCell 상에서 UE에 의해 예상된다. 표 2는 SS/PBCH 블록의 SCS와 15kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예이다.

일 예에서, UE는 설정 테이블로부터 상기 오프셋의 설정을 획득하기 위해 MIB를 읽을 수 있으며, 여기에서 상기 테이블은 SS/PBCH 블록이 동기화 래스터 엔트리에 있는지 여부(또는 동기화 래스터 엔트리로부터 어떤 범위 내에 있는지 여부)에 대해 별도로 정의되며, 그리고 SS/PBCH 블록의 SCS와 CORESET #0의 조합에 대해 결정된다.

한 하위 예에서, SS/PBCH 블록의 SCS 및 30 kHz로서의 CORESET #0 둘 모두에 대한 MIB 내 예시의 설정 테이블은, 동기화 래스터(또는 동기화 래스터 엔트리로부터 어떤 범위 내)에 배치된 SS/PBCH 블록에 대해 인덱스 0 및 2 만을 가진 표 1이다.

한 하위 예에서, SS/PBCH 블록의 SCS 및 30 kHz로서의 CORESET #0 둘 모두에 대한 MIB 내 예시의 설정 테이블은, 동기화 래스터에서 떨어져서 (또는 동기화 래스터 엔트리로부터 어떤 범위 외부에) 배치된 SS/PBCH 블록에 대해 인덱스 1 및 3 만을 가진 표 1이다.

또 다른 하위 예에서, SS/PBCH 블록의 SCS 및 15 kHz로서의 CORESET #0 둘 모두에 대한 MIB 내 예시의 설정 테이블은, 동기화 래스터(또는 동기화 래스터 엔트리로부터 어떤 범위 내)에 배치된 SS/PBCH 블록에 대해 인덱스 0 및 2 만을 가진 표 2이다.

또 다른 하위 예에서, SS/PBCH 블록의 SCS 및 30 kHz로서의 CORESET #0 둘 모두에 대한 MIB 내 예시의 설정 테이블은, 동기화 래스터에서 떨어져서 (또는 동기화 래스터 엔트리로부터 어떤 범위 외부에) 배치된 SS/PBCH 블록에 대해 인덱스 1 및 3 만을 가진 표 2이다.

다른 예에서, 두 개 이상의 후보 주파수 오프셋 값들이 있을 수 있다. 일례로, 상기 검출된 SS/PBCH 블록이 동기화 래스터 엔트리에 있으면 상기 주파수 오프셋 값 중 적어도 하나(예: 0RB)가 사용될 수 있으며, 그리고 상기 검출된 SS/PBCH 블록이 동기화 래스터 엔트리에 없으면 나머지 주파수 오프셋 값들 중 적어도 하나가 사용될 수 있다. 다른 예를 들면, 상기 검출된 SS/PBCH 블록이 동기화 래스터 엔트리로부터 어떤 범위 내에 있으면 상기 주파수 오프셋 값 중 적어도 하나(예를 들어, 0 RB)가 사용될 수 있으며, 그리고 상기 검출된 SS/PBCH 블록이 동기화 래스터 엔트리로부터 상기 범위 밖에 있으면, 나머지 주파수 오프셋 값들 중 적어도 하나가 사용될 수 있다.

일 예에서, MIB 내 설정 테이블은 SS/PBCH 블록이 동기화 래스터 엔트리 (또는 동기화 래스터 엔트리로부터 어떤 범위 내)에 있는지 여부에 관계없이 공통이며, 그리고 SS/PBCH 블록의 SCS 및 CORESET #0의 조합에 대해 결정된다.

다른 예에서, MIB 내 설정 테이블은 SS/PBCH 블록이 동기화 래스터 엔트리 (또는 동기화 래스터 엔트리의 범위 내)에 위치하는지 여부에 대해 별도로 정의되며, 그리고 SS/PBCH 블록의 SCS 및 CORESET #0의 조합에 대해 결정된다. 이 모습에 대해, MIB 내 예시적인 설정 테이블은 동기화 래스터 엔트리에 (또는 동기화 래스터 엔트리로부터 어떤 범위 내에) 위치한 SS/PBCH 블록에 대해 본 개시에서의 상기 예시의 테이블들 내 로우 (row)들의 서브세트 (예를 들어, 오프셋이 0 RB인 로우)를 취할 수 있으며, 그리고 MIB 내 예시적인 설정 테이블은 동기화 래스터 엔트리에 위치하지 않은 (또는 동기화 래스터 엔트리로부터 어떤 범위 밖에 있는) SS/PBCH 블록에 대해 본 개시에서의 상기 예시의 테이블들 내 로우들의 나머지 서브세트를 취할 수 있다.

SS/PBCH 블록의 SCS와 30kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블 예가 표 3에 보인다. 일 양상에서, 인덱스 0 및 3을 갖는 설정들만이, 예를 들어 초기 셀 탐색 절차에서 PCell 및/또는 PSCell 상에서 상기 UE에 의해 예상된다. 표 3은 SS/PBCH 블록의 SCS와 30kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예이다.

SS/PBCH 블록의 SCS와 15kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예가 표 4에 보인다. 일 양상에서, 인덱스 0 및 3을 갖는 설정들만이, 예를 들어 초기 셀 탐색 절차에서 PCell 및/또는 PSCell 상에서 상기 UE에 의해 예상된다. 표 4는 SS/PBCH 블록의 SCS와 15kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예이다.

SS/PBCH 블록의 SCS와 30kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블 예가 표 5에 보인다. 엔트리들의 세트 또는 서브세트가 사용될 수 있다. 일 양상에서, 인덱스 0 및 8을 갖는 설정들만이, 예를 들어 초기 셀 탐색 절차에서 PCell 및/또는 PSCell 상에서 상기 UE에 의해 예상된다. 오프셋 값들 사이의 간격은 최대 4 RB이며, 이는 반송파 내에서 CORESET #0을 시프트하여 설정을 재사용하는 유연성에 해당하며, 여기에서 상기 유연성은 BW_CH - BW_CORESET +1로 주어지며, 그리고 BW_CH는 반송파의 대역폭이며, BW_CORESET은 CORESET #0의 대역폭이며, 그래서 SS/PBCH 블록의 SCS 및 30 kHz로서의 CORESET #0에 대해 BW_CH - BW_CORESET +1 = 51 - 48 + 1 = 4 RB이라는 것에 유의한다. 표 5는 SS/PBCH 블록의 SCS와 30kHz으로서의 ORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예이다.

SS/PBCH 블록의 SCS와 15kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예가 표 6에 보인다. 엔트리들의 세트 또는 서브세트가 사용될 수 있다. 일 양상에서, 인덱스 0 및 7을 갖는 설정들만이, 예를 들어 초기 셀 탐색 절차에서 PCell 및/또는 PSCell 상에서 상기 UE에 의해 예상된다. 표 6은 SS/PBCH 블록의 SCS와 15kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예이다.

SS/PBCH 블록의 SCS와 15kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예가 표 7에 보인다. 엔트리들의 세트 또는 서브세트가 사용될 수 있다. 일 양상에서, 인덱스 0 및 8을 갖는 설정들만이, 예를 들어 초기 셀 탐색 절차에서 PCell 및/또는 PSCell 상에서 상기 UE에 의해 예상된다. 오프셋 값들 사이의 간격은 최대 11 RB이며, 이는 반송파 내에서 CORESET #0을 시프트하여 설정을 재사용하는 유연성에 해당하며, 여기에서 상기 유연성은 BW_CH - BW_CORESET +1로 주어지며, 그리고 BW_CH는 반송파의 대역폭이며, BW_CORESET은 CORESET #0의 대역폭이며, 그래서 SS/PBCH 블록의 SCS 및 15 kHz로서의 CORESET #0에 대해 BW_CH - BW_CORESET +1 = 106 - 96 + 1 = 11 RB이라는 것에 유의한다. 표 7은 SS/PBCH 블록의 SCS와 15kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예이다.

SS/PBCH 블록의 SCS와 15kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예가 표 8에 보인다. 엔트리들의 세트 또는 서브세트가 사용될 수 있다. 일 양상에서, 인덱스 0 및 8을 갖는 설정들만이, 예를 들어 초기 셀 탐색 절차에서 PCell 및/또는 PSCell 상에서 상기 UE에 의해 예상된다. 오프셋 값들 사이의 간격은 최대 11 RB이며, 이는 반송파 내에서 CORESET #0을 시프트하여 설정을 재사용하는 유연성에 해당하며, 여기에서 상기 유연성은 BW_CH - BW_CORESET +1로 주어지며, 그리고 BW_CH는 반송파의 대역폭이며, BW_CORESET은 CORESET #0의 대역폭이며, 그래서 SS/PBCH 블록의 SCS 및 15 kHz로서의 CORESET #0에 대해 BW_CH - BW_CORESET +1 = 106 - 96 + 1 = 11 RB이라는 것에 유의한다. 표 8은 SS/PBCH 블록의 SCS와 15kHz으로서의 CORESET #0 둘 모두에 대한 MIB 내 설정 테이블의 예이다.

일 예에서, 상기 UE는 검출된 SS/PBCH 블록의 MIB로부터 주파수 도메인 오프셋(예를 들어, O로 표시됨)을 결정할 수 있으며, 그리고 상기 UE는, Type0-PDCCH CSS 세트에 대한 상기 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을 상기 결정된 주파수 도메인 오프셋 (예를 들면, 0)에 기초하여 결정할 수 있다.

그런 사례에서, Type0-PDCCH CSS 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋은, MIB로부터 결정된 제1 주파수 도메인 오프셋(예를 들어, O) 및 상기 UE에 의해 계산된 제2 주파수 도메인 오프셋(예를 들어, X로 표시됨)의 합으로, 예를 들면, O + X로 결정되며, 여기에서 상기 오프셋들은 Type0-PDCCH CSS 세트에 대한 상기 CORESET의 SCS에 대해 정의된다. 일 예에서, X는 상기 검출된 SS/PBCH 블록의 주파수 위치 그리고 상기 UE에게 알려진 레퍼런스 주파수 위치 사이의 주파수 차이로서 결정될 수 있다.

도 10a는 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차(1000)의 흐름도를 도시한다. 도 10a에 보이는 UE 절차(1000)의 실시예는 단지 예시를 위한 것이다. 도 10a에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

도 10a에 도시된 바와 같이, 상기 UE 절차는 단계 1001에서 시작한다. 1001 단계에서, UE는 SS/PBCH 블록의 주파수 위치를 결정한다. 1002 단계에서, 상기 UE는 SS/PBCH 블록을 검출한다. 1003 단계에서, 상기 UE는 MIB로부터 제1 주파수 도메인 오프셋의 설정을 획득한다. 1004 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록의 주파수 위치와 자신이 알고 있는 레퍼런스 주파수 위치를 기반으로 제2 주파수 도메인 오프셋을 계산한다. 1005 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록과 CORESET #0 사이의 주파수 도메인 차이를 상기 제1 및 제2 주파수 도메인 오프셋의 합산으로 결정한다.

도 10b는 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차(1050)의 흐름도를 도시한다. 도 10b에서 보이는 UE 절차(1050)의 실시예는 단지 예시를 위한 것이다. 도 10b에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

도 10b에 도시된 바와 같이, 상기 UE 절차(1050)는 단계 1011에서 시작된다. 1011단계에서, 상기 UE는 SS/PBCH 블록의 주파수 위치를 결정한다. 1012단계에서, 상기 UE는 SS/PBCH 블록을 검출한다. 1013 단계에서, 상기 UE는 MIB로부터 제1 주파수 도메인 오프셋의 설정을 획득한다. 1014 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록이 동기화 래이터 엔트리에 있는지 여부를 판단한다. 단계 1014에서, 상기 검출된 SS/PBCH 블록이 동기화 래이터 엔트리에 있다고 상기 UE가 판단하면, 상기 UE 절차(1050)는 단계 1015로 진행한다. 1014 단계에서, 동기화 래이터 엔트리에 있다고 상기 UE가 판단하지 않는다면, 상기 단말 절차(1050)는 1016 단계로 진행한다. 1015 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록과 CORESET #0 간의 주파수 도메인 차이를 MIB로부터의 제1 주파수 도메인 오프셋으로 결정한다. 1016 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록의 주파수 위치와 자신이 알고 있는 레퍼런스 주파수 위치를 기반으로 제2 주파수 도메인 오프셋을 계산한다. 마지막으로, 1017 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록과 CORESET #0 사이의 주파수 도메인 차이를 상기 제1 및 제2 주파수 도메인 오프셋의 합산으로 결정한다.

CORESET #0의 주파수 위치를 결정하기 위한 예시적인 UE 절차의 예시가 도 10a 또는 도 10b에 보인다. 상기 검출된 SS/PBCH 블록이 동기화 래스터 엔트리에 위치할 때에 상기 제2 오프셋이 0으로 계산된다면 도 10a 및 도 10b는 동등할 수 있다는 점에 유의한다.

도 11은 본 개시의 실시예에 따른 주파수 오프셋들 간의 예시적인 관계(1100)를 도시한다. 도 11에 보이는 주파수 오프셋들 사이의 관계(1100)의 실시예는 단지 예시를 위한 것이다. 도 11에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

앞서 언급된한 예들 및/또는 사례들에서 주파수 오프셋 간의 관계에 대한 예시가 도 11에 보인다.

일 예에서, 상기 레퍼런스 주파수 위치는, 채널 감지가 상기 검출된 SS/PBCH 블록으로서 수행되는 동일한 공칭 반송파/부대역/LBT 대역폭에서 동기화 래스터 엔트리의 GSCN에 대응하는 주파수 위치로 선택될 수 있다 (이러한 동기화 래스터가 하나만 있다고 가정함).

다른 예에서, 상기 레퍼런스 주파수 위치는 상기 오프셋(예를 들어, O + X)이 0과 BW_CORESET - BW_SSB 사이의 정수가 되도록 동기화 래스터 엔트리로서 선택될 수 있으며, 여기에서 BW_CORESET은 CORESET #0의 BW이며 (예를 들어, 30kHz SCS에 대해 48RB, 15kHz SCS에 대해 96RB), 그리고 BW_SSB는 SSB의 BW(예: 20RB)이다.

또 다른 예에서, 상기 레퍼런스 주파수 위치는, 상기 검출된 SS/PBCH 블록의 주파수 위치와 비교하여 가장 가까운 그리고 더 낮은 주파수를 가진 동기화 래스터 엔트리로서 선택될 수 있다.

또 다른 예에서, 상기 레퍼런스 주파수 위치는, 상기 검출된 SS/PBCH 블록의 주파수 위치와 비교하여 가장 가까운 그리고 더 높은 주파수를 가진 동기화 래스터 엔트리로서 선택될 수 있다.

또 다른 예에서, 상기 레퍼런스 주파수 위치는, 채널 감지가 상기 검출된 SS/PBCH 블록으로서 수행되는 동일한 공칭 반송파/부대역/LBT 대역폭에서 미리 정의된 동기화 래스터 엔트리들의 그룹 내에서 가장 낮은 동기화 래스터 엔트리로서 선택될 수 있다.

또 다른 예에서, 상기 레퍼런스 주파수 위치는, 채널 감지가 상기 검출된 SS/PBCH 블록으로서 수행되는 동일한 공칭 반송파/부대역/LBT 대역폭에서 미리 정의된 동기화 래스터 엔트리들의 그룹 내에서 가장 높은 동기화 래스터 엔트리로서 선택될 수 있다.

또 다른 예에서, 상기 레퍼런스 주파수 위치는 gNB에 의해 설정된 것 (예를 들어, GSCN 값)으로서 선택될 수 있다.

일 예에서, UE는 먼저 SS/PBCH 블록을 검출하기 위한 주파수 위치를 결정하고 (예를 들어, 상기 주파수 위치는 상위 계층 파라미터 ssbFrequency에서 gNB에 의해 설정될 수 있다), 상기 검출된 SS/PBCH 블록의 MIB를 읽어서 (예를 들어, pdcch-ConfigSIB1 내 controlResourceSetZero 필드로부터) 제1 주파수 오프셋을 획득하고, 그리고 CORESET #0의 SCS와 관련하여 RB 측면에서 상기 검출된 SS/PBCH 블록의 주파수 위치와 상기 동기화 래스터 엔트리 사이의 차이를 기반으로 하여 제2 주파수 오프셋을 계산하며, 그 후에 Type0-PDCCH CSS에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을, MIB로부터 판독된 상기 제1의 결정된 주파수 도메인 오프셋과 상기 UE에 의해 계산된 상기 제2 주파수 도메인 오프셋의 합산으로서 결정한다.

일 예에서, 상기 제2 주파수 오프셋(예를 들어, X)은, (예를 들어, 상위 계층 파라미터 ssbFrequency에서 gNB에 의해 설정된 위치를 가진) 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스로부터 상기 레퍼런스 주파수 위치(예를 들어, 채널 감지가 수행되는 동일한 공칭 반송파/부대역/LBT 대역폭 내 동기화 래스터 엔트리의 GSCN에 대응하는 주파수 위치)에 가상적으로 위치하는 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋에 의해 결정될 수 있으며, 여기에서 상기 레퍼런스 주파수 위치에 가상적으로 위치된 SS/PBCH 블록은 상기검출된 SS/PBCH 블록과 동일한 SCS를 갖는다.

다른 예에서, 상기 제2 주파수 오프셋(예를 들어, X)은 다음의 두 부분들의 합에 의해 결정될 수 있다: 제1 부분은, 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스로부터 상기 레퍼런스 주파수 위치 (예를 들어, 채널 감지가 수행되는 동일한 공칭 반송파/부대역/LBT 대역폭 내 동기화 래스터 엔트리의 GSCN에 대응하는 주파수 위치)와 중첩되는 공통 RB의 RB 인덱스까지의 오프셋이다; 그리고 제2 부분은 고정된 오프셋, 예를 들어, 10 RB로서의 SS/PBCH 블록의 BW의 절반이다.

또 다른 예에서, 제2 주파수 오프셋 (예를 들어, X)은, 검출된 SS/PBCH 블록의 주파수 위치 (예를 들어, 상위 계층 파라미터 ssbFrequency)와 중첩하는 공통 RB의 RB 인덱스로부터 상기 레퍼런스 주파수 위치 (예: 채널 감지가 수행되는 동일한 공칭 반송파/부대역/LBT 대역폭 내의 동기화 래스터 엔트리)와 겹치는 공통 RB의 RB 인덱스까지의 오프셋으로서 결정될 수 있다.

또 다른 예에서, 제2 주파수 오프셋은 X = (F_REF - SS_REF)/SCS_CORESET/N_RE에 의해 결정될 수 있으며, 여기에서 F_REF는 ssbFrequency의 NR-ARFCN에 대응하는 MHz 단위의 RF 레퍼런스 주파수이고, SS_REF는 (이 예의 예시의 레퍼런스 주파수 위치처럼) 동기화 래스터 엔트리의 GSCN에 대응하는 MHz 단위의 RF 레퍼런스 주파수이며, SCS_CORESET은 (예를 들면 15kHz 또는 30kHz로서의) CORESET #0의 SCS이며, 그리고 N_RE는 RB 내 RE의 개수이다 (예를 들어, N_RE = 12).

일 예에서, UE는 제2 주파수 오프셋(예를 들어, X)이 정수일 것으로 예상한다 (예를 들어, RE 레벨 오프셋 k_SSB는 채널 감지가 수행되는 공칭 반송파/부대역/LBT 대역폭 내 동기화 래스터 엔트리에 그리고 외부에 있는 SS/PBCH 블록들에 대해 동일하다).

일 예에서, 상기 제2 주파수 오프셋(예를 들어, X)은 음수일 수 있다 (예를 들어, F_REF < SS_REF).

일 예에서, UE는 오프셋(예를 들어, O + X)이 0과 BW_CORESET - BW_SSB 사이의 정수일 것으로 예상하며, 여기에서 BW_CORESET은 CORESET #0의 BW이며 (예를 들어, 30kHz SCS에 대해 48RB, 또는 15kHz SCS에 대해 96RB), 그리고 BW_SSB는 SSB의 BW이다 (예: 20RB).

일 예에서, UE는 오프셋(예를 들어, O + X)이 0과 BW_CH - BW_SSB 사이의 정수일 것으로 예상하고, 여기에서 BW_CH는 채널 감지가 수행되는 공칭 반송파/부대역/LBT 대역폭의 BW이며 (예를 들어, 30kHz SCS에 대해 51 RB 또는 15kHz SCS에 대해 106RB), BW_SSB는 SSB의 BW이다 (예: 20RB). 또 다른 측면에서, 이 사례는 PCell 및/또는 PSCell의 주파수 오프셋 설정을 결정할 때 30kHz SCS 및 15kHz SCS를 사용하는 SS/PBCH 블록들이 동일한 레퍼런스 주파수 위치(상기 동기화 래스터 엔트리)에 위치하는 시나리오에 적용 가능하다. 이 시나리오의 예시는 도 12에 보인다.

도 12는 본 개시의 실시예에 따른 동일한 레퍼런스 주파수 위치에 배치된 30kHz SCS 및 15kHz SCS를 갖는 예시적인 SS/PBCH 블록들(1200)을 도시한다. 도 12에서 보이는 SS/PBCH 블록들(1200)의 실시예는 단지 예시를 위한 것이다. 도 12에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

한 사례에서, 상기 제2 주파수 오프셋은 X = floor((F_REF - SS_REF)/SCS_CORESET/N_RE)에 의해 결정될 수 있으며, 여기에서 F_REF는 ssbFrequency의 NR-ARFCN에 대응하는 MHz 단위의 RF 레퍼런스 주파수이고, SS_REF는 (예시의 레퍼런스 주파수 위치에서와 같이) 동기화 래스터 엔트리의 GSCN에 대응하는 MHz 단위의 RF 레퍼런스 주파수이며, SCS_CORESET은 (예를 들면 15kHz 또는 30kHz로서의) CORESET #0의 SCS이며, 그리고 N_RE는 RB 내 RE의 개수이다 (예를 들어, N_RE = 12). "floor(x)"는 x보다 작거나 같은 가장 큰 정수를 제공하는 바닥 연산을 나타낸다.

한 사례에서, UE는 오프셋(예를 들어, O + X)이 0과 BW_CORESET - BW_SSB 사이의 정수일 것으로 예상하며, 여기에서 BW_CORESET은 CORESET #0의 BW이며 (예를 들어, 30kHz SCS에 대해 48RB, 또는 15kHz SCS에 대해 96RB), 그리고 BW_SSB는 SSB의 BW이다 (예: 20RB).

다른 사례에서, UE는 오프셋(예를 들어, O + X)이 0과 BW_CH - BW_SSB 사이의 정수일 것으로 예상하고, 여기에서 BW_CH는 채널 감지가 수행되는 공칭 반송파/부대역/LBT 대역폭의 BW이며 (예를 들어, 30kHz SCS에 대해 51 RB 또는 15kHz SCS에 대해 106RB), BW_SSB는 SSB의 BW이다 (예: 20RB). 다른 측면에서, 이 사례는 PCell 및/또는 PSCell의 주파수 오프셋 설정을 결정할 때 30kHz SCS 및 15kHz SCS를 사용하는 SS/PBCH 블록들이 동일한 레퍼런스 주파수 위치(상기 동기화 래스터 엔트리)에 위치하는 시나리오에 적용 가능하다. 이 시나리오의 예시는 도 12에 보인다.

한 사례에서, 제2 주파수 오프셋은 X = ((F_REF - SS_REF)/SCS_CORESET - k_SSB)/N_RE에 의해 결정될 수 있으며, 여기에서 F_REF는 ssbFrequency의 NR-ARFCN에 대응하는 MHz 단위의 RF 레퍼런스 주파수이고, SS_REF는 (이 예의 예시의 레퍼런스 주파수 위치처럼) 동기화 래스터 엔트리의 GSCN에 대응하는 MHz 단위의 RF 레퍼런스 주파수이며, SCS_CORESET은 (예를 들면 15kHz 또는 30kHz로서의) CORESET #0의 SCS이며, 그리고 N_RE는 RB 내 RE의 개수이다 (예를 들어, N_RE = 12).

한 사례에서, UE는 오프셋(예를 들어, O + X)이 0과 BW_CH - BW_SSB 사이의 정수일 것으로 예상하고, 여기에서 BW_CH는 채널 감지가 수행되는 공칭 반송파/부대역/LBT 대역폭의 BW이며 (예를 들어, 30kHz SCS에 대해 51 RB 또는 15kHz SCS에 대해 106RB), BW_SSB는 SSB의 BW이다 (예: 20RB).

한 사례에서, PCell 및/또는 PSCell에 대한 주파수 오프셋 설정을 결정할 때에 30kHz SCS 및 15kHz SCS를 가진 SS/PBCH 블록들 동일한 레퍼런스 주파수 위치 (동기화 래스터 엔트리)에 배치된다는 것이 적용 가능하다. 이 시나리오의 예시는 도 12에 보인다.

일 예에서, 제2 주파수 오프셋은 다음과 같이 결정될 수 있다: k_SSB*15 kHz/SCS_CORESET

N_SC 이면, X = floor((F_REF - SS_REF)/SCS_CORESET/N_RE); 그리고 k_SSB*15kHz/SCS_CORESET < N_SC이면, X = floor((F_REF - SS_REF)/SCS_CORESET/N_RE) + 1, 여기에서 F_REF는 ssbFrequency의 NR-ARFCN에 대응하는 MHz 단위의 RF 레퍼런스 주파수이며, SS_REF는 (한 예에서 이 사례의 레퍼런스 주파수 위치에서처럼) 동기화 래스터 엔트리의 GSCN에 대응하는 MHz 단위의 RF 레퍼런스 주파수이며, SCS_CORESET은 CORESET #0 (예: 15kHz 또는 30kHz)의 SCS이며, N_RE는 RB 내 RE들의 개수이며 (예: N_RE = 12), N_SC는 N_SC = (F_REF - SS_REF)/SCS_CORESET - X*N_RE에 의해 주어진 오프셋으로부터 계산된 부반송파의 잔여 개수이며, 여기에서 (F_REF - SS_REF)/SCS_CORESET은 정수인 것으로 예상되며, k_SSB는 검출된 SS/PBCH 블록의 PBCH 페이로드 (예를 들어, 공통 리소스 그리드에 대한 SS/PBCH 블록 경계 사이의 오프셋)으로 주어진다.

"floor(x)"는 x보다 작거나 같은 가장 큰 정수를 제공하는 바닥 연산을 나타낸다. 한 사례예에서, 상기 오프셋 X는 음수일 수 있다(예: F_REF < SS_REF). 한 가지 추가 고려 사항에서, UE는 오프셋(예를 들어, O + X)이 0과 BW_CORESET - BW_SSB 사이의 정수일 것으로 예상하며, 여기에서 BW_CORESET은 CORESET #0의 BW이며 (예를 들어, 30kHz SCS에 대해 48RB, 또는 15kHz SCS에 대해 96RB), 그리고 BW_SSB는 SSB의 BW이다 (예: 20RB).

일 예에서, 앞서 언급된 모든 예들 및/또는 사례들은 PCell 및/또는 PSCell에 대한 주파수 오프셋 설정을 결정할 때에 상이한 SCS (예를 들어, 30kHz SCS 및 15kHz SCS)를 가진 SS/PBCH 블록들이 상이한 레퍼런스 주파수 위치들에 위치할 수 있다는 것에 적용될 수 있으며, 그래서 (30kHz SCS에 대한 주파수 오프셋 설정을 결정하기 위한 레퍼런스 주파수 위치인) 동기화 래스터 엔트리 그리고 다른 SCS (예: 15kHz SCS)에 대한 주파수 오프셋 설정을 결정하기 위한 레퍼런스 주파수 위치 사이에 오프셋이 존재할 수 있도록 한다.

도 13은 본 개시의 실시예에 따른 상이한 레퍼런스 주파수 위치에 배치된 30kHz SCS 및 15kHz SCS를 갖는 예시적인 SS/PBCH 블록들 (1300)을 도시한다. 도 13에서 보이는 SS/PBCH 블록들(1300)의 실시예는 단지 예시를 위한 것이다. 도 13에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

15kHz SCS에 대한 레퍼런스 주파수 위치가 30kHz SCS에 대한 레퍼런스 주파수 위치와 다르게 선택되면, SS/PBCH 블록의 SCS에 대한 X에 추가 오프셋이 15kHz로 적용될 수 있으며 (그리고 30 kHz로서의 SS/PBCH 블록의 SCS에 대해서는 변경 없음), 그래서 상기 제2 오프셋이 X + X'로 결정될 수 있도록 하며, 여기에서 X는 이 접근 방식의 사례에서 지정된 오프셋이고 그리고 X'는 두 레퍼런스 위치들 사이의 추가 오프셋이다.

일 예에서, X' = 10 RB이며, 그래서 2개의 상이한 레퍼런스 위치들에 위치한 SS/PBCH 블록의 최하위 경계가 정렬되도록 한다. 다른 예에서, X'는 15kHz SCS를 가지며 동기화 래스터 엔트리에 위치한 SS/PBCH 블록으로부터 상기 채널 경계, 예를 들어 X' = 13RB 까지의 가장 작은 RB 레벨 오프셋에 대응한다.

일 예에서, UE는 검출된 SS/PBCH 블록의 MIB로부터 주파수 도메인 오프셋(예를 들어, O로 표시됨)을 결정할 수 있으며, 그리고 상기 UE는, Type0-PDCCH CSS 세트에 대한 상기 CORESET의 가장 작은 RB 인덱스로부터 상기 결정된 주파수 도메인 오프셋 (예를 들면, 0)에 기초하여 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을 결정할 수 있다.

그런 예에서, Type0-PDCCH CSS 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 대응 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋은 MIB로부터 결정된 주파수 도메인 오프셋(예를 들어, O)의 일대일 매핑에 의해 결정된다.

도 14는 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차(1400)의 흐름도를 도시한다. 도 14에 보이는 UE 절차(1400)의 실시예는 단지 예시를 위한 것이다. 도 14에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

도 14에 도시된 바와 같이, 상기 UE 절차(1400)는 단계 1401에서 시작된다. 1401 단계에서, UE는 SS/PBCH 블록의 주파수 위치를 결정한다. 1402 단계에서, 상기 UE는 SS/PBCH 블록을 검출한다. 1403 단계에서, 상기 UE는 MIB로부터 주파수 도메인 오프셋의 설정을 획득한다. 마지막으로 1404 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록과 CORESET #0 사이의 주파수 도메인 차이를 상기 획득된 주파수 도메인 오프셋에 대한 일대일 매핑에 기초하여 결정한다.

일 예에서, SS/PBCH 블록의 가장 낮은 RB와 CORESET #0의 가장 낮은 RB 사이의 주파수 도메인 차이는 상기 결정된 주파수 도메인 오프셋 + X (예를 들어, O + X)로 결정되며, 여기에서 X는 고정된 값이며, 예를 들어, SS/PBCH 블록의 SCS별로 고정된다.

하나의 하위 예에서, SS/PBCH 블록들의 모든 SCS에 대해 X = 1이다.

다른 하위 예에서, SS/PBCH 블록들의 모든 SCS에 대해 X = 4이다.

또 다른 하위 예에서, 30kHz로서의 SS/PBCH 블록의 SCS에 대한 X = 24이다.

또 다른 하위 예에서, 15kHz로서의 SS/PBCH 블록의 SCS에 대해 X = 48아다.

또 다른 하위 예에서, 30kHz로서의 SS/PBCH 블록의 SCS에 대해 X = 14이다.

또 다른 하위 예에서, 15kHz로서의 SS/PBCH 블록의 SCS에 대해 X = 38이다.

일 예에서, SS/PBCH 블록의 가장 낮은 RB와 CORESET #0의 가장 낮은 RB 사이의 주파수 도메인 차이는 X - 주파수 도메인 결정 오프셋 (예를 들어, X - O)으로 결정되며, 여기에서 X는 고정된 값이며, 예를 들면, SS/PBCH 블록의 SCS별로 고정된다.

하나의 하위 예에서, 30kHz로서의 SS/PBCH 블록의 SCS에 대해 X = 48이다.

다른 하위 예에서, 15kHz로서의 SS/PBCH 블록의 SCS에 대해 X = 96이다.

또 다른 하위 예에서, 30kHz로서의 SS/PBCH 블록의 SCS에 대한 X = 28이다.

또 다른 하위 예에서, 15kHz로서의 SS/PBCH 블록의 SCS에 대해 X = 76이다.

일 예에서, UE가 SS/PBCH 블록을 검출하도록 구성될 때 그 UE는 주파수 도메인 오프셋(예를 들어, O_SSB)을 설정할 수 있으며, 그리고 그 UE는 Type0-PDCCH 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을 상기 설정된 주파수 도메인 오프셋 (예를 들어, O_SSB)에 기초하여 결정할 수 있다.

일 예에서, 상기 UE는 Type0-PDCCH CSS 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을 상기 설정된 주파수 도메인으로서 결정할 수 있다 (예: O_SSB).

일 예에서, 상기 UE는 상기 검출된 SS/PBCH 블록의 PBCH의 내용을 읽어서 CORESET #0에 대한 심볼들의 개수를 결정하며, 그리고 상기 설정된 주파수 도메인 오프셋 (예를 들어, O_SSB)에 의해 상기 SS/PBCH 블록의 MIB 내 설정된 주파수 도메인 오프셋 (예를 들면, 0)을 무시하여 Type0-PDCCH CSS 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을 결정할 필요성을 여전히 가진다.

일 예에서, 이는 본 개시에서 언급된 예들 및/또는 접근방식들과 결합될 수 있다. 상기 UE에게 주파수 오프셋(예를 들어, O_SSB) 설정이 제공되면, 그 UE는 Type0-PDCCH CSS 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을 상기 설정된 주파수 도메인 오프셋 (예를 들어, O_SSB)으로서 결정할 수 있다; 그렇지 않다면, 상기 UE는 Type0-PDCCH CSS 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을 두 오프셋들의 합으로서 결정할 수 있으며, 여기에서 제1 오프셋은 MIB로부터 획득되고 (예를 들어, O), 그리고 제2 오프셋은 본 개시에서 언급된 예들 및/또는 사례들에 따라 상기 UE에 의해 계산되는 경우에 획득된다 (예를 들면, X).

이 예의 이런 측면에 대한 UE 절차의 일 예가 도 15a에 보인다.

도 15a는 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차(1500)의 흐름도를 도시한다. 도 15a에 도시된 UE 절차(1500)의 실시예는 단지 예시를 위한 것이다. 도 15a에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

도 15a에 도시된 바와 같이, UE 절차(1500)는 단계 1501에서 시작한다. 1501 단계에서, UE는 SS/PBCH 블록의 주파수 위치를 결정한다. 1502 단계에서, 상기 UE는 SS/PBCH 블록을 검출한다. 1503 단계에서, 상기 UE는 주파수 오프셋을 제공받았는지 여부를 판단한다. 1503 단계에서, 상기 UE가 주파수 오프셋을 제공받았다고 판단하면, 상기 UE 절차(1500)는 1507 단계로 진행한다. 1503 단계에서, 상기 UE가 제공받지 않았다고 판단하면, UE 절차(1500)는 1504 단계로 진행한다. 1504 단계에서, 상기 UE는 MIB로부터 제1 주파수 도메인 오프셋의 설정을 획득한다. 1505 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록이 동기화 래이터 엔트리에 있는지의 여부를 확인한다. 단계 1505에서, 상기 UE가 검출된 SS/PBCH 블록이 동기화 래이터 엔트리에 있다고 판단하면, UE 절차(1500)는 단계 1506으로 진행한다. 1505 단계에서, 동기화 래이터 엔트리에 있다고 상기 UE가 판단하지 않는다면, 상기 단말 절차(1500)는 1508단계로 진행한다. 1506 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록과 CORESET #0 간의 주파수 도메인 차이를 MIB로부터의 제1 주파수 도메인 오프셋으로 결정한다. 1507 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록과 CORESET #0 사이의 주파수 도메인 차이를 상기 설정된 오프셋으로 결정한다. 1508 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록의 주파수 위치와 자신이 알고 있는 레퍼런스 주파수 위치를 기반으로 제2 주파수 도메인 오프셋을 계산한다. 1509 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록과 CORESET #0 사이의 주파수 도메인 차이를 상기 제1 주파수 도메인 오프셋 및 상기 제2 주파수 도메인 오프셋의 합으로 결정한다.

다른 예에서, 상기 UE는 Type0-PDCCH CSS 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을, 상기 설정된 주파수 도메인 오프셋 (예를 들어, O_SSB)으로서의 제1 오프셋 및 상기 검출된 SS/PBCH 블록의 MIB로부터 획득된 상기 주파수 도메인 오프셋으로서의 제2 오프셋 (예를 들어, O)의 합(예를 들어, O + O_SSB)으로 결정할 수 있다.

그러한 예에서, 상기 설정된 주파수 도메인 오프셋 (예를 들어, O_SSB)은 상기 검출된 SS/PBCH 블록의 MIB로부터 획득된 오프셋 (예를 들어, O)에 대한 추가 오프셋이다.

한 사례에서, 이것은 본 개시의 언급된 예들 및/또는 사례들과 결합될 수 있다. UE에게 주파수 오프셋의 설정이 제공되면 (예를 들어, O_SSB), 그 UE는 Type0-PDCCH CSS 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을 구성하는 제2 오프셋을 상기 설정된 주파수 도메인 오프셋(예를 들어, O_SSB)으로 결정할 수 있다; 그렇지 않으면, 상기 UE는 Type0-PDCCH CSS 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을 구성하는 제2 오프셋을 본 개시에서 언급된 예, 실시예 및/또는 사례들에 따라 상기 UE에 의해 계산된 오프셋으로 결정한다. 이 예의 이런 측면에 대한 UE 절차의 일 예가 도 15b에 보인다.

도 15b는 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차 (1550)의 흐름도를 도시한다. 도 15b에 도시된 UE 절차(1550)의 실시예는 단지 예시를 위한 것이다. 도 15b에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

도 15b에 도시된 바와 같이, 상기 UE 절차(1550)는 단계 1511에서 시작한다. 1511 단계에서, 상기 UE는 SS/PBCH 블록의 주파수 위치를 결정한다. 1512 단계에서, 상기 UE는 SS/PBCH 블록을 검출한다. 1513 단계에서, 상기 UE는 MIB로부터 제1 주파수 도메인 오프셋의 설정을 획득한다. 1514 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록이 동기화 래이터 엔트리에 있는지 여부를 판단한다. 단계 1514에서, 상기 검출된 SS/PBCH 블록이 동기화 래이터 엔트리에 있다고 상기 UE가 판단하면, 상기 UE 절차(1550)는 단계 1515로 진행한다. 1514 단계에서, 동기화 래이터 엔트리에 있다고 상기 UE가 판단하지 않는다면, 상기 단말 절차(1550)는 1516 단계로 진행한다. 1515 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록과 CORESET #0 간의 주파수 도메인 차이를 MIB로부터의 제1 주파수 도메인 오프셋으로 결정한다. 1516 단계에서, 상기 UE는 주파수 오프셋을 제공받았는지 여부를 판단한다. 1516 단계에서, 상기 UE가 주파수 오프셋을 제공받았다고 판단하면, 상기 UE 절차(1550)는 1517 단계로 진행한다. 1516 단계에서, 주파수 오프셋을 제공받았다고 상기 UE가 판단하지 않는다면, 상기 단말 절차(1550)는 1519 단계로 진행한다. 1517 단계에서, 상기 UE는 제2 주파수 도메인 오프셋을 상기 설정된 주파수 오프셋으로 결정한다. 1518 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록과 CORESET #0 사이의 주파수 도메인 차이를 상기 제1 주파수 도메인 오프셋 및 상기 제2 주파수 도메인 오프셋의 합으로 결정한다. 1519 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록의 주파수 위치와 자신이 알고 있는 레퍼런스 주파수 위치를 기반으로 제2 주파수 도메인 오프셋을 계산한다. 1520 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록과 CORESET #0 사이의 주파수 도메인 차이를 상기 제1 주파수 도메인 오프셋 및 상기 제2 주파수 도메인 오프셋의 합으로 결정한다.

일 예에서, UE는 Type0-PDCCH CSS 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을, 상기 검출된 SS/PBCH 블록이 동기화 래스터 엔트리(또는 동기화 래스터 엔트리 범위 내)에 있는지 여부에 기반하여 결정할 수 있다.

한 사례에서, 상기 검출된 SS/PBCH 블록이 동기화 래스터 엔트리에 (또는 동기화 래스터 엔트리로부터의 어떤 범위 내에) 위치한다고 UE가 판단하면, 그 UE는 Type0-PDCCH CSS 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을 상기 검출된 SS/PBCH 블록의 MIB에 의해 설정된 제1 주파수 오프셋에 따라 결정하며, 그리고 상기 UE가 상기 검출된 SS/PBCH 블록이 동기화 래스터 엔트리에 (또는 동기화 래스터 엔트리로부터의 어떤 범위 외부에) 위치한다고 판단하면, 상기 UE는 Type0-PDCCH CSS 세트에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋을 제2 주파수 도메인 오프셋으로 결정한다.

도 16은 본 개시의 실시예에 따라 CORESET #0의 주파수 위치를 결정하기 위한 UE 절차(1600)의 흐름도를 도시한다. 도 16에 보이는 UE 절차(1600)의 실시예는 단지 예시를 위한 것이다. 도 16에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

도 16에 도시된 바와 같이, UE 절차(1600)는 단계 1601에서 시작한다. 1601 단계에서, UE는 SS/PBCH 블록의 주파수 위치를 결정한다. 1602 단계에서, 상기 UE는 SS/PBCH 블록을 검출한다. 1603 단계에서, 상기 UE는 MIB로부터 제1 주파수 도메인 오프셋의 설정을 획득한다. 1604 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록이 동기화 래이터 엔트리에 있는지 여부를 판단한다. 단계 1604에서, 상기 검출된 SS/PBCH 블록이 동기화 래이터 엔트리에 있다고 상기 UE가 판단하면, 상기 UE 절차(1600)는 단계 1605로 진행한다. 1604 단계에서, 동기화 래이터 엔트리에 있다고 상기 UE가 판단하지 않는다면, 상기 단말 절차(1600)는 1606 단계로 진행한다. 1605 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록과 CORESET #0 간의 주파수 도메인 차이를 MIB로부터의 제1 주파수 도메인 오프셋으로 결정한다. 1605 단계에서, 상기 UE는 상기 검출된 SS/PBCH 블록과 CORESET #0 사이의 주파수 도메인 차이를 제2 주파수 도메인 오프셋으로 결정한다.

일 예에서, 상기 제2 주파수 도메인 오프셋은 고정된 값일 수 있으며, 예를 들어 SS/PBCH 블록의 SCS마다 고정될 수 있다.

하나의 하위 예에서, 상기 제2 주파수 도메인 오프셋은 30kHz로서의 SS/PBCH 블록의 SCS에 대해 28RB일 수 있다.

다른 하위 예에서, 상기 제2 주파수 도메인 오프셋은 15kHz로서의 SS/PBCH 블록의 SCS에 대해 76RB일 수 있다.

일 예에서, 상기 제2 주파수 도메인 오프셋은 제1 주파수 도메인 오프셋(예를 들어, O로 표시된 제1 주파수 오프셋)과 일대일 매핑을 가질 수 있다.

하나의 하위 예에서, 상기 제2 주파수 도메인 오프셋은 O + X일 수 있으며, 여기에서 X는 고정된 값이며, 예를 들어 SS/PBCH 블록의 SCS마다 고정된 값일 수 있다. 예를 들어, SS/PBCH 블록들의 모든 SCS에 대해 X = 1이며, 또는 SS/PBCH 블록의 모든 SCS에 대해 X = 4이며, 또는 30kHz로서의 SS/PBCH 블록의 SCS에 대해 X = 14이며, 또는 15kHz로서의 SS/PBCH 블록의 SCS에 대해 X = 38이다.

다른 하위 예에서, 상기 제2 주파수 도메인 오프셋은 X-O 일 수 있으며, 여기에서 X는 고정된 값, 예를 들어 SS/PBCH 블록의 SCS당 고정된다. 예를 들어, 30kHz로서의 SS/PBCH 블록의 SCS에 대해 X = 28이며, 15kHz로서의 SS/PBCH 블록의 SCS에 대해 X = 76이다.

일 예에서, 상기 제2 주파수 도메인 오프셋은 동기화 래스터 엔트리에 위치한 SS/PBCH 블록에 대한 설정 테이블과 다르게 설계된 별도의 설정 테이블로부터 결정된다. 예를 들어, 상기 제1 주파수 도메인 오프셋은 제1 설정 테이블에 기초하여 결정되고, 그리고 상기 제2 주파수 도메인 오프셋은 제2 설정 테이블에 기초하여 결정된다.

일 예에서, 상기 제2 주파수 도메인 오프셋은, 예를 들어, 상기 검출된 SS/PBCH 블록의 상기 설정된 주파수 위치와 연관된 gNB에 의해 설정된다.

도 17은 사용자 장비(UE)(예를 들어, 도 1에 예시된 111-116)에 의해 수행될 수 있는, 본 개시의 실시예들에 따른 RMSI 수신을 위한 방법(1700)의 흐름도를 도시한다. 도 17에 도시된 방법(1700)의 실시예는 단지 예시를 위한 것이다. 도 17에 도시된 하나 이상의 컴포넌트들은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있으며 또는 하나 이상의 상기 컴포넌트들은 상기 언급된 기능들을 수행하기 위해 명령어들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않으면서 다른 실시예들이 사용된다.

도 17에 도시된 바와 같이, 상기 방법(1700)은 단계 1702에서 시작한다. 1702 단계에서, 공유 스펙트럼 채널 액세스를 지원하는 UE는 동기화 신호들 및 물리적 방송 채널 (synchronization signals and physical broadcast channel (SS/PBCH) 블록의 주파수 위치를 확인한다.

이어서, 1704 단계에서 상기 UE는 기지국(BS)으로부터 SS/PBCH 블록을 수신한다.

다음으로, 1706 단계에서 상기 UE는 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리의 GSCN (Global Synchronization Channel Number)에 대응하는지 여부를 판단한다.

마지막으로, 1708 단계에서 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리의 GSCN에 대응하지 않으면, 상기 UE는 제1 오프셋과 제2 오프셋의 합으로 오프셋을 결정한다.

일 실시예에서, 단계 1708에서, 상기 오프셋은 Type0 물리적 다운링크 제어 채널 (Type0-PDCCH (physical downlink control channel)) 공통 검색 공간 (common search space (CSS)) 세트에 대한 제어 리소스 세트 (control resource set (CORESET))의 가장 작은 리소스 블록(resource block (RB)) 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 차이이다.

일 실시예에서, 단계 1708에서, 동기화 래스터 엔트리의 GSCN에 가상적으로 위치한 제1 오프셋, 제2 오프셋, 및 SS/PBCH 블록은 Type0-PDCCH CSS 세트에 대한 CORESET의 부반송파 간격에 기초하여 식별된다.

일 실시예에서, SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리의 GSCN에 대응하면, 상기 UE는 상기 오프셋을 상기 제1 오프셋으로 식별한다.

일 실시예에서, SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리의 GSCN에 대응하지 않으면, 상기 UE는 SS/PBCH 블록의 주파수 위치를 포함하는 ssbFrequency의 상위 계층 파라미터를 상위 계층 신호를 경유하여 BS로부터 수신한다.

일 실시예에서, 상기 UE는 SS/PBCH 블록의 마스터 정보 블록(MIB)에 포함된 controlResourceSetZero의 필드를 통해 BS로부터 제1 오프셋을 수신한다.

일 실시예에서, 상기 UE는 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스로부터 상기 동기화 래스터 엔트리의 GSCN에 가상으로 위치한 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋으로서 결정되는 제2 오프셋을 식별한다.

그러한 실시예에서, 상기 동기화 래스터 엔트리는 공유 스펙트럼 채널 액세스 동작을 위한 대역폭 내의 단일 엔트리로서 결정되며 그리고 상기 대역폭은 상기 수신된 SS/PBCH 블록을 포함한다.

도 18은 본 개시의 실시예에 따른 사용자 장비 (user equipment, UE)를 도시한다.

위에서 설명된 UE들은 도 18의 UE에 대응할 수 있다.

도 18을 참조하면, 상기 UE는 프로세서(1805), 트랜시버(1810) 및 메모리(1815)를 포함할 수 있다. 그러나, 설명된 컴포넌트들 모두가 필수적인 것은 아니다. 상기 UE는 도 18에 도시된 것보다 많거나 적은 컴포넌트들에 의해 구현될 수 있다. 또한, 상기 프로세서(1805), 트랜시버(1810) 및 메모리(1815)는 다른 실시예에 따라 단일 칩으로 구현될 수 있다.

전술한 컴포넌트들이 이제 상세하게 설명될 것이다.

상기 프로세서 (1805)는 제안된 기능, 프로세스 및/또는 방법을 제어하는 하나 이상의 프로세서들 또는 다른 프로세싱 디바이스들을 포함할 수 있다. 상기 UE의 동작은 프로세서(1805)에 의해 구현될 수 있다.

상기 프로세서(1805)는 설정된 제어 리소스 세트에서 PDCCH를 검출할 수 있다. 상기 프로세서(1805)는 상기 PDCCH에 따른 CB 분할 방법 및 PDSCH의 레이트 매칭 방법을 결정한다. 상기 프로세서(1805)는 상기 PDCCH에 따라 PDSCH를 수신하도록 트랜시버(1810)를 제어할 수 있다. 상기 프로세서(1805)는 상기 PDSCH에 따라 HARQ-ACK 정보를 생성할 수 있다. 상기 프로세서(1805)는 트랜시버(1810)가 HARQ-ACK 정보를 전송하도록 제어할 수 있다.

상기 트랜시버(1810)는 전송되는 신호를 상향 변환 및 증폭하는 RF 전송기와, 수신 신호의 주파수를 하향 변환하는 RF 수신기를 포함할 수 있다. 그러나, 다른 실시예에 따르면, 상기 트랜시버 (1810)는 컴포넌트들에서 도시된 것들보다 더 많거나 적은 컴포넌트들에 의해 구현될 수 있다.

tkdrl 트랜시버(1810)는 프로세서(1805)dp 연결되어 신호를 전송 및/또는 수신할 수 있다. 상기 신호는 제어 정보 및 데이터를 포함할 수 있다. 추가로, 상기 트랜시버 (1810)는 무선 채널을 통해 신호를 수신하여 그 신호를 프로세서 (1805)에게 출력할 수 있다. 상기 트랜시버 (1810)는 프로세서 (1805)에서 출력된 신호를 무선 채널을 통해 전송할 수 있다.

상기 메모리 (1815)는 상기 UE에 의해 획득된 신호에 포함된 제어 정보 또는 데이터를 저장할 수 있다. 상기 메모리 (1815)는 프로세서 (1805)에 연결되어, 상기 제안된 기능, 프로세스 및/또는 방법에 대한 적어도 하나의 명령어, 프로토콜 또는 파라미터를 저장할 수 있다. 메모리 (1815)는 읽기 전용 메모리 (ROM) 및/또는 랜덤 액세스 메모리 (RAM) 및/또는 하드 디스크 및/또는 CD-ROM 및/또는 DVD 및/또는 다른 저장 디바이스들을 포함할 수 있다.

도 19는 본 발명의 개시에 따른 기지국(base station, BS)을 도시한다.

위에서 설명된 BS들은 도 19의 BS에 대응할 수 있다.

도 19를 참조하면, 상기 BS는 프로세서(1905), 트랜시버(1910) 및 메모리(1915)를 포함할 수 있다. 그러나, 설명된 컴포넌트들 모두가 필수적인 것은 아니다. 상기 BS는 도 19에 도시된 것보다 많거나 적은 컴포넌트들로 구현될 수 있다. 또한, 상기 프로세서(1905), 트랜시버(1910) 및 메모리(1915)는 다른 실시예에 따라 단일 칩으로 구현될 수 있다.

전술한 컴포넌트들이 이제 상세하게 설명될 것이다.

상기 프로세서 (1905)는 제안된 기능, 프로세스 및/또는 방법을 제어하는 하나 이상의 프로세서들 또는 다른 프로세싱 디바이스들을 포함할 수 있다. 상기 BS의 동작은 프로세서(1905)에 의해 구현될 수 있다.

상기 트랜시버(1910)는 전송되는 신호를 상향 변환 및 증폭하는 RF 전송기와, 수신 신호의 주파수를 하향 변환하는 RF 수신기를 포함할 수 있다. 그러나, 다른 실시예에 따르면, 상기 트랜시버 (1910)는 컴포넌트들에서 도시된 것들보다 더 많거나 적은 컴포넌트들에 의해 구현될 수 있다.

상기 트랜시버(1910)는 프로세서(1905)에 연결되어 신호를 전송 및/또는 수신할 수 있다. 상기 신호는 제어 정보 및 데이터를 포함할 수 있다. 추가로, 상기 트랜시버 (1910)는 무선 채널을 통해 신호를 수신하여 그 신호를 프로세서 (1905)에게 출력할 수 있다. 상기 트랜시버 (1910)는 프로세서 (1905)에서 출력된 신호를 무선 채널을 통해 전송할 수 있다.

상기 메모리(1915)는 상기 BS가 획득한 신호에 포함된 제어 정보 또는 데이터를 저장할 수 있다. 상기 메모리 (1915)는 프로세서 (1905)에 연결되어, 상기 제안된 기능, 프로세스 및/또는 방법에 대한 적어도 하나의 명령어, 프로토콜 또는 파라미터를 저장할 수 있다. 메모리 (1915)는 읽기 전용 메모리 (ROM) 및/또는 랜덤 액세스 메모리 (RAM) 및/또는 하드 디스크 및/또는 CD-ROM 및/또는 DVD 및/또는 다른 저장 디바이스들을 포함할 수 있다.

본 개시가 예시적인 실시예와 함께 설명되었지만, 다양한 변경들 및 및 수정들이 당업자에게 제안될 수 있다. 본 개시는 첨부된 청구범위의 범위 내에 있는 그런 변경들 및 수정들을 포함하는 것으로 의도된다. 본 출원에서의 어떠한 설명도 어떤 특정 요소, 단계 또는 기능이 청구 범위에 포함되어야만 하는 필수 요소임을 암시하는 것으로 해석되지 않아야 한다. 특허받은 특허 대상의 범위는 청구범위에 의해서만 정의된다.

당업자는, 위에서 설명된 방법 실시예들에 의해 수행되는 단계들의 전부 또는 일부를 달성하는 것이 프로그램에 의해 관련 하드웨어에 명령하는 것을 통해 달성될 수 있으며, 상기 프로그램은 컴퓨터 판독 가능 저장 매체에 저장될 수 있으며, 그 프로그램이 실행될 때에 상기 방법 실시예들의 단계들 중 하나 또는 그것들의 조합이 포함된다는 것을 이해할 수 있다.

추가로, 본 출원의 다양한 실시예들에서 기능 유닛들은 프로세싱 모듈에 통합될 수 있으며, 또는 각 유닛은 물리적으로 개별적으로 존재할 수 있으며, 또는 둘 이상의 유닛들이 하나의 모듈에 통합될 수 있다. 상기 통합 모듈은 하드웨어의 형태로 구현될 수 있으며, 그리고 소프트웨어 기능 모듈들의 형태로도 달성될 수 있다. 상기 통합 모듈은 소프트웨어 기능 모듈의 형태로 구현되어 단독으로 판매되거나 사용된다면 컴퓨터-판독가능 저장 매체에 또한 저장될 수 있다.

비록 본 발명이 예시적인 실시예들 참조하여 특별하게 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는, 이어지는 청구범위에 의해 정의된 바와 같은 본 개시의 사상 및 범위를 벗어나지 않으면서도 형태 및 세부 사항에 있어서 다양한 변경들이 본 개시에서 이루어질 수 있음을 이해할 것이다.

Claims

무선 통신 시스템에서 사용자 장비 (user equipment, UE)에 의해 수행되는 방법으로, 상기 방법은:
동기화 신호 및 물리적 방송 채널 (synchronization signal and physical broadcast channel, SS/PBCH) 블록을 검출하는 단계; 그리고
상기 검출된 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리 (synchronization raster entry)의 주파수 위치에 대응하지 않는 경우, Type0-PDCCH에 대한 제어 리소스 세트 (control resource set, CORESET)와 상기 SS/PBCH 블록 사이의 오프셋을 제1 오프셋과 제2 오프셋의 합으로 결정하는 단계를 포함하며,
상기 제1 오프셋은 상기 검출된 SS/PBCH 블록 내 마스터 정보 블록 (master information block, MIB)에 의해 설정되며, 그리고
상기 제2 오프셋은 상기 검출된 SS/PBCH 블록의 주파수 위치와 상기 동기화 래스터 엔트리의 주파수 위치 사이의 주파수 차이에 기초하여 결정되는, 방법.
제1항에 있어서, 상기 오프셋은 Type0-PDCCH에 대한 상기 CORESET의 최하위 리소스 블록 (resource block, RB)와 상기 SS/PBCH 블록의 최하위 RB 사이의 주파수 차이인, 방법.
제1항에 있어서, 상기 검출된 SS/PBCH 블록의 주파수 위치가 상기 동기화 래스터 엔트리의 주파수 위치에 대응하는 경우, 상기 오프셋을 제1 오프셋으로 결정하는 단계를 더 포함하는, 방법.
제1항에 있어서, 상기 동기화 래스터 엔트리는 상기 SS/PBCH 블록과 동일한 반송파 내에 위치하는, 방법.
제1항에 있어서, 상기 오프셋은 Type0-PDCCH에 대한 상기 CORESET의 가장 작은 리소스 블록 (resource block, RB) 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지인, 방법.
제1항에 있어서, 상기 제2 오프셋은, 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 리소스 블록 (RB) 인덱스로부터 상기 동기화 래스터 엔트리의 주파수 위치에 가상적으로 (hypothetically) 위치한 다른 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋에 기초하여 결정되는, 방법.
제1항에 있어서, 상기 동기화 래스터 엔트리의 주파수 위치는 상기 동기화 래스터 엔트리의 글로벌 동기화 채널 번호 (global synchronization channel number, GSCN)인, 방법.
제1항에 있어서, 상기 방법은:
상기 SS/PBCH 블록의 주파수 위치를 포함하는 상위 계층 파라미터 ssbFrequency를 기지국으로부터 수신하는 단계를 더 포함하는, 방법.
제1항에 있어서, 상기 제1 오프셋 및 상기 제2 오프셋은 Type0-PDCCH에 대한 상기 CORESET의 부반송파 간격(subcarrier spacing, SCS)에 관해 정의되는, 방법.
무선 통신 시스템에서의 사용자 장비(UE)로서, 상기 UE는:
트랜시버; 그리고
상기 트랜시버에 작동 가능하게 연결되는 적어도 하나의 프로세서를 포함하며, 상기 적어도 하나의 프로세서는:
동기화 신호 및 물리적 방송 채널 (synchronization signal and physical broadcast channel, SS/PBCH) 블록을 검출하고; 그리고
상기 검출된 SS/PBCH 블록의 주파수 위치가 동기화 래스터 엔트리 (synchronization raster entry)의 주파수 위치에 대응하지 않는 경우, Type0-PDCCH에 대한 제어 리소스 세트 (control resource set, CORESET)와 상기 SS/PBCH 블록 사이의 오프셋을 제1 오프셋과 제2 오프셋의 합으로 결정하도록 구성되며,
상기 제1 오프셋은 상기 검출된 SS/PBCH 블록 내 마스터 정보 블록 (master information block, MIB)에 의해 설정되며, 그리고
상기 제2 오프셋은 상기 검출된 SS/PBCH 블록의 주파수 위치와 상기 동기화 래스터 엔트리의 주파수 위치 사이의 주파수 차이에 기초하여 결정되는, 사용자 장비.
제10항에 있어서, 상기 오프셋은 Type0-PDCCH에 대한 상기 CORESET의 최하위 리소스 블록 (resource block, RB)와 상기 SS/PBCH 블록의 최하위 RB 사이의 주파수 차이인, 사용자 장비.
제10항에 있어서, 상기 적어도 하나의 프로세서는 상기 검출된 SS/PBCH 블록의 주파수 위치가 상기 동기화 래스터 엔트리의 주파수 위치에 대응하는 경우에 상기 오프셋을 제1 오프셋으로 결정하도록 더 구성된, 사용자 장비.
제10항에 있어서, 상기 동기화 래스터 엔트리는 상기 SS/PBCH 블록과 동일한 반송파 내에 위치하는, 사용자 장비.
제10항에 있어서, 상기 오프셋은 Type0-PDCCH에 대한 상기 CORESET의 가장 작은 리소스 블록 (resource block, RB) 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지인, 사용자 장비.
제10항에 있어서, 상기 제2 오프셋은, 상기 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 리소스 블록 (RB) 인덱스로부터 상기 동기화 래스터 엔트리의 주파수 위치에 가상적으로 (hypothetically) 위치한 다른 SS/PBCH 블록의 제1 RB와 중첩하는 공통 RB의 가장 작은 RB 인덱스까지의 오프셋에 기초하여 결정되는, 사용자 장비.