KR20220051084A - 표시 장치 및 그의 제조 방법 - Google Patents

표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20220051084A
KR20220051084A KR1020200134579A KR20200134579A KR20220051084A KR 20220051084 A KR20220051084 A KR 20220051084A KR 1020200134579 A KR1020200134579 A KR 1020200134579A KR 20200134579 A KR20200134579 A KR 20200134579A KR 20220051084 A KR20220051084 A KR 20220051084A
Authority
KR
South Korea
Prior art keywords
electrode
bank
light emitting
sub
pixel
Prior art date
Application number
KR1020200134579A
Other languages
English (en)
Inventor
윤성재
박상훈
박지훈
신동우
이항재
최재원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200134579A priority Critical patent/KR20220051084A/ko
Priority to CN202111190143.XA priority patent/CN114388553A/zh
Priority to US17/451,090 priority patent/US11798927B2/en
Publication of KR20220051084A publication Critical patent/KR20220051084A/ko
Priority to US18/490,729 priority patent/US20240047445A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는, 화소 영역을 포함한 기판; 및 상기 화소 영역에 제공되며, 제1 서브 발광 영역, 제2 서브 발광 영역, 및 상기 제1 및 제2 서브 발광 영역들을 둘러싸는 주변 영역을 포함한 화소를 포함할 수 있다. 여기서, 상기 화소는, 서로 이격된 제1 전극, 제2 전극, 제3 전극, 및 제4 전극; 상기 제1 및 제2 서브 발광 영역들에 위치한 복수의 발광 소자들; 상기 주변 영역에 위치하며 상기 제1 서브 발광 영역에 대응되는 제1 개구 및 상기 제2 서브 발광 영역에 대응되는 제2 개구를 포함한 뱅크; 및 상기 제1 서브 발광 영역과 상기 제2 서브 발광 영역 사이에 제공되며, 평면 상에서 상기 제2 및 제3 전극들과 부분적으로 중첩하는 중간 뱅크를 포함할 수 있다. 상기 뱅크의 적어도 일면과 상기 중간 뱅크의 적어도 일면 중 적어도 하나는 발액(撥液) 처리된 발액층을 포함할 수 있다.

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE AND METHOD OF FABRICATING THE DISPLAY DEVICE}
본 발명은 표시 장치 및 그의 제조 방법에 관한 것이다.
정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 요구 및 상업화가 중점적으로 이루어지고 있다.
본 발명은, 발광 소자를 포함한 잉크의 미토출 영역을 최소화하여 신뢰성을 향상시킬 수 있는 표시 장치를 제공하는 데 목적이 있다.
또한, 본 발명은 상술한 표시 장치를 제조하는 방법을 제공하는 데 목적이 있다.
본 발명의 일 실시예에 따른 표시 장치는, 화소 영역을 포함한 기판; 및 상기 화소 영역에 제공되며, 제1 서브 발광 영역, 제2 서브 발광 영역, 및 상기 제1 및 제2 서브 발광 영역들을 둘러싸는 주변 영역을 포함한 화소를 포함할 수 있다. 여기서, 상기 화소는, 서로 이격된 제1 전극, 제2 전극, 제3 전극, 및 제4 전극; 상기 제1 및 제2 서브 발광 영역들에 위치한 복수의 발광 소자들; 상기 주변 영역에 위치하며 상기 제1 서브 발광 영역에 대응되는 제1 개구 및 상기 제2 서브 발광 영역에 대응되는 제2 개구를 포함한 뱅크; 및 상기 제1 서브 발광 영역과 상기 제2 서브 발광 영역 사이에 제공되며, 평면 상에서 상기 제2 및 제3 전극들과 부분적으로 중첩하는 중간 뱅크를 포함할 수 있다.
일 실시예에 있어서, 상기 뱅크의 적어도 일면과 상기 중간 뱅크의 적어도 일면 중 적어도 하나는 발액(撥液) 처리된 발액층을 포함할 수 있다.
일 실시예에 있어서, 단면 상에서 볼 때, 상기 뱅크의 상면과 상기 중간 뱅크의 상면 중 적어도 하나는 상기 발액층을 포함할 수 있다. 여기서, 상기 발액층은 풀로오린(F)을 포함한 층일 수 있다.
일 실시예에 있어서, 단면 상에서 볼 때, 상기 뱅크의 측면과 상기 중간 뱅크의 측면은 각각 발액(撥液) 처리되지 않고 친액(親液) 특성을 가질 수 있다.
일 실시예에 있어서, 상기 중간 뱅크는 상기 뱅크와 일체로 제공되어 상기 뱅크와 연결될 수 있다. 또한, 상기 중간 뱅크는 상기 뱅크와 이격될 수 있다.
일 실시예에 있어서, 상기 중간 뱅크는 상기 제1 방향과 다른 제2 방향으로 이격된 제1 서브 뱅크와 제2 서브 뱅크를 포함할 수 있다. 여기서, 상기 제1 서브 뱅크는 상기 제1 방향으로 이격된 제1-1 서브 뱅크와 제1-2 서브 뱅크를 포함할 수 있고, 상기 제2 서브 뱅크는 상기 제1 방향으로 이격된 제2-1 서브 뱅크와 제2-2 서브 뱅크를 포함할 수 있다.
일 실시예에 있어서, 상기 중간 뱅크는 상기 제1 방향으로 이격된 제1 서브 뱅크와 제2 서브 뱅크를 포함할 수 있다.
일 실시예에 있어서, 상기 화소는, 상기 주변 영역에 제공되며 상기 뱅크와 중첩하는 절연 패턴을 더 포함할 수 있다. 여기서, 상기 절연 패턴은 상기 기판과 상기 뱅크 사이에 제공될 수 있다.
일 실시예에 있어서, 상기 뱅크와 상기 절연 패턴은 동일 평면 형상을 가질 수 있다.
일 실시예에 있어서, 단면 상에서 볼 때, 상기 중간 뱅크와 상기 뱅크는 서로 상이한 두께를 가질 수 있다. 단면 상에서 볼 때, 상기 중간 뱅크의 두께는 상기 뱅크의 두께보다 얇을 수 있다.
일 실시예에 있어서, 상기 발광 소자들은, 상기 제1 전극과 상기 제2 전극 사이에 위치한 적어도 하나의 제1 발광 소자; 및 상기 제3 전극과 상기 제4 전극 사이에 위치한 적어도 하나의 제2 발광 소자를 포함할 수 있다.
일 실시예에 있어서, 상기 화소는, 상기 제1 전극 상에 제공되어 상기 제1 발광 소자의 일 단부와 상기 제1 전극을 연결하는 제1 컨택 전극; 상기 제2 및 제4 전극들 상에 각각 제공되어 상기 제1 발광 소자의 타 단부와 상기 제2 발광 소자의 일 단부를 연결하는 중간 전극; 및 상기 제3 전극 상에 제공되어 상기 제2 발광 소자의 타 단부와 상기 제3 전극을 연결하는 제2 컨택 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 전극은 일방향을 따라 서로 이격되어 마주보는 제1-1 전극과 제1-2 전극을 포함할 수 있고, 상기 제2 전극은 상기 일방향을 따라 서로 이격되어 마주보는 제2-1 전극과 제2-2 전극을 포함할 수 있고, 상기 제3 전극은 상기 일방향을 따라 서로 이격되어 마주보는 제3-1 전극과 제3-2 전극을 포함할 수 있으며, 상기 제4 전극은 상기 일방향을 따라 서로 이격되어 마주보는 제4-1 전극과 제4-2 전극을 포함할 수 있다.
일 실시예에 있어서, 상기 발광 소자들은, 상기 제1-1 전극과 상기 제2-1 전극 사이에 제공된 적어도 하나의 제1 발광 소자; 상기 제1-2 전극과 상기 제2-2 전극 사이에 제공된 적어도 하나의 제2 발광 소자; 상기 제3-2 전극과 상기 제4-2 전극 사이에 제공된 적어도 하나의 제3 발광 소자; 및 상기 제4-1 전극과 상기 제3-1 전극 사이에 제공된 적어도 하나의 제4 발광 소자를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 서브 발광 영역은 상기 일방향을 따라 이격된 제1-1 서브 발광 영역과 제1-2 서브 발광 영역을 포함할 수 있고, 상기 제2 서브 발광 영역은 상기 일방향을 따라 이격된 제2-1 서브 발광 영역과 상기 제2-2 서브 발광 영역을 포함할 수 있다.
일 실시예에 있어서, 상기 중간 뱅크는, 상기 제1-1 서브 발광 영역과 상기 제2-1 서브 발광 영역 사이에 제공되며 상기 제2-1 및 제3-1 전극들 각각과 부분적으로 중첩하는 제1 서브 뱅크; 및 상기 제1-2 서브 발광 영역과 상기 제2-2 서브 발광 영역 사이에 제공되며 상기 제2-2 및 제3-2 전극들 각각과 부분적으로 중첩하는 제2 서브 뱅크를 포함할 수 있다.
상술한 표시 장치는, 기판 상에 제1 서브 발광 영역, 제2 서브 발광 영역, 상기 제1 및 제2 서브 발광 영역들을 둘러싸는 주변 영역을 갖는 적어도 하나의 화소 영역을 포함한 화소를 제공하는 단계를 포함하여 제조될 수 있다.
일 실시예에 있어서, 상기 화소를 제공하는 단계는, 상기 기판 상에 서로 이격된 제1 전극, 제2 전극, 제3 전극, 및 제4 전극을 형성하는 단계; 상기 제1 내지 제4 전극들 상에 절연층을 형성하는 단계; 상기 주변 영역에 대응되는 상기 절연층의 일 영역 상에 절연 패턴을 형성하는 단계; 상기 절연 패턴 상에 뱅크를 형성하고, 상기 제1 서브 발광 영역과 상기 제2 서브 발광 영역 사이의 상기 절연층의 일 영역 상에 중간 뱅크를 형성하는 단계; 플라즈마를 이용한 발액 처리 공정을 수행하여 상기 뱅크의 상면과 상기 중간 뱅크의 상면 상에 각각 발액층을 형성하는 단계; 상기 제1 전극과 상기 제2 전극 사이 및 상기 제3 전극과 상기 제4 전극 사이에 각각 복수의 발광 소자들을 정렬하는 단계; 및 상기 발광 소자들 상에 서로 이격된 제1 컨택 전극, 제2 컨택 전극, 및 중간 전극을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치 및 그의 제조 방법은, 각 화소에 중간 뱅크를 추가(또는 배치)하고 상기 중간 뱅크의 측면이 친액 특성을 갖도록 하여 복수의 발광 소자들을 포함한 잉크를 용이하게 제어할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 잉크의 미토출 영역을 최소화하여 상기 잉크 미토출에 따른 불량을 방지할 수 있다.
본 발명의 일 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이다.
도 2는 도 1의 발광 소자의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 도시한 것으로, 특히, 도 1 및 도 2에 도시된 발광 소자를 광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 4는 도 3에 도시된 하나의 화소에 포함된 구성 요소들의 전기적 연결 관계를 일 실시예에 따라 나타낸 회로도이다.
도 5는 도 3에 도시된 화소들 중 하나의 화소를 개략적으로 도시한 평면도이다.
도 6은 도 5의 화소에 포함된 뱅크, 중간 뱅크, 제1 내지 제4 전극들, 발광 소자들만을 개략적으로 도시한 평면도이다.
도 7은 도 5의 Ⅰ ~ Ⅰ'선에 따른 단면도이다.
도 8a 및 도 8b는 도 5의 Ⅱ ~ Ⅱ'선에 따른 단면도들이다.
도 9는 도 5의 Ⅰ ~ Ⅰ'선에 따라 자른 화소의 다른 실시예를 나타내는 단면도이다.
도 10a 내지 도 10d는 도 5에 도시된 중간 뱅크를 다른 실시예에 따라 구현한 개략적인 평면도들이다.
도 11a 내지 도 11i는 도 8a의 화소를 제조 방법에 따라 순차적으로 도시한 개략적인 단면도들이다.
도 12는 잉크 미토출 영역을 포함한 화소들을 구비한 표시 장치의 일 영역을 나타낸 이미지이다.
도 13a 및 도 13b는 본 발명의 일 실시예에 따른 화소의 제조 방법을 나타낸 평면도들이다.
도 14a는 도 13a의 Ⅲ ~ Ⅲ'선에 따른 단면도이고, 도 14b는 도 13b의 Ⅳ ~ Ⅳ'선에 따른 단면도이다.
도 15는 본 발명의 다른 실시예에 따른 화소를 개략적으로 도시한 평면도이다.
도 16은 도 15의 Ⅴ ~ Ⅴ'선에 따른 단면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 화소를 개략적으로 도시한 평면도이다.
도 18은 도 17의 화소에 포함된 뱅크, 중간 뱅크, 제1 내지 제4 전극들만을 개략적으로 도시한 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조 부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 출원에서, "어떤 구성요소(일 예로 '제 1 구성요소')가 다른 구성요소(일 예로 '제 2 구성요소')에 "(기능적으로 또는 통신적으로) 연결되어 ((operatively or communicatively) coupled with/to)" 있다거나, "접속되어 (connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(일 예로 '제 3 구성요소')를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(일 예로 '제 1 구성요소')가 다른 구성요소 (일 예로 '제 2 구성요소')에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(일 예로 '제 3 구성요소')가 존재하지 않는 것으로 이해될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 개략적으로 도시한 사시도이며, 도 2는 도 1의 발광 소자의 단면도이다.
본 발명의 일 실시예에 있어서, 발광 소자의 종류 및/또는 형상이 도 1 및 도 2에 도시된 실시예에 한정되지는 않는다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11), 제2 반도체층(13), 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 발광 적층체를 구현할 수 있다.
발광 소자(LD)는 일 방향으로 연장된 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 발광 소자(LD)는 연장 방향을 따라 일 단부(또는 하 단부)와 타 단부(또는 상 단부)를 포함할 수 있다. 발광 소자(LD)의 일 단부(또는 하 단부)에는 제1 및 제2 반도체층들(11, 13) 중 어느 하나의 반도체층, 발광 소자(LD)의 타 단부(또는 상 단부)에는 상기 제1 및 제2 반도체층들(11, 13) 중 나머지 반도체층이 위치할 수 있다. 일 예로, 발광 소자(LD)의 일 단부(또는 하 단부)에는 제1 반도체층(11)이 위치할 수 있고, 발광 소자(LD)의 타 단부(또는 상 단부)에는 제2 반도체층(13)이 위치할 수 있다.
발광 소자(LD)는 다양한 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)는 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 가질 수 있다. 본 발명의 일 실시예에 있어서, 길이(L) 방향으로의 발광 소자(LD)의 길이(L)는 그의 직경(D, 또는 횡단면의 폭)보다 클 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 발광 소자(LD)는 길이(L) 방향으로 짧은(즉, 종횡비가 1보다 작은) 로드 형상 또는 바 형상을 가질 수도 있다. 또한, 발광 소자(LD)는 길이(L)와 직경(D)이 동일한 로드 형상 또는 바 형상을 가질 수도 있다.
이러한 발광 소자(LD)는 일 예로 나노 스케일(nano scale) 내지 마이크로 스케일(micro scale) 정도의 직경(D) 및/또는 길이(L)를 가질 정도로 초소형으로 제작된 발광 다이오드(light emitting diode, LED)를 포함할 수 있다.
발광 소자(LD)가 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 경우, 발광 소자(LD)의 직경(D)은 0.5㎛ 내지 6㎛ 정도일 수 있으며, 그 길이(L)는 1㎛ 내지 10㎛ 정도일 수 있다. 다만, 발광 소자(LD)의 직경(D) 및 길이(L)가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 조명 장치 또는 자발광 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 발광 소자(LD)의 크기가 변경될 수 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성의 도펀트(또는 n형 도펀트)가 도핑된 n형 반도체층일 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다. 본 발명의 일 실시예에 있어서, 제1 반도체층(11)은 제1 도전성의 도펀트(또는 n형 도펀트)가 도핑된 질화갈륨(GaN) 반도체 물질을 포함할 수 있다. 제1 반도체층(11)은 발광 소자(LD)의 길이(L) 방향을 따라 활성층(12)과 접촉하는 상부 면과 외부로 노출된 하부 면을 포함할 수 있다. 제1 반도체층(11)의 하부 면은 발광 소자(LD)의 일 단부(또는 하 단부)일 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물(quantum wells) 구조로 형성될 수 있다. 일 예로, 활성층(12)이 다중 양자 우물 구조로 형성되는 경우, 상기 활성층(12)은 장벽층(barrier layer, 미도시), 스트레인 강화층(strain reinforcing layer), 및 웰층(well layer)이 하나의 유닛으로 주기적으로 반복 적층될 수 있다. 스트레인 강화층은 장벽층보다 더 작은 격자 상수를 가져 웰층에 인가되는 스트레인, 일 예로, 압축 스트레인을 더 강화할 수 있다. 다만, 활성층(12)의 구조가 상술한 실시예에 한정되는 것은 아니다.
활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double hetero structure)를 사용할 수 있다. 본 발명의 일 실시예에서, 발광 소자(LD)의 길이(L) 방향을 따라 활성층(12)의 상부 및/또는 하부에는 도전성의 도펀트가 도핑된 클래드층(clad layer, 미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다. 활성층(12)은 제1 반도체층(11)과 접촉하는 제1 면 및 제2 반도체층(13)과 접촉하는 제2 면을 포함할 수 있다.
발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원(또는 발광원)으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12)의 제2 면 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성의 도펀트(또는 p형 도펀트)가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다. 본 발명의 일 실시예에 있어서, 제2 반도체층(13)은 제2 도전성의 도펀트(또는 p형 도펀트)가 도핑된 질화갈륨(GaN) 반도체 물질을 포함할 수 있다. 제2 반도체층(13)은 발광 소자(LD)의 길이(L) 방향을 따라 활성층(12)의 제2 면과 접촉하는 하부 면과 외부로 노출된 상부 면을 포함할 수 있다. 여기서, 제2 반도체층(13)의 상부 면은 발광 소자(LD)의 타 단부(또는 상 단부)일 수 있다.
본 발명의 일 실시예에 있어서, 제1 반도체층(11)과 제2 반도체층(13)은 발광 소자(LD)의 길이(L) 방향으로 서로 상이한 두께를 가질 수 있다. 일 예로, 발광 소자(LD)의 길이(L) 방향을 따라 제1 반도체층(11)이 제2 반도체층(13)보다 상대적으로 두꺼운 두께를 가질 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)은 제1 반도체층(11)의 하부 면보다 제2 반도체층(13)의 상부 면에 더 인접하게 위치할 수 있다.
한편, 제1 반도체층(11)과 제2 반도체층(13)이 각각 하나의 층으로 구성된 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 본 발명의 일 실시예에 있어서, 활성층(12)의 물질에 따라 제1 반도체층(11)과 제2 반도체층(13) 각각은 적어도 하나 이상의 층들, 일 예로 클래드층 및/또는 TSBR(tensile strain barrier reducing) 층을 더 포함할 수도 있다. TSBR 층은 격자 구조가 다른 반도체층들 사이에 배치되어 격자 상수(lattice constant) 차이를 줄이기 위한 완충 역할을 하는 스트레인(strain) 완화층일 수 있다. TSBR 층은 p-GaInP, p-AlInP, p-AlGaInP 등과 같은 p형 반도체층으로 구성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 상기 제2 반도체층(13) 상부에 배치되는 추가 전극(미도시, 이하 '제1 추가 전극' 이라 함)을 더 포함할 수도 있다. 또한, 다른 실시예에 따라, 제1 반도체층(11)의 일 단에 배치되는 하나의 다른 추가 전극(미도시, 이하 '제2 추가 전극'이라 함)을 더 포함할 수도 있다.
제1 및 제2 추가 전극들 각각은 오믹(ohmic) 컨택 전극일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 추가 전극들은 쇼트키(schottky) 컨택 전극일 수 있다. 제1 및 제2 추가 전극들은 도전성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 추가 전극들은, 크롬(Cr), 타이타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용한 불투명 금속을 포함할 수 있으나, 본 발명이 이에 한정되지 않는다. 실시예에 따라, 제1 및 제2 추가 전극들은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 투명 도전성 산화물을 포함할 수도 있다.
제1 및 제2 추가 전극들에 포함된 물질은 서로 동일하거나 상이할 수 있다. 제1 및 제2 추가 전극들은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성된 광은 제1 및 제2 추가 전극들 각각을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다. 실시예에 따라, 발광 소자(LD)에서 생성된 광이 제1 및 제2 추가 전극들을 투과하지 않고 상기 발광 소자(LD)의 양 단부를 제외한 영역을 통해 상기 발광 소자(LD)의 외부로 방출되는 경우 상기 제1 및 제2 추가 전극들은 불투명 금속을 포함할 수도 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 절연막(14)을 더 포함할 수 있다. 다만, 실시예에 따라, 절연막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
절연막(14)은, 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(14)은 발광 소자(LD)의 표면 결함을 최소화하여 발광 소자(LD)의 수명 및 발광 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자들(LD)이 밀접하게 배치되는 경우, 절연막(14)은 발광 소자들(LD) 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다. 활성층(12)이 외부의 전도성 물질과 단락이 발생하는 것을 방지할 수 있다면, 절연막(14)의 구비 여부가 한정되지는 않는다.
절연막(14)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함한 발광 적층체의 외주면을 전체적으로 둘러싸는 형태로 제공될 수 있다.
상술한 실시예에서, 절연막(14)이 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 각각의 외주면을 전체적으로 둘러싸는 형태로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 발광 소자(LD)가 제1 추가 전극을 포함하는 경우, 절연막(14)은 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 제1 추가 전극 각각의 외주면을 전체적으로 둘러쌀 수 있다. 또한, 다른 실시예에 따라, 절연막(14)은 상기 제1 추가 전극의 외주면을 전체적으로 둘러싸지 않거나 상기 제1 추가 전극의 외주면의 일부만을 둘러싸고 상기 제1 추가 전극의 외주면의 나머지를 둘러싸지 않을 수도 있다. 또한, 실시예에 따라, 발광 소자(LD)의 타 단부(또는 상 단부)에 제1 추가 전극이 배치되고, 상기 발광 소자(LD)의 일 단부(또는 하 단부)에 제2 추가 전극이 배치될 경우, 절연막(14)은 상기 제1 및 제2 추가 전극들 각각의 적어도 일 영역을 노출할 수도 있다.
절연막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연막(14)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 산화 타이타늄(TiOx), 산화 하프늄(HfOx), 티탄스트론튬 산화물 (SrTiOx), 코발트 산화물(CoxOy), 마그네슘 산화물(MgO), 아연 산화물(ZnO), 루세늄 산화물(RuOx), 니켈 산화물(NiO), 텅스텐 산화물(WOx), 탄탈륨 산화물(TaOx), 가돌리늄 산화물(GdOx), 지르코늄 산화물(ZrOx), 갈륨 산화물(GaOx), 바나듐 산화물(VxOy), ZnO:Al, ZnO:B, InxOy:H, 니오븀 산화물(NbxOy), 플루오린화 마그네슘(MgFx), 플루오린화 알루미늄(AlFx), Alucone 고분자 필름, 타이타늄 질화물(TiN), 탄탈 질화물(TaN), 알루미늄 질화물(AlNx), 갈륨 질화물(GaN), 텅스텐 질화물(WN), 하프늄 질화물(HfN), 나이오븀 질화물(NbN), 가돌리늄 질화물(GdN), 지르코늄 질화물(ZrN), 바나듐 질화물(VN) 등으로 이루어지는 군으로부터 선택된 하나 이상의 절연 물질을 포함할 수 있으나, 본 발명이 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 상기 절연막(14)의 재료로 사용될 수 있다.
절연막(14)은 단일막의 형태로 제공되거나 적어도 이중막을 포함한 다중막의 형태로 제공될 수 있다. 일 예로, 절연막(14)이 순차적으로 적층된 제1 레이어와 제2 레이어를 포함한 이중막으로 구성될 경우, 상기 제1 레이어와 상기 제2 레이어는 서로 상이한 물질(또는 재료)로 구성될 수 있으며, 상이한 공정으로 형성될 수 있다. 실시예에 따라, 상기 제1 레이어와 상기 제2 레이어는 동일한 물질을 포함할 수도 있다.
실시예에 따라, 발광 소자(LD)는, 코어-쉘(core-shell) 구조의 발광 패턴으로 구현될 수도 있다. 이 경우, 상술한 제1 반도체층(11)은 발광 소자(LD)의 코어(core), 즉 가운데(또는 중앙)에 위치할 수 있고, 활성층(12)은 상기 제1 반도체층(11)의 외주면을 둘러싸는 형태로 제공 및/또는 형성될 수 있으며, 제2 반도체층(13)은 상기 활성층(12)을 둘러싸는 형태로 제공 및/또는 형성될 수 있다. 또한, 발광 소자(LD)는 상기 제2 반도체층(13)의 적어도 일측을 둘러싸는 추가 전극(미도시)을 더 포함할 수도 있다. 또한, 실시예에 따라, 발광 소자(LD)는 코어-쉘(core-shell) 구조의 발광 패턴의 외주면에 제공되며 투명한 절연 물질을 포함하는 절연막(14)을 더 포함할 수 있다. 코어-쉘(core-shell) 구조의 발광 패턴으로 구현된 발광 소자(LD)는 성장 방식으로 제조될 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원(또는 광원)으로 이용될 수 있다. 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액(또는 용매)에 혼합하여 각각의 화소 영역(일 예로, 각 화소의 발광 영역 또는 각 서브 화소의 발광 영역)에 공급할 때, 상기 발광 소자들(LD)이 상기 용액 내에 불균일하게 응집하지 않고 균일하게 분사될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
상술한 발광 소자(LD)를 포함한 발광 유닛(또는 발광 장치)은, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 전자 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소의 화소 영역 내에 복수 개의 발광 소자들(LD)을 배치하는 경우, 상기 발광 소자들(LD)은 상기 각 화소의 광원으로 이용될 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되지 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 전자 장치에도 이용될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 도시한 것으로, 특히, 도 1 및 도 2에 도시된 발광 소자를 광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 3에 있어서, 편의를 위하여 영상이 표시되는 표시 영역(DA)을 중심으로 표시 장치의 구조를 간략하게 도시하였다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 기판(SUB) 상에 제공되며 적어도 하나의 발광 소자(LD)를 각각 포함하는 복수의 화소들(PXL), 기판(SUB) 상에 제공되며 화소들(PXL)을 구동하는 구동부, 및 화소들(PXL)과 구동부를 연결하는 배선부를 포함할 수 있다.
표시 장치가 스마트폰, 텔레비전, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 또는 웨어러블 등과 같이 적어도 일 면에 표시 면이 적용된 전자 장치라면 본 발명이 적용될 수 있다.
표시 장치는 발광 소자(LD)를 구동하는 방식에 따라 패시브 매트릭스형(passive matrix type) 표시 장치와 액티브 매트릭스형(active matrix type) 표시 장치로 분류될 수 있다. 일 예로, 표시 장치가 액티브 매트릭스형으로 구현되는 경우, 화소들(PXL) 각각은 발광 소자(LD)에 공급되는 전류량을 제어하는 구동 트랜지스터와 상기 구동 트랜지스터로 데이터 신호를 전달하는 스위칭 트랜지스터 등을 포함할 수 있다.
표시 장치는 다양한 형상으로 제공될 수 있으며, 일 예로, 서로 평행한 두 쌍의 변들을 가지는 직사각형의 판상으로 제공될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 표시 장치가 직사각형의 판상으로 제공되는 경우, 두 쌍의 변들 중 어느 한 쌍의 변이 다른 한 쌍의 변보다 길게 제공될 수 있다. 편의를 위해 표시 장치가 한 쌍의 장변과 한 쌍의 단변을 갖는 직사각 형상인 경우를 나타내었으며, 장변의 연장 방향을 제2 방향(DR2), 단변의 연장 방향을 제1 방향(DR1), 상기 장 변과 상기 단 변의 연장 방향에 수직한 방향을 제3 방향(DR3)으로 표시하였다. 직사각형의 판상으로 제공되는 표시 장치는 하나의 장 변과 하나의 단 변이 접하는(또는 만나는) 모서리부가 라운드 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 영상을 표시하는 화소들(PXL)이 제공되는 영역일 수 있다. 비표시 영역(NDA)은 화소들(PXL)을 구동하기 위한 구동부 및 화소들(PXL)과 구동부를 연결하는 배선부의 일부가 제공되는 영역일 수 있다. 편의를 위해, 도 3에서는 하나의 화소(PXL)만이 도시되었으나 실질적으로 복수개의 화소들(PXL)이 기판(SUB)의 표시 영역(DA)에 제공될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 둘레(또는 가장자리)를 둘러쌀 수 있다. 비표시 영역(NDA)에는 화소들(PXL)에 연결된 배선부와 배선부에 연결되며 화소들(PXL)을 구동하기 위한 구동부가 제공될 수 있다.
배선부는 구동부와 화소들(PXL)을 전기적으로 연결할 수 있다. 배선부는 각 화소(PXL)에 신호를 제공하며 각 화소(PXL)에 연결된 신호 라인들, 일 예로, 스캔 라인, 데이터 라인, 발광 제어 라인 등과 연결되는 팬아웃(fan-out) 라인일 수 있다. 또한, 배선부는 각 화소(PXL)의 전기적 특성 변화를 실시간으로 보상하기 위하여 각 화소(PXL)에 연결된 신호 라인들, 일 예로, 제어 라인, 센싱 라인 등과 연결되는 팬아웃(fan-out) 라인일 수 있다.
기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다. 기판(SUB)은 경성(rigid) 기판이거나 가요성(flexible) 기판일 수 있다.
기판(SUB) 상의 일 영역은 표시 영역(DA)으로 제공되어 화소들(PXL)이 배치되고, 상기 기판(SUB) 상의 나머지 영역은 비표시 영역(NDA)으로 제공될 수 있다. 일 예로, 기판(SUB)은, 각각의 화소(PXL)가 배치되는 화소 영역들을 포함한 표시 영역(DA)과, 상기 표시 영역(DA)의 주변에 배치되는(또는 상기 표시 영역(DA)에 인접한) 비표시 영역(NDA)을 포함할 수 있다.
화소들(PXL) 각각은 기판(SUB) 상의 표시 영역(DA) 내에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 화소들(PXL)은 스트라이프(stripe) 배열 구조 또는 펜타일(PenTile) 배열 구조로 표시 영역(DA)에 배열될 수 있으나, 본 발명이 이에 한정되지는 않는다.
각각의 화소(PXL)는 대응되는 스캔 신호 및 데이터 신호에 의해 구동되는 적어도 하나 이상의 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지며 인접하게 배치된 발광 소자들과 서로 병렬로 연결될 수 있으나, 이에 본 발명이 한정되는 것은 아니다. 발광 소자(LD)는 각 화소(PXL)의 광원을 구성할 수 있다.
각각의 화소(PXL)는 소정의 신호(일 예로, 스캔 신호 및 데이터 신호 등) 및/또는 소정의 전원(일 예로, 제1 구동 전원 및 제2 구동 전원 등)에 의해 구동되는 적어도 하나의 광원, 일 예로, 도 1에 도시된 발광 소자(LD)를 포함할 수 있다. 다만, 본 발명의 실시예에서 각각의 화소(PXL)의 광원으로 이용될 수 있는 발광 소자(LD)의 종류가 이에 한정되지는 않는다.
구동부는 배선부를 통해 각각의 화소(PXL)에 소정의 신호 및 소정의 전원을 제공하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다. 구동부는 스캔 구동부, 발광 구동부, 및 데이터 구동부, 및 타이밍 제어부를 포함할 수 있다.
도 4는 도 3에 도시된 하나의 화소에 포함된 구성 요소들의 전기적 연결 관계를 일 실시예에 따라 나타낸 회로도이다.
예를 들어, 도 4는 능동형 표시 장치에 적용될 수 있는 화소(PXL)에 포함된 구성 요소들의 전기적 연결 관계를 일 실시예에 따라 도시하였다. 다만, 본 발명의 실시예가 적용될 수 있는 화소(PXL)에 포함된 구성 요소들의 종류가 이에 한정되지는 않는다.
도 4에서는, 도 3에 도시된 화소들(PXL) 각각에 포함된 구성 요소들뿐만 아니라 상기 구성 요소들이 제공되는 영역까지 포괄하여 화소(PXL)로 지칭한다.
도 1 내지 도 4를 참조하면, 하나의 화소(PXL, 이하 '화소'라 함)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU)을 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 발광 유닛(EMU)은 제1 구동 전원(VDD)에 접속하여 제1 구동 전원(VDD)의 전압이 인가되는 제1 전원 라인(PL1)과 제2 구동 전원(VSS)에 접속하여 제2 구동 전원(VSS)의 전압이 인가되는 제2 전원 라인(PL2) 사이에 병렬 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 발광 유닛(EMU)은, 화소 회로(PXC) 및 제1 전원 라인(PL1)을 경유하여 제1 구동 전원(VDD)에 연결된 제1 전극(EL1, 또는 "제1 정렬 전극")과, 제2 전원 라인(PL2)을 통해 제2 구동 전원(VSS)에 연결된 제2 전극(EL2, 또는 "제2 정렬 전극")과, 상기 제1 및 제2 전극들(EL1, EL2) 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자들(LD)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 제1 전극(EL1)은 애노드(anode)일 수 있고, 제2 전극(EL2)은 캐소드(cathode)일 수 있다.
발광 유닛(EMU)에 포함된 발광 소자들(LD) 각각은, 제1 전극(EL1)을 통해 제1 구동 전원(VDD)에 연결되는 일 단부 및 제2 전극(EL2)을 통해 제2 구동 전원(VSS)에 연결된 타 단부를 포함할 수 있다. 제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 상이한 전위의 전압이 각각 공급되는 제1 전극(EL1)과 제2 전극(EL2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다. 이러한 유효 광원들이 모여 화소(PXL)의 발광 유닛(EMU)을 구성할 수 있다.
발광 유닛(EMU)의 발광 소자들(LD)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급되는 구동 전류는 발광 소자들(LD) 각각으로 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광 유닛(EMU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
한편, 발광 소자들(LD)의 양 단부가 제1 및 제2 구동 전원들(VDD, VSS)의 사이에서 동일한 방향으로 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은, 각각의 유효 광원을 구성하는 발광 소자들(LD) 외에 적어도 하나의 비유효 광원, 일 예로 역방향 발광 소자(LDr)를 더 포함할 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 발광 소자들(LD)과 함께 제1 및 제2 전극들(EL1, EL2)의 사이에 병렬로 연결되되, 상기 발광 소자들(LD)과는 반대 방향으로 상기 제1 및 제2 전극들(EL1, EL2)의 사이에 연결될 수 있다. 이러한 역방향 발광 소자(LDr)는, 제1 및 제2 전극들(EL1, EL2) 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDr)에는 실질적으로 전류가 흐르지 않게 된다.
화소 회로(PXC)는 해당 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치되는 경우, 상기 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 접속될 수 있다. 또한, 상기 화소 회로(PXC)는 표시 영역(DA)의 i번째 제어 라인(CLi) 및 j번째 센싱 라인(SENj)에 접속될 수 있다.
상술한 화소 회로(PXC)는 제1 내지 제3 트랜지스터들(T1, T2, T3)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 단자는 제1 구동 전원(VDD)에 접속될 수 있고, 제2 단자는 발광 소자들(LD) 각각의 제1 전극(EL1)에 전기적으로 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자들(LD)로 공급되는 구동 전류의 양을 제어할 수 있다.
제2 트랜지스터(T2; 스위칭 트랜지스터)의 제1 단자는 j번째 데이터 라인(Dj)에 접속될 수 있고, 제2 단자는 제1 노드(N1)에 접속될 수 있다. 여기서, 제2 트랜지스터(T2)의 제1 단자와 제2 단자는 서로 다른 단자로, 예컨대 제1 단자가 소스 전극이면 제2 단자는 드레인 전극일 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 i번째 스캔 라인(Si)에 접속될 수 있다.
이와 같은 제2 트랜지스터(T2)는, i번째 스캔 라인(Si)으로부터 제2 트랜지스터(T2)가 턴-온될 수 있는 전압의 스캔 신호가 공급될 때 턴-온되어, j번째 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결한다. 이때, j번째 데이터 라인(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달된다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 충전된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)와 j번째 센싱 라인(SENj) 사이에 접속될 수 있다. 예를 들어, 제3 트랜지스터(T3)의 제1 단자는, 제1 전극(EL1)에 연결된 제1 트랜지스터(T1)의 제1 단자(일 예로, 소스 전극)에 접속될 수 있고, 상기 제3 트랜지스터(T3)의 제2 단자는 j번째 센싱 라인(SENj)에 접속될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 i번째 제어 라인(CLi)에 접속될 수 있다. 이와 같은 제3 트랜지스터(T3)는 소정의 센싱 기간 동안 i번째 제어 라인(CLi)으로 공급되는 게이트-온 전압의 제어 신호에 의해 턴-온되어 j번째 센싱 라인(SENj)과 제1 트랜지스터(T1)를 전기적으로 연결한다.
상기 센싱 기간은 표시 영역(DA)에 배치된 화소들(PXL) 각각의 특성 정보(일 예로, 제1 트랜지스터(T1)의 문턱 전압 등)를 추출하는 기간일 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속될 수 있고, 다른 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
각각의 발광 유닛(EMU)은 서로 병렬로 연결된 복수의 발광 소자들(LD)을 포함하는 적어도 하나의 직렬 단을 포함하도록 구성될 수도 있다. 즉, 발광 유닛(EMU)은 도 4에 도시된 바와 같이 직/병렬 혼합 구조로 구성될 수도 있다.
발광 유닛(EMU)은 제1 및 제2 구동 전원들(VDD, VSS) 사이에 순차적으로 연결된 제1 및 제2 직렬 단들(SET1, SET2)을 포함할 수 있다. 제1 및 제2 직렬 단들(SET1, SET2) 각각은, 해당 직렬 단의 전극 쌍을 구성하는 두 개의 전극들(EL1 및 CTE1, CTE2 및 EL2)과, 상기 두 개의 전극들(EL1 및 CTE1, CTE2 및 EL2) 사이에 동일한 방향으로 병렬 연결된 복수의 발광 소자들(LD)을 포함할 수 있다.
제1 직렬 단(SET1)은 제1 전극(EL1)과 제1 중간 전극(CTE1)을 포함하고, 상기 제1 전극(EL1)과 상기 제1 중간 전극(CTE1) 사이에 연결된 적어도 하나의 제1 발광 소자(LD1)를 포함할 수 있다. 또한, 제1 직렬 단(SET1)은 제1 전극(EL1)과 제1 중간 전극(CTE1) 사이에서 제1 발광 소자(LD1)와 반대 방향으로 연결된 역방향 발광 소자(LDr)를 포함할 수 있다.
제2 직렬 단(SET2)은 제2 중간 전극(CTE2)과 제2 전극(EL2)을 포함하고, 상기 제2 중간 전극(CTE2)과 상기 제2 전극(EL2) 사이에 연결된 적어도 하나의 제2 발광 소자(LD2)를 포함할 수 있다. 또한, 제2 직렬 단(SET2)은 제2 중간 전극(CTE2)과 제2 전극(EL2) 사이에서 제2 발광 소자(LD2)와 반대 방향으로 연결된 역방향 발광 소자(LDr)를 포함할 수 있다.
제1 직렬 단(SET1)의 제1 중간 전극(CTE1)과 제2 직렬 단(SET2)의 제2 중간 전극(CTE2)은 일체로 제공되어 서로 연결될 수 있다. 즉, 제1 중간 전극(CTE1)과 제2 중간 전극(CTE2)은 연속하는 제1 직렬 단(SET1)과 제2 직렬 단(SET2)을 전기적으로 연결하는 중간 전극(CTE)을 구성할 수 있다. 제1 중간 전극(CTE1)과 제2 중간 전극(CTE2)이 일체로 제공되는 경우, 상기 제1 중간 전극(CTE1)과 상기 제2 중간 전극(CTE2)은 중간 전극(CTE)의 서로 다른 일 영역일 수 있다.
상술한 실시예에서, 제1 직렬 단(SET1)의 제1 전극(EL1)은 각 화소(PXL)의 발광 유닛(EMU)의 애노드(anode) 전극일 수 있고, 제2 직렬 단(SET2)의 제2 전극(EL2)이 상기 발광 유닛(EMU)의 캐소드(cathode) 전극일 수 있다.
도 4에서는 제1 내지 제3 트랜지스터들(T1 ~ T3)이 모두 N타입 트랜지스터들인 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 상술한 제1 내지 제3 트랜지스터들(T1 ~ T3) 중 적어도 하나는 P타입 트랜지스터로 변경될 수도 있다. 또한, 도 4에서는 발광 유닛(EMU)이 화소 회로(PXC)와 제2 구동 전원(VSS)의 사이에 접속되는 실시예를 개시하였으나, 상기 발광 유닛(EMU)은 제1 구동 전원(VDD)과 상기 화소 회로(PXC)의 사이에 접속될 수도 있다.
화소 회로(PXC)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 회로(PXC)는 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 발광 소자들(LD)의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터(boosting capacitor) 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수 있다.
본 발명에 적용될 수 있는 화소(PXL)의 구조가 도 4에 도시된 실시예에 한정되지 않으며, 해당 화소(PXL)는 다양한 구조를 가질 수 있다. 예를 들어, 각 화소(PXL)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(PXC)는 생략되고, 발광 유닛(EMU)에 포함된 발광 소자들(LD)의 양 단부는, i번째 스캔 라인(Si), j번째 데이터 라인(Dj), 제1 구동 전원(VDD)이 인가되는 제1 전원 라인(PL1), 제2 구동 전원(VSS)이 인가되는 제2 전원 라인(PL2) 및/또는 소정의 제어선 등에 직접 접속될 수도 있다.
도 5는 도 3에 도시된 화소들 중 하나의 화소를 개략적으로 도시한 평면도이며, 도 6은 도 5의 화소에 포함된 뱅크, 중간 뱅크, 제1 내지 제4 전극들, 발광 소자들만을 개략적으로 도시한 평면도이다.
도 5에 있어서, 편의를 위하여 발광 소자들(LD)에 전기적으로 연결된 트랜지스터들(T) 및 상기 트랜지스터들(T)에 전기적으로 연결된 신호 라인들의 도시를 생략하였다.
본 발명의 일 실시예에 있어서는 설명의 편의를 위해 평면 상에서의 가로 방향(또는 수평 방향)을 제1 방향(DR1)으로, 평면 상에서의 세로 방향(또는 수직 방향)을 제2 방향(DR2)으로, 단면 상에서의 기판(SUB)의 두께 방향을 제3 방향(DR3)으로 표시하였다. 제1 내지 제3 방향들(DR1, DR2, DR3)은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향을 의미할 수 있다.
도 3, 도 5 및 도 6을 참조하면, 각각의 화소(PXL)는 기판(SUB) 상에 마련된 화소 영역(PXA)에 제공 및/또는 형성될 수 있다. 화소 영역(PXA)은 발광 영역(EMA) 및 주변 영역(PPA)을 포함할 수 있다. 여기서, 주변 영역(PPA)이라 함은 광이 방출되지 않는 비발광 영역을 포함할 수 있다. 일 실시예에 있어서, 발광 영역(EMA)은 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2)을 포함할 수 있다.
실시예에 따라 각각의 화소(PXL)는 주변 영역(PPA)에 위치한 뱅크(BNK)를 포함할 수 있다.
뱅크(BNK)는 해당 화소(PXL)와 그에 인접한 인접 화소들(PXL) 각각의 화소 영역(PXA) 또는 발광 영역(EMA)을 정의(또는 구획)하는 구조물로서, 일 예로, 화소 정의막일 수 있다. 일 예로, 각 화소(PXL)가 제공되는(또는 마련되는) 화소 영역(PXA)은 뱅크(BNK)에 의해 구획되는 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2)을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며 실시예에 따라 상기 화소 영역(PXA)은 뱅크(BNK)에 의해 하나의 발광 영역(EMA)을 포함하도록 구획될 수도 있다. 또는 각 화소(PXL)가 4개의 직렬 단을 포함한 발광 유닛(도 4의 EMU 참고)을 구비할 경우, 해당 화소(PXL)가 제공되는(또는 마련되는) 화소 영역(PXA)은 4개의 발광 영역(EMA)으로 구획될 수도 있다. 4개의 발광 영역(EMA)으로 구획되는 실시예에 대한 설명은 도 17을 참조하여 후술하기로 한다.
일 실시예에 있어서, 뱅크(BNK)는 각각의 화소(PXL)에 발광 소자들(LD)을 공급(또는 투입)하는 과정에서, 상기 발광 소자들(LD)이 공급되어야 할 각각의 발광 영역(EMA)을 정의하는 화소 정의막 또는 댐 구조물일 수 있다. 일 예로, 뱅크(BNK)에 의해 각 화소(PXL)의 발광 영역(EMA)이 구획됨으로써 상기 발광 영역(EMA)에 목적하는 양 및/또는 종류의 발광 소자(LD)를 포함한 혼합액(일 예로, 잉크)이 공급(또는 투입)될 수 있다.
이러한 뱅크(BNK)는 적어도 하나의 차광 물질 및/또는 반사 물질을 포함하도록 구성되어 각 화소(PXL)와 그에 인접한 화소들(PXL) 사이에서 광(또는 빛)이 새는 빛샘 불량을 방지할 수 있다. 실시예에 따라, 뱅크(BNK)는 투명 물질(또는 재료)을 포함할 수 있다. 투명 물질로는, 일 예로, 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin) 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예에 따라, 각각의 화소(PXL)에서 방출되는 광의 효율을 더욱 향상시키기 위해 뱅크(BNK) 상에는 반사 물질층이 별도로 제공 및/또는 형성될 수도 있다.
뱅크(BNK)는 해당 화소(PXL)의 화소 영역(PXA)에서 뱅크(BNK)의 하부에 위치한 구성들을 노출하는 적어도 하나 이상의 개구를 포함할 수 있다. 일 예로, 뱅크(BNK)는 해당 화소(PXL)의 화소 영역(PXA)에서 상기 뱅크(BNK)의 하부에 위치한 구성들을 노출하는 제1 내지 제3 개구들(OP1, OP2, OP3)을 포함할 수 있다. 일 실시예에 있어서, 각 화소(PXL)의 발광 영역(EMA)과 뱅크(BNK)의 제1 및 제2 개구들(OP1, OP2)은 서로 대응될 수 있다. 일 예로, 각 화소(PXL)의 제1 서브 발광 영역(SEMA1)은 뱅크(BNK)의 제1 개구(OP1)에 대응될 수 있고, 해당 화소(PXL)의 제2 서브 발광 영역(SEMA2)은 뱅크(BNK)의 제2 개구(OP2)에 대응될 수 있다.
상기 화소 영역(PXA)에서, 뱅크(BNK)의 제3 개구(OP3)는 제1 및 제2 개구들(OP1, OP2)로부터 이격되어 위치하며, 상기 화소 영역(PXA)의 일측(일 예로, 상측 또는 하측)에 인접하여 위치할 수 있다. 일 예로, 뱅크(BNK)의 제3 개구(OP3)는 상기 화소 영역(PXA)의 하측에 인접하여 위치할 수 있다.
각각의 화소(PXL)는 제1 방향(DR1)으로 서로 이격된 제1 전극(EL1), 제2 전극(EL2), 제3 전극(EL3), 및 제4 전극(EL4)을 포함할 수 있다.
제1 전극(EL1), 제2 전극(EL2), 제3 전극(EL3), 및 제4 전극(EL4)은 제1 방향(DR1)을 따라 순차적으로 배열될 수 있다. 제1 전극(EL1), 제2 전극(EL2), 제3 전극(EL3), 및 제4 전극(EL4)은 제1 방향(DR1)과 다른, 일 예로, 교차하는 제2 방향(DR2)으로 연장될 수 있다. 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각의 단부는 뱅크(BNK)의 제3 개구(OP3) 내에 위치할 수 있다. 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)은, 표시 장치의 제조 과정에서 발광 소자들(LD)이 화소 영역(PXA)에 공급 및 정렬된 이후에는 제3 개구(OP3)에서 다른 전극들(일 예로, 제2 방향(DR2)으로 인접한 화소들(PXL)에 제공된 제1 내지 제4 전극들(EL1, EL2, EL3, EL4))로부터 분리될 수 있다. 뱅크(BNK)의 제3 개구(OP3)는 제1 전극(EL1), 제2 전극(EL2), 제3 전극(EL3), 및 제4 전극(EL4)에 대한 분리 공정을 위하여 구비될 수 있다.
제1 전극(EL1)은 각 화소(PXL)의 발광 영역(EMA)에서 제2 전극(EL2)을 향해 제1 방향(DR1)으로 돌출된 돌출부를 포함할 수 있다. 제1 전극(EL1)의 돌출부는, 해당 화소(PXL)의 발광 영역(EMA)에서 제1 전극(EL1)과 제2 전극(EL2) 사이의 간격을 일정 간격으로 유지하기 위하여 제공될 수 있다. 이와 유사하게, 제4 전극(EL4)은 상기 발광 영역(EMA)에서 제3 전극(EL3)을 향해 제1 방향(DR1)으로 돌출된 돌출부를 포함할 수 있다. 제4 전극(EL4)의 돌출부는, 상기 발광 영역(EMA)에서 제3 전극(EL3)과 제4 전극(EL4) 사이의 간격을 일정 간격으로 유지하기 위하여 제공될 수 있다.
다만, 제1 전극(EL1), 제2 전극(EL2), 제3 전극(EL3), 및 제4 전극(EL4)이 이에 한정되지는 않는다. 예를 들어, 제1 전극(EL1), 제2 전극(EL2), 제3 전극(EL3), 및 제4 전극(EL4)의 형상 및/또는 상호 배치 관계 등은 다양하게 변경될 수 있다. 예를 들어, 제1 전극(EL1) 및 제4 전극(EL4) 각각은 돌출부를 포함하지 않고 굴곡진 형상을 가질 수도 있다. 다른 예로, 제3 전극(EL3)은 제2 방향(DR2)으로 인접한 화소들(PXL)까지 연장될 수도 있다.
제1 전극(EL1)은 제1 컨택 홀(CH1)을 통해 도 4를 참고하여 설명한 제1 트랜지스터(T1)과 연결될 수 있고, 제3 전극(EL3)은 제2 컨택 홀(CH2)을 통해 도 4를 참고하여 설명한 제2 구동 전원(VSS)(또는 제2 전원 라인(PL2))에 연결될 수 있다. 일 실시예에 있어서, 제1 전극(EL1)은 도 4를 참고하여 설명한 제1 전극(EL1)일 수 있고, 제3 전극(EL3)은 도 4를 참고하여 설명한 제2 전극(EL2)일 수 있다. 즉, 제1 전극(EL1)은 각 화소(PXL)의 발광 유닛(도 4의 'EMU' 참고)의 애노드일 수 있고, 제3 전극(EL3)은 상기 발광 유닛(EMU)의 캐소드일 수 있다.
각 화소(PXL)의 화소 영역(PXA)(또는 발광 영역(EMA))에서, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은 제1 방향(DR1)을 따라 인접한 전극과 이격되게 배치될 수 있다. 일 예로, 제1 전극(EL1)은 제2 전극(EL2)과 이격되게 배치될 수 있고, 제2 전극(EL2)은 제3 전극(EL3)과 이격되게 배치될 수 있으며, 제3 전극(EL3)은 제4 전극(EL4)과 이격되게 배치될 수 있다. 제1 전극(EL1)과 제2 전극(EL2) 사이, 제2 전극(EL2)과 제3 전극(EL3) 사이, 및 제3 전극(EL3)과 제4 전극(EL4) 사이는 서로 동일할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 전극(EL1)과 제2 전극(EL2) 사이, 제2 전극(EL2)과 제3 전극(EL3) 사이, 및 제3 전극(EL3)과 제4 전극(EL4) 사이는 서로 상이할 수도 있다.
제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은, 반사 전극 및 도전성 캡핑 레이어를 포함한 다중층 구조를 가질 수 있다. 또한, 상기 반사 전극은, 단일층 또는 다중층 구조를 가질 수 있다. 일 예로, 반사 전극은 적어도 하나의 불투명 금속층을 포함하며 상기 불투명 금속층의 상부 및/또는 하부에 배치되는 적어도 하나의 투명 도전층을 선택적으로 더 포함하여 구성될 수도 있다.
제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은, 각 화소(PXL)의 발광 영역(EMA)에 발광 소자들(LD)이 정렬되기 전에 비표시 영역(도 3의 'NDA' 참고)에 위치한 정렬 패드로부터 소정의 정렬 신호(또는 정렬 전압)를 전달받아 발광 소자들(LD)의 정렬을 위한 정렬 전극(또는 정렬 배선)으로 활용될 수 있다.
제1 전극(EL1)은, 예를 들어, 제1 정렬 패드로부터 제1 정렬 신호(또는 제1 정렬 전압)를 전달받아 제1 정렬 전극(또는 제1 정렬 배선)으로 활용될 수 있다. 제2 전극(EL2)은, 예를 들어, 제2 정렬 패드로부터 제2 정렬 신호(또는 제2 정렬 전압)를 전달받아 제2 정렬 전극(또는 제2 정렬 배선)으로 활용될 수 있다. 제3 전극(EL3)은, 예를 들어, 제3 정렬 패드로부터 제3 정렬 신호(또는 제3 정렬 전압)를 전달받아 제3 정렬 전극(또는 제3 정렬 배선)으로 활용될 수 있다. 제4 전극(EL4)은, 예를 들어, 제4 정렬 패드로부터 제4 정렬 신호(또는 제4 정렬 전압)를 전달받아 제4 정렬 전극(또는 제4 정렬 배선)으로 활용될 수 있다. 이때, 제2 전극(EL2)과 제3 전극(EL3)에는 동일한 정렬 신호가 인가될 수 있다.
상술한 제1 내지 제4 정렬 신호들은 제1 내지 제4 전극들(EL1 ~ EL4) 사이에 발광 소자들(LD)이 정렬될 수 있는 정도의 전압 차이 및/또는 위상 차이를 갖는 신호들일 수 있다. 제1 내지 제4 정렬 신호들 중 적어도 하나의 정렬 신호는 교류 신호(또는 전압)일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 각각의 화소(PXL)는 발광 소자들(LD)에서 방출된 광을 표시 장치의 화상 표시 방향(또는 정면 방향)으로 유도하도록 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각의 표면 프로파일(또는 형상)을 변경하기 위하여 상기 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각을 지지하는 지지 부재를 포함할 수 있다. 상술한 지지 부재는 제1 전극(EL1)의 일 영역과 중첩하는 제1 뱅크 패턴(BNKP1), 제2 전극(EL2)의 일 영역과 중첩하는 제2 뱅크 패턴(BNKP2), 제3 전극(EL3)의 일 영역과 중첩하는 제3 뱅크 패턴(BNKP3), 및 제4 전극(EL4)의 일 영역과 중첩하는 제4 뱅크 패턴(BNKP4)을 포함할 수 있다.
제1 뱅크 패턴(BNKP1), 제2 뱅크 패턴(BNKP2), 제3 뱅크 패턴(BNKP3), 및 제4 뱅크 패턴(BNKP4)은 각 화소(PXL)의 화소 영역(PXA)(또는 발광 영역(EMA))에서 제1 방향(DR1)으로 서로 이격되어 배치되며, 제1 전극(EL1), 제2 전극(EL2), 제3 전극(EL3), 및 제4 전극(EL4) 각각의 일 영역을 상부 방향으로 돌출시킬 수 있다. 일 예로, 제1 전극(EL1)(또는 제1 전극(EL1)의 돌출부)은 제1 뱅크 패턴(BNKP1) 상에 배치되어 제1 뱅크 패턴(BNKP1)에 의해 제3 방향(즉, 기판(SUB)의 두께 방향)으로 돌출되고, 제2 전극(EL2)은 제2 뱅크 패턴(BNKP2) 상에 배치되어 제2 뱅크 패턴(BNKP2)에 의해 제3 방향(DR3)으로 돌출되며, 제3 전극(EL3)은 제3 뱅크 패턴(BNKP3) 상에 배치되어 제3 뱅크 패턴(BNKP3)에 의해 제3 방향(DR3)으로 돌출되고, 제4 전극(EL4)(또는 제4 전극(EL4)의 돌출부)는 제4 뱅크 패턴(BNKP4) 상에 배치되어 제4 뱅크 패턴(BNKP4)에 의해 제3 방향(DR3)으로 돌출될 수 있다.
각각의 화소(PXL)는 복수개의 발광 소자들(LD)을 포함할 수 있다. 발광 소자들(LD)은 제1 발광 소자(LD1)과 제2 발광 소자(LD2)를 포함할 수 있다. 실시예에 따라, 각각의 화소(PXL)는 도 4을 참조하여 설명한 역방향 발광 소자(LDr)를 더 포함할 수도 있다.
각각의 화소(PXL)의 화소 영역(PXA)에는 적어도 2개 내지 수십개의 발광 소자들(LD)이 정렬 및/또는 제공될 수 있으나, 상기 발광 소자들(LD)의 개수가 이에 한정되는 것은 아니다. 실시예에 따라, 상기 화소 영역(PXA)에 정렬 및/또는 제공되는 발광 소자들(LD)의 개수는 다양하게 변경될 수 있다.
발광 소자들(LD)은 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 중 인접한 두 전극들 사이에 배치될 수 있다.
제1 발광 소자(LD1)는 제1 전극(EL1)과 제2 전극(EL2) 사이에 배치 및/또는 정렬될 수 있다. 제1 발광 소자(LD1)의 제1 단부(EP1)(또는 일 단부)는 제1 전극(EL1)과 마주할 수 있고 제1 발광 소자(LD1)의 제2 단부(EP2)(또는 타 단부)는 제2 전극(EL2)과 마주할 수 있다. 제1 발광 소자(LD1)가 복수 개로 제공되는 경우, 복수의 제1 발광 소자들(LD1)은 제1 전극(EL1)과 제2 전극(EL2) 사이에 상호 병렬로 연결되고, 제1 및 제2 전극들(EL1, EL2)과 함께 도 4를 참조하여 설명한 제1 직렬 단(SET1)을 구성할 수 있다.
제2 발광 소자(LD2)는 제3 전극(EL3)과 제4 전극(EL4) 사이에 배치 및/또는 정렬될 수 있다. 제2 발광 소자(LD2)의 제1 단부(EP1)(또는 일 단부)는 제4 전극(EL4)과 마주하며, 제2 발광 소자(LD2)의 제2 단부(EP2)(또는 타 단부)는 제3 전극(EL3)과 마주할 수 있다. 제2 발광 소자(LD2)가 복수 개로 제공되는 경우, 복수의 제2 발광 소자들(LD2)은 제3 전극(EL3)과 제4 전극(EL4) 사이에 상호 병렬로 연결되고, 제3 및 제4 전극들(EL3, EL4)과 함께 도 4를 참조하여 설명한 제2 직렬 단(SET2)을 구성할 수 있다.
일 실시예에 있어서, 제1 발광 소자(LD1)의 제1 단부(EP1) 및 제2 발광 소자(LD2)의 제1 단부(EP1)는 상호 동일한 타입의 반도체층(일 예로, 도 1을 참조하여 설명한 제2 반도체층(13))을 포함할 수 있다. 제1 발광 소자(LD1)의 제2 단부(EP2) 및 제2 발광 소자(LD2)의 제2 단부(EP2)는 상호 동일한 타입의 반도체층(일 예로, 도 1을 참조하여 설명한 제1 반도체층(11))을 포함할 수 있다.
도 5 및 도 6에서 발광 소자들(LD)이 제1 전극(EL1), 제2 전극(EL2), 제3 전극(EL3), 및 제4 전극(EL4)의 사이에서 제1 방향(DR1)으로 정렬된 것으로 도시하였으나, 발광 소자들(LD)의 정렬 방향이 이에 한정되는 것은 아니다. 실시예에 따라, 발광 소자들(LD) 중 적어도 하나 이상은 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 중 인접한 두 전극들 사이에서 제1 방향(DR1) 또는 제2 방향(DR2)에 경사진 사선 방향으로 정렬될 수도 있다.
일 실시예에 있어서, 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1 전극(EL1) 상에 직접적으로 배치되지 않고, 적어도 하나의 컨택 전극, 일 예로, 제1 컨택 전극(CNE1)을 통해 제1 전극(EL1)과 전기적 및/또는 물리적으로 연결될 수 있다. 이와 유사하게, 제2 발광 소자(LD2)의 제2 단부(EP2)는 제3 전극(EL3) 상에 직접적으로 배치되지 않고, 적어도 하나의 컨택 전극, 일 예로, 제2 컨택 전극(CNE2)을 통해 제3 전극(EL3)과 전기적 및/또는 물리적으로 연결될 수 있다.
발광 소자들(LD) 각각은 무기 결정 구조의 재료를 이용한 초소형의 일 예로, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 다이오드일 수 있다. 일 예로, 발광 소자들(LD) 각각은 도 1 및 도 2를 참고하여 설명한 발광 소자(LD)일 수 있다. 발광 소자들(LD) 각각은 컬러 광 및/또는 백색 광 중 어느 하나의 광을 출사할 수 있다.
발광 소자들(LD)은 용액(또는 잉크) 내에서 분산된 형태로 마련되어 각각의 화소(PXL)의 발광 영역(EMA)에 투입(또는 공급)될 수 있다. 발광 소자들(LD)은 잉크젯 프린팅 방식, 슬릿 코팅 방식, 또는 이외에 다양한 방식을 통해 각각의 화소(PXL)의 발광 영역(EMA)에 투입(또는 공급)될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 혼합되어 잉크젯 프린팅 방식이나 슬릿 코팅 방식을 통해 상기 발광 영역(EMA)에 투입(또는 공급)될 수 있다. 이때, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각에 대응하는 정렬 신호가 인가되면, 제1 내지 제 전극들(EL1, EL2, EL3, EL4) 중 인접한 두 전극들 사이에 전계가 형성될 수 있다. 이로 인하여, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 중 인접한 두 전극들 사이에 발광 소자들(LD)이 정렬될 수 있다. 상술한 바와 같이, 제2 및 제3 전극들(EL2, EL3) 각각에는 동일한 정렬 신호가 인가되므로, 상기 제2 전극(EL2)과 상기 제3 전극(EL3) 사이에 발광 소자들(LD)이 정렬되지 않을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제2 및 제3 전극들(EL2, EL3) 각각으로 정렬 신호가 인가될 때 상기 두 전극들의 배선 저항, 인접한 전극들 사이에서 유도되는 전계에 의한 영향 등으로 인하여 상기 제2 전극(EL2)과 상기 제3 전극(EL3)으로 인가된 정렬 신호들 사이에서 전위 차가 발생할 수도 있다. 이 경우, 제2 및 제3 전극들(EL2, EL3) 사이에 발광 소자들(LD)이 정렬될 수도 있다. 발광 소자들(LD)이 정렬된 이후에 용매를 휘발시키거나 이외의 다른 방식으로 제거함으로써 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 사이에 발광 소자들(LD)이 안정적으로 정렬될 수 있다.
실시예에 따라, 각각의 화소(PXL)는 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 중간 전극(CTE)을 포함할 수 있다.
제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 중간 전극(CTE)은 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)과 발광 소자들(LD)을 전기적으로 더욱 안정되게 연결하는 구성일 수 있다.
제1 컨택 전극(CNE1)은 제1 발광 소자(LD)의 제1 단부(EP1) 및 이에 대응하는 제1 전극(EL1)의 적어도 일 영역 상에 형성되어, 제1 발광 소자(LD1)의 제1 단부(EP1)를 제1 전극(EL1)에 물리적 및/또는 전기적으로 연결할 수 있다.
제1 컨택 전극(CNE1)은, 평면 상에서 볼 때, 제2 방향(DR2)을 따라 연장된 바(bar) 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 컨택 전극(CNE1)의 형상은 제1 발광 소자(LD1)의 제1 단부(EP1)와 전기적으로 안정되게 연결되는 범위 내에서 다양하게 변경될 수 있다. 또한, 제1 컨택 전극(CNE1)의 형상은 그 하부에 배치된 제1 전극(EL1)과의 연결 관계를 고려하여 다양하게 변경될 수 있다.
제2 컨택 전극(CNE2)은, 제2 발광 소자(LD2)의 제2 단부(EP2) 및 이에 대응하는 제3 전극(EL3)의 적어도 일 영역 상에 형성되어, 제2 발광 소자(LD2)의 제2 단부(EP2)를 제3 전극(EL3)에 물리적 및/또는 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2)은, 평면 상에서 볼 때, 제2 방향(DR2)을 따라 연장된 바 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제2 컨택 전극(CNE2)의 형상은 제2 발광 소자(LD2)의 제2 단부(EP2)와 전기적으로 안정되게 연결되는 범위 내에서 다양하게 변경될 수 있다. 또한, 제2 컨택 전극(CNE2)의 형상은 그 하부에 배치된 제3 전극(EL3)과의 연결 관계를 고려하여 다양하게 변경될 수 있다.
중간 전극(CTE)은 제2 방향(DR2)으로 연장된 제1 중간 전극(CTE1)과 제2 중간 전극(CTE2)을 포함할 수 있다.
제1 중간 전극(CTE1)은 제1 발광 소자(LD1)의 제2 단부(EP2) 및 이에 대응하는 제2 전극(EL2)의 적어도 일 영역 상에 제공 및/또는 형성될 수 있다. 제1 중간 전극(CTE1)은 제1 발광 소자(LD1)의 제2 단부(EP2)를 제2 전극(EL2)에 물리적 및/또는 전기적으로 연결할 수 있다. 일 실시예에 있어서, 제1 중간 전극(CTE1)은 평면 상에서 볼 때 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2) 사이에서 제2 방향(DR2)을 따라 연장된 형상으로 제공될 수 있다.
제2 중간 전극(CTE2)은 제2 발광 소자(LD2)의 제1 단부(EP1) 및 이에 대응하는 제4 전극(EL4)의 적어도 일 영역 상에 제공 및/또는 형성될 수 있다. 제2 중간 전극(CTE2)은 제2 발광 소자(LD2)의 제1 단부(EP1)를 제4 전극(EL4)에 물리적 및/또는 전기적으로 연결할 수 있다. 일 실시예에 있어서, 제2 중간 전극(CTE2)은 평면 상에서 볼 때 제2 컨택 전극(CNE2)과 주변 영역(PPA)에 위치한 뱅크(BNK) 사이에서 제2 방향(DR2)을 따라 연장된 형상으로 제공될 수 있다.
제1 중간 전극(CTE1)과 제2 중간 전극(CTE2)은 일체로 제공되어 서로 연결될 수 있다. 제1 중간 전극(CTE1)과 제2 중간 전극(CTE2)은 중간 전극(CTE)의 서로 다른 일 영역일 수 있다. 상기 제1 중간 전극(CTE1)은 도 4를 참고하여 설명한 제1 중간 전극(CTE1)과 동일한 구성일 수 있고, 상기 제2 중간 전극(CTE2)은 도 4를 참조하여 설명한 제2 중간 전극(CTE2)과 동일한 구성일 수 있다. 중간 전극(CTE)은 제1 발광 소자(LD)의 제2 단부(EP2)와 제2 발광 소자(LD2)의 제1 단부(EP1)를 전기적으로 연결하는 브릿지 전극(또는 연결 전극)일 수 있다. 즉, 중간 전극(CTE)은 제1 직렬 단(SET1)과 제2 직렬 단(SET2)을 연결하는 브릿지 전극일 수 있다.
제1 중간 전극(CTE1)과 제2 중간 전극(CTE2)을 포함한 중간 전극(CTE)은, 평면 상에서 볼 때, 제2 컨택 전극(CNE2)으로부터 이격되되, 상기 제2 컨택 전극(CNE2)의 주변(또는 둘레)을 둘러싸는 폐루프 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 중간 전극(CTE)은 연속하는 제1 직렬 단(SET1)과 제2 직렬 단(SET2)을 안정적으로 연결하는 범위 내에서 다양한 형상으로 변경될 수 있다. 일 예로, 중간 전극(CTE)은 제2 컨택 전극(CNE2)의 적어도 일 영역을 제외한 나머지 영역을 둘러싸는 형태, 일 예로, 완전한 폐루프 형상을 이루지 않고 어느 한 부분이 개방된 형상을 가질 수도 있다.
제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 중간 전극(CTE)은 평면 상에서 서로 이격되게 배치될 수 있다.
제1 컨택 전극(CNE1)은 중간 전극(CTE)의 일 영역, 일 예로, 제1 중간 전극(CTE1)과 마주볼 수 있다. 제1 컨택 전극(CNE1)과 제1 중간 전극(CTE1)은 동일한 방향, 일 예로, 제2 방향(DR2)으로 연장될 수 있으며, 제1 방향(DR1)으로 서로 이격될 수 있다.
제2 컨택 전극(CNE2)은 중간 전극(CTE)의 다른 영역, 일 예로, 제2 중간 전극(CTE2)과 마주볼 수 있다. 제2 컨택 전극(CNE2)과 제2 중간 전극(CTE2)은 제2 방향(DR2)으로 연장될 수 있으며, 제1 방향(DR1)으로 서로 이격될 수 있다.
한편, 각각의 화소(PXL)는 절연 패턴(INSP) 및 중간 뱅크(CT_BNK)를 더 포함할 수 있다.
절연 패턴(INSP)은 각 화소(PXL)의 주변 영역(PPA)에 위치하며 뱅크(BNK)와 중첩할 수 있다. 일 예로, 절연 패턴(INSP)은 뱅크(BNK)가 위치하는 각 화소(PXL)의 주변 영역(PPA)에 형성되어 뱅크(BNK)와 동일한 평면 형상을 가질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 절연 패턴(INSP)은 제2 방향(DR2)으로 연장된 뱅크(BNK)에만 대응하도록 각 화소(PXL)의 주변 영역(PPA)에 형성될 수 있다. 이 경우, 절연 패턴(INSP)은 제1 방향(DR1)으로 연장된 뱅크(BNK)의 하부에 위치하지 않을 수 있다.
절연 패턴(INSP)은 주변 영역(PPA)에 위치한 뱅크(BNK)를 지지하여 제3 방향(DR3)으로 상기 뱅크(BNK)의 두께를 일정 수준 이상으로 두껍게 함으로써, 발광 소자들(LD)을 포함한 잉크가 각 화소(PXL)의 화소 영역(PXA)(또는 발광 영역(EMA))에 공급(또는 투입)될 때 상기 잉크가 해당 화소(PXL)에 인접한 화소들(PXL)의 화소 영역(또는 발광 영역)으로 흐르는 현상을 방지할 수 있다. 절연 패턴(INSP)은 뱅크(BNK)를 안정적으로 지지하면서도 뱅크(BNK)의 두께를 일정 수준 이상으로 유지하는 데에 유리한 유기 재료를 포함한 유기 절연 물질로 구성될 수 있다.
절연 패턴(INSP)은 뱅크(BNK)와 함께 댐부(DAM)를 구현할 수 있다. 댐부(DAM)는 각 화소(PXL)의 발광 영역(EMA)에 목적하는 양 및/또는 종류의 발광 소자(LD)를 포함한 잉크의 양을 제어하는 구조물일 수 있다.
중간 뱅크(CT_BNK)는 각각의 화소(PXL)의 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2) 사이에 제공될 수 있다. 중간 뱅크(CT_BNK)는 각 화소(PXL)의 주변 영역(PPA)에 위치하는 뱅크(BNK)와 일체로 제공되어 상기 뱅크(BNK)와 접속될 수 있다. 중간 뱅크(CT_BNK)와 뱅크(BNK)가 일체로 제공되는 경우, 중간 뱅크(CT_BNK)는 뱅크(BNK)의 일 영역일 수 있다.
중간 뱅크(CT_BNK)는 뱅크(BNK)와 동일한 물질(또는 재료)을 포함할 수 있다. 중간 뱅크(CT_BNK)는, 평면 상에서 볼 때, 각 화소(PXL)의 발광 영역(EMA)의 중앙에 가깝도록 위치할 수 있다. 일 실시예에 있어서, 중간 뱅크(CT_BNK)는 제3 방향(DR3)으로 뱅크(BNK)와 단차지도록 구성될 수 있다. 일 예로, 중간 뱅크(CT_BNK)는 제3 방향(DR3)으로 뱅크(BNK)의 두께보다 얇은 두께를 가질 수 있다. 이에 대한 자세한 설명은 도 7 내지 도 8b를 참조하여 후술하기로 한다.
중간 뱅크(CT_BNK)는 각 화소(PXL)의 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2) 사이에 위치하며, 제2 및 제3 전극들(EL2, EL3)과 부분적으로 중첩할 수 있다. 일 예로, 중간 뱅크(CT_BNK)는 제2 전극(EL2)의 적어도 일 영역 및 제3 전극(EL3)의 적어도 일 영역 상에 제공되어 제2 및 제3 전극들(EL2, EL3)과 부분적으로 중첩할 수 있다.
중간 뱅크(CT_BNK)는, 각 화소(PXL)에 잉크를 분사하는 단계에서 해당 화소(PXL)의 잉크 분사 위치로 정해진 영역들(일 예로, 인쇄 노즐에 대응하는 영역들) 중 일 영역에만 잉크가 분사되고 다른 영역에 잉크가 분사되지 않는 경우 상기 일 영역에만 분사된 잉크를 상기 다른 영역으로 분산시키는(또는 퍼지게 하는) 액적(droplet) 퍼짐을 제어하기 위한 구조물일 수 있다. 즉, 중간 뱅크(CT_BNK)는 뱅크(BNK)와 함께 잉크를 분산시키는 액적 퍼짐 제어 구조물일 수 있다.
일 실시예에 있어서, 중간 뱅크(CT_BNK)와 뱅크(BNK) 각각은 발액(撥液) 처리된 발액층과 발액 처리되지 않고 친액 특성을 갖는 일 영역을 포함할 수 있다. 이에 대한 상세한 설명은 도 7 내지 도 8b를 참고하여 설명하기로 한다.
이하에서는, 도 7 내지 도 8b를 참조하여 상술한 실시예에 따른 각 화소(PXL)의 적층 구조를 중심으로 설명한다.
도 7은 도 5의 Ⅰ ~ Ⅰ'선에 따른 단면도이며, 도 8a 및 도 8b는 도 5의 Ⅱ ~ Ⅱ'선에 따른 단면도들이다.
도 7 내지 도 8b에서는 각각의 전극을 단일막의 전극으로, 각각의 절연층을 단일막의 절연층으로만 도시하는 등 하나의 화소(PXL)를 단순화하여 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
도 5 내지 도 8b를 참조하면, 화소(PXL)는 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)을 포함할 수 있다.
기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다. 기판(SUB)은 경성(rigid) 기판 또는 가요성(flexible) 기판일 수 있다.
경성 기판은, 예를 들어, 유기 기판, 석영 기판, 유리 세라믹 기판, 및 결정질 유리 기판 중 하나일 수 있다.
가요성 기판은, 고분자 유기물을 포함한 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 가요성 기판은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
화소 회로층(PCL)은 버퍼층(BFL), 적어도 하나의 트랜지스터(T), 적어도 하나의 스토리지 커패시터(Cst), 및 보호층(PSV)을 포함할 수 있다.
버퍼층(BFL)은 화소 회로(도 4의 'PXC' 참고)에 포함된 트랜지스터(T)에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 무기 재료를 포함한 무기 절연막일 수 있다. 버퍼층(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 버퍼층(BFL)은 단일막으로 제공될 수 있으나, 적어도 이중막 이상의 다중막으로 제공될 수도 있다. 버퍼층(BFL)이 다중막으로 제공되는 경우, 각 레이어는 서로 동일한 재료로 형성되거나 서로 다른 재료로 형성될 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건 등에 따라 생략될 수도 있다.
트랜지스터(T)는 발광 소자들(LD)의 구동 전류를 제어하는 구동 트랜지스터(Tdr) 및 구동 트랜지스터(Tdr)에 전기적으로 연결된 스위칭 트랜지스터(Tsw)를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 화소 회로(PXC)는 구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 외에 다른 기능을 수행하는 회로 소자들을 더 포함할 수 있다. 구동 트랜지스터(Tdr)는 도 4를 참고하여 설명한 제1 트랜지스터(T1)일 수 있고, 스위칭 트랜지스터(Tsw)는 도 4를 참고하여 설명한 제2 트랜지스터(T2)일 수 있다. 이하의 실시예에서는, 구동 트랜지스터(Tdr) 및 스위칭 트랜지스터(Tsw)를 포괄하여 명명할 때에는 트랜지스터(T) 또는 트랜지스터들(T)이라고 한다.
구동 트랜지스터(Tdr)와 스위칭 트랜지스터(Tsw) 각각은 반도체 패턴(SCL), 게이트 전극(GE), 제1 단자(ET1), 및 제2 단자(ET2)를 포함할 수 있다. 제1 단자(ET1)는 소스 전극 및 드레인 전극 중 어느 하나의 전극일 수 있으며, 제2 단자(ET2)는 나머지 전극일 수 있다. 일 예로, 제1 단자(ET1)가 소스 전극일 수 있고, 제2 단자(ET2)가 드레인 전극일 수 있다.
반도체 패턴(SCL)은 버퍼층(BFL) 상에 제공 및/또는 형성될 수 있다. 반도체 패턴(SCL)은 제1 단자(ET1)에 접촉하는 제1 접촉 영역과 제2 단자(ET2)에 접촉하는 제2 접촉 영역을 포함할 수 있다. 제1 접촉 영역과 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 이러한 채널 영역은 해당 트랜지스터(T)의 게이트 전극(GE)과 중첩할 수 있다. 반도체 패턴(SCL)은 폴리 실리콘(poly silicon), 아몰퍼스 실리콘(amorphous silicon), 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 채널 영역은, 일 예로, 불순물이 도핑되지 않은 반도체 패턴으로서, 진성 반도체일 수 있다. 제1 접촉 영역과 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 반도체 패턴(SCL)의 채널 영역과 대응되도록 게이트 절연층(GI) 상에 제공 및/또는 형성될 수 있다. 게이트 전극(GE)은 게이트 절연층(GI) 상에 제공되어 반도체 패턴(SCL)의 채널 영역과 중첩할 수 있다. 게이트 전극(GE)은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 타이타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일막을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중막 또는 다중막 구조로 형성할 수 있다.
게이트 절연층(GI)은 무기 재료를 포함한 무기 절연막일 수 있다. 일 예로, 게이트 절연층(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 다만, 게이트 절연층(GI)의 재료가 상술한 실시예들에 한정되는 것은 아니다. 실시예에 따라, 게이트 절연층(GI)은 유기 재료를 포함한 유기 절연막으로 이루어질 수도 있다. 게이트 절연층(GI)은 단일막으로 제공될 수 있으나, 적어도 이중막 이상의 다중막으로 제공될 수도 있다.
제1 단자(ET1)와 제2 단자(ET2) 각각은 제2 층간 절연층(ILD2) 상에 제공 및/또는 형성되며, 게이트 절연층(GI), 제1 및 제2 층간 절연층들(ILD1, ILD2)을 순차적으로 관통하는 컨택 홀을 통해 반도체 패턴(SCL)의 제1 접촉 영역 및 제2 접촉 영역에 접촉할 수 있다. 일 예로, 제1 단자(ET1)는 반도체 패턴(SCL)의 제1 접촉 영역에 접촉하고, 제2 단자(ET2)는 상기 반도체 패턴(SCL)의 제2 접촉 영역에 접촉할 수 있다. 제1 및 제2 단자들(ET1, ET2) 각각은 게이트 전극(GE)과 동일한 물질을 포함하거나, 게이트 전극(GE)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
제1 층간 절연층(ILD1)은 게이트 절연층(GI)과 동일한 물질을 포함하거나 게이트 절연층(GI)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
제1 층간 절연층(ILD1) 상에는 제2 층간 절연층(ILD2)이 제공 및/또는 형성될 수 있다. 제2 층간 절연층(ILD2)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 실시예에 따라, 제2 층간 절연층(ILD2)은 제1 층간 절연층(ILD1)과 동일한 물질을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 제2 층간 절연층(ILD2)은 단일막으로 제공될 수 있으나, 적어도 이중막 이상의 다중막으로 제공될 수도 있다.
상술한 실시예에서, 트랜지스터(T)의 제1 및 제2 단자들(ET1, ET2)이 게이트 절연층(GI), 제1 및 제2 층간 절연층들(ILD1, ILD2)을 순차적으로 관통하는 컨택 홀을 통해 반도체 패턴(SCL)과 전기적으로 연결된 별개의 전극으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 트랜지스터(T)의 제1 단자(ET1)는 해당 반도체 패턴(SCL)의 채널 영역에 인접한 제1 접촉 영역일 수 있으며, 상기 트랜지스터(T)의 제2 단자(ET2)는 상기 해당 반도체 패턴(SCL)의 채널 영역에 인접한 제2 접촉 영역일 수 있다. 이 경우, 트랜지스터(T)의 제2 단자(ET2)는 브릿지 전극(bridge electrode) 등과 같은 별도의 연결 수단을 통해 해당 화소(PXL)의 발광 소자들(LD)에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 트랜지스터들(T)은 저온폴리실리콘 박막 트랜지스터로 구성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 트랜지스터들(T)은 산화물 반도체 박막 트랜지스터로 구성될 수도 있다. 또한, 상술한 실시예에서 트랜지스터들(T)이 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 본 발명이 이에 한정되는 것은 아니며, 트랜지스터들(T)의 구조는 다양하게 변경될 수 있다.
스토리지 커패시터(Cst)는 게이트 절연층(GI) 상에 제공된 하부 전극(LE) 및 제1 층간 절연층(ILD1) 상에 제공되어 상기 하부 전극(LE)과 중첩한 상부 전극(UE)을 포함할 수 있다.
하부 전극(LE)은 구동 트랜지스터(Tdr)의 게이트 전극(GE)과 동일한 층에 제공되며 동일한 물질을 포함할 수 있다. 하부 전극(LE)은 구동 트랜지스터(Tdr)의 게이트 전극(GE)과 일체로 제공될 수 있다. 이 경우, 하부 전극(LE)은 구동 트랜지스터(Tdr)의 게이트 전극(GE)의 일 영역으로 간주될 수 있다. 실시예에 따라, 하부 전극(LE)은 구동 트랜지스터(Tdr)의 게이트 전극(GE)과 별개의 구성으로(또는 비일체로) 제공될 수도 있다. 이 경우, 하부 전극(LE)과 구동 트랜지스터(Tdr)의 게이트 전극(GE)은 별도의 연결 수단을 통해 전기적으로 연결될 수 있다.
상부 전극(UE)은 하부 전극(LE)과 중첩하며, 상기 하부 전극(LE)을 커버할 수 있다. 상부 전극(UE)과 하부 전극(LE)의 중첩 면적을 넓힘으로써 스토리지 커패시터(Cst)의 커패시턴스(capacitance)가 증가될 수 있다. 상부 전극(UE)은 제1 전원 라인(도 4의 'PL1' 참고)과 전기적으로 연결될 수 있다. 스토리지 커패시터(Cst)는 제2 층간 절연층(ILD2)에 의해 커버될 수 있다.
화소 회로층(PCL)은 제2 층간 절연층(ILD2) 상에 제공 및/또는 형성된 구동 전압 배선(DVL)을 포함할 수 있다. 구동 전압 배선(DVL)은 도 4를 참고하여 설명한 제2 전원 라인(PL2)과 동일한 구성일 수 있다. 이에 따라, 제2 구동 전원(VSS)의 전압이 상기 구동 전압 배선(DVL)으로 인가될 수 있다. 화소 회로층(PCL)은 제1 구동 전원(VDD)에 연결된 제1 전원 라인(PL1)을 더 포함할 수 있다. 도면에 직접적으로 도시하지 않았으나, 제1 전원 라인(PL1)은 구동 전압 배선(DVL)과 동일한 층에 제공되거나 또는 상기 구동 전압 배선(DVL)과 상이한 층에 제공될 수 있다. 상술한 실시예에 있어서, 구동 전압 배선(DVL)이 트랜지스터들(T)의 제1 및 제2 단자들(ET1, ET2)과 동일한 층에 제공되는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 구동 전압 배선(DVL)은 화소 회로층(PCL)에 구비된 도전층들 중 어느 하나의 도전층과 동일한 층에 제공될 수도 있다. 즉, 화소 회로층(PCL) 내에서 구동 전압 배선(DVL)의 위치는 다양하게 변경될 수 있다.
제1 전원 라인(PL1)과 구동 전압 배선(DVL) 각각은 도전성 물질(또는 재료)을 포함할 수 있다. 일 예로, 제1 전원 라인(PL1)과 구동 전압 배선(DVL) 각각은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 타이타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일막을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중막 또는 다중막 구조로 형성할 수 있다. 일 예로, 제1 전원 라인(PL1)과 구동 전압 배선(DVL) 각각은 타이타늄(Ti)/구리(Cu)의 순으로 적층된 이중막으로 구성될 수 있다.
제1 전원 라인(PL1)은 표시 소자층(DPL)의 일부 구성, 일 예로, 제1 전극(EL1)과 전기적으로 연결되고, 구동 전압 배선(DVL)은 상기 표시 소자층(DPL)의 다른 구성, 일 예로, 제3 전극(EL3)과 전기적으로 연결될 수 있다.
트랜지스터들(T) 및 구동 전압 배선(DVL) 상에는 보호층(PSV)이 제공 및/또는 형성될 수 있다.
보호층(PSV)은 유기 절연막, 무기 절연막, 또는 무기 절연막 상에 배치된 유기 절연막을 포함하는 형태로 제공될 수 있다. 무기 절연막은, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기 절연막은, 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
보호층(PSV)은 구동 트랜지스터(Tdr)의 제2 단자(ET2)를 노출하는 제1 컨택 홀(CH1)과 구동 전압 배선(DVL)을 노출하는 제2 컨택 홀(CH2)을 포함할 수 있다.
보호층(PSV) 상에 표시 소자층(DPL)이 제공될 수 있다.
표시 소자층(DPL)은 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4), 절연 패턴(INSP), 뱅크(BNK), 중간 뱅크(CT_BNK), 제1 내지 제4 전극들(EL1, EL2, EL3, EL4), 발광 소자들(LD), 제1 및 제2 컨택 전극들(CNE1, CNE2), 중간 전극(CTE), 제1 내지 제3 절연층들(INS1 ~ INS3)을 포함할 수 있다.
제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 보호층(PSV) 상에 제공 및/또는 형성될 수 있다. 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 각 화소(PXL)의 화소 영역(PXA)(또는 발광 영역(EMA))에서 서로 이격되어 배치될 수 있다. 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 화소 회로층(PCL) 상에서 제3 방향(DR3)으로 돌출될 수 있다. 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 실질적으로 서로 동일한 높이를 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 서로 상이한 높이를 가질 수도 있다.
제1 뱅크 패턴(BNKP1)은 보호층(PSV)과 제1 전극(EL1) 사이에 제공 및/또는 형성될 수 있고, 제2 뱅크 패턴(BNKP2)은 보호층(PSV)과 제2 전극(EL2) 사이에 제공 및/또는 형성될 수 있고, 제3 뱅크 패턴(BNKP3)은 보호층(PSV)과 제3 전극(EL3) 사이에 제공 및/또는 형성될 수 있으며, 제4 뱅크 패턴(BNKP4)은 보호층(PSV)과 제4 전극(EL4) 사이에 제공 및/또는 형성될 수 있다.
제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 실시예에 따라, 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 단일막의 유기 절연막 및/또는 단일막의 무기 절연막을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 적어도 하나 이상의 유기 절연막과 적어도 하나 이상의 무기 절연막이 적층된 다중막의 형태로 제공될 수도 있다. 다만, 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)의 재료가 상술한 실시예에 한정되는 것은 아니며, 실시예에 따라, 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 도전성 물질(또는 재료)을 포함할 수도 있다.
제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은, 보호층(PSV)의 일면(일 예로, 상부 면)으로부터 제3 방향(DR3)을 따라 상부로 향할수록 폭이 좁아지는 사다리꼴의 형상의 단면을 가질 수 있으나 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 보호층(PSV)의 일면으로부터 제3 방향(DR3)을 따라 상부로 향할수록 폭이 좁아지는 반타원 형상, 반원 형상(또는 반구 형상) 등의 단면을 가지는 곡면을 포함할 수도 있다. 단면 상에서 볼 때, 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)의 형상은 상술한 실시예들에 한정되는 것은 아니며 발광 소자들(LD) 각각에서 방출되는 광의 효율을 향상시킬 수 있는 범위 내에서 다양하게 변경될 수 있다. 또한, 실시예에 따라서는 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4) 중 적어도 하나가 생략되거나, 그 위치가 변경될 수도 있다.
일 실시예에 있어서, 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 반사 부재로 기능할 수 있다. 일 예로, 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 그 상부에 제공된 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)과 함께 각각의 발광 소자(LD)에서 출사되는 광을 원하는 방향으로 유도하여 각 화소(PXL)의 출광 효율을 향상시키는 반사 부재로 기능할 수 있다.
제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)의 상부에는 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)이 각각 배치될 수 있다. 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)은 각 화소(PXL)의 화소 영역(PXA)(또는 발광 영역(EMA))에서 서로 이격되어 배치될 수 있다.
실시예에 따라, 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)의 상부에 각각 배치되는 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 등은 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4) 각각의 형상에 상응하는 형상을 가질 수 있다. 예를 들어, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)은, 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)에 대응하는 경사면 또는 곡면을 각각 가지면서 제3 방향(DR3)으로 돌출될 수 있다.
제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은 발광 소자들(LD) 각각에서 방출되는 광을 표시 장치의 화상 표시 방향(또는 정면 방향)으로 진행되도록 하기 위하여 일정한 반사율을 갖는 재료로 이루어질 수 있다. 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은 일정한 반사율을 갖는 도전성 물질(또는 재료)로 이루어질 수 있다. 도전성 물질(또는 재료)로는, 발광 소자들(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향으로 반사시키는 데에 유리한 불투명 금속을 포함할 수 있다. 불투명 금속으로는, 일 예로, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 이들의 합금과 같은 금속을 포함할 수 있다. 실시예에 따라, 제1 전극(EL1)과 제2 전극(EL2) 각각은 투명 도전성 물질(또는 재료)을 포함할 수 있다. 투명 도전성 물질(또는 재료)로는, 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 도전성 산화물, PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 등이 포함될 수 있다. 제1 전극(EL1)과 제2 전극(EL2)이 투명 도전성 물질(또는 재료)을 포함하는 경우, 발광 소자들(LD)에서 방출되는 광을 표시 장치의 화상 표시 방향으로 반사시키기 위한 불투명 금속으로 이루어진 별도의 도전층이 추가될 수도 있다. 다만, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)의 재료가 상술한 재료들에 한정되는 것은 아니다.
또한, 제 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은 단일막으로 제공 및/또는 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은 금속들, 합금들, 도전성 산화물, 도전성 고분자들 중 적어도 둘 이상의 물질이 적층된 다중막으로 제공 및/또는 형성될 수도 있다. 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은 발광 소자들(LD) 각각의 양 단부(EP1, EP2)로 신호(또는 전압)를 전달할 때 신호 지연에 의한 왜곡을 최소화하기 위하여 적어도 이중막 이상의 다중막으로 형성될 수도 있다. 일 예로, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은 적어도 한 층의 반사 전극층을 포함할 수 있다. 또한, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은, 반사 전극층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 전극층과, 반사 전극층 및/또는 투명 전극층의 상부를 커버하는 적어도 한 층의 도전성 캡핑층 중 적어도 하나를 선택적으로 더 포함할 수 있다.
실시예에 따라, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각의 반사 전극층은, 일정한(또는 균일한) 반사율을 갖는 도전 물질로 구성될 수 있다. 일 예로, 반사 전극층은 불투명 금속을 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 반사 전극층은 다양한 반사성 도전 물질로 구성될 수 있다. 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각이 반사 전극층을 포함할 경우, 발광 소자들(LD) 각각의 양단부, 즉, 제1 및 제2 단부들(EP1, EP2)에서 방출되는 광을 표시 장치의 화상 표시 방향(또는 제3 방향(DR3))으로 더욱 진행되게 할 수 있다. 특히, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)이 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)의 형상에 대응되는 경사면 또는 곡면을 가지면서 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)에 마주하도록 배치되면, 발광 소자들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)에서 출사된 광은 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)에 의해 반사되어 표시 장치의 화상 표시 방향으로 더욱 진행될 수 있다. 이에 따라, 발광 소자들(LD)에서 출사되는 광의 효율이 향상될 수 있다.
또한, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각의 투명 전극층은, 다양한 투명 도전성 재료를 포함할 수 있다. 일 실시예에서, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은, ITO/Ag/ITO의 적층 구조를 가지는 3 중층으로 구성될 수 있다. 이와 같이, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)이 적어도 이중층 이상의 다중막으로 구성되면, 신호 지연(RC delay)에 의한 전압 강하를 최소화할 수 있다. 이에 따라, 발광 소자들(LD)로 원하는 전압이 효과적으로 전달될 수 있다.
추가적으로, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각이, 반사 전극층 및/또는 투명 전극층을 커버하는 도전성 캡핑층을 포함하게 되면, 각각의 화소(PXL)의 제조 공정 등에서 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)의 반사 전극층 등이 손상되는 것을 방지할 수 있다. 다만, 도전성 캡핑층은 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)에 선택적으로 포함될 수 있는 것으로서, 실시예에 따라서는 생략될 수 있다. 또한, 도전성 캡핑층은 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각의 구성 요소로 간주되거나, 또는 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 상에 배치된 별개의 구성 요소로 간주될 수도 있다.
제1 전극(EL1)은 보호층(PSV)의 제1 컨택 홀(CH1)을 통해 화소 회로층(PCL)의 구동 트랜지스터(Tdr)와 전기적으로 연결될 수 있고, 제3 전극(EL3)은 보호층(PSV)의 제2 컨택 홀(CH2)을 통해 화소 회로층(PCL)의 구동 전압 배선(DVL)과 전기적으로 연결될 수 있다. 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)은 발광 소자들(LD)을 정렬하기 위한 정렬 전극으로 활용될 수 있다. 또한, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 중 제1 및 제3 전극들(EL1, EL3)은 발광 소자들(LD)을 구동하는 구동 전극으로 활용될 수 있다.
제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 상에는 제1 절연층(INS1)이 제공 및/또는 형성될 수 있다. 예를 들어, 제1 절연층(INS1)은, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)의 일 영역을 커버하도록 형성되며, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)의 다른 일 영역을 노출하는 개구부를 포함할 수 있다.
제1 절연층(INS1)은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 제1 절연층(INS1)은 화소 회로층(PCL)으로부터 발광 소자들(LD)을 보호하는 데에 유리한 무기 절연막으로 이루어질 수 있다. 일 예로, 제1 절연층(INS1)은, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 절연층(INS1)은 발광 소자들(LD)의 지지면을 평탄화시키는 데 유리한 유기 절연막으로 이루어질 수도 있다.
제1 절연층(INS1)은 단일막 또는 다중막으로 제공될 수 있다. 제1 절연층(INS1)이 다중막으로 제공될 경우, 제1 절연층(INS1)은 무기 절연막으로 구성된 서로 다른 굴절률을 갖는 제1 레이어와 제2 레이어가 교번하여 적층된 DBR(distributed bragg reflector) 구조로 제공될 수도 있다. 일 예로, 제1 절연층(INS1)은 굴절률이 작은 제1 레이어와 상기 제1 레이어보다 굴절률이 큰 제2 레이어가 교번하여 적층된 구조로 제공될 수 있다. 상술한 바와 같이, 제1 절연층(INS1)을 다중막으로 제공할 경우, 제1 절연층(INS1)은 제1 레이어와 제2 레이어 사이의 굴절률 차이로 인한 보강 간섭을 이용하여 발광 소자들(LD)에서 방출된 광을 목적하는 방향으로 반사하는 반사 부재로 활용될 수 있다. 이때, 제1 및 제2 레이어들 각각은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 및 탄탈륨 산화물(TaOx) 중 적어도 하나를 포함할 수 있다.
제1 절연층(INS1)은, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)을 전면적으로 커버하도록 보호층(PSV) 상에 제공 및/또는 형성될 수 있다. 제1 절연층(INS1) 상에 발광 소자들(LD)이 공급(또는 투입) 및 정렬된 이후, 제1 절연층(INS1)은 도 8a에 도시된 바와 같이, 제1 및 제3 전극들(EL1, EL3) 각각의 일 영역을 노출하도록 부분적으로 개구될 수 있다. 제1 절연층(INS1)은 발광 소자들(LD)의 공급(또는 투입) 및 정렬 이후 발광 소자들(LD) 하부에 국부적으로 배치되는 개별 패턴의 형태로 패터닝될 수도 있다. 제1 절연층(INS1)은 제1 및 제3 전극들(EL1, EL3) 각각의 일 영역을 제외한 나머지 영역들을 커버할 수 있다. 실시예에 따라, 제1 절연층(INS1)은 생략될 수도 있다. 또한, 다른 실시예에 따라, 제1 절연층(INS1)은 도 8b에 도시된 바와 같이 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각의 일 영역을 노출하도록 부분적으로 개구될 수 있다.
제1 절연층(INS1) 상에는 절연 패턴(INSP)이 제공 및/또는 형성될 수 있다.
절연 패턴(INSP)은 각 화소(PXL)의 발광 영역(EMA)에 인접한 주변 영역(PPA)에 제공 및/또는 형성될 수 있다. 절연 패턴(INSP)은 제1 절연층(INS1) 상에 제공되며 제3 방향(DR3)으로 일정 수준 이상의 두께를 가질 수 있다. 일 예로, 절연 패턴(INSP)은 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4) 각각의 제3 방향(DR3)으로의 두께보다 두꺼운 두께를 갖게 설계될 수 있다. 이 경우, 절연 패턴(INSP)은 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)보다 제3 방향(DR3)으로 더 돌출된 구조를 가질 수 있다.
절연 패턴(INSP) 상에는 뱅크(BNK)가 제공 및/또는 형성될 수 있고, 절연 패턴(INSP)이 위치하지 않는 제1 절연층(INS1)의 일 영역 상에는 중간 뱅크(CT_BNK)가 제공 및/또는 형성될 수 있다.
뱅크(BNK)는 각 화소(PXL)의 발광 영역(EMA)을 둘러싸도록 해당 화소(PXL)의 주변 영역(PPA)에 형성될 수 있다. 뱅크(BNK)는 절연 패턴(INSP) 상에 제공되어 절연 패턴(INSP)과 함께 댐부(DAM)를 구현할 수 있다. 댐부(DAM)는, 해당 화소(PXL)의 발광 영역(EMA)에 발광 소자들(LD)을 공급(또는 투입)하는 단계에서, 발광 소자들(LD)을 포함한 잉크가 인접 화소(PXL)의 발광 영역(EMA)으로 유입되는 것을 방지하거나, 각각의 발광 영역(EMA)에 일정량의 잉크가 공급되도록 제어하는 구조물일 수 있다. 뱅크(BNK)는 제1 내지 제3 개구들(OP1, OP2, OP3)을 포함할 수 있다. 제1 개구(OP1)는 각 화소(PXL)의 제1 서브 발광 영역(SEMA1)에 대응되고, 제2 개구(OP2)는 해당 화소(PXL)의 제2 서브 발광 영역(SEMA2)에 대응될 수 있다.
중간 뱅크(CT_BNK)는 각 화소(PXL)의 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2)의 사이 영역(A)에 제공 및/또는 형성될 수 있다. 중간 뱅크(CT_BNK)는, 평면 및 단면 상에서 볼 때, 제2 및 제3 전극들(EL2, EL3) 각각과 부분적으로 중첩할 수 있다. 또한, 중간 뱅크(CT_BNK)는, 평면 및 단면 상에서 볼 때, 제2 전극(EL2)의 하부에 위치한 제2 뱅크 패턴(BNKP2) 및 제3 전극(EL3)의 하부에 위치한 제3 뱅크 패턴(BNKP3)과 부분적으로 중첩할 수 있다.
중간 뱅크(CT_BNK)는 주변 영역(PPA)에 위치한 뱅크(BNK)와 일체로 제공되어 상기 뱅크(BNK)와 연결될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 중간 뱅크(CT_BNK)는 뱅크(BNK)와 이격되고 뱅크(BNK)에 의해 둘러싸인 섬 형태로 제공될 수도 있다.
중간 뱅크(CT_BNK)와 뱅크(BNK)는 제3 방향(DR3)으로 상이한 두께를 가질 수 있다. 일 예로, 뱅크(BNK)의 제3 방향(DR3)으로의 두께(d1)는 중간 뱅크(CT_BNK)의 제3 방향(DR3)으로의 두께(d2)보다 두꺼울 수 있다. 즉, 중간 뱅크(CT_BNK)의 제3 방향(DR3)으로의 두께(d2)는 뱅크(BNK)의 제3 방향(DR3)으로의 두께(d1)보다 얇을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 중간 뱅크(CT_BNK)와 뱅크(BNK)는 제3 방향(DR3)으로 서로 동일한 두께를 가질 수도 있다.
일 실시예에 있어서, 뱅크(BNK)와 중간 뱅크(CT_BNK)를 형성한 이후, 뱅크(BNK)와 중간 뱅크(CT_BNK) 중 적어도 하나는 발액성을 갖도록 발액 처리될 수 있다. 일 예로, 뱅크(BNK)의 적어도 일부가 발액성을 갖도록 발액 처리되거나 중간 뱅크(CT_BNK)의 적어도 일부가 발액성을 갖도록 발액 처리될 수 있다. 또한, 다른 예로, 뱅크(BNK)의 적어도 일부와 중간 뱅크(CT_BNK)의 적어도 일부가 발액성을 갖도록 발액 처리될 수 있다. 이하의 실시예에서는, 뱅크(BNK)의 적어도 일부와 중간 뱅크(CT_BNK)의 적어도 일부가 발액성을 갖도록 발액 처리된 실시예를 중심으로 설명하기로 한다.
발액성은, 일 예로, 잉크젯의 도출액인 유기 용제 등을 튕기는 성질 등을 의미할 수 있다. 일 예로, 제3 방향(DR3)으로 뱅크(BNK)의 상면(B)과 중간 뱅크(CT_BNK)의 상면(B)은 각각 발액성을 갖는 발액층을 포함할 수 있다. 이때, 발액층은 발액 처리된 대상물(뱅크(BNK)의 상면(B)과 중간 뱅크(CT_BNK)의 상면(B))의 표면에 물방울을 적하했을 때의 접촉각이 80° 내지 130° 정도일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
발액 처리의 예로는, 발액 처리제로서의 표면 개질제를 이용하는 처리, 각종 에너지선에 의한 처리, 화학 흡착에 의한 처리, 재료 표면에서의 그래프트 중합에 의한 처리 등을 포함할 수 있다.
표면 개질제를 이용하는 처리는 대상물의 표면 상에 소량의 표면 개질제를 첨가한 발액층을 형성하는 처리를 의미할 수 있다. 발액 처리제로서의 표면 개질제의 예로는, 퍼플루오로알킬기(Rf기)를 측쇄에 갖는 바이닐계 폴리머나 Rf기 함유 실리콘 등이다. 발액층은 표면 개질제를 종이 수건(waste) 등에 스며들게 해서 표면에 도포하거나, 표면 개질제를 스프레이나 잉크젯 인쇄에 의해 표면에 내뿜는 등의 방법으로 형성할 수 있다.
각종 에너지선에 의한 처리는 에너지선에 의해 대상물의 표면에 발액성을 가지게하는 처리를 의미할 수 있다. 에너지선의 예는 플라즈마, 전자선, 이온빔 등이 있다. 플라즈마 처리를 이용한 경우의 발액 처리의 예는, 플라즈마 에칭에 의해서 대상물의 표면에 조면화한 후에 조면화된 표면에 예를 들면 발액성의 단분자막을 형성하는 것, 불소계 가스 플라즈마에 의해 표면의 불소화, 발액 화합물로 구성되는 피막을 플라즈마 CVD에 의해 표면에 형성하는 것, 플라즈마 중합에 의하여 대상물에 표면 상에 발액성 박막을 형성하는 것 등이 있을 수 있다.
표면 조면에 의한 처리의 예로는, 열프레스에 의한 대상물의 표면에의 요철 형상의 부여, 약품에 의한 에칭, 블라스트 처리 등을 포함할 수 있다.
화학 흡착에 의한 처리에서는 흡착 분자의 말단을 불소로 수식하는 것이 바람직할 수 있다. 특히, 말단의 치환기로서는 CF3기가 발액성의 관점에서 바람직할 수 있다.
상술한 발액 처리의 예 중, 불소계 가스 플라즈마에 의한 대상물의 표면의 불소화가 간편하고 또한 균일하게 표면 처리를 행할 수 있다는 점에서 바람직할 수 있다. 일 실시예에 있어서, 뱅크(BNK)의 상면(B)과 중간 뱅크(CT_BNK)의 상면(B)은 플라즈마에 의한 발액성을 갖는 발액층을 포함할 수 있다.
상술한 발액 처리를 실시할 때, 뱅크(BNK)의 상면(B)과 중간 뱅크(CT_BNK)의 상면(B)은 각각 외부로 노출되어 불소계 가스 플라즈마와 반응하여 발액성을 갖는 발액층을 포함할 수 있다. 여기서, 발액층은 불소, 즉, 풀루오린(F)을 포함한 층일 수 있다. 뱅크(BNK)의 측면(C)과 중간 뱅크(CT_BNK)의 측면(C)은 외부로 노출되지 않으므로 상술한 발액 처리 공정에서 불소계 가스 플라즈마와 반응하지 않을 수 있다. 이에 따라, 뱅크(BNK)의 측면(C)과 중간 뱅크(CT_BNK)의 측면(C)은 발액성을 갖지 않고 친액(親液) 특성을 가질 수 있다. 여기서, 친액 특성은 잉크젯의 토출 액인 잉크에 대하여 젖는 성질을 의미할 수 있다.
상술한 발액 처리로 인하여, 뱅크(BNK)와 중간 뱅크(CT_BNK) 각각은 발액성을 갖는 상면(B)과 친액 특성을 갖는 측면(C)으로 구분될 수 있다.
뱅크(BNK)와 중간 뱅크(CT_BNK) 각각이 발액성을 갖는 상면(B)과 친액 특성을 갖는 측면(C)으로 구분되는 경우, 잉크젯 프린팅 장치의 노즐에 의해 각 화소(PXL)의 화소 영역(PXA)으로 토출(또는 분사)된 잉크의 액적 퍼짐 정도를 용이하게 제어할 수 있다. 예를 들어, 잉크젯 프린팅 장치의 두 개의 노즐이 각 화소(PXL)의 화소 영역(PXA)에 대응된다고 할 때, 상기 두 개의 노즐 중 하나의 노즐에서만 잉크가 토출되고 나머지 노즐에서 잉크가 토출되지 않는 경우, 친액 특성을 갖는 뱅크(BNK)의 측면(C)과 중간 뱅크(CT_BNK)의 측면(C)으로 인하여 상기 화소 영역(PXA)의 일 영역에만 토출된 잉크가 다른 영역으로 분산될(또는 이동할) 수 있다. 다시 말해, 상기 화소 영역(PXA)의 일 영역에만 잉크가 토출되고 다른 영역에 잉크가 토출되지 않는 경우, 뱅크(BNK)의 측면(C)과 중간 뱅크(CT_BNK)의 측면(C)의 친액 특성으로 인하여 상기 잉크는 잉크가 토출되지 않은 다른 영역으로 이동할 수 있다. 이에 따라, 상기 화소 영역(PXA)의 전 영역으로 잉크가 분산되어(또는 퍼져) 상기 잉크 내에 구비된 발광 소자들(LD)이 상기 화소 영역(PXA)에 고르게 분포할 수 있다.
뱅크(BNK)와 중간 뱅크(CT_BNK)가 형성된 각 화소(PXL)의 발광 영역(EMA)에 발광 소자들(LD)이 공급(또는 투입) 및 정렬될 수 있다. 일 예로, 잉크젯 프린팅 방식 등을 통해 상기 발광 영역(EMA)에 발광 소자들(LD)이 공급(또는 투입)되면, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각에 인가되는 소정의 정렬 신호에 의해 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 사이에 발광 소자들(LD)이 정렬될 수 있다. 일 예로, 제1 전극(EL1)과 제2 전극(EL2) 사이에 적어도 하나의 제1 발광 소자(LD1)가 정렬되고 제3 전극(EL3)과 제4 전극(EL4) 사이에 적어도 하나의 제2 발광 소자(LD2)가 정렬될 수 있다.
발광 소자들(LD) 상에는 각각 제2 절연층(INS2)이 제공 및/또는 형성될 수 있다. 제2 절연층(INS2)은 발광 소자들(LD) 상에 제공 및/또는 형성되어 발광 소자들(LD) 각각의 외주면(또는 표면)을 부분적으로 커버하며 발광 소자들(LD) 각각의 제1 단부(EP1)와 제2 단부(EP2)를 외부로 노출할 수 있다.
제2 절연층(INS2)은 단일막 또는 다중막으로 구성될 수 있으며, 적어도 하나의 무기 재료를 포함한 무기 절연막 또는 적어도 하나의 유기 재료를 포함한 유기 절연막을 포함할 수 있다. 제2 절연층(INS2)은 외부의 산소 및 수분 등으로부터 발광 소자들(LD) 각각의 활성층(도 1의 '12' 참고) 보호에 유리한 무기 절연막을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 발광 소자들(LD)이 적용되는 표시 장치의 설계 조건 등에 따라 제2 절연층(INS2)은 유기 재료를 포함한 유기 절연막으로 구성될 수도 있다. 각각의 화소(PXL)의 화소 영역(PXA)(또는 발광 영역(EMA))에 발광 소자들(LD)의 정렬이 완료된 이후 발광 소자들(LD) 상에 제2 절연층(INS2)을 형성함으로써 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
제2 절연층(INS2)의 형성 이전에 제1 절연층(INS1)과 발광 소자들(LD) 사이에 빈 틈(또는 공간)이 존재할 경우, 상기 빈 틈은 상기 제2 절연층(INS2)을 형성하는 과정에서 상기 제2 절연층(INS2)으로 채워질 수 있다. 이 경우, 제2 절연층(INS2)은 제1 절연층(INS1)과 발광 소자들(LD) 사이의 빈 틈을 채우는 데에 유리한 유기 절연막으로 구성될 수도 있다.
제1 컨택 전극(CNE1)은, 제1 전극(EL1) 및 제1 발광 소자(LD1)의 제1 단부(EP1) 상에 제공 및/또는 형성될 수 있다. 제1 컨택 전극(CNE1)은, 제1 전극(EL1)과 제1 발광 소자(LD1)의 제1 단부(EP1)를 전기적으로 연결할 수 있다.
제1 컨택 전극(CNE1)은 제1 절연층(INS1)에 의해 커버되지 않는 제1 전극(EL1)의 일 영역 상에서 제1 전극(EL1)과 접촉되도록 배치될 수 있다. 또한, 제1 컨택 전극(CNE1)은 제1 전극(EL1)에 인접한 제1 발광 소자(LD1)의 제1 단부(EP1)와 접촉하도록 제1 발광 소자(LD1)의 제1 단부(EP1) 상에 배치될 수 있다. 즉, 제1 컨택 전극(CNE1)은 제1 발광 소자(LD1)의 제1 단부(EP1)와 이에 대응하는 제1 전극(EL1)의 적어도 일 영역을 커버하도록 배치될 수 있다.
유사하게, 제2 컨택 전극(CNE2)은, 제3 전극(EL3)과 제2 발광 소자(LD2)의 제2 단부(EP2) 상에 배치될 수 있다. 제2 컨택 전극(CNE2)은, 제3 전극(EL3)과 제2 발광 소자(LD2)의 제2 단부(EP2)를 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2)은 제1 절연층(INS1)에 의해 커버되지 않는 제3 전극(EL3)의 일 영역 상에서 제3 전극(EL3)과 접촉하도록 배치될 수 있다. 또한, 제2 컨택 전극(CNE2)은 제3 전극(EL3)에 인접한 제2 발광 소자(LD2)의 제2 단부(EP2)와 접촉하도록 제2 발광 소자(LD2)의 제2 단부(EP2) 상에 배치될 수 있다. 즉, 제2 컨택 전극(CNE2)은 제2 발광 소자(LD2)의 제2 단부(EP2)와 이에 대응하는 제3 전극(EL3)의 적어도 일 영역을 커버하도록 배치될 수 있다.
제1 및 제2 컨택 전극들(CNE1, CNE2)은 발광 소자들(LD) 각각으로부터 발출되어 제1 및 제3 전극들(EL1, EL3)에 의해 반사된 광이 손실없이 표시 장치의 화상 표시 방향으로 진행되도로 하기 위하여 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO) 등을 비롯한 다양한 투명 도전성 물질(또는 재료) 중 적어도 하나를 포함하며, 소정의 투광도(또는 투과도)를 만족하도록 실질적으로 투명 또는 반투명하게 구성될 수 있다. 다만, 제1 및 제2 컨택 전극들(CNE1, CNE2)의 재료가 상술한 실시예에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 다양한 불투명 도전성 물질(또는 재료)로 구성될 수도 있다. 제1 및 제2 컨택 전극들(CNE1, CNE2)은 단일막 또는 다중막으로 형성될 수도 있다.
일 실시예에 있어서, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 동일한 층에 제공될 수 있다. 이 경우, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 동일 공정으로 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 상이한 공정으로 형성되어 서로 상이한 층에 제공될 수도 있다.
중간 전극(CTE)은 제1 중간 전극(CTE1)과 제2 중간 전극(CTE2)을 포함할 수 있다.
제1 중간 전극(CTE1)은, 제2 전극(EL2) 및 제1 발광 소자(LD1)의 제2 단부(EP2) 상에 제공 및/또는 형성될 수 있다. 제1 중간 전극(CTE1)은, 도 8a에 도시된 바와 같이, 제1 절연층(INS1)에 의해 완전히 커버된 제2 전극(EL2)과 전기적으로 절연될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 도 8b에 도시된 바와 같이, 제1 절연층(INS1)에 의하여 제2 전극(EL2)의 일 영역이 부분적으로 노출되는 경우 제1 중간 전극(CTE1)은 제2 전극(EL2)과 전기적으로 연결될 수 있다. 제1 중간 전극(CTE1)은 제2 전극(EL2)과 전기적으로 연결되어 배선 저항을 줄여 신호 지연에 의한 왜곡을 최소화하는 이중 레이어로 구성될 수도 있다.
제2 중간 전극(CTE2)은, 제4 전극(EL4) 및 제2 발광 소자(LD2)의 제1 단부(EP1) 상에 제공 및/또는 형성될 수 있다. 제2 중간 전극(CTE2)은, 도 8a에 도시된 바와 같이, 제1 절연층(INS1)에 의해 완전히 커버된 제4 전극(EL4)과 전기적으로 절연될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 도 8b에 도시된 바와 같이, 제1 절연층(INS1)에 의하여 제4 전극(EL4)의 일 영역이 부분적으로 노출되는 경우 제2 중간 전극(CTE2)은 제4 전극(EL4)과 전기적으로 연결되어 배선 저항을 줄여 신호 지연에 의한 왜곡을 최소화하는 이중 레이어로 구성될 수도 있다.
중간 전극(CTE)은 발광 소자들(LD) 각각으로부터 방출되어 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)에 의해 반사된 광이 손실없이 표시 장치의 화상 표시 방향으로 진행되도록 하기 위하여 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 중간 전극(CTE)은 제1 및 제2 컨택 전극들(CNE1, CNE2)과 동일한 물질을 포함하거나 제1 및 제2 컨택 전극들(CNE1, CNE2)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
중간 전극(CTE)은, 제1 및 제2 컨택 전극들(CNE1, CNE2)과 동일한 층에 제공되어 동일한 공정을 통해 형성될 수 있다. 일 예로, 중간 전극(CTE)과 제1 및 제2 컨택 전극들(CNE1, CNE2)은 제2 절연층(INS2) 상에 제공 및/또는 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 중간 전극(CTE)은 제1 및 제2 컨택 전극들(CNE1, CNE2)과 상이한 층에 제공되고 상이한 공정을 통해 형성될 수도 있다.
제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 중간 전극(CTE) 상에는 제3 절연층(INS3)이 제공 및/또는 형성될 수 있다. 제3 절연층(INS3)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 일 예로, 제3 절연층(INS3)은 적어도 하나의 무기 절연막 또는 적어도 하나의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 제3 절연층(INS3)은 표시 소자층(DPL)을 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 발광 소자들(LD)을 포함한 표시 소자층(DPL)으로 유입되는 것을 차단할 수 있다. 또한, 실시예에 따라, 제3 절연층(INS3)의 상부에는 적어도 한 층의 오버코트층(예를 들어, 표시 소자층(DPL)의 상면을 평탄화하는 층)이 더 배치될 수도 있다.
각각의 화소(PXL)에 포함된 화소 회로층(PCL)의 구동 트랜지스터(Tdr)에 의해 제1 전원 라인(PL1)으로부터 구동 전압 배선(DVL)으로 구동 전류가 흐른다고 할 때, 상기 구동 전류는 제1 컨택 홀(CH1)을 통해 해당 화소(PXL)의 발광 유닛(도 4의 'EMU' 참고)으로 유입될 수 있다.
일 예로, 제1 컨택 홀(CH1)을 통해 구동 전류가 제1 전극(EL1)으로 공급되고, 상기 구동 전류는 상기 제1 전극(EL1)과 직접 접촉하는(또는 연결되는) 제1 컨택 전극(CNE1)을 통해 제1 발광 소자(LD1)를 경유하여 중간 전극(CTE)으로 흐르게 된다. 이에 따라, 제1 직렬 단(SET1)에서 제1 발광 소자(LD1)는 유입된 전류에 대응하는 휘도로 발광할 수 있다.
중간 전극(CTE)에 흐르는 구동 전류는, 상기 중간 전극(CTE)과 제2 발광 소자(LD2)를 경유하여 제2 컨택 전극(CNE2)으로 흐르게 된다. 이에 따라, 제2 직렬 단(SET2)에서 제2 발광 소자(LD2)는 유입된 전류에 대응하는 휘도로 발광할 수 있다.
상술한 방식으로, 각각의 화소(PXL)의 구동 전류가, 제1 직렬 단(SET1)의 제1 발광 소자(LD1) 및 제2 직렬 단(SET2)의 제2 발광 소자(LD2)를 순차적으로 경유하면서 흐를 수 있다. 이에 따라, 각각의 화소(PXL)는 각각의 프레임 기간 동안 공급되는 데이터 신호에 대응하는 휘도로 발광할 수 있다.
상술한 실시예에 따르면, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)을 형성하는 단계에서, 중간 전극(CTE)이 동시에 형성될 수 있다. 이에 따라, 각각의 화소(PXL) 및 이를 구비한 표시 장치의 제조 공정이 단순해져 제품 수율이 향상될 수 있다.
또한, 상술한 실시예에 따르면, 직/병렬 혼합 구조의 발광 유닛(EMU)을 구성함으로써, 각각의 화소(PXL)가 안정적으로 구동되어 표시 장치의 표시 패널에 흐르는 구동 전류를 낮춰 소비 전력 효율이 개선될 수 있다.
도 9는 도 5의 Ⅰ ~ Ⅰ'선에 따라 자른 화소의 다른 실시예를 나타내는 단면도이다.
도 5, 도 6, 및 도 9를 참조하면, 제3 절연층(INS3) 상에는 상부 기판이 더 배치될 수도 있다.
상부 기판은 화소들(PXL)이 배치된 표시 영역(도 3의 'DA' 참고)을 커버하도록 표시 소자층(DPL) 상에 제공될 수 있다. 이러한 상부 기판은, 표시 장치의 봉지 기판(또는 박막 봉지층) 및/또는 윈도우 부재로 구성할 수 있다. 상부 기판과 표시 소자층(DPL) 사이에 중간층(CTL)이 제공될 수 있다.
중간층(CTL)은 표시 소자층(DPL)과 상부 기판 사이의 접착력을 강화하기 위한 투명한 점착층(또는 접착층), 일 예로, 광학용 투명 접착층(Otically Clear Adhesive)일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 중간층(CTL)은 발광 소자들(LD)에서 방출되어 상부 기판으로 진행하는 광의 굴절률을 변환하여 각 화소(PXL)의 발광 휘도를 향상시키기 위한 굴절률 변환층일 수도 있다.
상부 기판은 베이스 층(BSL) 및 광 변환 패턴층(LCP)을 포함할 수 있다.
베이스 층(BSL)은 경성 기판 또는 가요성 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 베이스 층(BSL)은 기판(SUB)과 동일한 물질로 구성되거나, 또는 기판(SUB)과 상이한 물질로 구성될 수도 있다.
광 변환 패턴층(LCP)은 기판(SUB)의 화소들(PXL)과 마주보도록 베이스 층(BSL)의 일면 상에 배치될 수 있다. 광 변환 패턴층(LCP)은 소정 색상에 대응하는 컬러 변환층(CCL) 및 컬러 필터(CF)를 포함할 수 있다.
컬러 변환층(CCL)은 특정 색상에 대응하는 색 변환 입자들(QD)을 포함할 수 있다. 컬러 필터(CF)는 상기 특정 색상의 광을 선택적으로 투과시킬 수 있다.
하나의 컬러 변환층(CCL)은, 하나의 화소(PXL)와 마주보도록 베이스 층(BSL)의 일면 상에 배치되며, 하나의 화소(PXL)에 배치된 발광 소자들(LD)에서 방출되는 광을 특정 색의 광으로 변환하는 색 변환 입자들(QD)을 포함할 수 있다. 하나의 컬러 변환층(CCL)은, 하나의 화소(PXL)의 화소 영역(PXA)에 배치된 발광 소자들(LD)에서 방출되는 광을 특정 색의 광으로 변환하는 색변환 입자들(QD)을 포함할 수 있다. 일 예로, 상기 하나의 화소(PXL)가 적색 화소(또는 적색 서브 화소)인 경우, 컬러 변환층(CCL)은 발광 소자들(LD)에서 방출되는 광을 적색의 광으로 변환하는 적색 퀀텀 닷의 색 변환 입자들(QD)을 포함할 수 있다. 다른 예로, 상기 하나의 화소(PXL)가 녹색 화소(또는 녹색 서브 화소)인 경우, 컬러 변환층(CCL)은 발광 소자들(LD)에서 방출되는 광을 녹색의 광으로 변환하는 녹색 퀀텀 닷의 색 변환 입자들(QD)을 포함할 수 있다. 또 다른 예로, 상기 하나의 화소(PXL)가 청색 화소(또는 청색 서브 화소)인 경우, 컬러 변환층(CCL)은 발광 소자들(LD)에서 방출되는 광을 청색의 광으로 변환하는 청색 퀀텀 닷의 색 변환 입자들(QD)을 포함할 수도 있다. 실시예에 따라, 상기 하나의 화소(PXL)가 청색 화소(또는 청색 서브 화소)인 경우, 색 변환 입자들(QD)을 포함한 컬러 변환층(CCL)을 대신하여 광 산란 입자들을 포함하는 광 산란층이 구비될 수도 있다. 일 예로, 발광 소자들(LD)이 청색 계열의 광을 방출하는 경우, 상기 하나의 화소(PXL)는 광 산란 입자들을 포함하는 광 산란층을 포함할 수도 있다. 상술한 광 산란층은 실시예에 따라 생략될 수도 있다. 다른 실시예에 따라, 상기 하나의 화소(PXL)가 청색 화소(또는 청색 서브 화소)인 경우, 컬러 변환층(CCL)을 대신하여 투명 폴리머가 제공될 수도 있다.
컬러 필터(CF)는 상기 특정 색상의 광을 선택적으로 투과시킬 수 있다. 컬러 필터(CF)는 컬러 변환층(CCL)과 함께 광 변환 패턴층(LCP)을 구성하며, 컬러 변환층(CCL)에서 변환된 특정 색의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 컬러 필터(CF)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터를 포함할 수 있다. 상술한 컬러 필터(CF)는 컬러 변환층(CCL)과 대응되도록 상기 화소 영역(PXA) 내에 제공될 수 있다.
컬러 변환층(CCL)과 컬러 필터(CF)를 포함한 광 변환 패턴층(LCP)은 상기 화소 영역(PXA)의 발광 영역 내에 위치할 수 있다.
상기 하나의 화소(PXL)에 대응된 컬러 필터(CF)와 상기 하나의 화소(PXL)에 인접한 화소(PXL)에 대응된 컬러 필터(미도시) 사이에 제1 차광 패턴(LBP1)이 배치될 수 있다. 제1 차광 패턴(LBP1)은 대응하는 화소(PXL)의 화소 영역(PXA)에 제공된 뱅크(BNK)와 중첩되도록, 베이스 층(BSL) 상에 제공될 수 있다. 실시예에 따라, 제1 차광 패턴(LBP1)은 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 서로 상이한 색의 광을 선택적으로 투과하는 적어도 두 개 이상의 컬러 필터가 중첩된 다중막의 형태로 제공될 수도 있다. 일 예로, 제1 차광 패턴(LBP1)은 적색 컬러 필터, 상기 적색 컬러 필터 상에 위치하여 상기 적색 컬러 필터와 중첩하는 녹색 컬러 필터, 및 상기 녹색 컬러 필터 상에 위치하여 상기 녹색 컬러 필터와 중첩하는 청색 컬러 필터를 포함하는 형태로 제공될 수도 있다. 즉, 상기 제1 차광 패턴(LBP1)은 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터가 순차적으로 적층된 구조물의 형태로 제공될 수 있다. 이 경우, 상기 화소 영역(PXA)의 주변 영역(PPA)에서 상기 적색 컬러 필터, 상기 녹색 컬러 필터, 및 상기 청색 컬러 필터는 광의 투과를 차단하는 제1 차광 패턴(LBP1)으로 활용될 수 있다.
실시예에 따라, 제1 차광 패턴(LBP1) 상에는 제2 차광 패턴(LBP2)이 배치될 수 있다. 제1 차광 패턴(LBP1)과 제2 차광 패턴(LBP2)은 동일한 물질을 포함할 수 있다. 일 예로, 제1 차광 패턴(LBP1)과 제2 차광 패턴(LBP2)은 블랙 매트릭스일 수 있다.
도 10a 내지 도 10d는 도 5에 도시된 중간 뱅크를 다른 실시예에 따라 구현한 개략적인 평면도들이다.
도 10a 내지 도 10d의 중간 뱅크(CT_BNK)와 관련하여, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 발명에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 나타낸다.
우선, 도 5, 도 10a 내지 도 10d를 참조하면, 중간 뱅크(CT_BNK)는 각 화소(PXL)의 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2) 사이에 위치하며, 제2 및 제3 전극들(EL2, EL3) 각각과 부분적으로 중첩할 수 있다.
중간 뱅크(CT_BNK)는 뱅크(BNK)와 이격되게 위치하며 상기 뱅크(BNK)와 연결되지 않고 뱅크(BNK)와 별개의 구성으로 제공될 수 있다. 중간 뱅크(CT_BNK)는 뱅크(BNK)에 의해 둘러싸인 고립된 섬 형상으로 제공될 수 있다. 중간 뱅크(CT_BNK)와 뱅크(BNK)가 서로 연결되지 않고 일정 간격 이격되게 배치되는 경우, 각 화소(PXL)의 화소 영역(PXA)에 토출된 잉크(일 예로, 용매에 분산된 발광 소자들(LD)을 포함한 혼합액)의 유동을 더욱 용이하게 제어할 수 있다.
실시예에 따라, 중간 뱅크(CT_BNK)는 제2 방향(DR2)을 따라 이격된 적어도 2개의 서브 뱅크들을 포함할 수 있다. 일 예로, 중간 뱅크(CT_BNK)는 도 10b에 도시된 바와 같이 제2 방향(DR2)을 따라 서로 이격되어 마주보는 제1 서브 뱅크(SBNK1)와 제2 서브 뱅크(SBNK2)를 포함할 수 있다.
제1 서브 뱅크(SBNK1)는 각 화소(PXL)의 화소 영역(PXA)의 상단부(또는 상측)에 대응되도록 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2) 사이에 위치할 수 있다. 제1 서브 뱅크(SBNK1)는 상기 화소 영역(PXA)의 상단부(또는 상측)에서 제2 전극(EL2)의 일 영역과 제3 전극(EL3)의 일 영역에 각각 부분적으로 중첩할 수 있다.
제2 서브 뱅크(SBNK2)는 각 화소(PXL)의 화소 영역(PXA)의 하단부(또는 하측)에 대응되도록 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2) 사이에 위치할 수 있다. 제2 서브 뱅크(SBNK2)는 상기 화소 영역(PXA)의 하단부에서 제2 전극(EL2)의 다른 영역과 제3 전극(EL3)의 다른 영역에 각각 부분적으로 중첩할 수 있다.
실시예에 따라, 중간 뱅크(CT_BNK)는 제1 방향(DR1)을 따라 이격된 적어도 2개의 서브 뱅크들을 포함할 수 있다. 일 예로, 중간 뱅크(CT_BNK)는 도 10c에 도시된 바와 같이 제1 방향(DR1)을 따라 서로 이격되어 마주보는 제1 서브 뱅크(SBNK1)와 제2 서브 뱅크(SBNK2)를 포함할 수 있다.
제1 서브 뱅크(SBNK1)는 각 화소(PXL)의 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2) 사이에서 좌측에 인접하게 위치하고, 제2 전극(EL2)의 일 영역과 부분적으로 중첩할 수 있다. 제2 서브 뱅크(SBNK2)는 해당 화소(PXL)의 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2) 사이에서 우측에 인접하게 위치하고, 제3 전극(EL3)의 일 영역과 부분적으로 중첩할 수 있다.
실시예에 따라, 중간 뱅크(CT_BNK)는 제1 방향(DR1)을 따라 이격된 적어도 2개의 서브 뱅크들과 제2 방향(DR2)을 따라 이격된 적어도 2개의 서브 뱅크들을 포함할 수 있다. 일 예로, 중간 뱅크(CT_BNK)는 도 10d에 도시된 바와 같이 제1 방향(DR1)을 따라 서로 이격되어 마주보는 제1-1 및 제1-2 서브 뱅크들(SBNK1_1, SBNK1_2)과 제1 방향(DR1)을 따라 서로 이격되어 마주보는 제2-1 및 제2-2 서브 뱅크들(SBNK2_1, SBNK2_2)을 포함할 수 있다. 제1-1 서브 뱅크(SBNK1_1)와 제1-2 서브 뱅크(SBNK1_2)는 제1 서브 뱅크(SBNK1)를 구성할 수 있다. 제2-1 서브 뱅크(SBNK2_1)와 제2-2 서브 뱅크(SBNK2_2)는 제2 서브 뱅크(SBNK2)를 구성할 수 있다.
제1 서브 뱅크(SBNK1)는 각 화소(PXL)의 화소 영역(PXA)의 상단부(또는 상측)에 위치할 수 있고, 제2 서브 뱅크(SBNK2)는 상기 화소 영역(PXA)의 하단부(또는 하측)에 위치할 수 있다.
제1-1 서브 뱅크(SBNK1_1)는 각 화소(PXL)의 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2)의 사이에서 좌측에 인접하게 위치하고, 제2 전극(EL2)의 일 영역과 부분적으로 중첩할 수 있다. 제1-2 서브 뱅크(SBNK1_2)는 상기 제1 서브 발광 영역(SEAM1)과 상기 제2 서브 발광 영역(SEMA2)의 사이에서 우측에 인접하게 위치하고, 제3 전극(EL3)의 일 영역과 부분적으로 중첩할 수 있다.
제2-1 서브 뱅크(SBNK2_1)는 각 화소(PXL)의 제1 서브 발광 영역(SEAM1)과 제2 서브 발광 영역(SEMA2)의 사이에서 좌측에 인접하게 위치하고, 제2 전극(EL2)의 다른 영역과 부분적으로 중첩할 수 있다. 제2-2 서브 뱅크(SBNK2_2)는 상기 제1 서브 발광 영역(SEAM1)과 상기 제2 서브 발광 영역(SEAM2)의 사이에서 우측에 인접하게 위치하고, 제3 전극(EL3)의 다른 영역과 부분적으로 중첩할 수 있다.
중간 뱅크(CT_BNK)의 형상은 상술한 실시예들에 한정되는 것은 아니며, 각 화소(PXL)의 화소 영역(PXA)에 토출된 잉크의 유동을 용이하게 제어할 수 있는 범위 내에서 다양한 형상으로 변경될 수 있다.
도 11a 내지 도 11i는 도 8a의 화소를 제조 방법에 따라 순차적으로 도시한 개략적인 단면도들이다.
도 11a 내지 도 11i에 있어서, 중복된 설명을 피하기 위하여 상술한 실시예와 상이한 점을 중심으로 설명한다.
도 5, 도 8a, 도 11a를 참조하면, 기판(SUB) 상에 화소 회로층(PCL)을 형성한다.
화소 회로층(PCL)은 버퍼층(BFL), 트랜지스터들(T), 스토리지 커패시터(Cst), 구동 전압 배선(DVL), 및 보호층(PSV)을 포함할 수 있다.
도 5, 도 8a, 도 11a, 및 도 11b를 참조하면, 보호층(PSV) 상에 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)을 형성한다. 보호층(PSV) 상에서 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4)은 서로 이격될 수 있다.
도 5, 도 8a, 도 11a 내지 도 11c를 참조하면, 제1 내지 제4 뱅크 패턴들(BNKP1, BNKP2, BNKP3, BNKP4) 상에 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)을 형성한다.
제1 전극(EL1)은 제1 뱅크 패턴(BNKP1) 상에 형성되고, 제2 전극(EL2)은 제2 뱅크 패턴(BNKP2) 상에 형성되고, 제3 전극(EL3)은 제3 뱅크 패턴(BNKP3) 상에 형성되며, 제4 전극(EL4)은 제4 뱅크 패턴(BNKP4) 상에 형성될 수 있다.
도 5, 도 8a, 도 11a 내지 도 11d를 참조하면, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)을 포함한 보호층(PSV) 상에 절연 물질층(INS1)을 형성한다. 절연 물질층(INS1)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 상기 절연 물질층(INS1)은 후속 공정에 의해 패터닝되어 제1 및 제3 전극들(EL1, EL3) 각각의 일 영역을 부분적으로 노출하는 제1 절연층(INS1)으로 제공될 수 있다. 이에, 제1 절연층(INS1)과 동일한 도면 부호를 절연 물질층(INS1)에 부여하였다.
연속하여, 절연 패턴(INSP)을 형성한다. 절연 패턴(INSP)은 제3 방향(DR3)으로 일정 수준 이상의 두께, 일 예로, 3㎛ 정도의 두께를 갖는 유기 재료를 포함한 유기 절연막으로 구성될 수 있다. 절연 패턴(INSP)은 각 화소(PXL)의 화소 영역(PXA)에 포함된 주변 영역(PPA)에 형성된다.
도 5, 도 8a, 도 11a 내지 도 11e를 참조하면, 절연 패턴(INSP)을 포함한 절연 물질층(INS1) 상에 뱅크(BNK) 및 중간 뱅크(CT_BNK)를 형성한다.
뱅크(BNK)는 절연 패턴(INSP) 상에 형성될 수 있고, 중간 뱅크(CT_BNK)는 각 화소(PXL)의 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2)의 사이 영역(A)에 위치하는 절연 물질층(INS1) 상에 형성될 수 있다. 뱅크(BNK)와 중간 뱅크(CT_BNK)는 동일 공정으로 형성되고 동일 물질을 포함할 수 있다.
뱅크(BNK)가 절연 패턴(INSP) 상에 형성됨에 따라 상기 뱅크(BNK)는 절연 물질층(INS1) 상에 형성된 중간 뱅크(CT_BNK)에 비하여 제3 방향(DR3)으로 보다 돌출된 구조를 가질 수 있다. 이에 따라, 절연 패턴(INSP)과 함께 뱅크(BNK)는 각 화소(PXL)의 발광 영역(EMA)으로 발광 소자들(LD)을 공급하는 단계에서 발광 소자들(LD)을 포함한 잉크가 인접 화소들(PXL)의 발광 영역(EMA)으로 유입되는 것을 방지하거나 각각의 발광 영역(EMA)에 일정량의 잉크가 공급되도록 제어하면서 상기 잉크의 공급 위치를 결정하는 구조물, 일 예로, 댐부(DMA)를 구현할 수 있다.
도 5, 도 8a, 도 11a 내지 도 11f를 참조하면, 뱅크(BNK)의 일 영역과 중간 뱅크(CT_BNK)의 일 영역에 발액 처리하여 발액층을 형성한다. 이때, 뱅크(BNK)의 일 영역은 뱅크(BNK)의 상면(B)일 수 있고, 중간 뱅크(CT_BNK)의 일 영역은 중간 뱅크(CT_BNK)의 상면(B)일 수 있다. 상면(B)을 제외한 뱅크(BNK)의 다른 영역, 절연 물질층(INS1), 및 상면(B)을 제외한 중간 뱅크(CT_BNK)의 다른 영역은 마스크 등에 의해 외부로 노출되지 않을 수 있다. 즉, 발액 처리 공정에서, 뱅크(BNK)의 상면(B)과 중간 뱅크(CT_BNK)의 상면(B)은 외부로 노출되고, 상기 뱅크(BNK)의 상면(B)과 상기 중간 뱅크(CT_BNK)의 상면(B)을 제외한 나머지 영역과 절연 물질층(INS1)은 외부로 노출되지 않을 수 있다.
발액 처리는, 일 예로, 뱅크(BNK)의 상면(B)과 중간 뱅크(CT_BNK)의 상면(B)에 플라즈마 조사를 수행함으로써 이루어질 수 있다. 예를 들어, 도입 가스에 불소 또는 불소화합물을 함유하는 가스를 사용하고, 불소 화합물 및 산소를 함유하는 감압 분위기 하 또는 대기압 분위기하에서 플라즈마 조사를 하는 감압 플라즈마처리나 대기압 플라즈마처리를 이용하여 뱅크(BNK)의 상면(B)과 중간 뱅크(CT_BNK)의 상면(B)에 발액 처리를 실시할 수 있다. 상술한 발액 처리로 인하여, 뱅크(BNK)의 상면(B)과 중간 뱅크(CT_BNK)의 상면(B)이 각각 발액성을 가질 수 있다. 즉, 뱅크(BNK)의 상면(B)과 중간 뱅크(CT_BNK)의 상면(B)은 불소, 즉, 플루오린(F)을 포함한 발액층을 포함할 수 있다.
발액 처리 공정에서 플라즈마가 조사되지 않은 뱅크(BNK)의 다른 영역, 일 예로, 뱅크(BNK)의 측면(C)과 중간 뱅크(CT_BNK)의 다른 영역, 일 예로, 중간 뱅크(CT_BNK)의 측면(C)은 발액성을 갖지 않고 친액 특성을 가질 수 있다. 또한, 절연 물질층(INS1) 또한 친액 특성을 가질 수 있다.
실시예에 따라, 뱅크(BNK)의 상면이 상기 마스크로 인해 외부로 노출되지 않을 경우, 중간 뱅크(CT_BNK)의 상면만이 상술한 발액 처리 공정에 의해 발액성을 가질 수도 있다. 또한, 다른 실시예에 따라, 중간 뱅크(CT_BNK)의 상면이 상기 마스크로 인해 외부로 노출되지 않을 경우, 뱅크(BNK)의 상면만이 상술한 발액 처리 공정에 의해 발액성을 가질 수도 있다. 즉, 뱅크(BNK)의 상면 및 중간 뱅크(CT_BNK)의 상면 중 적어도 하나가 상술한 발액 처리 공정에 의해 발액성을 갖거나 상기 뱅크(BNK)의 상면과 상기 중간 뱅크(CT_BNK)의 상면이 모두 상술한 발액 처리 공정에 의해 발액성을 가질 수 있다.
도 5, 도 8a, 도 11a 내지 도 11g를 참조하면, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각에 대응하는 정렬 신호를 인가하여 제1 방향(DR1)으로 인접한 두 전극들 사이에 전계를 형성한다.
이어, 인접한 두 전극들 사이에 전계가 형성된 상태에서 잉크젯 프린팅 방식 등을 이용하여 발광 소자들(LD)을 포함한 잉크를 화소들(PXL) 각각의 화소 영역(PXA)에 투입한다. 일 예로, 절연 물질층(INS1) 상에 적어도 두 개 이상의 잉크젯 노즐을 배치하고, 잉크젯 노즐을 통해 다수의 발광 소자들(LD)이 혼합된 잉크를 화소들(PXL) 각각의 화소 영역(PXA)에 투입할 수 있다. 발광 소자들(LD)을 상기 화소 영역(PXA)에 투입하는 방식이 상술한 실시예에 한정되는 것은 아니며, 발광 소자들(LD)을 투입하는 방식은 다양하게 변경될 수 있다.
상술한 바와 같이, 절연 패턴(INSP)과 함께 댐부(DAM)를 구현하는 뱅크(BNK)의 상면(B)이 발액성을 갖게 됨에 따라 잉크를 각각의 화소 영역(PXA)에 투입하는 단계에서 상기 잉크가 해당 화소(PXL) 이외에 다른 화소(PXL)(또는 인접한 화소(PXL))로 흐르는 현상이 방지될 수 있다. 즉, 뱅크(BNK)의 상면(B)에 발액성을 부여함으로써 발광 소자들(LD)을 포함한 잉크가 해당 화소(PXL)(또는 해당 화소(PXL)의 화소 영역(PXA))의 목적하는 영역 내에 정확하게 위치할 수 있다.
발광 소자들(LD)을 상기 화소 영역(PXA)에 투입할 경우, 제1 전극(EL1)과 제2 전극(EL2) 사이에 형성된 전계로 인해 적어도 하나 이상의 제1 발광 소자(LD1)의 자가 정렬이 유도될 수 있다. 이에 따라, 제1 전극(EL1)과 제2 전극(EL2) 사이에 제1 발광 소자(LD1)가 정렬될 수 있다. 또한, 발광 소자들(LD)을 상기 화소 영역(PXA)에 투입할 경우, 제3 전극(EL3)과 제4 전극(EL4) 사이에 형성된 전계로 인해 적어도 하나 이상의 제2 발광 소자(LD2)의 자가 정렬이 유도될 수 있다. 이에 따라, 제3 전극(EL3)과 제4 전극(EL4) 사이에 제2 발광 소자(LD2)가 정렬될 수 있다.
제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 사이에 발광 소자들(LD)이 자가 정렬된 이후, 잉크에 포함된 용매를 휘발시키거나 이외의 다른 방식으로 제거한다.
도 5, 도 8a, 도 11a 내지 도 11h를 참조하면, 발광 소자들(LD)이 각 화소(PXL)의 화소 영역(PXA)(또는 발광 영역(EMA))에 정렬된 이후, 발광 소자들(LD) 상에 각각 제2 절연층(INS2)을 형성한다. 제2 절연층(INS2)은 발광 소자들(LD) 각각의 일면(일 예로, 제3 방향(DR3)으로 상면)의 적어도 일부를 커버하여 발광 소자들(LD) 각각의 활성층(도 1의 '12' 참고)을 제외한 양 단부(EP1, EP2)를 외부로 노출할 수 있다. 제2 절연층(INS2)은 발광 소자들(LD)을 고정하여 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
제2 절연층(INS2)을 형성하는 공정, 또는 그 전후에 실시되는 식각 공정 등을 통해 절연 물질층(INS1)의 일부를 제거하여 제1 및 제3 전극들(EL1, EL3) 각각의 일 영역을 노출하도록 부분적으로 개구된 제1 절연층(INS1)을 형성한다.
각각의 화소(PXL)가 그에 인접한 화소들(PXL)로부터 독립적으로 또는 개별적으로 구동될 수 있도록 제1 및 제2 절연층들(INS1, INS2)을 형성하는 공정을 진행할 때 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각의 일부가 제거될 수 있다. 이에 따라, 각각의 화소(PXL)에 제공된 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은 동일한 화소 행 및/또는 동일한 화소 열에 위치한 인접한 화소들(PXL)에 제공된 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각과 전기적 및/또는 물리적으로 분리될 수 있다.
도 5, 도 8a, 도 11a 내지 도 11i를 참조하면, 제2 절연층(INS2) 상에 제1 및 제2 컨택 전극들(CNE1, CNE2)과 중간 전극(CTE)을 형성한다.
제1 컨택 전극(CNE1)은 제1 절연층(INS1), 제2 절연층(INS2), 제1 전극(EL2), 및 제1 발광 소자(LD1)의 제1 단부(EP1) 상에 각각 제공될 수 있다. 제1 컨택 전극(CNE1)은 제1 절연층(INS1)에 의해 노출된 제1 전극(EL1) 및 제1 발광 소자(LD1)의 제1 단부(EP1) 상에 직접 제공되어 제1 전극(EL1)과 제1 발광 소자(LD1)를 전기적으로 연결한다.
제2 컨택 전극(CNE2)은 제1 절연층(INS1), 제2 절연층(INS2), 제3 전극(EL3), 및 제2 발광 소자(LD2)의 제2 단부(EP2) 상에 각각 제공될 수 있다. 제2 컨택 전극(CNE2)은 제1 절연층(INS1)에 의해 노출된 제3 전극(EL3) 및 제2 발광 소자(LD2)의 제2 단부(EP2) 상에 직접 제공되어 제3 전극(EL3)과 제2 발광 소자(LD2)를 전기적으로 연결할 수 있다.
중간 전극(CTE)은 제1 중간 전극(CTE1)과 제2 중간 전극(CTE2)을 포함할 수 있다.
제1 중간 전극(CTE1)은 제2 전극(EL2) 상의 제1 절연층(INS1) 상에 제공되며 제2 전극(EL2)과 전기적으로 절연될 수 있다. 제2 중간 전극(CTE2)은 제4 전극(EL4) 상의 제1 절연층(INS1) 상에 제공되며 제4 전극(EL4)과 전기적으로 절연될 수 있다.
연속하여, 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 중간 전극(CTE) 상에 제3 절연층(INS3)을 형성한다. 제3 절연층(INS3)은 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 중간 전극(CTE)을 전체적으로 커버하여 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 중간 전극(CTE)을 보호할 수 있다.
도 12는 잉크 미토출 영역을 포함한 화소들을 구비한 표시 장치의 일 영역을 나타낸 이미지이고, 도 13a 및 도 13b는 본 발명의 일 실시예에 따른 화소의 제조 방법을 나타낸 평면도들이며, 도 14a는 도 13a의 Ⅲ ~ Ⅲ'선에 따른 단면도이고, 도 14b는 도 13b의 Ⅳ ~ Ⅳ'선에 따른 단면도이다.
도 13a 내지 도 14b는 도 5의 화소(PXL)를 제조하는 단계 중, 발광 소자들(LD)의 공급 단계를 나타낸 것이다.
편의를 위하여, 도 14a 및 도 14b에서는 화소 회로층(PCL)에 포함된 구성들에 대해서 도시를 생략하였다.
도 12 내지 도 14b를 참조하면, 화소 회로층(PCL), 제1 내지 제4 정렬 배선들(AL1, AL2, AL3, AL4), 제1 절연층(INS1), 뱅크(BNK), 및 중간 뱅크(CT_BNK)를 포함한 기판(SUB) 상의 각 화소(PXL)의 화소 영역(PXA)에 발광 소자들(LD)을 공급(투입)한다.
이때, 제1 내지 제4 정렬 배선들(AL1, AL2, AL3, AL4)은 화소(PXL)의 소정 직렬 단에 대응하는 개별 전극들로 분리되기 이전에, 각각의 정렬 배선의 형태로 제공될 수 있다. 일 예로, 발광 소자들(LD)의 정렬 이후 공정에서 일부가 제거되는 제1 전극(EL1)은 발광 소자들(LD)의 정렬 이전에 제1 정렬 배선(AL1)의 형태로 제공될 수 있다. 발광 소자들(LD)의 정렬 이후 공정에서 일부가 제거되는 제2 전극(EL2)은 발광 소자들(LD)의 정렬 이전에 제2 정렬 배선(AL2)의 형태로 제공될 수 있다. 발광 소자들(LD)의 정렬 이후 공정에서 일부가 제거되는 제3 전극(EL3)은 발광 소자들(LD)의 정렬 이전에 제3 정렬 배선(AL3)의 형태로 제공될 수 있다. 발광 소자들(LD)의 정렬 이후 공정에서 일부가 제거되는 제4 전극(EL4)은 발광 소자들(LD)의 정렬 이전에 제4 정렬 배선(AL4)의 형태로 제공될 수 있다.
일 실시예에 있어서, 잉크젯 프린팅 방식을 통해 각각의 화소 영역(PXA)에 발광 소자들(LD)을 공급(또는 투입)할 수 있다. 예를 들어, 화소 회로층(PCL), 제1 절연층(INS1), 제1 내지 제4 정렬 배선들(AL1, AL2, AL3, AL4), 절연 패턴(INSP), 뱅크(BNK), 및 중간 뱅크(CT_BNK)를 포함한 기판(SUB) 상부에 각 화소 영역(PXA)에 제1 및 제2 노즐들(120a, 120b)이 적절히 위치하도록 잉크젯 헤드 유닛(IJH)을 배치할 수 있다. 여기서, 잉크젯 헤드 유닛(IJH)은 프린트 헤드(110), 프린트 헤드(110)의 저면에 위치하는 제1 및 제2 노즐들(120a, 120b)을 포함할 수 있다. 프린트 헤드(110)는 일 방향을 따라 연장된 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 프린트 헤드(110)는 연장 방향을 따라 형성된 내부관(130)을 포함할 수 있다. 제1 및 제2 노즐들(120a, 120b)은 잉크젯 헤드(110)의 내부관(130)에 연결될 수 있다. 내부관(130)에는 용매(SLV)와 용매(SLV) 내에 포함된(또는 분산된) 복수 개의 발광 소자들(LD)을 포함한 잉크(INK)가 공급되고, 잉크(INK)는 내부관(130)을 따라 흐르다가 제1 및 제2 노즐들(120a, 120b) 각각을 통해 분사(또는 토출)될 수 있다. 제1 및 제2 노즐들(120a, 120b)을 통해 분사된 잉크(INK)는 각 화소 영역(PXA)의 제1 절연층(INS1)으로 공급될 수 있다. 제1 및 제2 노즐들(120a, 120b)을 통해 잉크(INK)의 분사량은 해당 노즐에 인가되는 신호에 따라 조절될 수 있다.
일 실시예에 있어서, 제1 노즐(120a)은 각 화소 영역(PXA)의 상단부(또는 상측)에 대응될 수 있고 제2 노즐(120b)은 해당 화소 영역(PXA)의 하단부(또는 하측)에 대응될 수 있다. 이때, 제2 노즐(120b)에서 잉크(INK)가 분사되지 않고 제1 노즐(120a)에서만 잉크(INK)가 분사되는 경우 해당 화소 영역(PXA)의 상단부에만 잉크(INK)가 공급되고 상기 화소 영역(PXA)의 하단부에는 잉크(INK)가 공급되지 않을 수 있다. 다시 말해, 상기 화소 영역(PXA)은 잉크(INK)가 토출되지 않은 미토출 영역(NJP)을 포함할 수 있다. 미토출 영역(NJP)은 발광 소자들(LD)이 위치하지 않는 상기 화소 영역(PXA)의 일 영역일 수 있다. 미토출 영역(NJP)을 포함한 화소 영역(PXA)에 제공된(또는 마련된) 화소(PXL)는 광이 발생하지 않는 불량 화소(PXL)로 인식될 수 있다. 여기서, 불량 화소(PXL)는 암점으로 인식되는 화소일 수 있다. 특히, 도 12에 도시된 바와 같이, 표시 영역(DA)에서 동일한 화소 행에 포함된 화소들(PXL)이 미토출 영역(NJP)을 포함하는 경우, 수평 방향으로 라인 형태의 암점 불량이 발생하거나 미토출 영역(NJP)을 포함한 화소들(PXL)과 그에 인접한 화소들(PXL) 사이에서 휘도 차이에 따른 불량이 발생할 수 있다.
이때, 앞서 설명한 바와 같이, 뱅크(BNK)의 측면(C)과 중간 뱅크(CT_BNK)의 측면(C)은 발액 처리되지 않아 친액 특성(일 예로, 물 등을 포함한 액체가 다른 물질에 용이하게 결합하기 쉬운 특성)을 가질 수 있다. 이 경우, 상기 화소 영역(PXA)의 상단부에만 토출된 잉크(INK)는 뱅크(BNK)의 측면(C)과 중간 뱅크(CT_BNK)의 측면(C)으로 자발적으로 이동하여 상기 화소 영역(PXA)의 미토출 영역(NJP)으로 젖어 분산되거나 퍼질 수 있다. 이에 따라, 상기 화소 영역(PXA)에 전체적으로 발광 소자들(LD)을 포함한 잉크(INK)가 고르게 퍼질 수 있다. 일 실시예에 있어서, 중간 뱅크(CT_BNK)는 상기 화소 영역(PXA)의 상단부에만 토출된 잉크(INK)를 상기 화소 영역(PXA)의 하단부로 더욱 퍼지게하는 액적 퍼짐 제어 부재일 수 있다.
상술한 실시예에 따른 표시 장치는, 화소 영역(PXA)의 일 영역에만 잉크(INK)가 토출되더라도 친액 특성을 부여한 뱅크(BNK)의 일 영역(일 예로, 측면(C))과 중간 뱅크(CT_BNK)의 일 영역(일 예로, 측면(C))에 의해 상기 잉크(INK)가 상기 화소 영역(PXA)의 다른 영역으로 퍼지게 제어함으로써 상기 화소 영역(PXA)에서 잉크(INK)가 미토출되는 영역을 줄일 수 있다. 이에 따라, 상기 화소 영역(PXA)에 걸쳐 발광 소자들(LD)이 고르게 분포하여 발광 소자들(LD)이 위치하지 않음에 따른 암점 불량 등이 최소화될 수 있다.
도 15는 본 발명의 다른 실시예에 따른 화소를 개략적으로 도시한 평면도이며, 도 16은 도 15의 Ⅴ ~ Ⅴ'선에 따른 단면도이다.
도 15 및 도 16에 도시된 화소(PXL)는, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)이 화소 회로층(PCL) 상에 직접 배치되는 점을 제외하고는 도 5 및 도 8a에 도시된 화소와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
이에, 도 15 및 도 16의 화소와 관련하여, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다.
도 15 및 도 16을 참조하면, 화소(PXL)는 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)을 포함할 수 있다.
표시 소자층(DPL)은 제1 내지 제4 전극들(EL1, EL2, EL3, EL4), 절연 패턴(INSP), 뱅크(BNK), 중간 뱅크(CT_BNK), 발광 소자들(LD), 제1 및 제2 컨택 전극들(CNE1, CNE2), 중간 전극(CTE), 제1 내지 제3 절연층들(INS1, INS2, INS3)을 포함할 수 있다.
제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은 화소 회로층(PCL) 상에 직접 배치될 수 있다. 일 예로, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)은 화소 회로층(PCL)의 보호층(PSV) 상에 직접 배치될 수 있다. 이 경우, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)은 발광 소자들(LD)에서 방출된 광을 표시 장치의 화상 표시 방향으로 진행되도록 하기 위하여 일정 수준 이상의 반사율을 갖는 도전성 물질(또는 재료)로 구성될 수 있다. 이 경우, 제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은 단독으로 발광 소자들(LD)에서 방출된 광을 표시 장치의 화상 표시 방향으로 유도하는 반사 부재로 활용될 수 있다.
중간 뱅크(CT_BNK)는 각 화소(PXL)의 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2) 사이에 위치하며, 제2 및 제3 전극들(EL2, EL3)과 부분적으로 중첩할 수 있다. 일 예로, 중간 뱅크(CT_BNK)는 제2 전극(EL2)의 적어도 일 영역 및 제3 전극(EL3)의 적어도 일 영역 상에 제공되어 상기 제2 및 제3 전극들(EL2, EL3)과 부분적으로 중첩할 수 있다.
상술한 바와 같이 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)이 화소 회로층(PCL) 상에 직접 배치되는 경우, 뱅크(BNK)와 중간 뱅크(CT_BNK)는 반사 물질을 포함하도록 구성될 수 있다. 이에 따라, 발광 소자들(LD)의 양 단부(EP1, EP2)에서 제1 방향(DR1)으로 진행되는 광의 일부는 뱅크(BNK)와 중간 뱅크(CT_BNK)에 의해 반사되어 표시 장치의 화상 표시 방향으로 진행될 수 있다.
제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각이 화소 회로층(PCL) 상에 직접 배치되는 경우, 발광 소자들(LD)과 그 상부에 위치할 수 있는 광 변환 패턴층(도 9의 'LCP' 참고) 사이의 간격이 줄어들 수 있다. 이에 따라, 발광 소자들(LD)에서 방출된 광이 손실없이 광 변환 패턴층(LCP)으로 집중될(또는 진행할) 수 있다. 이 경우, 광 변환 패턴층(LCP)으로 보다 많은 양의 광이 유입되어 상기 광 변환 패턴층(LCP)에서 최종적으로 방출되는 광의 양(또는 세기)이 증가하여 각 화소(PXL)의 출광 효율이 더욱 향상될 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 화소를 개략적으로 도시한 평면도이며, 도 18은 도 17의 화소에 포함된 뱅크, 중간 뱅크, 제1 내지 제4 전극들만을 개략적으로 도시한 평면도이다.
도 17 및 도 18의 화소와 관련하여, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 발명에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 나타낸다.
도 17 및 도 18을 참조하면, 각각의 화소(PXL)는 기판(SUB) 상에 마련된 화소 영역(PXA)에 제공 및/또는 형성될 수 있다. 화소 영역(PXA)은 발광 영역(EMA) 및 주변 영역(PPA)을 포함할 수 있다. 일 실시예에 있어서, 발광 영역(EMA)은 제1 서브 발광 영역(SEMA1)과 제2 서브 발광 영역(SEMA2)을 포함할 수 있다. 제1 서브 발광 영역(SEMA1)은 제1 방향(DR1)으로 서로 인접하게 위치한 제1-1 서브 발광 영역(SEMA1_1)과 제1-2 서브 발광 영역(SEMA1_2)을 포함할 수 있다. 제2 서브 발광 영역(SEMA2)은 제1 방향(DR1)으로 서로 인접하게 위치한 제2-1 서브 발광 영역(SEMA2_1)과 제2-2 서브 발광 영역(SEMA2_2)을 포함할 수 있다.
각각의 화소(PXL)는 주변 영역(PPA)에 위치한 뱅크(BNK)를 포함할 수 있다.
뱅크(BNK)는 해당 화소(PXL)와 그에 인접한 인접 화소들(PXL) 각각의 화소 영역(PXA) 또는 발광 영역(EMA)을 정의(또는 구획)하는 구조물로서, 일 예로, 화소 정의막일 수 있다. 일 예로, 각각의 화소(PXL)가 마련되는 화소 영역(PXA)은 뱅크(BNK)에 의해 구획되는 4개의 서브 발광 영역들을 포함할 수 있다. 여기서, 4개의 서브 발광 영역은 제1-1 서브 발광 영역(SEMA1_1), 제1-2 서브 발광 영역(SEMA1_2), 제2-1 서브 발광 영역(SEMA2_1), 및 제2-2 서브 발광 영역(SEMA2_2)을 포함할 수 있다.
뱅크(BNK)는 해당 화소(PXL)의 화소 영역(PXA)에서 뱅크(BNK)의 하부에 위치한 구성들을 노출하는 적어도 하나 이상의 개구를 포함할 수 있다. 일 예로, 뱅크(BNK)는 해당 화소(PXL)의 화소 영역(PXA)에서 상기 뱅크(BNK)의 하부에 위치한 구성들을 노출하는 제1 내지 제4 개구들(OP1, OP2, OP3, OP4)를 포함할 수 있다. 제1 개구(OP1)는 제1 방향(DR1)으로 서로 인접하게 위치한 제1-1 개구(OP1_1)와 제1-2 개구(OP1_2)를 포함할 수 있고, 제2 개구(OP2)는 제1 방향(DR1)으로 서로 인접하게 위치한 제2-1 개구(OP2_1)와 제2-2 개구(OP2_2)를 포함할 수 있다.
일 실시예에 있어서, 각 화소(PXL)의 발광 영역(EMA)과 뱅크(BNK)의 제1 및 제2 개구들(OP1, OP2)은 서로 대응될 수 있다. 일 예로, 각 화소(PXL)의 제1-1 서브 발광 영역(SEMA1_1)은 뱅크(BNK)의 제1-1 개구(OP1_1)에 대응될 수 있고, 해당 화소(PXL)의 제1-2 서브 발광 영역(SEMA1_2)은 뱅크(BNK)의 제1-2 개구(OP1_2)에 대응될 수 있고, 해당 화소(PXL)의 제2-1 서브 발광 영역(SEMA2_1)은 뱅크(BNK)의 제2-1 개구(OP2_1)에 대응될 수 있으며, 해당 화소(PXL)의 제2-2 서브 발광 영역(SEMA2_2)은 뱅크(BNK)의 제2-2 개구(OP2_2)에 대응될 수 있다.
상기 화소 영역(PXA)에서, 뱅크(BNK)의 제3 개구(OP3)는 제1 및 제2 개구들(OP1, OP2)로부터 이격되어 위치하며, 상기 화소 영역(PXA)의 하측에 위치할 수 있다.
도면에 직접적으로 도시하지 않았으나, 각각의 화소(PXL)는 주변 영역(PXA)에 위치한 절연 패턴(도 5의 'INSP' 참고)을 포함할 수 있다. 절연 패턴(INSP)은 뱅크(BNK)의 하부에 배치되어 상기 뱅크(BNK)를 지지할 수 있다. 절연 패턴(INSP)은 뱅크(BNK)와 함께 댐부(DAM)를 구현할 수 있다.
각각의 화소(PXL)는 제1 방향(DR1)으로 서로 이격된 제1 전극(EL1), 제2 전극(EL2), 제3 전극(EL3), 및 제4 전극(EL4)을 포함할 수 있다.
제1 내지 제4 전극들(EL1, EL2, EL3, EL4) 각각은 각각의 화소(PXL)의 화소 영역(PXA) 내에서 동일한 열에 위치한 2개의 전극들을 포함할 수 있다. 일 예로, 제1 전극(EL1)은 동일한 열에 위치하며 서로 이격되어 마주보는 제1-1 전극(EL1_1)과 제1-2 전극(EL1_2)을 포함할 수 있고, 제2 전극(EL2)은 동일한 열에 위치하며 서로 이격되어 마주보는 제2-1 전극(EL2_1)과 제2-2 전극(EL2_2)을 포함할 수 있고, 제3 전극(EL3)은 동일한 열에 위치하며 서로 이격되어 마주보는 제3-1 전극(EL3_1)과 제3-2 전극(EL3_2)을 포함할 수 있으며, 제4 전극(EL4)은 동일한 열에 위치하며 서로 이격되어 마주보는 제4-1 전극(EL4_1) 및 제4-2 전극(EL4_2)을 포함할 수 있다.
제1-1 전극(EL1_1), 제2-1 전극(EL2_1), 제3-1 전극(EL3_1), 및 제4-1 전극(EL4_1)은 해당 화소(PXL)의 제1 서브 발광 영역(SEMA1)에 위치할 수 있다. 일 예로, 제1-1 전극(EL1_1)과 제2-1 전극(EL2_1)은 제1 서브 발광 영역(SEMA1)의 제1-1 서브 발광 영역(SEMA1_1)에 위치할 수 있고, 제3-1 전극(EL3_1)과 제4-1 전극(EL4_1)은 제1 서브 발광 영역(SEMA1)의 제1-2 서브 발광 영역(SEMA1_2)에 위치할 수 잇다.
제1-2 전극(EL1_2), 제2-2 전극(EL2_2), 제3-2 전극(EL3_2), 및 제4-2 전극(EL4_2)은 해당 화소(PXL)의 제2 서브 발광 영역(SEMA2)에 위치할 수 있다. 일 예로, 제1-2 전극(EL1_2)과 제2-2 전극(EL2_2)은 제2 서브 발광 영역(SEMA2)의 제2-1 서브 발광 영역(SEMA2_1)에 위치할 수 있고, 제3-2 전극(EL3_2)과 제4-2 전극(EL4_2)은 제2 서브 발광 영역(SEMA2)의 제2-2 서브 발광 영역(SEMA2_2)에 위치할 수 있다.
제1-1 내지 제4-1 전극들(EL1_1, EL2_1, EL3_1, EL4_1) 각각의 단부와 제1-2 내지 제4-2 전극들(EL1_2, EL2_2, EL3_2, EL4_2) 각각의 일 단부는 뱅크(BNK)의 제3 단부(OP3) 내에 위치할 수 있다. 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)은, 발광 소자들(LD)의 정렬 이후 제3 개구(OP3)에서 다른 전극들(일 예로, 제2 방향(DR2)으로 인접한 인접 화소(PXL)의 전극들)로부터 분리될 수 있다. 즉, 뱅크(BNK)의 제3 개구(OP3)는 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)에 대한 분리 공정을 위해 구비될 수 있다.
또한, 제1-1 내지 제4-1 전극들(EL1_1, EL2_1, EL3_1, EL4_1) 각각의 단부와 제1-2 내지 제4-2 전극들(EL1_2, EL2_2, EL3_2, EL4_2) 각각의 다른 단부는 뱅크(BNK)의 제4 개구(OP4) 내에 위치할 수 있다. 제1-1 내지 제4-1 전극들(EL1_1, EL2_1, EL3_1, EL4_1) 각각과 제1-2 내지 제4-2 전극들(EL1_2, EL2_2, EL3_2, EL4_2) 각각은 발광 소자들(LD)의 정렬 이후 제4 개구(OP4)에서 서로 분리되어 각 화소(PXL)의 발광 유닛(도 4의 'EMU' 참고)을 4개의 직렬 단으로 구성되게 할 수 있다. 일 실시예에 있어서, 뱅크(BNK)의 제4 개구(OP4)는 해당 화소(PXL)의 발광 영역(EMA)의 면적 중심에 대응할 수 있다.
제1 서브 발광 영역(SEMA1)에서, 제1-1 내지 제4-1 전극들(EL1_1, EL2_1, EL3_1, EL4_1) 각각은 제1 방향(DR1)을 따라 인접한 전극과 이격되게 배치될 수 있다. 일 예로, 제1-1 전극(EL1_1)은 제2-1 전극(EL2_1)과 이격되게 배치될 수 있고, 제2-1 전극(EL2_1)은 제3-1 전극(EL3_1)과 이격되게 배치될 수 있으며, 제3-1 전극(EL3_1)은 제4-1 전극(EL4_1)과 이격되게 배치될 수 있다. 제1-1 전극(EL1_1)과 제2-1 전극(EL2_1) 사이, 제2-1 전극(EL2_1)과 제3-1 전극(EL3_1) 사이, 및 제3-1 전극(EL3_1)과 제4-1 전극(EL4_1) 사이는 서로 동일할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1-1 전극(EL1_1)과 제2-1 전극(EL2_1) 사이, 제2-1 전극(EL2_1)과 제3-1 전극(EL3_1) 사이, 및 제3-1 전극(EL3_1)과 제4-1 전극(EL4_1) 사이는 서로 상이할 수도 있다.
제2 서브 발광 영역(SEMA2)에서, 제1-2 내지 제4-2 전극들(EL1_2, EL2_2, EL3_2, EL4_2) 각각은 제1 방향(DR1)을 따라 인접한 전극과 이격되게 배치될 수 있다. 일 예로, 제1-2 전극(EL1_2)은 제2-2 전극(EL2_2)과 이격되게 배치될 수 있고, 제2-2 전극(EL2_2)은 제3-2 전극(EL3_2)과 이격되게 배치될 수 있으며, 제3-2 전극(EL3_2)은 제4-2 전극(EL4_2)과 이격되게 배치될 수 있다. 제1-2 전극(EL1_2)과 제2-2 전극(EL2_2) 사이, 제2-2 전극(EL2_2)과 제3-2 전극(EL3_2) 사이, 및 제3-2 전극(EL3_2)과 제4-2 전극(EL4_2) 사이는 서로 동일할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1-2 전극(EL1_2)과 제2-2 전극(EL2_2) 사이, 제2-2 전극(EL2_2)과 제3-2 전극(EL3_2) 사이, 및 제3-2 전극(EL3_2)과 제4-2 전극(EL4_2) 사이는 서로 상이할 수도 있다.
제1 내지 제4 전극들(EL1, EL2, EL3, EL4)은 발광 소자들(LD) 각각에서 방출되는 광을 표시 장치의 화상 표시 방향(일 예로, 정면 방향)으로 진행되도록 하기 위하여 일정한 반사율을 갖는 재료로 구성될 수 있다. 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)은 일정한 반사율을 갖는 도전성 물질로 구성될 수 있다.
제1-1 전극(EL1_1), 제2-1 전극(EL2_1), 제3-1 전극(EL3_1), 및 제4-1 전극(EL4_1)은 뱅크(BNK)의 제4 개구(OP4)를 기준으로 제1-2 전극(EL1_2), 제2-2 전극(EL2_2), 제3-2 전극(EL3_2), 및 제4-2 전극(EL4_2)과 각각 대칭되므로, 제1-1 전극(EL1_1), 제2-1 전극(EL2_1), 제3-1 전극(EL3_1), 및 제4-1 전극(EL4_1)을 중심으로 설명하기로 한다.
제1-1 전극(EL1_1)은 제1 서브 발광 영역(SEMA1)에서 제2-1 전극(EL2_1)을 향해 제1 방향(DR1)으로 굴곡진 형상을 가질 수 있다. 제1-1 전극(EL1_1)의 굴곡진 형상은, 제1 서브 발광 영역(SEMA1)에서 제1-1 전극(EL1_1)과 제2-1 전극(EL2_1) 사이의 간격을 일정 간격으로 유지하기 위하여 제공될 수 있다. 유사하게 제4-1 전극(EL4_1)은 제1 서브 발광 영역(SEMA1)에서 제3-1 전극(EL3_1)을 향해 제1 방향(DR1)으로 굴곡진 형상을 가질 수 있다. 제4-1 전극(EL4_1)의 굴곡진 형상은, 제1 서브 발광 영역(SEMA1)에서 제3-1 전극(EL3_1)과 제4-1 전극(EL4_1) 사이의 간격을 일정 간격으로 유지하기 위하여 제공될 수 있다. 다만, 제1-1 전극(EL1_1) 및 제4-1 전극(EL4_1)의 형상이 이에 한정되는 것은 아니다. 실시예에 따라, 제1-1 전극(EL1_1) 및 제4-1 전극(EL4_1)은, 굴곡진 형상 대신, 도 5를 참조하여 설명한 돌출부를 포함할 수도 있다. 또한, 다른 실시예에 따라, 제1-1 전극(EL1_1) 및 제4-1 전극(EL4_1)은 제1 방향(DR1)으로 일정한 폭을 가지며 제2 방향(DR2)으로 연장된 바(bar) 형상으로 제공될 수도 있다.
제1-1 전극(EL1_1)은 제1 컨택 홀(CH1)을 통해 도 4를 참고하여 설명한 제1 트랜지스터(T1)와 연결되고, 제3-1 전극(EL3_1)은 제2 컨택 홀(CH2)을 통해 도 4를 참조하여 설명한 제2 구동 전원(VSS)(또는 제2 전원 라인(PL2))에 연결될 수 있다. 일 실시예에 있어서, 제1-1 전극(EL1_1)은 각 화소(PXL)의 발광 유닛(EMU)의 애노드일 수 있고, 제3-1 전극(EL3_1)은 해당 화소(PXL)의 발광 유닛(EMU)의 캐소드일 수 있다.
제1-1 전극(EL1_1), 제2-1 전극(EL2_1), 제3-1 전극(EL3_1), 제4-1 전극(EL4_1), 제1-2 전극(EL1_2), 제2-2 전극(EL2_2), 제3-2 전극(EL3_2), 및 제4-2 전극(EL4_2) 각각의 구조(일 예로, 단일막 또는 다중막 구조)는, 도 5 및 도 8a를 참고하여 설명한 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)의 구조와 실질적으로 동일하거나 유사할 수 있다.
각각의 화소(PXL)는 제1-1 전극(EL1_1), 제2-1 전극(EL2_1), 제3-1 전극(EL3_1), 제4-1 전극(EL4_1), 제1-2 전극(EL1_2), 제2-2 전극(EL2_2), 제3-2 전극(EL3_2), 및 제4-2 전극(EL4_2) 각각의 일 영역과 중첩하는 뱅크 패턴(BNKP)을 포함할 수 있다. 뱅크 패턴(BNKP)은 제1-1 전극(EL1_1)의 일 영역과 중첩하는 제1 뱅크 패턴(BNKP), 제2-1 전극(EL2_1)의 일 영역과 중첩하는 제2 뱅크 패턴(BNKP), 제3-1 전극(EL3_1)의 일 영역과 중첩하는 제3 뱅크 패턴(BNKP), 제4-1 전극(EL4_1)의 일 영역과 중첩하는 제4 뱅크 패턴(BNKP), 제1-2 전극(EL1_2)의 일 영역과 중첩하는 제5 뱅크 패턴(BNKP), 제2-2 전극(EL2_2)의 일 영역과 중첩하는 제6 뱅크 패턴(BNKP), 제3-2 전극(EL3_2)의 일 영역과 중첩하는 제7 뱅크 패턴(BNKP), 및 제4-2 전극(EL4_2)의 일 영역과 중첩하는 제8 뱅크 패턴(BNKP)을 포함할 수 잇다.
제1 뱅크 패턴(BNKP), 제2 뱅크 패턴(BNKP), 제3 뱅크 패턴(BNKP), 제4 뱅크 패턴(BNKP), 제5 뱅크 패턴(BNKP), 제6 뱅크 패턴(BNKP), 제7 뱅크 패턴(BNKP), 및 제8 뱅크 패턴(BNKP)은 각 화소(PXL)의 발광 영역(EMA)에서 서로 이격되어 배치되며, 제1-1 전극(EL1_1), 제2-1 전극(EL2_1), 제3-1 전극(EL3_1), 제4-1 전극(EL4_1), 제1-2 전극(EL1_2), 제2-2 전극(EL2_2), 제3-2 전극(EL3_2), 및 제4-2 전극(EL4_2) 각각의 일 영역을 상부 방향으로 돌출시킬 수 있다.
한편, 도 17에서 제1 뱅크 패턴(BNKP), 제2 뱅크 패턴(BNKP), 제3 뱅크 패턴(BNKP), 및 제4 뱅크 패턴(BNKP)은 제5 뱅크 패턴(BNKP), 제6 뱅크 패턴(BNKP), 제7 뱅크 패턴(BNKP), 및 제8 뱅크 패턴(BNKP)과 각각 분리된 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 뱅크 패턴(BNKP)은 제5 뱅크 패턴(BNKP)과 일체로 형성되고, 제4 뱅크 패턴(BNKP)은 제8 뱅크 패턴(BNKP)과 일체로 형성될 수도 있다.
화소(PXL)는 복수의 발광 소자들(LD)을 포함할 수 있다. 발광 소자들(LD)은 제1 발광 소자(LD1), 제2 발광 소자(LD2), 제3 발광 소자(LD3), 및 제4 발광 소자(LD4)를 포함할 수 있다.
제1 발광 소자(LD1)는 각 화소(PXL)의 제1-1 서브 발광 영역(SEMA1_1)에서 제1-1 전극(EL1_1)과 제2-1 전극(EL2_1) 사이에 배치될 수 있다. 제1 발광 소자(LD1)의 제1 단부(EP1)는 제1-1 전극(EL1_1)과 마주하며, 제1 발광 소자(LD1)의 제2 단부(EP2)는 제2-1 전극(EL2_1)과 마주할 수 있다. 제1 발광 소자(LD1)가 복수 개로 제공되는 경우, 복수의 제1 발광 소자들(LD1)은 제1-1 전극(EL1_1) 및 제2-1 전극(EL2_1) 사이에 상호 병렬로 연결되고, 제1 직렬 단을 구성할 수 있다.
제2 발광 소자(LD2)는 해당 화소(PXL)의 제2-1 서브 발광 영역(SEMA2_1)에서 제1-2 전극(EL1_2)과 제2-2 전극(EL2_2) 사이에 배치될 수 있다. 제2 발광 소자(LD2)의 제1 단부(EP1)는 제1-2 전극(EL1_2)과 마주하며, 제2 발광 소자(LD2)의 제2 단부(EP2)는 제2-2 전극(EL2_2)과 마주할 수 있다. 제2 발광 소자(LD2)가 복수 개로 제공되는 경우, 복수의 제2 발광 소자들(LD2)은 제1-2 전극(EL1_2) 및 제2-2 전극(EL2_2) 사이에 상호 병렬로 연결되고, 제2 직렬 단을 구성할 수 있다.
제3 발광 소자(LD3)는 해당 화소(PXL)의 제2-2 서브 발광 영역(SEMA2_2)에서 제3-2 전극(EL3_2)과 제4-2 전극(EL4_2) 사이에 배치될 수 있다. 제3 발광 소자(LD3)의 제1 단부(EP1)는 제4-2 전극(EL4_2)과 마주하며, 제3 발광 소자(LD3)의 제2 단부(EP2)는 제3-2 전극(EL3_2)과 마주할 수 있다. 제3 발광 소자(LD3)가 복수 개로 제공되는 경우, 복수의 제3 발광 소자들(LD3)은 제3-2 전극(EL3_2) 및 제4-2 전극(EL4_2) 사이에서 상호 병렬 연결되고, 제3 직렬 단을 구성할 수 있다.
제4 발광 소자(LD4)는 해당 화소(PXL)의 제1-2 서브 발광 영역(SEMA1_2)에서 제3-1 전극(EL3_1)과 제4-1 전극(EL4_1) 사이에 배치될 수 있다. 제4 발광 소자(LD4)의 제1 단부(EP1)는 제4-1 전극(EL4_1)과 마주하며, 제4 발광 소자(LD4)의 제2 단부(EP2)는 제3-1 전극(EL3_1)과 마주할 수 있다. 제4 발광 소자(LD4)가 복수 개로 제공되는 경우, 복수의 제4 발광 소자들(LD4)은 제3-1 전극(EL3_1) 및 제4-1 전극(EL4_1) 사이에서 상호 병렬 연결되고, 제4 직렬 단을 구성할 수 있다.
실시예에 따라, 제1 발광 소자(LD1), 제2 발광 소자(LD2), 제3 발광 소자(LD3), 및 제4 발광 소자(LD4) 각각은 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 다이오드일 수 있다. 예를 들어, 제1 발광 소자(LD1), 제2 발광 소자(LD2), 제3 발광 소자(LD3), 및 제4 발광 소자(LD4) 각각은, 도 1에 도시된 발광 소자(LD)일 수 있다.
실시예에 따라, 각각의 화소(PXL)는 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 제1 중간 전극(CTE1), 제2 중간 전극(CTE2), 및 제3 중간 전극(CTE3)을 포함할 수 있다.
제1 컨택 전극(CNE1)은, 제1 발광 소자(LD1)의 제1 단부(EP1) 및 이에 대응하는 제1-1 전극(EL1_1)의 적어도 일 영역 상에 형성되어, 제1 발광 소자(LD1)의 제1 단부(EP1)를 제1-1 전극(EL1_1)에 물리적 및/또는 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2)은, 제4 발광 소자(LD4)의 제2 단부(EP2) 및 이에 대응하는 제3-1 전극(EL3_1)의 적어도 일 영역 상에 형성되어, 제4 발광 소자(LD4)의 제2 단부(EP2)를 제3-1 전극(EL3_1)에 물리적 및/또는 전기적으로 연결할 수 있다.
제1 중간 전극(CTE1)은 제2 방향(DR2)으로 연장하는 제1-1 중간 전극(CTE1_1) 및 제1-2 중간 전극(CTE1_2)을 포함할 수 있다. 제1-1 중간 전극(CTE1_1)은 제1 발광 소자(LD1)의 제2 단부(EP2) 및 이에 대응하는 제2-1 전극(EL2_1)의 적어도 일 영역 상에 형성될 수 있다. 제1 중간 전극(CTE1)은 제2-1 전극(EL2_1)(또는, 제1-1 중간 전극(CTE1_1))으로부터 제1-2 전극(EL1_2)(또는, 제1-2 중간 전극(CTE1_2))까지 연장하며, 제1-2 중간 전극(CTE1_2)은 제2 발광 소자(LD2)의 제1 단부(EP1) 및 이에 대응하는 제1-2 전극(EL1_2)의 적어도 일 영역 상에 형성될 수 있다. 제1 중간 전극(CTE1)은 제1 발광 소자(LD1)의 제2 단부(EP2) 및 제2 발광 소자(LD2)의 제1 단부(EP1)를 전기적으로 연결할 수 있다. 즉, 제1 중간 전극(CTE1)은 제1 직렬 단과 제2 직렬 단을 연결하는 제1 브릿지 전극(또는 제1 연결 전극)일 수 있다.
제2 중간 전극(CTE2)은 제2 방향(DR2)으로 연장하는 제2-1 중간 전극(CTE2_1) 및 제2-2 중간 전극(CTE2_2)을 포함할 수 있다. 제2-1 중간 전극(CTE2_1)은 제2 발광 소자(LD2)의 제2 단부(EP2) 및 이에 대응하는 제2-2 전극(EL2_2)의 적어도 일 영역 상에 형성될 수 있다. 제2 중간 전극(CTE2)은 제2-2 전극(EL2_2)로부터 제3 중간 전극(CTE3) 또는 제3 발광 소자(LD3)를 우회하여 연장하며, 제2-2 중간 전극(CTE2_2)은 제3 발광 소자(LD3)의 제1 단부(EP1) 및 이에 대응하는 제4-2 전극(EL4_2)의 적어도 일 영역 상에 형성될 수 있다. 제2 중간 전극(CTE2)은 제2 발광 소자(LD2)의 제2 단부(EP2) 및 제3 발광 소자(LD3)의 제1 단부(EP1)를 전기적으로 연결할 수 있다. 즉, 제2 중간 전극(CTE2)은 제2 직렬 단과 제3 직렬 단을 연결하는 제2 브릿지 전극(또는 제2 연결 전극)일 수 있다.
제3 중간 전극(CTE3)은 제2 방향(DR2)으로 연장하는 제3-1 중간 전극(CTE3_1) 및 제3-2 중간 전극(CTE3_2)을 포함할 수 있다. 제3-1 중간 전극(CTE3_1)은 제3 발광 소자(LD3)의 제2 단부(EP2) 및 이에 대응하는 제3-2 전극(EL3_2)의 적어도 일 영역 상에 형성될 수 있다. 제3 중간 전극(CTE3)은 제3-2 전극(EL3_2)(또는 제3-1 중간 전극(CTE3_1))으로부터 제4-1 전극(EL4_1)(또는 제3-2 중간 전극(CTE3_2))까지 연장하며, 제3-2 중간 전극(CTE3_2)은 제4 발광 소자(LD4)의 제1 단부(EP1) 및 이에 대응하는 제4-1 전극(EL4_1)의 적어도 일 영역 상에 형성될 수 있다. 제3 중간 전극(CTE3)은 제3 발광 소자(LD3)의 제2 단부(EP2) 및 제4 발광 소자(LD4)의 제1 단부(EP1)를 전기적으로 연결할 수 있다. 즉, 제3 중간 전극(CTE3)은 제3 직렬 단과 제4 직렬 단을 연결하는 제3 브릿지 전극(또는 제3 연결 전극)일 수 있다.
제1 내지 제3 중간 전극들(CTE1, CTE2, CTE3)은, 소정의 신호(또는 전압)가 외부로부터 직접적으로 전달되지 않는 전극일 수 있다.
제1 중간 전극(CTE1)은 제2-1 전극(EL2_1) 및 제1-2 전극(EL1_2)과 중첩하도록 제공되어 적어도 한 회 이상 절곡된 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 중간 전극(CTE1)은 연속하는 제1 직렬 단과 제2 직렬 단을 안정적으로 연결하는 범위 내에서 다양한 형상으로 변경될 수 있다.
제2 중간 전극(CTE2)은 제2-2 전극(EL2_2) 및 제4-2 전극(EL4_2)과 중첩하도록 제공되어 적어도 한 회 이상 절곡된 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제2 중간 전극(CTE2)은 연속하는 제2 직렬 단과 제3 직렬 단을 안정적으로 연결하는 범위 내에서 다양한 형상으로 변경될 수 있다.
제3 중간 전극(CTE3)은 제3-2 전극(EL3_2) 및 제4-1 전극(EL4_1)과 중첩하도록 제공되어 적어도 한 회 이상 절곡된 형상을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제3 중간 전극(CTE3)은 연속하는 제3 직렬 단과 제4 직렬 단을 안정적으로 연결하는 범위 내에서 다양한 형상으로 변경될 수 있다.
제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 제1 중간 전극(CTE1), 제2 중간 전극(CTE2), 및 제3 중간 전극(CTE3) 각각은, 발광 소자들(LD) 각각으로부터 방출되어 제1 내지 제4 전극들(EL1, EL2, EL3, EL4)에 의해 반사된 광이 손실없이 표시 장치의 화상 표시 방향으로 진행되도록 하기 위하여 다양한 투명 도전 물질로 구성될 수 있다.
제1 내지 제3 중간 전극들(CTE1, CTE2, CTE3)은, 제1 및 제2 컨택 전극들(CNE1, CNE2)과 동일한 층에 제공되어 동일한 공정을 통해 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 내지 제3 중간 전극들(CTE1, CTE2, CTE3)은 제1 및 제2 컨택 전극들(CNE1, CNE2)과 상이한 층에 제공되고 상이한 공정을 통해 형성될 수도 있다.
상술한 바와 같이, 제1 발광 소자(LD1)는 제1 중간 전극(CTE1)을 통해 제2 발광 소자(LD2)에 직렬 연결되고, 제2 발광 소자(LD2)는 제2 중간 전극(CTE2)을 통해 제3 발광 소자(LD3)에 직렬 연결되며, 제3 발광 소자(LD3)는 제3 중간 전극(CTE3)을 통해 제4 발광 소자(LD4)에 직렬 연결될 수 있다.
각각의 프레임 기간 동안 각 화소(PXL)에, 제1-1 전극(EL1_1)으로부터 제1 발광 소자(LD1), 제1 중간 전극(CTE1), 제2 발광 소자(LD2), 제2 중간 전극(CTE2), 제3 발광 소자(LD3), 제3 중간 전극(CTE3), 제4 발광 소자(LD4)를 거쳐 제3-1 전극(EL3_1)까지 구동 전류가 흐를 수 있다.
도 5 및 도 6을 참고하여 설명한 바와 같이, 제1-1 전극(EL1_1) 및 제3-1 전극(EL3_1) 사이에서, 제1 중간 전극(CTE1), 제2 중간 전극(CTE2), 및 제3 중간 전극(CTE3)을 통해 제1 발광 소자(LD1), 제2 발광 소자(LD2), 제3 발광 소자(LD3), 및 제4 발광 소자(LD4)가 직렬 연결될 수 있다. 이러한 방식으로 각 화소(PXL)의 화소 영역(PXA)에 정렬된 발광 소자들(LD)을 직/병렬 혼합 구조로 연결하여 화소(PXL)의 발광 유닛(EMU)이 구성될 수 있다. 이에 따라, 정렬 전극이 차지하는 면적을 최소화하면서도(또는 정렬 전극의 개수를 증가시키지 않으면서도) 발광 유닛(EMU)을 4개의 직렬 단들을 포함한 직/병렬 혼합 구조로 구성하는 것이 가능해져 고해상도 및 고정세의 표시 장치를 용이하게 구현할 수 있다.
실시예에 따라, 각각의 화소(PXL)는 중간 뱅크(CT_BNK)를 포함할 수 있다.
중간 뱅크(CT_BNK)는 각 화소(PXL)의 주변 영역(PPA)에 위치하는 뱅크(BNK)와 일체로 제공되어 상기 뱅크(BNK)와 물리적으로 연결될 수 있다. 중간 뱅크(CT_BNK)와 뱅크(BNK)가 일체로 제공되는 경우, 중간 뱅크(CT_BNK)는 뱅크(BNK)의 일 영역일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 중간 뱅크(CT_BNK)는 뱅크(BNK)와 일체로 제공되지 않고 상기 뱅크(BNK)와 별개의 구성으로 제공될 수도 있다. 이 경우, 중간 뱅크(CT_BNK)는 뱅크(BNK)에 의해 둘러싸여 뱅크(BNK)와 이격되게 위치할 수 있다.
일 실시예에 있어서, 중간 뱅크(CT_BNK)는 제1 서브 뱅크(SBNK1)와 제2 서브 뱅크(SBNK2)를 포함할 수 있다. 제1 서브 뱅크(SBNK1)와 제2 서브 뱅크(SBNK2)는 제2 방향(DR2)으로 서로 이격되며 마주할 수 있다. 제1 서브 뱅크(SBNK1)는 제1-1 서브 발광 영역(SEMA1_1)과 제1-2 서브 발광 영역(SEMA1_2) 사이에서 제2-1 및 제3-1 전극들(EL2_1, EL3_1) 각각의 일 영역과 중첩할 수 있다. 제2 서브 뱅크(SBNK2)는 제2-1 서브 발광 영역(SEMA2_1)과 제2-2 서브 발광 영역(SEMA2_2) 사이에서 제2-2 및 제3-2 전극들(EL2_2, EL3_2) 각각의 일 영역과 중첩할 수 있다.
제1 서브 뱅크(SBNK1)는 각 화소(PXL)의 화소 영역(PXA)의 상단부(또는 상측)에 위치한 뱅크(BNK) 및 제4 개구(OP4)의 상측에 위치한 뱅크(BNK)와 연결될 수 있고, 제2 서브 뱅크(SBNK2)는 상기 제4 개구(OP4)의 하측에 위치한 뱅크(BNK) 및 상기 화소 영역(PXA)의 하단부(또는 하측)에 위치한 뱅크(BNK)와 연결될 수 있다. 평면 상에서 볼 때, 뱅크(BNK)와 중간 뱅크(CT_BNK)는 서로 연결되어 메쉬(mesh) 구조를 이룰 수 있다.
일 실시예에 있어서, 뱅크(BNK)의 일 영역과 중간 뱅크(CT_BNK)의 일 영역은 발액 처리되어 발액성을 가질 수 있고, 뱅크(BNK)의 다른 영역과 중간 뱅크(CT_BNK)의 다른 영역은 발액 처리되지 않아 친액 특성을 가질 수 있다. 일 예로, 뱅크(BNK)의 상면(도 8a의 'B' 참고)과 중간 뱅크(CT_BNK)의 상면(도 8a의 'B' 참고)은 발액성을 가질 수 있고, 뱅크(BNK)의 측면(도 8a의 'C' 참고)과 중간 뱅크(CT_BNK)의 측면(도 8a의 'C' 참고)은 친액 특성을 가질 수 있다.
상술한 바와 같이, 각 화소(PXL)에서 메쉬 구조를 이루는 뱅크(BNK)와 중간 뱅크(CT_BNK)는, 발광 소자들(LD)을 포함한 잉크를 해당 화소(PXL)로 공급(또는 투입)하는 단계에서 상기 잉크의 액적 퍼짐 정도를 용이하게 제어하여 해당 화소(PXL)의 화소 영역(PXA)으로 상기 잉크를 고르게 퍼지게 할 수 있다. 이에 따라, 상기 화소 영역(PXA)에 걸쳐 발광 소자들(LD)이 고르게 분포하여 각각의 화소(PXL)가 균일한 휘도의 광을 방출할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
LD: 발광 소자 PXL: 화소
SUB: 기판 PXA: 화소 영역
BNK: 뱅크 CT_BNK: 중간 뱅크
PCL: 화소 회로층 DPL: 표시 소자층
EL1 ~ EL4: 제1 내지 제4 전극들 CTE: 중간 전극
BNKP1 ~ BNKP4: 제1 내지 제4 뱅크 패턴들
CNE1, CNE2: 제1 및 제2 컨택 전극들
CTE1, CTE2, CTE3; 제1 내지 제3 중간 전극들
OP1, OP2, OP3, OP4: 제1 내지 제4 개구들
SBNK1, SBNK2: 제1 및 제2 서브 뱅크들

Claims (20)

  1. 화소 영역을 포함한 기판; 및
    상기 화소 영역에 제공되며, 제1 서브 발광 영역, 제2 서브 발광 영역, 및 상기 제1 및 제2 서브 발광 영역들을 둘러싸는 주변 영역을 포함한 화소를 포함하고,
    상기 화소는,
    서로 이격된 제1 전극, 제2 전극, 제3 전극, 및 제4 전극;
    상기 제1 및 제2 서브 발광 영역들에 위치한 복수의 발광 소자들;
    상기 주변 영역에 위치하며 상기 제1 서브 발광 영역에 대응되는 제1 개구 및 상기 제2 서브 발광 영역에 대응되는 제2 개구를 포함한 뱅크; 및
    상기 제1 서브 발광 영역과 상기 제2 서브 발광 영역 사이에 제공되며, 평면 상에서 상기 제2 및 제3 전극들과 부분적으로 중첩하는 중간 뱅크를 포함하고,
    상기 뱅크의 적어도 일면과 상기 중간 뱅크의 적어도 일면 중 적어도 하나는 발액(撥液) 처리된 발액층을 포함하는, 표시 장치.
  2. 제1 항에 있어서,
    단면 상에서 볼 때, 상기 뱅크의 상면과 상기 중간 뱅크의 상면 중 적어도 하나는 상기 발액층을 포함하고,
    상기 발액층은 풀루오린(F)을 포함한 층인, 표시 장치.
  3. 제2 항에 있어서,
    단면 상에서 볼 때, 상기 뱅크의 측면과 상기 중간 뱅크의 측면은 각각 발액(撥液) 처리되지 않고 친액(親液) 특성을 갖는, 표시 장치.
  4. 제2 항에 있어서,
    상기 중간 뱅크는 상기 뱅크와 일체로 제공되어 상기 뱅크와 연결되는, 표시 장치.
  5. 제2 항에 있어서,
    상기 중간 뱅크는 상기 뱅크와 이격되는, 표시 장치.
  6. 제5 항에 있어서,
    상기 중간 뱅크는 상기 제1 방향과 다른 제2 방향으로 이격된 제1 서브 뱅크와 제2 서브 뱅크를 포함하는, 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 서브 뱅크는 상기 제1 방향으로 이격된 제1-1 서브 뱅크와 제1-2 서브 뱅크를 포함하고,
    상기 제2 서브 뱅크는 상기 제1 방향으로 이격된 제2-1 서브 뱅크와 제2-2 서브 뱅크를 포함하는, 표시 장치.
  8. 제5 항에 있어서,
    상기 중간 뱅크는 상기 제1 방향으로 이격된 제1 서브 뱅크와 제2 서브 뱅크를 포함하는, 표시 장치.
  9. 제2 항에 있어서,
    상기 화소는, 상기 주변 영역에 제공되며 상기 뱅크와 중첩하는 절연 패턴을 더 포함하고,
    상기 절연 패턴은 상기 기판과 상기 뱅크 사이에 제공되는, 표시 장치.
  10. 제9 항에 있어서,
    상기 뱅크와 상기 절연 패턴은 동일 평면 형상을 갖는, 표시 장치.
  11. 제9 항에 있어서,
    단면 상에서 볼 때, 상기 중간 뱅크와 상기 뱅크는 서로 상이한 두께를 갖는, 표시 장치.
  12. 제11 항에 있어서,
    단면 상에서 볼 때, 상기 중간 뱅크의 두께는 상기 뱅크의 두께보다 얇은, 표시 장치.
  13. 제2 항에 있어서,
    상기 발광 소자들은,
    상기 제1 전극과 상기 제2 전극 사이에 위치한 적어도 하나의 제1 발광 소자; 및
    상기 제3 전극과 상기 제4 전극 사이에 위치한 적어도 하나의 제2 발광 소자를 포함하는, 표시 장치.
  14. 제13 항에 있어서,
    상기 화소는,
    상기 제1 전극 상에 제공되어 상기 제1 발광 소자의 일 단부와 상기 제1 전극을 연결하는 제1 컨택 전극;
    상기 제2 및 제4 전극들 상에 각각 제공되어 상기 제1 발광 소자의 타 단부와 상기 제2 발광 소자의 일 단부를 연결하는 중간 전극; 및
    상기 제3 전극 상에 제공되어 상기 제2 발광 소자의 타 단부와 상기 제3 전극을 연결하는 제2 컨택 전극을 더 포함하는, 표시 장치.
  15. 제2 항에 있어서,
    상기 제1 전극은 일방향을 따라 서로 이격되어 마주보는 제1-1 전극과 제1-2 전극을 포함하고,
    상기 제2 전극은 상기 일방향을 따라 서로 이격되어 마주보는 제2-1 전극과 제2-2 전극을 포함하고,
    상기 제3 전극은 상기 일방향을 따라 서로 이격되어 마주보는 제3-1 전극과 제3-2 전극을 포함하며,
    상기 제4 전극은 상기 일방향을 따라 서로 이격되어 마주보는 제4-1 전극과 제4-2 전극을 포함하는, 표시 장치.
  16. 제15 항에 있어서,
    상기 발광 소자들은,
    상기 제1-1 전극과 상기 제2-1 전극 사이에 제공된 적어도 하나의 제1 발광 소자;
    상기 제1-2 전극과 상기 제2-2 전극 사이에 제공된 적어도 하나의 제2 발광 소자;
    상기 제3-2 전극과 상기 제4-2 전극 사이에 제공된 적어도 하나의 제3 발광 소자; 및
    상기 제4-1 전극과 상기 제3-1 전극 사이에 제공된 적어도 하나의 제4 발광 소자를 포함하는, 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 서브 발광 영역은 상기 일방향을 따라 이격된 제1-1 서브 발광 영역과 제1-2 서브 발광 영역을 포함하고,
    상기 제2 서브 발광 영역은 상기 일방향을 따라 이격된 제2-1 서브 발광 영역과 상기 제2-2 서브 발광 영역을 포함하며,
    상기 중간 뱅크는,
    상기 제1-1 서브 발광 영역과 상기 제2-1 서브 발광 영역 사이에 제공되며 상기 제2-1 및 제3-1 전극들 각각과 부분적으로 중첩하는 제1 서브 뱅크; 및
    상기 제1-2 서브 발광 영역과 상기 제2-2 서브 발광 영역 사이에 제공되며 상기 제2-2 및 제3-2 전극들 각각과 부분적으로 중첩하는 제2 서브 뱅크를 포함하는, 표시 장치.
  18. 기판 상에 제1 서브 발광 영역, 제2 서브 발광 영역, 상기 제1 및 제2 서브 발광 영역들을 둘러싸는 주변 영역을 갖는 적어도 하나의 화소 영역을 포함한 화소를 제공하는 단계를 포함하고,
    상기 화소를 제공하는 단계는,
    상기 기판 상에 서로 이격된 제1 전극, 제2 전극, 제3 전극, 및 제4 전극을 형성하는 단계;
    상기 제1 내지 제4 전극들 상에 절연층을 형성하는 단계;
    상기 주변 영역에 대응되는 상기 절연층의 일 영역 상에 절연 패턴을 형성하는 단계;
    상기 절연 패턴 상에 뱅크를 형성하고, 상기 제1 서브 발광 영역과 상기 제2 서브 발광 영역 사이의 상기 절연층의 일 영역 상에 중간 뱅크를 형성하는 단계;
    플라즈마를 이용한 발액 처리 공정을 수행하여 상기 뱅크의 상면과 상기 중간 뱅크의 상면 상에 각각 발액층을 형성하는 단계;
    상기 제1 전극과 상기 제2 전극 사이 및 상기 제3 전극과 상기 제4 전극 사이에 각각 복수의 발광 소자들을 정렬하는 단계; 및
    상기 발광 소자들 상에 서로 이격된 제1 컨택 전극, 제2 컨택 전극, 및 중간 전극을 형성하는 단계를 포함하는, 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 발액층은 풀루오린(F)을 포함한 층이고,
    단면 상에서 볼 때, 상기 뱅크의 측면과 상기 중간 뱅크의 측면은 각각 발액 처리되지 않고 친액(親液) 특성을 갖는, 표시 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 중간 뱅크는 상기 뱅크와 일체로 제공되거나 상기 뱅크와 이격되는, 표시 장치의 제조 방법.
KR1020200134579A 2020-10-16 2020-10-16 표시 장치 및 그의 제조 방법 KR20220051084A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200134579A KR20220051084A (ko) 2020-10-16 2020-10-16 표시 장치 및 그의 제조 방법
CN202111190143.XA CN114388553A (zh) 2020-10-16 2021-10-12 显示设备及其制造方法
US17/451,090 US11798927B2 (en) 2020-10-16 2021-10-15 Display device and manufacturing method thereof
US18/490,729 US20240047445A1 (en) 2020-10-16 2023-10-19 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200134579A KR20220051084A (ko) 2020-10-16 2020-10-16 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220051084A true KR20220051084A (ko) 2022-04-26

Family

ID=81185516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200134579A KR20220051084A (ko) 2020-10-16 2020-10-16 표시 장치 및 그의 제조 방법

Country Status (3)

Country Link
US (2) US11798927B2 (ko)
KR (1) KR20220051084A (ko)
CN (1) CN114388553A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220060677A (ko) * 2020-11-05 2022-05-12 엘지디스플레이 주식회사 표시 장치
KR20240055975A (ko) * 2022-10-20 2024-04-30 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3952729B2 (ja) 2001-10-17 2007-08-01 セイコーエプソン株式会社 カラーフィルタ基板の製造方法
JP3994716B2 (ja) 2001-11-02 2007-10-24 セイコーエプソン株式会社 有機ｅｌ装置の製造方法および有機ｅｌ装置
JP4469872B2 (ja) 2007-04-27 2010-06-02 東京エレクトロン株式会社 塗布方法およびパターン形成方法
TWI509673B (zh) 2007-09-05 2015-11-21 尼康股份有限公司 A manufacturing method of a display element, a manufacturing apparatus for a display element, and a display device
JP5286719B2 (ja) 2007-09-10 2013-09-11 セイコーエプソン株式会社 膜形成方法、光学素子の形成方法、導電膜の形成方法、光学素子及び配線
KR101429095B1 (ko) 2013-07-09 2014-08-12 피에스아이 주식회사 초소형 led 전극어셈블리를 이용한 led 램프
KR20220020483A (ko) * 2020-08-11 2022-02-21 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
US20220122956A1 (en) 2022-04-21
US20240047445A1 (en) 2024-02-08
US11798927B2 (en) 2023-10-24
CN114388553A (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
US11967607B2 (en) Light-emitting device and display device comprising same
KR20200073340A (ko) 표시 장치 및 그의 제조 방법
US20240047445A1 (en) Display device and manufacturing method thereof
US20220130922A1 (en) Pixel and display device including the same
KR20200129244A (ko) 화소 및 이를 구비한 표시 장치
CN114846613A (zh) 显示装置和用于制造该显示装置的方法
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
KR20230023111A (ko) 표시 장치 및 그의 제조 방법
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
KR20210141828A (ko) 화소 및 이를 구비한 표시 장치
US20230121816A1 (en) Display device and manufacturing method thereof
KR20230087688A (ko) 화소, 이를 포함한 표시 장치, 및 그의 제조 방법
KR20230121201A (ko) 표시 장치 및 이의 제조 방법
KR20230020627A (ko) 표시 장치
KR20220044060A (ko) 표시 장치 및 그의 제조 방법
KR20210075292A (ko) 표시 장치 및 그의 제조 방법
US20230187428A1 (en) Display device and method of manufacturing the same
KR20230016133A (ko) 표시 장치
KR20220054508A (ko) 표시 장치 및 그의 제조 방법
KR20240007824A (ko) 표시 장치 및 이의 제조 방법
KR20240027935A (ko) 표시 장치 및 그의 제조 방법
KR20240017272A (ko) 화소 및 이를 구비한 표시 장치
KR20230143261A (ko) 화소, 이를 포함한 표시 장치, 및 그의 제조 방법
KR20230149380A (ko) 표시 장치 및 그 제조 방법
CN113644090A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination