KR20220049109A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20220049109A
KR20220049109A KR1020200132311A KR20200132311A KR20220049109A KR 20220049109 A KR20220049109 A KR 20220049109A KR 1020200132311 A KR1020200132311 A KR 1020200132311A KR 20200132311 A KR20200132311 A KR 20200132311A KR 20220049109 A KR20220049109 A KR 20220049109A
Authority
KR
South Korea
Prior art keywords
processor
read count
count table
read
memory
Prior art date
Application number
KR1020200132311A
Other languages
English (en)
Inventor
김광수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200132311A priority Critical patent/KR20220049109A/ko
Priority to US17/191,190 priority patent/US11726878B2/en
Priority to CN202110472411.0A priority patent/CN114356208A/zh
Publication of KR20220049109A publication Critical patent/KR20220049109A/ko
Priority to US18/343,113 priority patent/US20230333932A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0775—Content or structure details of the error report, e.g. specific table structure, specific error fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2017—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 복수의 슈퍼 메모리 블록들, 제1 프로세서 및 제2 프로세서를 포함하고, 제1 프로세서는 복수의 슈퍼 메모리 블록들 각각에 대응하는 리드 카운트 테이블 엔트리를 포함하는 메인 리드 카운트 테이블을 관리하고, 제2 프로세서는 복수의 슈퍼 메모리 블록들 중 어느 하나에 저장된 데이터를 리드하는 동작 중에 에러가 발생할 때, 에러에 대한 리커버리 동작 시에 실행된 리드 동작의 카운트에 대한 정보를 포함하는 리드 카운트 테이블 엔트리를 포함하는 부분 리드 카운트 테이블을 관리하고, 메인 리드 카운트 테이블을 부분 리드 카운트 테이블을 기초로 업데이트할 때 업데이트 메시지를 제1 프로세서로 전송할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
메모리 시스템은, 메모리 장치에 데이터를 리드하는 동작으로 인해 발생하는 리드 디스터번스(read disturbance)를 해결하기 위해서, 리드 동작이 반복적으로 실행된 메모리 블록에 대해 리드 리클레임 동작을 실행할 수 있다. 이때, 리드 리클레임 동작을 정상적으로 실행하기 위해, 메모리 시스템은 각 메모리 블록에 리드 동작이 실행된 카운트인 리드 카운트를 정확히 계산할 필요가 있다.
본 발명의 실시예들은 리드 동작 중 발생한 에러에 대한 리커버리 동작시 발생하는 리드 동작의 카운트를 리드 리클레임 실행 여부를 결정하는데 반영할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 리드 카운트 테이블을 업데이트하는 과정에서 발생하는 성능 저하를 최소화할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 복수의 슈퍼 메모리 블록들을 포함하는 메모리 장치 및 메모리 장치와 통신하고 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는 제1 프로세서 및 제2 프로세서를 포함할 수 있다.
제1 프로세서는, 복수의 슈퍼 메모리 블록들 각각에 대응하는 리드 카운트 테이블 엔트리 - 리드 카운트 테이블 엔트리는 대응하는 슈퍼 메모리 블록에 실행된 리드 동작의 카운트에 대한 정보를 포함한다 - 를 포함하는 메인 리드 카운트 테이블을 관리할 수 있다.
제2 프로세서는, 복수의 슈퍼 메모리 블록들 중 어느 하나에 저장된 데이터를 리드하는 동작 중에 에러가 발생할 때, 에러에 대한 리커버리 동작 시에 실행된 리드 동작의 카운트에 대한 정보를 포함하는 리드 카운트 테이블 엔트리를 포함하는 부분 리드 카운트 테이블을 관리하고, 메인 리드 카운트 테이블을 상기 부분 리드 카운트 테이블을 기초로 업데이트할 때, 업데이트 메시지를 제1 프로세서로 전송할 수 있다.
다른 측면에서, 본 발명의 실시예들은 복수의 슈퍼 메모리 블록들, 제1 프로세서 및 제2 프로세서를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
메모리 시스템의 동작 방법은, 복수의 슈퍼 메모리 블록들 중 어느 하나에 저장된 데이터를 리드하는 도중 에러가 발생할 때, 제2 프로세서에 의해, 에러에 대한 리커버리 동작 시에 실행된 리드 동작의 카운트에 대한 정보를 포함하는 리드 카운트 테이블 엔트리를 저장하는 부분 리드 카운트 테이블을 업데이트하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은, 제2 프로세서에 의해, 부분 리드 카운트 테이블을 기초로, 복수의 슈퍼 메모리 블록들 각각에 대한 리드 카운트 테이블 엔트리 - 리드 카운트 테이블 엔트리는 대응하는 슈퍼 메모리 블록에 실행된 리드 동작의 카운트에 대한 정보를 포함한다 - 를 포함하는 메인 리드 카운트 테이블을 업데이트할지 여부를 결정하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은, 제2 프로세서에 의해, 부분 리드 카운트 테이블을 기초로 메인 리드 카운트 테이블을 업데이트할 때, 업데이트 메시지를 제1 프로세서로 전송하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의하면, 리드 동작 중 발생한 에러에 대한 리커버리 동작시 발생하는 리드 동작의 카운트를 리드 리클레임 실행 여부를 결정하는데 반영할 수 있다.
또한, 본 발명의 실시예들에 의하면, 리드 카운트 테이블을 업데이트하는 과정에서 발생하는 성능 저하를 최소화할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템의 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메인 리드 카운트 테이블과 부분 리드 카운트 테이블의 구조의 일 예를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 제2 프로세서의 동작의 일 예를 나타낸 흐름도이다.
도 7은 본 발명의 실시예들에 따른 제2 프로세서가 부분 리드 카운트 테이블을 업데이트하는 일 예를 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 제2 프로세서가 업데이트 메시지를 제1 프로세서로 전송할 지 여부를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 9는 도 8에서 설명한 동작이 실행될 때 메인 리드 카운트 테이블과 부분 리드 카운트 테이블의 변화를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 제2 프로세서가 업데이트 메시지를 제1 프로세서로 전송할 지 여부를 결정하는 동작의 다른 예를 나타낸 흐름도이다.
도 11는 도 10에서 설명한 동작이 실행될 때 메인 리드 카운트 테이블과 부분 리드 카운트 테이블의 변화를 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템이 메인 리드 카운트 테이블을 업데이트하는 동작의 일 예를 나타낸 흐름도이다.
도 13은 본 발명의 실시예들에 따른 제2 프로세서가 부분 리드 카운트 테이블을 타깃 메모리 영역에 복사하는 동작을 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 제1 프로세서가 타깃 메모리 영역에 복사된 부분 리드 카운트 테이블을 기초로 메인 리드 카운트 테이블을 업데이트하는 동작을 나타낸 도면이다.
도 15는 본 발명의 실시예들에 따른 제2 프로세서가 업데이트 메시지를 제1 프로세서로 전송하는 시점을 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 16은 본 발명의 실시예들에 따른 제1 프로세서가 리드 리클레임 실행 여부를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 17은 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 18은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템(100)의 구조를 나타낸 도면이다.
메모리 시스템(100)의 메모리 장치(110)는 복수의 슈퍼 메모리 블록들을 포함할 수 있다. 도 4에서 메모리 장치(110)는 N개(N은 2이상의 자연수)의 슈퍼 메모리 블록들(SB1, SB2, SB3, SB4, ?, SBN)을 포함할 수 있다.
이때, 슈퍼 메모리 블록은 메모리 장치(110)에 포함된 메모리 블록 중 하나 이상을 포함하는 논리적 단위일 수 있다. 하나의 슈퍼 메모리 블록에 포함되는 메모리 블록은 다양한 방법으로 결정될 수 있다. 예를 들어, 메모리 장치(110)가 복수의 메모리 다이(memory die)를 포함하고, 각 메모리 다이는 복수의 플래인(plane)을 포함할 때, 하나의 슈퍼 메모리 블록에 포함된 메모리 블록은 서로 다른 플래인 상에 위치할 수 있다.
그리고 메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 프로세서(PROCESSOR_1) 및 제2 프로세서(PROCESSOR_2)를 포함할 수 있다. 제1 프로세서(PROCESSOR_1) 및 제2 프로세서(PROCESSOR_2)는 도 1에서 설명한 프로세서(124)의 일부분인 서브-프로세서일 수도 있고, 프로세서(124)의 외부에 위치하는 별도의 프로세서일 수도 있다. 한편, 제1 프로세서(PROCESSOR_1) 및 제2 프로세서(PROCESSOR_2)는 하나 이상의 코어를 포함할 수 있다.
제1 프로세서(PROCESSOR_1)와 제2 프로세서(PROCESSOR_2)는 각각 서로 다른 기능을 수행할 수 있다. 일 예로, 제1 프로세서(PROCESSOR_1)는 전술한 플래시 변환 계층(FTL)의 동작을 수행할 수 있고, 제2 프로세서(PROCESSOR_2)는 전술한 플래시 인터페이스 계층(FIL)의 동작을 수행할 수 있다.
도 4에서, 제1 프로세서(PROCESSOR_1)는 N개의 슈퍼 메모리 블록들(SB1, SB2, SB3, SB4, ? , SBN) 각각에 대응하는 전체 N개의 리드 카운트 테이블 엔트리(RCE)를 포함하는 메인 리드 카운트 테이블(MRCT, main read count table)을 관리할 수 있다.
그리고 제2 프로세서(PROCESSOR_2)는 N개의 슈퍼 메모리 블록들(SB1, SB2, SB3, SB4, ? , SBN) 중에서 어느 하나에 저장된 데이터를 리드하는 동작 중에 에러(페일)가 발생할 때, 해당 에러에 대한 리커버리 동작(e.g. 리드 리트라이 동작) 시에 실행된 리드 동작의 카운트에 대한 정보를 포함하는 리드 카운트 테이블 엔트리(RCE)를 포함하는 부분 리드 카운트 테이블(PRCT, partial read count table)을 관리할 수 있다. 제1 프로세서(PROCESSOR_1)는 에러에 대한 리커버리 동작 시에 실행된 리드 동작의 카운트를 직접 알 수 없기 때문에, 제2 프로세서(PROCESSOR_2)는 이를 부분 리드 카운트 테이블(PRCT)을 통해 관리하고, 이후에 제1 프로세서(PROCESSOR_1)에 알려줄 수 있다.
이때, 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리(RCE)의 개수는 N 이하이다.
메인 리드 카운트 테이블(MRCT) 또는 부분 리드 카운트 테이블(PRCT)에 포함되는 리드 카운트 테이블 엔트리(RCE)는 복수의 슈퍼 메모리 블록들(SB1, SB2, SB3, SB4, ?, SBN) 중 어느 하나에 대응하며, 해당 리드 카운트 테이블 엔트리(RCE)에 대응하는 슈퍼 메모리 블록에 특정한 시점(e.g. 재부팅 시점/초기화 시점) 이후 실행된 리드 동작의 카운트에 대한 정보를 포함할 수 있다.
제2 프로세서(PROCESSOR_2)는 메인 리드 카운트 테이블(MRCT)을 부분 리드 카운트 테이블(PRCT)을 기초로 업데이트할 때, 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송할 수 있다.
먼저, 메인 리드 카운트 테이블(MRCT), 부분 리드 카운트 테이블(PRCT) 및 리드 카운트 테이블 엔트리(RCE)의 구조에 대해 자세히 설명한다.
도 5는 본 발명의 실시예들에 따른 메인 리드 카운트 테이블(MRCT)과 부분 리드 카운트 테이블(PRCT)의 구조의 일 예를 나타낸 도면이다.
도 5를 참조하면, 메인 리드 카운트 테이블(MRCT)은 전술한 N개의 슈퍼 메모리 블록들(SB1, SB2, SB3, SB4, ?, SBN) 각각에 대응하는 리드 카운트 테이블 엔트리(RCE)를 포함할 수 있다. 이때, 메인 리드 카운트 테이블(MRCT)에 포함된 각 리드 카운트 테이블 엔트리(RCE)는, 해당 리드 카운트 테이블 엔트리에 대응하는 슈퍼 메모리 블록에 대해, 해당 슈퍼 메모리 블록 전체에 대응하는 메인 리드 카운트(CNT_MAIN)와 해당 슈퍼 메모리 블록에 포함된 복수의 서브 영역 각각에 대응하는 복수의 서브 리드 카운트들(CNT_SUB)을 포함할 수 있다.
이때, 슈퍼 메모리 블록의 서브 영역은 다양한 방법으로 결정될 수 있다. 예를 들어, 메모리 장치(110)가 복수의 메모리 다이(memory die)를 포함하고, 각 메모리 다이는 복수의 플래인(plane)을 포함할 때, 슈퍼 메모리 블록에 포함된 하나 이상의 메모리 블록 중 서로 다른 플래인에 포함된 메모리 블록은 각각 서로 다른 서브 영역을 구성할 수 있다.
도 5에서, 각 리드 카운트 테이블 엔트리(RCE)는 하나의 메인 리드 카운트(CNT_MAIN)와 8개의 서브 영역(P0, P1, P2, P3, P4, P5, P6, P7) 각각에 대응하는 8개의 서브 리드 카운트들(CNT_SUB)을 포함한다. 한편, 도 5에서 설명한 서브 영역의 개수는 일 실시예로서, 하나의 슈퍼 메모리 블록에 포함된 서브 영역의 개수는 이에 한정되지 않는다.
구체적으로, 메인 리드 카운트 테이블(MRCT)에서 슈퍼 메모리 블록 SB1에 대응하는 리드 카운트 테이블 엔트리(RCE)의 메인 리드 카운트(CNT_MAIN)는 50이고, 8개의 서브 리드 카운트들(CNT_SUB)은 각각 2, 2, 2, 2, 3, 3, 3, 3이다. 그리고 메인 리드 카운트 테이블(MRCT)에서 슈퍼 메모리 블록 SB2에 대응하는 리드 카운트 테이블 엔트리(RCE)의 메인 리드 카운트(CNT_MAIN)는 70이고, 8개의 서브 리드 카운트들(CNT_SUB)은 각각 2, 2, 2, 2, 3, 3, 3, 3이다. 그리고 메인 리드 카운트 테이블(MRCT)에서 슈퍼 메모리 블록 SB3에 대응하는 리드 카운트 테이블 엔트리(RCE)의 메인 리드 카운트(CNT_MAIN)는 80이고, 8개의 서브 리드 카운트들(CNT_SUB)은 각각 2, 2, 2, 2, 3, 3, 3, 3이다. 그리고 메인 리드 카운트 테이블(MRCT)에서 슈퍼 메모리 블록 SBN에 대응하는 리드 카운트 테이블 엔트리(RCE)의 메인 리드 카운트(CNT_MAIN)는 40이고, 8개의 서브 리드 카운트들(CNT_SUB)은 각각 2, 2, 2, 2, 3, 3, 3, 3이다.
그리고 부분 리드 카운트 테이블(PRCT)은 N개의 슈퍼 메모리 블록들 중 일부(저장된 데이터를 리드하는 동작 중에 에러가 발생한 슈퍼 메모리 블록)에 대응하는 리드 카운트 테이블 엔트리(RCE)를 포함할 수 있다. 도 5에서, 부분 리드 카운트 테이블(PRCT)는 3개의 슈퍼 메모리 블록들(SB1, SB3, SBN)에 대응하는 리드 카운트 테이블 엔트리(RCE)를 포함할 수 있다. 그러나, 부분 리드 카운트 테이블(PRCT)에 포함되는 리드 카운트 테이블 엔트리(RCE)의 개수는 리드 동작 시 에러 발생 여부에 따라 가변적일 수 있다.
도 6은 본 발명의 실시예들에 따른 제2 프로세서(PROCESSOR_2)의 동작의 일 예를 나타낸 흐름도이다.
도 6을 참조하면, 메모리 시스템(100)의 제2 프로세서(PROCESSOR_2)는, 복수의 슈퍼 메모리 블록들 중 제1 슈퍼 메모리 블록에 저장된 데이터를 리드할 수 있다(S610).
그리고 제2 프로세서(PROCESSOR_2)는 S610 단계에서 제1 슈퍼 메모리 블록에 저장된 데이터를 리드하는 동작 중에 에러가 발생하였는지 판단할 수 있다(S620). 일 예로, 제2 프로세서(PROCESSOR_2)는 데이트를 리드할 때 발생한 에러 비트의 개수가 설정된 임계 에러 비트 개수 이상일 때, 에러가 발생하였다고 판단할 수 있다.
제1 슈퍼 메모리 블록에 저장된 데이터를 리드하는 동작 중에 에러가 발생하였을 때(S620-Y), 제2 프로세서(PROCESSOR_2)는 발생한 에러에 대한 리커버리 동작을 실행할 수 있다(S630). 그리고 제2 프로세서(PROCESSOR_2)는 부분 리드 카운트 테이블(PRCT)에서, 제1 슈퍼 메모리 블록에 대응하는 리드 카운트 테이블 엔트리를 업데이트할 수 있다(S640).
이처럼 제2 프로세서(PROCESSOR_2)는 리드 동작 중 발생한 에러에 대한 리커버리 동작시 발생하는 리드 동작의 카운트를 부분 리드 카운트 테이블(PRCT)에 반영하고, 이후 제1 프로세서(PROCESSOR_1)가 메인 리드 카운트 테이블(MRCT)을 부분 리드 카운트 테이블(PRCT)을 기초로 업데이트하도록 업데이트 메시지를 보낼 수 있다. 이를 통해, 제1 프로세서(PROCESSOR_1)는 리드 동작 중 발생한 에러에 대한 리커버리 동작시 발생하는 리드 동작의 카운트를 알 수 있고, 리드 리클레임 실행 여부를 결정하는데 반영할 수 있다.
이하, S640 단계에서 제2 프로세서(PROCESSOR_2)가 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리를 업데이트하는 동작의 일 예를 설명한다.
도 7은 본 발명의 실시예들에 따른 제2 프로세서(PROCESSOR_2)가 부분 리드 카운트 테이블(PRCT)을 업데이트하는 일 예를 나타낸 도면이다.
도 7에서, 제2 프로세서(PROCESSOR_2)는 상기 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리에 포함된 복수의 서브 리드 카운트들(CNT_SUB) 중 어느 하나가 설정된 임계 서브 리드 카운트 이상이 될 때, 해당 리드 카운트 테이블 엔트리의 메인 리드 카운트(CNT_MAIN)를 제1값(e.g. 1)만큼 증가시키고 복수의 서브 리드 카운트들 모두를 제2값(e.g. 1)만큼 감소시킬 수 있다. 이때, 제1값과 제2값은 서로 동일하거나 또는 상이할 수 있다.
도 7에서, 부분 리드 카운트 테이블(PRCT)은 3개의 슈퍼 메모리 블록 SB1, SB3, SBN에 대한 리드 카운트 테이블 엔트리를 포함하고 있다고 가정한다.
이때, 제2 프로세서(PROCESSOR_2)가 슈퍼 메모리 블록 SB3에 포함된 리드 동작 중 발생한 에러에 대한 리커버리 동작을 수행할 때, 슈퍼 메모리 블록의 서브 영역 P4에 리드 동작을 2회 수행한 경우를 설명한다.
이 경우, 제2 프로세서(PROCESSOR_2)는 부분 리드 카운트 테이블(PRCT)에서 슈퍼 메모리 블록 SB3에 대응하는 리드 카운트 테이블 엔트리에 포함된 8개의 서브 리드 카운트들(CNT_SUB) 중에서, 서브 영역 P4에 대응하는 서브 리드 카운트를 3에서 5로 증가시킬 수 있다. 이처럼, 제2 프로세서(PROCESSOR_2)는 리커버리 동작 시 리드 동작이 수행된 서브 영역에 대한 서브 리드 카운트(CNT_SUB)를 리드 동작이 실행된 횟수만큼 증가시킬 수 있다.
도 7에서, 리드 카운트 테이블 엔트리의 메인 리드 카운트(CNT_MAIN) 및 서브 리드 카운트(CNT_SUB)를 갱신하는 기준이 되는 임계 서브 리드 카운트가 5라고 가정한다.
이 경우, 부분 리드 카운트 테이블(PRCT)에서 슈퍼 메모리 블록 SB3에 대응하는 리드 카운트 테이블 엔트리에 포함된 서브 리드 카운트들 중 하나가 임계 서브 리드 카운트인 5 이상이 된다.
이때, 제2 프로세서(PROCESSOR_2)는 슈퍼 메모리 블록 SB3에 대응하는 리드 카운트 테이블 엔트리의 메인 리드 카운트(CNT_MAIN)를 80에서 81로 제1값인 1만큼 증가시킬 수 있다. 그리고 제2 프로세서(PROCESSOR_2)는 슈퍼 메모리 블록 SB3에 대응하는 리드 카운트 테이블 엔트리의 8개의 서브 리드 카운트들(CNT_SUB)을 모두 제2값인 1씩 감소시킬 수 있다.
이상에서, 제2 프로세서(PROCESSOR_2)가 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리를 업데이트하는 동작에 대해 설명하였다.
이하, 제2 프로세서(PROCESSOR_2)가 부분 리드 카운트 테이블(PRCT)을 기초로 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송할 지 여부를 결정하는 동작을 예를 들어 설명한다.
도 8은 본 발명의 실시예들에 따른 제2 프로세서(PROCESSOR_2)가 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송할 지 여부를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 8을 참조하면, 제2 프로세서(PROCESSOR_2)는 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리를 모니터링할 수 있다(S810).
그리고 제2 프로세서(PROCESSOR_2)는 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리 중에서, 메인 리드 카운트(CNT_MAIN)가 임계 메인 리드 카운트 이상인 리드 카운트 테이블 엔트리가 존재하는지 여부를 판단한다(S820).
만약, 메인 리드 카운트(CNT_MAIN)가 임계 메인 리드 카운트 이상인 리드 카운트 테이블 엔트리가 존재할 때(S820-N), 제2 프로세서(PROCESSOR_2)는 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송할 수 있다(S830).
도 9는 도 8에서 설명한 동작이 실행될 때 메인 리드 카운트 테이블(MRCT)과 부분 리드 카운트 테이블(PRCT)의 변화를 나타낸 도면이다.
도 9에서, 부분 리드 카운트 테이블(PRCT)은 3개의 슈퍼 메모리 블록 SB1, SB3, SBN에 대한 리드 카운트 테이블 엔트리를 포함하고 있다.
3개의 슈퍼 메모리 블록 SB1, SB3, SBN에 대한 리드 동작 중 에러가 발생하여, 에러에 대한 리커버리 동작으로 인해서 슈퍼 메모리 블록 SB1에 대한 리드 카운트 테이블 엔트리의 메인 리드 카운트가 55, 슈퍼 메모리 블록 SB3에 대한 리드 카운트 테이블 엔트리의 메인 리드 카운트가 90, 슈퍼 메모리 블록 SBN에 대한 리드 카운트 테이블 엔트리의 메인 리드 카운트가 45로 업데이트되었다고 가정한다. 그리고 임계 메인 리드 카운트가 90이라고 가정한다.
이때, 슈퍼 메모리 블록 SB3에 대한 리드 카운트 테이블 엔트리의 메인 리드 카운트가 임계 메인 리드 카운트인 90 이상이므로, 제2 프로세서(PROCESSOR_2)는 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송할 수 있다. 그리고 제1 프로세서(PROCESSOR_1)는 업데이트 메시지를 수신한 후, 부분 리드 카운트 테이블(PRCT)를 기초로 메인 리드 카운트 테이블(MRCT)을 업데이트할 수 있다.
구체적으로, 부분 리드 카운트 테이블(PRCT)에서 슈퍼 메모리 블록 SB1에 대한 리드 카운트 테이블 엔트리의 메인 리드 카운트가 50에서 55로 업데이트되었으므로, 메인 리드 카운트 테이블(MRCT)에서 슈퍼 메모리 블록 SB1에 대한 리드 카운트 테이블 엔트리의 메인 리드 카운트가 50에서 55로 업데이트될 수 있다. 마찬가지로, 메인 리드 카운트 테이블(MRCT)에서 슈퍼 메모리 블록 SB3에 대한 리드 카운트 테이블 엔트리의 메인 리드 카운트가 80에서 90으로 업데이트되고, 슈퍼 메모리 블록 SBN에 대한 리드 카운트 테이블 엔트리의 메인 리드 카운트가 40에서 45로 업데이트될 수 있다.
도 10은 본 발명의 실시예들에 따른 제2 프로세서(PROCESSOR_2)가 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송할 지 여부를 결정하는 동작의 다른 예를 나타낸 흐름도이다.
도 10을 참조하면, 제2 프로세서(PROCESSOR_2)는 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리의 개수를 모니터링할 수 있다(S1010). 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리의 개수는, 리드 동작 시에 에러가 발생한 슈퍼 메모리 블록의 개수를 의미할 수 있다.
그리고 제2 프로세서(PROCESSOR_2)는 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리의 개수가 설정된 임계 엔트리 개수 이상인지 여부를 판단한다(S1020).
만약, 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리의 개수가 설정된 임계 엔트리 개수 이상일때(S1020-N), 제2 프로세서(PROCESSOR_2)는 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송할 수 있다(S1030).
도 11는 도 10에서 설명한 동작이 실행될 때 메인 리드 카운트 테이블(MRCT)과 부분 리드 카운트 테이블(PRCT)의 변화를 나타낸 도면이다.
도 11에서 임계 엔트리 개수는 3이라고 가정한다.
도 11에서, 먼저 슈퍼 메모리 블록 SB1에 대한 리드 동작 중 에러가 발생하여, 에러에 대한 리커버리 동작이 수행되었다고 가정한다. 이때, 부분 리드 카운트 테이블(PRCT)에 슈퍼 메모리 블록 SB1에 대한 리드 카운트 테이블 엔트리가 새로 추가되고, 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리의 개수는 1개이다.
이후, 슈퍼 메모리 블록 SB3에 대한 리드 동작 중 에러가 발생하여, 에러에 대한 리커버리 동작이 수행되었다고 가정한다. 이때, 부분 리드 카운트 테이블(PRCT)에 슈퍼 메모리 블록 SB3에 대한 리드 카운트 테이블 엔트리가 새로 추가되고, 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리의 개수는 2개이다.
이후, 슈퍼 메모리 블록 SBN에 대한 리드 동작 중 에러가 발생하여, 에러에 대한 리커버리 동작이 수행되었다고 가정한다. 이때, 부분 리드 카운트 테이블(PRCT)에 슈퍼 메모리 블록 SBN에 대한 리드 카운트 테이블 엔트리가 새로 추가되고, 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리의 개수는 3개이다.
이때, 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리의 개수가 임계 엔트리 개수 이상이 되었으므로, 제2 프로세서(PROCESSOR_2)는 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송할 수 있다. 그리고 제1 프로세서(PROCESSOR_1)는 제2 프로세서(PROCESSOR_2)로부터 업데이트 메시지를 수신한 후, 부분 리드 카운트 테이블(PRCT)를 기초로 메인 리드 카운트 테이블(MRCT)을 업데이트할 수 있다.
구체적으로, 부분 리드 카운트 테이블(PRCT)에서 슈퍼 메모리 블록 SB1에 대한 리드 카운트 테이블 엔트리의 메인 리드 카운트가 50에서 55로 업데이트되었으므로, 메인 리드 카운트 테이블(MRCT)에서 슈퍼 메모리 블록 SB1에 대한 리드 카운트 테이블 엔트리의 메인 리드 카운트가 50에서 55로 업데이트될 수 있다. 마찬가지로, 메인 리드 카운트 테이블(MRCT)에서 슈퍼 메모리 블록 SB3에 대한 리드 카운트 테이블 엔트리의 메인 리드 카운트가 80에서 85으로 업데이트되고, 슈퍼 메모리 블록 SBN에 대한 리드 카운트 테이블 엔트리의 메인 리드 카운트가 40에서 45로 업데이트될 수 있다.
이상에서, 메인 리드 카운트 테이블(MRCT)을 부분 리드 카운트 테이블(PRCT)을 기초로 업데이트하는 동작이 실행될 수 있는 조건에 대하여 설명하였다.
이하, 이러한 조건이 만족될 때, 메모리 시스템(100)이 구체적으로 메인 리드 카운트 테이블(MRCT)을 어떻게 업데이트하는지에 대하여 설명한다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템(100)이 메인 리드 카운트 테이블(MRCT)을 업데이트하는 동작의 일 예를 나타낸 흐름도이다.
도 12를 참조하면, 메모리 시스템(100)의 제2 프로세서(PROCESSOR_2)는 메인 리드 카운트 테이블(MRCT)을 업데이트하기 위해, 부분 리드 카운트 테이블(PRCT)을 설정된 타깃 메모리 영역에 복사할 수 있다(S1210).
그리고 제2 프로세서(PROCESSOR_2)는 부분 리드 카운트 테이블(PRCT)을 설정된 타깃 메모리 영역에 복사한 이후에, 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송할 수 있다(S1220). 즉, 제2 프로세서(PROCESSOR_2)는 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송하기 전에, 부분 리드 카운트 테이블(PRCT)을 설정된 타깃 메모리 영역에 복사할 수 있다.
제2 프로세서(PROCESSOR_2)는 제1 프로세서(PROCESSOR_1)로 업데이트 메시지를 전송한 이후에는, 메인 리드 카운트 테이블(MRCT)의 업데이트에 관여하거나 메인 리드 카운트 테이블(MRCT)이 업데이트되는지 여부를 기다리지 않고 다른 동작을 처리할 수 있다. 따라서, 메인 리드 카운트 테이블(MRCT)의 업데이트 과정에서 발생하는 성능 저하가 최소화될 수 있다.
그리고 메모리 시스템(100)의 제1 프로세서(PROCESSOR_1)는 업데이트 메시지를 제2 프로세서(PROCESSOR_2)로부터 수신할 때, 메인 리드 카운트 테이블(MRCT)을 타깃 메모리 영역에 복사된 부분 리드 카운트 테이블(PRCT)을 기초로 업데이트할 수 있다(S1230).
도 13은 본 발명의 실시예들에 따른 제2 프로세서(PROCESSOR_2)가 부분 리드 카운트 테이블(PRCT)을 타깃 메모리 영역(TGT_MEM_AREA)에 복사하는 동작을 나타낸 도면이다.
도 13에서, 3개의 슈퍼 메모리 블록 SB1, SB3, SBN에 대한 부분 리드 카운트 테이블 엔트리를 포함하는 부분 리드 카운트 테이블(PRCT)을 기초로 메인 리드 카운트 테이블(MRCT)을 업데이트하는 경우를 설명한다.
제2 프로세서(PROCESSOR_2)는, 제1 프로세서(PROCESSOR_1)에 업데이트 메시지를 전송하기 전에, 부분 리드 카운트 테이블(PRCT)을 타깃 메모리 영역(TGT_MEM_AREA)에 복사할 수 있다.
이때, 타깃 메모리 영역(TGT_MEM_AREA)는 제1 프로세서(PROCESSOR_1) 및 제2 프로세서(PROCESSOR_2)가 모두 액세스 가능하다. 일 예로, 타깃 메모리 영역(TGT_MEM_AREA)은 워킹 메모리(125) 상에서 서로 다른 프로세서가 동시에 액세스 가능한 공유 메모리에 위치할 수 있다.
도 14는 본 발명의 실시예들에 따른 제1 프로세서(PROCESSOR_1)가 타깃 메모리 영역(TGT_MEM_AREA)에 복사된 부분 리드 카운트 테이블(PRCT)을 기초로 메인 리드 카운트 테이블(MRCT)을 업데이트하는 동작을 나타낸 도면이다.
도 14에서, 제1 프로세서(PROCESSOR_1)는 제2 프로세서(PROCESSOR_2)로부터 업데이트 메시지를 수신한 이후, 타깃 메모리 영역(TGT_MEM_AREA)에 복사된 부분 리드 카운트 테이블(PRCT)에 액세스하여, 부분 리드 카운트 테이블(PRCT)을 기초로 메인 리드 카운트 테이블(MRCT)을 업데이트할 수 있다.
구체적으로, 제1 프로세서(PROCESSOR_1)는 메인 리드 카운트 테이블(MRCT)에서 슈퍼 메모리 블록 SB1에 대응하는 리드 카운트 테이블 엔트리의 메인 리드 카운트를 55로 업데이트할 수 있다. 그리고 제1 프로세서(PROCESSOR_1)는 메인 리드 카운트 테이블(MRCT)에서 슈퍼 메모리 블록 SB3에 대응하는 리드 카운트 테이블 엔트리의 메인 리드 카운트를 85로 업데이트하고, 슈퍼 메모리 블록 SBN에 대응하는 리드 카운트 테이블 엔트리의 메인 리드 카운트를 45로 업데이트할 수 있다.
이하, 제2 프로세서(PROCESSOR_2)가 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송하는 시점의 일 예를 보다 자세히 살펴본다.
도 15는 본 발명의 실시예들에 따른 제2 프로세서(PROCESSOR_2)가 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송하는 시점을 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 15를 참조하면, 제2 프로세서(PROCESSOR_2)는, 제1 프로세서(PROCESSOR_1)가 메인 리드 카운트 테이블(MRCT)을 업데이트할 수 있도록, 부분 리드 카운트 테이블(PRCT)을 타깃 메모리 영역(TGT_MEM_AREA)에 복사할 수 있다(S1510).
이후, 제2 프로세서(PROCESSOR_2)는 S1510 단계가 완료된 후 바로 제1 프로세서(PROCESSOR_1)에 업데이트 메시지를 전송하는 대신에, 제1 프로세서(PROCESSOR_1)가 현재 메인 리드 카운트 테이블(MRCT)을 업데이트하는 중인지 여부를 판단할 수 있다(S1520).
만약, 제1 프로세서(PROCESSOR_1)가 메인 리드 카운트 테이블(MRCT)을 업데이트하는 중일 때(S1520-Y), 제2 프로세서(PROCESSOR_2)는 제1 프로세서(PROCESSOR_1)가 메인 리드 카운트 테이블(MRCT)을 업데이트하는 동작이 완료될 때까지 대기할 수 있다(S1530). 이후, 제2 프로세서(PROCESSOR_2)는 다시 제1 프로세서(PROCESSOR_1)가 현재 메인 리드 카운트 테이블(MRCT)을 업데이트하는 중인지 여부를 판단할 수 있다(S1520).
반면, 제1 프로세서(PROCESSOR_1)가 메인 리드 카운트 테이블(MRCT)을 업데이트하는 중이 아닐 때(S1520-N), 제2 프로세서(PROCESSOR_2)는 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송할 수 있다(S1540).
이처럼, 제2 프로세서(PROCESSOR_2)가 메인 리드 카운트 테이블(MRCT)을 업데이트하는 동작이 완료될 때까지 대기하는 이유는, 제1 프로세서(PROCESSOR_1)가 이전에 생성된 부분 리드 카운트 테이블을 기초로 메인 리드 카운트 테이블(MRCT)을 업데이트하는 도중에 새로운 부분 리드 카운트 테이블의 변경 사항이 메인 리드 카운트 테이블(MRCT)에 반영되면, 이전에 생성된 부분 리드 카운트 테이블의 변경 사항이 메인 리드 카운트 테이블(MRCT)에 제대로 반영되지 않을 가능성이 존재하기 때문이다.
비록 발생 가능성은 낮지만, 제1 프로세서(PROCESSOR_1)가 제2 프로세서(PROCESSOR_2)에 비해 아주 느리게 동작할 경우에는 이러한 문제가 발생할 수 있다. 따라서, 제2 프로세서(PROCESSOR_2)가 메인 리드 카운트 테이블(MRCT)을 업데이트하는 동작이 완료될 때까지는 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송하지 않고 대기할 수 있다.
도 16은 본 발명의 실시예들에 따른 제1 프로세서(PROCESSOR_1)가 리드 리클레임 실행 여부를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 16을 참조하면, 제1 프로세서(PROCESSOR_1)는 메인 리드 카운트 테이블(MRCT)을 부분 리드 카운트 테이블(PRCT)을 기초로 업데이트할 수 있다(S1610).
그리고, 제1 프로세서(PROCESSOR_1)는 메인 리드 카운트 테이블(MRCT)에 포함된 리드 카운트 테이블 엔트리 중에서, 메인 리드 카운트가 임계 리드 카운트 이상인 리드 카운트 테이블 엔트리가 존재하는지 판단한다(S1620).
제1 프로세서(PROCESSOR_1)는 메인 리드 카운트 테이블(MRCT)에 포함된 리드 카운트 테이블 엔트리 중에서, 메인 리드 카운트가 임계 리드 카운트 이상인 리드 카운트 테이블 엔트리가 존재할 때(S1620-Y), 해당 리드 카운트 테이블 엔트리에 대응하는 슈퍼 메모리 블록에 대한 리드 리클레임 동작을 실행할 수 있다(S1630).
도 17은 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 도면이다.
도 17을 참조하면, 메모리 시스템(100)의 동작 방법은, 복수의 슈퍼 메모리 블록들 중 어느 하나에 저장된 데이터를 리드하는 동작 중에 에러가 발생할 때, 메모리 시스템(100)에 포함된 제2 프로세서(PROCESSOR_2)에 의해, 부분 리드 카운트 테이블(PRCT)을 업데이트하는 단계(S1710)를 포함할 수 있다. 이때, 부분 리드 카운트 테이블(PRCT)는 전술한 에러에 대한 리커버리 동작 시에 실행된 리드 동작의 카운트에 대한 정보를 포함하는 리드 카운트 테이블 엔트리를 저장할 수 있다.
그리고 메모리 시스템(100)의 동작 방법은, 제2 프로세서(PROCESSOR_2)에 의해, S1710 단계에서 업데이트된 부분 리드 카운트 테이블(PRCT)을 기초로 메인 리드 카운트 테이블(MRCT)을 업데이트할지 여부를 결정하는 단계(S1720)를 포함할 수 있다. 이때, 메인 리드 카운트 테이블(MRCT)은 복수의 슈퍼 메모리 블록들 각각에 대한 리드 카운트 테이블 엔트리 - 리드 카운트 테이블 엔트리는, 대응하는 슈퍼 메모리 블록에 실행된 리드 동작의 카운트에 대한 정보를 포함한다 - 를 포함할 수 있다.
그리고 메모리 시스템(100)의 동작 방법은, 제2 프로세서(PROCESSOR_2)에 의해, 부분 리드 카운트 테이블(PRCT)을 기초로 메인 리드 카운트 테이블(MRCT)을 업데이트할 때, 부분 리드 카운트 테이블(PRCT)을 기초로 메인 리드 카운트 테이블(MRCT)을 업데이트할 것을 요청하는 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송하는 단계(S1730)를 포함할 수 있다.
한편, 전술한 리드 카운트 테이블 엔트리는 복수의 슈퍼 메모리 블록들 중 해당 리드 카운트 테이블 엔트리에 대응하는 제1 슈퍼 메모리 블록에 대해, 제1 슈퍼 메모리 블록 전체에 대응하는 메인 리드 카운트와 제1 슈퍼 메모리 블록에 포함된 복수의 서브 영역 각각에 대응하는 복수의 서브 리드 카운트를 포함할 수 있다.
S1710 단계에서, 제2 프로세서(PROCESSOR_2)는 일 예로 복수의 서브 리드 카운트들 중 어느 하나가 설정된 임계 서브 리드 카운트 이상이 될 때, 메인 리드 카운트를 제1값만큼 증가시키고 복수의 제2 리드 카운트들 모두를 제2값만큼 감소시킬 수 있다.
S1730 단계에서, 제2 프로세서(PROCESSOR_2)는 일 예로 부분 리드 카운트 테이블(PRCT)에 포함된 리드 카운트 테이블 엔트리 중 메인 리드 카운트가 설정된 임계 메인 리드 카운트 이상인 리드 카운트 테이블 엔트리가 존재할 때, 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송할 수 있다.
S1730 단계에서, 제2 프로세서(PROCESSOR_2)는 다른 예로 부분 리드 카운트 테이블에 포함된 리드 카운트 테이블 엔트리의 개수가 설정된 임계 엔트리 개수 이상일 때, 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송할 수 있다.
한편, S1730 단계에서, 제2 프로세서(PROCESSOR_2)는 업데이트 메시지를 제1 프로세서(PROCESSOR_1)로 전송하기 전에, 부분 리드 카운트 테이블을 설정된 타깃 메모리 영역에 복사할 수 있다. 이때, 타깃 메모리 영역은 제1 프로세서(PROCESSOR_1)와 제2 프로세서(PROCESSOR_2)가 모두 액세스 가능할 수 있다. 그리고 제1 프로세서(PROCESSOR_1)는 업데이트 메시지를 수신한 후, 타깃 메모리 영역에 저장된 부분 리드 카운트 테이블(PRCT)을 기초로, 메인 리드 카운트 테이블(MRCT)을 업데이트할 수 있다.
S1730 단계에서, 제1 프로세서(PROCESSOR_1)가 메인 리드 카운트 테이블을 업데이트하는 중일 때, 제2 프로세서(PROCESSOR_2)는 제1 프로세서(PROCESSOR_1)가 메인 리드 카운트 테이블(MRCT)을 업데이트하는 동작이 완료된 이후에 업데이트 메시지를 제1 프로세서로 전송할 수 있다.
제1 프로세서(PROCESSOR_1)는 메인 리드 카운트 테이블(MRCT)을 업데이트한 이후, 복수의 슈퍼 메모리 블록들 중 제1 슈퍼 메모리 블록에 대응하는 리드 카운트 테이블 엔트리의 메인 리드 카운트가 임계 리드 카운트 이상일 때, 제1 슈퍼 메모리 블록에 대한 리드 리클레임 동작을 실행할 수 있다.
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 18은 본 발명의 실시예들에 따른 컴퓨팅 시스템(1800)의 구성도이다.
도 18을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1800)은 시스템 버스(1860)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1800)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1810), 컴퓨팅 시스템(1800)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1820), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1830), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1840), 컴퓨팅 시스템(1800)이 사용하는 파워를 관리하는 파워 관리 모듈(1850) 등을 포함할 수 있다.
컴퓨팅 시스템(1800)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1800)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 210: 메모리 셀 어레이
220: 어드레스 디코더 230: 리드 앤 라이트 회로
240: 제어 로직 250: 전압 생성 회로

Claims (18)

  1. 복수의 슈퍼 메모리 블록들을 포함하는 메모리 장치; 및
    상기 메모리 장치와 통신하고, 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    제1 프로세서 및 제2 프로세서를 포함하고,
    상기 제1 프로세서는,
    상기 복수의 슈퍼 메모리 블록들 각각에 대응하는 리드 카운트 테이블 엔트리 - 리드 카운트 테이블 엔트리는 대응하는 슈퍼 메모리 블록에 실행된 리드 동작의 카운트에 대한 정보를 포함한다 - 를 포함하는 메인 리드 카운트 테이블을 관리하고,
    상기 제2 프로세서는,
    상기 복수의 슈퍼 메모리 블록들 중 어느 하나에 저장된 데이터를 리드하는 동작 중에 에러가 발생할 때, 상기 에러에 대한 리커버리 동작 시에 실행된 리드 동작의 카운트에 대한 정보를 포함하는 리드 카운트 테이블 엔트리를 포함하는 부분 리드 카운트 테이블을 관리하고,
    상기 메인 리드 카운트 테이블을 상기 부분 리드 카운트 테이블을 기초로 업데이트할 때, 업데이트 메시지를 상기 제1 프로세서로 전송하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 리드 카운트 테이블 엔트리는,
    상기 복수의 슈퍼 메모리 블록들 중 상기 리드 카운트 테이블 엔트리에 대응하는 제1 슈퍼 메모리 블록에 대해, 상기 제1 슈퍼 메모리 블록 전체에 대응하는 메인 리드 카운트과 상기 제1 슈퍼 메모리 블록에 포함된 복수의 서브 영역 각각에 대응하는 복수의 서브 리드 카운트들을 포함하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 제2 프로세서는,
    상기 복수의 서브 리드 카운트들 중 어느 하나가 설정된 임계 서브 리드 카운트 이상이 될 때, 상기 메인 리드 카운트를 제1값만큼 증가시키고 상기 복수의 서브 리드 카운트들 모두를 제2값만큼 감소시키는 메모리 시스템.
  4. 제2항에 있어서,
    상기 제2 프로세서는,
    상기 부분 리드 카운트 테이블에 포함된 리드 카운트 테이블 엔트리 중 메인 리드 카운트가 설정된 임계 메인 리드 카운트 이상인 리드 카운트 테이블 엔트리가 존재할 때, 상기 업데이트 메시지를 상기 제1 프로세서로 전송하는 메모리 시스템.
  5. 제2항에 있어서,
    상기 제2 프로세서는,
    상기 부분 리드 카운트 테이블에 포함된 리드 카운트 테이블 엔트리의 개수가 설정된 임계 엔트리 개수 이상일 때, 상기 업데이트 메시지를 상기 제1 프로세서로 전송하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 제2 프로세서는,
    상기 업데이트 메시지를 상기 제1 프로세서로 전송하기 전에, 상기 부분 리드 카운트 테이블을 설정된 타깃 메모리 영역에 복사하고,
    상기 제1 프로세서는,
    상기 업데이트 메시지를 수신한 후, 상기 타깃 메모리 영역에 저장된 부분 리드 카운트 테이블을 기초로, 상기 메인 리드 카운트 테이블을 업데이트하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 타깃 메모리 영역은,
    상기 제1 프로세서 및 상기 제2 프로세서가 모두 액세스 가능한 메모리 시스템.
  8. 제6항에 있어서,
    상기 제2 프로세서는,
    상기 제1 프로세서가 상기 메인 리드 카운트 테이블을 업데이트하는 중일 때, 상기 제1 프로세서가 상기 메인 리드 카운트 테이블을 업데이트하는 동작이 완료된 이후에 상기 업데이트 메시지를 상기 제1 프로세서로 전송하는 메모리 시스템.
  9. 제1항에 있어서,
    상기 제1 프로세서는,
    상기 부분 리드 카운트 테이블을 기초로 상기 메인 리드 카운트 테이블을 업데이트한 이후, 상기 복수의 슈퍼 메모리 블록들 중 제1 슈퍼 메모리 블록에 대응하는 리드 카운트 테이블 엔트리의 메인 리드 카운트가 임계 리드 카운트 이상일 때, 상기 제1 슈퍼 메모리 블록에 대한 리드 리클레임 동작을 실행하는 메모리 시스템.
  10. 복수의 슈퍼 메모리 블록들, 제1 프로세서 및 제2 프로세서를 포함하는 메모리 시스템의 동작 방법에 있어서,
    상기 복수의 슈퍼 메모리 블록들 중 어느 하나에 저장된 데이터를 리드하는 도중 에러가 발생할 때, 상기 제2 프로세서에 의해, 상기 에러에 대한 리커버리 동작 시에 실행된 리드 동작의 카운트에 대한 정보를 포함하는 리드 카운트 테이블 엔트리를 저장하는 부분 리드 카운트 테이블을 업데이트하는 단계;
    상기 제2 프로세서에 의해, 상기 부분 리드 카운트 테이블을 기초로, 상기 복수의 슈퍼 메모리 블록들 각각에 대한 리드 카운트 테이블 엔트리 - 리드 카운트 테이블 엔트리는 대응하는 슈퍼 메모리 블록에 실행된 리드 동작의 카운트에 대한 정보를 포함한다 - 를 포함하는 메인 리드 카운트 테이블을 업데이트할지 여부를 결정하는 단계; 및
    상기 제2 프로세서에 의해, 상기 부분 리드 카운트 테이블을 기초로 상기 메인 리드 카운트 테이블을 업데이트할 때, 업데이트 메시지를 상기 제1 프로세서로 전송하는 단계를 포함하는 메모리 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 리드 카운트 테이블 엔트리는,
    상기 복수의 슈퍼 메모리 블록들 중 상기 리드 카운트 테이블 엔트리에 대응하는 제1 슈퍼 메모리 블록에 대해, 상기 제1 슈퍼 메모리 블록 전체에 대응하는 메인 리드 카운트와 상기 제1 슈퍼 메모리 블록에 포함된 복수의 서브 영역 각각에 대응하는 복수의 서브 리드 카운트를 포함하는 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 부분 리드 카운트 테이블을 업데이트하는 단계는,
    상기 복수의 서브 리드 카운트들 중 어느 하나가 설정된 임계 서브 리드 카운트 이상이 될 때, 상기 메인 리드 카운트를 제1값만큼 증가시키고 상기 복수의 제2 리드 카운트들 모두를 제2값만큼 감소시키는 메모리 시스템의 동작 방법.
  13. 제11항에 있어서,
    상기 업데이트 메시지를 상기 제1 프로세서로 전송하는 단계는,
    상기 부분 리드 카운트 테이블에 포함된 리드 카운트 테이블 엔트리 중 메인 리드 카운트가 설정된 임계 메인 리드 카운트 이상인 리드 카운트 테이블 엔트리가 존재할 때, 상기 업데이트 메시지를 상기 제1 프로세서로 전송하는 메모리 시스템의 동작 방법.
  14. 제11항에 있어서,
    상기 업데이트 메시지를 상기 제1 프로세서로 전송하는 단계는,
    상기 부분 리드 카운트 테이블에 포함된 리드 카운트 테이블 엔트리의 개수가 설정된 임계 엔트리 개수 이상일 때, 상기 업데이트 메시지를 상기 제1 프로세서로 전송하는 메모리 시스템의 동작 방법.
  15. 제10항에 있어서,
    상기 업데이트 메시지를 상기 제1 프로세서로 전송하는 단계는,
    상기 제2 프로세서가 상기 업데이트 메시지를 상기 제1 프로세서로 전송하기 전에, 상기 부분 리드 카운트 테이블을 설정된 타깃 메모리 영역에 복사하는 단계; 및
    상기 제1 프로세서가 상기 업데이트 메시지를 수신한 후, 상기 타깃 메모리 영역에 저장된 부분 리드 카운트 테이블을 기초로, 상기 메인 리드 카운트 테이블을 업데이트하는 단계를 포함하는 메모리 시스템의 동작 방법.
  16. 제15항에 있어서,
    상기 타깃 메모리 영역은,
    상기 제1 프로세서와 상기 제2 프로세서가 모두 액세스 가능한 메모리 시스템의 동작 방법.
  17. 제15항에 있어서,
    상기 업데이트 메시지를 상기 제1 프로세서로 전송하는 단계는,
    상기 제1 프로세서가 상기 메인 리드 카운트 테이블을 업데이트하는 중일 때, 상기 제2 프로세서는 상기 제1 프로세서가 상기 메인 리드 카운트 테이블을 업데이트하는 동작이 완료된 이후에 상기 업데이트 메시지를 상기 제1 프로세서로 전송하는 메모리 시스템의 동작 방법.
  18. 제10항에 있어서,
    상기 제1 프로세서가 상기 부분 리드 카운트 테이블을 기초로 상기 메인 리드 카운트 테이블에 업데이트한 이후, 상기 복수의 슈퍼 메모리 블록들 중 제1 슈퍼 메모리 블록에 대응하는 리드 카운트 테이블 엔트리의 메인 리드 카운트가 임계 리드 카운트 이상일 때, 상기 제1 슈퍼 메모리 블록에 대한 리드 리클레임 동작을 실행하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.

KR1020200132311A 2020-10-14 2020-10-14 메모리 시스템 및 메모리 시스템의 동작 방법 KR20220049109A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200132311A KR20220049109A (ko) 2020-10-14 2020-10-14 메모리 시스템 및 메모리 시스템의 동작 방법
US17/191,190 US11726878B2 (en) 2020-10-14 2021-03-03 Memory system and operating method thereof
CN202110472411.0A CN114356208A (zh) 2020-10-14 2021-04-29 存储器***及其操作方法
US18/343,113 US20230333932A1 (en) 2020-10-14 2023-06-28 Memory system and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200132311A KR20220049109A (ko) 2020-10-14 2020-10-14 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220049109A true KR20220049109A (ko) 2022-04-21

Family

ID=81079035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200132311A KR20220049109A (ko) 2020-10-14 2020-10-14 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (2) US11726878B2 (ko)
KR (1) KR20220049109A (ko)
CN (1) CN114356208A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111161781A (zh) * 2018-11-07 2020-05-15 爱思开海力士有限公司 用于处理编程错误的存储器***及其方法
US20240045754A1 (en) * 2022-08-03 2024-02-08 Micron Technology, Inc. Classification-based error recovery with reinforcement learning

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102467075B1 (ko) * 2017-11-13 2022-11-11 삼성전자주식회사 메모리 장치 및 그의 리클레임 방법
KR20190088184A (ko) 2018-01-18 2019-07-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190102998A (ko) 2018-02-27 2019-09-04 에스케이하이닉스 주식회사 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
JP7053399B2 (ja) * 2018-07-31 2022-04-12 キオクシア株式会社 情報処理システム

Also Published As

Publication number Publication date
CN114356208A (zh) 2022-04-15
US11726878B2 (en) 2023-08-15
US20220114054A1 (en) 2022-04-14
US20230333932A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
US20230333932A1 (en) Memory system and operating method thereof
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210155055A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210143387A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210012123A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
CN115963981A (zh) 存储器***及存储器***的操作方法
CN115952115A (zh) 基于融合链表控制同步操作的存储器控制器及其操作方法
CN116136738A (zh) 使用外部装置执行后台操作的存储器***及其操作方法
KR20220068535A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220025405A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11636007B2 (en) Memory system and operating method thereof for flushing data in data cache with parity
US11704050B2 (en) Memory system for determining a memory area in which a journal is stored according to a number of free memory blocks
US20230376246A1 (en) Memory system, memory controller and operating method of the memory system operating as read boost mode
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230161676A (ko) 이퓨즈 메모리를 제어하는 컨트롤러 및 그 동작 방법
KR20220118011A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20230135334A (ko) 가비지 컬렉션을 제어하는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20230132951A (ko) 신드롬 가중치를 기초로 신뢰성 데이터를 결정하는 컨트롤러 및 그 동작 방법
KR20230094588A (ko) 복수의 존들에 대응하는 데이터를 관리하는 메모리 시스템 및 그 방법
KR20230163864A (ko) 가비지 컬렉션의 희생 블록을 결정하는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법