KR20220037191A - 적층 구조의 다이플렉서를 갖는 전자 장치 - Google Patents

적층 구조의 다이플렉서를 갖는 전자 장치 Download PDF

Info

Publication number
KR20220037191A
KR20220037191A KR1020200119839A KR20200119839A KR20220037191A KR 20220037191 A KR20220037191 A KR 20220037191A KR 1020200119839 A KR1020200119839 A KR 1020200119839A KR 20200119839 A KR20200119839 A KR 20200119839A KR 20220037191 A KR20220037191 A KR 20220037191A
Authority
KR
South Korea
Prior art keywords
layer
port
pcb
ground pattern
ground
Prior art date
Application number
KR1020200119839A
Other languages
English (en)
Inventor
박종현
김태영
양동일
나효석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200119839A priority Critical patent/KR20220037191A/ko
Priority to PCT/KR2021/012406 priority patent/WO2022060028A1/ko
Priority to CN202180063752.0A priority patent/CN116686221A/zh
Priority to EP21869650.8A priority patent/EP4199367A4/en
Publication of KR20220037191A publication Critical patent/KR20220037191A/ko
Priority to US18/185,063 priority patent/US20230216534A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/0057—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using diplexing or multiplexing filters for selecting the desired band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transceivers (AREA)

Abstract

다양한 실시예에 따른 전자 장치는, 안테나; 무선 통신 회로; 및 상기 안테나 및 상기 무선 통신 회로에 연결된 다이플렉서를 포함할 수 있다. 상기 다이플렉서는, 상기 안테나에 연결된 제1포트; 상기 무선 통신 회로에 연결된 제2포트; 상기 무선 통신 회로에 연결된 제3포트; 상기 제1포트 및 상기 제2포트 중 하나의 포트로부터 수신된 신호에서 저주파수 대역의 RF 신호를 걸러서 상기 제1포트 및 상기 제2포트 중 다른 하나의 포트로 출력하도록 구성된 LPF(low pass filter); 및 상기 제1포트 및 상기 제3포트 중 하나의 포트로부터 수신된 신호에서 고주파수 대역의 RF 신호를 걸러서 상기 제1포트 및 상기 제3포트 중 다른 하나의 포트로 출력하도록 구성된 HPF(high pass filter) 를 포함할 수 있다. 상기 LPF는 PCB(printed circuit board)의 표면에 배치된 커패시터와 상기 PCB에 패턴으로 형성된 인덕터를 포함할 수 있다. 상기 HPF는 상기 PCB의 표면에 배치된 인덕터와 상기 PCB에 패턴으로 형성된 커패시터를 포함할 수 있다. 그 외에도, 다양한 실시예들이 가능할 수 있다.

Description

적층 구조의 다이플렉서를 갖는 전자 장치{Electronic device having a laminated diplexer}
다양한 실시예는 다이플렉서를 이용하여 하나의 안테나로 다중 주파수 대역의 RF 신호를 송수신하도록 구성된 전자 장치에 관한 것이다.
다이플렉서는 안테나로부터 수신된 RF 신호를 제1주파수 대역의 RF 신호 및 제2주파수 대역의 RF 신호로 나눠서 다른 신호 경로를 통해 무선 통신 회로(예: 트랜시버)로 출력하고, 무선 통신 회로로부터 수신된 RF 신호를 안테나로 출력하도록 구성될 수 있다.
다이플렉서는 기판의 일면에 배치될 수 있다. 예컨대, 표면실장기술(surface mounter technology)에 의해 다이플렉서로서 외장형 부품(예: lumped 소자)이 PCB 표면에 배치될 수 있다. 다이플렉서를 외장형 부품으로 구현하게 됨에 따라 재료비가 증가할 수 있다. 다이플렉서가 기판의 일면에 배치되기 때문에 전자 장치의 내부 공간의 일부를 차지할 수 있다. 따라서, 전자 장치(예: 스마트 폰) 내부에 부품들을 배치하기 위한 공간 확보가 어려울 수 있다. 전자 장치에 포함된 기판의 일면에 다이플렉서가 배치된 경우, 외부 충격이나 조립 시 상기 다이플렉서가 파손되거나 기판에서 분리될 수 있다.
다양한 실시예는, 다이플렉서를 위한 전자 장치의 내부 공간을 감소시킬수 있고, 보다 낮은 재료비로 구현된 다이플렉서를 포함한 전자 장치를 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있다.
다양한 실시예에 따른 전자 장치는, 안테나; 무선 통신 회로; 및 상기 안테나 및 상기 무선 통신 회로에 연결된 다이플렉서를 포함할 수 있다. 상기 다이플렉서는, 상기 안테나에 연결된 제1포트; 상기 무선 통신 회로에 연결된 제2포트; 상기 무선 통신 회로에 연결된 제3포트; 상기 제1포트 및 상기 제2포트 중 하나의 포트로부터 수신된 신호에서 저주파수 대역의 RF 신호를 걸러서 상기 제1포트 및 상기 제2포트 중 다른 하나의 포트로 출력하도록 구성된 LPF(low pass filter); 및 상기 제1포트 및 상기 제3포트 중 하나의 포트로부터 수신된 신호에서 고주파수 대역의 RF 신호를 걸러서 상기 제1포트 및 상기 제3포트 중 다른 하나의 포트로 출력하도록 구성된 HPF(high pass filter) 를 포함할 수 있다. 상기 LPF는 PCB(printed circuit board)의 표면에 배치된 커패시터와 상기 PCB에 패턴으로 형성된 인덕터를 포함할 수 있다. 상기 HPF는 상기 PCB의 표면에 배치된 인덕터와 상기 PCB에 패턴으로 형성된 커패시터를 포함할 수 있다.
다양한 실시예에 따르면, 전자 장치에 배치하기 용이하고 값싼 다이플렉서를 제공할 수 있다. 전자 장치는 이러한 다이플렉서를 이용하여 하나의 안테나로 다중 주파수 대역의 RF 신호를 송수신할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은, 다양한 실시예에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는, 일 실시예에 따른, 하나의 안테나로 다중 주파수 대역의 RF 신호를 송수신하도록 구성된 전자 장치의 블록도이다.
도 3a는 도 2의 LPF의 회로도이고, 도 3b 및 도 3c는, 다양한 실시예에 따른, LPF의 적층 구조를 도시하고, 도 3d는 LPF의 필터링 성능을 나타내는 그래프이다.
도 4a는 도 2의 HPF의 회로도이고, 도 4b 및 도 4c는, 다양한 실시예에 따른, HPF의 적층 구조를 도시하고, 도 4d는 HPF의 필터링 성능을 나타내는 그래프이다.
도 5a는, 일 실시예에 따른, 다이플렉서를 포함하는 PCB의 표면을 도시하고, 도 5b는 PCB에서 다이플렉서의 적층 구조를 도시하고, 도 5 c는 PCB에서 접지의 적층 구조를 도시한다.
도 6a는, 일 실시예에 따른, 다이플렉서를 포함하는 PCB의 단면을 도시하고, 도 6b는 PCB에서 다이플렉서의 적층 구조를 도시한다.
도 1 은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2는, 일 실시예에 따른, 하나의 안테나로 다중 주파수 대역의 RF 신호를 송수신하도록 구성된 전자 장치(200)의 블록도이다. 도 2를 참조하면, 전자 장치(200)(예: 도 1의 전자 장치(101))는 안테나(210), 다이플렉서(diplexer)(220), 제1듀플렉서(duplexer)(230), 제2듀플렉서(240), 제1스위치회로(250), 제2스위치회로(260), 및/또는 트랜시버(270)를 포함할 수 있다.
일 실시예에 따르면, 다이플렉서(220)는 저역 통과 필터(LPF; low pass filter)(220a), 및 고역 통과 필터(HPF; high pass filter)(220b)를 포함할 수 있다. 예를 들어, LPF(220a)는 입력된 RF 신호에서 저 주파수 대역(예: 약 3GHz 이하)을 갖는 RF 신호를 걸러서 출력할 수 있다. 예를 들어, HPF(220b)는 입력된 RF 신호에서 고 주파수 대역(예: 약 3 GHz 이상)을 갖는 RF 신호를 걸러서 출력할 수 있다. 다이플렉서(220)는 안테나(210)에 연결된 제1포트(221), 제1커플러(291)에 연결된 제2포트(222), 및 제2커플러(292)에 연결된 제3포트(223)를 포함할 수 있다. LPF(220a)는 제1포트(221) 및 제2포트(222) 중 하나의 포트를 통해 수신된 신호에서 저 주파수 대역을 갖는 RF 신호를 걸러서 제1포트(221) 및 제2포트(222) 중 다른 포트로 출력하도록 구성될 수 있다. HPF(220b)는, 제1포트(221) 및 제3포트(223) 중 하나의 포트를 통해 수신된 신호에서 고 주파수 대역을 갖는 RF 신호를 걸러서 제1포트(221) 및 제3포트(223) 중 다른 포트로 출력하도록 구성될 수 있다.
일 실시예에 따르면, 제1듀플렉서(230)는, 네트워크(예: 도 1의 제1 네트워크(198))로 데이터 전송에 사용되도록 지정된 제1송신 주파수 대역의 RF 신호를 출력하는 제 1-1 대역 통과 필터(BPF; band pass filter)(230a), 네트워크로부터 데이터 수신에 사용되도록 지정된 제1수신 주파수 대역의 RF 신호를 출력하는 제 1-2 BPF(230b), 제 1-1 BPF(230a), 및 제 1-2 BPF(230b)와 연결되고 제1스위치 회로(250)에 연결된 제1-1포트(231), 전력 증폭기(280)를 통해 트랜시버(270)의 제1송신포트(271a)에 연결된 제1-2포트(232), 및 트랜시버(270)의 제1수신포트(272a)에 연결된 제1-3포트(233)를 포함할 수 있다. 제1-1 BPF(230a)는 제1-2 포트(232)를 통해 트랜시버(270)의 제1송신포트(271a)로부터 수신된 신호에서 제1송신 주파수 대역을 갖는 RF 신호를 걸러서 제1-1 포트(231)로 출력하도록 구성될 수 있다. 제1-2 BPF(230b)는 제1-1 포트(231)를 통해 수신된 신호에서 제1수신 주파수 대역을 갖는 RF 신호를 걸러서 제1-3 포트(233)를 통해 트랜시버(270)의 제1수신포트(272a)로 출력하도록 구성될 수 있다.
일 실시예에 따르면, 제2듀플렉서(240)는, 네트워크(예: 도 1의 제1 네트워크(198))로 데이터 전송에 사용되도록 지정된 제2송신 주파수 대역의 RF 신호를 출력하는 제 2-1 BPF(240a), 네트워크로부터 데이터 수신에 사용되도록 지정된 제2수신 주파수 대역의 RF 신호를 출력하는 제 2-2 BPF(240b), 제 2-1 BPF(240a) 및 제 2-2 BPF(240b)와 연결되고 제2스위치 회로(260)에 연결된 제2-1포트(241), 전력 증폭기(280)를 통해 트랜시버(270)의 제2송신포트(271b)에 연결된 제2-2포트(242), 및 트랜시버(270)의 제2수신포트(272b)에 연결된 제2-3포트(243)를 포함할 수 있다. 제2-1 BPF(240a)는 제2-2 포트(242)를 통해 트랜시버(270)의 제2송신포트(271b)로부터 수신된 신호에서 제2송신 주파수 대역을 갖는 RF 신호를 걸러서 제2-1 포트(241)로 출력하도록 구성될 수 있다. 제2-2 BPF(240b)는 제2-1 포트(241)를 통해 수신된 신호에서 제2수신 주파수 대역을 갖는 RF 신호를 걸러서 제2-3 포트(243)를 통해 트랜시버(270)의 제2수신포트(272b)로 출력하도록 구성될 수 있다.
다양한 실시예에서, 송신 주파수 대역은, 3GPP에서 정의하는 5G 또는 레거시(legacy) 네트워크(예: 도 1의 제 2 네트워크(199))에서 FDD(frequency division duplexing) 통신 방식에 사용되도록 지정된 주파수 대역들 중 하나의 주파수 대역에서 업링크(uplink) 대역을 포함할 수 있다. 수신 주파수 대역은 상기 주파수 대역에서 다운링크(downlink) 대역을 포함할 수 있다. 업링크 대역은 다운링크 대역보다 낮거나 높을 수 있다. 예를 들어, 레거시 네트워크는 2세대(2G), 3G, 4G, 또는 long term evolution(LTE) 네트워크를 포함할 수 있다. 다양한 실시예에서, BPF들(230a, 230b, 240a, 240b)은 표면 탄성파(SAW; surface acoustic wave) 필터를 포함할 수 있다.
다양한 실시예에서, 제1스위치 회로(또는, 프런트엔드(front end) 회로)(250)는 다이플렉서(220)의 제2포트(222)와 제1듀플렉서(230)의 제1-1포트(231)를 연결하는 전송 선로 상에 배치될 수 있다. 제1스위치 회로(250)는 다이플렉서(220)를 통해 안테나(210)로부터 수신된 RF 신호를 제1듀플렉서(230)로 출력할 수 있다. 제1스위치 회로(250)는 제1듀플렉서(230)를 통해 트랜시버(270)로부터 수신된 RF 신호를 다이플렉서(220) 로 출력할 수 있다.
다양한 실시예에서, 제2스위치 회로(260)는 다이플렉서(220)의 제3포트(223)와 제2듀플렉서(240)의 제2-1포트(241)를 연결하는 전송 선로 상에 배치될 수 있다. 제2스위치 회로(260)는 다이플렉서(220)를 통해 안테나(210)로부터 수신된 RF 신호를 전처리하여 제2듀플렉서(240)를 통해 트랜시버(270)로 출력할 수 있다. 제2스위치 회로(260)는 제2듀플렉서(240)를 통해 트랜시버(270)로부터 수신된 RF 신호를 전처리하여 다이플렉서(220)를 통해 안테나(210)로 출력할 수 있다.
다양한 실시예에서, 전자 장치(200)는, 제1증폭 회로 및/또는 제2증폭 회로를 더 포함할 수 있다. 예를 들어, 제1증폭 회로(예: 저 잡음 증폭기(low noise amplifier) 또는 가변 이득 증폭기(variable gain amplifier))는 제1-2 BPF(230b)를 통해 안테나(210)로부터 수신된 RF 신호를 증폭하여 제1수신포트(272a)를 통해 트랜시버(270)로 출력할 수 있다. 제2증폭 회로(예: 저 잡음 증폭기(low noise amplifier) 또는 가변 이득 증폭기(variable gain amplifier))는 제2-2 BPF(240b)를 통해 안테나(210)로부터 수신된 RF 신호를 증폭하여 제2수신포트(272b)를 통해 트랜시버(270)로 출력할 수 있다.
다양한 실시예에서, 트랜시버(270)는 무선 통신 모듈(192)을 구성하는 요소(예: 셀룰러 네트워크와 통신을 지원하는 무선 통신 회로)일 수 있다. 트랜시버(270)는, 송신 모드 시, 프로세서로부터 수신된 기저대역의 신호를 RF 신호로 변환하여 제1송신 포트(271a) 또는 제2송신 포트(271b)를 통해 안테나(210)로 출력할 수 있다. 트랜시버(270)는, 수신 모드 시, 제1수신 포트(272a) 또는 제2수신 포트(272b)를 통해 안테나(210)로부터 수신된 RF 신호를 기저대역의 신호로 변환하여 프로세서로 출력할 수 있다.
다양한 실시예에서, 전자 장치(200)는 전력증폭기(280), 제1커플러(291), 및/또는 제2커플러(292)를 더 포함할 수 있다. 전력 증폭기(280)는 트랜시버(270)의 제1송신 포트(271a)로부터 수신된 RF 신호의 전력을 증폭하여 제1듀플렉서(230)의 제1-2포트(232)로 출력할 수 있다. 전력 증폭기(280)는 트랜시버(270)의 제2송신 포트(271b)로부터 수신된 RF 신호의 전력을 증폭하여 제2듀플렉서(240)의 제2-2포트(242)로 출력할 수 있다. 제1커플러(291)는 다이플렉서(220)의 제2포트(222)와 제1스위치 회로(250)를 연결하는 전송 선로 상에 배치되고 트랜시버(270)에서 안테나(210)로 출력되는 RF 신호의 전력을 획득하여 트랜시버(270)로 출력할 수 있다. 제2커플러(292)는 다이플렉서(220)의 제3포트(223)와 제2스위치 회로(260)를 연결하는 전송 선로 상에 배치되고 트랜시버(270)에서 안테나(210)로 출력되는 RF 신호의 전력을 획득하여 트랜시버(270)로 출력할 수 있다.
도 3a는 도 2의 LPF(220a)의 회로도이고, 도 3b 및 도 3c는, 다양한 실시예에 따른, LPF(220a)의 적층 구조를 도시하고, 도 3d는 LPF(220a)의 필터링 성능을 나타내는 그래프이다.
도 3a를 참조하면, LPF(220a)는 제1 커패시터(LC(LPF capacitor)1)(311), 제2커패시터(LC2)(312), 제3커패시터(LC3)(313), 제1인덕터(LL(LPF inductor)1)(321), 및/또는 제2인덕터(LL2)(322)를 포함할 수 있다.
다양한 실시예에서, LL1(321)의 일단(A)은 제1포트(221)에 연결되고 LL1(321)의 타단(B)은 LL2(322)의 일단(C)에 연결될 수 있다. LL2(322)의 타단(D)은 제2포트(222)에 연결될 수 있다. LC1(311)의 일단(Q)은 LL1(321)의 일단(A)에 연결되고 LC1(311)의 타단(R)은 LL1(321)의 타단(B)에 연결될 수 있다. LC2(312)의 일단(E)은 LL2(322)의 일단(C)에 연결되고 LC2(312)의 타단(F)은 LL2(322)의 타단(D)에 연결될 수 있다. LC3(313)의 일단(G)은 LL1(321)의 타단(B) 및 LL2(322)의 일단(C) 사이에 연결될 수 있다. LC3(313)의 타단(H)은 PCB에 형성된 접지에 연결될 수 있다. 일 실시예에서, LC1(311)은 LL1(321)의 양단 사이의 기생 커패시턴스(parasitic capacitance)로 구현됨에 따라 도 3의 회로 구성에서 생략될 수 있다.
도 3a와 같은 회로 구성에서, LL1(321), LL2(322), 및 LC3(313)의 조합은 저주파수 대역의 RF 신호를 통과시키는 필터로서 동작하고, LL1(321)과 LC1(311)의 조합과 LL2(322)와 LC2(322)의 조합은 고주파수 대역의 RF 신호의 통과를 저지하는 필터로서 동작할 수 있다.
다양한 실시예에서, LL1(321)과 LL2(322)는 PCB에 패턴으로 형성(예: embedded)될 수 있고 LC2(312)와 LC3(313)은 PCB의 표면에 배치된 lumped 소자일 수 있다. 도 3b 및 도 3c를 참조하면, PCB는 제1층(391), 제2층(392), 및 제3층(393)을 포함할 수 있다.
다양한 실시예에서, 제1층(391)은 lumped 소자가 배치되기 위한 PCB 표면을 포함할 수 있다. 예를 들어, 제1-1패드(312a), 제1-2패드(312b), 제2-1패드(313a), 및/또는 제2-2패드(313b)가 제1층(391)에 형성될 수 있다. 제1-1패드(312a)에 LC2(312)의 일단(E)이 부착되고, 제1-1패드(312b)와 분리된 제1-2패드(312b)에 LC2(312)의 타단(F)이 부착될 수 있다. 제1-2패드(312b)는 제2포트(222)와 연결될 수 있다. 예를 들어, 도시하지는 않지만, 제1-2패드(312b)로부터 연장된 제1접점(contact point)(381)이 제2포트(222)에 연결될 수 있다. 제1접점(contact point)(381)은 예를 들어, LL2(322)의 타단(D)일 수 있다. 제2-1패드(313a)는 제1-1패드(312a)와 연결되고, LC3(313)의 일단(G)이 제2-1패드(313a)에 부착될 수 있다. 제2-1패드(313a)로부터 분리된 제2-2패드(313b)는 접지와 연결되고, LC3(313)의 타단(H)이 제2-2패드(313b)에 부착되어 접지에 연결될 수 있다. 일 실 시예에서, 제1-1패드(312a), 제1-2패드(312b), 제2-1패드(313a), 및/또는 제2-2패드(313b)는 도전성 패치 형태로 형성될 수 있다.
다양한 실시예에서, 제2층(392)에는 LL1(321)의 제1부분(321a)과 LL2(322)의 제1부분(322a)이 형성될 수 있다. LL1(321)의 제1부분(321a)의 일단(321a_1)은 제1비아(371)를 통해 제1-1패드(312a)에 연결될 수 있다. 예를 들어, LL1(321)의 제1부분(321a)의 일단(321a_1)은 LL1(321)의 타단(B)일 수 있다. LL2(322)의 제1부분(322a)은 LL1(321)의 제1부분(321a)으로부터 이격되어 배치되고, LL2(322)의 제1부분(322a)의 일단(322a_1)은 제2비아(372)를 통해 제1-2패드(312b)에 연결될 수 있다. LL2(322)의 제1부분(322a)의 일단(322a_1)은 예를 들어, LL2(322)의 타단(D)일 수 있다.
다양한 실시 예에서, LL1(321)의 제1부분(321a)은 LL1(321)의 제1부분(321a)의 타단(321a_2)에서 LL1(321)의 제1부분(321a)의 일단(321a_1)으로 연장되는 코일 형태의 도전성 라인을 포함할 수 있다. 또 다른 예로, LL2(322)의 제1부분(322a)은 LL2(322)의 제1부분(322a)의 일단(322a_1)에서 LL2(322)의 제1부분(322a)의 타단(322a_2)으로 연장되며, 굴곡이 있는 도전성 라인 형태로 형성될 수 있다.
다양한 실시예에서, 제3층(393)에는 LL1(321)의 제2부분(321b)과 LL2(322)의 제2부분(322b)이 형성될 수 있다. LL1(321)의 제2부분(321b)의 일단(321b_1)은 제3비아(373)를 통해 LL1(321)의 제1부분(321a)의 타단(321a_2)에 연결될 수 있다. LL1(321)의 제2부분(321b)의 타단(321b_2)은 제1포트(221)에 연결될 수 있다. LL1(321)의 제2부분(321b)의 타단(321b_2)은 예를 들어, LL1(321)의 일단(A)일 수 있다. LL2(322)의 제2부분(322b)의 일단(322b_1)은 제4비아(374)를 통해 LL1(321)의 제1부분(321a)의 일단(321a_1)에 연결될 수 있다. LL2(322)의 제2부분(322b)의 타단(322b_2)은 제5비아(375)를 통해 LL2(322)의 제1부분(322a)의 타단(322a_2)에 연결될 수 있다.
다양한 실시예에서, LL1(321)의 제2부분(321b)은 LL1(321)의 제2부분(321b)의 일단(321b_1)에서 LL1(321)의 제2부분(321b)의 타단(321b_2)으로 연장되며, 굴곡이 있는 도전성 라인 형태로 형성될 수 있다. 또 다른 예로, LL2(322)의 제2부분(322b)은 LL2(322)의 제2부분(322b)의 일단(322b_1)에서 LL2(322)의 제2부분(322b)의 타단(322b_2)으로 연장되며, 굴곡이 있는 도전성 라인 형태로 형성될 수 있다.
다양한 실시 예에 따르면, z축 방향에서 볼 경우, LL1(321)의 제1부분(321a), LL1(321)의 제2부분(321b) 및 제2-1패드(313a)의 적어도 일부는 중첩될 수 있다. 또 다른 예로, z축 방향에서 볼 경우, LL2(322)의 제1부분(322a), LL2(322)의 제2부분(322b) 및 제1-2패드(312b)의 적어도 일부는 중첩될 수 있다.
도 3d를 참조하면, 제1포트(221) 및 제2포트(222) 중 하나의 포트로 RF 신호가 입력될 때 예컨대, 약 3GHz 이하(예: LTE(long term evolution) band)의 RF 신호가 손실 없이 LPF(220a)를 통해 다른 포트로 출력될 수 있다. 약 3GHz 이상(예: N77(NR(new radio) frequency band 77), N79, N79)의 RF 신호는 실질적으로 LPF(220a)를 통과하지 못할 수 있다. 예컨대, LPF(220a)의 차단 주파수는 3GHz이고 차단 주파수 대역은 약 3GHz 이상일 수 있다. 일 실시 예에서, 커패시터(예: LC 1(311), LC2(312), LC3(313))의 커패시턴스 및/또는 인덕터(예: LL1(321), LL2(322))의 인덕턴스가 가변됨으로써 차단 주파수가 변경될 수 있다.
도 4a는 도 2의 HPF(220b)의 회로도이고, 도 4b 및 도 4c는, 다양한 실시예에 따른, HPF(220b)의 적층 구조를 도시하고, 도 4d는 HPF(220b)의 필터링 성능을 나타내는 그래프이다.
도 4a를 참조하면, HPF(220b)는 제1커패시터(HC(HPF capacitor)1)(410), 제2커패시터(HC2)(420), 제3커패시터(HC3)(430), 및 인덕터(HL1)(440)를 포함할 수 있다.
다양한 실시예에서, HC1(410)의 일단(I)은 제1포트(221)에 연결되고 HC1(410)의 타단(J)은 HC2(420)의 일단(K)에 연결될 수 있다. HC2(420)의 타단(L)은 제3포트(223)에 연결될 수 있다. HC3(430)의 일단(M)은 HC1(410)의 일단(I)에 연결되고 HC3(430)의 타단(N)은 HC2(420)의 타단(L)에 연결될 수 있다. HL1(440)의 일단(O)은 HC1(410)의 타단(J) 및 HC2(420)의 일단(K) 사이에 연결될 수 있다. HL1(440)의 타단(P)은 PCB에 형성된 접지에 연결될 수 있다.
도 4a와 같은 회로 구성에서, HC1(410), HC2(420), 및 HL1(440)의 조합은 수신한 신호의 고주파수 대역의 RF 신호를 통과시키는 필터로서 동작하고, HC3(430)는 저주파수 대역의 RF 신호의 통과를 저지하는 필터로서 동작할 수 있다.
다양한 실시예에서, HC1(410)과 HC2(420)는 PCB에 패턴으로 형성될 수 있고 HC3(430)와 HL1(440)은 PCB의 표면에 배치된 lumped 소자일 수 있다. 도 4b 및 도 4b를 참조하면, PCB는 제1층(491), 제2층(492), 및 제3층(493)을 포함할 수 있다. 제1층(491)은 도 3b의 제1층(391)과 동일 층일 수 있다. 제2층(492)는 도 3b의 제2층(392)과 동일 층이거나 다른 층일 수 있다. 제3층(493)은 도 3b의 제3층(393)과 동일 층이거나 다른 층일 수 있다.
다양한 실시예에서, 제1층(491)에는 제1패드(441), 제2패드(442), HC1(410)의 제1부분(411), 및 HC2(420)의 제1부분(421)이 형성될 수 있다. 제1패드(441)에 HL1(440)의 일단(O)이 부착되고, 제1패드(441)와 분리된 제2패드(442)에 HL1(440)의 타단(P)이 부착될 수 있다. 제2패드(442)는 접지에 연결될 수 있다. HC1(410)의 제1부분(411)에 HC3(430)의 일단(M)이 부착되고, HC2(420)의 제1부분(421)에 HC3(430)의 타단(N)이 부착될 수 있다. 예를 들어, HC1(410)의 제1부분(411)과 HC2(420)의 제1부분(421)에 있어서 서로 인접하는 두 가장자리들(411a, 421a)이 HC3(430)가 부착될 패드로 이용될 수 있다. HC1(410)의 제1부분(411)은 제1포트(221)에 연결될 수 있다. 예를 들어, 제1부분(411)으로부터 연장된 제2접점(481)(I)이 제1포트(221)에 연결될 수 있다. HC2(420)의 제1부분(421)은 제3포트(223)에 연결될 수 있다. 예를 들어, 제1부분(421)으로부터 연장된 제3접점(482)(L)이 제3포트(223)에 연결될 수 있다.
다양한 실시예에서, 제2층(492)에는 HC1(410)의 제2부분(412)과 HC2(420)의 제2부분(422)이 형성될 수 있다. HC1(410)의 제2부분(412)과 HC2(420)의 제2부분(422)은 서로 연결되고, 제6비아(471)를 통해 제1패드(441)와 연결될 수 있다. 일 실시 예에서, z축 방향에서 볼 때, HC1(410)의 제1부분(411)의 적어도 일부는 HC1(410)의 제2부분(412)과 중첩될 수 있다. 또 다른 예로, z축 방향에서 볼 때, HC2(420)의 제1부분(421)의 적어도 일부는 HC2(420)의 제2부분(422)과 중첩될 수 있다.
다양한 실시예에서, 제3층(493)에는, HC1(410)의 제3부분(413) 및 이와 분리된 HC2(420)의 제3부분(423)이 형성될 수 있다. HC1(410)의 제3부분(413)은 제1부분(411)과 연결될 수 있다. 예를 들어, 제2층(492)에는 HC1(410)의 제2부분(412)과 분리된 제4접점(483)이 형성될 수 있다. HC1(410)의 제3부분(413)으로부터 연장된 제5접점(484)은 제7비아(472)를 통해 제4접점(483)에 연결되고, 제4접점(483)은 제8비아(473)를 통해 제2접점(481)에 연결될 수 있다. HC2(420)의 제3부분(423)은 제1부분(421)과 연결될 수 있다. 예를 들어, 제2층(492)에는 HC2(420)의 제2부분(422)와 분리된 제6접점(485)이 형성될 수 있다. HC2(420)의 제3부분(423)으로부터 연장된 제7접점(486)은 제9비아(474)를 통해 제6접점(485)에 연결되고, 제6접점(485)는 제10비아(475)를 통해 제3접점(482)에 연결될 수 있다. 일 실시 예에서, z축 방향에서 볼 때, HC1(410)의 제2부분(412)의 적어도 일부는 HC1(410)의 제3부분(413)과 중첩될 수 있다. 또 다른 예로, z축 방향에서 볼 때, HC2(420)의 제2부분(421)의 적어도 일부는 HC2(420)의 제3부분(423)과 중첩될 수 있다.
도 4d를 참조하면, 제1포트(221) 및 제3포트(223) 중 하나의 포트로 RF 신호가 입력될 때 예컨대, 약 3GHz 이상의 RF 신호가 손실 없이 HPF(220b)를 통해 다른 포트로 출력될 수 있다. 약 3GHz 이하의 RF 신호는 실질적으로 HPF(220b)를 통과하지 못할 수 있다. 예컨대, HPF(220b)의 차단 주파수는 3GHz이고 차단 주파수 대역은 약 3GHz 이하일 수 있다. 일 실시 예에서, 커패시터(예: HC1(410), HC2(420), HC3(430))의 커패시턴스 및/또는 HL1(440)의 인덕턴스가 가변됨으로써 차단 주파수가 변경될 수 있다.
도 5a는, 일 실시예에 따른, 다이플렉서(220)를 포함하는 PCB(500)의 표면을 도시하고, 도 5b는 PCB(500)에서 다이플렉서(220)의 적층 구조를 도시하고, 도 5 c는 PCB(500)에서 접지의 적층 구조를 도시한다. 도 3 및 도 4에서 설명된 구성과 구조적 및/또는 기능적으로 동일한 구성은 상세한 설명 없이 동일한 명칭과 도면 부호로 나타내거나 간략히 기재될 수 있다.
도 5a를 참조하면, PCB(500)는 LPF(220a)와 HPF(220b)를 포함하는 다이플렉서(220)를 포함할 수 있다. 일 실시 예에서, 제1포트(221), 제2포트(222), 및 제3포트(223)는 PCB(500)의 제1층(510)에 형성될 수 있다. 제1포트(221)는 HPF(220b) 내 제2접점(481)(예: 도 4a에서 HC1(410)의 일단(I))에 연결될 수 있다. 제2포트(222)는 LPF(220a) 내 제1접점(381)(예: 도 3a에서 LL2(322)의 타단(D))에 연결될 수 있다. 제3포트(223)는 HPF(220b) 내 제3접점(482)(예: 도 4a에서 HC2(420)의 타단(L))에 연결될 수 있다. 일 실시 예에서, LC2(312), LC3(313), HC3(430), 및/또는 HL1(440)는 제1층(510)에 배치된 lumped 소자일 수 있다. lumped 소자는 PCB(500)에 선택적으로 배치 가능하다. 예를 들어, 다이플렉서(220) 설계 시, 다이플렉서(220)의 필터링 성능에 동조하는 값을 갖는 lumped 소자를 선택할 수 있다.
도 5a에 도시되어 있지는 않지만, LL1(321) 및 LL2(322)는 PCB(500)에 패턴으로 형성될 수 있다. 도 5a에 그 일부분들(411, 421)이 도시된 바와 같이, HC1(410)과 HC2(420)는 PCB(500)에 패턴으로 형성될 수 있다. 제2-2패드(313b) 및 제2패드(442)와 연결되는 접지가 PCB(500)에 형성될 수 있다. 예를 들어, 제1그라운드 패턴(591)이 LPF(220a) 또는 HPF(220b)의 적어도 일부를 둘러싸는 형태(예: 직사각형)로 제1층(510)에 형성될 수 있다. 일 실시 예에서, 도시된 바와 같이, 제2-2패드(313b)는 제1그라운드 패턴(591)의 일부분으로서 형성할 수 있다. 도 5a에 도시되어 있지는 않지만, 제2패드(442)는 PCB(500)의 제1층(510) 아래에 형성된 도전성 패턴(예: 배선, 비아)을 통해 제1그라운드 패턴(591)에 연결될 수 있다. 또 다른 예로, 제1그라운드 패턴(591)이 제1 층(510)에 형성되는 것으로 도시하였으나, 제1그라운드 패턴(591)은 PCB(500)의 다른 층에 형성될 수도 있다.
도 5b를 참조하면, PCB(500)는 제1층(510)외에, 제2층(520), 제3층(530), 제4층(540), 및/또는 제5층(550)을 더 포함할 수 있다. 접지(590)는 제1그라운드 패턴(591) 외에, 제2층(520)에 형성된 제2그라운드 패턴(592), 제3층(530)에 형성된 제3그라운드 패턴(593), 및/또는 제4층(540)에 형성된 제4그라운드 패턴(594)를 더 포함할 수 있다.
제2층(520)에는 LL1(321)의 제1부분(321a), LL2(322)의 제1부분(322a), HC1(410)의 제2부분(412), 및 HC2(420)의 제2부분(422)이 형성될 수 있다. 제2그라운드 패턴(592)은 상기 부분들(321a, 322a, 412, 422)을 둘러싸도록 배치될 수 있다. 일 실시 예에서, 제2그라운드 패턴(592)은 제1그라운드 패턴(591)과 나란히 정렬되고 제1그라운드 패턴(591)과 실질적으로 동일한 형태(예: 직사각형)를 가질 수 있다. 예를 들어, z축 방향에서 볼 때, 제2그라운드 패턴(592)은 제1그라운드 패턴(591)과 중첩될 수 있다.
일 실시 예에서, 제2그라운드 패턴(592)의 제1변의 어느 한 지점(592a)에서부터 제1변에 평행한 제2변의 어느 한 지점(592b)까지 연장된 제1배선(521)이 제2층(520)에 추가적으로 형성될 수 있다.
일 실시 예에서, 제2패드(442)는 제11비아(571)를 통해 제1배선(521)의 일 지점(제8접점)(521a)에 연결될 수 있다. 예컨대, 제2패드(442)는 제11비아(571)와 제1배선(521)에 형성된 제8접점(521a)을 통해 제2그라운드 패턴(592)에 연결될 수 있다.
일 실시 예에서, 제3층(530)에는 LL1(321)의 제2부분(321b), LL2(322)의 제2부분(322b), HC1(410)의 제3부분(413), 및/또는 HC2(420)의 제3부분(423)이 형성될 수 있다. 제3그라운드 패턴(593)은 상기 부분들(321b, 322b, 413, 423)을 둘러싸도록 수 있다. 일 실시 예에서, 제3그라운드 패턴(593)은 제2그라운드 패턴(592)과 나란히 정렬되고 제2그라운드 패턴(592)과 실질적으로 동일한 형태(예: 직사각형)를 가질 수 있다. 예를 들어, z축 방향에서 볼 때, 제3그라운드 패턴(593)의 적어도 일부는 제2그라운드 패턴(592)과 중첩될 수 있다.
일 실시 예에서, 제3그라운드 패턴(593)의 어느 한 변(예: 제2그라운드 패턴(592)의 제2변과 나란히 정렬된 변)의 일 지점(593a)으로부터 연장된 제2배선(531)이 제3층(530)에 추가적으로 형성될 수 있다.
일 실시 예에서, 제8접점(521a)은 제12비아(572)를 통해 제3층(530)에 형성된 제2배선(531)의 제9접점(531a)에 연결될 수 있다. 제1배선(521)의 제10접점(521b)은 제13비아(573)을 통해 제2배선(531)의 제11접점(531b)에 연결될 수 있다. 예컨대, 제1층(510)에 형성된 제2패드(442)는 제2배선(531) 및 제13비아(573)를 통해 제3그라운드 패턴(593)과도 연결될 수 있다.
일 실시 예에서, LL1(321)의 제2부분(321b)을 제5접점(484)에 연결해주는 제3배선(532)이 제3층(530)에 추가적으로 형성될 수 있다. 이에 따라, LPF(220a)는 제5접점(484)를 통해 제1포트(221)에 연결될 수 있다.
일 실시 예에서, 제4층(540)에 형성된 제4그라운드 패턴(594)은, 제3그라운드 패턴(593)과 나란히 정렬되고 실질적으로 동일한 형태(예: 직사각형)를 가질 수 있다. 예를 들어, z축 방향에서 볼 때, 제3그라운드 패턴(593)의 적어도 일부는 제4그라운드 패턴(594)과 중첩될 수 있다. 일 실시 예에서, 제1배선(521)과 나란히 정렬되며 동일한 형태를 갖는 제4배선(541)이 제4층(540)에 추가적으로 형성될 수 있다. 예를 들어, z축 방향에서 볼 때, 제1배선(521)의 적어도 일부는 제4배선(541)과 중첩될 수 있다.
일 실시 예에서, 제9접점(531a)은 제14비아(574)를 통해 제4배선(541)의 제12접점(541a)에 연결될 수 있다. 제11접점(531b)은 제15비아(575)를 통해 제4배선(541)의 제13접점(541b)에 연결될 수 있다. 예컨대, 제1층(510)에 형성된 제2패드(442)는 제4배선(541)을 통해 제4그라운드 패턴(594)에 연결될 수 있다.
일 실시 예에서, 제5층(550)에는 차폐 시트(shielding sheet)(560)가 형성될 수 있다. 차폐 시트(560)는 하나의 금속판으로 형성되며, Z축 방향에서 PCB(500)를 마주하고 볼 때, 접지(590)와 중첩될 수 있다. 차폐 시트(560)는 다이플렉서(220)를 외부 전자 부품과 격리하기 위한 용도일 수 있다. 예를 들어, 차폐 시트(560)는 다이플렉서(220)에서 송수신되는 RF신호가 제5층(550) 아래(예: -z축 방향)에 위치한 외부 전자부품에 대해 영향을 주는 것을 감소 시킬 수 있다. 차폐 시트(560)는 예를 들어, 제16비아(576)를 통해 제4그라운드 패턴(594)과 연결됨으로써 접지 역할을 할 수 있다.
일 실시 예에서, 다이플렉서(220) 주변의 외부 전자부품 또는 PCB(500) 내의 다른 도전성 부분들과 격리도(isolation)를 향상시키기 위해 접지(590)가 케이징(caging) 구조로 구현될 수 있다. 예를 들면, 도 5c에 도시된 바와 같이, 그라운드 패턴들(591, 592, 593, 594)을 전기적으로 연결하는 복수의 비아들이 그라운드 패턴들(591, 592, 593, 594)의 가장자리를 따라 형성될 수 있다.
일 실시 예에서, PCB(500)는 하나 이상의 층을 더 포함할 수 있다. 예를 들어, 제5층(550) 아래(예: -z축 방향)로, 상술한 다이플렉서(220)와 실질적으로 동일한 패턴으로 구성된 또 다른 다이플렉서 또는 다른 도전성 라인 또는 구성들이 위치할 수 있다.
도 6a는, 일 실시예에 따른, 다이플렉서(220)를 포함하는 PCB(600)의 단면을 도시하고, 도 6b는 PCB(600)에서 다이플렉서(220)의 적층 구조를 도시한다. 도 3 및 도 4에서 설명된 구성과 구조적 및/또는 기능적으로 동일한 구성은 상세한 설명 없이 동일한 명칭과 도면 부호로 나타내거나 간략히 기재될 수 있다.
도 6a를 참조하면, PCB(600)는 제1층(601), 제2층(602), 제3층(603), 제4층(604), 제5층(605), 제6층(606), 제7층(607), 제8층(608), 제9층(609), 및/또는 제10층(610)을 포함할 수 있다. 제5층(605)에 제1포트(221), 제2층(602)에 제2포트(222), 그리고 제8층(608)에 제3포트(223)가 형성될 수 있다. 일 실시 예로, LC2(312), LC3(313), 및/또는 HL1(440)가 lumped 소자로서 제1층(510)에 배치될 수 있다.
도 6b를 참조하면, 다이플렉서(220)의 다른 소자들((LL1(321), LL2(322), HC1(410), HC2(420), HC3(620))은 PCB(600)에 패턴으로 형성될 수 있다. 제2-2패드(313b) 및 제2패드(442)와 연결되는 접지(680)는 PCB(600)의 각 층에 형성된 복수의 그라운드 패턴들(681, 682, 683, 684, 685, 686, 687, 688, 689, 690)을 포함할 수 있다.
일 실시 예에 따르면, 제1층(601)에는 제1-1패드(312a), 제1-2패드(312b), 제2-1패드(313a), 제2-2패드(313b), 제1패드(441), 및/또는 제2패드(442)이 형성될 수 있다. 제1그라운드 패턴(681)은 상기 패드들의 적어도 일부를 둘러싼 형태(예: 직사각형)로 제1층(601)에 형성될 수 있다. 도시된 바와 같이, 일 실시 예에서, 제2-2패드(313b)와 제2패드(442)는 제1그라운드 패턴(681)의 일부분으로서 형성될 수 있다.
일 실시 예에 따르면, 제2층(602)에는 LL1(321)의 제1부분(321a)과 LL2(322)의 제1부분(322a)이 형성될 수 있다. 제2그라운드 패턴(682)은 상기 부분들(321a, 322a)을 둘러싸도록 형성될 수 있다. 예를 들어, +z축 방향에서 볼 때, 제2그라운드 패턴(682)은 제1그라운드 패턴(681)과 적어도 일부 중첩되며 제1그라운드 패턴(681)과 실질적으로 동일한 형태(예: 직사각형)를 가질 수 있다.
일 실시 예에 따르면, LL2(322)의 제1부분(322a)의 일단(322a_1)으로부터 연장된 제14접점(631)(예: 도 3a에서 LL2(322)의 타단(D))이, 배선을 통해, 제2포트(222)에 연결될 수 있다.
일 실시 예에 따르면, 제2층(602)에는 제15접점(632)이 추가적으로 형성될 수 있고, 제15접점(632)은 비아를 통해 제1패드(441)에 전기적으로 연결될 수 있다.
일 실시 예에 따르면, 제3층(603)에는 LL1(321)의 제2부분(321b)과 LL2(322)의 제2부분(322b)이 형성될 수 있다. 제3그라운드 패턴(683)은 상기 부분들(321b, 322b)을 둘러싸도록 형성될 수 있다. 예를 들어, +z축 방향에서 볼 때, 제3그라운드 패턴(683)은 제2그라운드 패턴(682)과 적어도 일부 중첩되고 제2그라운드 패턴(682)과 실질적으로 동일한 형태(예: 직사각형)를 가질 수 있다.
일 실시 예에 따르면, 제3층(603)에는 제16접점(633)이 추가적으로 형성될 수 있고, 제16접점(633)은 제15접점(632) 및 비아를 통해 제1패드(441)에 연결될 수 있다.
일 실시 예에 따르면, 제4층(604)에 형성된 제4그라운드 패턴(684)은 하나 이상의 제19비아(653)를 통해 제3그라운드 패턴(683)과 연결될 수 있다. 제4그라운드 패턴(684)은 하나의 금속판으로 구현됨으로써 제4층(604)을 기준으로 위층(예: +z축 방향)과 아래층(예: -z축 방향)을 격리하기 위한 차폐 시트로 활용할 수 있다. 일 실시 예에서, 제 4 층(604)은 PCB(600)의 그라운드 층일 수 있다.
일 실시 예에 따르면, 제4층(604)에는 제4그라운드 패턴(684)으로부터 분리된 제17접점(634) 및/또는 제18접점(635)이 추가적으로 형성될 수 있다. 제17접점(634)은 제15접점(632), 제16접점(633) 및 비아를 통해 제1패드(441)에 전기적으로 연결될 수 있다. 제18접점(635)는 비아를 통해 LL1(321)의 제2부분(321b)의 타단(321b_2)에 전기적으로 연결될 수 있다.
일 실시 예에 따르면, 제5층(605)에는 제2접점(481), HC1(410)의 제1부분(411), HC2(420)의 제2부분(422), 및 제6접점(485)이 형성될 수 있다. 제5그라운드 패턴(685)은 상기 부분들(411, 422)을 둘러싸도록 형성될 수 있다. 예를 들어, +z축 방향에서 볼 때, 제5그라운드 패턴(685)은 제3그라운드 패턴(683)과 적어도 일부 중첩되고, 제3그라운드 패턴(683)과 실질적으로 동일한 형태(예: 직사각형)를 가질 수 있다.
일 실시 예에 따르면, HC1(410)의 제1부분(411)으로부터 연장된 제2접점(481)(예: 도 4a에서 HC1(410)의 일단(I))이, 배선을 통해, 제5층(605)에 형성된 제1포트(221)에 연결될 수 있다. 예컨대, HC1(410)의 일단이 제2접점(481)을 통해 제1포트(221)에 연결될 수 있다. 제2접점(481)은 비아를 통해 제18접점(635)에 연결될 수 있다. 예컨대, LL1(321)의 일단이 제18접점(635)을 통해 제1포트(221)에 연결될 수 있다.
일 실시 예에 따르면, HC2(420)의 제2부분(422)으로부터 연장된 제19접점(636)이 제17접점(634)에 비아를 통해 연결될 수 있다. 예컨대, HC2(420)의 제2부분(422)은 제19접점(636)을 통해 제1패드(441)에 연결될 수 있다.
일 실시 예에 따르면, 제6층(606)에는 제3접점(482), 제4접점(483), HC1(410)의 제2부분(412), 및/또는 HC2(420)의 제1부분(421)이 형성될 수 있다. 제6그라운드 패턴(686)은 상기 부분들(412, 421)의 적어도 일부를 둘러싸도록 형성될 수 있다. 예를 들어, +z축 방향에서 볼 때, 제6그라운드 패턴(686)은 제5그라운드 패턴(685)과 적어도 일부 중첩되며 제5그라운드 패턴(685)과 실질적으로 동일한 형태(예: 직사각형)를 가질 수 있다. HC2(420)의 제1부분(421)으로부터 연장된 제3접점(482)(예: 도 4a에서 HC2(420)의 타단(L))이, 배선을 통해, 제3포트(223)에 연결될 수 있다. 예컨대, HC2(420)의 타단(L)이 제3포트(223)에 전기적으로 연결될 수 있다.
일 실시 예에 따르면, HC1(410)의 제2부분(412)으로부터 연장된 제20접점(637)이 비아를 통해 제19접점(636)에 연결될 수 있다. 예컨대, HC1(410)의 제2부분(412)은 제20접점(637)을 통해 제1패드(441)와 HC2(420)의 제2부분(422)에 전기적으로 연결될 수 있다.
일 실시 예에 따르면, 제7층(607)에는 HC1(410)의 제3부분(413), HC2(420)의 제3부분(423), 및 제5접점(484)이 형성될 수 있다. 제7그라운드 패턴(687)은 상기 부분들(413, 423)의 적어도 일부를 둘러싸도록 형성될 수 있다. 예를 들어, +z축 방향에서 볼 때, 제7그라운드 패턴(687)은 제6그라운드 패턴(686)과 적어도 일부 중첩되며 제6그라운드 패턴(686)과 실질적으로 동일한 형태(예: 직사각형)를 가질 수 있다.
일 실시 예에 따르면, HC2(420)의 제3부분(423)으로부터 연장된 제21접점(638)이 제7층(570)에 추가적으로 형성될 수 있다. 제21접점(638)은 비아를 통해 제20접점(637)에 연결될 수 있다. 예컨대, HC2(420)의 제3부분(423)은 제21접점(638)을 통해 제1패드(441)에 연결될 수 있다.
일 실시 예에 따르면, HC2(420)의 제3부분(423)과 분리된 제22접점(639)이 제7층(570)에 추가적으로 형성될 수 있다. 제22접점(639)는 비아를 통해 제3접점(482)에 연결될 수 있다.
일 실시 예에 따르면, 제8층(608)에는 HC3(620)의 제1부분(621)이 형성될 수 있다. 제8그라운드 패턴(688)은 HC3(620)의 제1부분(621)을 둘러싸도록 형성될 수 있다. 예를 들어, +z축 방향에서 볼 때, 제8그라운드 패턴(688)은 제7그라운드 패턴(687)과 적어도 일부 중첩되며 제7그라운드 패턴(687)과 실질적으로 동일한 형태(예: 직사각형)를 가질 수 있다.
일 실시 예에 따르면, HC3(620)의 제1부분(621)으로부터 연장된 제23접점(621a)은 비아를 통해 제22접점(639)에 연결될 수 있다. 예컨대, HC3(620)의 제1부분(621)이 제23접점(621a)를 통해 제3포트(223)에 연결될 수 있다.
일 실시 예에 따르면, 제24접점(640) 및 이와 연결된 제25접점(641)이 제8층(580)에 추가적으로 형성될 수 있다. 제24접점(640)은 비아를 통해 제5접점(484)에 연결될 수 있다.
일 실시 예에 따르면, 제9층(609)에는 HC3(620)의 제2부분(622)이 형성될 수 있다. 제9그라운드 패턴(689) HC3(620)의 제2부분(622)을 둘러싸도록 형성될 가질 수 있다. 예를 들어, +z축 방향에서 볼 때, 제9그라운드 패턴(689)은 제8그라운드 패턴(688)과 적어도 일부 중첩되며 제8그라운드 패턴(688)과 실질적으로 동일한 형태(예: 직사각형)를 가질 수 있다.
일 실시 예에 따르면, HC3(620)의 제2부분(622)으로부터 연장된 제26접점(622a)은 비아를 통해 제25접점(641)에 연결될 수 있다. 예컨대, HC3(620)의 제2부분(622)은 제26접점(622a)을 통해 제1포트(221)에 연결될 수 있다.
일 실시 예에 따르면, 제10층(610)에 형성된 제10그라운드 패턴(690)은 +z축 방향에서 볼 때, 제9그라운드 패턴(689)과 적어도 일부 중처되고 실질적으로 동일한 형태(예: 직사각형)를 가질 수 있다.
일 실시 예에 따르면, 다이플렉서(220) 주변의 외부 전자부품과 격리도(isolation)를 향상시키기 위해 접지(680)는 도 5c와 같은 복수의 비아를 이용하여 케이징(caging) 구조로 구현될 수 있다. 예를 들어, 복수의 비아를 이용하여 제1 내지 제10 그라운드 패턴(681 내지 690)을 전기적으로 연결할 수 있다. 또 다른 예로, 제1 내지 제10 그라운드 패턴(681 내지 690)은 PCB(600)에 포함된 그라운드와 전기적으로 연결될 수 있다.
일 실시 예에 따르면, 제1 내지 제 3 층(681 내지 683)은 LPF(예: 도 3a의 LPF(220a))를 형성할 수 있다. 또 다른 예로, 제 5 내지 제 9 층(685 내지 689)은 HPF(예: 도 4a의 HPF(220b))를 형성할 수 있다.
도 6의 다이플렉서 적층 구조는 PCB의 사용 층수가 더 많아 도 5의 다이플렉서 적층 구조보다 두껍지만, 사용 면적(XY 평면)은 좀 더 절약될 수 있다. 따라서, 세트(예: 스마트폰)의 내부 공간의 구조에 따라 도 5 또는 도 6의 구조가 선택적으로 사용될 수 있다.
다양한 실시예에 따른 전자 장치는, 안테나; 무선 통신 회로; 및 상기 안테나 및 상기 무선 통신 회로에 연결된 다이플렉서(예: 다이플렉서(220))를 포함할 수 있다. 상기 다이플렉서는, 상기 안테나에 연결된 제1포트; 상기 무선 통신 회로에 연결된 제2포트; 상기 무선 통신 회로에 연결된 제3포트; 상기 제1포트 및 상기 제2포트 중 하나의 포트로부터 수신된 신호에서 저주파수 대역의 RF 신호를 걸러서 상기 제1포트 및 상기 제2포트 중 다른 하나의 포트로 출력하도록 구성된 LPF(low pass filter)(예: LPF(220a)); 및 상기 제1포트 및 상기 제3포트 중 하나의 포트로부터 수신된 신호에서 고주파수 대역의 RF 신호를 걸러서 상기 제1포트 및 상기 제3포트 중 다른 하나의 포트로 출력하도록 구성된 HPF(high pass filter)(예: HPF(220b))를 포함할 수 있다. 상기 LPF는 PCB(printed circuit board)의 표면에 배치된 커패시터와 상기 PCB에 패턴으로 형성된 인덕터를 포함할 수 있다. 상기 HPF는 상기 PCB의 표면에 배치된 인덕터와 상기 PCB에 패턴으로 형성된 커패시터를 포함할 수 있다.
상기 LPF는 LC(LPF capacitor)2, LC3, LL(LPF inductor)1, 및 LL2를 포함하고 상기 HPF는 HC(HPF capacitor)1, HC2, HC3, 및 HL(HPF inductor)1을 포함할 수 있다. 상기 LL1의 일단은 상기 제1포트에 연결되고 상기 LL1의 타단은 상기 LL2의 일단에 연결되고 상기 LL2의 타단은 상기 제2포트에 연결될 수 있다. 상기 LC2의 일단은 상기 LL2의 일단에 연결되고 상기 LC2의 타단은 상기 LL2의 타단에 연결될 수 있다. 상기 LC3의 일단은 상기 LL1의 타단 및 상기 LL2의 일단에 연결되고 상기 LC3의 타단은 상기 PCB에 형성된 접지에 연결될 수 있다. 상기 HC1의 일단은 상기 제1포트에 연결되고 상기 HC1의 타단은 상기 HC2의 일단에 연결될 수 있다. 상기 HC2의 타단은 상기 제3포트(223)에 연결될 수 있다. 상기 HC3의 일단은 상기 HC1의 일단에 연결되고 상기 HC3의 타단은 상기 HC2의 타단에 연결될 수 있다. 상기 HL1의 일단은 상기 HC1의 타단 및 상기 HC2의 일단에 연결될 수 있다. 상기 HL1의 타단은 상기 PCB에 형성된 접지에 연결될 수 있다. 상기 LC2, 상기 LC3, 및 상기 HL1은 상기 PCB 표면에 배치된 lumped 소자이고, 상기 LL1, 상기 LL2, 상기 HC1, 및 상기 HC2는 상기 PCB에 패턴으로 구성될 수 있다. 상기 HC3는 상기 PCB 표면에 배치된 lumped 소자이거나 상기 PCB에 패턴으로 구성될 수 있다.
상기 HC3는 상기 PCB의 표면에 배치된 lumped 소자이되, 상기 PCB는, 상기 PCB 표면을 포함하고, lumped 소자를 배치하기 위한 패드들, 상기 HC1의 제1부분, 및 상기 HC2의 제1부분이 형성된 제1층; 상기 제1층 아래에 위치하고, 상기 LL1의 제1부분, 상기 LL2의 제1부분, 상기 HC1의 제2부분, 및 상기 HC2의 제2부분이 형성된 제2층; 상기 제2층 아래에 위치하고, 상기 LL1의 제2부분, 상기 LL2의 제2부분, 상기 HC1의 제3부분, 및 상기 HC2의 제3부분이 형성된 제3층을 포함할 수 있다.
상기 PCB는 상기 제3층 아래에 위치하는 차폐 시트를 더 포함할 수 있다. 상기 접지는 상기 PCB의 각 층에 형성된 그라운드 패턴을 포함할 수 있다. 상기 접지는, 상기 패드들, 상기 HC1의 제1부분, 및 상기 HC2의 제1부분을 둘러싸는 형태로 상기 제1층에 형성된 제1그라운드 패턴; 상기 LL1의 제1부분, 상기 LL2의 제1부분, 상기 HC1의 제2부분, 및 상기 HC2의 제2부분을 둘러싸는 형태로 상기 제2층에 형성된 제2그라운드 패턴; 및 상기 LL1의 제2부분, 상기 LL2의 제2부분, 상기 HC1의 제3부분, 및 상기 HC2의 제3부분을 둘러싸는 형태로 상기 제3층에 형성된 제3그라운드 패턴을 포함할 수 있다. 상기 패드들 중 상기 LC3의 타단이 부착되는 패드는 상기 제1그라운드 패턴의 일부로 구성될 수 있다. 상기 그라운드 패턴들은 나란히 정렬되되, 상기 그라운드 패턴들을 연결하는 복수의 비아들이, 상기 그라운드 패턴들의 가장자리를 따라 형성될 수 있다.
상기 HC3는 상기 PCB에 패턴으로 구성되되, 상기 PCB는, 상기 PCB 표면을 포함하고, lumped 소자를 배치하기 위한 패드들이 형성된 제1층; 상기 제1층 아래에 위치하고, 상기 LL1의 제1부분 및 상기 LL2의 제1부분이 형성된 제2층; 상기 제2층 아래에 위치하고, 상기 LL1의 제2부분 및 상기 LL2의 제2부분이 형성된 제3층; 상기 제3층 아래에 위치하고, 차폐 시트를 포함하는 제4층; 상기 제4층 아래에 위치하고, 상기 HC1의 제1부분 및 상기 HC2의 제1부분이 형성된 제5층; 상기 제5층 아래에 위치하고, 상기 HC1의 제2부분 및 상기 HC2의 제2부분이 형성된 제6층; 상기 제6층 아래에 위치하고, 상기 HC1의 제3부분 및 상기 HC2의 제3부분이 형성된 제7층; 상기 제7층 아래에 위치하고, 상기 HC3의 제1부분이 형성된 제8층; 및 상기 제8층 아래에 위치하고, 상기 HC3의 제2부분이 형성된 제9층을 포함할 수 있다.
상기 접지는 상기 PCB의 각 층에 형성된 그라운드 패턴을 포함할 수 있다. 상기 접지는, 상기 패드들을 둘러싸는 형태로 상기 제1층에 형성된 제1그라운드 패턴; 상기 LL1의 제1부분 및 상기 LL2의 제1부분을 둘러싸는 형태로 상기 제2층에 형성된 제2그라운드 패턴; 상기 LL1의 제2부분 및 상기 LL2의 제2부분을 둘러싸는 형태로 상기 제3층에 형성된 제3그라운드 패턴; 상기 차폐 시트를 포함하고 상기 제4층에 형성된 제4그라운드 패턴; 상기 HC1의 제1부분 및 상기 HC2의 제1부분을 둘러싸는 형태로 상기 제5층에 형성된 제5그라운드 패턴; 상기 HC1의 제2부분 및 상기 HC2의 제2부분을 둘러싸는 형태로 상기 제6층에 형성된 제6그라운드 패턴; 상기 HC1의 제3부분 및 상기 HC2의 제3부분을 둘러싸는 형태로 상기 제7층에 형성된 제7그라운드 패턴; 상기 HC3의 제1부분을 둘러싸는 형태로 상기 제8층에 형성된 제8그라운드 패턴; 및 상기 HC3의 제2부분을 둘러싸는 형태로 상기 제9층에 형성된 제9그라운드 패턴을 포함할 수 있다. 상기 패드들 중 상기 LC3의 타단이 부착되는 패드는 상기 제1그라운드 패턴의 일부로 구성될 수 있다. 상기 패드들 중 상기 HL1의 타단이 부착되는 패드는 상기 제1그라운드 패턴의 일부로 구성될 수 있다. 상기 그라운드 패턴들은 나란히 정렬되되, 상기 그라운드 패턴들을 연결하는 복수의 비아들이, 상기 그라운드 패턴들의 가장자리를 따라 형성될 수 있다.
상기 제1포트, 상기 제2포트, 및 상기 제3포트는 상기 PCB의 표면에 형성될 수 있다. 상기 LPF 및 상기 HPF와 연결되는 그라운드 패턴이 상기 LPF 및 상기 HPF를 둘러싸는 형태로 상기 PCB에 형성되되, 상기 제1포트, 상기 제2포트, 및 상기 제3포트 상기 그라운드 패턴 외곽에 형성될 수 있다.
상기 저주파수 대역은 약 3GHz 이하이고 상기 고주파수 대역은 약 3GHz 이상일 수 있다.
본 명세서와 도면에 개시된 본 발명의 실시예들은 본 발명의 실시예에 따른 기술 내용을 쉽게 설명하고 본 발명의 실시예의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 실시예의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 다양한 실시예의 범위는 여기에 개시된 실시예들 이외에도 본 발명의 다양한 실시예의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 다양한 실시예의 범위에 포함되는 것으로 해석되어야 한다.
200: 전자 장치
210: 안테나
220: 다이플렉서
220a: LPF
220b: HPF
230: 제1듀플렉서
240: 제2듀플렉서
250: 제1스위치회로
260: 제2스위치회로
270: 트랜시버

Claims (20)

  1. 전자 장치에 있어서,
    안테나;
    무선 통신 회로; 및
    상기 안테나 및 상기 무선 통신 회로에 연결된 다이플렉서를 포함하고,
    상기 다이플렉서는,
    상기 안테나에 연결된 제1포트;
    상기 무선 통신 회로에 연결된 제2포트;
    상기 무선 통신 회로에 연결된 제3포트;
    상기 제1포트 및 상기 제2포트 중 하나의 포트로부터 수신된 신호에서 저주파수 대역의 RF 신호를 걸러서 상기 제1포트 및 상기 제2포트 중 다른 하나의 포트로 출력하도록 구성된 LPF(low pass filter); 및
    상기 제1포트 및 상기 제3포트 중 하나의 포트로부터 수신된 신호에서 고주파수 대역의 RF 신호를 걸러서 상기 제1포트 및 상기 제3포트 중 다른 하나의 포트로 출력하도록 구성된 HPF(high pass filter)를 포함하고,
    상기 LPF는 PCB(printed circuit board)의 표면에 배치된 커패시터와 상기 PCB에 패턴으로 형성된 인덕터를 포함하고,
    상기 HPF는 상기 PCB의 표면에 배치된 인덕터와 상기 PCB에 패턴으로 형성된 커패시터를 포함하는 전자 장치.
  2. 제1항에 있어서,
    상기 LPF는 LC(LPF capacitor)2, LC3, LL(LPF inductor)1, 및 LL2를 포함하고 상기 HPF는 HC(HPF capacitor)1, HC2, HC3, 및 HL(HPF inductor)1을 포함하되,
    상기 LL1의 일단은 상기 제1포트에 연결되고 상기 LL1의 타단은 상기 LL2의 일단에 연결되고,
    상기 LL2의 타단은 상기 제2포트에 연결되고
    상기 LC2의 일단은 상기 LL2의 일단에 연결되고 상기 LC2의 타단은 상기 LL2의 타단에 연결되고,
    상기 LC3의 일단은 상기 LL1의 타단 및 상기 LL2의 일단에 연결되고 상기 LC3의 타단은 상기 PCB에 형성된 접지에 연결되고,
    상기 HC1의 일단은 상기 제1포트에 연결되고 상기 HC1의 타단은 상기 HC2의 일단에 연결되고,
    상기 HC2의 타단은 상기 제3포트(223)에 연결되고,
    상기 HC3의 일단은 상기 HC1의 일단에 연결되고 상기 HC3의 타단은 상기 HC2의 타단에 연결되고,
    상기 HL1의 일단은 상기 HC1의 타단 및 상기 HC2의 일단에 연결되고,
    상기 HL1의 타단은 상기 PCB에 형성된 접지에 연결되고,
    상기 LC2, 상기 LC3, 및 상기 HL1은 상기 PCB 표면에 배치된 lumped 소자이고,
    상기 LL1, 상기 LL2, 상기 HC1, 및 상기 HC2는 상기 PCB에 패턴으로 구성되고,
    상기 HC3는 상기 PCB 표면에 배치된 lumped 소자이거나 상기 PCB에 패턴으로 구성된 전자 장치.
  3. 제2항에 있어서, 상기 HC3는 상기 PCB의 표면에 배치된 lumped 소자이되, 상기 PCB는,
    상기 PCB 표면을 포함하고, lumped 소자를 배치하기 위한 패드들, 상기 HC1의 제1부분, 및 상기 HC2의 제1부분이 형성된 제1층;
    상기 제1층 아래에 위치하고, 상기 LL1의 제1부분, 상기 LL2의 제1부분, 상기 HC1의 제2부분, 및 상기 HC2의 제2부분이 형성된 제2층;
    상기 제2층 아래에 위치하고, 상기 LL1의 제2부분, 상기 LL2의 제2부분, 상기 HC1의 제3부분, 및 상기 HC2의 제3부분이 형성된 제3층을 포함하는 전자 장치.
  4. 제3항에 있어서, 상기 PCB는 상기 제3층 아래에 위치하는 차폐 시트를 더 포함하는 전자 장치.
  5. 상기 제3항에 있어서, 상기 접지는 상기 PCB의 각 층에 형성된 그라운드 패턴을 포함하는 전자 장치.
  6. 제5항에 있어서, 상기 접지는,
    상기 패드들, 상기 HC1의 제1부분, 및 상기 HC2의 제1부분을 둘러싸는 형태로 상기 제1층에 형성된 제1그라운드 패턴;
    상기 LL1의 제1부분, 상기 LL2의 제1부분, 상기 HC1의 제2부분, 및 상기 HC2의 제2부분을 둘러싸는 형태로 상기 제2층에 형성된 제2그라운드 패턴; 및
    상기 LL1의 제2부분, 상기 LL2의 제2부분, 상기 HC1의 제3부분, 및 상기 HC2의 제3부분을 둘러싸는 형태로 상기 제3층에 형성된 제3그라운드 패턴을 포함하는 전자 장치.
  7. 제6항에 있어서,
    상기 패드들 중 상기 LC3의 타단이 부착되는 패드는 상기 제1그라운드 패턴의 일부로 구성되는 전자 장치.
  8. 제6항에 있어서, 상기 그라운드 패턴들은 나란히 정렬되되,
    상기 그라운드 패턴들을 연결하는 복수의 비아들이, 상기 그라운드 패턴들의 가장자리를 따라 형성된 전자 장치.
  9. 제2항에 있어서, 상기 HC3는 상기 PCB에 패턴으로 구성되되, 상기 PCB는,
    상기 PCB 표면을 포함하고, lumped 소자를 배치하기 위한 패드들이 형성된 제1층;
    상기 제1층 아래에 위치하고, 상기 LL1의 제1부분 및 상기 LL2의 제1부분이 형성된 제2층;
    상기 제2층 아래에 위치하고, 상기 LL1의 제2부분 및 상기 LL2의 제2부분이 형성된 제3층;
    상기 제3층 아래에 위치하고, 차폐 시트를 포함하는 제4층;
    상기 제4층 아래에 위치하고, 상기 HC1의 제1부분 및 상기 HC2의 제1부분이 형성된 제5층;
    상기 제5층 아래에 위치하고, 상기 HC1의 제2부분 및 상기 HC2의 제2부분이 형성된 제6층;
    상기 제6층 아래에 위치하고, 상기 HC1의 제3부분 및 상기 HC2의 제3부분이 형성된 제7층;
    상기 제7층 아래에 위치하고, 상기 HC3의 제1부분이 형성된 제8층; 및
    상기 제8층 아래에 위치하고, 상기 HC3의 제2부분이 형성된 제9층을 포함하는 전자 장치.
  10. 제9항에 있어서, 상기 접지는 상기 PCB의 각 층에 형성된 그라운드 패턴을 포함하는 전자 장치.
  11. 제10항에 있어서, 상기 접지는,
    상기 패드들을 둘러싸는 형태로 상기 제1층에 형성된 제1그라운드 패턴;
    상기 LL1의 제1부분 및 상기 LL2의 제1부분을 둘러싸는 형태로 상기 제2층에 형성된 제2그라운드 패턴;
    상기 LL1의 제2부분 및 상기 LL2의 제2부분을 둘러싸는 형태로 상기 제3층에 형성된 제3그라운드 패턴;
    상기 차폐 시트를 포함하고 상기 제4층에 형성된 제4그라운드 패턴;
    상기 HC1의 제1부분 및 상기 HC2의 제1부분을 둘러싸는 형태로 상기 제5층에 형성된 제5그라운드 패턴;
    상기 HC1의 제2부분 및 상기 HC2의 제2부분을 둘러싸는 형태로 상기 제6층에 형성된 제6그라운드 패턴;
    상기 HC1의 제3부분 및 상기 HC2의 제3부분을 둘러싸는 형태로 상기 제7층에 형성된 제7그라운드 패턴;
    상기 HC3의 제1부분을 둘러싸는 형태로 상기 제8층에 형성된 제8그라운드 패턴; 및
    상기 HC3의 제2부분을 둘러싸는 형태로 상기 제9층에 형성된 제9그라운드 패턴을 포함하는 전자 장치.
  12. 제11항에 있어서,
    상기 패드들 중 상기 LC3의 타단이 부착되는 패드는 상기 제1그라운드 패턴의 일부로 구성되는 전자 장치.
  13. 제11항에 있어서,
    상기 패드들 중 상기 HL1의 타단이 부착되는 패드는 상기 제1그라운드 패턴의 일부로 구성되는 전자 장치.
  14. 제11항에 있어서, 상기 그라운드 패턴들은 나란히 정렬되되,
    상기 그라운드 패턴들을 연결하는 복수의 비아들이, 상기 그라운드 패턴들의 가장자리를 따라 형성된 전자 장치.
  15. 제1항에 있어서, 상기 제1포트, 상기 제2포트, 및 상기 제3포트는 상기 PCB의 표면에 형성된 전자 장치.
  16. 제15항에 있어서, 상기 LPF 및 상기 HPF와 연결되는 그라운드 패턴이 상기 LPF 및 상기 HPF를 둘러싸는 형태로 상기 PCB에 형성되되,
    상기 제1포트, 상기 제2포트, 및 상기 제3포트 상기 그라운드 패턴 외곽에 형성된 전자 장치.
  17. 제1항에 있어서, 상기 저주파수 대역은 약 3GHz 이하이고 상기 고주파수 대역은 약 3GHz 이상인 전자 장치.
  18. 제1항에 있어서,
    상기 무선 통신 회로로부터 수신된 신호에서 제1송신 주파수 대역을 갖는 RF 신호를 걸러서 상기 LPF로 출력하고, 상기 LPF로부터 수신된 신호에서 제1수신 주파수 대역을 갖는 RF 신호를 걸러서 상기 무선 통신 회로로 출력하는 제1듀플렉서를 더 포함하는 전자 장치.
  19. 제18항에 있어서,
    상기 무선 통신 회로로부터 수신된 신호에서 제2송신 주파수 대역을 갖는 RF 신호를 걸러서 상기 HPF로 출력하고, 상기 HPF로부터 수신된 신호에서 제2수신 주파수 대역을 갖는 RF 신호를 걸러서 상기 무선 통신 회로로 출력하는 제2듀플렉서를 더 포함하는 전자 장치.
  20. 제19항에 있어서,
    상기 무선 통신 회로로부터 수신된 신호의 전력을 증폭하여 상기 제1듀플렉서 또는 상기 제2듀플렉서로 출력하는 전력 증폭기를 더 포함하는 전자 장치.
KR1020200119839A 2020-09-17 2020-09-17 적층 구조의 다이플렉서를 갖는 전자 장치 KR20220037191A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200119839A KR20220037191A (ko) 2020-09-17 2020-09-17 적층 구조의 다이플렉서를 갖는 전자 장치
PCT/KR2021/012406 WO2022060028A1 (ko) 2020-09-17 2021-09-13 적층 구조의 다이플렉서를 갖는 전자 장치
CN202180063752.0A CN116686221A (zh) 2020-09-17 2021-09-13 具有堆叠结构双工器的电子装置
EP21869650.8A EP4199367A4 (en) 2020-09-17 2021-09-13 ELECTRONIC DEVICE HAVING A STACKED STRUCTURE DIPLEXER
US18/185,063 US20230216534A1 (en) 2020-09-17 2023-03-16 Electronic device having diplexer of stacked structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200119839A KR20220037191A (ko) 2020-09-17 2020-09-17 적층 구조의 다이플렉서를 갖는 전자 장치

Publications (1)

Publication Number Publication Date
KR20220037191A true KR20220037191A (ko) 2022-03-24

Family

ID=80777103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200119839A KR20220037191A (ko) 2020-09-17 2020-09-17 적층 구조의 다이플렉서를 갖는 전자 장치

Country Status (5)

Country Link
US (1) US20230216534A1 (ko)
EP (1) EP4199367A4 (ko)
KR (1) KR20220037191A (ko)
CN (1) CN116686221A (ko)
WO (1) WO2022060028A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024117758A1 (ko) * 2022-11-30 2024-06-06 엘지이노텍 주식회사 안테나 모듈 및 고주파 모듈

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3371887B2 (ja) * 2000-03-23 2003-01-27 株式会社村田製作所 移動体通信装置及びそれに用いる高周波複合部品
US7149496B2 (en) * 2003-03-27 2006-12-12 Kyocera Corporation High-frequency module and radio communication apparatus
ATE528860T1 (de) * 2003-11-11 2011-10-15 Murata Manufacturing Co Hochfrequenzmodul
JP4521602B2 (ja) * 2005-06-06 2010-08-11 ルネサスエレクトロニクス株式会社 マルチモード高周波回路
WO2010075190A2 (en) * 2008-12-24 2010-07-01 Rayspan Corporation Rf front-end module and antenna systems
KR101113942B1 (ko) * 2010-04-29 2012-03-05 전자부품연구원 다이플렉서
JP6350649B2 (ja) * 2014-04-01 2018-07-04 株式会社村田製作所 アンテナ整合装置
TWI683535B (zh) * 2016-02-10 2020-01-21 日商村田製作所股份有限公司 雙工器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024117758A1 (ko) * 2022-11-30 2024-06-06 엘지이노텍 주식회사 안테나 모듈 및 고주파 모듈

Also Published As

Publication number Publication date
CN116686221A (zh) 2023-09-01
EP4199367A4 (en) 2024-03-20
EP4199367A1 (en) 2023-06-21
WO2022060028A1 (ko) 2022-03-24
US20230216534A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
KR20210054262A (ko) 안테나 구조체 및 이를 포함하는 전자 장치
US20220328948A1 (en) Directional coupler and electronic device having the same
US20230216534A1 (en) Electronic device having diplexer of stacked structure
KR102597392B1 (ko) 이중 대역을 지원하는 안테나 모듈 및 이를 포함하는 전자 장치
KR20210149496A (ko) 고주파 대역의 신호를 전달하는 인쇄 회로 기판 및 그것을 포함하는 전자 장치
KR20210062188A (ko) 노이즈 필터 구조를 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치
KR20210020667A (ko) 비아 집단 패턴이 형성된 ｐｃｂ 임베디드 필터를 포함하는 장치 및 인쇄 회로 기판
KR20210094758A (ko) 복수의 통신을 지원하는 프론트 엔드 모듈과 그것을 구비한 전자 장치
KR20210068827A (ko) 무선 통신 구조 및 그를 이용하는 전자 장치
US20240048170A1 (en) Electronic device for processing wireless signal, and operation method thereof
US20230138278A1 (en) Electronic device including duplexer including filter having characteristic that is adaptively changed according to state
US11303023B2 (en) Antenna and electronic device including the same
KR20230062297A (ko) 상태에 따라 적응적으로 변경되는 특성을 가지는 필터를 포함하는 듀플렉서를 포함하는 전자 장치
KR20220117069A (ko) 수신 신호의 손실을 방지하는 통신 회로와 그것을 포함한 전자 장치
KR20220140317A (ko) 전자 장치 및 전자 장치의 고조파 제어 방법
KR20220148623A (ko) Srs를 전송하는 전자 장치 및 이의 동작 방법
CN118160228A (zh) 包括包含具有可根据状态自适应改变的特性的滤波器的双工器的电子装置
KR20220109879A (ko) 안테나 및 오디오 인터페이스를 포함하는 전자 장치
KR20220054147A (ko) 복수의 주파수 대역을 이용한 통신을 수행하는 통신 회로와 그것을 포함한 전자 장치
KR20220026819A (ko) 복수의 주파수 대역을 이용한 통신을 수행하는 통신 회로와 그것을 구비한 전자 장치
KR20240086497A (ko) 복수의 주파수 대역을 지원하는 통신 회로 및 이를 포함하는 전자 장치
KR20230035859A (ko) 안테나를 포함하는 전자 장치
KR20230131760A (ko) Rf 신호의 전력 증폭기를 포함하는 전자 장치
KR20220131019A (ko) 복수의 안테나를 구비한 전자 장치 및 그 제어 방법
KR20220118278A (ko) 안테나 및 그것을 포함하는 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination