KR20220036020A - 반도체 장치의 신호 전달 회로 - Google Patents
반도체 장치의 신호 전달 회로 Download PDFInfo
- Publication number
- KR20220036020A KR20220036020A KR1020200118094A KR20200118094A KR20220036020A KR 20220036020 A KR20220036020 A KR 20220036020A KR 1020200118094 A KR1020200118094 A KR 1020200118094A KR 20200118094 A KR20200118094 A KR 20200118094A KR 20220036020 A KR20220036020 A KR 20220036020A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- emphasis
- unit
- transmission circuit
- semiconductor device
- Prior art date
Links
- 230000008054 signal transmission Effects 0.000 title claims description 51
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 239000000872 buffer Substances 0.000 claims description 115
- 238000010586 diagram Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000012358 sourcing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
- H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Logic Circuits (AREA)
Abstract
본 기술은 출력 노드의 신호를 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 상기 입력 노드의 신호 및 상기 출력 노드의 신호에 대한 제 1 엠퍼시스 동작을 수행하도록 구성된 제 1 엠퍼시스부; 및 상기 제 1 엠퍼시스부와 병렬 연결되며, 상기 출력 노드의 신호를 상기 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 상기 입력 노드의 신호 및 상기 출력 노드의 신호에 대한 제 2 엠퍼시스 동작을 수행하도록 구성된 제 2 엠퍼시스부를 포함할 수 있다.
Description
본 발명은 반도체 회로에 관한 것으로서, 특히 반도체 장치의 신호 전달 회로에 관한 것이다.
도 1을 참조하면, 종래의 기술에 따른 반도체 장치의 신호 전달 회로는 복수의 인버터 예를 들어, 제 1 인버터(11) 및 제 2 인버터(12)로 구성될 수 있다.
인터버의 수는 신호 위상 및 드라이빙 능력을 고려하여 가변될 수 있다.
제 1 인버터(11) 및 제 2 인버터(12)는 제 1 부하 즉, 프리 스테이지와 제 2 부하 즉, 넥스트 스테이지 사이에 연결될 수 있다.
제 1 인버터(11) 및 제 2 인버터(12)는 단순히 프리 스테이지의 출력 신호를 반복적으로 반전시켜 넥스트 스테이지에 전달한다.
프리 스테이지는 클럭 신호(clock)에 따라 데이터(Data_In)를 수신하기 위한 회로 구성이다.
프리 스테이지는 스텍(stack) 구조로서, 병렬 형태로 입력되는 데이터(Data_In)를 직렬화하기 위한 다중화기, 래치, 플립플롭 및 다양한 로직 게이트들을 포함하므로 로딩(loading)이 증가하게 된다.
프리 스테이지와 같이 로딩이 큰 회로 구조에 의해 심볼간 간섭(Inter-Symbol Interference: ISI)이 발생하고, 그에 따라 발생된 지터(jitter) 및 출력 신호의 스윙 폭 감소에 의해 타이밍 마진을 감소시키게 된다.
해당 시스템의 동작 주파수가 증가할수록 대역폭 감소 특성에 따라 상술한 타이밍 마진 감소 문제는 더욱 커지게 된다.
본 발명의 실시예는 신호 전달 성능을 향상시킬 수 있는 반도체 장치의 신호 전달 회로를 제공한다.
본 발명의 실시예는 출력 노드의 신호를 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 상기 입력 노드의 신호 및 상기 출력 노드의 신호에 대한 제 1 엠퍼시스 동작을 수행하도록 구성된 제 1 엠퍼시스부; 및 상기 제 1 엠퍼시스부와 병렬 연결되며, 상기 출력 노드의 신호를 상기 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 상기 입력 노드의 신호 및 상기 출력 노드의 신호에 대한 제 2 엠퍼시스 동작을 수행하도록 구성된 제 2 엠퍼시스부를 포함할 수 있다.
본 발명의 실시예는 출력 노드의 신호를 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 상기 입력 노드의 신호 및 상기 출력 노드의 신호에 대한 제 1 엠퍼시스 동작을 수행하도록 구성된 제 1 엠퍼시스부; 및 상기 입력 노드에 상기 제 1 엠퍼시스부와 병렬 연결되며, 상기 입력 노드의 신호를 상기 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 상기 입력 노드의 신호에 대한 제 2 엠퍼시스 동작을 수행하도록 구성된 제 2 엠퍼시스부를 포함할 수 있다.
본 발명의 실시예는 출력 노드의 신호 또는/및 입력 노드의 신호를 입력 노드에 피드백시킴으로써 상기 입력 노드의 신호 및 상기 출력 노드의 신호에 대한 엠퍼시스 동작을 수행하도록 구성된 엠퍼시스부; 및 상기 엠퍼시스부에 의한 피드백의 시간을 조정하도록 구성된 지연부를 포함할 수 있다.
본 기술은 신호 전달 성능을 향상시킬 수 있다.
도 1은 종래의 기술에 따른 신호 전달 회로의 구성을 나타낸 도면,
도 2는 본 발명의 실시예에 따른 신호 전달 회로의 구성을 나타낸 도면,
도 3은 도 2의 제 2 버퍼 유닛의 구성을 나타낸 도면,
도 4는 본 발명의 실시예에 따른 신호 전달 회로의 동작을 설명하기 위한 도면,
도 5는 본 발명의 다른 실시예에 따른 신호 전달 회로의 구성을 나타낸 도면이고,
도 6은 본 발명의 다른 실시예에 따른 신호 전달 회로의 동작을 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 신호 전달 회로의 구성을 나타낸 도면,
도 3은 도 2의 제 2 버퍼 유닛의 구성을 나타낸 도면,
도 4는 본 발명의 실시예에 따른 신호 전달 회로의 동작을 설명하기 위한 도면,
도 5는 본 발명의 다른 실시예에 따른 신호 전달 회로의 구성을 나타낸 도면이고,
도 6은 본 발명의 다른 실시예에 따른 신호 전달 회로의 동작을 설명하기 위한 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 신호 전달 회로(101)의 구성을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 신호 전달 회로(101)는 제 1 부하 즉, 프리 스테이지와 제 2 부하 즉, 넥스트 스테이지 사이에 연결될 수 있다.
신호 전달 회로(101)는 복수의 버퍼 유닛 및 복수의 저항 예를 들어, 제 1 내지 제 3 버퍼 유닛(111 - 113) 및 제 1 내지 제 3 저항(121 - 123)을 포함할 수 있다.
제 1 내지 제 3 버퍼 유닛(111 - 113) 중에서 적어도 하나는 구동력 제어신호(EQ<1:N>)에 따라 구동력의 조정이 가능하다.
제 1 내지 제 3 버퍼 유닛(111 - 113) 중에서 적어도 하나의 구동력을 조정함으로써 엠퍼시스(Emphasis) 동작의 세기를 조정할 수 있다.
제 1 버퍼 유닛(111)은 제 2 및 제 3 버퍼 유닛(112, 113)에 비해 큰 구동력을 갖도록 설계될 수 있다.
제 2 또는/및 제 3 버퍼 유닛(112, 113)의 구동력은 조정이 가능하나, 제 2 또는/및 제 3 버퍼 유닛(112, 113)의 최대 구동력이 제 1 버퍼 유닛(111)의 디폴트 구동력에 비해 작은 값을 갖도록 설계될 수 있다.
제 1 내지 제 3 저항(121 - 123) 중에서 적어도 하나는 스위칭 제어신호(SW<1:3>)에 따라 해당 신호 경로와 연결/분리가 가능하다.
제 1 내지 제 3 저항(121 - 123) 중에서 적어도 하나를 해당 신호 경로와 연결/분리함으로써 피드백(feedback) 시간을 조정할 수 있다.
구동력 제어신호(EQ<1:N>) 및 스위칭 제어신호(SW<1:3>)는 신호 전달 회로(101)의 동작 특성에 맞도록 그 값들이 정해지고 필요에 따라 가변될 수 있다.
구동력 제어신호(EQ<1:N>) 및 스위칭 제어신호(SW<1:3>)는 반도체 장치 내부의 비 휘발성 저장 소자 예를 들어, 퓨즈 셋 등에 프로그램될 수 있다.
구동력 제어신호(EQ<1:N>) 및 스위칭 제어신호(SW<1:3>)는 반도체 장치의 모드 레지스터 셋에 저장될 수 있고, 모드 레지스터 라이트 동작 등에 의해 그 값들의 가변이 가능하다.
제 1 버퍼 유닛(111)은 신호 전달 회로(101)의 입력 노드(이하, 입력 노드)와 신호 전달 회로(101)의 출력 노드(이하, 출력 노드) 사이에 연결될 수 있다.
제 2 버퍼 유닛(112) 및 제 3 버퍼 유닛(113)은 입력 노드와 출력 노드 사이에 제 1 버퍼(111)와 병렬로 연결될 수 있다.
제 2 버퍼 유닛(112)은 그 출력단이 입력 노드와 연결될 수 있다.
제 3 버퍼 유닛(113)은 그 출력단이 제 2 버퍼 유닛(112)의 입력단과 연결되고, 자신의 입력단이 출력 노드와 연결될 수 있다.
제 1 저항(121)은 제 1 버퍼 유닛(111)과 병렬로 연결될 수 있다.
제 2 저항(122)은 제 2 버퍼 유닛(112)과 병렬로 연결될 수 있다.
제 3 저항(123)은 제 3 버퍼 유닛(113)과 병렬로 연결될 수 있다.
제 2 저항(122)과 제 3 저항(123)은 직렬 연결될 수 있다.
제 1 버퍼 유닛(111) 및 제 1 저항(121)은 출력 노드의 신호를 입력 노드에 피드백시키기 위한 제 1 피드백 루프를 구성할 수 있다.
제 2 버퍼 유닛(112), 제 3 버퍼 유닛(113), 제 2 저항(122) 및 제 3 저항(123)은 출력 노드의 신호를 입력 노드에 피드백시키기 위한 제 2 피드백 루프를 구성할 수 있다.
제 1 내지 제 3 저항(121 - 123) 각각이 제 1 내지 제 3 버퍼 유닛(111 - 113) 각각과 병렬 연결되므로 신호 전달 회로(101)의 입력 노드와 출력 노드의 대역폭을 증가시킬 수 있다.
제 1 내지 제 3 버퍼 유닛(111 - 113) 및 제 1 내지 제 3 저항(121 - 123)은 엠퍼시스부와 지연부로 구분될 수 있다.
엠퍼시스부는 출력 노드의 신호를 입력 노드에 피드백시킴으로써 입력 노드의 신호 및 출력 노드의 신호에 대한 엠퍼시스 동작을 수행할 수 있다.
엠퍼시스부는 제 1 내지 제 3 버퍼 유닛(111 - 113)을 포함할 수 있다.
지연부는 엠퍼시스부에 의한 피드백의 시간을 조정할 수 있다.
지연부는 제 1 내지 제 3 저항(121 - 123)을 포함할 수 있다.
신호 전달 회로(101)는 두 개의 피드백 루프를 포함하고 그에 따라 더블 엠퍼시스 동작을 수행하므로 제 1 내지 제 3 버퍼 유닛(111 - 113) 및 제 1 내지 제 3 저항(121 - 123)을 제 1 엠퍼시스부와 제 2 엠퍼시스부로 구분할 수 있다.
제 1 엠퍼시스부는 제 1 피드백 루프를 이용하여 출력 노드의 신호를 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 입력 노드의 신호 및 출력 노드의 신호에 대한 제 1 엠퍼시스 동작을 수행할 수 있다.
제 1 엠퍼시스부는 제 1 버퍼 유닛(111) 및 제 1 저항(121)을 포함할 수 있다.
제 2 엠퍼시스부는 제 1 엠퍼시스부와 병렬 연결되며, 제 2 피드백 루프를 이용하여 출력 노드의 신호를 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 입력 노드의 신호 및 출력 노드의 신호에 대한 제 2 엠퍼시스 동작을 수행할 수 있다.
제 2 엠퍼시스부는 제 2 버퍼 유닛(112), 제 3 버퍼 유닛(113), 제 2 저항(122) 및 제 3 저항(123)을 포함할 수 있다.
신호 전달 회로(101)의 출력은 하나 또는 그 이상의 버퍼(200)를 경유하여 넥스트 스테이지에 전달될 수 있다.
버퍼(200)의 수는 신호 전달 회로(101)의 출력 신호의 위상 및 신호 전달 회로(101)의 드라이빙 능력 등에 따라 가변될 수 있다.
버퍼(200)는 단순히 입력 신호를 반전시키는 인버터로 구성할 수도 있고, 신호 전달 회로(101) 또는 추후 설명할 도 5의 신호 전달 회로(102)와 동일한 형태로 구성할 수도 있다.
도 3은 도 2의 제 2 버퍼 유닛(112)의 구성을 나타낸 도면이다.
도 3에 도시된 바와 같이, 제 2 버퍼 유닛(112)은 복수의 피모스 트랜지스터들(130, 150-1 - 150-n) 및 복수의 엔모스 트랜지스터들(140, 160-1 - 160-n)을 포함할 수 있다.
피모스 트랜지스터(130)는 게이트 단이 입력 단(IN)과 연결되고, 드레인 단이 출력 단(OUT)과 연결될 수 있다.
복수의 피모스 트랜지스터들(150-1 - 150-n)은 소오스 단이 전원 단과 연결되고, 게이트 단에는 구동력 제어신호(EQ<1:N>)를 반전시킨 신호들(EQB<1:N>)이 각각 입력되며, 드레인 단은 피모스 트랜지스터(130)의 소오스 단과 공통 연결될 수 있다.
엔모스 트랜지스터(140)는 게이트 단이 입력 단(IN)과 연결되고, 드레인 단이 출력 단(OUT)과 연결될 수 있다.
복수의 엔모스 트랜지스터들(160-1 - 160-n)은 소오스 단이 접지 단과 연결되고, 게이트 단에는 구동력 제어신호(EQ<1:N>)가 각각 입력되며, 드레인 단은 엔모스 트랜지스터(140)의 소오스 단과 공통 연결될 수 있다.
구동력 제어신호(EQ<1:N>)의 신호 비트들 중에서 '1'의 값을 갖는 신호 비트가 많을수록 제 2 버퍼 유닛(112)의 구동력이 증가하고, 구동력 제어신호(EQ<1:N>)의 신호 비트들 중에서 '1'의 값을 갖는 신호 비트가 적을수록 제 2 버퍼 유닛(112)의 구동력이 감소한다.
구동력 제어신호(EQ<1:N>)의 신호 비트들 중에서 하나만이 '1'의 값을 가질 경우, 예를 들어, EQ<1:N> 중에서 EQ<1> 만이 '1'인 경우, 복수의 피모스 트랜지스터들(150-1 - 150-n) 및 복수의 엔모스 트랜지스터들(160-1 - 160-n) 중에서 150-1과 160-1 만이 턴 온 되므로 제 2 버퍼 유닛(112)의 구동력이 최소로 조정될 수 있다.
구동력 제어신호(EQ<1:N>)의 신호 비트들이 모두 '1'의 값을 가질 경우 복수의 피모스 트랜지스터들(150-1 - 150-n) 및 복수의 엔모스 트랜지스터들(160-1 - 160-n)이 모두 턴 온 되므로 제 2 버퍼 유닛(112)의 구동력이 최대로 조정될 수 있다.
구동력 제어신호(EQ<1:N>)의 신호 비트들이 모두 '0'의 값을 가질 경우 복수의 피모스 트랜지스터들(150-1 - 150-n) 및 복수의 엔모스 트랜지스터들(160-1 - 160-n)이 모두 턴 오프 될 수 있다. 복수의 피모스 트랜지스터들(150-1 - 150-n) 및 복수의 엔모스 트랜지스터들(160-1 - 160-n)이 모두 턴 오프 됨에 따라 피모스 트랜지스터(130)로의 전류 소싱(Sourcing) 패스 및 엔모스 트랜지스터(140)로부터의 전류 싱킹(Sinking) 패스 또한 차단되므로 제 2 버퍼 유닛(112)의 동작이 중지될 수 있다.
제 3 버퍼 유닛(113)은 제 2 버퍼 유닛(112)과 동일한 회로 구성을 가질 수 있다.
제 2 버퍼 유닛(112) 또는/및 제 3 버퍼 유닛(113)의 구동력 조정에 따라 엠피서스 동작의 세기가 조정될 수 있다.
도 4는 본 발명의 실시예에 따른 신호 전달 회로(101)의 동작을 설명하기 위한 도면이다.
본 발명의 실시예에 따른 신호 전달 회로(101)는 더블 엠퍼시스 동작 즉, 제 1 엠퍼시스 동작(F1)과 제 2 엠퍼시스 동작(F2)을 수행할 수 있다.
제 1 버퍼 유닛(111)과 제 1 저항(121)에 의해 제 1 엠퍼시스 동작(F1)이 이루어질 수 있다.
입력 신호가 제 1 버퍼 유닛(111)을 경유하여 출력되고, 제 1 저항(121)을 경유하여 제 1 버퍼 유닛(111)의 입력으로서 피드백될 수 있다.
제 1 버퍼 유닛(111)의 입력 신호와 출력 신호가 제 1 저항(121)을 경유함에 따라 지연된 전류를 제 1 전류(IR1A)와 제 2 전류(IR1B)라 칭할 수 있다.
신호 전달 회로(101)에 초기 입력되는 신호를 선 입력 신호(Pre-input signal)(IN_PRE)라 칭하고, 초기 입력 신호(IN_PRE)에 따른 신호 전달 회로(101)의 출력 신호를 선 출력 신호(Pre-output signal)(OUT_PRE)라 칭하며, 제 1 저항(121)을 경유하여 제 1 버퍼 유닛(111)에 피드백되는 신호를 후 입력 신호(Post-input signal)(IN_POST)라 칭하기로 한다.
후 입력 신호(IN_POST)는 제 1 전류(IR1A)에 의해 프리-엠퍼시스(Pre-emphasis)가 이루어지고, 제 2 전류(IR1B)에 의해 디-앰퍼시스(De-emphasis)가 이루어진 파형을 가질 수 있다.
신호 전달 회로(101)의 입력 신호에 대한 엠퍼시스 동작이 수행되고, 입력 신호(IN_POST)에 의해 신호 전달 회로(101)의 출력 신호에 대한 엠퍼시스 또한 수행될 수 있다.
제 1 엠퍼시스 동작(F1)과 동시에 제 2 버퍼 유닛(112), 제 3 버퍼 유닛(113), 제 2 저항(122) 및 제 3 저항(123)에 의해 제 2 엠퍼시스 동작(F2)이 이루어질 수 있다.
입력 신호가 제 2 버퍼 유닛(112) 및 제 3 버퍼 유닛(113)을 경유하여 출력되고, 제 2 저항(122) 및 제 3 저항(123)을 경유하여 제 2 버퍼 유닛(112) 및 제 3 버퍼 유닛(113)의 입력으로서 피드백될 수 있다.
초기 입력 신호(IN_PRE)가 제 2 버퍼 유닛(112), 제 3 버퍼 유닛(113), 제 2 저항(122) 및 제 3 저항(123)을 경유한 신호를 엠퍼시스 출력 신호(Emphasis output signal)(OUT_EMP)라 칭하며, 초기 입력 신호(IN_PRE)와 엠퍼시스 출력 신호(OUT_EMP)가 합성된 신호를 후 입력 신호(IN_POST)라 칭하기로 한다.
후 입력 신호(IN_POST)는 초기 입력 신호(IN_PRE)와 엠퍼시스 출력 신호(OUT_EMP)의 합성에 의해 제 1 엠퍼시스 동작(F1)과 유사한 형태의 프리-엠퍼시스 및 디-앰퍼시스가 이루어진 파형을 가질 수 있다.
신호 전달 회로(101)의 입력 신호에 대한 엠퍼시스 동작이 수행되고, 입력 신호(IN_POST)에 의해 신호 전달 회로(101)의 출력 신호에 대한 엠퍼시스 또한 수행될 수 있다.
상술한 바와 같이, 더블 엠퍼시스 동작에 의해 신호 전달 회로(101)의 입력 신호는 물론이고 출력 신호에 대한 엠퍼시스 동작이 이루어질 수 있다.
도 5는 본 발명의 다른 실시예에 따른 신호 전달 회로(102)의 구성을 나타낸 도면이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 신호 전달 회로(102)는 제 1 부하 즉, 프리 스테이지와 제 2 부하 즉, 넥스트 스테이지 사이에 연결될 수 있다.
신호 전달 회로(102)는 복수의 버퍼 유닛 및 복수의 저항 예를 들어, 제 1 내지 제 4 버퍼 유닛(211 - 214) 및 제 1 내지 제 4 저항(221 - 224)을 포함할 수 있다.
제 1 내지 제 4 버퍼 유닛(211 - 214) 중에서 적어도 하나는 구동력 제어신호(EQ<1:N>)에 따라 구동력의 조정이 가능하다.
제 1 내지 제 4 버퍼 유닛(211 - 214) 중에서 적어도 하나의 구동력을 조정함으로써 엠퍼시스 동작의 세기를 조정할 수 있다.
제 1 버퍼 유닛(211)은 제 2 내지 제 4 버퍼 유닛(212 - 214)에 비해 큰 구동력을 갖도록 설계될 수 있다.
제 2 내지 제 4 버퍼 유닛(212 - 214)의 구동력은 조정이 가능하나, 제 2 내지 제 4 버퍼 유닛(212 - 214)의 최대 구동력이 제 1 버퍼 유닛(211)의 디폴트 구동력에 비해 작은 값을 갖도록 설계될 수 있다.
제 1 내지 제 4 저항(221 - 224) 중에서 적어도 하나는 스위칭 제어신호(SW<1:4>)에 따라 해당 신호 경로와 연결/분리가 가능하다.
제 1 내지 제 4 저항(221 - 224) 중에서 적어도 하나를 해당 신호 경로와 연결/분리함으로써 피드백 시간을 조정할 수 있다.
구동력 제어신호(EQ<1:N>) 및 스위칭 제어신호(SW<1:4>)는 신호 전달 회로(102)의 동작 특성에 맞도록 그 값들이 정해지고 필요에 따라 가변될 수 있다.
구동력 제어신호(EQ<1:N>) 및 스위칭 제어신호(SW<1:4>)는 반도체 장치 내부의 비 휘발성 저장 소자 예를 들어, 퓨즈 셋 등에 프로그램될 수 있다.
구동력 제어신호(EQ<1:N>) 및 스위칭 제어신호(SW<1:4>)는 반도체 장치의 모드 레지스터 셋에 저장될 수 있고, 모드 레지스터 라이트 동작 등에 의해 그 값들의 가변이 가능하다.
제 1 버퍼 유닛(211)은 신호 전달 회로(102)의 입력 노드(이하, 입력 노드)와 신호 전달 회로(102)의 출력 노드(이하, 출력 노드) 사이에 연결될 수 있다.
제 2 내지 제 4 버퍼 유닛(212 - 214)은 입력 노드에만 연결될 수 있다.제 2 버퍼 유닛(212)은 그 출력단이 입력 노드와 연결될 수 있다.
제 3 버퍼 유닛(213)은 그 출력단이 제 2 버퍼 유닛(212)의 입력단과 연결될 수 있다.
제 4 버퍼 유닛(214)은 그 출력단이 제 3 버퍼 유닛(213)의 입력단과 연결되고, 입력단이 입력 노드와 연결될 수 있다.
제 2 내지 제 4 버퍼 유닛(212 - 214)은 도 3과 동일한 회로 구성을 가질 수 있다.
제 1 저항(221)은 제 1 버퍼 유닛(211)과 병렬로 연결될 수 있다.
제 2 저항(222)은 제 2 버퍼 유닛(212)과 병렬로 연결될 수 있다.
제 3 저항(223)은 제 3 버퍼 유닛(213)과 병렬로 연결될 수 있다.
제 4 저항(224)은 제 4 버퍼 유닛(214)과 병렬로 연결될 수 있다.
제 2 저항(222), 제 3 저항(223) 및 제 4 저항(224)은 직렬 연결될 수 있다.
제 1 버퍼 유닛(211) 및 제 1 저항(221)은 출력 노드의 신호를 입력 노드에 피드백시키기 위한 제 1 피드백 루프를 구성할 수 있다.
제 2 내지 제 4 버퍼 유닛(212 - 214) 및 제 2 내지 제 4 저항(222 - 224)은 입력 노드의 신호를 입력 노드에 피드백시키기 위한 제 2 피드백 루프를 구성할 수 있다.
제 1 내지 제 4 저항(221 - 224) 각각이 제 1 내지 제 4 버퍼 유닛(211 - 214) 각각과 병렬 연결되므로 신호 전달 회로(102)의 입력 노드와 출력 노드의 대역폭을 증가시킬 수 있다.
제 1 내지 제 4 버퍼 유닛(211 - 214) 및 제 1 내지 제 4 저항(221 - 224)은 엠퍼시스부와 지연부로 구분될 수 있다.
엠퍼시스부는 입력 노드의 신호와 출력 노드의 신호 각각을 입력 노드에 피드백시킴으로써 입력 노드의 신호 및 출력 노드의 신호에 대한 엠퍼시스 동작을 수행할 수 있다.
엠퍼시스부는 제 1 내지 제 4 버퍼 유닛(211 - 214)을 포함할 수 있다.
지연부는 엠퍼시스부에 의한 피드백의 시간을 조정할 수 있다.
지연부는 제 1 내지 제 4 저항(221 - 224)을 포함할 수 있다.
신호 전달 회로(102)는 두 개의 피드백 루프를 포함하고 그에 따라 더블 엠퍼시스 동작을 수행하므로 제 1 내지 제 4 버퍼 유닛(211 - 214) 및 제 1 내지 제 4 저항(221 - 224)을 제 1 엠퍼시스부와 제 2 엠퍼시스부로 구분할 수 있다.
제 1 엠퍼시스부는 제 1 피드백 루프를 이용하여 출력 노드의 신호를 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 입력 노드의 신호 및 출력 노드의 신호에 대한 제 1 엠퍼시스 동작을 수행할 수 있다.
제 1 엠퍼시스부는 제 1 버퍼 유닛(211) 및 제 1 저항(221)을 포함할 수 있다.
제 2 엠퍼시스부는 입력 노드에 연결되며, 제 2 피드백 루프를 이용하여 입력 노드의 신호를 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 입력 노드의 신호에 대한 제 2 엠퍼시스 동작을 수행할 수 있다.
제 2 엠퍼시스부는 제 2 내지 제 4 버퍼 유닛(212 - 214) 및 제 2 내지 제 4 저항(222 - 224)을 포함할 수 있다.
신호 전달 회로(102)의 출력은 하나 또는 그 이상의 버퍼(200)를 경유하여 넥스트 스테이지에 전달될 수 있다.
버퍼(200)의 수는 신호 전달 회로(102)의 출력 신호의 위상 및 신호 전달 회로(102)의 드라이빙 능력 등에 따라 가변될 수 있다.
버퍼(200)는 단순히 입력 신호를 반전시키는 인버터로 구성할 수도 있고, 도 2의 신호 전달 회로(101) 또는 도 5의 신호 전달 회로(102)와 동일한 형태로 구성할 수도 있다.
도 6은 본 발명의 다른 실시예에 따른 신호 전달 회로(102)의 동작을 설명하기 위한 도면이다.
본 발명의 다른 실시예에 따른 신호 전달 회로(102)는 더블 엠퍼시스 동작 즉, 제 1 엠퍼시스 동작(F1)과 제 2 엠퍼시스 동작(F2)을 수행할 수 있다.
제 1 버퍼 유닛(211)과 제 1 저항(221)에 의해 제 1 엠퍼시스 동작(F1)이 이루어질 수 있다.
입력 신호가 제 1 버퍼 유닛(211)을 경유하여 출력되고, 제 1 저항(221)을 경유하여 제 1 버퍼 유닛(211)의 입력으로서 피드백될 수 있다.
제 1 버퍼 유닛(211)의 입력 신호와 출력 신호가 제 1 저항(221)을 경유함에 따라 지연된 전류를 제 1 전류(IR1A)와 제 2 전류(IR1B)라 칭할 수 있다.
신호 전달 회로(102)에 초기 입력되는 신호를 선 입력 신호(IN_PRE)라 칭하고, 초기 입력 신호(IN_PRE)에 따른 신호 전달 회로(102)의 출력 신호를 선 출력 신호(OUT_PRE)라 칭하며, 제 1 저항(221)을 경유하여 제 1 버퍼 유닛(211)에 피드백되는 신호를 후 입력 신호(IN_POST)라 칭할 수 있다.
후 입력 신호(IN_POST)는 제 1 전류(IR1A)에 의해 프리-엠퍼시스가 이루어지고, 제 2 전류(IR1B)에 의해 디-앰퍼시스가 이루어진 파형을 가질 수 있다.
신호 전달 회로(102)의 입력 신호에 대한 엠퍼시스 동작이 수행되고, 입력 신호(IN_POST)에 의해 신호 전달 회로(102)의 출력 신호에 대한 엠퍼시스 또한 수행될 수 있다.
제 1 엠퍼시스 동작(F1)과 동시에 제 2 내지 제 4 버퍼 유닛(212 - 214), 제 2 내지 제 4 저항(222 - 224)에 의해 제 2 엠퍼시스 동작(F2)이 이루어질 수 있다.
입력 신호가 제 2 내지 제 4 버퍼 유닛(212 - 214)을 경유하여 출력되고, 제 2 내지 제 4 저항(222 - 224)을 경유하여 제 2 내지 제 4 버퍼 유닛(212 - 214)의 입력으로서 피드백될 수 있다.
초기 입력 신호(IN_PRE)가 제 2 내지 제 4 버퍼 유닛(212 - 214) 및 제 2 내지 제 4 저항(222 - 224)을 경유한 신호를 엠퍼시스 출력 신호(OUT_EMP)라 칭하며, 초기 입력 신호(IN_PRE)와 엠퍼시스 출력 신호(OUT_EMP)가 합성된 신호를 후 입력 신호(IN_POST)라 칭할 수 있다.
후 입력 신호(IN_POST)는 초기 입력 신호(IN_PRE)와 엠퍼시스 출력 신호(OUT_EMP)의 합성에 의해 제 1 엠퍼시스 동작(F1)과 유사한 형태의 프리-엠퍼시스 및 디-앰퍼시스가 이루어진 파형을 가질 수 있다.
신호 전달 회로(102)의 입력 신호에 대한 엠퍼시스 동작이 수행되고, 입력 신호(IN_POST)에 의해 신호 전달 회로(102)의 출력 신호에 대한 엠퍼시스 또한 수행될 수 있다.
상술한 바와 같이, 더블 엠퍼시스 동작에 의해 신호 전달 회로(102)의 입력 신호는 물론이고 출력 신호에 대한 엠퍼시스 동작이 이루어질 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (20)
- 출력 노드의 신호를 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 상기 입력 노드의 신호 및 상기 출력 노드의 신호에 대한 제 1 엠퍼시스 동작을 수행하도록 구성된 제 1 엠퍼시스부; 및
상기 제 1 엠퍼시스부와 병렬 연결되며, 상기 출력 노드의 신호를 상기 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 상기 입력 노드의 신호 및 상기 출력 노드의 신호에 대한 제 2 엠퍼시스 동작을 수행하도록 구성된 제 2 엠퍼시스부를 포함하는 반도체 장치의 신호 전달 회로. - 제 1 항에 있어서,
구동력 제어신호에 따라 상기 제 1 엠퍼시스부 및 상기 제 2 엠퍼시스부 중에서 적어도 하나의 엠퍼시스 세기가 조정되는 반도체 장치의 신호 전달 회로. - 제 2 항에 있어서,
스위칭 제어신호에 따라 상기 제 1 엠퍼시스부의 피드백 시간 및 상기 제 2 엠퍼시스부의 피드백 시간 중에서 적어도 하나가 조정되는 반도체 장치의 신호 전달 회로. - 제 3 항에 있어서,
상기 구동력 제어신호 및 상기 스위칭 제어신호는 그 값들의 가변이 가능하도록 반도체 장치 내부에 저장되는 반도체 장치의 신호 전달 회로. - 제 1 항에 있어서,
상기 제 1 엠퍼시스부는
상기 입력 노드와 상기 출력 노드 사이에 연결된 제 1 버퍼 유닛, 및
상기 제 1 버퍼 유닛과 병렬 연결된 제 1 저항을 포함하는 반도체 장치의 신호 전달 회로. - 제 5 항에 있어서,
상기 제 2 엠퍼시스부는
상기 제 1 버퍼 유닛과 병렬 연결된 제 2 버퍼 유닛, 및
상기 제 2 버퍼 유닛과 병렬 연결된 제 2 저항을 포함하는 반도체 장치의 신호 전달 회로. - 출력 노드의 신호를 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 상기 입력 노드의 신호 및 상기 출력 노드의 신호에 대한 제 1 엠퍼시스 동작을 수행하도록 구성된 제 1 엠퍼시스부; 및
상기 입력 노드에 상기 제 1 엠퍼시스부와 병렬 연결되며, 상기 입력 노드의 신호를 상기 입력 노드에 피드백시키고, 피드백 시간을 조정함으로써 상기 입력 노드의 신호에 대한 제 2 엠퍼시스 동작을 수행하도록 구성된 제 2 엠퍼시스부를 포함하는 반도체 장치의 신호 전달 회로. - 제 7 항에 있어서,
구동력 제어신호에 따라 상기 제 1 엠퍼시스부 및 상기 제 2 엠퍼시스부 중에서 적어도 하나의 엠퍼시스 세기가 조정되는 반도체 장치의 신호 전달 회로. - 제 8 항에 있어서,
스위칭 제어신호에 따라 상기 제 1 엠퍼시스부의 피드백 시간 및 상기 제 2 엠퍼시스부의 피드백 시간 중에서 적어도 하나가 조정되는 반도체 장치의 신호 전달 회로. - 제 9 항에 있어서,
상기 구동력 제어신호 및 상기 스위칭 제어신호는 그 값들의 가변이 가능하도록 반도체 장치 내부에 저장되는 반도체 장치의 신호 전달 회로. - 제 7 항에 있어서,
상기 제 1 엠퍼시스부는
상기 입력 노드와 상기 출력 노드 사이에 연결된 제 1 버퍼 유닛, 및
상기 제 1 버퍼 유닛과 병렬 연결된 제 1 저항을 포함하는 반도체 장치의 신호 전달 회로. - 제 11 항에 있어서,
상기 제 2 엠퍼시스부는
상기 입력 노드에 연결된 제 2 버퍼 유닛, 및
상기 제 2 버퍼 유닛과 병렬 연결된 제 2 저항을 포함하는 반도체 장치의 신호 전달 회로. - 출력 노드의 신호 또는/및 입력 노드의 신호를 입력 노드에 피드백시킴으로써 상기 입력 노드의 신호 및 상기 출력 노드의 신호에 대한 엠퍼시스 동작을 수행하도록 구성된 엠퍼시스부; 및
상기 엠퍼시스부에 의한 피드백의 시간을 조정하도록 구성된 지연부를 포함하는 반도체 장치의 신호 전달 회로. - 제 13 항에 있어서,
구동력 제어신호에 따라 상기 엠퍼시스부의 엠퍼시스 세기가 조정되는 반도체 장치의 신호 전달 회로. - 제 14 항에 있어서,
스위칭 제어신호에 따라 상기 지연부의 피드백 시간이 조정되는 반도체 장치의 신호 전달 회로. - 제 15 항에 있어서,
상기 구동력 제어신호 및 상기 스위칭 제어신호는 그 값들의 가변이 가능하도록 반도체 장치 내부에 저장되는 반도체 장치의 신호 전달 회로. - 제 13 항에 있어서,
상기 엠퍼시스부는
상기 입력 노드와 상기 출력 노드 사이에 연결된 제 1 버퍼 유닛, 및
상기 제 1 버퍼 유닛과 병렬 연결된 제 2 버퍼 유닛을 포함하는 반도체 장치의 신호 전달 회로. - 제 17 항에 있어서,
상기 지연부는
상기 제 1 버퍼 유닛과 병렬 연결된 제 1 저항, 및
상기 제 2 버퍼 유닛과 병렬 연결된 제 2 저항을 포함하는 반도체 장치의 신호 전달 회로. - 제 13 항에 있어서,
상기 엠퍼시스부는
상기 입력 노드와 상기 출력 노드 사이에 연결된 제 1 버퍼 유닛, 및
상기 입력 노드의 신호를 상기 입력 노드에 피드백시키기 위한 피드백 루프를 구성하는 제 2 버퍼 유닛을 포함하는 반도체 장치의 신호 전달 회로. - 제 19 항에 있어서,
상기 지연부는
상기 제 1 버퍼 유닛과 병렬 연결된 제 1 저항, 및
상기 제 2 버퍼 유닛과 병렬 연결된 제 2 저항을 포함하는 반도체 장치의 신호 전달 회로.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200118094A KR20220036020A (ko) | 2020-09-15 | 2020-09-15 | 반도체 장치의 신호 전달 회로 |
US17/170,532 US11296702B1 (en) | 2020-09-15 | 2021-02-08 | Signal transmission circuit of a semiconductor device |
CN202110354368.8A CN114189232A (zh) | 2020-09-15 | 2021-04-01 | 半导体器件的信号传输电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200118094A KR20220036020A (ko) | 2020-09-15 | 2020-09-15 | 반도체 장치의 신호 전달 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220036020A true KR20220036020A (ko) | 2022-03-22 |
Family
ID=80601314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200118094A KR20220036020A (ko) | 2020-09-15 | 2020-09-15 | 반도체 장치의 신호 전달 회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11296702B1 (ko) |
KR (1) | KR20220036020A (ko) |
CN (1) | CN114189232A (ko) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5351910A (en) | 1976-10-21 | 1978-05-11 | Toshiba Corp | Noise reduction system |
JP5671429B2 (ja) | 2011-08-26 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US11088681B2 (en) * | 2019-03-19 | 2021-08-10 | Micron Technology, Inc. | High speed signal adjustment circuit |
-
2020
- 2020-09-15 KR KR1020200118094A patent/KR20220036020A/ko active Search and Examination
-
2021
- 2021-02-08 US US17/170,532 patent/US11296702B1/en active Active
- 2021-04-01 CN CN202110354368.8A patent/CN114189232A/zh not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN114189232A (zh) | 2022-03-15 |
US11296702B1 (en) | 2022-04-05 |
US20220085811A1 (en) | 2022-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100295674B1 (ko) | 아날로그 혼용 디지탈 디엘엘 | |
KR102003926B1 (ko) | 디엠퍼시스 버퍼 회로 | |
US6163178A (en) | Impedance controlled output driver | |
US4763021A (en) | CMOS input buffer receiver circuit with ultra stable switchpoint | |
US6597212B1 (en) | Divide-by-N differential phase interpolator | |
US8081706B2 (en) | Lane-to-lane skew reduction in multi-channel, high-speed, transceiver circuitry | |
US6812872B1 (en) | Degenerative inductor-based gain equalization | |
US7924056B2 (en) | Low voltage differential signalling driver | |
US7205786B2 (en) | Programmable output buffer | |
US11126216B2 (en) | Signal generation circuit synchronized with a clock signal and a semiconductor apparatus using the same | |
US7557602B2 (en) | Pre-emphasis circuit including slew rate controllable buffer | |
US7973681B2 (en) | High speed, low power non-return-to-zero/return-to-zero output driver | |
US11012074B1 (en) | Off chip driving circuit and signal compensation method | |
US7994835B2 (en) | Duty control circuit and semiconductor device having the same | |
EP1352472B1 (en) | Circuit for receiving and driving a clock-signal | |
KR20220036020A (ko) | 반도체 장치의 신호 전달 회로 | |
US6661271B1 (en) | Multi-phase edge rate control for SCSI LVD | |
EP0709960B1 (en) | Variable delay circuit | |
CN111159081A (zh) | 信号接收电路及使用其的半导体装置和半导体*** | |
US6933782B1 (en) | Degenerative inductor-based gain equalization | |
US11640367B1 (en) | Apparatus and methods for high-speed drivers | |
KR102630023B1 (ko) | 지연 보간기 | |
US11271553B1 (en) | Buffer circuit | |
US20240097946A1 (en) | Data receiving circuit, data receiving system, and storage apparatus | |
US20180302093A1 (en) | Dynamic impedance control for voltage mode drivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |