KR20220033553A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220033553A
KR20220033553A KR1020200113848A KR20200113848A KR20220033553A KR 20220033553 A KR20220033553 A KR 20220033553A KR 1020200113848 A KR1020200113848 A KR 1020200113848A KR 20200113848 A KR20200113848 A KR 20200113848A KR 20220033553 A KR20220033553 A KR 20220033553A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
disposed
transistor
substrate
Prior art date
Application number
KR1020200113848A
Other languages
English (en)
Inventor
문성진
이관희
이재영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200113848A priority Critical patent/KR20220033553A/ko
Priority to US17/229,878 priority patent/US20220077224A1/en
Priority to CN202110805914.5A priority patent/CN114156309A/zh
Publication of KR20220033553A publication Critical patent/KR20220033553A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
    • H01L27/3267—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3248—
    • H01L27/326—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L2251/5315—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 제1 트랜지스터 및 제2 트랜지스터를 포함하는 제1 기판, 제1 기판 상에 배치되고, 제1 트랜지스터와 연결되는 제1 연결 전극, 제1 연결 전극 상에 배치되고, 도전성 물질을 포함하는 제1 스페이서, 제1 스페이서 상에 배치되는 제1 발광 소자 및 제1 기판 상에 배치되고, 제2 트랜지스터와 연결되는 제2 발광 소자를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 복수의 화소들을 포함하는 표시 장치에 관한 것이다.
표시 장치는 복수의 화소들을 포함할 수 있다. 상기 화소들은 발광 소자를 포함할 수 있다. 예를 들어, 상기 발광 소자는 유기 발광 다이오드(organic light emitting diode, OLED), 퀀텀-닷 유기 발광 다이오드(quantum-dot organic light emitting diode; QDOLED), 퀀텀-닷 나노 발광 다이오드(quantum-dot nano light emitting diode; QNED) 등을 포함할 수 있다.
상기 표시 장치는 상기 화소들을 통해 사용자에게 영상을 표시할 수 있다. 최근 기술의 발달로 상기 표시 장치는 동일한 면적 내에 더 많은 상기 화소들을 배치하여 고해상도의 영상을 표시할 수 있다.
상기 발광 소자들은 화소 정의막에 의해 구획될 수 있다. 다만, 상기 화소 정의막이 배치됨에 따라, 상기 화소 정의막에 의해 상기 복수의 화소들이 이격되어 배치되어야 한다. 이에 따라, 상기 복수의 화소들을 이용한 고해상도의 영상을 표시하지 못하는 문제가 발생할 수 있다. 따라서, 이를 해결하기 위한 연구가 진행되고 있다.
본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 고해상도의 영상을 표시하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예들에 따른 표시 장치는 제1 트랜지스터 및 제2 트랜지스터를 포함하는 제1 기판, 상기 제1 기판 상에 배치되고, 상기 제1 트랜지스터와 연결되는 제1 연결 전극, 상기 제1 연결 전극 상에 배치되고, 도전성 물질을 포함하는 제1 스페이서, 상기 제1 스페이서 상에 배치되는 제1 발광 소자 및 상기 제1 기판 상에 배치되고, 상기 제2 트랜지스터와 연결되는 제2 발광 소자를 포함할 수 있다.
실시예들에 있어서, 상기 제1 발광 소자는 상기 제1 스페이서 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 중간층 및 상기 중간층 상에 배치되는 상부 전극을 포함할 수 있다.
실시예들에 있어서, 상기 제1 기판은 제3 트랜지스터를 더 포함하고, 상기 제3 트랜지스터는 상기 제1 기판 상에 배치되는 제3 발광 소자와 연결될 수 있다.
실시예들에 있어서, 상기 제1 내지 제3 발광 소자들은 각각 상이한 색의 광을 방출할 수 있다.
실시예들에 있어서, 상기 제2 발광 소자 및 상기 제3 발광 소자는 각각, 상기 제1 기판 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 중간층 및 상기 중간층 상에 배치되는 상부 전극을 포함할 수 있다.
실시예들에 있어서, 상기 제1 내지 제3 발광 소자들은 전면 발광형일 수 있다.
실시예들에 있어서, 상기 제1 연결 전극, 상기 제1 스페이서 및 상기 제1 발광 소자는 전기적으로 연결될 수 있다.
실시예들에 있어서, 상기 제1 발광 소자 상에 배치되는 제2 기판을 더 포함할 수 있다.
실시예들에 있어서, 상기 제1 기판은 제3 트랜지스터를 더 포함하고, 상기 제3 트랜지스터는 상기 제1 기판 상에 배치되는 제2 연결 전극, 상기 제2 연결 전극 상에 배치되고 도전성 물질을 포함하는 제2 스페이서 및 상기 제2 스페이서 상에 배치되는 제3 발광 소자와 전기적으로 연결될 수 있다.
실시예들에 있어서, 상기 제1 기판은 제4 트랜지스터를 더 포함하고, 상기 제4 트랜지스터는 상기 제1 기판 상에 배치되는 제4 발광 소자와 연결될 수 있다.
실시예들에 있어서, 상기 제1 발광 소자 및 상기 제3 발광 소자는 상기 제2 발광 소자에 의해 서로 이격되고, 상기 제2 발광 소자 및 상기 제4 발광 소자는 상기 제3 발광 소자에 의해 서로 이격될 수 있다.
실시예들에 있어서, 상기 제1 발광 소자 및 상기 제3 발광 소자는 동일한 색의 광을 방출하고, 상기 제1 발광 소자, 상기 제2 발광 소자 및 상기 제4 발광 소자는 서로 상이한 색의 광을 방출할 수 있다.
실시예들에 있어서, 상기 제1 내지 제4 발광 소자들은 전면 발광형일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 실시예들에 따른 표시 장치는 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터를 포함하는 제1 기판, 상기 제1 기판 상에 배치되고, 상기 제1 트랜지스터와 연결되는 제1 연결 전극, 상기 제1 연결 전극 상에 배치되고, 도전성 물질을 포함하는 제1 스페이서, 상기 제1 스페이서 상에 배치되는 제1 발광 소자, 상기 제1 기판 상에 배치되고, 상기 제2 트랜지스터와 연결되는 제2 연결 전극, 상기 제2 연결 전극 상에 배치되고, 도전성 물질을 포함하는 제2 스페이서, 상기 제2 스페이서 상에 배치되는 제2 발광 소자 및 상기 제1 기판 상에 배치되고, 상기 제3 트랜지스터와 연결되는 제3 발광 소자를 포함할 수 있다.
실시예들에 있어서, 상기 제1 내지 제3 발광 소자들은 각각 상이한 색의 광을 방출할 수 있다.
실시예들에 있어서, 상기 제1 발광 소자 및 상기 제2 발광 소자 상에 배치되는 제2 기판을 더 포함할 수 있다.
실시예들에 있어서, 상기 제1 연결 전극 및 상기 제2 연결 전극은 상기 제3 발광 소자에 의해 서로 이격될 수 있다.
실시예들에 있어서, 상기 제1 연결 전극 및 상기 제3 발광 소자는 상기 제2 연결 전극에 의해 서로 이격될 수 있다.
실시예들에 있어서, 상기 제1 내지 제3 발광 소자들은 전면 발광형일 수 있다.
실시예들에 있어서, 상기 제1 연결 전극, 상기 제1 스페이서 및 상기 제1 발광 소자는 전기적으로 연결되고, 상기 제2 연결 전극, 상기 제2 스페이서 및 상기 제2 발광 소자는 전기적으로 연결될 수 있다.
본 발명의 실시예들에 따른 표시 장치는 복수의 발광 소자들, 제1 기판 및 상기 제1 기판과 대향하게 배치되며 스페이서에 의해 상기 제1 기판과 이격되는 제2 기판을 포함하고, 상기 발광 소자들의 일부는 상기 제1 기판 상에 배치되고, 상기 발광 소자들의 상기 일부를 제외한 나머지는 상기 제2 기판의 상기 제1 기판과 대향하는 면 상에 배치될 수 잇다.
상기 일부의 발광 소자들과 상기 나머지 발광 소자들 사이에는 서로를 구획하기 위한 화소 정의막이 배치될 필요가 없어, 상기 발광 소자들은 평면도 상에서 서로 밀집하게 배치될 수 있다. 이에 따라, 상기 표시 장치는 고해상도의 영상을 표시할 수 있다.
다만, 본 발명의 효과는 상기 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 장치에 포함되는 화소의 실시예들을 개략적으로 나타내는 도면이다.
도 3은 1인치 당 화소의 개수와 화소들 사이에 배치되는 화소 정의막의 폭 사이의 간격을 나타내는 그래프이다.
도 4는 도 2의 I-I' 라인을 따라 절취한 실시예들을 나타내는 단면도이다.
도 5는 도 2의 I-I' 라인을 따라 절취한 실시예들을 나타내는 단면도이다.
도 6은 도 2의 I-I' 라인을 따라 절취한 실시예들을 나타내는 단면도이다.
도 7은 도 2의 I-I' 라인을 따라 절취한 실시예들을 나타내는 단면도이다.
도 8은 도 1의 표시 장치에 포함되는 화소의 실시예들을 개략적으로 나타내는 도면이다.
도 9는 도 8의 I-I' 라인을 따라 절취한 실시예들을 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(DP), 데이터 구동부(DDV), 게이트 구동부(GDV) 및 타이밍 제어부(CON)를 포함할 수 있다.
실시예들에 있어서, 상기 표시 패널(DP)은 일체로 형성될 수 있다. 또는, 실시예들에 있어서, 상기 표시 패널(DP)은 복수의 서브 표시 패널들을 포함할 수 있다.
상기 표시 패널(DP)은 복수의 화소들(P)을 포함할 수 있다. 상기 복수의 화소들(P)은 각각 발광 소자들을 포함할 수 있다. 상기 표시 패널(DP)은 상기 발광 소자들을 통해 영상을 표시할 수 있다. 예를 들어, 상기 발광 소자들은 유기 발광 다이오드(organic light emitting diode; OLED), 퀀텀-닷 유기 발광 다이오드(quantum-dot organic light emitting diode; QDOLED), 퀀텀-닷 나노 발광 다이오드(quantum-dot nano light emitting diode; QNED) 중에서 어느 하나를 포함할 수 있다. 또는, 상기 표시 장치는 액정 표시 장치를 포함할 수 있다.
상기 타이밍 제어부(CON)는 외부로부터 제공되는 제어 신호(CTRL) 및 입력 영상 데이터(IDAT)에 기초하여 게이트 제어 신호(GCTRL), 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)를 생성할 수 있다. 예를 들어, 상기 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있다. 예를 들어, 상기 입력 영상 데이터(IDAT)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 데이터일 수 있다. 또는, 상기 입력 영상 데이터(IDAT)는 마젠타섹 영상 데이터, 시안색 영상 데이터, 황색 영상 데이터를 포함할 수도 있다.
상기 게이트 구동부(GDV)는 상기 타이밍 제어부(CON)로부터 제공되는 상기 게이트 제어 신호(GCTRL)에 기초하여 게이트 신호들을 생성할 수 있다. 예를 들어, 상기 게이트 제어 신호(GCTRL)는 수직 개시 신호, 클록 신호 등을 포함할 수 있다.
상기 게이트 구동부(GDV)는 상기 표시 패널(DP)과 전기적으로 연결되며, 상기 게이트 신호들을 순차적으로 출력할 수 있다. 상기 화소들(P) 각각은 상기 게이트 신호들 각각의 제어에 따라 데이터 전압을 제공받을 수 있다.
상기 데이터 구동부(DDV)는 상기 타이밍 제어부(CON)로부터 제공되는 상기 데이터 제어 신호(DCTRL) 및 상기 출력 영상 데이터(ODAT)에 기초하여 상기 데이터 전압을 생성할 수 있다. 예를 들어, 상기 데이터 제어 신호(DCTRL)는 출력 데이터 인에이블 신호, 수평 개시 신호, 로드 신호 등을 포함할 수 있다.
상기 데이터 구동부(DDV)는 상기 표시 패널(DP)과 전기적으로 연결되며, 복수의 데이터 전압들을 생성할 수 있다. 상기 화소들(P) 각각은 상기 데이터 전압들 각각에 상응하는 휘도에 대한 신호를 받아 영상을 표시할 수 있다.
도 2는 도 1의 표시 장치에 포함되는 화소의 실시예들을 개략적으로 나타내는 도면이다.
도 2를 참조하면, 상기 복수의 화소들(P) 각각은 복수의 서브 화소들을 포함할 수 있다. 실시예들에 있어서, 상기 복수의 화소들(P) 각각은 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함할 수 있다. 상기 제1 서브 화소(SP1), 상기 제2 서브 화소(SP2) 및 상기 제3 서브 화소(SP3)는 서로 상이한 색의 광을 방출할 수 있다. 상기 제1 서브 화소(SP1), 상기 제2 서브 화소(SP2) 및 상기 제3 서브 화소(SP3)는 화소 정의막(PDL)에 의해 서로 구획될 수 있다.
실시예들에 있어서, 상기 서브 화소들(SP1, SP2, SP3)은 다양하게 배치될 수 있다. 예를 들어, 상기 서브 화소들(SP1, SP2, SP3)은, 도 2에 도시된 바와 같이, 일 방향으로 이격되어 배치될 수 있다. 또는, 상기 서브 화소들(SP1, SP2, SP3)은 다이아몬드(diamond), 펜타일(pentile) 또는 에스-스트라이프(s-strip) 구조로 배치될 수도 있다. 즉, 상기 서브 화소들(SP1, SP2, SP3)은 영상을 표시할 수 있는 범위 내에서 다양하게 배치될 수 있다.
상기 제1 서브 화소(SP1), 상기 제2 서브 화소(SP2) 및 상기 제3 서브 화소(SP3)는 서로 상이한 물질들을 포함할 수 있다. 상기 상이한 물질들은 기상 증착에 의해 배치될 수 있다. 이 때, 상기 제1 서브 화소(SP1)에 증착되어야 하는 물질이 인접한 상기 제2 서브 화소(SP2)에 증착될 수 있다. 이 경우, 상기 표시 장치의 발광 특성이 저하될 수 있다. 이를 방지하기 위해, 상기 제1 서브 화소(SP1), 상기 제2 서브 화소(SP2) 및 상기 제3 서브 화소(SP3)는 화소 정의막(PDL)에 의해 일정 간격 이상으로 이격되어야 한다. 또한, 상기 복수의 화소들(P)도 서로 일정 간격 이상으로 이격되어야 한다. 다만, 상기 제1 서브 화소(SP1), 상기 제2 서브 화소(SP2) 및 상기 제3 서브 화소(SP3)가 서로 일정 간격 이상으로 이격될 경우, 상기 표시 장치는 고해상도의 영상을 표시하지 못할 수 있다.
도 3은 1인치 당 화소의 개수와 화소들 사이에 배치되는 화소 정의막의 폭 사이의 간격을 나타내는 그래프이다.
도 3을 참조하면, 표시 장치의 1인치 당 화소의 개수(pixel per inch; PPI)가 증가하기 위해서는 상기 복수의 화소들 및 서브 화소들 사이의 간격이 줄어들어야 한다. 즉, 상기 복수의 화소들 및 서브 화소들 사이에 배치되는 화소 정의막의 폭(PDL gap)이 줄어들어야 한다.
예를 들어, 현재 사용되는 표시 장치는 1 인치당 약 400 내지 600 개의 화소들(400~600 PPI)을 포함할 수 있다. 이 경우, 상기 화소들 사이에 배치되는 화소 정의막의 폭은 약 10 내지 20 um 일 수 있다. 상기 표시 장치가 고해상도의 영상(PPI>1000)을 표시하기 위해서는 상기 폭(PDL gap)이 약 5 um 이하로 줄어들어야 한다.
도 4는 도 2의 I-I' 라인을 따라 절취한 실시예들을 나타내는 단면도이다.
도 4를 참조하면, 상기 표시 장치는 제1 기판(SUB1), 제2 기판(SUB2), 제1 발광 소자(ED1), 제2 발광 소자(ED2), 제3 발광 소자(ED3), 화소 정의막(PDL), 제1 연결 전극(CE1) 및 제1 스페이서(SR1)를 포함할 수 있다.
상기 제1 기판(SUB1)은 베이스 기판(BS), 버퍼층(BUF), 게이트 절연층(GI), 층간 절연층(ILD), 비아 절연층(VIA), 제1 트랜지스터(TFT1), 제2 트랜지스터(TFT2) 및 제3 트랜지스터(TFT3)를 포함할 수 있다. 상기 제1 트랜지스터(TFT1)는 제1 액티브층(ACT1), 제1 게이트 전극(GATE1), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 포함할 수 있다. 상기 제2 트랜지스터(TFT2)는 제2 액티브층(ACT2), 제2 게이트 전극(GATE2), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)을 포함할 수 있다. 상기 제3 트랜지스터(TFT3)는 제3 액티브층(ACT3), 제3 게이트 전극(GATE3), 제3 소스 전극(S3) 및 제3 드레인 전극(D3)을 포함할 수 있다.
상기 베이스 기판(BS)은 유리, 석영, 플라스틱 등을 포함할 수 있다. 실시예들에 있어서, 상기 베이스 기판(BS)은 플라스틱을 포함할 수 있고, 이에 따라 상기 표시 장치는 플렉서블한 특성을 가질 수 있다. 이 경우, 상기 베이스 기판(BS)은 적어도 하나의 유기 필름층 및 적어도 하나의 배리어층이 번갈아 가며 적층된 구조를 가질 수 있다. 예를 들면, 상기 유기 필름층은 폴리이미드와 같은 유기 물질을 사용하여 형성될 수 있고, 상기 배리어층은 무기 물질을 사용하여 형성될 수 있다.
상기 버퍼층(BUF)은 상기 베이스 기판(BS) 상에 배치될 수 있다. 상기 버퍼층(BUF)은 상기 베이스 기판(BS)으로부터 금속 원자들이나 불순물들이 상기 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)로 확산되는 현상을 방지할 수 있다. 또한, 상기 버퍼층(BUF)은 상기 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)을 형성하기 위한 결정화 공정 동안 열의 제공 속도를 조절할 수 있고, 이에 따라, 상기 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)이 균일하게 형성될 수 있다.
상기 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)은 상기 버퍼층(BUF) 상에 배치될 수 있다. 실시예들에 있어서, 상기 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)은 산화물계 반도체 물질을 포함할 수 있다. 예를 들어, 상기 산화물계 반도체 물질은 아연 산화물(ZnOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-아연 산화물(Indium Zinc Oxide; IZO), 인듐-갈륨 산화물(Indium Gallium Oxide; IGO), 아연-주석 산화물(ZnSnxOy) 및 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide; IGZO) 중에서 선택된 적어도 하나를 포함할 수 있다.
또는, 실시예들에 있어서, 상기 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)은 실리콘계 반도체 물질을 포함할 수 있다. 예를 들어, 상기 실리콘계 반도체 물질은 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다.
또는, 실시예들에 있어서, 상기 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3) 중 일부는 실리콘계 반도체 물질을 포함하고, 상기 일부를 제외한 나머지는 산화물계 반도체 물질을 포함할 수 있다. 이 경우, 상기 일부와 상기 나머지는 서로 상이한 층에 배치될 수 있다.
상기 게이트 절연층(GI)은 상기 버퍼층(BUF) 상에서 상기 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)을 덮으며 배치될 수 있다. 상기 게이트 절연층(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiNxOy) 등을 포함할 수 있다.
상기 게이트 절연층(GI)은 평탄한 상면을 갖도록 배치될 수 있다. 다만, 실시예들에 있어서, 상기 게이트 절연층(GI)은 상기 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 이는 이하에서 서술하는 절연층 등에 동일하게 적용될 수 있다.
상기 제1 내지 제3 게이트 전극들(GATE1, GATE2, GATE3)은 상기 게이트 절연층(GI) 상에 배치될 수 있다. 상기 제1 내지 제3 게이트 전극들(GATE1, GATE2, GATE3)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제1 내지 제3 게이트 전극들(GATE1, GATE2, GATE3)은 금속, 합금, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들어, 상기 제1 내지 제3 게이트 전극들(GATE1, GATE2, GATE3)은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 포함할 수 있다.
상기 층간 절연층(ILD)은 상기 제1 내지 제3 게이트 전극들(GATE1, GATE2, GATE3)을 덮으며 상기 게이트 절연층(GI) 상에 배치될 수 있다. 상기 층간 절연층(ILD)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들어, 상기 층간 절연층(ILD)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiNxOy) 등을 포함할 수 있다.
상기 제1 내지 제3 소스 전극들(S1, S2, S3) 및 상기 제1 내지 제3 드레인 전극들(D1, D2, D3)이 상기 층간 절연층(ILD) 상에 배치될 수 있다. 상기 제1 내지 제3 소스 전극들(S1, S2, S3) 및 상기 제1 내지 제3 드레인 전극들(D1, D2, D3)은 금속, 합금, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제1 소스 전극(S1) 및 상기 제1 드레인 전극(D1)은 각각 콘택홀에 의해 상기 제1 액티브층(ACT1)에 연결될 수 있다. 상기 제2 소스 전극(S2) 및 상기 제2 드레인 전극(D2)은 각각 콘택홀에 의해 상기 제2 액티브층(ACT2)에 연결될 수 있다. 상기 제3 소스 전극(S3) 및 상기 제3 드레인 전극(D3)은 각각 콘택홀에 의해 상기 제3 액티브층(ACT3)에 연결될 수 있다.
상기 비아 절연층(VIA)은 상기 제1 내지 제3 소스 전극들(S1, S2, S3) 및 상기 제1 내지 제3 드레인 전극들(D1, D2, D3)을 덮으며 상기 층간 절연층(ILD) 상에 배치될 수 있다. 상기 비아 절연층(VIA)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 또는, 상기 비아 절연층(VIA)은 폴리이미드(PI) 등과 같은 유기 절연 물질로 형성될 수 있다.
상기 화소 정의막(PDL)이 상기 비아 절연층(VIA) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 상기 제1 연결 전극(CE1), 상기 제2 발광 소자(ED2) 및 상기 제3 발광 소자(ED3)가 배치되는 개구를 포함할 수 있다. 실시예들에 있어서, 상기 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다. 예를 들어, 상기 화소 정의막(PDL)은 폴리이미드(PI), 헥사메틸다이실록산(hexamethyldisiloxane) 등과 같은 유기 절연 물질을 포함할 수 있다.
상기 제1 연결 전극(CE1)은 상기 화소 정의막(PDL)에 의해 형성되는 개구에 배치될 수 있다. 상기 제1 연결 전극(CE1)은 금속, 합금, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 상기 제1 연결 전극(CE1)은 콘택홀에 의해 상기 제1 트랜지스터(TFT1)의 제1 드레인 전극(D1)에 연결될 수 있다. 상기 제1 연결 전극(CE1)은 상기 제1 트랜지스터(TFT1)로부터 신호를 전달받을 수 있다.
상기 제2 발광 소자(ED2) 및 상기 제3 발광 소자(ED3)는 상기 화소 정의막(PDL)에 의해 형성되는 개구에 배치될 수 있다. 상기 제2 발광 소자(ED2) 및 상기 제3 발광 소자(ED3)는 상기 제1 연결 전극(CE1)과 동일한 층에 배치될 수 있다. 상기 제2 발광 소자(ED2)는 제2 하부 전극(LE2), 제2 중간층(EL2) 및 제2 상부 전극(UE2)을 포함할 수 있다. 상기 제3 발광 소자(ED3)는 제3 하부 전극(LE3), 제2 중간층(EL3) 및 제2 상부 전극(UE2)을 포함할 수 있다. 상기 제2 상부 전극(UE2)은 상기 화소 정의막(PDL), 상기 제2 중간층(EL2) 및 상기 제3 중간층(EL3) 상에 배치될 수 있다. 상기 제2 하부 전극(LE2)은 콘택홀에 의해 상기 제2 트랜지스터(TFT2)의 제2 드레인 전극(D2)에 연결될 수 있다. 상기 제3 하부 전극(LE3)은 콘택홀에 의해 상기 제3 트랜지스터(TFT3)의 제3 드레인 전극(D3)에 연결될 수 있다. 이를 통해, 상기 제2 발광 소자(ED2) 및 상기 제3 발광 소자(ED3)는 각각 상기 제2 트랜지스터(TFT2) 및 상기 제3 트랜지스터(TFT3)로부터 직접 신호를 전달받을 수 있다.
상기 제1 연결 전극(CE1) 상에는 상기 제1 스페이서(SR1)가 배치될 수 있다. 상기 제1 스페이서(SR1)는 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제1 스페이서(SR1)는 금속, 합금, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제1 상부 전극(UE1) 및 상기 제2 상부 전극(UE2) 사이는 다양한 물질로 채워질 수 있다. 실시예들에 있어서, 상기 제1 상부 전극(UE1) 및 상기 제2 상부 전극(UE2) 사이는 투명 절연 물질로 채워질 수 있다. 상기 투명 절연 물질은 유리, 투명 수지 등을 포함할 수 있다. 예를 들어, 상기 투명 절연 물질은 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등을 포함할 수 있다. 또는, 상기 제1 상부 전극(UE1) 및 상기 제2 상부 전극(UE2) 사이는 투명 접착 물질로 채워질 수 있다. 예를 들어, 상기 투명 접착 물질은 아크릴계 접착 물질이 사용될 수 있다. 상기 투명 접착 물질은 광학 투명 레진, 광학 투명 접착제 등을 포함할 수 있다. 다만, 실시예들에 있어서, 상기 제1 상부 전극(UE1) 및 상기 제2 상부 전극(UE2) 사이는 공기로 채워질 수도 있다. 상기 제1 스페이서(SR1) 상에는 상기 제1 발광 소자(ED1)가 배치될 수 있다. 상기 제1 발광 소자(ED1)는 제1 하부 전극(LE1), 제1 중간층(EL1) 및 제1 상부 전극(UE1)을 포함할 수 있다. 상기 제1 하부 전극(LE1)은 상기 제1 스페이서(SR1)를 통해 상기 제1 연결 전극(CE1) 및 상기 제1 트랜지스터(TFT1)와 연결될 수 있다. 이를 통해, 상기 제1 발광 소자(ED1)는 상기 제1 트랜지스터(TFT1)로부터 신호를 전달받을 수 있다.
이와 같이, 상기 제1 발광 소자(ED1)가 상기 제2 발광 소자(ED2) 및 상기 제3 발광 소자(ED3)보다 상부에 배치됨으로써, 상기 제1 발광 소자(ED1)를 증착할 때 상기 제1 발광 소자(ED1)에 포함되는 물질들이 상기 제2 발광 소자(ED2) 및 상기 제3 발광 소자(ED3)가 배치되는 개구에 증착되지 않을 수 있다. 즉, 상기 제1 발광 소자(ED1)가 상기 제2 발광 소자(ED2) 및 상기 제3 발광 소자(ED3)에 인접하게 위치할 수 있다. 이에 따라, 상기 표시 장치는 고해상도의 영상을 표시할 수 있다.
상기 제2 기판(SUB2)이 상기 제1 상부 전극(UE1) 상에 배치될 수 있다. 실시예들에 있어서, 상기 제1 발광 소자(ED1), 상기 제2 발광 소자(ED2) 및 상기 제3 발광 소자(ED3)는 상기 제2 기판(SUB2)이 배치되는 방향으로 광을 방출하는 전면 발광형일 수 있다. 따라서, 상기 제2 기판(SUB2)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 제2 기판(SUB2)은 유리 기판 또는 플라스틱 기판과 같은 투명 기판일 수 있다.
상기 제1 발광 소자(ED1)는 제1 광(L1)을 방출할 수 있다, 상기 제2 발광 소자(ED2)는 제2 광(L2)을 방출할 수 있다. 상기 제3 발광 소자(ED3)는 제3 광(L3)을 방출할 수 있다. 상기 제1 내지 제3 광(L1, L2, L3)은 각각 서로 다른 색의 광일 수 있다.
실시예들에 있어서, 상기 제1 서브 화소(SP1)에서는 상기 제1 발광 소자(ED1)가 상기 제1 트랜지스터(TFT1)와 연결되어 상기 제1 광(L1)을 방출할 수 있다. 상기 제2 서브 화소(SP2)에서는 상기 제2 발광 소자(ED2)가 상기 제2 트랜지스터(TFT2)와 연결되어 상기 제2 광(L2)을 방출할 수 있다. 상기 제3 서브 화소(SP3)에서는 상기 제3 발광 소자(ED3)가 상기 제3 트랜지스터(TFT3)와 연결되어 상기 제3 광(L3)을 방출할 수 있다.
도 5는 도 2의 I-I' 라인을 따라 절취한 실시예들을 나타내는 단면도이다. 도 5는 제1 스페이서(SR1)의 위치가 변경된 것을 제외하면, 도 4와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 5를 참조하면, 상기 제1 스페이서(SR1)는 상기 제1 연결 전극(CE1) 상에 배치될 수 있다. 도 4의 제1 스페이서(SR1)가 제1 연결 전극(CE1)의 일 단부 상에 배치된 것과 달리, 도 5의 제1 스페이서(SR1)는 제1 연결 전극(CE1)의 상기 일 단부와 반대되는 단부 상에 배치될 수 있다. 이와 같이, 상기 제1 스페이서(SR1)는 상기 제1 연결 전극(CE1)과 접촉할 수 있는 범위 내에서 다양하게 배치될 수 있다. 이에 따라, 상기 제1 스페이서(SR1)는 상기 제1 기판(SUB1) 상의 다양한 위치에서 상기 제2 기판(SUB2)을 지지할 수 있다.
도 6은 도 2의 I-I' 라인을 따라 절취한 실시예들을 나타내는 단면도이다. 도 6은 제2 스페이서(SR2)를 더 포함하는 것을 제외하면 도4와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 6을 참조하면, 상기 표시 장치는 상기 제2 스페이서(SR2)를 더 포함할 수 있다. 상기 제2 스페이서(SR2)는 상기 제1 연결 전극(CE1) 상에 배치될 수 있다. 실시예들에 있어서, 상기 제1 스페이서(SR1) 및 상기 제2 스페이서(SR2)는 상기 제1 연결 전극(CE1)의 양 단부 상에 배치될 수 있다. 이를 통해, 상기 제1 및 제2 스페이서들(SR1, SR2)은 상기 제1 기판(SUB1) 상에서 상기 제2 기판(SUB2)을 지지할 수 있다. 또한, 상기 제1 및 제2 스페이서들(SR1, SR2)을 통해 상기 제1 연결 전극(CE1)에서 전달된 신호가 상기 제1 발광 소자(ED1)로 효과적으로 전달될 수 있다.
도 7은 도 2의 I-I' 라인을 따라 절취한 실시예들을 나타내는 단면도이다. 도 7은 제2 서브 화소(SP2)를 제외하면 도 4와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 7을 참조하면, 상기 제2 트랜지스터(TFT2) 상에 제2 연결 전극(CE2)이 배치될 수 있다. 상기 제2 연결 전극(CE2)은 콘택홀에 의해 상기 제2 트랜지스터(TFT2)의 제2 드레인 전극(D2)과 연결될 수 있다. 상기 제2 연결 전극(CE2) 상에는 제2 스페이서(SR2)가 배치될 수 있다. 상기 제2 스페이서(SR2)에 의해 상기 제2 연결 전극(CE2), 상기 제2 스페이서(SR2) 및 상기 제2 발광 소자(ED2)가 연결될 수 있다.
상기 제2 스페이서(SR2) 상에는 상기 제2 발광 소자(ED2)가 배치될 수 있다. 상기 제2 발광 소자(ED2)는 상기 제2 하부 전극(LE2), 상기 중간층(EL2) 및 상기 제1 상부 전극(UE1)을 포함할 수 있다. 도 4와 달리 상기 제2 발광 소자(ED2)의 상부 전극은 상기 제1 발광 소자(ED1)의 상부 전극과 일체로 형성될 수 있다.
이와 같이, 상기 제1 발광 소자(ED1) 및 상기 제2 발광 소자(ED2)가 상기 제3 발광 소자(ED3)보다 상부에 배치됨으로써, 상기 제1 발광 소자(ED1) 및 상기 제2 발광 소자(ED2)는 상기 제3 발광 소자(ED3)에 인접하게 배치될 수 있다. 이에 따라, 상기 표시 장치는 고해상도의 영상을 표시할 수 있다.
도 2 및 도 4 내지 도 7에서는 상기 제1 서브 화소(SP1)와 상기 제2 서브 화소(SP2)가 인접하게 배치되고, 상기 제3 서브 화소(SP3)는 상기 제2 서브 화소(SP2)에 의해 상기 제1 서브 화소(SP1)와 이격되어 배치되는 것으로 도시되었지만, 이는 예시적인 것으로 이에 제한되지 않는다. 예를 들어, 상기 제1 서브 화소(SP1)와 상기 제3 서브 화소(SP3)가 인접하게 배치되고, 상기 제2 서브 화소(SP2)가 상기 제3 서브 화소(SP3)에 의해 상기 제1 서브 화소(SP1)와 이격되어 배치될 수도 있다.
예를 들어, 상기 제1 연결 전극(CE1) 및 상기 제2 연결 전극(CE2)이 상기 제3 발광 소자(ED3)에 의해 이격될 수 있다. 또는, 상기 제1 연결 전극(CE1) 및 상기 제3 발광 소자(ED3)가 상기 제2 연결 전극(CE2)에 의해 이격될 수 있다.
도 8는 도 1의 표시 장치에 포함되는 화소의 실시예들을 개략적으로 나타내는 도면이다.
도 8을 참조하면, 상기 복수의 화소들(P) 각각은 제1a 서브 화소(SP1a), 제1b 서브 화소(SP1b), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함할 수 있다. 실시예들에 있어서, 상기 제1a 서브 화소(SP1a) 및 상기 제1b 서브 화소(SP1b)는 상기 제2 서브 화소(SP2) 및 상기 제3 서브 화소(SP3)에 비해 크기가 작을 수 있다.
다만, 도 8에 도시된 바에 한정되지 않고, 상기 제1a 서브 화소(SP1a) 및 상기 제1b 서브 화소(SP1b)는 상기 제2 서브 화소(SP2) 및 상기 제3 서브 화소(SP3)와 크기가 실질적으로 동일할 수 있다.
상기 제1a 서브 화소(SP1a) 및 상기 제1b 서브 화소(SP1b)는 동일한 색의 광을 방출할 수 있다.
실시예들에 있어서, 상기 서브 화소들(SP1a, SP1b, SP2, SP3)은 다양하게 배치될 수 있다. 예를 들어, 상기 화소들(SP1a, SP1b, SP2, SP3)은, 도 2에 도시된 바와 같이, 일 방향으로 이격되어 배치될 수 있다. 또는, 상기 화소들(SP1a, SP1b, SP2, SP3)은 다이아몬드(diamond), 펜타일(pentile) 또는 에스-스트라이프(s-strip) 구조로 배치될 수도 있다. 즉, 상기 화소들(SP1a, SP1b, SP2, SP3)은 영상을 표시할 수 있는 범위 내에서 다양하게 배치될 수 있다.
도 9는 도 8의 I-I' 라인을 따라 절취한 실시예들을 나타내는 단면도이다.
도 9를 참조하면, 상기 표시 장치는 제1 기판(SUB1), 제2 기판(SUB2), 제1 발광 소자(ED1), 제2 발광 소자(ED2), 제3 발광 소자(ED3), 제4 발광 소자(ED4), 화소 정의막(PDL), 제1 연결 전극(CE1) 및 제1 스페이서(SR1)를 포함할 수 있다.
상기 제1 기판(SUB1)은 베이스 기판(BS), 버퍼층(BUF), 게이트 절연층(GI), 층간 절연층(ILD), 비아 절연층(VIA), 제1 트랜지스터(TFT1), 제2 트랜지스터(TFT2), 제3 트랜지스터(TFT3) 및 제4 트랜지스터(TFT4)를 포함할 수 있다. 상기 제1 트랜지스터(TFT1)는 제1 액티브층(ACT1), 제1 게이트 전극(GATE1), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 포함할 수 있다. 상기 제2 트랜지스터(TFT2)는 제2 액티브층(ACT2), 제2 게이트 전극(GATE2), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)을 포함할 수 있다. 상기 제3 트랜지스터(TFT3)는 제3 액티브층(ACT3), 제3 게이트 전극(GATE3), 제3 소스 전극(S3) 및 제3 드레인 전극(D3)을 포함할 수 있다. 상기 제4 트랜지스터(TFT3)는 제4 액티브층(ACT4), 제4 게이트 전극(GATE4), 제4 소스 전극(S4) 및 제4 드레인 전극(D4)을 포함할 수 있다.
상기 베이스 기판(BS)은 유리, 석영, 플라스틱 등을 포함할 수 있다. 실시예들에 있어서, 상기 베이스 기판(BS)은 플라스틱을 포함할 수 있고, 이에 따라 상기 표시 장치는 플렉서블한 특성을 가질 수 있다.
상기 버퍼층(BUF)은 상기 베이스 기판(BS) 상에 배치될 수 있다. 상기 버퍼층(BUF)은 상기 베이스 기판(BS)으로부터 금속 원자들이나 불순물들이 상기 제1 액티브층(ACT1), 상기 제2 액티브층(ACT2), 상기 제3 액티브층(ACT3), 상기 제4 액티브층(ACT4) 등으로 확산되는 현상을 방지할 수 있다.
상기 제1 액티브층(ACT1), 상기 제2 액티브층(ACT2), 상기 제3 액티브층(ACT3) 및 상기 제4 액티브층(ACT4)은 상기 버퍼층(BUF) 상에 배치될 수 있다. 실시예들에 있어서, 상기 제1 액티브층(ACT1), 상기 제2 액티브층(ACT2), 상기 제3 액티브층(ACT3) 및 상기 제4 액티브층(ACT4)은 산화물계 반도체 물질을 포함할 수 있다. 또는, 실시예들에 있어서, 상기 제1 액티브층(ACT1), 상기 제2 액티브층(ACT2), 상기 제3 액티브층(ACT3) 및 상기 제4 액티브층(ACT4)은 실리콘계 반도체 물질을 포함할 수 있다.
상기 게이트 절연층(GI)은 상기 버퍼층(BUF) 상에서 상기 제1 액티브층(ACT1), 상기 제2 액티브층(ACT2), 상기 제3 액티브층(ACT3) 및 상기 제4 액티브층(ACT4)을 덮으며 배치될 수 있다. 상기 게이트 절연층(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiNxOy) 등을 포함할 수 있다.
상기 제1 게이트 전극(GATE1), 상기 제2 게이트 전극(GATE2), 상기 제3 게이트 전극(GATE3) 및 상기 제4 게이트 전극(GATE4)은 상기 게이트 절연층(GI) 상에 배치될 수 있다. 상기 제1 게이트 전극(GATE1), 상기 제2 게이트 전극(GATE2) 및 상기 제3 게이트 전극(GATE3)은 도전성 물질을 포함할 수 있다.
상기 층간 절연층(ILD)은 상기 제1 게이트 전극(GATE1), 상기 제2 게이트 전극(GATE2), 상기 제3 게이트 전극(GATE3) 및 상기 제4 게이트 전극(GATE4)을 덮으며 상기 게이트 절연층(GI) 상에 배치될 수 있다. 상기 층간 절연층(ILD)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
상기 제1 내지 제4 소스 전극들(S1, S2, S3, S4) 및 상기 제1 내지 제4 드레인 전극들(D1, D2, D3, D4)이 상기 층간 절연층(ILD) 상에 배치될 수 있다. 상기 제1 내지 제4 소스 전극들(S1, S2, S3, S4) 및 상기 제1 내지 제4 드레인 전극들(D1, D2, D3, D4)은 금속, 합금, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제1 소스 전극(S1) 및 상기 제1 드레인 전극(D1)은 각각 콘택홀에 의해 상기 제1 액티브층(ACT1)에 연결될 수 있다. 상기 제2 소스 전극(S2) 및 상기 제2 드레인 전극(D2)은 각각 콘택홀에 의해 상기 제2 액티브층(ACT2)에 연결될 수 있다. 상기 제3 소스 전극(S3) 및 상기 제3 드레인 전극(D3)은 각각 콘택홀에 의해 상기 제3 액티브층(ACT3)에 연결될 수 있다. 상기 제4 소스 전극(S4) 및 상기 제4 드레인 전극(D4)은 각각 콘택홀에 의해 상기 제4 액티브층(ACT4)에 연결될 수 있다.
상기 비아 절연층(VIA)은 상기 제1 내지 제4 소스 전극들(S1, S2, S3, S4) 및 상기 제1 내지 제4 드레인 전극들(D1, D2, D3, D4)을 덮으며 상기 층간 절연층(ILD) 상에 배치될 수 있다. 상기 비아 절연층(VIA)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 또는, 상기 비아 절연층(VIA)은 폴리이미드(PI) 등과 같은 유기 절연 물질로 형성될 수 있다.
상기 화소 정의막(PDL)이 상기 비아 절연층(VIA) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 상기 제1 연결 전극(CE1), 상기 제2 연결 전극(CE2), 상기 제2 발광 소자(ED2) 및 상기 제3 발광 소자(ED3)가 배치되는 개구를 포함할 수 있다. 실시예들에 있어서, 상기 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다.
상기 제1 연결 전극(CE1)은 상기 화소 정의막(PDL)에 의해 형성되는 개구에 배치될 수 있다. 상기 제1 연결 전극(CE1)은 금속, 합금, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 상기 제1 연결 전극(CE1)은 콘택홀에 의해 상기 제1 트랜지스터(TFT1)의 제1 드레인 전극(D1)에 연결될 수 있다. 상기 제1 연결 전극(CE1)은 상기 제1 트랜지스터(TFT1)로부터 신호를 전달받을 수 있다.
상기 제2 연결 전극(CE2)은 상기 화소 정의막(PDL)에 의해 형성되는 개구에 배치될 수 있다. 상기 제2 연결 전극(CE2)은 금속, 합금, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 상기 제2 연결 전극(CE2)은 콘택홀에 의해 상기 제3 트랜지스터(TFT3)의 제3 드레인 전극(D3)에 연결될 수 있다. 상기 제3 연결 전극(CE3)은 상기 제3 트랜지스터(TFT3)로부터 신호를 전달받을 수 있다.
상기 제2 발광 소자(ED2) 및 상기 제4 발광 소자(ED4)는 상기 화소 정의막(PDL)에 의해 형성되는 개구에 배치될 수 있다. 상기 제2 발광 소자(ED2) 및 상기 제4 발광 소자(ED4)는 상기 제1 연결 전극(CE1) 및 상기 제2 연결 전극(CE2)과 동일한 층에 배치될 수 있다. 상기 제2 발광 소자(ED2)는 제2 하부 전극(LE2), 제2 중간층(EL2) 및 제2 상부 전극(UE2)을 포함할 수 있다. 상기 제4 발광 소자(ED4)는 제4 하부 전극(LE4), 제4 중간층(EL4) 및 제4 상부 전극(UE4)을 포함할 수 있다.
상기 제2 하부 전극(LE2)은 콘택홀에 의해 상기 제2 트랜지스터(TFT2)의 제2 드레인 전극(D2)에 연결될 수 있다. 상기 제4 하부 전극(LE4)은 콘택홀에 의해 상기 제4 트랜지스터(TFT4)의 제4 드레인 전극(D4)에 연결될 수 있다. 이를 통해, 상기 제2 발광 소자(ED2) 및 상기 제4 발광 소자(ED4)는 각각 상기 제2 트랜지스터(TFT2) 및 상기 제4 트랜지스터(TFT3)로부터 직접 신호를 전달받을 수 있다.
상기 제1 연결 전극(CE1) 상에는 상기 제1 스페이서(SR1)가 배치될 수 있다. 상기 제1 스페이서(SR1)는 도전성 물질을 포함할 수 있다. 또한, 상기 제2 연결 전극(CE2) 상에는 상기 제2 스페이서(SR2)가 배치될 수 있다.
상기 제1 스페이서(SR1) 상에는 상기 제1 발광 소자(ED1)가 배치될 수 있다. 상기 제1 발광 소자(ED1)는 제1 하부 전극(LE1), 제1 중간층(EL1) 및 제1 상부 전극(UE1)을 포함할 수 있다. 상기 제1 하부 전극(LE1)은 상기 제1 스페이서(SR1)를 통해 상기 연결 전극(CE1) 및 상기 제1 트랜지스터(TFT1)와 연결될 수 있다. 이를 통해, 상기 제1 발광 소자(ED1)는 상기 제1 트랜지스터(TFT1)로부터 신호를 전달받을 수 있다.
상기 제2 스페이서(SR2) 상에는 상기 제3 발광 소자(ED3)가 배치될 수 있다. 상기 제3 발광 소자(ED3)는 제3 하부 전극(LE3), 제3 중간층(EL3) 및 제1 상부 전극(UE1)을 포함할 수 있다. 상기 제3 하부 전극(LE3)은 상기 제2 스페이서(SR2)를 통해 상기 제2 연결 전극(CE2) 및 상기 제3 트랜지스터(TFT3)와 연결될 수 있다. 이를 통해, 상기 제3 발광 소자(ED3)는 상기 제3 트랜지스터(TFT3)로부터 신호를 전달받을 수 있다.
실시예들에 있어서, 상기 제1 발광 소자(ED1) 및 상기 제3 발광 소자(ED3)는 동일한 유기 발광 물질을 포함할 수 있다. 이에 따라, 상기 제1 발광 소자(ED1) 및 상기 제3 발광 소자(ED3)는 동일한 색의 광을 방출할 수 있다.
이와 같이, 상기 제1 발광 소자(ED1) 및 상기 제3 발광 소자(ED3)가 상기 제2 발광 소자(ED2) 및 상기 제4 발광 소자(ED4)보다 상부에 배치됨으로써, 상기 제1 발광 소자(ED1) 및 상기 제3 발광 소자(ED3)를 증착할 때 상기 제1 발광 소자(ED1) 및 상기 제3 발광 소자(ED3)에 포함되는 물질들이 상기 제2 발광 소자(ED2) 및 상기 제4 발광 소자(ED4)가 배치되는 개구에 증착되지 않을 수 있다. 즉, 상기 제1 내지 제4 발광 소자들(ED1, ED2, ED3, ED4)가 서로 인접하게 위치할 수 있다. 이에 따라, 상기 표시 장치는 고해상도의 영상을 표시할 수 있다.
상기 제1 상부 전극(UE1) 및 상기 제2 상부 전극(UE2) 사이는 다양한 물질로 채워질 수 있다. 실시예들에 있어서, 상기 제1 상부 전극(UE1) 및 상기 제2 상부 전극(UE2) 사이는 투명 절연 물질로 채워질 수 있다. 상기 투명 절연 물질은 유리, 투명 수지 등을 포함할 수 있다. 예를 들어, 상기 투명 절연 물질은 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등을 포함할 수 있다. 또는, 상기 제1 상부 전극(UE1) 및 상기 제2 상부 전극(UE2) 사이는 투명 접착 물질로 채워질 수 있다. 예를 들어, 상기 투명 접착 물질은 아크릴계 접착 물질이 사용될 수 있다. 상기 투명 접착 물질은 광학 투명 레진, 광학 투명 접착제 등을 포함할 수 있다. 다만, 실시예들에 있어서, 상기 제1 상부 전극(UE1) 및 상기 제2 상부 전극(UE2) 사이는 공기로 채워질 수도 있다.
상기 제2 기판(SUB2)이 상기 제1 상부 전극(UE1) 상에 배치될 수 있다. 실시예들에 있어서, 상기 제1 발광 소자(ED1), 상기 제2 발광 소자(ED2), 상기 제3 발광 소자(ED3) 및 상기 제4 발광 소자(ED4)는 상기 제2 기판(SUB2)이 배치되는 방향으로 광을 방출하는 전면 발광형일 수 있다. 따라서, 상기 제2 기판(SUB2)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 제2 기판(SUB2)은 유리 기판 또는 플라스틱 기판과 같은 투명 기판일 수 있다.
상기 제1 발광 소자(ED1) 및 상기 제3 발광 소자(ED3)는 제1 광(L1)을 방출할 수 있다, 상기 제2 발광 소자(ED2)는 제2 광(L2)을 방출할 수 있다. 상기 제4 발광 소자(ED4)는 제3 광(L3)을 방출할 수 있다. 상기 제1 내지 제3 광(L1, L2, L3)은 각각 서로 다른 색의 광일 수 있다. 또는, 상기 제1 내지 제3 광(L1, L2, L3)은 서로 동일한 색의 광일 수 있다.
실시예들에 있어서, 상기 제1a 서브 화소(SP1a)에서는 상기 제1 발광 소자(ED1)가 상기 제1 트랜지스터(TFT1)와 연결되어 상기 제1 광(L1)을 방출할 수 있다. 상기 제2 서브 화소(SP2)에서는 상기 제2 발광 소자(ED2)가 상기 제2 트랜지스터(TFT2)와 연결되어 상기 제2 광(L2)을 방출할 수 있다. 상기 제1b 서브 화소(SP1b)에서는 상기 제3 발광 소자(ED3)가 상기 제3 트랜지스터(TFT3)와 연결되어 상기 제1 광(L1)을 방출할 수 있다. 상기 제3 서브 화소(SP3)에서는 상기 제4 발광 소자(ED4)가 상기 제4 트랜지스터(TFT4)와 연결되어 상기 제3 광(L3)을 방출할 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 복수의 화소들을 포함하는 표시 장치에 적용될 수 있다. 예를 들어, 상기 표시 장치는 스마트폰, 태블릿, 노트북, 모니터, TV 등을 포함할 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
ED1, ED2, ED3, ED4: 제1 내지 제4 발광 소자
TFT1, TFT2, TFT3, TFT4: 제1 내지 제4 트랜지스터
SR1, SR2: 제1 및 제2 스페이서
CE1, CE2: 제1 및 제2 연결 전극
P: 화소 SP: 서브 화소
SUB1: 제1 기판 SUB2: 제2 기판
PDL: 화소 정의막
L1, L2, L3, L3: 제1 내지 제3 광

Claims (20)

  1. 제1 트랜지스터 및 제2 트랜지스터를 포함하는 제1 기판;
    상기 제1 기판 상에 배치되고, 상기 제1 트랜지스터와 연결되는 제1 연결 전극;
    상기 제1 연결 전극 상에 배치되고, 도전성 물질을 포함하는 제1 스페이서;
    상기 제1 스페이서 상에 배치되는 제1 발광 소자; 및
    상기 제1 기판 상에 배치되고, 상기 제2 트랜지스터와 연결되는 제2 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서, 상기 제1 발광 소자는,
    상기 제1 스페이서 상에 배치되는 하부 전극;
    상기 하부 전극 상에 배치되는 중간층; 및
    상기 중간층 상에 배치되는 상부 전극을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 기판은 제3 트랜지스터를 더 포함하고,
    상기 제3 트랜지스터는 상기 제1 기판 상에 배치되는 제3 발광 소자와 연결되는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서, 상기 제1 내지 제3 발광 소자들은 각각 상이한 색의 광을 방출하는 것을 특징으로 하는 표시 장치.
  5. 제3 항에 있어서, 상기 제2 발광 소자 및 상기 제3 발광 소자는 각각,
    상기 제1 기판 상에 배치되는 하부 전극;
    상기 하부 전극 상에 배치되는 중간층; 및
    상기 중간층 상에 배치되는 상부 전극을 포함하는 것을 특징으로 하는 표시 장치.
  6. 제3 항에 있어서, 상기 제1 내지 제3 발광 소자들은 전면 발광형인 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서, 상기 제1 연결 전극, 상기 제1 스페이서 및 상기 제1 발광 소자는 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서, 상기 제1 발광 소자 상에 배치되는 제2 기판을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 기판은 제3 트랜지스터를 더 포함하고,
    상기 제3 트랜지스터는 상기 제1 기판 상에 배치되는 제2 연결 전극, 상기 제2 연결 전극 상에 배치되고 도전성 물질을 포함하는 제2 스페이서 및 상기 제2 스페이서 상에 배치되는 제3 발광 소자와 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 기판은 제4 트랜지스터를 더 포함하고,
    상기 제4 트랜지스터는 상기 제1 기판 상에 배치되는 제4 발광 소자와 연결되는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 발광 소자 및 상기 제3 발광 소자는 상기 제2 발광 소자에 의해 서로 이격되고,
    상기 제2 발광 소자 및 상기 제4 발광 소자는 상기 제3 발광 소자에 의해 서로 이격되는 것을 특징으로 하는 표시 장치.
  12. 제10 항에 있어서, 상기 제1 발광 소자 및 상기 제3 발광 소자는 동일한 색의 광을 방출하고,
    상기 제1 발광 소자, 상기 제2 발광 소자 및 상기 제4 발광 소자는 서로 상이한 색의 광을 방출하는 것을 특징으로 하는 표시 장치.
  13. 제10 항에 있어서, 상기 제1 내지 제4 발광 소자들은 전면 발광형인 것을 특징으로 하는 표시 장치.
  14. 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터를 포함하는 제1 기판;
    상기 제1 기판 상에 배치되고, 상기 제1 트랜지스터와 연결되는 제1 연결 전극;
    상기 제1 연결 전극 상에 배치되고, 도전성 물질을 포함하는 제1 스페이서;
    상기 제1 스페이서 상에 배치되는 제1 발광 소자;
    상기 제1 기판 상에 배치되고, 상기 제2 트랜지스터와 연결되는 제2 연결 전극;
    상기 제2 연결 전극 상에 배치되고, 도전성 물질을 포함하는 제2 스페이서;
    상기 제2 스페이서 상에 배치되는 제2 발광 소자; 및
    상기 제1 기판 상에 배치되고, 상기 제3 트랜지스터와 연결되는 제3 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서, 상기 제1 내지 제3 발광 소자들은 각각 상이한 색의 광을 방출하는 것을 특징으로 하는 표시 장치.
  16. 제14 항에 있어서, 상기 제1 발광 소자 및 상기 제2 발광 소자 상에 배치되는 제2 기판을 더 포함하는 것을 특징으로 하는 표시 장치.
  17. 제14 항에 있어서, 상기 제1 연결 전극 및 상기 제2 연결 전극은 상기 제3 발광 소자에 의해 서로 이격되는 것을 특징으로 하는 표시 장치.
  18. 제14 항에 있어서, 상기 제1 연결 전극 및 상기 제3 발광 소자는 상기 제2 연결 전극에 의해 서로 이격되는 것을 특징으로 하는 표시 장치.
  19. 제14 항에 있어서, 상기 제1 내지 제3 발광 소자들은 전면 발광형인 것을 특징으로 하는 표시 장치.
  20. 제14 항에 있어서,
    상기 제1 연결 전극, 상기 제1 스페이서 및 상기 제1 발광 소자는 전기적으로 연결되고,
    상기 제2 연결 전극, 상기 제2 스페이서 및 상기 제2 발광 소자는 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
KR1020200113848A 2020-09-07 2020-09-07 표시 장치 KR20220033553A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200113848A KR20220033553A (ko) 2020-09-07 2020-09-07 표시 장치
US17/229,878 US20220077224A1 (en) 2020-09-07 2021-04-14 Display device
CN202110805914.5A CN114156309A (zh) 2020-09-07 2021-07-16 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200113848A KR20220033553A (ko) 2020-09-07 2020-09-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20220033553A true KR20220033553A (ko) 2022-03-17

Family

ID=80462330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200113848A KR20220033553A (ko) 2020-09-07 2020-09-07 표시 장치

Country Status (3)

Country Link
US (1) US20220077224A1 (ko)
KR (1) KR20220033553A (ko)
CN (1) CN114156309A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180088550A (ko) * 2017-01-26 2018-08-06 삼성디스플레이 주식회사 표시 장치
US11037980B2 (en) * 2018-08-10 2021-06-15 Sharp Kabushiki Kaisha Image display device
US11610936B2 (en) * 2019-06-13 2023-03-21 Intel Corporation Micro light-emitting diode displays having color conversion devices and assembly approaches
US20200411491A1 (en) * 2019-06-27 2020-12-31 Intel Corporation Micro light-emitting diode displays having microgrooves or wells

Also Published As

Publication number Publication date
CN114156309A (zh) 2022-03-08
US20220077224A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US20220190003A1 (en) Thin film transistor substrate and display using the same
KR102676492B1 (ko) 박막 트랜지스터 및 이를 이용한 표시패널
US10074675B2 (en) Thin film transistor substrate and method for manufacturing the same
US9455279B2 (en) Thin film transistor substrate and display using the same
US9881986B2 (en) Thin film transistor substrate and display using the same
US9721973B2 (en) Thin film transistor substrate and display using the same
KR100941836B1 (ko) 유기 전계 발광표시장치
US10651256B2 (en) Thin film transistor substrate for organic light-emitting diode display and manufacturing method thereof
US10903246B2 (en) Thin film transistor substrate and display using the same
US10985196B2 (en) Thin film transistor substrate with intermediate insulating layer and display using the same
US20150243689A1 (en) Thin film transistor substrate and display using the same
KR102568920B1 (ko) 표시 장치
US10546907B2 (en) OLED display panel, method of manufacturing the same, OLED display
US9553203B2 (en) Display panel
KR20170080963A (ko) 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
US11665938B2 (en) Display apparatus
KR102652982B1 (ko) 표시장치
US20190294280A1 (en) Manufacturing method for display panel, display panel and display device
KR102537442B1 (ko) 표시 장치
KR102599232B1 (ko) 유기 발광 표시 장치
JP6649353B2 (ja) 酸化物薄膜トランジスタ及びその製造方法と、これを用いた表示パネルおよび表示装置
KR20220033553A (ko) 표시 장치
KR20200082164A (ko) 네 개의 서브 픽셀로 구성된 단위 화소을 포함하는 디스플레이 장치
KR20200076191A (ko) 표시장치
US20210057503A1 (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination