KR20220029072A - 이미지 센서 및 그 제조 방법 - Google Patents

이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR20220029072A
KR20220029072A KR1020200110963A KR20200110963A KR20220029072A KR 20220029072 A KR20220029072 A KR 20220029072A KR 1020200110963 A KR1020200110963 A KR 1020200110963A KR 20200110963 A KR20200110963 A KR 20200110963A KR 20220029072 A KR20220029072 A KR 20220029072A
Authority
KR
South Korea
Prior art keywords
substrate
trench
pattern
layer
light receiving
Prior art date
Application number
KR1020200110963A
Other languages
English (en)
Inventor
정해성
이태헌
김진영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200110963A priority Critical patent/KR20220029072A/ko
Priority to US17/342,173 priority patent/US11810937B2/en
Priority to CN202110988699.7A priority patent/CN114122033A/zh
Publication of KR20220029072A publication Critical patent/KR20220029072A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

높은 종횡비로 인한 불량을 방지하며 성능이 향상된 이미지 센서 및 그 제조 방법이 제공된다. 이미지 센서는, 수광 영역 및 수광 영역 주변의 차광 영역을 포함하는 이미지 센서로, 광이 입사되는 제1 면 및 제1 면과 반대되는 제2 면을 포함하는 기판, 수광 영역 및 차광 영역의 기판 내에, 제2 면으로부터 연장되어 복수의 단위 픽셀들을 정의하는 제1 분리 패턴, 수광 영역의 기판 내에, 제1 면으로부터 연장되며 제1 분리 패턴과 중첩되는 제2 분리 패턴, 및 차광 영역의 기판 내에, 제1 분리 패턴과 접속되는 컨택막을 포함하되, 차광 영역의 기판은 제1 면으로부터 연장되어 제1 분리 패턴을 노출시키는 컨택 트렌치를 포함하고, 컨택막은 컨택 트렌치의 적어도 일부를 채운다.

Description

이미지 센서 및 그 제조 방법{IMAGE SENSOR AND METHOD FOR FABRICATING THE SAME}
본 발명은 이미지 센서 및 그 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 픽셀 분리 패턴을 포함하는 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서(image sensor)는 광학 정보를 전기 신호로 변환시키는 반도체 소자 중 하나이다. 이러한 이미지 센서는 전하 결합형(CCD; Charge Coupled Device) 이미지 센서와 씨모스형(CMOS; Complementary Metal-Oxide Semiconductor) 이미지 센서를 포함할 수 있다.
이미지 센서는 패키지(package) 형태로 구성될 수 있는데, 이 때 패키지는 이미지 센서를 보호하는 동시에, 이미지 센서의 수광면(photo receiving surface) 또는 센싱 영역(sensing area)에 광이 입사될 수 있는 구조로 구성될 수 있다.
최근에는 이미지 센서에 형성되는 픽셀들이 향상된 수광 효율 및 광 감도(sensitivity)를 가지도록 반도체 기판의 후면을 통하여 입사광이 조사되는 후면 조사형(BSI; backside illumination) 이미지 센서가 연구되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 높은 종횡비로 인한 불량을 방지하며 성능이 향상된 이미지 센서를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 단순화된 공정으로 높은 종횡비로 인한 불량을 방지하며 성능이 향상된 이미지 센서의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 이미지 센서는, 수광 영역 및 수광 영역 주변의 차광 영역을 포함하는 이미지 센서로, 광이 입사되는 제1 면 및 제1 면과 반대되는 제2 면을 포함하는 기판, 수광 영역 및 차광 영역의 기판 내에, 제2 면으로부터 연장되어 복수의 단위 픽셀들을 정의하는 제1 분리 패턴, 수광 영역의 기판 내에, 제1 면으로부터 연장되며 제1 분리 패턴과 중첩되는 제2 분리 패턴, 및 차광 영역의 기판 내에, 제1 분리 패턴과 접속되는 컨택막을 포함하되, 차광 영역의 기판은 제1 면으로부터 연장되어 제1 분리 패턴을 노출시키는 컨택 트렌치를 포함하고, 컨택막은 컨택 트렌치의 적어도 일부를 채운다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 이미지 센서는, 수광 영역 및 수광 영역 주변의 차광 영역을 포함하는 이미지 센서로, 광이 입사되는 제1 면 및 제1 면과 반대되는 제2 면을 포함하는 기판, 수광 영역 및 차광 영역의 기판 내에, 제2 면으로부터 연장되어 복수의 단위 픽셀들을 정의하되, 제1 면으로부터 이격되는 제1 분리 패턴, 차광 영역의 기판 내에, 제1 면으로부터 연장되는 제1 서브 트렌치, 제1 서브 트렌치를 따라 연장되는 표면 절연막, 제1 서브 트렌치 및 표면 절연막 내에, 제1 분리 패턴을 노출시키는 제2 서브 트렌치, 표면 절연막 상에, 제1 서브 트렌치 및 제2 서브 트렌치를 따라 연장되어 제1 분리 패턴과 접촉하는 컨택막을 포함한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 이미지 센서는, 수광 영역, 수광 영역 주변의 차광 영역, 및 수광 영역 주변의 패드 영역을 포함하는 이미지 센서로, 광이 입사되는 제1 면 및 제1 면과 반대되는 제2 면을 포함하는 제1 기판, 수광 영역 및 차광 영역의 제1 기판 내에, 제2 면으로부터 연장되어 복수의 단위 픽셀들을 정의하는 제1 분리 패턴, 수광 영역의 제1 기판 내에, 제1 면으로부터 연장되며 제1 분리 패턴과 중첩되는 제2 분리 패턴, 제1 기판의 제1 면 상에, 복수의 단위 픽셀들에 대응되는 복수의 마이크로 렌즈들, 제1 기판의 제2 면 상에, 제1 배선간 절연막 및 제1 배선간 절연막 내의 제1 배선을 포함하는 제1 배선 구조체, 차광 영역의 제1 기판 내에, 제1 면으로부터 연장되어 제1 분리 패턴과 전기적으로 접속되는 컨택막, 및 패드 영역의 제1 기판 상에, 제1 면으로부터 노출되는 패드 패턴을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 예시적인 블록도이다.
도 2는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다.
도 3은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 개략적인 레이아웃도이다.
도 4는 도 3의 수광 영역 및 차광 영역을 설명하기 위한 레이아웃도이다.
도 5 내지 도 7은 도 4의 A1-A1 및 B1-B1을 따라서 절단한 다양한 단면도들이다.
도 8는 도 3의 수광 영역 및 차광 영역을 설명하기 위한 다른 레이아웃도이다.
도 9는 도 8의 A2-A2 및 B2-B2를 따라서 절단한 단면도이다.
도 10은 도 3의 수광 영역 및 차광 영역을 설명하기 위한 다른 레이아웃도이다.
도 11은 도 10의 A3-A3 및 B3-B3를 따라서 절단한 단면도이다.
도 12는 도 3의 수광 영역 및 차광 영역을 설명하기 위한 다른 레이아웃도이다.
도 13은 도 12의 A4-A4 및 B4-B4를 따라서 절단한 단면도이다.
도 14는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 개략적인 레이아웃도이다.
도 15 및 도 16은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 다양한 단면도들이다.
도 17 내지 도 24는 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 25는 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 26 내지 도 28은 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 29 및 도 30은 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
이하에서, 도 1 내지 도 16을 참조하여, 예시적인 실시예들에 따른 다양한 이미지 센서들을 설명한다.
도 1은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 예시적인 블록도이다. 도 2는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다.
도 1을 참조하면, 몇몇 실시예에 따른 이미지 센서는 액티브 픽셀 센서 어레이(10; APS, active pixel sensor array), 행 디코더(20; Row Decoder), 행 드라이버(30; Row Driver), 열 디코더(40; Column Cecoder), 타이밍 발생기(50; Timing Generator), 상관 이중 샘플러(60; CDS, correlated double sampler), 아날로그 디지털 컨버터(70; ADS, analog to digital converter) 및 입출력 버퍼(80; I/O Buffer)를 포함한다.
액티브 픽셀 센서 어레이(10)는 2차원적으로 배열된 복수의 단위 픽셀들을 포함하고, 광 신호를 전기적 신호로 변환할 수 있다. 액티브 픽셀 센서 어레이(10)는 행 드라이버(30)로부터 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 복수의 구동 신호들에 의해 구동될 수 있다. 또한, 액티브 픽셀 센서 어레이(10)에 의해 변환된 전기적 신호는 상관 이중 샘플러(60)에 제공될 수 있다.
행 드라이버(30)는 행 디코더(20)에서 디코딩된 결과에 따라 복수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호들을 액티브 픽셀 센서 어레이(10)로 제공할 수 있다. 단위 픽셀들이 행렬(matrix) 형태로 배열된 경우에는 각 행별로 구동 신호들이 제공될 수 있다.
타이밍 발생기(50)는 행 디코더(20) 및 열 디코더(40)에 타이밍(timing) 신호 및 제어 신호를 제공할 수 있다.
상관 이중 샘플러(CDS; 60)는 액티브 픽셀 센서 어레이(10)에서 생성된 전기적 신호를 수신하여 유지(hold) 및 샘플링(sampling)할 수 있다. 상관 이중 샘플러(60)는 특정한 잡음 레벨(noise level)과 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력할 수 있다.
아날로그 디지털 컨버터(ADC; 70)는 상관 이중 샘플러(60)에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.
입출력 버퍼(80)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(40)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(미도시)로 디지털 신호를 출력할 수 있다.
도 2를 참조하면, 각각의 단위 픽셀은 광전 변환층(PD), 전송 트랜지스터(TG), 플로팅 확산 영역(FD; Floating Diffusion region), 리셋 트랜지스터(RG), 소스 팔로워 트랜지스터(SF) 및 선택 트랜지스터(SEL)를 포함할 수 있다.
광전 변환층(PD)은 외부로부터 입사되는 광의 양에 비례하여 전하를 생성할 수 있다. 광전 변환층(PD)은 생성되어 축적된 전하를 플로팅 확산 영역(FD)으로 전송하는 전송 트랜지스터(TG)와 커플링될 수 있다. 플로팅 확산 영역(FD)은 전하를 전압으로 전환하는 영역으로, 기생 커패시턴스를 갖고 있기 때문에 전하가 누적적으로 저장될 수 있다.
전송 트랜지스터(TG)의 일단은 광전 변환층(PD)과 연결되고, 전송 트랜지스터(TG)의 타단은 플로팅 확산 영역(FD)과 연결될 수 있다. 전송 트랜지스터(TG)는 소정의 바이어스(예를 들어, 전송 신호(TX))에 의해 구동되는 트랜지스터로 형성될 수 있다. 즉, 전송 트랜지스터(TG)는, 광전 변환층(PD)으로부터 생성된 전하를 전송 신호(TX)에 따라 플로팅 확산 영역(FD)으로 전송할 수 있다.
소스 팔로워 트랜지스터(SF)는, 광전 변환층(PD)으로부터 전하를 전달받은 플로팅 확산 영역(FD)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(VOUT)으로 출력할 수 있다. 소스 팔로워 트랜지스터(SF)가 턴온(turn-on)되면, 소스 팔로워 트랜지스터(SF)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 선택 트랜지스터(SEL)의 드레인 영역으로 전달될 수 있다.
선택 트랜지스터(SEL)는 행 단위로 읽어낼 단위 픽셀을 선택할 수 있다. 선택 트랜지스터(SEL)는 소정의 바이어스(예를 들어, 행 선택 신호(SX))를 인가하는 선택 라인에 의해 구동되는 트랜지스터로 이루어질 수 있다.
리셋 트랜지스터(RG)는 플로팅 확산 영역(FD)을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(RG)는 소정의 바이어스(예를 들어, 리셋 신호(RX))를 인가하는 리셋 라인에 의해 구동되는 트랜지스터로 이루어질 수 있다. 리셋 신호(RX)에 의해 리셋 트랜지스터(RG)가 턴온되면, 리셋 트랜지스터(RG)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 플로팅 확산 영역(FD)으로 전달될 수 있다.
도 3은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 개략적인 레이아웃도이다. 도 4는 도 3의 수광 영역 및 차광 영역을 설명하기 위한 레이아웃도이다. 도 5 내지 도 7은 도 4의 A1-A1 및 B1-B1을 따라서 절단한 다양한 단면도들이다.
도 3 및 도 4를 참조하면, 몇몇 실시예에 따른 이미지 센서는 센서 어레이 영역(SAR)을 포함할 수 있다.
센서 어레이 영역(SAR)은 도 1의 액티브 픽셀 센서 어레이(10)에 대응되는 영역을 포함할 수 있다. 예를 들어, 센서 어레이 영역(SAR) 내에는 2차원적으로(예를 들어, 행렬 형태로) 배열되는 복수의 단위 픽셀들(PX1~PX6, DX1~DX6)이 형성될 수 있다.
센서 어레이 영역(SAR)은 수광 영역(APS) 및 차광 영역(OB)을 포함할 수 있다. 차광 영역(OB)은 수광 영역(APS) 주변에 배치될 수 있다. 수광 영역(APS)에는 광을 제공받아 액티브(active) 신호를 생성하는 액티브 픽셀들(PX1~PX6)이 배열될 수 있다. 차광 영역(OB)에는 광이 차단되어 옵티컬 블랙(optical black) 신호를 생성하는 블랙 픽셀들(DX1~DX6)이 배열될 수 있다. 차광 영역(OB)은 예를 들어, 수광 영역(APS)의 주변을 둘러싸는 형태로 형성될 수 있으나, 이에 제한되는 것은 아니다.
도 3 내지 도 5를 참조하면, 몇몇 실시예에 따른 이미지 센서는 제1 기판(110), 제1 절연 패턴(105), 픽셀 분리 패턴(120), 제1 배선 구조체(IS1), 표면 절연막(140), 컨택막(350), 컬러 필터(170), 차광 필터(170C) 및 마이크로 렌즈(180)를 포함할 수 있다.
제1 기판(110)은 반도체 기판일 수 있다. 예를 들어, 제1 기판(110)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 제1 기판(110)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘 게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다. 또는, 제1 기판(110)은 베이스 기판 상에 에피층이 형성된 것일 수도 있다.
제1 기판(110)은 서로 반대되는 제1 면(110a) 및 제2 면(110b)을 포함할 수 있다. 후술되는 실시예들에서, 제1 면(110a)은 제1 기판(110)의 후면(back side)으로 지칭될 수 있고, 제2 면(110b)은 제1 기판(110)의 전면(front side)으로 지칭될 수 있다. 몇몇 실시예에서, 제1 기판(110)의 제1 면(110a)은 광이 입사되는 수광면일 수 있다. 즉, 몇몇 실시예에 따른 이미지 센서는 후면 조사형(BSI) 이미지 센서일 수 있다.
제1 기판(110) 내에는 복수의 단위 픽셀들(PX1~PX6, DX1~DX6)이 형성될 수 있다. 복수의 단위 픽셀들(PX1~PX6, DX1~DX6)은 예를 들어, 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열될 수 있다. 단위 픽셀들(PX1~PX6, DX1~DX6)은 수광 영역(APS)에 배치되는 액티브 픽셀들(PX1~PX6) 및 차광 영역(OB)에 배치되는 블랙 픽셀들(DX1~DX6)을 포함할 수 있다.
각각의 액티브 픽셀들(PX1~PX6)은 광전 변환층(PD)을 포함할 수 있다. 광전 변환층(PD)은 수광 영역(APS)의 제1 기판(110) 내에 형성될 수 있다. 광전 변환층(PD)은 외부로부터 입사되는 광의 양에 비례하여 전하를 생성할 수 있다.
광전 변환층(PD)은 제1 기판(110) 내에 불순물을 도핑하여 형성될 수 있다. 예를 들어, 광전 변환층(PD)은 p형인 제1 기판(110) 내에 n형 불순물이 이온 주입되어 형성될 수 있다. 몇몇 실시예에서, 광전 변환층(PD)은 제1 기판(110)의 표면(예를 들어, 제1 면(110a) 또는 제2 면(110b))과 교차하는 수직 방향(Z)에서 포텐셜 기울기를 가질 수 있다. 예를 들어, 광전 변환층(PD)의 불순물 농도는 제2 면(110b)으로부터 제1 면(110a)을 향함에 따라 감소할 수 있다.
광전 변환층(PD)은 예를 들어, 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(pinned photo diode), 유기 포토 다이오드(organic photo diode), 퀀텀닷(quantum dot) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 광전 변환층(PD)은 차광 영역(OB)의 제1 기판(110)의 일부 내에도 형성될 수 있다. 예를 들어, 블랙 픽셀들(DX1~DX6) 중 일부는 광전 변환층(PD)을 포함하고, 블랙 픽셀들(DX1~DX6) 중 다른 일부는 광전 변환층(PD)을 포함하지 않을 수 있다. 일례로, 광전 변환층(PD)은 수광 영역(APS)에 인접하는 차광 영역(OB)의 제1 기판(110) 내에 형성될 수도 있다.
각각의 단위 픽셀들(PX1~PX6, DX1~DX6)은 제1 전자 소자(TR1)를 포함할 수 있다. 몇몇 실시예에서, 제1 전자 소자(TR1)는 제1 기판(110)의 제2 면(110b) 상에 형성될 수 있다. 제1 전자 소자(TR1)는 단위 픽셀들(PX1~PX6, DX1~DX6)로부터 생성된 전기적 신호를 처리하기 위한 다양한 트랜지스터들을 구성할 수 있다. 예를 들어, 제1 전자 소자(TR1)는 도 2에 관한 설명에서 상술한 전송 트랜지스터(TG), 리셋 트랜지스터(RG), 소스 팔로워 트랜지스터(SF) 또는 선택 트랜지스터(SEL) 등의 트랜지스터들을 포함할 수 있다.
몇몇 실시예에서, 제1 전자 소자(TR1)는 수직형(vertical) 전송 트랜지스터를 포함할 수 있다. 예를 들어, 상술한 전송 트랜지스터(TG)를 포함하는 제1 전자 소자(TR1)는 그 일부가 제1 기판(110) 내로 연장될 수 있다. 이와 같은 전송 트랜지스터(TG)는 단위 픽셀의 면적을 축소시킬 수 있어 이미지 센서의 고집적화를 가능하게 할 수 있다.
제1 절연 패턴(105)은 제1 기판(110) 내에 형성될 수 있다. 제1 절연 패턴(105)은 예를 들어, 제1 기판(110)이 패터닝되어 형성된 얕은 트렌치(shallow trench) 내에 절연 물질이 매립되어 형성될 수 있다. 몇몇 실시예에서, 제1 절연 패턴(105)은 제1 기판(110)의 제2 면(110b)으로부터 연장될 수 있다.
제1 절연 패턴(105)은 각각의 단위 픽셀들(PX1~PX6, DX1~DX6)의 활성 영역을 정의할 수 있다. 예를 들어, 제1 절연 패턴(105)은 도 2에 관한 설명에서 상술한 전송 트랜지스터(TG), 리셋 트랜지스터(RG), 소스 팔로워 트랜지스터(SF) 또는 선택 트랜지스터(SEL) 등의 트랜지스터들을 서로 분리할 수 있다.
몇몇 실시예에서, 제1 절연 패턴(105)의 폭은 제1 기판(110)의 제2 면(110b)으로부터 멀어짐에 따라 감소할 수 있다. 여기서, 폭이란, 제1 기판(110)의 표면(예를 들어, 제1 면(110a) 또는 제2 면(110b))에 평행한 방향에서의 폭을 의미한다. 이는, 제1 절연 패턴(105)을 형성하기 위한 식각 공정이 제1 기판(110)의 제2 면(110b)에 대해 수행됨에 기인할 수 있으나, 이에 제한되는 것은 아니다.
제1 절연 패턴(105)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
픽셀 분리 패턴(120)은 제1 기판(110) 내에 형성될 수 있다. 픽셀 분리 패턴(120)은 제1 기판(110) 내의 복수의 단위 픽셀들(PX1~PX6, DX1~DX6)을 정의할 수 있다. 예를 들어, 도 4에 도시된 것처럼, 픽셀 분리 패턴(120)은 각각의 단위 픽셀들(PX1~PX6, DX1~DX6)을 둘러쌀 수 있다.
픽셀 분리 패턴(120)은 제1 분리 패턴(120F) 및 제2 분리 패턴(120B)을 포함할 수 있다. 제1 분리 패턴(120F)은 제1 기판(110)의 제2 면(110b)으로부터 연장될 수 있다. 제2 분리 패턴(120B)은 제1 기판(110)의 제1 면(110a)으로부터 연장되어 제1 분리 패턴(120F)의 적어도 일부와 중첩될 수 있다. 여기서, 중첩이란, 수직 방향(Z)에서 중첩됨을 의미한다.
예를 들어, 제1 기판(110) 내에, 제2 면(110b)으로부터 연장되는 제1 분리 트렌치(120t1)가 형성될 수 있다. 제1 분리 패턴(120F)은 제1 분리 트렌치(120t1)를 채울 수 있다. 또한, 제1 기판(110) 내에, 제1 면(110a)으로부터 연장되어 제1 분리 트렌치(120t1)의 적어도 일부와 중첩되는 제2 분리 트렌치(120t2)가 형성될 수 있다. 제2 분리 패턴(120B)은 제2 분리 트렌치(120t2)를 채울 수 있다.
수광 영역(APS)의 픽셀 분리 패턴(120)은 제1 기판(110) 내의 복수의 액티브 픽셀들(PX1~PX6)을 정의할 수 있다. 예를 들어, 도 4에 도시된 것처럼, 수광 영역(APS)의 제1 분리 패턴(120F)은 각각의 액티브 픽셀들(PX1~PX6)을 둘러쌀 수 있다. 또한, 수광 영역(APS)의 제2 분리 패턴(120B)은 각각의 액티브 픽셀들(PX1~PX6)을 둘러쌀 수 있다.
차광 영역(OB)의 픽셀 분리 패턴(120)은 제1 기판(110) 내의 복수의 블랙 픽셀들(DX1~DX6)을 정의할 수 있다. 예를 들어, 도 4에 도시된 것처럼, 차광 영역(OB)의 제1 분리 패턴(120F)은 각각의 블랙 픽셀들(DX1~DX6)을 둘러쌀 수 있다. 즉, 제1 분리 패턴(120F)은 수광 영역(APS) 및 차광 영역(OB)에 걸쳐서 복수의 단위 픽셀들(PX1~PX6, DX1~DX6)을 정의할 수 있다.
몇몇 실시예에서, 차광 영역(OB)의 픽셀 분리 패턴(120)은 제2 분리 패턴(120B)을 포함하지 않을 수 있다. 즉, 제2 분리 패턴(120B)은 차광 영역(OB) 내에 배치되지 않을 수 있다. 예를 들어, 도 4에 도시된 것처럼, 제2 분리 패턴(120B)은 각각의 블랙 픽셀들(DX1~DX6)을 둘러싸지 않을 수 있다.
몇몇 실시예에서, 제1 분리 패턴(120F)의 폭은 제1 기판(110)의 제2 면(110b)으로부터 멀어짐에 따라 감소할 수 있다. 여기서, 폭이란, 제1 기판(110)의 표면(예를 들어, 제1 면(110a) 또는 제2 면(110b))에 평행한 방향에서의 폭을 의미한다. 이는, 제1 분리 트렌치(120t1)를 형성하기 위한 식각 공정이 제1 기판(110)의 제2 면(110b)에 대해 수행됨에 기인할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제2 분리 패턴(120B)의 폭은 제1 기판(110)의 제1 면(110a)으로부터 멀어짐에 따라 감소할 수 있다. 여기서, 폭이란, 제1 기판(110)의 표면(예를 들어, 제1 면(110a) 또는 제2 면(110b))에 평행한 방향에서의 폭을 의미한다. 이는, 제2 분리 트렌치(120t2)를 형성하기 위한 식각 공정이 제1 기판(110)의 제1 면(110a)에 대해 수행됨에 기인할 수 있으나, 이에 제한되는 것은 아니다.
제1 분리 패턴(120F)은 제1 기판(110)의 제2 면(110b)으로부터 제1 깊이(D11)로 형성될 수 있다. 제2 분리 패턴(120B)은 제1 기판(110)의 제1 면(110a)으로부터 제2 깊이(D12)로 형성될 수 있다. 제1 깊이(D11) 및 제2 깊이(D12)는 각각 제1 기판(110)의 두께보다 작을 수 있다. 즉, 제1 분리 패턴(120F)은 제1 기판(110)의 제1 면(110a)으로부터 이격될 수 있고, 제2 분리 패턴(120B)은 제1 기판(110)의 제2 면(110b)으로부터 이격될 수 있다.
몇몇 실시예에서, 제1 깊이(D11)는 제2 깊이(D12)보다 클 수 있다. 일례로, 제1 깊이(D11)는 약 3 μm 내지 약 4 μm이고, 제2 깊이(D12)는 약 1.5 μm 내지 약 2.5 μm일 수 있다.
몇몇 실시예에서, 제1 분리 패턴(120F)과 제2 분리 패턴(120B)은 접촉할 수 있다. 예를 들어, 제2 분리 트렌치(120t2)의 하면은 제1 분리 패턴(120F)의 상면을 노출시킬 수 있다. 제2 분리 패턴(120B)은 제2 분리 트렌치(120t2) 내에 형성되어 제1 분리 패턴(120F)의 상면과 접촉할 수 있다. 이에 따라, 수광 영역(APS)의 픽셀 분리 패턴(120)은 제1 기판(110)의 제1 면(110a)으로부터 제1 기판(110)의 제2 면(110b)까지 연장될 수 있다. 즉, 제1 깊이(D11)와 제2 깊이(D12)의 합은 제1 기판(110)의 두께일 수 있다. 이러한 픽셀 분리 패턴(120)은 수광 영역(APS)의 액티브 픽셀들(PX1~PX6)을 완전히 분리할 수 있다.
몇몇 실시예에서, 제1 분리 패턴(120F)은 제1 절연 패턴(105)의 일부와 중첩될 수 있다. 예를 들어, 제1 분리 트렌치(120t1)는 제1 절연 패턴(105)의 일부 내에 형성될 수 있다. 제1 분리 패턴(120F)은 제1 절연 패턴(105)의 일부를 관통할 수 있다.
몇몇 실시예에서, 제1 분리 패턴(120F)은 스페이서막(122), 필링막(124) 및 캡핑막(126)을 포함할 수 있다. 스페이서막(122)은 제1 분리 트렌치(120t1)의 측면을 따라 컨포멀하게 연장될 수 있다. 필링막(124)은 스페이서막(122) 상에 형성되어 제1 분리 트렌치(120t1)의 적어도 일부를 채울 수 있다. 캡핑막(126)은 제1 기판(110)의 제2 면(110b)에 인접하여 제1 분리 트렌치(120t1)의 다른 일부를 채울 수 있다. 예를 들어, 캡핑막(126)은 필링막(124)의 하면을 덮을 수 있다.
필링막(124)은 도전 물질을 포함할 수 있다. 예를 들어, 필링막(124)은 폴리 실리콘(poly Si)을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 도전 물질을 포함하는 필링막(124)에 그라운드 전압 또는 마이너스 전압이 인가될 수 있다. 예를 들어, 후술되는 컨택막(350)은 필링막(124)에 그라운드 전압 또는 마이너스 전압을 인가할 수 있다. 이러한 경우에, 이미지 센서의 ESD(electrostatic discharge) 멍(bruise) 불량이 효과적으로 방지될 수 있다. 여기서, ESD 멍 불량이란, ESD 등에 의해 발생된 전하들이 제1 기판(110)에 축적됨으로써 생성되는 이미지에 멍과 같은 얼룩을 발생시키는 현상을 의미한다.
스페이서막(122) 및 캡핑막(126)은 절연 물질을 포함할 수 있다. 예를 들어, 스페이서막(122) 및 캡핑막(126)은 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 스페이서막(122)은 제1 기판(110)으로부터 필링막(124)을 전기적으로 절연할 수 있다. 몇몇 실시예에서, 스페이서막(122)은 제1 기판(110)보다 굴절률이 낮은 산화물을 포함할 수 있다. 제1 기판(110)보다 굴절률이 낮은 스페이서막(122)은 광전 변환층(PD)으로 비스듬히 입사되는 광을 굴절 또는 반사시킬 수 있다. 또한, 스페이서막(122)은 입사광에 의해 특정 단위 픽셀에서 생성된 광전하들이 랜덤 드리프트(random drift)에 의해 인접하는 단위 픽셀으로 이동하는 것을 방지할 수 있다.
제1 배선 구조체(IS1)는 제1 기판(110) 상에 형성될 수 있다. 몇몇 실시예에서, 제1 배선 구조체(IS1)는 제1 기판(110)의 제2 면(110b)을 덮을 수 있다. 제1 배선 구조체(IS1)는 복수의 배선들을 포함할 수 있다. 예를 들어, 제1 배선 구조체(IS1)는 제1 배선간 절연막(130) 및 제1 배선간 절연막(130) 내의 제1 배선(132)을 포함할 수 있다. 도 5에서, 제1 배선 구조체(IS1)를 구성하는 배선들의 층 수 및 그 배치 등은 예시적인 것일 뿐이며, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1 배선(132)은 단위 픽셀들(PX1~PX6, DX1~DX6)과 전기적으로 연결될 수 있다. 예를 들어, 제1 배선(132)은 제1 전자 소자(TR1)와 접속될 수 있다.
표면 절연막(140)은 제1 기판(110) 상에 형성될 수 있다. 몇몇 실시예에서, 표면 절연막(140)은 제1 기판(110)의 제1 면(110a)을 따라 연장될 수 있다. 표면 절연막(140)은 절연 물질을 포함할 수 있다. 예를 들어, 표면 절연막(140)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 표면 절연막(140)은 다중막으로 형성될 수 있다. 예를 들어, 도시된 것과 달리, 표면 절연막(140)은 제1 기판(110)의 제1 면(110a) 상에 차례로 적층되는 알루미늄 산화막, 하프늄 산화막, 실리콘 산화막, 실리콘 질화막 및 하프늄 산화막을 포함할 수 있다.
표면 절연막(140)은 반사 방지막으로 기능하여 제1 기판(110)으로 입사되는 광의 반사를 방지함으로써 제1 광전 변환부(PD1L~PD4L) 및 제2 광전 변환부(PD1R~PD4R)의 수광률을 향상시킬 수 있다. 또한, 표면 절연막(140)은 평탄화막으로 기능하여, 후술되는 컬러 필터(170) 및 마이크로 렌즈(180)를 균일한 높이로 형성할 수 있다.
컨택막(350)은 차광 영역(OB) 내에 배치될 수 있다. 예를 들어, 도 3에 도시된 것처럼, 컨택막(350)은 수광 영역(APS)의 둘레를 따라 복수 개로 배치될 수 있다. 컨택막(350)은 차광 영역(OB)의 제1 기판(110) 상에 형성될 수 있다. 예를 들어, 도 4 및 도 5에 도시된 것처럼, 컨택막(350)은 차광 영역(OB)의 표면 절연막(140) 상에 형성될 수 있다. 컨택막(350)은 차광 영역(OB)의 제1 분리 패턴(120F)과 접촉할 수 있다. 예를 들어, 차광 영역(OB)의 제1 기판(110) 내에, 제1 면(110a)으로부터 연장되어 제1 분리 패턴(120F)을 노출시키는 컨택 트렌치(140t, 350t)가 형성될 수 있다. 컨택막(350)은 컨택 트렌치(140t, 350t)의 적어도 일부를 채울 수 있다. 몇몇 실시예에서, 컨택막(350)은 컨택 트렌치(140t, 350t)의 프로파일을 따라 컨포멀하게 연장될 수 있다.
도 4 및 도 5에서, 컨택 트렌치(140t, 350t)는 차광 영역(OB)에서 제1 방향(X)으로 배열되며 제2 방향(Y)으로 각각 연장되는 복수의 제1 분리 패턴(120F)들 중 1개의 제1 분리 패턴(120F)을 노출시키는 것만이 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 도시된 것과 달리, 컨택 트렌치(140t, 350t)는 제1 방향(X)으로 배열되며 제2 방향(Y)으로 각각 연장되는 복수 개의 제1 분리 패턴(120F)들을 노출시킬 수도 있음은 물론이다. 또한, 도시된 것과 달리, 컨택 트렌치(140t, 350t)는 제2 방향(Y)으로 배열되며 제1 방향(X)으로 각각 연장되는 복수 개의 제1 분리 패턴(120F)들을 노출시킬 수도 있음은 물론이다.
컨택막(350)은 도전 물질을 포함할 수 있다. 컨택막(350)은 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 컨택막(350)은 다중막으로 형성될 수 있다. 예를 들어, 도시된 것과 달리, 컨택막(350)은 컨택 트렌치(140t, 350t) 내에 차례로 적층되는 배리어막 및 도전막을 포함할 수 있다. 상기 배리어막은 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta) 및 탄탈럼 질화물(TaN) 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 도전막은 예를 들어, 텅스텐(W), 알루미늄(Al) 및 구리(Cu) 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 컨택막(350)은 제1 분리 패턴(120F)의 필링막(124)과 접촉할 수 있다. 예를 들어, 컨택 트렌치(140t, 350t)는 필링막(124)을 노출시킬 수 있다. 이에 따라, 컨택막(350)은 필링막(124)과 전기적으로 접속될 수 있다. 컨택막(350)은 필링막(124)에 그라운드 전압 또는 마이너스 전압을 인가할 수 있다. 필링막(124)을 포함하는 제1 분리 패턴(120F)은 수광 영역(APS) 및 차광 영역(OB)에 걸쳐서 배치될 수 있으므로, 이미지 센서의 ESD 멍 불량이 효과적으로 방지될 수 있다.
몇몇 실시예에서, 컨택 트렌치(140t, 350t)는 제1 서브 트렌치(140t) 및 제2 서브 트렌치(350t)를 포함할 수 있다. 제1 서브 트렌치(140t)는 차광 영역(OB)의 제1 기판(110)의 제1 면(110a)으로부터 연장될 수 있다. 제1 서브 트렌치(140t)는 차광 영역(OB)의 제1 분리 패턴(120F)의 적어도 일부와 중첩될 수 있다. 제2 서브 트렌치(350t)는 제1 서브 트렌치(140t) 내에 형성될 수 있다. 제2 서브 트렌치(350t)는 제1 서브 트렌치(140t)의 하면으로부터 연장되어 제1 분리 패턴(120F)의 상면을 노출시킬 수 있다.
제1 서브 트렌치(140t)는 제1 폭(W11)으로 형성될 수 있다. 제2 서브 트렌치(350t)는 제2 폭(W12)으로 형성될 수 있다. 여기서, 폭이란, 제1 기판(110)의 표면(예를 들어, 제1 면(110a) 또는 제2 면(110b))에 평행한 방향에서의 폭을 의미한다. 몇몇 실시예에서, 제2 폭(W12)은 제1 폭(W11)보다 작을 수 있다.
제1 서브 트렌치(140t)는 제1 기판(110)의 제1 면(110a)으로부터 제3 깊이(D21)로 형성될 수 있다. 일례로, 제3 깊이(D21)는 약 1 μm 내지 약 2 μm일 수 있다. 제2 서브 트렌치(350t)는 제1 서브 트렌치(140t)의 하면으로부터 제4 깊이(D22)로 형성될 수 있다. 일례로, 제4 깊이(D22)는 약 0.1 μm 내지 약 1 μm일 수 있다.
몇몇 실시예에서, 제1 서브 트렌치(140t)는 제1 분리 패턴(120F)으로부터 이격될 수 있다. 예를 들어, 제1 서브 트렌치(140t)의 제3 깊이(D21)는 제2 분리 패턴(120B)의 제2 깊이(D12)보다 작을 수 있다. 일례로, 제1 서브 트렌치(140t)의 하면은 제1 분리 패턴(120F)의 상면으로부터 제4 깊이(D22)만큼 이격될 수 있다.
몇몇 실시예에서, 제1 서브 트렌치(140t)의 하면이 제1 분리 패턴(120F)의 상면으로부터 이격되는 거리(예를 들어, 제4 깊이(D22))는 약 0.5 μm 이하일 수 있다. 일례로, 제1 서브 트렌치(140t)의 하면이 제1 분리 패턴(120F)의 상면으로부터 이격되는 거리는 약 0.1 μm 이상 약 0.5 μm 이하일 수 있다. 제1 서브 트렌치(140t)의 하면이 제1 분리 패턴(120F)의 상면으로부터 이격되는 거리가 약 0.5 μm 이하인 경우에, 제1 분리 패턴(120F)을 노출시키는 제2 서브 트렌치(350t)를 형성하는 공정이 효율적으로 수행될 수 있다.
몇몇 실시예에서, 표면 절연막(140)은 제1 기판(110)의 제1 면(110a) 및 제1 서브 트렌치(140t)의 프로파일을 따라 컨포멀하게 연장될 수 있다. 컨택막(350)은 표면 절연막(140) 상에 형성될 수 있다. 예를 들어, 제2 서브 트렌치(350t)는 제1 서브 트렌치(140t) 및 표면 절연막(140) 내에 형성될 수 있다.
몇몇 실시예에서, 컨택막(350)은 표면 절연막(140) 및 제2 서브 트렌치(350t)의 프로파일을 따라 연장될 수 있다. 예를 들어, 컨택막(350)은 제1 기판(110)의 제1 면(110a), 제1 서브 트렌치(140t) 및 제2 서브 트렌치(350t)를 따라 컨포멀하게 연장될 수 있다.
몇몇 실시예에서, 컨택막(350) 상에 컨택 패턴(355)이 형성될 수 있다. 컨택 패턴(355)은 컨택막(350) 상에 형성되어 컨택 트렌치(140t, 350t)를 채울 수 있다. 예를 들어, 컨택 패턴(355)은 제1 서브 트렌치(140t) 및 제2 서브 트렌치(350t)를 채울 수 있다. 컨택 패턴(355)의 최상면은 컨택막(350)의 최상면과 공면에 배치되는 것만이 도시되었으나, 이는 예시적인 것일 뿐이다.
컨택 패턴(355)은 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 컨택 패턴(355)은 컨택막(350)과 다른 물질을 포함할 수 있다. 일례로, 컨택막(350)은 텅스텐(W)을 포함하고, 컨택 패턴(355)은 알루미늄(Al)을 포함할 수 있다.
컬러 필터(170)는 수광 영역(APS)의 표면 절연막(140) 상에 형성될 수 있다. 컬러 필터(170)는 액티브 픽셀들(PX1~PX6)에 대응되도록 배열될 수 있다. 예를 들어, 복수의 컬러 필터(170)들은 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열될 수 있다.
컬러 필터(170)는 액티브 픽셀들(PX1~PX6)에 따라 다양한 컬러를 가질 수 있다. 예를 들어, 컬러 필터(170)는 적색(red) 컬러 필터, 녹색(green) 컬러 필터 및 청색(blue) 컬러 필터를 포함하는 베이어 패턴(bayer pattern)으로 배열될 수 있다. 그러나, 이는 예시적인 것일 뿐이고, 컬러 필터(170)는 옐로우 필터(yellow filter), 마젠타 필터(magenta filter) 및 시안 필터(cyan filter)를 포함할 수도 있고, 화이트 필터(white filter)를 더 포함할 수도 있다.
몇몇 실시예에서, 컬러 필터(170)들 사이에 그리드 패턴(150, 160)이 형성될 수 있다. 그리드 패턴(150, 160)은 수광 영역(APS)의 표면 절연막(140) 상에 형성될 수 있다. 그리드 패턴(150, 160)은 평면적 관점에서 격자형으로 형성되어 컬러 필터(170)들 사이에 개재될 수 있다. 몇몇 실시예에서, 그리드 패턴(150, 160)은 수직 방향(Z)에서 수광 영역(APS)의 픽셀 분리 패턴(120)과 중첩되도록 배치될 수 있다.
몇몇 실시예에서, 그리드 패턴(150, 160)은 금속 패턴(150) 및 저굴절률 패턴(160)을 포함할 수 있다. 금속 패턴(150) 및 저굴절률 패턴(160)은 예를 들어, 표면 절연막(140) 상에 차례로 적층될 수 있다.
금속 패턴(150)은 도전 물질을 포함할 수 있다. 예를 들어, 금속 패턴(150)은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 컨택막(350)은 금속 패턴(150)과 동일 레벨에서 형성될 수 있다. 본 명세서에서, "동일 레벨에서 형성"됨은 동일한 제조 공정에 의해 형성되는 것을 의미한다. 예를 들어, 컨택막(350)은 금속 패턴(150)과 동일한 물질로 구성될 수 있다.
저굴절률 패턴(160)은 실리콘(Si)보다 굴절률이 낮은 저굴절률(low refractive index) 물질을 포함할 수 있다. 예를 들어, 저굴절률 패턴(160)은 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 저굴절률 패턴(160)은 비스듬히 입사되는 광을 굴절 또는 반사시킴으로써 집광 효율을 향상시켜 이미지 센서의 품질을 향상시킬 수 있다.
몇몇 실시예에서, 표면 절연막(140) 및 컨택막(350) 상에 제1 보호막(165)이 형성될 수 있다. 예를 들어, 제1 보호막(165)은 표면 절연막(140), 그리드 패턴(150, 160), 컨택막(350) 및 컨택 패턴(355)의 프로파일을 따라 컨포멀하게 연장될 수 있다.
제1 보호막(165)은 예를 들어, 알루미늄 산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 보호막(165)은 표면 절연막(140) 및 그리드 패턴(150, 160)의 손상을 방지할 수 있다.
차광 필터(170C)는 차광 영역(OB)의 표면 절연막(140) 상에 형성될 수 있다. 예를 들어, 차광 필터(170C)는 차광 영역(OB)의 제1 보호막(165)을 덮을 수 있다. 차광 필터(170C)는 예를 들어, 청색(blue) 컬러 필터를 포함할 수 있으나, 이에 제한되는 것은 아니다.
마이크로 렌즈(180)는 컬러 필터(170) 상에 형성될 수 있다. 마이크로 렌즈(180)는 액티브 픽셀들(PX1~PX6)에 대응되도록 배열될 수 있다. 예를 들어, 복수의 마이크로 렌즈(180)들은 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열될 수 있다. 몇몇 실시예에서, 마이크로 렌즈(180)의 일부는 차광 영역(OB) 내에 배치될 수도 있다. 일례로, 마이크로 렌즈(180)의 일부는 수광 영역(APS)에 인접하는 차광 필터(170C) 상에 배치될 수 있다.
마이크로 렌즈(180)는 볼록한 형상을 가지며, 소정의 곡률 반경을 가질 수 있다. 이에 따라, 마이크로 렌즈(180)는 광전 변환층(PD)에 입사되는 광을 집광시킬 수 있다. 마이크로 렌즈(180)는 예를 들어, 광투과성 수지를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 차광 필터(170C) 상에 평탄화막(380)이 형성될 수 있다. 예를 들어, 평탄화막(380)은 차광 필터(170C)의 표면을 따라 연장될 수 있다. 평탄화막(380)은 예를 들어, 광투과성 수지를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 평탄화막(380)은 마이크로 렌즈(180)와 동일한 물질을 포함할 수 있다.
몇몇 실시예에서, 마이크로 렌즈(180) 및 평탄화막(380) 상에 제2 보호막(185)이 형성될 수 있다. 제2 보호막(185)은 마이크로 렌즈(180) 및 평탄화막(380)의 표면을 따라 연장될 수 있다. 제2 보호막(185)은 예를 들어, 무기물 산화막을 포함할 수 있다. 예를 들어, 제2 보호막(185)은 실리콘 산화물, 티타늄 산화물, 지르코늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 일례로, 제2 보호막(185)은 저온 산화물(LTO; low temperature oxide)을 포함할 수 있다.
무기물 산화막을 포함하는 제2 보호막(185)은 유기 물질을 포함하는 마이크로 렌즈(180) 및 평탄화막(380)을 외부로부터 보호할 수 있다. 또한, 제2 보호막(185)은 마이크로 렌즈(180)의 집광 효율을 향상시킴으로써 이미지 센서의 품질을 향상시킬 수 있다. 예를 들어, 제2 보호막(185)은 마이크로 렌즈(180)들 사이의 공간을 채움으로써, 마이크로 렌즈(180)들 사이의 공간으로 도달하는 입사광의 반사, 굴절, 산란 등을 감소시킬 수 있다.
도 3, 도 4 및 도 6을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 제1 서브 트렌치(140t)의 하면은 제1 분리 패턴(120F)의 상면보다 낮게 형성될 수 있다.
예를 들어, 제1 서브 트렌치(140t)의 제3 깊이(D21)는 제2 분리 패턴(120B)의 제2 깊이(D12)보다 클 수 있다. 몇몇 실시예에서, 제2 서브 트렌치(350t)는 제1 서브 트렌치(140t)의 하면으로부터 연장되어 제1 분리 패턴(120F)의 측면의 일부 및 상면을 노출시킬 수 있다. 컨택막(350)은 제2 서브 트렌치(350t)를 따라 연장되어, 스페이서막(122)의 측면의 일부 및 필링막(124)의 상면과 접촉할 수 있다.
도 3, 도 4 및 도 6을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 제2 서브 트렌치(350t)는 곡면을 가질 수 있다.
예를 들어, 제2 서브 트렌치(350t)는 오목한 프로파일을 가질 수 있다. 몇몇 실시예에서, 컨택막(350)은 제2 서브 트렌치(350t)의 프로파일을 따라 컨포멀하게 따라 연장될 수 있다. 이에 따라, 제2 서브 트렌치(350t) 내의 컨택막(350) 또한 오목한 프로파일을 가질 수 있다. 이는, 제2 서브 트렌치(350t)를 형성하는 식각 공정의 특성에 기인할 수 있으나, 이에 제한되는 것은 아니다. 제2 서브 트렌치(350t)만이 오목한 것으로 도시되었으나, 제1 서브 트렌치(140t) 또한 오목한 프로파일을 가질 수 있음은 물론이다.
이미지 센서가 점점 고집적화됨에 따라, 단위 픽셀들을 분리하는 픽셀 분리 패턴의 종횡비(AR; Aspect Ratio)가 점점 증가하고 있다. 이는, 픽셀 분리 패턴의 기울임(leaning) 현상 또는 단위 픽셀의 패턴 시프트(pattern shift) 현상 등을 유발하여 이미지 센서의 불량 원인이 된다.
그러나, 몇몇 실시예에 따른 이미지 센서는, 제1 분리 패턴(120F) 및 제2 분리 패턴(120B)을 포함하는 픽셀 분리 패턴(120)을 구비하여 높은 종횡비로 인한 불량을 방지할 수 있다. 구체적으로, 상술한 것처럼, 제1 분리 패턴(120F)은 제1 기판(110)의 제2 면(110b)으로부터 연장될 수 있고, 제2 분리 패턴(120B)은 제1 기판(110)의 제1 면(110a)으로부터 연장될 수 있다. 이에 따라, 제1 분리 패턴(120F) 및 제2 분리 패턴(120B)의 각각의 종횡비는 (예를 들어, 제1 면(110a)으로부터 제2 면(110b)에 걸쳐 연속적으로 연장되는 픽셀 분리 패턴의 종횡비에 비해) 감소될 수 있다.
또한, 몇몇 실시예에 따른 이미지 센서는, 제1 분리 패턴(120F)과 접촉하는 컨택막(350)을 구비하여 이미지 센서의 성능을 향상시킬 수 있다. 구체적으로, 제1 분리 패턴(120F)은 제1 기판(110)의 제1 면(110a)까지 연장되지 않을 수 있다. 그러나, 상술한 것처럼, 컨택막(350)은 제1 기판(110)의 제1 면(110a)으로부터 연장되어 제1 분리 패턴(120F)을 노출시키는 컨택 트렌치(140t, 350t) 내에 형성될 수 있다. 이에 따라, 컨택막(350)은 제1 분리 패턴(120F)과 접촉하여 필링막(124)에 그라운드 전압 또는 마이너스 전압을 인가할 수 있고, 이미지 센서의 ESD 멍 불량이 효과적으로 방지될 수 있다.
또한, 몇몇 실시예에 따른 이미지 센서는, 제1 서브 트렌치(140t) 및 제2 서브 트렌치(350t)를 포함하는 컨택 트렌치(140t, 350t)를 구비하여 컨택막(350)과 제1 분리 패턴(120F)의 접촉을 용이하게 할 수 있다. 구체적으로, 상술한 것처럼, 제1 서브 트렌치(140t)는 제1 기판(110)의 제1 면(110a)으로부터 연장될 수 있고, 제2 서브 트렌치(350t)는 제1 서브 트렌치(140t)의 하면으로부터 연장되어 제1 분리 패턴(120F)을 노출시킬 수 있다. 즉, 제2 서브 트렌치(350t)는 얕은 깊이로도 제1 분리 패턴(120F)을 노출시킬 수 있으므로, 컨택막(350)과 제1 분리 패턴(120F)의 접촉을 용이하게 할 수 있다.
도 8는 도 3의 수광 영역 및 차광 영역을 설명하기 위한 다른 레이아웃도이다. 도 9는 도 8의 A2-A2 및 B2-B2를 따라서 절단한 단면도이다. 설명의 편의를 위해, 도 1 내지 도 7을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 8 및 도 9를 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 차광 영역(OB)의 픽셀 분리 패턴(120)은 제2 분리 패턴(120B)을 더 포함할 수 있다.
예를 들어, 도 8에 도시된 것처럼, 차광 영역(OB)의 제2 분리 패턴(120B)은 각각의 블랙 픽셀들(DX1~DX6) 중 적어도 일부를 둘러쌀 수 있다.
몇몇 실시예에서, 차광 영역(OB)의 제2 분리 패턴(120B)은 컨택 트렌치(140t, 350t)와 중첩되지 않을 수 있다. 예를 들어, 컨택 트렌치(140t, 350t)와 중첩되는 제1 분리 패턴(120F)의 영역에서, 제2 분리 패턴(120B)은 제1 분리 패턴(120F) 상에 배치되지 않을 수 있다. 일례로, 도 8에 도시된 것처럼, 컨택 트렌치(140t, 350t)는 차광 영역(OB)에서 제1 방향(X)으로 배열되며 제2 방향(Y)으로 각각 연장되는 복수의 제1 분리 패턴(120F)들 중 1개의 제1 분리 패턴(120F)과 중첩될 수 있다. 여기서, 중첩이란, 수직 방향(Z)에서 중첩됨을 의미한다. 이 때, 제2 분리 패턴(120B)은 컨택 트렌치(140t, 350t)와 중첩되는 상기 1개의 제1 분리 패턴(120F)과 중첩되지 않을 수 있다.
도 10은 도 3의 수광 영역 및 차광 영역을 설명하기 위한 다른 레이아웃도이다. 도 11은 도 10의 A3-A3 및 B3-B3를 따라서 절단한 단면도이다. 설명의 편의를 위해, 도 1 내지 도 7을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 10 및 도 11을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 제2 서브 트렌치(350t)는 제1 기판(110)의 제1 면(110a)으로부터 연장되어 제1 분리 패턴(120F)을 노출시킬 수 있다.
예를 들어, 제2 서브 트렌치(350t)는 제1 기판(110)의 제1 면(110a)으로부터 제4 깊이(D22)로 형성될 수 있다. 제2 서브 트렌치(350t)의 제4 깊이(D22)는 제2 분리 패턴(120B)의 제2 깊이(D12)와 같거나 그보다 클 수 있다. 일례로, 제4 깊이(D22)는 약 1.5 μm 내지 약 5 μm일 수 있다.
몇몇 실시예에서, 표면 절연막(140)은 제2 서브 트렌치(350t)를 따라 연장되지 않을 수 있다. 예를 들어, 컨택 트렌치(140t, 350t)는 제1 서브 트렌치(140t)를 포함하지 않을 수 있다.
몇몇 실시예에서, 제2 서브 트렌치(350t)는 상대적으로 큰 폭으로 형성될 수 있다. 예를 들어, 도 11의 제2 서브 트렌치(350t)의 폭(W12)은 도 5의 제2 서브 트렌치(350t)의 폭(W12)보다 클 수 있다.
도 12는 도 3의 수광 영역 및 차광 영역을 설명하기 위한 다른 레이아웃도이다. 도 13은 도 12의 A4-A4 및 B4-B4를 따라서 절단한 단면도이다. 설명의 편의를 위해, 도 1 내지 도 7을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 12 및 도 13을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 차광 영역(OB)의 제1 분리 패턴(120F)은 수광 영역(APS)의 제1 분리 패턴(120F)보다 깊게 형성될 수 있다.
수광 영역(APS)의 제1 분리 패턴(120F)은 제1 기판(110)의 제2 면(110b)으로부터 제1 깊이(D11)로 형성될 수 있다. 차광 영역(OB)의 제1 분리 패턴(120F)은 제1 기판(110)의 제2 면(110b)으로부터 제5 깊이(D13)로 형성될 수 있다. 이 때, 제5 깊이(D13)는 제1 깊이(D11)보다 클 수 있다. 일례로, 제5 깊이(D13)는 제1 깊이(D11)보다 약 0.1 μm 내지 약 1 μm만큼 클 수 있다.
제1 깊이(D11) 및 제5 깊이(D13)는 각각 제1 기판(110)의 두께보다 작을 수 있다. 일례로, 제1 깊이(D11)는 약 3 μm 내지 약 4 μm이고, 제5 깊이(D13)는 약 3.5 μm 내지 약 4.5 μm일 수 있다.
몇몇 실시예에서, 차광 영역(OB)의 제1 분리 패턴(120F)은 수광 영역(APS)의 제1 분리 패턴(120F)보다 큰 폭으로 형성될 수 있다. 예를 들어, 수광 영역(APS)의 제1 분리 패턴(120F)은 제3 폭(W21)으로 형성될 수 있고, 차광 영역(OB)의 제1 분리 패턴(120F)은 제4 폭(W22)으로 형성될 수 있다. 여기서, 폭이란, 제1 기판(110)의 표면(예를 들어, 제1 면(110a) 또는 제2 면(110b))에 평행한 방향에서의 폭을 의미한다. 이 때, 제4 폭(W22)은 제3 폭(W21)보다 클 수 있다.
제3 폭(W21) 및 제4 폭(W22)은 각각 제1 분리 패턴(120F)의 제1 방향(X)으로의 폭인 것으로 도시되었으나, 제1 분리 패턴(120F)의 제2 방향(Y)으로의 폭 또한 유사할 수 있음은 물론이다.
도 14는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 개략적인 레이아웃도이다. 도 15 및 도 16은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 다양한 단면도들이다. 설명의 편의를 위해, 도 1 내지 도 13을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 14 및 도 15를 참조하면, 몇몇 실시예에 따른 이미지 센서는 연결 영역(CR) 및 패드 영역(PR)을 더 포함할 수 있다.
연결 영역(CR)은 센서 어레이 영역(SAR)의 주변에 형성될 수 있다. 연결 영역(CR)은 센서 어레이 영역(SAR)의 일측에 형성될 수 있으나, 이는 예시적인 것일 뿐이다. 연결 영역(CR)에는 배선들이 형성되어, 센서 어레이 영역(SAR)의 전기적 신호를 송수신하도록 구성될 수 있다.
패드 영역(PR)은 센서 어레이 영역(SAR)의 주변에 형성될 수 있다. 패드 영역(PR)은 몇몇 실시예에 따른 이미지 센서의 가장자리에 인접하여 형성될 수 있으다. 패드 영역(PR)은 외부 장치 등과 접속되어, 몇몇 실시예에 따른 이미지 센서와 외부 장치 간의 전기적 신호를 송수신하도록 구성될 수 있다.
연결 영역(CR)은 센서 어레이 영역(SAR)과 패드 영역(PR) 사이에 개재되는 것으로 도시되었으나, 예시적인 것일 뿐이다. 센서 어레이 영역(SAR), 연결 영역(CR) 및 패드 영역(PR)의 배치는 필요에 따라 다양할 수 있음은 물론이다.
몇몇 실시예에 따른 이미지 센서에서, 제1 기판(110) 및 제1 배선 구조체(IS1)는 제1 기판 구조체(100)를 형성할 수 있다. 제1 배선 구조체(IS1)는 복수의 배선들을 포함할 수 있다. 예를 들어, 제1 배선 구조체(IS1)는 센서 어레이 영역(SAR) 내의 제1 배선(132) 및 연결 영역(CR) 내의 제2 배선(134)을 포함할 수 있다. 제2 배선(134)은 센서 어레이 영역(SAR)으로부터 연장될 수 있다. 예를 들어, 제2 배선(134)은 제1 배선(132) 중 적어도 일부와 전기적으로 연결될 수 있다. 이에 따라, 제2 배선(134)은 센서 어레이 영역(SAR)의 단위 픽셀들(예를 들어, 도 4의 PX1~PX6, DX1~DX6)과 전기적으로 연결될 수 있다.
몇몇 실시예에 따른 이미지 센서는 제2 기판(210) 및 제2 배선 구조체(IS2)를 포함할 수 있다. 제2 기판(210) 및 제2 배선 구조체(IS2)는 제2 기판 구조체(200)를 형성할 수 있다.
제2 기판(210)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 제2 기판(210)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘 게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다. 또는, 제2 기판(210)은 베이스 기판 상에 에피층이 형성된 것일 수도 있다.
제2 기판(210)은 서로 반대되는 제3 면(210a) 및 제4 면(210b)을 포함할 수 있다. 몇몇 실시예에서, 제2 기판(210)의 제3 면(210a)은 제1 기판(110)의 제2 면(110b)과 대향되는 면일 수 있다.
제2 기판(210) 상에는 복수의 전자 소자들이 형성될 수 있다. 예를 들어, 제2 기판(210)의 제3 면(210a) 상에 제2 전자 소자(TR2)가 형성될 수 있다. 제2 전자 소자(TR2)는 센서 어레이 영역(SAR)과 전기적으로 연결되어, 센서 어레이 영역(SAR)의 각각의 단위 픽셀들(예를 들어, 도 4의 PX1~PX6, DX1~DX6)과 전기적 신호를 송수신할 수 있다. 예를 들어, 제2 전자 소자(TR2)는 도 1의 행 디코더(20), 행 드라이버(30), 열 디코더(40), 타이밍 발생기(50), 상관 이중 샘플러(60), 아날로그 디지털 컨버터(70) 또는 입출력 버퍼(80)를 구성하는 전자 소자들을 포함할 수 있다.
제2 배선 구조체(IS2)는 제2 기판(210) 상에 형성될 수 있다. 몇몇 실시예에서, 제2 배선 구조체(IS2)는 제2 기판(210)의 제3 면(210a) 상에 형성될 수 있다. 제2 배선 구조체(IS2)는 복수의 배선들을 포함할 수 있다. 예를 들어, 제2 배선 구조체(IS2)는 제2 배선간 절연막(230) 및 제2 배선간 절연막(230) 내의 복수의 배선들(232, 234, 236)을 포함할 수 있다. 도 15에서, 제2 배선 구조체(IS2)를 구성하는 배선들의 층 수 및 그 배치 등은 예시적인 것일 뿐이고, 이에 제한되는 것은 아니다.
제2 배선 구조체(IS2)의 배선들(232, 234, 236) 중 적어도 일부는 제2 전자 소자(TR2)와 접속될 수 있다. 몇몇 실시예에서, 제2 배선 구조체(IS2)는 센서 어레이 영역(SAR) 내의 제3 배선(232), 연결 영역(CR) 내의 제4 배선(234) 및 패드 영역(PR) 내의 제5 배선(236)을 포함할 수 있다.
제2 배선 구조체(IS2)는 제1 배선 구조체(IS1)에 부착될 수 있다. 예를 들어, 도 15에 도시된 것처럼, 제2 배선간 절연막(230)의 상면은 제1 배선간 절연막(130)의 하면에 부착될 수 있다.
몇몇 실시예에 따른 이미지 센서는 제1 연결 구조체(450) 및 제2 연결 구조체(550)를 포함할 수 있다.
제1 연결 구조체(450)는 연결 영역(CR) 내에 배치될 수 있다. 예를 들어, 제1 연결 구조체(450)는 연결 영역(CR)의 표면 절연막(140) 상에 형성될 수 있다. 제1 연결 구조체(450)는 제1 기판 구조체(100)와 제2 기판 구조체(200)를 전기적으로 연결할 수 있다.
예를 들어, 연결 영역(CR)의 제1 기판 구조체(100) 및 제2 기판 구조체(200) 내에, 제1 기판(110)의 제1 면(110a)으로부터 연장되어 제2 배선(134)과 제4 배선(234)을 노출시키는 제1 연결 트렌치(455t)가 형성될 수 있다. 제1 연결 구조체(450)는 제1 연결 트렌치(455t) 내에 형성되어 제2 배선(134) 및 제4 배선(234)과 접촉할 수 있다. 이에 따라, 제1 연결 구조체(450)는 제1 기판(110), 제1 배선 구조체(IS1) 및 제2 배선 구조체(IS2)를 관통하여 제2 배선(134)과 제4 배선(234)을 전기적으로 연결할 수 있다.
몇몇 실시예에서, 제1 연결 구조체(450)는 컨택막(350)과 접속될 수 있다. 몇몇 실시예에서, 제4 배선(234)은 연결 영역(CR) 내의 복수의 배선들 중 최상부의 배선일 수 있다. 몇몇 실시예에서, 제1 연결 구조체(450)는 제1 연결 트렌치(455t)의 측면 및 하면의 프로파일을 따라 컨포멀하게 연장될 수 있다.
제1 연결 구조체(450)는 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제1 연결 구조체(450)는 컨택막(350)과 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제1 보호막(165)은 제1 연결 구조체(450)를 덮을 수 있다. 예를 들어, 제1 보호막(165)은 제1 연결 구조체(450)의 프로파일을 따라 컨포멀하게 연장될 수 있다.
몇몇 실시예에서, 제1 연결 구조체(450) 상에, 제1 연결 트렌치(455t)를 채우는 제1 필링 절연막(460)이 형성될 수 있다. 제1 필링 절연막(460)은 예를 들어, 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제2 연결 구조체(550)는 패드 영역(PR) 내에 배치될 수 있다. 예를 들어, 제2 연결 구조체(550)는 패드 영역(PR)의 표면 절연막(140) 상에 형성될 수 있다. 제2 연결 구조체(550)는 제2 기판 구조체(200)와 외부 장치 등을 전기적으로 연결될 수 있다.
예를 들어, 패드 영역(PR)의 제1 기판 구조체(100) 및 제2 기판 구조체(200) 내에, 제1 기판(110)의 제1 면(110a)으로부터 연장되어 제5 배선(236)을 노출시키는 제2 연결 트렌치(550t)가 형성될 수 있다. 제2 연결 구조체(550)는 제2 연결 트렌치(550t) 내에 형성되어 제5 배선(236)과 접촉할 수 있다. 이에 따라, 제2 연결 구조체(550)는 제1 기판(110), 제1 배선 구조체(IS1) 및 제2 배선 구조체(IS2)를 관통하여 제5 배선(236)과 전기적으로 접속될 수 있다.
몇몇 실시예에서, 제5 배선(236)은 패드 영역(PR) 내의 복수의 배선들 중 최상부의 배선일 수 있다. 몇몇 실시예에서, 제2 연결 구조체(550)는 제2 연결 트렌치(555t)의 측면 및 하면의 프로파일을 따라 컨포멀하게 연장될 수 있다.
몇몇 실시예에서, 패드 영역(PR)의 제1 기판(110) 내에, 제1 기판(110)의 제1 면(110a)으로부터 연장되는 패드 트렌치(555t)가 형성될 수 있다. 패드 트렌치(555t)는 제2 연결 트렌치(550t)에 인접할 수 있다. 제2 연결 구조체(550)는 패드 트렌치(555t) 내에 형성되어 노출될 수 있다. 몇몇 실시예에서, 제2 연결 구조체(550)는 제2 연결 트렌치(550t) 및 패드 트렌치(555t)의 측면 및 하면의 프로파일을 따라 컨포멀하게 연장될 수 있다.
제2 연결 구조체(550)는 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제2 연결 구조체(550)는 컨택막(350) 및 제1 연결 구조체(450)와 동일 레벨에서 형성될 수 있다.
패드 트렌치(555t)는 제1 기판(110)의 제1 면(110a)으로부터 제6 깊이(D23)로 형성될 수 있다. 몇몇 실시예에서, 제1 서브 트렌치(140t)의 제3 깊이(D21)는 패드 트렌치(555t)의 제6 깊이(D23)와 동일할 수 있다. 본 명세서에서, "동일"이란, 완전히 동일한 것뿐만 아니라 공정 상의 마진 등으로 인해 발생할 수 있는 미세한 차이를 포함하는 의미이다. 일례로, 제6 깊이(D23)는 약 1 μm 내지 약 2 μm일 수 있다. 몇몇 실시예에서, 패드 트렌치(555t)는 제1 서브 트렌치(140t)와 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제2 연결 구조체(550) 상에, 제2 연결 트렌치(550t)를 채우는 제2 필링 절연막(560)이 형성될 수 있다. 제2 필링 절연막(560)은 예를 들어, 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제2 필링 절연막(560)은 제1 필링 절연막(460)과 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 패드 트렌치(555t) 내에 패드 패턴(555)이 형성될 수 있다. 패드 패턴(555)은 제2 연결 구조체(550) 상에서 패드 트렌치(555t)를 채울 수 있다. 이에 따라, 제2 연결 구조체(550)는 제1 기판(110), 제1 배선 구조체(IS1) 및 제2 배선 구조체(IS2)를 관통하여 패드 패턴(555)과 제5 배선(236)을 전기적으로 연결할 수 있다.
패드 패턴(555)은 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 패드 패턴(555)은 컨택 패턴(355)과 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제1 보호막(165)은 제2 연결 구조체(550)를 덮을 수 있다. 예를 들어, 제1 보호막(165)은 제2 연결 구조체(550)의 프로파일을 따라 연장될 수 있다. 몇몇 실시예에서, 제1 보호막(165)은 패드 패턴(555)을 노출시킬 수 있다.
몇몇 실시예에서, 제1 기판(110) 내에 제2 절연 패턴(115)이 형성될 수 있다. 예를 들어, 제1 기판(110) 내에 제3 분리 트렌치(115t)가 형성될 수 있다. 제2 절연 패턴(115)은 제3 분리 트렌치(115t)를 채울 수 있다.
도 15에서, 제2 절연 패턴(115)은 연결 영역(CR)의 제1 연결 구조체(450)의 주변 및 패드 영역(PR)의 제2 연결 구조체(550)의 주변에만 형성되는 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 제2 절연 패턴(115)은 차광 영역(OB)의 컨택막(350)의 주변에도 형성될 수 있음은 물론이다.
제2 절연 패턴(115)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 차광 필터(170C)는 컨택막(350) 및 제1 연결 구조체(450)를 덮을 수 있다. 예를 들어, 차광 필터(170C)는 차광 영역(OB) 및 연결 영역(CR) 내의 제1 보호막(165)의 일부를 덮도록 형성될 수 있다.
몇몇 실시예에서, 제2 보호막(185) 및 평탄화막(380)은 패드 패턴(555)을 노출시킬 수 있다. 예를 들어, 제2 보호막(185) 및 평탄화막(380) 내에, 패드 패턴(555)을 노출시키는 노출 개구(ER)가 형성될 수 있다. 이에 따라, 패드 패턴(555)은 외부 장치 등과 접속되어, 몇몇 실시예에 따른 이미지 센서와 외부 장치 간의 전기적 신호를 송수신하도록 구성될 수 있다. 패드 패턴(555)은 몇몇 실시예에 따른 이미지 센서의 입출력 패드일 수 있다.
몇몇 실시예에서, 외부 장치 등과 접속되는 패드 패턴(555)은 컨택막(350)에 그라운드 전압 또는 마이너스 전압을 인가할 수 있다. 예를 들어, 패드 패턴(555)으로부터 인가되는 그라운드 전압 또는 마이너스 전압은 제2 연결 구조체(550), 제5 배선(236), 제4 배선(234) 및 제1 연결 구조체(450)를 통해 컨택막(350)에 인가될 수 있다.
도 14 및 도 16을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 제1 기판 구조체(100)의 적어도 일부와 제2 기판 구조체(200)의 적어도 일부는 C2C(chip to chip) 방식에 의해 연결될 수 있다.
C2C 방식은 제1 웨이퍼(예를 들어, 제1 기판(110)) 상에 상부 칩을 제작하고, 제2 웨이퍼(예를 들어, 제2 기판(210)) 상에 하부 칩을 제작한 후, 상기 상부 칩과 상기 하부 칩을 본딩(bonding) 방식에 의해 연결하는 것을 의미할 수 있다.
예를 들어, 제1 배선간 절연막(130) 내에, 제1 배선간 절연막(130)의 하면으로부터 노출되는 제1 본딩 패턴들(190, 192)이 형성될 수 있다. 또한, 제2 배선간 절연막(230) 내에, 제1 본딩 패턴들(190, 192)에 대응되며 제2 배선간 절연막(230)의 상면으로부터 노출되는 제2 본딩 패턴들(290, 292)이 형성될 수 있다. 제1 배선간 절연막(130)과 제2 배선간 절연막(230)이 부착될 때, 제1 본딩 패턴들(190, 192)은 제2 본딩 패턴들(290, 292)과 접속될 수 있다. 이에 따라, 제1 기판 구조체(100)와 제2 기판 구조체(200)는 전기적으로 연결될 수 있다.
일례로, 제1 본딩 패턴들(190, 192) 및 제2 본딩 패턴들(290, 292)은 구리(Cu)를 포함하여 Cu-Cu 본딩 방식으로 연결될 수 있다. 그러나, 이는 예시적인 것일 뿐이고, 제1 본딩 패턴들(190, 192) 및 제2 본딩 패턴들(290, 292)은 알루미늄(Al) 또는 텅스텐(W)을 포함할 수도 있다.
제1 본딩 패턴들(190, 192) 및 제2 본딩 패턴들(290, 292)은 수광 영역(APS) 및 연결 영역(CR)에 형성되는 것만이 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 제1 본딩 패턴들(190, 192) 및 제2 본딩 패턴들(290, 292)은 차광 영역(OB) 또는 패드 영역(PR)에 형성될 수도 있고, 수광 영역(APS) 및 연결 영역(CR)에 형성되지 않을 수도 있다.
이하에서, 도 1 내지 도 30을 참조하여, 예시적인 실시예들에 따른 다양한 이미지 센서들의 제조 방법들을 설명한다.
도 17 내지 도 24는 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 설명의 편의를 위해, 도 1 내지 도 16을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 17을 참조하면, 제1 기판(110)을 제공한다.
제1 기판(110)은 반도체 기판일 수 있다. 제1 기판(110)은 서로 반대되는 제1 면(110a) 및 제2 면(110b)을 포함할 수 있다. 센서 어레이 영역(SAR)의 제1 기판(110)에는 복수의 단위 픽셀들(예를 들어, 도 4의 PX1~PX6, DX1~DX6)이 형성될 수 있다. 각각의 단위 픽셀 내에는 광전 변환층(PD)이 형성될 수 있다.
도 18을 참조하면, 제1 기판(110) 내에 제1 절연 패턴(105) 및 제1 분리 패턴(120F)을 형성한다.
예를 들어, 제1 기판(110) 내에, 제2 면(110b)으로부터 연장되는 얕은 트렌치가 형성될 수 있다. 제1 절연 패턴(105)은 상기 얕은 트렌치 내에 절연 물질이 매립되어 형성될 수 있다.
이어서, 제1 기판(110) 내에, 제2 면(110b)으로부터 연장되는 제1 분리 패턴(120F)이 형성될 수 있다. 몇몇 실시예서, 제1 분리 패턴(120F)은 수광 영역(APS) 및 차광 영역(OB) 내에 배치될 수 있다. 예를 들어, 수광 영역(APS) 및 차광 영역(OB)의 제1 기판(110) 내에, 제2 면(110b)으로부터 연장되는 제1 분리 트렌치(120t1)가 형성될 수 있다. 몇몇 실시예에서, 제1 분리 트렌치(120t1)는 제1 절연 패턴(105)의 일부와 중첩될 수 있다. 제1 분리 패턴(120F)은 제1 분리 트렌치(120t1)를 채우도록 형성될 수 있다.
몇몇 실시예에서, 제1 분리 패턴(120F)은 스페이서막(122), 필링막(124) 및 캡핑막(126)을 포함할 수 있다.
도 19를 참조하면, 제1 기판(110)의 제2 면(110b) 상에 제1 전자 소자(TR1) 및 제1 배선 구조체(IS1)를 형성한다.
제1 전자 소자(TR1)는 광전 변환층(PD)과 연결되어 전기적 신호를 처리하기 위한 다양한 트랜지스터들을 구성할 수 있다. 제1 배선 구조체(IS1)는 제1 배선간 절연막(130) 및 제1 배선간 절연막(130) 내의 복수의 배선들(132, 134)을 포함할 수 있다. 이에 따라, 제1 기판(110) 및 제1 배선 구조체(IS1)를 포함하는 제1 기판 구조체(100)가 형성될 수 있다.
도 20을 참조하면, 제2 기판 구조체(200) 상에 제1 기판 구조체(100)를 부착한다.
제2 기판 구조체(200)는 제2 기판(210) 및 제2 배선 구조체(IS2)를 포함할 수 있다. 제2 배선 구조체(IS2)는 제2 배선간 절연막(230) 및 제2 배선간 절연막(230) 내의 복수의 배선들(232, 234, 236)을 포함할 수 있다.
몇몇 실시예에서, 제1 기판 구조체(100)와 제2 기판 구조체(200)는, 제1 기판(110)의 제2 면(110b)과 제2 기판(210)의 제3 면(210a)이 대향되도록 부착될 수 있다. 예를 들어, 도시된 것처럼, 제2 배선간 절연막(230)의 상면은 제1 배선간 절연막(130)의 하면에 부착될 수 있다.
이어서, 제1 기판(110) 내에, 제1 면(110a)으로부터 연장되는 제2 분리 패턴(120B)이 형성될 수 있다. 몇몇 실시예에서, 제2 분리 패턴(120B)은 수광 영역(APS) 내에 배치될 수 있고, 차광 영역(OB) 내에 배치되지 않을 수 있다. 예를 들어, 수광 영역(APS)의 제1 기판(110) 내에, 제1 면(110a)으로부터 연장되는 제2 분리 트렌치(120t2)가 형성될 수 있다. 몇몇 실시예에서, 제2 분리 트렌치(120t2)의 하면은 제1 분리 패턴(120F)의 상면을 노출시킬 수 있다. 제2 분리 패턴(120B)은 제2 분리 트렌치(120t2)를 채우도록 형성될 수 있다.
몇몇 실시예에서, 제1 기판(110) 내에 제2 절연 패턴(115)이 형성될 수 있다. 예를 들어, 제1 기판(110) 내에 제3 분리 트렌치(115t)가 형성될 수 있다. 제3 분리 트렌치(115t)는 제1 기판(110)이 패터닝되어 형성된 깊은 트렌치(deep trench)일 수 있다. 제2 절연 패턴(115)은 제3 분리 트렌치(115t)를 채울 수 있다.
도 21을 참조하면, 차광 영역(OB)의 제1 기판(110) 내에 제1 서브 트렌치(140t)를 형성한다.
제1 서브 트렌치(140t)는 차광 영역(OB)의 제1 기판(110)의 제1 면(110a)으로부터 연장될 수 있다. 제1 서브 트렌치(140t)는 차광 영역(OB)의 제1 분리 패턴(120F)의 적어도 일부와 중첩될 수 있다.
몇몇 실시예에서, 패드 영역(PR)의 제1 기판(110) 내에 패드 트렌치(555t)가 형성될 수 있다. 패드 트렌치(555t)는 패드 영역(PR)의 제1 기판(110)의 제1 면(110a)으로부터 연장될 수 있다. 몇몇 실시예에서, 패드 트렌치(555t)는 제1 서브 트렌치(140t)와 동시에 형성될 수 있다.
도 22를 참조하면, 제1 기판(110)의 제1 면(110a) 상에 표면 절연막(140)을 형성한다.
표면 절연막(140)은 제1 기판(110)의 제1 면(110a), 제1 서브 트렌치(140t) 및 패드 트렌치(555t)를 따라 컨포멀하게 연장될 수 있다. 표면 절연막(140)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 표면 절연막(140)은 다중막으로 형성될 수 있다.
도 23을 참조하면, 차광 영역(OB)의 제1 기판(110) 내에 제2 서브 트렌치(350t)를 형성한다.
제2 서브 트렌치(350t)는 차광 영역(OB)의 제1 기판(110)의 제1 면(110a)으로부터 연장될 수 있다. 제2 분리 트렌치(120t2)는 제1 기판(110)이 패터닝되어 형성된 깊은 트렌치일 수 있다. 제2 서브 트렌치(350t)는 제1 서브 트렌치(140t) 내에 형성될 수 있다. 제2 서브 트렌치(350t)는 제1 서브 트렌치(140t)의 하면으로부터 연장되어 제1 분리 패턴(120F)의 상면을 노출시킬 수 있다. 이에 따라, 제1 서브 트렌치(140t) 및 제2 서브 트렌치(350t)를 포함하는 컨택 트렌치(140t, 350t)가 형성될 수 있다.
몇몇 실시예에서, 연결 영역(CR)의 제1 기판(110) 내에 제1 연결 트렌치(455t)가 형성될 수 있다. 제1 연결 트렌치(455t)는 제1 기판(110)의 제1 면(110a)으로부터 연장되어 제2 배선(134)과 제4 배선(234)을 노출시킬 수 있다. 제1 연결 트렌치(455t)는 제2 서브 트렌치(350t)와 동시에 형성될 수도 있고, 제2 서브 트렌치(350t)와 별개로 형성될 수도 있다.
몇몇 실시예에서, 패드 영역(PR)의 제1 기판(110) 내에 제2 연결 트렌치(550t)가 형성될 수 있다. 제2 연결 트렌치(550t)는 제1 기판(110)의 제1 면(110a)으로부터 연장되어 제5 배선(236)을 노출시킬 수 있다. 제2 연결 트렌치(550t)는 제2 서브 트렌치(350t)와 동시에 형성될 수도 있고, 제2 서브 트렌치(350t)와 별개로 형성될 수도 있다.
도 24를 참조하면, 컨택 트렌치(140t, 350t) 내에 컨택막(350)을 형성한다.
컨택막(350)은 컨택 트렌치(140t, 350t)의 적어도 일부를 채울 수 있다. 몇몇 실시예에서, 컨택막(350)은 컨택 트렌치(140t, 350t)의 프로파일을 따라 컨포멀하게 연장될 수 있다. 몇몇 실시예에서, 컨택막(350)은 다중막으로 형성될 수 있다. 몇몇 실시예에서, 컨택막(350)은 제1 분리 패턴(120F)의 필링막(124)과 접촉할 수 있다.
컨택막(350)은 도전 물질을 포함할 수 있다. 컨택막(350)은 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 수광 영역(APS) 내에 금속 패턴(150)이 형성될 수 있다. 금속 패턴(150)은 수광 영역(APS)의 표면 절연막(140) 상에 형성될 수 있다. 몇몇 실시예에서, 금속 패턴(150)은 수직 방향(Z)에서 수광 영역(APS)의 픽셀 분리 패턴(120)과 중첩되도록 배치될 수 있다. 금속 패턴(150)은 컨택막(350)과 동시에 형성될 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 연결 영역(CR) 내에 제1 연결 구조체(450)가 형성될 수 있다. 몇몇 실시예에서, 제1 연결 구조체(450)는 제1 연결 트렌치(455t)의 측면 및 하면의 프로파일을 따라 컨포멀하게 연장될 수 있다. 제1 연결 구조체(450)는 컨택막(350)과 동시에 형성될 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 패드 영역(PR) 내에 제2 연결 구조체(550)가 형성될 수 있다. 몇몇 실시예에서, 제2 연결 구조체(550)는 제2 연결 트렌치(550t) 및 패드 트렌치(555t)의 측면 및 하면의 프로파일을 따라 컨포멀하게 연장될 수 있다. 제2 연결 구조체(550)는 컨택막(350)과 동시에 형성될 수 있으나, 이에 제한되는 것은 아니다.
이어서, 도 15를 참조하면, 저굴절률 패턴(160), 제1 보호막(165), 제1 필링 절연막(460), 제2 필링 절연막(560), 컬러 필터(170), 차광 필터(170C), 마이크로 렌즈(180), 평탄화막(380) 및 제2 보호막(185)을 형성한다. 이에 따라, 도 4 및 도 5를 이용하여 상술한 이미지 센서가 제조될 수 있다.
몇몇 실시예에 따른 이미지 센서의 제조 방법은 단순화된 공정으로 제1 분리 패턴(120F)과 접속되는 컨택막(350)을 구현할 수 있다. 구체적으로, 상술한 것처럼, 제1 서브 트렌치(140t)는 패드 트렌치(555t)와 동시에 형성될 수 있다. 또한, 제2 서브 트렌치(350t) 내에 형성되는 제1 서브 트렌치(140t)는 얕은 깊이로도 제1 분리 패턴(120F)을 노출시킬 수 있다. 이에 따라, 단순화된 공정으로 높은 종횡비로 인한 불량을 방지하며 성능이 향상된 이미지 센서의 제조 방법이 제조될 수 있다.
도 25는 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 참고적으로, 도 25는 도 19 이후의 단계를 설명하기 위한 도면이다. 설명의 편의를 위해, 도 1 내지 도 24를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 25를 참조하면, 제2 기판 구조체(200) 상에 제1 기판 구조체(100)를 부착한다. 이어서, 제1 기판(110) 내에, 제1 면(110a)으로부터 연장되는 제2 분리 패턴(120B)가 형성될 수 있다.
몇몇 실시예서, 제2 분리 패턴(120B)은 수광 영역(APS) 및 차광 영역(OB) 내에 배치될 수 있다. 즉, 차광 영역(OB)의 픽셀 분리 패턴(120)은 제2 분리 패턴(120B)을 포함할 수 있다. 몇몇 실시예에서, 차광 영역(OB)의 제2 분리 패턴(120B)은 컨택 트렌치(140t, 350t)와 중첩되지 않을 수 있다. 예를 들어, 컨택 트렌치(140t, 350t)와 중첩되는 제1 분리 패턴(120F)의 영역에서, 제2 분리 패턴(120B)은 제1 분리 패턴(120F) 상에 배치되지 않을 수 있다.
이어서, 도 21 내지 도 24를 이용하여 상술한 단계가 수행될 수 있다. 이에 따라, 도 8 및 도 9를 이용하여 상술한 이미지 센서가 제조될 수 있다.
도 26 내지 도 28은 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 참고적으로, 도 26은 도 20 이후의 단계를 설명하기 위한 도면이다. 설명의 편의를 위해, 도 1 내지 도 24를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 26을 참조하면, 패드 영역(PR)의 제1 기판(110) 내에 패드 트렌치(555t)를 형성한다. 패드 트렌치(555t)를 형성하는 것은 도 21을 이용하여 상술한 것과 유사하므로, 이하에서 자세한 설명은 생략한다.
몇몇 실시예에서, 차광 영역(OB)의 제1 기판(110) 내에 제1 서브 트렌치(140t)를 형성하는 것은 생략될 수 있다.
도 27을 참조하면, 제1 기판(110)의 제1 면(110a) 상에 표면 절연막(140)을 형성한다. 표면 절연막(140)을 형성하는 것은 도 22를 이용하여 상술한 것과 유사하므로, 이하에서 자세한 설명은 생략한다.
도 28을 참조하면, 차광 영역(OB)의 제1 기판(110) 내에 제2 서브 트렌치(350t)를 형성한다.
제2 서브 트렌치(350t)는 제1 기판(110)의 제1 면(110a)으로부터 연장되어 제1 분리 패턴(120F)을 노출시킬 수 있다. 제2 서브 트렌치(350t)의 제4 깊이(예를 들어, 도 11의 D22)는 제2 분리 패턴(120B)의 제2 깊이(예를 들어, 도 11의 D12)와 같거나 그보다 클 수 있다. 몇몇 실시예에서, 제2 서브 트렌치(350t)는 상대적으로 큰 폭으로 형성될 수 있다.
몇몇 실시예에서, 연결 영역(CR)의 제1 기판(110) 내에 제1 연결 트렌치(455t)가 형성될 수 있다. 몇몇 실시예에서, 패드 영역(PR)의 제1 기판(110) 내에 제2 연결 트렌치(550t)가 형성될 수 있다. 제1 연결 트렌치(455t) 및 제2 연결 트렌치(550t)를 형성하는 것은 도 23을 이용하여 상술한 것과 유사하므로, 이하에서 자세한 설명은 생략한다.
이어서, 도 24를 이용하여 상술한 단계가 수행될 수 있다. 이에 따라, 도 10 및 도 11을 이용하여 상술한 이미지 센서가 제조될 수 있다.
도 29 및 도 30은 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 참고적으로, 도 29는 도 17 이후의 단계를 설명하기 위한 도면이다. 설명의 편의를 위해, 도 1 내지 도 24를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 29를 참조하면, 제1 기판(110) 내에 제1 절연 패턴(105) 및 제1 분리 패턴(120F)을 형성한다.
몇몇 실시예에서, 차광 영역(OB)의 제1 분리 패턴(120F)은 수광 영역(APS)의 제1 분리 패턴(120F)보다 깊게 형성될 수 있다. 예를 들어, 수광 영역(APS)의 제1 분리 패턴(120F)은 제1 기판(110)의 제2 면(110b)으로부터 제1 깊이(D11)로 형성될 수 있다. 차광 영역(OB)의 제1 분리 패턴(120F)은 제1 기판(110)의 제2 면(110b)으로부터 제5 깊이(D13)로 형성될 수 있다. 이 때, 제5 깊이(D13)는 제1 깊이(D11)보다 클 수 있다.
이는, 차광 영역(OB)의 제1 분리 패턴(120F)이 수광 영역(APS)의 제1 분리 패턴(120F)보다 큰 폭으로 형성됨에 기인할 수 있다. 예를 들어, 수광 영역(APS)의 제1 분리 패턴(120F)은 제3 폭(W21)으로 형성될 수 있고, 차광 영역(OB)의 제1 분리 패턴(120F)은 제4 폭(W22)으로 형성될 수 있다. 이 때, 제4 폭(W22)은 제3 폭(W21)보다 클 수 있다.
이어서, 도 19 및 도 20을 이용하여 상술한 단계가 수행될 수 있다.
이어서, 도 30을 참조하면, 패드 영역(PR)의 제1 기판(110) 내에 패드 트렌치(555t)를 형성한다. 패드 트렌치(555t)를 형성하는 것은 도 21을 이용하여 상술한 것과 유사하므로, 이하에서 자세한 설명은 생략한다.
몇몇 실시예에서, 차광 영역(OB)의 제1 기판(110) 내에 제1 서브 트렌치(140t)를 형성하는 것은 생략될 수 있다.
이어서, 도 27 및 도 28을 이용하여 상술한 단계가 수행될 수 있다. 이어서, 도 24를 이용하여 상술한 단계가 수행될 수 있다. 이에 따라, 도 12 및 도 13을 이용하여 상술한 이미지 센서가 제조될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 제1 기판 120: 픽셀 분리 패턴
120F: 제1 분리 패턴 120B: 제2 분리 패턴
130: 배선간 절연막 132: 제1 배선들
140: 표면 절연막 140t, 350t: 컨택 트렌치
150: 도전 패턴 160: 저굴절률 패턴
165: 제1 보호막 170: 컬러 필터
170C: 차광 필터 180: 마이크로 렌즈
185: 제2 보호막 350: 컨택막
355: 컨택 패턴 380: 평탄화막
PX1~PX6: 액티브 픽셀 DX1~DX6: 블랙 픽셀

Claims (10)

  1. 수광 영역 및 상기 수광 영역 주변의 차광 영역을 포함하는 이미지 센서로,
    광이 입사되는 제1 면 및 상기 제1 면과 반대되는 제2 면을 포함하는 기판;
    상기 수광 영역 및 상기 차광 영역의 상기 기판 내에, 상기 제2 면으로부터 연장되어 복수의 단위 픽셀들을 정의하는 제1 분리 패턴;
    상기 수광 영역의 상기 기판 내에, 상기 제1 면으로부터 연장되며 상기 제1 분리 패턴과 중첩되는 제2 분리 패턴; 및
    상기 차광 영역의 상기 기판 내에, 상기 제1 분리 패턴과 접속되는 컨택막을 포함하되,
    상기 차광 영역의 상기 기판은 상기 제1 면으로부터 연장되어 상기 제1 분리 패턴을 노출시키는 컨택 트렌치를 포함하고,
    상기 컨택막은 상기 컨택 트렌치의 적어도 일부를 채우는 이미지 센서.
  2. 제 1항에 있어서,
    상기 제1 분리 패턴의 폭은 상기 기판의 상기 제2 면으로부터 멀어짐에 따라 감소하고,
    상기 제2 분리 패턴의 폭은 상기 기판의 상기 제1 면으로부터 멀어짐에 따라 감소하는 이미지 센서.
  3. 제 1항에 있어서,
    상기 수광 영역 및 상기 차광 영역의 상기 기판은 상기 제2 면으로부터 연장되는 제1 분리 트렌치를 포함하고,
    상기 제1 분리 패턴은, 상기 제1 분리 트렌치의 측면을 따라 연장되며 절연 물질을 포함하는 스페이서막과, 상기 스페이서막 상에 상기 제1 분리 트렌치의 적어도 일부를 채우며 도전 물질을 포함하는 필링막을 포함하고,
    상기 컨택막은 상기 필링막과 전기적으로 접속되는 이미지 센서.
  4. 제 3항에 있어서,
    상기 수광 영역의 상기 기판은 상기 제1 면으로부터 연장되어 상기 제1 분리 패턴을 노출시키는 제2 분리 트렌치를 더 포함하고,
    상기 제2 분리 패턴은 상기 제2 분리 트렌치를 채우며 절연 물질을 포함하는 이미지 센서.
  5. 제 1항에 있어서,
    상기 컨택 트렌치는, 상기 제1 면으로부터 연장되는 제1 서브 트렌치와, 상기 제1 서브 트렌치의 하면으로부터 연장되어 상기 제1 분리 패턴을 노출시키는 제2 서브 트렌치를 포함하는 이미지 센서.
  6. 제 5항에 있어서,
    상기 제1 면 및 상기 제1 서브 트렌치를 따라 연장되는 표면 절연막을 더 포함하되,
    상기 컨택막은 상기 표면 절연막 및 상기 제2 서브 트렌치를 따라 연장되는 이미지 센서.
  7. 제 1항에 있어서,
    상기 제2 면을 기준으로, 상기 차광 영역의 상기 제1 분리 패턴이 형성되는 제1 깊이는 상기 수광 영역의 상기 제1 분리 패턴이 형성되는 제2 깊이보다 큰 이미지 센서.
  8. 수광 영역 및 상기 수광 영역 주변의 차광 영역을 포함하는 이미지 센서로,
    광이 입사되는 제1 면 및 상기 제1 면과 반대되는 제2 면을 포함하는 기판;
    상기 수광 영역 및 상기 차광 영역의 상기 기판 내에, 상기 제2 면으로부터 연장되 복수의 단위 픽셀들을 정의하되, 상기 제1 면으로부터 이격되는 제1 분리 패턴;
    상기 차광 영역의 상기 기판 내에, 상기 제1 면으로부터 연장되는 제1 서브 트렌치;
    상기 제1 서브 트렌치를 따라 연장되는 표면 절연막;
    상기 제1 서브 트렌치 및 상기 표면 절연막 내에, 상기 제1 분리 패턴을 노출시키는 제2 서브 트렌치;
    상기 표면 절연막 상에, 상기 제1 서브 트렌치 및 상기 제2 서브 트렌치를 따라 연장되어 상기 제1 분리 패턴과 접촉하는 컨택막을 포함하는 이미지 센서.
  9. 제 8항에 있어서,
    상기 수광 영역 및 상기 차광 영역의 상기 기판은 상기 제2 면으로부터 연장되는 제1 분리 트렌치를 포함하고,
    상기 제1 분리 패턴은, 상기 제1 분리 트렌치의 측면을 따라 연장되며 절연 물질을 포함하는 스페이서막과, 상기 스페이서막 상에 상기 제1 분리 트렌치의 적어도 일부를 채우며 도전 물질을 포함하는 필링막을 포함하고,
    상기 컨택막은 상기 필링막과 전기적으로 접속되어, 상기 필링막에 그라운드 전압 또는 마이너스 전압을 인가하는 이미지 센서.
  10. 수광 영역, 상기 수광 영역 주변의 차광 영역, 및 상기 수광 영역 주변의 패드 영역을 포함하는 이미지 센서로,
    광이 입사되는 제1 면 및 상기 제1 면과 반대되는 제2 면을 포함하는 제1 기판;
    상기 수광 영역 및 상기 차광 영역의 상기 제1 기판 내에, 상기 제2 면으로부터 연장되어 복수의 단위 픽셀들을 정의하는 제1 분리 패턴;
    상기 수광 영역의 상기 제1 기판 내에, 상기 제1 면으로부터 연장되며 상기 제1 분리 패턴과 중첩되는 제2 분리 패턴;
    상기 제1 기판의 상기 제1 면 상에, 상기 복수의 단위 픽셀들에 대응되는 복수의 마이크로 렌즈들;
    상기 제1 기판의 상기 제2 면 상에, 제1 배선간 절연막 및 상기 제1 배선간 절연막 내의 제1 배선을 포함하는 제1 배선 구조체;
    상기 차광 영역의 상기 제1 기판 내에, 상기 제1 면으로부터 연장되어 상기 제1 분리 패턴과 전기적으로 접속되는 컨택막; 및
    상기 패드 영역의 상기 제1 기판 상에, 상기 제1 면으로부터 노출되는 패드 패턴을 포함하는 이미지 센서.
KR1020200110963A 2020-09-01 2020-09-01 이미지 센서 및 그 제조 방법 KR20220029072A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200110963A KR20220029072A (ko) 2020-09-01 2020-09-01 이미지 센서 및 그 제조 방법
US17/342,173 US11810937B2 (en) 2020-09-01 2021-06-08 Image sensor and method for fabricating the same
CN202110988699.7A CN114122033A (zh) 2020-09-01 2021-08-26 图像传感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200110963A KR20220029072A (ko) 2020-09-01 2020-09-01 이미지 센서 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220029072A true KR20220029072A (ko) 2022-03-08

Family

ID=80357434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200110963A KR20220029072A (ko) 2020-09-01 2020-09-01 이미지 센서 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11810937B2 (ko)
KR (1) KR20220029072A (ko)
CN (1) CN114122033A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076569A (ja) * 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
KR102268714B1 (ko) 2014-06-23 2021-06-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102367384B1 (ko) * 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
KR20170019542A (ko) 2015-08-11 2017-02-22 삼성전자주식회사 자동 초점 이미지 센서
KR102545170B1 (ko) 2015-12-09 2023-06-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
US9806117B2 (en) 2016-03-15 2017-10-31 Omnivision Technologies, Inc. Biased deep trench isolation
US9923009B1 (en) 2016-11-03 2018-03-20 Omnivision Technologies, Inc. Image sensor with hybrid deep trench isolation
KR102549541B1 (ko) 2017-01-11 2023-06-29 삼성전자주식회사 이미지 센서
KR102411698B1 (ko) * 2017-11-13 2022-06-22 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR102653348B1 (ko) 2018-10-12 2024-04-03 삼성전자주식회사 이미지 센서

Also Published As

Publication number Publication date
CN114122033A (zh) 2022-03-01
US20220068981A1 (en) 2022-03-03
US11810937B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
US20210327930A1 (en) Image sensor and method for fabricating the same
US20220123032A1 (en) Image sensor
US11996420B2 (en) Image sensor comprising a grid pattern and a conductive pattern
KR20220063996A (ko) 이미지 센서 및 그 제조 방법
KR20220029072A (ko) 이미지 센서 및 그 제조 방법
US20230057857A1 (en) Image sensor including a light blocking film
KR20210022306A (ko) 이미지 센서 및 그 제조 방법
US11929381B2 (en) Image sensor and a method of fabricating the same
US20220375983A1 (en) Image sensor
US20220139993A1 (en) Image sensor and image processing device including the same
US20220216257A1 (en) Image sensor
US20230275041A1 (en) Image sensor
US11791362B2 (en) Image sensor and method of fabricating the same
US20220190017A1 (en) Image sensor with varying grid width
US20220352216A1 (en) Image sensor
US20220238569A1 (en) Image sensor
US20220344384A1 (en) Image sensor
US20230378206A1 (en) Image sensor
US20240038809A1 (en) Image sensors
KR20230150556A (ko) 이미지 센서 및 그의 제조 방법
KR20230160705A (ko) 이미지 센서
KR20230167559A (ko) 이미지 센서