KR20220016337A - Double-side mounted type semiconductor package and manufacturing method thereof - Google Patents

Double-side mounted type semiconductor package and manufacturing method thereof Download PDF

Info

Publication number
KR20220016337A
KR20220016337A KR1020200095231A KR20200095231A KR20220016337A KR 20220016337 A KR20220016337 A KR 20220016337A KR 1020200095231 A KR1020200095231 A KR 1020200095231A KR 20200095231 A KR20200095231 A KR 20200095231A KR 20220016337 A KR20220016337 A KR 20220016337A
Authority
KR
South Korea
Prior art keywords
double
cavity
semiconductor device
device package
manufacturing
Prior art date
Application number
KR1020200095231A
Other languages
Korean (ko)
Inventor
이종구
김광건
정우정
김창덕
Original Assignee
(주)와이솔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)와이솔 filed Critical (주)와이솔
Priority to KR1020200095231A priority Critical patent/KR20220016337A/en
Publication of KR20220016337A publication Critical patent/KR20220016337A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Abstract

According to one embodiment of the present invention, a manufacturing method of a double-side mounting semiconductor device package comprises: a step of preparing a base substrate (100) by building up a plurality of insulation pattern layers on both sides of a separation core (110); a step of affixing an RCC layer to both vertical sides of the base substrate (100); a step of forming a cavity (300) by etching the RCC layer (200); a step of mounting an IC chip on the cavity (300); and a step of filling the cavity (300) with an epoxy resin (700). According to another embodiment of the present invention, a double-side mounting semiconductor device package comprises: a base substrate (100) including a prescribed circuit pattern on each layer, and having a plurality of insulation layers (120) stacked thereon and electrically connected to the layers through a plurality of vias (400); a plurality of first electronic devices (600) mounted on one side of the base substrate (100); a cavity (300) formed on the other side of the base substrate (100); and a plurality of second electronic devices (610) mounted on the cavity (300). According to the present invention, a double-side mounting semiconductor device package with a reduced overall package area and a manufacturing method of a double-side mounting semiconductor device package which is markedly favorable in mass production can be provided.

Description

양면 실장 반도체 소자 패키지 및 제조 방법{Double-side mounted type semiconductor package and manufacturing method thereof}Double-side mounted type semiconductor package and manufacturing method thereof

본 발명은 양면 실장 반도체 소자 패키지 및 제조 방법에 관한 것이다. 보다 자세하게는, 종래 기판의 한쪽 면에만 실장되던 반도체 소자들 중의 일부를 기판의 다른 쪽 면에도 실장할 수 있도록 한 새로운 패키지 구조와 패키지 제조 방법에 관한 것이다.The present invention relates to a double-sided mounted semiconductor device package and a manufacturing method. More particularly, it relates to a new package structure and a method for manufacturing a package in which some of the semiconductor devices, which were mounted on only one surface of a conventional substrate, can also be mounted on the other surface of the substrate.

최근 스마트폰 등 소형 전자기기를 중심으로 소형, 고밀도 실장에 대한 요구가 커짐으로써 반도체 집적회로(IC)와 같은 전자소자들에 대한 표면 실장 기술이 눈부신 발전을 거듭해 왔다.Recently, as the demand for compact and high-density mounting centering on small electronic devices such as smartphones has increased, surface mounting technology for electronic devices such as semiconductor integrated circuits (ICs) has been remarkably developed.

칩 단위 패키징 대신 웨이퍼 레벨 패키징이 도입되어 패키징 두께를 현저히 감소시켰고, 인쇄회로기판에서도 적층형 기판이 도입되었으며, 다양한 재료, 장비와 다양한 공정 기술 등이 개발되고 있다.Wafer level packaging has been introduced instead of chip unit packaging to significantly reduce the packaging thickness, and laminated substrates have been introduced in printed circuit boards, and various materials, equipment, and various process technologies are being developed.

과거에는 복수개의 전자소자를 수용하여 소정의 기능을 담당하는 모듈을 제조함에, PCB의 한 쪽 면에만 전자소자를 배치하는 것이 보통이었다.In the past, in manufacturing a module that accommodates a plurality of electronic devices and performs a predetermined function, it was common to arrange the electronic devices on only one side of the PCB.

도 7은 종래의 반도체 소자 패키지의 한 예로서, 베이스 기판(1)의 한 쪽 면에만 복수개의 전자소자들(2)이 실장된 상태를 보여주고 있다.7 shows an example of a conventional semiconductor device package, in which a plurality of electronic devices 2 are mounted on only one surface of the base substrate 1 .

도 7과 같은 패키지는 기판의 한쪽 면만을 이용함으로써 현재 상태에서 패키지 크기를 더 줄이는 것은 현실적으로 매우 어렵다. Since the package shown in FIG. 7 uses only one side of the substrate, it is practically very difficult to further reduce the size of the package in the current state.

도 7과 같은 단면 패키지의 한계를 넘어서기 위해, 최근에는 기판의 양쪽 면 모두에 전자 소자를 배치한 양면 실장 모듈이 제조되기도 한다.In order to overcome the limitation of the single-sided package as shown in FIG. 7 , a double-sided mounting module in which electronic devices are disposed on both sides of a substrate is recently manufactured.

그러나 종래의 양면 실장 모듈 제조 기술은 전자소자 실장을 위한 기판과 전자소자 실장 과정이 효율적으로 연계되지 못하거나, 제조 과정에서도 공정 상의 효율을 충분히 갖지 못하는 것이어서, 제조 원가가 높아지고 제조 기간이 길어지며, 양산에도 불리한 문제점이 있었다.However, in the conventional double-sided mounting module manufacturing technology, the substrate for electronic device mounting and the electronic device mounting process are not efficiently linked or have insufficient process efficiency in the manufacturing process, so the manufacturing cost increases and the manufacturing period becomes long, There were also disadvantages in mass production.

이에 본 발명은 기판 제조와 전자소자 실장 구조가 처음부터 연계되고, 제조 공정 상의 대칭적 효율성을 부가하여 양산에 유리하고, 제조 원가를 현저히 낮출 수 있는 새로운 구조의 양면 실장 반도체 소자 패키지와 그 제조 방법을 제안하고자 한다.Accordingly, the present invention relates to a double-sided mounting semiconductor device package having a new structure that is advantageous for mass production by adding symmetrical efficiency in the manufacturing process, and significantly lowering the manufacturing cost, in which the substrate manufacturing and the electronic device mounting structure are linked from the beginning, and a manufacturing method thereof would like to propose

한국공개특허공보 10-2015-0028534 호(2015.03.16)Korean Patent Publication No. 10-2015-0028534 (2015.03.16)

본 발명은 양면 실장에 의해 전체 패키지 면적을 줄일 수 있는 양면 실장 반도체 소자 패키지 및 제조 방법을 제공하기 위한 것이다.An object of the present invention is to provide a double-sided mounted semiconductor device package and a manufacturing method capable of reducing an overall package area by double-sided mounting.

본 발명은 또한, 매우 효율적인 제조 공정을 갖는 양면 실장 반도체 소자 패키지 및 제조 방법을 제공하기 위한 것이다.Another object of the present invention is to provide a double-sided mounted semiconductor device package and a manufacturing method having a very efficient manufacturing process.

본 발명은 또한, 양산에 현저히 유리한 양면 실장 반도체 소자 패키지 및 제조 방법을 제공하기 위한 것이다.Another object of the present invention is to provide a double-sided mounted semiconductor device package and a manufacturing method that are significantly advantageous for mass production.

본 발명은 또한, 제조 후 견고한 양면 실장 상태를 갖는 양면 실장 반도체 소자 패키지 및 제조 방법을 제공하기 위한 것이다.Another object of the present invention is to provide a double-sided mounted semiconductor device package and a manufacturing method having a robust double-sided mounting state after manufacturing.

본 발명은 또한, 제조 과정의 재료비를 절감할 수 있는 양면 실장 반도체 소자 패키지 및 제조 방법을 제공하기 위한 것이다.Another object of the present invention is to provide a double-sided mounted semiconductor device package and a manufacturing method capable of reducing the material cost of the manufacturing process.

본 발명은 또한, 범프의 크기를 줄인 양면 실장 반도체 소자 패키지 및 제조 방법을 제공하기 위한 것이다.Another object of the present invention is to provide a double-sided mounted semiconductor device package having a reduced size of bumps and a manufacturing method thereof.

본 발명은 또한, 안정적인 비아 충전이 가능한 양면 실장 반도체 소자 패키지 및 제조 방법을 제공하기 위한 것이다.Another object of the present invention is to provide a double-sided mounted semiconductor device package capable of stably filling vias and a manufacturing method thereof.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

본 발명의 일 실시 예에 따른 양면 실장 반도체 소자 패키지 제조 방법은, 분리 코어(110)의 양면으로 복수 절연 패턴층을 빌드업 하여 베이스 기판(100)을 준비하는 단계와, 상기 베이스 기판(100)의 상하 양면에 RCC층(200)을 접착하는 단계와, 상기 RCC 층(200)을 에칭하여 캐버티(300)를 형성하는 단계와, 상기 캐버티(300)에 IC 칩을 실장하는 단계 및 상기 캐버티(300)를 에폭시 수지(700)로 충전하는 단계를 포함한다.The method for manufacturing a double-sided mounting semiconductor device package according to an embodiment of the present invention includes the steps of preparing a base substrate 100 by building up a plurality of insulating pattern layers on both surfaces of a separation core 110 , and the base substrate 100 . adhering the RCC layer 200 to the upper and lower surfaces of the and filling the cavity 300 with an epoxy resin 700 .

본 발명의 다른 실시 예에 따른 양면 실장 반도체 소자 패키지는, 각 층마다 소정의 회로 패턴을 포함하고, 각 층이 복수개의 비아(400)를 통해 전기적으로 연결되는 복수개의 절연층(120)이 적층되어 있는 베이스 기판(100)과, 상기 베이스 기판(100)의 일면에 실장된 복수개의 제1 전자소자들(600)과, 상기 베이스 기판(100)의 타면에 형성된 캐버티(300) 및 상기 캐버티(300)에 실장되는 복수개의 제2 전자소자들(610)을 포함한다. In a double-sided mounted semiconductor device package according to another embodiment of the present invention, a plurality of insulating layers 120 each including a predetermined circuit pattern for each layer and each layer is electrically connected through a plurality of vias 400 are stacked. The base substrate 100 is formed, a plurality of first electronic devices 600 mounted on one surface of the base substrate 100 , and a cavity 300 and the cavity formed on the other surface of the base substrate 100 . A plurality of second electronic devices 610 mounted on the vertices 300 are included.

모든 실시예에서, 상기 캐버티(300)를 형성하는 단계 이후, 상기 RCC 층(200)에 비아(400)를 형성하는 단계를 더 포함할 수 있다.In all embodiments, after forming the cavity 300 , the method may further include forming a via 400 in the RCC layer 200 .

모든 실시예에서, 상기 비아(400)를 충전하는 단계를 더 포함할 수 있다.In all embodiments, the method may further include filling the via 400 .

모든 실시예에서, 상기 비아(400) 충전 후 분리 코어(110)를 제거하여 2개의 기판으로 분리하는 단계를 더 포함할 수 있다.In all embodiments, the method may further include separating the separation core 110 into two substrates by removing the separation core 110 after filling the via 400 .

모든 실시예에서, 상기 2개의 기판으로 분리된 각 기판의 양면에 보호층(500)을 도포하는 단계를 더 포함할 수 있다.In all embodiments, the method may further include applying a protective layer 500 on both surfaces of each of the substrates separated into the two substrates.

모든 실시예에서, 상기 복수의 절연 패턴층들은 상기 베이스 기판(100) 내에서 복수개의 비아(400)를 통해 서로 전기적으로 연결될 수 있다.In all embodiments, the plurality of insulating pattern layers may be electrically connected to each other through a plurality of vias 400 in the base substrate 100 .

모든 실시예에서, 상기 RCC층(200)의 접착은 가열 가압의 라미네이팅으로 이루어질 수 있다.In all embodiments, the bonding of the RCC layer 200 may be performed by heating and pressing lamination.

모든 실시예에서, 상기 상하 RCC 층(200)의 두께는 동일할 수 있다.In all embodiments, the upper and lower RCC layers 200 may have the same thickness.

모든 실시예에서, 상기 캐버티(300)는 캐버티 내의 IC칩이 완전히 잠기도록 충전될 수 있다.In all embodiments, the cavity 300 may be filled to completely submerge the IC chip in the cavity.

모든 실시예에서, 상기 캐버티(300) 내에 실장되는 전자소자의 범프 크기는 상기 캐버티(300)가 형성되지 않은 타면에 실장되는 전자소자의 범프 크기보다 작을 수 있다.In all embodiments, the bump size of the electronic device mounted in the cavity 300 may be smaller than the bump size of the electronic device mounted on the other surface on which the cavity 300 is not formed.

모든 실시예에서, 상기 캐버티(300)에는 기판의 행과 열의 위치를 확인하기 위한 어레이 넘버가 표시될 수 있다.In all embodiments, an array number for identifying the positions of rows and columns of the substrate may be displayed on the cavity 300 .

선택적 실시예에서, 상기 모든 단계는 상기 분리 코어(110)를 중심으로 상하 대칭으로 동시에 진행될 수 있다.In an optional embodiment, all of the steps may be performed simultaneously in a vertical symmetrical manner with respect to the separation core 110 .

본 발명에 의하면, 양면 실장에 의해 반도체 소자 패키지의 면적을 줄일 수 있다.According to the present invention, the area of the semiconductor device package can be reduced by double-sided mounting.

또한, 양면 실장 반도체 소자 패키지의 제조 공정을 효율화할 수 있어 제조 원가가 낮고 양산에 유리하다.In addition, since the manufacturing process of the double-sided mounting semiconductor device package can be improved, the manufacturing cost is low and it is advantageous for mass production.

또한, 반도체 소자 패키지 제조 후 견고한 양면 실장 상태를 갖는다.In addition, it has a strong double-sided mounting state after manufacturing the semiconductor device package.

또한, 반도체 소자 패키지 제조 과정의 재료비를 절감할 수 있다.In addition, it is possible to reduce the material cost of the semiconductor device package manufacturing process.

또한, 캐버티 내에 실장되는 전자소자의 범프의 크기를 줄일 수 있고, 그에 따라 전자소자의 전체 사이즈를 더 작게 구현하는 것이 가능해진다. In addition, the size of the bump of the electronic device mounted in the cavity can be reduced, and accordingly, it is possible to realize a smaller overall size of the electronic device.

또한, 반도체 소자 패키지 제조 과정에서 보다 안정적인 비아 충전을 할 수 있다.In addition, more stable via filling can be performed during the semiconductor device package manufacturing process.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해 될 수 있을 것이다.Effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 일 실시 예에 따른 양면 실장 패키지 제조 과정에 따라 변화되는 패키지의 모양을 순서대로 도시한 것이다.
도 2는 본 발명의 일 실시 예에 따른 양면 실장 패키지 제조 방법의 단계들을 흐름도로 도시한 것이다.
도 3은 기판의 양면에 실장된 전자소자들을 도시한 것이다.
도 4는 다양한 범프의 종류를 그 크기와 함께 도시한 것이다.
도 5는 본 발명에 따라 제조된 양면 실장 반도체 소자 패키지에서 bottom side의 캐버티에 전자소자를 실장한 후 에폭시 수지로 충전한 상태를 도시한 것이다.
도 6은 본 발명에 따라 제조된 기판 내에서 위치를 육안으로 확인할 수 있는 기호(문자 또는 숫자)를 삽입한 것을 도시한 것이다.
도 7은 종래의 반도체 소자 패키지의 한 예를 도시한 것이다.1 is a view sequentially illustrating a shape of a package that is changed according to a manufacturing process of a double-sided mounting package according to an embodiment of the present invention.
2 is a flowchart illustrating steps of a method for manufacturing a double-sided mounting package according to an embodiment of the present invention.
3 illustrates electronic devices mounted on both sides of a substrate.
4 shows various types of bumps along with their sizes.
5 is a diagram illustrating a state in which an electronic device is mounted in a cavity on the bottom side in a double-sided mounted semiconductor device package manufactured according to the present invention and then filled with an epoxy resin.
6 is a view showing the insertion of symbols (letters or numbers) that can visually confirm the position in the substrate manufactured according to the present invention.
7 shows an example of a conventional semiconductor device package.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다. 본 발명의 이점과 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 이하에서 기술하는 실시예들은 단지 예시적인 것일 뿐이며, 본 발명의 범위를 기술된 실시예들로만 제한하고자 하는 것은 아니다. 또한, 각 실시예들의 구성 요소들은 다른 언급이나 상호간에 모순이 없는 한 실시예 내에서 또는 실시예 상호 간에 다양한 조합이 가능할 수 있다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Advantages and features of the present invention, and a method for achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the embodiments described below are merely exemplary, and are not intended to limit the scope of the present invention to only the described embodiments. In addition, various combinations of the elements of the embodiments may be possible within or between the embodiments as long as there is no contradiction between them or other mentions.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. 본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.Unless otherwise defined, all terms (including technical and scientific terms) used herein may be used with the meaning commonly understood by those of ordinary skill in the art to which the present invention belongs. In addition, terms defined in a commonly used dictionary are not to be interpreted ideally or excessively unless clearly specifically defined. The terminology used herein is for the purpose of describing the embodiments and is not intended to limit the present invention. In this specification, the singular also includes the plural unless otherwise specified in the phrase.

그리고, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 다른 구성요소들과는 상관없이 이 구성요소를 반드시 포함한다는 의미이지 다른 구성 요소들의 포함 가능성을 배제하고자 하는 것이 아니다.And, when a part "includes" a certain component, this means that this component is necessarily included regardless of other components, and is not intended to exclude the possibility of including other components.

또한, 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 나아가, 명세서 전체에서 신호는 전압이나 전류 등의 전기량을 의미한다.In addition, throughout the specification, when a part is "connected" with another part, it is not only "directly connected" but also "electrically connected" with another element interposed therebetween. include Furthermore, throughout the specification, a signal refers to an amount of electricity such as voltage or current.

또한, 도면에 도시된 순서도들은 본 발명을 실시함에 있어서 가장 바람직한 결과를 얻기 위해 예시적으로 도시한 순서에 불과하며, 다른 단계들이 더 추가되거나 일부 단계들이 삭제될 수 있음은 물론이다.In addition, the flowchart shown in the drawings is merely an exemplary order in order to obtain the most desirable result in carrying out the present invention, and it goes without saying that other steps may be further added or some steps may be deleted.

도 1은 본 발명의 일 실시 예에 따른 양면 실장 패키지 제조 과정에 따라 변화되는 패키지의 모양을 순서대로 도시한 것이고, 도 2는 본 발명의 일 실시 예에 따른 양면 실장 패키지 제조 방법의 단계들을 흐름도로 도시한 것이다.1 is a diagram sequentially illustrating the shape of a package that is changed according to a double-sided mounting package manufacturing process according to an embodiment of the present invention, and FIG. 2 is a flowchart illustrating steps of a double-sided mounting package manufacturing method according to an embodiment of the present invention. is shown as

도 1과 도 2를 참조하여 본 발명에 따른 양면 실장 패키지 제조 방법을 설명한다.A method for manufacturing a double-sided mounting package according to the present invention will be described with reference to FIGS. 1 and 2 .

도 1의 (a)는 본 발명에 따른 양면 실장 패키지를 제조하기 위한 베이스 기판(100)을 도시한 것이다. Figure 1 (a) shows a base substrate 100 for manufacturing a double-sided mounting package according to the present invention.

상기 베이스 기판(100)은 중간의 분리 코어(110)(detach core)를 중심으로 상하 양방향으로 복수개의 절연층(120)들이 빌드업 된 적층 기판이다.The base substrate 100 is a multilayer substrate in which a plurality of insulating layers 120 are built up in both vertical directions around a separation core 110 in the middle.

각 절연층(120) 내에는 배선 패턴과 각 종 수동소자들(저항, 커패시터 등)이 형성되어 있고, 각 층의 배선과 소자들은 복수개의 비아(400)를 통해 서로 전기적으로 연결되어 있다. A wiring pattern and various passive devices (resistors, capacitors, etc.) are formed in each insulating layer 120 , and the wirings and devices of each layer are electrically connected to each other through a plurality of vias 400 .

상기 분리 코어(110)는 베이스 기판(100) 빌드업 과정에서의 지지체 역할을 하는 절연체로서 양면 빌드업 후 최종적으로는 분리되어 제거됨으로써 상하의 빌드업 적층 기판만을 남기게 된다.The separation core 110 is an insulator serving as a support in the build-up process of the base substrate 100 and is finally separated and removed after both-side build-up, leaving only the upper and lower build-up laminated substrates.

상기 베이스 기판(100)의 빌드업(도 2의 단계 S10)은 상기 분리 코어(110)를 중심으로 상하 양면으로 동시에 이뤄지므로, 도 1과 같은 대칭적 구조의 베이스 기판(100)이 얻어진다.Since the build-up of the base substrate 100 (step S10 in FIG. 2 ) is simultaneously performed on both upper and lower surfaces around the separation core 110 , the base substrate 100 having a symmetrical structure as shown in FIG. 1 is obtained.

도 1의 (b)는 상기 베이스 기판(100)의 양면에 RCC(resin coated copper) 재료를 가열 가압하는 라미네이팅으로 RCC(resin coated copper) 층을 형성(도 2의 단계 S20)한 결과를 도시한 것이다. FIG. 1B is a diagram illustrating a result of forming a resin coated copper (RCC) layer (step S20 in FIG. 2 ) by laminating a resin coated copper (RCC) material on both surfaces of the base substrate 100 by heating. will be.

상기 RCC 층(200)은 본 발명에 따른 양면 실장을 위한 캐버티(300)가 형성될 공간을 제공하는 영역이다.The RCC layer 200 is a region providing a space in which the cavity 300 for double-sided mounting according to the present invention is formed.

상기 RCC 층(200)의 형성도 베이스 기판(100)의 상하 면에서 동시에 대칭적으로 이뤄진다.The RCC layer 200 is also formed symmetrically on the upper and lower surfaces of the base substrate 100 at the same time.

도 1의 (c)는 상기 RCC 층(200)을 에칭하여 캐버티(300)를 형성(도 2의 단계 S30)한 결과를 도시한 것이다. 상기 RCC 층(200)의 에칭은 일반적인 습식 및 건식 에칭법들이 이용될 수 있다.FIG. 1C illustrates the result of forming the cavity 300 by etching the RCC layer 200 (step S30 of FIG. 2 ). For the etching of the RCC layer 200, general wet and dry etching methods may be used.

상기 캐버티(300)의 형성 또한 기판의 상하 양면에서 동시에 대칭적으로 이뤄진다.The cavity 300 is also formed symmetrically on both upper and lower surfaces of the substrate at the same time.

도 1의 (d)와 (e)는 상기 캐버티(300)가 형성된 RCC 층(200)에 비아(400)를 형성(도 2의 단계 S40)하고, 그 비아(400)에 전도성 페이스트와 같은 전도성 부재를 충전(도 2의 단계 S50)한 결과를 도시한 것이다. 1(d) and 1(e) show that a via 400 is formed in the RCC layer 200 in which the cavity 300 is formed (step S40 of FIG. 2), and a conductive paste is formed on the via 400. The result of charging the conductive member (step S50 in FIG. 2 ) is shown.

패키지의 제조 후 베이스 기판(100)과, 베이스 기판(100)의 양면에 실장되는 전자소자들(610)(IC 칩들)은 서로 전기적으로 연결되어야 하므로 패키지에 전원을 공급하거나, 접지를 연결하기 위한 패드 및 메인 기판에 연결되는 솔더볼들이 접합되기 위한 패드들이 패키지 표면에 형성되어야 한다. After the package is manufactured, the base substrate 100 and the electronic devices 610 (IC chips) mounted on both sides of the base substrate 100 must be electrically connected to each other, so to supply power to the package or to connect the ground. Pads for bonding the pads and solder balls connected to the main board should be formed on the package surface.

상기 비아(400)는 그와 같은 패키지 표면의 패드에 연결되는 전기적 통로를 위한 것이다.The via 400 is for an electrical path connected to the pad on the surface of such a package.

상기 비아(400)의 형성과 충전 또한 기판의 상하 양면에서 동시에 대칭적으로 이뤄진다.The formation and filling of the via 400 are also simultaneously symmetrically performed on both upper and lower surfaces of the substrate.

도 1의 (f)는 상기 베이스 기판(100) 중앙의 분리 코어(110) 상하의 구조체를 2개의 기판으로 분리(도 2의 단계 S60)한 결과를 도시한 것이다.FIG. 1(f) shows a result of separating the structures above and below the separation core 110 in the center of the base substrate 100 into two substrates (step S60 of FIG. 2).

이전 단계까지 베이스 기판(100)을 중심으로 상하 대칭 공정을 진행하여 캐버티(300)와 비아(400)를 형성함으로써 양면 실장을 위한 캐버티(300)를 갖는 기판이 완성되었고, 이제 캐버티(300) 내에 전자소자를 실장할 수 있는 최종적인 개별 기판을 얻기 위해 상하 대칭인 기판을 2개의 기판으로 분리한 것이다.By performing a vertical symmetric process around the base substrate 100 until the previous step to form the cavity 300 and the via 400, the substrate having the cavity 300 for double-sided mounting was completed, and now the cavity ( 300) in order to obtain a final individual substrate on which electronic devices can be mounted, a vertical symmetrical substrate is separated into two substrates.

도 1의 (g)는 상기 캐버티(300)를 갖는 분리된 각 기판의 양면에 보호층(500)을 도포(도 2의 단계 S70)한 결과를 도시한 것이다.Figure 1 (g) shows the result of applying the protective layer 500 (step S70 in Figure 2) on both surfaces of each separated substrate having the cavity 300.

각 기판은 전자소자가 연결되기 위한 전극 영역을 제외한 나머지 표면에 보호층(500)이 도포된다. 상기 보호층(500)은 이후의 전자소자 연결을 위한 솔더링 공정으로부터 기판을 보호하기 위한 것이다.A protective layer 500 is applied to each substrate except for an electrode region to which an electronic device is connected. The protective layer 500 is for protecting the substrate from a soldering process for subsequent electronic device connection.

상기 보호층(500)의 재료는 솔더 레지스트(SR, solder resist)일 수 있다.The material of the protective layer 500 may be a solder resist (SR).

이후, 상기 기판의 캐버티(300) 내에는 전자소자들(610)이 실장될 수 있다. 기판의 양면 중 캐버티(300)가 형성된 일면(이하, bottom side라 함)의 반대쪽 타면(이하, top side라 함)에도 전자소자들(610)이 실장되는 것은 당연한 것이다. 반대쪽 top side에는 종래 단면 실장에서의 대부분의 전자소자들(610)이 배치되어야 하므로, 상기 캐버티(300) 내에 실장되는 전자소자들(610)의 수에 비해 훨씬 더 많은 전자소자들(600)이 실장된다. Thereafter, electronic devices 610 may be mounted in the cavity 300 of the substrate. It goes without saying that the electronic devices 610 are also mounted on the other surface (hereinafter, referred to as a top side) opposite to one side (hereinafter referred to as a bottom side) on which the cavity 300 is formed among both surfaces of the substrate. Since most of the electronic devices 610 in the conventional single-sided mounting must be disposed on the opposite top side, much more electronic devices 600 than the number of electronic devices 610 mounted in the cavity 300 This is mounted

도 3은 본 발명의 양면 실장 패키지 제조 방법에 따라 제조된 패키지 모듈을 도시한 것이다. 3 illustrates a package module manufactured according to the method for manufacturing a double-sided mounting package of the present invention.

도 3은 기판의 양면에 실장된 전자소자들(600, 610)을 도시한 것으로서, (a)는 캐버티(300)가 형성되지 않은 면(top side)의 실장 상태, (b)는 캐버티(300)가 형성된 면(bottom side)에서 캐버티(300) 내에 전자소자들(610)이 실장된 상태, (c)는 기판의 양면에 실장된 상태를 도시한 단면도이다. 3 shows electronic devices 600 and 610 mounted on both sides of a substrate, (a) is a mounted state of the top side where the cavity 300 is not formed, (b) is a cavity (C) is a cross-sectional view illustrating a state in which the electronic devices 610 are mounted in the cavity 300 on the bottom side where 300 is formed, and (c) is mounted on both sides of the substrate.

도 3의 (a)는 편의상 단면에만 실장된 종래의 패키지인 도 7과 같은 그림을 사용하고 있지만, 이렇게 한쪽 면(top side)에만 실장되던 전자소자들 중 일부를 도 3의 (b)와 같이 캐버티(300)를 형성한 타면(bottom side)으로 옮겨 실장함으로써 패키지 전체의 면적을 더 줄일 수 있게 된다. Figure 3 (a) uses the same figure as in Figure 7, which is a conventional package mounted only on one side for convenience, but some of the electronic devices mounted on only one side (top side) are shown in Figure 3 (b). By moving to the bottom side where the cavity 300 is formed and mounting it, the overall area of the package can be further reduced.

종래 모듈의 크기가 40x30mm 정도였다면 본 발명에 따른 패키지는 32x31mm 정도로 줄어들어 약 18% 정도의 감소 효과를 얻을 수 있다. 그에 따라 패키지 모듈의 소형화가 가능해진다.If the size of the conventional module was about 40x30mm, the package according to the present invention is reduced to about 32x31mm, so that a reduction effect of about 18% can be obtained. Accordingly, it is possible to miniaturize the package module.

도 3의 (c)는 기판의 양면이 모두 나타나도록 본 발명에 따라 제조된 패키지의 단면을 도시한 단면도이다. Figure 3 (c) is a cross-sectional view showing a cross-section of the package manufactured according to the present invention so that both surfaces of the substrate are shown.

도 3의 (c)에서 단면도 상 위쪽이 캐버티(300)가 형성된 면(bottom side)이고, 아래 쪽이 캐버티(300)가 형성되지 않은 면(top side)이다.In FIG. 3(c) , in the cross-sectional view, the upper side is the side where the cavity 300 is formed (bottom side), and the lower side is the side where the cavity 300 is not formed (top side).

앞서 도 1과 도 2를 참조하여 설명한 과정을 거쳐 제조된 베이스 기판(100)과 그 기판의 일면(bottom side)에 형성된 캐버티(300) 내에 전자소자가 실장되어 있는 것을 볼 수 있다. It can be seen that the electronic device is mounted in the base substrate 100 manufactured through the process described above with reference to FIGS. 1 and 2 and the cavity 300 formed on the bottom side of the substrate.

도 3의 (c)에서 캐버티(300) 내에 실장되는 전자소자와 기판의 전극을 연결하는 범프(620)와 캐버티(300)가 형성되지 않은 기판 면의 전극과 전자소자를 연결하는 범프(630)의 크기가 다른 것을 볼 수 있다. In (c) of FIG. 3 , a bump 620 connecting the electronic device mounted in the cavity 300 and an electrode of the substrate, and a bump connecting the electrode and the electronic device on the surface of the substrate where the cavity 300 is not formed ( 630) can be seen that the size is different.

종래 top side에만 전자소자들을 배치하는 표면 실장(SMT)을 진행하는 경우에는 전자소자(IC)들과 기타 부품을 일괄 프린팅하여 솔더 범프를 구현하므로 전체 범프들이 평균 90um 정도의 크기(직경)로 모두 동일하게 형성된다.In the case of surface mounting (SMT) in which electronic devices are placed only on the top side in the prior art, solder bumps are realized by collectively printing electronic devices (ICs) and other parts, so that all bumps are on average about 90um in size (diameter). formed in the same way

그러나 본 발명에서와 같이 기판의 반대면(bottom side)에 일부 전자소자들(610)을 따로 실장할 경우에는, top side 실장과는 별도의 공정으로 진행할 수 있으므로, 평균 40um 정도로 top side의 범프보다 크기가 훨씬 작은 Cu Pillar를 Flux Dipping하여 탑재할 수 있다.However, as in the present invention, when some electronic devices 610 are separately mounted on the bottom side of the substrate, a separate process from the top side mounting can be performed, so the average is about 40 μm higher than the bump on the top side. Cu pillars, which are much smaller in size, can be mounted by flux dipping.

이렇게 더 작은 크기의 범프를 사용하게 되면, 범프 자체의 크기로도 공간상의 유리함이 있지만, 아울러 범프와 범프 사이의 피치도 더 좁은 간격으로 할 수 있어서, 범프 자체의 크기와 피치 모두에 의한 공간 상의 유리함은 훨씬 더 커지게 된다. When a bump with a smaller size is used, there is an advantage in space even with the size of the bump itself, but also the pitch between the bumps can be made narrower, so The advantage becomes even greater.

도 4는 다양한 범프의 종류를 그 크기와 함께 도시한 것이다. 4 shows various types of bumps along with their sizes.

본 발명의 전자소자 실장에서 top side에 사용되는 범프(630)는 2번째의 FC fine-pitch 범프이고, bottom side에 사용되는 범프(620)는 4번째의 Cu pillar 범프로서 그 크기에 큰 차이를 갖는 것을 볼 수 있다.In the electronic device mounting of the present invention, the bump 630 used for the top side is the second FC fine-pitch bump, and the bump 620 used for the bottom side is the fourth Cu pillar bump, which shows a large difference in size. you can see what you have

도 5는 본 발명에 따라 제조된 양면 실장 반도체 소자 패키지에서 bottom side의 캐버티(300)에 전자소자를 실장한 후 에폭시 수지(700)로 충전한 상태를 도시한 것이다.FIG. 5 shows a state in which an electronic device is mounted in the cavity 300 of the bottom side in the double-sided mounted semiconductor device package manufactured according to the present invention and then filled with the epoxy resin 700 .

상기 캐버티(300)의 충전에는 10,000cps 이하의 저점도 에폭시를 사용할 수 있으며, 도 5와 같이 캐버티(300)를 에폭시로 채움으로써 깔끔한 마감의 모듈을 완성함은 물론, 경화되어 고정된 에폭시에 의해 내부의 전자소자를 견고하게 보호할 수 있어서 패키지 모듈의 내구성을 제고할 수 있다.A low-viscosity epoxy of 10,000 cps or less can be used for filling the cavity 300, and as shown in FIG. 5, the cavity 300 is filled with epoxy to complete a neatly finished module, as well as cured and fixed epoxy It is possible to strongly protect the internal electronic device by this, thereby improving the durability of the package module.

도 6은 본 발명에 따라 제조된 기판 내에서 위치를 육안으로 확인할 수 있는 기호(문자 또는 숫자)를 삽입한 것을 도시한 것으로, 각 행에는 알파벳 문자가, 각 열에는 숫자가 표시되어 있다. 6 is a diagram illustrating that a symbol (letter or number) capable of visually confirming a position within a substrate manufactured according to the present invention is inserted, and alphabetic characters are displayed in each row and numbers are displayed in each column.

이상 설명한 바와 같은, 본 발명의 일 실시예에 따른 양면 실장 반도체 소자 패키지 및 제조 방법에 의하면, 전체 패키지 면적을 줄인 양면 실장 반도체 소자 패키지 및 양산에 현저히 유리한 양면 실장 반도체 소자 패키지 제조 방법을 제공할 수 있게 된다.As described above, according to the double-sided mounting semiconductor device package and manufacturing method according to an embodiment of the present invention, it is possible to provide a double-sided mounted semiconductor device package with a reduced total package area and a double-sided mounted semiconductor device package manufacturing method significantly advantageous for mass production. there will be

이상과 같이 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본 발명의 기술적 사상과 필수적 특징을 유지한 채로 다른 형태로도 실시될 수 있음을 인지할 수 있을 것이다. Although the present invention has been described as above, those of ordinary skill in the art to which the present invention pertains will recognize that the present invention may be implemented in other forms while maintaining the technical spirit and essential features of the present invention .

본 발명의 권리범위는 기본적으로 특허청구범위에 의하여 정해질 것이지만, 특허청구범위 기재사항으로부터 직접적으로 도출되는 구성은 물론 그와 등가인 구성으로부터 도출되는 모든 변경 또는 변형된 형태 또한 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention will be basically determined by the claims, but all changes or modifications derived from the configuration directly derived from the claims, as well as the configuration equivalent thereto, are also included in the scope of the present invention. should be construed as being included in

1 : 베이스 기판(종래)
2 : 전자소자들(종래)
100 : 베이스 기판
110 : 분리 코어
120 : 절연층
200 : RCC 층
300 : 캐버티
400 : 비아
500 : 보호층
600 : 전자소자들
610 : 전자소자들(캐버티 실장)
620 : 범프(캐버티 내)
630 : 범프(캐버티 외)
700 : 에폭시 수지1: Base substrate (conventional)
2: Electronic devices (conventional)
100: base substrate
110: separation core
120: insulating layer
200: RCC layer
300 : cavity
400: via
500: protective layer
600: electronic devices
610: Electronic devices (cavity mounting)
620: bump (in the cavity)
630: bump (excluding cavity)
700: epoxy resin

Claims (16)

분리 코어(110)의 양면으로 복수 절연 패턴층을 빌드업 하여 베이스 기판(100)을 준비하는 단계;
상기 베이스 기판(100)의 상하 양면에 RCC층을 접착하는 단계;
상기 RCC 층(200)을 에칭하여 캐버티(300)를 형성하는 단계;
상기 캐버티(300)에 IC 칩을 실장하는 단계; 및
상기 캐버티(300)를 에폭시 수지(700)로 충전하는 단계;
를 포함하는, 양면 실장 반도체 소자 패키지 제조 방법.preparing a base substrate 100 by building up a plurality of insulating pattern layers on both sides of the separation core 110 ;
adhering RCC layers to both upper and lower surfaces of the base substrate 100;
etching the RCC layer (200) to form a cavity (300);
mounting an IC chip in the cavity 300; and
filling the cavity 300 with an epoxy resin 700;
Including, a double-sided mounting semiconductor device package manufacturing method. 제1항에 있어서,
상기 캐버티(300)를 형성하는 단계 이후, 상기 RCC 층(200)에 비아(400)를 형성하는 단계를 더 포함하는, 양면 실장 반도체 소자 패키지 제조 방법.According to claim 1,
After forming the cavity (300), the method of manufacturing a double-sided mounted semiconductor device package further comprising the step of forming a via (400) in the RCC layer (200). 제2항에 있어서,
상기 비아(400)를 충전하는 단계를 더 포함하는, 양면 실장 반도체 소자 패키지 제조 방법.3. The method of claim 2,
The method of manufacturing a double-sided mounted semiconductor device package further comprising the step of filling the via (400). 제3항에 있어서,
상기 비아(400) 충전 후 분리 코어(110)를 제거하여 2개의 기판으로 분리하는 단계를 더 포함하는, 양면 실장 반도체 소자 패키지 제조 방법.4. The method of claim 3,
The method of claim 1 , further comprising separating the separation core 110 into two substrates by removing the separation core 110 after filling the via 400 . 제4항에 있어서,
상기 2개의 기판으로 분리된 각 기판의 양면에 보호층(500)을 도포하는 단계를 더 포함하는, 양면 실장 반도체 소자 패키지 제조 방법.5. The method of claim 4,
Further comprising the step of applying a protective layer (500) on both surfaces of each of the substrates separated into the two substrates, the double-sided mounting semiconductor device package manufacturing method. 제1항에 있어서,
상기 복수의 절연 패턴층들은 상기 베이스 기판(100) 내에서 복수개의 비아(400)를 통해 서로 전기적으로 연결되어 있는, 양면 실장 반도체 소자 패키지 제조 방법.According to claim 1,
The method of manufacturing a double-sided mounting semiconductor device package, wherein the plurality of insulating pattern layers are electrically connected to each other through a plurality of vias 400 in the base substrate 100 . 제1항에 있어서,
상기 RCC층(200)의 접착은 가열 가압의 라미네이팅으로 이루어지는, 양면 실장 반도체 소자 패키지 제조 방법.According to claim 1,
The bonding of the RCC layer 200 is made of lamination by heat and pressure, a method of manufacturing a double-sided mounted semiconductor device package. 제7항에 있어서,
상기 상하 RCC 층(200)의 두께가 동일한 것을 특징으로 하는, 양면 실장 반도체 소자 패키지 제조 방법.8. The method of claim 7,
A double-sided mounting semiconductor device package manufacturing method, characterized in that the upper and lower RCC layers 200 have the same thickness. 제1항에 있어서,
상기 캐버티(300)의 충전은 캐버티 내의 IC칩이 완전히 잠기도록 충전하는 것을 특징으로 하는, 양면 실장 반도체 소자 패키지 제조 방법.According to claim 1,
The cavity 300 is filled so that the IC chip in the cavity is completely submerged. 제1항에 있어서,
상기 캐버티(300) 내에 실장되는 전자소자의 범프(620) 크기는 상기 캐버티(300)가 형성되지 않은 타면에 실장되는 전자소자의 범프(630) 크기보다 작은 것을 특징으로 하는, 양면 실장 반도체 소자 패키지 제조 방법.According to claim 1,
The size of the bump 620 of the electronic device mounted in the cavity 300 is smaller than the size of the bump 630 of the electronic device mounted on the other surface where the cavity 300 is not formed. A method for manufacturing a device package. 제1항에 있어서,
상기 캐버티(300)에는 기판의 행과 열의 위치를 확인하기 위한 어레이 넘버가 표시된 것을 특징으로 하는, 양면 실장 반도체 소자 패키지 제조 방법.The method of claim 1,
The method of manufacturing a double-sided mounting semiconductor device package, characterized in that the cavity 300 is marked with an array number for checking the position of the row and column of the substrate. 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 모든 단계는 상기 분리 코어(110)를 중심으로 상하 대칭으로 동시에 진행되는 것을 특징으로 하는, 양면 실장 반도체 소자 패키지 제조 방법.4. The method according to any one of claims 1 to 3,
The method for manufacturing a double-sided mounted semiconductor device package, characterized in that all steps are simultaneously performed vertically symmetrically with respect to the separation core 110 . 제1항 내지 제12항 중 어느 한 항의 방법에 의해 제조된, 양면 실장 반도체 소자 패키지. A double-sided mounted semiconductor device package manufactured by the method of any one of claims 1 to 12. 각 층마다 소정의 회로 패턴을 포함하고, 각 층이 복수개의 비아(400)를 통해 전기적으로 연결되는 복수개의 절연층(120)이 적층되어 있는 베이스 기판(100);
상기 베이스 기판(100)의 일면에 실장된 복수개의 제1 전자소자들(600);
상기 베이스 기판(100)의 타면에 형성된 캐버티(300); 및
상기 캐버티(300)에 실장되는 복수개의 제2 전자소자들(610);
을 포함하는, 양면 실장 반도체 소자 패키지.a base substrate 100 on which a plurality of insulating layers 120 including a predetermined circuit pattern for each layer and each layer electrically connected through a plurality of vias 400 are stacked;
a plurality of first electronic devices 600 mounted on one surface of the base substrate 100;
a cavity 300 formed on the other surface of the base substrate 100; and
a plurality of second electronic devices 610 mounted in the cavity 300;
A double-sided mounting semiconductor device package comprising a. 제14항에 있어서,
상기 캐버티(300)는 에폭시 수지(700)로 충전된 것을 특징으로 하는, 양면 실장 반도체 소자 패키지.15. The method of claim 14,
The cavity 300 is a double-sided mounted semiconductor device package, characterized in that filled with an epoxy resin (700). 제14항에 있어서,
상기 베이스 기판(100)과 상기 제1 전자소자들(600) 및 상기 제2 전자소자들(610)은 범프에 의해 전기적으로 연결되며,
상기 제2 전자소자들(610)을 연결하는 범프(620)는 상기 제1 전자소자들(610)을 연결하는 범프(630)보다 크기가 작은 것을 특징으로 하는, 양면 실장 반도체 소자 패키지.15. The method of claim 14,
The base substrate 100 and the first electronic elements 600 and the second electronic elements 610 are electrically connected by bumps,
The bump (620) connecting the second electronic elements (610) is smaller than the bump (630) connecting the first electronic elements (610), characterized in that the double-sided mounting semiconductor device package.
KR1020200095231A 2020-07-30 2020-07-30 Double-side mounted type semiconductor package and manufacturing method thereof KR20220016337A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200095231A KR20220016337A (en) 2020-07-30 2020-07-30 Double-side mounted type semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200095231A KR20220016337A (en) 2020-07-30 2020-07-30 Double-side mounted type semiconductor package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20220016337A true KR20220016337A (en) 2022-02-09

Family

ID=80266118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200095231A KR20220016337A (en) 2020-07-30 2020-07-30 Double-side mounted type semiconductor package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20220016337A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150028534A (en) 2013-09-06 2015-03-16 (주)와이솔 Semiconductor package of double-sided mounting type

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150028534A (en) 2013-09-06 2015-03-16 (주)와이솔 Semiconductor package of double-sided mounting type

Similar Documents

Publication Publication Date Title
JP4504798B2 (en) Multistage semiconductor module
KR100595889B1 (en) Semiconductor device having conducting portion of upper and lower conductive layers, and method of fabricating the same
US7501696B2 (en) Semiconductor chip-embedded substrate and method of manufacturing same
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
US20070281394A1 (en) Method for manufacturing wiring board
US20060191134A1 (en) Patch substrate for external connection
KR101055509B1 (en) Electronic component embedded printed circuit board
KR20060069229A (en) Multi-level semiconductor module
US20140061951A1 (en) Package on package structure and method for manufacturing same
JP3653452B2 (en) WIRING CIRCUIT BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND ITS MANUFACTURING METHOD
US10262930B2 (en) Interposer and method for manufacturing interposer
US20140185257A1 (en) Printed circuit board with embedded component and method for manufacturing same
US20140332253A1 (en) Carrier substrate and manufacturing method thereof
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
JP2007149836A (en) Semiconductor device
TWI506758B (en) Package on package structure and method for manufacturing same
KR101167429B1 (en) Method for manufacturing the semiconductor package
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
KR100346899B1 (en) A Semiconductor device and a method of making the same
US9818702B2 (en) Wiring substrate and semiconductor device
KR100972431B1 (en) Embedded printed circuit board and manufacturing method thereof
KR102235811B1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
KR20220016337A (en) Double-side mounted type semiconductor package and manufacturing method thereof
CN108305864B (en) Terminal with a terminal body