KR20220007788A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220007788A
KR20220007788A KR1020200085128A KR20200085128A KR20220007788A KR 20220007788 A KR20220007788 A KR 20220007788A KR 1020200085128 A KR1020200085128 A KR 1020200085128A KR 20200085128 A KR20200085128 A KR 20200085128A KR 20220007788 A KR20220007788 A KR 20220007788A
Authority
KR
South Korea
Prior art keywords
layer
pixel defining
spacer
defining layer
disposed
Prior art date
Application number
KR1020200085128A
Other languages
English (en)
Inventor
김지윤
김율국
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200085128A priority Critical patent/KR20220007788A/ko
Priority to US17/343,888 priority patent/US20220013603A1/en
Priority to CN202110750583.XA priority patent/CN113990895A/zh
Publication of KR20220007788A publication Critical patent/KR20220007788A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H01L51/525—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3246—
    • H01L51/0004—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/12—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising dopants
    • H10K50/121—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising dopants for assisting energy transfer, e.g. sensitization
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H10K50/131—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit with spacer layers between the electroluminescent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치 및 표시 장치의 제조 방법이 제공된다. 표시 장치는 기판, 상기 기판 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 화소 정의막으로서, 상기 제1 전극을 노출하는 제1 개구부를 포함하는 화소 정의막, 상기 화소 정의막에 의해 노출된 상기 제1 전극 상에 배치되는 발광층, 및 상기 기판 상에 배치되며, 상기 화소 정의막과 이격되어 상기 화소 정의막과 비중첩하는 스페이서를 포함하되, 상기 기판의 일면을 기준으로 상기 스페이서의 상면의 높이는 상기 화소 정의막의 상면의 높이보다 높은 위치에 위치한다.

Description

표시 장치 및 표시 장치의 제조 방법{Display device and method of fabricating the same}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치 중, 자발광 표시 장치는 자발광 소자, 예시적으로 유기 발광 소자를 포함한다. 자발광 소자는 대향하는 두 개의 전극 및 그 사이에 개재된 발광층을 포함할 수 있다. 자발광 소자가 유기 발광 소자인 경우, 두 개의 전극으로부터 제공된 전자와 정공은 발광층에서 재결합하여 엑시톤을 생성하고, 생성된 엑시톤이 여기 상태에서 기저 상태로 변화하며 광이 방출될 수 있다.
이러한 자발광 표시 장치는 별도의 광원이 불필요하기 때문에 소비 전력이 낮고 경량의 박형으로 구성할 수 있을 뿐만 아니라 넓은 시야각, 높은 휘도와 콘트라스트 및 빠른 응답 속도 등의 고품위 특성을 가져 차세대 표시 장치로 주목을 받고 있다.
본 발명이 해결하고자 하는 과제는 스페이서의 높이 균일도를 향상시킬 수 있으며, 스페이서의 유효 면적비를 증가시킴으로써, 스페이서의 개수를 줄이고 스페이서 공정시 발생하는 이물 불량을 억제 또는 방지할 수 있는 표시 장치 및 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 화소 정의막으로서, 상기 제1 전극을 노출하는 제1 개구부를 포함하는 화소 정의막, 상기 화소 정의막에 의해 노출된 상기 제1 전극 상에 배치되는 발광층, 및 상기 기판 상에 배치되며, 상기 화소 정의막과 이격되어 상기 화소 정의막과 비중첩하는 스페이서를 포함하되, 상기 기판의 일면을 기준으로 상기 스페이서의 상면의 높이는 상기 화소 정의막의 상면의 높이보다 높은 위치에 위치한다.
상기 화소 정의막, 상기 발광층 및 상기 스페이서의 상기 상면을 커버하는 제2 전극을 더 포함할 수 있다.
상기 제2 전극은 상기 스페이서의 측면을 더 커버할 수 있다.
상기 화소 정의막은 두께 방향으로 관통하며 상기 제1 개구부와 이격되어 배치되고 상기 제1 전극과 비중첩하는 제2 개구부를 더 포함하되, 상기 스페이서는 상기 제2 개구부 내에 배치될 수 있다.
상기 기판과 상기 제1 전극 사이에 배치되는 평탄화막을 더 포함하되, 상기 제2 개구부는 상기 평탄화막의 제1 영역을 노출하고, 상기 제2 전극은 상기 평탄화막의 상기 제1 영역의 적어도 일부와 직접 접촉할 수 있다.
상기 제1 개구부와 상기 제2 개구부 사이의 거리는 8㎛보다 클 수 있다.
상기 화소 정의막은 발액성이고, 물과의 접촉각은 90도 초과 및 180도 미만의 범위 내에 있을 수 있다.
상기 화소 정의막은 물과 제1 접촉각을 갖고, 상기 스페이서는 물과 제2 접촉각을 갖되, 상기 제2 접촉각은 상기 제1 접촉각보다 작을 수 있다.
상기 화소 정의막과 상기 스페이서는 서로 다른 유기물을 포함할 수 있다.
상기 화소 정의막은 네거티브(Negative) 감광제를 포함하고, 상기 스페이서는 포지티브(Positive) 감광제를 포함할 수 있다.
상기 평탄화막 상에 배치되는 서브 화소 정의막을 더 포함하되, 상기 기판과 상기 화소 정의막 사이에 배치되며, 상기 서브 화소 정의막은 친액성을 가지고, 물과의 접촉각은 0도 초과 및 90도 미만의 범위 내에 있을 수 있다.
상기 스페이서의 두께는 상기 화소 정의막의 두께보다 두꺼울 수 있다.
상기 스페이서의 두께는 1.6㎛ 내지 2.5㎛의 범위 내에 있으며, 상기 화소 정의막의 두께는 1.0㎛ 내지 1.5㎛의 범위 내에 있을 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 반도체층, 상기 액티브층 상에 배치되는 제1 절연막, 상기 제1 절연막 상에 배치되는 게이트 도전층, 상기 게이츠 도전층 상에 배치되는 제2 절연막, 상기 제2 절연막 상에 배치되는 데이터 도전층, 상기 데이터 도전층 상에 배치되는 평탄화막, 상기 평탄화막 상에 배치되는 화소 전극, 상기 화소 전극이 배치된 상기 평탄화막 상에 배치된 화소 정의막으로서, 두께 방향으로 관통하며 상기 화소 전극을 노출하는 제1 개구부, 및 상기 두께 방향으로 관통하며 상기 제1 개구부와 이격되어 배치되고 상기 화소 전극과 비중첩하는 제2 개구부를 포함하는 화소 정의막, 상기 제1 개구부에 의해 노출된 상기 화소 전극 상에 배치된 발광층, 및 상기 제2 개구부 내에 배치되며, 상기 화소 정의막과 이격된 스페이서를 포함하되, 상기 기판의 일면을 기준으로 상기 스페이서의 상면의 높이는 상기 화소 정의막의 상면의 높이보다 높은 위치에 위치한다.
상기 화소 정의막은 네거티브(Negative) 감광제를 포함하고, 상기 스페이서는 포지티브(Positive) 감광제를 포함할 수 있다.
상기 발광층, 상기 화소 정의막 및 상기 스페이서의 상면을 커버하는 공통 전극을 더 포함할 수 있다.
상기 공통 전극은 상기 스페이서의 측면을 더 커버할 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치의 제조 방법은 제1 전극이 배치된 기판을 준비하는 단계, 상기 제1 전극을 덮으며, 상기 기판 상에 제1 유기막을 적층하는 단계, 제1 광 마스크를 통해 상기 제1 유기막을 패터닝하여, 스페이서를 형성하는 단계, 상기 제1 전극 및 상기 스페이서를 덮으며, 상기 기판 상에 발액성을 갖는 제2 유기막을 적층하는 단계, 및 상기 제1 광 마스크와 상이한 제2 광 마스크를 통해 상기 제2 유기막을 패터닝하여, 상기 제1 전극을 노출하는 제1 노출 영역, 및 상기 제1 노출 영역과 비중첩하고 상기 스페이서를 노출하는 제2 노출 영역을 포함하는 화소 정의막을 형성하는 단계를 포함하되, 상기 스페이서는 상기 화소 정의막과 비중첩하고, 상기 기판의 일면을 기준으로 상기 스페이서의 상면의 높이는 상기 화소 정의막의 상면의 높이보다 크다.
상기 화소 정의막을 형성하는 단계 이후에, 상기 화소 정의막에 의해 노출된 상기 제1 전극 상에 발광층을 형성하는 단계를 더 포함하고, 상기 발광층을 형성하는 단계는 잉크젯 프린팅(Inkjet Printing) 공법에 의해 진행될 수 있다.
상기 화소 정의막은 네거티브(Negative) 감광제를 포함하고, 상기 스페이서는 포지티브(Positive) 감광제를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치 및 표시 장치의 제조 방법에 의하면, 스페이서의 높이 균일도를 향상시킬 수 있으며, 스페이서의 유효 면적비를 증가시킴으로써, 스페이서의 개수를 줄이고 스페이서를 형성하는 공정시 발생하는 이물 불량을 억제 또는 방지할 수 있는 표시 장치를 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.
도 3은 일 실시예에 따른 표시 장치의 화소 배열을 나타낸 개략적인 배치도이다.
도 4는 도 3의 Ⅳ-Ⅳ' 선을 따라 자른 단면도이다.
도 5는 도 4의 A 영역을 확대하여 도시한 확대도이다.
도 6 내지 도 11은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 12는 다른 실시예에 따른 표시 장치의 단면도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 화소 배열을 나타낸 개략적인 배치도이다.
도 14는 또 다른 실시예에 따른 표시 장치의 화소 배열을 나타낸 개략적인 배치도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다. 도 2는 일 실시예에 따른 표시 장치의 단면도를 개략적으로 도시하였다.
실시예들에서, 제1 방향(DR1)과 제2 방향(DR2)은 서로 다른 방향으로 상호 교차하는 방향으로, 예컨대 평면도 상 수직으로 교차하는 방향을 나타낸다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 놓이는 평면에 교차하는 방향으로, 예컨대 제1 방향(DR1)과 제2 방향(DR2)에 모두 수직으로 교차하는 방향을 나타낸다. 예시된 도면에서 제1 방향(DR1)은 표시 장치(1)의 세로 방향을, 제2 방향(DR2)은 표시 장치(1)의 가로 방향을 나타내고, 제3 방향(DR3)은 표시 장치(1)의 두께 방향을 나타낸다.
이하의 실시예들에서 제1 방향(DR1) 일측은 평면도상 상측 방향을, 제1 방향(DR1) 타측은 평면도상 하측 방향을, 제2 방향(DR2) 일측은 평면도상 우측 방향을, 제2 방향(DR2) 타측은 평면도상 좌측 방향을, 제3 방향(DR3) 일측은 단면도상 상측 방향을, 제3 방향(DR3) 타측은 단면도상 하측 방향을 각각 지칭하는 것으로 한다. 아울러, 다른 정의가 없는 한, 본 명세서에서 제3 방향(DR3)을 기준으로 표현된 “상부”, “상면”, "상측"은 표시 패널(10)을 기준으로 표시면 측을 의미하고, “하부”, “하면”, "하측"은 표시 패널(10)을 기준으로 표시면의 반대측을 의미하는 것으로 한다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 동영상이나 정지영상을 표시한다. 주된 화면의 표시 방향은 제3 방향(DR3) 일측(예컨대, 전면 발광형 표시 장치)일 수 있지만, 이에 제한되는 것은 아니다.
표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia player), 네비게이션, 게임기, 디지털 카메라 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 표시 영역(DA)과 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 화면을 표시하는 영역으로, 비표시 영역(NDA)은 화면을 표시하지 않는 영역으로 정의할 수 있다. 표시 장치(1)가 터치 기능을 갖는 경우, 터치 입력의 감지가 이루어지는 영역인 터치 영역은 표시 영역(DA)과 중첩할 수 있다.
표시 영역(DA)은 복수의 화소(도 3의 'PX')를 포함할 수 있다. 이에 대한 설명은 후술하기로 한다.
비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치된다. 비표시 영역(NDA)은 베젤 영역일 수 있다. 비표시 영역(NDA)은 후술하는 윈도우 부재(도 2의 '20' 참조)의 인쇄층(도 2의 '22' 참조)과 중첩할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 모든 변(도면에서 4변)을 둘러쌀 수 있다. 그러나, 이에 제한되는 것은 아니며, 예컨대 표시 영역(DA)의 상측변 부근에는 비표시 영역(NDA)이 배치되지 않을 수도 있다.
비표시 영역(NDA)에는 표시 영역(DA)(및/또는 터치 영역)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다. 일 실시예에서, 비표시 영역(NDA)에는 구동칩(IC)이 배치될 수 있다. 구동칩(IC)은 표시 패널(10)을 구동하는 집적 회로를 포함할 수 있다. 상기 집적 회로는 디스플레이용 집적 회로 및/또는 터치 부재(도 2의 'TSP')용 집적 회로를 포함할 수 있다. 구동칩(IC)은 제2 기판(102)을 기준으로 돌출된 제1 기판(101)의 돌출 영역 상에 직접 실장될 수 있다.
도 2는 도 1의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다. 이하, 도 1 및 도 2를 참조하여 표시 장치(1)의 단면 구조에 대해 설명한다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널(10), 터치 부재(TSP), 반사 방지 부재(POL), 윈도우 부재(20) 및 표시 패널(10) 하부에 배치되는 커버 패널(CPL)을 포함한다.
표시 패널(10)은 유기발광 표시 패널, 마이크로 LED 표시 패널, 나노 LED 표시 패널, 양자점 발광 표시 패널, 액정 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널, 전기영동 표시 패널, 전기습윤 표시 패널 등을 들 수 있다. 이하에서는 표시 패널(10)의 일 예로서, 유기발광 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 패널(10)은 제1 기판(101), 제2 기판(102), 활성 소자층(ATL), 및 밀봉 부재(SL)를 포함할 수 있다.
제1 기판(101)은 상부에 위치하는 활성 소자층(ATL)을 지지할 수 있다. 제1 기판(101)은 대체로 투명하여, 높은 광 투과율을 가질 수 있다. 제1 기판(101)은 이에 제한되는 것은 아니지만, 예를 들어, 유리 및/또는 석영 등과 같은 무기 물질을 포함할 수 있다. 상기 무기 물질은 이에 제한되는 것은 아니지만, 예를 들어, 산화 규소(SiO2)를 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 제1 기판(101)은 투명한 플레이트 또는 투명한 필름일 수 있다.
제2 기판(102)은 제1 기판(101)과 대향하고, 제1 기판(101)과 이격되어 배치될 수 있다. 제2 기판(102)은 외부의 수분 및 공기 등으로부터 활성 소자층(ATL)을 보호할 수 있다. 제2 기판(102)은 대체로 투명하여, 높은 광 투과율을 가질 수 있다. 제2 기판(102)은 이에 제한되는 것은 아니지만, 예를 들어, 유리 및/또는 석영 등과 같은 무기 물질을 포함할 수 있다. 상기 무기 물질은 이에 제한되는 것은 아니지만, 예를 들어, 산화 규소(SiO2)를 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 제2 기판(102)은 투명한 플레이트 또는 투명한 필름일 수 있다.
활성 소자층(ATL)은 제1 기판(101)과 제2 기판(102) 사이에 배치될 수 있다. 활성 소자층(ATL)는 제1 기판(101)의 상면(또는, 일면) 상에 배치될 수 있다. 활성 소자층(ATL)은 발광 소자 및 이를 구동하는 박막 트랜지스터를 포함할 수 있다. 이에 제한되는 것은 아니지만, 활성 소자층(ATL)상에는 제2 기판(102)이 배치될 수 있다. 활성 소자층(ATL)에 대한 상세한 설명은 후술한다.
밀봉 부재(SL)는 제1 기판(101)과 제2 기판(102) 사이에 배치될 수 있다. 예를 들어, 밀봉 부재(SL)는 표시 장치(1)의 비표시 영역(NDA)에 배치되어 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 밀봉 부재(SL)는 제1 기판(101)과 제2 기판(102)을 상호 결합시키며, 제1 기판(101) 및 제2 기판(102)과 함께 활성 소자층(ATL)을 밀봉할 수 있다. 일 실시예에서, 밀봉 부재(SL)는 프릿(Frit)을 포함하여 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 기판(101)과 제2 기판(102) 사이에는 제1 기판(101), 제2 기판(102) 및 밀봉 부재(SL)에 의해 정의되는 표시 패널(10)의 내부 영역이 위치할 수 있다. 상기 내부 영역은 진공 상태이거나, 기체 등에 의해 충진될 수 있다. 상기 기체는 이에 제한되지 않으나, 예를 들어, 불활성 기체 또는 일반 대기 등을 포함할 수 있다. 다만, 내부 영역을 충진할 수 있는 물질은 상기 기체 뿐만 아니라 충진제 등으로 충진될 수도 있다.
표시 패널(10) 상에는 터치 부재(TSP)가 배치될 수 있다. 터치 부재(TSP)는 터치 입력을 감지할 수 있다. 터치 부재(TSP)는 제2 기판(102)의 상면(또는 일면) 상에 배치될 수 있다. 터치 부재(TSP)는 이하의 실시예에서 예시되는 바와 같이 터치 부재(TSP)는 터치층의 형태로 표시 패널(10)과 일체화되어 제공될 수도 있지만, 이에 제한되는 것은 아니고 터치 패널이나 터치 필름의 형태로 표시 패널(10) 상에 위치할 수 있다. 터치 부재(TSP)는 복수의 터치 전극을 포함할 수 있다. 터치 부재(TSP)는 생략될 수도 있다.
터치 부재(TSP) 상에는 반사 방지 부재(POL)가 배치될 수 있다. 반사 방지 부재(POL)는 편광 필름의 형태로 부착될 수 있다. 반사 방지 부재(POL)는 통과하는 빛을 편광시킨다. 반사 방지 부재(POL)는 외광 반사를 감소시키는 역할을 할 수 있다. 다만, 이에 제한되는 것은 아니고, 반사 방지 부재(POL)는 표시 패널(10) 내부에 반사 방지층의 형태로 적층될 수도 있다. 이 경우, 반사 방지 부재(POL)는 특정 파장의 빛을 선택적으로 투광하는 컬러 필터 등을 포함할 수도 있다. 또한, 터치 부재(TSP)가 생략된 경우, 반사 방지 부재(POL)는 제2 기판(102) 상에 부착될 수도 있다.
반사 방지 부재(POL) 상에는 윈도우 부재(20)가 배치된다. 윈도우 부재(20)는 표시 패널(10)을 커버하여 보호하는 역할을 한다. 윈도우 부재(20)는 윈도우 기재(21) 및 윈도우 기재(21) 상에 배치된 인쇄층(22)을 포함할 수 있다. 윈도우 부재(20)는 광학 투명 접착제(Optical clear adhesive, OCA)나 광학 투명 수지(Optical clear resin, OCR) 등을 포함하는 투명 결합층(OCR)을 통해 표시 패널(10)의 일면 상에 부착될 수 있다. 표시 장치(1)가 반사 방지 부재(POL)를 포함하는 경우, 윈도우 부재(20)는 반사 방지 부재(POL)의 상면(또는 일면) 상에 부착될 수 있다.
윈도우 기재(21)는 투명한 물질로 이루어질 수 있다. 윈도우 기재(21)는 예를 들어, 유리나 플라스틱을 포함하여 이루어질 수 있다.
윈도우 기재(21)의 평면 형상은 적용되는 표시 장치(1)의 형상에 상응한다. 예를 들어, 표시 장치(1)가 평면도상 실질적인 직사각형 형상일 경우, 윈도우 기재(21) 또한 실질적인 직사각형 형상을 갖는다. 다른 예로, 표시 장치(1)가 원형일 경우, 윈도우 기재(21) 또한 원형 형상을 가질 수 있다.
윈도우 기재(21) 상에는 인쇄층(22)이 배치될 수 있다. 인쇄층(22)은 윈도우 기재(21)의 일면 및/또는 타면에 배치될 수 있다. 인쇄층(22)은 윈도우 기재(21)의 테두리 부위에 배치되며, 비표시 영역(NDA)에 배치될 수 있다. 인쇄층(22)은 차광층이거나 심미감을 부여하는 장식층일 수 있다.
도 3은 일 실시예에 따른 표시 장치의 화소 배열을 나타낸 개략적인 배치도이다.
도 3을 참조하면, 표시 장치(1)의 표시 영역(DA)은 복수의 화소(PX)를 포함한다. 화소(PX)는 표시를 위한 반복되는 최소 단위를 의미한다. 복수의 서브 화소(PXS)를 포함하는 각 화소(PX)는 행렬 방향으로 교대 배열될 수 있다.
풀 컬러를 디스플레이하기 위해 각 화소(PX)는 서로 다른 색을 방출하는 복수의 서브 화소(PXS: PXS1, PXS2, PXS3)를 포함할 수 있다. 예를 들어, 각 화소(PX)는 적색 광 방출을 담당하는 제1 서브 화소(PXS_1), 녹색 광 방출을 담당하는 제2 서브 화소(PXS_2) 및 청색 광 방출을 담당하는 제3 서브 화소(PXS_3)를 포함할 수 있다. 제1 서브 화소(PXS_1), 제2 서브 화소(PXS_2) 및 제3 서브 화소(PXS_3)는 각 화소(PX)별로 하나씩 구비될 수 있다.
각 서브 화소(PXS)는 발광 영역(EMA)과 그 주변의 비발광 영역(NEM)을 포함할 수 있다. 일 서브 화소(PXS)의 비발광 영역(NEM)은 이웃하는 서브 화소(PXS)(동일 화소(PX) 내의 서브 화소(PXS)인지 여부와 무관함)의 비발광 영역(NEM)과 맞닿는다. 이웃하는 서브 화소(PXS)의 비발광 영역(NEM)들은 하나로 연결될 수 있다. 나아가, 전체 서브 화소(PXS)의 비발광 영역(NEM)들이 하나로 연결될 수 있지만, 이에 제한되는 것은 아니다. 이웃하는 각 서브 화소(PXS)의 발광 영역(EMA)은 비발광 영역(NEM)에 의해 구분될 수 있다. 발광 영역(EMA)과 비발광 영역(NEM)에 대해서는 뒤에서 다시 상세히 설명된다.
개념적으로, 이웃하는 서브 화소(PXS)는 맞닿아 있는 것으로 해석될 수 있다. 이와 같은 경우에도 서브 화소(PXS)간 경계는 일체로 연결된 비발광 영역(NEM) 상에 놓여 물리적으로 구분되지 않을 수 있다. 서브 화소(PXS)간 경계는 인접한 서브 화소(PXS)의 발광 영역(EMA)들의 이격 공간의 중간 지점(또는, 비발광 영역(NEM)의 폭 방향 중간 지점)에 놓일 수 있다. 서브 화소(PXS)의 전체 형상은 해당 서브 화소(PXS)의 발광 영역(EMA)의 형상에 대해 닮은꼴 관계를 가질 수 있지만, 이에 제한되는 것은 아니다.
각 화소(PX) 내의 각 서브 화소(PXS)의 발광 영역(EMA: EMA1, EMA2, EMA3)의 형상은 상호 동일하지 않을 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 제1 서브 화소(PXS_1)의 발광 영역(EMA)(이하, 제1 발광 영역(EMA1))의 형상은 제3 서브 화소(PXS_3)의 발광 영역(EMA)(이하, 제3 발광 영역(EMA3))의 형상과 실질적으로 동일하되, 제2 서브 화소(PXS_3)의 발광 영역(EMA)(이하, 제2 발광 영역(EMA2))의 형상과 상이할 수 있다. 또한, 제1 발광 영역(EMA1)의 크기와 제3 발광 영역(EMA3)의 크기는 제2 발광 영역(EMA2)의 크기보다 작을 수 있다.
이에 제한되는 것은 아니지만, 예를 들어, 일 화소(PX) 내에서 제2 발광 영역(EMA2)은 제2 방향(DR2)으로 연장되어, 제2 방향(DR2)의 길이가 제1 방향(DR1)의 길이보다 길 수 있다. 제2 발광 영역(EMA2)의 제1 방향(DR1) 일 측에는 제1 발광 영역(EMA1)과 제3 발광 영역(EMA3)이 위치할 수 있다. 제1 발광 영역(EMA1)과 제3 발광 영역(EMA3)은 서로 제2 방향(DR2)으로 이웃하여 위치할 수 있다.
제1 기판(101)의 일면 상에는 애노드 전극 패턴(ANO1, ANO2, ANO3)을 포함하는 애노드 전극(ANO), 화소 정의막(PDL) 및 스페이서(SC)가 배치될 수 있다. 각 애노드 전극 패턴(ANO1, ANO2, ANO3)은 각 컨택홀(CNT1, CNT2, CNT3)에 의해 하부의 박막 트랜지스터(TFT, Thin Film Transistor)와 컨택할 수 있다.
화소 정의막(PDL)은 서브 화소(PXS)의 경계를 따라 배치될 수 있다. 화소 정의막(PDL)은 애노드 전극(ANO) 및 비아층(도 4의 'VIA' 참조) 중 적어도 어느 하나 상에 배치될 수 있다. 화소 정의막(PDL)은 애노드 전극(ANO)을 노출하는 제1 노출 영역(이하 개구부(OPN: OPN1, OPN2, OPN3))을 포함하여, 비아층(VIA)을 노출하는 제2 노출 영역(이하, 관통홀(HLE))을 포함할 수 있다. 이하에서, 비아층(VIA)을 노출하는 제2 노출 영역(이하, 관통홀(HLE))은 화소 정의막(PDL)을 두께 방향(제3 방향(DR3))으로 관통하는 홀인 것으로 설명하나, 이에 제한되는 것은 아니다.
화소 정의막(PDL)은 애노드 전극(ANO)을 노출하는 개구부(OPN: OPN1, OPN2, OPN3)를 포함할 수 있다. 화소 정의막(PDL) 및 상기 개구부에 의해 비발광 영역(NEM)과 발광 영역(EMA)이 구분될 수 있다. 화소 정의막(PDL)은 애노드 전극(ANO)을 노출하는 개구부(OPN) 뿐만 아니라, 화소 정의막(PDL)을 두께 방향으로 관통하며, 비아층(도 4의 'VIA')을 노출하는 관통홀(HLE)을 더 포함할 수 있다. 관통홀(HLE)은 평면상 원형으로 형성될 수 있으나, 이에 제한되는 것은 아니며, 정사각형, 직사각형 등의 다각형으로 형성될 수도 있다.
상기 관통홀(HLE) 내에는 스페이서(SC)가 배치될 수 있다. 스페이서(SC)의 상면의 높이는 화소 정의막(PDL)의 상면의 높이보다 높은 위치에 위치할 수 있다. 스페이서(SC)의 평면상 형상은 관통홀(HLE)의 평면상 형상에 상응할 수 있으나, 이에 제한되는 것은 아니고, 스페이서(SC)의 평면상 형상은 관통홀(HLE)의 평면상 형상과 상이할 수도 있다. 스페이서(SC)는 복수의 화소(PX) 중 적어도 하나의 화소(PX)에 배치될 수 있으며, 일 화소(PX) 영역 내에 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 스페이서(SC)는 서로 인접하는 화소(PX)의 경계 상에 위치할 수도 있다.
화소 정의막(PDL)은 스페이서(SC)와 중첩하지 않을 수 있다. 이에 따라, 스페이서(SC)를 형성한 후, 화소 정의막(PDL)을 형성하더라도, 스페이서(SC)가 상부의 제2 기판(도 2의 '102')을 지지하는 실제 면적이 증가하여 스페이서(SC)의 개수를 줄일 수 있으며, 스페이서(SC) 상부의 평탄도(uniformity)가 향상되어 제1 기판(101)과 제2 기판(102) 사이의 갭(gap) 산포를 감소시킬 수 있다. 따라서, 스페이서(SC)에 의한 이물 불량 및/또는 갭 산포에 의한 불량을 억제 또는 방지할 수 있고, 표시 장치(1)의 수율 및 신뢰도가 향상될 수 있다.
화소 정의막(PDL)은 스페이서(SC)와 이격될 수 있다. 이에 제한되는 것은 아니지만, 스페이서(SC)가 관통홀(HLE) 내에 배치되는 경우, 스페이서(SC)와 화소 정의막(PDL)은 서로 이격되며, 평면상 화소 정의막(PDL)은 스페이서(SC)를 둘러쌀 수 있다. 화소 정의막(PDL)은 스페이서(SC)와 이격되고, 평면상 스페이서(SC)를 완전히 둘러싸지 않으며 측면의 일부 영역을 노출할 수도 있다.
화소 정의막(PDL) 및 스페이서(SC)에 대해 보다 구체적으로 설명하기 위해 도 4 및 도 5가 더 참조된다.
도 4는 도 3의 Ⅳ-Ⅳ' 선을 따라 자른 단면도이다. 도 5는 도 4의 A 영역을 확대하여 도시한 확대도이다.
도 4 및 도 5를 더 참조하면, 활성 소자층(ATL)은 제1 기판(101)의 일부 영역을 제외한 대부분의 영역을 덮을 수 있다. 활성 소자층(ATL)은 반도체층(110), 제1 절연층(121), 제1 게이트 도전층(130), 제2 절연층(122), 제2 게이트 도전층(130), 제3 절연층(123), 데이터 도전층(150), 비아층(VIA), 애노드 전극(ANO), 애노드 전극(ANO 또는 160)을 노출하는 개구부(OPN)를 포함하는 화소 정의막(PDL), 화소 정의막(PDL)의 개구부(OPN) 내에 배치된 발광층(EL), 화소 정의막(PDL)의 관통홀(HLE) 내에 배치된 스페이서(SC), 및 발광층(EL), 스페이서(SC)와 화소 정의막(PDL) 상에 배치된 캐소드 전극(CAT)을 포함할 수 있다. 각 층들은 상술한 순서대로 순차적으로 적층될 수 있다. 아울러, 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
반도체층(110)은 제1 기판(101) 상에 배치된다. 반도체층(110)은 각 서브 화소(PXS)의 박막 트랜지스터의 채널을 이룬다. 반도체층(110)은 다결정 실리콘을 포함할 수 있다. 그러나, 이에 제한되는 것은 아니고, 반도체층(110)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘이나, 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다.
반도체층(110) 상에는 제1 절연층(121)이 배치된다. 제1 절연층(121)은 게이트 절연 기능을 갖는 제1 게이트 절연막일 수 있다. 제1 절연층(121)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 절연층(121)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
제1 절연층(121) 상에는 제1 게이트 도전층(130)이 배치된다. 제1 게이트 도전층(130)은 각 서브 화소(PXS)의 박막 트랜지스터의 게이트 전극(GAT)과 그에 연결된 스캔 라인, 및 유지 커패시터 제1 전극(CE1)을 포함할 수 있다.
제1 게이트 도전층(130)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제1 게이트 도전층(130) 상에는 제2 절연층(122)이 배치될 수 있다. 제2 절연층(122)은 층간 절연막 또는 제2 게이트 절연막일 수 있다. 제2 절연층(122)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질을 포함할 수 있다.
제2 절연층(122) 상에는 제2 게이트 도전층(140)이 배치된다. 제2 게이트 도전층(140)은 유지 커패시터 제2 전극(CE2)을 포함할 수 있다. 제2 게이트 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제2 게이트 도전층(140)은 제1 게이트 도전층(130)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 게이트 도전층(140) 상에는 제3 절연층(123)이 배치된다. 제3 절연층(123)은 층간 절연막일 수 있다. 제3 절연층(123)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질을 포함할 수 있다.
제3 절연층(123) 상에는 데이터 도전층(150)이 배치된다. 데이터 도전층(150)은 각 서브 화소(PXS)의 박막 트랜지스터의 제1 전극(SD1)과 제2 전극(SD2)을 포함할 수 있다. 박막 트랜지스터의 제1 전극(SD1)과 제2 전극(SD2)은 제3 절연층(123), 제2 절연층(122) 및 제1 절연층(121)을 관통하는 컨택홀을 통해 반도체층(110)의 소스 영역 및 드레인 영역과 전기적으로 연결될 수 있다. 각 서브 화소(PXS)의 제1 전원 전압 전극(ELVDDE)도 데이터 도전층(150)으로 이루어질 수 있다. 제1 전원 전압 전극(ELVDDE)은 제3 절연층(123)을 관통하는 컨택홀을 통해 유지 커패시터 제2 전극(CE2)과 전기적으로 연결될 수 있다.
데이터 도전층(150)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 데이터 도전층(150)은 단일막 또는 다층막일 수 있다. 예를 들어, 데이터 도전층(150)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
데이터 도전층(150) 상에는 비아층(VIA)이 배치된다. 비아층(VIA)은 데이터 도전층(150)을 덮는다. 비아층(VIA)이 유기층으로 이루어지는 경우, 비아층(VIA)은 하부의 단차에도 불구하고, 그 상면은 대체로 평탄할 수 있다. 비아층(VIA)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
비아층(VIA) 상에는 애노드 전극(ANO)이 배치된다. 애노드 전극(ANO)은 제1 애노드 전극 패턴(ANO1), 제2 애노드 전극 패턴(ANO2) 및 제3 애노드 전극 패턴(ANO3)을 포함할 수 있다. 각 애노드 전극 패턴(ANO1, ANO2, ANO3)은 각 화소(PX)의 서브 화소(PXS_1, PXS_2, PXS_3) 마다 마련된 화소 전극일 수 있다. 각 애노드 전극 패턴(ANO1, ANO2, ANO3)은 비아층(VIA)을 관통하는 컨택홀(CNT1, CNT2, CNT3)을 통해 박막 트랜지스터의 제2 전극(SD2)과 연결될 수 있다. 애노드 전극(ANO)은 화소(PX)의 발광 영역(EMA)과 적어도 부분적으로 중첩될 수 있다.
애노드 전극(ANO)은 이에 제한되는 것은 아니지만 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은층이 반사성 물질층보다 위층에 배치되어 발광층(EL)에 가깝게 배치될 수 있다. 애노드 전극(ANO)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
애노드 전극(ANO) 상에는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 화소 정의막(PDL)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 예를 들어, 화소 정의막(PDL)은 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등 중 적어도 하나를 포함하여 이루어질 수 있다. 화소 정의막(PDL)은 네거티브(negative) 감광성 물질(감광제)을 더 포함할 수 있다.
화소 정의막(PDL)은 발액성을 가질 수 있다. 이에 제한되는 것은 아니지만, 화소 정의막(PDL)은 발액성을 가지는 물질(또는 발액성 물질)을 포함할 수 있다. 화소 정의막(PDL)은 발액성을 가지는 어떠한 화합물도 포함할 수 있으며, 이에 제한되는 것은 아니지만, 예를 들어, 불소계 화합물 또는 실록산계 화합물 등을 포함할 수 있다.
본 명세서에서 기재하고 있는 발액성이란 소정의 용액을 밀어내고 용액이 잘 스며들지 않는 성질을 의미하며, 발액성과 다른 성질로서 친액성이란 소정의 용액에 대한 친화력이 우수한 성질을 의미한다.
일 예로, 소정의 용액은 발액성을 가지는 일면과의 표면 결합력이 낮으며, 발액성을 가지는 일면 상에 배치된 소정의 용액은 표면 장력이 증가할 수 있다. 소정의 용액은 친액성을 가지는 일면과의 표면 결합력이 우수하며, 친액성을 가지는 일면 상에 배치된 소정의 용액은 표면 장력이 감소할 수 있다.
소정의 용액이 배치되는 일 면이 발액성을 가지는 경우, 소정의 용액은 친액성을 가지는 경우보다 큰 접촉각을 가질 수 있다. 접촉각이란 소정의 용액이 배치된 일면과 소정의 용액이 접하는 점에서, 상기 소정의 용액의 표면의 접선과 상기 일면이 이루는 각을 지칭할 수 있다. 발액성이 커질수록 또는 표면 장력이 커질수록 접촉각은 커질 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 물이 발액성을 가지는 일면 상에 배치되는 경우, 상기 일면 상에서 물의 접촉각은 90도 초과 및 180도 미만의 범위 내에 있을 수 있다. 또한, 물이 친액성을 가지는 일면 상에 배치되는 경우, 상기 일면 상에서 물의 접촉각은 0도 초과 및 90도 미만의 범위 내에 있을 수 있다.
상기 발액성 물질은 화소 정의막(PDL)의 상면 및 측면의 표면에 위치할 수 있다. 즉, 발액성 물질은 화소 정의막(PDL)의 표면을 덮을 수 있다. 화소 정의막(PDL)이 발액성을 가짐에 따라, 표시 장치의 제조 공정 중 발광층(EL)을 형성하는 과정에서, 발광층(EL)을 보다 안정적으로 원하는 위치에 형성할 수 있어 표시 장치(도 1의 ‘1’)의 신뢰성이 향상될 수 있다.
스페이서(SC)는 화소 정의막(PDL)에 의해 둘러싸이고, 화소 정의막(PDL)과 이격되어 배치될 수 있다. 스페이서(SC)는 화소 정의막(PDL)에 의해 정의되며, 비아층(VIA)의 상면을 노출하는 관통홀(HLE)의 내부에 배치될 수 있다. 스페이서(SC)는 화소 정의막(PDL)과 이격 거리(d)만큼 이격될 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 상기 이격 거리(d)는 2.5㎛ 또는 5㎛보다 크거나, 2.5㎛ 내지 20㎛ 또는 5㎛ 내지 10㎛의 범위 내에 있을 수 있다. 즉, 평면상 상기 관통홀(HLE)이 원형으로 형성되는 경우, 상기 관통홀(HLE)의 평면상 직경은 5㎛ 또는 10㎛보다 크거나, 5㎛ 내지 40㎛ 또는 10㎛ 내지 20㎛의 범위 내에 내에 있을 수 있다.
애노드 전극(ANO)을 노출하는 개구부(OPN)와 관통홀(HLE) 사이의 최소 거리(w)는 8㎛보다 클 수 있다. 즉, 애노드 전극(ANO)을 노출하는 개구부(OPN)와 관통홀(HLE) 사이에 위치하는 화소 정의막(PDL)의 최소 폭(w)은 8㎛보다 클 수 있다.
스페이서(SC)는 두께 방향으로 화소 정의막(PDL)과 중첩하지 않을 수 있다. 즉, 적어도, 스페이서(SC)의 상면 상에는 화소 정의막(PDL)이 배치되지 않을 수 있다. 스페이서(SC)의 상면 뿐만 아니라 스페이서(SC)의 측면 상에도 화소 정의막(PDL)이 배치되지 않을 수 있다.
스페이서(SC)는 화소 정의막(PDL)과 동일한 층 상에 배치될 수 있다. 예를 들어, 이에 제한되는 것은 아니지만, 화소 정의막(PDL)은 일부가 애노드 전극(ANO) 상에 배치되나, 대부분의 영역은 비아층(VIA) 상에 배치되고, 비아층(VIA)과 직접 접촉할 수 있다. 이 경우, 스페이서(SC)는 비아층(VIA) 상에 배치되며, 비아층(VIA)과 직접 접촉할 수 있다. 즉, 스페이서(SC)는 화소 정의막(PDL)과 함께, 비아층(VIA) 상에 배치되고, 비아층(VIA)과 직접 접촉할 수 있다.
스페이서(SC)는 상부에 배치되는 구조물과의 간격을 유지시키는 역할을 할 수 있다. 예를 들어, 스페이서(SC)는 파인 메탈 마스크(FMM)를 통해 발광층(EL)의 유기 물질을 증착하는 경우, 파인 메탈 마스크의 처짐을 방지하는 역할을 할 수 있다. 경우에 따라 스페이서(SC)는 또한 상부에 적층되는 구조물을 지지하는 역할을 할 수 있고, 스페이서(SC)는 제1 기판(101)과 제2 기판(102)의 셀갭(Cell Gap)을 유지하는 역할을 하며, 표시 패널(10) 가압시 응력을 스트레스에 의한 변형을 완화시키는 역할을 할 수 있다.
스페이서(SC)는 스페이서(SC)가 없는 부분과 단차를 유발할 수 있다. 스페이서(SC)의 상면의 높이는 화소 정의막(PDL)의 상면의 높이보다 높을 수 있다. 즉, 스페이서(SC)의 두께(h2, 또는 높이)는 화소 정의막(PDL)의 두께(h1, 또는 높이)보다 클 수 있다. 이에 제한되는 것은 아니지만, 화소 정의막(PDL)의 두께(h1)는 1.0㎛ 내지 1.5㎛ 범위 또는 0.5㎛ 내지 1.5㎛ 범위 내에 있을 수 있으며, 스페이서(SC)의 두께(h2)는 1.6㎛ 내지 2.5㎛의 범위 또는 1.6㎛ 내지 3.5㎛의 범위 내에 있을 수 있다.
스페이서(SC)는 화소 정의막(PDL)과 마찬가지로 유기 절연 물질을 포함하여 이루어질 수 있으며, 예를 들어, 스페이서(SC)는 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지, 에폭시계 수지 등 중 적어도 하나를 포함하여 이루어질 수 있다.
스페이서(SC)는 화소 정의막(PDL)과 상이한 유기 절연 물질을 포함할 수 있다. 즉, 스페이서(SC)는 화소 정의막(PDL)이 포함하는 유기 절연 물질을 포함하지 않으며, 화소 정의막(PDL)이 포함하는 유기 절연 물질과 상이한 유기 절연 물질을 포함할 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 화소 정의막(PDL)은 폴리이미드계 수지를 포함하고, 이 경우, 스페이서(SC)는 아크릴계 수지 또는 에폭시 수지를 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 스페이서(SC)는 화소 정의막(PDL)과 동일한 유기 절연 물질을 포함할 수도 있다.
또한, 스페이서(SC)는 화소 정의막(PDL)과 상이한 감광제를 더 포함할 수 있다. 예를 들어, 스페이서(SC)는 포지티브(Positive) 감광성 물질(감광제)을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 스페이서(SC)는 화소 정의막(PDL)과 동일하게 네거티브 감광성 물질(감광제)을 포함할 수도 있다. 스페이서(SC)는 화소 정의막(PDL)과 별도의 층으로 이루어지며, 화소 정의막(PDL)과 서로 다른 공정에 의해 형성될 수 있다. 이에 대한 설명은 후술한다.
스페이서(SC)는 화소 정의막(PDL)과 상이한 발액성을 가질 수 있다. 다시 말해서, 스페이서(SC)는 친액성을 가지거나, 화소 정의막(PDL)의 발액성보다 작은 발액성을 가질 수 있다. 따라서, 스페이서(SC)는 화소 정의막(PDL)과 상이한 접촉각을 가질 수 있다. 예를 들어, 화소 정의막(PDL)의 일면 상에 배치되는 물과 화소 정의막(PDL)의 일면과 이루는 제1 접촉각은 스페이서(SC)의 일면 상에 배치되는 물과 스페이서(SC)의 일면과 이루는 제2 접촉각보다 클 수 있다.
화소 정의막(PDL)이 발액성을 포함하는 경우, 스페이서(SC)를 형성하고 난 이후에 화소 정의막(PDL)을 형성할 수 있고, 이에 따라, 화소 정의막(PDL)의 발액성을 유지할 수 있다. 또한, 스페이서(SC)가 화소 정의막(PDL)과 두께 방향으로 중첩하지 않고 이격됨에 따라, 스페이서(SC)를 형성하고 난 이후에 화소 정의막(PDL)을 형성하더라도, 스페이서(SC)가 배치된 영역의 높이 균일도를 유지 또는 향상시킬 수 있다. 즉, 스페이서(SC)의 상에 위치하는 화소 정의막 (PDL)을 제거함에 따라, 스페이서(SC)의 상면 및 상면 상에 배치되는 캐소드 전극(CAT)의 평탄도가 향상될 수 있고, 제1 기판(101)과 제2 기판(102) 사이의 갭(gap) 산포에 의한 불량을 억제 또는 방지할 수 있다.
또한, 스페이서(SC)의 상에 위치하는 화소 정의막(PDL)을 제거함에 따라, 스페이서(SC)가 상부의 구성(예를 들어, 제2 기판(102))을 지지할 수 있는 유효 면적비가 증가할 수 있고, 스페이서(SC)의 개수를 감소시킬 수 있다. 따라서, 스페이서(SC)를 형성하는 과정에서 발생할 수 있는 이물에 의한 불량을 억제 또는 방지할 수 있다. 결과적으로, 표시 장치(도 1의 '1')의 수율 및 신뢰도가 향상될 수 있다.
화소 정의막(PDL)이 노출하는 애노드 전극(ANO) 상에는 발광층(EL)이 배치된다. 발광층(EL)은 유기 물질층을 포함할 수 있다. 발광층의 유기 물질층은 유기 발광층을 포함하며, 정공 주입/수송층 및/또는, 전자 주입/수송층을 더 포함할 수 있다. 이에 제한되는 것은 아니지만, 발광층(EL)은 잉크젯 프린팅(Inkjet printing)에 의해 형성될 수 있으며, 이에 따라, 발광층(EL)의 상면은 단면도상 아래로 오목한 형상을 가질 수 있다. 즉, 발광층(EL)의 두께는 화소 정의막(PDL) 측으로 향할수록 커질 수 있다. 다시 말해서, 발광층(EL)의 두께는 평면상 발광층(EL)의 중심부에서 외측(화소 정의막측)으로 향할수록 두꺼워질 수 있다.
발광층(EL) 상에는 캐소드 전극(CAT)이 배치될 수 있다. 캐소드 전극(CAT)은 화소의 구별없이 전면적으로 배치된 공통 전극일 수 있다. 캐소드 전극(CAT)은 하부 구조물의 단차를 반영하도록 하부 구조물에 대해 컨포말하게 형성될 수 있다. 애노드 전극(170), 발광층(EL) 및 캐소드 전극(CAT)은 각각 유기 발광 소자를 구성할 수 있다.
캐소드 전극(CAT)은 발광층(EL)을 커버하며, 화소 정의막(PDL) 상에 배치될 수 있다. 캐소드 전극(CAT)은 발광층(EL)의 상면 및 화소 정의막(PDL)의 상면과 접할 뿐만 아니라, 화소 정의막(PDL)의 측면에도 접할 수 있다. 또한, 스페이서(SC)가 형성된 영역에서 캐소드 전극(CAT)은 스페이서(SC)의 표면과 접하고, 스페이서(SC)의 표면을 덮을 수 있다. 캐소드 전극(CAT)은 스페이서(SC)의 상면 및 측면을 덮을 수 있다.
또한, 캐소드 전극(CAT)은 비아층(VIA)의 상면 일부를 커버할 수 있으며, 비아층(VIA)과 직접 접촉할 수 있다. 즉, 캐소드 전극(CAT)은 일부가 비아층(VIA) 일부를 노출하는 관통홀(HLE) 내에 배치될 수 있으며, 관통홀(HLE) 내에서 스페이서(SC)가 배치되지 않은 영역의 비아층(VIA)을 커버할 수 있으며 상기 영역에서 비아층(VIA)과 직접 접촉할 수 있다. 즉, 관통홀(HLE)은 비아층(VIA)의 일부 영역을 노출하며, 캐소드 전극(CAT)은 관통홀(HLE)에 의해 노출된 비아층(VIA)의 상기 일부 영역과 직접 접촉할 수 있다.
캐소드 전극(CAT)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 캐소드 전극(CAT)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
캐소드 전극(CAT) 상부에는 제2 기판(102)이 배치된다. 캐소드 전극(CAT)과 제2 기판(102)은 서로 직접 맞닿을 수 있으나, 이에 제한되는 것은 아니다.
이하에서, 도 6 내지 도 11을 참조하여, 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다. 제1 기판(101) 상에 배치되는 박막 트랜지스터의 구성, 비아층(VIA) 및 애노드 전극(ANO)을 형성하는 방법은 널리 알려진 기술로 본 명세서에서 이에 대한 자세한 설명은 생략한다.
도 6 내지 도 11은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
우선, 도 6 및 도 7을 참조하면, 화소 정의막(도 4의 'PDL')을 형성하기 전, 제1 광 마스크(PM1)을 이용하여 스페이서(SC)를 형성한다.
구체적으로 설명하면, 제1 기판(101) 상에 박막 트랜지스터의 각 구성들을 형성하고, 박막 트랜지스터 상에 비아층(VIA) 및 애노드 전극(ANO)을 형성한다. 애노드 전극(ANO)이 형성된 비아층(VIA) 전면에 스페이서용 물질층(SCa)을 형성한다. 즉, 스페이서용 물질층(SCa)은 애노드 전극(ANO)을 덮으며, 비아층(VIA) 상에 전면적으로 배치될 수 있다.
스페이서용 물질층(SCa)은 감광성 물질을 포함하는 유기 물질을 포함할 수 있으며, 스페이서용 물질층(SCa)은 제1 광 마스크(PM1)를 이용한 노광 및 현상을 통해 패터닝되어 스페이서(SC)를 형성할 수 있다.
다시 말해서, 스페이서용 물질층(SCa) 상부에 배치된 제1 광 마스크(PM1)는 서로 다른 광 투과율을 갖는 복수의 영역(BL1, TR1)을 포함할 수 있다. 즉, 제1 광 마스크(PM1)는 빛의 투과율(또는 투광율)에 따라 차광부(BL1) 및 투광부(TR)로 구분될 수 있다. 차광부(BL1)의 투광율은 투광부(TR1)의 투광율보다 작을 수 있다.
스페이서용 물질층(SCa)은 제1 영역(R1) 및 제2 영역(R2)으로 구분될 수 있다. 스페이서용 물질층(SCa)의 제1 영역(R1)은 제1 광 마스크(PM1)의 차광부(BL1)에 대응되며, 스페이서용 물질층(SCa)의 제2 영역(R2)은 제1 광 마스크(PM1)의 투광부(TR1)에 대응될 수 있다.
차광부(BL1)는 외부로부터 제공된 빛을 차단하여, 스페이서용 물질층(SCa)의 제1 영역(R1)에 상기 빛이 도달하지 못하게 할 수 있다. 투광부(TR1)는 외부로부터 제공된 빛의 대부분을 투과하며, 스페이서용 물질층(SCa)의 제2 영역(R2)에 상기 빛의 대부분을 도달하게 할 수 있다.
예를 들어, 스페이서용 물질층(SCa)이 포지티브(Positive) 감광성 물질(Sensitizer)을 포함하는 경우, 차광된 부분(제1 영역(R1))은 경화된 상태를 유지하여 현상액에 잘 녹지 않는다. 이때, 소정의 현상액을 이용하여 기판의 스페이서용 물질층(SCa) 중 빛에 노출된 부분과 그렇지 않은 부분의 화학적 변화 특정에 따라 어느 한 부분을 선택적으로 제거할 수 있다, 이에 따라, 제2 영역(R2)의 스페이서용 물질층(SCa)을 선택적으로 제거하여 도 7에 도시된 바와 같은 스페이서(SC)를 패터닝할 수 있다.
다만, 스페이서용 물질층(SCa)이 네거티브(Negative) 감광성 물질(Sensitizer)을 포함하는 경우, 제1 영역(R2)과 제2 영역(R2)에서 스페이서용 물질층(SCa)의 잔존여부는 서로 반대가 될 수 있다.
후술하겠으나, 발광층(도 4의 'EL')을 잉크젯 프린팅으로 형성하는 경우, 화소 정의막(도 4의 'PDL')은 발액성을 포함할 수 있다. 화소 정의막(도 4의 'PDL')은 발액성을 포함하는 경우, 잉크젯 프린팅으로 프린팅된 발광층(도 4의 'EL')은 보다 안정적으로 화소 정의막(도 4의 'PDL')이 노출하는 애노드 전극(도 4의 'ANO') 상에 형성될 수 있다. 다만, 발액성을 포함하는 화소 정의막(도 4의 'PDL')이 형성된 이후, 광 마스크를 이용한 노광 및 현상 공정이 진행되는 경우, 화소 정의막(도 4의 'PDL')의 발액성이 사라질 수 있다. 따라서, 화소 정의막(도 4의 'PDL')을 형성하기 전, 스페이서(SC)를 우선적으로 형성함으로써, 스페이서(SC)를 형성하더라도, 화소 정의막(도 4의 'PDL')의 발액성을 유지할 수 있다.
이어, 도 8 및 도 9를 참조하면, 제1 광 마스크(도 6의 'PM')와 상이한 제2 광 마스크(PM2)를 이용하여, 화소 정의막(PDL)을 형성한다. 화소 정의막(PDL)은 예를 들어, 감광성 물질을 포함하는 유기 물질을 포함하여 이루어질 수 있다. 이 경우, 패턴화된 화소 정의막(PDL)은 화소 정의막용 물질층(PDLa)을 도포한 후, 노광 및 현상을 통해 형성될 수 있다.
구체적으로 설명하면, 애노드 전극(ANO) 및 스페이서(SC)가 배치된 비아층(VIA) 상에 화소 정의막용 물질층(PDLa)을 전면적으로 배치할 수 있다. 화소 정의막용 물질층(PDLa)은 애노드 전극(ANO)을 덮을 수 있다. 아울러, 화소 정의막용 물질층(PDLa)은 스페이서(SC)를 덮을 수 있다. 화소 정의막용 물질층(PDLa)은은 스페이서(SC)의 측면 뿐만 아니라 상면 상에도 배치되어 스페이서(SC)를 덮을 수 있다.
화소 정의막용 물질층(PDLa) 상부에 배치된 제2 광 마스크(PM2)를 사용하여, 화소 정의막용 물질층(PDLa)를 패터닝할 수 있다. 제2 광 마스크(PM2)는 서로 다른 광 투과율을 갖는 복수의 영역(BL2, TR2)을 포함할 수 있다. 즉, 제2 광 마스크(PM2)는 빛의 투과율(또는 투광율)에 따라 차광부(BL2) 및 투광부(TR2)로 구분될 수 있다. 차광부(BL2)의 투광율은 투광부(TR2)의 투광율보다 작을 수 있다.
화소 정의막용 물질층(PDLa)은 제3 영역(R3) 및 제4 영역(R4)으로 구분될 수 있다. 화소 정의막용 물질층(PDLa)의 제3 영역(R3)은 제2 광 마스크(PM2)의 차광부(BL2)에 대응되며, 화소 정의막용 물질층(PDLa)의 제4 영역(R4)은 제2 광 마스크(PM2)의 투광부(TR2)에 대응될 수 있다.
차광부(BL2)는 외부로부터 제공된 빛을 차단하여, 화소 정의막용 물질층(PDLa)의 제3 영역(R3)에 상기 빛이 도달하지 못하게 할 수 있다. 투광부(TR2)는 외부로부터 제공된 빛의 대부분을 투과하며, 화소 정의막용 물질층(PDLa)의 제4 영역(R4)에 상기 빛의 대부분을 도달하게 할 수 있다.
예를 들어, 화소 정의막용 물질층(PDLa)이 네거티브(Negative) 감광성 물질(Sensitizer)을 포함하는 경우, 노광된 부분(제4 영역(R4))은 경화되어 현상액에 잘 녹지 않는 성질을 가지게 된다. 이때, 소정의 현상액을 이용하여 기판의 화소 정의막용 물질층(PDLa) 중 빛에 노출된 부분과 그렇지 않은 부분의 화학적 변화 특정에 따라 어느 한 부분을 선택적으로 제거할 수 있다, 이에 따라, 제3 영역(R3)의 화소 정의막용 물질층(PDLa)을 선택적으로 제거하여, 도 9에 도시된 바와 같은 애노드 전극(ANO)을 노출하는 개구부(OPN) 및 비아층(VIA)을 노출하는 관통홀(HLE)을 포함하는 화소 정의막(PDL)을 형성할 수 있다.
화소 정의막(PDL)의 관통홀(HLE)을 형성하는 과정에서, 화소 정의막용 물질층(PDLa)에 의해 커버된 스페이서(SC)는 화소 정의막용 물질층(PDLa)로부터 노출될 수 있다. 즉, 화소 정의막용 물질층(PDLa)을 패터닝하여 화소 정의막(PDL)을 형성하는 과정에서, 애노드 전극(ANO)을 노출하는 개구부(OPN) 뿐만 아니라, 관통홀(HLE)을 형성할 수 있고, 상기 관통홀(HLE)이 형성됨에 따라, 스페이서(SC) 주변의 화소 정의막용 물질층(PDLa)이 제거될 수 있다. 스페이서(SC)의 상면 및 측면을 덮는 화소 정의막용 물질층(PDLa)이 제거될 수 있고, 이에 따라, 스페이서(SC)의 상부의 평탄도가 향상되고, 제1 기판(101)과 제2 기판(102) 사이의 갭(gap) 산포에 의한 불량을 억제 또는 방지할 수 있다. 또한, 스페이서(SC)의 상부의 평탄도가 향상됨에 따라, 상부 구성을 지지하는 스페이서(SC)의 유효 면적이 증가할 수 있어, 스페이서(SC)의 개수를 감소시킬 수 있고 스페이서(SC)의 이물에 의해 발생할 수 있는 불량을 감소시킬 수 있다.
즉, 스페이서(SC)를 형성하고, 이후에 화소 정의막(PDL)을 형성하더라도, 스페이서(SC) 주변의 화소 정의막용 물질층(PDLa)을 제거함으로써, 스페이서(SC)의 상부의 평탄도, 제1 기판(101)과 제2 기판(102) 사이의 갭(gap) 산포에 의한 불량, 및 스페이서(SC)의 이물에 의해 발생할 수 있는 불량 등을 개선할 수 있다.
아울러, 스페이서(SC)를 형성한 후에 화소 정의막(PDL)을 형성하되, 화소 정의막용 물질층(PDLa)이 네거티브 감광제를 포함함으로써, 화소 정의막(PDL)의 발액성을 유지 및 개선할 수 있다. 다시 말해서, 화소 정의막용 물질층(PDLa)은 발액성을 가지는 물질을 포함할 수 있다. 상기 발액성을 가지는 물질은 화소 정의막용 물질층(PDLa)의 전 영역에 걸쳐 배치될 수 있다. 화소 정의막용 물질층(PDLa)을 노광 및 현상하는 공정에서, 빛에 노출된 영역의 상기 발액성을 가지는 물질은 대체로 화소 정의막용 물질층(PDLa)의 표면을 향해 이동할 수 있고, 화소 정의막(PDL)의 표면의 발액성이 증가할 수 있다. 따라서, 화소 정의막용 물질층(PDLa)에 포함된 발액성을 가지는 물질의 양을 줄일 수 있어 공정 비용을 절약할 수 있으며, 화소 정의막(PDL)의 표면은 보다 원활하게 발액성을 가지는 물질로 코팅(coating)되어 발광층(도 4의 'EL')을 보다 원활하게 원하는 곳에 위치시킬 수 있다.
이어, 도 10 및 도 11을 참조하면, 잉크젯 프린팅을 통해 발광층(EL)을 형성하고, 발광층(EL), 화소 정의막(PDL), 스페이서(SC) 및 비아층(VIA)을 덮는 캐소드 전극(CAT)을 형성한다.
구체적으로 설명하면, 화소 정의막(PDL)에 의해 노출된 애노드 전극(ANO) 상에 발광층용 물질층(ELa)이 배치된다. 화소 정의막(PDL)은 발액성을 포함하고, 이에 따라, 발광층용 물질층(ELa)과 화소 정의막(PDL)과의 표면 결합력이 낮아, 발광층용 물질층(ELa)과 화소 정의막(PDL)의 접촉 각을 증가시킬 수 있다. 따라서, 발광층용 물질층(ELa)은 화소 정의막(PDL)의 상면 상으로 넘치지 않으며, 화소 정의막(PDL)에 의해 노출된 애노드 전극(ANO) 상에 보다 안정적으로 위치할 수 있다.
이에 제한되는 것은 아니지만, 발광층용 물질층(ELa)은 잉크젯 프린팅 장치(또는 액적 토출 장치)에 의해 잉크(Ink)의 형태로 토출되어, 화소 정의막(PDL)에 의해 노출된 애노드 전극(ANO) 상에 배치될 수 있다. 이에 따라, 고해상도의 표시 장치에서도 발광층(EL)을 원하는 위치에 보다 정확하게 형성할 수 있다.
발광층용 물질층(ELa)을 잉크젯 프린팅한 후, 발광층용 물질층(ELa)을 건조하여 발광층(EL)을 형성한다. 상기 건조 공정에 의해 발광층용 물질층(ELa)의 용매가 증발될 수 있고, 부피가 수축하여 도 11에 따른 발광층(EL)이 형성될 수 있다. 발광층용 물질층(ELa)의 분사량은 표면 장력 및 건조 후 부피의 수축량을 고려하여 결정될 수 있다.
발광층(EL)을 형성한 후, 도 11에 도시된 바와 같은 캐소드 전극(CAT)을 형성할 수 있다. 캐소드 전극(CAT)은 애노드 전극(ANO), 스페이서(SC), 화소 정의막(PDL) 및 발광층(EL)을 덮으며 비아층(VIA) 상에 전면에 걸쳐 형성될 수 있다.
도시하진 않았으나, 캐소드 전극(CAT)을 형성한 후, 캐소드 전극(CAT) 상에 제2 기판(도 4의 '102')을 배치할 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 12는 다른 실시예에 따른 표시 장치의 단면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 장치(1_1)는 화소 정의막(PDL) 하부에 배치되는 서브 화소 정의막(PDLS_1)을 더 포함한다는 점에서 도 4의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 표시 장치(1_1)는 화소 정의막(PDL)을 포함하고, 화소 정의막(PDL) 뿐만 아니라, 서브 화소 정의막(PDLS_1)을 더 포함할 수 있다. 서브 화소 정의막(PDLS_1)은 화소 정의막(PDL) 하부에 배치될 수 있다. 서브 화소 정의막(PDLS_1)은 화소 정의막(PDL)과 비아층(VIA) 사이, 화소 정의막(PDL)과 애노드 전극(ANO) 사이, 및 스페이서(SC)와 비아층(VIA) 사이에 배치될 수 있다. 서브 화소 정의막(PDLS_1)은 화소 정의막(PDL)의 관통홀(HLE)과 중첩하는 영역에 배치될 수 있다. 즉, 화소 정의막(PDL)의 관통홀(HLE)은 서브 화소 정의막(PDLS_1)를 노출할 수 있다.
화소 정의막(PDL)의 관통홀(HLE)을 제외한 영역에서 서브 화소 정의막(PDLS_1)의 평면상 형상은 화소 정의막(PDL)의 평면상 형상과 실질적으로 동일할 수 있으나, 이에 제한되는 것은 아니다. 서브 화소 정의막(PDLS_1)은 발광층(EL)의 테두리 부근에 배치될 수 있으며, 발광층(EL)의 하측 일부를 둘러쌀 수 있다. 애노드 전극(ANO)을 노출하는 화소 정의막(PDL)의 개구부(OPN)에서 서브 화소 정의막(PDLS_1)의 측면은 화소 정의막(PDL)의 측면보다 외측으로(상기 개구부(OPN)의 내측으로) 돌출될 수 있으나, 이에 제한되는 것은 아니다.
서브 화소 정의막(PDLS_1)은 친액성을 가질 수 있다. 이에 제한되는 것은 아니지만, 서브 화소 정의막(PDLS_1)은 친액성을 가지는 물질을 포함할 수 있다. 즉, 서브 화소 정의막(PDLS_1)의 발액성은 화소 정의막(PDL)의 발액성보다 작을 수 있다.
친액성을 가지는 서브 화소 정의막(PDLS_1)이 발광층(EL)의 테두리 부근에서 발광층(EL)의 하부를 둘러싸도록 배치됨에 따라, 발광층(EL)이 불균일하게 형성되는 것을 억제 또는 방지하거나, 발광층(EL)의 균일도를 향상히킬 수 있고, 발광 영역(EMA)에서 발광되는 빛의 균일도를 향상시킬 수 있다.
이 경우에도, 화소 정의막(PDL)과 스페이서(SC)가 이격되어 배치됨에 따라, 스페이서(SC)를 형성한 뒤 화소 정의막(PDL)을 형성하여 화소 정의막(PDL)의 발액성을 유지할 수 있다. 또한, 스페이서(SC)를 형성한 뒤 화소 정의막(PDL)을 형성하더라도, 스페이서(SC) 상부의 균일도를 향상시키며 스페이서(SC)의 실제 유효 면적비를 증가시킬 수 있다.
도 13은 또 다른 실시예에 따른 표시 장치의 화소 배열을 나타낸 개략적인 배치도이다.
도 13을 참조하면, 본 실시예에 따른 표시 장치(1_2)는 화소 정의막(PDL)에 의해 정의되는 관통홀(HLE_2) 및 관통홀(HLE_2) 내에 배치되는 스페이서(SC_2)가 인접하는 화소(PX)의 경계 상에 배치된다는 점에서 도 3의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 표시 장치(1_2)는 화소 정의막(PDL)을 포함하고, 화소 정의막(PDL)에 의해 정의되는 관통홀(HLE_2) 및 관통홀(HLE_2) 내에 배치되는 스페이서(SC_2)를 포함하되, 관통홀(HLE_2) 및 스페이서(SC_2)가 상호 인접하는 화소(PX)의 경계 상에 배치될 수 있다. 관통홀(HLE_2) 및 스페이서(SC_2)은 일 화소(PX)의 제3 애노드 전극 패턴(ANO3)과 상기 일 화소(PX)에 인접한 다른 화소(PX)의 제1 애노드 전극 패턴(ANO1) 사이에 배치될 수 있다. 또한, 관통홀(HLE_2) 및 스페이서(SC_2)은 일 화소(PX)의 제3 컨택홀(CNT3)과 상기 일 화소(PX)에 인접한 다른 화소(PX)의 제1 컨택홀(CNT1) 사이에 배치될 수 있다. 이에 따라, 화소 정의막(PDL)과 스페이서(SC_2) 사이에서 보다 큰 이격 거리(도 5의 'd')를 확보할 수 있다.
이 경우에도, 화소 정의막(PDL)과 스페이서(SC)가 이격되어 배치됨에 따라, 스페이서(SC)를 형성한 뒤 화소 정의막(PDL)을 형성하여 화소 정의막(PDL)의 발액성을 유지할 수 있다. 또한, 스페이서(SC)를 형성한 뒤 화소 정의막(PDL)을 형성하더라도, 스페이서(SC) 상부의 균일도를 향상시키며 스페이서(SC)의 실제 유효 면적비를 증가시킬 수 있다. 아울러, 화소 정의막(PDL)과 스페이서(SC_2) 사이의 이격 거리(도 5의 'd')를 보다 원활히 확보할 수 있어, 화소 정의막(PDL)과 스페이서(SC_2)의 불량이 감소할 수 있으며, 신뢰성이 향상될 수 있다.
도 14는 또 다른 실시예에 따른 표시 장치의 화소 배열을 나타낸 개략적인 배치도이다.
도 14를 참조하면, 본 실시예에 따른 표시 장치(1_3)는 입사광의 색을 변환하는 컬러 제어 구조물(WCP1, WCP2, TRL)을 더 포함한다는 점에서 도 4의 실시예와 차이가 있다.
구체적으로 설명하면, 각 서브 화소(PXS_1, PXS_2, PXS_3)는 출광 영역(TA1, TA2, TA3)과 그 주변의 차광 영역(BA)을 포함할 수 있다. 출광 영역(TA1, TA2, TA3)은 발광 영역(EMA1, EMA2, EMA3)에서 발광된 빛을 표시 장치(1_3)의 외부로 방출시킬 수 있다. 각 출광 영역(TA1, TA2, TA3)은 각 발광 영역(EMA1, EMA2, EMA3)과 중첩할 수 있다. 차광 영역(BA)은 발광 영역(EMA)에서 발광된 빛을 표시 장치(1_3)의 외부로 방출시키지 않는다.
본 실시예에 따른 표시 장치(1_3)는 제1 표시 기판(11_3), 제1 표시 기판(11_3)과 대향하는 제2 표시 기판(12_3) 및 제1 표시 기판(11_3)과 제2 표시 기판(12_3) 사이에 개재되는 충진층(70)을 포함할 수 있다.
도시하진 않았으나, 제1 표시 기판(11_3)은 영상을 표시하기 위한 소자 및 회로들을 포함하며, 화소 정의막(PDL), 스페이서(SC) 및 자발광 소자(self-light emitting element) 등을 포함하며, 앞서 설명한 도 4의 실시예와 실질적으로 동일한 구성을 포함할 수 있다. 본 실시예에 따른 발광층(EL)에서는 모두 동일한 색의 광(예를 들어, 청색 광)이 방출될 수 있으나, 이에 제한되는 것은 아니다.
제1 표시 기판(11_3)은 캐소드 전극(CAT) 상에 배치되어 하부의 구성을 봉지하는 박막 봉지층(EM)을 더 포함할 수 있다. 박막 봉지층(EM)은 제1 무기 봉지층(EM1), 유기 봉지층(EM2) 및 제2 무기 봉지층(EM3)을 포함할 수 있으며, 순차적으로 적층될 수 있다.
제2 표시 기판(12_3)은 제2 기판(102) 상에 배치되는 입사광의 색을 변환하는 컬러 제어 구조물(WCL1, WCL2, TPL)을 포함할 수 있다. 상기 컬러 제어 구조물(WCL1, WCL2, TPL)은 입사광의 파장을 제어할 수 있으며, 이에 따라, 입사광의 색을 변환할 수 있다.
제2 표시 기판(12_3)은 각 서브 화소(PXS_1, PXS_2, PXS_3)의 해당하는 색이 아닌 다른 색의 빛이 방출되는 것을 차단하는 컬러 필터층(CFL), 광 중 적어도 일부를 리사이클(recycle)시키는 저 굴절막(LRL), 제1 캡핑층(CPL1), 각 서브 화소(PXS)가 구분하는 뱅크층(MBM), 발광층(EML)으로부터 방출된 광의 파장을 변환시키는 파장 변환층(WCL1, WCL2), 발광층(EML)으로부터 방출된 광을 그대로 투과시키는 투광층(TPL), 제2 캡핑층(CPL2)을 포함할 수 있다.
파장 변환층(WCL1, WCL2)과 투광층(TPL)은 베이스 수지(BRS1, BRS2, BRS3), 및 파장 변환 효율을 증가시키거나, 빛을 산란시켜 출사 각도를 조절하는 산란체(SCP)를 포함할 수 있다. 파장 변환층(WCL1, WCL2)은 빛의 파장을 변환시키는 파장 변환 물질(WCP1, WCP2)를 더 포함할 수 있다.
이 경우에도, 화소 정의막(PDL)과 스페이서(SC)가 이격되어 배치됨에 따라, 스페이서(SC)를 형성한 뒤 화소 정의막(PDL)을 형성하여 화소 정의막(PDL)의 발액성을 유지할 수 있다. 또한, 스페이서(SC)를 형성한 뒤 화소 정의막(PDL)을 형성하더라도, 스페이서(SC) 상부의 균일도를 향상시키며 스페이서(SC)의 실제 유효 면적비를 증가시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 110: 반도체층
10: 표시 패널 130: 제1 게이트 도전층
20: 윈도우 부재 140: 제2 게이트 도전층
101: 제1 기판 150: 데이터 도전층
102: 제2 기판 VIA: 비아층
TSP: 터치 패널 ANO: 애노드 전극
POL: 편광부재 EL: 발광층
CPL: 커버 패널 SC: 스페이서
ATL: 활성 소자층 CAT: 캐소드 전극
SL: 실링 부재 OPN: 개구부
PX: 화소
PXS: 서브 화소

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되는 화소 정의막으로서, 상기 제1 전극을 노출하는 제1 개구부를 포함하는 화소 정의막;
    상기 화소 정의막에 의해 노출된 상기 제1 전극 상에 배치되는 발광층; 및
    상기 기판 상에 배치되며, 상기 화소 정의막과 이격되어 상기 화소 정의막과 비중첩하는 스페이서를 포함하되,
    상기 기판의 일면을 기준으로 상기 스페이서의 상면의 높이는 상기 화소 정의막의 상면의 높이보다 높은 위치에 위치하는 표시 장치.
  2. 제1 항에 있어서,
    상기 화소 정의막, 상기 발광층 및 상기 스페이서의 상기 상면을 커버하는 제2 전극을 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제2 전극은 상기 스페이서의 측면을 더 커버하는 표시 장치.
  4. 제2 항에 있어서,
    상기 화소 정의막은 두께 방향으로 관통하며 상기 제1 개구부와 이격되어 배치되고 상기 제1 전극과 비중첩하는 제2 개구부를 더 포함하되,
    상기 스페이서는 상기 제2 개구부 내에 배치되는 표시 장치.
  5. 제4 항에 있어서,
    상기 기판과 상기 제1 전극 사이에 배치되는 평탄화막을 더 포함하되,
    상기 제2 개구부는 상기 평탄화막의 제1 영역을 노출하고,
    상기 제2 전극은 상기 평탄화막의 상기 제1 영역의 적어도 일부와 직접 접촉하는 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 개구부와 상기 제2 개구부 사이의 거리는 8㎛보다 큰 표시 장치.
  7. 제1 항에 있어서,
    상기 화소 정의막은 발액성이고, 물과의 접촉각은 90도 초과 및 180도 미만의 범위 내에 있는 표시 장치.
  8. 제1 항에 있어서,
    상기 화소 정의막은 물과 제1 접촉각을 갖고, 상기 스페이서는 물과 제2 접촉각을 갖되,
    상기 제2 접촉각은 상기 제1 접촉각보다 작은 표시 장치.
  9. 제1 항에 있어서,
    상기 화소 정의막과 상기 스페이서는 서로 다른 유기물을 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 화소 정의막은 네거티브(Negative) 감광제를 포함하고, 상기 스페이서는 포지티브(Positive) 감광제를 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 평탄화막 상에 배치되는 서브 화소 정의막을 더 포함하되,
    상기 기판과 상기 화소 정의막 사이에 배치되며,
    상기 서브 화소 정의막은 친액성을 가지고, 물과의 접촉각은 0도 초과 및 90도 미만의 범위 내에 있는 표시 장치.
  12. 제1 항에 있어서,
    상기 스페이서의 두께는 상기 화소 정의막의 두께보다 두꺼운 표시 장치.
  13. 제12 항에 있어서,
    상기 스페이서의 두께는 1.6㎛ 내지 2.5㎛의 범위 내에 있으며, 상기 화소 정의막의 두께는 1.0㎛ 내지 1.5㎛의 범위 내에 있는 표시 장치.
  14. 기판;
    상기 기판 상에 배치되는 반도체층;
    상기 액티브층 상에 배치되는 제1 절연막;
    상기 제1 절연막 상에 배치되는 게이트 도전층;
    상기 게이츠 도전층 상에 배치되는 제2 절연막;
    상기 제2 절연막 상에 배치되는 데이터 도전층;
    상기 데이터 도전층 상에 배치되는 평탄화막;
    상기 평탄화막 상에 배치되는 화소 전극;
    상기 화소 전극이 배치된 상기 평탄화막 상에 배치된 화소 정의막으로서, 두께 방향으로 관통하며 상기 화소 전극을 노출하는 제1 개구부, 및 상기 두께 방향으로 관통하며 상기 제1 개구부와 이격되어 배치되고 상기 화소 전극과 비중첩하는 제2 개구부를 포함하는 화소 정의막;
    상기 제1 개구부에 의해 노출된 상기 화소 전극 상에 배치된 발광층; 및
    상기 제2 개구부 내에 배치되며, 상기 화소 정의막과 이격된 스페이서를 포함하되,
    상기 기판의 일면을 기준으로 상기 스페이서의 상면의 높이는 상기 화소 정의막의 상면의 높이보다 높은 위치에 위치하는 표시 장치.
  15. 제14 항에 있어서,
    상기 화소 정의막은 네거티브(Negative) 감광제를 포함하고, 상기 스페이서는 포지티브(Positive) 감광제를 포함하는 표시 장치.
  16. 제14 항에 있어서,
    상기 발광층, 상기 화소 정의막 및 상기 스페이서의 상면을 커버하는 공통 전극을 더 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 공통 전극은 상기 스페이서의 측면을 더 커버하는 표시 장치.
  18. 제1 전극이 배치된 기판을 준비하는 단계;
    상기 제1 전극을 덮으며, 상기 기판 상에 제1 유기막을 적층하는 단계;
    제1 광 마스크를 통해 상기 제1 유기막을 패터닝하여, 스페이서를 형성하는 단계;
    상기 제1 전극 및 상기 스페이서를 덮으며, 상기 기판 상에 발액성을 갖는 제2 유기막을 적층하는 단계; 및
    상기 제1 광 마스크와 상이한 제2 광 마스크를 통해 상기 제2 유기막을 패터닝하여, 상기 제1 전극을 노출하는 제1 노출 영역, 및 상기 제1 노출 영역과 비중첩하고 상기 스페이서를 노출하는 제2 노출 영역을 포함하는 화소 정의막을 형성하는 단계를 포함하되,
    상기 스페이서는 상기 화소 정의막과 비중첩하고,
    상기 기판의 일면을 기준으로 상기 스페이서의 상면의 높이는 상기 화소 정의막의 상면의 높이보다 큰 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 화소 정의막을 형성하는 단계 이후에, 상기 화소 정의막에 의해 노출된 상기 제1 전극 상에 발광층을 형성하는 단계를 더 포함하고,
    상기 발광층을 형성하는 단계는 잉크젯 프린팅(Inkjet Printing) 공법에 의해 진행되는 표시 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 화소 정의막은 네거티브(Negative) 감광제를 포함하고, 상기 스페이서는 포지티브(Positive) 감광제를 포함하는 표시 장치의 제조 방법.
KR1020200085128A 2020-07-10 2020-07-10 표시 장치 및 표시 장치의 제조 방법 KR20220007788A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200085128A KR20220007788A (ko) 2020-07-10 2020-07-10 표시 장치 및 표시 장치의 제조 방법
US17/343,888 US20220013603A1 (en) 2020-07-10 2021-06-10 Display device and method of providing the same
CN202110750583.XA CN113990895A (zh) 2020-07-10 2021-07-02 显示装置和制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200085128A KR20220007788A (ko) 2020-07-10 2020-07-10 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220007788A true KR20220007788A (ko) 2022-01-19

Family

ID=79173093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200085128A KR20220007788A (ko) 2020-07-10 2020-07-10 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20220013603A1 (ko)
KR (1) KR20220007788A (ko)
CN (1) CN113990895A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220118580A (ko) * 2021-02-18 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012047764A (ja) * 2008-12-26 2012-03-08 Sharp Corp 表示装置用基板及びその製造方法並びに表示装置
KR102446425B1 (ko) * 2015-11-17 2022-09-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102458907B1 (ko) * 2015-12-29 2022-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10559772B2 (en) * 2017-03-31 2020-02-11 Sharp Kabushiki Kaisha Display device and production method thereof
KR102402998B1 (ko) * 2017-05-22 2022-05-30 삼성디스플레이 주식회사 증착 마스크 제조방법 및 제조장치
CN107104130A (zh) * 2017-05-26 2017-08-29 京东方科技集团股份有限公司 一种oled显示基板及制备方法、显示面板及显示装置
CN108461525A (zh) * 2018-03-14 2018-08-28 京东方科技集团股份有限公司 显示母板、显示基板及显示装置
KR102639989B1 (ko) * 2018-12-28 2024-02-22 엘지디스플레이 주식회사 플렉서블 표시장치

Also Published As

Publication number Publication date
US20220013603A1 (en) 2022-01-13
CN113990895A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
US10749143B2 (en) Organic light emitting diode panel
CN112397547A (zh) 显示装置
US11974481B2 (en) Display panel and display apparatus including the same
KR20210149280A (ko) 표시장치
CN111430445B (zh) 一种显示基板及其制备方法、显示装置
KR20210142038A (ko) 표시 장치 및 표시 장치의 제조 방법
US20220045160A1 (en) Display panel and display apparatus including the same
US11749615B2 (en) Display device including alignment pattern
CN114078926A (zh) 显示面板及包括其的显示设备
JP2010122520A (ja) 反射板、表示装置およびその製造方法
US20240057386A1 (en) Display panel and display apparatus including the same
CN114464653A (zh) 显示面板和包括该显示面板的显示装置
US11329119B2 (en) Display apparatus and method of manufacturing the same
US20220013603A1 (en) Display device and method of providing the same
US11974455B2 (en) Display device and method of manufacturing the same
US20220208866A1 (en) Display panel and display apparatus including the same
US20220003909A1 (en) Display device
KR20150002119A (ko) 유기전계 발광소자 및 이의 제조 방법
KR20220036403A (ko) 표시 장치 및 그 제조 방법
KR20220021082A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN218483164U (zh) 显示面板和显示设备
KR20220022920A (ko) 표시 장치
EP4333063A1 (en) Display substrate and preparation method therefor, and display apparatus
US20240040849A1 (en) Display apparatus, mask for manufacturing the same, and manufacturing method of display apparatus
KR20240040138A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination