KR20220007689A

KR20220007689A - 비트 에러 통지 방법 및 관련 디바이스

Info

Publication number: KR20220007689A
Application number: KR1020217040774A
Authority: KR
Inventors: 팡 신; 다 천
Original assignee: 후아웨이 테크놀러지 컴퍼니 리미티드
Priority date: 2019-06-10
Filing date: 2020-06-10
Publication date: 2022-01-18
Also published as: EP3962000A4; CN112073285B; WO2020249033A1; CN114938317A; JP7334392B2; EP3962000B1; US20220103312A1; CN112073285A; EP3962000A1; JP2022536039A; BR112021023534A2

Abstract

본 출원은 비트 에러를 광고하기 위한 방법 및 관련 디바이스들을 제공한다. 이 방법은: 제1 터널 상의 중간 노드가 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출하는 단계; 및 중간 노드가 제1 패킷을 제1 터널을 통해 제1 터널 상의 출구 노드에 전송하는 단계를 포함하고, 여기서 제1 패킷은 비트 에러가 제1 터널 상에서 발생하는 것을 표시하기 위해 사용되고, 제1 패킷은 출구 노드에게 제2 패킷을 제1 터널 상의 입구 노드에 전송하도록 지시하기 위해 추가로 사용되고, 제2 패킷은 비트 에러가 제1 터널 상에서 발생하는 것을 표시하기 위해 사용된다. 전술한 방법을 사용하여 비트 에러 정보를 송신함으로써, 서비스들의 연관된 보호 스위칭을 구현할 수 있다.

Description

비트 에러 통지 방법 및 관련 디바이스

본 출원은 2019년 6월 10일자로 중국 지적 재산권 관리국(China National Intellectual Property Administration)에 출원되고 발명의 명칭이 "METHOD FOR ADVERTISING BIT ERROR AND RELATED DEVICES"인 중국 특허 출원 제201910499061.X호에 대한 우선권을 주장하며, 그 전체가 본 명세서에 참고로 포함된다.

본 출원은 네트워크 통신 기술 분야에 관한 것으로, 특히 비트 에러를 광고하기 위한 방법 및 관련 디바이스들에 관한 것이다.

비트 에러(bit error)는 신호의 전송으로부터 신호의 수신까지의 송신 동안 신호 상에 비트 에러가 발생하는 것을 의미한다. 일반적으로, 통신 디바이스는 순환 중복 검사(cyclic redundancy check, CRC) 알고리즘에 따라, 데이터 패킷에 대해 에러가 발생하는 것을 검출한다. 광 섬유 결함들에 의해 야기되는 비트 에러들은 결함들을 수정함으로써 제거될 수 있지만, 광 경로 지터 및 광 섬유 노화와 같은 인자들에 의해 야기되는 간헐적인 비트 에러는 제거하기가 어렵다. 이러한 인자들에 의해 야기되는 간헐적인 패킷 손실은 기지국이 서비스 불능이 되게 할 수 있고(즉, 기지국이 오프라인이 되거나 관리 불능이 됨), 데이터 트래픽 손실을 야기할 수 있다.

양방향 포워딩 검출(bidirectional forwarding detection, BFD) 프로토콜이 엔드-투-엔드 링크 검출에 사용된다. BFD 프로토콜은 라우팅 프로토콜들과는 독립적인 프로토콜이고, 밀리초 레벨에서 신속한 검출을 구현할 수 있다. 검출 동안, 2개의 단부는 먼저 협상을 통해 세션을 생성하고; 2개의 단부는 세션을 생성(UP)한 후에 주기적으로 BFD 패킷들을 서로 전송하고 BFD 패킷들이 교환되는 링크를 검출하며; 하나의 단부가 소정 기간 내에 피어 단부로부터 BFD 패킷을 수신하지 못하면, 세션의 상태는 다운(Down)으로 변경되어, BFD 패킷들이 통과하는 링크에 결함이 있음을 나타낸다. 본 명세서에서의 BFD 패킷들은 BFD 프로토콜과 관련된 콘텐츠를 운반하는 다양한 송신 프로토콜 패킷들이다. 즉, 이러한 프로토콜 패킷들의 페이로드 부분들은 BFD 프로토콜에 관련된 콘텐츠를 운반한다. 2개의 단부 각각은 BFD 패킷들을 서로 전송하기 위한 주파수를 협상할 수 있으며, 여기서 주파수가 높을수록 결함을 더 빠르게 검출할 수 있음을 표시한다. IPv4 또는 IPv6 네트워크에서, 사용자 데이터그램 프로토콜(user datagram protocol, UDP) 캡슐화 포맷 또는 인터넷 프로토콜(internet protocol, IP) 캡슐화 포맷이 BFD 패킷에 사용될 필요가 있다.

현재, BFD 패킷 또는 중간 시스템-대-중간 시스템(intermediate system-to-intermediate system, IS-IS) 패킷은 일반적으로 비트 에러 정보를 송신하기 위해 사용된다. 현재, 비트 에러 정보를 송신하기 위해 BFD 패킷이 사용되는 경우, BFD 패킷의 길이는 BFD 패킷의 꼬리에 타입 길이 값(type length value, TLV) 필드를 추가함으로써 확장될 필요가 있다. 이러한 방식이 사용되는 경우 BFD 패킷의 포맷이 수정되고, 송신된 BFD 패킷이 표준 포맷의 BFD 패킷이 아니기 때문에, 서로 연동하는 것은 구현하기 어렵다. 예를 들어, 피어-엔드 디바이스(peer-end device)는 포맷이 수정된 BFD 패킷을 파싱할 수 없고, 또한 BFD 패킷에서 운반된 비트 에러 정보를 획득할 수 없다. 그러나, IS-IS 패킷이 비트 에러 정보를 송신하기 위해 사용되는 경우, 비트 에러 정보는 계층 2 네트워크에서만 송신될 수 있다. 단부들 사이에 계층 3 디바이스들 또는 복수의 중간 디바이스가 존재하면, IS-IS 패킷을 사용하여 비트 에러 정보를 송신하는 방식은 적용불가능하다. 즉, 이러한 방식은 비트 에러 정보가 직접 연결된 디바이스들 사이에서 송신되는 시나리오에만 적용가능하다.

본 출원은 비트 에러 정보를 송신하기 위한 방법 및 관련 디바이스들을 제공하여, 비트 에러 정보를 송신하고, 서비스들의 엔드-투-엔드 연관 보호 스위칭을 추가로 구현한다.

제1 양태에 따르면, 비트 에러를 광고하기 위한 방법이 제공된다. 이 방법은: 제1 터널 상의 중간 노드가 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출하는 단계; 및 중간 노드가 제1 패킷을 제1 터널을 통해 제1 터널 상의 출구 노드에 전송하는 단계를 포함한다. 제1 패킷은 비트 에러가 제1 터널 상에서 발생하는 것을 표시하기 위해 사용되고, 제1 패킷은 출구 노드에게 제2 패킷을 제1 터널 상의 입구 노드에 전송하도록 지시하기 위해 추가로 사용되고, 제2 패킷은 비트 에러가 제1 터널 상에서 발생하는 것을 표시하기 위해 사용된다.

본 출원에서 제공되는 해결책에서, 제1 터널 상의 중간 노드는 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트를 검출한다. 비트 에러 레이트가 임계값을 초과할 때, 중간 노드는 제1 터널 상에서 비트 에러가 발생하는 것을 표시하는 제1 패킷을 제1 터널 상의 출구 노드로 전송한다. 제1 패킷을 수신한 후에, 출구 노드는 제1 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용되는 제2 패킷을, 제1 터널 상의 입구 노드에 전송한다. 이러한 방식으로, 비트 에러 정보가 송신될 수 있고, 서비스들의 추가적인 엔드-투-엔드 연관 보호 스위칭이 구현된다.

제1 양태를 참조하면, 제1 양태의 가능한 구현에서, 제1 패킷은 레이블 및 비트 에러 플래그를 포함하고, 레이블은 제1 터널을 결정하기 위해 출구 노드에 의해 사용되고, 비트 에러 플래그는 제1 패킷이 전송되는 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다.

본 출원에서 제공되는 해결책에서, 중간 노드는 레이블 및 비트 에러 플래그를 제1 패킷에 추가하고, 제1 패킷을 출구 노드에 전송한다. 제1 패킷을 수신한 후에, 출구 노드는 제1 패킷에서 운반되는 레이블에 기초하여 제1 터널을 결정할 수 있고, 비트 에러 플래그에 기초하여, 비트 에러가 발생하는 것을 결정할 수 있다. 출구 노드는 비트 에러 플래그와 함께 레이블에 기초하여, 비트 에러가 제1 터널 상에서 발생한다고 결정할 수 있어서, 출구 노드는 비트 에러가 제1 터널 상에서 발생한다고 정확하게 결정할 수 있다.

제1 양태를 참조하면, 제1 양태의 가능한 구현에서, 제1 패킷은 출구 노드에게 제2 패킷을 제2 터널을 통해 제1 터널 상의 입구 노드에 전송하도록 지시하기 위해 사용되고, 여기서 제2 터널은 제1 터널의 역방향 터널이다.

본 출원에서 제공되는 해결책에서, 제1 터널과 제2 터널은 서로의 역방향 터널들이다. 중간 노드에 의해 전송되는 제1 패킷을 수신한 후에, 제1 터널 상의 출구 노드는 제1 터널 상에서 비트 에러가 발생한다는 것을 입구 노드에게 통지하기 위해, 제1 터널의 역방향 터널, 즉 제2 터널을 통해 제1 터널 상의 입구 노드에 제2 패킷을 전송할 필요가 있다.

제1 양태를 참조하면, 제1 양태의 가능한 구현에서, 레이블은 제2 터널을 결정하기 위해 출구 노드에 의해 추가로 사용된다.

본 출원에서 제공되는 해결책에서, 패킷을 송신하기 위한 경로는 레이블에 기초하여 결정된다. 제1 터널 상의 출구 노드가 제1 패킷을 수신한 후에, 제1 패킷이 레이블을 운반하기 때문에, 출구 노드는 레이블에 기초하여 제1 터널 상의 입구 노드를 결정하고, 제2 터널을 추가로 결정할 수 있다. 이러한 방식은 IP 어드레스들에 의존하지 않기 때문에, 패킷 송신은 더 효율적이고 편리하다.

제1 양태를 참조하면, 제1 양태의 가능한 구현에서, 중간 노드는 제1 터널 상의 복수의 경로를 통해 포워딩되는 패킷의 비트 에러 레이트들의 합을 계산하고, 비트 에러 레이트들의 합이 임계값을 초과하는 것을 검출한다.

본 출원에서 제공되는 해결책에서, 중간 노드는 복수의 경로를 통해 포워딩되는 패킷의 비트 에러 레이트들의 합을 계산한 다음, 결정을 위해 그 합을 임계값과 비교하여, 비트 에러 레이트들의 송신을 구현한다. 이것은 각각의 경로의 비트 에러 레이트가 임계값에 도달하지 않지만 비트 에러 레이트들의 합이 임계값을 초과하는 경우를 회피할 수 있어서, 중간 노드는 제1 터널 상에서 비트 에러가 발생하는 것을 표시하는 제1 패킷을 출구 노드에 정확하게 전송할 수 있고; 또한, 출구 노드는 데이터 트래픽 손실을 피하기 위해 대응하는 조치들을 취한다.

제1 양태를 참조하면, 제1 양태의 가능한 구현에서, 제1 패킷은 양방향 포워딩 검출 BFD 패킷이고, BFD 패킷은 진단 필드를 포함하고, 진단 필드는 비트 에러 플래그를 운반하기 위해 사용되고, 비트 에러 플래그의 값은 30이다.

선택적으로, 비트 에러 플래그의 값은 값이 9 내지 31의 범위에 있는 한, 다른 값, 예를 들어, 10 또는 15일 수 있다.

본 출원에서 제공되는 해결책에서, BFD 패킷 내의 진단 필드의 특수 값은 비트 에러 플래그를 나타내기 위해 사용된다. 따라서, 비트 에러 플래그를 운반하기 위해 다른 필드가 추가되지 않을 수 있거나 다른 정보가 전송되지 않을 수 있고, BFD 패킷의 포맷은 수정될 필요가 없다. 이것은 전송되는 패킷이 여전히 표준 포맷 BFD 패킷인 것을 보장하고, 그에 의해 상호연동의 어려움들을 회피하고, 비트 에러 상태를 효과적으로 송신한다. 이 구현은 간단하고 송신 효율이 향상된다.

제1 양태를 참조하면, 제1 양태의 가능한 구현에서, 제1 패킷은 BFD 패킷이고, BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 요구되는 최소 에코 rx 간격 필드는 비트 에러 레이트를 운반하기 위해 사용되고, 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 비트 에러 레이트의 계수를 나타내고, 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 비트 에러 레이트의 지수를 나타낸다. m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 요구되는 최소 에코 rx 구간 필드의 길이 값보다 작다.

본 출원에서 제공되는 해결책에서, BFD 패킷에서의 요구되는 최소 에코 rx 간격 필드가 비트 에러 레이트를 송신하기 위해 재사용됨으로써, 제1 터널 상의 출구 노드는 비트 에러 레이트를 추가로 송신하지 않고, 중간 노드에 의해 전송되는 제1 패킷으로부터 비트 에러 레이트를 더 직관적으로 획득할 수 있다. 이것은 송신 자원 오버헤드를 감소시키고 송신 효율을 향상시킨다.

제2 양태에 따르면, 비트 에러를 광고하기 위한 방법이 제공된다. 이러한 방법은: 제1 터널 상의 출구 노드가 제1 터널을 통해 제1 터널 상의 제1 중간 노드에 의해 전송되는 제1 패킷을 수신하는 단계- 제1 패킷은 제1 중간 노드가 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출할 때 출구 노드에 전송되는 패킷이고, 제1 패킷은 제1 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용됨 -; 및 출구 노드가 제1 패킷에 기초하여 제2 패킷을 제1 터널 상의 입구 노드에 전송하는 단계- 제2 패킷은 비트 에러가 제1 터널 상에서 발생하는 것을 표시하기 위해 사용됨 -를 포함한다.

본 출원에서 제공되는 해결책에서, 제1 터널 상의 출구 노드는 비트 에러가 제1 터널 상에서 발생하는 것을 표시하는 제1 패킷을 수신하고, 제1 패킷은 중간 노드가 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과한다는 것을 검출할 때 제1 터널 상의 중간 노드에 의해 출구 노드로 전송되는 패킷이다. 제1 패킷을 수신한 후에, 출구 노드는 제1 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용되는 제2 패킷을, 제1 터널 상의 입구 노드에 전송한다. 이러한 방식으로, 비트 에러 정보가 송신될 수 있고, 서비스들의 추가적인 엔드-투-엔드 연관 보호 스위칭이 구현된다.

제2 양태를 참조하면, 제2 양태의 가능한 구현에서, 제1 패킷은 제1 레이블 및 제1 비트 에러 플래그를 포함하고, 여기서 제1 레이블은 제1 터널에 대응하고, 제1 비트 에러 플래그는 제1 패킷이 전송되는 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다. 출구 노드는 제1 레이블 및 제1 비트 에러 플래그에 기초하여, 비트 에러가 제1 터널 상에서 발생한다고 결정한다.

제2 양태를 참조하면, 제2 양태의 가능한 구현에서, 출구 노드는 제1 레이블에 기초하여 제2 터널을 결정하고; 출구 노드는 제2 패킷을 제2 터널을 통해 제1 터널 상의 입구 노드에 전송하고, 여기서 제2 터널은 제1 터널의 역방향 터널이다.

제2 양태를 참조하면, 제2 양태의 가능한 구현에서, 제2 패킷은 제2 레이블 및 제2 비트 에러 플래그를 포함한다. 제2 레이블은 제1 터널을 결정하기 위해 입구 노드에 의해 사용된다. 제2 비트 에러 플래그는 제2 패킷이 전송되는 터널의 역방향 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다.

본 출원에서 제공되는 해결책에서, 출구 노드는 제2 레이블 및 제2 비트 에러 플래그를 제2 패킷에 추가하고 제2 패킷을 입구 노드에 전송한다. 제2 패킷을 수신한 후에, 입구 노드는 제2 패킷 내의 제2 레이블에 기초하여 제1 터널을 결정할 수 있고, 제2 비트 에러 플래그에 기초하여, 비트 에러가 발생한다고 결정할 수 있다. 입구 노드는 제2 레이블에 기초하여, 비트 에러가 제1 터널 상에서 발생한다고 결정할 수 있어서, 입구 노드는 비트 에러가 제1 터널 상에서 발생한다고 정확하게 결정할 수 있고, 추가의 후속 서비스 스위칭이 수행될 수 있다.

제2 양태를 참조하면, 제2 양태의 가능한 구현에서, 제1 패킷은 양방향 포워딩 검출 BFD 패킷이고, BFD 패킷은 진단 필드를 포함하고, 진단 필드는 제1 비트 에러 플래그를 운반하기 위해 사용되고, 제1 비트 에러 플래그의 값은 30이고; 제2 패킷은 BFD 패킷이고, BFD 패킷은 진단 필드를 포함하고, 진단 필드는 제2 비트 에러 플래그를 운반하기 위해 사용되고, 제2 비트 에러 플래그의 값은 31이다.

제2 양태를 참조하면, 제2 양태의 가능한 구현에서, 제1 패킷 및 제2 패킷 각각은 BFD 패킷이고, BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 요구되는 최소 에코 rx 간격 필드는 비트 에러 레이트를 운반하기 위해 사용되고, 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 비트 에러 레이트의 계수를 나타내고, 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 비트 에러 레이트의 지수를 나타낸다. m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 요구되는 최소 에코 rx 구간 필드의 길이 값보다 작다.

제2 양태를 참조하면, 제2 양태의 가능한 구현에서, 출구 노드는 제1 터널을 통해 제1 터널 상의 제2 중간 노드에 의해 전송되는 제3 패킷을 수신하고, 여기서 제3 패킷은 제2 중간 노드가 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출할 때 출구 노드에 전송되는 패킷이고, 제1 패킷은 제1 비트 에러 레이트를 포함하고, 제3 패킷은 제2 비트 에러 레이트를 포함하고; 출구 노드는 제1 비트 에러 레이트와 제2 비트 에러 레이트의 합을 계산하고, 여기서 제1 비트 에러 레이트와 제2 비트 에러 레이트의 합은 출구 노드의 스위칭 임계값을 초과한다.

본 출원에서 제공되는 해결책에서, 출구 노드는 복수의 중간 노드에 의해 전송되는 패킷의 비트 에러 레이트들의 합을 계산한 다음, 결정을 위해 비트 에러 레이트들의 합을 스위칭 임계값과 비교할 수 있다. 이것은 비트 에러 레이트들의 송신을 구현할 수 있고, 복수의 링크 상에서 비트 에러가 발생하지만 각각의 경로의 비트 에러 레이트가 스위칭 임계값에 도달하지 않는 경우를 회피하여, 출구 노드가 제1 터널의 송신 상태를 정확하게 알 수 있고, 제1 터널의 송신 상태를 입구 노드에 적시에 피드백할 수 있게 하고; 또한, 입구 노드는 데이터 트래픽 손실을 회피하기 위해 대응하는 조치를 취한다(예를 들어, 서비스 스위칭을 수행한다).

제3 양태에 따르면, 비트 에러를 광고하기 위한 방법이 제공된다. 이 방법은: 제1 터널 상의 입구 노드가 제1 터널 상의 출구 노드에 의해 전송되는 제2 패킷을 수신하는 단계- 제2 패킷은 제1 터널 상에서 비트 에러가 발생하는 것을 표시함 -; 및 입구 노드가 제2 패킷에 기초하여, 비트 에러가 제1 터널 상에서 발생한다고 결정하는 단계를 포함한다.

본 출원에서 제공되는 해결책에서, 제1 터널 상의 출구 노드에 의해 전송되고 제1 터널 상에서 비트 에러가 발생하는 것을 표시하는 제2 패킷을 수신한 후에, 제1 터널 상의 입구 노드는 제1 터널 상에서 비트 에러가 발생한다고 결정할 수 있다. 이러한 방식으로, 비트 에러 정보가 송신될 수 있고, 서비스들의 추가적인 엔드-투-엔드 연관 보호 스위칭이 구현된다.

제3 양태를 참조하면, 제3 양태의 가능한 구현에서, 제1 터널 상의 입구 노드는 제2 터널을 통해 제1 터널 상의 출구 노드에 의해 전송되는 제2 패킷을 수신하고, 여기서 제2 터널은 제1 터널의 역방향 터널이다.

제3 양태를 참조하면, 제3 양태의 가능한 구현에서, 제2 패킷은 레이블 및 비트 에러 플래그를 포함하고, 비트 에러 플래그는 제2 패킷이 전송되는 터널의 역방향 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다. 입구 노드는, 레이블에 기초하여, 제2 패킷이 전송되는 터널이 제2 터널이라고 결정하고, 제1 터널이 제2 터널의 역방향 터널이라고 결정한다. 입구 노드는 비트 에러 플래그에 기초하여, 비트 에러가 제1 터널 상에서 발생한다고 결정한다.

제3 양태를 참조하면, 제3 양태의 가능한 구현에서, 제2 패킷은 BFD 패킷이고, BFD 패킷은 진단 필드를 포함하고, 진단 필드는 비트 에러 플래그를 운반하기 위해 사용되고, 비트 에러 플래그의 값은 31이다.

제3 양태를 참조하면, 제3 양태의 가능한 구현에서, 제2 패킷은 BFD 패킷이고, BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 요구되는 최소 에코 rx 간격 필드는 비트 에러 레이트를 운반하기 위해 사용되고, 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 비트 에러 레이트의 계수를 나타내고, 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 비트 에러 레이트의 지수를 나타낸다. m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 요구되는 최소 에코 rx 구간 필드의 길이 값보다 작다.

제4 양태에 따르면, 비트 에러를 광고하기 위한 방법이 제공된다. 이 방법은: 제1 노드가 제2 노드로부터 수신되는 패킷의 비트 에러 레이트를 검출하는 단계; 비트 에러 레이트가 임계값에 도달하는 것을 검출할 때, 제1 노드가 제1 노드와 제2 노드 사이에 양방향 포워딩 검출 BFD 세션을 생성하는 단계; 및 제1 노드가 BFD 패킷을 BFD 세션을 통해 제2 노드에 전송하는 단계를 포함하고, 여기서 BFD 패킷은 제2 노드에 의해 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다.

본 출원에서 제공되는 해결책에서, 비트 에러 레이트가 임계값에 도달하는 것을 검출할 때, 제1 노드는 BFD 세션을 생성하고, BFD 패킷을 제2 노드에 전송하여, 제2 노드에 의해 전송되는 패킷에서 비트 에러가 발생하는 것을 제2 노드에 통지한다. 이러한 방식으로, 비트 에러 정보가 더 빠르고 정확하게 제2 노드에 송신될 수 있다.

제4 양태를 참조하면, 제4 양태의 가능한 구현예에서, BFD 패킷의 인터넷 프로토콜 IP 어드레스는 멀티캐스트 IP 어드레스이거나, 또는 BFD 패킷의 MAC 어드레스는 멀티캐스트 MAC 어드레스이다.

본 출원에서 제공되는 해결책에서, 제1 노드는 멀티캐스트 IP 어드레스 또는 멀티캐스트 MAC 어드레스가 사용되는 BFD 패킷을 사용하여 비트 에러 정보를 송신하고, 비트 에러 정보를 제2 노드에 직접 송신할 수 있다. 이러한 방식은 IP 어드레스들의 구성에 의존하지 않고, 계층 3 네트워크 및 계층 2 네트워크 모두에 적용될 수 있어서, 비트 에러 정보가 더 폭넓게 송신될 수 있다.

제4 양태를 참조하면, 제4 양태의 가능한 구현에서, BFD 패킷의 진단 Diag 필드는 제2 노드에 의해 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 식별하기 위해 사용된다.

본 출원에서 제공되는 해결책에서, BFD 패킷 내의 진단 Diag 필드의 특수 값은 비트 에러 플래그를 나타내기 위해 사용된다. 따라서, 비트 에러 플래그를 운반하기 위해 다른 필드가 추가되지 않을 수 있거나 다른 정보가 전송되지 않을 수 있고, BFD 패킷의 포맷은 수정될 필요가 없다. 이것은 전송되는 패킷이 여전히 표준 포맷 BFD 패킷인 것을 보장하고, 그에 의해 상호연동의 어려움들을 회피하고, 비트 에러 상태를 효과적으로 송신한다. 이 구현은 간단하고 송신 효율이 향상된다.

제4 양태를 참조하면, 제4 양태의 가능한 구현에서, 비트 에러 레이트가 임계값보다 작다는 것을 검출할 때, 제1 노드는 BFD 세션을 삭제하고, BFD 패킷을 제2 노드에 전송하는 것을 중단한다.

본 출원에서 제공되는 해결책에서, 비트 에러 레이트가 임계값보다 작다는 것을 검출할 때, 제1 노드는 BFD 세션을 삭제하고, BFD 패킷을 제2 노드에 전송하는 것을 중단한다. 이것은 송신 자원들의 낭비를 회피하고, 처리 성능을 개선하고, 전력 소비를 감소시킬 수 있다.

제5 양태에 따르면, 비트 에러를 광고하기 위한 방법이 제공된다. 이 방법은: 제2 노드가 패킷을 제1 터널을 통해 제1 노드에 전송하는 단계; 제2 노드가 제1 노드에 의해 전송되는 양방향 포워딩 검출 BFD 패킷을 수신하는 단계- BFD 패킷은 제2 노드에 의해 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 표시하기 위해 사용됨 -; 및 제2 노드가 패킷을 제2 터널을 통해 제1 노드에 전송하는 단계- 제2 터널은 제1 터널과 상이함 -를 포함한다.

본 출원에서 제공되는 해결책에서, 제2 노드는 패킷을 제1 터널을 통해 제1 노드에 전송하고, 제1 노드에 의해 전송되는 BFD 패킷을 수신하고, 제1 노드에 전송되는 패킷에서 비트 에러가 발생한다고 결정하고, 제1 터널과는 상이한 제2 터널을 통해 제1 노드에 패킷을 전송한다. 이러한 방식으로, 제2 노드가 제1 노드에 의해 전송되는 비트 에러 정보를 보다 신속하고 정확하게 수신함으로써, 제2 노드는 적시에 제2 터널을 통해 패킷을 전송할 수 있고, 그렇게 함으로써 데이터 트래픽 손실을 회피한다.

제5 양태를 참조하면, 제5 양태의 가능한 구현에서, BFD 패킷의 진단 Diag 필드는 제2 노드에 의해 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 식별하기 위해 사용된다.

제6 양태에 따르면, 중간 노드가 제공된다. 중간 노드는 라우터 또는 스위치일 수 있거나, 라우터 내의 또는 스위치 내의 칩일 수 있다. 중간 노드는 제1 양태에서 중간 노드에 의해 수행되는 방법을 구현하는 기능들을 갖는다. 기능들은 하드웨어에 의해 구현될 수 있거나, 또는 대응하는 소프트웨어를 실행하는 하드웨어에 의해 구현될 수 있다. 하드웨어 또는 소프트웨어는 전술한 기능들에 대응하는 하나 이상의 유닛을 포함한다.

가능한 설계에서, 중간 노드는 처리 모듈 및 송수신기 모듈을 포함한다. 처리 모듈은 예를 들어, 프로세서일 수 있고, 송수신기 모듈은 예를 들어, 송수신기일 수 있다. 송수신기 모듈은 제1 터널 상의 중간 노드와 출구 노드 사이의 통신 및 제1 터널 상의 중간 노드와 입구 노드 사이의 통신을 지원하도록 구성된다. 예에서, 송수신기 모듈은 전송 모듈 및 수신 모듈을 추가로 포함할 수 있고, 업링크 통신 및 다운링크 통신을 수행하기 위해 중간 노드를 지원하도록 구성될 수 있다. 예를 들어, 전송 모듈은 제1 패킷을 제1 터널 상의 출구 노드에 전송하도록 구성될 수 있고; 수신 모듈은 제1 터널을 통해 전송되는 패킷을 수신하도록 구성될 수 있고; 처리 모듈은 수신된 패킷의 비트 에러 레이트를 검출하도록 구성될 수 있다. 선택적으로, 중간 노드는 메모리를 추가로 포함할 수 있다. 메모리는 프로세서에 결합되도록 구성되고, 중간 노드에 필요한 프로그램 명령어들 및 데이터를 저장한다.

다른 가능한 설계에서, 중간 노드는 프로세서 및 송수신기를 포함한다. 프로세서는 각각의 컴포넌트의 기능들을 제어하도록 구성되고, 송수신기는 제1 터널 상의 중간 노드와 출구 노드 사이의 통신 및 제1 터널 상의 중간 노드와 입구 노드 사이의 통신을 지원하도록 구성된다. 예를 들어, 다운링크 통신에서, 중간 노드의 송수신기는 제1 터널 상의 입구 노드에 의해 전송되는 패킷을 수신하고, CRC 검출을 수행하여 비트 에러 레이트를 획득할 수 있다. 선택적으로, 중간 노드는 메모리를 추가로 포함하고, 메모리는 중간 노드에 필요한 프로그램 명령어들 및 데이터를 저장한다. 예를 들어, 업링크 통신에서, 중간 노드의 송수신기는 레이블 및 비트 에러 플래그를 운반하는 제1 패킷을 출구 노드에 전송할 수 있다.

또 다른 가능한 설계에서, 중간 노드가 라우터 내의 또는 스위치 내의 칩일 때, 칩은 처리 모듈 및 송수신기 모듈을 포함한다. 처리 모듈은 예를 들어, 프로세서일 수 있고, 프로세서는 송수신기 모듈에 의해 수신되는 데이터 패킷의 비트 에러 레이트를 검출하도록 구성될 수 있다. 송수신기 모듈은 예를 들어, 칩 상의 입출력 인터페이스일 수 있다. 처리 모듈은 저장 유닛에 저장된 컴퓨터 실행가능 명령어들을 실행하여, 제1 양태에서 대응하는 기능들을 수행하도록 중간 노드를 지원할 수 있다. 선택적으로, 저장 유닛은 칩 내의 저장 유닛, 예를 들어, 레지스터 또는 버퍼일 수 있다. 대안적으로, 저장 유닛은 중간 노드 내에 있지만 칩 외부에 있는 저장 유닛, 예를 들어, 판독 전용 메모리(read-only memory, ROM), 정적 정보 및 명령어들을 저장할 수 있는 다른 타입의 정적 저장 디바이스, 또는 랜덤 액세스 메모리(random access memory, RAM)일 수 있다.

또 다른 가능한 구현에서, 중간 노드는 프로세서를 포함하고, 프로세서는 메모리에 결합되고, 메모리로부터 명령어들을 판독하고, 명령어들에 따라, 제1 양태에서의 중간 노드의 기능들을 수행하도록 구성된다. 메모리는 프로세서 내부에 또는 프로세서 외부에 위치될 수 있다.

제7 양태에 따르면, 출구 노드가 제공된다. 출구 노드는 라우터 또는 스위치일 수 있거나, 또는 라우터 내의 또는 스위치 내의 칩일 수 있다. 출구 노드는 제2 양태에서 출구 노드에 의해 수행되는 방법을 구현하는 기능들을 갖는다. 기능들은 하드웨어에 의해 구현될 수 있거나, 또는 대응하는 소프트웨어를 실행하는 하드웨어에 의해 구현될 수 있다. 하드웨어 또는 소프트웨어는 전술한 기능들에 대응하는 하나 이상의 유닛을 포함한다.

가능한 설계에서, 출구 노드는 처리 모듈 및 송수신기 모듈을 포함한다. 처리 모듈은 예를 들어, 프로세서일 수 있다. 송수신기 모듈은 예를 들어, 송수신기일 수 있다. 송수신기 모듈은 제1 터널 상의 출구 노드와 중간 노드 사이의 통신 및 제1 터널 상의 출구 노드와 입구 노드 사이의 통신을 지원하도록 구성된다. 예에서, 송수신기 모듈은 전송 모듈 및 수신 모듈을 추가로 포함할 수 있고, 업링크 통신 및 다운링크 통신을 수행하기 위해 출구 노드를 지원하도록 구성될 수 있다. 예를 들어, 수신 모듈은 제1 터널을 통해 중간 노드에 의해 전송되는 제1 패킷을 수신하도록 구성될 수 있고; 전송 모듈은 제2 패킷을 제1 터널을 통해 입구 노드에 전송하도록 구성될 수 있고; 처리 모듈은 제1 레이블 및 제1 비트 에러 플래그에 기초하여, 비트 에러가 제1 터널 상에서 발생한다고 결정하도록 구성될 수 있다. 선택적으로, 출구 노드는 메모리를 추가로 포함할 수 있다. 메모리는 프로세서에 결합되도록 구성되고, 출구 노드에 필요한 프로그램 명령어들 및 데이터를 저장한다.

다른 가능한 설계에서, 출구 노드는 프로세서 및 송수신기를 포함한다. 프로세서는 각각의 컴포넌트의 기능들을 제어하도록 구성되고, 송수신기는 제1 터널 상의 출구 노드와 중간 노드 사이의 통신 및 제1 터널 상의 출구 노드와 입구 노드 사이의 통신을 지원하도록 구성된다. 예를 들어, 다운링크 통신에서, 출구 노드의 송수신기는 제1 터널 상의 중간 노드에 의해 전송되는 제1 패킷을 수신할 수 있다. 선택적으로, 출구 노드는 메모리를 추가로 포함할 수 있고, 메모리는 출구 노드에 필요한 프로그램 명령어들 및 데이터를 저장한다. 예를 들어, 업링크 통신에서, 출구 노드의 송수신기는 제2 레이블 및 제2 비트 에러 플래그를 운반하는 제2 패킷을 입구 노드에 전송할 수 있다.

또 다른 가능한 설계에서, 출구 노드가 라우터 내의 또는 스위치 내의 칩일 때, 칩은 처리 모듈 및 송수신기 모듈을 포함한다. 처리 모듈은 예를 들어, 프로세서일 수 있고, 프로세서는 송수신기 모듈에 의해 수신되는 데이터 패킷의 비트 에러 레이트들의 합을 계산하도록 구성될 수 있다. 송수신기 모듈은 예를 들어, 칩 상의 입출력 인터페이스일 수 있다. 처리 모듈은 저장 유닛에 저장된 컴퓨터 실행가능 명령어들을 실행하여, 제2 양태에서 대응하는 기능들을 수행하도록 출구 노드를 지원할 수 있다. 선택적으로, 저장 유닛은 칩 내의 저장 유닛, 예를 들어, 레지스터 또는 버퍼일 수 있다. 대안적으로, 저장 유닛은 출구 노드 내에 있지만 칩 외부에 있는 저장 유닛, 예를 들어, 판독 전용 메모리(read-only memory, ROM), 정적 정보 및 명령어들을 저장할 수 있는 다른 타입의 정적 저장 디바이스, 또는 랜덤 액세스 메모리(random access memory, RAM)일 수 있다.

또 다른 가능한 구현에서, 출구 노드는 프로세서를 포함하고, 프로세서는 메모리에 결합되고, 메모리로부터 명령어들을 판독하고, 명령어들에 따라, 제2 양태에서의 출구 노드의 기능들을 수행하도록 구성된다. 메모리는 프로세서 내부에 또는 프로세서 외부에 위치될 수 있다.

제8 양태에 따르면, 입구 노드가 제공된다. 입구 노드는 라우터 또는 스위치일 수 있거나, 또는 라우터 내의 또는 스위치 내의 칩일 수 있다. 입구 노드는 제3 양태에서 입구 노드에 의해 수행되는 방법을 구현하는 기능들을 갖는다. 기능들은 하드웨어에 의해 구현될 수 있거나, 또는 대응하는 소프트웨어를 실행하는 하드웨어에 의해 구현될 수 있다. 하드웨어 또는 소프트웨어는 전술한 기능들에 대응하는 하나 이상의 유닛을 포함한다.

가능한 설계에서, 입구 노드는 처리 모듈 및 송수신기 모듈을 포함한다. 처리 모듈은 예를 들어, 프로세서일 수 있다. 송수신기 모듈은 예를 들어, 송수신기일 수 있다. 송수신기 모듈은 제1 터널 상의 입구 노드와 출구 노드 사이의 통신 및 제1 터널 상의 입구 노드와 중간 노드 사이의 통신을 지원하도록 구성된다. 예에서, 송수신기 모듈은 전송 모듈 및 수신 모듈을 추가로 포함할 수 있고, 업링크 통신 및 다운링크 통신을 수행하기 위해 입구 노드를 지원하도록 구성될 수 있다. 예를 들어, 전송 모듈은 패킷을 제1 터널 상의 중간 노드에 전송하도록 구성될 수 있고, 수신 모듈은 제2 터널을 통해 출구 노드에 의해 전송되는 제2 패킷을 수신하도록 구성될 수 있다. 처리 모듈은 제2 패킷에 기초하여, 비트 에러가 제1 터널 상에서 발생한다고 결정하도록 구성될 수 있다. 선택적으로, 입구 노드는 메모리를 추가로 포함할 수 있다. 메모리는 프로세서에 결합되도록 구성되고, 입구 노드에 필요한 프로그램 명령어들 및 데이터를 저장한다.

다른 가능한 설계에서, 입구 노드는 프로세서 및 송수신기를 포함한다. 프로세서는 각각의 컴포넌트의 기능들을 제어하도록 구성되고, 송수신기는 제1 터널 상의 입구 노드와 출구 노드 사이의 통신 및 제1 터널 상의 입구 노드와 중간 노드 사이의 통신을 지원하도록 구성된다. 예를 들어, 다운링크 통신에서, 입구 노드의 송수신기는 제2 터널을 통해 출구 노드에 의해 전송되는 제2 패킷을 수신하고, 제2 패킷에 기초하여, 비트 에러가 제1 터널 상에서 발생한다고 결정할 수 있다. 선택적으로, 입구 노드는 메모리를 추가로 포함하고, 메모리는 입구 노드에 필요한 프로그램 명령어들 및 데이터를 저장한다. 예를 들어, 업링크 통신에서, 입구 노드의 송수신기는 패킷을 중간 노드에 전송할 수 있다.

또 다른 가능한 설계에서, 입구 노드가 라우터 내의 또는 스위치 내의 칩일 때, 칩은 처리 모듈 및 송수신기 모듈을 포함한다. 처리 모듈은 예를 들어, 프로세서일 수 있고, 프로세서는 송수신기 모듈에 의해 수신되는 데이터 패킷을 파싱하고, 비트 에러가 제1 터널 상에서 발생한다고 결정하도록 구성될 수 있다. 송수신기 모듈은 예를 들어, 칩 상의 입출력 인터페이스일 수 있다. 처리 모듈은 저장 유닛에 저장된 컴퓨터 실행가능 명령어들을 실행하여, 제3 양태에서 대응하는 기능들을 수행하도록 입구 노드를 지원할 수 있다. 선택적으로, 저장 유닛은 칩 내의 저장 유닛, 예를 들어, 레지스터 또는 버퍼일 수 있다. 대안적으로, 저장 유닛은 입구 노드 내에 있지만 칩 외부에 있는 저장 유닛, 예를 들어, 판독 전용 메모리(read-only memory, ROM), 정적 정보 및 명령어들을 저장할 수 있는 다른 타입의 정적 저장 디바이스, 또는 랜덤 액세스 메모리(random access memory, RAM)일 수 있다.

또 다른 가능한 구현에서, 입구 노드는 프로세서를 포함하고, 프로세서는 메모리에 결합되고, 메모리로부터 명령어들을 판독하고, 명령어들에 따라, 제3 양태에서의 입구 노드의 기능들을 수행하도록 구성된다. 메모리는 프로세서 내부에 또는 프로세서 외부에 위치될 수 있다.

제9 양태에 따르면, 제1 노드가 제공된다. 제1 노드는 라우터 또는 스위치일 수 있거나, 또는 라우터 내의 또는 스위치 내의 칩일 수 있다. 제1 노드는 제4 양태에서 제1 노드에 의해 수행되는 방법을 구현하는 기능을 갖는다. 기능들은 하드웨어에 의해 구현될 수 있거나, 또는 대응하는 소프트웨어를 실행하는 하드웨어에 의해 구현될 수 있다. 하드웨어 또는 소프트웨어는 전술한 기능들에 대응하는 하나 이상의 유닛을 포함한다.

제10 양태에 따르면, 제2 노드가 제공된다. 제2 노드는 라우터 또는 스위치일 수 있거나, 또는 라우터 내의 또는 스위치 내의 칩일 수 있다. 제2 노드는 제5 양태에서 제2 노드에 의해 수행되는 방법을 구현하는 기능들을 갖는다. 기능들은 하드웨어에 의해 구현될 수 있거나, 또는 대응하는 소프트웨어를 실행하는 하드웨어에 의해 구현될 수 있다. 하드웨어 또는 소프트웨어는 전술한 기능들에 대응하는 하나 이상의 유닛을 포함한다.

제11 양태에 따르면, 컴퓨터 비일시적 저장 매체가 제공된다. 컴퓨터 비일시적 저장 매체는 명령어들을 포함한다. 명령어들이 중간 노드 상에서 실행될 때, 중간 노드는 제1 양태 또는 제1 양태의 구현들 중 어느 하나에 따른 방법을 수행할 수 있게 된다.

제12 양태에 따르면, 컴퓨터 비일시적 저장 매체가 제공된다. 컴퓨터 비일시적 저장 매체는 명령어들을 포함한다. 명령어들이 출구 노드 상에서 실행될 때, 출구 노드는 제2 양태 또는 제2 양태의 구현들 중 어느 하나에 따른 방법을 수행할 수 있게 된다.

제13 양태에 따르면, 컴퓨터 비일시적 저장 매체가 제공된다. 컴퓨터 비일시적 저장 매체는 명령어들을 포함한다. 명령어들이 입구 노드 상에서 실행될 때, 입구 노드는 제3 양태 또는 제3 양태의 구현들 중 어느 하나에 따른 방법을 수행할 수 있게 된다.

제14 양태에 따르면, 컴퓨터 비일시적 저장 매체가 제공된다. 컴퓨터 비일시적 저장 매체는 명령어들을 포함한다. 명령어들이 제1 노드 상에서 실행될 때, 제1 노드는 제4 양태 또는 제4 양태의 구현들 중 어느 하나에 따른 방법을 수행할 수 있게 된다.

제15 양태에 따르면, 컴퓨터 비일시적 저장 매체가 제공된다. 컴퓨터 비일시적 저장 매체는 명령어들을 포함한다. 명령어들이 제2 노드 상에서 실행될 때, 제2 노드는 제5 양태 또는 제5 양태의 구현들 중 어느 하나에 따른 방법을 수행할 수 있게 된다.

도 1은 본 출원의 실시예에 따른 양방향 포워딩 검출 패킷의 유효 페이로드의 표준 포맷의 개략도이고;
도 2는 본 출원의 실시예에 따른 적용 시나리오의 개략도이고;
도 3은 본 출원의 실시예에 따른 비트 에러를 광고하기 위한 방법의 개략적인 흐름도이고;
도 4는 본 출원의 실시예에 따른 복수의 경로의 비트 에러 레이트들의 합을 계산하기 위한 원리의 개략도이고;
도 5는 본 출원의 실시예에 따른 비트 에러를 광고하기 위한 다른 방법의 개략적인 흐름도이고;
도 6은 본 출원의 실시예에 따른 비트 에러를 광고하기 위한 또 다른 방법의 개략적인 흐름도이고;
도 7은 본 출원의 실시예에 따른 중간 노드의 개략적인 구조도이고;
도 8은 본 출원의 실시예에 따른 출구 노드의 개략적인 구조도이고;
도 9는 본 출원의 실시예에 따른 입구 노드의 개략적인 구조도이고;
도 10은 본 출원의 실시예에 따른 제1 노드의 개략적인 구조도이고;
도 11은 본 출원의 실시예에 따른 제2 노드의 개략적인 구조도이고;
도 12는 본 출원의 실시예에 따른 네트워크 디바이스의 개략적인 구조도이다.

이하에서는 첨부 도면들을 참조하여 본 출원의 실시예들에서의 기술적 해결책들을 명확하고 완전하게 설명한다. 설명된 실시예들은 본 출원의 실시예들 전부가 아니라 오히려 단지 일부라는 점이 명확하다.

본 출원에서의 일부 용어들 및 관련 기술들은 본 기술분야의 통상의 기술자가 더 나은 이해를 갖는 것을 돕기 위해, 첨부 도면들을 참조하여 먼저 설명된다.

비트 에러 레이트(symbol error rate, SER)는 특정된 시간 내에 데이터 송신 정밀도를 측정하기 위한 카운터이다. 신호 송신 동안 감쇠가 신호의 전압을 변화시키고 송신 동안 신호가 손상되기 때문에 비트 에러가 발생한다. 잡음, 교류 또는 갑작스런 전류에 의해 야기되는 펄스, 송신 디바이스의 결함, 또는 다른 인자들에 의해 비트 에러가 야기될 수 있다(예를 들어, 송신된 신호는 1인 반면 수신된 신호는 0임). 비트 에러 레이트 = 송신 동안의 비트 에러들의 양/송신된 비트들의 총량 * 100％. 따라서, 비트 에러가 있다면, 분명히 비트 에러 레이트가 있다.

순환 중복 검사(cyclic redundancy check, CRC)는 네트워크 데이터 패킷들 또는 컴퓨터 파일들과 같은 데이터에 기초하여 생성되는 고정된 양의 비트들을 갖는 검사 코드의 해시 함수를 사용하는 것에 의한 검사를 위한 기술이며, 데이터 송신 또는 데이터 저장 후에 발생할 수 있는 에러를, 나머지에 의한 분할의 원리에 따라, 검출 또는 검사하기 위해 주로 사용된다. 예를 들어, 본 출원에서, 중간 노드 디바이스는 CRC를 통해 수신된 데이터에 대해 비트 에러 검출을 수행할 수 있다.

양방향 포워딩 검출(bidirectional forwarding detection, BFD) 프로토콜은 2개의 포워딩 노드 사이의 결함들을 검출하기 위한 네트워크 프로토콜이다. BFD는 2개의 네트워크 노드들 사이의 링크 상에서 양방향 결함 검출을 수행하기 위해 사용될 수 있다. 링크는 물리적 링크 또는 논리적 링크(예를 들어, 레이블 스위치 경로(label switched path, LSP) 또는 터널)일 수 있다. BFD는 상이한 상위 계층 애플리케이션들(예를 들어, 멀티-프로토콜 레이블 스위칭(multi-protocol label switching, MPLS) 애플리케이션, 개방형 최단 경로 우선(open shortest path first, OSPF) 애플리케이션, 및 중간 시스템-대-중간 시스템(intermediate system-to-intermediate system, IS-IS) 애플리케이션)에 대한 결함 검출 서비스를 제공하고, 동일한 결함 검출 시간을 제공할 수 있다. 또한, BFD는 상위 계층 라우팅 프로토콜과 연관되어 고속 루트 수렴(fast route convergence)을 구현하고 서비스 연속성을 보장할 수 있다. 또한, BFD 패킷은 링크들에 대한 결함 검출을 수행하기 위해 사용될 수 있고, BFD 패킷은 다른 정보를 추가로 운반할 수 있고, 또한 다른 정보는 피어-엔드 디바이스(peer-end device)에 전송된다. 예를 들어, 본 출원에서, BFD 패킷은 비트 에러 정보 및 레이블을 운반하고, 또한 비트 에러 정보 및 레이블은 피어-엔드 디바이스에 송신된다.

중간 시스템-대-중간 시스템(intermediate system-to-intermediate system, IS-IS) 프로토콜은 내부 게이트웨이 프로토콜이다. IS-IS 프로토콜은 인접 노드를 검색하기 위해 헬로우 프로토콜(hello protocol)을 사용하고 링크 정보를 전송하기 위해 전파 프로토콜(propagation protocol)을 사용하는 계층적 링크-상태 라우팅 프로토콜이다. IS-IS 패킷은 또한 송신을 위한 비트 에러 정보를 운반할 수 있지만, IS-IS 패킷은 계층 2 네트워크 상에서만 송신될 수 있다.

레이블 스위치 경로(label switched path, LSP)는 MPLS 프로토콜에 따라 확립된 패킷 포워딩 경로이다. LSP 상의 각각의 노드는 레이블 스위칭 라우터들(label switching router, LSR)을 포함하고, 레이블들이 추가되는 패킷들은 일련의 LSR들에 의해 구성되는 LSP를 따라 송신된다. 입구 레이블 에지 라우터(label edge router, LER)는 입구(Ingress) 라우터로 지칭되고, 패킷들을 수신하고 패킷들에 레이블들을 추가하도록 구성된다. 출구 LER은 출구(Egress) 라우터로 지칭된다. LSR들로 구성된 네트워크에서, LSR들은 패킷들에 추가된 레이블들 및 레이블 포워딩 테이블(label forwarding information base, LFIB)에 기초하여 패킷들을 포워딩한다.

서비스 품질(QoS)을 개선하고 간헐적인 패킷 손실을 감소시켜서 데이터 트래픽 손실을 회피하기 위해, 비트 에러 정보는 비트 에러가 송신 링크 상에서 발생할 때 엔드포인트 디바이스에 송신될 필요가 있어서, 엔드포인트 디바이스는 비트 에러 정보를 수신한 후에 적시에 서비스들의 연관된 보호 스위칭을 수행할 수 있다. 즉, 서비스 트래픽은 대기 송신 링크를 통해 송신되어 심각한 비트 에러가 발생하는 링크를 우회함으로써, 서비스 연속성을 보장할 수 있다.

비트 에러 정보는 BFD 패킷의 꼬리에 타입 길이 값(type length value, TLV) 필드를 추가하여 BFD 패킷을 확장함으로써 송신될 수 있다. TLV는 프로토콜 패킷들을 위한 매우 효율적이고 잘 확장가능한 코딩 모드이다. 타입(type) 필드는 레이블 및 코딩 포맷에 관한 정보이고, 길이(length) 필드는 값의 길이를 정의하고, 값(value) 필드는 실제 값을 표시한다. 도 1은 BFD 패킷의 유효 페이로드의 표준 포맷의 개략도이다. 패킷은 3-비트 BFD 프로토콜 버전(version) 필드, 5-비트 진단(diagnostic) 필드, 2-비트 BFD 로컬 상태(state) 필드, 1-비트 폴(poll) 필드, 1-비트 최종(final) 필드, 1-비트 제어 평면 독립(control plane independent) 플래그 필드, 1-비트 인증 존재(authentication present) 필드, 1-비트 요구(demand) 필드, 미래의 포인트-투-멀티포인트(multipoint) 확장을 지원하도록 설정되는 1-비트 예약 필드, 8-비트 검출 다중(detect mult) 필드, BFD 패킷의 8-비트 길이(length) 필드, 32-비트 나의 판별기(my discriminator) 필드, 32-비트 당신의 판별기(your discriminator) 필드, BFD 패킷의 32-비트 원하는 최소 tx 간격(desired min tx interval) 필드, BFD 패킷의 32-비트 요구되는 최소 rx 간격(required min rx interval) 필드, 및 32-비트 요구되는 최소 에코 rx 간격(required min echo rx interval) 필드를 포함한다.

비트 에러 정보를 송신하기 위해, 비트 에러 레이트 타입 필드 및 비트 에러 레이트 계수 필드와 같은 TLV 필드가 도 1에 도시된 표준 포맷 BFD 패킷의 꼬리에 추가되어, 비트 에러 정보를 송신한다. 그러나, BFD 패킷의 포맷은 이러한 방식이 사용되면 변경된다. 송신된 BFD 패킷은 더 이상 표준 포맷 BFD 패킷이 아니다. 통합된 표준이 없기 때문에, 서로 연동하는 것은 구현하기 어렵다. 피어-엔드 디바이스는 포맷이 수정된 BFD 패킷을 파싱할 수 없고, 또한 BFD 패킷에서 운반된 비트 에러 정보를 획득할 수 없다.

또한, IS-IS 패킷은 비트 에러 정보를 송신하기 위해 사용될 수 있다. IS-IS 헬로우 패킷이 먼저 생성되고, 비트 에러의 심각도를 표시하는 비트 에러 레벨 및 비트 에러의 타입을 표시하는 비트 에러 플래그와 같은 비트 에러 정보가 IS-IS 헬로우 패킷의 TLV 필드에서 운반된다. 그러나, IS-IS 패킷은 계층 2 네트워크에서만 송신될 수 있기 때문에, IS-IS 패킷을 사용하는 방식은 계층 2 네트워크에서만 비트 에러 정보를 송신하기 위해 사용될 수 있다. 즉, 비트 에러 정보는 2개의 직접 연결된 디바이스 사이에서만 송신될 수 있다. 2개의 엔드포인트 디바이스 사이에 계층 3 디바이스들 또는 복수의 중간 디바이스가 있는 경우, IS-IS 패킷을 사용하여 비트 에러 정보를 송신하는 방식은 적용불가능하다. 구체적으로, 비트 에러들은 엔드포인트 디바이스들에 의해 직접 인지될 수 없고, 서비스들의 연관된 보호 스위칭은 엔드포인트 디바이스들 사이에서 수행될 수 없어, 데이터 트래픽 손실을 야기한다.

전술한 문제를 해결하기 위해, 본 출원은 비트 에러를 광고하기 위한 방법 및 관련 디바이스들을 제공하여, 비트 에러가 송신 링크 상에서 발생할 때, 비트 에러 정보가 송신될 수 있고, 서비스들의 엔드-투-엔드 연관 보호 스위칭이 구현되고, 간헐적인 패킷 손실이 감소되고, 데이터 트래픽 손실이 회피되게 한다.

본 출원의 실시예들에서의 기술적 해결책들은 광역 네트워크(wide area network, WAN), 도시 지역 네트워크(metropolitan area network, MAN), 무선 근거리 네트워크(wireless local area network, WLAN), 또는 다른 네트워크에서 사용될 수 있다. 전술한 통신 네트워크들은 동일한 특성을 갖는데, 즉, BFD 세션 및 LSP는 네트워크들 내의 임의의 2개의 디바이스 사이에 확립될 수 있고, BFD 패킷은 비트 에러 정보를 송신하기 위해 사용될 수 있다.

특정 실시예에서, 도 2에 도시된 바와 같이, 제1 엔드포인트(210), 제2 엔드포인트(220), 및 제1 노드(230)는 통신 시스템을 구성한다. 통신 시스템에서, 제1 엔드포인트(210)와 제2 엔드포인트(220) 사이에 확립된 제1 터널(240)이 있고, 제1 터널(240)은 구체적으로 제1 엔드포인트(210)와 제2 엔드포인트(220) 사이의 LSP(label switched path)로서 표현될 수 있다. 제1 엔드포인트(210)는 제1 터널(240) 상의 출구 노드이고, 제2 엔드포인트(220)는 제1 터널(240) 상의 입구 노드이고, 제1 노드(230)는 제1 터널(240) 상의 중간 노드이다. 제1 노드(230)는 제1 터널(240)을 통해 전송되는 패킷에 대해 비트 에러 검출을 수행한다. 제1 노드(230)는 비트 에러 레이트가 임계값을 초과하는 것을 검출할 때 제1 패킷을 제1 엔드포인트(210)에 전송하며, 여기서 제1 패킷은 제1 터널(240) 상에서 비트 에러가 발생하는 것을 표시한다. 제1 엔드포인트(210)는 제1 패킷을 수신한 후에 제2 패킷을 제2 터널(250)을 통해 제2 엔드포인트(220)에 전송하고, 여기서 제2 터널(250)은 제1 터널(240)의 역방향 터널이며, 제2 패킷은 비트 에러가 제1 터널(240) 상에서 발생하는 것을 표시하기 위해 사용된다. 제2 엔드포인트(220)는 제2 패킷을 수신한 후에 제1 터널(240) 상에서 비트 에러가 발생한다고 결정한다.

본 출원의 실시예들에서, 출구/입구 노드 및 중간 노드가 관련된다. 출구/입구 노드 및 중간 노드는 신호들을 수신 또는 송신하도록 구성된 엔티티들, 예를 들어, 무선 근거리 네트워크(wireless local area networks, WLAN) 등에서의 스위치들, 라우터들, 분산형 클러스터 서버들, 또는 스테이션들(station, STA) 및 액세스 포인트들(access point, AP)일 수 있다. 이는 본 출원에서 제한되지 않는다.

도 3은 본 출원의 실시예에 따른 비트 에러를 광고하기 위한 방법의 개략적인 흐름도이다. 도 3에 도시된 바와 같이, 이 방법은 이하의 단계들을 포함하지만, 이들로 제한되지 않는다.

S301: 중간 노드는 제1 터널을 통해 전송되는 패킷의 비트 에러를 검출한다.

구체적으로, 출구 노드와 입구 노드 사이에 확립된 제1 터널이 있고, 중간 노드는 제1 터널 상의 노드이다. 제1 터널 상에 복수의 중간 노드가 있을 수 있고, 각각의 중간 노드가 중간 노드에 의해 수신되는 패킷에 대해 비트 에러 검출을 수행할 수 있다는 것을 이해해야 한다.

선택적으로, 중간 노드는 CRC를 통해, 제1 터널을 통해 전송되는 패킷에 대해 비트 에러 검출을 수행하여, 패킷의 비트 에러 레이트가 임계값을 초과하는지 검출할 수 있다. 임계값은 실제 요건에 따라 설정될 수 있다. 임계값의 특정 값은 본 출원에서 제한되지 않는다. 특히, 복수의 중간 노드가 존재할 때, 복수의 중간 노드 모두에 대한 비트 에러 레이트들의 임계값들은 동일하거나 상이하게 설정될 수 있다.

특정 실시예에서, 중간 노드는 제1 터널 상의 복수의 경로를 통해 포워딩되는 패킷의 비트 에러 레이트들의 합을 계산하고, 비트 에러 레이트들의 합이 임계값을 초과하는지를 검출한다.

구체적으로, 제1 터널 상의 복수의 경로에서 비트 에러가 발생할 수 있고, 각각의 경로의 비트 에러 레이트는 임계값을 초과하지 않는다. 중간 노드는 비트 에러가 발생하는 복수의 경로의 비트 에러 레이트들의 합을 계산하고, 비트 에러 레이트들의 합이 임계값을 초과하는지를 검출한다.

복수의 경로의 비트 에러 레이트들의 합을 계산할 때, 중간 노드는 단순한 대수적 덧셈을 수행하지 않고, 특정 규칙 및 알고리즘에 따라 비트 에러 레이트들의 합을 계산하고, 예를 들어, 벡터의 덧셈을 통해 비트 에러 레이트들의 합을 계산한다는 것을 이해해야 한다. 사용될 특정 알고리즘은 본 출원에서 제한되지 않는다.

예를 들어, 비트 에러는 제1 터널 상의 2개의 경로에서 발생하고, 임계값은 2%이다. 제1 경로의 비트 에러 레이트는 1.5%이고, 제2 경로 세그먼트의 비트 에러 레이트도 1.5%이며, 2개의 비트 에러 레이트 각각은 임계값에 도달하지 않는다. 중간 노드는 2개의 경로의 비트 에러 레이트들의 합을 계산하고, 비트 에러 레이트들의 합이 2.5%임을 알게 되고, 여기서 2.5%는 임계값을 초과한다. 따라서, 중간 노드는 비트 에러 정보를 송신하기 위해 제1 패킷을 제1 터널 상의 출구 노드에 전송할 필요가 있다.

제1 터널 상에서의 패킷 송신 동안, 비트 에러가 복수의 경로 상에서 발생되면, 계산되는 비트 에러 레이트들의 합은 복수의 경로의 비트 에러 레이트들의 최대값보다 커야 하고, 복수의 경로의 비트 에러 레이트들의 대수적 합보다 작다는 점에 유의해야 한다. 예를 들어, 전술한 예에서, 비트 에러 레이트들의 계산된 합은 2.5%이고, 여기서 2.5%는 1.5%보다 크고 3%보다 작다. 패킷 송신 동안, 비트 에러 발생이 복수의 경로 상에 누적될 수 있고, 따라서 최종 비트 에러 레이트가 모든 경로의 비트 에러 레이트들의 합보다 작고, 즉, 최종적으로 계산된 비트 에러 레이트가 모든 경로의 비트 에러 레이트들의 대수적 합보다 작다는 것을 이해하기 쉽다.

중간 노드는 비트 에러가 발생하는 복수의 경로의 비트 에러 레이트들의 합을 계산할 수 있다는 것을 알 수 있다. 이것은 각각의 경로의 비트 에러 레이트가 임계값에 도달하지 않지만 비트 에러 레이트들의 합이 임계값을 초과하는 경우를 회피할 수 있고, 그에 의해 제1 터널 상의 출구 노드가 중간 노드에 의해 전송되는 제1 패킷을 제시간에 수신하고, 비트 에러 정보를 획득하고, 데이터 트래픽 손실을 회피하기 위해 대응하는 조치들을 추가로 취할 수 있는 것을 보장한다.

S302: 중간 노드는 제1 패킷을 출구 노드에 전송한다.

구체적으로, 중간 노드는 비트 에러 레이트가 임계값을 초과하는 것을 검출할 때 제1 패킷을 제1 터널 상의 출구 노드에 전송하고, 여기서 제1 패킷은 비트 에러 정보를 운반한다.

특정 실시예에서, 제1 패킷은 제1 레이블 및 제1 비트 에러 플래그를 포함한다. 제1 레이블은 제1 터널을 결정하기 위해 출구 노드에 의해 사용되고, 제1 비트 에러 플래그는 제1 패킷이 전송되는 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다.

구체적으로, 패킷은 레이블에 기초하여 제1 터널을 통해 송신된다. 비트 에러 검출을 수행한 후에, 중간 노드는 중간 노드의 LFIB 내의 모든 LSP를 검색하고, 대응하는 LSP(즉, 제1 터널)를 발견한 후에 대응하는 레이블을 제1 패킷에 추가하고, 제1 패킷을 제1 터널 상의 출구 노드에 직접 전송하거나; 또는 제1 패킷을 다음 중간 노드에 전송하고, 제1 패킷을 다음 중간 노드를 통해 제1 터널 상의 출구 노드에 추가로 전송한다. 제1 패킷을 수신(직접 수신 또는 간접 수신)한 후에, 출구 노드는 제1 패킷에서 운반되는 레이블에 기초하여 제1 터널을 결정하고, 제1 터널 상의 입구 노드를 추가로 결정할 수 있다.

또한, 중간 노드는 또한 전송을 위해 제1 패킷에 제1 비트 에러 플래그를 추가한다. 제1 패킷을 수신한 후에, 출구 노드는 제1 패킷 내의 제1 비트 에러 플래그에 기초하여, 제1 패킷이 전송되는 터널 상에서 비트 에러가 발생한다고 결정하고, 제1 패킷 내의 레이블과 함께 제1 비트 에러 플래그에 기초하여, 제1 터널 상에서 비트 에러가 발생한다고 결정할 수 있다.

선택적으로, 중간 노드는 제1 BFD 세션을 생성하고, 제1 레이블 및 제1 비트 에러 플래그를 제1 BFD 패킷에 추가하고, 제1 BFD 패킷을 출구 노드에 전송한다.

특정 실시예에서, 제1 BFD 패킷은 진단 필드를 포함하고, 진단 필드는 제1 비트 에러 플래그를 운반하기 위해 사용되고, 제1 비트 에러 플래그의 값은 30이다.

구체적으로, 중간 노드는 제1 BFD 패킷을 출구 노드로 전송하고, 여기서 제1 BFD 패킷의 포맷은 표준 BFD 패킷 포맷이고, 제1 BFD 패킷의 특정 형태가 도 1에 도시되어 있다. 표준 BFD 패킷 포맷이 사용되기 때문에, 패킷들이 파싱될 수 없어 상호연동이 어렵다는 문제가 극복될 수 있다는 것을 이해해야 한다.

또한, 도 1에 도시된 패킷 포맷에는, 5-비트 진단 필드가 포함된다. 기존의 코멘트 요청(request for comments, RFC)에는, 값 0 내지 8의 의미만이 정의되어 있다. 예를 들어, 1은 제어 검출 시간의 만료(control detection time expired)를 표시하고, 2는 에코 기능의 실패(echo function failed)를 표시하고, 4는 포워딩 평면 재설정(forwarding plane reset)을 표시한다. 값 9 내지 31의 의미는 RFC에 정의되어 있지 않고, 값 9 내지 31은 예약된 값이다. 본 출원에서, 진단 필드의 값(9 내지 31의 범위)이 추가되고, 새롭게 추가된 값을 정의하여, BFD 패킷을 제1 비트 에러 플래그를 송신하기 위해 사용할 수 있다. 예를 들어, 진단 필드의 값이 30일 때, 이는 순방향 비트 에러가 발생한다는 것(즉, 패킷이 제1 터널 상의 입구 노드로부터 제1 터널 상의 출구 노드로 통과하는 경로 상에서 비트 에러가 발생한다는 것)을 표시한다. 제1 BFD 패킷을 수신한 후에, 출구 노드는 제1 BFD 패킷 내의 진단 필드의 값에 기초하여, 제1 터널을 통해 전송되는 패킷에 비트 에러가 존재한다는 것을 알 수 있다. 진단 필드의 다른 값이 제1 비트 에러 플래그, 예를 들어, 10을 표시하기 위해 사용될 수 있다는 것을 이해해야 한다. 이는 본 출원에서 제한되지 않는다.

진단 필드의 특수 값이 비트 에러 플래그를 표현하기 위해 사용됨으로써, 다른 필드가 추가되지 않을 수 있거나 또는 다른 정보가 비트 에러 플래그를 운반하기 위해 사용되지 않을 수 있다는 점을 알 수 있다. 이러한 방식으로, BFD 패킷의 포맷은 수정될 필요가 없고, 송신된 패킷이 여전히 표준 포맷의 BFD 패킷인 것이 보장됨으로써, 상호연동이 구현되기 어렵다는 문제를 회피한다. 또한, 비트 에러 플래그를 효과적으로 송신함으로써, 송신 효율을 향상시킬 수 있다.

중간 노드가 제1 BFD 패킷을 출구 노드에 전송할 때, 진단 필드의 값이 본 출원에서 정의된 값일 때, 중간 노드는 패킷 내의 원격-엔드 당신의 판별기 필드에 포함된 모든 비트를 1로 설정할 수 있다는 점에 유의해야 한다. BFD 패킷 내의 원격-엔드 당신의 판별기 필드의 값은 세션의 피어 엔드(peer end)와의 협상을 통해서만 결정될 수 있다는 것을 이해해야 한다(즉, 이 값은 세션의 피어 엔드로부터 획득된다). 예를 들어, 중간 노드가 제1 BFD 패킷을 출구 노드에 전송할 필요가 있을 때, 중간 노드는 중간 노드가 출구 노드와의 협상을 수행한 후에만 제1 BFD 패킷 내의 원격-엔드 당신의 판별기 필드의 값을 결정할 수 있다. 그러나, 본 출원에서, 중간 노드가 제1 BFD 패킷을 출구 노드에 전송할 때, 중간 노드가 협상을 수행하지 않았기 때문에, 중간 노드는 제1 BFD 패킷 내의 원격-엔드 당신의 판별기 필드의 값을 결정할 수 없다. 따라서, 관리의 용이함을 위해, 필드는 특수 값으로 설정되는데, 예를 들어, 필드에 포함된 모든 비트는 1로 설정된다.

특정 실시예에서, 제1 BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 요구되는 최소 에코 rx 간격 필드는 비트 에러 레이트를 운반하는데 사용되고, 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 비트 에러 레이트의 계수를 나타내고, 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 비트 에러 레이트의 지수를 나타낸다. m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 요구되는 최소 에코 rx 구간 필드의 길이 값보다 작다.

구체적으로, 중간 노드에 의해 출구 노드에 전송되는 표준 포맷 BFD 패킷은 32-비트 요구되는 최소 에코 rx 간격 필드를 포함한다. 진단 필드의 값이 본 출원에서 정의된 값일 때, 요구되는 최소 에코 rx 간격 필드는 비트 에러 레이트를 송신하는데 사용될 수 있다. 비트 에러 레이트의 계수와 지수는, 각각, 요구되는 최소 에코 rx 구간 필드에서 처음 m 비트와 중간 n 비트로 표현된다.

예를 들어, 중간 노드는 비트 에러 레이트가 7×10^-5인 것을 검출하고, 요구되는 최소 에코 rx 구간 필드의 처음 4 비트 0111은 비트 에러 레이트의 계수를 나타내고; 요구되는 최소 에코 rx 구간 필드의 중간 3 비트 101은 비트 에러 레이트의 지수를 나타내고; 나머지 25 비트는 예약 비트이다.

중간 노드는 요구되는 최소 에코 rx 간격 필드를 재사용하여, 검출된 비트 에러 레이트를 제1 터널 상의 출구 노드에 송신함으로써, 출구 노드가 비트 에러 레이트를 추가로 송신하지 않고 수신된 제1 패킷으로부터 비트 에러 레이트를 더 많이 직접 획득할 수 있다는 것을 알 수 있다. 이것은 송신 자원 오버헤드를 감소시키고 송신 효율을 향상시킨다.

특정 실시예에서, 출구 노드는 제1 터널을 통해 제1 터널 상의 제2 중간 노드에 의해 전송되는 제3 패킷을 수신하고, 여기서 제3 패킷은 제2 중간 노드가 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출할 때 출구 노드에 전송되는 패킷이고, 제1 패킷은 제1 비트 에러 레이트를 포함하고, 제3 패킷은 제2 비트 에러 레이트를 포함한다. 출구 노드는 제1 비트 에러 레이트와 제2 비트 에러 레이트의 합을 계산하고, 여기서 제1 비트 에러 레이트와 제2 비트 에러 레이트의 합은 출구 노드의 스위칭 임계값을 초과한다.

구체적으로, 제1 터널 상에는 복수의 송신 경로가 있다. 구체적으로, 제1 터널 상의 입구 노드에 의해 전송되는 패킷 또는 데이터는 제1 터널 상의 출구 노드에 의해 수신되기 전에 제1 터널 상의 복수의 중간 노드에 의해 포워딩될 필요가 있다. 각각의 중간 노드는 수신된 데이터에 대해 CRC 검출을 수행하여 경로의 비트 에러 레이트를 획득할 수 있다. 비트 에러 레이트를 획득한 후에, 각각의 중간 노드는 출구 노드와의 BFD 세션을 생성하고, BFD 패킷을 출구 노드에 전송하고, 대응하는 레이블, 대응하는 비트 에러 플래그, 및 대응하는 비트 에러 레이트를 BFD 패킷에 추가할 수 있다. 출구 노드는 모든 수신된 BFD 패킷의 비트 에러 레이트들의 합을 계산하여 비트 에러 레이트들의 합을 획득한 다음, 그 비트 에러 레이트들의 합을 스위칭 임계값과 비교할 수 있다. 비트 에러 레이트들의 합이 스위칭 임계값을 초과할 때, 출구 노드는 비트 에러 레이트들의 합이 스위칭 임계값을 초과한다는 것을 제1 터널 상의 입구 노드에 피드백한다.

비트 에러 레이트들의 합을 계산할 때, 출구 노드는 단순한 대수적 덧셈을 수행하지 않고, 특정 규칙 또는 알고리즘에 따라 비트 에러 레이트들의 합을 계산하는데, 예를 들어, 벡터의 덧셈을 통해 비트 에러 레이트들의 합을 계산한다는 것을 이해해야 한다. 사용될 특정 규칙 또는 알고리즘은 본 출원에서 제한되지 않는다. 비트 에러 레이트들의 합을 계산하는 설명들에 대해서는, S301에서의 관련 설명들을 참조한다. 간단히 하기 위해, 세부사항들은 여기에 다시 설명되지 않는다.

예를 들어, 도 4는 본 출원의 실시예에 따른 복수의 경로의 비트 에러 레이트들의 합을 계산하기 위한 원리의 개략도이다. 도 4에 도시된 바와 같이, 입구 노드(410)는 제1 중간 노드(420) 및 제2 중간 노드(430)를 통해 출구 노드(440)에 연결된다. 경로는 입구 노드(410)와 출구 노드(440) 사이에 확립된 제1 터널이고, 패킷은 레이블에 기초하여 제1 터널을 통해 송신된다. 제1 중간 노드(420)의 포트에서, 입구 노드(410)에 의해 전송되는 데이터를 수신한 후에, 제1 중간 노드(420)는 제1 중간 노드(420)의 포트에서 CRC 검출을 수행하고, 제1 중간 노드(420)는 비트 에러가 발생하는 것을 검출할 때 제1 BFD 세션을 생성하고, 제1 BFD 패킷을 출구 노드(440)에 전송하는데, 여기서 제1 BFD 패킷은 제1 비트 에러 레이트를 운반한다. 제2 중간 노드(430)의 포트에서, 제1 중간 노드(420)에 의해 포워딩되는 데이터를 수신한 후에, 제2 중간 노드(430)는 또한 제2 중간 노드(430)의 포트에서 CRC 검출을 수행하고, 비트 에러가 발생하는 것을 검출할 때 제2 BFD 세션을 생성하고, 제2 BFD 패킷을 출구 노드(440)에 전송하는데, 여기서 제2 BFD 패킷은 제2 비트 에러 레이트를 운반한다. 제1 BFD 패킷 및 제2 BFD 패킷을 수신한 후에, 출구 노드(440)는 제1 비트 에러 레이트와 제2 비트 에러 레이트의 합을 계산하여 총 비트 에러 레이트를 획득한 다음, 그 총 비트 에러 레이트를 스위칭 임계값과 비교한다. 총 비트 에러 레이트가 스위칭 임계값을 초과할 때, 출구 노드(440)는 총 비트 에러 레이트가 스위칭 임계값을 초과한다는 것을 제2 터널을 통해 입구 노드(410)에 피드백한다. 제2 터널은 제1 터널의 역방향 터널이고, 제2 터널은 제2 중간 노드(430) 및 제1 중간 노드(420)를 통해 출구 노드(440)를 입구 노드(410)에 연결함으로써 확립될 수 있거나, 또는 제2 터널은 다른 중간 노드를 통해 출구 노드(440)를 입구 노드(410)에 연결함으로써 확립될 수 있다는 것을 이해해야 한다. 이 경우, 제1 터널 상의 입구 노드(410)는 제2 터널 상의 출구 노드가 되고, 제1 터널 상의 출구 노드(440)는 제2 터널 상의 입구 노드가 된다.

선택적으로, 비트 에러 레이트들의 합이 스위칭 임계값을 초과한다고 결정한 후에, 출구 노드는 제1 터널 비트 에러 이벤트를 생성하여, 트래픽 엔지니어링(traffic engineering, TE) 핫-스탠바이(hot-standby, HSB) 또는 의사 와이어(pseudo wire, PW) 스위칭을 수행하도록 출구 노드 상의 상위 계층 애플리케이션을 트리거한다.

S303: 출구 노드는 제2 패킷을 입구 노드에 전송한다.

구체적으로, 제1 패킷 내의 레이블에 기초하여 입구 노드를 결정한 후에, 출구 노드는 제2 터널을 통해 입구 노드에 제2 패킷을 전송하여, 제1 터널 상에서 비트 에러가 발생하는 것을 입구 노드에 통지한다. 제2 터널은 제1 터널의 역방향 터널이다.

특정 실시예에서, 제2 패킷은 제2 레이블 및 제2 비트 에러 플래그를 포함한다. 제2 비트 에러 플래그는 제2 패킷이 전송되는 터널의 역방향 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다. 제2 레이블은 제2 패킷이 전송되는 터널이 제2 터널이라고 결정하고, 제1 터널이 제2 터널의 역방향 터널이라고 결정하기 위해 입구 노드에 의해 사용된다.

구체적으로, 출구 노드는 제2 패킷 내의 제2 레이블에 기초하여 제2 터널을 결정하고, 제1 터널 상의 출구 노드가 제2 터널의 입구 노드이기 때문에, 제2 터널의 역방향 터널이 제1 터널이라고 결정할 수 있다. 출구 노드는 제2 패킷 내의 제2 비트 에러 플래그와 함께 제2 레이블에 기초하여, 비트 에러가 제1 터널 상에서 발생한다고 결정할 수 있다.

선택적으로, 출구 노드는 제2 BFD 세션을 생성하고, 제2 레이블 및 제2 비트 에러 플래그를 제2 BFD 패킷에 추가하고, 제2 BFD 패킷을 제2 터널을 통해 입구 노드에 전송한다.

특정 실시예에서, 제2 BFD 패킷은 진단 필드를 포함하고, 진단 필드는 제2 비트 에러 플래그를 운반하기 위해 사용되고, 제2 비트 에러 플래그의 값은 31이다. 물론, 다른 값이 제2 비트 에러 플래그를 나타내기 위해 사용될 수 있다. 이는 본 출원에서 제한되지 않는다. 진단 필드의 설명들에 대해서는, S302에서의 관련 설명들을 참조한다. 간단히 하기 위해, 세부사항들은 여기에 다시 설명되지 않는다.

특정 실시예에서, 제2 BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 요구되는 최소 에코 rx 간격 필드는 비트 에러 레이트를 운반하는데 사용되고, 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 비트 에러 레이트의 계수를 나타내고, 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 비트 에러 레이트의 지수를 나타낸다. m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 요구되는 최소 에코 rx 구간 필드의 길이 값보다 작다.

요구되는 최소 에코 rx 간격 필드의 설명들에 대해서는, S302에서의 관련 설명들을 참조한다. 간단히 하기 위해, 세부사항들은 여기에 다시 설명되지 않는다.

또한, 제1 터널 상에서 비트 에러가 발생한다고 결정한 후에, 입구 노드는 제1 터널 비트 에러 이벤트를 생성하여, TE HSB 또는 PW 스위칭을 수행하도록 입구 노드에 대한 상위 계층 애플리케이션을 트리거하는데, 즉, 입구 노드는 제1 터널을 통하지 않고 백업 터널을 통해 출구 노드에 데이터를 전송하여, 데이터 트래픽 손실을 회피한다.

선택적으로, 출구 노드는 제1 BFD 세션과 매칭되는 제3 BFD 세션을 생성하고, 중간 노드에 의해 전송되는 제1 BFD 패킷을 수신하고, 비트 에러가 제거되는지를 검출한다. 중간 노드는 주기적으로 제1 BFD 패킷을 출구 노드에 전송한다. 출구 노드가, 제1 미리 설정된 기간 내에, 중간 노드에 의해 전송되는 제1 BFD 패킷을 수신하지 못하면, 비트 에러가 제거되었다고, 즉, 제1 터널 상에 비트 에러가 없다고 간주되고, 제1 터널은 정상적으로 사용될 수 있다. 출구 노드는 제2 BFD 세션 및 제3 BFD 세션을 삭제한다. 제1 미리 설정된 기간은 실제 요건에 따라 설정될 수 있다. 예를 들어, 제1 미리 설정된 기간은 BFD 패킷의 3.5 송신 간격들로 설정될 수 있다. 이는 본 출원에서 제한되지 않는다. 대안적으로, 중간 노드는 비트 에러 레이트가 임계값을 초과하지 않는다는 것을 검출하고, 진단 필드를 사용하여 비트 에러 제거 플래그를 운반한다. 예를 들어, 진단 필드의 값이 29일 때, 이는 비트 에러가 제거되었음을 표시한다. 비트 에러 제거 식별자를 운반하는 BFD 패킷을 수신한 후에, 출구 노드는 진단 필드의 값에 기초하여, 비트 에러가 제거되었다고 결정하고- 제1 터널은 계속 정상적으로 사용될 수 있음 -, 제2 BFD 세션 및 제3 BFD 세션을 삭제한다.

또한, 입구 노드는 제2 BFD 세션과 매칭되는 제4 BFD 세션을 생성하고, 출구 노드에 의해 전송되는 제2 BFD 패킷을 수신하여, 제1 터널 상의 비트 에러가 제거되는지를 검출한다. 출구 노드는 제2 BFD 패킷을 입구 노드에 주기적으로 전송한다. 입구 노드가, 제2 미리 설정된 기간 내에, 출구 노드에 의해 전송되는 제2 BFD 패킷을 수신하지 못하면, 제1 터널 상의 비트 에러가 제거되었고 제1 터널이 정상적으로 사용될 수 있다고 간주된다. 이 경우, 입구 노드는 다시 제1 터널을 통해 출구 노드에 데이터를 전송하는데, 즉 데이터 트래픽이 대기 터널로부터 제1 터널로 스위칭되고; 입구 노드는 제4 BFD 세션을 삭제한다. 제2 미리 설정된 기간은 제1 미리 설정된 기간, 예를 들어, BFD 패킷의 3.5 송신 간격들과 동일할 수 있다. 이는 본 출원에서 제한되지 않는다. 대안적으로, 출구 노드가 제1 터널 상의 비트 에러가 제거된다고 결정한 후에, 진단 필드는 비트 에러 제거 플래그를 운반하기 위해 사용된다. 비트 에러 제거 플래그를 운반하는 BFD 패킷을 수신한 후에, 입구 노드는, 진단 필드의 값에 기초하여, 제1 터널 상의 비트 에러가 제거되었다고 결정하고, 제1 터널을 다시 사용하여 데이터를 출구 노드에 전송하고, 제4 BFD 세션을 삭제할 수 있다.

전술한 방법 실시예에서의 단계 S301 내지 단계 S303은 단지 개략적인 설명들이며, 임의의 특정 제한을 구성하지 않아야 한다는 것을 이해해야 한다. 관련된 단계들은 필요에 따라 추가, 삭제 또는 조합될 수 있다.

도 5는 본 출원의 실시예에 따른 비트 에러를 광고하기 위한 다른 방법의 개략적인 흐름도이다. 도 5에 도시된 바와 같이, 이 방법은 이하의 단계들을 포함하지만, 이들로 제한되지 않는다.

S501: 제1 노드가 제2 노드에 의해 전송되는 패킷을 수신한다.

구체적으로, 제1 노드 및 제2 노드는 2개의 직접 연결되는 디바이스이고, 제1 노드와 제2 노드 사이에는 중간 디바이스가 존재하지 않는다.

S502: 제1 노드는 수신된 패킷의 비트 에러 레이트를 검출한다.

구체적으로, 제1 노드의 포트에서, 제2 노드에 의해 전송되는 패킷을 수신한 후에, 제1 노드는 제1 노드의 포트에서 CRC를 통해 패킷에 대해 비트 에러 검출을 수행하여, 패킷의 비트 에러 레이트가 임계값을 초과하는지 검출할 수 있다. 임계값은 실제 요건에 따라 설정될 수 있다. 구체적인 값은 본 출원에서 제한되지 않는다.

S503: 제1 노드는 제1 노드와 제2 노드 사이에 BFD 세션을 생성한다.

구체적으로, 제1 노드의 포트에서, 비트 에러 레이트가 임계값을 초과하는 것이 검출된 후에, 포트의 링크 프로토콜 상태는 다운(Down)으로 변경되고, 제1 노드는 제1 노드와 제2 노드 사이에 BFD 세션을 생성한다.

S504: 제1 노드는 BFD 세션을 통해 제2 노드에 BFD 패킷을 전송한다.

구체적으로, BFD 세션을 생성한 후에, 제1 노드는 BFD 패킷을 제2 노드에 주기적으로 전송한다.

특정 실시예에서, BFD 패킷의 인터넷 프로토콜(Internet protocol, IP) 어드레스는 멀티캐스트 IP 어드레스이거나, 또는 BFD 패킷의 미디어 액세스 제어(media access control, MAC) 어드레스는 멀티캐스트 MAC 어드레스이다.

구체적으로, 멀티캐스트 IP 어드레스 또는 멀티캐스트 MAC 어드레스는 제1 노드에 의해 제2 노드에 전송되는 BFD 패킷에 사용될 수 있다. 즉, 제1 노드는 제1 노드가 먼저 제2 노드의 IP 어드레스를 획득한 다음, 획득된 IP 어드레스에 기초하여 BFD 패킷을 제2 노드에 전송하는 것 대신에, BFD 패킷을 제2 노드에 직접 전송할 수 있다.

멀티캐스트 IP 어드레스 또는 멀티캐스트 MAC 어드레스는 BFD 패킷을 전송하기 위해 사용되고, 이러한 방식은 노드의 포트에 구성되는 IP 어드레스에 의존하지 않는다는 점, 즉, 타겟 노드의 포트의 IP 어드레스가 미리 획득될 필요가 없다는 점이 이해될 수 있다. 이러한 방식으로, 계층 3 네트워크 및 계층 2 네트워크 모두에서 BFD 패킷을 송신함으로써, BFD 패킷을 송신하기 위한 방법이 계층 3 네트워크 및 계층 2 네트워크 모두에서 사용될 수 있다.

특정 실시예에서, BFD 패킷의 진단 필드는 제2 노드에 의해 제1 노드에 전송되는 패킷에서 비트 에러가 발생한다는 것을 식별하기 위해 사용된다.

구체적으로, 제1 노드에 의해 전송되는 BFD 패킷은 표준 포맷의 BFD 패킷이고, BFD 패킷은 32개의 값: 0 내지 31에 대응하는 5-비트 진단 필드를 포함한다. RFC는 값 0 내지 8의 의미만을 정의한다. 본 출원에서, 정의되지 않은 값은 제2 노드에 의해 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 식별하기 위해 사용될 수 있다. 예를 들어, 진단 필드의 값이 28일 때, 이는 비트 에러가 발생한다는 것을 표시한다. BFD 패킷을 수신한 후에, 제2 노드는 진단 필드의 값에 기초하여, 비트 에러가 제1 노드에 전송된 패킷에 대해 발생한다고 결정할 수 있다. 진단 필드의 설명들 및 진단 필드의 값을 획득하는 방법에 대해서는, 도 3의 방법 실시예에서의 관련 설명들을 참조한다. 간단히 하기 위해, 세부사항들은 여기에 다시 설명되지 않는다.

또한, 제1 노드에 의해 전송되는 BFD 패킷을 수신한 후에, 제2 노드는 보호 스위칭을 수행하기 위해 제1 노드의 포트와 연관된 상위 계층 서비스를 트리거하는데, 즉, 제2 노드는 데이터 트래픽 손실을 회피하기 위해 대기 링크를 통해 제1 노드에 데이터를 전송한다.

선택적으로, 제2 노드는 제2 노드와 제1 노드 사이에 BFD 세션을 생성하고, 제1 노드에 의해 주기적으로 전송되는 BFD 패킷을 수신하고, 비트 에러가 제거되는지 검출한다. 제1 노드가 비트 에러 레이트가 임계값보다 작다는 것을 검출하면, 제1 노드는 BFD 패킷을 제2 노드에 전송하는 것을 중단하고, BFD 세션을 삭제한다. 제2 노드가, 미리 설정된 기간 내에, 제1 노드에 의해 전송되는 BFD 패킷을 수신하지 못하면, 비트 에러가 제거된 것으로 간주되고, 제2 노드는 BFD 세션을 삭제하고, 데이터를 이전에 사용된 링크를 통해 다시 제1 노드에 전송하는데, 즉, 데이터 트래픽은 대기 링크로부터 이전에 사용된 링크로 스위칭된다. 미리 설정된 기간은 실제 요건에 따라 설정될 수 있다. 예를 들어, 미리 설정된 기간은 BFD 패킷의 3.5 송신 간격들로 설정될 수 있다. 이는 본 출원에서 제한되지 않는다. 대안적으로, 제1 노드는 비트 에러 레이트가 임계값보다 작다는 것을 검출하고, 제1 노드는 진단 필드를 사용하여 비트 에러 제거 플래그를 운반한다. 예를 들어, 진단 필드의 값이 29일 때, 이는 비트 에러가 제거되었음을 표시한다. 비트 에러 제거 플래그를 운반하는 BFD 패킷을 수신한 후에, 제2 노드는, 진단 필드의 값에 기초하여, 비트 에러가 제거되었다고 결정할 수 있고, BFD 세션을 삭제하고, 데이터를 원래의 링크를 통해 다시 제1 노드에 전송한다. 또한, 비트 에러가 제거된 후에, 제1 노드의 포트의 링크 프로토콜 상태가 업(Up)으로 복구된다.

전술한 방법 실시예에서의 단계 S501 내지 단계 S504는 단지 개략적인 설명들이며, 임의의 특정 제한을 구성하지 않아야 한다는 것을 이해해야 한다. 관련된 단계들은 필요에 따라 추가, 삭제 또는 조합될 수 있다.

도 6은 본 출원의 실시예에 따른 비트 에러를 광고하기 위한 또 다른 방법의 개략적인 흐름도이다. 도 6에 도시된 바와 같이, 이 방법은 이하의 단계들을 포함하지만, 이들로 제한되지 않는다.

S601: 제2 노드가 패킷을 제1 터널을 통해 제1 노드에 전송한다.

구체적으로, 제2 노드와 제1 노드는 2개의 직접 연결되는 디바이스일 수 있는데, 즉, 제1 터널은 제2 노드와 제1 노드 사이의 직접 링크(direct link)일 수 있거나, 또는 제2 노드와 제1 노드 사이에 하나 이상의 중간 디바이스들이 존재할 수 있다.

S602: 제2 노드는 제1 노드에 의해 전송되는 BFD 패킷을 수신한다.

선택적으로, 제2 노드에 의해 전송되는 패킷을 수신한 후에, 제1 노드는 비트 에러 레이트를 검출하고, 비트 에러 레이트가 임계값을 초과할 때 제1 노드와 제2 노드 사이에 BFD 세션을 생성하고, BFD 세션을 통해 제2 노드에 BFD 패킷을 전송하여, 제2 노드에 의해 전송되는 패킷에서 비트 에러가 발생하는 것을 제2 노드에 통지한다.

또한, BFD 패킷의 IP 어드레스는 멀티캐스트 IP 어드레스이거나, 또는 BFD 패킷의 MAC 어드레스는 멀티캐스트 MAC 어드레스이다.

선택적으로, BFD 패킷의 진단 필드는 제2 노드에 의해 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 식별하기 위해 사용된다.

S603: 제2 노드는 패킷을 제2 터널을 통해 제1 노드에 전송한다.

구체적으로, 제1 노드에 의해 전송되는 BFD 패킷을 수신한 후에, 제2 노드는 보호 스위칭을 수행하는데, 즉, 패킷을 대기 터널(즉, 제2 터널)을 통해 제1 노드에 전송하여, 데이터 트래픽 손실을 회피한다.

선택적으로, 비트 에러가 제거된 후에, 제2 노드는 패킷을 제1 터널을 통해 제1 노드에 다시 전송하는데, 즉, 데이터 트래픽은 제2 터널로부터 제1 터널로 스위칭된다.

전술한 방법 실시예에서의 단계 S601 내지 단계 S603은 단지 개략적인 설명들이며, 임의의 특정 제한을 구성하지 않아야 한다는 것을 이해해야 한다. 관련된 단계들은 필요에 따라 추가, 삭제 또는 조합될 수 있다.

도 6의 방법 실시예에서의 구체적인 세부사항들에 대해서는, S501 내지 S504에서의 관련 설명들을 참조한다는 점에 유의해야 한다. 간단히 하기 위해, 세부사항들은 여기에 다시 설명되지 않는다.

본 출원의 실시예들의 전술한 해결책들을 더 잘 구현하기 위해, 다음은 전술한 해결책들을 구현하도록 구성되는 관련 장치들을 추가로 대응하여 제공한다.

도 7은 본 출원의 실시예에 따른 중간 노드의 개략적인 구조도이다. 도 7에 도시된 바와 같이, 중간 노드(100)는 처리 모듈(110) 및 송수신기 모듈(120)을 포함한다.

처리 모듈(110)은 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트를 검출하도록 구성된다.

송수신기 모듈(120)은 처리 모듈(110)이 비트 에러 레이트가 임계값을 초과한다는 것을 검출할 때, 제1 패킷을 제1 터널 상의 출구 노드에 전송하도록 구성되고, 여기서 제1 패킷은 제1 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용되고, 제1 패킷은 출구 노드에게 제2 패킷을 제1 터널 상의 입구 노드에 전송하도록 지시하기 위해 추가로 사용되고, 제2 패킷은 제1 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다.

실시예에서, 제1 패킷은 레이블 및 비트 에러 플래그를 포함하고, 레이블은 제1 터널을 결정하기 위해 출구 노드에 의해 사용되고, 비트 에러 플래그는 제1 패킷이 전송되는 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다.

실시예에서, 제1 패킷은 출구 노드에게 제2 패킷을 제2 터널을 통해 제1 터널 상의 입구 노드에 전송하도록 지시하기 위해 사용되고, 여기서 제2 터널은 제1 터널의 역방향 터널이다.

실시예에서, 레이블은 제2 터널을 결정하기 위해 출구 노드에 의해 추가로 사용된다.

실시예에서, 처리 모듈(110)은 제1 터널 상의 복수의 경로를 통해 포워딩되는 패킷의 비트 에러 레이트들의 합을 계산하고, 비트 에러 레이트들의 합이 임계값을 초과하는 것을 검출한다.

실시예에서, 제1 패킷은 양방향 포워딩 검출 BFD 패킷이고, BFD 패킷은 진단 필드를 포함하고, 진단 필드는 비트 에러 플래그를 운반하기 위해 사용되고, 비트 에러 플래그의 값은 30이다.

실시예에서, 제1 패킷은 BFD 패킷이고, BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 요구되는 최소 에코 rx 간격 필드는 비트 에러 레이트를 운반하기 위해 사용되고, 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 비트 에러 레이트의 계수를 나타내고, 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 비트 에러 레이트의 지수를 나타낸다. m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 요구되는 최소 에코 rx 구간 필드의 길이 값보다 작다.

본 출원의 이러한 실시예에서의 송수신기 모듈(120)은 송수신기 또는 송수신기-관련 회로 컴포넌트에 의해 구현될 수 있고, 처리 모듈(110)은 프로세서 또는 프로세서-관련 회로 컴포넌트에 의해 구현될 수 있다는 점이 이해될 수 있다.

도 8은 본 출원의 실시예에 따른 출구 노드의 개략적인 구조도이다. 도 8에 도시된 바와 같이, 출구 노드(200)는 수신 모듈(210) 및 전송 모듈(220)을 포함한다.

수신 모듈(210)은 제1 터널 상에서 제1 터널을 통해 제1 중간 노드에 의해 전송되는 제1 패킷을 수신하도록 구성되고, 여기서 제1 패킷은 제1 중간 노드가 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출할 때 출구 노드에 전송되는 패킷이고, 제1 패킷은 제1 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다.

전송 모듈(220)은 제2 패킷을 제1 터널 상의 입구 노드에 전송하도록 구성되고, 여기서 제2 패킷은 비트 에러가 제1 터널 상에서 발생하는 것을 표시하기 위해 사용된다.

실시예에서, 제1 패킷은 제1 레이블 및 제1 비트 에러 플래그를 포함하고, 제1 레이블은 제1 터널에 대응하고, 제1 비트 에러 플래그는 제1 패킷이 전송되는 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다. 출구 노드(200)는 제1 레이블 및 제1 비트 에러 플래그에 기초하여, 비트 에러가 제1 터널 상에서 발생한다고 결정하도록 구성된 처리 모듈(230)을 추가로 포함한다.

실시예에서, 처리 모듈(230)은 구체적으로 제1 레이블에 기초하여 제2 터널을 결정하고, 전송 모듈에게 제2 패킷을 제2 터널을 통해 제1 터널 상의 입구 노드에 전송하라고 지시하도록 구성되고, 여기서 제2 터널은 제1 터널의 역방향 터널이다.

실시예에서, 제2 패킷은 제2 레이블 및 제2 비트 에러 플래그를 포함하고, 여기서 제2 레이블은 제1 터널을 결정하기 위해 입구 노드에 의해 사용되고, 제2 비트 에러 플래그는 제2 패킷이 전송되는 터널의 역방향 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다.

실시예에서, 제1 패킷은 양방향 포워딩 검출 BFD 패킷이고, BFD 패킷은 진단 필드를 포함하고, 진단 필드는 제1 비트 에러 플래그를 운반하기 위해 사용되고, 제1 비트 에러 플래그의 값은 30이고; 제2 패킷은 BFD 패킷이고, BFD 패킷은 진단 필드를 포함하고, 진단 필드는 제2 비트 에러 플래그를 운반하기 위해 사용되고, 제2 비트 에러 플래그의 값은 31이다.

실시예에서, 제1 패킷 및 제2 패킷 각각은 BFD 패킷이고, BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 요구되는 최소 에코 rx 간격 필드는 비트 에러 레이트를 운반하기 위해 사용되고, 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 비트 에러 레이트의 계수를 나타내고, 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 비트 에러 레이트의 지수를 나타낸다. m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 요구되는 최소 에코 rx 구간 필드의 길이 값보다 작다.

실시예에서, 수신 모듈(210)은 제1 터널을 통해 제1 터널 상의 제2 중간 노드에 의해 전송되는 제3 패킷을 수신하도록 추가로 구성되고, 여기서 제3 패킷은 제2 중간 노드가 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출할 때 출구 노드에 전송되는 패킷이고, 제1 패킷은 제1 비트 에러 레이트를 포함하고, 제3 패킷은 제2 비트 에러 레이트를 포함한다. 처리 모듈(230)은 제1 비트 에러 레이트와 제2 비트 에러 레이트의 합을 계산하도록 추가로 구성되고, 여기서 제1 비트 에러 레이트와 제2 비트 에러 레이트의 합은 출구 노드의 스위칭 임계값을 초과한다.

본 출원의 이러한 실시예에서의 수신 모듈(210) 및 전송 모듈(220)은 송수신기 또는 송수신기-관련 회로 컴포넌트에 의해 구현될 수 있고, 처리 모듈(230)은 프로세서 또는 프로세서-관련 회로 컴포넌트에 의해 구현될 수 있다는 점이 이해될 수 있다.

도 9는 본 출원의 실시예에 따른 입구 노드의 개략적인 구조도이다. 도 9에 도시된 바와 같이, 입구 노드(300)는 송수신기 모듈(310) 및 처리 모듈(320)을 포함한다.

송수신기 모듈(310)은 제1 터널 상에서 출구 노드에 의해 전송되는 제2 패킷을 수신하도록 구성되고, 여기서 제2 패킷은 제1 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다.

처리 모듈(320)은 제2 패킷에 기초하여, 비트 에러가 제1 터널 상에서 발생한다고 결정하도록 구성된다.

실시예에서, 송수신기 모듈(310)은 구체적으로 제2 터널을 통해 제1 터널 상에서 출구 노드에 의해 전송되는 제2 패킷을 수신하도록 구성되고, 여기서 제2 터널은 제1 터널의 역방향 터널이다.

실시예에서, 제2 패킷은 레이블 및 비트 에러 플래그를 포함하고, 비트 에러 플래그는 제2 패킷이 전송되는 터널의 역방향 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다. 처리 모듈(320)은 구체적으로: 레이블에 기초하여, 제2 패킷이 전송되는 터널이 제2 터널이라고 결정하고; 제1 터널이 제2 터널의 역방향 터널이라고 결정하고; 비트 에러 플래그에 기초하여, 제1 터널 상에서 비트 에러가 발생한다고 결정하도록 구성된다.

실시예에서, 제2 패킷은 BFD 패킷이고, BFD 패킷은 진단 필드를 포함하고, 진단 필드는 비트 에러 플래그를 운반하기 위해 사용되고, 비트 에러 플래그의 값은 31이다.

실시예에서, 제2 패킷은 BFD 패킷이고, BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 요구되는 최소 에코 rx 간격 필드는 비트 에러 레이트를 운반하기 위해 사용되고, 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 비트 에러 레이트의 계수를 나타내고, 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 비트 에러 레이트의 지수를 나타낸다. m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 요구되는 최소 에코 rx 구간 필드의 길이 값보다 작다.

본 출원의 이러한 실시예에서의 송수신기 모듈(310)은 송수신기 또는 송수신기-관련 회로 컴포넌트에 의해 구현될 수 있고, 처리 모듈(320)은 프로세서 또는 프로세서-관련 회로 컴포넌트에 의해 구현될 수 있다는 점이 이해될 수 있다.

중간 노드의 구조, 출구 노드의 구조, 또는 입구 노드의 구조, 및 비트 에러를 광고하기 위한 프로세스는 단지 예들일 뿐이고, 임의의 특정 제한들을 구성하지 않아야 한다는 점에 유의해야 한다. 중간 노드, 출구 노드, 또는 입구 노드 내의 유닛들은 필요에 따라 추가, 삭제, 또는 조합될 수 있다.

도 10은 본 출원의 실시예에 따른 제1 노드의 개략적인 구조도이다. 도 10에 도시된 바와 같이, 제1 노드(400)는 처리 모듈(410) 및 송수신기 모듈(420)을 포함한다.

처리 모듈(410)은: 제2 노드로부터 수신되는 패킷의 비트 에러 레이트를 검출하고, 비트 에러 레이트가 임계값에 도달하는 것을 검출할 때, 제1 노드와 제2 노드 사이에 양방향 포워딩 검출 BFD 세션을 생성하도록 구성된다.

송수신기 모듈(420)은 BFD 패킷을 BFD 세션을 통해 제2 노드에 전송하도록 구성되고, 여기서 BFD 패킷은 제2 노드에 의해 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다.

실시예에서, BFD 패킷의 인터넷 프로토콜 IP 어드레스는 멀티캐스트 IP 어드레스이거나, 또는 BFD 패킷의 MAC 어드레스는 멀티캐스트 MAC 어드레스이다.

실시예에서, BFD 패킷의 진단 Diag 필드는 제2 노드에 의해 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 식별하기 위해 사용된다.

실시예에서, 처리 모듈(410)은 비트 에러 레이트가 임계값보다 작다는 것을 검출할 때, BFD 세션을 삭제하고, 송수신기 모듈(420)에게 BFD 패킷을 제2 노드에 전송하는 것을 중단하도록 지시하도록 추가로 구성된다.

본 출원의 이러한 실시예에서의 송수신기 모듈(420)은 송수신기 또는 송수신기-관련 회로 컴포넌트에 의해 구현될 수 있고, 처리 모듈(410)은 프로세서 또는 프로세서-관련 회로 컴포넌트에 의해 구현될 수 있다는 점이 이해될 수 있다.

도 11은 본 출원의 실시예에 따른 제2 노드의 개략적인 구조도이다. 도 11에 도시된 바와 같이, 제2 노드(500)는 전송 모듈(510) 및 수신 모듈(520)을 포함한다.

전송 모듈(510)은 패킷을 제1 터널을 통해 제1 노드에 전송하도록 구성된다.

수신 모듈(520)은 제1 노드에 의해 전송되는 양방향 포워딩 검출 BFD 패킷을 전송하도록 구성되고, 여기서 BFD 패킷은 제2 노드에 의해 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 표시하기 위해 사용된다.

전송 모듈(510)은 패킷을 제2 터널을 통해 제1 노드에 전송하도록 추가로 구성되고, 여기서 제2 터널은 제1 터널과 상이하다.

본 출원의 이러한 실시예에서의 전송 모듈(510) 및 수신 모듈(520)은 송수신기 또는 송수신기-관련 회로 컴포넌트에 의해 구현될 수 있다는 점이 이해될 수 있다.

제1 노드의 구조 또는 제2 노드의 구조 및 비트 에러를 광고하기 위한 프로세스는 단지 예들일 뿐이고, 임의의 특정 제한들을 구성하지 않아야 한다는 점에 유의해야 한다. 제1 노드 또는 제2 노드 내의 유닛들은 필요에 따라 추가, 삭제 또는 결합될 수 있다.

도 12는 본 출원의 실시예에 따른 네트워크 디바이스의 개략적인 구조도이다. 도 12에 도시된 바와 같이, 네트워크 디바이스(600)는 프로세서(610), 통신 인터페이스(620), 및 메모리(630)를 포함한다. 프로세서(610), 통신 인터페이스(620), 및 메모리(630)는 내부 버스(640)를 통해 서로 연결된다. 네트워크 디바이스는 라우터 또는 스위치일 수 있다는 것을 이해해야 한다.

프로세서(610)는 하나 이상의 범용 프로세서, 예를 들어, 중앙 처리 유닛(central processing unit, CPU), 또는 CPU와 하드웨어 칩의 조합을 포함할 수 있다. 하드웨어 칩은 주문형 집적 회로(application-specific integrated circuit, ASIC), 프로그래밍가능 로직 디바이스(programmable logic device, PLD), 또는 이들의 조합일 수 있다. PLD는 콤플렉스 프로그래밍가능 로직 디바이스(complex programmable logic device, CPLD), 필드 프로그래밍가능 게이트 어레이(field-programmable gate array, FPGA), 일반 어레이 로직(generic array logic, GAL) 또는 이들의 임의의 조합일 수 있다.

버스(640)는 주변 컴포넌트 인터커넥트(peripheral component interconnect, PCI) 버스, 확장된 산업 표준 아키텍처(extended industry standard architecture, EISA) 버스 등일 수 있다. 버스(640)는 어드레스 버스, 데이터 버스, 제어 버스 등으로 분류될 수 있다. 표현의 용이함을 위해, 단지 하나의 굵은 라인이 도 12에서 버스를 나타내기 위해 사용되지만, 이것은 단지 하나의 버스 또는 단지 하나의 타입의 버스만이 있다는 것을 의미하지는 않는다.

메모리(630)는 랜덤 액세스 메모리(random access memory, RAM)와 같은 휘발성 메모리(volatile memory)를 포함할 수 있거나; 또는, 메모리(630)는 판독 전용 메모리(read-only memory, ROM), 플래시 메모리(flash memory), 하드 디스크 드라이브(hard disk drive, HDD), 또는 솔리드 스테이트 드라이브(solid-state drive, SSD)와 같은 비휘발성 메모리(non-volatile memory)를 포함할 수 있거나; 또는 메모리(630)는 전술한 타입들의 조합을 포함할 수 있다. 메모리(630)는 프로세서(610)가 메모리(630)에 저장된 프로그램 코드 및 데이터를 호출하여 전술한 처리 모듈의 기능들을 구현하도록, 프로그램 및 데이터를 저장하도록 구성될 수 있다. 프로그램 코드는 도 7에 도시된 중간 노드, 도 8에 도시된 출구 노드, 도 9에 도시된 입구 노드, 도 10에 도시된 제1 노드, 또는 도 11에 도시된 제2 노드를 구현하기 위해 사용되는 기능 모듈일 수 있거나; 또는 도 3에 도시된 방법 실시예에서 중간 노드, 출구 노드, 또는 입구 노드에 의해 수행되는 방법 단계들, 도 5에 도시된 방법 실시예에서 제1 노드에 의해 수행되는 방법 단계들, 및 도 6에 도시된 방법 실시예에서 제2 노드에 의해 수행되는 방법 단계들을 구현하도록 구성된다.

본 출원의 실시예는 컴퓨터 판독가능 저장 매체를 추가로 제공한다. 컴퓨터 판독가능 저장 매체는 컴퓨터 프로그램을 저장한다. 프로그램이 프로세서에 의해 실행될 때, 전술한 방법 실시예들 중 어느 하나에서의 단계들의 일부 또는 전부가 구현될 수 있고, 도 7, 도 8, 도 9, 도 10, 및 도 11에 기술된 임의의 기능 모듈의 기능들이 구현될 수 있다.

본 출원의 실시예는 컴퓨터 프로그램 제품을 추가로 제공한다. 컴퓨터 프로그램 제품이 컴퓨터 또는 프로세서 상에서 실행될 때, 컴퓨터 또는 프로세서는 비트 에러를 광고하기 위한 전술한 방법들 중 어느 하나에서의 하나 이상의 단계를 수행한다. 디바이스들 내의 전술한 모듈들이 소프트웨어 기능 유닛의 형태로 구현되고 독립적인 제품으로서 판매되거나 사용될 때, 모듈들은 컴퓨터 판독가능 저장 매체에 저장될 수 있다.

전술한 실시예들에서, 실시예들의 설명은 각각의 초점들을 갖는다. 실시예에서 상세히 설명되지 않은 부분에 대해서는, 다른 실시예들에서의 관련 설명들을 참조한다.

또한, 본 명세서에서 "제1", "제2", "제3", "제4", 및 다양한 숫자들은 설명의 편의상 구별을 위해 사용될 뿐이며, 본 출원의 범위에 대한 임의의 제한으로서 해석되지 않는다는 것을 이해해야 한다.

본 명세서에서의 "및/또는"이라는 용어는 연관된 객체들 사이의 연관 관계만을 설명하며 세 가지 관계가 존재할 수 있음을 나타낸다는 것을 이해해야 한다. 예를 들어, A 및/또는 B는 다음 세 가지 경우를 표현할 수 있다: A만 존재하고, A와 B가 모두 존재하고, 및 B만 존재하는 것. 또한, 본 명세서에서의 문자 "/"는 연관된 객체들 사이의 "또는(or)" 관계를 일반적으로 표시한다.

전술한 프로세스들의 시퀀스 번호들은 본 출원의 실시예들에서 실행 시퀀스들을 의미하지 않는다는 점이 추가로 이해되어야 한다. 프로세스들의 실행 시퀀스들은 프로세스들의 기능들 및 내부 로직에 기초하여 결정되어야 하며, 본 출원의 실시예들의 구현 프로세스들에 대한 임의의 제한으로서 해석되어서는 안 된다.

본 분야의 통상의 기술자라면, 본 명세서에서 개시된 실시예들에서 설명된 예들과 연계하여, 전자 하드웨어 또는 컴퓨터 소프트웨어와 전자 하드웨어의 조합에 의해 유닛들 및 알고리즘 단계들이 구현될 수 있다는 것을 알 수 있을 것이다. 기능들이 하드웨어 또는 소프트웨어에 의해 수행되는지 여부는 기술적 해결책들의 특정 애플리케이션 및 설계 제약들에 따라 달라진다. 본 기술분야의 통상의 기술자는 각각의 특정 애플리케이션에 대해 설명되는 기능들을 구현하기 위해 상이한 방법들을 사용할 수 있지만, 이러한 구현이 본 발명의 범위를 벗어나는 것으로 고려되어서는 안 된다.

전술한 시스템, 장치 및 유닛의 상세한 동작 프로세스에 대해, 편리하고 간단한 설명을 위해, 전술한 방법 실시예들에서의 대응하는 프로세스를 참조하는 것이 본 기술분야의 통상의 기술자에 의해 명확하게 이해될 수 있다. 세부사항들은 여기에서 다시 설명하지 않는다.

본 출원에서 제공되는 여러 실시예에서, 개시된 시스템, 장치 및 방법은 다른 방식들로 구현될 수 있음을 이해해야 한다. 예를 들어, 설명된 장치 실시예들은 단지 예들이다. 예를 들어, 유닛들로의 분할은 논리적 기능 분할일 뿐이며 실제 구현에서는 다른 분할일 수 있다. 예를 들어, 복수의 유닛 또는 컴포넌트가 결합되거나 다른 시스템에 통합되거나, 일부 특징이 무시되거나 수행되지 않을 수 있다. 또한, 표시되거나 논의된 상호 결합 또는 직접 결합 또는 통신 연결은 소정의 인터페이스를 통해 구현될 수도 있다. 장치들 또는 유닛들 사이의 간접적인 결합 또는 통신 연결은 전자적, 기계적 또는 기타의 형태로 구현될 수도 있다.

개별 부분들로서 설명된 유닛들은 물리적으로 분리되거나 분리되지 않을 수 있으며, 유닛들로서 디스플레이된 부분들은 물리적 유닛들이거나 아닐 수 있고, 하나의 위치에 위치될 수 있거나, 또는 복수의 네트워크 유닛 상에 분산될 수 있다. 유닛들의 일부 또는 전부는 실시예들에서의 해결책들의 목적들을 달성하기 위해 실제 요건들에 의존하여 선택될 수 있다.

또한, 본 출원의 실시예들의 기능적 유닛들은 하나의 처리 유닛 내로 통합될 수 있거나, 유닛들 각각은 단독으로 물리적으로 존재할 수 있고, 또는 2개 이상의 유닛들이 하나의 유닛 내로 통합된다.

기능들이 소프트웨어 기능 유닛의 형태로 구현되고 독립된 제품으로서 판매 또는 사용될 때, 이러한 기능들은 컴퓨터 판독가능한 저장 매체에 저장될 수 있다. 이러한 이해에 기초하여, 이 출원의 기술적 해결책들은 필수적으로, 또는 부분적으로 종래의 기술에 기여하거나, 또는 기술적 해결책들의 일부는 소프트웨어 제품의 형태로 구현될 수 있다. 컴퓨터 소프트웨어 제품은 저장 매체에 저장되고, 컴퓨터 디바이스(이것은 개인용 컴퓨터, 서버, 네트워크 디바이스 등일 수 있음)에게 본 출원의 실시예들에 설명되는 방법들의 단계들의 전부 또는 일부를 수행하도록 지시하는 몇 개의 명령어를 포함한다. 전술한 저장 매체는 USB 플래시 드라이브, 착탈 가능 하드 디스크, 판독 전용 메모리(Read-Only Memory, ROM), 랜덤 액세스 메모리(Random Access Memory, RAM), 자기 디스크, 및 광 디스크와 같은, 프로그램 코드를 저장할 수 있는 다양한 매체를 포함한다.

본 출원의 실시예들에서의 방법의 단계들의 시퀀스는 실제 요건에 따라 조정, 조합 또는 삭제될 수 있다.

본 출원의 실시예들에서의 장치들 내의 모듈들은 실제 요건에 따라 조합, 분할 또는 삭제될 수 있다.

결론적으로, 전술한 실시예들은, 본 출원을 제한하도록이 아니라, 단지 본 출원의 기술적 해결책들을 설명하도록 의도될 뿐이다. 본 출원이 전술한 실시예들을 참조하여 상세히 설명되더라도, 본 기술분야에서의 통상의 기술자는 전술한 실시예들에서 설명되는 기술적 해결책들이 여전히 수정될 수 있거나, 또는 기술적 해결책들에서의 일부 기술적 특징이 동등하게 대체될 수 있다는 점을 이해할 것이다. 이러한 수정들 또는 대체들은 대응하는 기술적 해결책들의 본질이 본 출원의 실시예들의 기술적 해결책들의 범위를 벗어나게 하지 않는다.

Claims

비트 에러를 광고하기 위한 방법으로서,
제1 터널 상의 중간 노드에 의해, 상기 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출하는 단계; 및
상기 중간 노드에 의해, 제1 패킷을 상기 제1 터널을 통해 상기 제1 터널 상의 출구 노드에 전송하는 단계- 상기 제1 패킷은 비트 에러가 상기 제1 터널 상에서 발생하는 것을 표시하기 위해 사용되고, 상기 제1 패킷은 상기 출구 노드에게 제2 패킷을 상기 제1 터널 상의 입구 노드에 전송하도록 지시하기 위해 추가로 사용되고, 상기 제2 패킷은 비트 에러가 상기 제1 터널 상에서 발생하는 것을 표시하기 위해 사용됨 -를 포함하는 방법.
제1항에 있어서,
상기 제1 패킷은 레이블 및 비트 에러 플래그를 포함하고, 상기 레이블은 상기 제1 터널을 결정하기 위해 상기 출구 노드에 의해 사용되고, 상기 비트 에러 플래그는 상기 제1 패킷이 전송되는 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용되는 방법.
제1항 또는 제2항에 있어서,
상기 제1 패킷이 상기 출구 노드에게 제2 패킷을 상기 제1 터널 상의 입구 노드에 전송하도록 지시하기 위해 사용되는 것은:
상기 제1 패킷이 상기 출구 노드에게 상기 제2 패킷을 제2 터널을 통해 상기 제1 터널 상의 상기 입구 노드에 전송하도록 지시하기 위해 사용되는 것을 포함하고, 상기 제2 터널은 상기 제1 터널의 역방향 터널인 방법.
제3항에 있어서,
상기 레이블은 상기 제2 터널을 결정하기 위해 상기 출구 노드에 의해 추가로 사용되는 방법.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 터널 상의 상기 중간 노드에 의해, 상기 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출하는 단계는:
상기 중간 노드에 의해, 상기 제1 터널 상의 복수의 경로를 통해 포워딩되는 패킷의 비트 에러 레이트들의 합을 계산하고, 상기 비트 에러 레이트들의 합이 상기 임계값을 초과하는 것을 검출하는 단계를 포함하는 방법.
제2항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 패킷은 양방향 포워딩 검출 BFD 패킷이고, 상기 BFD 패킷은 진단 필드를 포함하고, 상기 진단 필드는 상기 비트 에러 플래그를 운반하기 위해 사용되고, 상기 비트 에러 플래그의 값은 30인 방법.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 제1 패킷은 BFD 패킷이고, 상기 BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 상기 요구되는 최소 에코 rx 간격 필드는 상기 비트 에러 레이트를 운반하기 위해 사용되고, 상기 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 상기 비트 에러 레이트의 계수를 나타내고, 상기 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 상기 비트 에러 레이트의 지수를 나타내고, m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 상기 요구되는 최소 에코 rx 간격 필드의 길이 값보다 작은 방법.
비트 에러를 광고하기 위한 방법으로서,
제1 터널 상의 출구 노드에 의해, 상기 제1 터널을 통해 상기 제1 터널 상의 제1 중간 노드에 의해 전송되는 제1 패킷을 수신하는 단계- 상기 제1 패킷은 상기 제1 중간 노드가 상기 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출할 때 상기 출구 노드에 전송되는 패킷이고, 상기 제1 패킷은 상기 제1 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용됨 -; 및
상기 출구 노드에 의해, 상기 제1 패킷에 기초하여 제2 패킷을 상기 제1 터널 상의 입구 노드에 전송하는 단계- 상기 제2 패킷은 비트 에러가 상기 제1 터널 상에서 발생하는 것을 표시하기 위해 사용됨 -를 포함하는 방법.
제8항에 있어서,
상기 제1 패킷은 제1 레이블 및 제1 비트 에러 플래그를 포함하고, 상기 제1 레이블은 상기 제1 터널에 대응하고, 상기 제1 비트 에러 플래그는 상기 제1 패킷이 전송되는 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용되고;
상기 제1 레이블 및 상기 제1 비트 에러 플래그에 기초하여 상기 출구 노드에 의해, 상기 제1 터널 상에서 비트 에러가 발생한다고 결정하는 단계를 추가로 포함하는 방법.
제9항에 있어서,
상기 출구 노드에 의해, 상기 제1 패킷에 기초하여 제2 패킷을 상기 제1 터널 상의 입구 노드에 전송하는 단계는:
상기 출구 노드에 의해, 상기 제1 레이블에 기초하여 제2 터널을 결정하는 단계; 및
상기 출구 노드에 의해, 상기 제2 패킷을 상기 제2 터널을 통해 상기 제1 터널 상의 상기 입구 노드에 전송하는 단계- 상기 제2 터널은 상기 제1 터널의 역방향 터널임 -를 포함하는 방법.
제8항 내지 제10항 중 어느 한 항에 있어서,
상기 제2 패킷은 제2 레이블 및 제2 비트 에러 플래그를 포함하고, 상기 제2 레이블은 상기 제1 터널을 결정하기 위해 상기 입구 노드에 의해 사용되고, 상기 제2 비트 에러 플래그는 상기 제2 패킷이 전송되는 터널의 역방향 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용되는 방법.
제9항 내지 제11항 중 어느 한 항에 있어서,
상기 제1 패킷은 양방향 포워딩 검출 BFD 패킷이고, 상기 BFD 패킷은 진단 필드를 포함하고, 상기 진단 필드는 상기 제1 비트 에러 플래그를 운반하기 위해 사용되고, 상기 제1 비트 에러 플래그의 값은 30이고;
상기 제2 패킷은 BFD 패킷이고, 상기 BFD 패킷은 진단 필드를 포함하고, 상기 진단 필드는 상기 제2 비트 에러 플래그를 운반하기 위해 사용되고, 상기 제2 비트 에러 플래그의 값은 31인 방법.
제8항 내지 제12항 중 어느 한 항에 있어서,
상기 제1 패킷 및 상기 제2 패킷 각각은 BFD 패킷이고, 상기 BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 상기 요구되는 최소 에코 rx 간격 필드는 상기 비트 에러 레이트를 운반하기 위해 사용되고, 상기 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 상기 비트 에러 레이트의 계수를 나타내고, 상기 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 상기 비트 에러 레이트의 지수를 나타내고, m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 상기 요구되는 최소 에코 rx 간격 필드의 길이 값보다 작은 방법.
제8항 내지 제13항 중 어느 한 항에 있어서,
상기 출구 노드에 의해, 상기 제1 터널을 통해 상기 제1 터널 상의 제2 중간 노드에 의해 전송되는 제3 패킷을 수신하는 단계- 상기 제3 패킷은 상기 제2 중간 노드가 상기 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출할 때 상기 출구 노드에 전송되는 패킷이고, 상기 제1 패킷은 제1 비트 에러 레이트를 포함하고, 상기 제3 패킷은 제2 비트 에러 레이트를 포함함 -; 및
상기 출구 노드에 의해, 상기 제1 비트 에러 레이트와 상기 제2 비트 에러 레이트의 합을 계산하는 단계- 상기 제1 비트 에러 레이트와 상기 제2 비트 에러 레이트의 합은 상기 출구 노드의 스위칭 임계값을 초과함 -를 추가로 포함하는 방법.
비트 에러를 광고하기 위한 방법으로서,
제1 터널 상의 입구 노드에 의해, 상기 제1 터널 상의 출구 노드에 의해 전송되는 제2 패킷을 수신하는 단계- 상기 제2 패킷은 상기 제1 터널 상에서 비트 에러가 발생하는 것을 표시함 -; 및
상기 제2 패킷에 기초하여 상기 입구 노드에 의해, 비트 에러가 상기 제1 터널 상에서 발생한다고 결정하는 단계를 포함하는 방법.
제15항에 있어서,
제1 터널 상의 입구 노드에 의해, 상기 제1 터널 상의 출구 노드에 의해 전송되는 제2 패킷을 수신하는 단계는:
상기 제1 터널 상의 상기 입구 노드에 의해, 제2 터널을 통해 상기 제1 터널 상의 상기 출구 노드에 의해 전송되는 상기 제2 패킷을 수신하는 단계- 상기 제2 터널은 상기 제1 터널의 역방향 터널임 -를 포함하는 방법.
제16항에 있어서,
상기 제2 패킷은 레이블 및 비트 에러 플래그를 포함하고, 상기 비트 에러 플래그는 상기 제2 패킷이 전송되는 터널의 역방향 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용되고; 상기 제2 패킷에 기초하여 상기 입구 노드에 의해, 비트 에러가 상기 제1 터널 상에서 발생한다고 결정하는 단계는:
상기 레이블에 기초하여 상기 입구 노드에 의해, 상기 제2 패킷이 전송되는 터널이 상기 제2 터널이라고 결정하고, 상기 제1 터널이 상기 제2 터널의 역방향 터널이라고 결정하는 단계; 및
상기 비트 에러 플래그에 기초하여 상기 입구 노드에 의해, 상기 제1 터널 상에서 비트 에러가 발생한다고 결정하는 단계를 포함하는 방법.
제17항에 있어서,
상기 제2 패킷은 BFD 패킷이고, 상기 BFD 패킷은 진단 필드를 포함하고, 상기 진단 필드는 상기 비트 에러 플래그를 운반하기 위해 사용되고, 상기 비트 에러 플래그의 값은 31인 방법.
제15항 내지 제18항 중 어느 한 항에 있어서,
상기 제2 패킷은 BFD 패킷이고, 상기 BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 상기 요구되는 최소 에코 rx 간격 필드는 상기 비트 에러 레이트를 운반하기 위해 사용되고, 상기 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 상기 비트 에러 레이트의 계수를 나타내고, 상기 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 상기 비트 에러 레이트의 지수를 나타내고, m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 상기 요구되는 최소 에코 rx 간격 필드의 길이 값보다 작은 방법.
비트 에러를 광고하기 위한 방법으로서,
제1 노드에 의해, 제2 노드로부터 수신되는 패킷의 비트 에러 레이트를 검출하는 단계;
상기 비트 에러 레이트가 임계값에 도달하는 것을 검출할 때, 상기 제1 노드와 상기 제2 노드 사이에 양방향 포워딩 검출 BFD 세션을 생성하는 단계; 및
상기 제1 노드에 의해, BFD 패킷을 상기 BFD 세션을 통해 상기 제2 노드에 전송하는 단계- 상기 BFD 패킷은 상기 제2 노드에 의해 상기 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 표시하기 위해 사용됨 -를 포함하는 방법.
제20항에 있어서,
상기 BFD 패킷의 인터넷 프로토콜 IP 어드레스는 멀티캐스트 IP 어드레스이거나, 또는 상기 BFD 패킷의 MAC 어드레스는 멀티캐스트 MAC 어드레스인 방법.
제20항 또는 제21항에 있어서,
상기 BFD 패킷의 진단 Diag 필드는 상기 제2 노드에 의해 상기 제1 노드에 전송되는 상기 패킷에서 비트 에러가 발생하는 것을 식별하기 위해 사용되는 방법.
제20항 내지 제22항 중 어느 한 항에 있어서,
상기 비트 에러 레이트가 상기 임계값보다 작다는 것을 검출할 때, 상기 BFD 세션을 삭제하고, BFD 패킷을 상기 제2 노드에 전송하는 것을 중단하는 단계를 포함하는 방법.
비트 에러를 광고하기 위한 방법으로서,
제2 노드에 의해, 패킷을 제1 터널을 통해 제1 노드에 전송하는 단계;
상기 제2 노드에 의해, 상기 제1 노드에 의해 전송되는 양방향 포워딩 검출 BFD 패킷을 수신하는 단계- 상기 BFD 패킷은 상기 제2 노드에 의해 상기 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 표시하기 위해 사용됨 -; 및
상기 제2 노드에 의해, 패킷을 제2 터널을 통해 상기 제1 노드에 전송하는 단계- 상기 제2 터널은 상기 제1 터널과 상이함 -를 포함하는 방법.
제24항에 있어서,
상기 BFD 패킷의 진단 Diag 필드는 상기 제2 노드에 의해 상기 제1 노드에 전송되는 상기 패킷에서 비트 에러가 발생하는 것을 식별하기 위해 사용되는 방법.
중간 노드로서,
제1 터널을 통해 전송되는 패킷의 비트 에러 레이트를 검출하도록 구성된 처리 모듈; 및
상기 처리 모듈이 상기 비트 에러 레이트가 임계값을 초과한다는 것을 검출할 때 제1 패킷을 상기 제1 터널 상의 출구 노드에 전송하도록 구성된 송수신기 모듈- 상기 제1 패킷은 상기 제1 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용되고, 상기 제1 패킷은 상기 출구 노드에게 제2 패킷을 상기 제1 터널 상의 입구 노드에 전송하도록 지시하기 위해 추가로 사용되고, 상기 제2 패킷은 상기 제1 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용됨 -을 포함하는 중간 노드.
제26항에 있어서,
상기 제1 패킷은 레이블 및 비트 에러 플래그를 포함하고, 상기 레이블은 상기 제1 터널을 결정하기 위해 상기 출구 노드에 의해 사용되고, 상기 비트 에러 플래그는 상기 제1 패킷이 전송되는 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용되는 중간 노드.
제26항 또는 제27항에 있어서,
상기 제1 패킷은 상기 출구 노드에게 상기 제2 패킷을 제2 터널을 통해 상기 제1 터널 상의 상기 입구 노드에 전송하도록 지시하기 위해 사용되고, 상기 제2 터널은 상기 제1 터널의 역방향 터널인 중간 노드.
제28항에 있어서,
상기 레이블은 상기 제2 터널을 결정하기 위해 상기 출구 노드에 의해 추가로 사용되는 중간 노드.
제26항 내지 제29항 중 어느 한 항에 있어서,
상기 처리 모듈은 상기 제1 터널 상의 복수의 경로를 통해 포워딩되는 패킷의 비트 에러 레이트들의 합을 계산하고, 상기 비트 에러 레이트들의 합이 상기 임계값을 초과하는 것을 검출하는 중간 노드.
제27항 내지 제30항 중 어느 한 항에 있어서,
상기 제1 패킷은 양방향 포워딩 검출 BFD 패킷이고, 상기 BFD 패킷은 진단 필드를 포함하고, 상기 진단 필드는 상기 비트 에러 플래그를 운반하기 위해 사용되고, 상기 비트 에러 플래그의 값은 30인 중간 노드.
제26항 내지 제31항 중 어느 한 항에 있어서,
상기 제1 패킷은 BFD 패킷이고, 상기 BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 상기 요구되는 최소 에코 rx 간격 필드는 상기 비트 에러 레이트를 운반하기 위해 사용되고, 상기 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 상기 비트 에러 레이트의 계수를 나타내고, 상기 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 상기 비트 에러 레이트의 지수를 나타내고, m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 상기 요구되는 최소 에코 rx 간격 필드의 길이 값보다 작은 중간 노드.
출구 노드로서,
제1 터널을 통해 제1 터널 상의 제1 중간 노드에 의해 전송되는 제1 패킷을 수신하도록 구성된 수신 모듈- 상기 제1 패킷은 상기 제1 중간 노드가 상기 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출할 때 상기 출구 노드에 전송되는 패킷이고, 상기 제1 패킷은 상기 제1 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용됨 -; 및
제2 패킷을 상기 제1 터널 상의 입구 노드에 전송하도록 구성된 전송 모듈- 상기 제2 패킷은 비트 에러가 상기 제1 터널 상에서 발생하는 것을 표시하기 위해 사용됨 -을 포함하는 출구 노드.
제33항에 있어서,
상기 제1 패킷은 제1 레이블 및 제1 비트 에러 플래그를 포함하고, 상기 제1 레이블은 상기 제1 터널에 대응하고, 상기 제1 비트 에러 플래그는 상기 제1 패킷이 전송되는 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용되고;
상기 출구 노드는 상기 제1 레이블 및 상기 제1 비트 에러 플래그에 기초하여, 상기 제1 터널 상에서 비트 에러가 발생한다고 결정하도록 구성된 처리 모듈을 추가로 포함하는 출구 노드.
제34항에 있어서,
상기 처리 모듈은 구체적으로:
상기 제1 레이블에 기초하여 제2 터널을 결정하고;
상기 전송 모듈에게 상기 제2 패킷을 상기 제2 터널을 통해 상기 제1 터널 상의 상기 입구 노드에 전송하게 지시하도록 구성되고, 상기 제2 터널은 상기 제1 터널의 역방향 터널인 출구 노드.
제33항 내지 제35항 중 어느 한 항에 있어서,
상기 제2 패킷은 제2 레이블 및 제2 비트 에러 플래그를 포함하고, 상기 제2 레이블은 상기 제1 터널을 결정하기 위해 상기 입구 노드에 의해 사용되고, 상기 제2 비트 에러 플래그는 상기 제2 패킷이 전송되는 터널의 역방향 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용되는 출구 노드.
제34항 내지 제36항 중 어느 한 항에 있어서,
상기 제1 패킷은 양방향 포워딩 검출 BFD 패킷이고, 상기 BFD 패킷은 진단 필드를 포함하고, 상기 진단 필드는 상기 제1 비트 에러 플래그를 운반하기 위해 사용되고, 상기 제1 비트 에러 플래그의 값은 30이고;
상기 제2 패킷은 BFD 패킷이고, 상기 BFD 패킷은 진단 필드를 포함하고, 상기 진단 필드는 상기 제2 비트 에러 플래그를 운반하기 위해 사용되고, 상기 제2 비트 에러 플래그의 값은 31인 출구 노드.
제33항 내지 제37항 중 어느 한 항에 있어서,
상기 제1 패킷 및 상기 제2 패킷 각각은 BFD 패킷이고, 상기 BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 상기 요구되는 최소 에코 rx 간격 필드는 상기 비트 에러 레이트를 운반하기 위해 사용되고, 상기 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 상기 비트 에러 레이트의 계수를 나타내고, 상기 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 상기 비트 에러 레이트의 지수를 나타내고, m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 상기 요구되는 최소 에코 rx 간격 필드의 길이 값보다 작은 출구 노드.
제33항 내지 제38항 중 어느 한 항에 있어서,
상기 수신 모듈은: 상기 제1 터널을 통해 상기 제1 터널 상의 제2 중간 노드에 의해 전송되는 제3 패킷을 수신하도록 추가로 구성되고, 상기 제3 패킷은 상기 제2 중간 노드가 상기 제1 터널을 통해 전송되는 패킷의 비트 에러 레이트가 임계값을 초과하는 것을 검출할 때 상기 출구 노드에 전송되는 패킷이고, 상기 제1 패킷은 제1 비트 에러 레이트를 포함하고, 상기 제3 패킷은 제2 비트 에러 레이트를 포함하고;
상기 처리 모듈은 상기 제1 비트 에러 레이트와 상기 제2 비트 에러 레이트의 합을 계산하도록 추가로 구성되고, 상기 제1 비트 에러 레이트와 상기 제2 비트 에러 레이트의 합은 상기 출구 노드의 스위칭 임계값을 초과하는 출구 노드.
입구 노드로서,
제1 터널 상의 출구 노드에 의해 전송되는 제2 패킷을 수신하도록 구성된 송수신기 모듈- 상기 제2 패킷은 상기 제1 터널 상에서 비트 에러가 발생하는 것을 표시함 -; 및
상기 제2 패킷에 기초하여, 비트 에러가 상기 제1 터널 상에서 발생한다고 결정하도록 구성된 처리 모듈을 포함하는 입구 노드.
제40항에 있어서,
상기 송수신기 모듈은 구체적으로:
제2 터널을 통해 상기 제1 터널 상의 상기 출구 노드에 의해 전송되는 상기 제2 패킷을 수신하도록 구성되고, 상기 제2 터널은 상기 제1 터널의 역방향 터널인 입구 노드.
제41항에 있어서,
상기 제2 패킷은 레이블 및 비트 에러 플래그를 포함하고, 상기 비트 에러 플래그는 상기 제2 패킷이 전송되는 터널의 역방향 터널 상에서 비트 에러가 발생하는 것을 표시하기 위해 사용되고;
상기 처리 모듈은 구체적으로:
상기 레이블에 기초하여, 상기 제2 패킷이 전송되는 터널이 상기 제2 터널이라고 결정하고, 상기 제1 터널이 상기 제2 터널의 역방향 터널이라고 결정하며;
상기 비트 에러 플래그에 기초하여, 상기 제1 터널 상에서 비트 에러가 발생한다고 결정하도록 구성되는 입구 노드.
제42항에 있어서,
상기 제2 패킷은 BFD 패킷이고, 상기 BFD 패킷은 진단 필드를 포함하고, 상기 진단 필드는 상기 비트 에러 플래그를 운반하기 위해 사용되고, 상기 비트 에러 플래그의 값은 31인 입구 노드.
제40항 내지 제43항 중 어느 한 항에 있어서,
상기 제2 패킷은 BFD 패킷이고, 상기 BFD 패킷은 요구되는 최소 에코 rx 간격 필드를 포함하고, 상기 요구되는 최소 에코 rx 간격 필드는 상기 비트 에러 레이트를 운반하기 위해 사용되고, 상기 요구되는 최소 에코 rx 간격 필드의 처음 m 비트는 상기 비트 에러 레이트의 계수를 나타내고, 상기 요구되는 최소 에코 rx 간격 필드의 중간 n 비트는 상기 비트 에러 레이트의 지수를 나타내고, m은 1 이상의 양의 정수이고, n은 1 이상의 양의 정수이고, m과 n의 합은 상기 요구되는 최소 에코 rx 간격 필드의 길이 값보다 작은 입구 노드.
제1 노드로서,
제2 노드로부터 수신되는 패킷의 비트 에러 레이트를 검출하고, 상기 비트 에러 레이트가 임계값에 도달하는 것을 검출할 때, 상기 제1 노드와 상기 제2 노드 사이에 양방향 포워딩 검출 BFD 세션을 생성하도록 구성된 처리 모듈; 및
BFD 패킷을 상기 BFD 세션을 통해 상기 제2 노드에 전송하도록 구성된 송수신기 모듈- 상기 BFD 패킷은 상기 제2 노드에 의해 상기 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 표시하기 위해 사용됨 -을 포함하는 제1 노드.
제45항에 있어서,
상기 BFD 패킷의 인터넷 프로토콜 IP 어드레스는 멀티캐스트 IP 어드레스이거나, 또는 상기 BFD 패킷의 MAC 어드레스는 멀티캐스트 MAC 어드레스인 제1 노드.
제45항 또는 제46항에 있어서,
상기 BFD 패킷의 진단 Diag 필드는 상기 제2 노드에 의해 상기 제1 노드에 전송되는 상기 패킷에서 비트 에러가 발생하는 것을 식별하기 위해 사용되는 제1 노드.
제45항 내지 제47항 중 어느 한 항에 있어서,
상기 처리 모듈은: 상기 비트 에러 레이트가 상기 임계값보다 작다는 것을 검출할 때, 상기 BFD 세션을 삭제하고, 상기 송수신기 모듈에게 BFD 패킷을 상기 제2 노드에 전송하는 것을 중단하게 지시하도록 추가로 구성되는 제1 노드.
제2 노드로서,
패킷을 제1 터널을 통해 제1 노드에 전송하도록 구성된 전송 모듈; 및
상기 제1 노드에 의해 전송되는 양방향 포워딩 검출 BFD 패킷을 전송하도록 구성된 수신 모듈- 상기 BFD 패킷은 상기 제2 노드에 의해 상기 제1 노드에 전송되는 패킷에서 비트 에러가 발생하는 것을 표시하기 위해 사용됨 -을 포함하고;
상기 전송 모듈은 패킷을 제2 터널을 통해 상기 제1 노드에 전송하도록 추가로 구성되고, 상기 제2 터널은 상기 제1 터널과 상이한 제2 노드.
제49항에 있어서,
상기 BFD 패킷의 진단 Diag 필드는 상기 제2 노드에 의해 상기 제1 노드에 전송되는 상기 패킷에서 비트 에러가 발생하는 것을 식별하기 위해 사용되는 제2 노드.
프로세서 및 송수신기를 포함하는 중간 노드로서,
상기 프로세서 및 상기 송수신기는 서로 연결되고, 상기 송수신기는 다른 디바이스와 통신하도록 구성되고, 상기 프로세서는 제1항 내지 제7항 중 어느 한 항에 따른 방법을 수행하도록 구성되는 중간 노드.
프로세서 및 송수신기를 포함하는 출구 노드로서,
상기 프로세서 및 상기 송수신기는 서로 연결되고, 상기 송수신기는 다른 디바이스와 통신하도록 구성되고, 상기 프로세서는 제8항 내지 제14항 중 어느 한 항에 따른 방법을 수행하도록 구성되는 출구 노드.
프로세서 및 송수신기를 포함하는 입구 노드로서,
상기 프로세서 및 상기 송수신기는 서로 연결되고, 상기 송수신기는 다른 디바이스와 통신하도록 구성되고, 상기 프로세서는 제15항 내지 제19항 중 어느 한 항에 따른 방법을 수행하도록 구성되는 입구 노드.
프로세서 및 송수신기를 포함하는 제1 노드로서,
상기 프로세서 및 상기 송수신기는 서로 연결되고, 상기 송수신기는 다른 디바이스와 통신하도록 구성되고, 상기 프로세서는 제20항 내지 제23항 중 어느 한 항에 따른 방법을 수행하도록 구성되는 제1 노드.
프로세서 및 송수신기를 포함하는 제2 노드로서,
상기 프로세서 및 상기 송수신기는 서로 연결되고, 상기 송수신기는 다른 디바이스와 통신하도록 구성되고, 상기 프로세서는 제24항 또는 제25항에 따른 방법을 수행하도록 구성되는 제2 노드.
명령어들을 포함하는 컴퓨터 비일시적 저장 매체로서,
상기 명령어들이 중간 노드 상에서 실행될 때, 상기 중간 노드는 제1항 내지 제7항 중 어느 한 항에 따른 방법을 수행할 수 있게 되는 컴퓨터 비일시적 저장 매체.
명령어들을 포함하는 컴퓨터 비일시적 저장 매체로서,
상기 명령어들이 출구 노드 상에서 실행될 때, 상기 출구 노드는 제8항 내지 제14항 중 어느 한 항에 따른 방법을 수행할 수 있게 되는 컴퓨터 비일시적 저장 매체.
명령어들을 포함하는 컴퓨터 비일시적 저장 매체로서,
상기 명령어들이 입구 노드 상에서 실행될 때, 상기 입구 노드는 제15항 내지 제19항 중 어느 한 항에 따른 방법을 수행할 수 있게 되는 컴퓨터 비일시적 저장 매체.
명령어들을 포함하는 컴퓨터 비일시적 저장 매체로서,
상기 명령어들이 제1 노드 상에서 실행될 때, 상기 제1 노드는 제20항 내지 제23항 중 어느 한 항에 따른 방법을 수행할 수 있게 되는 컴퓨터 비일시적 저장 매체.
명령어들을 포함하는 컴퓨터 비일시적 저장 매체로서,
상기 명령어들이 제2 노드 상에서 실행될 때, 상기 제2 노드는 제24항 또는 제25항에 따른 방법을 수행할 수 있게 되는 컴퓨터 비일시적 저장 매체.